JP5371109B2 - 移行方法 - Google Patents

移行方法 Download PDF

Info

Publication number
JP5371109B2
JP5371109B2 JP2010037104A JP2010037104A JP5371109B2 JP 5371109 B2 JP5371109 B2 JP 5371109B2 JP 2010037104 A JP2010037104 A JP 2010037104A JP 2010037104 A JP2010037104 A JP 2010037104A JP 5371109 B2 JP5371109 B2 JP 5371109B2
Authority
JP
Japan
Prior art keywords
hardware
software
implemented
list
component list
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010037104A
Other languages
English (en)
Other versions
JP2011175339A (ja
Inventor
雅彦 辻
粛 香川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Aerospace Systems Ltd
Original Assignee
NEC Corp
NEC Aerospace Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Aerospace Systems Ltd filed Critical NEC Corp
Priority to JP2010037104A priority Critical patent/JP5371109B2/ja
Publication of JP2011175339A publication Critical patent/JP2011175339A/ja
Application granted granted Critical
Publication of JP5371109B2 publication Critical patent/JP5371109B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、ハードウェアで実装されていた処理をソフトウェアで実装される処理へ移行する移行方法に関する。
リアルタイム処理は、従来、ハードウェアにより実装されていた。
また、近年の汎用ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）の高性能化により、リアルタイム処理をソフトウェアにより実装することが可能になっている。（例えば、特許文献１参照。）。
特開昭６０−１６４８３９号公報
しかしながら、上述したような技術には、以下の２つの課題がある。
１つ目の課題は、汎用ＣＰＵの高性能化により、従来ハードウェアで実装されていたリアルタイム処理を、ソフトウェアで実装されたリアルタイム処理に移行することが可能となったが、移行に際して標準的な手法がなく、要員の技量によりシステムの品質が左右されてしまうということである。
また、２つ目の課題は、汎用ＣＰＵの高性能化により、ハードウェアで実装されていたリアルタイム処理を、ソフトウェアで実装されたリアルタイム処理に移行することが可能となったが、移行に際してバンド幅、処理時間、メモリ使用量等汎用ＣＰＵに起因する特有の制限事項を検証する標準的な手法がなく、設計の上流工程においてリスクの抽出が出来ないということである。
本発明の目的は、上述した課題を解決する移行方法を提供することである。
本発明の移行方法は、
ハードウェアで実装されていた処理をソフトウェアで実装される処理へ移行する移行方法であって、
前記ハードウェアで実装されたリアルタイム処理について、ハードウェア設計情報の分析を行ってハードウェア構成品に分解する処理と、
前記分解したハードウェア構成品をハードウェア構成品リストに記載し、該ハードウェア構成品に求められる諸元を記入して該ハードウェア構成品リストを作成する処理と、
前記ハードウェア構成品リストに記載した前記ハードウェア構成品毎に対応させたソフトウェア部品の一覧であるソフトウェア部品リストを作成し、所定の制限項目を記入する処理と、
前記ソフトウェア部品の検証を実施する処理と、
前記検証したソフトウェア部品のソフトウェア部品リストを作成する処理と、
前記作成したソフトウェア部品リストを用いてリアルタイム処理をソフトウェアで実装した場合の性能を評価する処理と、
前記評価した性能が要求された性能を満足する場合、前記ソフトウェア部品リストをソフトウェアに実装する処理とを行う。
以上説明したように、本発明においては、要員の技量によらず、システムの品質を一定にし、汎用ＣＰＵに起因する特有の制限事項による設計のリスクを回避することができる。
本発明の移行方法の実施の一形態を示す図である。 本発明の移行方法の処理を説明するためのフローチャートである。 本発明の具体的な実施例を示す図である。
以下に、本発明の実施の形態について図面を参照して説明する。
図１は、本発明の移行方法の実施の一形態を示す図である。
図１を参照すると、本発明の実施の形態は、ハードウェア構成品リスト１と、ソフトウェア部品リスト２とから構成されている。
ハードウェア構成品リスト１は、ハードウェア設計情報１０にてハードウェアで実装されたリアルタイム処理をあらかじめ決めた単位で分解し、それぞれの構成品の諸元を明確にするのに利用する。
ソフトウェア部品リスト２は、ハードウェア構成品リスト１の構成品毎に対応させて実装すべきソフトウェア部品の制限を明確にしてソフトウェア設計情報５０を得るのに利用する。
以下に、本発明の移行方法の処理について説明する。
図２は、本発明の移行方法の処理を説明するためのフローチャートである。また、図２は、ハードウェアで実装されたリアルタイム処理の各種情報からソフトウェア部品を確定し、システムのリスク判定を行う流れを表したものである。
まず、ハードウェアで実装されたリアルタイム処理について、設計書等の分析を行いハードウェア構成品に分解する（ステップＳ１）。
次に、分解したハードウェア構成品をハードウェア構成品リストに記載し、この構成品に求められる諸元を記入してハードウェア構成品リストを作成する（ステップＳ２）。なお、諸元項目についてはシステム毎に異なるものである。
次に、ハードウェア構成品毎に対応させたソフトウェア部品の一覧であるソフトウェア部品リストを作成し、制限を記入する（ステップＳ３）。ここで、ソフトウェア部品リストにより抽出されたソフトウェア部品の制限については、過去の類似部品ならびに使用する汎用ＣＰＵの制限を元に決定する。例えば、バンド幅と、処理時間と、メモリ使用量との少なくとも１つを制限項目とするものであっても良い。なお、制限項目についてはシステム毎に異なるものである。
次に、ソフトウェア部品リストが完成したかどうかを判定する（ステップＳ４）。
ステップＳ４にて、ソフトウェア部品リストが完成していないと判定した場合、必要に応じてソフトウェア部品の作成を行い（ステップＳ５）、さらにソフトウェア部品の検証を実施し（ステップＳ６）、ソフトウェア部品リストを作成する。
次に、作成したソフトウェア部品リストを用いてリアルタイム処理をソフトウェアで実装した場合の性能を評価する（ステップＳ７）。
ステップＳ７における評価の結果から、ソフトウェア部品リストにより実装したリアルタイム処理が要求された性能を満足するかどうかを判定する（ステップＳ８）。この判定は、評価の結果の数値と、あらかじめ設定された閾値とを比較する一般的な方法で良い。
ステップＳ８にて、要求された性能を満足しないと判定した場合、必要に応じてソフトウェア部品の変更又は作成を行い（ステップＳ９）、ソフトウェア部品の検証を行い（ステップＳ１０）、さらにソフトウェア部品リストの変更（ステップＳ１１）を実施し、要求された性能を満足させる。
以下に、本発明の具体的な実施例を説明する。
図３は、本発明の具体的な実施例を示す図である。
図３に示すように、ハードウェアで実装されたリアルタイム処理について、設計書等の各種情報であるハードウェア設計情報１０からハードウェア構成品に分解する。この分解されたハードウェア構成品を示す情報をハードウェア分解情報２０とする。
そして、分解した単位毎にハードウェア構成品リストに記載したハードウェア部品情報３０を作成し、諸元を明確にする。
次に、ハードウェア部品情報３０から構成部品毎に対応するソフトウェア部品リストとなるソフトウェア部品情報４０を作成する。
その後、ソフトウェア部品リストとなるソフトウェア部品情報４０により、要求された性能を満足するかどうかを判定する。要求された性能を満足しない場合、必要に応じてソフトウェア部品リストの修正を行う。要求された性能を満足する場合にはソフトウェア設計情報５０として実装を行い、ソフトウェアで実装されたリアルタイム処理を実現する。
以上説明したように、本発明においては、ハードウェアで実装されたリアルタイム処理をハードウェア構成品リストならびにソフトウェア部品リストを用いてソフトウェアで実装されたリアルタイム処理に移行する事で、要員の技量によらずシステムの品質を一定にし、汎用ＣＰＵに起因する特有の制限事項による設計のリスク回避が可能となる。
１ ハードウェア構成品リスト
２ ソフトウェア部品リスト
１０ ハードウェア設計情報
２０ ハードウェア分解情報
３０ ハードウェア部品情報
４０ ソフトウェア部品情報
５０ ソフトウェア設計情報

Claims (2)

  1. ハードウェアで実装されていた処理をソフトウェアで実装される処理へ移行する移行方法であって、
    前記ハードウェアで実装されたリアルタイム処理について、ハードウェア設計情報の分析を行ってハードウェア構成品に分解する処理と、
    前記分解したハードウェア構成品をハードウェア構成品リストに記載し、該ハードウェア構成品に求められる諸元を記入して該ハードウェア構成品リストを作成する処理と、
    前記ハードウェア構成品リストに記載した前記ハードウェア構成品毎に対応させたソフトウェア部品の一覧であるソフトウェア部品リストを作成し、所定の制限項目を記入する処理と、
    前記ソフトウェア部品の検証を実施する処理と、
    前記検証したソフトウェア部品のソフトウェア部品リストを作成する処理と、
    前記作成したソフトウェア部品リストを用いてリアルタイム処理をソフトウェアで実装した場合の性能を評価する処理と、
    前記評価した性能が要求された性能を満足する場合、前記ソフトウェア部品リストをソフトウェアに実装する処理とを行う移行方法。
  2. 請求項１に記載の移行方法において、
    バンド幅と、処理時間と、メモリ使用量との少なくとも１つを制限項目とする処理を行うことを特徴とする移行方法。
JP2010037104A 2010-02-23 2010-02-23 移行方法 Active JP5371109B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010037104A JP5371109B2 (ja) 2010-02-23 2010-02-23 移行方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010037104A JP5371109B2 (ja) 2010-02-23 2010-02-23 移行方法

Publications (2)

Publication Number Publication Date
JP2011175339A JP2011175339A (ja) 2011-09-08
JP5371109B2 true JP5371109B2 (ja) 2013-12-18

Family

ID=44688150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010037104A Active JP5371109B2 (ja) 2010-02-23 2010-02-23 移行方法

Country Status (1)

Country Link
JP (1) JP5371109B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4212676B2 (ja) * 1998-02-12 2009-01-21 富士ゼロックス株式会社 情報処理システムおよび情報処理方法
DE69910826T2 (de) * 1998-11-20 2004-06-17 Altera Corp., San Jose Rechnersystem mit rekonfigurierbarer programmierbarer logik-vorrichtung
JP4467823B2 (ja) * 2001-03-12 2010-05-26 株式会社東芝 設計支援装置および設計支援方法ならびに設計支援プログラム
JP2004086786A (ja) * 2002-08-29 2004-03-18 Sony Corp システム設計支援方法およびシステム設計支援装置
JP2005242569A (ja) * 2004-02-25 2005-09-08 Fujitsu Ltd データ処理装置設計方法、データ処理装置設計装置及びプログラム

Also Published As

Publication number Publication date
JP2011175339A (ja) 2011-09-08

Similar Documents

Publication Publication Date Title
US9442979B2 (en) Data analysis using multiple systems
CN106796585B (zh) 条件验证规则
US8769470B2 (en) Timing closure in chip design
US20090138855A1 (en) Test impact feedback system for software developers
WO2016151618A1 (ja) 予測モデル更新システム、予測モデル更新方法および予測モデル更新プログラム
JP2017010476A (ja) 類似判定装置、類似判定方法及び類似判定プログラム
Sothan Foreign direct investment, exports, and long-run economic growth in Asia: Panel cointegration and causality analysis
US7231626B2 (en) Method of implementing an engineering change order in an integrated circuit design by windows
CN106649344B (zh) 一种网络日志压缩方法和装置
US9336316B2 (en) Image URL-based junk detection
CN104077527A (zh) 病毒检测机的生成方法和装置及病毒检测方法和装置
US20160085901A1 (en) Linear complexity prioritization of timing engineering change order failures
JP2017068293A (ja) テストｄｂデータ生成方法及び装置
JP5371109B2 (ja) 移行方法
CN106503244A (zh) 一种统一资源定位符相似度的处理方法
US9600617B1 (en) Automated timing analysis
Durot et al. Nonparametric species richness estimation under convexity constraint
JP2008197962A (ja) 論理システムの障害検証方法、障害検証装置、および障害検証プログラム
JP2007199951A (ja) 半導体集積回路の設計支援装置、設計支援方法および設計支援プログラム
US20220353161A1 (en) Demand prediction apparatus, demand prediction method and program
CN105574816A (zh) 消除x光图像的滤线栅影的方法、装置及x光机升级套件
CN111427785A (zh) 形式化任务验证方法、装置、电子设备和计算机可读介质
US9256704B2 (en) Efficient deployment of table lookup (TLU) in an enterprise-level scalable circuit simulation architecture
US20150234968A1 (en) Pipeline depth exploration in a register transfer level design description of an electronic circuit
WO2017104571A1 (ja) 情報処理装置、情報処理方法、及び、記録媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130913

R150 Certificate of patent or registration of utility model

Ref document number: 5371109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250