JP5360681B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP5360681B2
JP5360681B2 JP2009064009A JP2009064009A JP5360681B2 JP 5360681 B2 JP5360681 B2 JP 5360681B2 JP 2009064009 A JP2009064009 A JP 2009064009A JP 2009064009 A JP2009064009 A JP 2009064009A JP 5360681 B2 JP5360681 B2 JP 5360681B2
Authority
JP
Japan
Prior art keywords
electrode
data line
electro
data
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009064009A
Other languages
Japanese (ja)
Other versions
JP2010217484A (en
Inventor
浩 堀内
淳一 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009064009A priority Critical patent/JP5360681B2/en
Publication of JP2010217484A publication Critical patent/JP2010217484A/en
Application granted granted Critical
Publication of JP5360681B2 publication Critical patent/JP5360681B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent crosstalk. <P>SOLUTION: An electro-optical device includes, on a substrate (7): an electro-optical element comprising a first electrode (131) and a second electrode (132); a first switching element which is provided between a first data line (6a) to which a data potential is supplied and the first electrode and is turned on in a first period and is turned off in a second period; and a second switching element which is provided between a second data line (6b) to which the data potential is supplied and the second electrode and is turned off in the first period and is turned on in the second period. In plan view of the substrate, the second electrode is formed so as to at least partially overlap the first and second data lines, and the first electrode is formed so as to be fitted to the widths of the first and second data lines. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、液晶等を含む電気光学装置及び電子機器に関する。   The present invention relates to an electro-optical device and an electronic apparatus including a liquid crystal or the like.

従来、電気光学物質として液晶等を含む電気光学装置が提供されている。この電気光学装置では、液晶等に、画像データに応じた電位差を与えることで、その光透過率等の電気光学特性の変更が可能である。これを、当該液晶等を含む電気光学素子の複数の各々に個別的に適用すれば、画像の表示が可能となる。なお、前記電位差の液晶等への付与にあたっては、例えば、適当な形状、配置をもつ電極が利用される。   Conventionally, an electro-optical device including a liquid crystal or the like as an electro-optical material has been provided. In this electro-optical device, it is possible to change electro-optical characteristics such as light transmittance by giving a potential difference according to image data to liquid crystal or the like. If this is individually applied to each of a plurality of electro-optical elements including the liquid crystal or the like, an image can be displayed. For applying the potential difference to the liquid crystal or the like, for example, an electrode having an appropriate shape and arrangement is used.

この電位差の液晶等への付与の仕方には様々な方法が提案されている。その中には、液晶等へ、一定の期間ごとに前とは逆極性の電位差を与える方法がある。これを実現するためには、例えば、2つの電極を用意するとともに、その双方の電極の各々に電気的に接続される2本のデータ線(それぞれ、前記画像データを供給する)を用意し、かつ、これら2組のデータ線及び電極間の導通・非導通を司る2つのスイッチング素子を設ける構成が知られている。これによると、ある期間において、一方のデータ線から一方の電極に対して画像データを供給するときは、他方の電極を接地電位等の基準電位に維持し、また、別の期間において、他方のデータ線から他方の電極に対して画像データを供給するときは、一方の電極を前記基準電位に維持する、等といった動作が行われる。これにより、液晶等へは交互に逆極性の電位差が与えられることになる。
このような電気光学装置としては、例えば特許文献1に開示されているようなものが知られている。
Various methods have been proposed for applying this potential difference to a liquid crystal or the like. Among them, there is a method in which a potential difference having a reverse polarity to the liquid crystal or the like is given at regular intervals. In order to realize this, for example, two electrodes are prepared, and two data lines (each supplying the image data) electrically connected to each of both electrodes are prepared, And the structure which provides two switching elements which govern conduction | electrical_connection and non-conduction between these two sets of data lines and electrodes is known. According to this, when supplying image data from one data line to one electrode in a certain period, the other electrode is maintained at a reference potential such as a ground potential, and in the other period, When supplying image data from the data line to the other electrode, operations such as maintaining one electrode at the reference potential are performed. As a result, a potential difference of reverse polarity is alternately applied to the liquid crystal or the like.
As such an electro-optical device, for example, a device disclosed in Patent Document 1 is known.

特開2008−065308号公報JP 2008-0665308 A

ところで、上述したような電気光学装置においては、いわゆるクロストークの問題がある。
すなわち、上述の電気光学装置においては、液晶素子等の電気光学素子をマトリクス状に配列することが行われているが、その場合、前記画像データの供給は、その配列中のある特定の電気光学素子(例えば、ある特定の行に位置する電気光学素子)ごとに行われるのが一般的である。この場合、供給されてきた画像データに(いわば)反応すべきは、当該特定の電気光学素子だけであることが当然想定されている。
しかしながら、この際、当該特定の電気光学素子以外の電気光学素子が、当該画像データに反応してしまうことがある。これは、前記データ線が通常、マトリクス状配列の各行を貫くように延在していること、また、そのデータ線と当該電気光学素子との間に意図に沿わない寄生容量が形成されること、等を主要因とする。これが、クロストークである。
Incidentally, the electro-optical device as described above has a problem of so-called crosstalk.
In other words, in the above-described electro-optical device, electro-optical elements such as liquid crystal elements are arranged in a matrix. In this case, the image data is supplied by a specific electro-optical element in the arrangement. This is generally performed for each element (for example, an electro-optical element located in a specific row). In this case, it is naturally assumed that only the specific electro-optical element should react to the supplied image data.
However, at this time, electro-optical elements other than the specific electro-optical element may react to the image data. This is because the data line normally extends so as to penetrate each row of the matrix-like arrangement, and an unintended parasitic capacitance is formed between the data line and the electro-optical element. , Etc. are the main factors. This is crosstalk.

このような現象は、当然、画質に影響を与える。
特に、上述したような構成、即ち、それぞれ2つずつの、電極、データ線及びスイッチング素子を備える電気光学装置においては、各データ線が時宜に応じていわば交互に利用されるようなかたちとなること(ここで「利用」とは、現に画像データ供給用の配線として機能することを意味する)、また、各データ線と各電極との配置関係の設定如何、等々の要因が、前記主要因に重畳すること等によって、問題をより複雑にするおそれがある。
Such a phenomenon naturally affects the image quality.
In particular, in an electro-optical device having the above-described configuration, that is, two electrodes, a data line, and a switching element, each data line is used alternately if timely. ("Use" here means that it actually functions as a wiring for supplying image data), and the factors such as the setting of the arrangement relationship between each data line and each electrode are the main factors. There is a risk that the problem will be more complicated by superimposing on the screen.

本発明は、上述した課題の少なくとも一部を解決することの可能な電気光学装置及び電子機器を提供することを課題とする。
また、本発明は、かかる態様の電気光学装置、あるいは電子機器に関連する課題を解決可能な、電気光学装置、あるいは電子機器を提供することをも課題とする。
An object of the present invention is to provide an electro-optical device and an electronic apparatus that can solve at least a part of the above-described problems.
Another object of the present invention is to provide an electro-optical device or an electronic apparatus that can solve the problems related to the electro-optical device or the electronic apparatus according to this aspect.

本発明に係る電気光学装置は、上述した課題を解決するため、基板と、前記基板上に形成される第1電極、及び、当該第1電極の上に且つ当該第1電極と積層構造を構成するように形成される第2電極と、前記第1及び第2電極間の印加電圧に応じて光学特性が変化する電気光学物質と、前記第1及び第2電極それぞれの一方の側辺に沿うように、且つ当該第1及び第2電極とは異なる層として形成され、第1期間において、表示すべき階調に応じたデータ電位が供給される第1データ線と、前記第1及び第2電極それぞれの他方の側辺に沿うように、且つ前記第1及び第2電極とは異なる層として形成され、第2期間において、前記データ電位が供給される第2データ線と、前記第1電極及び前記第1データ線間を電気的に接続する第1スイッチング素子と、前記第2電極及び前記第2データ線間を電気的に接続する第2スイッチング素子と、を備え、前記基板を平面視して、前記第2電極は、その少なくとも一部が、前記第1及び第2データ線と重なるように形成され、前記第1電極は、その両側辺がそれぞれ、前記第1及び第2データ線それぞれの幅の内に収まるように、形成される。   In order to solve the above-described problems, an electro-optical device according to the present invention includes a substrate, a first electrode formed on the substrate, and a stacked structure on the first electrode and the first electrode. A second electrode formed in such a manner, an electro-optical material whose optical characteristics change according to an applied voltage between the first and second electrodes, and one side of each of the first and second electrodes As described above, the first data line is formed as a layer different from the first and second electrodes and is supplied with a data potential corresponding to the gradation to be displayed in the first period, and the first and second electrodes. A second data line formed along a second side of each electrode and different from the first and second electrodes and supplied with the data potential in the second period; and the first electrode And a first switch for electrically connecting the first data lines. A second switching element that electrically connects the second electrode and the second data line, and when viewed from above the substrate in plan view, at least a part of the second electrode is The first electrode is formed so as to overlap with the first and second data lines, and the first electrode is formed so that both sides thereof are within the width of the first and second data lines, respectively.

本発明によれば、第1及び第2電極並びに電気光学物質から、電気光学素子が構成される。電気光学物質が液晶ならば、この電気光学素子は液晶素子である。また、本発明においては、第1期間においては、第1電極がデータ電位、第2電極が例えば基準電位となり、第2期間においては、その逆に、第1電極が例えば基準電位、第2電極がデータ電位となることが可能である。これを連続させれば、液晶等の電気光学物質に、交互に逆極性の電位差が与えられる。このような構成によると、まず、スイッチング素子が2つ備えられていることから、その制御信号のON・OFF間の遷移に応じたフィードスルー(電気光学素子に印加される電圧の変化)の影響が第1及び第2電極に関してちょうど相殺されるかのようになることによるフリッカ低減効果、あるいは、電気光学素子に印加すべき電位差は原理的には1種だけ準備すればよいことによる消費電力低減効果等々の各種効果が享受される。
そして、本発明では特に、第1及び第2電極と、第1及び第2データ線との配置関係が、上述のように規定されていることにより、以下の作用効果が奏される。すなわち、まず、第1電極は、その両側辺がそれぞれ、第1及び第2データ線の幅の内に収まるように形成されているので、少なくともその幅の全部を第1電極が覆ってしまっている場合に比べれば、当該第1電極と第1及び第2データ線との間に生じる寄生容量の容量値は小さくなる可能性がある。他方、これと同時に、第1及び第2データ線に第2電極の少なくとも一部が重なるように存在するから、これら第1及び第2データ線における第1電極によっては覆われない部分、つまり、前記幅のいわば余剰部分は第2電極と対向することになる。したがって、この第2電極と第1及び第2データ線との間に生じる寄生容量の容量値は大きくなる可能性がある。
このような両容量値の傾向に鑑みると、本発明に係る構成によれば、第1電極の側辺が前記幅の内に収まる程度を適当に調整することにより、当該両容量値の一致を図ることが可能になる。そして、これによれば、第1及び第2スイッチング素子がオフ状態にある場合において、第1又は第2データ線の電位の変動により、前記第1電極が受ける電位変動の影響、及び、前記第2電極が受ける電位変動の影響、の双方を等しくすることが可能になる。
よって、本発明によれば、第1及び第2電極が意図しない挙動を示すことが未然に防止され、前述したようなクロストークに係る問題を有効に解決することができる。
According to the present invention, an electro-optic element is constituted by the first and second electrodes and the electro-optic material. If the electro-optical material is a liquid crystal, the electro-optical element is a liquid crystal element. In the present invention, in the first period, the first electrode is a data potential and the second electrode is, for example, a reference potential. In the second period, on the contrary, the first electrode is, for example, a reference potential, the second electrode. Can be the data potential. If this is continued, a potential difference of opposite polarity is alternately given to an electro-optical material such as liquid crystal. According to such a configuration, first, since two switching elements are provided, the influence of feedthrough (change in voltage applied to the electro-optical element) according to the ON / OFF transition of the control signal. The effect of reducing flicker due to the first and second electrodes appearing to cancel each other or the potential difference to be applied to the electro-optic element can be reduced in principle by preparing only one type of potential difference. Various effects such as effects are enjoyed.
In the present invention, in particular, since the positional relationship between the first and second electrodes and the first and second data lines is defined as described above, the following effects can be obtained. That is, first, since the first electrode is formed so that both sides thereof are within the width of the first and second data lines, at least the entire width of the first electrode covers the first electrode. Compared with the case where the capacitance is present, the capacitance value of the parasitic capacitance generated between the first electrode and the first and second data lines may be small. On the other hand, at the same time, since at least a part of the second electrode overlaps the first and second data lines, the portion of the first and second data lines that is not covered by the first electrode, that is, In other words, the surplus portion of the width faces the second electrode. Therefore, the capacitance value of the parasitic capacitance generated between the second electrode and the first and second data lines may be increased.
In view of such a tendency of both capacitance values, according to the configuration according to the present invention, by appropriately adjusting the extent to which the side of the first electrode is within the width, the agreement between the two capacitance values can be achieved. It becomes possible to plan. According to this, in the case where the first and second switching elements are in the OFF state, the influence of the potential fluctuation received by the first electrode due to the fluctuation of the potential of the first or second data line, and the first It is possible to equalize both of the influences of potential fluctuations on the two electrodes.
Therefore, according to the present invention, the first and second electrodes can be prevented from exhibiting unintended behavior, and the problems related to crosstalk as described above can be effectively solved.

なお、本発明にいう「電気光学素子」の具体的な構造や材料は基本的に自由に定められ得るが、例えば、既に言及した液晶素子のほか、場合によっては有機EL材料や無機EL材料からなる発光層を電極間に介在させた素子が本発明の「電気光学素子」として採用され得る。   The specific structure and material of the “electro-optical element” in the present invention can basically be freely determined. For example, in addition to the liquid crystal element already mentioned, depending on the case, an organic EL material or an inorganic EL material can be used. An element in which a light emitting layer is interposed between electrodes can be employed as the “electro-optical element” of the present invention.

この発明の電気光学装置では、前記基板を平面視して、前記第2電極は、その一方の側辺が、前記第1データ線の側辺と一致するように、かつ、その他方の側辺が、前記第2データ線の側辺と一致するように、形成される、ように構成してもよい。
この態様によれば、上述した本発明に係る作用効果をより確実に享受可能である。なお、この態様に関しては、後述する実施形態中、図13及び図14に関する説明の部分も参照されたい。
In the electro-optical device according to the present invention, when the substrate is viewed in plan, the second electrode has one side coincident with the side of the first data line and the other side. May be formed so as to coincide with the side of the second data line.
According to this aspect, the above-described operational effects according to the present invention can be more reliably enjoyed. In addition, regarding this aspect, please also refer to the description part regarding FIG.13 and FIG.14 in embodiment mentioned later.

また、本発明の電気光学装置では、前記第1及び第2電極並びに前記第1及び第2スイッチング素子の一組は、前記基板の面上でマトリクス状配列に従って配列され、かつ、前記マトリクス状配列の各行方向に沿って延びるように形成され、当該各行に対応する前記第1及び第2スイッチング素子のオン状態・オフ状態間の遷移を指令する制御信号を当該第1及び第2スイッチング素子に供給する複数の走査線と、一端が、前記組の全部のうちのある1つの組に含まれる前記第1又は第2電極に電気的に接続され、他端が、前記マトリクス状配列中、当該ある1つの組が属する行の隣の行に対応する前記走査線に電気的に接続される配線と、前記配線上に設けられる保持容量とを更に備え、前記第1電極は、その両側辺がそれぞれ、前記幅の内に収まるように形成されるのに代えて又は加えて、前記配線と前記第1又は第2データ線間に生じる寄生容量の容量値の値に応じて、その形成態様が定められる、ように構成してもよい。   In the electro-optical device according to the aspect of the invention, the set of the first and second electrodes and the first and second switching elements may be arranged according to a matrix arrangement on the surface of the substrate, and the matrix arrangement And a control signal for instructing a transition between the on state and the off state of the first and second switching elements corresponding to each row is supplied to the first and second switching devices. A plurality of scanning lines and one end is electrically connected to the first or second electrode included in one set of all of the sets, and the other end is in the matrix arrangement. A wiring line electrically connected to the scanning line corresponding to a row adjacent to a row to which one set belongs, and a storage capacitor provided on the wiring line; and the first electrode has both sides thereof Of the width Instead of or in addition to being formed so as to fit in, the formation mode is determined according to the value of the capacitance value of the parasitic capacitance generated between the wiring and the first or second data line May be.

この態様によれば、まず、保持容量が備えられているので、電気光学素子への電圧印加がより安定的に行われ得る。しかも、本態様では、この保持容量を設けるために特別に固定電位線等を設けるのではなく、前記「隣の行に対応する」走査線を、その固定電位線の代用として用いるようになっているので、回路要素の削減、回路規模の縮小化等が実現される。
そして、本態様では特に、第1電極の形成態様が、配線及び第1又は第2データ線間の容量値に応じて定められるようになっている。この場合、前記配線が第1又は第2電極に電気的に接続されることに注意すると、例えば、第1データ線の電位変動によって、第1電極は、当該第1データ線との間にいわば直接的に生じる寄生容量を介してのみならず、当該第1データ線と配線との間に生じる寄生容量及び当該配線を介しても、電位変動をこうむるおそれにさらされる。
このような背景があることを前提に、第1電極の形成態様が、配線と第1又は第2データ線との間の寄生容量の容量値に応じて定められるならば、当該形成態様は結局、前述と同様、第1又は第2データ線の電位の変動により、第1電極、及び、第2電極が受ける電位変動の影響、の双方を等しくするように定められ得ることになる。
したがって、本態様によっても、前述した本発明に係る作用効果(クロストーク問題の解決)は変わらずに享受可能である。
According to this aspect, first, since the storage capacitor is provided, voltage application to the electro-optical element can be performed more stably. In addition, in this embodiment, a fixed potential line or the like is not specially provided in order to provide the storage capacitor, but the scanning line “corresponding to the adjacent row” is used as a substitute for the fixed potential line. Therefore, reduction of circuit elements, reduction of circuit scale, etc. are realized.
In this aspect, in particular, the formation form of the first electrode is determined according to the capacitance value between the wiring and the first or second data line. In this case, if attention is paid to the fact that the wiring is electrically connected to the first or second electrode, for example, the first electrode is connected to the first data line due to potential fluctuation of the first data line. There is a risk of potential fluctuations not only through the parasitic capacitance generated directly, but also through the parasitic capacitance generated between the first data line and the wiring and the wiring.
Given the above background, if the formation mode of the first electrode is determined in accordance with the capacitance value of the parasitic capacitance between the wiring and the first or second data line, the formation mode is eventually Similarly to the above, it can be determined that both the first electrode and the influence of the potential fluctuation received by the second electrode are made equal by the fluctuation of the potential of the first or second data line.
Therefore, according to this aspect, the above-described operational effects (solution of the crosstalk problem) according to the present invention can be enjoyed without change.

また、本発明の電気光学装置では、前記第1及び第2電極並びに前記第1及び第2スイッチング素子の一組は、前記基板の面上でマトリクス状配列に従って配列され、かつ、前記マトリクス状配列の各行方向に沿って延びるように形成され、当該各行に対応する前記第1及び第2スイッチング素子のオン状態・オフ状態間の遷移を指令する制御信号を当該第1及び第2スイッチング素子に供給する複数の走査線と、一端が、前記組の全部のうちのある1つの組に含まれる前記第1電極に電気的に接続され、他端が、前記マトリクス状配列中、当該ある1つの組が属する行の隣の行に対応する前記走査線に電気的に接続される第1の配線と、一端が前記ある1つの組に含まれる前記第2電極に電気的に接続され、他端が、前記ある1つの組が属する行の隣の行に対応する前記走査線に電気的に接続される第2の配線と、前記第1及び第2の配線上に設けられる第1及び第2保持容量とを更に備え、前記基板を平面視して、前記第1電極は、当該第1電極と前記第1データ線との間の距離が、当該第1電極と前記第2データ線との間の距離に比べて大きくなるように、形成される、ように構成してもよい。   In the electro-optical device according to the aspect of the invention, the set of the first and second electrodes and the first and second switching elements may be arranged according to a matrix arrangement on the surface of the substrate, and the matrix arrangement And a control signal for instructing a transition between the on state and the off state of the first and second switching elements corresponding to each row is supplied to the first and second switching devices. A plurality of scanning lines having one end electrically connected to the first electrode included in one set of all of the sets, and the other end in the matrix arrangement. A first wiring electrically connected to the scanning line corresponding to a row adjacent to the first row, one end electrically connected to the second electrode included in the one set, and the other end , A certain set belongs to A second wiring electrically connected to the scanning line corresponding to a row adjacent to the first row; and first and second storage capacitors provided on the first and second wirings; When the substrate is viewed in plan, the distance between the first electrode and the first data line of the first electrode is larger than the distance between the first electrode and the second data line. Thus, it may be configured to be formed.

この態様によれば、まず、保持容量が備えられている点に関して、直前に述べた態様と同様の作用効果が奏される(本態様では、「保持容量」に、第1保持容量・第2保持容量の区別はあるが、当該作用効果に関して本質的な相違はもたらされない。)。
そして、本態様では特に、第1電極と、第1及び第2データ線との配置関係が、上述のように規定されていることにより、以下の作用効果が奏される。すなわち、まず、本態様においては、仮に第1データ線に着目するならば、(i)第1データ線及び第1電極間、(ii)第1データ線及び配線間、(iii)第1データ線及び第2電極間、という3パターンについてそれぞれ寄生容量が形成されることになる。このうち(ii)第1データ線及び配線間、の場合は、当該配線が、第1又は第2電極に電気的に接続される第1又は第2の配線を含んでいるので、その(ii)に係る寄生容量を通じた電位変動の影響は、(ii)’第1電極、(ii)’’第2電極、のいずれかに出ることになる。ただ、第1データ線及び配線間の物理的距離等については、これらについての具体的な設計仕様がいったん定まれば不変であると考えられるから、(ii)に係る寄生容量の容量値は通常不変であり、したがってまた、(ii)’第1電極、(ii)’’第2電極に生じる電位変動の影響は通常ほぼ同じになる。同じことは、(iii)の場合についてもいえる。
このような前提の下、前述のように、第1データ線の電位の変動により、第1電極及び第2電極が受ける電位変動の影響の双方を等しくすることを考えるなら、第1電極に接続される第1の配線の場合には、(i)及び(ii)全体に係る寄生容量の容量値と、(iii)に係る寄生容量の容量値とを一致させることが好ましい(以下、簡単のため、(i)+(ii)=(iii)と表現することがある。)。同様に、第2電極に接続される第2の配線の場合には、(ii)及び(iii)全体に係る寄生容量の容量値と、(i)に係る寄生容量の容量値とを一致させることが好ましい(以下、簡単のため、(ii)+(iii)=(i)と表現することがある。)。
これら2つの場合を同時に実現するためには、(ii)及び(iii)に係る寄生容量の容量値が不変であるという前述の事情を前提とすれば、(i)に係る寄生容量の容量値を、双方の場合に関して適宜に変更する以外にない。
ここで、本態様にいう、(第1電極及び第1データ線間の距離)>(第1電極及び第2データ線間の距離)を併せ考えると、一般に、この式の左項に係る寄生容量(即ち、第1電極及び第1データ線間の寄生容量)の容量値はより小さく、右項に係る寄生容量(即ち、第1電極及び第2データ線間の寄生容量)の容量値はより大きいということになる。したがって、前者を、前記の(i)+(ii)=(iii)を実現するために、後者を、前記の(ii)+(iii)=(i)を実現するために、それぞれ適用すれば、これら2つの場合を同時に満足することが可能になる。
このようにして結局、本態様によっても、前述した本発明に係る作用効果(クロストーク問題の解決)は変わらずに享受可能である。
According to this aspect, first, with respect to the point that the storage capacitor is provided, the same operation and effect as the above-described aspect are exhibited (in this aspect, the “retention capacitor” includes the first storage capacitor and the second storage capacitor. Although there is a distinction of retention capacity, it does not make an essential difference with respect to the effect.
And especially in this aspect, the following effects are show | played when the arrangement | positioning relationship between a 1st electrode and a 1st and 2nd data line is prescribed | regulated as mentioned above. That is, first, in this embodiment, if attention is paid to the first data line, (i) between the first data line and the first electrode, (ii) between the first data line and the wiring, and (iii) the first data. Parasitic capacitance is formed for each of the three patterns between the line and the second electrode. Of these, in the case of (ii) between the first data line and the wiring, since the wiring includes the first or second wiring electrically connected to the first or second electrode, (ii) The influence of the potential fluctuation through the parasitic capacitance related to () will appear in either (ii) ′ first electrode or (ii) ″ second electrode. However, since the physical distance between the first data line and the wiring is considered to be unchanged once specific design specifications for these are determined, the capacitance value of the parasitic capacitance according to (ii) is usually Invariant, and therefore also the effects of potential fluctuations occurring on (ii) ′ first electrode and (ii) ″ second electrode are usually about the same. The same is true for case (iii).
Under such a premise, as described above, if it is considered that both the influences of the potential fluctuation received by the first electrode and the second electrode due to the fluctuation of the potential of the first data line are equal, the first electrode is connected to the first electrode. In the case of the first wiring to be performed, it is preferable that the capacitance value of the parasitic capacitance related to (i) and (ii) as a whole matches the capacitance value of the parasitic capacitance related to (iii) (hereinafter referred to as simple Therefore, it may be expressed as (i) + (ii) = (iii)). Similarly, in the case of the second wiring connected to the second electrode, the capacitance value of the parasitic capacitance according to (ii) and (iii) and the capacitance value of the parasitic capacitance according to (i) are matched. It is preferable (hereinafter, for the sake of simplicity, it may be expressed as (ii) + (iii) = (i)).
In order to realize these two cases at the same time, assuming that the capacitance value of the parasitic capacitance according to (ii) and (iii) is unchanged, the capacitance value of the parasitic capacitance according to (i) There is nothing but to change appropriately in both cases.
Here, in consideration of (distance between the first electrode and the first data line)> (distance between the first electrode and the second data line) as referred to in this embodiment, in general, the parasitic term according to the left term of this expression is used. The capacitance value of the capacitance (that is, the parasitic capacitance between the first electrode and the first data line) is smaller, and the capacitance value of the parasitic capacitance according to the right term (that is, the parasitic capacitance between the first electrode and the second data line) is It will be bigger. Therefore, if the former is applied to realize the above (i) + (ii) = (iii) and the latter is applied to realize the above (ii) + (iii) = (i), respectively. These two cases can be satisfied simultaneously.
As described above, according to this aspect, the above-described operational effects (solution of the crosstalk problem) according to the present invention can be enjoyed without change.

前述の「配線」を含む態様では、前記配線は、前記第1及び第2データ線の延在方向に沿うように延在する部分をもち、かつ、前記第1及び第2データ線と重ならないように形成される、ように構成してもよい。
この態様によれば、第1及び第2の配線を含む配線が、第1及び第2データ線と重ならないように形成されるので、これら両者間に生じる寄生容量の容量値を小さく抑制することが可能となる。クロストーク問題の解消に当たって、寄生容量の容量値(そのいわば絶対値)は小さければ小さいほど好ましいことはいうまでもないから、本態様によれば、前述した本発明に係る効果をより実効的に享受可能である。
In the aspect including the aforementioned “wiring”, the wiring has a portion extending along the extending direction of the first and second data lines, and does not overlap the first and second data lines. You may comprise so that it may be formed.
According to this aspect, since the wiring including the first and second wirings is formed so as not to overlap the first and second data lines, the capacitance value of the parasitic capacitance generated between them is suppressed to be small. Is possible. In solving the crosstalk problem, it is needless to say that the capacitance value of the parasitic capacitance (that is, the absolute value) is preferably as small as possible. Therefore, according to this aspect, the effects of the present invention described above can be more effectively achieved. It can be enjoyed.

一方、本発明の他の観点に係る電気光学装置は、上記課題を解決するため、基板と、前記基板上に形成される第1電極と、当該第1電極の上に且つ当該第1電極と積層構造を構成するように形成される第2電極と、前記第1及び第2電極間の印加電圧に応じて光学特性が変化する電気光学物質と、第1データ線と、第2データ線と、前記第1電極と前記第1データ線との間を電気的に接続する第1スイッチング素子と、前記第2電極と前記第2データ線との間を電気的に接続する第2スイッチング素子と、を備え、前記第2電極は、積層方向において前記第1データ線と前記第2電極の間に前記第1電極が介在する部位と、積層方向において前記第1電極を介在せず前記第1データ線と対向する部位と、積層方向において前記第2データ線と前記第2電極の間に前記第1電極が介在する部位と、積層方向において前記第1電極を介在せず前記第2データ線と対向する部位と、を有する。   On the other hand, an electro-optical device according to another aspect of the present invention includes a substrate, a first electrode formed on the substrate, a first electrode on the first electrode, and the first electrode in order to solve the above problem. A second electrode formed to form a laminated structure, an electro-optical material whose optical characteristics change according to an applied voltage between the first and second electrodes, a first data line, and a second data line; A first switching element that electrically connects the first electrode and the first data line; and a second switching element that electrically connects the second electrode and the second data line. The second electrode includes a portion where the first electrode is interposed between the first data line and the second electrode in the stacking direction, and the first electrode without the first electrode in the stacking direction. A portion facing the data line, and the second data line in the stacking direction; Serial having said first electrode and a portion interposed between the second electrode, and the part facing the second data line without interposing the first electrode in the laminating direction.

本発明によれば、前記第2電極と、それ以外の各要素との位置関係が好適に規定されていることから、上述した本発明に係る作用効果と本質的に異ならない作用効果が奏される。   According to the present invention, since the positional relationship between the second electrode and each of the other elements is suitably defined, the operational effects that are not essentially different from the operational effects according to the present invention described above are achieved. The

また、本発明の電子機器は、上記課題を解決するために、上述した各種の電気光学装置を備える。
本発明の電子機器は、上述した各種の電気光学装置を備えてなるので、クロストークの影響を回避した、高品質な画像を表示することが可能である。
Moreover, in order to solve the above-described problems, an electronic apparatus according to the present invention includes the various electro-optical devices described above.
Since the electronic apparatus of the present invention includes the various electro-optical devices described above, it is possible to display a high-quality image that avoids the influence of crosstalk.

本発明の第1実施形態に係る電気光学装置を示すブロック図である。1 is a block diagram illustrating an electro-optical device according to a first embodiment of the invention. FIG. 図1の電気光学装置を構成する画素回路の詳細を示す回路図である。FIG. 2 is a circuit diagram illustrating details of a pixel circuit constituting the electro-optical device in FIG. 1. 図1の電気光学装置の一例としてのFFS(Fringe Field Switching)モードの液晶装置の一部の構造を拡大して示す概略的な平面図である。FIG. 2 is a schematic plan view showing an enlarged structure of a part of an FFS (Fringe Field Switching) mode liquid crystal device as an example of the electro-optical device of FIG. 1. 図3のX−X’断面図である。FIG. 4 is a cross-sectional view taken along the line X-X ′ of FIG. 3. 図4に示す距離Dsの変化に応じた、図4に示す寄生容量(C11,C21)の容量値(γ1,γ3)の変化の様子を表すグラフである。FIG. 5 is a graph showing changes in capacitance values (γ1, γ3) of parasitic capacitances (C11, C21) shown in FIG. 4 according to changes in the distance Ds shown in FIG. 4; 図4に示す距離Dsの変化に応じた、液晶の透過率の変化の様子を表すグラフである。It is a graph showing the mode of the change of the transmittance | permeability of a liquid crystal according to the change of the distance Ds shown in FIG. 本発明の第2実施形態に係る電気光学装置を構成する画素回路の詳細を示す回路図である。FIG. 6 is a circuit diagram illustrating details of a pixel circuit constituting an electro-optical device according to a second embodiment of the invention. 図4と同趣旨の図であって、図7に示す第1及び第2配線(3a,3b)の実際上の配置の様子を示す概略的な断面図である。FIG. 8 is a diagram having the same concept as in FIG. 4, and is a schematic cross-sectional view showing a state of actual arrangement of the first and second wirings (3 a, 3 b) shown in FIG. 7. 図8に示す第1配線(3a)の位置(PositionF,G,H,I)の変化に応じた、図8に示す寄生容量(C31)の容量値(γ5)の変化の様子を表すグラフである。8 is a graph showing how the capacitance value (γ5) of the parasitic capacitance (C31) shown in FIG. 8 changes according to the change in the position (Position F, G, H, I) of the first wiring (3a) shown in FIG. is there. 図8に示す第1配線(3a)の位置(PositionF,G,H,I)に応じた、液晶の透過率の変化の様子を表すグラフである。It is a graph showing the mode of the change of the transmittance | permeability of a liquid crystal according to the position (Position F, G, H, I) of the 1st wiring (3a) shown in FIG. 図8に示す距離Dsの変化に応じた、図8に示す寄生容量(C11,C21)の容量値(γ1,γ3)の変化の様子を表すグラフである。It is a graph showing the mode of the change of the capacitance values (γ1, γ3) of the parasitic capacitances (C11, C21) shown in FIG. 8 according to the change of the distance Ds shown in FIG. 図8に示す距離Dsの変化に応じた、液晶の透過率の変化の様子を表すグラフである。It is a graph showing the mode of the change of the transmittance | permeability of a liquid crystal according to the change of the distance Ds shown in FIG. 図14に示す第2電極(132)の側端位置(StructureJ,K,L,M)の変化に応じた、図14に示す寄生容量(C11,C21)の容量値(γ1,γ3)の変化の様子を表すグラフである。Changes in the capacitance values (γ1, γ3) of the parasitic capacitances (C11, C21) shown in FIG. 14 according to changes in the side end positions (StructureJ, K, L, M) of the second electrode (132) shown in FIG. It is a graph showing the state of. 図4と同趣旨の図であって、図13に示す「StructureJ」乃至「StructureM」を説明するための概略的な断面図である。14 is a schematic cross-sectional view for explaining “StructureJ” to “StructureM” shown in FIG. 本発明に係る電気光学装置を適用した電子機器を示す斜視図である。FIG. 11 is a perspective view showing an electronic apparatus to which the electro-optical device according to the invention is applied. 本発明に係る電気光学装置を適用した他の電子機器を示す斜視図である。FIG. 14 is a perspective view showing another electronic apparatus to which the electro-optical device according to the invention is applied. 本発明に係る電気光学装置を適用したさらに他の電子機器を示す斜視図である。FIG. 14 is a perspective view showing still another electronic apparatus to which the electro-optical device according to the invention is applied.

<第1実施形態>
以下では、本発明に係る第1の実施の形態について図1乃至図4を参照しながら説明する。なお、ここに言及した図1乃至図4に加え、以下で参照する各図面においては、各部の寸法の比率が実際のものとは適宜に異ならせてある場合がある。
<First Embodiment>
Hereinafter, a first embodiment according to the present invention will be described with reference to FIGS. 1 to 4. In addition to FIGS. 1 to 4 mentioned here, in each drawing referred to below, the ratio of the dimensions of each part may be appropriately different from the actual one.

本発明の第1実施形態に係る電気光学装置は、電気光学材料として液晶を用いる。電気光学装置1は、主要部として液晶パネルAA(電気光学パネルの一例)を備える。液晶パネルAAは、スイッチング素子として薄膜トランジスター(Thin Film Transistor;「TFT」)を形成した素子基板と対向基板とを互いに対向させ、かつ一定の間隙を保って貼付し、この間隙に液晶を挟持している。   The electro-optical device according to the first embodiment of the present invention uses liquid crystal as an electro-optical material. The electro-optical device 1 includes a liquid crystal panel AA (an example of an electro-optical panel) as a main part. In the liquid crystal panel AA, an element substrate on which a thin film transistor (“TFT”) is formed as a switching element and an opposing substrate are attached to each other with a certain gap therebetween, and a liquid crystal is sandwiched between the gaps. ing.

図1は第1実施形態に係る電気光学装置1の全体構成を示すブロック図である。この電気光学装置1は、液晶パネルAA、制御回路300、及び画像処理回路400を備える。この液晶パネルAAは透過型であるが、半透過型であってもよいしあるいは反射型であってもよい。
液晶パネルAAは、その素子基板上に画像表示領域A、走査線駆動回路100、及びデータ線駆動回路200を備える。制御回路300は、X転送開始パルスDX及びXクロック信号XCKを生成してデータ線駆動回路200に供給するとともに、Y転送開始パルスDY及びYクロック信号YCKを生成して走査線駆動回路100に供給する。
画像表示領域Aには、複数の画素回路P1がマトリクス状に形成されており、画素回路P1ごとに透過率を制御することができる。バックライト(図示略)からの光は、画素回路P1を介して射出される。これによって、光変調による階調表示が可能となる。また、画像処理回路400は入力画像データDinに画像処理を施して出力画像データDoutを生成し、これをデータ線駆動回路200に出力する。
FIG. 1 is a block diagram showing the overall configuration of the electro-optical device 1 according to the first embodiment. The electro-optical device 1 includes a liquid crystal panel AA, a control circuit 300, and an image processing circuit 400. The liquid crystal panel AA is a transmissive type, but may be a transflective type or a reflective type.
The liquid crystal panel AA includes an image display area A, a scanning line driving circuit 100, and a data line driving circuit 200 on the element substrate. The control circuit 300 generates an X transfer start pulse DX and an X clock signal XCK and supplies them to the data line driving circuit 200, and also generates a Y transfer start pulse DY and a Y clock signal YCK and supplies them to the scanning line drive circuit 100. To do.
In the image display area A, a plurality of pixel circuits P1 are formed in a matrix, and the transmittance can be controlled for each pixel circuit P1. Light from a backlight (not shown) is emitted through the pixel circuit P1. Thereby, gradation display by light modulation becomes possible. Further, the image processing circuit 400 performs image processing on the input image data Din to generate output image data Dout, and outputs this to the data line driving circuit 200.

次に、画像表示領域Aについて説明する。画像表示領域Aには、m(mは2以上の自然数)本の走査線3が、X方向に沿って平行に配列して形成される一方、n(nは2以上の自然数)組の第1データ線6a及び第2データ線6bが、Y方向に沿って平行に配列して形成されている。くわえて、基準電位GNDを供給する電位線(図1において不図示。ただし、図2の符号30参照)がX方向に沿って平行に配列して形成される。そして、走査線3と第1データ線6a及び第2データ線6bとの交差に対応して、m(行)×n(列)個の画素回路P1が配置される。   Next, the image display area A will be described. In the image display area A, m (m is a natural number of 2 or more) scanning lines 3 are formed in parallel along the X direction, while the n (n is a natural number of 2 or more) sets of scan lines 3 are formed. One data line 6a and second data line 6b are formed in parallel along the Y direction. In addition, potential lines for supplying the reference potential GND (not shown in FIG. 1, but refer to reference numeral 30 in FIG. 2) are formed in parallel along the X direction. Then, m (row) × n (column) pixel circuits P1 are arranged corresponding to the intersection of the scanning line 3 with the first data line 6a and the second data line 6b.

n本の第1データ線6aには第1電位X1a〜Xnaが各々供給され、n本の第2データ線6bには第2電位X1b〜Xnbが各々供給される。また、各走査線3には、走査信号Y1、Y2、…、Ymが、パルス的に線順次で印加される。i(iは1≦i≦mの自然数)行、j(jは1≦j≦nの自然数)列の画素回路P1(i,j)は、i行の走査線3の走査信号Yiがアクティブになると、第1データ線6aを介して供給される第1電位Xja及び第2データ線6bを介して供給される第2電位Xjbを取り込む。   The first potentials X1a to Xna are respectively supplied to the n first data lines 6a, and the second potentials X1b to Xnb are respectively supplied to the n second data lines 6b. Further, scanning signals Y1, Y2,..., Ym are applied to each scanning line 3 in a line-sequential manner in a pulse manner. In the pixel circuit P1 (i, j) of i (i is a natural number of 1 ≦ i ≦ m) rows and j (j is a natural number of 1 ≦ j ≦ n) columns, the scanning signal Yi of the i-th scanning line 3 is active. Then, the first potential Xja supplied via the first data line 6a and the second potential Xjb supplied via the second data line 6b are taken in.

図2にi行j列の画素回路P1(i,j)の回路図を示す。なお、他の画素回路P1も同様に構成されている。この図に示すように画素回路P1(i,j)は、導電型がnチャネルの第1及び第2トランジスターSW101及びSW102、第1保持容量Cstg1、第2保持容量Cstg2、第3保持容量Cstg3、並びに電気光学素子13等を備える。   FIG. 2 shows a circuit diagram of the pixel circuit P1 (i, j) of i rows and j columns. The other pixel circuits P1 are similarly configured. As shown in the figure, the pixel circuit P1 (i, j) includes n-channel first and second transistors SW101 and SW102, a first holding capacitor Cstg1, a second holding capacitor Cstg2, a third holding capacitor Cstg3, In addition, the electro-optical element 13 and the like are provided.

電気光学素子13は、第1電極131と第2電極132の間に電気光学物質を挟持して構成される。電気光学物質は、印加電圧に応じて光学特性が変化するものであればいかなるものであってもよいが、この例では、液晶LCを用いる。尚、液晶は印加電圧に応じて液晶分子の配向が変化し、これに応じて光学特性が変化する。特に、偏光板等の光学部材と液晶とを組み合わせて、光学特性として光の透過率を変化させてもよい。
電気光学素子13の第1電極131は第1ノードZaに接続される一方、その第2電極132が第2ノードZbに接続される。また、第1ノードZaと電位線30との間には第1保持容量Cstg1が設けられ、第2ノードZbと電位線30との間には第2保持容量Cstg2が設けられる。
さらに、電気光学素子13と並列に第3保持容量Cstg3が設けられる。
ここで、第1乃至第3保持容量Cstg1、Cstg2、及びCstg3の一部又は全部は、容量素子として形成してもよいし、あるいは、第1電極131と第2電極132との間に付随する寄生容量や第1ノードZa又は第2ノードZbと電位線30との間に発生する寄生容量であってもよい。
The electro-optical element 13 is configured by sandwiching an electro-optical material between the first electrode 131 and the second electrode 132. The electro-optical material may be any material as long as its optical characteristics change according to the applied voltage. In this example, liquid crystal LC is used. Note that the orientation of liquid crystal molecules changes in response to an applied voltage, and the optical characteristics change accordingly. In particular, an optical member such as a polarizing plate and a liquid crystal may be combined to change the light transmittance as an optical characteristic.
The first electrode 131 of the electro-optic element 13 is connected to the first node Za, while the second electrode 132 is connected to the second node Zb. A first storage capacitor Cstg1 is provided between the first node Za and the potential line 30, and a second storage capacitor Cstg2 is provided between the second node Zb and the potential line 30.
Further, a third storage capacitor Cstg3 is provided in parallel with the electro-optic element 13.
Here, some or all of the first to third storage capacitors Cstg1, Cstg2, and Cstg3 may be formed as capacitive elements, or are attached between the first electrode 131 and the second electrode 132. It may be a parasitic capacitance or a parasitic capacitance generated between the first node Za or the second node Zb and the potential line 30.

第1トランジスターSW101は、第1ノードZaと第1データ線6aとの間に設けられており、第2トランジスターSW102は、第2ノードZbと第2データ線6bとの間に設けられている。
これら第1及び第2トランジスターSW101及びSW102のゲートは走査線3と接続される。走査信号Yiがハイレベル(アクティブ)になると、第1トランジスターSW101及びSW102は共にオン状態となる。すると、第1電位Xjaが電気光学素子13の第1電極131に印加されるとともに第1保持容量Cstg1によって保持される。また、第2電位Xjbが電気光学素子13の第2電極132に印加されるとともに第2保持容量Cstg2によって保持される。これによって、電気光学物質たる液晶LCに電圧が印加され、透過率が制御される。
The first transistor SW101 is provided between the first node Za and the first data line 6a, and the second transistor SW102 is provided between the second node Zb and the second data line 6b.
The gates of the first and second transistors SW101 and SW102 are connected to the scanning line 3. When the scanning signal Yi becomes high level (active), both the first transistors SW101 and SW102 are turned on. Then, the first potential Xja is applied to the first electrode 131 of the electro-optical element 13 and is held by the first holding capacitor Cstg1. Further, the second potential Xjb is applied to the second electrode 132 of the electro-optic element 13 and is held by the second holding capacitor Cstg2. As a result, a voltage is applied to the liquid crystal LC, which is an electro-optical material, and the transmittance is controlled.

このような透過率制御を基本として、第1実施形態に係る画素回路P1は特に、以下のように動作する(図2の下方参照)。
〔i〕最初の期間では、走査線駆動回路100は、走査線3にハイレベルの走査信号Yiを供給することによって、第1及び第2トランジスターSW101及びSW102をともにオン状態とする。この際、データ線駆動回路200は、第1データ線6aに前記第1電位X1a〜Xnaとしてデータ電位Vdataを供給するとともに、第2データ線6bに前記第2電位X1b〜Xnbとして基準電位GNDを供給する。これによって、電気光学素子13においては、その第1電極131がデータ電位Vdata、第2電極132が基準電位GNDとなり、液晶LCに所定の電位差が与えられる。
〔ii〕次の期間でも、走査線駆動回路100に起因する第1及び第2トランジスターSW101及びSW102のオン状態への遷移は同様に行われる。ただ、この場合、前記の〔i〕とは逆に、データ線駆動回路200は、第1データ線6aに前記第1電位X1a〜Xnaとして基準電位GNDを供給するとともに、第2データ線6bに前記第2電位X1b〜Xnbとしてデータ電位Vdataを供給する。これによって、電気光学素子13においては、その第1電極131が基準電位GND、第2電極132がデータ電位Vdataとなり、液晶LCに所定の電位差が与えられる。このように、仮に、データ電位Vdataと基準電位GNDとの差が前記〔i〕の場合と同じであったとしても、少なくともその極性は反転することになる(もちろん当該差が同じでなくても、その極性は同様に反転する。)。
〔iii〕以後は、以上の〔i〕〔ii〕の動作が繰り返し行われる(図2の下方参照)。
なお、以上の場合において、データ電位Vdataは、各画素回路P1(i,j)別に応じて、それぞれ固有の具体的な値を持ちうることは言うまでもない。その具体的な値は、主に入力画像データDinの値如何による。
Based on such transmittance control, the pixel circuit P1 according to the first embodiment particularly operates as follows (see the lower part of FIG. 2).
[I] In the first period, the scanning line driving circuit 100 supplies the high-level scanning signal Yi to the scanning line 3 to turn on both the first and second transistors SW101 and SW102. At this time, the data line driving circuit 200 supplies the data potential Vdata as the first potentials X1a to Xna to the first data line 6a and the reference potential GND as the second potentials X1b to Xnb to the second data line 6b. Supply. As a result, in the electro-optical element 13, the first electrode 131 becomes the data potential Vdata, the second electrode 132 becomes the reference potential GND, and a predetermined potential difference is given to the liquid crystal LC.
[Ii] In the next period, the transition of the first and second transistors SW101 and SW102 to the ON state due to the scanning line driving circuit 100 is performed in the same manner. However, in this case, contrary to the above [i], the data line driving circuit 200 supplies the reference potential GND as the first potentials X1a to Xna to the first data line 6a and the second data line 6b. A data potential Vdata is supplied as the second potentials X1b to Xnb. Accordingly, in the electro-optical element 13, the first electrode 131 becomes the reference potential GND, the second electrode 132 becomes the data potential Vdata, and a predetermined potential difference is given to the liquid crystal LC. Thus, even if the difference between the data potential Vdata and the reference potential GND is the same as in the case of [i], at least the polarity is reversed (of course, even if the difference is not the same). , Its polarity is reversed as well.)
After [iii], the above operations [i] and [ii] are repeated (see the lower part of FIG. 2).
In the above case, it goes without saying that the data potential Vdata can have a specific value specific to each pixel circuit P1 (i, j). The specific value mainly depends on the value of the input image data Din.

ブロック図(図1)ないし回路図(図2)としては以上のような構成をもつものとして説明される電気光学装置1は、実際上は、例えば図3及び図4に示すような構造をもつ。ここに図3は、電気光学装置の一例としてFFS(Fringe Field Switching)モードの液晶装置の一部の構造を拡大して示す概略的な平面図である。図4は、図3に示す液晶装置の一部を拡大して示す概略的な断面図である。   The electro-optical device 1 described as having the above configuration as a block diagram (FIG. 1) or a circuit diagram (FIG. 2) actually has a structure as shown in FIGS. 3 and 4, for example. . FIG. 3 is a schematic plan view showing an enlarged structure of a part of an FFS (Fringe Field Switching) mode liquid crystal device as an example of an electro-optical device. FIG. 4 is a schematic cross-sectional view showing a part of the liquid crystal device shown in FIG. 3 in an enlarged manner.

これら図3及び図4においては、平面視して略長方形状をもつ第1電極131及び第2電極132が、前述した図2に示す電気光学素子13を構成する第1電極131及び第2電極132に該当する(以下、同様にして、対応する要素については、その名称及び符号を共用する。)。このうち第1電極131は、図3に示すように、その長方形状の図中左下角部を一部切り欠いたような形状をもつ。他方、第2電極132は、逆に、図中右下角部分を一部切り欠いたような形状をもつ。この切り欠かれた部分に該当する領域は、第1電極131と第1データ線6a、又は第2電極132と第2データ線6bとの電気的接続を実現するためのコンタクトホールを形成するための領域などに利用される。図3においては、第1トランジスターSW101を構成する半導体層(ソース領域、ドレイン領域、チャネル領域を含む層)111と第1電極131とがコンタクトホールCH2を介して電気的に接続されるとともに、当該半導体層111と第1データ線6aとがコンタクトホールCH1を介して電気的に接続されている。また、同様にして、第2トランジスターSW102を構成する半導体層121と第2データ線6bとはコンタクトホールCH4を介し、半導体層121と第2電極132とはコンタクトホールCH3を介して、それぞれ電気的に接続される。   3 and 4, the first electrode 131 and the second electrode 132 having a substantially rectangular shape in plan view are the first electrode 131 and the second electrode constituting the electro-optic element 13 shown in FIG. (Hereafter, the names and symbols of the corresponding elements are shared in the same manner). Among these, as shown in FIG. 3, the first electrode 131 has a shape in which the lower left corner of the rectangular shape is partially cut away. On the other hand, the second electrode 132 has a shape in which the lower right corner portion in the drawing is partially cut away. The region corresponding to the notched portion is for forming a contact hole for realizing electrical connection between the first electrode 131 and the first data line 6a or between the second electrode 132 and the second data line 6b. It is used for areas such as In FIG. 3, a semiconductor layer (layer including a source region, a drain region, and a channel region) 111 constituting the first transistor SW101 and the first electrode 131 are electrically connected via a contact hole CH2, and The semiconductor layer 111 and the first data line 6a are electrically connected through the contact hole CH1. Similarly, the semiconductor layer 121 and the second data line 6b constituting the second transistor SW102 are electrically connected via the contact hole CH4, and the semiconductor layer 121 and the second electrode 132 are electrically connected via the contact hole CH3, respectively. Connected to.

第2電極132はまた、図3及び図4に示すように、複数のスリット132sをもつ。第1実施形態において、スリット132sは、図3中上下方向に長い略長方形状をもち、その1本1本が互いに平行となるようにして並べられる。   The second electrode 132 also has a plurality of slits 132s as shown in FIGS. In the first embodiment, the slits 132 s have a substantially rectangular shape that is long in the vertical direction in FIG. 3, and are arranged so that each one is parallel to each other.

これら第1電極131及び第2電極132は、図3及び図4に示すように、前者が下層、後者が上層の関係にあり、両者は平面視してその外縁部分を一致させるように重なり合う。両者間には、図4に示すように、SiO、SiN等の適当な材料からなる層間絶縁膜303が形成され、当該両者間の電気的短絡が防止される。なお、これら第1電極131及び第2電極132と、その間に介在する層間絶縁膜303とによって、第3保持容量Cstg3は構成される(図4及び図2参照)。
このような、第1電極131及び第2電極132の一組の重なり合いからなる構成が、前述した画素回路P1の基本を形作る。なお、第1実施形態においては特に、第1電極131の形成位置、あるいは第1データ線6a又は第2データ線6bとの配置関係等について特徴があるが、この点については後に改めて触れる。
As shown in FIGS. 3 and 4, the first electrode 131 and the second electrode 132 are in a relationship where the former is a lower layer and the latter is an upper layer, and they overlap each other so that their outer edge portions coincide in plan view. As shown in FIG. 4, an interlayer insulating film 303 made of a suitable material such as SiO 2 or SiN is formed between the two, and an electrical short circuit between the two is prevented. The third storage capacitor Cstg3 is configured by the first electrode 131 and the second electrode 132, and the interlayer insulating film 303 interposed therebetween (see FIGS. 4 and 2).
Such a configuration including a pair of overlapping of the first electrode 131 and the second electrode 132 forms the basis of the pixel circuit P1 described above. Note that the first embodiment is particularly characterized in the formation position of the first electrode 131 or the arrangement relationship with the first data line 6a or the second data line 6b. This point will be described later.

この液晶装置ではまた、図4中、第1電極131中の更に下層に位置付けられるようにして第1データ線6a及び第2データ線6bが形成される。
なお、第1データ線6aの図3中の左側辺は、第2電極132の同図中左側辺に一致するように、これら両者間の配置関係は設定される。同様に、第2データ線6bの図3中の右側辺は、第2電極132の同図中右側辺に一致するように、これら両者間の配置関係は設定される。
また、第1データ線6a及び第2データ線6bと、第1電極131との間には、図4に示すように、層間絶縁膜302が形成される。
Also in this liquid crystal device, the first data line 6a and the second data line 6b are formed so as to be positioned in a lower layer in the first electrode 131 in FIG.
In addition, the arrangement | positioning relationship between these both is set so that the left side in FIG. 3 of the 1st data line 6a may correspond with the left side in the figure of the 2nd electrode 132. FIG. Similarly, the arrangement relationship between the two data lines 6b is set so that the right side of the second data line 6b in FIG. 3 coincides with the right side of the second electrode 132 in FIG.
In addition, an interlayer insulating film 302 is formed between the first data line 6a and the second data line 6b and the first electrode 131, as shown in FIG.

以上の第1電極131、第1データ線6a等々の各要素は、図4に示すように、ガラス等からなる素子基板7を素地として形成される。
また、図4においては、この素子基板7と前記層間絶縁膜302との間に層間絶縁膜301が形成されることが描かれているが、これは、前述した走査線3、電位線30(これらについては図3参照)、さらには第1保持容量Cstg1(これについては図3及び図4において不図示)、等々の各種回路要素を形成するため、あるいは、そのような回路要素間の電気的短絡の防止、さらには当該回路要素間の好適な立体的配置関係の設定のため等に利用される(ただし、図3及び図4では、それらの回路要素及びその接続態様等の全部又は一部についての図示は省略している。)。
Each element such as the first electrode 131, the first data line 6a, and the like is formed using an element substrate 7 made of glass or the like as a base, as shown in FIG.
4 shows that an interlayer insulating film 301 is formed between the element substrate 7 and the interlayer insulating film 302. This is because the scanning lines 3 and the potential lines 30 (described above) For these, see FIG. 3), and further to form various circuit elements such as the first holding capacitor Cstg1 (not shown in FIGS. 3 and 4), or the electrical circuit between such circuit elements. It is used for preventing short circuit and setting a suitable three-dimensional arrangement relationship between the circuit elements (however, in FIG. 3 and FIG. 4, all or part of the circuit elements and their connection modes). The illustration about is omitted.)

なお、図3及び図4では、以上のほか、第2電極132上の配向膜、液晶LC、あるいは各画素回路P1間の光の混色を防止するためのブラックマトリクス等々の各種要素が備えられ得るが、その図示は省略した。また、図3及び図4は単なる一例であるから、上述した層間絶縁膜301〜303以外のその他の層間絶縁膜等を設けることによって、前述した各種回路要素の配置態様とは異なる配置態様が採用されてよい。本発明は、基本的に、どのような配置態様でも、その範囲内に含む。   3 and 4, in addition to the above, various elements such as an alignment film on the second electrode 132, the liquid crystal LC, or a black matrix for preventing color mixture of light between the pixel circuits P1 can be provided. However, the illustration is omitted. 3 and 4 are merely examples, and an arrangement manner different from the arrangement manner of the various circuit elements described above is adopted by providing other interlayer insulation films other than the above-described interlayer insulation films 301 to 303. May be. The present invention basically includes any arrangement within the scope thereof.

このような構成において、第1電極131と第2電極132との間に駆動電圧を印加すると、これらの電極の形状に応じた電界が生じる。より詳しくは、第2電極132の上面から出て第2電極132のスリット132sを通り第1電極131の上面に至る電気力線を有する電界が発生する。このとき、第2電極132の上方(即ち、液晶LCが配置されている領域)における電界は、素子基板7に平行な成分を有する横電界となる。液晶分子は、この横電界によって駆動され、素子基板7に平行な面内で配向方向を変える。FFSモードの液晶装置によれば、上記のように液晶分子が常に素子基板7に対して平行な状態で駆動されることに起因して、広い視野角が得られる。   In such a configuration, when a driving voltage is applied between the first electrode 131 and the second electrode 132, an electric field corresponding to the shape of these electrodes is generated. More specifically, an electric field having electric lines of force that emerge from the upper surface of the second electrode 132, pass through the slit 132s of the second electrode 132, and reach the upper surface of the first electrode 131 is generated. At this time, the electric field above the second electrode 132 (that is, the region where the liquid crystal LC is disposed) becomes a lateral electric field having a component parallel to the element substrate 7. The liquid crystal molecules are driven by this lateral electric field and change the alignment direction in a plane parallel to the element substrate 7. According to the FFS mode liquid crystal device, a wide viewing angle can be obtained because the liquid crystal molecules are always driven in parallel with the element substrate 7 as described above.

次に、第1実施形態における特徴部分、特に第1電極131と第1及び第2データ線6a及び6bとの関係について、既に参照した図1乃至図4に加えて、図5及び図6の各図面を参照しながら説明する。
第1実施形態において、第1電極131と第1及び第2データ線6a及び6bとの間、及び、第2電極132と第1及び第2データ線6a及び6bとの間には、図4に示すように、第1〜第4寄生容量C11,C12,C21,C22が形成される。ここで、第1寄生容量C11は、第1電極131と第1データ線6aとの間に構成される容量要素であり、第2寄生容量C12は、第1電極131と第2データ線6bとの間に構成される容量要素である。また、第3寄生容量C21は、第2電極132と第1データ線6aとの間に構成される容量要素であり、第4寄生容量C22は、第2電極132と第2データ線6bとの間に構成される容量要素である(なお、図2においては、これら第1〜第4寄生容量C11,C12,C21,C22が、回路図上ではどのように表現されるかを併せて示しておいた。)。
Next, in addition to FIGS. 1 to 4 that have already been referred to, the characteristics of the first embodiment, particularly the relationship between the first electrode 131 and the first and second data lines 6a and 6b, are shown in FIGS. This will be described with reference to the drawings.
In the first embodiment, between the first electrode 131 and the first and second data lines 6a and 6b and between the second electrode 132 and the first and second data lines 6a and 6b, FIG. As shown in FIG. 1, first to fourth parasitic capacitors C11, C12, C21, and C22 are formed. Here, the first parasitic capacitance C11 is a capacitance element configured between the first electrode 131 and the first data line 6a, and the second parasitic capacitance C12 is the first electrode 131 and the second data line 6b. It is a capacity element comprised between. The third parasitic capacitance C21 is a capacitive element configured between the second electrode 132 and the first data line 6a, and the fourth parasitic capacitance C22 is between the second electrode 132 and the second data line 6b. (FIG. 2 also shows how these first to fourth parasitic capacitors C11, C12, C21, and C22 are represented on the circuit diagram. Oita.).

これら第1〜第4寄生容量C11,C12,C21,C22は、クロストークの原因となる。すなわち、第1実施形態の電気光学装置1を構成する全画素回路P1(図1参照)は、上述のように、走査線3が線順次に選択されていく過程を通じて駆動されるが、この場合、本来であれば、選択の対象となっている画素回路P1以外の画素回路P1は、第1及び第2データ線6a及び6bを介して供給されてくるデータ信号Vdataに反応してはならない。しかしながら、図4に示したような、第1〜第4寄生容量C11,C12,C21,C22は、図2に示す第1及び第2トランジスターSW101及びSW102がオフ状態にあったとしても、第1又は第2データ線6a又は6bの電位変動を、第1又は第2電極131又は132の電位変動にいわば中継してしまうおそれがある。   These first to fourth parasitic capacitances C11, C12, C21, and C22 cause crosstalk. That is, all the pixel circuits P1 (see FIG. 1) constituting the electro-optical device 1 of the first embodiment are driven through the process of selecting the scanning lines 3 in a line sequential manner as described above. Originally, the pixel circuits P1 other than the pixel circuit P1 to be selected should not react to the data signal Vdata supplied via the first and second data lines 6a and 6b. However, the first to fourth parasitic capacitances C11, C12, C21, and C22 as shown in FIG. 4 are the first even if the first and second transistors SW101 and SW102 shown in FIG. Alternatively, the potential fluctuation of the second data line 6a or 6b may be relayed to the potential fluctuation of the first or second electrode 131 or 132.

そこで、第1実施形態においては、第1電極131及び第1データ線6aとの間に、以下に説明するような適当な関係を設定する。
まず、図4に示すような第1電極131及び第1データ線6a間の距離Dsに着目し、この距離Dsの大小が、前記容量値にどのような影響を及ぼすか考える。図4からもわかるように、この距離Dsが大きくなれば(即ち、第1電極131が図中右方向に向かっていわば後退すれば(図4中破線矢印参照))、第1電極131及び第1データ線6a間の距離は大きくなるので、第1寄生容量C11の容量値γ1は小さくなっていくことが推測される。他方、この距離Dsの増大は一方で、第2電極132及び第1データ線6a間の対向面積を増大させるという側面をもつので、第3寄生容量C21の容量値γ3は大きくなっていくことが推測される。
Therefore, in the first embodiment, an appropriate relationship as described below is set between the first electrode 131 and the first data line 6a.
First, paying attention to the distance Ds between the first electrode 131 and the first data line 6a as shown in FIG. 4, the influence of the magnitude of the distance Ds on the capacitance value is considered. As can be seen from FIG. 4, if the distance Ds increases (that is, if the first electrode 131 moves backward in the right direction in the drawing (see the broken line arrow in FIG. 4)), the first electrode 131 and the first electrode 131 Since the distance between the data lines 6a increases, it is estimated that the capacitance value γ1 of the first parasitic capacitance C11 decreases. On the other hand, since the increase in the distance Ds has a side surface that increases the facing area between the second electrode 132 and the first data line 6a, the capacitance value γ3 of the third parasitic capacitance C21 may increase. Guessed.

図5は、前記距離Dsの変化に応じて前記容量値γ1及びγ3がどのようになるかを確認したシミュレーション結果を表すグラフである(なお、本明細書に記載する全実施形態におけるシミュレーション結果は、液晶シミュレータ2DIMOSを用いて得た。)。この図によれば、前述の推測を裏付けるように、距離Dsが増大するに連れて、容量値γ1は次第に減少していく一方、容量値γ3は、次第に増大していくことがわかる。ただ、距離Dsが同図における中間的値となる(同図の「StructureC」)以降は、距離Dsが増大しても、容量値γ1及びγ3ともに大きくは変化せず、ほぼ一定の値をとることがわかる。   FIG. 5 is a graph showing a simulation result that confirms how the capacitance values γ1 and γ3 become in accordance with the change in the distance Ds (note that the simulation results in all the embodiments described in this specification are And obtained using a liquid crystal simulator 2DIMOS). According to this figure, it can be seen that, as the distance Ds increases, the capacitance value γ1 gradually decreases while the capacitance value γ3 gradually increases as the above-described assumption is supported. However, after the distance Ds becomes an intermediate value in the figure (“Structure C” in the figure), even if the distance Ds increases, the capacitance values γ1 and γ3 do not change greatly and take a substantially constant value. I understand that.

なお、図5において、「StructureA」とは、図4に示すように、第1電極131の図4中左側端と第1データ線6aのそれとが揃っている場合(即ちDs=0の場合)を表し、「StrucutreB」とは、第1電極131の図4中左側端と第1データ線6aの図4中右側端とが揃っている場合を表す。また、「StrucutreC」とは、第1電極131の図4中左側端が、第2電極132の最初のスリット132sに至る直前の地点まで後退した場合を表し、「StructureD」とは、当該スリット132sの中間地点まで更に後退した場合を表し、「StructureE」とは、当該スリット132sを越える直前の地点まで更に後退した場合を表している(いずれも図4参照)。   In FIG. 5, “Structure A” means that the left end of the first electrode 131 in FIG. 4 is aligned with that of the first data line 6 a as shown in FIG. 4 (that is, when Ds = 0). “Structure B” represents a case where the left end of the first electrode 131 in FIG. 4 and the right end of the first data line 6a in FIG. 4 are aligned. Also, “StructureC” represents a case where the left end of the first electrode 131 in FIG. 4 has retreated to a point just before reaching the first slit 132s of the second electrode 132, and “StructureD” represents the slit 132s. In this case, “Structure E” represents a case of further retreating to a point just before the slit 132s (see FIG. 4 for both).

一方、図6は、距離Dsの変化に応じて液晶LCの透過率がどのようになるかを確認したシミュレーション結果を表すグラフであるが、この図によれば、前記の「StrucutreC」までは、距離Dsが増大しても透過率はほぼ一定に推移し、それを超えると透過率は減少するが、以後はその減少状態を維持して透過率はほぼ一定の値をとることがわかる。これは、第1電極131と、第2電極132、特にそのスリット132sとの配置関係に応じた現象であると考えられる。すなわち、StrucutureD及びEでは、第1電極131の左側端が、スリット132sの形成位置に至るまで後退してしまっているので、第2電極132の最側部(図4中符号132MS参照)の電気力線の行き場が失われることとなる結果、透過率が減少するものと考えられる。   On the other hand, FIG. 6 is a graph showing a simulation result confirming how the transmittance of the liquid crystal LC changes according to the change of the distance Ds. According to this figure, until the “StructureC”, It can be seen that even when the distance Ds is increased, the transmittance remains substantially constant, and when the distance Ds is exceeded, the transmittance decreases. However, after that, the decreased state is maintained and the transmittance has a substantially constant value. This is considered to be a phenomenon corresponding to the arrangement relationship between the first electrode 131 and the second electrode 132, particularly the slit 132s. That is, in Structures D and E, the left end of the first electrode 131 is retracted to the position where the slit 132s is formed, so that the electrical side of the second electrode 132 (see reference numeral 132MS in FIG. 4) It is thought that the transmittance decreases as a result of the loss of the field line.

以上のような事情を踏まえると、第1寄生容量C11と第3容量素子C21が、第1電極131及び第2電極132に与える影響を等しくするという観点からは、図5中の星印を付したポイント、即ちγ1=γ3が成立するポイントを選択すると好適であることがわかる。これにより、第1データ線6aの電位変動が第1及び第2電極131及び132に影響を及ぼすとしても、γ1=γ3が成立することから、両者間に当該影響の差異は生じないことになるからである。また、この場合、透過率は高位を維持するので(図6参照)、このような配置調整が、画像の品質に影響を与えるおそれは少ない。   In view of the above circumstances, from the viewpoint of equalizing the influence of the first parasitic capacitance C11 and the third capacitance element C21 on the first electrode 131 and the second electrode 132, the star mark in FIG. It can be seen that it is preferable to select a point obtained by satisfying γ1 = γ3. Thereby, even if the potential fluctuation of the first data line 6a affects the first and second electrodes 131 and 132, since γ1 = γ3 is established, there is no difference in the influence between the two. Because. In this case, since the transmittance is maintained at a high level (see FIG. 6), there is little possibility that such arrangement adjustment affects the image quality.

以上の配慮の結果、第1実施形態においては、第1電極131と第1データ線6aとの配置関係は、図5に示す「StructureZ1」として、言い換えると、第1電極131の図4中左側端(図3でいえば、左側辺)が、第1データ線6aの幅の中程に止まるように、当該配置関係は設定される(なお、この点については、図面の輻輳化を避けるため、図3では図示していない。)。
なお、このことは、第1電極131の図4中右側端についても同様にいえる。つまり、第1電極131と第2データ線6bとの関係についても、上記と同様の結果が得られることが確認されているので、第1電極131の右側端が第2データ線6bの幅の中程に止まるように、両者の配置関係は設定される。これにより、第2寄生容量C12の容量値γ2と、第4寄生容量C22の容量値γ4との間には、γ2=γ4が成立する。また、画素回路P1の構造が左右対称であれば結局、γ1=γ2=γ3=γ4が成立する。ちなみに、図4左方では、図4右方に示す第1電極131に隣接する第1電極131の右側端が描かれているが、当該右側端は、図4右方に示される第1電極131の右側端の状態を描いたものとみなすことが可能である。
また、以上のことと同時に、第2電極132と第1データ線6a及び第2データ線6bとの配置関係も自ずと設定されることになる。すなわち、第1電極131の図4中左側端が前述のように第1及び第2データ線6a及び6bの幅の中程に止まるように設定されることから、第2電極132は、その第1電極131の後退分だけ、第1及び第2データ線6a及び6bと対向することになる。
As a result of the above consideration, in the first embodiment, the arrangement relationship between the first electrode 131 and the first data line 6a is “Structure Z1” shown in FIG. 5, in other words, the left side of the first electrode 131 in FIG. The arrangement relation is set so that the end (left side in FIG. 3) stops in the middle of the width of the first data line 6a (in order to avoid congestion of the drawing). (Not shown in FIG. 3).
This also applies to the right end of the first electrode 131 in FIG. That is, since it has been confirmed that the same result as described above can be obtained for the relationship between the first electrode 131 and the second data line 6b, the right end of the first electrode 131 has the width of the second data line 6b. The arrangement relationship between the two is set so as to stop in the middle. Thus, γ2 = γ4 is established between the capacitance value γ2 of the second parasitic capacitance C12 and the capacitance value γ4 of the fourth parasitic capacitance C22. Further, if the structure of the pixel circuit P1 is bilaterally symmetrical, γ1 = γ2 = γ3 = γ4 is satisfied. Incidentally, in the left side of FIG. 4, the right end of the first electrode 131 adjacent to the first electrode 131 shown in the right side of FIG. 4 is drawn, and the right end is the first electrode shown in the right side of FIG. 4. It can be considered that the state of the right end of 131 is drawn.
At the same time as described above, the arrangement relationship between the second electrode 132 and the first data line 6a and the second data line 6b is also set. That is, since the left end of the first electrode 131 in FIG. 4 is set to stop in the middle of the width of the first and second data lines 6a and 6b as described above, the second electrode 132 has its first The first and second data lines 6a and 6b are opposed to each other by the amount of retreat of one electrode 131.

以上に述べたような、第1実施形態に係る電気光学装置1によれば、クロストークの発生、あるいはそれによってもたらされる悪影響が実効的に抑制される。このような効果が得られるのは、既に述べたように、γ1=γ3が成立するように、第1電極131と、第1及び第2データ線6a及び6bとの配置関係が好適に設定されることによる。なお、第1実施形態では、このような効果が画質の劣化等を招くことなく得られることも特筆される(図6及びそれに関する上記説明参照)。   According to the electro-optical device 1 according to the first embodiment as described above, the occurrence of crosstalk or an adverse effect caused thereby is effectively suppressed. As described above, such an effect is obtained because the positional relationship between the first electrode 131 and the first and second data lines 6a and 6b is suitably set so that γ1 = γ3 is satisfied. By. In the first embodiment, it is also noted that such an effect can be obtained without causing degradation of image quality or the like (see FIG. 6 and the above description related thereto).

<第2実施形態>
以下では、本発明に係る第2実施形態について図7乃至図10を参照しながら説明する。なお、この第2実施形態は、図2に示した第1及び第2保持容量Cstg1及びCstg2に係る構成に変更を加え、かつ、その変更に応じた第1電極131と第1データ線6a等との配置関係の調整を行う点について特徴があり、それ以外の点については、上記第1実施形態の構成及び動作ないし作用等と同様である。したがって、以下では、前記相違点について主に説明を行うこととし、それ以外の点についての説明は適宜簡略化し、あるいは省略する。
Second Embodiment
Hereinafter, a second embodiment according to the present invention will be described with reference to FIGS. In the second embodiment, the configuration related to the first and second storage capacitors Cstg1 and Cstg2 shown in FIG. 2 is changed, and the first electrode 131, the first data line 6a, etc. according to the change are added. The other points are the same as the configuration and operation or action of the first embodiment. Therefore, hereinafter, the difference will be mainly described, and the description of other points will be simplified or omitted as appropriate.

第2実施形態では、画素回路P2に含まれる第1及び第2保持容量Cstg1[i]及びCstg2[i]は、図2に示すように電位線30に電気的に接続されるのではなく、図7に示すように、前行に位置する画素回路P2に対応する走査線3に電気的に接続されている。なお、図7においては、前行に位置する画素回路P2を表現するために記号[i−1]が、その直後の行に位置する画素回路P2を表現するために記号[i]が利用されている。
このような形態によれば、電位線30を設ける必要がなくなるから、その分のコスト低減が可能となるし、あるいは、その設置スペース分の画素開口率の向上等を図ることも可能となる、など様々な利点が得られる。
In the second embodiment, the first and second storage capacitors Cstg1 [i] and Cstg2 [i] included in the pixel circuit P2 are not electrically connected to the potential line 30 as shown in FIG. As shown in FIG. 7, it is electrically connected to the scanning line 3 corresponding to the pixel circuit P2 located in the previous row. In FIG. 7, the symbol [i-1] is used to represent the pixel circuit P2 located in the previous row, and the symbol [i] is used to represent the pixel circuit P2 located in the immediately following row. ing.
According to such a configuration, since it is not necessary to provide the potential line 30, it is possible to reduce the cost, or to improve the pixel aperture ratio corresponding to the installation space. Various advantages are obtained.

ただし、この場合において、第1及び第2保持容量Cstg1[i]及びCstg2[i]を意図的に形成する容量素子として備える場合には、画素回路P2[i]に含まれる電気光学素子13[i]の第1及び第2電極131[i]及び132[i]から、前行に位置する画素回路P1[i−1]に対応する走査線3に至るまで、何らかの配線を引く必要が生じる。例えば、図8に示すように、第1及び第2データ線6a及び6bの延在方向に沿って延びる第1及び第2配線3a及び3bを設ける、などというようである。なお、図8は、図4及び図3を前提としているので、このような第1及び第2配線3a及び3bが設けられるならば、前行に位置する画素回路P2に含まれる走査線3への電気的接続が可能となることは、図8及び図3から読み取ることが可能である(もっとも、その、前行の走査線3は図3では不図示である。)。また、このような第1及び第2配線3a及び3bと、第1及び第2電極131及び132との電気的接続は、例えば当該第1及び第2電極131及び132における前述した「一部切り欠いた」部分を利用することにより実現可能である(この点も不図示)。
しかし、このような第1及び第2配線3a及び3bを設けるとなると、かかる第1及び第2配線3a及び3bと第1及び第2データ線6a及び6bとの間には新たに、図7又は図8に示すように、第5及び第6寄生容量C31[i]及びC32[i]が発生することになる。この第5及び第6寄生容量C31[i]及びC32[i]は、第1及び第2電極131[i]及び132[i]の電位変動をもたらす(即ち、クロストークをもたらす)新たな原因となり得る(なお、図8では、記号[i]を省略している。以下の説明においても、記号[i]は省略することにする。)。
However, in this case, when the first and second storage capacitors Cstg1 [i] and Cstg2 [i] are provided as capacitive elements that are intentionally formed, the electro-optical element 13 [ It is necessary to draw some wiring from the first and second electrodes 131 [i] and 132 [i] of i] to the scanning line 3 corresponding to the pixel circuit P1 [i-1] located in the previous row. . For example, as shown in FIG. 8, first and second wirings 3a and 3b extending along the extending direction of the first and second data lines 6a and 6b are provided. Since FIG. 8 is based on FIGS. 4 and 3, if such first and second wirings 3a and 3b are provided, the scanning line 3 included in the pixel circuit P2 located in the previous row is provided. It can be read from FIGS. 8 and 3 (however, the scanning line 3 in the preceding row is not shown in FIG. 3). In addition, the electrical connection between the first and second wirings 3a and 3b and the first and second electrodes 131 and 132 is, for example, the above-described “partially cut off” in the first and second electrodes 131 and 132. This can be realized by using the “missing” portion (this point is also not shown).
However, when such first and second wirings 3a and 3b are provided, there is a new connection between the first and second wirings 3a and 3b and the first and second data lines 6a and 6b. Alternatively, as shown in FIG. 8, the fifth and sixth parasitic capacitances C31 [i] and C32 [i] are generated. The fifth and sixth parasitic capacitances C31 [i] and C32 [i] are new causes that cause potential fluctuations of the first and second electrodes 131 [i] and 132 [i] (that is, that cause crosstalk). (In FIG. 8, the symbol [i] is omitted. In the following description, the symbol [i] is also omitted).

そこで、第2実施形態では、そのような事態の回避を図るため、第1及び第2配線3a及び3b、第1及び第2データ線6a及び6b、並びに第1及び第2電極131及び132の配置関係に関し、以下に説明するような適当な関係を設定する。
まず、第5及び第6寄生容量C31及びC32の容量値γ5及びγ6をなるべく小さな値とするような第1及び第2配線3a及び3bの配置調整を考える。
図9は、図8に示す第1配線3aを、同図に示す位置F,G,H,Iのそれぞれに位置付けた場合に、前記容量値γ3がどのようになるかを確認したシミュレーション結果を表すグラフである。なお、図9において、「PositonF」とは、図8に示すように、第1配線3aが第1データ線6aのいわば真下に位置付けられる場合を表し、「PositionG」とは、第1配線3aの図8中左側端と第1データ線6aの図4中右側端とが揃っている場合を表す。また、「PositionH」とは、第1配線3aが、第2電極132の最初のスリット132sのいわば真下に位置付けられる場合を表し、「PositionI」とは、第1配線3aが、当該スリット132sを形作る最初の遮蔽部132SHのいわば真下に位置付けられる場合を表している(いずれも図8参照)。
Therefore, in the second embodiment, in order to avoid such a situation, the first and second wirings 3a and 3b, the first and second data lines 6a and 6b, and the first and second electrodes 131 and 132 are arranged. Regarding the arrangement relationship, an appropriate relationship as described below is set.
First, consider the arrangement adjustment of the first and second wirings 3a and 3b so that the capacitance values γ5 and γ6 of the fifth and sixth parasitic capacitors C31 and C32 are as small as possible.
FIG. 9 shows a simulation result for confirming what the capacitance value γ3 becomes when the first wiring 3a shown in FIG. 8 is positioned at each of the positions F, G, H, and I shown in FIG. It is a graph to represent. In FIG. 9, “Position F” represents a case where the first wiring 3a is positioned directly below the first data line 6a, as shown in FIG. 8, and “Position G” represents the first wiring 3a. This represents a case where the left end in FIG. 8 and the right end in FIG. 4 of the first data line 6a are aligned. “Position H” represents the case where the first wiring 3 a is positioned directly below the first slit 132 s of the second electrode 132, and “Position I” represents that the first wiring 3 a forms the slit 132 s. This represents a case where the first shielding portion 132SH is positioned directly below (refer to FIG. 8).

この図9によれば、容量値γ5は、PositionFからPositionIに向けて次第に減少していくことがわかる。これは、この方向に向けて、第1配線3a及び第1データ線6a間の物理的距離が増大していくためであると考えられる。
なお、図10は、前記PositionF,G,H,Iの変化に応じて液晶LCの透過率がどのようになるかを確認したシミュレーション結果を表すグラフであるが、この図によれば、第1配線3aの形成位置に関わらず、透過率はほぼ一定の値をとることがわかる。
According to FIG. 9, it can be seen that the capacitance value γ5 gradually decreases from Position F to Position I. This is presumably because the physical distance between the first wiring 3a and the first data line 6a increases in this direction.
FIG. 10 is a graph showing a simulation result confirming how the transmittance of the liquid crystal LC changes in accordance with the changes in the Positions F, G, H, and I. It can be seen that the transmittance has a substantially constant value regardless of the formation position of the wiring 3a.

以上のような事情を踏まえると、まず、容量値γ3はできる限り小さい方が好ましいということからすれば、第1配線3aの形成位置としては、PositionG以降を選択すると好適であることがわかる。
ただ、PositionIについては、当該の位置が、前述のように、第2電極132の最初のスリット132sを越えた最初の遮蔽部132SHの真下であることからすると、隣接する電気光学素子13間に設けられ得るブラックマトリクスBM(図8参照)の形成位置からみても、やや第1電極131等の形成領域内に入り込みすぎている。実際、このような場合、当該第1配線3aにおける光反射等が生じれば、画質の劣化等を招くおそれが高い。
また、PositionHについては、当該の位置が、前述のように、第2電極132の最初のスリット132sの真下であることからすると、ブラックマトリクスBMの形成位置により近づいているとはいいうものの、例えば前述したような光反射等の不具合がより顕著に生じる可能性もある。
以上から、第1配線3aの最適な形成位置は、PositionGであると定めることができる。なお、この場合、容量値γ5は概ね0.6×10−10〔F/m〕となることがわかる(図9参照)。
In view of the circumstances as described above, it can be understood that it is preferable to select Position G or later as the formation position of the first wiring 3a because the capacitance value γ3 is preferably as small as possible.
However, regarding Position I, since the position is directly below the first shielding portion 132SH beyond the first slit 132s of the second electrode 132 as described above, the position is provided between the adjacent electro-optical elements 13. Even when viewed from the position where the black matrix BM (see FIG. 8) that can be formed is formed, it is slightly too deep in the formation region of the first electrode 131 and the like. In fact, in such a case, if light reflection or the like occurs in the first wiring 3a, there is a high possibility that image quality will be degraded.
As for Position H, since the position is directly below the first slit 132s of the second electrode 132 as described above, the position is closer to the formation position of the black matrix BM. There is also a possibility that such problems as light reflection occur more remarkably.
From the above, it can be determined that the optimal formation position of the first wiring 3a is Position G. In this case, the capacitance value γ5 is generally 0.6 × 10 −10 [F / m] (see FIG. 9).

次に、以上を前提にして、上記第1実施形態と同様、第1電極131と第1データ線6aとの配置関係の好適化を図る。
図11及び図12は、前掲の図5及び図6と同趣旨の図である。ただし、図11においては、第1寄生容量C11の容量値γ1と第3寄生容量C21の容量値γ3との差分のグラフが併せ描かれている。図11中、一点破線の曲線がγ3−γ1であり、二点破線の曲線がγ1−γ3である。また、図11には、概ね0.6×10−10〔F/m〕あたりに水平線が描かれている。これは前述の容量値γ5を表現している。
Next, on the premise of the above, the arrangement relationship between the first electrode 131 and the first data line 6a is optimized as in the first embodiment.
FIGS. 11 and 12 are diagrams having the same concept as FIGS. 5 and 6 described above. However, in FIG. 11, a graph of the difference between the capacitance value γ1 of the first parasitic capacitance C11 and the capacitance value γ3 of the third parasitic capacitance C21 is also drawn. In FIG. 11, the dashed-dotted curve is γ3-γ1, and the dashed-dotted curve is γ1-γ3. Further, in FIG. 11, a horizontal line is drawn around approximately 0.6 × 10 −10 [F / m]. This represents the capacitance value γ5 described above.

以上から、まず、図中、前記一点破線と前記水平線との交わる点は、γ3−γ1=γ5と表現可能であるから、これを変形すれば、
γ1+γ5=γ3 …… (1)
が成立することになる。これによると、第1寄生容量C11及び第5寄生容量C31それぞれの容量値γ1及びγ5の和が、第3寄生容量C21の容量値γ3の値に等しくなり、したがって、第1データ線6aの電位変動が生じた場合に、第1及び第5寄生容量C11及びC31と第3容量素子C21とが、第1電極131及び第2電極132に与える影響は等しくなる(なお、第5寄生容量C31は、第1電極131に電気的に接続されている点に注意。図7参照。)。そして、これを実現するのが、図11中の右側の丸印を付したポイント、即ち前記(1)式が成立する点である。なお、この場合、上記第1実施形態と同様、透過率は高位を維持するので(図12中右側の丸印参照)、このような配置調整が、画像の品質に影響を与えるおそれは少ない。
From the above, first, in the figure, the point where the one-dot broken line and the horizontal line intersect can be expressed as γ3−γ1 = γ5.
γ1 + γ5 = γ3 (1)
Is established. According to this, the sum of the capacitance values γ1 and γ5 of the first parasitic capacitor C11 and the fifth parasitic capacitor C31 is equal to the value of the capacitance value γ3 of the third parasitic capacitor C21, and therefore the potential of the first data line 6a. When the fluctuation occurs, the influences of the first and fifth parasitic capacitors C11 and C31 and the third capacitor element C21 on the first electrode 131 and the second electrode 132 are equal (the fifth parasitic capacitor C31 is Note that it is electrically connected to the first electrode 131 (see FIG. 7). This is realized by the point indicated by the right circle in FIG. 11, that is, the point where the expression (1) is established. In this case, since the transmittance is maintained at a high level as in the first embodiment (see the circle on the right side in FIG. 12), there is little possibility that such arrangement adjustment affects the image quality.

以上の配慮の結果、第2実施形態において、第1電極131と第1データ線6aとの配置関係は、図11に示す「StructureZ2」として、言い換えると、第1電極131の図8中左側端が、第1データ線6aの図8中右側端の位置を越えて更に若干後退した位置に止まるように、当該配置関係は設定される(図8参照)。   As a result of the above consideration, in the second embodiment, the arrangement relationship between the first electrode 131 and the first data line 6a is “Structure Z2” shown in FIG. 11, in other words, the left end of the first electrode 131 in FIG. However, the arrangement relationship is set so that the first data line 6a stops at a position further retracted beyond the position of the right end in FIG. 8 (see FIG. 8).

他方、図中、前記二点破線と前記水平線との交わる点は、γ1−γ3=γ5と表現可能であり、かつ、ここでいう容量値γ1,γ3及びγ5はそれぞれ、第2寄生容量C12の容量値γ2、第4寄生容量の容量値γ4、及び第6寄生容量C32の容量値γ6と置換可能である(即ち、γ1→γ2、γ3→γ4、γ5→γ6。図8参照)から、γ2−γ4=γ6これを変形すれば、
γ4+γ6=γ2 …… (2)
が成立することになる。これによると、第4寄生容量C22及び第6寄生容量C32それぞれの容量値γ4及びγ6の和が、第2寄生容量C12の容量値γ2の値に等しくなり、したがって、第2データ線6bの電位変動が生じた場合に、第4及び第6寄生容量C22及びC32と第2容量素子C12とが、第1電極131及び第2電極132に与える影響は等しくなる(なお、第6寄生容量C32は、第2電極132に電気的に接続されている点に注意。図7参照。)。そして、これを実現するのが、図11中の左側の丸印を付したポイント、即ち前記(2)式が成立する点である。なお、この場合も、透過率は高位を維持するので(図12中左側の丸印参照)、このような配置調整が、画像の品質に影響を与えるおそれは少ない。
On the other hand, in the figure, the point where the two-dot broken line and the horizontal line intersect can be expressed as γ1−γ3 = γ5, and the capacitance values γ1, γ3, and γ5 here are respectively the second parasitic capacitance C12. Since the capacitance value γ2, the capacitance value γ4 of the fourth parasitic capacitance, and the capacitance value γ6 of the sixth parasitic capacitance C32 can be replaced (that is, γ1 → γ2, γ3 → γ4, γ5 → γ6, see FIG. 8), γ2 −γ4 = γ6 If this is modified,
γ4 + γ6 = γ2 (2)
Is established. According to this, the sum of the capacitance values γ4 and γ6 of the fourth parasitic capacitance C22 and the sixth parasitic capacitance C32 is equal to the value of the capacitance value γ2 of the second parasitic capacitance C12, and therefore the potential of the second data line 6b. When the fluctuation occurs, the influences of the fourth and sixth parasitic capacitances C22 and C32 and the second capacitance element C12 on the first electrode 131 and the second electrode 132 are equal (the sixth parasitic capacitance C32 is Note that it is electrically connected to the second electrode 132 (see FIG. 7). This is realized by a point with a circle on the left side in FIG. 11, that is, a point where the above expression (2) is established. Also in this case, since the transmittance is maintained at a high level (see the circle on the left side in FIG. 12), there is little possibility that such an arrangement adjustment affects the image quality.

以上の配慮の結果、第2実施形態において、第1電極131と第2データ線6bとの配置関係は、図11に示す「StructureZ3」として、言い換えると、第1電極131の図8中右側端の位置が、第2データ線6bの図8中右側端の位置とほぼ揃うように、設定されることになる(図8参照)。   As a result of the above consideration, in the second embodiment, the arrangement relationship between the first electrode 131 and the second data line 6b is “Structure Z3” shown in FIG. 11, in other words, the right end of the first electrode 131 in FIG. Is set so as to be substantially aligned with the position of the right end of the second data line 6b in FIG. 8 (see FIG. 8).

なお、以上によると、第2電極132と第1データ線6a及び第2データ線6bとの配置関係が自ずと設定される点は、上記第1実施形態と同様である。   As described above, the arrangement relationship between the second electrode 132 and the first data line 6a and the second data line 6b is set as in the first embodiment.

以上に述べたような、第2実施形態に係る電気光学装置ないし画素回路P2によれば、上述した電位線30の非設置によるコスト低減効果等に加えて、第1及び第2配線3a及び3bの設置によって懸念される第5及び第6寄生容量C31及びC32によるクロストークの発生、あるいはそれによってもたらされる悪影響が実効的に抑制される。なお、第2実施形態でも、上記第1実施形態と同様、このような効果が画質の劣化等を招くことなく得られることも特筆される(図12参照)。   According to the electro-optical device or the pixel circuit P2 according to the second embodiment as described above, the first and second wirings 3a and 3b in addition to the cost reduction effect due to the non-installation of the potential line 30 described above. The occurrence of crosstalk due to the fifth and sixth parasitic capacitances C31 and C32, which is a concern due to the installation, or adverse effects caused thereby is effectively suppressed. It should be noted that, in the second embodiment, similar to the first embodiment, such an effect can be obtained without causing deterioration of image quality or the like (see FIG. 12).

以上、本発明に係る実施の形態について説明したが、本発明に係る電気光学装置ないし画素回路は、上述した形態に限定されることはなく、各種の変形が可能である。
(1) 上記第1実施形態においては、γ1=γ3、γ2=γ4がともに成立することについて言及し、上記第2実施形態においては、前述した(1)式及び(2)式がともに成立することについて言及しているが、本発明は、かかる形態に限定されない。
例えば、上記第1実施形態では、場合により、γ1=γ3及びγ2=γ4のいずれか一方のみが成立し、あるいは、上記第2実施形態では、前記(1)式及び(2)式のいずれか一方のみが成立する場合でも、本発明はその範囲内に収める。現実の回路配置状況等によっては、第1及び第2データ線6a及び6bの一方に起因するクロストークの発生について特に懸念する必要がないという場合も絶対にあり得ないではないから、そのような場合、無理に、前述した双方の条件の成立を図る必要はない。
あるいは、これとは逆に、上記第1実施形態において、γ1=γ2=γ3=γ4が成立し(この点について既に述べた。該当箇所参照)、上記第2実施形態において、(1)式=(2)式、即ちγ1+γ5=γ3=γ4+γ6=γ2が成立する場合も、本発明の範囲内に含まれる。これによれば、第1及び第2データ線6a及び6bどちらのデータ線によっても、第1及び第2電極131及び132に与えられる影響は同じになる。したがって、前述したクロストーク低減効果が更に実効的に奏されることとなることは言うまでもない。
Although the embodiments according to the present invention have been described above, the electro-optical device or the pixel circuit according to the present invention is not limited to the above-described embodiments, and various modifications can be made.
(1) In the first embodiment, mention is made that both γ1 = γ3 and γ2 = γ4 hold. In the second embodiment, both the above-described expressions (1) and (2) hold. However, the present invention is not limited to such a form.
For example, in the first embodiment, only one of γ1 = γ3 and γ2 = γ4 is established in some cases, or in the second embodiment, either of the expressions (1) and (2) is satisfied. Even if only one of them is established, the present invention falls within that range. Depending on the actual circuit arrangement situation and the like, there is no possibility that there is no need to be particularly concerned about the occurrence of crosstalk caused by one of the first and second data lines 6a and 6b. In this case, it is not necessary to forcefully satisfy both the above-described conditions.
Or, conversely, in the first embodiment, γ1 = γ2 = γ3 = γ4 holds (this point has already been described, see the corresponding section), and in the second embodiment, the expression (1) = The case where the expression (2), that is, γ1 + γ5 = γ3 = γ4 + γ6 = γ2, is also included in the scope of the present invention. According to this, the influence given to the first and second electrodes 131 and 132 is the same by both the first and second data lines 6a and 6b. Therefore, it goes without saying that the above-described crosstalk reduction effect is more effectively achieved.

(2) 上記各実施形態においては、もっぱら第1電極131の側端位置に着目しながら、これと第1データ線6a等との好適な配置関係を設定するようになっているが、これに関連して、以下の事情を補足する。
すなわち、クロストークの発生あるいはそれに起因する悪影響を回避するためには、第1電極131の位置ではなく、第2電極132の配置位置を調整することも当然考えられる。図13は、そのような調整を行った場合における第1及び第2電極131及び132の第1データ線6aに対する容量値γ1及びγ3の変化を表す。なお、図13においては、第1電極131の左側端は、図4又は図8でいうところの「StructureC」にあることが前提とされている(図14も参照)。また、図13において、「StrctureJ」とは、図14に示すように、第2電極132の図14中左側端と第1データ線6aの左側端とが揃っている場合を表し、「StructureK」とは、第2電極132の図14中左側端と第1データ線6aの図14中右側端とが揃っている場合を表す。また、「StrctureM」とは、第2電極132の最側部132MSがいわば消滅するような場合を表し、「StrctureL」とは、第2電極132の図14中左側端が、この「StrctureM」と前記「StrctureK」との中間に位置付けられる場合を現している。
(2) In each of the above embodiments, a suitable arrangement relationship between the first data line 6a and the like is set while paying attention to the position of the side edge of the first electrode 131. In addition, the following circumstances are supplemented.
That is, in order to avoid the occurrence of crosstalk or the adverse effects caused by it, it is naturally possible to adjust the position of the second electrode 132 instead of the position of the first electrode 131. FIG. 13 shows changes in capacitance values γ1 and γ3 with respect to the first data line 6a of the first and second electrodes 131 and 132 when such adjustment is performed. In FIG. 13, it is assumed that the left end of the first electrode 131 is in “Structure C” in FIG. 4 or FIG. 8 (see also FIG. 14). In FIG. 13, “StructureJ” represents the case where the left end of the second electrode 132 in FIG. 14 and the left end of the first data line 6a are aligned as shown in FIG. 14, and “StructureK”. Represents a case where the left end of the second electrode 132 in FIG. 14 and the right end of the first data line 6a in FIG. 14 are aligned. Further, “StructureM” represents a case where the outermost portion 132MS of the second electrode 132 disappears, and “StructureL” refers to the “StructureM” at the left end of the second electrode 132 in FIG. The case where it is positioned in the middle of the “StructureK” is shown.

このような配置関係によると、図13に示すように、第1電極131に関する容量値γ1は一貫して低位を維持するとともに、第2電極132に関する容量値γ3は、「StrctureJ」から「StrctureM」へ向けて、単純に減少することになる。
このようなことからすると、第2電極132の配置位置調整によっても、上記第1及び第2実施形態によって奏された作用効果と異ならない作用効果が奏される余地はある(むしろ第1実施形態に係る図5と、図13とを対比すれば、図13のほうがより好適に、当該作用効果が奏される可能性すらある。)。
しかしながら、第2電極132の配置位置調整によると、例えば前記「StrctureM」における前記最側部132MSの消滅の場合に端的に現れるように、液晶LCの配向状態の切り替わり位置が、第1電極131の形成領域のより内方に移動してしまうことになる。これは、画像の品質に与える影響が大きい。
以上を総合すると、本発明においては、第2電極132の配置位置を調整する態様を積極的に排除するとまではいわないが、可能であれば、第1電極131のみの配置位置の調整によって、クロストークの問題に対処する方が好ましいということがいえる。
According to such an arrangement relationship, as shown in FIG. 13, the capacitance value γ1 related to the first electrode 131 is constantly maintained at a low level, and the capacitance value γ3 related to the second electrode 132 is changed from “StructureJ” to “StructureM”. It will simply decrease towards.
In view of the above, there is room for an effect that is not different from the effect obtained by the first and second embodiments by adjusting the arrangement position of the second electrode 132 (rather, the first embodiment). If FIG. 5 which concerns on FIG. 5 is compared with FIG. 13, the said effect may be show | played more suitably in FIG.
However, according to the arrangement position adjustment of the second electrode 132, for example, the switching position of the alignment state of the liquid crystal LC is changed to the position of the first electrode 131 so as to appear when the outermost portion 132MS disappears in the “Structure M”. It will move to the inside of the formation area. This has a great influence on the quality of the image.
In summary, in the present invention, it is not necessary to positively exclude the aspect of adjusting the arrangement position of the second electrode 132, but if possible, by adjusting the arrangement position of only the first electrode 131, It can be said that it is preferable to deal with the problem of crosstalk.

(3) 上記各実施形態においては、第2電極132の各スリットは互いに平行であり、一定の間隔をおいて配置されるようになっているが、本発明はかかる形態に限定されない。
要は、第1電極131と第2電極132との間の斜め方向の電界により、液晶LC内の液晶分子が制御されるように、第2電極132のスリットは形成されていればよいから、例えば、第2電極132の各スリットは、走査線3の延在方向に沿って設けられていてもよく、あるいは、走査線3の延在方向に対し、所定の角度を持つように設けられていてもよい。さらには、走査線3の延在方向に対し、第1の角度を持つように設けられた第1スリットと、第2の角度を持つように設けられた第2スリットとがあってもよい。
(3) In each of the embodiments described above, the slits of the second electrode 132 are parallel to each other and arranged at a constant interval, but the present invention is not limited to such a form.
In short, the slit of the second electrode 132 may be formed so that the liquid crystal molecules in the liquid crystal LC are controlled by the oblique electric field between the first electrode 131 and the second electrode 132. For example, each slit of the second electrode 132 may be provided along the extending direction of the scanning line 3, or provided so as to have a predetermined angle with respect to the extending direction of the scanning line 3. May be. Furthermore, there may be a first slit provided with a first angle with respect to the extending direction of the scanning line 3 and a second slit provided with a second angle.

(4) 上記第1実施形態においては、画素回路P1の動作について、〔i〕から〔iii〕までの段階に分けて説明を行った(この説明は、第2実施形態においても当然妥当する。)が、これに関連して、データ電位Vdata及び基準電位GNDの切替えの態様ないしタイミングには、様々なものが想定される。
例えば、データ電位Vdataと基準電位GNDとの切替えはフレーム単位で行われてよい。この場合には、図1に示す全画素回路P1が一通り駆動されるまでは、当該全画素回路P1に関し、例えば第1データ線6aには常にデータ電位Vdata、第2データ線6bには常に基準電位GNDが供給されるなどということになる(V反転方式)。
あるいは、当該切替えはデータ線ごと(列ごと)に行われてもよい。この場合には、あるフレーム期間中において、ある画素回路P1(i,j)に対応する第1データ線6aにはデータ電位Vdata、第2データ線6bには基準電位GNDが供給されるが、その隣の画素回路P1(i,j+1)に対応する第1データ線6aには基準電位GND、第2データ線6bにはデータ電位Vdataが供給されるなどということになる(S反転方式)。
あるいは更に、当該切替えは走査線ごと(行ごと)に行われてもよい。この場合には、あるフレーム期間中において、ある行に位置する画素回路P1(i,1),…,P1(i,n)の複数を駆動する場合には第1データ線6aにはデータ電位Vdata、第2データ線6bには基準電位GNDが供給されるが、次の行に位置する画素回路P1(i+1,1),…,P1(i+1,n)の複数を駆動する場合には第1データ線6aには基準電位GND、第2データ線6bにはデータ電位Vdataが供給されるなどということになる(H反転方式)。
あるいは加えて、前記のS反転方式及びH反転方式を併用したドット反転方式が行われてもよい。
(4) In the first embodiment, the operation of the pixel circuit P1 has been described in stages from [i] to [iii] (this description is naturally valid in the second embodiment as well). In this regard, however, various modes or timings for switching the data potential Vdata and the reference potential GND are assumed.
For example, switching between the data potential Vdata and the reference potential GND may be performed on a frame basis. In this case, until all the pixel circuits P1 shown in FIG. 1 are driven in general, for example, the data potential Vdata is always applied to the first data line 6a and the second data line 6b is always applied to the first data line 6a. This means that the reference potential GND is supplied (V inversion method).
Alternatively, the switching may be performed for each data line (for each column). In this case, during a certain frame period, the data potential Vdata is supplied to the first data line 6a corresponding to a certain pixel circuit P1 (i, j), and the reference potential GND is supplied to the second data line 6b. The reference potential GND is supplied to the first data line 6a corresponding to the adjacent pixel circuit P1 (i, j + 1), the data potential Vdata is supplied to the second data line 6b, and the like (S inversion method).
Alternatively, the switching may be performed for each scanning line (for each row). In this case, when driving a plurality of pixel circuits P1 (i, 1),..., P1 (i, n) located in a certain row during a certain frame period, the data potential is applied to the first data line 6a. The reference potential GND is supplied to Vdata and the second data line 6b. However, when a plurality of pixel circuits P1 (i + 1,1),..., P1 (i + 1, n) located in the next row are driven, That is, the reference potential GND is supplied to the first data line 6a, the data potential Vdata is supplied to the second data line 6b, and the like (H inversion method).
Alternatively, a dot inversion method using both the S inversion method and the H inversion method may be performed.

いずれにしても、このようなデータ電位Vdata及び基準電位GNDの切替えの態様の変更は、ある特定の1個の画素回路P1に着目するとき、それ自身に対応する第1及び第2データ線6a及び6b以外のデータ線の電位変動が、当該画素回路P1に含まれる第1及び第2電極131及び132に与える影響に相違をもたらす可能性がある。前述した各寄生容量(C11,C12,C21,C22,C31,C32)の容量値及びその関係を決定するにあたっては、場合により、このような事情への配慮が加えられると好適である。   In any case, such a change in the mode of switching between the data potential Vdata and the reference potential GND is such that when attention is paid to one specific pixel circuit P1, the first and second data lines 6a corresponding to itself are changed. There is a possibility that potential fluctuations of the data lines other than 1 and 6b may cause a difference in the influence on the first and second electrodes 131 and 132 included in the pixel circuit P1. In determining the capacitance values of the parasitic capacitances (C11, C12, C21, C22, C31, C32) and the relationship thereof, it is preferable to consider such circumstances depending on circumstances.

<応用>
次に、上記実施形態に係る電気光学装置1を適用した電子機器について説明する。
図15は、上記実施形態に係る電気光学装置1を画像表示装置に利用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ2000は、表示装置としての電気光学装置1と本体部2010とを備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。
図16に、上記実施形態に係る電気光学装置1を適用した携帯電話機を示す。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002、ならびに表示装置としての電気光学装置1を備える。スクロールボタン3002を操作することによって、電気光学装置1に表示される画面がスクロールされる。
図17に、上記実施形態に係る電気光学装置1を適用した情報携帯端末(PDA:Personal Digital Assistant)を示す。情報携帯端末4000は、複数の操作ボタン4001および電源スイッチ4002、ならびに表示装置としての電気光学装置1を備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置1に表示される。
<Application>
Next, an electronic apparatus to which the electro-optical device 1 according to the above embodiment is applied will be described.
FIG. 15 is a perspective view showing a configuration of a mobile personal computer using the electro-optical device 1 according to the above-described embodiment as an image display device. The personal computer 2000 includes the electro-optical device 1 as a display device and a main body 2010. The main body 2010 is provided with a power switch 2001 and a keyboard 2002.
FIG. 16 shows a mobile phone to which the electro-optical device 1 according to the above embodiment is applied. A cellular phone 3000 includes a plurality of operation buttons 3001, scroll buttons 3002, and the electro-optical device 1 as a display device. By operating the scroll button 3002, the screen displayed on the electro-optical device 1 is scrolled.
FIG. 17 shows a portable information terminal (PDA: Personal Digital Assistant) to which the electro-optical device 1 according to the above embodiment is applied. The information portable terminal 4000 includes a plurality of operation buttons 4001, a power switch 4002, and the electro-optical device 1 as a display device. When the power switch 4002 is operated, various types of information such as an address book and a schedule book are displayed on the electro-optical device 1.

本発明に係る電気光学装置が適用される電子機器としては、図15から図17に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ビデオプレーヤ、タッチパネルを備えた機器等が挙げられる。
The electronic apparatus to which the electro-optical device according to the present invention is applied includes, in addition to those shown in FIGS. 15 to 17, a digital still camera, a television, a video camera, a car navigation device, a pager, an electronic notebook, electronic paper, a calculator, Examples include a word processor, a workstation, a videophone, a POS terminal, a video player, and a device equipped with a touch panel.

1……電気光学装置、100……走査線駆動回路、200……データ線駆動回路、P1,P2……画素回路、13……電気光学素子、131……第1電極、132……第2電極、3……走査線、30……電位線、3a……第1配線、3b……第2配線、6a……第1データ線、6b……第2データ線、Cstg1,Cstg2,Cstg3……第1〜第3保持容量、SW101……第1トランジスター、SW102……第2トランジスター、C11,C12,C21,C22……第1〜第4寄生容量、C31,C32……第5・第6寄生容量
DESCRIPTION OF SYMBOLS 1 ... Electro-optical device, 100 ... Scanning line drive circuit, 200 ... Data line drive circuit, P1, P2 ... Pixel circuit, 13 ... Electro-optical element, 131 ... 1st electrode, 132 ... 2nd Electrode, 3... Scanning line, 30... Potential line, 3 a... First wiring, 3 b... Second wiring, 6 a... First data line, 6 b .. Second data line, Cstg 1, Cstg 2, Cstg 3. ... 1st to 3rd holding capacitor, SW101 ... 1st transistor, SW102 ... 2nd transistor, C11, C12, C21, C22 ... 1st to 4th parasitic capacitance, C31, C32 ... 5th and 6th Parasitic capacitance

Claims (4)

基板と、
前記基板上に形成される第1電極、及び、当該第1電極の上に且つ当該第1電極と積層構造を構成するように形成される第2電極と、
前記第1電極及び第2電極間の印加電圧に応じて光学特性が変化する電気光学物質と、
前記第1電極及び第2電極それぞれの一方の側辺に沿うように、且つ当該第1及び第2電極とは異なる層として形成され、第1期間において、第1データ電位が供給される第1データ線と、
前記第1及び第2電極それぞれの他方の側辺に沿うように、且つ前記第1及び第2電極とは異なる層として形成され、第2期間において、第2データ電位が供給される第2データ線と、
前記第1電極及び前記第1データ線間を電気的に接続する第1スイッチング素子と、
前記第2電極及び前記第2データ線間を電気的に接続する第2スイッチング素子と、
を備え、
前記基板を平面視して、
前記第2電極少なくとも一部が、前記第1データ線及び第2データ線と重なるように形成され、
前記第2電極の一方の側辺が、前記第1データ線の側辺と一致するように、かつ、
前記第2電極の他方の側辺が、前記第2データ線の側辺と一致するように、形成され、
前記第1電極両側辺がそれぞれ、前記第1データ線及び第2データ線それぞれの幅の内に収まるように、形成される、
ことを特徴とする電気光学装置。
A substrate,
A first electrode formed on the substrate; and a second electrode formed on the first electrode so as to form a laminated structure with the first electrode;
An electro-optical material whose optical characteristics change according to an applied voltage between the first electrode and the second electrode;
A first layer that is formed along a side of each of the first electrode and the second electrode, and is formed as a layer different from the first and second electrodes, and is supplied with the first data potential in the first period. Data lines,
Second data which is formed as a layer different from the first and second electrodes along the other side of each of the first and second electrodes and is supplied with a second data potential in the second period. Lines and,
A first switching element for electrically connecting the first electrode and the first data line;
A second switching element for electrically connecting the second electrode and the second data line;
With
In plan view of the substrate,
At least a portion of the second electrode is formed so as to overlap with the first and second data lines,
One side of the second electrode coincides with a side of the first data line, and
The other side of the second electrode is formed to coincide with the side of the second data line,
Each side of the first electrode is formed so as to be within the width of each of the first data line and the second data line.
An electro-optical device.
前記第1電極及び第2電極並びに前記第1スイッチング素子及び第2スイッチング素子の一組は、前記基板の面上でマトリクス状配列に従って配列され、かつ、
前記マトリクス状配列の各行方向に沿って延びるように形成され、当該各行に対応する前記第1スイッチング素子及び第2スイッチング素子のオン状態・オフ状態間の遷移を指令する制御信号を当該第1スイッチング素子及び第2スイッチング素子に供給する複数の走査線と、
一端が、前記組の全部のうちのある1つの組に含まれる前記第1電極に電気的に接続され、他端が、前記マトリクス状配列中、当該ある1つの組が属する行の隣の行に対応する前記走査線に電気的に接続される第1の配線と、
一端が前記ある1つの組に含まれる前記第2電極に電気的に接続され、他端が、前記ある1つの組が属する行の隣の行に対応する前記走査線に電気的に接続される第2の配線と、
前記第1の配線上に設けられる第1保持容量と、
前記第2の配線上に設けられる第2保持容量と、
を更に備え、
前記基板を平面視して、
前記第1電極は、当該第1電極と前記第1データ線との間の距離が、当該第1電極と前記第2データ線との間の距離に比べて大きくなるように、形成される、
ことを特徴とする請求項1記載の電気光学装置。
A set of the first electrode and the second electrode and the first switching element and the second switching element are arranged according to a matrix arrangement on the surface of the substrate; and
A control signal that is formed so as to extend along each row direction of the matrix-like arrangement and that commands a transition between the ON state and the OFF state of the first switching element and the second switching element corresponding to each row is the first switching. A plurality of scanning lines supplied to the element and the second switching element;
One end is electrically connected to the first electrode included in one set of all of the sets, and the other end is a row adjacent to the row to which the one set belongs in the matrix array. A first wiring electrically connected to the scanning line corresponding to
One end is electrically connected to the second electrode included in the one set, and the other end is electrically connected to the scanning line corresponding to the row adjacent to the row to which the one set belongs. A second wiring;
A first storage capacitor provided on the first wiring;
A second storage capacitor provided on the second wiring;
Further comprising
In plan view of the substrate,
The first electrode is formed such that a distance between the first electrode and the first data line is larger than a distance between the first electrode and the second data line.
The electro-optical device according to claim 1, characterized in that.
基板と、
前記基板上に形成される第1電極と、
当該第1電極の上に且つ当該第1電極と積層構造を構成するように形成される第2電極と、
前記第1及び第2電極間の印加電圧に応じて光学特性が変化する電気光学物質と、
第1データ線と、
第2データ線と、
前記第1電極と前記第1データ線との間を電気的に接続する第1スイッチング素子と、
前記第2電極と前記第2データ線との間を電気的に接続する第2スイッチング素子と、
を備え、
前記第2電極は、
積層方向において前記第1データ線と前記第2電極の間に前記第1電極が介在する部位と、
積層方向において前記第1電極を介在せず前記第1データ線と対向する部位と、
積層方向において前記第2データ線と前記第2電極の間に前記第1電極が介在する部位と、
積層方向において前記第1電極を介在せず前記第2データ線と対向する部位と、
を有し、
前記基板を平面視して、
前記第2電極は、
その一方の側辺が、前記第1データ線の側辺と一致するように、かつ、
その他方の側辺が、前記第2データ線の側辺と一致するように、形成される、
ことを特徴とする電気光学装置。
A substrate,
A first electrode formed on the substrate;
A second electrode formed on the first electrode so as to form a laminated structure with the first electrode;
An electro-optic material whose optical properties change according to the applied voltage between the first and second electrodes;
A first data line;
A second data line;
A first switching element that electrically connects the first electrode and the first data line;
A second switching element that electrically connects the second electrode and the second data line;
With
The second electrode is
A portion where the first electrode is interposed between the first data line and the second electrode in the stacking direction;
A portion facing the first data line without interposing the first electrode in the stacking direction;
A portion where the first electrode is interposed between the second data line and the second electrode in the stacking direction;
A portion facing the second data line without interposing the first electrode in the stacking direction;
I have a,
In plan view of the substrate,
The second electrode is
One side thereof coincides with the side of the first data line, and
The other side is formed so as to coincide with the side of the second data line.
An electro-optical device.
請求項1乃至のいずれか一項に記載の電気光学装置を備える、
ことを特徴とする電子機器。
Comprising an electro-optical device according to any one of claims 1 to 3,
An electronic device characterized by that.
JP2009064009A 2009-03-17 2009-03-17 Electro-optical device and electronic apparatus Expired - Fee Related JP5360681B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009064009A JP5360681B2 (en) 2009-03-17 2009-03-17 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009064009A JP5360681B2 (en) 2009-03-17 2009-03-17 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2010217484A JP2010217484A (en) 2010-09-30
JP5360681B2 true JP5360681B2 (en) 2013-12-04

Family

ID=42976417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009064009A Expired - Fee Related JP5360681B2 (en) 2009-03-17 2009-03-17 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5360681B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI411859B (en) * 2010-12-30 2013-10-11 Au Optronics Corp Fringe field switch type pixel structure
JP5793058B2 (en) * 2011-10-28 2015-10-14 株式会社Joled Display panel, display device and electronic device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4241238B2 (en) * 2003-08-29 2009-03-18 株式会社 日立ディスプレイズ Liquid crystal display
JP2008032897A (en) * 2006-07-27 2008-02-14 Epson Imaging Devices Corp Liquid crystal display
JP5089252B2 (en) * 2006-08-07 2012-12-05 株式会社ジャパンディスプレイウェスト Electro-optical element driving method, pixel circuit, electro-optical device, and electronic apparatus

Also Published As

Publication number Publication date
JP2010217484A (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP6077704B2 (en) Active matrix substrate, display panel and display device including the same
CN108121119B (en) Liquid crystal display device with a light guide plate
US8362995B2 (en) Liquid crystal display
US9305508B2 (en) Display device
US9691343B2 (en) Display device comprising display panel with bridge patterns
US8289255B2 (en) Electro-optical apparatus and display thereof
KR20140080670A (en) Liquid crystal display device
KR20150000926A (en) Display Device
KR20140147932A (en) Liquid crystal display device and method of driving the same
JP2009069768A (en) Liquid crystal display device
JP2012047807A (en) Display device and electronic equipment
JP5128703B2 (en) TFT substrate and liquid crystal display device using the same
US20090268118A1 (en) Active device array substrate, liquid crystal display panel, electro-optical device, method for fabricating the same, and methods for driving the same
JP2020154136A (en) Display device
US20100001988A1 (en) Liquid crystal display with improved aperture ratio and resolution
JP6662037B2 (en) Electro-optical devices and electronic equipment
JP4428255B2 (en) Electro-optical device, driving method, and electronic apparatus
WO2012063788A1 (en) Display device
JP5360681B2 (en) Electro-optical device and electronic apparatus
CN113805392A (en) Display substrate, display panel and manufacturing method of display substrate
US8004625B2 (en) Active matrix substrate with pre-charge components and liquid crystal display panel thereof
US11876100B2 (en) Array substrate and method of manufacturing the same, pixel driving method, and display panel
JP5124297B2 (en) Thin film transistor array substrate and display device
KR102181298B1 (en) Display device
JP2010217487A (en) Electrooptical device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130812

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130825

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees