JP5350074B2

JP5350074B2 - Synchronous rectification type DC-DC converter

Info

Publication number: JP5350074B2
Application number: JP2009124569A
Authority: JP
Inventors: 寿男杉山
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2009-05-22
Filing date: 2009-05-22
Publication date: 2013-11-27
Anticipated expiration: 2029-05-22
Also published as: JP2010273483A

Abstract

<P>PROBLEM TO BE SOLVED: To control a switching element with a simple configuration with less power consumption, with no requirement for detecting a current flowing an inductor or the switching element on a low side. <P>SOLUTION: In response to a state that an output voltage has dropped below a predetermined reference voltage (Vref), a first operation state is started so that a switching element (2) on a high side and a switching element (3) on a low side are driven in complementary manner. In response to the state that the output voltage has risen beyond the predetermined reference voltage, a second operation state is started so that the switching elements on the high side and the low side are turned off. In the first operation state, if the current flowing the first switching element does not satisfy a predetermined reference current value (Ip), the first switching element is turned on, and if the current flowing the first switching element reaches the predetermined reference current value, the second switching element is turned on for a specified period of time. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、同期整流型ＤＣ−ＤＣコンバータに関し、より詳細には、消費電流の少ない簡素な構成により、軽負荷時において出力側から入力側へ電流が逆流するのを防止する同期整流型ＤＣ−ＤＣコンバータのスイッチング素子の制御に関する。 The present invention relates to a synchronous rectification type DC-DC converter. More specifically, the present invention relates to a synchronous rectification type DC-DC which prevents a current from flowing backward from an output side to an input side at a light load with a simple configuration with low current consumption. The present invention relates to control of a switching element of a DC converter.

入力電圧（ＤＣ）に関わりなく一定の出力電圧（ＤＣ）を供給するＤＣ−ＤＣコンバータとして、スイッチングレギュレータ方式とリニアレギュレータ方式とが知られている。スイッチングレギュレータ方式は、入力エネルギーをパルス状に供給して平滑化し、出力することにより、入出力間でのエネルギーの損失を減らすことができ、リニアレギュレータ方式と比較して変換効率が高い。代表的なスイッチングレギュレータ方式として、出力回路にインダクタとコンデンサとを有し、スイッチング素子として２つのＭＯＳＦＥＴを用いてハーフブリッジを構成し、出力回路を駆動する同期整流型ＤＣ−ＤＣコンバータが知られている。 As a DC-DC converter that supplies a constant output voltage (DC) regardless of the input voltage (DC), a switching regulator system and a linear regulator system are known. In the switching regulator method, input energy is supplied in a pulse form to be smoothed and output, whereby energy loss between the input and output can be reduced, and the conversion efficiency is higher than that of the linear regulator method. As a typical switching regulator system, there is known a synchronous rectification type DC-DC converter which has an inductor and a capacitor in an output circuit, forms a half bridge using two MOSFETs as a switching element, and drives the output circuit. Yes.

スイッチングレギュレータ方式は、ＤＣ−ＤＣコンバータを構成する回路で発生する損失が負荷の大きさによって変化し、軽負荷時の効率が低いという問題があり、効率を改善するための様々な制御方式が提案されている。同期整流型ＤＣ−ＤＣコンバータにおいても、軽負荷時において電流が出力側から入力側へと逆流し、効率が悪化するという問題があった。この問題を解決するため、インダクタに流れる電流、ローサイド側のスイッチング素子に流れる電流、またはローサイド側のスイッチング素子の端子電圧を監視して、電流が逆流するのを防止する制御が行われている（例えば、特許文献１参照）。 The switching regulator method has a problem that the loss generated in the circuit constituting the DC-DC converter varies depending on the size of the load and the efficiency at light load is low. Various control methods for improving the efficiency are proposed. Has been. The synchronous rectification type DC-DC converter also has a problem that the current flows backward from the output side to the input side at a light load, and the efficiency is deteriorated. In order to solve this problem, the current flowing in the inductor, the current flowing in the low-side switching element, or the terminal voltage of the low-side switching element is monitored to prevent the current from flowing backward ( For example, see Patent Document 1).

図１に、従来の同期整流型ＤＣ−ＤＣコンバータの一例を示す。同期整流型ＤＣ−ＤＣコンバータは、直流電源１に接続されたハイサイドＭＯＳＦＥＴ２と、グラウンド端子（ＧＮＤ）に接続されたローサイドＭＯＳＦＥＴ３とにより、ハーフブリッジを構成する。ハーフブリッジの出力には、インダクタ５と、出力コンデンサ６とを含む出力回路が接続され出力端子７に負荷が接続される。また、出力端子７の出力電圧Ｖｏを検出する電圧検出回路８と、インダクタ５に流れる電流を検出する電流検出回路９とを備えている。２つのＭＯＳＦＥＴを駆動する制御回路１０は、相互コンダクタンス増幅器１１、電流比較器１２、ワンショットパルス回路１３、電流比較器１４、およびＡＮＤゲート１５より構成されている。 FIG. 1 shows an example of a conventional synchronous rectification type DC-DC converter. The synchronous rectification type DC-DC converter forms a half bridge by the high side MOSFET 2 connected to the DC power source 1 and the low side MOSFET 3 connected to the ground terminal (GND). An output circuit including an inductor 5 and an output capacitor 6 is connected to the output of the half bridge, and a load is connected to the output terminal 7. Further, a voltage detection circuit 8 that detects the output voltage Vo of the output terminal 7 and a current detection circuit 9 that detects a current flowing through the inductor 5 are provided. The control circuit 10 that drives the two MOSFETs includes a transconductance amplifier 11, a current comparator 12, a one-shot pulse circuit 13, a current comparator 14, and an AND gate 15.

図１に示した同期整流型ＤＣ−ＤＣコンバータは、インダクタ５に流れる電流を監視することにより、電流が出力側から入力側へと逆流するのを防止している。電流検出回路９は、インダクタ５に流れる電流に応じた電流帰還信号Ｉｆｂを生成し、電圧検出回路８は、出力電圧Ｖｏに応じた電圧帰還信号Ｖｆｂを生成する。相互コンダクタンス増幅器１１は、電圧帰還信号Ｖｆｂと基準電圧Ｖｒｅｆの差分を反転増幅する。相互コンダクタンス増幅器１１より得られた出力信号と、電流検出回路９により生成された電流帰還信号Ｉｆｂとは、電流比較器１２に供給される。電流帰還信号Ｉｆｂが相互コンダクタンス増幅器１１によって設定される閾値に達すると、電流比較器１２は、ワンショットパルス回路１３をトリップおよびトリガし、ハイサイドＭＯＳＦＥＴ２をオフにする。 The synchronous rectification type DC-DC converter shown in FIG. 1 prevents the current from flowing backward from the output side to the input side by monitoring the current flowing through the inductor 5. The current detection circuit 9 generates a current feedback signal Ifb corresponding to the current flowing through the inductor 5, and the voltage detection circuit 8 generates a voltage feedback signal Vfb corresponding to the output voltage Vo. The transconductance amplifier 11 inverts and amplifies the difference between the voltage feedback signal Vfb and the reference voltage Vref. The output signal obtained from the transconductance amplifier 11 and the current feedback signal Ifb generated by the current detection circuit 9 are supplied to the current comparator 12. When the current feedback signal Ifb reaches a threshold set by the transconductance amplifier 11, the current comparator 12 trips and triggers the one-shot pulse circuit 13 and turns off the high-side MOSFET 2.

ハイサイドＭＯＳＦＥＴ２をオフにすると、インダクタ５に流れる電流は減少し、ついにはインダクタ５の逆起電力により、電流の極性が反転する。このとき、電流比較器１４に供給される電流帰還信号Ｉｆｂが基準電流Ｉｒｅｆ以上であれば、ローサイドＭＯＳＦＥＴ３はオンとなり、インダクタ電流ＩＬを放電する。一方、電流帰還信号Ｉｆｂが基準電流Ｉｒｅｆに満たないとき、すなわちインダクタ５に流れる電流の極性が反転し得るときは、ＡＮＤゲート１５によってローサイドＭＯＳＦＥＴ３もオフとなり、電流が出力側から入力側へと逆流するのを防止している。 When the high-side MOSFET 2 is turned off, the current flowing through the inductor 5 decreases, and finally the polarity of the current is reversed by the back electromotive force of the inductor 5. At this time, if the current feedback signal Ifb supplied to the current comparator 14 is greater than or equal to the reference current Iref, the low-side MOSFET 3 is turned on and the inductor current IL is discharged. On the other hand, when the current feedback signal Ifb is less than the reference current Iref, that is, when the polarity of the current flowing through the inductor 5 can be reversed, the low-side MOSFET 3 is also turned off by the AND gate 15, and the current flows backward from the output side to the input side. Is prevented.

特許第３５０１４９１号公報Japanese Patent No. 3501491 特開２００１−２５８２４４号公報JP 2001-258244 A

しかしながら、図１に示した同期整流型ＤＣ−ＤＣコンバータでは、電流検出回路９によりインダクタ５に流れる電流の極性反転を検出してから、電流比較器１４およびＡＮＤゲート１５によってローサイドＭＯＳＦＥＴ３をオフするまでに遅延時間を生じ、その間、電流が出力側から入力側へと逆流する。そこで、インダクタ５に流れる電流の逆流を抑制するためには、応答速度が高速で消費電流の多い比較器、ゲート回路を使用する必要があり、回路構成も複雑になってしまう。また、インダクタ５のインダクタンスが小さいときは、単位時間当たりの出力電流の変化量が大きくなり、応答速度が高速な回路素子であっても、電流検出精度が低下するという問題があった。 However, in the synchronous rectification type DC-DC converter shown in FIG. 1, the current detection circuit 9 detects the polarity inversion of the current flowing through the inductor 5 and then the current comparator 14 and the AND gate 15 turn off the low-side MOSFET 3. A delay time is generated in the output current, during which current flows backward from the output side to the input side. Therefore, in order to suppress the backflow of the current flowing through the inductor 5, it is necessary to use a comparator and a gate circuit that have a high response speed and a large current consumption, and the circuit configuration becomes complicated. Further, when the inductance of the inductor 5 is small, the amount of change in the output current per unit time becomes large, and there is a problem that the current detection accuracy is lowered even in a circuit element having a high response speed.

一般的に、インダクタに流れる電流を検出するための電流検出器として、抵抗値の小さなセンス抵抗をインダクタと直列に接続する。しかし、センス抵抗による損失により変換効率が低下してしまう。そこで、電圧検出回路により検出された出力電圧からインダクタに流れる電流を推定し、電流検出器を用いない構成が提案されている（例えば、特許文献２参照）。しかしながら、制御回路の内部に電流値推定回路を設けなければならず、検出までの遅延時間が長くなるとともに、回路構成が複雑になるという問題もあった。 Generally, a sense resistor having a small resistance value is connected in series with an inductor as a current detector for detecting a current flowing through the inductor. However, the conversion efficiency decreases due to the loss due to the sense resistor. Therefore, a configuration has been proposed in which the current flowing through the inductor is estimated from the output voltage detected by the voltage detection circuit and the current detector is not used (see, for example, Patent Document 2). However, the current value estimation circuit must be provided inside the control circuit, and there are problems that the delay time until detection becomes long and the circuit configuration becomes complicated.

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、ローサイド側のスイッチング素子に流れる電流、またはインダクタに流れる電流を検出することなく、消費電流の少ない簡素な構成によりスイッチング素子の制御を行う同期整流型ＤＣ−ＤＣコンバータを提供することにある。 The present invention has been made in view of such a problem, and an object of the present invention is to provide a simple configuration with low current consumption without detecting the current flowing through the switching element on the low side or the current flowing through the inductor. It is to provide a synchronous rectification type DC-DC converter which controls a switching element.

本発明は、このような目的を達成するために、直流電源（１）に接続された第１のスイッチング素子（２）およびグラウンド端子（ＧＮＤ）に接続された第２のスイッチング素子（３）により構成されたハーフブリッジと、該ハーフブリッジの出力に一方の端子が接続されたインダクタ（５）とを有する同期整流型ＤＣ−ＤＣコンバータにおいて、前記インダクタの放電を行うための整流素子（４）と、前記第１のスイッチング素子に流れる電流を検出する電流検出回路（２０）と、前記インダクタの他方の端子の出力電圧を検出する電圧検出回路（８）と、前記電流検出回路と前記電圧検出回路の検出結果に基づいて、前記第１および第２のスイッチング素子を制御する制御回路（３０）とを備え、該制御回路は、前記出力電圧が所定の基準電圧を下回るのに応じて、前記第１および第２のスイッチング素子を相補的に駆動する第１の動作状態を開始し、前記出力電圧が前記所定の基準電圧を上回るのに応じて、前記第１および第２のスイッチング素子をオフする第２の動作状態を開始し、前記第１の動作状態において、前記制御回路は、前記第１のスイッチング素子に流れる電流が所定の基準電流値に満たないとき（ｔ１-ｔ２，ｔ３-ｔ４，ｔ５-ｔ６）には、前記第１のスイッチング素子をオンに、前記第２のスイッチング素子をオフにし、前記第１のスイッチング素子に流れる電流が前記所定の基準電流値に達したとき（ｔ２-ｔ３，ｔ４-ｔ５）には、一定時間（Ｔ）の間、前記第１のスイッチング素子をオフに、前記第２のスイッチング素子をオンにすることを特徴とする。 In order to achieve such an object, the present invention includes a first switching element (2) connected to a DC power source (1) and a second switching element (3) connected to a ground terminal (GND). In a synchronous rectification type DC-DC converter having a configured half bridge and an inductor (5) having one terminal connected to the output of the half bridge, a rectifying element (4) for discharging the inductor; A current detection circuit (20) for detecting a current flowing through the first switching element, a voltage detection circuit (8) for detecting an output voltage of the other terminal of the inductor, the current detection circuit and the voltage detection circuit And a control circuit (30) for controlling the first and second switching elements based on the detection result of the first and second switching elements, wherein the control circuit has a predetermined reference voltage for the output voltage. In response to a drop in voltage, a first operation state is started in which the first and second switching elements are complementarily driven, and in response to the output voltage exceeding the predetermined reference voltage, A second operation state in which the first and second switching elements are turned off is started, and in the first operation state, the control circuit has a current flowing through the first switching element less than a predetermined reference current value; When (t1-t2, t3-t4, t5-t6), the first switching element is turned on, the second switching element is turned off, and the current flowing through the first switching element is When the reference current value is reached (t2-t3, t4-t5), the first switching element is turned off and the second switching element is turned on for a predetermined time (T). And

なお、前記第１の動作状態において、前記制御回路は、前記第１のスイッチング素子に流れる電流が所定の基準電流値に満たないとき（ｔ１-ｔ２，ｔ３-ｔ４，ｔ５-ｔ６）には、前記第１のスイッチング素子をオンに、前記第２のスイッチング素子をオフにし、前記第１のスイッチング素子に流れる電流が前記所定の基準電流値に達したとき（ｔ２-ｔ３，ｔ４-ｔ５）には、前記出力電圧に応じた所定時間の間（Ｔｘ，Ｔｙ）、前記第１のスイッチング素子をオフに、前記第２のスイッチング素子をオンにすることができる。 In the first operating state, when the current flowing through the first switching element is less than a predetermined reference current value (t1-t2, t3-t4, t5-t6), the control circuit When the first switching element is turned on and the second switching element is turned off, and the current flowing through the first switching element reaches the predetermined reference current value (t2-t3, t4-t5) Can turn off the first switching element and turn on the second switching element for a predetermined time according to the output voltage (Tx, Ty).

また、前記電流検出回路（２１）を、前記第１および第２のスイッチング素子をオフする期間において、動作を停止させてもよい。 Further, the operation of the current detection circuit (21) may be stopped during a period in which the first and second switching elements are turned off.

以上説明したように、本発明によれば、ローサイド側のスイッチング素子に流れる電流、またはインダクタに流れる電流を検出することなく、応答速度が高速で消費電流の多い回路素子を使用することなく、消費電流の少ない簡素な構成によりスイッチング素子の制御を行うことが可能となる。 As described above, according to the present invention, without detecting the current flowing through the switching element on the low side or the current flowing through the inductor, it is possible to consume without using a circuit element with a high response speed and high current consumption. The switching element can be controlled with a simple configuration with little current.

従来の同期整流型ＤＣ−ＤＣコンバータの一例を示す図である。It is a figure which shows an example of the conventional synchronous rectification type DC-DC converter. 本発明の第１の実施形態にかかる同期整流型ＤＣ−ＤＣコンバータの構成を示す図である。It is a figure which shows the structure of the synchronous rectification type DC-DC converter concerning the 1st Embodiment of this invention. 本発明の第１の実施形態にかかる同期整流型ＤＣ−ＤＣコンバータの動作を説明するためのタイミングチャートである。It is a timing chart for demonstrating operation | movement of the synchronous rectification type DC-DC converter concerning the 1st Embodiment of this invention. 本発明の第１の実施形態にかかる電流検出回路の構成を示す図である。It is a figure which shows the structure of the current detection circuit concerning the 1st Embodiment of this invention. 本発明の第２の実施形態にかかる同期整流型ＤＣ−ＤＣコンバータの構成を示す図である。It is a figure which shows the structure of the synchronous rectification type DC-DC converter concerning the 2nd Embodiment of this invention. 本発明の第２の実施形態にかかる同期整流型ＤＣ−ＤＣコンバータの動作を説明するためのタイミングチャートである。It is a timing chart for demonstrating operation | movement of the synchronous rectification type DC-DC converter concerning the 2nd Embodiment of this invention.

以下、図面を参照しながら本発明の実施形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

（第１の実施形態）
図２に、本発明の第１の実施形態にかかる同期整流型ＤＣ−ＤＣコンバータの構成を示す。同期整流型ＤＣ−ＤＣコンバータは、ソース端子が直流電源１に接続されたハイサイドＭＯＳＦＥＴ２と、ソース端子がグラウンド端子（ＧＮＤ）に接続されたローサイドＭＯＳＦＥＴ３とにより、ハーフブリッジを構成する。ハイサイドＭＯＳＦＥＴ２はＰチャネル型、ローサイドＭＯＳＦＥＴ３はＮチャネル型のＭＯＳＦＥＴであり、それぞれスイッチング素子として機能する。ハイサイドＭＯＳＦＥＴ２のドレイン端子とローサイドＭＯＳＦＥＴ３のドレイン端子との接続点がハーフブリッジの出力となる。 (First embodiment)
FIG. 2 shows a configuration of the synchronous rectification type DC-DC converter according to the first embodiment of the present invention. The synchronous rectification type DC-DC converter forms a half bridge by a high side MOSFET 2 whose source terminal is connected to the DC power supply 1 and a low side MOSFET 3 whose source terminal is connected to the ground terminal (GND). The high-side MOSFET 2 is a P-channel type and the low-side MOSFET 3 is an N-channel type MOSFET, and each functions as a switching element. The connection point between the drain terminal of the high-side MOSFET 2 and the drain terminal of the low-side MOSFET 3 is the half-bridge output.

ハーフブリッジの出力には、インダクタ５の一方の端子と、ダイオード４（整流素子）のカソード端子が接続されている。ダイオード４のアノード端子はＧＮＤに接続されている。インダクタ５の他方の端子は、平滑用の出力コンデンサ６を介してＧＮＤに接続され、さらに出力端子７を介して負荷が接続される。また、インダクタ５の他方の端子には、出力端子７の出力電圧Ｖｏを検出する電圧検出回路８が接続されている。 One terminal of the inductor 5 and the cathode terminal of the diode 4 (rectifier element) are connected to the output of the half bridge. The anode terminal of the diode 4 is connected to GND. The other terminal of the inductor 5 is connected to GND via a smoothing output capacitor 6, and a load is further connected via an output terminal 7. In addition, a voltage detection circuit 8 that detects the output voltage Vo of the output terminal 7 is connected to the other terminal of the inductor 5.

電流検出回路２０は、ハイサイドＭＯＳＦＥＴ２のソース−ドレイン端子間の電圧を監視する。電流検出回路２０は、ハイサイドＭＯＳＦＥＴ２に流れる電流が所定の基準電流値Ｉｐに達するのを検出して、トリガ信号Ｉｄｅｔを生成する。電流検出回路２０の具体例については、後述する。 The current detection circuit 20 monitors the voltage between the source and drain terminals of the high side MOSFET 2. The current detection circuit 20 detects that the current flowing through the high-side MOSFET 2 reaches a predetermined reference current value Ip, and generates a trigger signal Idet. A specific example of the current detection circuit 20 will be described later.

２つのＭＯＳＦＥＴを駆動する制御回路３０は、ワンショットパルス回路３１、比較器３２、論理回路３３および遅延回路３６より構成されている。図３のタイミングチャートを参照しながら、制御回路３０の構成と動作について説明する。なお、図３において、縦軸は電圧もしくは電流、横軸は時間を示している。 The control circuit 30 that drives the two MOSFETs includes a one-shot pulse circuit 31, a comparator 32, a logic circuit 33, and a delay circuit 36. The configuration and operation of the control circuit 30 will be described with reference to the timing chart of FIG. In FIG. 3, the vertical axis represents voltage or current, and the horizontal axis represents time.

ワンショットパルス回路３１は、電流検出回路２０より供給されるトリガ信号Ｉｄｅｔに基づいて、所定のパルス幅を有するワンショット信号Ｖｐを生成する。具体的には、ワンショット信号Ｖｐは次のように生成される。電流検出回路２０よりトリガ信号Ｉｄｅｔが供給されると、ワンショットパルス回路３１内のＭＯＳＦＥＴ４１がオンとなり、コンデンサ４３に蓄積されたエネルギーが放電される。コンデンサの端子電圧Ｖｃがインバータ４４の閾値電圧Ｖｏｐ２より低くなると、ワンショット信号Ｖｐはローからハイに切り替わる。トリガ信号Ｉｄｅｔの供給がオフになると、ＭＯＳＦＥＴ４１がオフに切り替わり、直流電源より抵抗４２を介してコンデンサ４３への充電が開始される。コンデンサの端子電圧Ｖｃがインバータ４４の閾値電圧Ｖｏｐ２を超えると、ワンショット信号Ｖｐはハイからローに切り替わる。コンデンサの端子電圧Ｖｃが所定の値を超えるまでの時間は、コンデンサ４３への充電時定数すなわち抵抗４２とコンデンサ４３の定数により決定される。このようにして、ワンショットパルス回路３１は、一定のパルス幅を有するワンショット信号Ｖｐを生成する。 The one-shot pulse circuit 31 generates a one-shot signal Vp having a predetermined pulse width based on the trigger signal Idet supplied from the current detection circuit 20. Specifically, the one-shot signal Vp is generated as follows. When the trigger signal Idet is supplied from the current detection circuit 20, the MOSFET 41 in the one-shot pulse circuit 31 is turned on, and the energy stored in the capacitor 43 is discharged. When the terminal voltage Vc of the capacitor becomes lower than the threshold voltage Vop2 of the inverter 44, the one-shot signal Vp is switched from low to high. When the supply of the trigger signal Idet is turned off, the MOSFET 41 is turned off, and charging of the capacitor 43 from the DC power supply via the resistor 42 is started. When the capacitor terminal voltage Vc exceeds the threshold voltage Vop2 of the inverter 44, the one-shot signal Vp is switched from high to low. The time until the terminal voltage Vc of the capacitor exceeds a predetermined value is determined by the charging time constant of the capacitor 43, that is, the constant of the resistor 42 and the capacitor 43. In this way, the one-shot pulse circuit 31 generates a one-shot signal Vp having a constant pulse width.

電圧検出回路８は、出力端子７の出力電圧Ｖｏに基づく電圧帰還信号Ｖｆｂを生成する。生成された電圧帰還信号Ｖｆｂは、制御回路３０内の比較器３２に供給される。比較器３２は、電圧帰還信号Ｖｆｂと基準電圧信号Ｖｒｅｆとを比較して誤差信号Ｖｅを生成する。比較器３２は、電圧帰還信号Ｖｆｂが基準電圧信号Ｖｒｅｆより低いとハイ、電圧帰還信号Ｖｆｂが基準電圧信号Ｖｒｅｆより高いとローとなる誤差信号Ｖｅを生成する。誤差信号Ｖｅは、遅延回路３６に供給され、遅延回路３６は誤差信号Ｖｅを遅延させた遅延信号Ｖｅｄを生成する。 The voltage detection circuit 8 generates a voltage feedback signal Vfb based on the output voltage Vo at the output terminal 7. The generated voltage feedback signal Vfb is supplied to the comparator 32 in the control circuit 30. The comparator 32 compares the voltage feedback signal Vfb and the reference voltage signal Vref to generate an error signal Ve. The comparator 32 generates an error signal Ve that becomes high when the voltage feedback signal Vfb is lower than the reference voltage signal Vref and becomes low when the voltage feedback signal Vfb is higher than the reference voltage signal Vref. The error signal Ve is supplied to the delay circuit 36, and the delay circuit 36 generates a delay signal Ved obtained by delaying the error signal Ve.

論理回路３３には、ワンショット信号Ｖｐおよび遅延信号Ｖｅｄが供給される。論理回路３３は、ワンショット信号Ｖｐおよび遅延信号Ｖｅｄに基づいて、ハイサイドＭＯＳＦＥＴ２の駆動信号ＶｈおよびローサイドＭＯＳＦＥＴ３の駆動信号Ｖｌを生成する。論理回路３３は、ＮＡＮＤゲート５１、５２、インバータ５３、５４より構成されている。ＮＡＮＤゲート５１には、遅延信号Ｖｅｄとワンショット信号Ｖｐをインバータ５３で反転した信号が供給される。ＮＡＮＤゲート５１の出力信号は、駆動信号ＶｈとしてハイサイドＭＯＳＦＥＴ２のゲートに供給される。一方、ＮＡＮＤゲート５２には、遅延信号Ｖｅｄとワンショット信号Ｖｐが供給される。ＮＡＮＤゲート５２の出力信号をインバータ５４により反転した信号が、駆動信号ＶｌとしてローサイドＭＯＳＦＥＴ３のゲートに供給される。 The logic circuit 33 is supplied with a one-shot signal Vp and a delay signal Ved. The logic circuit 33 generates a drive signal Vh for the high-side MOSFET 2 and a drive signal Vl for the low-side MOSFET 3 based on the one-shot signal Vp and the delay signal Ved. The logic circuit 33 includes NAND gates 51 and 52 and inverters 53 and 54. A signal obtained by inverting the delayed signal Ved and the one-shot signal Vp by the inverter 53 is supplied to the NAND gate 51. The output signal of the NAND gate 51 is supplied to the gate of the high side MOSFET 2 as the drive signal Vh. On the other hand, the delay signal Ved and the one-shot signal Vp are supplied to the NAND gate 52. A signal obtained by inverting the output signal of the NAND gate 52 by the inverter 54 is supplied to the gate of the low-side MOSFET 3 as the drive signal Vl.

論理回路３３に供給される遅延信号ＶｅｄがＮＡＮＤゲート５１、５２の閾値電圧Ｖｏｐ１に満たないとき、ワンショット信号Ｖｐの状態によらずＮＡＮＤゲート５１および５２の出力はハイとなる。よって、駆動信号Ｖｈはハイ、駆動信号Ｖｌはローとなるため、ハイサイドＭＯＳＦＥＴ２およびローサイドＭＯＳＦＥＴ３はオフとなる。遅延信号Ｖｅｄが閾値電圧Ｖｏｐ１より大きく、ワンショット信号Ｖｐがローのとき、ＮＡＮＤゲート５１の出力はロー、ＮＡＮＤゲート５２の出力はハイとなる。よって、駆動信号ＶｈおよびＶｌはローとなるため、ハイサイドＭＯＳＦＥＴ２がオンとなり、ローサイドＭＯＳＦＥＴ３はオフとなる。遅延信号Ｖｅｄが閾値電圧Ｖｏｐ１より大きく、ワンショット信号Ｖｐがハイのとき、ＮＡＮＤゲート５１の出力はハイ、ＮＡＮＤゲート５２の出力はローとなる。よって、駆動信号ＶｈおよびＶｌはハイとなるため、ローサイドＭＯＳＦＥＴ３がオンとなり、ハイサイドＭＯＳＦＥＴ２はオフとなる。 When the delay signal Ved supplied to the logic circuit 33 is less than the threshold voltage Vop1 of the NAND gates 51 and 52, the outputs of the NAND gates 51 and 52 become high regardless of the state of the one-shot signal Vp. Accordingly, since the drive signal Vh is high and the drive signal Vl is low, the high-side MOSFET 2 and the low-side MOSFET 3 are turned off. When the delay signal Ved is larger than the threshold voltage Vop1 and the one-shot signal Vp is low, the output of the NAND gate 51 is low and the output of the NAND gate 52 is high. Accordingly, since the drive signals Vh and Vl are low, the high side MOSFET 2 is turned on and the low side MOSFET 3 is turned off. When the delay signal Ved is larger than the threshold voltage Vop1 and the one-shot signal Vp is high, the output of the NAND gate 51 is high and the output of the NAND gate 52 is low. Therefore, since the drive signals Vh and Vl are high, the low side MOSFET 3 is turned on and the high side MOSFET 2 is turned off.

次に、図３のタイミングチャートを参照しながら、制御回路３０の動作を時系列に説明する。時刻ｔａにおいて、電圧帰還信号Ｖｆｂが基準電圧信号Ｖｒｅｆより低くなり、誤差信号Ｖｅがローからハイに切り替わる。すると、誤差信号Ｖｅを遅延させた遅延信号Ｖｅｄは徐々に増加していく。時刻ｔａから遅延時間Ｔｄ１が経過した時刻ｔ１になると、遅延信号Ｖｅｄが閾値電圧Ｖｏｐ１より大きくなる。このとき、ハイサイドＭＯＳＦＥＴ２を流れる電流は所定の基準電流値Ｉｐ以下であり、ワンショット信号Ｖｐはローのままである。よって、論理回路３３により生成される駆動信号ＶｈおよびＶｌはローとなる。すなわち、ハイサイドＭＯＳＦＥＴ２はオン、ローサイドＭＯＳＦＥＴ３はオフとなり、インダクタ電流ＩＬは徐々に上昇していく。 Next, the operation of the control circuit 30 will be described in time series with reference to the timing chart of FIG. At time ta, the voltage feedback signal Vfb becomes lower than the reference voltage signal Vref, and the error signal Ve switches from low to high. Then, the delay signal Ved obtained by delaying the error signal Ve gradually increases. At time t1 when the delay time Td1 has elapsed from time ta, the delay signal Ved becomes greater than the threshold voltage Vop1. At this time, the current flowing through the high-side MOSFET 2 is equal to or less than a predetermined reference current value Ip, and the one-shot signal Vp remains low. Therefore, the drive signals Vh and Vl generated by the logic circuit 33 are low. That is, the high-side MOSFET 2 is turned on, the low-side MOSFET 3 is turned off, and the inductor current IL gradually increases.

時刻ｔ２において、ハイサイドＭＯＳＦＥＴ２に流れる電流が所定の基準電流値Ｉｐに達する。電流検出回路２０は、制御回路３０内のワンショットパルス回路３１にトリガ信号Ｉｄｅｔを供給する。論理回路３３に供給されるワンショット信号Ｖｐは、ローからハイに切り替わる。よって、論理回路３３により生成される駆動信号ＶｈおよびＶｌはハイとなる。すなわち、ハイサイドＭＯＳＦＥＴ２はオフ、ローサイドＭＯＳＦＥＴ３はオンとなり、インダクタ電流ＩＬは、ローサイドＭＯＳＦＥＴ３を通って放電される。 At time t2, the current flowing through the high-side MOSFET 2 reaches a predetermined reference current value Ip. The current detection circuit 20 supplies a trigger signal Idet to the one-shot pulse circuit 31 in the control circuit 30. The one-shot signal Vp supplied to the logic circuit 33 is switched from low to high. Therefore, the drive signals Vh and Vl generated by the logic circuit 33 are high. That is, the high side MOSFET 2 is turned off, the low side MOSFET 3 is turned on, and the inductor current IL is discharged through the low side MOSFET 3.

時刻ｔ２から一定時間Ｔが経過した時刻ｔ３になると、ワンショット信号Ｖｐはハイからローへと切り替わる。遅延信号Ｖｅｄは閾値電圧Ｖｏｐ１より大きい状態を維持しているため、再びハイサイドＭＯＳＦＥＴ２はオン、ローサイドＭＯＳＦＥＴ３はオフとなり、インダクタ電流ＩＬが上昇していく。一定時間Ｔは上述したように、コンデンサ４３への充電時定数で決定される。時刻ｔｂにおいて、電圧帰還信号Ｖｆｂが基準電圧信号Ｖｒｅｆより大きくなり、誤差信号Ｖｅがハイからローに切り替わる。すると、誤差信号Ｖｅを遅延させた遅延信号Ｖｅｄは徐々に減少していく。時刻ｔ４になると、再びハイサイドＭＯＳＦＥＴ２に流れる電流が所定の基準電流値Ｉｐに達する。遅延信号Ｖｅｄは閾値電圧Ｖｏｐ１より大きい状態を維持しており、時刻ｔ２のとき同様に動作し、ハイサイドＭＯＳＦＥＴ２はオフ、ローサイドＭＯＳＦＥＴ３はオンとなる。時刻ｔ４から一定時間Ｔが経過した時刻ｔ５になると、ワンショット信号Ｖｐはハイからローへと切り替わる。遅延信号Ｖｅｄは閾値電圧Ｖｏｐ１より大きい状態を維持しており、時刻ｔ３のとき同様に動作し、ハイサイドＭＯＳＦＥＴ２はオン、ローサイドＭＯＳＦＥＴ３はオフとなる。 At time t3 when a certain time T has elapsed from time t2, the one-shot signal Vp switches from high to low. Since the delay signal Ved maintains a state larger than the threshold voltage Vop1, the high-side MOSFET 2 is turned on again, the low-side MOSFET 3 is turned off again, and the inductor current IL increases. The fixed time T is determined by the time constant for charging the capacitor 43 as described above. At time tb, the voltage feedback signal Vfb becomes larger than the reference voltage signal Vref, and the error signal Ve is switched from high to low. Then, the delay signal Ved obtained by delaying the error signal Ve gradually decreases. At time t4, the current flowing through the high-side MOSFET 2 again reaches a predetermined reference current value Ip. The delay signal Ved maintains a state larger than the threshold voltage Vop1 and operates in the same manner at time t2, and the high-side MOSFET 2 is turned off and the low-side MOSFET 3 is turned on. At time t5 when a fixed time T has elapsed from time t4, the one-shot signal Vp switches from high to low. The delay signal Ved maintains a state larger than the threshold voltage Vop1 and operates in the same manner at time t3, and the high-side MOSFET 2 is turned on and the low-side MOSFET 3 is turned off.

時刻ｔ１からｔ６間においては、ハイサイドＭＯＳＦＥＴ２およびローサイドＭＯＳＦＥＴ３を相補的に制御している。また、ワンショット信号Ｖｐに基づいて、ローサイドＭＯＳＦＥＴ３のオン時間、すなわちハイサイドＭＯＳＦＥＴ２のオフ時間を一定になるように制御している。この期間中、出力電圧Ｖｏは徐々に増加していく。このように、ハイサイドＭＯＳＦＥＴ２のオフ時間一定制御は、遅延信号Ｖｅｄが閾値電圧Ｖｏｐ１より大きい状態において行われる。 Between the time t1 and t6, the high side MOSFET 2 and the low side MOSFET 3 are controlled complementarily. Further, the on-time of the low-side MOSFET 3, that is, the off-time of the high-side MOSFET 2 is controlled to be constant based on the one-shot signal Vp. During this period, the output voltage Vo gradually increases. Thus, the constant off-time control of the high-side MOSFET 2 is performed in a state where the delay signal Ved is larger than the threshold voltage Vop1.

時刻ｔｂから遅延時間Ｔｄ２が経過した時刻ｔ６になると、遅延信号Ｖｅｄは閾値電圧Ｖｏｐ１より小さくなる。すると、論理回路３３により生成される駆動信号Ｖｈはハイ、駆動信号Ｖｌはローとなる。すなわち、ハイサイドＭＯＳＦＥＴ２およびローサイドＭＯＳＦＥＴ３のいずれもオフとなり、ダイオード４によって、インダクタ電流ＩＬの放電がなされ、徐々にインダクタ電流ＩＬが減少する。 At time t6 when the delay time Td2 has elapsed from time tb, the delay signal Ved becomes smaller than the threshold voltage Vop1. Then, the drive signal Vh generated by the logic circuit 33 is high and the drive signal Vl is low. That is, both the high-side MOSFET 2 and the low-side MOSFET 3 are turned off, and the inductor 4 is discharged by the diode 4, and the inductor current IL is gradually reduced.

時刻ｔ７において、インダクタ電流ＩＬが０となる。ハイサイドＭＯＳＦＥＴ２およびローサイドＭＯＳＦＥＴ３のいずれもオフ状態を維持しており、出力電流が逆流するのを防止している。出力電圧Ｖｏは徐々に減少し、Ｖｆｂ＜Ｖｒｅｆとなった後、再び遅延信号Ｖｅｄが閾値電圧Ｖｏｐ１より大きくなるまで、ハイサイドＭＯＳＦＥＴ２およびローサイドＭＯＳＦＥＴ３はオフ状態を保持する。このような動作を繰り返すことで、負荷に安定した電圧を供給することができる。 At time t7, the inductor current IL becomes zero. Both the high-side MOSFET 2 and the low-side MOSFET 3 are maintained in an off state, preventing the output current from flowing backward. After the output voltage Vo gradually decreases and becomes Vfb <Vref, the high-side MOSFET 2 and the low-side MOSFET 3 are kept off until the delay signal Ved becomes larger than the threshold voltage Vop1 again. By repeating such an operation, a stable voltage can be supplied to the load.

遅延回路３６は、電圧検出回路８の検出結果を立上りの遅延時間Ｔｄ１、立下りの遅延時間Ｔｄ２だけ遅延しており、ハイサイドおよびローサイドＭＯＳＦＥＴ２，３で発生するスイッチングノイズによって比較器３２の出力が変化するのを防止している。このように、遅延回路３６はスイッチングノイズの影響を低減し、ハイサイドおよびローサイドＭＯＳＦＥＴがスイッチングノイズによって誤動作することを防いでいる。 The delay circuit 36 delays the detection result of the voltage detection circuit 8 by the rising delay time Td1 and the falling delay time Td2, and the output of the comparator 32 is caused by the switching noise generated in the high-side and low-side MOSFETs 2 and 3. Prevents change. Thus, the delay circuit 36 reduces the influence of switching noise, and prevents the high-side and low-side MOSFETs from malfunctioning due to switching noise.

遅延回路３６の遅延時間の設定について、最短時間と最長時間に分けて説明する。最初に、上述のスイッチングノイズをより詳細に説明する。同期整流ＤＣＤＣコンバータは、スイッチング時に貫通電流を防ぐため、ハイサイドおよびローサイドＭＯＳＦＥＴ２，３のオン／オフが切り替わる際、瞬間的に両方のＭＯＳＦＥＴともオフの期間が生じるようにしている。この期間は、出力段のインダクタ５、出力コンデンサ６、ハイサイドおよびローサイドＭＯＳＦＥＴ２，３の寄生素子が原因となるノイズを発生する。このノイズは、電圧帰還信号Ｖｆｂに重畳されるので、比較器３２がノイズに反応しないようにするために、遅延を与える必要がある。 The setting of the delay time of the delay circuit 36 will be described separately for the shortest time and the longest time. First, the above switching noise will be described in more detail. In the synchronous rectification DCDC converter, in order to prevent a through current during switching, when the high-side and low-side MOSFETs 2 and 3 are switched on / off, both MOSFETs are instantaneously turned off. During this period, noise caused by the output stage inductor 5, the output capacitor 6, and the parasitic elements of the high-side and low-side MOSFETs 2 and 3 is generated. Since this noise is superimposed on the voltage feedback signal Vfb, it is necessary to give a delay so that the comparator 32 does not react to the noise.

ハイサイドＭＯＳＦＥＴ２がオンした後、オフしてから再びオンするまでの期間を１サイクルとした場合、ハイサイドおよびローサイドＭＯＳＦＥＴ２，３が相補動作する状態（第１の動作状態）が、すくなくとも１サイクル以上続くように、電圧帰還信号Ｖｆｂを遅延させることが望ましい。これは、ハイサイドおよびローサイドＭＯＳＦＥＴ２，３のいずれもがオフの状態（第２の動作状態）の時間を短くすることを目的としている。具体的には、図３のｔ１からｔ７の期間に対するｔ６からｔ７の期間を短くすることに相当する。第２の動作状態に入ると、インダクタ５に蓄えられた電力は、ダイオード４を経由して放出される。ダイオード４を経路とする場合の損失は、ローサイドＭＯＳＦＥＴ３を経路とする場合と比べて大きいため、効率改善のためには、ダイオード４を経由してインダクタ５の電力が放出される状態の単位時間当たりの発生回数を減らす必要がある。従って、遅延時間の最短時間は、第１の動作状態が、すくなくとも１サイクル以上続くように、電圧帰還信号Ｖｆｂを遅延させるだけの時間である。 When the period from when the high-side MOSFET 2 is turned on to when it is turned off is set to one cycle, the state in which the high-side and low-side MOSFETs 2 and 3 operate in a complementary manner (first operation state) is at least one cycle or more. It is desirable to delay the voltage feedback signal Vfb so that it continues. This is intended to shorten the time in which both the high-side and low-side MOSFETs 2 and 3 are off (second operation state). Specifically, this corresponds to shortening the period from t6 to t7 with respect to the period from t1 to t7 in FIG. When the second operating state is entered, the power stored in the inductor 5 is discharged via the diode 4. Since the loss in the case of using the diode 4 as a path is larger than that in the case of using the low-side MOSFET 3 as a path, in order to improve efficiency, per unit time of the state in which the power of the inductor 5 is discharged via the diode 4 It is necessary to reduce the number of occurrences. Accordingly, the shortest delay time is a time required to delay the voltage feedback signal Vfb so that the first operating state continues for at least one cycle.

一方、比較器３２の応答遅延による電圧降下は、出力電圧振幅変動（リップル）の原因となる。そこで、遅延時間の最長時間は、少なくとも設計仕様で規定されたリップルより小さくするだけの応答時間にする必要がある。 On the other hand, the voltage drop due to the response delay of the comparator 32 causes the output voltage amplitude fluctuation (ripple). Therefore, the longest delay time needs to be a response time that is at least smaller than the ripple defined in the design specification.

上述したように、遅延信号Ｖｅｄが閾値電圧Ｖｏｐ１より大きいときには、ハイサイドＭＯＳＦＥＴ２およびローサイドＭＯＳＦＥＴ３は相補的に動作する。このとき、各スイッチング素子の制御はハイサイドＭＯＳＦＥＴ２に流れる電流に応じて制御される。具体的には、ハイサイドＭＯＳＦＥＴ２を流れる電流が所定の基準電流値Ｉｐに達したのを検出すると、ハイサイドＭＯＳＦＥＴ２を一定期間オフとする。よって、ハイサイドＭＯＳＦＥＴ２のオン期間を可変にした制御が行われる。この期間中、出力電圧Ｖｏは徐々に増加していく。 As described above, when the delay signal Ved is larger than the threshold voltage Vop1, the high side MOSFET 2 and the low side MOSFET 3 operate in a complementary manner. At this time, the control of each switching element is controlled according to the current flowing through the high-side MOSFET 2. Specifically, when it is detected that the current flowing through the high-side MOSFET 2 has reached a predetermined reference current value Ip, the high-side MOSFET 2 is turned off for a certain period. Therefore, control is performed in which the ON period of the high-side MOSFET 2 is variable. During this period, the output voltage Vo gradually increases.

電圧帰還信号Ｖｆｂ＞基準電圧信号Ｖｒｅｆとなった後、遅延信号Ｖｅｄが閾値電圧Ｖｏｐ１より小さくなると、ハイサイドＭＯＳＦＥＴ２およびローサイドＭＯＳＦＥＴ３のいずれもオフとする。このとき、ダイオード４を通してインダクタ電流ＩＬが放電され、インダクタ電流ＩＬが逆流するのを防止することができる。このように、帰還電圧信号Ｖｆｂが基準電圧信号ｒｅｆを下回るのに応じて、ハイサイドＭＯＳＦＥＴ２およびローサイドＭＯＳＦＥＴ３を相補動作させる動作状態（第１の動作状態）となる。また、帰還電圧信号Ｖｆｂが基準電圧信号ｒｅｆを上回るのに応じて、ハイサイドＭＯＳＦＥＴ２およびローサイドＭＯＳＦＥＴ３のいずれもオフとする動作状態（第２の動作状態）となる。本実施形態によれば、インダクタ５に流れる電流の極性反転を検出する必要がなく、応答速度が高速な回路素子を使用する必要もない。 After the voltage feedback signal Vfb> reference voltage signal Vref, when the delay signal Ved becomes smaller than the threshold voltage Vop1, both the high-side MOSFET 2 and the low-side MOSFET 3 are turned off. At this time, the inductor current IL is discharged through the diode 4, and the inductor current IL can be prevented from flowing backward. As described above, in response to the feedback voltage signal Vfb being lower than the reference voltage signal ref, an operation state (first operation state) in which the high-side MOSFET 2 and the low-side MOSFET 3 are complementarily operated is set. Further, when the feedback voltage signal Vfb exceeds the reference voltage signal ref, an operation state (second operation state) in which both the high-side MOSFET 2 and the low-side MOSFET 3 are turned off is set. According to this embodiment, it is not necessary to detect the polarity reversal of the current flowing through the inductor 5, and it is not necessary to use a circuit element having a high response speed.

図４に、本発明の第１の実施形態にかかる電流検出回路の構成を示す。電流検出回路２０は、ハイサイドＭＯＳＦＥＴ２のドレイン電圧とローサイドＭＯＳＦＥＴ３のドレイン電圧を比較して、ハイサイドＭＯＳＦＥＴ２のドレイン電圧がローサイドＭＯＳＦＥＴ３のドレイン電圧を下回ったとき、ピーク検出のトリガ信号Ｉｄｅｔを出力する。電流検出回路２０は、ハイサイドＭＯＳＦＥＴ２に対してある比率をもったＭＯＳＦＥＴ６２を備え、ＭＯＳＦＥＴ６２に定電流源６４から定電流Ｉｒｅｆを流すことにより基準電圧を発生させる。この基準電圧とハイサイドＭＯＳＦＥＴ２のドレイン電圧とを、比較器６１により比較して、トリガ信号Ｉｄｅｔを生成する。 FIG. 4 shows the configuration of the current detection circuit according to the first embodiment of the present invention. The current detection circuit 20 compares the drain voltage of the high-side MOSFET 2 and the drain voltage of the low-side MOSFET 3 and outputs a trigger signal Idet for peak detection when the drain voltage of the high-side MOSFET 2 falls below the drain voltage of the low-side MOSFET 3. The current detection circuit 20 includes a MOSFET 62 having a certain ratio with respect to the high-side MOSFET 2, and generates a reference voltage by flowing a constant current Iref from the constant current source 64 to the MOSFET 62. The reference voltage and the drain voltage of the high-side MOSFET 2 are compared by the comparator 61 to generate the trigger signal Idet.

ハイサイドＭＯＳＦＥＴ２がオフの間は、ローサイドＭＯＳＦＥＴ３がオンするため、図４の端子ＬＸの電位は、ほぼＧＮＤに等しくなる。このとき、比較器６１の入力を端子ＬＸに接続したままであると、比較器６１は、大電流が流れていると誤認して、トリガ信号Ｉｄｅｔを生成する。そこで、ＭＯＳＦＥＴ６２と定電流源６４に並行に、ダミーのＭＯＳＦＥＴ６３と定電流源６５を接続し、ダミーのＭＯＳＦＥＴ６３のドレインとハイサイドＭＯＳＦＥＴ２のドレインとの間に切り離し用のＭＯＳＦＥＴ６６を挿入する。これにより、ハイサイドＭＯＳＦＥＴ２がオフのとき、ハイサイドＭＯＳＦＥＴ２のドレイン端子と比較器６１の入力端子を切り離す。ハイサイドＭＯＳＦＥＴ２がオフの間は、切り離し用のＭＯＳＦＥＴ６６もオフにして、比較器６１の入力端子には、ダミーのＭＯＳＦＥＴ６３で決まる電圧に固定する。 Since the low-side MOSFET 3 is turned on while the high-side MOSFET 2 is off, the potential at the terminal LX in FIG. 4 is substantially equal to GND. At this time, if the input of the comparator 61 remains connected to the terminal LX, the comparator 61 misunderstands that a large current is flowing and generates the trigger signal Idet. Therefore, the dummy MOSFET 63 and the constant current source 65 are connected in parallel with the MOSFET 62 and the constant current source 64, and the separation MOSFET 66 is inserted between the drain of the dummy MOSFET 63 and the drain of the high-side MOSFET 2. Thereby, when the high-side MOSFET 2 is off, the drain terminal of the high-side MOSFET 2 and the input terminal of the comparator 61 are disconnected. While the high-side MOSFET 2 is off, the separation MOSFET 66 is also turned off, and the voltage determined by the dummy MOSFET 63 is fixed to the input terminal of the comparator 61.

（第２の実施形態）
図５に、本発明の第２の実施形態にかかる同期整流型ＤＣ−ＤＣコンバータの構成を示す。第２の実施形態は、第１の実施形態と比較すると、電流検出回路２１および制御回路６０の構成が異なる。第１の実施形態と同じ構成要素には同一の符号を付して説明は省略する。第２の実施形態は、ワンショットパルス回路３４により生成されるワンショット信号Ｖｐ’のパルス幅を、出力電圧Ｖｏに応じて可変させる構成とした。 (Second Embodiment)
FIG. 5 shows a configuration of a synchronous rectification type DC-DC converter according to a second embodiment of the present invention. The second embodiment differs from the first embodiment in the configurations of the current detection circuit 21 and the control circuit 60. The same components as those in the first embodiment are denoted by the same reference numerals and description thereof is omitted. In the second embodiment, the pulse width of the one-shot signal Vp ′ generated by the one-shot pulse circuit 34 is variable according to the output voltage Vo.

電流検出回路２１は、ハイサイドＭＯＳＦＥＴ２のソース−ドレイン端子間の電圧を監視する。電流検出回路２１は、ハイサイドＭＯＳＦＥＴ２に流れる電流が所定のピーク値Ｉｐに達するのを検出して、トリガ信号Ｉｄｅｔを生成するものである。電流検出の方法は、第１の実施形態と同じである。電流検出回路２１には、イネーブル端子を設けてあり、誤差信号Ｖｅを遅延回路３６で遅延した遅延信号Ｖｅｄがイネーブル信号として供給される。これにより、ハイサイドＭＯＳＦＥＴ２およびローサイドＭＯＳＦＥＴ３のいずれもオフとなる期間に電流検出回路２１の動作を停止させ、消費電力の低減を図る。また、電流検出回路２１は、遅延信号Ｖｅｄに応じて作動信号Ｖａｃｔを生成する。作動信号Ｖａｃｔは、電流検出回路２１が動作していることを表す信号であり、制御回路６０に出力される。 The current detection circuit 21 monitors the voltage between the source and drain terminals of the high side MOSFET 2. The current detection circuit 21 detects that the current flowing through the high-side MOSFET 2 reaches a predetermined peak value Ip, and generates a trigger signal Idet. The method of current detection is the same as in the first embodiment. The current detection circuit 21 is provided with an enable terminal, and a delay signal Ved obtained by delaying the error signal Ve by the delay circuit 36 is supplied as an enable signal. Thereby, the operation of the current detection circuit 21 is stopped during a period in which both the high-side MOSFET 2 and the low-side MOSFET 3 are turned off, thereby reducing power consumption. Further, the current detection circuit 21 generates an operation signal Vact according to the delay signal Ved. The activation signal Vact is a signal indicating that the current detection circuit 21 is operating, and is output to the control circuit 60.

２つのＭＯＳＦＥＴを駆動する制御回路６０は、ワンショットパルス回路３４、比較器３２、ＡＮＤゲート３５、論理回路３３および遅延回路３６より構成されている。図６のタイミングチャートを参照しながら、制御回路６０の構成と動作について説明する。なお、図６において、縦軸は電圧もしくは電流、横軸は時間を示している。 The control circuit 60 that drives the two MOSFETs includes a one-shot pulse circuit 34, a comparator 32, an AND gate 35, a logic circuit 33, and a delay circuit 36. The configuration and operation of the control circuit 60 will be described with reference to the timing chart of FIG. In FIG. 6, the vertical axis represents voltage or current, and the horizontal axis represents time.

ワンショットパルス回路３４は、電流検出回路２１より供給されるトリガ信号Ｉｄｅｔおよび出力電圧Ｖｏが供給される。ワンショットパルス回路３４は、トリガ信号Ｉｄｅｔに基づいて、出力電圧Ｖｏに応じてパルス幅が可変するワンショット信号Ｖｐ’を生成する。ワンショット信号Ｖｐ’は、出力電圧Ｖｏが大きいほど、パルス幅が短くなる信号であり、ワンショット信号Ｖｐ’のパルス幅は、出力電圧Ｖｏの大きさに反比例する。なお、ワンショットパルス回路３４には、出力電圧Ｖｏを入力してもよいし、電圧帰還信号Ｖｆｂを入力してもよい。 The one-shot pulse circuit 34 is supplied with a trigger signal Idet and an output voltage Vo supplied from the current detection circuit 21. The one-shot pulse circuit 34 generates a one-shot signal Vp ′ whose pulse width varies according to the output voltage Vo based on the trigger signal Idet. The one-shot signal Vp ′ is a signal whose pulse width becomes shorter as the output voltage Vo is larger, and the pulse width of the one-shot signal Vp ′ is inversely proportional to the magnitude of the output voltage Vo. The one-shot pulse circuit 34 may receive the output voltage Vo or the voltage feedback signal Vfb.

制御回路６０には、ＡＮＤゲート３５が追加されている。ＡＮＤゲート３５には、遅延回路３６により生成される遅延信号Ｖｅｄと作動信号Ｖａｃｔが供給される。論理回路３３には、ＡＮＤゲート３５より供給される遅延信号Ｖｅｄ’およびワンショット信号Ｖｐ’が供給され、遅延信号Ｖｅｄ’およびワンショット信号Ｖｐ’に応じて駆動信号ＶｈおよびＶｌが生成される。 An AND gate 35 is added to the control circuit 60. The AND gate 35 is supplied with the delay signal Ved and the operation signal Vact generated by the delay circuit 36. The logic circuit 33 is supplied with the delay signal Ved 'and the one-shot signal Vp' supplied from the AND gate 35, and generates drive signals Vh and Vl in accordance with the delay signal Ved 'and the one-shot signal Vp'.

次に、図６のタイミングチャートを参照しながら、制御回路６０の動作を時系列に説明する。時刻ｔａにおいて、電圧帰還信号Ｖｆｂが基準電圧信号Ｖｒｅｆより低くなり、誤差信号Ｖｅがローからハイに切り替わる。すると、誤差信号Ｖｅを遅延させた遅延信号Ｖｅｄは徐々に増加していく。時刻ｔａから遅延時間Ｔｄ１が経過した時刻ｔ１になると、遅延信号ＶｅｄがＡＮＤゲート３５の閾値電圧Ｖｏｐ３より大きくなる。また、電流検出回路２１は遅延信号Ｖｅｄが閾値電圧Ｖｏｐ３を越えるのを感知して起動し、電流検出回路２１が動作していることを表す作動信号Ｖａｃｔはローからハイに切り替わり、ＡＮＤゲート３５の出力である誤差信号Ｖｅｄ’はローからハイに切り替わる。このとき、ハイサイドＭＯＳＦＥＴ２を流れる電流は所定の基準電流値Ｉｐ以下であり、ワンショット信号Ｖｐ’はローのままである。よって、論理回路３３により生成される駆動信号ＶｈおよびＶｌはローとなる。すなわち、ハイサイドＭＯＳＦＥＴ２はオン、ローサイドＭＯＳＦＥＴ３はオフとなり、インダクタ電流ＩＬは徐々に上昇していく。 Next, the operation of the control circuit 60 will be described in time series with reference to the timing chart of FIG. At time ta, the voltage feedback signal Vfb becomes lower than the reference voltage signal Vref, and the error signal Ve switches from low to high. Then, the delay signal Ved obtained by delaying the error signal Ve gradually increases. At time t1 when the delay time Td1 has elapsed from time ta, the delay signal Ved becomes larger than the threshold voltage Vop3 of the AND gate 35. The current detection circuit 21 is activated upon sensing that the delay signal Ved exceeds the threshold voltage Vop3, and the activation signal Vact indicating that the current detection circuit 21 is operating is switched from low to high. The output error signal Ved ′ switches from low to high. At this time, the current flowing through the high-side MOSFET 2 is equal to or less than a predetermined reference current value Ip, and the one-shot signal Vp ′ remains low. Therefore, the drive signals Vh and Vl generated by the logic circuit 33 are low. That is, the high-side MOSFET 2 is turned on, the low-side MOSFET 3 is turned off, and the inductor current IL gradually increases.

時刻ｔ２において、ハイサイドＭＯＳＦＥＴ２に流れる電流が所定の基準電流値Ｉｐに達する。電流検出回路２１は、制御回路６０内のワンショットパルス回路３４にトリガ信号Ｉｄｅｔを供給する。ワンショットパルス回路３４は、トリガ信号Ｉｄｅｔが供給された時点における出力電圧Ｖｏに応じた所定のパルス幅Ｔｘを有するワンショット信号Ｖｐ’を生成する。よって、論理回路３３により生成される駆動信号ＶｈおよびＶｌはハイとなる。すなわち、ハイサイドＭＯＳＦＥＴ２はオフ、ローサイドＭＯＳＦＥＴ３はオンとなり、インダクタ電流ＩＬは、ローサイドＭＯＳＦＥＴ３を通って放電される。 At time t2, the current flowing through the high-side MOSFET 2 reaches a predetermined reference current value Ip. The current detection circuit 21 supplies a trigger signal Idet to the one-shot pulse circuit 34 in the control circuit 60. The one-shot pulse circuit 34 generates a one-shot signal Vp ′ having a predetermined pulse width Tx corresponding to the output voltage Vo when the trigger signal Idet is supplied. Therefore, the drive signals Vh and Vl generated by the logic circuit 33 are high. That is, the high side MOSFET 2 is turned off, the low side MOSFET 3 is turned on, and the inductor current IL is discharged through the low side MOSFET 3.

時刻ｔ２から所定時間Ｔｘが経過した時刻ｔ３になると、ワンショット信号Ｖｐ’はハイからローへと切り替わる。遅延信号Ｖｅｄ’はハイの状態を維持しているため、再びハイサイドＭＯＳＦＥＴ２はオン、ローサイドＭＯＳＦＥＴ３はオフとなり、インダクタ電流ＩＬが上昇していく。時刻ｔｂにおいて、電圧帰還信号Ｖｆｂが基準電圧信号Ｖｒｅｆより大きくなり、誤差信号Ｖｅがハイからローに切り替わる。すると、誤差信号Ｖｅを遅延させた遅延信号Ｖｅｄは徐々に減少していく。時刻ｔ４になると、再びハイサイドＭＯＳＦＥＴ２に流れる電流が所定の基準電流値Ｉｐに達する。ワンショットパルス回路３４は、トリガ信号Ｉｄｅｔが供給された時点における出力電圧Ｖｏに応じた所定のパルス幅Ｔｙを有するワンショット信号Ｖｐ’を生成する。遅延信号Ｖｅｄは閾値電圧Ｖｏｐ３より大きく、遅延信号Ｖｅｄ’はハイの状態を維持しており、時刻ｔ２のとき同様に動作し、ハイサイドＭＯＳＦＥＴ２はオフ、ローサイドＭＯＳＦＥＴ３はオンとなる。 At time t3 when a predetermined time Tx has elapsed from time t2, the one-shot signal Vp ′ is switched from high to low. Since the delay signal Ved 'maintains the high state, the high-side MOSFET 2 is turned on again, the low-side MOSFET 3 is turned off again, and the inductor current IL increases. At time tb, the voltage feedback signal Vfb becomes larger than the reference voltage signal Vref, and the error signal Ve is switched from high to low. Then, the delay signal Ved obtained by delaying the error signal Ve gradually decreases. At time t4, the current flowing through the high-side MOSFET 2 again reaches a predetermined reference current value Ip. The one-shot pulse circuit 34 generates a one-shot signal Vp ′ having a predetermined pulse width Ty corresponding to the output voltage Vo when the trigger signal Idet is supplied. The delay signal Ved is larger than the threshold voltage Vop3, the delay signal Ved 'is maintained in a high state, operates in the same way at time t2, the high side MOSFET 2 is turned off, and the low side MOSFET 3 is turned on.

時刻ｔ４から所定時間Ｔｙが経過した時刻ｔ５になると、ワンショット信号Ｖｐ’はハイからローへと切り替わる。遅延信号Ｖｅｄ’はハイの状態を維持しており、時刻ｔ３のとき同様に動作し、ハイサイドＭＯＳＦＥＴ２はオン、ローサイドＭＯＳＦＥＴ３はオフとなる。 At time t5 when a predetermined time Ty has elapsed from time t4, the one-shot signal Vp ′ is switched from high to low. The delay signal Ved 'maintains a high state and operates in the same manner at time t3, and the high-side MOSFET 2 is turned on and the low-side MOSFET 3 is turned off.

時刻ｔｂから遅延時間Ｔｄ２が経過した時刻ｔ６になると、遅延信号Ｖｅｄは閾値電圧Ｖｏｐ３より小さくなり、遅延信号Ｖｅｄ’がハイからローに切り替わる。電流検出回路２１は、遅延信号Ｖｅｄが閾値電圧Ｖｏｐ３を下回ると動作停止し、作動信号Ｖａｃｔはハイからローに切り替わる。よって、論理回路３３により生成される駆動信号Ｖｈはハイとなり、駆動信号Ｖｌはローとなる。すなわち、ハイサイドＭＯＳＦＥＴ２はオフおよびローサイドＭＯＳＦＥＴ３のいずれもオフとなり、ダイオード４によって、インダクタ電流ＩＬの放電がなされ、徐々にインダクタ電流ＩＬが減少する。 At time t6 when the delay time Td2 has elapsed from time tb, the delay signal Ved becomes smaller than the threshold voltage Vop3, and the delay signal Ved 'is switched from high to low. The current detection circuit 21 stops operating when the delay signal Ved falls below the threshold voltage Vop3, and the operation signal Vact switches from high to low. Therefore, the drive signal Vh generated by the logic circuit 33 becomes high and the drive signal Vl becomes low. That is, both the high side MOSFET 2 and the low side MOSFET 3 are turned off, and the inductor current IL is discharged by the diode 4, and the inductor current IL gradually decreases.

時刻ｔ７において、インダクタ電流ＩＬが０となる。ハイサイドＭＯＳＦＥＴ２およびローサイドＭＯＳＦＥＴ３のいずれもオフ状態を維持しており、出力電流が逆流するのを防止している。出力電圧Ｖｏは徐々に減少し、Ｖｆｂ＜Ｖｒｅｆとなった後、再び遅延信号Ｖｅｄが閾値電圧Ｖｏｐ３より大きくなり、作動信号Ｖａｃｔがローからハイに切り替わるまで、ハイサイドＭＯＳＦＥＴ２およびローサイドＭＯＳＦＥＴ３はオフ状態を保持する。このような動作を繰り返すことで、負荷に安定した電圧を供給することができる。また、ハイサイドおよびローサイドＭＯＳＦＥＴをいずれもオフする動作状態、すなわち電流検出を行う必要のない期間において、電流検出回路２１には動作を停止させ、消費電力の低減を図っている。 At time t7, the inductor current IL becomes zero. Both the high-side MOSFET 2 and the low-side MOSFET 3 are maintained in an off state, preventing the output current from flowing backward. After the output voltage Vo gradually decreases and Vfb <Vref is satisfied, the high-side MOSFET 2 and the low-side MOSFET 3 remain in the OFF state until the delay signal Ved becomes larger than the threshold voltage Vop3 and the operation signal Vact switches from low to high. Hold. By repeating such an operation, a stable voltage can be supplied to the load. Further, in the operation state in which both the high-side and low-side MOSFETs are turned off, that is, in a period in which current detection is not necessary, the current detection circuit 21 is stopped to reduce power consumption.

上述したように、出力電圧Ｖｏに応じた所定のパルス幅を有するワンショット信号Ｖｐ’を生成するので、ハイサイドＭＯＳＦＥＴ２をオンにし、ローサイドＭＯＳＦＥＴ３をオフにするタイミングを精度よく制御することができる。第１の実施形態では、インダクタ電流ＩＬが所定の基準電流値Ｉｐに達すると、ローサイドＭＯＳＦＥＴ３が一定時間オンする。このとき、インダクタ５に流れる電流の変化分は、出力電圧Ｖｏが大きいほど大きくなる（ΔＩＬ／Δｔ＝Ｖｏ／Ｌ）。このため、ローサイドＭＯＳＦＥＴ３のオン時間が一定の場合、出力電圧Ｖｏの大きさによって、インダクタ電流ＩＬの下限値がばらついてしまう。第２の実施形態では、出力電圧Ｖｏに応じてローサイドＭＯＳＦＥＴ３のオン時間を変化させることにより、インダクタ電流ＩＬの下限値のばらつきを抑えることができる。これにより、インダクタ電流ＩＬのリプルの変動を抑制し、より効率よく動作させることができる。 As described above, since the one-shot signal Vp ′ having a predetermined pulse width corresponding to the output voltage Vo is generated, the timing at which the high-side MOSFET 2 is turned on and the low-side MOSFET 3 is turned off can be accurately controlled. In the first embodiment, when the inductor current IL reaches a predetermined reference current value Ip, the low-side MOSFET 3 is turned on for a predetermined time. At this time, the amount of change in the current flowing through the inductor 5 increases as the output voltage Vo increases (ΔIL / Δt = Vo / L). For this reason, when the on-time of the low-side MOSFET 3 is constant, the lower limit value of the inductor current IL varies depending on the magnitude of the output voltage Vo. In the second embodiment, variation in the lower limit value of the inductor current IL can be suppressed by changing the on-time of the low-side MOSFET 3 according to the output voltage Vo. As a result, fluctuations in the ripple of the inductor current IL can be suppressed and operation can be performed more efficiently.

また、電流検出回路２１を起動させている必要のない期間、すなわちハイサイドＭＯＳＦＥＴ２およびローサイドＭＯＳＦＥＴ３がいずれもオフとなる期間、電流検出回路２１の動作を停止させるので、電流検出回路２１と制御回路６０とを含むスイッチング素子制御回路全体の消費電流を低減することができる。 Further, since the operation of the current detection circuit 21 is stopped during a period in which the current detection circuit 21 does not need to be activated, that is, a period in which both the high-side MOSFET 2 and the low-side MOSFET 3 are off, the current detection circuit 21 and the control circuit 60 The current consumption of the entire switching element control circuit including the above can be reduced.

本実施形態によれば、出力側から入力側へ電流が逆流するのを防止するために、応答速度が高速で消費電流の多い回路素子を使用する必要はなくなり、消費電流の少ない簡素な構成により、同期整流型ＤＣ−ＤＣコンバータのスイッチング素子の制御を行うことができる。 According to this embodiment, in order to prevent the current from flowing back from the output side to the input side, it is not necessary to use a circuit element with a high response speed and a large current consumption, and a simple configuration with a small current consumption. The switching element of the synchronous rectification type DC-DC converter can be controlled.

なお、第１および第２の実施形態において、誤差信号Ｖｅを遅延させるために遅延回路３６を用いたが、遅延回路３６を用いずに比較器３２自体の動作遅延を利用してもよい。また、遅延回路３６を用いずに比較器３２に位相補償を行う構成としても良い。また、遅延回路３６を用いずに、比較器３２をヒステリシスコンパレータとしてもよい。 In the first and second embodiments, the delay circuit 36 is used to delay the error signal Ve. However, the operation delay of the comparator 32 itself may be used without using the delay circuit 36. Further, the comparator 32 may be configured to perform phase compensation without using the delay circuit 36. Further, the comparator 32 may be a hysteresis comparator without using the delay circuit 36.

１直流電源
２ハイサイドＭＯＳＦＥＴ
３ローサイドＭＯＳＦＥＴ
４ダイオード
５インダクタ
６出力コンデンサ
７出力端子
８電圧検出回路
９，２０，２１電流検出回路
１０，３０，６０制御回路
１１相互コンダクタンス増幅器
１２，１４電流比較器
１３，３１，３４ワンショットパルス回路
１５，３５ＡＮＤゲート
３２比較器
３３論理回路
３６遅延回路 1 DC power supply 2 High-side MOSFET
3 Low-side MOSFET
4 Diode 5 Inductor 6 Output capacitor 7 Output terminal 8 Voltage detection circuit 9, 20, 21 Current detection circuit 10, 30, 60 Control circuit 11 Transconductance amplifier 12, 14 Current comparator 13, 31, 34 One-shot pulse circuit 15, 35 AND gate 32 comparator 33 logic circuit 36 delay circuit

Claims

Synchronous rectification having a half bridge composed of a first switching element connected to a DC power source and a second switching element connected to a ground terminal, and an inductor having one terminal connected to the output of the half bridge Type DC-DC converter
A rectifying element for discharging the inductor;
A current detection circuit for detecting a current flowing through the first switching element;
A voltage detection circuit for detecting an output voltage of the other terminal of the inductor;
A control circuit for controlling the first and second switching elements based on a detection result of the current detection circuit and the voltage detection circuit;
The control circuit starts a first operation state in which the first and second switching elements are complementarily driven in response to the output voltage falling below a predetermined reference voltage, and the output voltage is set to the predetermined voltage. A second operating state for turning off the first and second switching elements in response to exceeding a reference voltage of
In the first operation state, when the current flowing through the first switching element is less than a predetermined reference current value, the control circuit turns on the first switching element and turns on the second switching element. When the current flowing through the first switching element reaches the predetermined reference current value, the first switching element is turned off and the second switching element is turned on for a certain period of time. The synchronous rectification type DC-DC converter characterized by this.

The control circuit includes a one-shot pulse circuit, a comparator, a logic circuit, and a delay circuit,
When the current flowing through the first switching element reaches the predetermined reference current value, the current detection circuit supplies a trigger signal to the one-shot pulse circuit,
The one-shot pulse circuit generates the one-shot signal for the predetermined time according to the trigger signal,
The comparator generates an error signal based on a detection result of the voltage detection circuit and the predetermined reference voltage;
The delay circuit generates a delayed signal obtained by delaying the error signal;
2. The synchronous rectification type DC-DC converter according to claim 1, wherein the logic circuit controls the first and second switching elements based on the one-shot signal and the delay signal.

The control circuit includes a one-shot pulse circuit, a comparator, and a logic circuit.
When the current flowing through the first switching element reaches the predetermined reference current value, the current detection circuit supplies a trigger signal to the one-shot pulse circuit,
The one-shot pulse circuit generates the one-shot signal for the predetermined time according to the trigger signal,
The comparator is phase-compensated and generates an error signal based on the detection result of the voltage detection circuit and the predetermined reference voltage,
2. The synchronous rectification type DC-DC converter according to claim 1, wherein the logic circuit controls the first and second switching elements based on the one-shot signal and the error signal.

The control circuit is composed of a one-shot pulse circuit, a hysteresis comparator, and a logic circuit,
When the current flowing through the first switching element reaches the predetermined reference current value, the current detection circuit supplies a trigger signal to the one-shot pulse circuit,
The one-shot pulse circuit generates the one-shot signal for the predetermined time according to the trigger signal,
The hysteresis comparator generates an error signal based on the detection result of the voltage detection circuit and the predetermined reference voltage,
2. The synchronous rectification type DC-DC converter according to claim 1, wherein the logic circuit controls the first and second switching elements based on the one-shot signal and the error signal.

Synchronous rectification having a half bridge composed of a first switching element connected to a DC power source and a second switching element connected to a ground terminal, and an inductor having one terminal connected to the output of the half bridge Type DC-DC converter
A rectifying element for discharging the inductor;
A current detection circuit for detecting a current flowing through the first switching element;
A voltage detection circuit for detecting an output voltage of the other terminal of the inductor;
A control circuit for controlling the first and second switching elements based on a detection result of the current detection circuit and the voltage detection circuit;
The control circuit starts a first operation state in which the first and second switching elements are complementarily driven in response to the output voltage falling below a predetermined reference voltage, and the output voltage is set to the predetermined voltage. A second operating state for turning off the first and second switching elements in response to exceeding a reference voltage of
In the first operation state, when the current flowing through the first switching element is less than a predetermined reference current value, the control circuit turns on the first switching element and turns on the second switching element. When the current flowing through the first switching element reaches the predetermined reference current value, the first switching element is turned off for a predetermined time according to the output voltage, and the second switching element is turned off. A synchronous rectification type DC-DC converter characterized by turning on an element.

The control circuit includes a one-shot pulse circuit, a comparator, a logic circuit, and a delay circuit,
When the current flowing through the first switching element reaches the predetermined reference current value, the current detection circuit supplies a trigger signal to the one-shot pulse circuit,
The one-shot pulse circuit generates a one-shot signal for a predetermined time according to the output voltage according to the trigger signal,
The comparator generates an error signal based on a detection result of the voltage detection circuit and the predetermined reference voltage;
The delay circuit generates a delayed signal obtained by delaying the error signal;
6. The synchronous rectification type DC-DC converter according to claim 5, wherein the logic circuit controls the first and second switching elements based on the one-shot signal and the delay signal.

The control circuit includes a one-shot pulse circuit, a comparator, and a logic circuit.
When the current flowing through the first switching element reaches the predetermined reference current value, the current detection circuit supplies a trigger signal to the one-shot pulse circuit,
The one-shot pulse circuit generates a one-shot signal for a predetermined time according to the output voltage according to the trigger signal,
The comparator is phase-compensated and generates an error signal based on the detection result of the voltage detection circuit and the predetermined reference voltage,
6. The synchronous rectification type DC-DC converter according to claim 5, wherein the logic circuit controls the first and second switching elements based on the one-shot signal and the error signal.

The control circuit is composed of a one-shot pulse circuit, a hysteresis comparator, and a logic circuit,
When the current flowing through the first switching element reaches the predetermined reference current value, the current detection circuit supplies a trigger signal to the one-shot pulse circuit,
The one-shot pulse circuit generates a one-shot signal for a predetermined time according to the output voltage according to the trigger signal,
The hysteresis comparator generates an error signal based on the detection result of the voltage detection circuit and the predetermined reference voltage,
6. The synchronous rectification type DC-DC converter according to claim 5, wherein the logic circuit controls the first and second switching elements based on the one-shot signal and the error signal.

9. The synchronous rectification type DC-DC converter according to claim 1, wherein the current detection circuit stops operation in the second operation state. 10.