JP5341115B2 - 多重サブキャリア協調プリコーディング技法 - Google Patents

Description

本願は、２００８年３月１０日出願の米国特許仮出願第６１／０３５，１４２号及び２００９年３月４日出願の米国特許仮出願第６１／１５７，２３０号からの利益を主張する。

本発明は、一般に、直交周波数多重化（ＯＦＤＭ）通信システムに関し、特に、このようなシステムによって実施されるプリコーディング技法に関する。

ＷｉＭｅｄｉａ標準は、直交周波数多重化（ＯＦＤＭ）送信に基づいて、メディアアクセス制御（ＭＡＣ）層及び物理（ＰＨＹ）層の仕様を規定する。ＷｉＭｅｄｉａ標準は、低消費電力により最高４８０Ｍｂｐｓのレートで短距離マルチメディアファイル転送を可能にする。標準は、ＵＷＢスペクトルの３．１ＧＨｚから１０．６ＧＨｚの間の周波数帯域において動作する。しかしながら、ＷｉＭｅｄｉａ標準レートの最高データレートは、例えばＨＤＴＶワイヤレス接続のような将来のワイヤレスマルチメディアアプリケーションに対処することができない。データレートを１Ｇｐｂｓ以上に増やすための努力がなされている。

このために、弱い（又は非チャネル）チャネルコーディング及びより高次のシンボルコンステレーション技法が、将来の高データレートワイヤレスシステムにおいて使用されることが考えられている。例えば、３／４畳込み符号が１６ＱＡＭ変調と共に使用される場合、ＷｉＭｅｄｉａＰＨＹ転送レートは、９６０Ｍｂｐｓに増大されることができる。しかしながら、送信されるＯＦＤＭシンボルのプリコーディングが、良好な性能を確実にするために必要とされる。

プリコーディング技法は、ＯＦＤＭ送信の特性に起因する周波数ダイバーシティ利得の損失を回避するために必要とされる。特に、弱いチャネルコードの場合、ＯＦＤＭは、周波数ダイバーシティを効果的に利用することができない。従って、チャネル性能は、最低の信号雑音比（ＳＮＲ）を有する最も悪いサブキャリアによってほぼ決定される。これは、通常のＯＦＤＭワイヤレスシステムによって遂行される高データレートアプリケーションの数を制限する。

この問題を解決するために、幾つかのプリコーディング技法が、関連分野において議論されている。一般に、プリコーディング技法は、送信シンボルを多重サブキャリアに協働的に変調することに基づく。これは、これらのサブキャリアの幾つかが深いフェージングを有する場合でも、受信機が送信シンボルを回復することを可能にする。プリコーディング技法の例は、Z. Wang、X. Ma及びG. B. Giannakisによる「OFDM or single-carrier block transmissions?」(IEEE Transactions on Communications, vol. 52, pp. 380-394, March 2004)及びZ. Wang及びG.B. Giannakisによる「Linearly Precoded or Coded OFDM against Wireless Channel Fades」(Third IEEE Signal Processing Workshop on Signal Processing Advances in Wireless Communications, Taoyuan, Taiwan, March 20-23, 2001)に見ることができる。

プリコーディングは、一般に、送信機のＩＦＦＴ ＯＦＤＭ変調器の入力に結合されるプリコーダ回路によって、及び受信機のＦＦＴ ＯＦＤＭ復調器の出力に結合されるプリデコーダ回路によって、実施される。良好に設計される複雑なプリコーダは、マルチパスチャネルにより提供される周波数ダイバーシティを効果的に利用することができる。しかしながら、複雑なプリコーダをインプリメントすることは、それが一層高度な復号化及びシンボルマッピング技法を必要とするので、送信機及び受信機の複雑さを増大させる。例えば、プリコーダとしてのデュアルキャリア変調（ＤＣＭ）の使用は、ＱＰＳＫシンボルコンステレーションを１６ＱＡＭシンボルコンステレーションと置き換えることを必要とする。

更に、高データレートモードの完全な周波数ダイバーシティ（すなわち、２のダイバーシティ次数）を確実にするために、より高いコンステレーション（例えば２５６ＱＡＭ）が必要とされる。例えば、ＤＣＭが、１６ＱＡＭコンステレーションを使用して形成された２つの情報シンボルｓ（ｉ）及びｓ（ｉ＋５０）を協働的に変調するために、使用される場合、２の周波数ダイバーシティ次数は、以下のように達成される：

情報シンボルｓ（ｉ）及びｓ（ｉ＋５０）は、１６ＱＡＭコンステレーションを使用して形成される。しかしながら、プリコーディング処理は、シンボルコンステレーションを２５６ＱＡＭに拡張し、すなわち、プリコードされたシンボルｘ（ｉ）及びｘ（ｉ＋５０）のコンステレーションは、２５６ＱＡＭである。

ダイバーシティ利得及びチャネルの全体の性能に影響を及ぼすことのなく、このような高いコンステレーションを用いて受信機及び送信機をインプリメントし、設計することは、可能でない。高いコンステレーションは、２のダイバーシティ次数を達成するために、２シンボルのみを協調的にプリコードする通常のプリコーディング技法の副産物である。

従って、コンステレーションのサイズを最小にしながら、２の周波数ダイバーシティ次数を達成するための効率的なプリコーディング技法を提供することが有利である。

本発明の特定の実施形態は、多重サブキャリア協調変調（multiple-subcarrier-joint-modulation、ＭＳＪＭ）プリコーディングを実施する方法を含む。方法は、入力情報ビットをビットブロックにグループ化するステップと、ビットブロックをビットベクトルに変換するステップと、ビットベクトルの各々をシンボルベクトルにマップするステップと、シンボルベクトルをデータサブキャリアに変調するステップと、を含む。

本発明の特定の実施形態は更に、多重サブキャリア協調変調（ＭＳＪＭ）プリコーディングを実施するためのコンピュータ実行可能コードを記憶したコンピュータ可読媒体を含む。コンピュータ実行可能コードは、入力情報ビットをビットブロックにグループ化するプロセスと、ビットブロックをビットベクトルに変換するプロセスと、ビットベクトルの各々をシンボルベクトルにマップするプロセスと、シンボルベクトルをデータサブキャリアに変調するプロセスと、をコンピュータに実行させる。

本発明の特定の実施形態は更に、多重サブキャリア協調変調（ＭＳＪＭ）プリコーディングを実施するための直交周波数分割多重化（ＯＦＤＭ）送信機を有する。ＯＦＤＭ送信機は、ビットブロックをビットベクトルに変換する第１の直列並列（Ｓ／Ｐ）変換器と、ビットベクトルの各々をシンボルベクトルにマップするプリコーダと、シンボルベクトルをグループ化し、シンボルベクトルをデータサブキャリアにマップする第２のＳ／Ｐ変換器と、を有する。

本発明として考えられる主題は、本明細書の最後の請求項に具体的に示され、明確に記載される。本発明の前述の及び他の特徴及び利点は、添付の図面に関連して示される以下の詳細な説明から明らかである。

本発明の一実施形態によるＯＦＤＭ通信システムのブロック図。 シンボルベクトルのプリコーディングを示す例示のルックアップテーブル。 多重サブキャリア協調変調（ＭＳＪＭ）プリコーディングのシミュレーション結果を示すグラフ。 本発明の一実施形態により実現されるＭＳＪＭプリコーディングを実施する例示の方法を記述するフローチャート。

本発明によって開示される実施形態は、本明細書における革新的な教示の多くの有利な使用の例にすぎないことに留意することが重要である。一般に、本明細書に示される記述は、さまざまな請求項に記載される本発明のいずれかを必ずしも制限するわけではない。更に、ある記述は、本発明のあるフィーチャに当てはまりうるが、他のフィーチャには当てはまらない。一般に、特に明記しない限り、単一の構成要素は、複数であってもよく、普遍性の喪失なくその逆もありえる。図面において、同様の数字は、いくつかの図において同様の部分をさす。

図１は、本発明の原理を記述するために使用されるＯＦＤＭベースのワイヤレスシステム１００の非限定的な例示のブロック図を示す。システム１００は、小さいコンステレーションサイズを維持しながら、２の周波数ダイバーシティ次数を達成するために、複数のｍ（ｍ＞２）のサブキャリアを協調的にプリコードする。システム１００は、これに限らないが、ＷｉＭｅｄｉａ ＵＷＢバージョン１．０、１．５及び２．０、ＩＥＥＥ ８０２．１１ｎ、ＷｉＭａｘ及びその他を含むワイヤレス通信標準に従うＯＦＤＭベースのワイヤレスシステムの任意のタイプでありえる。

システム１００は、ワイヤレス媒体を通じて通信する送信機１１０及び受信機１２０を有する。送信機１１０は、直列並列（Ｓ／Ｐ）変換器１１１及び１１３、プリコーダ１１２及びＯＦＤＭ変調器１１４を有する。受信機１２０は、ＯＦＤＭ復調器１２１、並列直列（Ｐ／Ｓ）変換器１２２及びプリデコーダ１２３を有する。システム１００は更に、送信アンテナ１３０及び受信アンテナ１４０を有する。

本発明の原理によれば、入力情報ビットは、好適には符号化されインタリーブされた後に、ビットブロックに区分される。各ビットブロックは、ｎ＊ｇビットを含み、ここで、「ｎ」は、複数の利用可能なデータサブキャリアであり、「ｇ」は、１サブキャリア当たりの送信されるべきビット数である。Ｓ／Ｐ変換器１１１は、各々のビットブロックをｋビットベクトルに変換する。例えば、ｑ番目のビットブロックのｉ番目のビットベクトルは、以下のように表現されることができる：

数「ｋ」は、データサブキャリアの数を、協調的にプリコードされるサブキャリアの数で除算したもの、すなわちｎ／ｍである。各ビットベクトルは、複数のｍ＊ｇビットを含む。

本発明の好適な実施形態において、プレコーダ１１２は、各ビットベクトルをシンボルベクトルにマップするために、ルックアップテーブルを利用する。シンボルベクトルはｍシンボルを有し、ｑ番目のビットブロックのｉ番目のビットベクトルに対応するシンボルベクトルは、以下のように表現されることができる：

ルックアップテーブルを利用する場合、ビットベクトル、

の値は、シンボルベクトルの値を取り出すためのテーブルインデックスとして使用される。ルックアップテーブルのサイズは、２^ｍ＊ｇ×ｍである。数２^ｍ＊ｇは、任意の２つの異なるビットベクトルに関して２のダイバーシティ次数を達成するために必要とされ、それらの対応するシンボルベクトル、

は、少なくとも２シンボルの差を有する。ルックアップテーブルを生成するためのさまざまな実施形態は、以下に詳細に記述される。

シンボルベクトルは、Ｓ／Ｐ変換器１１３によって、互いにグループ化され、「ｎ」データサブキャリアにマップされる。シンボルs_q,i(i_e), e=1,...mは、ｑ番目のＯＦＤＭシンボルのｉ_ｅ番目のデータサブキャリアで送信される。ＯＦＤＭ変調器１１４は、時間ドメイン送信信号を生成するためにＩＦＦＴ演算を実施し、その出力は、送信アンテナ１３０を通じて送信される。

時間ドメイン送信信号は、受信機１２０において受信され、ＯＦＤＭ復調器１２１によって実施されるＦＦＴ演算を通じて周波数ドメイン信号に変換される。次に、複数のｍシンボルベクトル、

が、Ｐ／Ｓ変換器１２２によって出力される。ここで、r_q,i(i_e)は、ｑ番目のＯＦＤＭシンボルのｉ_ｅ番目のデータサブキャリアの受信された信号であり、「Ｔ」は、行列転置演算を示す。プリデコーダ１２３は、以下の式を使用して情報ビットを生成する：

ここで、

は、s_q,i(i_e), e=1,...mに等しいｅ番目の対角要素を有するｍ×ｍ対角行列であり、ベクトル、

は、受信されたシンボルベクトルであり、

は、チャネルパラメータベクトルである。ここで、h(i_e), e=1,...mは、ｉ_ｅ番目のデータサブキャリアのチャネルパラメータを示し、

は、付加のホワイトガウスノイズ（ＡＷＧＮ）ベクトルである。

本発明の好適な実施形態によれば、プリデコーディングは、簡略化されることができる。この実施形態において、受信機１２０は、最も高い信号対雑音比を有する（ｍサブキャリアからの）少なくともｍ−１サブキャリアを選択する。個々の選択されたサブキャリアのシンボルインデックスは、別々にプリデコードされる。プリコーディング技法は、２のダイバーシティ次数を有するので、プリデコードされたｍ−１インデックスは、ビットベクトルを回復するために十分である。これは、プリデコーディングプロセスの複雑さを大幅に低減する。

以下の非限定的な例が、本発明によって開示されるプリコーディング技法を説明する。以下の例において、協調的にプリコードされるサブキャリアの数「ｍ」は、３であり、利用可能なデータサブキャリアの数「ｎ」は、１０２であり、１サブキャリア当たりの送信されるべきビットの数「ｇ」は、４である。入力情報ビットは、ビットブロックにグループ化され、各ブロックは、102*4=408ビットを有する。34(102/3=34)ビットベクトルが生成され、各ベクトルは、12(4*3=12)ビットを有する。ビットベクトルは、以下の通りである：

入力ビットベクトル、

が、１２ビットを有するので、プリコーディングのために必要なコードワードの数は、２^１２＝６^４２である。従って、２のダイバーシティ次数を達成するためのシンボルs_q(i)の最小コンステレーションサイズは、６４である。従って、本発明によるプリコーディング技法は、例えばコンステレーションサイズを少なくとも４乗分（例えば１６ＱＡＭから２５６ＱＡＭ）増やすＤＣＭのような他の従来の技法と比較して、コンステレーションサイズを２乗分（例えば１６ＱＡＭから６４ＱＡＭ）増やす。

プリコーダ１１２は、各々のビットベクトル、

をシンボルベクトル、

にマップし、ここで、すべての３つのシンボルは、６４ＱＡＭコンステレーションからのものである。シンボルｓ_ｑ（ｉ），ｓ_ｑ（ｉ＋３４）及びｓ_ｑ（ｉ＋６８）は、ｑ番目のＯＦＤＭシンボルのｉ番目の、（ｉ＋３４）番目の及び（ｉ＋６８）番目のデータサブキャリアで送信される。上述したように、マッピングは、ルックアップテーブルを使用して実施される。この例において、テーブルは、２^１２（又は６４^２）行及び３列を有する。図２は、本発明の一実施形態により生成されるルックアップテーブルの例である。値ｃ_１、ｃ_２及びｃ_３は、シンボルベクトルのｓ_ｑ（ｉ）、ｓ_ｑ（ｉ＋３４）及びｓ_ｑ（ｉ＋６８）のシンボルの値である。ルックアップテーブルを生成するために、ｃ_１及びｃ_２列の値は、ｃ_１に関する、

の値及びｃ_２に関する、

の値を使用して計算される。

本発明の一実施形態によれば、ｃ_３に関するマッピング値は、次数６４の任意のラテン２超方格（又は６４×６４ラテン方陣行列）を使用して、決定される。次数ｖのラテンｚ超方格は、各行がシンボル0,1,...,v-1の転置であるｚ次元アレイである。ラテン行列は、「ｌ」の異なるシンボル（０から（ｌ−１）を含むセルを有するｌ×ｌ平方行列であり、どのシンボルも、任意の行又は列に２回以上あらわれない。具体的には、d-1=x*64+y, 0≦x,y≦63であるとして、ｃ_３列のｄ番目の要素は、６４×６４ラテン方陣行列の(x+1,y+1)番目の要素である。一例として、下記のラテン行列が、ｃ_３の値をマップするために使用されることができる：

この行列は、非バイナリ演算を使用して、ｃ_３の値を表現することができ、すなわちc₃=mod(64-c2-c1, 64)である。図２に示されるｃ_３値は、このモジュロ６４演算を使用して計算される。ルックアップテーブルの２つの異なる行が、少なくとも２シンボルの差を有するので、プリコーディングは、２のダイバーシティ次数を達成することができる。

任意のタイプの（特別な又は特別でない）ラテン行列が、シンボルの値を決定するために使用されることができることが留意されるべきである。更に、さまざまな異なるラテン行列及び異なるシンボルコンステレーションの標識化（すなわちシンボルインデックスとシンボルコンステレーション上のポイントとの間のマッピング）が、異なるプリコーディング技法によってなされることができ、それは異なる性能を有しうることが留意されるべきである。これは、システムの性能を最適化するために、コンステレーション標識化及びラテン方陣行列の選択を可能にする。

別の実施形態において、ｃ_３値は、以下のように規定されるバイナリ演算に従って決定されることができる：

ここで、Ｇは、

に等しく、ｃ_３列の値は、

の値を使用して計算されることができる。

ビットベクトルからシンボルベクトルへのマッピングが完了されると、すべての３４の出力シンボルベクトル、

は、互いにグループ化され、１０２のデータサブキャリアにマップされる。

図３は、本発明の一実施形態により実現されるプリコーディング技法の性能を示すシミュレーション結果を示す。シミュレーションにおいて、１０２のデータサブキャリアが、使用されている。すべてのデータサブキャリアチャネルがi.i.dレイリーフェージングチャネルであるという前提の下、プリコーディング（「ＭＳＪＭプリコーディング」）は、予め規定されたラテン行列及びグレイＱＡＭ標識化の組み合わせを使用して行われる。理解できるように、（ＭＳＪＭプリコーディングに対する）ＭＳＪＭ復号化の利得（曲線３１０によって示される）は、１６ＱＡＭによる通常のＤＣＭプリコーディングの利得（曲線３２０によって示される）より良い。簡略化されたプリコーディング／プリデコーディング技法を使用することは、ＭＳＪＭプリコーディングより低い利得性能（曲線３３０によって示される）をもたらす。しかしながら、プリデコーディングは、より低い複雑さをもつ。本発明の技法は、良好な性能及び複雑さのトレードオフを有することが理解されるであろう。

図４は、本発明の一実施形態により実現される多重サブキャリア協調変調（ＭＳＪＭ）プリコーディングを実施する方法を記述する非限定的なフローチャート４００を示す。Ｓ４１０において、入力情報ビットは、ビットブロックにグループ化され、ブロックの各々は、複数のｎ＊ｇビットを有する。パラメータ「ｎ」は、利用可能なサブキャリアの数であり、「ｇ」は、１キャリア当たりの送信されるべきビット数である。Ｓ４２０において、ビットブロックは、ビットベクトルに変換される。ビットベクトルの数は、データサブキャリアの数を、協調的にプリコードされるサブキャリアの数で除算したものに等しく、すなわちｎ／ｍである。Ｓ４３０において、各々のビットベクトルは、複数のｍシンボルを含むシンボルベクトルにマップされる。好適な実施形態において、マッピングは、２^ｇ＊ｍ行及びｍ列を有するルックアップテーブルを使用して実施される。

ルックアップテーブルを構成するために、まず、Ｑ^ｍ−１行及びｍ列を有するテーブルが、生成される。パラメータＱは、コンステレーションサイズであり、以下の式を満たす最小の整数のサイズであるように決定される：

第１の「ｍ−１」列の値は、詳しく上述された技法の１つを使用してセットされる。次数Ｑのラテン（ｍ−１）超方格が、最後の（ｍ）列に（行ごとに）挿入される。ルックアップテーブルを構成する際の最終ステップは、２^ｇ＊ｍの異なる行を有するようにＱ^ｍ−１×ｍテーブルから選択することを含む。

Ｓ４４０において、シンボルベクトルは、「ｎ」データサブキャリアに変調され、送信される。ＭＳＪＭプリコーディングは、改善された利得性能及び最小シンボルコンステレーション拡張とともに、送信のデータレートを増大することを可能にすることが理解される。

前述の詳細な説明は、本発明がとりうる多くの形態のうちの幾つかを示している。前述の詳細な説明は、本発明の規定に対する制限としてではなく、本発明がとりうる選択された形態の説明として理解されることが意図される。本発明の範囲を規定することが意図されるのは、請求項のみであり、請求項は、それと等価なものを含む。

最も好適には、本発明の原理は、ハードウェア、ファームウェア及びソフトウェアの組み合わせとして実現される。更に、ソフトウェアは、好適には、プログラム記憶ユニット又はコンピュータ可読媒体上に実体的に具体化されるアプリケーションプログラムとして実現される。アプリケーションプログラムは、任意の適切なアーキテクチャを有するマシンにアップロードされることができ、そのマシンによって実行されることができる。好適には、マシンは、例えば１又は複数の中央処理ユニット（「ＣＰＵ」）、メモリ及び入力／出力インタフェースのようなハードウェアを有するコンピュータプラットフォーム上でインプリメントされる。コンピュータプラットフォームは更に、オペレーティングシステム及びマイクロ命令コードを含むことができる。本明細書に記述されるさまざまなプロセス及び機能は、そのようなコンピュータ又はプロセッサが明示的に示されているかどうかによらず、ＣＰＵによって実行されることができるマイクロ命令コードの一部又はアプリケーションプログラムの一部又はその任意の組み合わせのいずれかでありうる。更に、例えば付加のデータ記憶ユニット及び印刷ユニットのようなさまざまな他の周辺ユニットが、コンピュータプラットフォームに接続されることができる。

Claims (8)

1. 多重サブキャリア協調変調プリコーディングを実施する方法であって、
   入力情報ビットをビットブロックにグループ化するステップと、
   前記ビットブロックをビットベクトルに変換するステップであって、各ビットベクトルが複数のｍ＊ｇビットを含み、ここで、ｍは、協調的にプリコードされるサブキャリアの数に等しく、ｇは、１サブキャリア当たり送信されるべきビット数である、ステップと、
   ルックアップテーブルを使用して前記ビットベクトルの各々をシンボルベクトルにマップするステップであって、各シンボルベクトルが複数のｍシンボルを含み、前記ルックアップテーブルの任意の２つの異なる行が少なくとも２シンボルの差を含む、ステップと、
   前記シンボルベクトルをデータサブキャリアに変調するステップと、
   を含み、前記ルックアップテーブルの列の値が、ラテン超方格、ラテン行列、ビットベクトルのビット値、バイナリ演算、非バイナリ演算及びコンステレーション標識化のうち少なくとも１つを使用して決定される、方法。
2. 最小コンステレーションサイズは、前記シンボルの前記変調がビットベクトル内のビット数の関数であることを必要とする、請求項１に記載の方法。
3. 前記ルックアップテーブルの行の数は、前記コンステレーションサイズの（ｍ−１）乗に等しく、前記ルックアップテーブルの列の数は、シンボルベクトルのシンボルの数に等しい、請求項２に記載の方法。
4. テーブルを生成するステップであって、前記テーブルの行及び列の数が、前記ルックアップテーブルの行及び列の数に等しい、ステップと、
   前記テーブルの第１のｍ−１列に値をセットすることによって、前記シンボルベクトルの第１のｍ−１シンボルのマッピング値を決定するステップと、
   前記テーブルの最後の列にラテン（ｍ−１）超方格を行ごとに挿入するステップと、
   前記ルックアップテーブルを構成するために異なる値を有する行を選択するステップであって、前記ルックアップテーブルの任意の２つの異なる行は少なくとも２シンボルの差を含む、ステップと、
   によって前記ルックアップテーブルを生成するステップを更に含む、請求項３に記載の方法。
5. 第１のｍ−１列の値は、ビットベクトルのビットの値、バイナリ演算、非バイナリ演算及びコンステレーション標識化のうちの少なくとも１つを使用して決定される、請求項４に記載の方法。
6. 多重サブキャリアジョイント変調プリコーディングを実施するためのコンピュータ実行可能コードを記憶したコンピュータ可読媒体であって、前記コンピュータ実行可能コードは、
   入力情報ビットをビットブロックにグループ化するステップと、
   前記ビットブロックをビットベクトルに変換するステップであって、各ビットベクトルが複数のｍ＊ｇビットを含み、ここで、ｍは、協調的にプリコードされるサブキャリアの数に等しく、ｇは、１サブキャリア当たり送信されるべきビット数である、ステップと、
   ルックアップテーブルを使用して前記ビットベクトルの各々をシンボルベクトルにマップするステップであって、各シンボルベクトルが複数のｍシンボルを含み、前記ルックアップテーブルの任意の２つの異なる行が少なくとも２シンボルの差を含む、ステップと、
   前記シンボルベクトルをデータサブキャリアに変調するステップと、
   をコンピュータに実行させるものであり、前記ルックアップテーブルの列の値が、ラテン超方格、ラテン行列、ビットベクトルのビット値、バイナリ演算、非バイナリ演算及びコンステレーション標識化のうち少なくとも１つを使用して決定される、コンピュータ可読媒体。
7. 多重サブキャリアジョイント変調プリコーディングを実施するためのＯＦＤＭ送信機であって、
   ビットブロックをビットベクトルに変換する第１の直列並列変換器であって、各ビットベクトルが複数のｍ＊ｇビットを含み、ここで、ｍは、協調的にプリコードされるサブキャリアの数に等しく、ｇは、１サブキャリア当たり送信されるべきビット数である、第１の直列並列変換器と、
   ルックアップテーブルを使用して前記ビットベクトルの各々をシンボルベクトルにマップするプリコーダであって、各シンボルベクトルが複数のｍシンボルを含み、前記ルックアップテーブルの任意の２つの異なる行が少なくとも２シンボルの差を含む、プリコーダと、
   前記シンボルベクトルをグループ化し、前記シンボルベクトルをデータサブキャリアにマップする第２の直列並列変換器と、
   を有し、前記ルックアップテーブルの列の値が、ラテン超方格、ラテン行列、ビットベクトルのビット値、バイナリ演算、非バイナリ演算及びコンステレーション標識化のうち少なくとも１つを使用して決定される、ＯＦＤＭ送信機。
8. ワイヤレス媒体を通じて送信されるべき時間ドメイン信号を生成するＯＦＤＭ変調器を更に有する、請求項７に記載のＯＦＤＭ送信機。

Images