JP5328007B2 - Piezoelectric element and manufacturing method thereof - Google Patents

Piezoelectric element and manufacturing method thereof Download PDF

Info

Publication number
JP5328007B2
JP5328007B2 JP2007092587A JP2007092587A JP5328007B2 JP 5328007 B2 JP5328007 B2 JP 5328007B2 JP 2007092587 A JP2007092587 A JP 2007092587A JP 2007092587 A JP2007092587 A JP 2007092587A JP 5328007 B2 JP5328007 B2 JP 5328007B2
Authority
JP
Japan
Prior art keywords
temperature
electrode layer
substrate
piezoelectric
piezoelectric element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007092587A
Other languages
Japanese (ja)
Other versions
JP2008251916A (en
Inventor
俊成 野田
久男 鈴木
尚樹 脇谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007092587A priority Critical patent/JP5328007B2/en
Publication of JP2008251916A publication Critical patent/JP2008251916A/en
Application granted granted Critical
Publication of JP5328007B2 publication Critical patent/JP5328007B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a piezoelectric element whose polarization fatigue is suppressed, and a manufacturing method thereof. <P>SOLUTION: The piezoelectric element of the present invention includes a substrate having a pair of opposed main surfaces, a lower electrode layer disposed on one main surface of the substrate, a piezoelectric layer disposed on the lower electrode layer, and an upper electrode layer disposed on the piezoelectric layer, the lower electrode layer being made of nickel acid lanthanum-based ceramics. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は、電気機械変換機能を有する圧電体素子とその製造方法に関する。   The present invention relates to a piezoelectric element having an electromechanical conversion function and a manufacturing method thereof.

ペロブスカイト型構造を有する酸化物誘電体薄膜は一般式ABOで表され、優れた強誘電性、圧電性、焦電性および電気光学特性を示し、各種センサやアクチュエータなど幅広いデバイスに有効な材料として注目されており、今後その利用範囲は急激に拡大していくと思われる。 An oxide dielectric thin film having a perovskite structure is represented by the general formula ABO 3 and exhibits excellent ferroelectricity, piezoelectricity, pyroelectricity, and electro-optical properties, and is an effective material for a wide range of devices such as various sensors and actuators. The range of use is expected to expand rapidly in the future.

ペロブスカイト型酸化物であるチタン酸ジルコン酸鉛(PZT:一般式Pb(ZrTi1−x)O(0<x<1))系セラミックスの薄膜は、高い圧電性を有することから、圧電センサや圧電アクチュエータなどの圧電体素子として利用されている。圧電センサは、強誘電性の圧電効果を利用したものである。強誘電体は内部に自発分極を有しており、その表面に正および負電荷を発生させる。大気中における定常状態では大気中の分子が持つ電荷と結合して中性状態になっている。この圧電体に外圧がかかると圧電体から圧力量に応じた電気信号を取り出すことができる。また、圧電アクチュエータも同様の原理を用いたもので、圧電体に電圧を印加するとその電圧に応じて圧電体が伸縮し、伸縮方向あるいはその方向に直行する方向に変位を生じさせることができる。 Since a thin film of lead zirconate titanate (PZT: general formula Pb (Zr x Ti 1-x ) O 3 (0 <x <1)) ceramic, which is a perovskite oxide, has high piezoelectricity, It is used as a piezoelectric element such as a sensor or a piezoelectric actuator. The piezoelectric sensor uses a ferroelectric piezoelectric effect. A ferroelectric has spontaneous polarization inside and generates positive and negative charges on its surface. In the steady state in the atmosphere, it is in a neutral state combined with the charge of the molecules in the atmosphere. When an external pressure is applied to the piezoelectric body, an electrical signal corresponding to the amount of pressure can be extracted from the piezoelectric body. The piezoelectric actuator also uses the same principle. When a voltage is applied to the piezoelectric body, the piezoelectric body expands and contracts in accordance with the voltage, and displacement can be generated in the expansion / contraction direction or a direction perpendicular to the direction.

PZT系セラミックスの薄膜は蒸着法、スパッタリング法(スパッタ法)、Chemical Vapor Deposition法(CVD法)等に代表される気相成長法、もしくは化学溶液法(CSD法:Chemical Solution Deposition法)、水熱合成法、酸化熱分解法等に代表される液相成長法を用いて作製が試みられている。この中で、CSD法は組成制御が容易で、再現性良く薄膜を作製しやすい、また製造設備に必要なコストが安く大量生産が可能という特徴がある。   A thin film of PZT-based ceramics can be formed by vapor deposition methods represented by vapor deposition, sputtering (sputtering), chemical vapor deposition (CVD), or the like, or chemical solution (CSD): hydrothermal. Fabrication has been attempted using a liquid phase growth method typified by a synthesis method, an oxidation thermal decomposition method, or the like. Among them, the CSD method is characterized by easy composition control, easy production of a thin film with good reproducibility, and low cost required for manufacturing equipment and mass production.

図7は従来の圧電体素子の構造を示す模式断面図である。従来の圧電体素子は、基板11と、この基板11上に配置した下部電極層12と、この下部電極層12上に配置した圧電体層13と、この圧電体層13上に配置した上部電極層14とを有する。基板11と下部電極層12との間には各々を密着させるための密着層15を配置している。基板11は、(100)面配向した単結晶シリコン(Si)層16と、これを熱酸化させて表面に形成したシリコン酸化物(SiO)層17とを有する。下部電極層12は白金(Pt)からなり、圧電体層13はチタン酸ジルコン酸鉛(PZT)からなり、上部電極層14は金(Au)からなり、密着層15はチタン(Ti)からなる。 FIG. 7 is a schematic cross-sectional view showing the structure of a conventional piezoelectric element. A conventional piezoelectric element includes a substrate 11, a lower electrode layer 12 disposed on the substrate 11, a piezoelectric layer 13 disposed on the lower electrode layer 12, and an upper electrode disposed on the piezoelectric layer 13. Layer 14. An adhesion layer 15 is disposed between the substrate 11 and the lower electrode layer 12 to adhere each of them. The substrate 11 includes a (100) -oriented single crystal silicon (Si) layer 16 and a silicon oxide (SiO 2 ) layer 17 formed on the surface by thermally oxidizing the layer. The lower electrode layer 12 is made of platinum (Pt), the piezoelectric layer 13 is made of lead zirconate titanate (PZT), the upper electrode layer 14 is made of gold (Au), and the adhesion layer 15 is made of titanium (Ti). .

この従来の圧電体素子をCSD法を用いて製造する方法として、例えば特許文献1の方法が提案されている。すなわち、Pb、Ti、Zrを含む複合アルコキシド溶液からなるPZT前駆体溶液をPtからなる下部電極層を形成した基板上に塗布して乾燥後、400〜450℃で有機物を熱分解し、昇温速度30℃/secで700℃、1分間の結晶化アニールをO雰囲気中で行うが、基板上への前駆体溶液の塗布から結晶化アニールまでを繰り返すことにより、複数のPZT層からなる圧電体層を作製する。ここで、2層目以降のPZT層が1層目のPZT層を核形成サイトとするため、この複数のPZT層からなる圧電体層の結晶配向性は、1層目のPZT層の結晶配向性に依存する。 As a method for manufacturing this conventional piezoelectric element using the CSD method, for example, the method of Patent Document 1 has been proposed. That is, after a PZT precursor solution made of a composite alkoxide solution containing Pb, Ti, and Zr is applied on a substrate on which a lower electrode layer made of Pt is formed and dried, the organic matter is thermally decomposed at 400 to 450 ° C. Crystallization annealing is performed at a rate of 30 ° C./sec at 700 ° C. for 1 minute in an O 2 atmosphere. By repeating the steps from application of the precursor solution on the substrate to crystallization annealing, piezoelectrics composed of a plurality of PZT layers are obtained. A body layer is produced. Here, since the second and subsequent PZT layers use the first PZT layer as a nucleation site, the crystal orientation of the piezoelectric layer composed of the plurality of PZT layers is the crystal orientation of the first PZT layer. Depends on gender.

特開平11−220185号公報JP-A-11-220185

上記の従来の圧電体素子では、下部電極層12としてPtを用いているが、分極反転の繰り返しにより密着層15であるTiが拡散し、圧電特性が疲労するという問題点を有していた。
In the above-described conventional piezoelectric element, Pt is used as the lower electrode layer 12, but there is a problem that Ti as the adhesion layer 15 diffuses due to repeated polarization inversion, and the piezoelectric characteristics are fatigued.

本発明は上記問題点を解決し、分極反転を繰り返しても圧電特性の疲労を抑制した圧電体素子およびその製造方法を提供することを目的とした。   An object of the present invention is to solve the above-mentioned problems and to provide a piezoelectric element that suppresses fatigue of piezoelectric characteristics even when polarization inversion is repeated and a method for manufacturing the same.

上記目的を達成するために本願発明者らは鋭意検討した結果、下部電極層にニッケル酸ランタン系セラミックスを用いることにより、基板および圧電体層が下部電極層へ拡散することを防止できることを見出して本発明を完成させたものである。
すなわち、本発明の圧電体素子は、一対の対向する主面を有する基板と、前記基板の一方の主面上に配置した下部電極層と、前記下部電極層上に配置した圧電体層と、前記圧電体層上に配置した上部電極層とを有し、前記下部電極層は、ニッケル酸ランタン系セラミックスであって擬立方晶系の(100)面に優先配向したペロブスカイト型酸化物からなり、前記圧電体層は、チタン酸ジルコン酸鉛系セラミックスであって菱面体晶系または正方晶系の(001)面に優先配向したペロブスカイト型酸化物からなり、前記基板はSiからなり、前記基板の他方の主面の少なくとも一部には少なくとも1つの凹部を設けてなり、前記凹部は、その最深部と前記基板の一方の主面との間の距離で規定される対向厚み(t)を有し、前記対向厚み(t)の前記基板の厚み(T)に対する比(t/T)が0.4以下であることを特徴とする。
As a result of intensive studies by the inventors of the present invention in order to achieve the above object, it has been found that the substrate and the piezoelectric layer can be prevented from diffusing into the lower electrode layer by using lanthanum nickelate ceramics for the lower electrode layer. The present invention has been completed.
That is, the piezoelectric element of the present invention includes a substrate having a pair of opposing main surfaces, a lower electrode layer disposed on one main surface of the substrate, a piezoelectric layer disposed on the lower electrode layer, An upper electrode layer disposed on the piezoelectric layer, and the lower electrode layer is a lanthanum nickelate ceramic and is made of a perovskite oxide preferentially oriented in the (100) plane of the pseudo cubic system, The piezoelectric layer is made of a lead zirconate titanate ceramic and is made of a perovskite oxide preferentially oriented in a rhombohedral or tetragonal (001) plane, the substrate is made of Si , At least one concave portion is provided in at least a part of the other main surface, and the concave portion has an opposing thickness (t) defined by a distance between the deepest portion and one main surface of the substrate. And the opposing thickness ( A ratio to the thickness of the substrate (T) in) (t / T) is equal to or less than 0.4.

また、本発明において、下部電極層には、ニッケル酸ランタン系セラミックスであって擬立方晶系の(100)面に優先配向したペロブスカイト型酸化物を用いることもできる。   In the present invention, the lower electrode layer may be a lanthanum nickelate ceramic and a perovskite oxide preferentially oriented in a pseudo cubic (100) plane.

また、圧電体層には、チタン酸ジルコン酸鉛系セラミックスを用いることができる。   The piezoelectric layer can be made of lead zirconate titanate ceramics.

また、圧電体層には、チタン酸ジルコン酸鉛系セラミックスであって菱面体晶系または正方晶系の(001)面に優先配向したペロブスカイト型酸化物を用いることもできる。   The piezoelectric layer may also be a perovskite oxide made of lead zirconate titanate ceramic and preferentially oriented in the rhombohedral or tetragonal (001) plane.

また、圧電体層として、液相成長法により形成したものを用いることもできる。   Also, a piezoelectric layer formed by a liquid phase growth method can be used.

また、下部電極層には、ニッケル酸ランタン系セラミックスであって擬立方晶系の(100)面に優先配向したペロブスカイト型酸化物を用い、圧電体層には、チタン酸ジルコン酸鉛系セラミックスであって菱面体晶系または正方晶系の(001)面に優先配向したペロブスカイト型酸化物を用いることもできる。   The lower electrode layer is made of lanthanum nickelate ceramics and a perovskite oxide preferentially oriented in the pseudo cubic (100) plane, and the piezoelectric layer is made of lead zirconate titanate ceramics. A perovskite oxide preferentially oriented in the rhombohedral or tetragonal (001) plane can also be used.

また、本発明の圧電体素子の製造方法は、少なくとも、対向する一対の主面を有する基板の一方の主面の少なくとも一部に少なくとも1つの凹部を設ける工程と、前記基板の他方の主面上にニッケル酸ランタン系セラミックスからなる下部電極層を形成する工程と、前記下部電極層上に圧電体層を形成する工程と、前記圧電体層上に上部電極層を形成する工程と、を有することを特徴とする。
The method for manufacturing a piezoelectric element according to the present invention includes a step of providing at least one concave portion in at least a part of one main surface of a substrate having a pair of opposed main surfaces, and the other main surface of the substrate. Forming a lower electrode layer made of lanthanum nickelate-based ceramics; forming a piezoelectric layer on the lower electrode layer; and forming an upper electrode layer on the piezoelectric layer. It is characterized by that.

本発明の製造方法においては、下部電極層を形成する工程を、ニッケル酸ランタン系セラミックスであって擬立方晶系の(100)面に優先配向したペロブスカイト型酸化物からなる電極層を形成する工程とし、圧電体層を形成する工程を、チタン酸ジルコン酸鉛系セラミックスであって菱面体晶系または正方晶系の(001)面に優先配向したペロブスカイト型酸化物からなる圧電体層を形成する工程とすることができる。   In the production method of the present invention, the step of forming the lower electrode layer is a step of forming an electrode layer made of a perovskite oxide that is a lanthanum nickelate ceramic and is preferentially oriented in the (100) plane of the pseudo cubic system. The step of forming the piezoelectric layer is to form a piezoelectric layer made of a perovskite oxide that is preferentially oriented in the rhombohedral or tetragonal (001) plane of a lead zirconate titanate ceramic. It can be a process.

また、圧電体層を液相成長法により形成することもできる。   The piezoelectric layer can also be formed by a liquid phase growth method.

また、下部電極層を形成する工程は、少なくとも、ランタンおよびニッケルの有機金属化合物または無機金属化合物を含む前駆体溶液を基板上に塗布する塗布工程と、得られた塗膜を焼成する焼成工程とを含むこともできる。   The step of forming the lower electrode layer includes at least a coating step of applying a precursor solution containing an organometallic compound or an inorganic metal compound of lanthanum and nickel on a substrate, and a firing step of firing the obtained coating film. Can also be included.

また、焼成工程が、乾燥工程と仮焼成工程と結晶化工程とを含み、乾燥工程の温度を前駆体溶液中の有機物が熱分解を開始する温度よりも低くし、仮焼成工程の温度を前駆体溶液中の有機物が熱分解を開始する温度以上で、かつ有機物が熱分解して前駆体の結晶化が進行する温度よりも低くし、結晶化工程の温度を前駆体の結晶化が進行する温度以上で、かつ結晶化した前駆体が分解する温度より低くすることができる。   Further, the baking step includes a drying step, a preliminary baking step, and a crystallization step, and the temperature of the drying step is set lower than the temperature at which the organic matter in the precursor solution starts thermal decomposition, and the temperature of the temporary baking step is set as the precursor. The temperature of the crystallization process is higher than the temperature at which the organic matter in the body solution is higher than the temperature at which thermal decomposition starts and lower than the temperature at which the organic matter is thermally decomposed and crystallization of the precursor proceeds. The temperature can be higher than the temperature and lower than the temperature at which the crystallized precursor is decomposed.

また、乾燥工程の温度を100℃を超えて200℃未満とし、仮焼成工程の温度を200℃以上500℃未満とし、結晶化工程の温度を500℃以上750℃以下とすることができる。   Moreover, the temperature of a drying process can be over 100 degreeC and less than 200 degreeC, the temperature of a temporary baking process can be 200 to 500 degreeC, and the temperature of a crystallization process can be 500 to 750 degreeC.

本発明によれば、下部電極層にランタン酸ニッケル系セラミックスを用いることにより、基板および圧電体層が下部電極層へ拡散することを防止できるので、分極反転の繰り返しによっても圧電特性が疲労することのない圧電体素子を提供することができる。   According to the present invention, by using nickel lanthanum ceramics for the lower electrode layer, it is possible to prevent the substrate and the piezoelectric layer from diffusing into the lower electrode layer, so that the piezoelectric characteristics are fatigued even by repeated polarization inversion. It is possible to provide a piezoelectric element without the above.

以下、本発明の実施の形態について図面を用いて説明するが、本発明は以下の実施の形態に限定されるものではない。
実施の形態1.
図1は、本発明の実施の形態1における圧電体素子の断面図である。圧電体素子は、Siからなる基板1と、この基板1上に形成されたニッケル酸ランタンから成る下部電極層2と、下部電極層2上に形成された圧電体層3と、圧電体層3上に形成された上部電極層4とから構成されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention is not limited to the following embodiments.
Embodiment 1 FIG.
FIG. 1 is a cross-sectional view of the piezoelectric element according to Embodiment 1 of the present invention. The piezoelectric element includes a substrate 1 made of Si, a lower electrode layer 2 made of lanthanum nickelate formed on the substrate 1, a piezoelectric layer 3 formed on the lower electrode layer 2, and a piezoelectric layer 3 The upper electrode layer 4 is formed on the upper electrode layer 4.

基板1には、Si、SiOを始め、金属、合金等、作製するデバイスに応じた様々な材料を選択できる。好ましくは(100)面に配向したSiからなる単結晶基板を用いることができる。 Various materials can be selected for the substrate 1 according to the device to be manufactured, such as Si, SiO 2 , metals, alloys, and the like. Preferably, a single crystal substrate made of Si oriented in the (100) plane can be used.

下部電極層2にはニッケル酸ランタン(化学式LaNiO)(以下、LNOという。)系セラミックスを用いることができる。本発明に用いるLNO系セラミックスは、このLNOを主成分とするセラミックスであって、LNOのみならず、ニッケルの一部を他の金属で置換したセラミックスも含まれる。他の金属には、鉄、アルミニウム、マンガン、そしてコバルトからなる群から選択された少なくとも1種の金属が含まれる。例えば、LaNiO−LaFeO、LaNiO−LaAlO、LaNiO−LaMnO、LaNiO−LaCoOを挙げることができる。また、必要に応じて、2種以上の金属で置換したものを用いることもできる。好ましいLNO系セラミックスは、LNOである。 For the lower electrode layer 2, lanthanum nickelate (chemical formula LaNiO 3 ) (hereinafter referred to as LNO) based ceramics can be used. The LNO-based ceramic used in the present invention is a ceramic mainly composed of this LNO, and includes not only LNO but also a ceramic in which a part of nickel is replaced with another metal. The other metal includes at least one metal selected from the group consisting of iron, aluminum, manganese, and cobalt. Examples thereof include LaNiO 3 —LaFeO 3 , LaNiO 3 —LaAlO 3 , LaNiO 3 —LaMnO 3 , and LaNiO 3 —LaCoO 3 . Moreover, what was substituted with 2 or more types of metals can also be used as needed. A preferred LNO ceramic is LNO.

ここで、LNOはRcの空間群を持ち、菱面体に歪んだペロブスカイト型構造(菱面体晶系:a0=5.461Å(a0=ap)、α=60°、擬立方晶系:a0=3.84Å)を有し、抵抗率が1×10−3(Ω・cm、300K)で、金属的電気伝導性を有する酸化物であって、温度を変化させても金属−絶縁体転移が起こらない。 Here, LNO has a space group of Rc and is a rhombohedral-distorted perovskite structure (rhombohedral crystal system: a0 = 5.461Å (a0 = ap), α = 60 °, pseudocubic system: a0 = 3 .84 cm), a resistivity of 1 × 10 −3 (Ω · cm, 300 K), and an oxide having metallic electrical conductivity, and the metal-insulator transition occurs even when the temperature is changed. Absent.

また、圧電体層3には、PZT系セラミックスを用いることができる。本発明に用いるPZT系セラミックスには、一般式Pb(ZrTi1−x)O(0<x<1))で表されるPZTのみならず、PZTを主成分とし、Sr、Nb、そしてAlからなる群から選択された少なくとも1種の金属を微量添加したものも含まれる。また、マグネシウムニオブ酸鉛(PMN)や亜鉛ニオブ酸鉛(PZN)を含むものも含まれる。好ましいPZT系セラミックスは、PZTである。 For the piezoelectric layer 3, PZT ceramics can be used. The PZT ceramics used in the present invention include not only PZT represented by the general formula Pb (Zr x Ti 1-x ) O 3 (0 <x <1)) but also PZT as a main component, and Sr, Nb, And what added the trace amount of at least 1 sort (s) of metal selected from the group which consists of Al is also contained. Also included are those containing lead magnesium niobate (PMN) and lead zinc niobate (PZN). A preferred PZT ceramic is PZT.

ここで、PZTのZr/Ti組成は、好ましくは、Zr/Ti=30/70〜70/30、さらに好ましくは、Zr/Ti=40/60〜60/40である。好ましくは、正方晶系と菱面体晶系との境界(モルフォトロピック相境界) 付近の組成(Zr/Ti=53/47)を用いることができる。また、圧電体層3の膜厚は、0.5〜5.0μmの範囲であれば、特に限定されない。   Here, the Zr / Ti composition of PZT is preferably Zr / Ti = 30/70 to 70/30, and more preferably Zr / Ti = 40/60 to 60/40. Preferably, a composition (Zr / Ti = 53/47) near the boundary between the tetragonal system and the rhombohedral system (morphotropic phase boundary) can be used. The film thickness of the piezoelectric layer 3 is not particularly limited as long as it is in the range of 0.5 to 5.0 μm.

また、上部電極層4には、金属、その金属の合金、その金属を含む導電性金属酸化物等の導電性材料を用いることができる。その金属には、金、銀、白金、イリジウム、そしてルテニウムからなる群から選択された1種の金属を用いることができるが、金が好ましい。また、上部電極層4の膜厚は、0.1〜0.4μmの範囲であれば、特に限定されない。   For the upper electrode layer 4, a conductive material such as a metal, an alloy of the metal, or a conductive metal oxide containing the metal can be used. The metal can be one metal selected from the group consisting of gold, silver, platinum, iridium, and ruthenium, with gold being preferred. Moreover, the film thickness of the upper electrode layer 4 will not be specifically limited if it is the range of 0.1-0.4 micrometer.

次に、上記の圧電体素子の製造方法について説明する。
1.基板の準備
まず、Si(100)の基板を準備する。
Next, a method for manufacturing the piezoelectric element will be described.
1. Preparation of substrate First, a substrate of Si (100) is prepared.

2.下地電極の作製
LNO系セラミックスから成る下地電極は、スパッタリング法等の気相成長法や、CSD法、水熱合成法、酸化熱分解法等の液相成長法を用いて形成することができるが、気相成長法に比べ製造コストの低減が可能な液相成長法を用いることが好ましい。さらに好ましくはCSD法である。CSD法に特に制限はなく、LNO前駆体溶液を基板に塗布し、その塗膜の熱分解を行い、そしてLNOの結晶化を行う方法であれば本発明に用いることができる。
2. Fabrication of the base electrode The base electrode made of LNO ceramics can be formed using a vapor phase growth method such as a sputtering method, or a liquid phase growth method such as a CSD method, a hydrothermal synthesis method, or an oxidation thermal decomposition method. It is preferable to use a liquid phase growth method capable of reducing the manufacturing cost as compared with the vapor phase growth method. The CSD method is more preferable. The CSD method is not particularly limited, and any method can be used in the present invention as long as the LNO precursor solution is applied to a substrate, the coating is thermally decomposed, and LNO is crystallized.

以下にCSD法を用いた下地電極の作製方法の一例について説明する。
(LNO前駆体溶液の調製)
出発原料としては、硝酸ランタン六水和物と酢酸ニッケル四水和物を用い、溶媒としては、2−メトキシエタノールと2−アミノエタノールを用いることができる。2−メトキシエタノールはわずかに水分を含んでいるため、あらかじめモレキュラーシーブ0.3nmを用いて水分を除去することが好ましい。
Hereinafter, an example of a method for manufacturing a base electrode using the CSD method will be described.
(Preparation of LNO precursor solution)
As starting materials, lanthanum nitrate hexahydrate and nickel acetate tetrahydrate can be used, and as the solvent, 2-methoxyethanol and 2-aminoethanol can be used. Since 2-methoxyethanol contains a slight amount of water, it is preferable to remove the water beforehand using a molecular sieve of 0.3 nm.

硝酸ランタン六水和物(La(NO・6HO)をビーカーに採り、水和物の除去のため150℃で1時間以上乾燥させる。次に室温まで冷却の後2−メトキシエタノールを加えて、室温で3時間攪拌することで、硝酸ランタンを溶解させる(溶液A)。 Take lanthanum nitrate hexahydrate (La (NO 3) 3 · 6H 2 O) in a beaker, and dried over 1 hour at 0.99 ° C. for the removal of hydrates. Next, 2-methoxyethanol is added after cooling to room temperature, and lanthanum nitrate is dissolved by stirring at room temperature for 3 hours (solution A).

また、酢酸ニッケル四水和物((CHCOO)Ni・4HO)を別のセパラブルフラスコに採り、水和物の除去のため150℃で1時間乾燥の後、200℃で1時間、計2時間乾燥させる。次に、2−メトキシエタノールおよび2−アミノエタノールを加え、110℃で30分間攪拌する(溶液B)。 Also, nickel acetate tetrahydrate ((CH 3 COO) 2 Ni · 4H 2 O) was taken in another separable flask, dried at 150 ° C. for 1 hour to remove the hydrate, and then at 200 ° C. for 1 hour. Allow to dry for a total of 2 hours. Next, 2-methoxyethanol and 2-aminoethanol are added and stirred at 110 ° C. for 30 minutes (solution B).

溶液Bを室温まで冷却後、溶液Aを溶液Bが入っているセパラブルフラスコに投入する。これらの混合液を室温で3時間攪拌することにより、LNO前駆体溶液を調製する。   After cooling the solution B to room temperature, the solution A is put into a separable flask containing the solution B. By stirring these mixed liquids at room temperature for 3 hours, an LNO precursor solution is prepared.

(LNO塗膜の焼成)
LNO塗膜の焼成は、塗膜の乾燥工程と、塗膜を熱分解させる仮焼成工程と、LNOの結晶化工程とから構成することができる。
(Baking of LNO coating)
The firing of the LNO coating film can be composed of a coating film drying process, a temporary firing process for thermally decomposing the coating film, and a LNO crystallization process.

まず、LNO前駆体溶液を、スピンコート法等の塗布手段を用いて基板上に塗布する。そのスピンコートを行う条件としては、例えば、回転数3500rpmで30秒とすることができる。   First, the LNO precursor solution is applied onto the substrate using an application means such as a spin coat method. The conditions for performing the spin coating can be, for example, 30 seconds at a rotational speed of 3500 rpm.

(1)乾燥工程
次に、前駆体溶液中の物理吸着水分の除去を目的として、塗膜の乾燥を行う。温度は100℃を超えて200℃未満であることが望ましい。これは、200℃以上では前駆体溶液中の残留有機成分の分解が開始するためであり、作製した膜中への水分の残留を防止するためである。例えば、150℃で10分間乾燥を行う。
(1) Drying process Next, the coating film is dried for the purpose of removing physically adsorbed moisture in the precursor solution. The temperature is desirably greater than 100 ° C. and less than 200 ° C. This is because decomposition of residual organic components in the precursor solution starts at 200 ° C. or higher, and prevents moisture from remaining in the produced film. For example, drying is performed at 150 ° C. for 10 minutes.

(2)仮焼成工程
その後、200℃以上500℃未満の温度で塗膜の熱分解を行う。500℃以上では乾燥した前駆体溶液の結晶化が大きく進行するため好ましくなく、また200℃より低いと作製した膜中へ有機成分が残留し易くなるためである。例えば、350℃で10分間の熱処理を行う。
(2) Temporary firing step Thereafter, the coating film is thermally decomposed at a temperature of 200 ° C or higher and lower than 500 ° C. When the temperature is 500 ° C. or higher, crystallization of the dried precursor solution proceeds greatly, which is not preferable. When the temperature is lower than 200 ° C., an organic component tends to remain in the manufactured film. For example, heat treatment is performed at 350 ° C. for 10 minutes.

(3)LNOの結晶化工程
結晶化温度は500℃以上750℃以下が好ましい。急速加熱炉(RTA:Rapid Thermal Annealing)を用いて急速加熱し、結晶化を行う。例えば、700℃で5分、昇温速度は200℃/minとすることができる。
(3) LNO crystallization step The crystallization temperature is preferably 500 ° C or higher and 750 ° C or lower. Crystallization is performed by rapid heating using a rapid thermal annealing (RTA). For example, the heating rate can be 200 ° C./min at 700 ° C. for 5 minutes.

なお、LNO前駆体溶液の基板上への塗布、乾燥、そして仮焼成を1サイクルとして、そのサイクルを複数回繰り返して所望の膜厚と得、その後、結晶化を行うことが好ましい。   In addition, it is preferable that the coating of the LNO precursor solution on the substrate, drying, and pre-baking be one cycle, the cycle is repeated a plurality of times to obtain a desired film thickness, and then crystallization is performed.

3.圧電体層の作製
PZT系セラミックスからなる圧電体層は、スパッタリング法等の気相成長法や、CSD法、水熱合成法、酸化熱分解法等の液相成長法を用いて作製することができるが、気相成長法に比べ製造コストの低減が可能な液相成長法を用いることが好ましい。さらに好ましくはCSD法である。CSD法に特に制限はなく、PZT前駆体溶液を基板に塗布し、熱分解を行ってPZTの結晶化を行う方法であれば本発明に用いることができる。
3. Production of Piezoelectric Layer A piezoelectric layer made of PZT-based ceramics can be produced using a vapor phase growth method such as a sputtering method, or a liquid phase growth method such as a CSD method, a hydrothermal synthesis method, or an oxidation thermal decomposition method. However, it is preferable to use a liquid phase growth method capable of reducing the manufacturing cost as compared with the vapor phase growth method. The CSD method is more preferable. There is no particular limitation on the CSD method, and any method can be used in the present invention as long as it is a method in which a PZT precursor solution is applied to a substrate and pyrolyzed to crystallize PZT.

以下にCSD法を用いた圧電体層の作製方法の一例について説明する。
(PZT前駆体溶液の調製)
本調製方法には溶媒としてエタノールを用いるが、エタノール中の水分による金属アルコキシドの加水分解を防止するため、予め脱水処理を行った無水エタノールを用いる。まず、Pb前駆体溶液の出発原料として、酢酸鉛(II)三水和物(Pb(OCOCH・3HO)を用いる。これをセパラブルフラスコに採り、水和物の除去のため150℃で2時間以上乾燥させる。次に無水エタノールを加えて溶解し、78℃で4時間還流させ、Pb前駆体溶液を作製する。Ti−Zr前駆体溶液を調製する出発原料としては、チタンイソプロポキシド(Ti(OCH(CH)とジルコンノルマルプロポキシド(Zr(OCHCHCH)を用いる。こちらも別のセパラブルフラスコに採り、無水エタノールを加えて溶解し、78℃で4時間還流することで、Ti−Zr前駆体溶液を作製する。Ti/Zr比は、例えばモル比がTi/Zr=47/53となるように秤量する。このTi−Zr前駆体溶液をPb前駆体溶液に混合する。このとき、Pb成分を化学量論組成(Pb(Zr0.53,Ti0.47)O)に対し20mol%過剰とすることが好ましい。これは、アニール時の鉛成分の揮発による不足分を補うためである。この混合溶液を78℃で4時間還流し、安定化剤としてアセチルアセトンを金属陽イオンの総量に対して0.5mol等量加え、さらに78℃で1時間還流することでPZT前駆体溶液を調製することができる。
An example of a method for manufacturing a piezoelectric layer using the CSD method will be described below.
(Preparation of PZT precursor solution)
In this preparation method, ethanol is used as a solvent. In order to prevent hydrolysis of the metal alkoxide by water in ethanol, anhydrous ethanol that has been subjected to dehydration treatment in advance is used. First, lead acetate (II) trihydrate (Pb (OCOCH 3 ) 2 .3H 2 O) is used as a starting material for the Pb precursor solution. This is taken into a separable flask and dried at 150 ° C. for 2 hours or more to remove the hydrate. Next, absolute ethanol is added and dissolved, and refluxed at 78 ° C. for 4 hours to prepare a Pb precursor solution. As starting materials for preparing the Ti-Zr precursor solution, titanium isopropoxide (Ti (OCH (CH 3 ) 2 ) 4 ) and zircon normal propoxide (Zr (OCH 2 CH 2 CH 3 ) 4 ) are used. This is also taken in another separable flask, dissolved by adding absolute ethanol, and refluxed at 78 ° C. for 4 hours to prepare a Ti—Zr precursor solution. The Ti / Zr ratio is weighed so that, for example, the molar ratio is Ti / Zr = 47/53. This Ti—Zr precursor solution is mixed with the Pb precursor solution. At this time, the stoichiometric composition of Pb component (Pb (Zr 0.53, Ti 0.47 ) O 3) is preferably set to 20 mol% excess with respect to. This is to compensate for the shortage due to volatilization of the lead component during annealing. The mixed solution is refluxed at 78 ° C. for 4 hours, 0.5 mol equivalent of acetylacetone as a stabilizer is added to the total amount of metal cations, and further refluxed at 78 ° C. for 1 hour to prepare a PZT precursor solution. be able to.

(PZT前駆体塗膜の焼成)
PZT塗膜の焼成は、塗膜の乾燥工程と、塗膜を熱分解させる仮焼成工程と、PZTの結晶化工程とから構成することができる。
(Baking of PZT precursor coating)
The firing of the PZT coating film can be composed of a coating film drying process, a preliminary firing process for thermally decomposing the coating film, and a PZT crystallization process.

まず、PZT前駆体溶液をスピンコート法等の公知の塗布手段を用いて下地電極上に塗布する。そのスピンコートを行う条件としては、例えば、回転数2500rpmで30秒を用いることができる。   First, the PZT precursor solution is coated on the base electrode using a known coating means such as a spin coating method. As conditions for performing the spin coating, for example, 30 seconds can be used at a rotational speed of 2500 rpm.

(1)乾燥工程
乾燥は前駆体溶液中の物理吸着水分の除去を目的としたものであり、温度は100℃を超えて200℃未満であることが望ましい。これは、200℃以上では前駆体溶液中の残留有機成分の分解が開始するためであり、作製した膜中への水分の残留を防止するためである。例えば、115℃で10分間乾燥する。
(1) Drying process The drying is intended to remove physically adsorbed moisture in the precursor solution, and the temperature is desirably higher than 100 ° C and lower than 200 ° C. This is because decomposition of residual organic components in the precursor solution starts at 200 ° C. or higher, and prevents moisture from remaining in the produced film. For example, it is dried at 115 ° C. for 10 minutes.

(2)仮焼成工程
その後、200℃以上500℃未満の温度で塗膜の熱分解を行う。500℃以上では乾燥した前駆体溶液の結晶化が大きく進行するため好ましくなく、また200℃より低いと作製した膜中へ有機成分が残留し易くなるためである。例えば、350℃で10分間の熱処理を行う。
(2) Temporary firing step Thereafter, the coating film is thermally decomposed at a temperature of 200 ° C or higher and lower than 500 ° C. When the temperature is 500 ° C. or higher, crystallization of the dried precursor solution proceeds greatly, which is not preferable. When the temperature is lower than 200 ° C., an organic component tends to remain in the manufactured film. For example, heat treatment is performed at 350 ° C. for 10 minutes.

(3)PZTの結晶化工程
結晶化温度は500℃以上750℃以下が望ましい。750℃よりも大きいと、成膜時に膜中に含まれるPbが蒸発することにより不足し、結晶性が低下し、500℃よりも低いと結晶化が不十分だからである。急速加熱炉を用いて急速加熱し、結晶化を行う。例えば、650℃で5分とし、昇温速度は200℃/minとすることができる。
(3) Crystallization step of PZT The crystallization temperature is desirably 500 ° C. or higher and 750 ° C. or lower. When the temperature is higher than 750 ° C., Pb contained in the film evaporates at the time of film formation, resulting in insufficient crystallinity. When the temperature is lower than 500 ° C., crystallization is insufficient. Crystallization is performed by rapid heating using a rapid heating furnace. For example, the temperature can be raised at 650 ° C. for 5 minutes and the temperature rising rate can be 200 ° C./min.

なお、PZT前駆体溶液の下部電極層上への塗布、乾燥、そして仮焼成を1サイクルとし、そのサイクルを複数回繰り返して所望の膜厚を得、急速加熱し、結晶化を行うことが好ましい。   In addition, it is preferable to perform application | coating on the lower electrode layer of a PZT precursor solution, drying, and pre-baking as 1 cycle, and repeating the cycle in multiple times to obtain a desired film thickness, rapid heating, and performing crystallization. .

また、PZT前駆体溶液の下部電極層上への塗布、乾燥、仮焼成、そして結晶化を1サイクルとし、そのサイクルを複数回繰り返して所望の膜厚を得る方法を用いることもできる。   Alternatively, a method in which a PZT precursor solution is applied on the lower electrode layer, dried, pre-baked, and crystallized as one cycle and the cycle is repeated a plurality of times to obtain a desired film thickness can be used.

4.上部電極の作製
次に、圧電体層3上に、例えば金から成る上部電極層4を形成する。上部電極層4の形成方法については、イオンビーム蒸着法、抵抗加熱蒸着法、スパッタ法等を用いることができる。
4). Production of upper electrode Next, the upper electrode layer 4 made of, for example, gold is formed on the piezoelectric layer 3. As a method for forming the upper electrode layer 4, an ion beam evaporation method, a resistance heating evaporation method, a sputtering method, or the like can be used.

本実施の形態によれば、下部電極層にLNOを用いることにより、白金を用いた場合に比べ、基板および圧電体層が下部電極層に拡散するのを抑制することができる。これにより、圧電体素子の圧電定数d31として、−80pC/N程度の非常に高い値を得ることができる。   According to the present embodiment, by using LNO for the lower electrode layer, it is possible to suppress the substrate and the piezoelectric layer from diffusing into the lower electrode layer as compared with the case of using platinum. Thereby, a very high value of about −80 pC / N can be obtained as the piezoelectric constant d31 of the piezoelectric element.

また、LNOからなる下地電極層上にPZTからなる圧電体層を形成しているので、従来の圧電体素子のようにPt電極上にPZTからなる圧電体層を形成した場合と比較して、格段に高い結晶配向性を得ることができる。この圧電体層のX線回折図を図2に示す。非常に結晶配向性の高い膜が得られていることがわかる。この圧電体層の(001)面配向度α(001)は約98%である。   In addition, since the piezoelectric layer made of PZT is formed on the base electrode layer made of LNO, compared with the case where the piezoelectric layer made of PZT is formed on the Pt electrode as in the conventional piezoelectric element, A remarkably high crystal orientation can be obtained. An X-ray diffraction diagram of this piezoelectric layer is shown in FIG. It can be seen that a film with very high crystal orientation is obtained. The piezoelectric layer has a (001) plane orientation degree α (001) of about 98%.

これは、LNOは電極としての役割を有するだけでなくPZTとの格子マッチングが良好だからである。格子マッチングとは、PZTの単位格子とLNOの表面の単位格子との格子整合性のことをいう。一般的に、ある種の結晶面が表面に露出している場合、その結晶格子と、その上に成膜する膜の結晶格子とがマッチングしようとする力が働き、基板−膜界面でエピタキシャルな結晶核を形成し易いことが報告されている。このことから(100)面配向したLNOの表面(格子定数:3.84Å)と格子マッチングのよいPZT(格子定数:a=4.036、c=4.146Å)のPZT(001)面及び(100)面が選択的に生成するものである。   This is because LNO not only has a role as an electrode but also has good lattice matching with PZT. Lattice matching refers to the lattice matching between the unit lattice of PZT and the unit lattice on the surface of LNO. In general, when a certain crystal plane is exposed on the surface, a force for matching the crystal lattice with the crystal lattice of a film to be deposited thereon works, so that an epitaxial layer is formed at the substrate-film interface. It has been reported that it is easy to form crystal nuclei. Therefore, the PZT (001) plane of PZT (lattice constants: a = 4.036, c = 4.146 の) having good lattice matching with the (100) -oriented LNO surface (lattice constant: 3.84Å) and ( 100) The surface is selectively generated.

従来の圧電体素子では、図7に示すように、Ptからなる下部電極層13上にCSD法によりPZTからなる圧電体層14を形成しているので、結晶化を行う際に、700℃と非常に高温にする必要がある。そのため、その加熱処理中に膜中のPb、Tiが拡散することにより、Pb−Pt化合物の形成や密着層13中のTiの拡散等により所望の組成を得ることができない。そのため、圧電体層13を形成するPZT層の結晶配向性が低くなっていた。図8に特許文献1におけるPZT層の結晶構造のX線回折図を示す。PZT層は(100)面方向だけではなく、(110)、(111)面方向にも配向している。これに対し、本実施の形態に係る圧電体素子では、下部電極層のLNOの、基板および圧電体層が下部電極層に拡散するのを抑制する効果と、PZTとの良好な格子マッチングとにより、非常に結晶配向性の高いPZT膜を与える効果を有する。   In the conventional piezoelectric element, as shown in FIG. 7, the piezoelectric layer 14 made of PZT is formed on the lower electrode layer 13 made of Pt by the CSD method. It needs to be very hot. Therefore, Pb and Ti in the film diffuse during the heat treatment, so that a desired composition cannot be obtained due to formation of a Pb—Pt compound, diffusion of Ti in the adhesion layer 13, and the like. Therefore, the crystal orientation of the PZT layer forming the piezoelectric layer 13 is low. FIG. 8 shows an X-ray diffraction pattern of the crystal structure of the PZT layer in Patent Document 1. The PZT layer is oriented not only in the (100) plane direction but also in the (110) and (111) plane directions. In contrast, in the piezoelectric element according to the present embodiment, LNO of the lower electrode layer suppresses the diffusion of the substrate and the piezoelectric layer into the lower electrode layer and good lattice matching with PZT. , It has the effect of providing a PZT film with very high crystal orientation.

ここで、(100)面の配向度(α(100))を、
α(100)=I(100)/ΣI(hkl)
と定義すると、α(100)=88%程度と低い値になる。そのため、圧電特性が低い圧電体素子となり、例えばアクチュエータとして用いた場合には変位量が不十分であるとともに、印加電圧に対する変位量の変化が非線形になってしまう。ここで、ΣI(hkl)は、X線回折法において、Cu−Kα線を用いたときの2θが10〜70°でのペロブスカイト型結晶構造のPZTにおける各結晶面からの回折ピーク強度の総和である。なお、(002)面及び(200)面は(001)面および(100)面と等価な面であるため、ΣI(hkl)には含めない。
Here, the degree of orientation of the (100) plane (α (100)) is
α (100) = I (100) / ΣI (hkl)
In other words, α (100) = 88%, which is a low value. Therefore, the piezoelectric element has low piezoelectric characteristics. For example, when used as an actuator, the amount of displacement is insufficient, and the change in the amount of displacement with respect to the applied voltage becomes nonlinear. Here, ΣI (hkl) is the sum of diffraction peak intensities from each crystal plane in PZT of the perovskite crystal structure with 2θ of 10 to 70 ° when using Cu-Kα rays in the X-ray diffraction method. is there. Note that the (002) plane and the (200) plane are equivalent to the (001) plane and the (100) plane, and thus are not included in ΣI (hkl).

また、LNOは基板材料に関係なく、(100)面方向に配向し易い。そのため、基板の選択の自由度が大きく、Si、SiOを始め、金属、合金等、作製するデバイスに応じた様々な材料を選択できる。 LNO is easily oriented in the (100) plane direction regardless of the substrate material. Therefore, the degree of freedom of selection of the substrate is large, and various materials can be selected according to the device to be manufactured such as Si, SiO 2 , metal, alloy, and the like.

実施の形態2.
本実施の形態に係る圧電体素子は、基板の下部電極層側の主面と対向する主面に凹部を設けた以外は、実施の形態1と同様の構造を有している。
図3は、本実施の形態における圧電体素子の構造を示す模式断面図である。実施の形態1と同一の構成要素については同一符号を付与する。圧電体素子は、一対の対向する主面を有する基板5と、この基板5の一方の主面上に形成された下部電極層2と、その下部電極層2上に形成された圧電体層3と、その圧電体層3上に形成された上部電極層4と、から構成されている。基板5は(100)面に配向したSiからなる単結晶基板であり、他方の主面には少なくとも1つの凹部6を有している。
Embodiment 2. FIG.
The piezoelectric element according to the present embodiment has the same structure as that of the first embodiment except that a concave portion is provided on the main surface facing the main surface on the lower electrode layer side of the substrate.
FIG. 3 is a schematic cross-sectional view showing the structure of the piezoelectric element in the present embodiment. The same components as those in the first embodiment are given the same reference numerals. The piezoelectric element includes a substrate 5 having a pair of opposed main surfaces, a lower electrode layer 2 formed on one main surface of the substrate 5, and a piezoelectric layer 3 formed on the lower electrode layer 2. And an upper electrode layer 4 formed on the piezoelectric layer 3. The substrate 5 is a single crystal substrate made of Si oriented in the (100) plane, and has at least one recess 6 on the other main surface.

凹部の形状は基板の一方の主面から下部電極層側の他方の主面の方向に伸びるものであれば特に限定されず、平面視で円状、楕円状、三角や四角等の多角状、溝状、あるいは不定形のものが含まれる。また、凹部は基板の主面の少なくとも一部分に形成されれば良いが、全面に形成されることが好ましい。また、凹部の数は1以上であれば特に限定されず、多数の凹部を種々のパターンに規則配列したものも含まれる。また、凹部は、例えば所定パターンのマスクを用いたエッチングにより形成することができる。また、凹部の径は、エッチングにより形成可能な範囲であれば特に限定されない。   The shape of the recess is not particularly limited as long as it extends from one main surface of the substrate to the other main surface on the lower electrode layer side, and is circular, elliptical, polygonal such as a triangle or square in plan view, Grooves or irregular shapes are included. Further, the concave portion may be formed on at least a part of the main surface of the substrate, but is preferably formed on the entire surface. In addition, the number of recesses is not particularly limited as long as it is 1 or more, and includes those in which a large number of recesses are regularly arranged in various patterns. The concave portion can be formed by etching using a mask having a predetermined pattern, for example. The diameter of the recess is not particularly limited as long as it can be formed by etching.

以下、上記の本実施の形態に係る圧電体素子の製造方法について、図面を用いて説明する。本実施の形態に係る圧電体素子の製造方法は、凹部を形成する工程を有する点のみが
実施の形態1に係る圧電体素子の製造方法とは相違する。そこで、重複する部分についての説明は省略し、凹部の形成方法についてのみ説明する。
Hereinafter, a method for manufacturing the piezoelectric element according to the present embodiment will be described with reference to the drawings. The piezoelectric element manufacturing method according to the present embodiment is different from the piezoelectric element manufacturing method according to the first embodiment only in that it includes a step of forming a recess. Therefore, the description of the overlapping part is omitted, and only the method for forming the recess will be described.

図4は凹部6の製造工程の一例を示す模式断面図である。所定パターンのマスクを用いたエッチングにより形成する方法を示している。まず、(100)面配向のSiからなる基板5に、ウェットエッチング時のマスク材として、熱酸化法によりSiOからなる酸化膜7を熱酸化炉で1100℃、5時間の熱処理を行うことにより基板5の対向する一対の主面上に形成する。これにより1.3μmのSiOからなる酸化膜7を形成する(工程(a))。 FIG. 4 is a schematic cross-sectional view showing an example of the manufacturing process of the recess 6. It shows a method of forming by etching using a mask having a predetermined pattern. First, an oxide film 7 made of SiO 2 is subjected to heat treatment at 1100 ° C. for 5 hours in a thermal oxidation furnace on a substrate 100 made of (100) -oriented Si as a mask material during wet etching by a thermal oxidation method. It forms on a pair of main surface which the board | substrate 5 opposes. Thereby, an oxide film 7 made of 1.3 μm of SiO 2 is formed (step (a)).

次に、一方の酸化膜7の上にレジスト8をスピンコート法にて塗布する。レジスト8には、例えば、東京応化工業製のOFPR800を用いることができる(工程(b))。   Next, a resist 8 is applied on one oxide film 7 by a spin coating method. For the resist 8, for example, OFPR800 manufactured by Tokyo Ohka Kogyo can be used (step (b)).

次いで、形成する凹部6の径に合わせて、レジスト8をパターニングする(工程(c))。   Next, the resist 8 is patterned in accordance with the diameter of the recess 6 to be formed (step (c)).

酸化膜7のエッチングには、BHF溶液(46wt%HF:40wt%NHF=1:6)を用いる。このBHF溶液による酸化膜7のエッチング速度は約0.1μm/minであることから、エッチング時間は15minとし、パターニングを行う(工程(d))。 A BHF solution (46 wt% HF: 40 wt% NH 4 F = 1: 6) is used for etching the oxide film 7. Since the etching rate of the oxide film 7 by this BHF solution is about 0.1 μm / min, the etching time is set to 15 min and patterning is performed (step (d)).

次に、レジスト8を除去する(工程(e))。   Next, the resist 8 is removed (step (e)).

最後に、基板5および酸化膜7のエッチングに、KOHとTMAH(テトラヒドロキシアンモニウムハイドロオキサイト)を用い、その溶液の濃度およびエッチング温度、エッチング時間を調整することで、所望の深さの多数の凹部6を形成する(工程(f))。   Finally, KOH and TMAH (tetrahydroxyammonium hydroxide) are used for etching the substrate 5 and the oxide film 7, and the concentration of the solution, the etching temperature, and the etching time are adjusted, so that a large number of desired depths can be obtained. The recess 6 is formed (step (f)).

このようにして基板5の一方の主面上に多数の凹部6を形成した後、基板5の他方の主面上に下部電極層2、圧電体層3および上部電極層4を形成することで、圧電体素子を作製する。下部電極層2、圧電体層3および上部電極層4の製造方法については、実施の形態1に示した方法と同様である。   After forming a large number of recesses 6 on one main surface of the substrate 5 in this way, the lower electrode layer 2, the piezoelectric layer 3 and the upper electrode layer 4 are formed on the other main surface of the substrate 5. A piezoelectric element is produced. The manufacturing method of the lower electrode layer 2, the piezoelectric layer 3, and the upper electrode layer 4 is the same as the method shown in the first embodiment.

以下、凹部の効果について説明する。
表1に、基板5の材料であるSi、下部電極層2の材料であるLNO、圧電体層3の材料であるPZT、そして従来の電極材料であるPtの熱膨張係数を示す。
Hereinafter, the effect of the recess will be described.
Table 1 shows thermal expansion coefficients of Si, which is the material of the substrate 5, LNO, which is the material of the lower electrode layer 2, PZT, which is the material of the piezoelectric layer 3, and Pt, which is the conventional electrode material.

Figure 0005328007
Figure 0005328007

表1によれば、Siからなる基板5の一方の主面上にPZTからなる圧電体層3を積層した場合は、冷却工程において、圧電体層3には引っ張り方向の応力が加わる。一方、PtおよびLNOからなる下部電極層2にPZTからなる圧電体層3を積層した場合は、圧電体層3には圧縮方向の応力が加わる(PtとLNOでは熱膨張係数の大きいLNOの方がより大きな圧縮方向の応力が加わる)。   According to Table 1, when the piezoelectric layer 3 made of PZT is laminated on one main surface of the substrate 5 made of Si, stress in the tensile direction is applied to the piezoelectric layer 3 in the cooling step. On the other hand, when the piezoelectric layer 3 made of PZT is laminated on the lower electrode layer 2 made of Pt and LNO, stress in the compressive direction is applied to the piezoelectric layer 3 (LNO having a larger thermal expansion coefficient in Pt and LNO) Is more stressed in the compression direction).

ここで、Siからなる基板5の他方の主面上に凹部6を設けると、LNOからなる下部電極層2にかかる引張り応力は緩和される。逆に、PZTからなる圧電体層3にかかる圧縮方向の応力は増加する。そして凹部6の深さが深くなり、残留Siが少なくなるにつれて、PZTからなる圧電体層3にかかる圧縮方向の応力はより増加する。   Here, when the recess 6 is provided on the other main surface of the substrate 5 made of Si, the tensile stress applied to the lower electrode layer 2 made of LNO is relieved. Conversely, the stress in the compression direction applied to the piezoelectric layer 3 made of PZT increases. The stress in the compression direction applied to the piezoelectric layer 3 made of PZT further increases as the depth of the recess 6 increases and the residual Si decreases.

ここで、凹部6の底部、すなわち最深部と、基板の下部電極層2側の主面との間の距離を対向厚み(t)と定義し、この対向厚み(t)の基板5の厚み(T)に対する比(t/T)と、圧電体層3にかかる圧縮方向の残留応力との関係を図5に示す。また、圧電定数d33との関係を図6に示す。なお、図6において、下部電極層として白金を用いた例を比較のため示している。ここで、PZTのMPB組成付近での応力測定は困難なため、Zr/Ti比が30/70であるPZTからなる圧電体層3を用いて、図5に示す応力値の測定を行っている。 Here, the distance between the bottom of the recess 6, that is, the deepest part, and the main surface of the substrate on the lower electrode layer 2 side is defined as an opposing thickness (t), and the thickness of the substrate 5 with this opposing thickness (t) ( The relationship between the ratio (t / T) to T) and the residual stress in the compression direction applied to the piezoelectric layer 3 is shown in FIG. The relationship with the piezoelectric constant d 33 is shown in FIG. In FIG. 6, an example using platinum as the lower electrode layer is shown for comparison. Here, since it is difficult to measure stress in the vicinity of the MPB composition of PZT, the stress value shown in FIG. 5 is measured using the piezoelectric layer 3 made of PZT having a Zr / Ti ratio of 30/70. .

図5、図6より明らかなように、(t/T)を0.4以下とすることで、圧電体層3にかかる圧縮方向の応力を大きくできる。具体的には、(t/T)を0.4以下とすると、330MPa以上の圧縮方向の応力を得ることができる。すなわち、(t/T)を0.4以下とすると、330MPa以上の圧縮方向の応力を付与することが可能となり、応力誘起の非常に大きな圧電特性を得ることができる。   As apparent from FIGS. 5 and 6, the stress in the compression direction applied to the piezoelectric layer 3 can be increased by setting (t / T) to 0.4 or less. Specifically, when (t / T) is 0.4 or less, a stress in the compression direction of 330 MPa or more can be obtained. That is, when (t / T) is 0.4 or less, it is possible to apply a stress in the compression direction of 330 MPa or more, and it is possible to obtain a very large stress-induced piezoelectric characteristic.

本実施の形態によれば、実施の形態1の効果のみならず、以下の効果も有する。すなわち、基板の下部電極層側の主面と対向する主面に凹部を設けることにより、LNOからなる下部電極層にかかる引張り応力を緩和させ、PZTからなる圧電体層にかかる圧縮方向の応力を増加させることが可能となり、圧電特性を向上させることができる。さらに、対向厚み(t)の基板の厚み(T)に対する比(t/T)を0.4以下とすることで、330MPa以上の圧縮方向の応力を付与することが可能となり、圧電特性を飛躍的に向上させることができる。   According to the present embodiment, not only the effects of the first embodiment but also the following effects are obtained. That is, by providing a recess in the main surface opposite to the main surface on the lower electrode layer side of the substrate, the tensile stress applied to the lower electrode layer made of LNO is relaxed, and the stress in the compression direction applied to the piezoelectric layer made of PZT is reduced. It is possible to increase the piezoelectric characteristics. Furthermore, by setting the ratio (t / T) of the opposing thickness (t) to the thickness (T) of the substrate to 0.4 or less, it becomes possible to apply a stress in the compressing direction of 330 MPa or more, and the piezoelectric characteristics are greatly improved. Can be improved.

以上のように本発明によれば、分極疲労を抑制できる結晶配向性の高い圧電体層を有する圧電体素子を提供することが可能であり、各種電子機器に用いる角速度センサや赤外線センサ等の各種センサ、圧電アクチュエータや超音波モータ等の各種アクチュエータ、光導波路や光スイッチ等の光学デバイス、マイクロポンプ、そしてセラミックコンデンサや強誘電体メモリ等の用途として有用である。   As described above, according to the present invention, it is possible to provide a piezoelectric element having a piezoelectric layer with high crystal orientation that can suppress polarization fatigue, and various types such as an angular velocity sensor and an infrared sensor used in various electronic devices. It is useful for applications such as sensors, various actuators such as piezoelectric actuators and ultrasonic motors, optical devices such as optical waveguides and optical switches, micropumps, ceramic capacitors and ferroelectric memories.

本発明の実施の形態1に係る圧電体素子の構造の一例を示す模式断面図である。It is a schematic cross section which shows an example of the structure of the piezoelectric element which concerns on Embodiment 1 of this invention. 図1の圧電体素子の圧電体層のX線回折図である。FIG. 2 is an X-ray diffraction diagram of a piezoelectric layer of the piezoelectric element in FIG. 1. 本発明の実施の形態2に係る圧電体素子の構造の一例を示す模式断面図である。It is a schematic cross section which shows an example of the structure of the piezoelectric element which concerns on Embodiment 2 of this invention. 図3の圧電体素子の凹部の製造工程を示す模式断面図である。FIG. 4 is a schematic cross-sectional view showing a manufacturing process of a recess of the piezoelectric element of FIG. 図3の圧電体素子における、凹部の対向厚みの基板厚みに対する比と、圧電体層の圧縮方向の残留応力との関係を示すグラフである。4 is a graph showing the relationship between the ratio of the opposing thickness of the recesses to the substrate thickness in the piezoelectric element of FIG. 3 and the residual stress in the compression direction of the piezoelectric layer. 図3の圧電体素子における、凹部の対向厚みの基板厚みに対する比と、圧電定数との関係を示すグラフである。FIG. 4 is a graph showing a relationship between a ratio of a facing thickness of a recess to a substrate thickness and a piezoelectric constant in the piezoelectric element of FIG. 3. 従来の圧電体素子の構造を示す模式断面図である。It is a schematic cross section showing the structure of a conventional piezoelectric element. 図7の圧電体素子の圧電体層のX線回折図である。FIG. 8 is an X-ray diffraction diagram of a piezoelectric layer of the piezoelectric element of FIG. 7.

符号の説明Explanation of symbols

1 基板
2 下部電極層
3 圧電体層
4 上部電極層
5 基板
6 凹部
7 酸化膜
8 レジスト
1 Substrate 2 Lower electrode layer 3 Piezoelectric layer 4 Upper electrode layer 5 Substrate 6 Recess 7 Oxide film 8 Resist

Claims (8)

一対の対向する主面を有する基板と、前記基板の一方の主面上に配置した下部電極層と、前記下部電極層上に配置した圧電体層と、前記圧電体層上に配置した上部電極層とを有し、
前記下部電極層は、ニッケル酸ランタン系セラミックスであって擬立方晶系の(100)面に優先配向したペロブスカイト型酸化物からなり、前記圧電体層は、チタン酸ジルコン酸鉛系セラミックスであって菱面体晶系または正方晶系の(001)面に優先配向したペロブスカイト型酸化物からなり、
前記基板はSiからなり、前記基板の他方の主面の少なくとも一部には少なくとも1つの凹部を設けてなり、前記凹部は、その最深部と前記基板の一方の主面との間の距離で規定される対向厚み(t)を有し、前記対向厚み(t)の前記基板の厚み(T)に対する比(t/T)が0.4以下である圧電体素子。
A substrate having a pair of opposing main surfaces, a lower electrode layer disposed on one main surface of the substrate, a piezoelectric layer disposed on the lower electrode layer, and an upper electrode disposed on the piezoelectric layer And having a layer
The lower electrode layer is a lanthanum nickelate ceramic and is made of a perovskite oxide preferentially oriented in the pseudo cubic (100) plane, and the piezoelectric layer is a lead zirconate titanate ceramic. It consists of a perovskite oxide preferentially oriented in the rhombohedral or tetragonal (001) plane,
The substrate is made of Si, and at least part of the other main surface of the substrate is provided with at least one concave portion, and the concave portion is a distance between the deepest portion and one main surface of the substrate. A piezoelectric element having a defined opposing thickness (t) and a ratio (t / T) of the opposing thickness (t) to the thickness (T) of the substrate being 0.4 or less.
前記圧電体層を液相成長法により形成してなる請求項1記載の圧電体素子。   The piezoelectric element according to claim 1, wherein the piezoelectric layer is formed by a liquid phase growth method. 請求項1記載の圧電体素子の製造方法であって、少なくとも、対向する一対の主面を有する基板の一方の主面の少なくとも一部に少なくとも1つの凹部を設ける工程と、前記基板の他方の主面上にニッケル酸ランタン系セラミックスからなる下部電極層を形成する工程と、前記下部電極層上に圧電体層を形成する工程と、前記圧電体層上に上部電極層を形成する工程と、を有する圧電体素子の製造方法。   The method for manufacturing a piezoelectric element according to claim 1, wherein at least one recess is provided in at least a part of one main surface of a substrate having a pair of opposed main surfaces, and the other of the substrates. Forming a lower electrode layer made of a lanthanum nickelate ceramic on the main surface, forming a piezoelectric layer on the lower electrode layer, forming an upper electrode layer on the piezoelectric layer, A method for manufacturing a piezoelectric element having 前記下部電極層を形成する工程は、ニッケル酸ランタン系セラミックスであって擬立方晶系の(100)面に優先配向したペロブスカイト型酸化物からなる電極層を形成する工程であり、前記圧電体層を形成する工程は、チタン酸ジルコン酸鉛系セラミックスであって菱面体晶系または正方晶系の(001)面に優先配向したペロブスカイト型酸化物から
なる圧電体層を形成する工程である請求項3記載の圧電体素子の製造方法。
The step of forming the lower electrode layer is a step of forming an electrode layer made of a perovskite-type oxide preferentially oriented on a pseudo cubic (100) plane made of lanthanum nickelate ceramics, and the piezoelectric layer And forming a piezoelectric layer made of a perovskite oxide preferentially oriented in a rhombohedral or tetragonal (001) plane. 3. A method for manufacturing a piezoelectric element according to 3.
前記圧電体層を液相成長法により形成する請求項3記載の圧電体素子の製造方法。   The method for manufacturing a piezoelectric element according to claim 3, wherein the piezoelectric layer is formed by a liquid phase growth method. 前記下部電極層を形成する工程は、少なくとも、ランタンおよびニッケルの有機金属化合物または無機金属化合物を含む前駆体溶液を前記基板上に塗布する塗布工程と、得られた塗膜を焼成する焼成工程とを有する請求項3記載の圧電体素子の製造方法。   The step of forming the lower electrode layer includes at least a coating step of applying a precursor solution containing an organometallic compound or an inorganic metal compound of lanthanum and nickel on the substrate, and a firing step of firing the obtained coating film. The method for manufacturing a piezoelectric element according to claim 3, wherein: 前記焼成工程は、乾燥工程と仮焼成工程と結晶化工程とを有し、前記乾燥工程の温度は前記前駆体溶液中の有機物が熱分解を開始する温度よりも低く、前記仮焼成工程の温度は前記前駆体溶液中の有機物が熱分解を開始する温度以上で、かつ前記有機物が熱分解して前駆体の結晶化が進行する温度よりも低く、前記結晶化工程の温度は前記前駆体の結晶化が進行する温度以上で、かつ結晶化した前記前駆体が分解する温度より低い請求項6記載の圧電体素子の製造方法。   The firing step includes a drying step, a preliminary firing step, and a crystallization step, and the temperature of the drying step is lower than the temperature at which the organic matter in the precursor solution starts thermal decomposition, and the temperature of the temporary firing step Is higher than the temperature at which the organic matter in the precursor solution begins to thermally decompose and is lower than the temperature at which the organic matter is thermally decomposed and the crystallization of the precursor proceeds, and the temperature of the crystallization step is the temperature of the precursor The method for manufacturing a piezoelectric element according to claim 6, wherein the temperature is higher than a temperature at which crystallization proceeds and lower than a temperature at which the crystallized precursor is decomposed. 前記乾燥工程の温度は100℃を超えて200℃未満であり、前記仮焼成工程の温度は200℃以上500℃未満であり、前記結晶化工程の温度は500℃以上750℃以下である請求項6記載の圧電体素子の製造方法。   The temperature of the drying step is higher than 100 ° C and lower than 200 ° C, the temperature of the preliminary baking step is 200 ° C or higher and lower than 500 ° C, and the temperature of the crystallization step is 500 ° C or higher and 750 ° C or lower. 6. A method for manufacturing a piezoelectric element according to 6.
JP2007092587A 2007-03-30 2007-03-30 Piezoelectric element and manufacturing method thereof Expired - Fee Related JP5328007B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007092587A JP5328007B2 (en) 2007-03-30 2007-03-30 Piezoelectric element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007092587A JP5328007B2 (en) 2007-03-30 2007-03-30 Piezoelectric element and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2008251916A JP2008251916A (en) 2008-10-16
JP5328007B2 true JP5328007B2 (en) 2013-10-30

Family

ID=39976497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007092587A Expired - Fee Related JP5328007B2 (en) 2007-03-30 2007-03-30 Piezoelectric element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5328007B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9689748B2 (en) 2011-08-08 2017-06-27 Panasonic Corporation Infrared detection element
US8884499B2 (en) 2011-08-08 2014-11-11 Panasonic Corporation Piezoelectric element
JP5943178B2 (en) * 2011-12-01 2016-06-29 セイコーエプソン株式会社 Piezoelectric element manufacturing method, liquid ejecting head manufacturing method, liquid ejecting apparatus manufacturing method, ultrasonic device manufacturing method, and sensor manufacturing method
CN105164827B (en) 2013-05-10 2018-01-02 株式会社村田制作所 Piezoelectric-ceramic electronic part
KR101971771B1 (en) * 2014-06-20 2019-04-23 가부시키가이샤 아루박 Multi layer film and method for producing same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3127245B1 (en) * 1999-09-03 2001-01-22 工業技術院長 Multilayer electronic material, method of manufacturing the same, sensor and storage device using the same
JP4040397B2 (en) * 2002-08-29 2008-01-30 富士通株式会社 Device having capacitive element and method of manufacturing the same
JP3847689B2 (en) * 2002-09-20 2006-11-22 キヤノン株式会社 Piezoelectric element using thin barium-containing strontium ruthenate electrode, thin film capacitor, manufacturing method thereof, and ink jet recording head using the piezoelectric element
JP4092556B2 (en) * 2002-11-11 2008-05-28 セイコーエプソン株式会社 Piezoelectric device and ferroelectric device manufacturing method
JP2005186612A (en) * 2003-11-13 2005-07-14 Canon Inc Liquid discharge head and method of manufacturing the same, and method of manufacturing piezoelectric element
US7083869B2 (en) * 2004-03-23 2006-08-01 Fujitsu Limited Methods of forming LaNiO3 conductive layers, ferro-electric devices with LaNiO3 layers, and precursor formation solutions
JP5135683B2 (en) * 2005-02-28 2013-02-06 ソニー株式会社 Vibrating gyro sensor and method for manufacturing vibrating element
JP4553137B2 (en) * 2005-09-05 2010-09-29 セイコーエプソン株式会社 Method for producing composite oxide laminate

Also Published As

Publication number Publication date
JP2008251916A (en) 2008-10-16

Similar Documents

Publication Publication Date Title
JP5599203B2 (en) Piezoelectric thin film, piezoelectric element, method for manufacturing piezoelectric element, liquid discharge head, and ultrasonic motor
JP5035504B2 (en) Inkjet recording head and inkjet printer
US8188639B2 (en) Piezoelectric element and method for manufacturing the same
JP5649316B2 (en) Piezoelectric thin film, piezoelectric element, and method for manufacturing piezoelectric element
JP5556966B2 (en) Piezoelectric element
JP2007287745A (en) Piezoelectric material and piezoelectric element
JP2008042069A (en) Piezoelectric element, and its manufacturing method
JP5041121B2 (en) Inkjet recording head and inkjet printer
JP5328007B2 (en) Piezoelectric element and manufacturing method thereof
JP4753028B2 (en) Inkjet recording head and inkjet printer
US9689748B2 (en) Infrared detection element
JP5909656B2 (en) Dielectric element base material, manufacturing method thereof, and piezoelectric element using the dielectric element base material
US20060118840A1 (en) PLT/PZT ferroelectric structure
JP4753027B2 (en) Inkjet recording head and inkjet printer
JP2012169400A (en) Manufacturing method of ferroelectric film and ferroelectric element using the same
JP2012018944A (en) Method for producing ferroelectric film and ferroelectric element using the same
JP2009054934A (en) Piezoelectric element
JP5041120B2 (en) Inkjet recording head and inkjet printer
JP2016001662A (en) Dielectric element and piezoelectric element
US9035253B2 (en) Infrared sensor element
JP2022041246A (en) Manufacturing method of piezoelectric element and piezoelectric element
JP2012054560A (en) Method of manufacturing piezoelectric element, method of manufacturing ink jet recording head, and method of manufacturing ink jet printer
RIVA Synthesis and characterization of ferroelectric Nb-doped PZT thin films

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130722

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees