JP5320721B2 - PWM inverter device - Google Patents
PWM inverter device Download PDFInfo
- Publication number
- JP5320721B2 JP5320721B2 JP2007287313A JP2007287313A JP5320721B2 JP 5320721 B2 JP5320721 B2 JP 5320721B2 JP 2007287313 A JP2007287313 A JP 2007287313A JP 2007287313 A JP2007287313 A JP 2007287313A JP 5320721 B2 JP5320721 B2 JP 5320721B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- circuit
- signal
- data
- carrier frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明は、電動機を可変速駆動制御するPWMインバータ装置のキャリア発生回路に関する。 The present invention relates to a carrier generation circuit of a PWM inverter device that performs variable speed drive control of an electric motor.
従来のPWMインバータ装置は、一定のPWMキャリア周波数とせず、出力周波数に合わせてキャリア周波数を変化させることで出力電圧精度を保つのが一般的である。
運転中にキャリア周波数と電圧指令を同期して変更する手段として、発生中のキャリア信号を生成するキャリアカウンタと、変更するキャリア信号を生成するキャリアカウンタをそれぞれ備え、変更するキャリア周波数に応じた電圧指令演算が完了した時点で、キャリア周波数と電圧指令を同期して更新させる手法がある。(例えば、特許文献1参照)。
The conventional PWM inverter device generally maintains the output voltage accuracy by changing the carrier frequency in accordance with the output frequency, instead of a constant PWM carrier frequency.
As a means to change the carrier frequency and voltage command synchronously during operation, each carrier has a carrier counter that generates a carrier signal that is being generated and a carrier counter that generates a carrier signal to be changed, and a voltage corresponding to the carrier frequency to be changed There is a method of updating the carrier frequency and the voltage command synchronously when the command calculation is completed. (For example, refer to Patent Document 1).
図4において、1は変更するキャリア信号を生成する変更キャリアカウンタ、2は発生中のキャリア信号を生成する発生中キャリアカウンタ、3は設定値保持回路、4は指令値演算回路、5はロードタイミング回路である。発生中のキャリア信号2cはキャリア周波数設定値3bに基づいて発生中キャリアカウンタ2で生成されている。またキャリア周波数に応じた電圧指令4bは指令値演算回路4で演算されている。キャリア周波数設定値3bを変更する場合は、変更するキャリア周波数設定値と、変更するキャリア周波数に応じたキャリア周波数補正データ3aが設定値保持回路3に設定される。またデータが更新されるとデータセット信号3dによりロードタイミング回路5に通知される。
次に発生中のキャリア信号2cの谷タイミングで、変更キャリアカウンタ1が設定値保持回路3に設定されたキャリア保持値31bをロードしカウントアップを開始し、同時に更新開始信号1aによりロードタイミング回路5へ通知する。ロードタイミング回路5はカウントアップ開始を検知するとラッチ信号5bを指令値演算回路4へ出力する。ラッチ信号5bにより指令値演算回路4は補正保持値31aをロードし、電圧指令演算を開始する。電圧指令演算が完了すると電圧指令4bを出力し、電圧指令演算完了信号4aによりロードタイミング回路5へ演算完了を通知する。ロードタイミング回路5は演算完了を検知すると切り替え信号5aを発生中キャリアカウンタ2に通知する。そして発生中キャリアカウンタ2は更新キャリアに切り替る。
In FIG. 4, 1 is a changed carrier counter that generates a carrier signal to be changed, 2 is a generated carrier counter that generates a carrier signal that is being generated, 3 is a set value holding circuit, 4 is a command value calculation circuit, and 5 is a load timing. Circuit. The generating
Next, at the valley timing of the generated
なお、キャリア周波数設定から指令演算が完了するまでタイムラグがあるため、キャリア設定から演算完了までの期間は書き込み許可信号5cにより、新たなキャリア周波数設定値の変更はできない。
このように、発生中のキャリア信号を生成する発生中キャリアカウンタ2と、変更するキャリア信号を生成する変更キャリアカウンタ1と、ロードタイミング回路5により、運転中にキャリア周波数を変更しても、キャリア周波数と電圧指令を同期して更新するのである。
As described above, even if the carrier frequency is changed during operation by the generated
図5は、従来のPWMインバータ装置のキャリア発生回路部の動作を示すタイミング図である。図5を用いて、従来例の問題点を説明する。電圧指令演算完了4aがキャリアの谷を跨ぐ場合は、キャリアカウンタのアップもしくはダウン中にキャリア周波数と電圧指令が更新される。図5ではキャリアカウンタアップ中にT0のタイミングでキャリア周波数と電圧指令が更新されている。このとき、更新時のキャリア1周期中のPWM信号は電圧指令と異なるためにモータに印加する電圧に歪みを生じ、指令演算がキャリアの山で完了した場合が最も大きな歪みを生じるという問題がある。また、キャリア信号用のカウンタとは別に変更用のカウンタと、キャリア周波数変更時の許可信号を監視するための監視回路が必要となるため、その分、コスト高となり、さらに消費電力も大きくなるという問題があった。
本発明はこのような問題点に鑑みてなされたものであり、運転中のキャリア周波数変更において、キャリア周波数と電圧指令を同じタイミングで同期して変更できるPWMインバータ装置を提供することを目的とする。
FIG. 5 is a timing chart showing the operation of the carrier generation circuit unit of the conventional PWM inverter device. The problem of the conventional example will be described with reference to FIG. When the voltage
The present invention has been made in view of such problems, and an object of the present invention is to provide a PWM inverter device that can change a carrier frequency and a voltage command synchronously at the same timing when changing the carrier frequency during operation. .
上記問題を解決するため、本発明は、電動機を駆動制御するための電圧指令とキャリア周波数を演算する指令値演算回路と、前記指令値演算回路からの前記電圧指令と前記キャリア周波数のデータを保持する設定値保持回路と、前記設定値保持回路の前記データを設定された取り込みタイミングで取り込むロードタイミング回路と、前記ロードタイミング回路で取り込んだ前記データを取得して当該データからPWM信号を生成するPWM生成回路とを備えたPWMインバータ装置において、前記指令値演算回路は、前記ロードタイミング回路での前記取り込みタイミングを決定する設定値を、変更される前記キャリア周波数に応じた値で出力し、前記設定値保持回路は、前記指令値演算回路からの前記設定値のデータを保持し、前記ロードタイミング回路は、前記設定値保持回路の前記電圧指令と前記キャリア周波数のデータが変更されると、変更前のキャリアの山と谷の数が前回取り込んだ前記設定値となったタイミングで前記設定値保持回路の前記データを取り込むことによって、前記電圧指令と前記キャリア周波数を同時に変更する。 In order to solve the above problem, the present invention holds a voltage command for driving and controlling a motor and a command value calculation circuit for calculating a carrier frequency, and holds the voltage command and carrier frequency data from the command value calculation circuit. A setting value holding circuit that performs loading, a load timing circuit that fetches the data of the setting value holding circuit at a set fetching timing, and a PWM that acquires the data fetched by the load timing circuit and generates a PWM signal from the data In the PWM inverter device including the generation circuit, the command value calculation circuit outputs a setting value for determining the capture timing in the load timing circuit as a value corresponding to the carrier frequency to be changed, and the setting value holding circuit holds the data of the set value from the command value calculating circuit, the load Timing circuit, the set value when the data of the voltage command and the carrier frequency of the hold circuit is changed, the setting value at a timing when the number of peaks and valleys of the pre-change carrier becomes the set value fetched last By taking in the data of the holding circuit, the voltage command and the carrier frequency are simultaneously changed .
本発明により、運転中にキャリア周波数と電圧指令を変更する際、変更タイミングによらずにキャリアに同期してキャリア周波数と電圧指令を同時に変更することができ、PWM信号の歪みが発生しない。すなわち、必ずキャリアに対応した電圧指令を出力することができるので、意図しない電圧波形を出力することがない。 According to the present invention, when the carrier frequency and the voltage command are changed during operation, the carrier frequency and the voltage command can be changed simultaneously in synchronization with the carrier regardless of the change timing, and the PWM signal is not distorted. That is, since a voltage command corresponding to the carrier can be output without fail, an unintended voltage waveform is not output.
以下、本発明の実施の形態について本発明内容に係わる部分を抜き出して、図1及び図2を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to FIG. 1 and FIG.
図1は、本発明におけるPWMインバータ装置のキャリア発生回路部のブロック図である。図1において、44は指令値演算回路、33は設定値保持回路、55はロードタイミング回路、70はPWM生成回路である。指令値演算回路44は電圧指令を演算し、キャリア周波数と、キャリア1サイクル中のU,V,W相PWM信号のHレベル,Lレベルのパターンを表わすPWMパターン値と、電圧または電流振幅の瞬時値に対応するキャリア比較値を生成する。
設定値保持回路33はキャリア設定レジスタ331と、山谷設定レジスタ332と、PWMパターン設定レジスタ333と、キャリア比較設定レジスタ334から構成されており、指令値演算回路44のデータは共有バス44aと、キャリア設定レジスタ331のライト信号44bと、山谷設定レジスタ332のライト信号44cと、PWMパターン設定レジスタ333のライト信号44dと、キャリア比較設定レジスタ334のライト信号44eにより、各レジスタに書き込まれる。但し、必ずキャリア比較設定レジスタ334の値を最後に書き込む。
キャリア設定レジスタ331にはキャリア周波数に応じたキャリアカウンタ値が設定される。山谷設定レジスタ332にはキャリア出力の山と谷のカウンタ値が設定される。PWMパターン設定レジスタ333はキャリア1サイクル中のU,V,W相PWM信号のHレベル,Lレベルのパターンを表わすPWMパターン値が設定される。キャリア比較設定レジスタ334は電圧または電流振幅の瞬時値に対応するキャリア比較値が設定される。
PWM生成回路70はキャリアカウンタ71、PWM比較器72、PWM出力回路73から構成されており、ロードタイミング回路55の更新レジスタ56に基づいてキャリアカウンタ値71aとキャリア比較値55cがPWM比較器72で比較され、PWM比較器72は、PWMパターン値55bに従って、キャリアカウンタ値71aがキャリア比較値55c以上になったときにHレベル、もしくはLレベル信号を出力する。PWM出力回路73はPWM信号7a、7b、7cにデッドタイムと最小パルス幅の補正を行い、PWM信号を生成してパワー素子へと出力する。
FIG. 1 is a block diagram of a carrier generation circuit section of a PWM inverter device according to the present invention. In FIG. 1, 44 is a command value calculation circuit, 33 is a set value holding circuit, 55 is a load timing circuit, and 70 is a PWM generation circuit. The command
The set value holding circuit 33 is composed of a
A carrier counter value corresponding to the carrier frequency is set in the
The PWM generation circuit 70 includes a carrier counter 71, a
本発明が従来技術と異なる部分は、ロードタイミング回路55の構成を変更していることである。次にロードタイミング回路55について説明する。
ロードタイミング回路55はキャリアレジスタ551、山谷レジスタ552、PWMパターンレジスタ553、キャリア比較レジスタ554から成る更新レジスタ56と、山谷カウンタ558と、キャリア比較設定レジスタ334のライト信号44eの信号レベルをある期間保持するためのライト保持回路557と、AND回路555と、OR回路556から構成されている。
山谷カウンタ558はキャリアカウンタ71からのキャリアの山タイミングの山信号71bと、谷タイミングの谷信号71cがOR回路556により入力されるとカウントアップし、山谷レジスタ値552と一致するとキャリア同期信号558aを出力して、山谷カウンタ558をリセットする。但しカウントアップは必ず谷信号71cにより開始する。
山谷設定レジスタ332の設定値とキャリア同期信号558aとの対応を図3に示す。同図に示すように、山谷設定レジスタ332の設定内容に従い、キャリア同期信号の発生タイミングは4通りの設定が可能である。
ライト保持回路557にはキャリア比較設定レジスタ334のライト信号44eが入力され、キャリア同期信号558aが入力されるまでライト信号44eの信号レベルを保持する。
The difference between the present invention and the prior art is that the configuration of the load timing circuit 55 is changed. Next, the load timing circuit 55 will be described.
The load timing circuit 55 holds the signal level of the write signal 44e in the carrier register 551, the Yamatani
The mountain valley counter 558 counts up when the
FIG. 3 shows the correspondence between the setting value of the Yamatani
The write holding circuit 557 receives the write signal 44e of the carrier
AND回路555にはキャリア同期信号558aとライト保持回路557から出力されたライト保持信号557aが入力され、ロード信号555aが生成される。ロード信号555aにより、山谷設定レジスタ332で設定されたキャリアの山もしくは谷で、ロードタイミング回路55の更新レジスタ55を構成しているキャリアレジスタ551と、山谷レジスタ552と、PWMパターン設定レジスタ553とキャリア比較レジスタ554の設定更新が同時に行われる。
The
図2は、本発明の実施例の動作を示すタイミング図である。図2を用いて、キャリア周波数と電圧指令の更新タイミングを説明する。最初は、デフォルト値として山谷設定レジスタ332の値は1に設定されており、山谷レジスタ552の値が1となるため、図3に従いキャリア同期信号558aは山を飛ばした谷1のタイミングで出力される。
T11のタイミングでキャリア設定レジスタ331のCデータ(キャリア周波数のデータ)を0から1に変更し、T12のタイミングで山谷設定レジスタ332のYTデータをデフォルト値の1から3に変更し、T13のタイミングでPWMパターン設定レジスタのPデータ(PWMパターンのデータ)を0から1に変更し、最後にT14のキャリアの谷1を跨いだタイミングでキャリア比較設定レジスタ334のPTデータ(キャリア比較値のデータ)を0から1に変更する。
PTデータ1書き込み時のライト信号44eがライト保持回路557に入力されると、ライト保持信号557aが生成され、キャリア同期信号558aとのANDにより生成されたロード信号555aにより、キャリアの谷2のタイミングでキャリア周波数Cデータ1とPWMパターンPデータ1とキャリアの山谷YTデータ3とキャリア比較値PT1データが更新レジスタ56へ同時に書き込まれ更新される。
同様にT21のタイミングでキャリア設定レジスタ331のCデータを1から2に変更し、T23のタイミングでPWMパターン設定レジスタ333のPデータを1から2に変更し、T24のタイミングでキャリア比較設定レジスタ334のPTデータを1から2に変更する。山谷レジスタ552がキャリアの谷2で既にYTデータ=3に更新されているため、この場合、キャリア同期信号558aは山、谷、山を飛ばした谷4のタイミングで出力される(図3を参照)。
キャリア比較設定レジスタ334のPTデータ2書き込み時に生成されたライト保持信号557aとキャリア同期信号558aにより生成されたロード信号555aにより谷4のタイミングでキャリア周波数Cデータ2とPWMパターンPデータ2とキャリア比較値PTデータ2が更新レジスタ56へ同時に更新される。
FIG. 2 is a timing diagram showing the operation of the embodiment of the present invention. The update timing of the carrier frequency and voltage command will be described with reference to FIG. Initially, the value of the mountain
The C data (carrier frequency data) of the
When the write signal 44e at the time of writing the
Similarly, the C data of the
Carrier comparison between carrier
なお、キャリア周波数と電圧指令はキャリア同期信号558aがHレベルになったタイミングを起点に演算と演算結果の設定が実施される。このため、山谷設定レジスタ332の設定値は演算周期より長くする必要があり、演算周期に合わせて設定される。
このようにキャリア周波数と電圧指令は必ずキャリアに同期して同時に更新されるため、変更時のキャリア1周期中のPWM信号は歪みを生じることはない。また、電圧指令とキャリア周波数の設定が同時に更新されるため、キャリア設定と電圧指令設定のタイムラグがなく、書き込み許可を監視する監視回路を外部に設ける必要はない。さらに、キャリアカウンタは1個でよく変更用のキャリアカウンタを別に設ける必要はない。
The carrier frequency and voltage command are calculated and the calculation result is set based on the timing at which the
Thus, since the carrier frequency and the voltage command are always updated simultaneously in synchronization with the carrier, the PWM signal during one carrier cycle at the time of change does not cause distortion. In addition, since the setting of the voltage command and the carrier frequency is updated at the same time, there is no time lag between the carrier setting and the voltage command setting, and it is not necessary to provide a monitoring circuit for monitoring write permission outside. Furthermore, only one carrier counter is sufficient, and there is no need to provide a separate carrier counter for change.
1 変更キャリアカウンタ
2 発生中キャリアカウンタ
3 設定値保持回路
4 指令値演算回路
5 ロードタイミング回路
1a 更新開始
2c キャリア信号
3a キャリア周波数補正データ
3b キャリア周波数設定値
3c 出力電圧指令
3d データセット信号
31a 補正保持値
31b キャリア保持値
4a 電圧指令演算完了
4b 電圧指令
4c キャリア信号
5a 切り替え
5b ラッチ
5c 書き込み許可
T0 更新タイミング
33 設定値保持回路
44 指令値演算回路
55 ロードタイミング回路
56 更新レジスタ
331 キャリア設定レジスタ
332 山谷設定レジスタ
333 PWMパターン設定レジスタ
334 キャリア比較設定レジスタ
44a 共有バス
44b キャリア設定レジスタのライト信号
44c 山谷設定レジスタのライト信号
44d PWMパターン設定レジスタのライト信号
44e キャリア比較設定レジスタのライト信号
551 キャリアレジスタ
552 山谷レジスタ
553 PWMパターンレジスタ
554 キャリア比較レジスタ
558 山谷カウンタ
555 AND回路
556 OR回路
557 ライト保持回路
55b PWMパターン値
55c キャリア比較値
558a キャリア同期信号
555a ロード信号
557a ライト保持信号
70 PWM生成回路
71 キャリアカウンタ
72 PWM比較器
73 PWM出力回路
71a キャリアカウンタ値
71b 山信号
71c 谷信号
7a U相PWM信号
7b V相PWM信号
7c W相PWM信号
1 changed
Claims (4)
前記指令値演算回路は、前記ロードタイミング回路での前記取り込みタイミングを決定する設定値を、変更される前記キャリア周波数に応じた値で出力し、
前記設定値保持回路は、前記指令値演算回路からの前記設定値のデータを保持し、
前記ロードタイミング回路は、前記設定値保持回路の前記電圧指令と前記キャリア周波数のデータが変更されると、変更前のキャリアの山と谷の数が前回取り込んだ前記設定値となったタイミングで前記設定値保持回路の前記データを取り込むことによって、前記電圧指令と前記キャリア周波数を同時に変更することを特徴とするPWMインバータ装置。 A command value calculation circuit for calculating a voltage command and a carrier frequency for driving and controlling the electric motor, a setting value holding circuit for holding data of the voltage command and the carrier frequency from the command value calculation circuit, and the setting value holding In a PWM inverter device comprising: a load timing circuit that captures the data of the circuit at a set capture timing; and a PWM generation circuit that acquires the data captured by the load timing circuit and generates a PWM signal from the data.
The command value calculation circuit outputs a setting value for determining the capture timing in the load timing circuit as a value corresponding to the carrier frequency to be changed,
The set value holding circuit holds data of the set value from the command value calculation circuit,
When the voltage command of the setting value holding circuit and the data of the carrier frequency are changed, the load timing circuit is configured so that the number of peaks and valleys of the carrier before the change becomes the setting value acquired previously. A PWM inverter device that changes the voltage command and the carrier frequency simultaneously by taking in the data of a set value holding circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007287313A JP5320721B2 (en) | 2007-11-05 | 2007-11-05 | PWM inverter device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007287313A JP5320721B2 (en) | 2007-11-05 | 2007-11-05 | PWM inverter device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009118599A JP2009118599A (en) | 2009-05-28 |
JP2009118599A5 JP2009118599A5 (en) | 2012-02-16 |
JP5320721B2 true JP5320721B2 (en) | 2013-10-23 |
Family
ID=40785106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007287313A Expired - Fee Related JP5320721B2 (en) | 2007-11-05 | 2007-11-05 | PWM inverter device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5320721B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6715759B2 (en) * | 2016-12-28 | 2020-07-01 | 日立オートモティブシステムズ株式会社 | Inverter drive device and electric vehicle system using the same |
CN111740450B (en) * | 2020-05-09 | 2023-05-30 | 青岛鼎信通讯股份有限公司 | PWM carrier synchronization method applied to direct-hanging type 10kV charging station |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11299222A (en) * | 1998-04-08 | 1999-10-29 | Fuji Electric Co Ltd | Carrier generating circuit of pulse width modulation control power converter |
JP2000152642A (en) * | 1998-11-09 | 2000-05-30 | Fuji Electric Co Ltd | Carrier generating circuit for pwm inverter |
US8189356B2 (en) * | 2006-04-06 | 2012-05-29 | Kabushiki Kaisha Yaskawa Denki | PWM inverter |
-
2007
- 2007-11-05 JP JP2007287313A patent/JP5320721B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009118599A (en) | 2009-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07108095B2 (en) | Inverter device and control method thereof | |
JP4085976B2 (en) | Inverter control device and control method | |
KR20070072088A (en) | Apparatus and method for conrolling inverter | |
JP5320721B2 (en) | PWM inverter device | |
JP5256844B2 (en) | Control device and control method for power conversion device | |
JP3039781B1 (en) | Timer circuit | |
CN114207555B (en) | Control device, control method, and control program | |
JP5521291B2 (en) | Control device and control method for power conversion device | |
JP4135132B2 (en) | PWM controller | |
JP6331655B2 (en) | Inverter control device | |
JP6601356B2 (en) | Time calculation device | |
JP2004254467A (en) | Device and method for motor drive control | |
JP6744052B2 (en) | Image processing device and display unit | |
JP2007252139A (en) | Motor controller and motor control method | |
JP2009118599A5 (en) | ||
JP5303903B2 (en) | Electric motor control device and control method thereof | |
JP2014217206A (en) | Memory device | |
JP2000050150A (en) | Image pickup device | |
JP3642010B2 (en) | Frame synchronizer | |
US10243568B2 (en) | Semiconductor device, control system, and synchronization method | |
JP2009273205A (en) | Phase synchronization method for uninterruptible power supply unit | |
JP2008219235A (en) | System synchronizing method, pwm signal generating device for performing the same, and motor control system provided with the same | |
JP2016086463A (en) | Power supply | |
JP2012191304A (en) | Synchronous signal processing device and synchronous signal processing method | |
JP5919827B2 (en) | Power supply device, power supply control method, and power supply control program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111228 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120613 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130701 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |