JP5302083B2 - メモリ装置およびメモリ装置の制御方法 - Google Patents
メモリ装置およびメモリ装置の制御方法 Download PDFInfo
- Publication number
- JP5302083B2 JP5302083B2 JP2009105131A JP2009105131A JP5302083B2 JP 5302083 B2 JP5302083 B2 JP 5302083B2 JP 2009105131 A JP2009105131 A JP 2009105131A JP 2009105131 A JP2009105131 A JP 2009105131A JP 5302083 B2 JP5302083 B2 JP 5302083B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- key
- instruction
- key information
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 61
- 238000006243 chemical reaction Methods 0.000 claims abstract description 62
- 230000008569 process Effects 0.000 claims description 43
- 230000004044 response Effects 0.000 claims description 25
- 230000006866 deterioration Effects 0.000 abstract 1
- 230000010365 information processing Effects 0.000 description 33
- 230000006870 function Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
Images
Description
[1−1.構成概要]
図1は、メモリ情報保護システム1Aの外観構成を示す図である。
次に、メモリ情報保護システム1Aの機能について詳述する。図2は、第1実施形態に係るメモリ情報保護システム1Aの機能構成を示すブロック図である。
次に、メモリ装置20Aの動作について説明する。図3は、メモリ装置20Aの動作を示すフローチャートである。なお、メモリ装置20Aは、CPUのような処理手段を含むものではなく、ハードウェアとしての回路による動作であるが、ここでは、便宜的にフローで示すものとする。
次に、本発明の第2実施形態について説明する。上記第2実施形態に係るメモリ情報保護システム1Bは、ハードウェア鍵211を有していない点以外は、メモリ情報保護システム1Aとほぼ同様の構造および機能を有しており、共通する部分については同じ符号を付して説明を省略する。図4は、第2実施形態に係るメモリ情報保護システム1Bの機能構成を示すブロック図である。
以上、この発明の実施の形態について説明したが、この発明は、上記に説明した内容に限定されるものではない。
10 情報処理装置
20A,20B,20H メモリ装置
200 記憶部
210A,210B メモリ内制御部
211 ハードウェア鍵
212A,212B 鍵生成部
213 データ変換回路
214 コマンド判別部
220 インターフェース部
Claims (11)
- 所定情報を記憶した記憶手段と、
情報の暗復号化に用いる鍵情報を生成する鍵生成手段と、
外部装置への出力情報を前記鍵情報に基づいて暗号化するとともに、前記外部装置からの暗号化された入力情報を前記鍵情報に基づいて復号化するデータ変換手段と、
前記データ変換手段によって復号化された前記入力情報を判別し、当該入力情報に応じた所定動作の実行指示を行う指示手段と、
を備え、
前記指示手段は、前記所定情報の読出コマンドが前記入力情報に含まれていた場合、前記鍵生成手段に対して前記鍵情報の生成指示を行うとともに、前記記憶手段に対して前記読出コマンドに応じた読出指示を行い、
前記鍵生成手段は、前記読出指示に応じた前記記憶手段による前記所定情報の読出期間中に、前記生成指示に応じて新たな鍵情報を生成するメモリ装置。 - 前記データ変換手段は、前記新たな鍵情報を用いて鍵情報の更新を行う請求項1に記載のメモリ装置。
- 前記鍵情報の更新は、前記読出期間中に行われる請求項2に記載のメモリ装置。
- 前記鍵生成手段は、
前記生成指示を受ける度に、前記鍵情報を構成するビット列をシフトさせて、前記新たな鍵情報を生成するシフト手段を有する請求項1から請求項3のいずれかに記載のメモリ装置。 - 前記シフト手段は、シフトレジスタを含む請求項4に記載のメモリ装置。
- ハードウェアとして実装された固定的なハードウェア鍵、
をさらに備え、
前記指示手段は、前記外部装置からの初期化コマンドの入力に応じて前記鍵生成手段に対して初期化指示を行い、
前記鍵生成手段は、前記初期化指示に応じて、前記ハードウェア鍵を用いて初期鍵情報を生成し、
前記新たな鍵情報は、前記生成指示に応じて、前記初期鍵情報を構成するビット列を順次にシフトさせて取得される請求項4または請求項5に記載のメモリ装置。 - 前記鍵生成手段は、
前記生成指示を受ける度に、ストリーム暗号方式またはブロック暗号方式を用いて前記新たな鍵情報を生成する請求項1から請求項3のいずれかに記載のメモリ装置。 - ハードウェアとして実装された固定的なハードウェア鍵、
をさらに備え、
前記鍵生成手段は、前記ストリーム暗号方式または前記ブロック暗号方式で暗号化を行い、前記ハードウェア鍵に基づいて前記鍵情報を生成する請求項7に記載のメモリ装置。 - 所定情報を記憶した記憶手段と、
情報の暗復号化に用いる鍵情報を生成する鍵生成手段と、
外部装置への出力情報を前記鍵情報に基づいて暗号化するとともに、前記外部装置からの暗号化された入力情報を前記鍵情報に基づいて復号化するデータ変換手段と、
前記データ変換手段によって復号化された前記入力情報を判別し、当該入力情報に応じた所定動作の実行指示を行う指示手段と、
を備え、
前記鍵生成手段は、所定タイミングで新たな鍵情報を生成し、
前記指示手段は、前記所定情報の読出コマンドが前記入力情報に含まれていた場合、前記記憶手段に対して前記読出コマンドに応じた読出指示を行い、
前記記憶手段は、前記読出指示に応じて情報の読出を開始すると、読出処理を実行中であることを示す読出開始信号を前記データ変換手段に送信し、
前記データ変換手段は、前記読出開始信号の受信に応じて、前記新たな鍵情報を用いて鍵情報の更新を行うメモリ装置。 - 所定情報を記憶した記憶手段と、
情報の暗復号化に用いる鍵情報を生成する鍵生成手段と、
外部装置への出力情報を前記鍵情報に基づいて暗号化するとともに、前記外部装置からの暗号化された入力情報を前記鍵情報に基づいて復号化するデータ変換手段と、
前記データ変換手段によって復号化された前記入力情報を判別し、当該入力情報に応じた所定動作の実行指示を行う指示手段と、
を備え、
前記鍵生成手段は、所定タイミングで新たな鍵情報を生成し、
前記指示手段は、前記所定情報の読出コマンドが前記入力情報に含まれていた場合、前記データ変換手段に対して、前記鍵情報の更新指示を行うとともに、前記記憶手段に対して前記読出コマンドに応じた読出指示を行い、
前記データ変換手段は、前記読出指示に応じた前記記憶手段による前記所定情報の読出期間中に、前記更新指示に応じて前記新たな鍵情報を用いた鍵情報の更新を行うメモリ装置。 - a)外部装置への出力情報を、情報の暗復号化に用いる鍵情報に基づいて暗号化するとともに、外部装置からの暗号化された入力情報を前記鍵情報に基づいて復号化する工程と、
b)前記a)工程において復号化された前記入力情報を判別し、当該入力情報に応じた所定動作の実行指示を行う工程と、
c)新たな鍵情報を生成する工程と、
を備え、
前記b)工程では、記憶手段に記憶された所定情報を読み出すための読出コマンドが前記入力情報に含まれていた場合、前記c)工程の実行指示が行われるとともに、前記記憶手段に対して前記読出コマンドに応じた読出指示が行われ、
前記c)工程では、前記読出指示に応じた前記記憶手段による前記所定情報の読出期間中に、前記新たな鍵情報が生成されるメモリ装置の制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009105131A JP5302083B2 (ja) | 2009-04-23 | 2009-04-23 | メモリ装置およびメモリ装置の制御方法 |
US13/257,680 US8826042B2 (en) | 2009-04-14 | 2010-04-05 | Memory controller, memory control apparatus, memory device, memory information protection system, control method for memory control apparatus, and control method for memory device |
PCT/JP2010/056148 WO2010119784A1 (ja) | 2009-04-14 | 2010-04-05 | メモリコントローラ、メモリ制御装置、メモリ装置、メモリ情報保護システム、メモリ制御装置の制御方法、およびメモリ装置の制御方法 |
TW099111982A TWI484336B (zh) | 2009-04-23 | 2010-04-16 | 記憶體裝置及記憶體裝置之控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009105131A JP5302083B2 (ja) | 2009-04-23 | 2009-04-23 | メモリ装置およびメモリ装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010258666A JP2010258666A (ja) | 2010-11-11 |
JP5302083B2 true JP5302083B2 (ja) | 2013-10-02 |
Family
ID=43319105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009105131A Active JP5302083B2 (ja) | 2009-04-14 | 2009-04-23 | メモリ装置およびメモリ装置の制御方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5302083B2 (ja) |
TW (1) | TWI484336B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6162556B2 (ja) * | 2013-09-18 | 2017-07-12 | 株式会社メガチップス | 記憶装置及び情報処理システム |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3389186B2 (ja) * | 1999-04-27 | 2003-03-24 | 松下電器産業株式会社 | 半導体メモリカード及び読み出し装置 |
JP2001285278A (ja) * | 2000-03-29 | 2001-10-12 | Murata Mach Ltd | 暗号通信方法及び暗号通信システム |
FR2809894B1 (fr) * | 2000-05-31 | 2002-10-25 | France Telecom | Procede de cryptographie, microcircuit pour carte a puce et cartes a puce incluant un tel microcircuit |
US20060165233A1 (en) * | 2003-12-17 | 2006-07-27 | Masao Nonaka | Methods and apparatuses for distributing system secret parameter group and encrypted intermediate key group for generating content encryption and decryption deys |
US20060059372A1 (en) * | 2004-09-10 | 2006-03-16 | International Business Machines Corporation | Integrated circuit chip for encryption and decryption having a secure mechanism for programming on-chip hardware |
US20070180539A1 (en) * | 2004-12-21 | 2007-08-02 | Michael Holtzman | Memory system with in stream data encryption / decryption |
JP4791741B2 (ja) * | 2005-03-16 | 2011-10-12 | 株式会社リコー | データ処理装置とデータ処理方法 |
US7921303B2 (en) * | 2005-11-18 | 2011-04-05 | Qualcomm Incorporated | Mobile security system and method |
US8219829B2 (en) * | 2005-12-08 | 2012-07-10 | Intel Corporation | Scheme for securing locally generated data with authenticated write operations |
JP2007300309A (ja) * | 2006-04-28 | 2007-11-15 | Matsushita Electric Ind Co Ltd | 暗号処理実行装置、icカード、暗号処理実行方法、プログラム及び集積回路 |
JP2008124935A (ja) * | 2006-11-14 | 2008-05-29 | Toshiba Information Systems (Japan) Corp | 送信装置、受信装置、情報通信システム |
JP2008269173A (ja) * | 2007-04-18 | 2008-11-06 | Hitachi Ltd | 計算機システム、ストレージシステムおよびデータ管理方法 |
-
2009
- 2009-04-23 JP JP2009105131A patent/JP5302083B2/ja active Active
-
2010
- 2010-04-16 TW TW099111982A patent/TWI484336B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI484336B (zh) | 2015-05-11 |
TW201042454A (en) | 2010-12-01 |
JP2010258666A (ja) | 2010-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100792287B1 (ko) | 자체 생성한 암호화키를 이용한 보안방법 및 이를 적용한보안장치 | |
KR101735023B1 (ko) | 민감한 코드와 데이터를 보호하는 아키텍처를 포함하는 방법 및 장치 | |
TWI374649B (en) | Digital random number generator based on digitally-controlled oscillators | |
JP4865694B2 (ja) | プロセッサ装置 | |
WO2010119784A1 (ja) | メモリコントローラ、メモリ制御装置、メモリ装置、メモリ情報保護システム、メモリ制御装置の制御方法、およびメモリ装置の制御方法 | |
JP5736994B2 (ja) | 情報処理装置、正当性検証方法、及びプログラム | |
JP2008204459A (ja) | 機密データを処理する処理装置のハイバーネイション | |
TWI570590B (zh) | 與使用縮減回合編密的xts加密系統一起使用之動態加密金鑰 | |
KR20090080032A (ko) | 저장 장치들에 대한 보안을 제공하는 방법 및 시스템 | |
JP2007304847A (ja) | メモリ装置 | |
US20200110906A1 (en) | Encryption circuit for performing virtual encryption operations | |
EP2270707B1 (en) | Loading secure code into a memory | |
KR20100125875A (ko) | 데이터 저장 장치 및 이를 포함하는 데이터 저장 시스템 | |
US20100064125A1 (en) | Programmable device and booting method | |
JP2004054834A (ja) | プログラム開発方法、プログラム開発支援装置およびプログラム実装方法 | |
JP5302083B2 (ja) | メモリ装置およびメモリ装置の制御方法 | |
US20130198528A1 (en) | Modifying a Length of an Element to Form an Encryption Key | |
JP4592337B2 (ja) | データ記憶装置 | |
JP5564194B2 (ja) | メモリコントローラ、メモリ制御装置およびメモリ装置 | |
JP2007193800A (ja) | カード認証システムのセキュリティレベルを向上させる装置及び方法 | |
JP6017287B2 (ja) | 制御方法および情報処理装置 | |
KR101565968B1 (ko) | 데이터 보호를 위한 메모리, 이를 포함하는 메모리 시스템 및 이의 동작 방법 | |
TWI221966B (en) | Device for encrypting/protecting program with protection bit codes | |
JP7063628B2 (ja) | 暗号化装置、暗号化方法およびプログラム | |
JP4580024B2 (ja) | コンテンツ再生方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5302083 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |