JP5296995B2 - Semiconductor device, semiconductor device manufacturing method, light emitting device, and electronic device - Google Patents

Semiconductor device, semiconductor device manufacturing method, light emitting device, and electronic device Download PDF

Info

Publication number
JP5296995B2
JP5296995B2 JP2007078188A JP2007078188A JP5296995B2 JP 5296995 B2 JP5296995 B2 JP 5296995B2 JP 2007078188 A JP2007078188 A JP 2007078188A JP 2007078188 A JP2007078188 A JP 2007078188A JP 5296995 B2 JP5296995 B2 JP 5296995B2
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
buffer layer
semiconductor layer
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007078188A
Other languages
Japanese (ja)
Other versions
JP2008243873A (en
Inventor
洋 藤岡
貴之 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanagawa Academy of Science and Technology
Original Assignee
Kanagawa Academy of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanagawa Academy of Science and Technology filed Critical Kanagawa Academy of Science and Technology
Priority to JP2007078188A priority Critical patent/JP5296995B2/en
Publication of JP2008243873A publication Critical patent/JP2008243873A/en
Application granted granted Critical
Publication of JP5296995B2 publication Critical patent/JP5296995B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor element that can cope with a wide variety of applications, reduces manufacturing cost, and can be increased in area, and to provide a manufacturing method of the semiconductor element, a light-emitting element, and an electron device. <P>SOLUTION: Since the substrate of the semiconductor element is mainly formed of metal, a large-area single-crystal substrate can be obtained inexpensively. Further, the metal is flexible so that the substrate can be, for example, bent for use, thus obtaining the semiconductor element that can cope with a wide variety of applications such as a use by bending according to a space, reduces manufacturing cost, and can be increased in area. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は、半導体素子、半導体素子の製造方法、発光素子及び電子素子に関する。   The present invention relates to a semiconductor element, a method for manufacturing a semiconductor element, a light emitting element, and an electronic element.

発光素子や電子素子に搭載される半導体素子として、シリコン半導体や１３族化合物半導体が知られている。シリコン半導体は、一般的には高純度のシリコンウェハの表面を加工することで作製される。窒化ガリウム（ＧａＮ）を中心とする１３族窒化物半導体素子は、一般的にはサファイアウェハやＳｉＣウェハ上にエピタキシャル成長によって作製される。
Journal of Optoelectronics and Advanced Materials Vol. 7, No. 3, June 2005, p. 1421 - 1427 Silicon semiconductors and group 13 compound semiconductors are known as semiconductor elements mounted on light emitting elements and electronic elements. A silicon semiconductor is generally produced by processing the surface of a high-purity silicon wafer. A group 13 nitride semiconductor element centering on gallium nitride (GaN) is generally produced by epitaxial growth on a sapphire wafer or SiC wafer.
Journal of Optoelectronics and Advanced Materials Vol. 7, No. 3, June 2005, p. 1421-1427

しかしながら、上述したシリコン、サファイア、ＳｉＣなどは硬くて脆く、基板を曲げて使用することができないため、用途が限定されてしまうという問題がある。これらの材料は高価でもあり、単結晶で大面積化しようとするとコストが高くなってしまう。   However, the above-described silicon, sapphire, SiC, and the like are hard and brittle and cannot be used by bending the substrate, so that there is a problem that the use is limited. These materials are also expensive, and the cost increases when the area is increased by a single crystal.

以上のような事情に鑑み、本発明の目的は、幅広い用途に対応することができ、製造コストが低く、大面積化が可能な半導体素子、半導体素子の製造方法、発光素子及び電子素子を提供することにある。   In view of the circumstances as described above, an object of the present invention is to provide a semiconductor element, a method for manufacturing a semiconductor element, a light emitting element, and an electronic element that can be applied to a wide range of applications, can be manufactured at low cost, and can have a large area. There is to do.

上記目的を達成するため、本発明に係る薄膜の形成方法は、金属を主成分とする基板と、前記基板上に設けられ、岩塩型の結晶構造を有する金属窒化物からなるバッファ層と、前記バッファ層上に設けられた半導体層とを具備することを特徴とする。   In order to achieve the above object, a method for forming a thin film according to the present invention includes a substrate containing metal as a main component, a buffer layer provided on the substrate and made of a metal nitride having a rock salt type crystal structure, And a semiconductor layer provided over the buffer layer.

金属は加熱や圧延によってグレインを高速で成長可能であり、低コストで単結晶のまま大面積化が可能であることが知られている。本発明によれば、半導体素子の基板が金属を主成分とするので、大面積の単結晶基板を安価に得ることができる。しかも、金属にはフレキシブル性があるため、例えば基板を曲げて使用することが可能である。これにより、スペースに応じて曲げて使用するなどの幅広い用途に対応することができ、製造コストが低く、大面積化が可能な半導体素子を得ることができる。   It is known that metal can grow grains at high speed by heating or rolling, and can increase the area of a single crystal at a low cost. According to the present invention, since the substrate of the semiconductor element contains metal as a main component, a large-area single crystal substrate can be obtained at a low cost. Moreover, since metal has flexibility, it can be used by bending a substrate, for example. As a result, it is possible to deal with a wide range of applications such as bending and use according to the space, and it is possible to obtain a semiconductor element that can be manufactured at low cost and can be increased in area.

一般に、金属と半導体とが高温下で接する場合、界面反応を起こしやすいことが知られている。このため、従来、金属基板上に直接半導体を成長させて半導体層を形成する場合、半導体の成長温度を高くすることが困難であった。半導体の成長温度を高くできないため、半導体の結晶が十分に成長せず、半導体層の結晶性が低くなってしまうという問題があった。また、金属基板から半導体層中に金属原子が拡散し、半導体層の品質が劣化するという問題があった。   In general, it is known that when a metal and a semiconductor are in contact with each other at a high temperature, an interface reaction is likely to occur. For this reason, conventionally, when a semiconductor layer is formed by directly growing a semiconductor on a metal substrate, it has been difficult to increase the growth temperature of the semiconductor. Since the growth temperature of the semiconductor cannot be increased, there is a problem that the semiconductor crystal does not grow sufficiently and the crystallinity of the semiconductor layer is lowered. In addition, metal atoms diffuse from the metal substrate into the semiconductor layer, and the quality of the semiconductor layer deteriorates.

これに対して、本発明者らは、岩塩型の結晶構造を有する金属窒化物は化学的に極めて安定であり他との反応性が極めて低い点、このような化学的に安定な物質をバッファ層として半導体を成長させると成長温度を高くしても界面反応が起こりにくい点を見出した。   On the other hand, the present inventors pointed out that metal nitrides having a rock salt type crystal structure are chemically very stable and have a very low reactivity with others. Such chemically stable substances are buffered. It has been found that when a semiconductor is grown as a layer, an interface reaction hardly occurs even when the growth temperature is increased.

そこで、本発明では、岩塩型の結晶構造を有する金属窒化物からなるバッファ層が基板上に設けられており、当該バッファ層上に半導体層が設けられた構成としたので、バッファ層上に半導体を成長させる際には成長温度を高くしても、バッファ層と半導体との間では反応はほとんど生じない。このため、半導体を高温下で成長させることができ、結晶性に優れた半導体層を得ることができる。また、バッファ層を介して半導体を配置することによって、金属基板から半導体層に金属原子が拡散するのを防ぐことができるので、半導体層の品質を維持することができるという利点もある。   Therefore, in the present invention, the buffer layer made of a metal nitride having a rock salt type crystal structure is provided on the substrate, and the semiconductor layer is provided on the buffer layer. When growing the film, there is almost no reaction between the buffer layer and the semiconductor even if the growth temperature is raised. Therefore, the semiconductor can be grown at a high temperature, and a semiconductor layer having excellent crystallinity can be obtained. In addition, by disposing the semiconductor through the buffer layer, it is possible to prevent metal atoms from diffusing from the metal substrate to the semiconductor layer, so that there is an advantage that the quality of the semiconductor layer can be maintained.

上記の半導体素子は、前記金属窒化物が、４族窒化物であることを特徴とする。
岩塩型の結晶構造を有する金属窒化物として、４族金属と窒化物が知られている。本発明によれば、金属窒化物が４族窒化物であることとしたので、バッファ層上に成長させる半導体の結晶構造と整合性が高くなる。このため、結晶性に優れた半導体層を得ることができる。 The semiconductor element is characterized in that the metal nitride is a group 4 nitride.
Group 4 metals and nitrides are known as metal nitrides having a rock salt type crystal structure. According to the present invention, since the metal nitride is a group 4 nitride, the crystal structure of the semiconductor grown on the buffer layer is highly consistent. For this reason, the semiconductor layer excellent in crystallinity can be obtained.

上記の半導体素子は、前記金属窒化物が、ハーフニウムナイトライド又はジルコニウムナイトライドであることを特徴とする。
４族窒化物の中でも、ハーフニウムナイトライド（ＨｆＮ）又はジルコニウムナイトライド（ＺｒＮ）は、特に化学的に安定であり、かつ製造が容易であることが知られている。そこで、本発明では、金属窒化物が、ハーフニウムナイトライド又はジルコニウムナイトライドであることとしたので、結晶性に優れた半導体層を有する半導体素子を得ることができる。 The semiconductor element is characterized in that the metal nitride is halfnium nitride or zirconium nitride.
Among group 4 nitrides, halfnium nitride (HfN) or zirconium nitride (ZrN) is known to be particularly chemically stable and easy to manufacture. Therefore, in the present invention, since the metal nitride is half-nium nitride or zirconium nitride, a semiconductor element having a semiconductor layer having excellent crystallinity can be obtained.

上記の半導体素子は、前記基板が、鉄又は銅を主成分とすることを特徴とする。
鉄や銅は、金属の中でも安価であり、また高い柔軟性を有している。本発明によれば、基板が鉄又は銅を主成分とするので、幅広い用途に対応することができ、低コストで大面積化することができる半導体素子を得ることができる。 The semiconductor element is characterized in that the substrate contains iron or copper as a main component.
Iron and copper are inexpensive among metals and have high flexibility. According to the present invention, since the substrate contains iron or copper as a main component, it is possible to obtain a semiconductor element that can be used for a wide range of applications and can have a large area at a low cost.

上記の半導体素子は、前記基板が、電磁鋼板であることを特徴とする。
電磁鋼板は、鉄を主成分とし、３％のシリコンを含んだ基板である。電磁鋼板はフレキシブル性が高く、安価である。本発明によれば、基板が電磁鋼板であるため、幅広い用途に対応することができ、低コストで大面積化することができる半導体素子を得ることができる。 The semiconductor element is characterized in that the substrate is a magnetic steel sheet.
The electrical steel sheet is a substrate containing iron as a main component and 3% silicon. Electrical steel sheets are highly flexible and inexpensive. According to the present invention, since the substrate is a magnetic steel sheet, it is possible to obtain a semiconductor element that can be used for a wide range of applications and can be enlarged at a low cost.

上記の半導体素子は、前記半導体層が、１３族窒化物からなることを特徴とする。
１３族窒化物は金属との反応性が特に高いため、金属基板上に直接形成した場合、界面反応が生じやすい。本発明によれば、当半導体層をバッファ層上に設ける構成になっているため、半導体層が１３族窒化物からなる場合であっても、半導体層を高温で十分に成長させることができる。 The semiconductor element is characterized in that the semiconductor layer is made of a group 13 nitride.
Since the group 13 nitride has a particularly high reactivity with a metal, when it is formed directly on a metal substrate, an interface reaction is likely to occur. According to the present invention, since the semiconductor layer is provided on the buffer layer, the semiconductor layer can be sufficiently grown at a high temperature even when the semiconductor layer is made of a group 13 nitride.

上記の半導体素子は、前記半導体層が、シリコンからなることを特徴とする。
シリコンについても、金属基板上に直接形成した場合、界面反応が生じる虞がある。本発明によれば、当半導体層をバッファ層上に設ける構成になっているため、半導体層がシリコンからなる場合であっても、半導体層を高温で十分に成長させることができる。 The semiconductor element is characterized in that the semiconductor layer is made of silicon.
When silicon is directly formed on a metal substrate, an interface reaction may occur. According to the present invention, since the semiconductor layer is provided on the buffer layer, the semiconductor layer can be sufficiently grown at a high temperature even when the semiconductor layer is made of silicon.

本発明に係る半導体素子の製造方法は、金属を主成分とする基板上に、岩塩型の結晶構造を有する金属窒化物によってバッファ層を形成する工程と、前記バッファ層を構成する金属窒化物上に半導体層を成長させて半導体層を形成する工程とを具備することを特徴とする。   The method of manufacturing a semiconductor device according to the present invention includes a step of forming a buffer layer on a substrate containing metal as a main component by using a metal nitride having a rock salt type crystal structure, and on the metal nitride constituting the buffer layer. And a step of growing a semiconductor layer to form a semiconductor layer.

本発明によれば、金属を主成分とする基板上に岩塩型の結晶構造を有する金属窒化物によってバッファ層を形成する工程と、当該バッファ層を構成する金属窒化物上に半導体層を成長させて半導体層を形成する工程とを具備することとしたので、半導体層を成長させる際に高温で十分に成長させることができる。これにより、幅広い用途に対応することができ、製造コストが低く、大面積化が可能であり、高い結晶性を有する半導体層を備えた半導体素子を製造することができる。   According to the present invention, a step of forming a buffer layer with a metal nitride having a rock salt type crystal structure on a substrate containing metal as a main component, and a semiconductor layer is grown on the metal nitride constituting the buffer layer. And forming the semiconductor layer, the semiconductor layer can be sufficiently grown at a high temperature. Thereby, it is possible to deal with a wide range of applications, manufacturing costs can be reduced, the area can be increased, and a semiconductor element including a semiconductor layer having high crystallinity can be manufactured.

上記の半導体素子の製造方法は、前記半導体層が１３族窒化物からなり、前記半導体層を形成する工程では、前記バッファ層を構成する金属窒化物の（１１１）面に１３族窒化物の（０００１）面を成長させることを特徴とする。
本発明によれば、半導体層が１３族窒化物からなり、半導体層を形成する工程では、バッファ層を構成する金属窒化物の（１１１）面に１３族窒化物の（０００１）面を成長させることとしたので、金属窒化物と１３族窒化物との間で結晶整合性を保つことができる。 In the method of manufacturing a semiconductor element, the semiconductor layer is made of a group 13 nitride, and in the step of forming the semiconductor layer, the group (13) nitride ( The (0001) plane is grown.
According to the present invention, the semiconductor layer is made of a group 13 nitride, and in the step of forming the semiconductor layer, the (0001) plane of the group 13 nitride is grown on the (111) plane of the metal nitride constituting the buffer layer. As a result, crystal matching can be maintained between the metal nitride and the group 13 nitride.

上記の半導体素子の製造方法は、前記半導体層がシリコンからなり、前記半導体層を形成する工程では、前記バッファ層を構成する金属窒化物の（１００）面にシリコンの（１００）面を成長させて半導体層を形成することを特徴とする。
本発明によれば、半導体層がシリコンからなり、半導体層を形成する工程では、バッファ層を構成する金属窒化物の（１００）面にシリコンの（１００）面を成長させて半導体層を形成することとしたので、金属窒化物とシリコンとの間で結晶整合性を保つことができる。 In the semiconductor device manufacturing method, the semiconductor layer is made of silicon, and in the step of forming the semiconductor layer, a (100) plane of silicon is grown on the (100) plane of the metal nitride constituting the buffer layer. Forming a semiconductor layer.
According to the present invention, the semiconductor layer is made of silicon, and in the step of forming the semiconductor layer, the semiconductor layer is formed by growing the (100) plane of silicon on the (100) plane of the metal nitride constituting the buffer layer. As a result, crystal matching can be maintained between the metal nitride and silicon.

上記の半導体素子の製造方法は、上記の半導体素子の製造方法によって製造された半導体素子のうち、前記半導体層を基材表面に接着し、前記基板を前記バッファ層から剥離することを特徴とする。
基板を構成する金属とバッファ層を構成する金属窒化物とでは化学的・物理的性質が全く異なるため、容易に剥離することができる。本発明によれば、上記の半導体素子の製造方法によって製造された半導体素子のうち、半導体層を基材表面に接着し、基板をバッファ層から容易に剥離することができる。 The semiconductor element manufacturing method is characterized in that, among the semiconductor elements manufactured by the semiconductor element manufacturing method, the semiconductor layer is bonded to a substrate surface, and the substrate is peeled from the buffer layer. .
Since the metal constituting the substrate and the metal nitride constituting the buffer layer have completely different chemical and physical properties, they can be easily separated. ADVANTAGE OF THE INVENTION According to this invention, a semiconductor layer can be adhere | attached on the base-material surface among the semiconductor elements manufactured by said semiconductor element manufacturing method, and a board | substrate can be peeled easily from a buffer layer.

本発明に係る発光素子は、上記の半導体素子、又は、上記の半導体素子の製造方法によって製造された半導体素子を搭載したことを特徴とする。
本発明によれば、幅広い用途に対応することができ、製造コストが低く、大面積化が可能であり、高い結晶性を有する半導体層を備えた半導体素子を搭載したので、高性能の発光素子を安価で得ることができる。 A light-emitting element according to the present invention includes the above-described semiconductor element or a semiconductor element manufactured by the above-described method for manufacturing a semiconductor element.
According to the present invention, a high-performance light-emitting element can be applied to a wide range of applications, has a low manufacturing cost, can have a large area, and is equipped with a semiconductor element including a semiconductor layer having high crystallinity. Can be obtained at low cost.

本発明に係る電子素子は、上記の半導体素子、又は、上記の半導体素子の製造方法によって製造された半導体素子を搭載したことを特徴とする。
本発明によれば、幅広い用途に対応することができ、製造コストが低く、大面積化が可能であり、高い結晶性を有する半導体層を備えた半導体素子を搭載したので、高性能の電子素子を安価で得ることができる。 An electronic device according to the present invention is characterized by mounting the semiconductor device described above or a semiconductor device manufactured by the method for manufacturing a semiconductor device.
According to the present invention, a high-performance electronic device can be applied to a wide range of applications, has a low manufacturing cost, can have a large area, and is equipped with a semiconductor device having a semiconductor layer having high crystallinity. Can be obtained at low cost.

本発明によれば、半導体素子の基板が金属を主成分とするため、加熱や圧延によって基板のグレインを高速に成長させることができる。このため、大面積の単結晶基板を安価に得ることができる。しかも、金属にはフレキシブル性があるため、例えば基板を曲げて使用することが可能である。これにより、スペースに応じて曲げて使用するなどの幅広い用途に対応することができ、製造コストが低く、大面積化が可能な半導体素子を得ることができる。   According to the present invention, since the substrate of the semiconductor element is mainly composed of metal, the grains of the substrate can be grown at high speed by heating or rolling. For this reason, a large-area single crystal substrate can be obtained at low cost. Moreover, since metal has flexibility, it can be used by bending a substrate, for example. As a result, it is possible to deal with a wide range of applications such as bending and use according to the space, and it is possible to obtain a semiconductor element that can be manufactured at low cost and can be increased in area.

本発明の実施の形態を図面に基づき説明する。
図１は、本実施形態に係る半導体素子１の構成を示す図である。
同図に示すように、半導体素子１は、基板２上にバッファ層３を介して半導体層４が積層された構成になっている。この半導体素子１は、例えば発光素子や電子素子などに搭載されるものである。 Embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram showing a configuration of a semiconductor element 1 according to the present embodiment.
As shown in the figure, the semiconductor element 1 has a configuration in which a semiconductor layer 4 is laminated on a substrate 2 with a buffer layer 3 interposed therebetween. The semiconductor element 1 is mounted on, for example, a light emitting element or an electronic element.

基板２は、例えば鉄（Ｆｅ）や銅（Ｃｕ）、電磁鋼板（ＦｅＳｉ）などの金属又はこれらの合金からなる金属基板である。電磁鋼板は、鉄とシリコンとの合金であり、鉄がほぼ９７％、シリコンがほぼ３％含まれた基板である。
バッファ層３は、例えばハーフニウムナイトライド（ＨｆＮ）やジルコニウムナイトライド（ＺｒＮ）などの４族金属の窒化物からなる層である。これらの４族金属の窒化物は岩塩型結晶構造を有しており、化学的に安定性の高い層になっている。 The substrate 2 is a metal substrate made of a metal such as iron (Fe), copper (Cu), electromagnetic steel plate (FeSi), or an alloy thereof. The electromagnetic steel sheet is an alloy of iron and silicon, and is a substrate containing approximately 97% iron and approximately 3% silicon.
The buffer layer 3 is a layer made of a nitride of a group 4 metal such as half-nium nitride (HfN) or zirconium nitride (ZrN). These group 4 metal nitrides have a rock salt type crystal structure and are chemically highly stable layers.

半導体層４は、例えば１３族窒化物半導体からなる薄膜である。１３族窒化物としては、例えばＧａＮ（ガリウムナイトライド）、ＡｌＮ（アルミニウムナイトライド）、ＩｎＮ（インジウムナイトライド）などが挙げられ、一般式ＩｎＸＧａＹＡｌ１−Ｘ−ＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）で表される。 The semiconductor layer 4 is a thin film made of, for example, a group 13 nitride semiconductor. The group 13 nitride, for example, GaN (gallium nitride), AlN (aluminum nitride), etc. InN (indium nitride), with the general formula In X Ga Y Al 1-X -Y N (0 ≦ X ≦ 1, 0 ≦ Y ≦ 1, 0 ≦ X + Y ≦ 1).

図２は、上記のバッファ層３の製造装置であるスパッタ装置の構成を示す図である。
同図に示すように、スパッタ装置１０は、チャンバ１１と、基板側電極１２と、ターゲット側電極１３と、直流電源１４と、基板保持部１５と、ターゲット保持部１６と、窒素供給源１７と、加熱装置１８とを主体として構成されている。 FIG. 2 is a diagram showing a configuration of a sputtering apparatus that is a manufacturing apparatus of the buffer layer 3 described above.
As shown in the figure, the sputtering apparatus 10 includes a chamber 11, a substrate side electrode 12, a target side electrode 13, a DC power source 14, a substrate holding unit 15, a target holding unit 16, and a nitrogen supply source 17. The heating device 18 is the main component.

チャンバ１１は、外部に対して密閉可能に設けられている。チャンバ１１内は図示しない真空ポンプなどによって減圧できるようになっている。
基板側電極１２は、チャンバ１１内の基板側に配置されている。ターゲット電極１３は、チャンバ１１内に基板側電極１２に対向して設けられている。直流電源１４は、基板側電極１２及びターゲット側電極１３にそれぞれ電気的に接続されており、基板側電極１２とターゲット側電極１３との間に直流電圧を印加する電圧源である。 The chamber 11 is provided so that it can be sealed with respect to the outside. The inside of the chamber 11 can be decompressed by a vacuum pump (not shown).
The substrate side electrode 12 is disposed on the substrate side in the chamber 11. The target electrode 13 is provided in the chamber 11 so as to face the substrate side electrode 12. The DC power source 14 is a voltage source that is electrically connected to the substrate side electrode 12 and the target side electrode 13, and applies a DC voltage between the substrate side electrode 12 and the target side electrode 13.

基板保持部１５は、薄膜を形成する基板２を保持可能に設けられている。
ターゲット保持部１６は、ターゲット１６ａを水平に保持可能に設置された坩堝であり、一定の導電性を有する材料からなる。このような材料としては、例えばチタン（Ｔｉ）などの金属を添加した窒化ホウ素（ＢＮ）や、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）、窒化アルミニウム（ＡｌＮ）などのＩＩＩ族金属の窒化物が挙げられる。 The substrate holding part 15 is provided so as to be able to hold the substrate 2 on which the thin film is formed.
The target holding unit 16 is a crucible installed so that the target 16a can be held horizontally, and is made of a material having a certain conductivity. Examples of such materials include boron nitride (BN) to which a metal such as titanium (Ti) is added, and nitrides of group III metals such as gallium nitride (GaN), indium nitride (InN), and aluminum nitride (AlN). Is mentioned.

ターゲット１６ａは、例えばＩＩＩ族金属及びその合金からなる。ターゲット１６ａとして用いられるＩＩＩ族金属としては、例えばＧａ（ガリウム）、Ａｌ（アルミニウム）、Ｉｎ（インジウム）などが挙げられる。これらのＩＩＩ族金属は、坩堝内に液体状で保持されるようになっている。   The target 16a is made of, for example, a group III metal and an alloy thereof. Examples of the group III metal used as the target 16a include Ga (gallium), Al (aluminum), and In (indium). These group III metals are held in liquid form in the crucible.

窒素供給源１７は、例えば供給管などによってチャンバ１１内に接続されており、チャンバ１１内に窒素ガスを供給する。図示しないが、窒素供給源１７の他、チャンバ内にアルゴンガスを供給するアルゴンガス供給源も設けられている。
加熱装置１１８は、例えば基板保持部１５に固定されており、基板保持部１１５上の基板１０２の周囲温度を調節できるようになっている。 The nitrogen supply source 17 is connected to the inside of the chamber 11 by, for example, a supply pipe and supplies nitrogen gas into the chamber 11. Although not shown, in addition to the nitrogen supply source 17, an argon gas supply source for supplying argon gas into the chamber is also provided.
For example, the heating device 118 is fixed to the substrate holding unit 15, and can adjust the ambient temperature of the substrate 102 on the substrate holding unit 115.

図３は、上記の半導体層４の製造装置であるパルスレーザ装置の構成を示す図である。
同図に示すように、パルスレーザ装置２０は、チャンバ２１と、基板保持部２２と、ターゲット保持部２３と、レーザ光源２４と、レーザ入射口２５と、窒素供給源２６と、加熱装置２７とを主体として構成されている。 FIG. 3 is a diagram showing a configuration of a pulse laser device which is a manufacturing apparatus of the semiconductor layer 4 described above.
As shown in the figure, the pulse laser device 20 includes a chamber 21, a substrate holding unit 22, a target holding unit 23, a laser light source 24, a laser incident port 25, a nitrogen supply source 26, and a heating device 27. Is the main constituent.

チャンバ２１は、上記のスパッタ装置１０のチャンバ１１と同様の構成になっている。すなわち、外部に対して密閉可能に設けられており、図示しない真空ポンプなどによって減圧できるようになっている。
基板保持部２２は、チャンバ２１内に設けられており、上記の基板２を保持可能になっている。 The chamber 21 has the same configuration as the chamber 11 of the sputtering apparatus 10 described above. That is, it is provided so that it can be sealed from the outside, and can be decompressed by a vacuum pump (not shown).
The substrate holding part 22 is provided in the chamber 21 and can hold the substrate 2.

ターゲット保持部２３は、チャンバ２１内に基板保持部２２に対向するように配置されており、ターゲット２３ａを保持可能になっている。レーザ光源２４は、例えばＫｒＦエキシマレーザ光を生成可能な光源である。レーザ光の射出部はレーザ入射口２５に向けられている。レーザ入射口２５は、レーザ光源２４からのレーザ光をチャンバ２１内に入射する部分である。   The target holding unit 23 is disposed in the chamber 21 so as to face the substrate holding unit 22 and can hold the target 23a. The laser light source 24 is a light source that can generate, for example, KrF excimer laser light. The laser beam emitting portion is directed to the laser incident port 25. The laser incident port 25 is a part through which the laser light from the laser light source 24 enters the chamber 21.

窒素供給源２６は、例えば供給管などによってチャンバ２１内に接続されており、チャンバ２１内に窒素ガスを供給する。加熱装置２７は、例えば基板保持部２２に固定されており、基板保持部２２上の基板２の周囲温度を調節できるようになっている。   The nitrogen supply source 26 is connected to the inside of the chamber 21 by, for example, a supply pipe and supplies nitrogen gas into the chamber 21. The heating device 27 is fixed to the substrate holding unit 22, for example, and can adjust the ambient temperature of the substrate 2 on the substrate holding unit 22.

半導体素子１を構成するバッファ層３は、例えば上記のスパッタ装置１０を用いて形成される。
まず、チャンバ１１内にアルゴンガスを供給し、窒素供給源１６から窒素ガスをチャンバ１１内に供給する。アルゴンガス及び窒素ガスによってチャンバ１１内が所定の圧力になった後、基板２を基板電極１２に保持し、ハーフニウム（Ｈｆ）やジルコニウム（Ｚｒ）などの４族金属又はその合金からなるターゲット１３ａをターゲット電極１３上に設置する。 The buffer layer 3 constituting the semiconductor element 1 is formed using, for example, the above sputtering apparatus 10.
First, argon gas is supplied into the chamber 11, and nitrogen gas is supplied into the chamber 11 from the nitrogen supply source 16. After the inside of the chamber 11 is brought to a predetermined pressure by the argon gas and the nitrogen gas, the substrate 2 is held on the substrate electrode 12, and a target 13a made of a group 4 metal such as halfnium (Hf) or zirconium (Zr) or an alloy thereof. Is placed on the target electrode 13.

基板２及びターゲット１３ａを配置した後、加熱装置１７によって、基板２の周囲温度を５００℃〜１０００℃程度に調節する。基板２の周囲温度を調節した後、基板電極１２とターゲット電極１３との間に直流電圧を印加し、ターゲット１３ａをスパッタする。図４に示すように、基板２上には、４族金属の窒化物からなるバッファ層３が形成される。バッファ層３の表面は当該バッファ層を構成する４族金属窒化物の（１１１）面になっている。基板２上にバッファ層３を形成したら、基板２をチャンバ１１から取り出す。   After arranging the substrate 2 and the target 13 a, the ambient temperature of the substrate 2 is adjusted to about 500 ° C. to 1000 ° C. by the heating device 17. After adjusting the ambient temperature of the substrate 2, a DC voltage is applied between the substrate electrode 12 and the target electrode 13 to sputter the target 13a. As shown in FIG. 4, a buffer layer 3 made of a group 4 metal nitride is formed on the substrate 2. The surface of the buffer layer 3 is a (111) plane of a group 4 metal nitride constituting the buffer layer. When the buffer layer 3 is formed on the substrate 2, the substrate 2 is taken out from the chamber 11.

半導体素子１を構成する半導体層４は、例えば上記のパルスレーザ装置２０を用いて形成される。
バッファ層３の形成された基板２をパルスレーザ装置２０内に移動し、チャンバ２１内の基板保持部２２上に保持する。ターゲット保持部２３には、１３族金属又はその合金からなるターゲット２３ａを設置し、チャンバ２１内に窒素ガスを供給する。窒素ガスを供給した後、パルスレーザをターゲット２３ａに照射する。レーザ光が照射されるとターゲット２３ａが蒸発し、図５に示すように、バッファ層３上には、１３族金属の窒化物からなる半導体層４が形成される。 The semiconductor layer 4 constituting the semiconductor element 1 is formed using, for example, the pulse laser device 20 described above.
The substrate 2 on which the buffer layer 3 is formed is moved into the pulse laser device 20 and held on the substrate holding part 22 in the chamber 21. A target holding unit 23 is provided with a target 23 a made of a group 13 metal or an alloy thereof, and nitrogen gas is supplied into the chamber 21. After supplying nitrogen gas, the target 23a is irradiated with a pulse laser. When the laser beam is irradiated, the target 23 a evaporates, and as shown in FIG. 5, a semiconductor layer 4 made of a group 13 metal nitride is formed on the buffer layer 3.

ターゲット２３ａにパルスレーザを照射するときの基板２上の温度は５００℃〜７００℃程度にする。バッファ層３は化学的安定性の高い層であるため、基板２上の温度がこのような高温になっても、半導体層４との界面（表面）でほとんど化学反応を起こすことは無い。   The temperature on the substrate 2 when the target 23a is irradiated with the pulse laser is set to about 500 ° C to 700 ° C. Since the buffer layer 3 is a layer having high chemical stability, even if the temperature on the substrate 2 reaches such a high temperature, the chemical reaction hardly occurs at the interface (surface) with the semiconductor layer 4.

半導体層４は、１３族金属の窒化物の（０００１）面が成長する。この結果、バッファ層３を構成する４族金属窒化物の（１１１）面に半導体層４を構成する１３族金属窒化物の（０００１）面が形成されることになる。   The semiconductor layer 4 has a (0001) plane of a group 13 metal nitride grown. As a result, the (0001) plane of the group 13 metal nitride constituting the semiconductor layer 4 is formed on the (111) plane of the group 4 metal nitride constituting the buffer layer 3.

このように、本実施形態によれば、半導体素子１の基板２が金属を主成分とするため、例えば加熱や圧延によって基板２のグレインを高速に成長させることができる。このため、大面積の単結晶基板を安価に得ることができる。しかも、金属にはフレキシブル性があるため、例えば基板を曲げて使用することが可能である。これにより、スペースに応じて曲げて使用するなどの幅広い用途に対応することができ、製造コストが低く、大面積化が可能な半導体素子１を得ることができる。   Thus, according to this embodiment, since the substrate 2 of the semiconductor element 1 is mainly composed of metal, the grains of the substrate 2 can be grown at high speed by, for example, heating or rolling. For this reason, a large-area single crystal substrate can be obtained at low cost. Moreover, since metal has flexibility, it can be used by bending a substrate, for example. As a result, it is possible to deal with a wide range of applications such as bending and use according to the space, and it is possible to obtain the semiconductor element 1 with a low manufacturing cost and a large area.

一般に、金属基板と半導体との間では反応性が高く、界面反応を起こしやすいことが知られている。このため、従来、金属基板上に直接半導体を成長させて半導体層を形成する場合、半導体の成長温度を高くすることが困難であった。半導体の成長温度を高くできないため、半導体の結晶が十分に成長せず、半導体層の結晶性が低くなってしまうという問題があった。本発明者らは、当該金属窒化物は化学的に極めて安定であり他との反応性が極めて低い点、このような科学的に安定な物質をバッファ層として半導体を成長させると成長温度を高くしても界面反応が起こりにくい点を見出した。   In general, it is known that the reactivity between a metal substrate and a semiconductor is high and an interface reaction is likely to occur. For this reason, conventionally, when a semiconductor layer is formed by directly growing a semiconductor on a metal substrate, it has been difficult to increase the growth temperature of the semiconductor. Since the growth temperature of the semiconductor cannot be increased, there is a problem that the semiconductor crystal does not grow sufficiently and the crystallinity of the semiconductor layer is lowered. The inventors of the present invention are that the metal nitride is chemically very stable and has a very low reactivity with others. When a semiconductor is grown using such a chemically stable material as a buffer layer, the growth temperature is increased. However, it was found that the interface reaction hardly occurs.

そこで、本実施形態では、岩塩型の結晶構造を有するＨｆＮやＺｒＮなどの金属窒化物からなるバッファ層３が基板２上に設けられており、当該バッファ層３上に半導体層４が設けられた構成としたので、バッファ層３上に１３族窒化物半導体を成長させる際には成長温度を１０００℃程度に高くしても、バッファ層３と１３族窒化物半導体との間では反応はほとんど生じない。このため、１３族窒化物をバッファ層３上に十分に成長させることができ、結晶性に優れた半導体層４を得ることができる。   Therefore, in this embodiment, the buffer layer 3 made of a metal nitride such as HfN or ZrN having a rock salt type crystal structure is provided on the substrate 2, and the semiconductor layer 4 is provided on the buffer layer 3. Since the structure is adopted, when a group 13 nitride semiconductor is grown on the buffer layer 3, even if the growth temperature is raised to about 1000 ° C., the reaction between the buffer layer 3 and the group 13 nitride semiconductor hardly occurs. Absent. Therefore, the group 13 nitride can be sufficiently grown on the buffer layer 3, and the semiconductor layer 4 having excellent crystallinity can be obtained.

本実施形態によれば、金属窒化物が岩塩型の結晶構造を有する４族窒化物であることとしたので、結晶性に優れた半導体層４を有する半導体素子１を得ることができる。４族窒化物の中でも、ハーフニウムナイトライド（ＨｆＮ）又はジルコニウムナイトライド（ＺｒＮ）は、特に化学的に安定であり、かつ製造が容易であることが知られている。本実施形態のうち、バッファ層３を構成する金属窒化物が、ハーフニウムナイトライド又はジルコニウムナイトライドである場合、結晶性に優れた半導体層４を有する半導体素子を得ることができる。   According to this embodiment, since the metal nitride is a group 4 nitride having a rock salt type crystal structure, the semiconductor element 1 having the semiconductor layer 4 having excellent crystallinity can be obtained. Among group 4 nitrides, halfnium nitride (HfN) or zirconium nitride (ZrN) is known to be particularly chemically stable and easy to manufacture. In the present embodiment, when the metal nitride constituting the buffer layer 3 is halfnium nitride or zirconium nitride, a semiconductor element having the semiconductor layer 4 having excellent crystallinity can be obtained.

また、鉄や銅は、金属の中でも安価であり、また高い柔軟性を有している。本実施形態のうち、例えば基板２が鉄又は銅を主成分とする場合には、幅広い用途に対応することができ、低コストで大面積化することができる半導体素子１を得ることができる。一方、電磁鋼板は、鉄を主成分とし、３％のシリコンを含んだ基板である。電磁鋼板はフレキシブル性が高く、安価である。本実施形態のうち、例えば基板２が電磁鋼板とする場合、幅広い用途に対応することができ、低コストで大面積化することができる半導体素子１を得ることができる。   Further, iron and copper are inexpensive among metals and have high flexibility. In the present embodiment, for example, when the substrate 2 is mainly composed of iron or copper, it is possible to obtain the semiconductor element 1 that can be used for a wide range of applications and can be enlarged at a low cost. On the other hand, the electromagnetic steel sheet is a substrate containing iron as a main component and 3% silicon. Electrical steel sheets are highly flexible and inexpensive. In the present embodiment, for example, when the substrate 2 is an electromagnetic steel plate, the semiconductor element 1 that can be used for a wide range of applications and can be enlarged at low cost can be obtained.

また、１３族窒化物は金属との反応性が特に高いため、金属基板上に直接形成した場合、界面反応が生じやすい。本実施形態では、半導体層４をバッファ層３上に設けることとしたので、界面反応を回避することができる。これにより、半導体層４を高温で十分に成長させることができる。   Further, since the group 13 nitride has a particularly high reactivity with a metal, an interface reaction tends to occur when it is formed directly on a metal substrate. In the present embodiment, since the semiconductor layer 4 is provided on the buffer layer 3, an interface reaction can be avoided. Thereby, the semiconductor layer 4 can be sufficiently grown at a high temperature.

本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
例えば、上記実施形態においては、半導体層４として１３族金属の窒化物を例に挙げて説明したが、これに限られることは無い。例えば、半導体層４としてシリコン（Ｓｉ（１００））を形成しても構わない。 The technical scope of the present invention is not limited to the above-described embodiment, and appropriate modifications can be made without departing from the spirit of the present invention.
For example, in the above-described embodiment, a nitride of a group 13 metal has been described as an example of the semiconductor layer 4, but is not limited thereto. For example, silicon (Si (100)) may be formed as the semiconductor layer 4.

シリコンを金属基板上に成長させる場合、例えばＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシー）法などの手法によって成長させることが可能である。この場合、シリコンターゲットを配置した真空チャンバ内にバッファ層３を形成した基板２を収容し、シリコンターゲットに電子ビームを照射して当該ターゲットを蒸発させ、蒸発したシリコン原子をバッファ層３上に付着させてシリコン薄膜を成長させるようにする。結晶性向上のためには１０００℃以上の高温でシリコンを成長させることが好ましい。   When silicon is grown on a metal substrate, it can be grown by a technique such as MBE (Molecular Beam Epitaxy). In this case, the substrate 2 on which the buffer layer 3 is formed is accommodated in a vacuum chamber in which the silicon target is disposed, the target is evaporated by irradiating the silicon target with an electron beam, and the evaporated silicon atoms are deposited on the buffer layer 3. To grow a silicon thin film. In order to improve crystallinity, it is preferable to grow silicon at a high temperature of 1000 ° C. or higher.

シリコンについても、金属基板上に直接形成した場合、界面反応が生じる虞があるため、１０００℃以上の高温で成長させることが困難である。これに対して、例えばＨｆＮやＺｒＮなどからなるバッファ層３上にシリコンを形成することにより、１０００℃以上の高温でシリコンの結晶を成長させても界面反応はほとんど生じない。   Also when silicon is directly formed on a metal substrate, it is difficult to grow at a high temperature of 1000 ° C. or higher because an interface reaction may occur. On the other hand, for example, by forming silicon on the buffer layer 3 made of HfN, ZrN, or the like, even if a silicon crystal is grown at a high temperature of 1000 ° C. or higher, an interface reaction hardly occurs.

半導体層４にシリコンを用いた構成として、例えばＳｉ／ＨｆＮ／ＦｅＳｉの構成やＳｉ／ＺｒＮ／ＦｅＳｉの構成などが挙げられる。ＦｅやＣｕを基板２の材料として用いても良い。半導体層４を形成する際には、バッファ層３を構成する金属窒化物の（１００）面にシリコンの（１００）面を成長させることが好ましい。これにより、金属窒化物とシリコンとの間で結晶整合性を保つことができる。   Examples of the configuration using silicon for the semiconductor layer 4 include a configuration of Si / HfN / FeSi and a configuration of Si / ZrN / FeSi. Fe or Cu may be used as the material of the substrate 2. When forming the semiconductor layer 4, it is preferable to grow a (100) surface of silicon on the (100) surface of the metal nitride constituting the buffer layer 3. Thereby, the crystal matching between the metal nitride and silicon can be maintained.

また、図６に示すように本実施形態の手法によって製造された半導体素子１の半導体層４の表面に回路や配線などを形成した後、例えばポリマーやガラスなどからなる他の基板５にこの表面を接着し、図７に示すように半導体素子１の基板２をバッファ層３から剥離することにより、基板５上に半導体層４が配置された構成にしても良い。   Further, as shown in FIG. 6, after a circuit or wiring is formed on the surface of the semiconductor layer 4 of the semiconductor element 1 manufactured by the method of the present embodiment, this surface is formed on another substrate 5 made of, for example, polymer or glass. The semiconductor layer 4 may be disposed on the substrate 5 by peeling the substrate 2 of the semiconductor element 1 from the buffer layer 3 as shown in FIG.

基板２を構成する金属材料とバッファ層３を構成する金属窒化物材料とでは化学的・物理的性質が全く異なるため、容易に剥離することができる。この手法によれば、半導体層４を基板５の表面に接着し、基板２をバッファ層３から容易に剥離することができるので、他の用途に用いる基板に転写することも可能となる。これにより、幅広い用途に対応することができる。   Since the metal material constituting the substrate 2 and the metal nitride material constituting the buffer layer 3 have completely different chemical and physical properties, they can be easily separated. According to this method, since the semiconductor layer 4 can be adhered to the surface of the substrate 5 and the substrate 2 can be easily peeled from the buffer layer 3, it can also be transferred to a substrate used for other purposes. Thereby, it can respond to a wide use.

また、上記実施形態では、半導体層４を形成する際にパルスレーザ法及びＭＢＥ法によって形成する例を説明したが、これに限られることはなく、例えばスパッタリング法や、ターゲット１３ａに電子線を照射するパルス電子線法（ＰＥＤ法）など、他の手法によって形成することとしても勿論構わない。   In the above embodiment, an example in which the semiconductor layer 4 is formed by the pulse laser method and the MBE method has been described. However, the present invention is not limited to this. For example, the sputtering method or the target 13a is irradiated with an electron beam. Of course, other methods such as a pulsed electron beam method (PED method) may be used.

本発明の実施例１を説明する。
本実施例では、上記実施形態に記載のスパッタリング法によって電磁鋼板（ＦｅＳｉ（１１０））上にＨｆＮの薄膜（バッファ層）を形成した。チャンバ中のアルゴンガスを１．２ｓｃｃｍ、窒素ガスを０．８ｓｃｃｍ、ＤＣ電源を１００Ｗ、チャンバ内の圧力を２．０×１０−３Ｔｏｒｒとした。成長温度を５００℃、７００℃、７５０℃、１０００℃としてそれぞれ形成した。 A first embodiment of the present invention will be described.
In this example, a thin film (buffer layer) of HfN was formed on a magnetic steel sheet (FeSi (110)) by the sputtering method described in the above embodiment. The argon gas in the chamber was 1.2 sccm, the nitrogen gas was 0.8 sccm, the DC power source was 100 W, and the pressure in the chamber was 2.0 × 10 −3 Torr. The growth temperatures were 500 ° C., 700 ° C., 750 ° C., and 1000 ° C., respectively.

図８は、形成されたＨｆＮ薄膜のＥＢＳＤ逆極点図である。
同図に示すように、成長温度が５００℃の場合、ＨｆＮの結晶面はランダムに形成されている。成長温度が７００℃の場合、ＨｆＮ（１１１）のグレインが２つ形成されている。成長温度が７５０℃の場合、ＨｆＮ（１１１）の単結晶が形成されている。成長温度が１０００℃の場合、ＨｆＮ（１００）の単結晶が形成されている。 FIG. 8 is an EBSD reverse pole figure of the formed HfN thin film.
As shown in the figure, when the growth temperature is 500 ° C., the crystal plane of HfN is randomly formed. When the growth temperature is 700 ° C., two grains of HfN (111) are formed. When the growth temperature is 750 ° C., a single crystal of HfN (111) is formed. When the growth temperature is 1000 ° C., a single crystal of HfN (100) is formed.

図９は、形成されたＨｆＮ（１１１）薄膜の（１００）ＥＢＳＤ極点図である。図１０は、形成されたＨｆＮ（１１１）薄膜の（１１１）ＥＢＳＤ極点図である。
図９及び図１０に示されるように、明瞭な３回回転対象性が確認できる。このことから、結晶方位の揃った良質なＨｆＮ（１１１）が電磁鋼板上（ＦｅＳｉ（１１０））に成長しているといえる。 FIG. 9 is a (100) EBSD pole figure of the formed HfN (111) thin film. FIG. 10 is a (111) EBSD pole figure of the formed HfN (111) thin film.
As shown in FIGS. 9 and 10, a clear three-fold rotation target property can be confirmed. From this, it can be said that high-quality HfN (111) having a uniform crystal orientation grows on the magnetic steel sheet (FeSi (110)).

本発明の実施例２を説明する。
本実施例では、上記の実施例１で形成されたＨｆＮ（１１１）薄膜上にパルスレーザ法によってＧａＮ薄膜（半導体層）を形成した。レーザ光をＫｒＦエキシマレーザとし、レーザ光の出力を３０Ｈｚ、２１．０ｋＶ、８５ｍＪとした。チャンバ内の圧力を４．０×１０−６Ｔｏｒｒとし、成長温度を６９０℃とした。また、プラズマ強度を４００Ｗとした。 A second embodiment of the present invention will be described.
In this example, a GaN thin film (semiconductor layer) was formed on the HfN (111) thin film formed in Example 1 by the pulse laser method. The laser beam was a KrF excimer laser, and the laser beam output was 30 Hz, 21.0 kV, and 85 mJ. The pressure in the chamber was 4.0 × 10 −6 Torr, and the growth temperature was 690 ° C. The plasma intensity was 400W.

図１１は、形成されたＧａＮ薄膜の０００１ＥＢＳＤ極点図である。図１２は、このＧａＮ薄膜の１０−１２ＥＢＳＤ極点図である。
図１１に示すように、ＧａＮ薄膜の（０００１）方向に明確なスポットが確認できる。また、図１２に示すように、明確な６回回転対象性が確認できる。このことから、結晶方位の揃った良質なＧａＮ（０００１）がＨｆＮ（１１１）上に成長しているといえる。 FIG. 11 is a 0001EBSD pole figure of the formed GaN thin film. FIG. 12 is a 10-12 EBSD pole figure of this GaN thin film.
As shown in FIG. 11, a clear spot can be confirmed in the (0001) direction of the GaN thin film. Moreover, as shown in FIG. 12, clear 6 times rotation object property can be confirmed. From this, it can be said that high-quality GaN (0001) having a uniform crystal orientation grows on HfN (111).

図１３は、このＧａＮ（０００１）薄膜表面のＸＰＳ測定図である。
同図に示すように、ＧａＮの成長表面に不純物（ＦｅやＳｉの単体など）のピークは見られない。このことから、電磁鋼板からのＦｅ原子やＳｉ原子の拡散をＨｆＮ（１１１）がバッファ層として確実に防いでいることがわかる。 FIG. 13 is an XPS measurement diagram of the surface of this GaN (0001) thin film.
As shown in the figure, no peak of impurities (such as simple elements of Fe and Si) is observed on the growth surface of GaN. From this, it can be seen that HfN (111) reliably prevents diffusion of Fe atoms and Si atoms from the magnetic steel sheet as a buffer layer.

図１４は、このＧａＮ上に素子を形成してＰＬ測定を行った結果を示すグラフである。グラフの縦軸が光の強さ、グラフの横軸がエネルギーをそれぞれ示している。
同図に示すように、エネルギーが３．２ｅＶ程度から発光が強くなっていき、エネルギーが３．４４ｅＶのときに発光の強さがピークに達している。その後、３．６ｅＶになるまで発光が弱くなっていく。このことから、ＧａＮがバンド端で発光していることが確認できる。 FIG. 14 is a graph showing the results of performing PL measurement with an element formed on this GaN. The vertical axis of the graph represents light intensity, and the horizontal axis of the graph represents energy.
As shown in the figure, light emission becomes stronger from an energy of about 3.2 eV, and the intensity of light emission reaches a peak when the energy is 3.44 eV. Thereafter, the light emission becomes weak until 3.6 eV. From this, it can be confirmed that GaN emits light at the band edge.

図１５は、このＧａＮ素子のショットキー特性を示すグラフである。グラフの縦軸が電流の大きさ、グラフの横軸が電圧の大きさをそれぞれ示している。
同図に示すように、電圧が０Ｖよりも大きくなるにつれて電流の値も大きくなっているが、電圧が０Ｖよりも小さくなっても電流の値はほとんど小さくなっていない。このことから、整流特性を有していることが認められる。 FIG. 15 is a graph showing the Schottky characteristics of this GaN element. The vertical axis of the graph indicates the current magnitude, and the horizontal axis of the graph indicates the voltage magnitude.
As shown in the figure, the value of the current increases as the voltage becomes higher than 0V. However, the value of the current hardly decreases even when the voltage becomes lower than 0V. From this, it is recognized that it has a rectification characteristic.

本発明の実施例３を説明する。
上記実施形態に記載のスパッタリング法によって電磁鋼板（ＦｅＳｉ（１００））上にＨｆＮ（１００）の薄膜（バッファ層）を形成した。チャンバ中のアルゴンガスを１．２ｓｃｃｍ、窒素ガスを０．８ｓｃｃｍ、ＤＣ電源を１００Ｗ、チャンバ内の圧力を２．０×１０−３Ｔｏｒｒとした。成長温度を５００℃、７００℃、７５０℃、１０００℃としてそれぞれ形成した。 A third embodiment of the present invention will be described.
A thin film (buffer layer) of HfN (100) was formed on the electromagnetic steel sheet (FeSi (100)) by the sputtering method described in the above embodiment. The argon gas in the chamber was 1.2 sccm, the nitrogen gas was 0.8 sccm, the DC power source was 100 W, and the pressure in the chamber was 2.0 × 10 −3 Torr. The growth temperatures were 500 ° C., 700 ° C., 750 ° C., and 1000 ° C., respectively.

その後、形成されたＨｆＮ（１００）薄膜上にＭＢＥ法によって半導体層としてシリコン（Ｓｉ（１００））薄膜を形成した。このときのチャンバ内の圧力を２．０×１０−８Ｔｏｒｒ、成長温度を６００℃とした。電子ビームの出力を７．６ｋＶ、１００ｍＡとした。 Thereafter, a silicon (Si (100)) thin film was formed as a semiconductor layer on the formed HfN (100) thin film by MBE. The pressure in the chamber at this time was 2.0 × 10 −8 Torr, and the growth temperature was 600 ° C. The output of the electron beam was 7.6 kV and 100 mA.

図１６は、形成されたＨｆＮ薄膜のＥＢＳＤ逆極点図である。
同図に示すように、成長温度が５００℃の場合、ＨｆＮの結晶面はランダムに形成されている。成長温度が７００℃の場合、ＨｆＮ（１１１）のグレインが２つ形成されている。成長温度が７５０℃の場合、ＨｆＮ（１００）の単結晶が形成されている。成長温度が１０００℃の場合、ＨｆＮ（１００）の単結晶が形成されている。したがって、成長温度は８００℃〜１０００℃程度が好ましいといえる。 FIG. 16 is an EBSD reverse pole figure of the formed HfN thin film.
As shown in the figure, when the growth temperature is 500 ° C., the crystal plane of HfN is randomly formed. When the growth temperature is 700 ° C., two grains of HfN (111) are formed. When the growth temperature is 750 ° C., a single crystal of HfN (100) is formed. When the growth temperature is 1000 ° C., a single crystal of HfN (100) is formed. Therefore, it can be said that the growth temperature is preferably about 800 ° C. to 1000 ° C.

図１７は、形成されたＨｆＮ（１００）薄膜の（１００）ＥＢＳＤ極点図である。図１８は、このＨｆＮ（１００）薄膜の（１１１）ＥＢＳＤ極点図である。
図１７及び図１８に示すように、明瞭な４回回転対称性が確認できる。このことから、結晶方位の揃った良質なＨｆＮ（１００）が電磁鋼板（ＦｅＳｉ（１００））上に成長しているといえる。 FIG. 17 is a (100) EBSD pole figure of the formed HfN (100) thin film. FIG. 18 is a (111) EBSD pole figure of this HfN (100) thin film.
As shown in FIGS. 17 and 18, a clear four-fold rotational symmetry can be confirmed. From this, it can be said that high-quality HfN (100) having a uniform crystal orientation is grown on the electromagnetic steel sheet (FeSi (100)).

図１９（ａ）は、形成されたＳｉ（１００）薄膜の（１００）ＥＢＳＤ極点図である。図１９（ｂ）は、このＳｉ（１００）薄膜の（１１１）ＥＢＳＤ極点図である。
図１９（ａ）及び図１９（ｂ）に示すように、明確な４回回転対象性が確認できる。このことから、結晶方位の揃った良質なＳｉ（１００）がＨｆＮ（１１１）上に成長しているといえる。 FIG. 19A is a (100) EBSD pole figure of the formed Si (100) thin film. FIG. 19B is a (111) EBSD pole figure of this Si (100) thin film.
As shown in FIG. 19 (a) and FIG. 19 (b), it is possible to confirm a clear four-fold rotation property. From this, it can be said that high-quality Si (100) having a uniform crystal orientation grows on HfN (111).

図２０は、このＳｉ（１００）薄膜のＲＨＥＥＤ図である。
同図に示すように、回折スポットが明瞭に現れていることがわかる。このことから、良質な単結晶が形成されているといえる。 FIG. 20 is an RHEED diagram of this Si (100) thin film.
As shown in the figure, it can be seen that the diffraction spots clearly appear. From this, it can be said that a high-quality single crystal is formed.

本発明の実施例４を説明する。
本実施例では、上記実施形態に記載のスパッタリング法によって電磁鋼板（ＦｅＳｉ（１１０））上にＨｆＮの薄膜（バッファ層）を形成した。チャンバ中のアルゴンガスを１．２ｓｃｃｍ、窒素ガスを０．８ｓｃｃｍ、ＤＣ電源を１０２Ｗ、チャンバ内の圧力を２．０×１０−３Ｔｏｒｒ、成長温度を５００℃、成長時間を４０ｍｉｎとした。ＨｆＮ薄膜の膜厚はほぼ２００ｎｍであった。 Embodiment 4 of the present invention will be described.
In this example, a thin film (buffer layer) of HfN was formed on a magnetic steel sheet (FeSi (110)) by the sputtering method described in the above embodiment. The argon gas in the chamber was 1.2 sccm, the nitrogen gas was 0.8 sccm, the DC power source was 102 W, the pressure in the chamber was 2.0 × 10 −3 Torr, the growth temperature was 500 ° C., and the growth time was 40 min. The thickness of the HfN thin film was approximately 200 nm.

図２１は、形成されたＨｆＮ薄膜のＥＢＳＤ極点図である。
同図に示すように、明瞭な６回回転対象性が確認できる。このことから、結晶方位の揃った良質なＨｆＮが電磁鋼板上に成長しているといえる。なお、この薄膜の（１１１）面についてのＦＷＨＭ半値幅を測定したところ、０．８８°であった。また、この薄膜の（１１０）面についてのツイスト角を測定したところ、０．５６°であった。これらのことからも、形成されたＨｆＮの結晶性が高いことがわかる。 FIG. 21 is an EBSD pole figure of the formed HfN thin film.
As shown in the figure, a clear 6-fold rotation target property can be confirmed. From this, it can be said that high-quality HfN having a uniform crystal orientation grows on the electromagnetic steel sheet. In addition, it was 0.88 degree when the FWHM half value width about the (111) plane of this thin film was measured. Moreover, it was 0.56 degree when the twist angle about (110) plane of this thin film was measured. These facts also show that the crystallinity of the formed HfN is high.

図２２は、形成されたＨｆＮ薄膜の表面を撮影した電子顕微鏡写真図である。図２３は、図２２で示された領域の相図である。
図２２に示すように、ＨｆＮ薄膜の表面には目立った凹凸は認められず、平坦に形成されていることがわかる。また、図２３に示すように、ＨｆＮ薄膜の表面には電磁鋼板（ＦｅＳｉ）を構成するＦｅ原子がほとんど認められない。このことから、ＨｆＮ薄膜がＦｅ原子の拡散を防ぐことができる高性能のバッファ層であるといえる。 FIG. 22 is an electron micrograph showing the surface of the formed HfN thin film. FIG. 23 is a phase diagram of the region shown in FIG.
As shown in FIG. 22, it can be seen that the surface of the HfN thin film is not noticeably uneven, and is formed flat. Moreover, as shown in FIG. 23, the Fe atom which comprises an electromagnetic steel plate (FeSi) is hardly recognized on the surface of a HfN thin film. From this, it can be said that the HfN thin film is a high-performance buffer layer capable of preventing the diffusion of Fe atoms.

本発明の実施例５を説明する。
本実施例では、上記の実施例１と同一の方法及び同一の条件によってＨｆＮのバッファ層を形成し、当該バッファ層上にパルスレーザ法によってＧａＮ薄膜（半導体層）を形成した。レーザ光をＫｒＦエキシマレーザとし、出力を５５〜８５Ｊ／ｃｍ２（３０Ｈｚ）とした。チャンバ内の圧力を４．０×１０−６Ｔｏｒｒ、成長温度を５００℃、成長時間を６０ｍｉｎとした。 A fifth embodiment of the present invention will be described.
In this example, a HfN buffer layer was formed by the same method and under the same conditions as in Example 1, and a GaN thin film (semiconductor layer) was formed on the buffer layer by a pulse laser method. The laser beam was a KrF excimer laser, and the output was 55 to 85 J / cm 2 (30 Hz). The pressure in the chamber was 4.0 × 10 −6 Torr, the growth temperature was 500 ° C., and the growth time was 60 minutes.

図２４（ａ）は、形成されたＧａＮ薄膜の１１−２０ＲＨＥＥＤ図である。図２４（ｂ）は、このＧａＮ薄膜の１０−１０ＲＨＥＥＤ図である。
図２４（ａ）及び図２４（ｂ）に示すように、回折スポットが明瞭に現れていることがわかる。このことから、良質な単結晶が形成されているといえる。 FIG. 24A is an 11-20 RHEED diagram of the formed GaN thin film. FIG. 24B is a 10-10 RHEED diagram of this GaN thin film.
As shown in FIGS. 24A and 24B, it can be seen that the diffraction spots clearly appear. From this, it can be said that a high-quality single crystal is formed.

図２５（ａ）は、このＧａＮ薄膜の（０００１）ＥＢＳＤ極点図である。図２５（ｂ）は、このＧａＮ薄膜の１０−１０ＥＢＳＤ極点図である。
図２５（ａ）には、単一のスポットが明瞭に現れている。図２５（ｂ）には、明瞭な６回回転対象性が確認できる。このことから、結晶方位の揃った良質なＧａＮがバッファ層上に成長しているといえる。 FIG. 25A is a (0001) EBSD pole figure of this GaN thin film. FIG. 25 (b) is a 10-10 EBSD pole figure of this GaN thin film.
In FIG. 25A, a single spot clearly appears. In FIG. 25 (b), it is possible to confirm a clear 6-fold rotation target property. From this, it can be said that high-quality GaN having a uniform crystal orientation has grown on the buffer layer.

図２６は、このＧａＮ薄膜の表面を撮影した電子顕微鏡写真図である。
同図に示すように、ＧａＮ薄膜の表面には目だった凹凸は認められず、平坦に形成されていることがわかる。 FIG. 26 is an electron micrograph showing the surface of this GaN thin film.
As shown in the figure, it can be seen that the surface of the GaN thin film has no noticeable irregularities and is formed flat.

図２７は、半導体層、バッファ層、基板の３層構造（ＧａＮ／ＨｆＮ／ＦｅＳｉ）のＸＰＳ測定図である。図２７（ａ）及び図２７（ｂ）はバッファ層（ＨｆＮ）についてのＸＳＰ測定図であり、図２７（ｃ）、図２７（ｄ）及び図２７（ｅ）は電磁鋼板（ＦｅＳｉ）についてのＸＰＳ測定図である。   FIG. 27 is an XPS measurement diagram of a three-layer structure (GaN / HfN / FeSi) of a semiconductor layer, a buffer layer, and a substrate. FIGS. 27 (a) and 27 (b) are XSP measurement diagrams for the buffer layer (HfN), and FIGS. 27 (c), 27 (d) and 27 (e) are for the electrical steel sheet (FeSi). It is an XPS measurement figure.

図２７（ａ）及び図２７（ｂ）に示すように、測定図中にＨｆ単体のピークが認められない。また、図２７（ｃ）、図２７（ｄ）及び図２７（ｅ）に示すように、測定図中にＦｅ単体及びＳｉ単体のピークが認められない。このことから、バッファ層及び電磁鋼板におけるＨｆ、Ｆｅ、Ｓｉ原子の拡散が無いことがわかる。   As shown in FIGS. 27 (a) and 27 (b), no peak of Hf alone is observed in the measurement diagram. In addition, as shown in FIGS. 27 (c), 27 (d), and 27 (e), the peaks of simple Fe and simple Si are not observed in the measurement diagrams. This shows that there is no diffusion of Hf, Fe, and Si atoms in the buffer layer and the electrical steel sheet.

図２８は、半導体層、バッファ層、基板の３層構造（ＧａＮ／ＨｆＮ／ＦｅＳｉ）のＸ線回折の結果を示すグラフである。縦軸がピークの強さ、横軸がＸ線の照射角度（２θ）をそれぞれ示している。
同図に示すように、グラフ内には３箇所のピークが認められる。このピークはそれぞれＧａＮ（０００２）、ＨｆＮ（２２２）、Ｆｅ（２２０）の存在を示している。このことから、Ｆｅ（１１０）面上にＨｆＮ（１１１）面が形成され、ＨｆＮ（１１１）面上にＧａＮ（０００１）面が形成されていることがわかる。 FIG. 28 is a graph showing the results of X-ray diffraction of a three-layer structure (GaN / HfN / FeSi) of a semiconductor layer, a buffer layer, and a substrate. The vertical axis represents the peak intensity, and the horizontal axis represents the X-ray irradiation angle (2θ).
As shown in the figure, three peaks are recognized in the graph. This peak indicates the presence of GaN (0002), HfN (222), and Fe (220), respectively. From this, it can be seen that the HfN (111) plane is formed on the Fe (110) plane and the GaN (0001) plane is formed on the HfN (111) plane.

図２９は、このＧａＮ上に素子を形成してＰＬ測定を行った結果を示すグラフである。グラフの縦軸が光の強さ、グラフの横軸がエネルギーをそれぞれ示している。
同図に示すように、エネルギーが３．０ｅＶ程度から発光が強くなっていき、エネルギーが３．４２ｅＶのときに発光の強さがピークに達している。その後、３．６ｅＶになるまで発光が弱くなっていく。このことから、ＧａＮがバンド端で発光していることが確認できる。この発光特性のＦＷＨＭは２２５ｍｅＶであった。 FIG. 29 is a graph showing the results of performing PL measurement after forming an element on this GaN. The vertical axis of the graph represents light intensity, and the horizontal axis of the graph represents energy.
As shown in the figure, light emission becomes stronger from an energy of about 3.0 eV, and the light emission intensity reaches a peak when the energy is 3.42 eV. Thereafter, the light emission becomes weak until 3.6 eV. From this, it can be confirmed that GaN emits light at the band edge. The FWHM of this light emission characteristic was 225 meV.

次に、本発明の実施例６を説明する。
本実施例では、上記の実施例１と同一の方法及び同一の条件によってＨｆＮのバッファ層を形成し、当該バッファ層上に実施例２とほぼ同一の条件でパルスレーザ法によってＧａＮ薄膜（半導体層）を形成した。実施例２と異なるのは、成長温度を５００℃ではなく、５５０℃とした点である。 Next, Embodiment 6 of the present invention will be described.
In this embodiment, a HfN buffer layer is formed by the same method and the same conditions as in the first embodiment, and a GaN thin film (semiconductor layer) is formed on the buffer layer by a pulse laser method under substantially the same conditions as in the second embodiment. ) Was formed. The difference from Example 2 is that the growth temperature is set to 550 ° C. instead of 500 ° C.

図３０は、形成されたＧａＮ薄膜のＥＢＳＤ極点図である。
同図に示すように、明瞭な３回回転対象性が確認できる。このことから、成長温度を５００℃で形成した場合に比べて結晶方位がより揃った良質なＨｆＮが電磁鋼板上に成長しているといえる。なお、この薄膜の（１１１）面についてのＦＷＨＭ半値幅を測定したところ、０．３６°であった。また、この薄膜の（１１０）面についてのツイスト角を測定したところ、０．３３°であった。これらのことからも、成長温度を５００℃で形成した場合に比べて、形成されたＨｆＮの結晶性が高いことがわかる。 FIG. 30 is an EBSD pole figure of the formed GaN thin film.
As shown in the figure, a clear three-fold objectivity can be confirmed. From this, it can be said that high-quality HfN having a more uniform crystal orientation grows on the electromagnetic steel sheet as compared with the case where the growth temperature is 500 ° C. In addition, it was 0.36 degree when the FWHM half value width about the (111) plane of this thin film was measured. Moreover, it was 0.33 degree when the twist angle about (110) plane of this thin film was measured. From these, it can be seen that the crystallinity of the formed HfN is higher than that in the case where the growth temperature is 500 ° C.

本発明の第１実施形態に係る半導体基板の構成を示す図。The figure which shows the structure of the semiconductor substrate which concerns on 1st Embodiment of this invention. 本実施形態に係るスパッタ装置の構成を示す図。The figure which shows the structure of the sputtering device which concerns on this embodiment. 本実施形態に係るパルスレーザ装置の構成を示す図。The figure which shows the structure of the pulse laser apparatus which concerns on this embodiment. 本実施形態に係る半導体素子の製造過程を示す工程図。Process drawing which shows the manufacturing process of the semiconductor element which concerns on this embodiment. 同、工程図。The process drawing. 本実施形態に係る半導体素子の他の製造過程を示す工程図。Process drawing which shows the other manufacturing process of the semiconductor element which concerns on this embodiment. 同、工程図。The process drawing. 本発明の実施例１に係るＨｆＮ薄膜についてのＥＢＳＤ逆極点図。The EBSD reverse pole figure about the HfN thin film which concerns on Example 1 of this invention. 本実施例に係るＨｆＮ（１１１）薄膜についての（１００）ＥＢＳＤ極点図。The (100) EBSD pole figure about the HfN (111) thin film which concerns on a present Example. 本実施例に係るＨｆＮ（１１１）薄膜についての（１１１）ＥＢＳＤ極点図。The (111) EBSD pole figure about the HfN (111) thin film which concerns on a present Example. 本発明の実施例２に係るＧａＮ薄膜についての０００１ＥＢＳＤ極点図。The 0001EBSD pole figure about the GaN thin film which concerns on Example 2 of this invention. 本実施例に係るＧａＮ薄膜についての１０−１２ＥＢＳＤ極点図。The 10-12EBSD pole figure about the GaN thin film concerning a present Example. 本実施例に係るＧａＮ（０００１）薄膜表面のＸＰＳ測定図。The XPS measurement figure of the GaN (0001) thin film surface concerning a present Example. 本実施例に係るＧａＮのＰＬ測定結果を示すグラフ。The graph which shows the PL measurement result of GaN which concerns on a present Example. 本実施例に係るＧａＮのショットキー特性を示すグラフ。The graph which shows the Schottky characteristic of GaN which concerns on a present Example. 本発明の実施例３に係るＨｆＮ薄膜についてのＥＢＳＤ逆極点図。The EBSD reverse pole figure about the HfN thin film which concerns on Example 3 of this invention. 本実施例に係るＨｆＮ（１００）薄膜についての（１００）ＥＢＳＤ極点図。The (100) EBSD pole figure about the HfN (100) thin film which concerns on a present Example. 本実施例に係るＨｆＮ（１００）薄膜についての（１１１）ＥＢＳＤ極点図。The (111) EBSD pole figure about the HfN (100) thin film which concerns on a present Example. 本実施例に係るＳｉ（１００）薄膜のＥＢＳＤ極点図。The EBSD pole figure of the Si (100) thin film which concerns on a present Example. 本実施例に係るＳｉ（１００）薄膜のＲＨＥＥＤ図。The RHEED figure of the Si (100) thin film which concerns on a present Example. 本発明の実施例４に係るＨｆＮ薄膜のＥＢＳＤ極点図。The EBSD pole figure of the HfN thin film which concerns on Example 4 of this invention. 本実施例に係るＨｆＮ薄膜の表面を撮影した電子顕微鏡写真図。The electron microscope photograph figure which image | photographed the surface of the HfN thin film which concerns on a present Example. 本実施例に係るＨｆＮ薄膜の相図。The phase diagram of the HfN thin film which concerns on a present Example. 本発明の実施例５に係るＧａＮ薄膜のＲＨＥＥＤ図。The RHEED figure of the GaN thin film which concerns on Example 5 of this invention. 本実施例に係るＧａＮ薄膜のＥＢＳＤ極点図。The EBSD pole figure of the GaN thin film concerning a present Example. 本実施例に係るＧａＮ薄膜の表面を撮影した電子顕微鏡写真図。The electron microscope photograph figure which image | photographed the surface of the GaN thin film which concerns on a present Example. 本実施例に係る半導体素子に関するＸＰＳ測定図。The XPS measurement figure regarding the semiconductor element which concerns on a present Example. 本実施例に係る半導体素子のＸ線回折の結果を示すグラフ。The graph which shows the result of the X-ray diffraction of the semiconductor element which concerns on a present Example. 本実施例に係るＧａＮのショットキー特性を示すグラフ。The graph which shows the Schottky characteristic of GaN which concerns on a present Example. 本発明の実施例６に係るＧａＮ薄膜のＥＢＳＤ極点図。The EBSD pole figure of the GaN thin film concerning Example 6 of the present invention.

符号の説明Explanation of symbols

１…半導体素子 ２…基板 ３…バッファ層 ４…半導体層 ５…基板 １０…スパッタ装置 ２０…パルスレーザ装置   DESCRIPTION OF SYMBOLS 1 ... Semiconductor element 2 ... Substrate 3 ... Buffer layer 4 ... Semiconductor layer 5 ... Substrate 10 ... Sputtering device 20 ... Pulse laser device

Claims (9)

銅を主成分とする基板と、
前記基板上に設けられ、岩塩型の結晶構造を有する金属窒化物からなるバッファ層と、
前記バッファ層上に設けられた半導体層と
を具備し、
前記バッファ層は、ハーフニウムナイトライドからなるスパッタ膜である
ことを特徴とする半導体素子。 A substrate based on copper ;
A buffer layer formed on the substrate and made of a metal nitride having a rock salt type crystal structure;
A semiconductor layer provided on the buffer layer ,
The semiconductor element according to claim 1, wherein the buffer layer is a sputtered film made of halfnium nitride . 前記半導体層は、１３族窒化物からなるパルスレーザ堆積膜である
ことを特徴とする請求項１に記載の半導体素子。 The semiconductor element according to claim 1, wherein the semiconductor layer is a pulse laser deposited film made of a group 13 nitride. 前記半導体層が、１０００℃以上の所定温度で結晶成長させて形成されたシリコンからなる
ことを特徴とする請求項１に記載の半導体素子。 The semiconductor element according to claim 1 , wherein the semiconductor layer is made of silicon formed by crystal growth at a predetermined temperature of 1000 ° C. or higher . 銅を主成分とする基板上に、岩塩型の結晶構造を有する金属窒化物によってバッファ層を形成する工程と、
前記バッファ層を構成する金属窒化物上に半導体層を成長させて半導体層を形成する工程と
を具備し、
前記バッファ層を形成する工程では、スパッタリング法によってハーフニウムナイトライドからなる薄膜を形成する
ことを特徴とする半導体素子の製造方法。 Forming a buffer layer with a metal nitride having a rock salt type crystal structure on a copper-based substrate;
Forming a semiconductor layer by growing a semiconductor layer on the metal nitride constituting the buffer layer , and
In the step of forming the buffer layer, a thin film made of halfnium nitride is formed by a sputtering method. 前記半導体層が１３族窒化物からなり、
前記半導体層を形成する工程では、パルスレーザ堆積法によって、前記バッファ層を構成する金属窒化物の（１１１）面に１３族窒化物の（０００１）面を成長させて薄膜を形成する
ことを特徴とする請求項４に記載の半導体素子の製造方法。 The semiconductor layer is made of a group 13 nitride;
In the step of forming the semiconductor layer, a thin film is formed by growing a (0001) plane of a group 13 nitride on a (111) plane of the metal nitride constituting the buffer layer by a pulse laser deposition method. A method for manufacturing a semiconductor element according to claim 4 . 前記半導体層がシリコンからなり、
前記半導体層を形成する工程では、１０００℃以上の所定温度で前記バッファ層を構成する金属窒化物の（１００）面にシリコンの（１００）面を成長させて半導体層を形成する
ことを特徴とする請求項４に記載の半導体素子の製造方法。 The semiconductor layer is made of silicon;
In the step of forming the semiconductor layer, the semiconductor layer is formed by growing a (100) plane of silicon on the (100) plane of the metal nitride constituting the buffer layer at a predetermined temperature of 1000 ° C. or higher. A method for manufacturing a semiconductor device according to claim 4 . 請求項４から請求項６のうちいずれか一項に記載の半導体素子の製造方法によって製造された半導体素子のうち、前記半導体層を基材表面に接着し、
前記基板を前記バッファ層から剥離する
ことを特徴とする半導体素子の製造方法。 Among the semiconductor elements manufactured by the method for manufacturing a semiconductor element according to any one of claims 4 to 6 , the semiconductor layer is bonded to a substrate surface,
The method for manufacturing a semiconductor device, comprising peeling the substrate from the buffer layer. 請求項１乃至請求項３のうちいずれか一項に記載の半導体素子、又は、請求項４から請求項６のうちいずれか一項に記載の半導体素子の製造方法によって製造された半導体素子を搭載したことを特徴とする発光素子。 The semiconductor device as claimed in any one of claims 1 to 3, or mounting a semiconductor device manufactured by the manufacturing method of a semiconductor device according to claims 4 to any one of claims 6 A light emitting element characterized by the above. 請求項１乃至請求項３のうちいずれか一項に記載の半導体素子、又は、請求項４から請求項６のうちいずれか一項に記載の半導体素子の製造方法によって製造された半導体素子を搭載したことを特徴とする電子素子。 The semiconductor device as claimed in any one of claims 1 to 3, or mounting a semiconductor device manufactured by the manufacturing method of a semiconductor device according to claims 4 to any one of claims 6 An electronic device characterized by that.
JP2007078188A 2007-03-26 2007-03-26 Semiconductor device, semiconductor device manufacturing method, light emitting device, and electronic device Expired - Fee Related JP5296995B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007078188A JP5296995B2 (en) 2007-03-26 2007-03-26 Semiconductor device, semiconductor device manufacturing method, light emitting device, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007078188A JP5296995B2 (en) 2007-03-26 2007-03-26 Semiconductor device, semiconductor device manufacturing method, light emitting device, and electronic device

Publications (2)

Publication Number Publication Date
JP2008243873A JP2008243873A (en) 2008-10-09
JP5296995B2 true JP5296995B2 (en) 2013-09-25

Family

ID=39914897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007078188A Expired - Fee Related JP5296995B2 (en) 2007-03-26 2007-03-26 Semiconductor device, semiconductor device manufacturing method, light emitting device, and electronic device

Country Status (1)

Country Link
JP (1) JP5296995B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102341926A (en) * 2009-03-05 2012-02-01 株式会社小糸制作所 Light-emitting module, method of producing light-emitting module, and lighting unit
WO2011021248A1 (en) * 2009-08-20 2011-02-24 国立大学法人東京大学 Semiconductor substrate, method for production of semiconductor layer, method for production of semiconductor substrate, semiconductor element, luminescent element, display panel, electronic element, solar battery element, and electronic device
KR102292543B1 (en) 2016-08-31 2021-08-20 재팬 사이언스 앤드 테크놀로지 에이전시 Compound semiconductor, manufacturing method thereof and nitride semiconductor
TWI732122B (en) 2017-06-01 2021-07-01 國立硏究開發法人科學技術振興機構 Compound semiconductor and its manufacturing method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3779766B2 (en) * 1996-02-29 2006-05-31 シャープ株式会社 III-V compound semiconductor device
JPH10321954A (en) * 1997-05-15 1998-12-04 Fuji Electric Co Ltd Group iii nitride semiconductor element and manufacture thereof
JP3813740B2 (en) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 Substrates for electronic devices
JP2001294500A (en) * 2000-02-07 2001-10-23 Japan Energy Corp Method of growing gallium nitride-based compound semiconductor crystal
JP2004266025A (en) * 2003-02-28 2004-09-24 Japan Science & Technology Agency Electronic circuit element, manufacture thereof semiconductor thin film electronic circuit element and method of manufacturing the same
JP2006253500A (en) * 2005-03-11 2006-09-21 Kanagawa Acad Of Sci & Technol Method for removing oxygen on solid surface, crystal growing method, and semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
JP2008243873A (en) 2008-10-09

Similar Documents

Publication Publication Date Title
US11069781B2 (en) Crystalline semiconductor film, plate-like body and semiconductor device
JP5386747B2 (en) Semiconductor substrate, semiconductor element, light emitting element, and electronic element
JP3945782B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP4613373B2 (en) Method for forming group III nitride compound semiconductor thin film and method for manufacturing semiconductor element
TWI377703B (en) Production method of group iii nitride semiconductor light-emitting device
US10224463B2 (en) Film forming method, method of manufacturing semiconductor light-emitting device, semiconductor light-emitting device, and illuminating device
JP2008290898A (en) Low-resistivity silicon carbide single crystal substrate
JP5490368B2 (en) Method for forming epitaxial thin film and method for manufacturing semiconductor substrate
JP6450675B2 (en) Method for forming a multilayer substrate structure
WO2013130873A1 (en) Gallium-nitride-on-diamond wafers and manufacturing equipment and methods of manufacture
TWI505498B (en) A film forming method, a vacuum processing apparatus, a manufacturing method of a semiconductor light emitting element, a semiconductor light emitting element, a lighting device
WO2016130725A1 (en) Epitaxial hexagonal materials on ibad-textured substrates
JP2008162888A (en) Substrate for electronic device
JP5296995B2 (en) Semiconductor device, semiconductor device manufacturing method, light emitting device, and electronic device
JP5545576B2 (en) Semiconductor substrate, semiconductor layer manufacturing method, semiconductor substrate manufacturing method, semiconductor element, light emitting element, display panel, electronic element, solar cell element, and electronic apparatus
JP2004111848A (en) Sapphire substrate, epitaxial substrate using it, and its manufacturing method
JP2004115305A (en) Gallium nitride single crystal substrate, method of manufacturing the same, gallium nitride-based semiconductor device and light emitting diode
JP2007129271A (en) Semiconductor light emitting element and method of manufacturing same
CN111733456B (en) Composite seed crystal for AlN single crystal growth and preparation method thereof
JP5058642B2 (en) Manufacturing method of semiconductor substrate
Xiao et al. Annealing effects on the formation of semiconducting Mg2Si film using magnetron sputtering deposition
Jesbains et al. Reduction of dislocation density of aluminium nitride buffer layer grown on sapphire substrate
JP3916454B2 (en) Method for producing β-FeSi2 thin film
JP2005145753A (en) Thin film laminate structure and its manufacturing method
JP2004146483A (en) Manufacturing method of gallium nitride-based solid solution thin film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130614

R150 Certificate of patent or registration of utility model

Ref document number: 5296995

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees