JP5290928B2 - Method for manufacturing optical semiconductor device - Google Patents

Method for manufacturing optical semiconductor device Download PDF

Info

Publication number
JP5290928B2
JP5290928B2 JP2009239725A JP2009239725A JP5290928B2 JP 5290928 B2 JP5290928 B2 JP 5290928B2 JP 2009239725 A JP2009239725 A JP 2009239725A JP 2009239725 A JP2009239725 A JP 2009239725A JP 5290928 B2 JP5290928 B2 JP 5290928B2
Authority
JP
Japan
Prior art keywords
layer
etching stop
etching
core layer
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009239725A
Other languages
Japanese (ja)
Other versions
JP2011085817A (en
Inventor
剛 藤澤
文良 狩野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2009239725A priority Critical patent/JP5290928B2/en
Publication of JP2011085817A publication Critical patent/JP2011085817A/en
Application granted granted Critical
Publication of JP5290928B2 publication Critical patent/JP5290928B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing an optical semiconductor device, for manufacturing an optical integrated circuit smaller than a high-mesa structure and having no problem in characteristics of a waveguide, strong in mechanical strength by using a group III-V semiconductor to form an optical waveguide having the same refractive index difference as a silicon thin line. <P>SOLUTION: The optical semiconductor device has a substrate 1, and a second etching stop layer 4 and a core layer 2, and an organic material clad layer 3 having a lower refractive index than the core layer 2, formed on the substrate 1. In the optical semiconductor device, the organic material clad layer 3 is formed on the second etching stop layer 4, and the whole outer peripheral face of the core layer 2 is covered with the organic material clad layer 3. In addition, the structure is formed by etching a layered structure formed by sequentially stacking the second etching stop layer, the clad layer, a first etching stop layer, and the core layer on the substrate 1, for one side and the other side in a width direction, separately. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は光半導体装置の作製方法に関するものである。 The present invention relates to a method for manufacturing an optical semiconductor equipment.

現在のインターネットの爆発的な広がりから、必要な通信容量は年々増加している。そのような要求に答えるため、従来の光信号を時間領域で0と1に変調する時分割多重、空間のチャネル数を増やす空間分割多重通信に加え、光の色(波長)に信号を載せる波長分割多重(WDM:Wavelength Division Multiplexing)通信が開発されてきた。WDM通信は主に長距離の幹線系の通信に用いられ、光ファイバの損失の最も小さな1.55μm帯の波長が用いられる。隣り合う波長の間隔は規格で決められているが、例えばDWDM(Dense WDM)では0.8 nm間隔で光の波長に信号を載せることが取り決められている。WDM通信では、それぞれの色を発光するレーザ、それらを受信する受光器が必要なことはもちろんであるが、そのほかに、光の色に応じて出力先を変えるものや、逆に様々な色の光を一つに束ねる光合分波器が必要となる。   Due to the explosive spread of the current Internet, the necessary communication capacity is increasing year by year. In order to meet such demands, in addition to conventional time division multiplexing that modulates an optical signal to 0 and 1 in the time domain, and space division multiplexing that increases the number of channels in the space, the wavelength at which the signal is placed on the color (wavelength) of light Division multiplex (WDM) communication has been developed. WDM communication is mainly used for long-distance trunk line communication, and uses a wavelength in the 1.55 μm band with the smallest optical fiber loss. The interval between adjacent wavelengths is determined by the standard. For example, in DWDM (Dense WDM), it is determined that signals are placed on light wavelengths at intervals of 0.8 nm. In WDM communication, it is necessary to have a laser that emits each color and a light receiver that receives them, but in addition to this, the output destination varies depending on the color of the light, and conversely various colors. An optical multiplexer / demultiplexer that bundles the light into one is required.

このような光合分波器は様々な材料、形状で実現されてきたが、平面状の基板に、屈折率の大きなコア部、それよりも屈折率の小さなクラッド層を有する光導波路を用いて光集積回路を形成する平面型光集積回路(PLC:Planar Lightwave Circuit)では、ガラスを用いるものが最も一般的であり、光導波路回折格子(AWG:Arrayed Waveguide Grating)など様々な光合分波器が実現されてきた。特にガラスを用いたPLCによる光合分波器は、波長間隔の非常に狭いDWDMなどにおいても非常に優れた分波特性を有しているが、近年の通信容量の増大化に伴い、一つのチップで処理するチャネル数が増えたため、そのチップの大きさや消費電力が問題となり始めている。   Such an optical multiplexer / demultiplexer has been realized with various materials and shapes. However, an optical waveguide having a core having a large refractive index and a cladding layer having a smaller refractive index on a planar substrate is used. Of the planar optical integrated circuits (PLCs) that form integrated circuits, glass is the most common, and various optical multiplexers / demultiplexers such as optical waveguide diffraction gratings (AWG) are realized. It has been. In particular, an optical multiplexer / demultiplexer based on a PLC using glass has a very good demultiplexing characteristic even in a DWDM having a very narrow wavelength interval. However, with the recent increase in communication capacity, As the number of channels processed by a chip has increased, the size and power consumption of the chip are starting to become a problem.

PLCにおけるチップの大きさは、そこに用いられる光導波路の曲げ損失によって決まる。光合分波器などの光集積回路においては、平面上で光を引き回すために光導波路を曲げることが不可欠であるが、その際、曲げに対して外側の領域に光が放射していくことが知られており、これを曲げ損失と呼ぶ。この損失はゆるやかに曲げるほど(曲げ半径が大きいほど)小さく、急激に曲げるほど(曲げ半径が小さいほど)大きい。そして、この損失の大きさは光導波路のコア部の屈折率とそれを囲むクラッド部の屈折率の差によって決まる。この屈折率の差が大きいほど光はコア部に良く閉じ込められるが、小さいとクラッド部に大きく漏れ出し曲げ損失が大きくなる。   The size of the chip in the PLC is determined by the bending loss of the optical waveguide used there. In an optical integrated circuit such as an optical multiplexer / demultiplexer, it is indispensable to bend an optical waveguide in order to draw light on a plane. At that time, light may radiate to an area outside the bending. This is known and is called bending loss. This loss is smaller as it is gently bent (larger bend radius) and larger as it is bent more rapidly (smaller bend radius). The magnitude of this loss is determined by the difference between the refractive index of the core portion of the optical waveguide and the refractive index of the cladding portion surrounding it. The greater the difference in the refractive index, the better the light is confined in the core part. However, if the refractive index is small, the light leaks to the clad part and the bending loss increases.

ガラスを用いたPLCの場合、コア部に不純物をドーピングすることにより屈折率を大きくするが、通常クラッドとの屈折率差は0.1%から3%程度と非常に小さく、例えばAWGの場合、そのチップサイズはせいぜい数cm角程度である。   In the case of PLC using glass, the refractive index is increased by doping impurities in the core, but the difference in refractive index from the clad is usually as small as 0.1% to 3%. The size is about several cm square at most.

このことから、より大きな屈折率差をもつIII V族半導体導波路を用いて光集積回路を構成しようとする試みもなされてきた。III V族半導体を用いる場合には、基板上に屈折率の大きな導波層、その上に屈折率の小さなオーバークラッド層を形成し、導波路の両脇を導波層を突き抜ける深さまでエッチングによって削り、その部分をたとえば低屈折率の有機材料で埋めることによって導波路を形成する(ハイメサ構造)。この場合、導波路の上下方向に関しては半導体同士のため光の閉じ込めはそれほどでもないが、横方向に関しては半導体(屈折率は通常3.4程度)と有機材料(屈折率は1.5〜2程度)のため数十%もの巨大な屈折率差を得ることができる。このとき、例えばAWGを作成した場合、そのチップサイズは数mm角となり、上下方向の光の漏れがチップの最小サイズを決定する。また、III V族半導体を用いるもう一つの大きなメリットは半導体レーザ(送信器)、受光器と集積可能なことである。送受信機と同一基板上に集積することにより、送受信モジュールをより小さく、挿入損失を抑えて作成するこが可能となる。これはガラス系の材料には無い特徴である。   For this reason, attempts have been made to construct an optical integrated circuit using a group III V semiconductor waveguide having a larger refractive index difference. When using III-V semiconductors, a waveguide layer with a high refractive index is formed on the substrate, an overclad layer with a low refractive index is formed on the substrate, and etching is performed on both sides of the waveguide to a depth that penetrates the waveguide layer. A waveguide is formed by shaving and filling the portion with, for example, an organic material having a low refractive index (high mesa structure). In this case, the optical confinement is not so much in the vertical direction of the waveguide because of the semiconductors, but the lateral direction is due to the semiconductor (refractive index is usually about 3.4) and the organic material (refractive index is about 1.5 to 2). A huge refractive index difference of several tens of percent can be obtained. At this time, for example, when an AWG is created, the chip size is several mm square, and the light leakage in the vertical direction determines the minimum size of the chip. Another major advantage of using a Group III V semiconductor is that it can be integrated with a semiconductor laser (transmitter) and a light receiver. By integrating on the same substrate as the transmitter / receiver, the transmitter / receiver module can be made smaller and reduced in insertion loss. This is a feature not found in glass-based materials.

最近、更なる光集積回路の小型化を目指して、シリコン基板上にシリコンをコア、ガラスをクラッドとする導波路(シリコン細線導波路)を用いた超小型光集積回路の研究が盛んに行われている。シリコンの屈折率は3.5程度、ガラスの屈折率は1.5程度であり、III V族半導体の場合と同等の屈折率差を得ることができるうえに、シリコンをガラス膜の上に堆積することが可能なため、シリコンコアの上下左右どの方向もガラスで囲む導波路構造となるため、どの方向の屈折率差も非常に大きく、III V族半導体の場合よりも更に小型化が可能となる。また、このときのコアの横断面での大きさは通信波長である1.55 μmに対しては、数百nm程度であり、媒質内の光の波長程度となる。例えばAWGを作成した場合、そのチップサイズは数十μm角となりガラスを用いた場合の1000分の1となる。この構造の最大の問題点は送受信機との結合にある。シリコン導波路を用いて送受信モジュールを構成する場合には、III V族半導体のように一つのチップ上に集積することは困難なため、半導体レーザとの間をレンズなどで結合することになるが、レンズの集光限界などにより、効率の良い結合は難しい。   Recently, with the aim of further miniaturization of optical integrated circuits, research on ultra-compact optical integrated circuits using a waveguide (silicon thin-wire waveguide) with a silicon core and glass cladding on a silicon substrate has been actively conducted. ing. The refractive index of silicon is about 3.5 and the refractive index of glass is about 1.5, so that a refractive index difference equivalent to that of III-V semiconductors can be obtained, and silicon can be deposited on the glass film. Therefore, since the waveguide structure is surrounded by glass in any direction in the upper, lower, left and right directions of the silicon core, the refractive index difference in any direction is very large, and the size can be further reduced as compared with the case of III-V semiconductors. Further, the size of the core in the cross section at this time is about several hundreds of nanometers for the communication wavelength of 1.55 μm, which is about the wavelength of light in the medium. For example, when an AWG is created, its chip size is several tens of μm square, which is 1/1000 of that when glass is used. The biggest problem with this structure is the coupling with the transceiver. When a transmission / reception module is configured using a silicon waveguide, it is difficult to integrate it on a single chip like a III-V semiconductor, so the semiconductor laser is coupled with a lens or the like. Efficient coupling is difficult due to the condensing limit of the lens.

III V族半導体を用いてシリコン細線導波路のような超小型光導波路を作製する試みも行われているが、シリコンの場合のように屈折率の小さな膜の上に半導体を堆積することが困難なため、ウェットエッチングにより導波路の下側まで溶かして作製されている。その際に、導波路部分が流されていかないように、導波路と外側のエッチングしない部分を細い半導体の棒でつなぐ必要がある。そのため、この導波路は下側に支えがなく、細い棒で宙吊りになっていることから機械的に弱く、また、光の進行方向に周期的に細い棒が存在し、その部分が不連続部となるため、ある波長の光の透過特性が悪くなるなど、導波路の特性に悪影響を及ぼす。また、周囲が空気であるため、ほぼ導波路は断熱されており、半導体光デバイスにおいてしばしば問題となる、熱の影響をまともにうけてしまう。   Although attempts have been made to fabricate ultra-compact optical waveguides such as silicon wire waveguides using III-V semiconductors, it is difficult to deposit semiconductors on films with a low refractive index as in the case of silicon. For this reason, it is fabricated by melting to the lower side of the waveguide by wet etching. At that time, it is necessary to connect the waveguide and the outside non-etched portion with a thin semiconductor rod so that the waveguide portion is not flowed. Therefore, this waveguide has no support on the lower side and is suspended mechanically by a thin rod, so it is mechanically weak, and there are periodically thin rods in the direction of light travel, and that part is a discontinuous part Therefore, it adversely affects the characteristics of the waveguide, for example, the transmission characteristic of light of a certain wavelength is deteriorated. In addition, since the surroundings are air, the waveguide is almost thermally insulated, and the influence of heat, which is often a problem in semiconductor optical devices, is received.

K. Okamoto, K. Shuto, H. Takahashi, and H. Ohmori, "Fabrication of 128-channel arrayed waveguide grating multiplexer with 25GHz channel spacing," Electronics Letters, Vol. 32, No. 16, pp. 1474-1476, Aug. 1996.K. Okamoto, K. Shuto, H. Takahashi, and H. Ohmori, "Fabrication of 128-channel arrayed waveguide grating multiplexer with 25GHz channel spacing," Electronics Letters, Vol. 32, No. 16, pp. 1474-1476, Aug. 1996. N. Kikuchi, Y. Shibata, H. Okamoto, Y. Kawaguchi, S. Oku, H. Ishii, Y. Yoshikuni, and Y. Tohmori, "Monolithically integrated 64-channel WDM channel selector with novel configuration," Electronics Letters, Vol. 38, No. 7, pp. 331-332, Mar. 2002.N. Kikuchi, Y. Shibata, H. Okamoto, Y. Kawaguchi, S. Oku, H. Ishii, Y. Yoshikuni, and Y. Tohmori, "Monolithically integrated 64-channel WDM channel selector with novel configuration," Electronics Letters, Vol. 38, No. 7, pp. 331-332, Mar. 2002. K. Sasaki, F. Ohno, A. Motegi, and T. Baba, "Arrayed waveguide grating of 7060 μm2 size based on Si photonic wire waveguides," Electronics Letters, Vol. 41, No. 14, pp. 801-801, July 2005.K. Sasaki, F. Ohno, A. Motegi, and T. Baba, "Arrayed waveguide grating of 7060 μm2 size based on Si photonic wire waveguides," Electronics Letters, Vol. 41, No. 14, pp. 801-801, July 2005. T. H. Stievater, W. S. Rabinovich, D. Park, J. B. Khurgin, S. Kanakaraju, and C. J. K. Richardson, "Low-loss suspended quantum well waveguides," Optics Express, Vol. 16, No. 4, pp. 2621-2627, Feb. 2008.TH Stievater, WS Rabinovich, D. Park, JB Khurgin, S. Kanakaraju, and CJK Richardson, "Low-loss suspended quantum well waveguides," Optics Express, Vol. 16, No. 4, pp. 2621-2627, Feb. 2008.

このように、シリコン細線導波路を用いると、光集積回路のチップサイズは飛躍的に小さくなるものの、半導体レーザや受光器との集積が難しい。しかし、III V族半導体のハイメサ導波路を用いた光集積回路では上下方向の光の閉じ込めが小さいため、そこでチップの大きさが決定されてしまう。III V族半導体を用いた細線導波路に関しても、その構造から機械的な強度や導波路の特性に問題がある。   As described above, when the silicon thin wire waveguide is used, the chip size of the optical integrated circuit is remarkably reduced, but it is difficult to integrate it with a semiconductor laser or a light receiver. However, since the optical confinement in the vertical direction is small in an optical integrated circuit using a high-mesa waveguide of a group III V semiconductor, the size of the chip is determined there. There are also problems with the mechanical strength and waveguide characteristics of thin wire waveguides using III-V semiconductors due to their structure.

従って、本発明はこのような問題に鑑みてなされたものであって、III V族半導体を用いて、シリコン細線と同等の屈折率差をもつ光導波路を形成し、ハイメサ構造よりも更に小さく、機械的な強度が強く導波路の特性に問題の無い光集積回路を実現することができる光半導体装置の作製方法を提供することを課題とする。即ち、III V族半導体混晶基板上に、媒質(基板上の半導体光導波路構造)内での光の波長程度の大きさのコア層を有する光導波路を形成し、それを要素とする光部品の小型化を実現することを課題とする。   Therefore, the present invention has been made in view of such a problem, and using an IIIV group semiconductor, an optical waveguide having a refractive index difference equivalent to that of a silicon thin wire is formed, which is further smaller than a high mesa structure, It is an object of the present invention to provide a method for manufacturing an optical semiconductor device capable of realizing an optical integrated circuit having high mechanical strength and no problem with the characteristics of a waveguide. That is, an optical component having an optical waveguide having a core layer whose size is approximately equal to the wavelength of light in a medium (semiconductor optical waveguide structure on the substrate) is formed on a group III V semiconductor mixed crystal substrate. It is an object to realize downsizing of the system.

上記課題を解決する発明の光半導体装置の作製方法は、基板と、前記基板上に形成された第2エッチングストップ層、光の導波層であるコア層及び前記コア層よりも屈折率の低い有機材料クラッド層とを有しており、前記第2エッチングストップ層上に前記有機材料クラッド層が形成され、前記有機材料クラッド層によって、前記コア層の外周面全体が覆われている構成の光半導体装置を作製する方法であって、
第1エッチングストップ層には前記コア層をエッチングするときに前記第1エッチングストップ層がエッチングされない材料を用い、前記コア層及びクラッド層には前記第1エッチングストップ層をエッチングするときに前記コア層及び前記クラッド層がエッチングされない材料を用い、前記コア層、前記第1エッチングストップ層及び前記第2エッチングストップ層には前記クラッド層をエッチングするときに前記コア層、前記第1エッチングストップ層及び前記第2エッチングストップ層がエッチングされない材料を用いることにより、
前記基板上に前記第2エッチングストップ層、前記クラッド層、前記第1エッチングストップ層、前記コア層を順次積層する工程と、
前記コア層の幅方向の一方側をエッチングする工程と、
前記第1エッチングストップ層の幅方向の一方側をエッチングする工程と、
前記クラッド層の幅方向の一方側をエッチングする工程と、
前記コア層の上面、一方の側面及び下面を、前記有機材料クラッド層で覆う工程と、
前記コア層の上面を覆っている前記有機材料クラッド層の幅方向の他方側をエッチングする工程と、
前記コア層の幅方向の他方側をエッチングする工程と、
前記第1エッチングストップ層の幅方向の他方側をエッチングする工程と、
前記クラッド層の幅方向の他方側をエッチングする工程と、
前記コア層の他方の側面及び下面を、前記有機材料クラッド層で覆う工程と、
を実施することを特徴とする。
A method of manufacturing an optical semiconductor device according to a first aspect of the present invention that solves the above problem includes a substrate, a second etching stop layer formed on the substrate, a core layer that is a light waveguide layer, and a refractive index that is higher than that of the core layer. The organic material cladding layer is formed on the second etching stop layer, and the organic material cladding layer covers the entire outer peripheral surface of the core layer. A method of manufacturing the optical semiconductor device of
The first etching stop layer is made of a material that does not etch the first etching stop layer when the core layer is etched, and the core layer and the cladding layer are made of the core layer when the first etching stop layer is etched. And the core layer, the first etching stop layer, and the second etching stop layer using a material that is not etched, and the core layer, the first etching stop layer, and the second etching stop layer when the cladding layer is etched. By using a material in which the second etching stop layer is not etched,
Sequentially laminating the second etching stop layer, the cladding layer, the first etching stop layer, and the core layer on the substrate;
Etching one side of the core layer in the width direction;
Etching one side of the first etching stop layer in the width direction;
Etching one side of the cladding layer in the width direction;
Covering the upper surface, one side surface and the lower surface of the core layer with the organic material cladding layer;
Etching the other side in the width direction of the organic material cladding layer covering the upper surface of the core layer;
Etching the other side in the width direction of the core layer;
Etching the other side in the width direction of the first etching stop layer;
Etching the other side in the width direction of the cladding layer;
Covering the other side surface and lower surface of the core layer with the organic material cladding layer;
It is characterized by implementing.

また、第発明の光半導体装置の作製方法は、第発明の光半導体装置の作製方法において、
前記コア層に用いる半導体混晶のバンドギャップ波長が、前記第1エッチングストップ層に用いる半導体混晶のバンドギャップ波長よりも小さく、更に前記第1エッチングストップ層に用いる半導体混晶のバンドギャップ波長が、前記クラッド層に用いる半導体混晶のバンドギャップ波長よりも大きいことを特徴とする。
また、第発明の光半導体装置の作製方法は、第1又は第2発明の光半導体装置の作製方法において、
前記第2エッチングストップ層の上面から前記コア層の下面までの高さが、1μm以上であることを特徴とする。
また、第発明の光半導体装置の作製方法は、第1〜第3発明の何れか1つの光半導体装置の作製方法において、
前記コア層がバルク半導体、もしくは半導体を用いた量子井戸構造を含むことを特徴とする。
A method for manufacturing an optical semiconductor device according to a second aspect of the present invention is the method for manufacturing an optical semiconductor device according to the first aspect of the present invention.
The band gap wavelength of the semiconductor mixed crystal used for the core layer is smaller than the band gap wavelength of the semiconductor mixed crystal used for the first etching stop layer, and the band gap wavelength of the semiconductor mixed crystal used for the first etching stop layer is The semiconductor mixed crystal used for the cladding layer is larger than the band gap wavelength.
Further, a method for manufacturing an optical semiconductor device of the third invention is a method for manufacturing an optical semiconductor device of the first or second invention,
The height from the upper surface of the second etching stop layer to the lower surface of the core layer is 1 μm or more.
Further, a method for manufacturing an optical semiconductor device of the fourth invention is a manufacturing method of any one of the optical semiconductor device of the first to third invention,
The core layer includes a bulk semiconductor or a quantum well structure using a semiconductor.

本発明の実施によって、コア層とその周囲の有機材料クラッド層との屈折率差が大きくて、曲げ損失が小さくなるため、半導体レーザや受光器と同一基板上に集積可能な、III V族半導体を用いた超小型の光集積回路の構成を実現することが可能となる。   By implementing the present invention, the refractive index difference between the core layer and the surrounding organic material clad layer is large, and the bending loss is small, so that it can be integrated on the same substrate as the semiconductor laser or the light receiver. It is possible to realize a configuration of an ultra-compact optical integrated circuit using the.

本発明の実施の形態例1に係る光半導体装置におけるIII V族半導体を用いた半導体細線導波路の構造図である。1 is a structural diagram of a semiconductor thin wire waveguide using a group III V semiconductor in an optical semiconductor device according to Embodiment 1 of the present invention. 前記半導体細線導波路を作製するための積層構造図である。It is a laminated structure figure for producing the said semiconductor fine wire waveguide. 図1Aとの比較のために示した従来の光半導体装置におけるハイメサ導波路の構造図である。1B is a structural diagram of a high mesa waveguide in a conventional optical semiconductor device shown for comparison with FIG. 1A. FIG. 本発明の実施の形態例1に係る光半導体装置における半導体細線導波路の作製方法を示す図であって、基板上に第2エッチングストップ層、クラッド層、第1エッチングストップ層及びコア層を積層する工程を示す図である。It is a figure which shows the manufacturing method of the semiconductor fine wire waveguide in the optical semiconductor device which concerns on Embodiment 1 of this invention, Comprising: A 2nd etching stop layer, a clad layer, a 1st etching stop layer, and a core layer are laminated | stacked on a board | substrate. It is a figure which shows the process to do. 前記半導体細線導波路の作製方法を示す図であって、前記コア層の幅方向の一方側をエッチングする工程を示す図である。It is a figure which shows the manufacturing method of the said semiconductor wire waveguide, Comprising: It is a figure which shows the process of etching the one side of the width direction of the said core layer. 前記半導体細線導波路の作製方法を示す図であって、前記第1エッチングストップ層の幅方向の一方側をエッチングする工程を示す図である。It is a figure which shows the manufacturing method of the said semiconductor fine wire waveguide, Comprising: It is a figure which shows the process of etching the one side of the width direction of a said 1st etching stop layer. 前記半導体細線導波路の作製方法を示す図であって、前記クラッド層の幅方向の一方側をエッチングする工程を示す図である。It is a figure which shows the manufacturing method of the said semiconductor wire waveguide, Comprising: It is a figure which shows the process of etching the one side of the width direction of the said cladding layer. 前記半導体細線導波路の作製方法を示す図であって、前記クラッド層の幅方向の一方側をエッチングする工程を示す図である。It is a figure which shows the manufacturing method of the said semiconductor wire waveguide, Comprising: It is a figure which shows the process of etching the one side of the width direction of the said cladding layer. 前記半導体細線導波路の作製方法を示す図であって、前記コア層の外周の幅方向の一方側全体を、有機材料クラッド層で覆う工程を示す図である。It is a figure which shows the preparation methods of the said semiconductor wire waveguide, Comprising: It is a figure which shows the process of covering the whole one side of the width direction of the outer periphery of the said core layer with an organic material clad layer. 前記半導体細線導波路の作製方法を示す図であって、前記有機材料クラッド層の幅方向の他方側をエッチングする工程を示す図である。It is a figure which shows the manufacturing method of the said semiconductor fine wire waveguide, Comprising: It is a figure which shows the process of etching the other side of the width direction of the said organic material clad layer. 前記半導体細線導波路の作製方法を示す図であって、前記コア層の幅方向の他方側をエッチングする工程を示す図である。It is a figure which shows the manufacturing method of the said semiconductor fine wire waveguide, Comprising: It is a figure which shows the process of etching the other side of the width direction of the said core layer. 前記支柱つきの半導体細線導波路の作製方法を示す図であって、前記第1エッチングストップ層の幅方向の他方側をエッチングする工程を示す図である。It is a figure which shows the manufacturing method of the said semiconductor fine wire waveguide with a support | pillar, Comprising: It is a figure which shows the process of etching the other side of the width direction of a said 1st etching stop layer. 前記半導体細線導波路の作製方法を示す図であって、前記クラッド層の幅方向の他方側をエッチングする工程を示す図である。It is a figure which shows the manufacturing method of the said semiconductor fine wire waveguide, Comprising: It is a figure which shows the process of etching the other side of the width direction of the said cladding layer. 前記半導体細線導波路の作製方法を示す図であって、前記コア層の外周の幅方向の他方側全体を、前記有機材料クラッド層で覆う工程を示す図である。It is a figure which shows the preparation methods of the said semiconductor wire waveguide, Comprising: It is a figure which shows the process of covering the other side whole side of the outer periphery of the said core layer with the said organic material clad layer. 前記半導体細線導波路の90度当たりの曲げ損失の曲げ半径依存性を示す図である。It is a figure which shows the bending radius dependence of the bending loss per 90 degree | times of the said semiconductor fine wire waveguide. 従来のハイメサ導波路の90度当たりの曲げ損失の曲げ半径依存性を示す図である。It is a figure which shows the bending radius dependence of the bending loss per 90 degree | times of the conventional high mesa waveguide.

以下、本発明の実施の形態例を図面に基づいて詳細に説明する。   Embodiments of the present invention will be described below in detail with reference to the drawings.

<実施の形態例1>
図1Aに示すように、本発明の実施の形態例1に係る光半導体装置は、半導体混晶基板1と、この基板1上に形成された第2エッチングストップ層4、光の導波層であり半導体混晶で構成されている光導波路コア層2、及び、コア層2よりも屈折率の低い有機材料クラッド層3とを有している。そして、第2エッチングストップ層4上に有機材料クラッド層3が形成され、この有機材料クラッド層3によって、コア層2の外周面全体が覆われた構造となっている。即ち、コア層2の光の進行方向(図1Aの紙面に垂直な方向)と垂直な断面の外周面である上面2a、両側面2a,2c及び下面2dが、有機材料クラッド層3によって覆われている。コア層2は、前記光の進行方向に垂直な断面(横断面)の大きさが媒質(基板上の半導体細線導波路構造)内での光の波長程度の大きさである。
<Embodiment 1>
As shown in FIG. 1A, an optical semiconductor device according to Embodiment 1 of the present invention includes a semiconductor mixed crystal substrate 1, a second etching stop layer 4 formed on the substrate 1, and an optical waveguide layer. And an optical waveguide core layer 2 made of a semiconductor mixed crystal, and an organic material cladding layer 3 having a refractive index lower than that of the core layer 2. An organic material cladding layer 3 is formed on the second etching stop layer 4, and the organic material cladding layer 3 covers the entire outer peripheral surface of the core layer 2. That is, the upper surface 2a, both side surfaces 2a, 2c, and the lower surface 2d, which are the outer peripheral surfaces of the cross section perpendicular to the light traveling direction of the core layer 2 (direction perpendicular to the paper surface of FIG. 1A), are covered with the organic material cladding layer 3. ing. In the core layer 2, the size of the cross section (transverse cross section) perpendicular to the light traveling direction is as large as the wavelength of light in the medium (semiconductor wire waveguide structure on the substrate).

このIII V族半導体を用いた細線導波路を作製するための積層構造は、図1Bに示すとおりである。即ち、基板1上に第2エッチングストップ層4、クラッド層5、第1エッチングストップ層6、コア層2を順次積層した構造となっている。そして、詳細は後述するが、この積層構造を幅方向(図1Bの左右方向)の一方側と他方側に2回に分けてエッチング加工をすることによって、図1Aのような半導体細線導波路構造を形成する。   A laminated structure for producing a thin wire waveguide using the group III V semiconductor is as shown in FIG. 1B. That is, the second etching stop layer 4, the cladding layer 5, the first etching stop layer 6, and the core layer 2 are sequentially stacked on the substrate 1. Then, as will be described in detail later, this laminated structure is etched twice in one direction and the other side in the width direction (left and right direction in FIG. 1B), so that a semiconductor fine wire waveguide structure as shown in FIG. 1A is obtained. Form.

また、コア層2から下層6,5へと順次エッチング加工して上記構造の半導体細線導波路を形成することができるようにするため、コア層2、第1エッチングストップ層6、クラッド層5及び第2エッチングストップ層4の材料は、コア層2をエッチングするときに第1エッチングストップ層6がエッチングされず、第1エッチングストップ層6をエッチングするときにコア層2及びクラッド層5がエッチングされず、クラッド層5をエッチングするときにコア層2、第1エッチングストップ層6及び第2エッチングストップ層4がエッチングされない材料からなっている。   In addition, in order to be able to form the semiconductor thin wire waveguide having the above structure by sequentially etching from the core layer 2 to the lower layers 6 and 5, the core layer 2, the first etching stop layer 6, the cladding layer 5 and The material of the second etching stop layer 4 is that the first etching stop layer 6 is not etched when the core layer 2 is etched, and the core layer 2 and the cladding layer 5 are etched when the first etching stop layer 6 is etched. The core layer 2, the first etching stop layer 6, and the second etching stop layer 4 are made of a material that is not etched when the cladding layer 5 is etched.

その際、例えば、コア層2に用いる半導体混晶のバンドギャップ波長を、第1エッチングストップ層6に用いる半導体混晶のバンドギャップ波長よりも小さくし、更に第1エッチングストップ層6に用いる半導体混晶のバンドギャップ波長を、クラッド層5に用いる半導体混晶のバンドギャップ波長よりも大きくする。
また、第2エッチングストップ層4の上面4aからコア層の下面2dまでの高さH(即ちコア層4と第2エッチングストップ層4の間の有機材料クラッド層3の厚さ)は、1μm以上である。
At this time, for example, the band gap wavelength of the semiconductor mixed crystal used for the core layer 2 is made smaller than the band gap wavelength of the semiconductor mixed crystal used for the first etching stop layer 6, and further, the semiconductor mixed crystal used for the first etching stop layer 6 is further reduced. The band gap wavelength of the crystal is made larger than the band gap wavelength of the semiconductor mixed crystal used for the cladding layer 5.
The height H from the upper surface 4a of the second etching stop layer 4 to the lower surface 2d of the core layer (that is, the thickness of the organic material cladding layer 3 between the core layer 4 and the second etching stop layer 4) is 1 μm or more. It is.

上記構造の半導体細線導波路に対して、図1Cに示すように従来のハイメサ導波路は、基板1上に下部クラッド層5、コア層2、上部クラッド層5を順次積層し、これらの両側面だけが有機材料を用いたクラッド層3によって覆われた構造になっている。   As shown in FIG. 1C, a conventional high-mesa waveguide is formed by sequentially laminating a lower cladding layer 5, a core layer 2, and an upper cladding layer 5 on a substrate 1, as shown in FIG. 1C. Only the structure is covered with the clad layer 3 using an organic material.

次に、本実施の形態例1に係るIII V族半導体を用いた細線導波路の作製方法を説明する。半導体細線導波路は図2A〜図2Kの順で作製する。コア層2からクラッド層5までのエッチング加工を2回に分けて行うことに特徴がある。   Next, a method for manufacturing a thin wire waveguide using a group III V semiconductor according to the first embodiment will be described. The semiconductor thin wire waveguide is manufactured in the order of FIGS. 2A to 2K. The etching process from the core layer 2 to the cladding layer 5 is characterized by being performed in two steps.

まず、図2Aに示すように、III V族半導体混晶基板であるInP基板1上に、第2エッチングストップ層4、InPクラッド層5、第1エッチングストップ層6、コア層2を順次成長させる。   First, as shown in FIG. 2A, a second etching stop layer 4, an InP clad layer 5, a first etching stop layer 6 and a core layer 2 are sequentially grown on an InP substrate 1 which is a group III V semiconductor mixed crystal substrate. .

このとき、第2エッチングストップ層4はコア層2と同じ材料で良く、厚さは数十nm程度あれば良い。InPクラッド層5はコア層2を基板1から十分に離すために1μm程度の厚さが必要である。第1エッチングストップ層4はコア層5の材料と選択性ウェットエッチングが可能な材料とする。即ち、第1エッチングストップ層6には、コア層2をエッチングするときに第1エッチングストップ層6がエッチングされない材料を用いればよい。コア層2がInGaAsPの場合には、例えば第1エッチングストップ層6をInGaAsとすることで、ウェットエッチングでの選択エッチングが可能となる。第1エッチングストップ層6の厚さはやはり数十nm程度あれば良い。コア層5は所望の厚さに成長させる。ここではコア層2、第2エッチングストップ層4をInGaAsP、第1エッチングストップ層をInGaAsとする。   At this time, the second etching stop layer 4 may be made of the same material as that of the core layer 2 and may have a thickness of about several tens of nm. The InP clad layer 5 needs to have a thickness of about 1 μm in order to sufficiently separate the core layer 2 from the substrate 1. The first etching stop layer 4 is made of a material capable of selective wet etching with the material of the core layer 5. That is, the first etching stop layer 6 may be made of a material that does not etch the first etching stop layer 6 when the core layer 2 is etched. When the core layer 2 is InGaAsP, for example, the first etching stop layer 6 is made of InGaAs, thereby enabling selective etching by wet etching. The thickness of the first etching stop layer 6 may be about several tens of nm. The core layer 5 is grown to a desired thickness. Here, the core layer 2, the second etching stop layer 4 are InGaAsP, and the first etching stop layer is InGaAs.

次に、コア層2の一部分(図2Bの右側だけ)にマスク(図示省略)をつけ、ドライエッチングによって、第1エッチングストップ層6の上面まで、コア層2の幅方向の一方側(図2Bの左側)をエッチングして削る。その結果、図2Bに示すような状態になる。より具体的にはCH4とH2を用いたリアクティブイオンエッチング(RIE:Reactive Ion Etching)、ハロゲンガスを用いた反応性RIE(ICP−RIE:Inductive Coupled Plasma-RIE)、リアクティブイオンビームエッチング(RIBE:Reactive Ion Beam Etching)などを用いてコア層2をエッチングする。 Next, a mask (not shown) is attached to a part of the core layer 2 (only on the right side in FIG. 2B), and one side in the width direction of the core layer 2 (FIG. 2B) is formed by dry etching up to the upper surface of the first etching stop layer 6. Etch the left side of As a result, the state shown in FIG. 2B is obtained. More specifically, reactive ion etching (RIE) using CH 4 and H 2 , reactive RIE using halogen gas (ICP-RIE: Inductive Coupled Plasma-RIE), reactive ion beam etching The core layer 2 is etched using (RIBE: Reactive Ion Beam Etching) or the like.

そして、第1エッチングストップ層6がコア層2よりも早くエッチングされるような溶液を用いて、即ち第1エッチングストップ層6のみをエッチングする溶液を用いて、第1エッチングストップ層6の幅方向の一方側(図2Cの左側)のウェットエッチングを行う。例えば、硫酸と水と過酸化水素水を3:1:1で混合した溶液を用いると、InGaAsのエッチングレートはInGaAsPよりも早く、またInPはエッチングされないため、InGaAsの第1エッチングストップ層6はエッチングされるが、InGaAsPのコア層2と、InPのクラッド層5はエッチングされない。即ち、コア層2及びクラッド層5には、第1エッチングストップ層6をエッチングするときにコア層2及びクラッド層5がエッチングされない材料を用いている。このエッチングの結果、図2Cのような状態になる。   Then, using a solution in which the first etching stop layer 6 is etched earlier than the core layer 2, that is, using a solution for etching only the first etching stop layer 6, the width direction of the first etching stop layer 6 Wet etching is performed on one side (left side in FIG. 2C). For example, when a solution in which sulfuric acid, water, and hydrogen peroxide are mixed at a ratio of 3: 1: 1 is used, the etching rate of InGaAs is faster than InGaAsP, and InP is not etched. Etching is performed, but the InGaAsP core layer 2 and the InP cladding layer 5 are not etched. That is, the core layer 2 and the cladding layer 5 are made of a material that does not etch the core layer 2 and the cladding layer 5 when the first etching stop layer 6 is etched. As a result of this etching, the state shown in FIG. 2C is obtained.

更に、この図2Cの状態から、ドライエッチングによりInPクラッド層5の幅方向の一方側(図2Dの左側)をエッチングして、図2Dのような状態にした後、InPのみを溶かすような溶液、例えば塩酸と燐酸を1:3で混合した溶液を用いて、InPクラッド層5の幅方向の一方側(図2Eの左側)のウェットエッチングを行うと、図2Eのような状態になる。即ち、クラッド層5をエッチングするときにコア層2、第1エッチングストップ層6及び第2エッチングストップ層4がエッチングされない材料を、コア層2、第1エッチングストップ層6及び第2エッチングストップ層4に用いている。ここでは前記溶液の塩酸と燐酸の混合比を1:3としたが、他の混合比でも良い。もし、第1エッチングストップ層6が無く、コア層2をエッチング後、直接InPクラッド層5をエッチングすると、結晶の面方位によっては、コア層2がマスクとなって、横方向へのエッチングが進行せず、コア層2下の半導体を取り除くことができない。   Further, from this state of FIG. 2C, one side of the InP cladding layer 5 in the width direction (left side of FIG. 2D) is etched by dry etching to obtain a state as shown in FIG. 2D, and then a solution that dissolves only InP. For example, when wet etching is performed on one side in the width direction of the InP cladding layer 5 (left side in FIG. 2E) using a solution in which hydrochloric acid and phosphoric acid are mixed at a ratio of 1: 3, the state shown in FIG. 2E is obtained. That is, when the cladding layer 5 is etched, the core layer 2, the first etching stop layer 6, and the second etching stop layer 4 are not etched, and the core layer 2, the first etching stop layer 6, and the second etching stop layer 4 are used. Used for. Here, the mixing ratio of hydrochloric acid and phosphoric acid in the solution is 1: 3, but other mixing ratios may be used. If the first etching stop layer 6 is not present and the core layer 2 is etched and then the InP cladding layer 5 is etched directly, depending on the crystal plane orientation, the core layer 2 serves as a mask and the etching in the lateral direction proceeds. The semiconductor under the core layer 2 cannot be removed.

この図2Eの状態から、コア層2の上についているマスクを除去して、有機材料(ここではBCB(benzocyclobutene)とする)を塗布することより、コア層2の上面2a、一方の側面2b及び下面2d(即ちコア層2のエッチングで形成された一方の側面2bと、第1エッチングストップ層6及びクラッド層5のエッチングで露出した下面5dの一方側)を、有機材料クラッド層3で覆う。その結果、図2Fのような状態となる。ここで1回目のエッチング加工が終了する。   From the state of FIG. 2E, the mask on the core layer 2 is removed, and an organic material (here, BCB (benzocyclobutene)) is applied, whereby the upper surface 2a of the core layer 2, one side surface 2b, The organic material cladding layer 3 covers the lower surface 2d (that is, one side surface 2b formed by etching the core layer 2 and one side of the lower surface 5d exposed by etching the first etching stop layer 6 and the cladding layer 5). As a result, the state shown in FIG. 2F is obtained. Here, the first etching process is completed.

なお、図2Bから図2Dの工程において、図2Cと図2Dの工程の順番を逆にしても問題は無い。つまり、先にドライエッチングでクラッド層5までエッチングした後にウェットエッチングで第1エッチングストップ層6をエッチングしても良い。また、第1エッチングストップ層6をウェットエッチングでエッチングした後のクラッド層5のドライエッチング(図2D)を省略して、図2Eのクラッド層5のウェットエッチングを行っても良い。   In the steps of FIGS. 2B to 2D, there is no problem even if the order of the steps of FIGS. 2C and 2D is reversed. That is, the first etching stop layer 6 may be etched by wet etching after first etching the cladding layer 5 by dry etching. Also, the dry etching (FIG. 2D) of the cladding layer 5 after the first etching stop layer 6 is etched by wet etching may be omitted, and the wet etching of the cladding layer 5 of FIG. 2E may be performed.

2回目のエッチング加工では、始めに、図2Gに示すように、コア層2を所望の幅だけ残すように有機材料クラッド層3にマスク(図示省略)をつけ、その他の部分の有機材料クラッド層3をエッチングする。即ち、コア層2の上面2aを覆っている有機材料クラッド層6の幅方向の他方側(図2Gの右側)をエッチングする。その後は1回目のエッチング加工と同様の手順で同様のエッチング加工を繰り返す。   In the second etching process, first, as shown in FIG. 2G, a mask (not shown) is attached to the organic material clad layer 3 so as to leave the core layer 2 with a desired width, and the organic material clad layer in the other part. 3 is etched. That is, the other side in the width direction of the organic material cladding layer 6 covering the upper surface 2a of the core layer 2 (the right side in FIG. 2G) is etched. After that, the same etching process is repeated in the same procedure as the first etching process.

即ち、まず、ドライエッチングによって、第1エッチングストップ層6の上面まで、コア層2の幅方向の他方側(図2Hの右側)をエッチングして削る。その結果、図2Hに示すような状態になる。   That is, first, the other side in the width direction of the core layer 2 (the right side in FIG. 2H) is etched and etched to the upper surface of the first etching stop layer 6 by dry etching. As a result, the state shown in FIG. 2H is obtained.

そして、第1エッチングストップ層6がコア層2よりも早くエッチングされるような溶液を用いて、即ち第1エッチングストップ層6のみをエッチングする溶液を用いて、第1エッチングストップ層6の幅方向の他方側(図2Iの右側)のウェットエッチングを行う。その結果、第1エッチングストップ層6が全て削除されて、図2Iのような状態となる。   Then, using a solution in which the first etching stop layer 6 is etched earlier than the core layer 2, that is, using a solution for etching only the first etching stop layer 6, the width direction of the first etching stop layer 6 Wet etching is performed on the other side (right side in FIG. 2I). As a result, all the first etching stop layers 6 are deleted, and a state as shown in FIG. 2I is obtained.

更に、この図2Iの状態から、InPのみを溶かすような溶液を用いて、InPクラッド層5の幅方向の他方側(図2Jの右側)のウェットエッチングを行う。その結果、InPクラッド層5が全て削除されて、図2Jのような状態となる。第1エッチングストップ層6とクラッド層5を全て削除しても、一回目のエッチング加工時に有機材料クラッド層3の殻側を形成しているため、この片側の有機材料クラッド層3によってコア層2を支持することができる。   Further, from the state of FIG. 2I, wet etching is performed on the other side in the width direction of the InP cladding layer 5 (right side in FIG. 2J) using a solution that dissolves only InP. As a result, all of the InP cladding layer 5 is deleted, and a state as shown in FIG. 2J is obtained. Even if all of the first etching stop layer 6 and the cladding layer 5 are deleted, since the shell side of the organic material cladding layer 3 is formed at the time of the first etching, the core layer 2 is formed by the organic material cladding layer 3 on one side. Can be supported.

最後に、もう一度、有機材料(BCB)を塗布することにより、コア層5の他方の側面5c及び下面5d(即ちコア層2のエッチングで形成された他方の側面2cと、第1エッチングストップ層6及びクラッド層5のエッチングで露出した下面5dの他方側)を、有機材料クラッド層6で覆う。かくして、コア層2の外周面全体(上下面2a,2d、両側面2b,2c)が、有機材料クラッド層3によって覆われた状態となる。即ち、図4Kのような状態となり、半導体細線導波路の構造が完成する。   Finally, an organic material (BCB) is applied once more, whereby the other side surface 5c and the lower surface 5d of the core layer 5 (that is, the other side surface 2c formed by etching the core layer 2) and the first etching stop layer 6 And the other side of the lower surface 5 d exposed by etching of the cladding layer 5 is covered with the organic material cladding layer 6. Thus, the entire outer peripheral surface (upper and lower surfaces 2a, 2d, both side surfaces 2b, 2c) of the core layer 2 is covered with the organic material cladding layer 3. That is, the state as shown in FIG. 4K is obtained, and the structure of the semiconductor thin wire waveguide is completed.

本半導体細線導波路の構造では、導波路の周りが全て有機材料のクラッド層3で埋まっているため、機械的な強度に関しては問題が無く、上下左右全ての方向に対して強く光を閉じ込めることができる。また、光の進行方向に不連続部も生じないため導波路の特性も通常のものとなる。更に、周囲を埋める物質が空気ではないために、空気中にさらした導波路よりも放熱は良い。なお、ここでは導波路の周りを埋める有機材料をBCBとしたが、その屈折率が半導体に比べて小さいものであれば他の有機材料、例えばポリイミドでも良い。   In the structure of this semiconductor thin wire waveguide, since the entire periphery of the waveguide is filled with the clad layer 3 made of an organic material, there is no problem with respect to mechanical strength, and light is strongly confined in all directions. Can do. In addition, since no discontinuity occurs in the light traveling direction, the characteristics of the waveguide are normal. Furthermore, since the material that fills the surroundings is not air, heat dissipation is better than a waveguide exposed to air. Although the organic material filling the periphery of the waveguide is BCB here, other organic materials such as polyimide may be used as long as the refractive index thereof is smaller than that of the semiconductor.

図3A、図3Bはそれぞれ、光の波長1.55 μmに対する、細線導波路、ハイメサ導波路の90度曲げ損失の曲げ半径依存性を示したものである。ここに、ハイメサ導波路の導波路幅は1.5 μm、コア層2の厚さは0.4 μm、上部クラッド層5の高さは2μm、メサ全体の高さは3μmである。また、細線導波路に対しては、コア層2の幅W、厚さともに0.4 μmである。導波路の幅は共に、コア層2の厚さ0.4 μmに対し、導波モードが単一である条件を満たす幅とした。両導波路共に、クラッド層3は有機材料BCBであり、コア層2はInGaAsPである。コア層2は基板1に格子整合しているものとし、その組成はバンドギャップ波長によって特定するものとする。例えば、バンドギャップ波長が1.1 μmの場合は1.1Qと書くことにする。   FIG. 3A and FIG. 3B show the bending radius dependence of the 90-degree bending loss of the thin wire waveguide and the high mesa waveguide with respect to the light wavelength of 1.55 μm, respectively. Here, the waveguide width of the high mesa waveguide is 1.5 μm, the thickness of the core layer 2 is 0.4 μm, the height of the upper cladding layer 5 is 2 μm, and the height of the entire mesa is 3 μm. For the thin wire waveguide, the width W and thickness of the core layer 2 are both 0.4 μm. The widths of the waveguides both satisfy the condition that the waveguide mode is single with respect to the thickness of the core layer 2 of 0.4 μm. In both waveguides, the cladding layer 3 is an organic material BCB, and the core layer 2 is InGaAsP. The core layer 2 is assumed to be lattice-matched to the substrate 1 and its composition is specified by the band gap wavelength. For example, when the band gap wavelength is 1.1 μm, 1.1Q is written.

図3A、図3Bから、ハイメサ導波路の場合には、コア層2に1.3Qを用いたとしても、90度当たりの曲げ損失0.01 dBを達成するには曲げ半径が100μm以上でなければならないのに対し、細線導波路ではコア層が1.2Qであっても曲げ半径2μmで達成できるのがわかる。このとき、一つの曲げ部における導波路長さは、ハイメサ導波路では628μm、細線導波路では13μmと50分の1に小さくすることが可能である。このことから、曲げ部を多数含む光集積回路にした場合でも同様のサイズ低減を計ることが可能である。   From FIG. 3A and FIG. 3B, in the case of the high mesa waveguide, even if 1.3Q is used for the core layer 2, the bend radius must be 100 μm or more to achieve a bend loss of 0.01 dB per 90 degrees. On the other hand, it can be seen that the thin wire waveguide can be achieved with a bending radius of 2 μm even if the core layer is 1.2Q. At this time, the length of the waveguide at one bent portion can be reduced to 1/50, that is, 628 μm for the high-mesa waveguide and 13 μm for the thin wire waveguide. Therefore, even when an optical integrated circuit including a large number of bent portions is used, the same size reduction can be achieved.

<実施の形態例2>
本発明の実施の形態例2の光半導体装置では、半導体細線導波路の構造及び作製方法は実施の形態例1と同じであるが(図1A,図2A〜図2K参照)、第1エッチングストップ層6をInGaAlAsとすることに特徴がある。通常、アルミニウムを混ぜた半導体混晶は酸に対してより溶けやすい性質をもっているため、InGaAlAsを本発明の半導体細線導波路を作成するための第1エッチングストップ層4に用いることができ、実施の形態例1と同様の効果を得ることができる。
<Embodiment 2>
In the optical semiconductor device according to the second embodiment of the present invention, the structure and the manufacturing method of the semiconductor thin wire waveguide are the same as those in the first embodiment (see FIGS. 1A and 2A to 2K), but the first etching stop is performed. The layer 6 is characterized by being InGaAlAs. In general, since a semiconductor mixed crystal mixed with aluminum has a property of being more easily dissolved in an acid, InGaAlAs can be used for the first etching stop layer 4 for forming the semiconductor fine wire waveguide of the present invention. The same effect as in Embodiment 1 can be obtained.

<実施の形態例3>
本発明の実施の形態例3の光半導体装置では、半導体細線導波路の構造及び作製方法は実施の形態例1,2と同じであるが、コア層2及び第1エッチングストップ層6をInGaAlAsとすることに特徴がある。コア層2と第1エッチングストップ層6のバンドギャップ波長を変えることで、実施の形態例1と同様に半導体細線導波路を作成することができ、同様の効果を得ることができる。
<Embodiment 3>
In the optical semiconductor device according to the third embodiment of the present invention, the structure and manufacturing method of the semiconductor thin wire waveguide are the same as those of the first and second embodiments, but the core layer 2 and the first etching stop layer 6 are made of InGaAlAs. There is a feature in doing. By changing the band gap wavelengths of the core layer 2 and the first etching stop layer 6, a semiconductor fine wire waveguide can be created as in the first embodiment, and the same effect can be obtained.

なお、上記実施の形態例1〜3においては、導波路層にはInP、InGaAsP、InGaAlAsを用いたが、使用する光の波長がバンドギャップ波長よりも長く、前述の材料条件、即ちコア層5、第1エッチングストップ層4、クラッド層3及び第2エッチングストップ層2の材料が、コア層5をエッチングするときに第1エッチングストップ層4がエッチングされず、第1エッチングストップ層4をエッチングするときにコア層5及びクラッド層3がエッチングされず、クラッド層3をエッチングするときにコア層5、第1エッチングストップ層4及び第2エッチングストップ層2がエッチングされない材料からなるという条件を満たすならば、他の半導体材料GaAs、AlGaAs、GaInNAs、ZnSe、GaNを用いても良い。
また、上記実施の形態例1〜4においては、基板はInPを用いたが、GaAs、Si、サファイア基板などを用いても良い。
また、コア層がバルク半導体、もしくは半導体を用いた量子井戸構造であってもよい。
In the first to third embodiments, InP, InGaAsP, and InGaAlAs are used for the waveguide layer. However, the wavelength of light used is longer than the band gap wavelength, and the above-described material conditions, that is, the core layer 5 are used. The material of the first etching stop layer 4, the cladding layer 3 and the second etching stop layer 2 is not etched when the core layer 5 is etched, but the first etching stop layer 4 is etched. If the condition that the core layer 5 and the cladding layer 3 are not etched sometimes and the core layer 5, the first etching stop layer 4 and the second etching stop layer 2 are made of a material that is not etched when the cladding layer 3 is etched is satisfied. For example, other semiconductor materials such as GaAs, AlGaAs, GaInNAs, ZnSe, and GaN may be used.
In the first to fourth embodiments, InP is used as the substrate, but a GaAs, Si, sapphire substrate, or the like may be used.
The core layer may be a bulk semiconductor or a quantum well structure using a semiconductor.

本発明は光半導体装置の作製方法に関するものであり、半導体レーザや半導体受光器のような光半導体送受信装置などに適用して有用なものである。 The present invention relates to a method for manufacturing an optical semiconductor equipment, it is useful to apply such a semiconductor laser or a semiconductor light receiving device optical semiconductor transceiver device, such as a.

1 半導体混晶基板
2 半導体導波路コア層
2a コア層の上面
2b,2c 側面
2d 下面
3 有機材料クラッド層
4 第2エッチングストップ層
5 半導体クラッド層
6 第1エッチングストップ層
DESCRIPTION OF SYMBOLS 1 Semiconductor mixed crystal substrate 2 Semiconductor waveguide core layer 2a Upper surface 2b, 2c Side surface 2d Lower surface 3 Organic material cladding layer 4 Second etching stop layer 5 Semiconductor cladding layer 6 First etching stop layer

Claims (4)

基板と、前記基板上に形成された第2エッチングストップ層、光の導波層であるコア層及び前記コア層よりも屈折率の低い有機材料クラッド層とを有しており、前記第2エッチングストップ層上に前記有機材料クラッド層が形成され、前記有機材料クラッド層によって、前記コア層の外周面全体が覆われている構成の光半導体装置を作製する方法であって、
第1エッチングストップ層には前記コア層をエッチングするときに前記第1エッチングストップ層がエッチングされない材料を用い、前記コア層及びクラッド層には前記第1エッチングストップ層をエッチングするときに前記コア層及び前記クラッド層がエッチングされない材料を用い、前記コア層、前記第1エッチングストップ層及び前記第2エッチングストップ層には前記クラッド層をエッチングするときに前記コア層、前記第1エッチングストップ層及び前記第2エッチングストップ層がエッチングされない材料を用いることにより、
前記基板上に前記第2エッチングストップ層、前記クラッド層、前記第1エッチングストップ層、前記コア層を順次積層する工程と、
前記コア層の幅方向の一方側をエッチングする工程と、
前記第1エッチングストップ層の幅方向の一方側をエッチングする工程と、
前記クラッド層の幅方向の一方側をエッチングする工程と、
前記コア層の上面、一方の側面及び下面を、前記有機材料クラッド層で覆う工程と、
前記コア層の上面を覆っている前記有機材料クラッド層の幅方向の他方側をエッチングする工程と、
前記コア層の幅方向の他方側をエッチングする工程と、
前記第1エッチングストップ層の幅方向の他方側をエッチングする工程と、
前記クラッド層の幅方向の他方側をエッチングする工程と、
前記コア層の他方の側面及び下面を、前記有機材料クラッド層で覆う工程と、
を実施することを特徴とする光半導体装置の作製方法。
A second etching stop layer formed on the substrate, a core layer that is an optical waveguide layer, and an organic material cladding layer having a refractive index lower than that of the core layer. A method of manufacturing an optical semiconductor device having a configuration in which the organic material cladding layer is formed on a stop layer, and the entire outer peripheral surface of the core layer is covered with the organic material cladding layer ,
The first etching stop layer is made of a material that does not etch the first etching stop layer when the core layer is etched, and the core layer and the cladding layer are made of the core layer when the first etching stop layer is etched. And the core layer, the first etching stop layer, and the second etching stop layer using a material that is not etched, and the core layer, the first etching stop layer, and the second etching stop layer when the cladding layer is etched. By using a material in which the second etching stop layer is not etched,
Sequentially laminating the second etching stop layer, the cladding layer, the first etching stop layer, and the core layer on the substrate;
Etching one side of the core layer in the width direction;
Etching one side of the first etching stop layer in the width direction;
Etching one side of the cladding layer in the width direction;
Covering the upper surface, one side surface and the lower surface of the core layer with the organic material cladding layer;
Etching the other side in the width direction of the organic material cladding layer covering the upper surface of the core layer;
Etching the other side in the width direction of the core layer;
Etching the other side in the width direction of the first etching stop layer;
Etching the other side in the width direction of the cladding layer;
Covering the other side surface and lower surface of the core layer with the organic material cladding layer;
The manufacturing method of the optical semiconductor device characterized by implementing.
請求項に記載の光半導体装置の作製方法において、
前記コア層に用いる半導体混晶のバンドギャップ波長が、前記第1エッチングストップ層に用いる半導体混晶のバンドギャップ波長よりも小さく、更に前記第1エッチングストップ層に用いる半導体混晶のバンドギャップ波長が、前記クラッド層に用いる半導体混晶のバンドギャップ波長よりも大きいことを特徴とする光半導体装置の作製方法。
The method for manufacturing an optical semiconductor device according to claim 1 ,
The band gap wavelength of the semiconductor mixed crystal used for the core layer is smaller than the band gap wavelength of the semiconductor mixed crystal used for the first etching stop layer, and the band gap wavelength of the semiconductor mixed crystal used for the first etching stop layer is A method for producing an optical semiconductor device, wherein the semiconductor mixed crystal used for the clad layer is larger than a band gap wavelength.
請求項1又は2に記載の光半導体装置の作製方法において、
前記第2エッチングストップ層の上面から前記コア層の下面までの高さが、1μm以上であることを特徴とする光半導体装置の作製方法
In the manufacturing method of the optical semiconductor device according to claim 1 or 2 ,
A method of manufacturing an optical semiconductor device , wherein a height from an upper surface of the second etching stop layer to a lower surface of the core layer is 1 μm or more.
請求項1〜3の何れか1項に記載の光半導体装置の作製方法において、
前記コア層がバルク半導体、もしくは半導体を用いた量子井戸構造を含むことを特徴とする光半導体装置の作製方法
In the manufacturing method of the optical semiconductor device according to any one of claims 1 to 3 ,
The method for manufacturing an optical semiconductor device , wherein the core layer includes a bulk semiconductor or a quantum well structure using a semiconductor.
JP2009239725A 2009-10-16 2009-10-16 Method for manufacturing optical semiconductor device Expired - Fee Related JP5290928B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009239725A JP5290928B2 (en) 2009-10-16 2009-10-16 Method for manufacturing optical semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009239725A JP5290928B2 (en) 2009-10-16 2009-10-16 Method for manufacturing optical semiconductor device

Publications (2)

Publication Number Publication Date
JP2011085817A JP2011085817A (en) 2011-04-28
JP5290928B2 true JP5290928B2 (en) 2013-09-18

Family

ID=44078797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009239725A Expired - Fee Related JP5290928B2 (en) 2009-10-16 2009-10-16 Method for manufacturing optical semiconductor device

Country Status (1)

Country Link
JP (1) JP5290928B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014123044A (en) * 2012-12-21 2014-07-03 Nippon Telegr & Teleph Corp <Ntt> Optical waveguide circuit and fabrication method
CN114035267A (en) * 2021-11-11 2022-02-11 中国电子科技集团公司第五十五研究所 AlGaAs optical waveguide manufacturing method for enhancing optical mode space limitation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05249331A (en) * 1992-01-09 1993-09-28 Nippon Telegr & Teleph Corp <Ntt> Waveguide type beam spot conversion element and production thereof
JP3936256B2 (en) * 2002-07-18 2007-06-27 富士通株式会社 Optical semiconductor device
JP4430961B2 (en) * 2004-03-01 2010-03-10 日本航空電子工業株式会社 Electroabsorption type light modulation element and method for manufacturing the same
JP2006106587A (en) * 2004-10-08 2006-04-20 Nippon Telegr & Teleph Corp <Ntt> Integrated optical waveguide, optical element, and method of manufacturing integrated optical waveguide

Also Published As

Publication number Publication date
JP2011085817A (en) 2011-04-28

Similar Documents

Publication Publication Date Title
US10656333B2 (en) Two-stage adiabatically coupled photonic systems
US8494315B2 (en) Photonic integrated circuit having a waveguide-grating coupler
TWI417589B (en) Method and apparatus for efficient coupling between silicon photonic chip and optical fiber
JP3349950B2 (en) Wavelength demultiplexing circuit
Niemi et al. Wavelength-division demultiplexing using photonic crystal waveguides
JP6253105B2 (en) Interlayer lightwave coupling device
US20170227710A1 (en) Polarization splitter and rotator device
US9851505B2 (en) Substrate-type optical waveguide element
Feng et al. Fabrication insensitive echelle grating in silicon-on-insulator platform
JP2008516283A (en) Vertical coupling of a resonant cavity to a bus waveguide
US20060018594A1 (en) Optical delay circuit, integrated optical device, and method of manufacturing integrated optical device
US10495813B2 (en) Echelle grating multiplexer or demultiplexer
JP6485645B2 (en) Optical manipulator
Pello et al. Planar concave grating demultiplexers on an InP-membrane-on-silicon photonic platform
US20050105853A1 (en) Method and apparatus for dual tapering an optical waveguide
JPH07253515A (en) Converter of optical waveguide and preparation thereof
US6917744B2 (en) Optical multiplexing and demultiplexing device, optical communication apparatus, and optical communication system
JP5290928B2 (en) Method for manufacturing optical semiconductor device
JP5191973B2 (en) Optical semiconductor device and manufacturing method thereof
JP2003207665A (en) Optical waveguide
Wosinski et al. Integrated silicon nanophotonics: A solution for computer interconnects
JP2003043277A (en) Wavelength branching filter circuit
Okayama et al. Si wire waveguide wavelength filter using asymmetric width waveguide branch coupler and Bragg grating
CN117270101A (en) Coarse wavelength division multiplexer/demultiplexer and photon integrated chip
JP2005292365A (en) Waveguide type optical multiplexer/demultiplexer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20130313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130606

R150 Certificate of patent or registration of utility model

Ref document number: 5290928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees