JP5289717B2 - Contact formation method for thin film structure - Google Patents
Contact formation method for thin film structure Download PDFInfo
- Publication number
- JP5289717B2 JP5289717B2 JP2007059995A JP2007059995A JP5289717B2 JP 5289717 B2 JP5289717 B2 JP 5289717B2 JP 2007059995 A JP2007059995 A JP 2007059995A JP 2007059995 A JP2007059995 A JP 2007059995A JP 5289717 B2 JP5289717 B2 JP 5289717B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- forming
- thin film
- conductive layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
本発明は、絶縁層を介して積層した下部導電層及び上部導電層と、該上下の導電層を電気的に接続するコンタクト部と、上部導電層とは重複しない位置で絶縁層を介して下部導電層上に位置する薄膜導体とを有する薄膜構造体において、コンタクト部を薄膜導体と同時に形成する薄膜構造体のコンタクト形成方法に関する。 The present invention provides a lower conductive layer and an upper conductive layer stacked via an insulating layer, a contact portion for electrically connecting the upper and lower conductive layers, and a lower portion via the insulating layer at a position not overlapping with the upper conductive layer. The present invention relates to a method for forming a contact in a thin film structure in which a contact portion is formed simultaneously with the thin film conductor in a thin film structure having a thin film conductor located on a conductive layer.
例えば薄膜磁気ヘッドのような薄膜を複数積層してなる薄膜構造体では、絶縁層を介して上下に積層した下部導電層と上部導電層を電気的に接続する場合に、該絶縁層に設けたコンタクトホール内に導電材料を充填してコンタクト部を形成することが従来行われている。このようなコンタクト部は、例えば特許文献１に形成されている。
上記コンタクト部は、製造工程をより簡易化できるように、薄膜構造体を構成する別の薄膜導体、すなわち、上部導電層とは重複しない位置で絶縁層を介して下部導電層上に位置する薄膜導体を形成する工程で同時に形成することが望ましい。 In order to simplify the manufacturing process, the contact portion is another thin film conductor constituting the thin film structure, that is, a thin film located on the lower conductive layer via the insulating layer at a position not overlapping with the upper conductive layer. It is desirable to form the conductors simultaneously in the process of forming the conductors.
コンタクト部と薄膜導体を同時に形成するには、先ず、下部導電層を覆う絶縁層にコンタクトホールを形成し、該コンタクトホール内に下部導電層の電気接続部位を露出させる。次に、絶縁層及びコンタクトホール内の下部導電層の上にメッキ下地膜を形成し、メッキにより薄膜導体を形成するときに、コンタクトホール内の下部導電層から積層方向に延びる直線状のコンタクト部を同時に形成する。続いて、形成した薄膜導体とコンタクト部を覆う絶縁層を形成し、薄膜導体の所望の厚さが得られる位置まで絶縁層を研磨加工し、研磨加工が施された平坦面に薄膜導体及びコンタクト部を露出させる。そして、コンタクト部上には上部導電層が形成され、コンタクト部を介して下部導電層と上部導電層が電気的に接続する。薄膜導体上には、薄膜構造体を構成する別の薄膜が続いて積層形成される。 In order to simultaneously form the contact portion and the thin film conductor, first, a contact hole is formed in the insulating layer covering the lower conductive layer, and an electrical connection portion of the lower conductive layer is exposed in the contact hole. Next, when a plating base film is formed on the insulating layer and the lower conductive layer in the contact hole, and the thin film conductor is formed by plating, the linear contact portion extending in the stacking direction from the lower conductive layer in the contact hole Are formed at the same time. Subsequently, an insulating layer covering the formed thin film conductor and the contact portion is formed, the insulating layer is polished to a position where a desired thickness of the thin film conductor is obtained, and the thin film conductor and the contact are formed on the polished flat surface. Expose the part. An upper conductive layer is formed on the contact portion, and the lower conductive layer and the upper conductive layer are electrically connected through the contact portion. On the thin film conductor, another thin film constituting the thin film structure is successively laminated.
しかしながら、上記従来方法では、薄膜導体とコンタクト部を同時に形成するために、コンタクトホールの深さや研磨加工時のマージンを考慮して、薄膜導体を最終的に必要な膜厚よりも大きな膜厚で形成しなければならない。薄膜導体となるメッキ膜の膜厚が大きくなると、薄膜導体形成エリアを規定するレジストの厚膜化、メッキ成膜時間の増加、不要なメッキ下地膜やメッキ膜を除去するための処理時間の増加、薄膜導体とコンタクト部を覆う絶縁層の厚膜化及び研磨加工時間（研磨加工量）の増加など、無駄が多い。また、研磨加工時間が増えると、研磨加工による薄膜導体の膜厚のばらつきも増大する。 However, in the above conventional method, in order to form the thin film conductor and the contact portion at the same time, considering the depth of the contact hole and the margin at the time of polishing, the thin film conductor has a film thickness larger than the final required film thickness. Must be formed. As the film thickness of the plating film that becomes the thin film conductor increases, the resist thickness that defines the area where the thin film conductor is formed increases, the plating film formation time increases, and the processing time required to remove unnecessary plating base film and plating film increases. There is a lot of waste, such as increasing the thickness of the insulating layer covering the thin film conductor and the contact portion and increasing the polishing time (polishing amount). Further, when the polishing process time increases, the variation in the film thickness of the thin film conductor due to the polishing process also increases.
本発明は、上記課題に鑑みてなされたもので、コンタクト部と薄膜導体を同時に形成するときに、薄膜導体の成膜量を削減でき、かつ、膜厚ばらつきの少ない薄膜構造体のコンタクト形成方法を得ることを目的としている。 The present invention has been made in view of the above problems, and a contact formation method for a thin-film structure that can reduce the amount of thin-film conductor when the contact portion and the thin-film conductor are formed at the same time and has little variation in film thickness. The purpose is to obtain.
本発明は、上部導電層と下部導電層を電気的に接続するコンタクト部を階段状に設ければ、該コンタクト部と同時に形成する薄膜導体の膜厚を減らせることに着目してなされたものである。 The present invention has been made with a focus on reducing the film thickness of the thin film conductor formed simultaneously with the contact portion by providing a stepped contact portion for electrically connecting the upper conductive layer and the lower conductive layer. It is.
すなわち、本発明は、絶縁層を介して上下に積層した下部導電層及び上部導電層と、この上部導電層とは重複しない位置で絶縁層を介して下部導電層上に位置する薄膜導体と、下部導電層と上部導電層を電気的に接続するコンタクト部とを有する薄膜構造体において、コンタクト部を薄膜導体と同時に形成する方法であって、コンタクト部は、薄膜構造体と同一材料により、積層方向に延びて下部導電層に接し上部導電層には接しない直線状の下部コンタクトと、積層方向に延びて上部導電層に接し下部導電層には接しない直線状の上部コンタクトとが隣接して接続され、かつ、下部コンタクトの上面と上部コンタクトの上面との間に段差が生じるように形成することを特徴としている。 That is, the present invention includes a lower conductive layer and an upper conductive layer stacked one above the other through an insulating layer, a thin film conductor positioned on the lower conductive layer via the insulating layer at a position that does not overlap with the upper conductive layer, In a thin film structure having a lower conductive layer and a contact portion for electrically connecting the upper conductive layer, the contact portion is formed simultaneously with the thin film conductor, and the contact portion is laminated with the same material as the thin film structure. A linear lower contact extending in the direction and contacting the lower conductive layer and not contacting the upper conductive layer is adjacent to a linear upper contact extending in the stacking direction and contacting the upper conductive layer and not contacting the lower conductive layer. It is connected and formed so that a level | step difference may arise between the upper surface of a lower contact, and the upper surface of an upper contact.
コンタクト部を形成する方法としては、具体的に例えば、以下の第１及び第２の態様がある。 Specific examples of the method for forming the contact portion include the following first and second modes.
第１の態様によれば、下部導電層を覆う下部絶縁層の一部を除去し、該下部導電層の電気接続部位を露出させるコンタクトホールを形成する工程と、絶縁層上に薄膜導体を形成するときに、コンタクトホール内に露出する下部導電層及び該コンタクトホールに隣接する絶縁層を囲むコンタクト形成エリアに位置させて、コンタクトホール上に延びて下部導電層に接する直線状の下部コンタクトと、該コンタクトホールに隣接する絶縁層上に延びて下部コンタクトに隣接する直線状の上部コンタクトとからなるコンタクト部を同時に形成する工程と、下部絶縁層上に、薄膜導体と前記コンタクト部を覆う上部絶縁膜を形成する工程と、薄膜導体の所望の膜厚寸法が得られる位置まで上部絶縁膜を研磨加工し、この研磨加工が施された平坦面に薄膜導体とコンタクト部の上部コンタクトを露出させる工程と、平坦面に露出させた上部コンタクト上に上部導電層を形成し、この上部導電層と上部コンタクトを電気的に接続する工程とを有することが好ましい。 According to the first aspect, a step of removing a part of the lower insulating layer covering the lower conductive layer and forming a contact hole exposing an electrical connection portion of the lower conductive layer, and forming a thin film conductor on the insulating layer A linear lower contact extending over the contact hole and in contact with the lower conductive layer, positioned in a contact formation area surrounding the lower conductive layer exposed in the contact hole and the insulating layer adjacent to the contact hole; A step of simultaneously forming a contact portion comprising a linear upper contact adjacent to the lower contact and extending on the insulating layer adjacent to the contact hole; and an upper insulating layer covering the thin film conductor and the contact portion on the lower insulating layer The upper insulating film is polished to a position where a desired film thickness dimension of the thin film conductor can be obtained, and the thin film is thinned on the flat surface on which this polishing process has been performed. Preferably, the method includes a step of exposing the conductor and the upper contact of the contact portion, and a step of forming an upper conductive layer on the upper contact exposed on the flat surface and electrically connecting the upper conductive layer and the upper contact. .
さらに、薄膜導体とコンタクト部を同時に形成する工程では、絶縁層及びコンタクトホール内に露出する下部導電層の上に、メッキ下地膜を形成するステップと、このメッキ下地膜上に薄膜導体形成エリアを規定する導体用フォトレジストを形成するときに、コンタクトホール上のメッキ下地膜及び該コンタクトホールに隣接する絶縁層上のメッキ下地膜を囲んでコンタクト形成エリアを規定するコンタクト用フォトレジストを同時に形成するステップと、メッキ法を用いて薄膜導体形成エリアに薄膜導体を形成するときに、コンタクト形成エリアに、コンタクトホール上に延びて下部導電層に接する直線状の下部コンタクトと、該コンタクトホールに隣接する絶縁層上に延びて下部コンタクトに隣接する直線状の上部コンタクトとからなるコンタクト部を同時に形成するステップと、導体用フォトレジストとコンタクト用フォトレジストを除去し、該除去部分に露出したメッキ下地膜を除去するステップと、薄膜導体形成エリア及びコンタクト形成エリア以外に形成されたメッキ膜及びメッキ下地膜を除去するステップとを有することが好ましい。 Further, in the step of simultaneously forming the thin film conductor and the contact portion, a step of forming a plating base film on the insulating layer and the lower conductive layer exposed in the contact hole, and a thin film conductor formation area on the plating base film are formed. When forming the prescribed photoresist for the conductor, the contact photoresist that defines the contact formation area is simultaneously formed by surrounding the plating foundation film on the contact hole and the plating foundation film on the insulating layer adjacent to the contact hole. And when forming a thin film conductor in the thin film conductor forming area using a plating method, a linear lower contact extending over the contact hole and in contact with the lower conductive layer is adjacent to the contact hole in the contact forming area It consists of a linear upper contact that extends over the insulating layer and is adjacent to the lower contact The step of forming the contact portion at the same time, the step of removing the conductor photoresist and the contact photoresist, removing the plating base film exposed at the removed portion, and the thin film conductor forming area and the contact forming area are formed. It is preferable to have a step of removing the plating film and the plating base film.
第２の態様によれば、絶縁層の一部を除去して薄膜導体形成エリアを規定する導体形成用凹部を形成するときに、コンタクト形成エリアを規定するコンタクト形成用凹部を同時に形成する工程と、コンタクト形成用凹部の絶縁層を一部除去して該除去部分に下部導電層を露出させるコンタクトホールを形成し、該コンタクト形成用凹部内に段差を設ける工程と、導体形成用凹部に露出する絶縁層及び段差を設けたコンタクト形成用凹部に露出する絶縁層と下部導電層の上に、メッキ下地膜を形成する工程と、メッキ法を用いて導体形成用凹部に薄膜導体を形成するときに、段差を設けたコンタクト形成凹部に、コンタクトホール上に延びて下部導電層に接する直線状の下部コンタクトと、該コンタクトホールに隣接する絶縁層上に延びて下部コンタクトに隣接する直線状の上部コンタクトからなるコンタクト部を同時に形成する工程と、薄膜導体の所望の膜厚寸法が得られる位置まで薄膜導体及びコンタクト部を研磨加工し、この研磨加工が施された平坦面に薄膜導体とコンタクト部の上部コンタクトを露出させる工程と、平坦面に露出させた上部コンタクト上に上部導電層を形成し、この上部導電層と上部コンタクトを電気的に接続する工程とを有することが好ましい。 According to the second aspect, when forming the conductor forming recess for defining the thin film conductor forming area by removing a part of the insulating layer, simultaneously forming the contact forming recess for defining the contact forming area; Removing a part of the insulating layer of the contact forming recess to form a contact hole exposing the lower conductive layer in the removed portion, and providing a step in the contact forming recess, and exposing to the conductor forming recess A step of forming a plating base film on the insulating layer and the lower conductive layer exposed in the contact forming recess provided with the insulating layer and the step, and when forming a thin film conductor in the conductor forming recess using the plating method A contact formation recess having a step, a linear lower contact extending over the contact hole and in contact with the lower conductive layer, and a lower portion extending over the insulating layer adjacent to the contact hole The step of simultaneously forming a contact portion composed of a linear upper contact adjacent to the contact and the thin film conductor and the contact portion were polished to a position where a desired film thickness dimension of the thin film conductor was obtained. Exposing the thin film conductor and the upper contact of the contact portion on the flat surface; forming an upper conductive layer on the upper contact exposed on the flat surface; and electrically connecting the upper conductive layer and the upper contact. It is preferable to have.
また第２の態様の変形例によれば、下部導電層を覆う絶縁層上にストッパー膜を形成する工程と、このストッパー膜と絶縁層の一部を除去して薄膜導体形成エリアを規定する導体形成用凹部を形成するときに、コンタクト形成エリアを規定するコンタクト形成用凹部を同時に形成する工程と、コンタクト形成用凹部の絶縁層を一部除去して該除去部分に下部導電層を露出させるコンタクトホールを形成し、該コンタクト形成用凹部内に段差を設ける工程と、ストッパー膜、導体形成用凹部に露出する絶縁層及び段差を設けたコンタクト形成用凹部に露出する絶縁層と下部導電層の上に、メッキ下地膜を形成する工程と、メッキ法を用いて導体形成用凹部に薄膜導体を形成するときに、段差を設けたコンタクト形成凹部に、コンタクトホール上に延びて下部導電層に接する直線状の下部コンタクトと、該コンタクトホールに隣接する絶縁層上に延びて下部コンタクトに隣接する直線状の上部コンタクトからなるコンタクト部を同時に形成する工程と、ストッパー膜が露出するまで薄膜導体及びコンタクト部を研磨加工し、この研磨加工が施された平坦面に薄膜導体とコンタクト部の上部コンタクトを露出させる工程と、平坦面に露出させた上部コンタクト上に上部導電層を形成し、この上部導電層と上部コンタクトを電気的に接続する工程とを有することが好ましい。ストッパー膜を用いることで、研磨加工の終了タイミングを高精度に制御することができる。 According to the modification of the second aspect, the step of forming a stopper film on the insulating layer covering the lower conductive layer, and the conductor defining the thin film conductor forming area by removing a part of the stopper film and the insulating layer A step of simultaneously forming a contact formation recess defining a contact formation area when forming the formation recess, and a contact that partially removes the insulating layer of the contact formation recess and exposes the lower conductive layer to the removed portion A step of forming a hole and providing a step in the contact formation recess; and a stopper film, an insulating layer exposed in the conductor formation recess, and an insulating layer exposed in the contact formation recess and the lower conductive layer In addition, when forming the thin film conductor in the conductor forming recess by using the plating method and the step of forming the plating base film, the contact formation recess on the contact hole is provided on the contact hole. A step of simultaneously forming a linear lower contact extending in contact with the lower conductive layer and a contact portion including a linear upper contact extending on the insulating layer adjacent to the contact hole and adjacent to the lower contact; and a stopper film Polishing the thin film conductor and the contact portion until they are exposed, exposing the thin film conductor and the upper contact of the contact portion on the polished flat surface, and the upper conductive layer on the upper contact exposed on the flat surface Preferably, the method includes a step of electrically connecting the upper conductive layer and the upper contact. By using the stopper film, the end timing of the polishing process can be controlled with high accuracy.
以上のコンタクト形成方法は、例えば薄膜磁気ヘッドにおいて、再生素子又は記録素子と基板との間に設けるシャント抵抗の配線接続、複数のコイル層からなる記録コイルの層間接続、給電用リード導体の配線接続などに適用可能である。 For example, in the thin film magnetic head, the above contact formation method includes a wiring connection of a shunt resistor provided between a reproducing element or a recording element and a substrate, an interlayer connection of recording coils composed of a plurality of coil layers, and a wiring connection of a lead conductor for feeding. It is applicable to.
本発明によれば、下部導電層に接して上部導電層に接しない直線状の下部コンタクトと上部導電層に接して下部導電層に接しない直線状の上部コンタクトとが隣接して接続され、かつ、下部コンタクトの上面と上部コンタクトの上面との間に段差が生じるようにコンタクト部を形成するので、このコンタクト部と同時に形成される薄膜導体の成膜量を削減でき、膜厚ばらつきの少ない薄膜構造体のコンタクト形成方法が得られる。 According to the present invention, the linear lower contact that contacts the lower conductive layer and does not contact the upper conductive layer and the linear upper contact that contacts the upper conductive layer and does not contact the lower conductive layer are adjacently connected, and Since the contact portion is formed so that a step is formed between the upper surface of the lower contact and the upper surface of the upper contact, the amount of thin film conductor formed simultaneously with the contact portion can be reduced, and the thin film with little variation in film thickness A structure contact forming method is obtained.
図１は、本発明のコンタクト形成方法を用いて形成した薄膜磁気ヘッドＨの積層構造を示している。図において、Ｘ、Ｙ及びＺ方向はそれぞれ、トラック幅方向、ハイト方向、薄膜磁気ヘッドＨを構成する各層の積層方向を示している。 FIG. 1 shows a laminated structure of a thin film magnetic head H formed by using the contact forming method of the present invention. In the figure, the X, Y, and Z directions respectively indicate the track width direction, the height direction, and the stacking direction of each layer constituting the thin film magnetic head H.
薄膜磁気ヘッドＨは、ヘッド基板１のＡｌ2Ｏ3アンダーコート膜２上に再生素子Ｒと記録素子Ｗを積層してなる、いわゆる複合型の薄膜磁気ヘッドである。再生素子Ｒは、下部シールド層１１と上部シールド層１３の間に形成されていて、下部シールド層１１側から順に反強磁性層、固定磁性層、絶縁障壁層、フリー磁性層及び導電層を有し、トンネル効果を利用して記録媒体から再生信号を読み出すトンネル型磁気抵抗効果素子（ＴＭＲ素子）である。下部シールド層１１、再生素子Ｒ及び上部シールド層１３のハイト方向後方には、それぞれ絶縁層１４、１５、１６が形成されている。 The thin film magnetic head H is a so-called composite type thin film magnetic head in which a reproducing element R and a recording element W are laminated on an Al 2 O 3 undercoat film 2 of a head substrate 1. The reproducing element R is formed between the lower shield layer 11 and the upper shield layer 13, and has an antiferromagnetic layer, a fixed magnetic layer, an insulating barrier layer, a free magnetic layer, and a conductive layer in order from the lower shield layer 11 side. The tunnel magnetoresistive element (TMR element) reads out a reproduction signal from the recording medium using the tunnel effect. Insulating layers 14, 15, and 16 are respectively formed behind the lower shield layer 11, the reproducing element R, and the upper shield layer 13 in the height direction.
記録素子Ｗは、記録媒体Ｍに対して記録磁界Φを垂直に与えることで記録動作する垂直記録方式の記録素子であって、上部シールド層１３上に分離層２０を介して積層形成されている。この記録素子Ｗは、飽和磁束密度の高い強磁性材料からなる主磁極層３４及びリターンヨーク層４０と、記録媒体Ｍとの対向面（媒体対向面）Ｆで主磁極層３４とリターンヨーク層４０の間に介在する磁気ギャップ層３５と、主磁極層３４に記録磁界を与えるコイル層（３１、３７）と、主磁極層３４の直下に形成した補助ヨーク層３３と、磁気ギャップ層３５上に媒体対向面Ｆから所定距離後退させて形成したハイト決め層３９とを有している。主磁極層３４は、媒体対向面Ｆに露出する先端面の図示Ｘ方向の寸法が書込トラック幅に規定されており、リターンヨーク層４０は、媒体対向面Ｆに露出する先端面４０ａで所定間隔（ギャップ間隔）をあけて主磁極層３４と対向し、該先端面４０ａよりもハイト方向奥側に位置する接続部４０ｂで主磁極層３４と接続する。主磁極層３４及び補助ヨーク層３３の周囲には、絶縁層４１、４２が形成されている。上部シールド層１３上にコイル絶縁下地層３０を介して積層した下層コイル３１と磁気ギャップ層３５上にコイル絶縁下地層３６を介して積層した上層コイル３７は、トラック幅方向に延びる複数のコイル線をハイト方向に複数列並べて形成したもので、各コイル線の端部同士が接続され、主磁極層３４及び補助ヨーク層３３を中心として両層の上下に巻回されたソレノイド状コイルをなす。下層コイル３１及び上層コイル３７の各コイル線は絶縁材料からなるコイル絶縁層３２、３８で覆われ、平坦化されたコイル絶縁層３２、３８上に補助ヨーク層３３及びリターンヨーク層４０がそれぞれ形成されている。リターンヨーク層４０の上には、Ａｌ2Ｏ3からなる保護層４３が形成されている。 The recording element W is a perpendicular recording type recording element that performs a recording operation by vertically applying a recording magnetic field Φ to the recording medium M, and is laminated on the upper shield layer 13 via a separation layer 20. . This recording element W includes a main magnetic pole layer 34 and a return yoke layer 40 made of a ferromagnetic material having a high saturation magnetic flux density, and a main magnetic pole layer 34 and a return yoke layer 40 at a surface (medium facing surface) F facing the recording medium M. A magnetic gap layer 35 interposed therebetween, coil layers (31, 37) for applying a recording magnetic field to the main magnetic pole layer 34, an auxiliary yoke layer 33 formed immediately below the main magnetic pole layer 34, and the magnetic gap layer 35. And a height determining layer 39 formed by retreating a predetermined distance from the medium facing surface F. In the main magnetic pole layer 34, the dimension in the X direction shown in the drawing of the front end surface exposed to the medium facing surface F is defined by the write track width, and the return yoke layer 40 is predetermined by the front end surface 40a exposed to the medium facing surface F. The main magnetic pole layer 34 is opposed to the main magnetic pole layer 34 with an interval (gap interval), and is connected to the main magnetic pole layer 34 at a connecting portion 40b located on the far side in the height direction from the tip end surface 40a. Insulating layers 41 and 42 are formed around the main magnetic pole layer 34 and the auxiliary yoke layer 33. A lower coil 31 laminated on the upper shield layer 13 via a coil insulating underlayer 30 and an upper coil 37 laminated on the magnetic gap layer 35 via a coil insulating underlayer 36 are composed of a plurality of coil wires extending in the track width direction. Are arranged in a plurality of rows in the height direction, and the ends of the coil wires are connected to each other to form a solenoid coil wound around the upper and lower layers of the main magnetic pole layer 34 and the auxiliary yoke layer 33. The coil wires of the lower layer coil 31 and the upper layer coil 37 are covered with coil insulating layers 32 and 38 made of an insulating material, and the auxiliary yoke layer 33 and the return yoke layer 40 are formed on the planarized coil insulating layers 32 and 38, respectively. Has been. A protective layer 43 made of Al 2 O 3 is formed on the return yoke layer 40.
分離層２０内にはヒーター２１が備えられており、このヒーター２１の発熱により、素子部（再生素子Ｒ及び記録素子Ｗの主磁極層３４）を熱膨張させて記録媒体Ｍ側へ突出させることができる。 A heater 21 is provided in the separation layer 20, and the element portion (the main magnetic pole layer 34 of the reproducing element R and the recording element W) is thermally expanded by the heat generated by the heater 21 and protrudes toward the recording medium M side. Can do.
この薄膜磁気ヘッドＨは、図２に概念的に示すように、下部シールド層１１、上部シールド層１３及びリターンヨーク層４０の各々に、同一の基準電位を与えるシャント抵抗ｒ１、ｒ２、ｒ３を備えている。シャント抵抗ｒ１〜ｒ３は、一端部が下部シールド層１１、上部シールド層１３及びリターンヨーク層４０に接続し、他端部がグランド電位Ｇとなるヘッド基板１に接続している。媒体対向面Ｆに露出する金属材料面である、下部シールド層１１と上部シールド層１３とリターンヨーク層４０（及び該リターンヨーク層４０に接続された主磁極層３４）が同電位で保たれていれば、耐食性が向上し、また、製造工程中や使用中に静電放電が生じても再生素子Ｒ及び記録素子Ｗの静電破壊を防止できる。 As conceptually shown in FIG. 2, the thin film magnetic head H includes shunt resistors r1, r2, and r3 that apply the same reference potential to the lower shield layer 11, the upper shield layer 13, and the return yoke layer 40, respectively. ing. The shunt resistors r1 to r3 have one end connected to the lower shield layer 11, the upper shield layer 13, and the return yoke layer 40, and the other end connected to the head substrate 1 having the ground potential G. The lower shield layer 11, the upper shield layer 13, and the return yoke layer 40 (and the main magnetic pole layer 34 connected to the return yoke layer 40), which are metal material surfaces exposed on the medium facing surface F, are maintained at the same potential. Accordingly, the corrosion resistance is improved, and even when electrostatic discharge occurs during the manufacturing process or during use, electrostatic breakdown of the reproducing element R and the recording element W can be prevented.
本発明のコンタクト形成方法は、下部シールド層１１、上部シールド層１３及びリターンヨーク層４０とヘッド基板１の間に設けるシャント抵抗ｒ１、ｒ２、ｒ３の配線接続、下層コイル３１と上層コイル３７の各コイル線間接続、記録コイルやヒーター２１、再生素子Ｒへの給電用リード導体の配線接続などに適用可能である。 The contact forming method according to the present invention includes a wiring connection of shunt resistors r1, r2, and r3 provided between the lower shield layer 11, the upper shield layer 13, the return yoke layer 40, and the head substrate 1, and each of the lower layer coil 31 and the upper layer coil 37. The present invention can be applied to connection between coil wires, wiring connection of a lead coil for feeding to a recording coil, a heater 21 and a reproducing element R, and the like.
以下では、本発明のコンタクト形成方法により、下部シールド層１１（薄膜導体）とは異なる平面位置で絶縁層（Ａｌ2Ｏ3アンダーコート膜２、絶縁層１４）を介して上下に積層されたヘッド基板１（下部導電層）とシャント配線６０（上部導電層）を電気的に接続するコンタクト部５０を、下部シールド層１１と同時に形成する場合について、説明する。シャント配線６０は、シャント抵抗ｒ１（ｒ２、ｒ３）に接続する。 In the following, the heads stacked vertically with an insulating layer (Al 2 O 3 undercoat film 2, insulating layer 14) at a plane position different from that of the lower shield layer 11 (thin film conductor) by the contact forming method of the present invention. A case where the contact portion 50 that electrically connects the substrate 1 (lower conductive layer) and the shunt wiring 60 (upper conductive layer) is formed simultaneously with the lower shield layer 11 will be described. The shunt wiring 60 is connected to the shunt resistor r1 (r2, r3).
図３〜図１１は、本発明の第１実施形態によるコンタクト形成方法の各工程を示す断面図である。 3 to 11 are cross-sectional views showing respective steps of the contact forming method according to the first embodiment of the present invention.
この第１実施形態では、先ず、図３に示すように、ヘッド基板１のＡｌ2Ｏ3アンダーコート膜２を一部除去してコンタクトホールαを形成し、このコンタクトホールα内にヘッド基板１の電気接続部位１ａを露出させる。Ａｌ2Ｏ3アンダーコート膜２の除去には、例えばミリングを用いる。 In the first embodiment, first, as shown in FIG. 3, a part of the Al 2 O 3 undercoat film 2 of the head substrate 1 is removed to form a contact hole α, and the head substrate 1 is formed in the contact hole α. The electrical connection portion 1a is exposed. For example, milling is used to remove the Al 2 O 3 undercoat film 2.
次に、図４に示すように、Ａｌ2Ｏ3アンダーコート膜２及びコンタクトホールα内に露出するヘッド基板１の上に、ＮｉＦｅ等の導電材料からなるメッキ下地膜５１を全面的に形成する。 Next, as shown in FIG. 4, a plating base film 51 made of a conductive material such as NiFe is entirely formed on the Al 2 O 3 undercoat film 2 and the head substrate 1 exposed in the contact hole α. .
続いて、同図４に示すように、下部シールド形成エリアＡ１を規定する第１フォトレジストＲ１と、コンタクト形成エリアＡ２を規定する第２フォトレジストＲ２を同時に形成する。このとき、第２フォトレジストＲ２は、コンタクトホールα上に位置するメッキ下地膜５１ｍと該コンタクトホールαに隣接するＡｌ2Ｏ3アンダーコート膜２上に位置するメッキ下地膜５１ｎを囲んで、コンタクトホールαの面積よりも大面積のコンタクト形成エリアＡ２を規定する。下部シールド形成エリアＡ１のメッキ下地膜５１の表面は巨視的な凹凸のない平坦面であるが、コンタクト形成エリアのメッキ下地膜５１の表面には、コンタクトホールαに対応する段差βが生じている。コンタクト形成エリアＡ２は、下部シールド形成エリアＡ１よりハイト方向後方に設ける。 Subsequently, as shown in FIG. 4, a first photoresist R1 that defines the lower shield formation area A1 and a second photoresist R2 that defines the contact formation area A2 are formed simultaneously. At this time, the second photoresist R2 surrounds the contact with the plating base film 51m located on the contact hole α and the plating base film 51n located on the Al 2 O 3 undercoat film 2 adjacent to the contact hole α. A contact formation area A2 having a larger area than the area of the hole α is defined. The surface of the plating base film 51 in the lower shield formation area A1 is a flat surface without macroscopic unevenness, but a step β corresponding to the contact hole α is generated on the surface of the plating base film 51 in the contact formation area. . The contact formation area A2 is provided behind the lower shield formation area A1 in the height direction.
フォトレジストＲ１、Ｒ２を形成したら、メッキ法を用いて、図５に示すようにメッキ下地膜５１上にメッキ膜５２を形成する。メッキ膜５２は、後に実施するミリングや研磨加工でのマージンを考慮し、形成すべき下部シールド層の最終的な膜厚より大きな膜厚で形成する。この工程により、コンタクト形成エリアＡ２には、コンタクトホールαからＡｌ2Ｏ3アンダーコート膜２上に跨って成長したメッキ膜５２によって、階段状のコンタクト部５０が形成される。このコンタクト部５０は、より具体的には、コンタクトホールα内のメッキ下地膜５１ｍから図示Ｚ方向に延び（メッキ成長し）、該コンタクトホールα内でヘッド基板１の電気接続部位１ａに接続した直線状の下部コンタクト５０ａと、コンタクトホールαに隣接するメッキ下地膜５１ｎから図示Ｚ方向に延びた（メッキ成長した）直線状の上部コンタクト５０ｂとが段差βで隣接して、形成されている。下部シールド形成エリアＡ１には、メッキ膜５２によって下部シールド層１１が形成される。 When the photoresists R1 and R2 are formed, a plating film 52 is formed on the plating base film 51 as shown in FIG. The plating film 52 is formed with a film thickness larger than the final film thickness of the lower shield layer to be formed in consideration of a margin in milling and polishing performed later. By this step, a step-like contact portion 50 is formed in the contact formation area A2 by the plating film 52 grown from the contact hole α over the Al 2 O 3 undercoat film 2. More specifically, the contact portion 50 extends (plats and grows) from the plating base film 51m in the contact hole α in the Z direction shown in the figure, and is connected to the electrical connection portion 1a of the head substrate 1 in the contact hole α. A linear lower contact 50a and a linear upper contact 50b extending (plated and grown) in the Z direction from the plating base film 51n adjacent to the contact hole α are formed adjacent to each other with a step β. The lower shield layer 11 is formed by the plating film 52 in the lower shield formation area A1.
続いて、図６に示すように、フォトレジストＲ１、Ｒ２を除去し、この除去部分に露出したメッキ下地膜５１をさらに除去する。メッキ下地膜５１の除去には、ミリングを用いる。図６の矢印方向はミリング方向を示している。 Subsequently, as shown in FIG. 6, the photoresists R1 and R2 are removed, and the plating base film 51 exposed at the removed portions is further removed. Milling is used to remove the plating base film 51. The arrow direction in FIG. 6 indicates the milling direction.
続いて、図７に示すように、下部シールド層１１とコンタクト部５０を完全に覆って保護するフォトレジストＲ３、Ｒ４を形成し、ウエットエッチングを用いて、下部シールド形成エリアＡ１及びコンタクト形成エリアＡ２以外に形成されたメッキ膜５２及びメッキ下地膜５１を除去する。さらに、エッチング処理を施し、Ａｌ2Ｏ3アンダーコート膜２上の残渣を除去する。エッチング処理後はフォトレジストＲ３、Ｒ４を除去し、図８に示すように、下部シールド層１１とコンタクト部５０を露出させる。 Subsequently, as shown in FIG. 7, photoresists R3 and R4 that completely cover and protect the lower shield layer 11 and the contact portion 50 are formed, and the lower shield formation area A1 and the contact formation area A2 are formed by wet etching. The plating film 52 and the plating base film 51 formed other than the above are removed. Further, an etching process is performed to remove residues on the Al 2 O 3 undercoat film 2. After the etching process, the photoresists R3 and R4 are removed, and the lower shield layer 11 and the contact part 50 are exposed as shown in FIG.
続いて、図９に示すように、下部シールド層１１とコンタクト部５０及びその周囲を完全に埋める絶縁層１４を形成し、下部シールド層１１の最終的な膜厚Ｄが得られる位置まで、絶縁層１４に研磨加工（ＣＭＰ加工；Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を施す。この研磨加工が施された平坦面には、図１０に示すように、下部シールド層１１とコンタクト部５０の上部コンタクト５０ｂが露出する。従って、コンタクト部５０では、下部コンタクト５０ａの上面５０ａ１と上部コンタクト５０ｂの上面５０ｂ１の間に段差が生じる。下部コンタクト５０ａと上部コンタクト５０ｂとは隣接して形成され、コンタクト部５０としてヘッド基板１に電気的に導通可能となっている。 Subsequently, as shown in FIG. 9, the lower shield layer 11, the contact portion 50, and the insulating layer 14 that completely fills the periphery thereof are formed, and the insulation is performed until the final thickness D of the lower shield layer 11 is obtained. A polishing process (CMP process; Chemical Mechanical Polishing) is applied to the layer 14. As shown in FIG. 10, the lower shield layer 11 and the upper contact 50 b of the contact portion 50 are exposed on the polished flat surface. Accordingly, in the contact portion 50, a step is generated between the upper surface 50a1 of the lower contact 50a and the upper surface 50b1 of the upper contact 50b. The lower contact 50 a and the upper contact 50 b are formed adjacent to each other, and can be electrically connected to the head substrate 1 as the contact portion 50.
研磨加工後は、図１１に示すように、平坦面１４ａに露出させた上部コンタクト５０ｂ上に、シャント抵抗ｒ１（ｒ２、ｒ３）に接続するシャント配線６０を形成する。これにより、シャント配線６０とヘッド基板１は、コンタクト部５０を介して電気的に接続される。平坦面１４ａに露出させた下部シールド層１１の上には、薄膜磁気ヘッドＨを構成する各層が順に形成される。 After the polishing process, as shown in FIG. 11, a shunt wiring 60 connected to the shunt resistor r1 (r2, r3) is formed on the upper contact 50b exposed on the flat surface 14a. Thereby, the shunt wiring 60 and the head substrate 1 are electrically connected via the contact portion 50. On the lower shield layer 11 exposed on the flat surface 14a, the layers constituting the thin film magnetic head H are sequentially formed.
図１２〜図１８は、本発明の第２実施形態によるコンタクト形成方法の各工程を示す断面図である。 12 to 18 are cross-sectional views showing respective steps of the contact forming method according to the second embodiment of the present invention.
この第２実施形態では、先ず、図１２に示すように、ヘッド基板１のＡｌ2Ｏ3アンダーコート膜２を、形成すべき下部シールド層の最終的な膜厚Ｄよりも大きな膜厚で全面的に成膜する。次に、同図１２に示すように、Ａｌ2Ｏ3アンダーコート膜２上に、ストッパー膜であるＳｉＯ2膜１００を全面的に形成する。このＳｉＯ2膜は、下部シールド層及びコンタクト部を形成する導電材料とのＣＭＰ加工レート差を利用して、後に実施するＣＭＰ加工の研磨加工ストッパーとして用いられる。ＳｉＯ2膜１００の膜厚は、１００〜４００ｎｍ程度でよい。ストッパー膜としては、ＳｉＯ2膜以外にも、Ａｌ2Ｏ3とＳｉＯ2の混合材料からなる絶縁膜やＴｉ、Ｔａ、Ｃｒ等の金属膜を用いることができる。 In the second embodiment, first, as shown in FIG. 12, the Al 2 O 3 undercoat film 2 of the head substrate 1 is entirely formed with a film thickness larger than the final film thickness D of the lower shield layer to be formed. A film is formed. Next, as shown in FIG. 12, a SiO 2 film 100 as a stopper film is formed on the entire surface of the Al 2 O 3 undercoat film 2. This SiO 2 film is used as a polishing stopper for CMP processing to be performed later by utilizing the CMP processing rate difference between the lower shield layer and the conductive material forming the contact portion. The film thickness of the SiO 2 film 100 may be about 100 to 400 nm. In addition to the SiO 2 film, an insulating film made of a mixed material of Al 2 O 3 and SiO 2 or a metal film such as Ti, Ta, or Cr can be used as the stopper film.
続いて、同図１２に示すように、ＳｉＯ2膜１００上に、下部シールド形成エリアＡ１とコンタクト形成エリアＡ２以外ではＳｉＯ2膜１００を覆い、下部シールド形成エリアＡ１とコンタクト形成エリアＡ２でＳｉＯ2膜１００を露出させるフォトレジストＲ５を形成する。 Subsequently, as shown in FIG. 12, on the SiO 2 film 100 to cover the SiO 2 film 100 except in the lower shield forming area A1 and the contact forming area A2, SiO 2 in the lower shield forming area A1 and the contact forming area A2 A photoresist R5 that exposes the film 100 is formed.
フォトレジストＲ５を形成したら、図１３に示すように、エッチング処理によりフォトレジストＲ５で覆われていないＳｉＯ2膜１００とＡｌ2Ｏ3アンダーコート膜２の一部を除去し、下部シールド形成エリアＡ１を規定する下部シールド形成用凹部１０１と、コンタクト形成エリアＡ２を規定するコンタクト形成用凹部１０２を形成する。下部シールド形成用凹部２Ａ及びコンタクト形成用凹部２Ｂの深さは、形成すべき下部シールド層の最終的な膜厚Ｄに対応させる。エッチング処理後は、フォトレジストＲ５を除去する。 When the photoresist R5 is formed, as shown in FIG. 13, the SiO 2 film 100 and a part of the Al 2 O 3 undercoat film 2 that are not covered with the photoresist R5 are removed by etching, and the lower shield formation area A1 And a contact forming recess 102 that defines a contact formation area A2. The depths of the lower shield forming recess 2A and the contact forming recess 2B correspond to the final film thickness D of the lower shield layer to be formed. After the etching process, the photoresist R5 is removed.
続いて、図１４に示すように、コンタクト形成凹部１０２の一部のみを露出させ、ＳｉＯ2膜１００と下部シールド形成用凹部１０１とコンタクト形成用凹部１０２の残部を覆うフォトレジストＲ６を形成する。フォトレジストＲ６から露出させるコンタクト形成用凹部１０２の面積及び形状は、次工程で形成するコンタクトホールの面積及び形状に対応させる。 Subsequently, as shown in FIG. 14, only a part of the contact formation recess 102 is exposed, and a photoresist R 6 is formed to cover the SiO 2 film 100, the lower shield formation recess 101, and the remainder of the contact formation recess 102. The area and shape of the contact forming recess 102 exposed from the photoresist R6 correspond to the area and shape of the contact hole formed in the next step.
フォトレジストＲ６を形成したら、図１５に示すように、エッチング処理によりフォトレジストＲ６で覆われていないコンタクト形成用凹部１０２のＡｌ2Ｏ3アンダーコート膜２を除去し、該除去部分にヘッド基板１の電気接続部位１ａを露出させるコンタクトホールαを形成する。このコンタクトホールαが形成されたコンタクト形成用凹部１０２は、コンタクトホールαに対応する段差βを有する。エッチング処理後は、フォトレジストＲ６を除去する。 When the photoresist R6 is formed, as shown in FIG. 15, the Al 2 O 3 undercoat film 2 in the contact forming recess 102 not covered with the photoresist R6 is removed by etching, and the head substrate 1 is formed on the removed portion. The contact hole α that exposes the electrical connection portion 1a is formed. The contact forming recess 102 in which the contact hole α is formed has a step β corresponding to the contact hole α. After the etching process, the photoresist R6 is removed.
続いて、図１６に示すように、ＳｉＯ2膜１００、下部シールド形成用凹部１０１に露出するＡｌ2Ｏ3アンダーコート膜２及び段差βを設けたコンタクト形成用凹部１０２に露出するＡｌ2Ｏ3アンダーコート膜２とヘッド基板１の上に、メッキ下地膜５１を全面的に形成し、メッキ法を用いてメッキ下地膜５１上にメッキ膜５２を形成する。このメッキ膜５２により、下部シールド形成用凹部１０１内には下部シールド層１１が形成され、コンタクト形成用凹部１０２には該コンタクト形成用凹部１０２の段差βに対応する階段状のコンタクト部５０が形成される。コンタクト部５０は、具体的には、コンタクトホールα内のメッキ下地膜５１ｍから図示Ｚ方向に延び（メッキ成長し）、該コンタクトホールα内でヘッド基板１の電気接続部位１ａに接続した直線状の下部コンタクト５０ａと、コンタクトホールαに隣接するメッキ下地膜５１ｎから図示Ｚ方向に延びた（メッキ成長した）直線状の上部コンタクト５０ｂとが段差βで隣接して、形成されている。 Subsequently, as shown in FIG. 16, SiO 2 film 100, Al 2 O 3 which is exposed to the Al 2 O 3 undercoat layer 2 and the contact forming recess 102 having a stepped β exposed to the lower shield forming recess 101 A plating base film 51 is formed on the entire surface of the undercoat film 2 and the head substrate 1, and a plating film 52 is formed on the plating base film 51 using a plating method. The plated film 52 forms the lower shield layer 11 in the lower shield forming recess 101, and the contact forming recess 102 has a stepped contact portion 50 corresponding to the step β of the contact forming recess 102. Is done. Specifically, the contact portion 50 extends in the Z direction in the figure (plating growth) from the plating base film 51m in the contact hole α, and is connected to the electrical connection portion 1a of the head substrate 1 in the contact hole α. The lower contact 50a and a linear upper contact 50b extending (plated and grown) in the Z direction in the figure from the plating base film 51n adjacent to the contact hole α are formed adjacent to each other with a step β.
続いて、図１７に示すように、ＳｉＯ2膜１００が露出するまでメッキ膜５２を研磨加工（ＣＭＰ加工）し、この研磨加工が施された平坦面に下部シールド層１１とコンタクト部５０の上部コンタクト５０ｂを露出させる。ＳｉＯ2膜１００は、下部シールド層１１及びコンタクト部５０を形成する例えばパーマロイのような導電材料とは研磨加工レートが異なり、研磨加工終了タイミングを知らせる研磨加工ストッパーとして機能する。上述したように下部シールド形成用凹部１０１の深さは、下部シールド層１１の最終的な膜厚Ｄで形成されているので、研磨加工後の下部シールド層１１の膜厚は上記膜厚Ｄとなる。このとき、コンタクト部５０では、下部コンタクト５０ａの上面５０ａ１と上部コンタクト５０ｂの上面５０ｂ１との間に段差が生じる。下部コンタクト５０ａと上部コンタクト５０ｂは隣接して形成され、コンタクト部５０としてヘッド基板１に電気的に導通可能になっている。 Subsequently, as shown in FIG. 17, the plating film 52 is polished (CMP process) until the SiO 2 film 100 is exposed, and the upper surface of the lower shield layer 11 and the contact portion 50 is formed on the polished flat surface. The contact 50b is exposed. The SiO 2 film 100 has a polishing processing rate different from that of a conductive material such as permalloy for forming the lower shield layer 11 and the contact portion 50, and functions as a polishing processing stopper for informing the polishing processing end timing. As described above, since the depth of the lower shield forming recess 101 is formed by the final film thickness D of the lower shield layer 11, the film thickness of the lower shield layer 11 after polishing is equal to the film thickness D. Become. At this time, in the contact portion 50, a step is generated between the upper surface 50a1 of the lower contact 50a and the upper surface 50b1 of the upper contact 50b. The lower contact 50 a and the upper contact 50 b are formed adjacent to each other, and can be electrically connected to the head substrate 1 as the contact portion 50.
研磨加工後は、図１８に示すように、平坦面に露出させた上部コンタクト５０ｂ上に、シャント抵抗ｒ１（ｒ２、ｒ３）に接続するシャント配線６０を形成する。これにより、シャント配線６０とヘッド基板１は、コンタクト部５０を介して電気的に接続される。平坦面１４ａに露出させた下部シールド層１１の上には、薄膜磁気ヘッドＨを構成する各層が順に形成される。 After the polishing process, as shown in FIG. 18, the shunt wiring 60 connected to the shunt resistor r1 (r2, r3) is formed on the upper contact 50b exposed on the flat surface. Thereby, the shunt wiring 60 and the head substrate 1 are electrically connected via the contact portion 50. On the lower shield layer 11 exposed on the flat surface 14a, the layers constituting the thin film magnetic head H are sequentially formed.
上記いずれの実施形態においても、ヘッド基板１とシャント配線６０を電気的に接続するコンタクト部５０が階段状に形成されるので、コンタクト部５０とヘッド基板１を導通させるコンタクトホールαの深さを考慮して下部シールド層１１を余分に成膜する必要がなくなり、コンタクト部を一直線状に設ける場合に比べて、下部シールド層１１の成膜段階での膜厚を削減することができる。これにより、製造工程及び時間の無駄がなくなり、フォトレジストの薄膜化、メッキ成膜時間の短縮、不要なメッキ下地膜やメッキ膜を除去するための処理時間の短縮、ＣＭＰ用絶縁層の薄膜化及びＣＭＰ加工時間の短縮が図れる。また、ＣＭＰ加工量が減るので、該ＣＭＰ加工による下部シールド層１１の膜厚ばらつきも抑えられる。 In any of the above embodiments, since the contact portion 50 that electrically connects the head substrate 1 and the shunt wiring 60 is formed in a stepped shape, the depth of the contact hole α that connects the contact portion 50 and the head substrate 1 is increased. In consideration of this, it is not necessary to form an extra film of the lower shield layer 11, and the film thickness in the film formation stage of the lower shield layer 11 can be reduced as compared with the case where the contact portions are provided in a straight line. This eliminates the waste of the manufacturing process and time, reduces the thickness of the photoresist, shortens the plating film formation time, shortens the processing time for removing unnecessary plating base film and plating film, and thins the insulating layer for CMP. In addition, the CMP processing time can be shortened. Further, since the amount of CMP processing is reduced, variations in the thickness of the lower shield layer 11 due to the CMP processing can be suppressed.
上記実施形態では、メッキ法を用いて下部シールド層１１とコンタクト部５０を形成しているが、本発明はスパッタ成膜法や蒸着法を用いて形成する場合においても、コンタクト部５０を階段状に形成することで、コンタクト部を一直線状に形成した場合に比べて、同時に形成する下部シールド層１１の成膜段階での膜厚を削減することができる。 In the above embodiment, the lower shield layer 11 and the contact portion 50 are formed by using a plating method. However, in the present invention, the contact portion 50 has a stepped shape even when formed by using a sputtering film forming method or a vapor deposition method. As a result, the thickness of the lower shield layer 11 formed simultaneously can be reduced as compared with the case where the contact portions are formed in a straight line.
以上では、薄膜構造体の一例として薄膜磁気ヘッドを挙げて説明したが、本発明は、薄膜磁気ヘッドに限定されず、下部導電層と上部導電層を電気的に接続するコンタクト部と、上部導電層とは重複しない位置で絶縁層を介して下部導電層上に設ける薄膜導体とが同時に形成される薄膜構造体に適用可能である。 In the above, a thin film magnetic head has been described as an example of a thin film structure. However, the present invention is not limited to a thin film magnetic head, and a contact portion that electrically connects a lower conductive layer and an upper conductive layer; The present invention is applicable to a thin film structure in which a thin film conductor provided on the lower conductive layer is formed at the same time through an insulating layer at a position that does not overlap with the layer.
１ ヘッド基板（下部導電層）
１ａ 電気接続部位
２ Ａｌ2Ｏ3アンダーコート膜（下部絶縁層、絶縁層）
１１ 下部シールド層（薄膜導体）
１４ 絶縁層（上部絶縁層）
５０ コンタクト部
５０ａ 下部コンタクト
５０ｂ 上部コンタクト
５１ メッキ下地膜
５２ メッキ膜
６０ シャント配線
１００ ＳｉＯ2膜
１０１ 下部シールド形成凹部
１０２ コンタクト形成凹部
Ａ１ 下部シールド形成エリア
Ａ２ コンタクト形成エリア
ｒ１〜ｒ３ シャント抵抗
Ｒ１〜Ｒ６ フォトレジスト
α コンタクトホール
β 段差
1 Head substrate (lower conductive layer)
1a Electrical connection part 2 Al 2 O 3 undercoat film (lower insulating layer, insulating layer)
11 Lower shield layer (thin film conductor)
14 Insulating layer (upper insulating layer)
50 contact portion 50a lower contact 50b upper contact 51 plating base film 52 plating film 60 shunt wiring 100 SiO 2 film 101 lower shield formation recess 102 contact formation recess A1 lower shield formation area A2 contact formation areas r1 to r3 shunt resistors R1 to R6 photo Resist α Contact hole β Step difference
Claims (5)
前記コンタクト部は、
前記薄膜導体と同一のメッキ膜となるべき材料により、前記積層方向に延びてその下面が前記下部導電層に接し、その上面が前記上部導電層には接しない直線状の下部コンタクトと、前記積層方向に延びてその上面が前記上部導電層に接し、その下面が前記下部導電層には接しない直線状の上部コンタクトとが隣接して接続され、かつ、前記下部コンタクトの上面と前記上部コンタクトの上面との間に段差が生じるように一体的に同時に形成されるとともに、前記上部コンタクトの上面が平坦面となり、前記絶縁層上に薄膜導体を形成するときに、前記上部コンタクトの前記絶縁層に接する下面を起点とした上面の高さが前記薄膜導体の前記絶縁層に接する下面を起点とした上面の高さと同一となるように形成されることを特徴とする薄膜構造体のコンタクト形成方法。 A lower conductive layer and an upper conductive layer stacked one above the other through an insulating layer; a thin film conductor positioned on the lower conductive layer via an insulating layer at a position not overlapping with the upper conductive layer; and the lower conductive layer; In a thin film structure having a contact portion for electrically connecting the upper conductive layer, the contact portion and the thin film conductor are simultaneously formed,
The contact portion is
A linear lower contact extending in the laminating direction and having a lower surface in contact with the lower conductive layer and an upper surface not in contact with the upper conductive layer, by the material to be the same plating film as the thin film conductor, and the laminated layer The upper surface of the lower contact is in contact with the upper conductive layer, and the lower surface of the upper conductive layer is adjacent to the linear upper contact that does not contact the lower conductive layer. The upper contact is formed at the same time so as to form a step between the upper surface and the upper surface of the upper contact becomes a flat surface, and when the thin film conductor is formed on the insulating layer, the upper contact is formed on the insulating layer. The thin film structure is characterized in that the height of the upper surface starting from the lower surface in contact is the same as the height of the upper surface starting from the lower surface contacting the insulating layer of the thin film conductor. Contact method of forming the body.
前記下部導電層を覆う下部絶縁層の一部を除去し、該下部導電層の電気接続部位を露出させるコンタクトホールを形成する工程と、
前記絶縁層上に薄膜導体を形成するときに、前記コンタクトホール内に露出する下部導電層及び該コンタクトホールに隣接する絶縁層を囲むコンタクト形成エリアに位置させて、前記コンタクトホール上に延びて前記下部導電層に接する直線状の下部コンタクトと、該コンタクトホールに隣接する絶縁層上に延びて前記下部コンタクトに隣接する直線状の上部コンタクトとからなるコンタクト部を同時に形成する工程と、
前記下部絶縁層上に、前記薄膜導体と前記コンタクト部を覆う上部絶縁膜を形成する工程と、
前記薄膜導体の所望の膜厚寸法が得られる位置まで前記上部絶縁膜を研磨加工し、この研磨加工が施された平坦面に前記薄膜導体と前記コンタクト部の上部コンタクトを露出させる工程と、
前記平坦面に露出させた上部コンタクト上に上部導電層を形成し、この上部導電層と前記上部コンタクトを電気的に接続する工程と、を有する薄膜構造体のコンタクト形成方法。 In the thin film structure contact formation method according to claim 1,
Removing a part of the lower insulating layer covering the lower conductive layer, and forming a contact hole exposing an electrical connection portion of the lower conductive layer;
When forming a thin film conductor on the insulating layer, the conductive layer is positioned in a contact formation area surrounding the lower conductive layer exposed in the contact hole and the insulating layer adjacent to the contact hole, and extends over the contact hole. Forming simultaneously a contact portion comprising a linear lower contact in contact with the lower conductive layer and a linear upper contact extending on the insulating layer adjacent to the contact hole and adjacent to the lower contact;
Forming an upper insulating film covering the thin film conductor and the contact portion on the lower insulating layer;
Polishing the upper insulating film to a position where a desired film thickness dimension of the thin film conductor is obtained, and exposing the thin film conductor and the upper contact of the contact portion on a flat surface subjected to the polishing process;
A method for forming a contact of a thin film structure, comprising: forming an upper conductive layer on the upper contact exposed on the flat surface, and electrically connecting the upper conductive layer and the upper contact.
前記絶縁層及び前記コンタクトホール内に露出する下部導電層の上に、メッキ下地膜を形成するステップと、
このメッキ下地膜上に薄膜導体形成エリアを規定する導体用フォトレジストを形成するときに、前記コンタクトホール上のメッキ下地膜及び該コンタクトホールに隣接する絶縁層上のメッキ下地膜を囲んでコンタクト形成エリアを規定するコンタクト用フォトレジストを同時に形成するステップと、
メッキ法を用いて前記薄膜導体形成エリアに薄膜導体を形成するときに、前記コンタクト形成エリアに、前記コンタクトホール上に延びて前記下部導電層に接する直線状の下部コンタクトと、該コンタクトホールに隣接する絶縁層上に延びて前記下部コンタクトに隣接する直線状の上部コンタクトとからなるコンタクト部を同時に形成するステップと、
前記導体用フォトレジストと前記コンタクト用フォトレジストを除去し、該除去部分に露出したメッキ下地膜を除去するステップと、
前記薄膜導体形成エリア及び前記コンタクト形成エリア以外に形成されたメッキ膜及びメッキ下地膜を除去するステップと、を有する薄膜構造体のコンタクト形成方法。 3. The method for forming a contact of a thin film structure according to claim 2, wherein the step of simultaneously forming the thin film conductor and the contact portion includes:
Forming a plating base film on the insulating layer and the lower conductive layer exposed in the contact hole;
When forming a conductor photoresist that defines a thin film conductor forming area on the plating base film, a contact is formed by surrounding the plating base film on the contact hole and the plating base film on the insulating layer adjacent to the contact hole. Simultaneously forming a contact photoresist defining the area;
When forming a thin film conductor in the thin film conductor forming area using a plating method, a linear lower contact that extends over the contact hole and contacts the lower conductive layer is adjacent to the contact hole. Simultaneously forming a contact portion comprising a linear upper contact extending on the insulating layer and adjacent to the lower contact;
Removing the conductive photoresist and the contact photoresist, and removing the plating base film exposed in the removed portion;
Removing a plating film and a plating base film formed outside the thin film conductor forming area and the contact forming area.
前記絶縁層の一部を除去して薄膜導体形成エリアを規定する導体形成用凹部を形成するときに、コンタクト形成エリアを規定するコンタクト形成用凹部を同時に形成する工程と、
前記コンタクト形成用凹部の前記絶縁層を一部除去して該除去部分に前記下部導電層を露出させるコンタクトホールを形成し、該コンタクト形成用凹部内に段差を設ける工程と、
前記導体形成用凹部に露出する前記絶縁層及び前記段差を設けたコンタクト形成用凹部に露出する前記絶縁層と前記下部導電層の上に、メッキ下地膜を形成する工程と、
メッキ法を用いて前記導体形成用凹部に薄膜導体を形成するときに、前記段差を設けたコンタクト形成用凹部に、前記コンタクトホール上に延びて前記下部導電層に接する直線状の下部コンタクトと、該コンタクトホールに隣接する絶縁層上に延びて前記下部コンタクトに隣接する直線状の上部コンタクトからなるコンタクト部を同時に形成する工程と、
前記薄膜導体の所望の膜厚寸法が得られる位置まで前記薄膜導体及び前記コンタクト部を研磨加工し、この研磨加工が施された平坦面に前記薄膜導体と前記コンタクト部の上部コンタクトを露出させる工程と、
前記平坦面に露出させた前記上部コンタクト上に上部導電層を形成し、この上部導電層と前記上部コンタクトを電気的に接続する工程と、を有する薄膜構造体のコンタクト形成方法。 In the thin film structure contact formation method according to claim 1,
Forming a contact forming recess for defining a contact formation area simultaneously when forming a conductor formation recess for defining a thin film conductor formation area by removing a part of the insulating layer; and
Removing a part of the insulating layer in the contact forming recess, forming a contact hole exposing the lower conductive layer in the removed portion, and providing a step in the contact forming recess;
Forming a plating base film on the insulating layer exposed in the conductor forming recess and the insulating layer exposed in the contact forming recess provided with the step and the lower conductive layer;
When forming a thin film conductor to the conductor forming recess by plating, the contact forming recess formed over the step, and the lower contact straight in contact with the lower conductive layer extending over said contact hole, Simultaneously forming a contact portion comprising a linear upper contact extending on the insulating layer adjacent to the contact hole and adjacent to the lower contact;
Polishing the thin film conductor and the contact portion to a position where a desired film thickness dimension of the thin film conductor is obtained, and exposing the thin film conductor and the upper contact of the contact portion on the polished flat surface When,
A method of forming a contact of a thin film structure, comprising: forming an upper conductive layer on the upper contact exposed on the flat surface, and electrically connecting the upper conductive layer and the upper contact.
前記下部導電層を覆う絶縁層上にストッパー膜を形成する工程と、
このストッパー膜と前記絶縁層の一部を除去して薄膜導体形成エリアを規定する導体形成用凹部を形成するときに、コンタクト形成エリアを規定するコンタクト形成用凹部を同時に形成する工程と、
前記コンタクト形成用凹部の前記絶縁層を一部除去して該除去部分に前記下部導電層を露出させるコンタクトホールを形成し、該コンタクト形成用凹部内に段差を設ける工程と、
前記ストッパー膜、前記導体形成用凹部に露出する前記絶縁層及び前記段差を設けたコンタクト形成用凹部に露出する前記絶縁層と前記下部導電層の上に、メッキ下地膜を形成する工程と、
メッキ法を用いて前記導体形成用凹部に薄膜導体を形成するときに、前記段差を設けたコンタクト形成用凹部に、前記コンタクトホール上に延びて前記下部導電層に接する直線状の下部コンタクトと、該コンタクトホールに隣接する絶縁層上に延びて前記下部コンタクトに隣接する直線状の上部コンタクトからなるコンタクト部を同時に形成する工程と、
前記ストッパー膜が露出するまで前記薄膜導体及び前記コンタクト部を研磨加工し、この研磨加工が施された平坦面に前記薄膜導体と前記コンタクト部の上部コンタクトを露出させる工程と、
前記平坦面に露出させた前記上部コンタクト上に上部導電層を形成し、この上部導電層と前記上部コンタクトを電気的に接続する工程と、を有する薄膜構造体のコンタクト形成方法。 In the thin film structure contact formation method according to claim 1,
Forming a stopper film on the insulating layer covering the lower conductive layer;
Forming a recess for forming a contact for defining a contact formation area simultaneously when forming a recess for forming a conductor for defining a thin film conductor formation area by removing a part of the stopper film and the insulating layer;
Removing a part of the insulating layer in the contact forming recess, forming a contact hole exposing the lower conductive layer in the removed portion, and providing a step in the contact forming recess;
Forming a plating base film on the stopper film, the insulating layer exposed in the conductor forming recess, and the insulating layer exposed in the contact forming recess provided with the step and the lower conductive layer;
When forming a thin film conductor to the conductor forming recess by plating, the contact forming recess formed over the step, and the lower contact straight in contact with the lower conductive layer extending over said contact hole, Simultaneously forming a contact portion comprising a linear upper contact extending on the insulating layer adjacent to the contact hole and adjacent to the lower contact;
Polishing the thin-film conductor and the contact part until the stopper film is exposed, exposing the thin-film conductor and the upper contact of the contact part on the flat surface subjected to the polishing process;
A method of forming a contact of a thin film structure, comprising: forming an upper conductive layer on the upper contact exposed on the flat surface, and electrically connecting the upper conductive layer and the upper contact.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007059995A JP5289717B2 (en) | 2007-03-09 | 2007-03-09 | Contact formation method for thin film structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007059995A JP5289717B2 (en) | 2007-03-09 | 2007-03-09 | Contact formation method for thin film structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008226306A JP2008226306A (en) | 2008-09-25 |
| JP5289717B2 true JP5289717B2 (en) | 2013-09-11 |
Family
ID=39844748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007059995A Expired - Fee Related JP5289717B2 (en) | 2007-03-09 | 2007-03-09 | Contact formation method for thin film structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5289717B2 (en) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6466814A (en) * | 1987-09-07 | 1989-03-13 | Mitsubishi Electric Corp | Manufacture of thin film magnetic head |
| EP0635821A1 (en) * | 1993-07-22 | 1995-01-25 | International Business Machines Corporation | A process for the fabrication of thin film magnetic heads |
| JP2000048326A (en) * | 1998-07-31 | 2000-02-18 | Hitachi Ltd | Magneto-resistance effect type head element assembly and its production |
| JP2003317214A (en) * | 2002-04-19 | 2003-11-07 | Alps Electric Co Ltd | Thin-film magnetic head and method for forming lower shielding layer of thin-film magnetic head |
| JP2004206790A (en) * | 2002-12-25 | 2004-07-22 | Tdk Corp | Thin film magnetic head |
| JP2006209879A (en) * | 2005-01-28 | 2006-08-10 | Tdk Corp | Thin film magnetic head, its manufacturing method, head gimbal assembly, and hard disk drive |
| US7392579B2 (en) * | 2005-03-07 | 2008-07-01 | Headway Technologies, Inc. | Method for protecting a slider mounted CPP GMR or TMR read head sensor from noise and ESD damage |
| US7468863B2 (en) * | 2005-07-05 | 2008-12-23 | Headway Technologies, Inc. | Thin-film magnetic head structure adapted to manufacture a thin-film head having a base magnetic pole part, a yoke magnetic pole part, and an intervening insulative film |
-
2007
- 2007-03-09 JP JP2007059995A patent/JP5289717B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008226306A (en) | 2008-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4633155B2 (en) | Manufacturing method of thin film magnetic head | |
| US7290324B2 (en) | Method for fabricating a magnetic head including a media heating element | |
| US6381095B1 (en) | High performance thin film magnetic write element having high Bsat poles and method for making same | |
| US6683749B2 (en) | Magnetic transducer having inverted write element with zero delta in pole tip width | |
| US6804879B2 (en) | Method of fabricating a magnetic transducer with a write head having a multi-layer coil | |
| US7549216B2 (en) | Method of manufacturing a thin film magnetic head | |
| JP4297410B2 (en) | Method for manufacturing a thin film magnetic head | |
| JP2005149604A (en) | Magnetic head and its manufacturing method | |
| JP2002343639A (en) | Thin-film coil, magnet head, method of manufacturing the coil, and method of manufacturing the head | |
| JP3747135B2 (en) | Thin film magnetic head and manufacturing method thereof | |
| JP4190507B2 (en) | Manufacturing method of magnetic head | |
| US6515825B1 (en) | Thin film magnetic head having a bottom pole layer, a gap layer, and a top pole layer which are formed by plating | |
| JP2009238261A (en) | Reproduction magnetic head and manufacturing method thereof | |
| US20020060879A1 (en) | Thin film magnetic head having a plurality of coil layers | |
| JPH073685B2 (en) | Thin film magnetic head | |
| JP2005025909A (en) | Thin film structure and its manufacturing method | |
| JP2000113425A (en) | Thin film magnetic head and manufacture thereof | |
| JP5289717B2 (en) | Contact formation method for thin film structure | |
| JP2000173016A (en) | Thin film magnetic head and manufacture of the same and method for forming thin film coil | |
| US20070278217A1 (en) | Magnetic head and method of manufacturing the same | |
| US6900963B1 (en) | Thin film magnetic head with track width restricting groove formed to fully reach lower core layer, and manufacturing method for the same | |
| US20030189799A1 (en) | Magnetoresistive head and a method for manufacturing of the same | |
| US20070211383A1 (en) | Perpendicular magnetic recording head and method of manufacturing the same | |
| US7129177B2 (en) | Write head fabrication by inverting order of process steps | |
| JP2003257006A (en) | Thin-film magnetic head and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091030 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120824 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120903 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20121102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130605 |
|
| LAPS | Cancellation because of no payment of annual fees |