JP5287088B2 - Power control circuit - Google Patents

Power control circuit Download PDF

Info

Publication number
JP5287088B2
JP5287088B2 JP2008246668A JP2008246668A JP5287088B2 JP 5287088 B2 JP5287088 B2 JP 5287088B2 JP 2008246668 A JP2008246668 A JP 2008246668A JP 2008246668 A JP2008246668 A JP 2008246668A JP 5287088 B2 JP5287088 B2 JP 5287088B2
Authority
JP
Japan
Prior art keywords
circuit
power supply
constant current
switch
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008246668A
Other languages
Japanese (ja)
Other versions
JP2010081723A (en
Inventor
岳人 原田
真和 竹市
宗昭 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008246668A priority Critical patent/JP5287088B2/en
Publication of JP2010081723A publication Critical patent/JP2010081723A/en
Application granted granted Critical
Publication of JP5287088B2 publication Critical patent/JP5287088B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)

Description

本発明は、電源制御回路に関し、特に、アナログローパスフィルタを備えた電源制御回路に関する。   The present invention relates to a power supply control circuit, and more particularly to a power supply control circuit including an analog low-pass filter.

従来、電源電圧をレギュレータ回路によってその電源電圧よりも低い一定電圧に変換する電源制御回路が知られている。たとえば、特許文献1では、電子制御装置からの電源電圧をレギュレータ回路によってその電圧よりも低い一定電圧(たとえば5V)に変換して超音波センサの送波回路に供給している。
特開2005−24255号公報
Conventionally, a power supply control circuit that converts a power supply voltage to a constant voltage lower than the power supply voltage by a regulator circuit is known. For example, in Patent Document 1, a power supply voltage from an electronic control device is converted into a constant voltage (for example, 5 V) lower than the voltage by a regulator circuit and supplied to a transmission circuit of an ultrasonic sensor.
JP 2005-24255 A

ところで、超音波センサの送波音圧を上げようとする場合、超音波センサの送波回路に供給する電圧を従来よりも高くすることが考えられ、そのためには、レギュレータ回路をなくして直接に電源電圧を送波回路に供給すればよい。しかし、レギュレータ回路をなくす場合には、送波回路へ供給する電源の安定化およびノイズ対策が必要となる。そこで、この対策として、アナログローパスフィルタを設けることが考えられる。   By the way, when trying to increase the sound transmission sound pressure of the ultrasonic sensor, it is conceivable that the voltage supplied to the ultrasonic sensor transmission circuit is higher than the conventional one. A voltage may be supplied to the transmission circuit. However, when the regulator circuit is eliminated, it is necessary to stabilize the power supplied to the transmission circuit and to take measures against noise. Therefore, it is conceivable to provide an analog low-pass filter as a countermeasure.

しかし、アナログローパスフィルタを設ける場合、電源投入時のラッシュ電流からアナログローパスフィルタのコイルを保護する必要が生じる。ここで、ラッシュ電流に耐えうる定格値を持ったコイルを使用することも考えられるが、そうすると、定常時に流れる電流に対しては不要に高価且つ大型なコイルを使用することになる。   However, when an analog low-pass filter is provided, it is necessary to protect the analog low-pass filter coil from a rush current when the power is turned on. Here, it is conceivable to use a coil having a rated value capable of withstanding a rush current. However, in that case, an expensive and large coil is unnecessarily used for a current flowing in a steady state.

本発明は、この事情に基づいて成されたものであり、その目的とするところは、後段の機器へ電源電圧をそのまま供給することができ、且つ、小型化低コスト化が可能な電源制御回路を提供することにある。   The present invention has been made based on this situation, and the object of the present invention is to provide a power supply control circuit capable of supplying a power supply voltage to a subsequent device as it is and reducing the size and cost. Is to provide.

その目的を達成するための請求項1記載の発明は、電源電圧を、アナログローパスフィルタを通過させて出力する電源制御回路であって、一定電流を出力する定電流制御状態と、前記電源電圧に応じた電流を出力する直結状態とを切り替え可能な定電流制御手段が前記アナログローパスフィルタの前段に設けられており、その定電流制御手段を、電源投入時に一定時間、前記定電流制御状態とした後、前記直結状態とするようになっており、前記アナログローパスフィルタへの電源供給をオンオフ切り替えするスイッチ回路と、そのスイッチ回路のオンオフを制御するスイッチ制御手段とをさらに備え、前記定電流制御手段は、前記スイッチ回路の出力電流を制御するものであり、前記スイッチ回路の出力電圧と、前記アナログローパスフィルタのコンデンサ容量と、前記定電流制御状態における前記スイッチ回路の出力電流値とに基づいて定まる前記コンデンサの充電時間に、前記スイッチ回路に対するオン指令信号が出力されてから実際にスイッチ回路がオンするまでの遅延時間を加えた時間に基づいて、前記一定時間が設定されていることを特徴とする。 In order to achieve the object, the invention according to claim 1 is a power supply control circuit for outputting a power supply voltage through an analog low-pass filter, wherein a constant current control state for outputting a constant current and the power supply voltage are supplied. A constant current control means capable of switching between a direct connection state for outputting a corresponding current is provided in the preceding stage of the analog low-pass filter, and the constant current control means is in the constant current control state for a certain time when the power is turned on. And a switch circuit for switching on and off the power supply to the analog low-pass filter, and a switch control means for controlling on / off of the switch circuit, and the constant current control means. Controls the output current of the switch circuit, and the output voltage of the switch circuit and the analog low-pass filter. The switch circuit is actually turned on after an ON command signal is output to the switch circuit during the capacitor charging time determined based on the capacitor capacity of the capacitor and the output current value of the switch circuit in the constant current control state. The fixed time is set based on the time obtained by adding the delay time until .

このようにすれば、定電流制御状態とされている一定時間は、ラッシュ電流が抑制されてアナログローパスフィルタには一定電流が流れる。そのため、ラッシュ電流に耐えうる定格値のコイルを用いる必要がなくなることから、安価且つ小型のコイルを用いることができる。また、一定時間を経過後は直結状態とするので、後段の機器へ電源電圧をそのまま供給することができる。   In this way, the rush current is suppressed and the constant current flows through the analog low-pass filter for a fixed time in the constant current control state. Therefore, it is not necessary to use a coil having a rated value that can withstand a rush current, so that an inexpensive and small coil can be used. Further, since the direct connection state is established after a certain time has elapsed, the power supply voltage can be supplied as it is to the subsequent device.

また、スイッチ回路を備えた電源制御回路を複数用いることより、それら複数の電源制御回路にそれぞれ接続された機器へ、一つの電源からの電力を異なったタイミングで供給することが可能となる。 In addition, by using a plurality of power supply control circuits provided with a switch circuit, it is possible to supply power from one power supply to devices connected to the plurality of power supply control circuits at different timings.

また、ラッシュ電流を抑制しつつ、早い時期に、電源電圧をアナログローパスフィルタを通過させて出力することができる。 Further , it is possible to output the power supply voltage through the analog low-pass filter at an early stage while suppressing the rush current.

以下、本発明の実施形態を図面に基づいて説明する。図1は、本発明の実施形態となる電源制御回路50(図2参照)を備えたスレーブ装置1、2、3を含んで構成される車両用周辺監視装置の構成図である。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a configuration diagram of a vehicle periphery monitoring device configured to include slave devices 1, 2, and 3 including a power supply control circuit 50 (see FIG. 2) according to an embodiment of the present invention.

図1に示すように、この車両用周辺監視装置は、1つのマスター装置10と、3つのスレーブ装置1、2、3を備えている。マスター装置10からは電源線20、通信線30、GND線40の3本の線が出ており、通信線30とGND線40は、3つのスレーブ装置1、2、3に接続されている。一方、電源線20はスレーブ装置1にのみ接続されている。   As shown in FIG. 1, the vehicle periphery monitoring device includes one master device 10 and three slave devices 1, 2, and 3. The master device 10 has three lines, ie, a power supply line 20, a communication line 30, and a GND line 40. The communication line 30 and the GND line 40 are connected to three slave devices 1, 2, and 3. On the other hand, the power line 20 is connected only to the slave device 1.

スレーブ装置2への電源供給はスレーブ装置1からの電源線21によって行われ、スレーブ装置3への電源供給はスレーブ装置2からの電源線22によって行われる。すなわち、マスター装置10、スレーブ装置1、2、3は、デイジーチェーン方式によって電源供給が行われる構成になっている。   Power supply to the slave device 2 is performed by the power supply line 21 from the slave device 1, and power supply to the slave device 3 is performed by the power supply line 22 from the slave device 2. That is, the master device 10 and the slave devices 1, 2, and 3 are configured to be supplied with power by a daisy chain method.

マスター装置10は、マイコン11、通信回路12等を備えている。通信回路12は通信線30に接続されており、LIN等の周知の通信方式によってスレーブ装置1〜3との間で通信可能となっている。マイコン11は、通信回路12からスレーブ装置1〜3へスイッチオン指令信号、スイッチオフ指令信号等の信号を出力させる。   The master device 10 includes a microcomputer 11, a communication circuit 12, and the like. The communication circuit 12 is connected to the communication line 30 and can communicate with the slave devices 1 to 3 by a known communication method such as LIN. The microcomputer 11 outputs signals such as a switch-on command signal and a switch-off command signal from the communication circuit 12 to the slave devices 1 to 3.

次に、スレーブ装置1の構成を説明する。なお、スレーブ装置2、3もスレーブ装置1と同一の構成を有する。図2は、スレーブ装置1の構成を示すブロック図である。   Next, the configuration of the slave device 1 will be described. The slave devices 2 and 3 have the same configuration as the slave device 1. FIG. 2 is a block diagram illustrating the configuration of the slave device 1.

図2に示すように、スレーブ装置1は、電源制御回路50、送波回路60、マイクロフォン70、受波回路80を備えている。そして、電源制御回路50は、スイッチ回路(以下、SW回路)51、フィルタ回路52、電源回路53、ロジック回路54、通信回路55、発振回路56を備えている。   As shown in FIG. 2, the slave device 1 includes a power supply control circuit 50, a transmission circuit 60, a microphone 70, and a reception circuit 80. The power supply control circuit 50 includes a switch circuit (hereinafter referred to as SW circuit) 51, a filter circuit 52, a power supply circuit 53, a logic circuit 54, a communication circuit 55, and an oscillation circuit 56.

入力端子BIには電源線20が接続されており、電源制御回路50は、マスター装置10から電源線20を介して供給される電力を電源としている。なお、本実施形態では、電源線20によって供給される電源電圧は8Vである。   A power supply line 20 is connected to the input terminal BI, and the power supply control circuit 50 uses power supplied from the master device 10 via the power supply line 20 as a power supply. In the present embodiment, the power supply voltage supplied by the power supply line 20 is 8V.

そして、電源制御回路50は、その電源を送波回路60へ供給するとともに、その電源を出力端子BOから出力する。この出力端子BOは電源線21に接続されており、電源線21を介して、スレーブ装置2へ電力供給が行われる。   The power supply control circuit 50 supplies the power to the wave transmission circuit 60 and outputs the power from the output terminal BO. The output terminal BO is connected to the power supply line 21, and power is supplied to the slave device 2 through the power supply line 21.

SW回路51は、電源電圧(8V)が供給されて動作するようになっており、オンオフの切り替え機能を有するとともに定電流制御機能を有している。フィルタ回路52はアナログローパスフィルタであって、SW回路51を介して供給される電流を送波回路60へ供給する。なお、これらSW回路51およびフィルタ回路52の詳しい構成は後述する。   The SW circuit 51 is operated by being supplied with a power supply voltage (8 V), and has an on / off switching function and a constant current control function. The filter circuit 52 is an analog low-pass filter, and supplies the current supplied via the SW circuit 51 to the wave transmission circuit 60. The detailed configurations of the SW circuit 51 and the filter circuit 52 will be described later.

電源回路53は、電源電圧(8V)をロジック回路54の動作電圧(5V)まで低下させてロジック回路54へ出力する。通信回路55は通信端子Sと接続されている。この通信端子Sは通信線30に接続されている端子であり、マスター装置1からのスイッチオン指令信号が、通信線30、通信端子Sを介して通信回路55に受信される。通信回路55はこのスイッチオン指令信号をロジック回路54へ出力する。   The power supply circuit 53 reduces the power supply voltage (8V) to the operating voltage (5V) of the logic circuit 54 and outputs the same to the logic circuit 54. The communication circuit 55 is connected to the communication terminal S. The communication terminal S is a terminal connected to the communication line 30, and a switch-on command signal from the master device 1 is received by the communication circuit 55 via the communication line 30 and the communication terminal S. The communication circuit 55 outputs this switch-on command signal to the logic circuit 54.

ロジック回路54は、通信回路55からスイッチオン指令信号が供給されると、スイッチオン指令信号をSW回路51へ出力する。また、ロジック回路54には、発振回路56からのパルス信号と、受波回路80からの信号も供給される。ロジック回路54は、受波回路80からの信号に基づき障害物の有無を判断するとともに、発振回路56からのパルス信号を用いて計時を行い、計時した時間に基づいて、スイッチオン指令信号の出力時期を決定し、また、障害物までの距離を演算する。   When the switch-on command signal is supplied from the communication circuit 55, the logic circuit 54 outputs the switch-on command signal to the SW circuit 51. The logic circuit 54 is also supplied with a pulse signal from the oscillation circuit 56 and a signal from the wave receiving circuit 80. The logic circuit 54 determines the presence / absence of an obstacle based on the signal from the wave receiving circuit 80, measures the time using the pulse signal from the oscillation circuit 56, and outputs the switch-on command signal based on the measured time. Determine the time and calculate the distance to the obstacle.

送波回路60は、送信信号を発生するものであり、マイクロフォン70は送信回路60からの送信信号に基づいて超音波を車両周辺に出力する。また、その超音波が車両周辺の障害物で反射された反射波を受信する。受波回路80は、マイクロフォン70が受信した反射波に対して増幅等を行ってロジック回路54へ供給する。   The transmission circuit 60 generates a transmission signal, and the microphone 70 outputs an ultrasonic wave around the vehicle based on the transmission signal from the transmission circuit 60. In addition, the reflected ultrasonic waves reflected by the obstacles around the vehicle are received. The wave receiving circuit 80 amplifies the reflected wave received by the microphone 70 and supplies the amplified wave to the logic circuit 54.

図3は、SW回路51の詳細構成図である。このSW回路51は請求項のスイッチ回路に相当するとともに、定電流制御手段としての機能も備えた回路であり、オフ状態と、一定電流を出力する定電流制御状態と、電源電圧に応じた電流を出力する直結状態とを切り替え可能に構成されている。   FIG. 3 is a detailed configuration diagram of the SW circuit 51. The SW circuit 51 corresponds to the switch circuit of the claims and also has a function as a constant current control means, and is an off state, a constant current control state for outputting a constant current, and a current corresponding to the power supply voltage. It can be switched to the direct connection state that outputs.

図3に示すように、SW回路51は、入力端子101から電源電圧(8V)が2つのMOSFET100、102のソース端子と定電流源104に入力されており、また、これら2つのMOSFET100、102はゲート端子同士が接続されている。そして、これらMOSFET100、102のゲート端子は、フルオンスイッチSWFULLを介して定電流源106と接続されており、定電流源106の他端は接地されている。なお、上記フルオンスイッチSWFULLは、ロジック回路54からのスイッチオン(またはオフ)指令信号により、オンオフが切り替えられる。   As shown in FIG. 3, in the SW circuit 51, the power supply voltage (8V) is input from the input terminal 101 to the source terminals of the two MOSFETs 100 and 102 and the constant current source 104, and the two MOSFETs 100 and 102 are Gate terminals are connected to each other. The gate terminals of the MOSFETs 100 and 102 are connected to the constant current source 106 via the full-on switch SWFULL, and the other end of the constant current source 106 is grounded. The full-on switch SWFULL is switched on / off by a switch-on (or off) command signal from the logic circuit 54.

ツェナーダイオード108は、一端が、2つのMOSFET100、102のゲート端子と接続されており、他端が、それらMOSFET100、102のソース端子に接続されている。抵抗110も、ツェナーダイオード108と同様に、一端が、2つのMOSFET100、102のゲート端子と接続されており、他端が、それらMOSFET100、102のソース端子に接続されている。また、MOSFET100のドレイン端子は出力端子112に接続されている。   The Zener diode 108 has one end connected to the gate terminals of the two MOSFETs 100 and 102 and the other end connected to the source terminals of the MOSFETs 100 and 102. Similarly to the Zener diode 108, the resistor 110 has one end connected to the gate terminals of the two MOSFETs 100 and 102, and the other end connected to the source terminals of the MOSFETs 100 and 102. The drain terminal of the MOSFET 100 is connected to the output terminal 112.

SW回路51はもう一つのMOSFET114を備えており、このMOSFET114のソース端子と、MOSFET102のドレイン端子とが接続されている。そして、MOSFET114のゲート端子はオペアンプ116の出力端子と接続されている。また、オペアンプ116の反転入力端子はMOSFET114のソース端子と接続されている。また、オペアンプ116の非反転入力端子は出力端子112と接続されている。   The SW circuit 51 includes another MOSFET 114, and the source terminal of the MOSFET 114 and the drain terminal of the MOSFET 102 are connected. The gate terminal of the MOSFET 114 is connected to the output terminal of the operational amplifier 116. The inverting input terminal of the operational amplifier 116 is connected to the source terminal of the MOSFET 114. The non-inverting input terminal of the operational amplifier 116 is connected to the output terminal 112.

定電流源104は、抵抗R1を介して接地されており、この抵抗R1の接地側端子とは反対側の端子は、外部端子118およびgmアンプ120の非反転入力端子と接続されている。この定電流源104は、ロジック回路54からのオンオフ指令信号によってオンオフ制御されるようになっている。また、定電流源104も別の外部端子122と接続されている。そして、これらの外部端子118、122には、それぞれコンデンサ124および抵抗126が接続されており、これらのコンデンサ124、抵抗126は、他端が接地されている。   The constant current source 104 is grounded via a resistor R 1, and the terminal opposite to the ground side terminal of the resistor R 1 is connected to the external terminal 118 and the non-inverting input terminal of the gm amplifier 120. The constant current source 104 is on / off controlled by an on / off command signal from the logic circuit 54. The constant current source 104 is also connected to another external terminal 122. A capacitor 124 and a resistor 126 are connected to the external terminals 118 and 122, respectively. The other end of the capacitor 124 and the resistor 126 is grounded.

MOSFET114のドレイン端子は抵抗R2と接続されており、この抵抗R2の他端は接地されている。gmアンプ120の出力端子は、フルオンスイッチSEFULLの定電流源106が接続されている側とは反対側の端子に接続されており、また、gmアンプ120の反転入力端子は、MOSFET114のドレイン端子と接続されている。   The drain terminal of the MOSFET 114 is connected to the resistor R2, and the other end of the resistor R2 is grounded. The output terminal of the gm amplifier 120 is connected to a terminal on the opposite side to the side where the constant current source 106 of the full-on switch SEFULL is connected, and the inverting input terminal of the gm amplifier 120 is connected to the drain terminal of the MOSFET 114. It is connected.

次に、このように構成されたSW回路51の作動を説明する。まず、フルオンスイッチSWFULLがオンのときの作動を説明する。フルオンスイッチSWFULLがオンのときは、入力端子101からの電流が、抵抗110、フルオンスイッチSWFULL、定電流源106を通って流れる。そのため、MOSFET100、102のゲートソース電圧Vgsは、定電流源106によって規定される電流と、抵抗110の抵抗値によって定まる値となる。このゲートソース電圧VgsによってMOSFET100はオンとなり、出力端子112には、電源電圧(8V)がそのまま出力される。従って、フルオンスイッチSWFULLがオンのときが、請求項に示す直結状態である。なお、フルオンスイッチSWFULLをオンにするときは、オペアンプ116およびgmアンプ120はオフにする。 Next, the operation of the SW circuit 51 configured as described above will be described. First, the operation when the full-on switch SWFULL is on will be described. When the full-on switch SWFULL is on, the current from the input terminal 101 flows through the resistor 110, the full-on switch SWFULL, and the constant current source 106. Therefore, the gate source voltage V gs of the MOSFETs 100 and 102 becomes a value determined by the current defined by the constant current source 106 and the resistance value of the resistor 110. The MOSFET 100 is turned on by the gate-source voltage V gs , and the power supply voltage (8 V) is output as it is to the output terminal 112. Therefore, when the full-on switch SWFULL is on, the direct connection state is shown in the claims. When the full-on switch SWFULL is turned on, the operational amplifier 116 and the gm amplifier 120 are turned off.

次に、フルオンスイッチSWFULLがオフのときの作動を説明する。フルオンスイッチSWFULLがオフの状態では、請求項の定電流制御状態とフィルタ回路52への電源供給をオフにするオフ状態とがさらに切り替え可能となっている。以下、詳しく説明する。   Next, the operation when the full-on switch SWFULL is off will be described. When the full-on switch SWFULL is in an off state, the constant current control state in the claims and an off state in which the power supply to the filter circuit 52 is turned off can be further switched. This will be described in detail below.

gmAMP120の反転入力端子と非反転入力端子とは同電位であるので、定電流源104と抵抗R1との間に流れる電流をiconstとし、MOSFET102のドレイン−ソース間、およびMOSFET114のドレイン−ソース間を流れる電流をM2(ids)とすると、下記式1が成り立つ。
(式1) iconst×R1=M2(ids)×R2
そして、上記式1を変形すると、式2が得られる。
(式2) M2(ids)=iconst×R1/R2
Since the inverting input terminal and the non-inverting input terminal of the gmAMP 120 have the same potential, the current flowing between the constant current source 104 and the resistor R1 is set as i const, and between the drain and source of the MOSFET 102 and between the drain and source of the MOSFET 114 When the flowing current is M2 (i ds ), the following formula 1 is established.
(Equation 1) iconst × R1 = M2 ( i ds) × R2
Then, when formula 1 is modified, formula 2 is obtained.
(Formula 2) M2 (i ds ) = iconst × R1 / R2

また、オペアンプ116の反転入力端子と非反転入力端子とは同電位であり、これらオペアンプ116の反転入力端子、非反転入力端子は、それぞれ、MOSFET100、102のドレイン端子に接続されている。従って、MOSFET100、102のドレイン端子は互いに同電位である。また、MOSFET100、102のゲート端子は互いに接続されており、MOSFET100、102のソース端子は、ともに入力端子101に接続されている。従って、MOSFET100、102は、互いのソース電圧、ゲート電圧、ドレイン電圧が等しい。   The inverting input terminal and the non-inverting input terminal of the operational amplifier 116 are at the same potential, and the inverting input terminal and the non-inverting input terminal of the operational amplifier 116 are connected to the drain terminals of the MOSFETs 100 and 102, respectively. Therefore, the drain terminals of the MOSFETs 100 and 102 are at the same potential. The gate terminals of the MOSFETs 100 and 102 are connected to each other, and the source terminals of the MOSFETs 100 and 102 are both connected to the input terminal 101. Accordingly, the MOSFETs 100 and 102 have the same source voltage, gate voltage, and drain voltage.

上述のように、MOSFET100、102のドレイン端子は互いに同電位であるため、MOSFET100のドレイン−ソース間を流れる電流は、MOSFET100のMOSFET102に対するサイズ比と電流M2(ids)によって決まる。すなわち、MOSFET100のドレイン−ソース間を流れる電流をM1(ids)とし、MOSFET100のMOSFET102に対するサイズ比をNとすると、電流M1(ids)は、式3で表すことができる。
(式3) M1(ids)=N×M2(ids)=N×iconst×R1/R2
As described above, since the drain terminals of the MOSFETs 100 and 102 are at the same potential, the current flowing between the drain and source of the MOSFET 100 is determined by the size ratio of the MOSFET 100 to the MOSFET 102 and the current M2 ( ids ). That is, assuming that the current flowing between the drain and source of the MOSFET 100 is M1 (i ds ) and the size ratio of the MOSFET 100 to the MOSFET 102 is N, the current M1 (i ds ) can be expressed by Equation 3.
(Expression 3) M1 (i ds ) = N × M 2 (i ds ) = N × i const × R1 / R 2

フルオンスイッチSWFULLをオフにした状態では、この式3から分かるように、電流M1(ids)すなわちSW回路51の出力電流値は電源電圧には依存せず、定電流源104によって規定される一定電流値となる。従って、フルオンスイッチSWFULLをオフにし、且つ、定電流源104をオンにすると、式3から求められる電流がSW回路51から出力される。この状態が請求項の定電流制御状態である。また、フルオンスイッチSWFULLをオフにし、且つ、定電流源もオフにすると、MOSFET100がオフになり、SW回路51がオフになる。 In a state in which turning off the full-on switch SWFULL, as can be seen from this equation 3, the output current value of the current M1 (i ds) That SW circuit 51 to the power supply voltage independent, is defined by a constant current source 104 constant Current value. Therefore, when the full-on switch SWFULL is turned off and the constant current source 104 is turned on, the current obtained from Equation 3 is output from the SW circuit 51. This state is the constant current control state of the claims. When the full-on switch SWFULL is turned off and the constant current source is also turned off, the MOSFET 100 is turned off and the SW circuit 51 is turned off.

次にフィルタ回路52の構成を説明する。図4はフィルタ回路52の構成図である。この図4に示すように、フィルタ回路52はコイル521とコンデンサ522とを備えている。コイル521には、たとえば220μHのものを用い、一端がSW回路51の出力端子112に接続されており、他端が送波回路60に接続されている。コンデンサ522には、たとえば100μFのものを用い、一端が接地されており、他端はコイル521のフィルタ回路52側に接続されている側の端子に接続されている。   Next, the configuration of the filter circuit 52 will be described. FIG. 4 is a configuration diagram of the filter circuit 52. As shown in FIG. 4, the filter circuit 52 includes a coil 521 and a capacitor 522. The coil 521 is, for example, 220 μH, and one end is connected to the output terminal 112 of the SW circuit 51 and the other end is connected to the transmission circuit 60. The capacitor 522 is, for example, 100 μF, one end is grounded, and the other end is connected to a terminal of the coil 521 that is connected to the filter circuit 52 side.

次に、送波回路60の詳細構成を説明する。図5は送波回路60の詳細構成を示す図である。この図5に示すように、送波回路60は、トランジスタTr等からなる送波ドライバ部61と、一次コイル62と二次コイル63とを有する昇圧回路64と、圧電素子65等を備える超音波振動部66とを有している。   Next, the detailed configuration of the transmission circuit 60 will be described. FIG. 5 is a diagram showing a detailed configuration of the transmission circuit 60. As shown in FIG. 5, the transmission circuit 60 is an ultrasonic wave including a transmission driver unit 61 including a transistor Tr, a booster circuit 64 having a primary coil 62 and a secondary coil 63, a piezoelectric element 65, and the like. And a vibrating portion 66.

送波ドライバ部61のトランジスタTrのエミッタ端子にはフィルタ回路52からの電流が供給される。また、ベース端子にはロジック回路54から送波パルスが入力され、この送波パルスによってトランジスタTrのオンオフが制御される。そして、そのトランジスタTrがオンされた状態では、昇圧回路64にて昇圧された電圧が超音波振動部66に供給される。そのため、トランジスタTrのオンオフによって圧電素子65が振動し、この振動を送信信号としてマイクロフォン70から超音波が出力される。   The current from the filter circuit 52 is supplied to the emitter terminal of the transistor Tr of the transmission driver 61. A transmission pulse is input from the logic circuit 54 to the base terminal, and on / off of the transistor Tr is controlled by the transmission pulse. When the transistor Tr is turned on, the voltage boosted by the booster circuit 64 is supplied to the ultrasonic vibration unit 66. Therefore, the piezoelectric element 65 vibrates by turning on and off the transistor Tr, and an ultrasonic wave is output from the microphone 70 using this vibration as a transmission signal.

図6は、マスター装置10の制御とスレーブ装置1〜3の出力電圧との関係を示すタイムチャートである。マスター装置10は、時刻t1に、ID1のスレーブ装置、すなわち、スレーブ装置1に対して、スイッチオン指令信号を出力する。   FIG. 6 is a time chart showing the relationship between the control of the master device 10 and the output voltages of the slave devices 1 to 3. The master device 10 outputs a switch-on command signal to the slave device of ID1, that is, the slave device 1 at time t1.

スレーブ装置1の電源制御回路50は、通信回路55によってこのスイッチオン指令信号を受信する。そして、通信回路55は、ロジック回路54へスイッチオン指令信号を出力し、ロジック回路54がフルオンスイッチSWFULLをオンさせる。また、ロジック回路54は、定電流源104をオンにする。これにより、SW回路51は定電流制御状態となる。   The power supply control circuit 50 of the slave device 1 receives this switch-on command signal through the communication circuit 55. Then, the communication circuit 55 outputs a switch-on command signal to the logic circuit 54, and the logic circuit 54 turns on the full-on switch SWFULL. The logic circuit 54 turns on the constant current source 104. As a result, the SW circuit 51 enters a constant current control state.

その後、ロジック回路54は、一定時間が経過したt2時点で、フルオンスイッチSWFULLをオンにする。この一定時間は、下記式4から定まるコンデンサ522の充電所要時間に、所定のマージン時間を加えた時間となっている。なお、式4において、スイッチ遅延時間は、スイッチオン指令信号が出力されてからMOSFET100が実際にオンするまでの時間であり、実験等に基づいて予め定められた定数である。また、式4における出力電圧は、SW回路51の出力電圧すなわち電源電圧であり、定電流値は、定電流制御状態においてSW回路51から出力される電流値である。従って、式4において、出力電圧×コンデンサ容量/定電流値は、コンデンサ522に充電が実際に行なわれている時間を意味する。
(式4) スイッチ遅延時間+出力電圧×コンデンサ容量/定電流値
Thereafter, the logic circuit 54 turns on the full-on switch SWFULL at time t2 when a certain time has elapsed. This fixed time is a time obtained by adding a predetermined margin time to the required charging time of the capacitor 522 determined from the following equation 4. In Equation 4, the switch delay time is the time from when the switch-on command signal is output until the MOSFET 100 is actually turned on, and is a constant determined in advance based on experiments or the like. The output voltage in Expression 4 is the output voltage of the SW circuit 51, that is, the power supply voltage, and the constant current value is the current value output from the SW circuit 51 in the constant current control state. Therefore, in Expression 4, output voltage × capacitor capacity / constant current value means the time during which the capacitor 522 is actually charged.
(Formula 4) Switch delay time + output voltage x capacitor capacity / constant current value

一定時間が上記式4に基づいて定められているので、一定時間を経過してフルオンスイッチSWFULLがオンされた時点では、コンデンサ522は満充電となっている。そのため、フルオンスイッチSWFULLがオンにされてSW回路51が直結状態となっても、フィルタ回路52に流れるラッシュ電流が抑制されることになる。   Since the fixed time is determined based on the above equation 4, the capacitor 522 is fully charged when the full-on switch SWFULL is turned on after the fixed time has elapsed. Therefore, even when the full-on switch SWFULL is turned on and the SW circuit 51 is directly connected, the rush current flowing through the filter circuit 52 is suppressed.

また、マスター装置10は、時刻t1から上記一定時間以上経過した時刻t3に、ID2のスレーブ装置、すなわち、スレーブ装置2に対して、スイッチオン指令信号を出力する。   Further, the master device 10 outputs a switch-on command signal to the slave device of ID2, that is, the slave device 2 at time t3 when the predetermined time or more has elapsed from time t1.

スレーブ装置2は、上述のスレーブ装置1と同様に、t3時点から一定時間経過したt4時点までSW回路51を定電流制御状態とし、その後、そのSW回路51を直結状態とする。このようにすることで、スレーブ装置2においても、フィルタ回路52に流れるラッシュ電流が抑制されることになる。   Similarly to the slave device 1 described above, the slave device 2 sets the SW circuit 51 to the constant current control state until the time t4 when a certain time has elapsed from the time t3, and then sets the SW circuit 51 to the direct connection state. By doing so, the rush current flowing through the filter circuit 52 is also suppressed in the slave device 2.

さらに、マスター装置10は、時刻t3から上記一定時間以上経過した時刻t5に、ID3のスレーブ装置、すなわち、スレーブ装置3に対して、スイッチオン指令信号を出力する。   Further, the master device 10 outputs a switch-on command signal to the slave device of ID3, that is, the slave device 3, at time t5 when the predetermined time or more has elapsed from time t3.

スレーブ装置3は、上述のスレーブ装置1、2と同様に、t5時点から一定時間経過したt6時点までSW回路51を定電流制御状態とし、その後、そのSW回路51を直結状態とする。このようにすることで、スレーブ装置3においても、フィルタ回路52に流れるラッシュ電流が抑制されることになる。   Similarly to the slave devices 1 and 2 described above, the slave device 3 sets the SW circuit 51 in the constant current control state until the time t6 after a certain time has elapsed from the time t5, and then sets the SW circuit 51 in the direct connection state. By doing so, the rush current flowing through the filter circuit 52 is also suppressed in the slave device 3.

以上、説明した本実施形態によれば、SW回路51が定電流制御状態とされている一定時間は、ラッシュ電流が抑制されてフィルタ回路52には一定電流が流れる。そのため、コイル521に、ラッシュ電流に耐えうる定格値のものを用いる必要がなくなることから、安価且つ小型のコイルを用いることができる。また、一定時間を経過後はSW回路51を直結状態とするので、送波回路60へ電源電圧(8V)をそのまま供給することができる。   As described above, according to the present embodiment described above, the rush current is suppressed and the constant current flows through the filter circuit 52 during the constant time in which the SW circuit 51 is in the constant current control state. For this reason, it is not necessary to use a rated value that can withstand the rush current for the coil 521, so that a cheap and small coil can be used. Further, since the SW circuit 51 is directly connected after a predetermined time has elapsed, the power supply voltage (8 V) can be supplied to the wave transmission circuit 60 as it is.

以上、本発明の実施形態を説明したが、本発明は上述の実施形態に限定されるものではなく、次の実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。   As mentioned above, although embodiment of this invention was described, this invention is not limited to the above-mentioned embodiment, The following embodiment is also contained in the technical scope of this invention, and also the summary other than the following is also included. Various modifications can be made without departing from the scope.

たとえば、前述の実施形態では、マスター装置10と3つのスレーブ装置1〜3とがデイジーチェーン方式で接続されていたが、図7に示すように、マスター装置10に対して、スレーブ装置1〜3がスター結線方式で接続されていてもよい。   For example, in the above-described embodiment, the master device 10 and the three slave devices 1 to 3 are connected in a daisy chain manner. However, as shown in FIG. May be connected by a star connection method.

また、前述の実施形態は、電源制御回路50が電源供給する機器が送波回路60であったが、電源制御回路50が電源供給する機器に特に制限はなく、送波回路60に限定されるものではない。   In the above-described embodiment, the power supply circuit 50 supplies power to the wave transmission circuit 60. However, the power supply control circuit 50 supplies power to the power supply circuit 60 is not particularly limited, and is limited to the wave transmission circuit 60. It is not a thing.

本発明の実施形態となる電源制御回路50を備えたスレーブ装置1、2、3を含んで構成される車両用周辺監視装置の構成図である。It is a block diagram of the vehicle periphery monitoring apparatus comprised including the slave apparatuses 1, 2, and 3 provided with the power supply control circuit 50 used as embodiment of this invention. スレーブ装置1の構成を示すブロック図である。2 is a block diagram showing a configuration of a slave device 1. FIG. SW回路51の詳細構成図である。3 is a detailed configuration diagram of an SW circuit 51. FIG. フィルタ回路52の構成図である。3 is a configuration diagram of a filter circuit 52. FIG. 送波回路60の詳細構成を示す図である。3 is a diagram showing a detailed configuration of a transmission circuit 60. FIG. マスター装置10の制御とスレーブ装置1〜3の出力電圧との関係を示すタイムチャートである。It is a time chart which shows the relationship between control of the master apparatus 10, and the output voltage of the slave apparatuses 1-3. マスター装置10とスレーブ装置1〜3とがスター結線方式で接続されている例を示す図である。It is a figure which shows the example by which the master apparatus 10 and the slave apparatuses 1-3 are connected by the star connection system.

符号の説明Explanation of symbols

1:スレーブ装置、 2:スレーブ装置、 3:スレーブ装置、 10:マスター装置、 20:電源線、 21:電源線、 22:電源線、 30:通信線、 40:GND線、 50:電源制御回路、 51:SW回路(定電流制御手段)、 52:フィルタ回路、 53:電源回路、 54:ロジック回路(スイッチ制御手段)、 55:通信回路、 56:発振回路、 60:送波回路、 70:マイクロフォン、 80:受波回路 1: Slave device 2: Slave device 3: Slave device 10: Master device 20: Power line 21: Power line 22: Power line 30: Communication line 40: GND line 50: Power control circuit 51: SW circuit (constant current control means) 52: Filter circuit 53: Power supply circuit 54: Logic circuit (switch control means) 55: Communication circuit 56: Oscillation circuit 60: Transmission circuit 70: Microphone, 80: Receiver circuit

Claims (1)

電源電圧を、アナログローパスフィルタを通過させて出力する電源制御回路であって、
一定電流を出力する定電流制御状態と、前記電源電圧に応じた電流を出力する直結状態とを切り替え可能な定電流制御手段が前記アナログローパスフィルタの前段に設けられており、
その定電流制御手段を、電源投入時に一定時間、前記定電流制御状態とした後、前記直結状態とするようになっており、
前記アナログローパスフィルタへの電源供給をオンオフ切り替えするスイッチ回路と、
そのスイッチ回路のオンオフを制御するスイッチ制御手段とをさらに備え、
前記定電流制御手段は、前記スイッチ回路の出力電流を制御するものであり、
前記スイッチ回路の出力電圧と、前記アナログローパスフィルタのコンデンサ容量と、前記定電流制御状態における前記スイッチ回路の出力電流値とに基づいて定まる前記コンデンサの充電時間に、前記スイッチ回路に対するオン指令信号が出力されてから実際にスイッチ回路がオンするまでの遅延時間を加えた時間に基づいて、前記一定時間が設定されていることを特徴とする電源制御回路。
A power supply control circuit that outputs a power supply voltage through an analog low-pass filter,
Constant current control means capable of switching between a constant current control state that outputs a constant current and a direct connection state that outputs a current according to the power supply voltage is provided in the preceding stage of the analog low-pass filter,
The constant current control means is configured to be in the direct connection state after being in the constant current control state for a certain period of time when the power is turned on,
A switch circuit for switching on and off power supply to the analog low-pass filter;
Switch control means for controlling on / off of the switch circuit,
The constant current control means controls the output current of the switch circuit,
An ON command signal for the switch circuit is generated during the charging time of the capacitor determined based on the output voltage of the switch circuit, the capacitor capacity of the analog low-pass filter, and the output current value of the switch circuit in the constant current control state. The power supply control circuit according to claim 1, wherein the predetermined time is set based on a time obtained by adding a delay time until the switch circuit is actually turned on after the output .
JP2008246668A 2008-09-25 2008-09-25 Power control circuit Active JP5287088B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008246668A JP5287088B2 (en) 2008-09-25 2008-09-25 Power control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008246668A JP5287088B2 (en) 2008-09-25 2008-09-25 Power control circuit

Publications (2)

Publication Number Publication Date
JP2010081723A JP2010081723A (en) 2010-04-08
JP5287088B2 true JP5287088B2 (en) 2013-09-11

Family

ID=42211515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008246668A Active JP5287088B2 (en) 2008-09-25 2008-09-25 Power control circuit

Country Status (1)

Country Link
JP (1) JP5287088B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI690532B (en) 2015-03-13 2020-04-11 日商日產化學工業股份有限公司 Charge transport thin film forming composition for organic electroluminescence elements, charge transport thin film for organic electroluminescence elements, and organic electroluminescence elements

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6522702B2 (en) * 2017-08-31 2019-05-29 タン シー エレクトロン (シャメン) カンパニー リミテッドTung Thih Electron (Xiamen) CO., LTD. Master-slave compatible parking sensor support system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3482950B2 (en) * 2000-09-06 2004-01-06 日本電気株式会社 Power supply
JP2004201371A (en) * 2002-12-16 2004-07-15 Densei Lambda Kk Rush current preventive circuit
JP2007202317A (en) * 2006-01-27 2007-08-09 Rohm Co Ltd Charge pump circuit and electrical equipment with the same
JP4720559B2 (en) * 2006-03-15 2011-07-13 オムロン株式会社 Circuit protection device and short-circuit current interruption method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI690532B (en) 2015-03-13 2020-04-11 日商日產化學工業股份有限公司 Charge transport thin film forming composition for organic electroluminescence elements, charge transport thin film for organic electroluminescence elements, and organic electroluminescence elements

Also Published As

Publication number Publication date
JP2010081723A (en) 2010-04-08

Similar Documents

Publication Publication Date Title
US7233131B2 (en) Circuit and method for implementing a multi-function pin on a PWM controller chip in a voltage converter
US9543826B2 (en) Audible noise avoiding circuit and DC-DC boost converter having the same
TW200513821A (en) Fast-disabled voltage regulator circuit with low-noise feedback loop
US7378896B2 (en) Single pin for multiple functional control purposes
JP2007282354A (en) Switching control circuit
JP7018337B2 (en) Power control unit
JP2022044793A (en) Power supply control apparatus
JP5287088B2 (en) Power control circuit
JP4619866B2 (en) Constant voltage power supply circuit and operation control method of constant voltage power supply circuit
US9819371B2 (en) Electronic device
JP4729331B2 (en) Multiple power supply system
US7262589B2 (en) Pulse width modulation power regulator and power supply system thereof
US20070154026A1 (en) Mute circuit for eliminating noise during power off and electronic device using the same
US9712057B1 (en) Feedback control circuit and method thereof
JP2007336310A (en) Controller of sound mute circuit
US9099923B1 (en) Hybrid power supply architecture
KR101961917B1 (en) A user interface driving device providing enhanced input feedback and an electric device using the same
US20240329767A1 (en) Drive Circuit, Tactile Sensation Generator, And Method For Controlling Drive Circuit
JP7135440B2 (en) terminal and lighting control system
JP2006014506A (en) Power supply
US20240004048A1 (en) Semiconductor device and ultrasonic sensor
WO2020080353A1 (en) Control circuit, control device, and system
JP2007124822A (en) Overcurrent detecting circuit
US10488516B2 (en) Controlling an output signal independently of the first harmonic
JP4288968B2 (en) Power supply circuit and power supply control device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R151 Written notification of patent or utility model registration

Ref document number: 5287088

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250