JP2004201371A

JP2004201371A - Rush current preventive circuit

Info

Publication number: JP2004201371A
Application number: JP2002364070A
Authority: JP
Inventors: Toshiaki Hayafuku; 敏明早福; Hiroaki Takahashi; 広明高橋
Original assignee: TDK Lambda Corp
Current assignee: TDK Lambda Corp
Priority date: 2002-12-16
Filing date: 2002-12-16
Publication date: 2004-07-15

Abstract

<P>PROBLEM TO BE SOLVED: To simplify the circuit constitution by reducing the number of parts items while preventing the chattering phenomena of a rush current preventive circuit. <P>SOLUTION: When a transistor 24 is turned on accompanying the rise of the charge voltage of a capacitor 14, another resistor 36 is connected in parallel with a voltage dividing resistor 11 so as to switch the level of the input voltage for turning off an FET 9 into the level lower than that when the FET 9 is turned off. Hereby, this circuit prevents the chattering phenomena of the FET 9. Moreover, an input hysteresis circuit 31 also uses a transistor 24 for supplying an ON signal from an input voltage line to the FET9 or breaking it, as one part of its components. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、活線挿抜される通信ボードなどに使用される突入電流防止回路に関する。
【０００２】
【従来の技術】
一般に、通信機器などに内蔵される通信ボードには、例えばＤＣ48Ｖ系の入力電圧で動作するＤＣ／ＤＣコンバータが組み込まれ、このＤＣ／ＤＣコンバータから安定した出力電圧を各種負荷に供給するように構成している。そして、通信ボードのメンテナンス時には、バックボード側より入力電圧が供給された状態のまま、通信ボードをバックボードより抜き差しするいわゆる活線挿抜が通常行われている。
【０００３】
しかし、前記ＤＣ／ＤＣコンバータには平滑コンデンサが内蔵されており、活線挿抜時には平滑コンデンサを充電するために、瞬間的に過大な突入電流が流れる。こうした突入電流は、バックボードと通信ボードとの間を接続するコネクタを焼損させたり、あるいはバックボードより供給する入力電圧の瞬時低下を引き起こす。
【０００４】
こうした問題に対処するため、例えば特許文献１には、バックボード側の直流入力電源から電源装置への電流を検出する電流検出抵抗と、この電流検出抵抗と並列接続され、電流検出抵抗を短絡可能とするＦＥＴとを備え、電流検出抵抗での降下電圧が一定値以上であることが検知された場合には、ＦＥＴをオフ状態において、突入電流を電流検出抵抗に一定期間流す突入電流防止回路が提案されている。
【０００５】
図２は、こうした従来の突入電流防止回路の回路構成を示したものである。同図において、１および２はバックボード（図示せず）からの入力電圧が印加される入力端子、３は通信ボードに実装されるＤＣ／ＤＣコンバータで、この場合は、一方の入力端子１を基準電位として他方の入力端子２に−48Ｖの直流入力電圧が、出力端子５，６を介してＤＣ／ＤＣコンバータ３の入力側に印加される。７はＤＣ／ＤＣコンバータ３の前段にある突入電流防止回路で、これは特許文献１と同様に、突入電流抑制用の抵抗８と、この抵抗８を短絡可能にする第１のスイッチ素子としてのＦＥＴ９との並列回路が、入力端子２からＤＣ／ＤＣコンバータに至る入力電圧ラインに挿入接続される。但し、ここでの抵抗８は、突入電流そのものを検出する機能は備えておらず、以下に説明する代替の回路で、ＦＥＴ９のオン，オフを制御するようになっている。
【０００６】
入力端子１，２間には、分圧抵抗11，12，13の直列回路からなる入力電圧検出回路が接続される。また、他端を入力端子２に接続した分圧抵抗13の両端間にはコンデンサ14が接続されると共に、このコンデンサ14の両端間に、ツェナーダイオード15と抵抗16との直列回路が接続される。なお、17は抵抗13とコンデンサ14との時定数を外部から調整するための調整端子である。ツェナーダイオード15と抵抗16との接続点には、第２のスイッチ素子であるＮＰＮ型のトランジスタ19のベースが接続される。このトランジスタ19のエミッタは入力端子２に接続される一方で、入力端子１とトランジスタ19のコレクタとの間には別の分圧抵抗22，23からなる直列回路が接続される。
【０００７】
前記分圧抵抗22，23の接続点には、第３のスイッチ素子であるＰＮＰ型のトランジスタ24のベースが接続される。このトランジスタ24のエミッタは入力端子１に接続される一方で、トランジスタ24のコレクタと入力端子２との間には、さらに別の分圧抵抗25，26からなる直列回路が接続される。そして、他端を入力端子２に接続した抵抗26の両端間には、ツェナーダイオード27とコンデンサ28がそれぞれ並列接続されると共に、分圧抵抗25，26の接続点が前記ＦＥＴ９のゲートに接続される。上記構成により、ＦＥＴ９は入力端子１，２間に印加される入力電圧のレベルに応じてオン，オフ制御されることになる。
【０００８】
31は、ＦＥＴ９がターンオンする入力電圧のレベルと、ＦＥＴ９がターンオフする入力電圧のレベルを意図的に変える入力ヒステリシス回路である。この入力ヒステリシス回路31は、分圧抵抗22，23の両端間に接続される抵抗32，33の直列回路と、抵抗32，33の接続点にベースを接続するヒステリシス用スイッチ素子であるＰＮＰ型のトランジスタ34と、トランジスタ34のコレクタに一端を接続し、分圧抵抗11，12の接続点に他端を接続した抵抗36とにより構成され、トランジスタ34のエミッタは入力端子１に接続される。
【０００９】
上記構成についてその作用を説明すると、通信ボードをバックボードに差し込むことにより、入力端子１，２間に所定の直流入力電圧が印加されると、分圧抵抗11，12を経由して抵抗13およびコンデンサ14に電流が流れ込み、コンデンサ14が充電されてこのコンデンサ14の両端間、すなわち入力端子２を基準とした分圧抵抗12，13の接続点の電位が徐々に上昇する。しかし、分圧抵抗12，13の接続点とトランジスタ19との間にはツェナーダイオード15が接続されているので、コンデンサ14の両端間の充電電圧がツェナーダイオード15のツェナー電圧（例えば6.2Ｖ）と、トランジスタ19のベース・エミッタ間電圧の閾値（例えば0.8Ｖ）とを合計した値を越えない限り、ツェナーダイオード15はターンオンせず、トランジスタ19はオフ状態のままとなる。そのため、トランジスタ24もオフしたままになって、分圧抵抗25，26の接続点の電位は上昇せず、ＦＥＴ９はオフ状態となる。このように、通信ボードをバックボードに差し込んだ直後、コンデンサ14の充電電圧がツェナーダイオード15とトランジスタ19で定めた所定の電圧レベルに達するまでは、抵抗８をバイパスして入力電流を流すことにより、この期間に発生する過大な突入電流を抵抗８で抑制することができる。
【００１０】
やがて、コンデンサ14が次第に充電されて行き、このコンデンサ14の充電電圧が、ツェナーダイオード15のツェナー電圧とトランジスタ19のベース・エミッタ間電圧の閾値との合計値を越えるようになると、ツェナーダイオード15がターンオンして、トランジスタ19のベース電位が急激に上昇し、トランジスタ19はターンオンする。こうなると、別の分圧抵抗22，23に電流が流れ込むことによりトランジスタ24がターンオンし、入力端子２を基準とした分圧抵抗25，26の接続点の電位も上昇して、ＦＥＴ９がターンオンする。こうして突入電流の発生期間を過ぎた後は、ＦＥＴ９を通して入力電流を流すことにより、抵抗８による電力損失を防ぐことができる。
【００１１】
また、前述のトランジスタ19がターンオンすると、分圧抵抗22，23のみならず抵抗32，33にも電流が流れ始めて、トランジスタ34がターンオンする。こうなると、前記分圧抵抗11に別の抵抗36が並列接続された状態になって、その合成抵抗は分圧抵抗11単独の場合よりも小さくなり、入力端子１，２間に印加される入力電圧に対して、分圧抵抗12，13の接続点の電位が変化する。そのため、トランジスタ19ひいてはＦＥＴ９がターンオンする入力電圧と、トランジスタ19ひいてはＦＥＴ９がターンオフする入力電圧は自ずと異なるレベルになり、例えば入力電圧が脈動しながら緩やかに変化する場合などに、ＦＥＴ９が頻繁にオン，オフを繰り返すいわゆるチャタリング現象を防止することが可能になる。
【００１２】
【特許文献１】
特開平９−９１０４６号公報
【００１３】
【発明が解決しようとする課題】
以上のように上記構成の突入電流防止回路７は、入力電圧ラインに突入電流抑制用抵抗８と、オン時に突入電流抑制用抵抗８を短絡する第１のスイッチ素子であるＦＥＴ９との並列回路を挿入接続し、前記入力電圧が印加されたときに、前記入力電圧を分圧抵抗11，12，13により分圧して得た電圧をコンデンサ14に充電し、このコンデンサ14の充電電圧が所定の電圧レベルに達するまでは、第２のスイッチ素子であるトランジスタ19をオフにし、第３のスイッチ素子であるトランジスタ24をオフにしてＦＥＴ９にオンする信号（オン信号）を送らないようにし、前記コンデンサ14の充電電圧が前記電圧レベルに達したら、トランジスタ19をターンオンして、前記トランジスタ24をオンしてＦＥＴ９にオン信号を供給するように構成していると共に、前記入力電圧が前記ＦＥＴ９のターンオン時よりも低い電圧値で、このＦＥＴ９がターンオフするように、前記トランジスタ19がターンオンしたら、前記分圧抵抗11に別の抵抗36を並列接続する入力ヒステリシス回路31を備えている。
【００１４】
しかし、ここでの入力ヒステリシス回路31は、トランジスタ19，24とは別のスイッチ素子であるトランジスタ34を必要とする上に、このトランジスタ34の所定のベース電流を供給する抵抗32，33も必要であり、とりわけ突入電流防止回路７の小型実装化が必要な通信ボードにあって、部品点数の削減が求められていた。
【００１５】
本発明は上記問題点に鑑み、第１のスイッチ素子のチャタリング現象を防止しつつも、部品点数の削減を図って回路構成を簡略化できる突入電流防止回路を提供することをその目的とする。
【００１６】
【課題を解決するための手段】
本発明における請求項１の突入電流防止回路は、上記目的を達成するために、入力電圧ラインに突入電流抑制用抵抗と、オン時に前記突入電流抑制用抵抗を短絡する第１のスイッチ素子との並列回路を挿入接続し、前記入力電圧が印加されたときに、この入力電圧を分圧抵抗により分圧して得た電圧をコンデンサに充電し、このコンデンサの充電電圧が所定の電圧レベルに達するまでは、第２のスイッチ素子をオフにし、第３のスイッチ素子をオフにして前記第１のスイッチにオン信号を送らないようにし、前記コンデンサの充電電圧が前記電圧レベルに達したら、前記第２のスイッチ素子をターンオンして、前記第３のスイッチ素子をオンして前記第１のスイッチ素子にオン信号を供給するように構成すると共に、前記入力電圧が前記第１のスイッチ素子のターンオン時よりも低い電圧値で、この第１のスイッチ素子がターンオフするように、前記第２のスイッチ素子がターンオンしたら、前記分圧抵抗に別の抵抗を並列接続する入力ヒステリシス回路を備えた突入電流防止回路において、前記入力ヒステリシス回路は、前記第３のスイッチ素子と前記抵抗との直列回路を前記分圧抵抗に並列接続して構成される。
【００１７】
上記構成により、コンデンサの充電電圧の上昇に伴い、第３のスイッチがオンすると、分圧抵抗に別の抵抗が並列接続され、第１のスイッチ素子がターンオフする入力電圧のレベルを、第１のスイッチ素子がターンオンするときよりも低く切替えることができる。これにより、第１のスイッチ素子のチャタリング現象を防止できる。また入力ヒステリシス回路は、入力電圧ラインから第１のスイッチ素子にオン信号を供給または遮断するための第３のスイッチ素子を、その構成要素の一部として兼用しているため、回路の内部で独自のスイッチ素子は不要になり、従来に比べて部品点数の削減を図ることが可能になる。
【００１８】
【発明の実施形態】
以下、本発明の突入電流防止回路について、添付図である図１を参照して詳細に説明する。尚、図２の従来回路と構成が重複するものについては同一の符号を付し、その説明を省略する。
【００１９】
回路の全体構成を示す図１において、本実施例における入力ヒステリシス回路31は、第３のスイッチ素子であるトランジスタ24を、その構成要素の一部として兼用している。すなわち、トランジスタ24と、入力電圧が印加されたときにＦＥＴ９のゲート電圧が上昇するのを防止するための逆流防止素子としてのダイオード37と、前記抵抗36とからなる直列回路を、その一端が一方の入力端子１に接続される分圧抵抗11の両端に接続して、ＦＥＴ９のチャタリング現象を防止するための入力ヒステリシス回路31を構成している。
【００２０】
その他、本実施例では種々の付加回路が設けられている。前記突入電流防止回路７とＤＣ／ＤＣコンバータ３との間には、入力電圧ラインを通じてＤＣ／ＤＣコンバータ３に侵入するノイズや、ＤＣ／ＤＣコンバータ３から入力電圧ラインに重畳するノイズを抑制するためのノイズフィルタ回路41が設けられる。このノイズフィルタ回路41は、入力電圧ラインのそれぞれに挿入接続された巻線42Ａ，42Ｂを共通するコア（図示せず）に巻装したコモンモードチョークコイル42と、このコモンモードチョークコイル42の前後の入力電圧ライン間に接続されるアクロス・ザ・ライン・コンデンサ43，44とからなるパイ（π）形ローパスフィルタにより構成される。このように、本実施例における通信ボードには、ＤＣ／ＤＣコンバータ３や突入電流防止回路７だけでなく、ノイズフィルタ回路41も同一基板内に実装されて、機能の集約化を図っている。
【００２１】
また本実施例では、前記突入電流防止回路７に接続され、ＤＣ/ＤＣコンバータ３の外部からこのＤＣ／ＤＣコンバータ３のオン・オフを制御するオン・オフ制御回路51を備えている。このオン・オフ制御回路51は、ＤＣ／ＤＣコンバータ３のオン・オフ制御端子に接続する外部端子52と、この外部端子52にコレクタが接続され、入力端子２にエミッタが接続される第４のスイッチ素子としてのＮＰＮ型のトランジスタ53と、トランジスタ53のベース・エミッタ間に接続される抵抗55およびコンデンサ56の直列回路と、トランジスタ53のベースに接続する抵抗55およびコンデンサ56の直列回路の一端と前記分圧抵抗25，26の接続点との間に接続するツェナーダイオード57とにより構成され、前記突入電流防止回路７を構成するトランジスタ24がターンオンして、ＦＥＴ９がオン状態となった後で、ツェナーダイオード57を導通状態にしてトランジスタ53のベース電位を上昇させ、外部端子52に入力端子２と同じマイナス電圧を供給するものである。その他、58，59は、ＦＥＴ９のドレイン端子に接続される別の外部端子である。
【００２２】
次に上記構成の作用を述べると、通信ボードをバックボードに差し込むことにより、入力端子１，２間に所定の直流入力電圧が印加され、分圧抵抗11，12を経由して抵抗13およびコンデンサ14に電流が流れ込み、コンデンサ14が充電されて入力端子２を基準とした分圧抵抗12，13の接続点の電位が徐々に上昇する。しかし、コンデンサ14の両端間の充電電圧がツェナーダイオード15のツェナー電圧と、トランジスタ19のベース・エミッタ間電圧の閾値とを合計した値を越えない限り、ツェナーダイオード15はターンオンせず、トランジスタ19はオフ状態のままとなる。そのため、トランジスタ24もオフしたままになって、分圧抵抗25，26の接続点の電位は上昇せず、ＦＥＴ９はオフ状態となる。こうして、コンデンサ14の充電電圧が定めた所定の電圧レベルに達するまでは、抵抗８をバイパスして入力電流を流し、この期間に発生する過大な突入電流を抵抗８で抑制する。
【００２３】
この期間中における入力ヒステリシス回路31は、第３のスイッチ素子であるトランジスタ24がオフしている関係で、分圧抵抗11に対し何も関与しない。すなわち、入力電圧に対する分圧抵抗12，13の電圧レベルは、分圧抵抗11，12，13だけで設定される。また、この期間中におけるオン・オフ制御回路51も、トランジスタ24がオフしていて、入力電圧に対する分圧抵抗25，26の電圧レベルが上昇しない関係で、トランジスタ53はオフ状態を維持している。そのため、入力端子２と外部端子52は切り離された状態にあり、ＤＣ／ＤＣコンバータ３は起動しない。なお、入力ヒステリシス回路31を構成する抵抗36には、逆流防止用のダイオード37が接続されているので、抵抗36およびダイオード37を経由してＦＥＴ９のゲートに電流が流れ込むのを防止でき、過大な突入電流の発生期間においてＦＥＴ９が不意にターンオンすることはない。
【００２４】
やがてコンデンサ14の充電電圧が、ツェナーダイオード15のツェナー電圧とトランジスタ19のベース・エミッタ間電圧の閾値との合計値を越えるようになると、ツェナーダイオード15がターンオンして、トランジスタ19のベース電位が急激に上昇し、トランジスタ19はターンオンする。こうなると、別の分圧抵抗22，23に電流が流れ込むことによりトランジスタ24がターンオンし、入力端子２を基準とした分圧抵抗25，26の接続点の電位も上昇して、ＦＥＴ９がターンオンする。但し、この時点でツェナーダイオード57がターンオンする程には、分圧抵抗25，26の接続点の電位が上昇しておらず、ＦＥＴ９を通して入力電流が流れ得る状態になっても、オン・オフ制御回路51はＤＣ／ＤＣコンバータ３に動作許可信号を供給しない。
【００２５】
その後、ＦＥＴ９のゲート・ソース間に接続されるコンデンサ28を充電しつつ、分圧抵抗25，26の接続点の電位がさらに上昇を続けると、ツェナーダイオード57がターンオンしてトランジスタ53のベースに電流が流れ込み、トランジスタ53がターンオンする。これにより、外部端子52からＤＣ／ＤＣコンバータ３に動作許可信号（ＤＣ−48Ｖ）が供給され、この時点でＤＣ／ＤＣコンバータ３が起動する。つまりオン・オフ制御回路51は、ＦＥＴ９を通して入力電流が流れ得る状態になった後で、初めてＤＣ／ＤＣコンバータ３に動作許可信号を供給するので、突入電流が発生する時間帯を十分過ぎた段階で、安全にＤＣ／ＤＣコンバータ３を起動させることが可能になる。
【００２６】
また、前述の入力ヒステリシス回路31は、トランジスタ24がターンオンした時点で、前記分圧抵抗11に別の抵抗36が並列接続された状態になって、その合成抵抗は分圧抵抗11単独の場合よりも小さくなる。そのため、入力端子１，２間に同じ値の入力電圧が印加されていても、分圧抵抗12，13の接続点の電位は、入力端子２を基準として上昇する。そのため、ＦＥＴ９がターンオンする電圧値にまで入力電圧が低下しても、ＦＥＴ９はターンオフせず、この入力電圧がさらに低下してから、はじめてＦＥＴ９がターンオフするようになる。よって、本実施例における入力ヒステリシス回路31においても、入力電圧が脈動しながら緩やかに変化する場合などに、ＦＥＴ９が頻繁にオン，オフを繰り返すチャタリング現象を確実に防止できる。
【００２７】
また、ＤＣ／ＤＣコンバータ3が起動した後は、突入電流防止回路７の後段にあるノイズフィルタ回路41によって、ＤＣ／ＤＣコンバータ３に侵入するノイズや、ＤＣ／ＤＣコンバータ３から発生するノイズを効果的に抑制できる。具体的には、コモンモードチョークコイル42によってコモンモードノイズを除去すると共に、アクロス・ザ・ライン・コンデンサ43，44によってノーマルモードノイズを除去する。なお、ノイズフィルタ回路41の内部構成は実施例中のものに限定されず、例えばノーマルモードチョークコイルやライン・バイパス・コンデンサに変更若しくは追加してもよい。
【００２８】
以上のように、入力電圧ラインに突入電流抑制用抵抗８と、オン時に前記突入電流抑制用抵抗を短絡する第１のスイッチ素子（ＦＥＴ９）との並列回路を挿入接続し、前記入力電圧が印加されたときに、この入力電圧を分圧抵抗11，12，13により分圧して得た電圧をコンデンサ14に充電し、このコンデンサ14の充電電圧が所定の電圧レベルに達するまでは、第２のスイッチ素子（トランジスタ19）をオフにし、第３のスイッチ素子（トランジスタ24）をオフにしてＦＥＴ９をオンさせないようにし、コンデンサ14の充電電圧が前記電圧レベルに達したら、トランジスタ19をターンオンして、トランジスタ24をオンしてＦＥＴ９にオン信号を供給するように構成すると共に、入力電圧がＦＥＴ９のターンオン時よりも低い電圧値で、このＦＥＴ９がターンオフするように、トランジスタ19がターンオンしたら、分圧抵抗11，12，13に別の抵抗36を並列接続する入力ヒステリシス回路31を備えた突入電流防止回路において、本実施例の入力ヒステリシス回路31は、トランジスタ24と抵抗36との直列回路を分圧抵抗11に並列接続している。
【００２９】
この場合、コンデンサ14の充電電圧の上昇に伴い、トランジスタ24がオンすると、分圧抵抗11に別の抵抗36が並列接続され、ＦＥＴ９がターンオフする入力電圧のレベルを、ＦＥＴ９がターンオンするときよりも低く切替えることができる。これにより、ＦＥＴ９のチャタリング現象を防止できる。また入力ヒステリシス回路31は、入力電圧ラインからＦＥＴ９にオン信号を供給または遮断するためのトランジスタ24を、その構成要素の一部として兼用しているため、入力ヒステリシス回路31の内部で図２に示すような独自のスイッチ素子34や、これに付随する抵抗32，33は不要になり、従来に比べて部品点数の削減を図ることが可能になる。
【００３０】
また本実施例においては、各種負荷に動作電圧を供給するＤＣ／ＤＣコンバータ３と共に、突入電流防止回路７とノイズフィルタ回路41を通信ボードに組み合わせてワンパッケージ化していることから、突入電流防止機能とノイズフィルタ機能を備えた通信ボードの提供が可能になり、同一ボード上での機能の集約化を図ることができる。
【００３１】
尚、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で適宜変更が可能である。例えば、トランジスタ19，24および53はＦＥＴなどの他のスイッチ素子への変更が可能であり、ＦＥＴ９もトランジスタなどの他のスイッチ素子への変更が可能である。また分圧抵抗11，12，13の個数なども、実施例中のものに限定されない。
【００３２】
【発明の効果】
請求項１の発明によれば、第１のスイッチ素子のチャタリング現象を防止しつつも、部品点数の削減を図って回路構成を簡略化できる突入電流防止回路を提供できる。
【図面の簡単な説明】
【図１】本実施例における突入電流防止回路の一例を示す回路図である。
【図２】従来の突入電流防止回路の一例を示す回路図である。
【符号の説明】
８突入電流抑制用抵抗
９ＦＥＴ（第１のスイッチ素子）
11，12，13 分圧抵抗
14 コンデンサ
19 トランジスタ（第２のスイッチ素子）
24 トランジスタ（第３のスイッチ素子）
31 入力ヒステリシス回路
36 抵抗[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an inrush current prevention circuit used for a communication board or the like to be hot-swapped.
[0002]
[Prior art]
Generally, a communication board built in a communication device or the like incorporates, for example, a DC / DC converter that operates with an input voltage of DC48V, and supplies a stable output voltage from the DC / DC converter to various loads. are doing. During maintenance of the communication board, so-called hot-swapping of the communication board is usually performed while the input voltage is supplied from the backboard side.
[0003]
However, the DC / DC converter has a built-in smoothing capacitor, and an excessive rush current flows instantaneously in order to charge the smoothing capacitor during hot-swap. Such an inrush current burns a connector connecting the backboard and the communication board, or causes an instantaneous decrease in the input voltage supplied from the backboard.
[0004]
In order to cope with such a problem, for example, Patent Document 1 discloses a current detection resistor for detecting a current from a DC input power supply on a backboard side to a power supply device, and a current detection resistor connected in parallel with the current detection resistor to be able to short-circuit the current detection resistor. When it is detected that the voltage drop at the current detection resistor is equal to or higher than a certain value, an inrush current prevention circuit that allows an inrush current to flow through the current detection resistor for a certain period of time when the FET is off is provided. Proposed.
[0005]
FIG. 2 shows a circuit configuration of such a conventional inrush current prevention circuit. Referring to FIG. 1, reference numerals 1 and 2 denote input terminals to which an input voltage from a back board (not shown) is applied, and 3 denotes a DC / DC converter mounted on a communication board. A DC input voltage of -48 V is applied to the other input terminal 2 as a reference potential through the output terminals 5 and 6 to the input side of the DC / DC converter 3. Reference numeral 7 denotes an inrush current prevention circuit at a stage preceding the DC / DC converter 3, which is a resistor 8 for suppressing inrush current and a first switch element for enabling the resistor 8 to be short-circuited, as in Patent Document 1. A parallel circuit with the FET 9 is inserted and connected to an input voltage line from the input terminal 2 to the DC / DC converter. However, the resistor 8 here does not have a function of detecting the rush current itself, and controls the ON / OFF of the FET 9 by an alternative circuit described below.
[0006]
An input voltage detection circuit composed of a series circuit of voltage dividing resistors 11, 12, and 13 is connected between the input terminals 1 and 2. A capacitor 14 is connected between both ends of a voltage dividing resistor 13 having the other end connected to the input terminal 2, and a series circuit of a Zener diode 15 and a resistor 16 is connected between both ends of the capacitor 14. . Reference numeral 17 denotes an adjustment terminal for externally adjusting the time constant of the resistor 13 and the capacitor 14. The connection point between the Zener diode 15 and the resistor 16 is connected to the base of an NPN transistor 19, which is a second switch element. The emitter of the transistor 19 is connected to the input terminal 2, while another series circuit including voltage dividing resistors 22 and 23 is connected between the input terminal 1 and the collector of the transistor 19.
[0007]
The connection point of the voltage dividing resistors 22 and 23 is connected to the base of a PNP transistor 24 which is a third switch element. The emitter of the transistor 24 is connected to the input terminal 1, while a series circuit including further voltage dividing resistors 25 and 26 is connected between the collector of the transistor 24 and the input terminal 2. A Zener diode 27 and a capacitor 28 are respectively connected in parallel between both ends of a resistor 26 having the other end connected to the input terminal 2, and a connection point of the voltage dividing resistors 25 and 26 is connected to the gate of the FET 9. You. With the above configuration, the FET 9 is turned on and off according to the level of the input voltage applied between the input terminals 1 and 2.
[0008]
An input hysteresis circuit 31 intentionally changes the level of the input voltage at which the FET 9 turns on and the level of the input voltage at which the FET 9 turns off. The input hysteresis circuit 31 is a PNP-type hysteresis switch element for connecting a base to a connection point between the resistors 32 and 33 and a series circuit of resistors 32 and 33 connected between both ends of the voltage dividing resistors 22 and 23. The transistor 34 comprises a transistor 34 and a resistor 36 having one end connected to the collector of the transistor 34 and the other end connected to the connection point between the voltage dividing resistors 11 and 12, and the emitter of the transistor 34 is connected to the input terminal 1.
[0009]
The operation of the above configuration will be described. When a predetermined DC input voltage is applied between the input terminals 1 and 2 by inserting the communication board into the backboard, the resistors 13 and 12 are connected via the voltage dividing resistors 11 and 12. A current flows into the capacitor 14, and the capacitor 14 is charged, so that the potential between both ends of the capacitor 14, that is, the connection point of the voltage dividing resistors 12, 13 with respect to the input terminal 2 gradually increases. However, since the Zener diode 15 is connected between the connection point of the voltage dividing resistors 12 and 13 and the transistor 19, the charging voltage between both ends of the capacitor 14 becomes equal to the Zener voltage of the Zener diode 15 (for example, 6.2 V). As long as the sum does not exceed the sum of the threshold value (for example, 0.8 V) of the base-emitter voltage of the transistor 19, the Zener diode 15 does not turn on and the transistor 19 remains off. Therefore, the transistor 24 remains off, the potential at the connection point of the voltage dividing resistors 25 and 26 does not rise, and the FET 9 is turned off. Thus, immediately after the communication board is inserted into the backboard, the input current flows by bypassing the resistor 8 until the charging voltage of the capacitor 14 reaches a predetermined voltage level determined by the Zener diode 15 and the transistor 19. The excessive rush current generated during this period can be suppressed by the resistor 8.
[0010]
Eventually, the capacitor 14 is gradually charged, and when the charged voltage of the capacitor 14 exceeds the sum of the Zener voltage of the Zener diode 15 and the threshold value of the base-emitter voltage of the transistor 19, the Zener diode 15 When the transistor 19 is turned on, the base potential of the transistor 19 sharply increases, and the transistor 19 is turned on. In this case, the current flows into the other voltage dividing resistors 22 and 23, so that the transistor 24 is turned on, the potential of the connection point of the voltage dividing resistors 25 and 26 with reference to the input terminal 2 is also increased, and the FET 9 is turned on. . After the occurrence period of the inrush current has passed, the input current flows through the FET 9 to prevent power loss due to the resistor 8.
[0011]
When the transistor 19 is turned on, current starts to flow not only in the voltage dividing resistors 22 and 23 but also in the resistors 32 and 33, and the transistor 34 is turned on. In this case, another resistor 36 is connected in parallel to the voltage dividing resistor 11, and the combined resistance becomes smaller than that of the case where the voltage dividing resistor 11 is used alone. The potential at the connection point between the voltage dividing resistors 12 and 13 changes with respect to the voltage. Therefore, the input voltage at which the transistor 19 and thus the FET 9 is turned on and the input voltage at which the transistor 19 and thus the FET 9 are turned off are naturally at different levels. It is possible to prevent a so-called chattering phenomenon that repeatedly turns off.
[0012]
[Patent Document 1]
JP-A-9-91046
[Problems to be solved by the invention]
As described above, the inrush current prevention circuit 7 having the above-described configuration includes a parallel circuit of the inrush current suppression resistor 8 on the input voltage line and the FET 9 that is the first switch element that short-circuits the inrush current suppression resistor 8 when turned on. When the input voltage is applied, the capacitor 14 is charged with a voltage obtained by dividing the input voltage by the voltage dividing resistors 11, 12, and 13 when the input voltage is applied. Until the level reaches the level, the transistor 19 serving as the second switch element is turned off, the transistor 24 serving as the third switch element is turned off, and a signal (on signal) for turning on the FET 9 is not sent. When the charging voltage reaches the voltage level, the transistor 19 is turned on, the transistor 24 is turned on, and an ON signal is supplied to the FET 9. When the transistor 19 is turned on so that the input voltage is a voltage value lower than the turn-on time of the FET 9 and the FET 9 is turned off, the input hysteresis circuit 31 connecting another resistor 36 to the voltage dividing resistor 11 in parallel is turned on. Have.
[0014]
However, the input hysteresis circuit 31 here requires a transistor 34 which is a switch element different from the transistors 19 and 24, and also requires resistors 32 and 33 for supplying a predetermined base current of the transistor 34. In particular, there is a need for a reduction in the number of components in a communication board in which the inrush current prevention circuit 7 needs to be miniaturized.
[0015]
SUMMARY OF THE INVENTION In view of the above problems, an object of the present invention is to provide an inrush current prevention circuit that can reduce the number of components and simplify the circuit configuration while preventing chattering of the first switch element.
[0016]
[Means for Solving the Problems]
In order to achieve the above object, an inrush current prevention circuit according to claim 1 of the present invention includes a resistor for suppressing an inrush current on an input voltage line and a first switch element for short-circuiting the resistor for inrush current when turned on. A parallel circuit is inserted and connected, and when the input voltage is applied, a voltage obtained by dividing the input voltage by a voltage-dividing resistor is charged to a capacitor. Until the charged voltage of the capacitor reaches a predetermined voltage level. Turns off the second switch element, turns off the third switch element so as not to send an on signal to the first switch, and when the charging voltage of the capacitor reaches the voltage level, the second switch element turns off the second switch element. Is turned on to turn on the third switch element to supply an on signal to the first switch element. When the second switch element is turned on so that the first switch element is turned off at a voltage value lower than when the switch element is turned on, an input hysteresis circuit for connecting another resistor in parallel with the voltage dividing resistor is provided. In the inrush current prevention circuit provided, the input hysteresis circuit is configured by connecting a series circuit of the third switch element and the resistor in parallel to the voltage dividing resistor.
[0017]
According to the above configuration, when the third switch is turned on as the charging voltage of the capacitor rises, another resistor is connected in parallel to the voltage dividing resistor, and the level of the input voltage at which the first switch element is turned off is changed to the first voltage. The switching can be made lower than when the switching element is turned on. Thereby, the chattering phenomenon of the first switch element can be prevented. In addition, the input hysteresis circuit also uses the third switch element for supplying or blocking the ON signal from the input voltage line to the first switch element as a part of its constituent elements. This switching element is unnecessary, and the number of components can be reduced as compared with the related art.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an inrush current prevention circuit according to the present invention will be described in detail with reference to FIG. Components having the same configuration as the conventional circuit of FIG. 2 are denoted by the same reference numerals, and description thereof will be omitted.
[0019]
In FIG. 1 showing the overall configuration of the circuit, the input hysteresis circuit 31 in the present embodiment also uses the transistor 24 as the third switch element as a part of its component. That is, a series circuit including the transistor 24, the diode 37 as a backflow prevention element for preventing a gate voltage of the FET 9 from rising when an input voltage is applied, and the resistor 36 has one end thereof. The input hysteresis circuit 31 for preventing the chattering phenomenon of the FET 9 is connected to both ends of the voltage dividing resistor 11 connected to the input terminal 1 of FIG.
[0020]
In addition, in this embodiment, various additional circuits are provided. Between the rush current prevention circuit 7 and the DC / DC converter 3, noise to enter the DC / DC converter 3 through the input voltage line and noise superimposed on the input voltage line from the DC / DC converter 3 are suppressed. The noise filter circuit 41 is provided. The noise filter circuit 41 includes a common mode choke coil 42 in which windings 42A and 42B inserted and connected to respective input voltage lines are wound around a common core (not shown). And a pi (π) type low-pass filter composed of the across-the-line capacitors 43 and 44 connected between the input voltage lines. As described above, in the communication board according to the present embodiment, not only the DC / DC converter 3 and the inrush current prevention circuit 7 but also the noise filter circuit 41 are mounted on the same substrate to achieve the integration of functions.
[0021]
In this embodiment, an on / off control circuit 51 is connected to the inrush current prevention circuit 7 and controls on / off of the DC / DC converter 3 from outside the DC / DC converter 3. The ON / OFF control circuit 51 includes a fourth terminal 52 connected to the ON / OFF control terminal of the DC / DC converter 3, a collector connected to the external terminal 52, and an emitter connected to the input terminal 2. An NPN transistor 53 as a switch element, a series circuit of a resistor 55 and a capacitor 56 connected between the base and the emitter of the transistor 53, and one end of a series circuit of the resistor 55 and the capacitor 56 connected to the base of the transistor 53. After the transistor 24 constituting the inrush current prevention circuit 7 is turned on by the Zener diode 57 connected between the connection point of the voltage dividing resistors 25 and 26 and the FET 9 is turned on, Turns on the Zener diode 57 to increase the base potential of the transistor 53 and supply the same negative voltage to the input terminal 2 to the external terminal 52 It is. In addition, 58 and 59 are other external terminals connected to the drain terminal of the FET 9.
[0022]
Next, the operation of the above configuration will be described. By inserting the communication board into the back board, a predetermined DC input voltage is applied between the input terminals 1 and 2, and the resistor 13 and the capacitor are connected via the voltage dividing resistors 11 and 12. The current flows into the capacitor 14, the capacitor 14 is charged, and the potential at the connection point of the voltage dividing resistors 12, 13 with respect to the input terminal 2 gradually increases. However, unless the charging voltage across the capacitor 14 exceeds the sum of the Zener voltage of the Zener diode 15 and the threshold value of the base-emitter voltage of the transistor 19, the Zener diode 15 does not turn on, and the transistor 19 It remains off. Therefore, the transistor 24 remains off, the potential at the connection point of the voltage dividing resistors 25 and 26 does not rise, and the FET 9 is turned off. In this manner, until the charging voltage of the capacitor 14 reaches the predetermined voltage level, the input current flows by bypassing the resistor 8, and the excessive rush current generated during this period is suppressed by the resistor 8.
[0023]
During this period, the input hysteresis circuit 31 has nothing to do with the voltage dividing resistor 11 because the transistor 24 as the third switch element is off. That is, the voltage level of the voltage dividing resistors 12 and 13 with respect to the input voltage is set only by the voltage dividing resistors 11, 12 and 13. In addition, in the on / off control circuit 51 during this period, the transistor 53 maintains the off state because the transistor 24 is off and the voltage level of the voltage dividing resistors 25 and 26 with respect to the input voltage does not increase. . Therefore, the input terminal 2 and the external terminal 52 are disconnected, and the DC / DC converter 3 does not start. Note that a diode 37 for preventing backflow is connected to the resistor 36 constituting the input hysteresis circuit 31, so that current can be prevented from flowing into the gate of the FET 9 via the resistor 36 and the diode 37. The FET 9 does not turn on unexpectedly during the period of occurrence of the inrush current.
[0024]
Eventually, when the charged voltage of the capacitor 14 exceeds the sum of the Zener voltage of the Zener diode 15 and the threshold value of the voltage between the base and the emitter of the transistor 19, the Zener diode 15 turns on and the base potential of the transistor 19 sharply increases. And the transistor 19 is turned on. In this case, the current flows into the other voltage dividing resistors 22 and 23, so that the transistor 24 is turned on, the potential of the connection point of the voltage dividing resistors 25 and 26 with reference to the input terminal 2 is also increased, and the FET 9 is turned on. . However, at this point, the potential at the connection point of the voltage dividing resistors 25 and 26 has not risen enough to turn on the Zener diode 57, and even if the input current can flow through the FET 9, the on / off control is performed. The circuit 51 does not supply an operation permission signal to the DC / DC converter 3.
[0025]
Thereafter, while the capacitor 28 connected between the gate and the source of the FET 9 is charged and the potential at the connection point of the voltage dividing resistors 25 and 26 further increases, the Zener diode 57 is turned on and the current flows to the base of the transistor 53. Flows, and the transistor 53 is turned on. As a result, an operation permission signal (-48 V DC) is supplied from the external terminal 52 to the DC / DC converter 3, and the DC / DC converter 3 is activated at this time. In other words, the ON / OFF control circuit 51 supplies the operation permission signal to the DC / DC converter 3 for the first time after the input current can flow through the FET 9, so that the ON / OFF control circuit 51 has sufficiently passed the time period during which the rush current occurs. Thus, the DC / DC converter 3 can be started safely.
[0026]
When the transistor 24 is turned on, the input hysteresis circuit 31 is in a state in which another resistor 36 is connected in parallel to the voltage dividing resistor 11, and the combined resistance of the input hysteresis circuit 31 is greater than that of the case where the voltage dividing resistor 11 is used alone. Is also smaller. Therefore, even if an input voltage of the same value is applied between the input terminals 1 and 2, the potential at the connection point of the voltage dividing resistors 12 and 13 rises with respect to the input terminal 2. Therefore, even if the input voltage decreases to a voltage value at which the FET 9 turns on, the FET 9 does not turn off, and the FET 9 turns off only after the input voltage further decreases. Therefore, also in the input hysteresis circuit 31 in the present embodiment, the chattering phenomenon in which the FET 9 repeatedly turns on and off frequently can be reliably prevented when the input voltage changes slowly while pulsating.
[0027]
Further, after the DC / DC converter 3 is started, the noise filter circuit 41 provided at the subsequent stage of the inrush current prevention circuit 7 reduces the noise entering the DC / DC converter 3 and the noise generated from the DC / DC converter 3. Can be suppressed. More specifically, common mode noise is removed by the common mode choke coil 42 and normal mode noise is removed by the across-the-line capacitors 43 and 44. Note that the internal configuration of the noise filter circuit 41 is not limited to that in the embodiment, and may be changed or added to, for example, a normal mode choke coil or a line bypass capacitor.
[0028]
As described above, a parallel circuit of the inrush current suppressing resistor 8 and the first switch element (FET 9) for short-circuiting the inrush current suppressing resistor when turned on is inserted and connected to the input voltage line, and the input voltage is applied. Then, the voltage obtained by dividing the input voltage by the voltage dividing resistors 11, 12, and 13 is charged in the capacitor 14. The second voltage is maintained until the charged voltage of the capacitor 14 reaches a predetermined voltage level. The switch element (transistor 19) is turned off, the third switch element (transistor 24) is turned off so that the FET 9 is not turned on, and when the charging voltage of the capacitor 14 reaches the voltage level, the transistor 19 is turned on. The transistor 24 is turned on to supply an on signal to the FET 9, and the input voltage is lower than that at the time when the FET 9 is turned on. When the transistor 19 is turned on so that the transistor 19 is turned on, the input hysteresis circuit 31 of the present embodiment is provided with an input hysteresis circuit 31 including an input hysteresis circuit 31 in which another resistor 36 is connected in parallel with the voltage dividing resistors 11, 12, and 13. A series circuit of the transistor 24 and the resistor 36 is connected in parallel to the voltage dividing resistor 11.
[0029]
In this case, when the transistor 24 is turned on as the charging voltage of the capacitor 14 rises, another resistor 36 is connected in parallel to the voltage dividing resistor 11, and the level of the input voltage at which the FET 9 turns off becomes higher than when the FET 9 turns on. Can be switched low. Thus, the chattering phenomenon of the FET 9 can be prevented. The input hysteresis circuit 31 also uses the transistor 24 for supplying or cutting off the ON signal from the input voltage line to the FET 9 as a part of its constituent elements. Such a unique switch element 34 and the associated resistors 32 and 33 are not required, and the number of components can be reduced as compared with the related art.
[0030]
Further, in this embodiment, the inrush current prevention circuit 7 and the noise filter circuit 41 are combined with the communication board together with the DC / DC converter 3 for supplying operating voltages to various loads to form a single package. And a communication board having a noise filter function can be provided, and functions can be integrated on the same board.
[0031]
It should be noted that the present invention is not limited to the above embodiment, and can be appropriately changed within the scope of the present invention. For example, the transistors 19, 24, and 53 can be changed to another switch element such as an FET, and the FET 9 can be changed to another switch element such as a transistor. Further, the number of the voltage dividing resistors 11, 12, and 13 are not limited to those in the embodiment.
[0032]
【The invention's effect】
According to the first aspect of the present invention, it is possible to provide an inrush current prevention circuit that can reduce the number of parts and simplify the circuit configuration while preventing the chattering phenomenon of the first switch element.
[Brief description of the drawings]
FIG. 1 is a circuit diagram illustrating an example of an inrush current prevention circuit according to an embodiment.
FIG. 2 is a circuit diagram showing an example of a conventional inrush current prevention circuit.
[Explanation of symbols]
8 Inrush current suppressing resistor 9 FET (first switch element)
11, 12, 13 voltage divider resistor
14 Capacitor
19 Transistor (second switch element)
24 Transistor (third switch element)
31 Input hysteresis circuit
36 Resistance

Claims

A parallel circuit of an inrush current suppressing resistor and a first switch element for short-circuiting the inrush current suppressing resistor when turned on is inserted and connected to the input voltage line,
When the input voltage is applied, a voltage obtained by dividing the input voltage by a voltage-dividing resistor is charged to a capacitor, and the second switch element is charged until the charged voltage of the capacitor reaches a predetermined voltage level. And turning off the third switch element so as not to send an on signal to the first switch;
When the charging voltage of the capacitor reaches the voltage level, the second switch element is turned on, the third switch element is turned on, and an on signal is supplied to the first switch element. Along with
When the second switch element is turned on so that the input voltage is lower than the turn-on time of the first switch element and the first switch element is turned off, another resistance is added to the voltage dividing resistor. Inrush current prevention circuit with an input hysteresis circuit that connects
The inrush current prevention circuit, wherein the input hysteresis circuit is configured by connecting a series circuit of the third switch element and the resistor in parallel with the voltage dividing resistor.