JP5280291B2 - Organic EL active matrix driving method, driving circuit, and display device - Google Patents
Organic EL active matrix driving method, driving circuit, and display device Download PDFInfo
- Publication number
- JP5280291B2 JP5280291B2 JP2009109213A JP2009109213A JP5280291B2 JP 5280291 B2 JP5280291 B2 JP 5280291B2 JP 2009109213 A JP2009109213 A JP 2009109213A JP 2009109213 A JP2009109213 A JP 2009109213A JP 5280291 B2 JP5280291 B2 JP 5280291B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- block
- display device
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、有機ELアクティブマトリックスの駆動方法、駆動回路および表示装置に関し、より詳細には、有機または無機エレクトロルミネッセンス(EL)素子などを用いたEL表示パネル(表示装置)などの自発光表示パネル(表示装置)の駆動方法、駆動回路および表示装置に関する。 The present invention relates to an organic EL active matrix driving method, a driving circuit, and a display device, and more specifically, a self-luminous display panel such as an EL display panel (display device) using an organic or inorganic electroluminescence (EL) element. The present invention relates to a (display device) driving method, a driving circuit, and a display device.
電気光学変換物質として有機エレクトロルミネッセンス(EL)材料あるいは無機EL材料を用いたアクティブマトリクス型の画像表示装置は、画素に書き込まれる電流に応じて発光輝度が変化する。EL表示パネルは各画素に発光素子を有する自発光型である。EL表示パネルは、液晶表示パネルに比べて画像の視認性が高い、発光効率が高い、バックライトが不要、応答速度が速い等の利点を有する。 In an active matrix image display device using an organic electroluminescence (EL) material or an inorganic EL material as an electro-optic conversion substance, light emission luminance changes according to a current written to a pixel. The EL display panel is a self-luminous type having a light emitting element in each pixel. The EL display panel has advantages such as higher image visibility, higher light emission efficiency, no backlight, and faster response speed than the liquid crystal display panel.
図18に、従来のアクティブマトリクス方式の有機EL表示パネルにおける、1画素の等価回路を示す。画素回路10は発光素子である有機EL素子11、第1のトランジスタ(駆動用TFT:Thin Film Transistor)12、第2のトランジスタ(スイッチング用TFT:Thin Film Transistor)13および蓄積容量C14からなる。
FIG. 18 shows an equivalent circuit of one pixel in a conventional active matrix type organic EL display panel. The
この画素回路10を駆動するソ−スドライバ17は、電圧の強弱で示された映像(階調信号)出力し、液晶表示パネルを駆動するドライバ回路と構成が類似する。ソ−スドライバ17から、映像(階調)信号としての電圧信号がソース信号線15に印加される。印加された電圧信号が画素回路10に印加されC14に保持される。このコンデンサC14保持された電圧に応じた電流Idが流れ、有機EL素子11が所定の輝度で発光する。
The
尚、ゲートドライバ18は、この映像(階調)信号を1行単位で記憶するためにあり、具体的には、各行のTFT13を順番にonしていく。
The
有機EL表示パネルは、低温ポリシリコン、またはアモルファスTFTを用いてパネルを構成する。しかし、有機EL素子は、これらのTFTの特性にバラツキがあると、表示(輝度)ムラが発生する。 The organic EL display panel is configured by using low-temperature polysilicon or amorphous TFT. However, when the characteristics of these TFTs vary in the organic EL element, display (brightness) unevenness occurs.
特にアモルファスTFTの場合、通電時間に伴い閾値電圧Vthが経時的に上昇変動する。また、同時に有機EL素子の電圧も上昇変動する。これらの変動のために、図19のTFTの基本特性である電流−電圧特性(IV特性:図19では、電流Idを線形表現のために√Idとしている)は、通電時間で閾値電圧Vth(VthiからVthn)と傾斜係数A(Ai〜An)が異なる特性となる。尚、有機EL素子の電圧が変動すると、電源電圧が一定であるためにTFTのドレインとソースとの間の電圧Vdsにも変動がおよぶために駆動電流Idが変わる。これらの変動により、初期の階調電圧Vgiを与えていると、段々に電流が低下し、かつ発光輝度が低下する問題を起こす。 In particular, in the case of an amorphous TFT, the threshold voltage Vth rises and varies with time with the energization time. At the same time, the voltage of the organic EL element also rises and changes. Due to these fluctuations, the current-voltage characteristic (IV characteristic: in FIG. 19, the current Id is set to √Id for linear expression) is a threshold voltage Vth ( Vthi to Vthn) and the slope coefficient A (Ai to An) are different. When the voltage of the organic EL element fluctuates, since the power supply voltage is constant, the voltage Vds between the drain and the source of the TFT also fluctuates, so that the drive current Id changes. Due to these fluctuations, when the initial gradation voltage Vgi is applied, the current gradually decreases and the emission luminance decreases.
この課題解決のために、変動するVthをAD変換などで読み取った後、一時記憶し、表示する階調電圧Vdataに加算し、画素回路10へ補正した表示電圧Vdispを与える方法が開示されている(特許文献1参照)。しかし、この方法では有機EL素子の電圧変動に伴う、駆動電流の変動を抑制することはできない。
In order to solve this problem, a method is disclosed in which after changing Vth is read by AD conversion or the like, it is temporarily stored and added to the gradation voltage Vdata to be displayed, and the corrected display voltage Vdisp is given to the
また、上記したVthと有機EL素子の電圧の経時変動と類似する、画素ごとの特性バラツキを補正する方法が開示されている(特許文献2参照)。しかし、この方法では、常に変動してく特性の補償には、表示動作を一旦停止し、補正動作を実行する必要があるという問題があり、実用的ではない。 Further, there is disclosed a method for correcting the characteristic variation for each pixel, which is similar to the above-described temporal variation of the voltage of Vth and the organic EL element (see Patent Document 2). However, in this method, there is a problem that it is necessary to temporarily stop the display operation and execute the correction operation in order to compensate for the characteristic that is constantly fluctuating, and is not practical.
このような問題から、電流−電圧測定が通常の表示処理に影響を低減するために、電流−電圧測定を電源がオンからオフに遷移したと判断したときに行い、電源がオフからオンに遷移したと判断したときには通常の表示処理を行う方法(特許文献3参照)や、電流値の測定を映像信号に存在するブランキング期間に行うことで通常の表示処理への影響を低減する方法がある(特許文献4参照)。 Transition performed when the power supply voltage measurement is judged to have a transition from ON to OFF, ON powered from off - from such problems, current - for voltage measurement to reduce the effect on the normal display processing, the current There is a method of performing a normal display process when it is determined that it has been performed (see Patent Document 3) and a method of reducing the influence on the normal display process by performing a current value measurement during a blanking period existing in the video signal. (See Patent Document 4).
また、第1群の電流値と第2群の電流値とから各画素の電流値を推定することで、測定する電流値を大幅に削減し、電流−電圧測定にかかる時間を短縮することで、通常の表示処理への影響を低減する方法がある(特許文献5参照)。 Further, by estimating the current value of each pixel from the current value of the first group and the current value of the second group, the current value to be measured is greatly reduced, and the time required for current-voltage measurement is shortened. There is a method of reducing the influence on normal display processing (see Patent Document 5).
しかしながら、これらの方法を用いても、表示が開始されるまで非常に時間がかかることや、電流−電圧測定の精度が不十分であるなどの課題があった。 However, even if these methods are used, there are problems such as that it takes a very long time for display to start and that the accuracy of current-voltage measurement is insufficient.
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、アモルファスシリコンTFTと有機EL素子の特性変動を常に補償可能とし、精度の良い電流−電圧測特性の測定と、信頼度の高い画素単位の係数の補間演算を両立可能とする有機ELアクティブマトリックスの駆動方法、駆動回路および表示装置を提供することにある。 The present invention has been made in view of such problems, and the object of the present invention is to make it possible to always compensate for characteristic fluctuations of the amorphous silicon TFT and the organic EL element, and to measure current-voltage measurement characteristics with high accuracy. Another object of the present invention is to provide an organic EL active matrix driving method, a driving circuit, and a display device capable of performing both pixel interpolation coefficient calculations with high reliability.
上記の課題を解決するために、請求項1に記載の発明は、有機ELアクティブマトリックスの駆動方法であって、有機EL素子とアモルファスSi−TFTを有して、マトリックスを形成した表示装置において、前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割するステップと、前記分割したブロック毎の第1の電流−電圧特性を順に測定する第1の測定するステップと、前記第1の測定するステップから所定の時間間隔を置いて、前記分割したブロック毎の第2の電流−電圧特性を順に測定する第2の測定するステップと、前記第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正するステップと、を有し、前記補正するステップは、前記第1および第2の電流−電圧特性から電流の平方根と電圧との関係を表す第1および第2の1次式を算出し、前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を補正するステップと、列方向および行方向のうち一方に隣接する中心画素間の傾斜係数およびオフセットの第1の差分を前記一方に配列された前記中心画素間の画素の傾斜係数およびオフセットに比例配分し、縦方向および横方向のうち他方に隣接する前記中心画素および前記第1の差分を比例配分された画素間の傾斜係数およびオフセットの第2の差分を前記他方に配列された前記中心画素および前記第1の差分を比例配分された画素間の画素の傾斜係数およびオフセットに比例配分して、画素毎に前記第1および第2の1次式の傾斜係数およびオフセットを補正するステップと、前記補正された前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を画素毎に補正するステップと、を含むことを特徴とする。
In order to solve the above-mentioned problem, the invention described in
請求項2に記載の発明は、有機ELアクティブマトリックスの駆動方法であって、有機EL素子とアモルファスSi−TFTを有して、マトリックスを形成した表示装置において、
前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割するステップと、前記分割したブロック毎の第1の電流−電圧特性を順に測定する第1の測定するステップと、前記第1の測定するステップから所定の時間間隔を置いて、前記分割したブロック毎の第2の電流−電圧特性を順に測定する第2の測定するステップと、前記第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正するステップと、を有し、前記補正するステップは、前記第1および第2の電流−電圧特性から電流の平方根と電圧との関係を表す第1および第2の1次式を算出し、前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を補正するステップと、前記ブロックは、縦および横方向のいずれか又は両方に隣接するブロックと半分重なる領域を持ち、前記ブロックには各画素に中心からの距離に比例した所定の重み係数が割り当てられ、前記ブロックの重なった領域内の画素毎の前記第1および第2の1次式の傾斜係数およびオフセットを、前記ブロック毎の前記第1および第2の1次式の傾斜係数およびオフセットを前記ブロックの画素毎に割り当てられてられた重み係数の割合で足し合わせたものとするステップと、前記補間された第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を画素毎に補正するステップと、を含むことを特徴とする。
The invention according to
Dividing the screen of the display device into m × n (m, n: a positive integer) in units of a block of a predetermined number of pixels, and a first current-voltage characteristic for each of the divided blocks. A first measuring step for measuring in order, and a second measuring step for sequentially measuring a second current-voltage characteristic for each of the divided blocks at a predetermined time interval from the first measuring step. And a gradation voltage signal, which is display data for providing a predetermined gradation current signal based on the first current-voltage characteristic, from the gradation voltage signal based on the second current-voltage characteristic. Correcting the grayscale voltage signal from the first and second current-voltage characteristics so as to provide the grayscale current signal, wherein the correcting step includes the steps of: From the current-voltage characteristics A step of calculating a first and second linear equation representing the relationship between the square root of the voltage, to correct the gradation voltage signal using the first and second primary type inclination coefficient and offset of The block has a region that overlaps with a block adjacent to one or both of the vertical and horizontal directions, and each block is assigned a predetermined weighting factor proportional to the distance from the center. The slope coefficient and offset of the first and second linear expressions for each pixel in the overlapped area, and the slope coefficient and offset of the first and second linear expressions for each block for each pixel of the block. And adding the ratio of the weighting factors assigned to the grayscale voltage signal using the interpolated slope coefficients and offsets of the first and second linear equations. Correcting the signal for each pixel .
請求項3に記載の発明は、請求項1又は2に記載の有機ELアクティブマトリックスの駆動方法において、前記測定するステップが、ソースドライバとゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み、前記ブロック毎の電流−電圧特性を測定するステップを含むことを特徴とする。 According to a third aspect of the present invention, in the method for driving an organic EL active matrix according to the first or second aspect , the measuring step includes controlling the source driver and the gate driver in an integrated manner so that an arbitrary pixel of the display device is obtained. A voltage is simultaneously written to the group, and a current-voltage characteristic for each block is measured.
請求項4に記載の発明は、請求項1乃至3のいずれかに記載の有機ELアクティブマトリックスの駆動方法において、前記測定するステップが、前記表示装置を前面off(黒表示)した後、ブロック毎の電流−電圧特性を3点以上測定するステップを含み、前記補正するステップが、前記1次式の傾斜係数とオフセットを算出して記憶装置に保存するステップを含むことを特徴とする。 According to a fourth aspect of the present invention, in the organic EL active matrix driving method according to any one of the first to third aspects of the present invention, the step of measuring is performed for each block after the display device is turned off (black display). Measuring at least three current-voltage characteristics, and the step of correcting includes calculating a slope coefficient and an offset of the linear equation and storing them in a storage device.
請求項5に記載の発明は、請求項1乃至4のいずれかに記載の有機ELアクティブマトリックスの駆動方法において、前記表示装置が通常の表示処理を行わない期間である電源投入時又は遮断時に前記測定するステップを実施することを特徴とする。 According to a fifth aspect of the present invention, in the organic EL active matrix driving method according to any one of the first to fourth aspects, the power supply is turned on or off when the display device does not perform normal display processing. The step of measuring is performed.
請求項6に記載の発明は、請求項1乃至4のいずれかに記載の有機ELアクティブマトリックスの駆動方法において、前記表示装置の表示周期となる1画面毎に表示を停止する期間を1行又は1水平時間以上設け、1つのブロックの電流−電圧特性の測定を前記表示停止期間に行うことを特徴とする。 According to a sixth aspect of the present invention, in the organic EL active matrix driving method according to any one of the first to fourth aspects, a period during which display is stopped for each screen that is a display cycle of the display device is set to one row or One horizontal time or more is provided, and current-voltage characteristics of one block are measured during the display stop period.
請求項7に記載の発明は、請求項1乃至4のいずれかに記載の有機ELアクティブマトリックスの駆動方法において、前記表示装置の表示周期となる1画面毎に表示を停止する所定の期間を設け、1つのブロックの電流−電圧特性の測定を複数周期にわたって前記表示停止期間に行うことを特徴とする。 According to a seventh aspect of the present invention, in the method for driving an organic EL active matrix according to any one of the first to fourth aspects, a predetermined period for stopping display is provided for each screen that is a display cycle of the display device. The measurement of the current-voltage characteristic of one block is performed during the display stop period over a plurality of cycles.
請求項8に記載の発明は、有機EL素子とアモルファスSi−TFTを有して、マトリックスを形成した表示装置を駆動する有機ELアクティブマトリックスの駆動回路であって、前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割し、前記分割したブロック毎の電流−電圧特性を順に測定する電流−電圧測定回路と、前記測定された電流−電圧特性を記憶する補正データ記憶回路と、前記補正データ記憶回路に格納された第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第1の電流−電圧特性から所定の時間間隔を置いて測定された第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正する補正演算器であって、前記第1および第2の電流−電圧特性から電流の平方根と電圧との関係を表す第1および第2の1次式を算出し、前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を補正し、列方向および行方向のうち一方に隣接する中心画素間の傾斜係数およびオフセットの第1の差分を前記一方に配列された前記中心画素間の画素の傾斜係数およびオフセットに比例配分し、縦方向および横方向のうち他方に隣接する前記中心画素および前記第1の差分を比例配分された画素間の傾斜係数およびオフセットの第2の差分を前記他方に配列された前記中心画素および前記第1の差分を比例配分された画素間の画素の傾斜係数およびオフセットに比例配分して、画素毎に前記第1および第2の1次式の傾斜係数およびオフセットを補正する、補正演算器と、前記補正された階調電圧信号に基づいて前記表示装置の列方向を制御するDA変換アレイとを備えたソースドライバ、および前記表示装置の行方向を制御する出力回路を備えたゲートドライバを備え、前記ソースドライバと前記ゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み可能であることを特徴とする。
請求項9に記載の発明は、有機EL素子とアモルファスSi−TFTを有して、マトリックスを形成した表示装置を駆動する有機ELアクティブマトリックスの駆動回路であって、前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割し、前記分割したブロック毎の電流−電圧特性を順に測定する電流−電圧測定回路と、前記測定された電流−電圧特性を記憶する補正データ記憶回路と、前記補正データ記憶回路に格納された第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第1の電流−電圧特性から所定の時間間隔を置いて測定された第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正する補正演算器であって、前記第1および第2の電流−電圧特性から電流の平方根と電圧との関係を表す第1および第2の1次式を算出し、前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を補正し、前記ブロックは、縦および横方向のいずれか又は両方に隣接するブロックと半分重なる領域を持ち、前記ブロックには各画素に中心からの距離に比例した所定の重み係数が割り当てられ、前記ブロックの重なった領域内の画素毎の前記第1および第2の1次式の傾斜係数およびオフセットを、前記ブロック毎の前記第1および第2の1次式の傾斜係数およびオフセットを前記ブロックの画素毎に割り当てられてられた重み係数の割合で足し合わせたものとする、補正演算器と、前記補正された階調電圧信号に基づいて前記表示装置の列方向を制御するDA変換アレイとを備えたソースドライバ、および前記表示装置の行方向を制御する出力回路を備えたゲートドライバを備え、前記ソースドライバと前記ゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み可能であることを特徴とする。
The invention according to claim 8 is an organic EL active matrix driving circuit for driving a display device having an organic EL element and an amorphous Si-TFT and forming a matrix, wherein the screen of the display device is a predetermined circuit. A current-voltage measurement circuit that divides a block of a plurality of pixels into m × n (m, n: a positive integer) and measures the current-voltage characteristics of each of the divided blocks in order. A correction data storage circuit for storing the current-voltage characteristics, and a gradation voltage signal which is display data for providing a predetermined gradation current signal based on the first current-voltage characteristics stored in the correction data storage circuit. And applying the predetermined grayscale current signal from the grayscale voltage signal based on a second current-voltage characteristic measured at a predetermined time interval from the first current-voltage characteristic. Serial first and second current - a correction arithmetic unit for correcting the gradation voltage signal from the voltage characteristic, the first and second current - first representing the relationship between the square root and the voltage of the current voltage characteristics The first and second linear equations are calculated, the grayscale voltage signal is corrected using the slope coefficients and offsets of the first and second linear equations, and adjacent to one of the column direction and the row direction. The central pixel adjacent to the other of the vertical direction and the horizontal direction is distributed proportionally to the inclination coefficient and the offset of the pixel between the central pixels arranged in one of the first difference between the central pixel and the inclination coefficient between the central pixels And the slope of the pixel between the center pixel arranged on the other side and the pixel on which the first difference is proportionally distributed, and the second difference of the slope coefficient and offset between the pixels to which the first difference is proportionally distributed Coefficient and A correction calculator that corrects the slope coefficients and offsets of the first and second linear equations for each pixel by proportionally allocating to the offset; and a column of the display device based on the corrected gradation voltage signal A source driver having a DA conversion array for controlling a direction; and a gate driver having an output circuit for controlling a row direction of the display device, wherein the source driver and the gate driver are integrated and controlled. A voltage can be simultaneously written to any of the pixel groups.
The invention according to claim 9 is an organic EL active matrix driving circuit for driving a display device having an organic EL element and an amorphous Si-TFT and forming a matrix, wherein the screen of the display device is a predetermined circuit. A current-voltage measurement circuit that divides a block of a plurality of pixels into m × n (m, n: a positive integer) and measures the current-voltage characteristics of each of the divided blocks in order. A correction data storage circuit for storing the current-voltage characteristics, and a gradation voltage signal which is display data for providing a predetermined gradation current signal based on the first current-voltage characteristics stored in the correction data storage circuit. And applying the predetermined grayscale current signal from the grayscale voltage signal based on a second current-voltage characteristic measured at a predetermined time interval from the first current-voltage characteristic. A correction arithmetic unit that corrects the gradation voltage signal from the first and second current-voltage characteristics, wherein the first and second current-voltage characteristics represent a relationship between the square root of the current and the voltage. The first and second linear equations are calculated, the gradation voltage signal is corrected using the slope coefficients and offsets of the first and second linear equations, and the block is either in the vertical or horizontal direction. Or a block that overlaps with both adjacent blocks, and each block is assigned a predetermined weighting factor that is proportional to the distance from the center to each block, and the first and each of the pixels in the overlapping region of the block The slope coefficient and offset of the second primary expression are added to the ratio of the weight coefficient assigned to each pixel of the block by the slope coefficient and offset of the first and second primary expressions for each block. Together A source driver comprising a correction computing unit and a DA conversion array for controlling the column direction of the display device based on the corrected gradation voltage signal, and controlling the row direction of the display device And a gate driver having an output circuit for controlling the source driver and the gate driver, and simultaneously writing a voltage to an arbitrary pixel group of the display device.
請求項10に記載の発明は、有機ELアクティブマトリックスの表示装置であって、有機EL素子とアモルファスSi−TFTを有して、マトリックスを形成した表示パネル、前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割し、前記分割したブロック毎の電流−電圧特性を順に測定する電流−電圧測定回路と、前記測定された電流−電圧特性を記憶する補正データ記憶回路と、前記補正データ記憶回路に格納された第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第1の電流−電圧特性から所定の時間間隔を置いて測定された第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正する補正演算器であって、前記第1および第2の電流−電圧特性から電流の平方根と電圧との関係を表す第1および第2の1次式を算出し、前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を補正し、列方向および行方向のうち一方に隣接する中心画素間の傾斜係数およびオフセットの第1の差分を前記一方に配列された前記中心画素間の画素の傾斜係数およびオフセットに比例配分し、縦方向および横方向のうち他方に隣接する前記中心画素および前記第1の差分を比例配分された画素間の傾斜係数およびオフセットの第2の差分を前記他方に配列された前記中心画素および前記第1の差分を比例配分された画素間の画素の傾斜係数およびオフセットに比例配分して、画素毎に前記第1および第2の1次式の傾斜係数およびオフセットを補正する、補正演算器と、前記補正された階調電圧信号に基づいて前記表示装置の列方向を制御するDA変換アレイとを備えたソースドライバ、および前記表示装置の行方向を制御する出力回路を備えたゲートドライバを備え、前記ソースドライバと前記ゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み可能であることを特徴とする。
請求項11に記載の発明は、有機ELアクティブマトリックスの表示装置であって、有機EL素子とアモルファスSi−TFTを有して、マトリックスを形成した表示パネル、前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割し、前記分割したブロック毎の電流−電圧特性を順に測定する電流−電圧測定回路と、前記測定された電流−電圧特性を記憶する補正データ記憶回路と、前記補正データ記憶回路に格納された第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第1の電流−電圧特性から所定の時間間隔を置いて測定された第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正する補正演算器であって、前記第1および第2の電流−電圧特性から電流の平方根と電圧との関係を表す第1および第2の1次式を算出し、前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を補正し、前記ブロックは、縦および横方向のいずれか又は両方に隣接するブロックと半分重なる領域を持ち、前記ブロックには各画素に中心からの距離に比例した所定の重み係数が割り当てられ、前記ブロックの重なった領域内の画素毎の前記第1および第2の1次式の傾斜係数およびオフセットを、前記ブロック毎の前記第1および第2の1次式の傾斜係数およびオフセットを前記ブロックの画素毎に割り当てられてられた重み係数の割合で足し合わせたものとする、補正演算器と、前記補正された階調電圧信号に基づいて前記表示装置の列方向を制御するDA変換アレイとを備えたソースドライバ、および前記表示装置の行方向を制御する出力回路を備えたゲートドライバを備え、前記ソースドライバと前記ゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み可能であることを特徴とする。
The invention according to
The invention according to
本発明によれば、アモルファスシリコンTFTと有機EL素子の特性変動を常に補償可能とし、精度の良いIV特性の測定と、信頼度の高い画素単位の係数の補間演算を両立し、表示装置の機能および性能を損なうことなく、輝度ムラの経時変動を低減する効果がある。 According to the present invention, it is possible to always compensate for the characteristic variation of the amorphous silicon TFT and the organic EL element, and both the measurement of the IV characteristic with high accuracy and the interpolation calculation of the coefficient of the pixel unit with high reliability can be achieved. In addition, there is an effect of reducing variation with time in luminance unevenness without impairing performance.
以下、本発明の実施の形態について、詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail.
(実施形態1)
図1(a)に、本発明の実施形態1に係る有機ELアクティブマトリックス駆動回路図を示す。ソースドライバ17は、マトクックス表示パネル20(表示装置)の中の画素回路に階調電圧を与えるDA変換アレイ29、電流計21、AD変換器23および基準データ源24からなるIV測定回路22、補正データ記憶回路25、補正演算器26、動作切替回路27およびSW28から構成されている。マトリックス表示パネル20の中には、図18に示す画素回路10が複数配置されている。
(Embodiment 1)
FIG. 1A shows an organic EL active matrix drive circuit diagram according to
図1(b)に、ゲートドライバの出力回路の詳細な回路図を示す。表示パネルの行方向を制御するゲートドライバ18は、出力回路41、全ての行を同時にonする全ライン選択回路42および複数の行を同時にonするブロック選択回路43から構成されている。出力回路41は、通常1行毎順にonするシフトレジスタ44の出力信号と、全ての行を同時にonする全ライン選択信号と、複数の行を同時にonするブロック選択信号とを論理和する行数と同数のOR回路45を有している。
FIG. 1B shows a detailed circuit diagram of the output circuit of the gate driver. The
図2に、実施形態1に係る有機ELアクティブマトリックス駆動回路の動作フローを示す。ここには、2つの処理系がある。 FIG. 2 shows an operation flow of the organic EL active matrix driving circuit according to the first embodiment. There are two processing systems here.
一方は通常の表示処理で、外部からの表示データ30、つまり階調信号を受け取り、補正データ記憶回路25を介し、そのデータ値をDA変換器29で対応する階調電圧Vgに変換してマトリックス表示パネル20に与える表示処理系である。
One is a normal display process, which receives
もう一方は、IV測定回路22によるVthおよび有機EL素子の電圧が変動したIV特性を測定するIV測定処理系である。
The other is an IV measurement processing system that measures the IV characteristics in which Vth and the voltage of the organic EL element are varied by the
まず、S201〜S203からなるIV特性の測定の処理系から説明する。 First, an IV characteristic measurement processing system including S201 to S203 will be described.
1度のIV特性の測定では、マトリックス表示パネル20をm×nのブロックに分割し、その内の1ブロックのみを対象とする。すなわち、対象とする1ブロックのみをonにして、残りのブロックは全てoffにする。図1では、マトリックス表示パネル20の左上の1ブロックを測定対象として例示している。この分割は、可能な限り多くするのが望ましいが、測定電流精度および処理時間を勘案して適切な数を選ぶ。
In one IV characteristic measurement, the
S201のIV特性測定は、図3に示すように、1つのブロックで√IdV特性を1次式:√Id=AVg+Biで近似できるように最低3点以上を行う。この例では、電圧Vg1i〜Vg3iを与え、その時の3つの電流(Id1〜Id3)を電流計21で測定し、かつAD変換器23でデジタル値に変換する。これにより基本のIdV特性を知ることができる。
As shown in FIG. 3, the IV characteristic measurement in S201 is performed at least three points so that the √IdV characteristic can be approximated by a linear expression: √Id = AVg + Bi in one block. In this example, voltages Vg1i to Vg3i are given, three currents (Id1 to Id3) at that time are measured by the
尚、図3で示すように通電時間が長くなっていくと、この所定の時間間隔で補正データ記憶回路25に保存したAnとBnを更新する。
但し、時間が経つと、初期の3つの電圧V1i〜V3iでは期待する電流が得られなくなるので、適宜V1n〜V3nに変更する必要ある。これは、IV特性の変動を監視していれば容易である。また、図3に示す電流Id1〜Id3は、特定の決まった電流値である必要はなく、目的とする√IdV特性を1次式:√Id=AVg+Biで近似できる任意の電流値3点であればよい。
As shown in FIG. 3, when the energization time becomes longer, An and Bn stored in the correction
However, since the expected currents cannot be obtained with the initial three voltages V1i to V3i over time, it is necessary to appropriately change to V1n to V3n. This is easy if the variation in IV characteristics is monitored. Further, the currents Id1 to Id3 shown in FIG. 3 do not need to have specific fixed current values, and can be any arbitrary current value that can approximate the target √IdV characteristic by a linear expression: √Id = AVg + Bi. That's fine.
S202では、S201で測定したIdV特性から√IdV特性に変換し、その√IdV特性の1次式を求める。そして、S203で、1次式の係数AnとオフセットBnを補正データ記憶回路25に保存する。
In S202, the IdV characteristic measured in S201 is converted to a √IdV characteristic, and a linear expression of the √IdV characteristic is obtained. In step S203, the coefficient An and the offset Bn of the linear expression are stored in the correction
S201〜S203のIV特性の測定の処理は全ブロックに対して行い、通常の表示処理系に移る。 The IV characteristic measurement process of S201 to S203 is performed for all blocks, and the process proceeds to a normal display processing system.
尚、通電時間が長くなると、1次式は、√Id(ti)=AiVg+Biから、√Id(tn)=AnVg+Biに変わっていくので、S201〜S203の処理を繰り返して補正データ記憶回路25に格納された1次式の係数AnとオフセットBnを更新する。 As the energization time becomes longer, the linear expression changes from √Id (ti) = AiVg + Bi to √Id (tn) = AnVg + Bi. The coefficient An and the offset Bn in the linear expression thus updated are updated.
表示処理系では、S204で階調信号Vgiを受けると、S205で補正演算器26が式(1)を用いて補正階調信号Vgnに変換する。
In the display processing system, when the gradation signal Vgi is received in S204, the
ここで、Aiが初期の√IdVの係数、Anが経時した√IdVの係数、Biが初期閾値電圧Vthi、Bnが経時した閾値電圧Vthnであり、いずれも補正データ記憶回路25に記憶されている値である。
Here, the coefficient of √IdV the Ai coefficients early √IdV, An is time, Bi is the threshold voltage Vthn of the initial threshold voltage Vthi, Bn is with time, have shifted be stored in the correction
次にS206では、DA変換アレイ29で補正階調信号Vgnを電圧Vgnに変換する。
In step S206, the
上記S201〜S206のIV特性の測定と階調信号Vgの補正処理は、マトリックス表示パネル20の全ブロックに対してそれぞれ同様に行われる。各ブロックをon、offする制御は、IV測定回路22が基準データ24を使って選択したブロックのみに電流がながれるように、DA変換器26にデータを与えることで行う。実際のDA変換アレイ26は、画素の数に応じた数がある。
The IV characteristic measurement and the gradation signal Vg correction processing in S201 to S206 are performed in the same manner for all the blocks of the
この結果、図4に示すように閾値電圧Vthおよび有機EL素子の電圧が変動しても、その変動に応じて階調電圧範囲がti〜tnと変化するため、有機EL素子の輝度を調整する階調電流0〜100%は変動しない。従って、経時的な輝度の変動をなくすことができる。 As a result, even if the threshold voltage Vth and the voltage of the organic EL element fluctuate as shown in FIG. 4, the gradation voltage range changes from ti to tn in accordance with the fluctuation, so that the luminance of the organic EL element is adjusted. The gradation current 0 to 100% does not vary. Accordingly, it is possible to eliminate fluctuations in luminance over time.
次にIV特性の測定の時間的な処理について説明する。IV特性の測定に時間を要すと、本来の表示機能、性能が損なわれために、表示に支障のない時間を選ぶ必要がある。IV特性の測定を行うタイミングは、動作切替回路27が判断し、SW28を制御してIV測定回路22側を有効にする。以下、動作切替回路27の処理について説明する。
Next, a temporal process for measuring the IV characteristic will be described. If it takes time to measure the IV characteristics, the original display function and performance are impaired, so it is necessary to select a time that does not hinder display. The timing for measuring the IV characteristics is determined by the
図5は、電源投入時に、例えば1秒間程度、各ブロックのIV特性を順に測定し、係数AとオフセットBを一括して求める例である。図示はしないが、電源遮断前にも同様にIV特性測定処理系を実施することが可能である。 FIG. 5 is an example in which the IV characteristic of each block is measured in order, for example, for about 1 second, and the coefficient A and the offset B are obtained at once when the power is turned on. Although not shown, the IV characteristic measurement processing system can be implemented in the same manner before the power is turned off.
図5の下の方の拡大図はさらに詳しいIV測定のタイミング図である。順に処理を説明する。 The lower enlarged view of FIG. 5 is a more detailed timing diagram of IV measurement. Processing will be described in order.
まず、IV測定に先立ち表示画面をリセット(黒表示)する。このリセットはDA変換アレイ29の出力が0Vで、ゲートドイライバ18の出力回路41の全出力を全面選択回路42の指示でon状態にして、画素回路に0Vの電圧を書き込む処理である。
First, prior to IV measurement, the display screen is reset (black display). This reset is a process in which the output of the
次に3点のIV特性を測定するために、Vg1〜Vg3をDA変換アレイ29の測定対象とした各ブロックに対応する位置から順に出力する。その時、ゲートドイライバ18も出力回路41をブロック選択回路43の指示で部分的にon状態にして、Vg1〜Vg3の電圧を画素回路に書き込み可能にする。これによりVg1〜Vg3に対する電流を電流計21で測定する。
Next, in order to measure the IV characteristics at the three points, Vg1 to Vg3 are output in order from the position corresponding to each block as the measurement target of the
1つブロックのIV測定が終わると、次のブロックの測定に移り、最後のブロック(m,n)まで上記IV特性の測定処理を繰り返す。 When the IV measurement of one block is completed, the process proceeds to the measurement of the next block, and the above IV characteristic measurement process is repeated until the last block (m, n).
図6は、上記の電源投入時および電源遮断時にIV特性の測定ができない場合の例で、1フレーム(画面)に表示のoff期間(V同期)を設け、この期間を利用してIV特性の測定処理を行う。 FIG. 6 shows an example in which the IV characteristic cannot be measured when the power is turned on and when the power is turned off. A display off period (V synchronization) is provided in one frame (screen), and the IV characteristic is obtained using this period. Perform the measurement process.
図6の下の方の拡大図は、さらに詳しいIV測定のタイミング図である。上記で説明したように、IV特性測定に先立って表示画面をリセットした後、順番にVg1〜Vg3をDA変換アレイ29の内、測定対象としたブロックに対応する位置から出力する。その時、ゲートドイライバ18も出力回路41をブロック選択回路43の指示で部分的にon状態にして、Vg1〜Vg3の電圧を画素回路に書き込みを可能にする。これによりVg1〜Vg3に対する電流を電流計21で測定する。これで1ブロックに対するIV特性の測定が完了する。
The lower enlarged view of FIG. 6 is a more detailed timing diagram of IV measurement. As described above, after the display screen is reset prior to the IV characteristic measurement, Vg1 to Vg3 are sequentially output from the position corresponding to the block to be measured in the
また、このoff期間での処理時間が不足の場合、図7のようにIV特性の3点の測定を1点ずつに分けて測定する方法もある。この例では分割座標(1,1)からはじめ最終座標の(m、n)まで3点のIV特性を順番に行う様子を示している。 Further, when the processing time in this off period is insufficient, there is also a method of measuring the three points of the IV characteristics separately for each point as shown in FIG. In this example, three IV characteristics are sequentially performed from the divided coordinates (1, 1) to the final coordinates (m, n).
図7の下の方の拡大図は、さらに詳しいIV測定のタイミング図である。上記で説明したように、IV特性測定に先立って表示画面をリセットした後、3つの電圧Vg1〜Vg3の内、1つの電圧VgnをDA変換アレイ29の内、測定対象としたブロックに対応する位置から出力する。その時、ゲートドイライバ18も出力回路41をブロック選択回路43の指示で部分的on状態にして、Vgnの電圧を画素回路に書き込みを可能にする。これによりVgnに対する電流を電流計21で測定する。これで1ブロックに対するIV特性の測定が完了する。
The lower enlarged view of FIG. 7 is a more detailed timing diagram of IV measurement. As described above, after the display screen is reset prior to the IV characteristic measurement, one of the three voltages Vg1 to Vg3 and one voltage Vgn corresponding to the block to be measured in the
この方法では、最終の(m、n)ブロックのIV特性測定が終わるまでに時間を要すが、Vthおよび有機EL素子の電圧変動は直ぐに大きく変動しないため、実用上支障のない時間である。 In this method, time is required until the IV characteristic measurement of the final (m, n) block is completed. However, since the voltage fluctuation of Vth and the organic EL element does not change greatly immediately, it is a time that does not hinder practical use.
尚、この時に測定順番はIV測定回路22と動作切替回路27が連動して制御する。
At this time, the measurement order is controlled by the
以上のように、本実施形態1では表示時間に支障を与えることなく、Vthおよび有機ELの電圧変動を補償することができる。 As described above, in the first embodiment, it is possible to compensate for voltage fluctuations of Vth and the organic EL without affecting the display time.
(実施形態2)
実施形態1は、有機EL表示パネルを複数ブロックに分割し、分割したブロック毎にそれぞれIV特性の測定を行い、ブロック毎に閾値電圧Vthと傾斜係数Aを求め、求めた閾値電圧Vthと傾斜係数Aとを補間演算することにより画素単位の係数を求めるものである。
(Embodiment 2)
In the first embodiment, an organic EL display panel is divided into a plurality of blocks, IV characteristics are measured for each of the divided blocks, a threshold voltage Vth and a slope coefficient A are obtained for each block, and the obtained threshold voltage Vth and the slope coefficient are obtained. A coefficient for each pixel is obtained by interpolating A.
但し、有機EL表示パネルの1画素当たりに流れる電流は最高輝度の場合においても数μA程度であることから、1つのブロックの領域をある程度大きくしないと精度の良い電流の測定は行えない。しかし1つのブロックの領域を大きくするということは表示画面の分割数を減らすことになり、すなわちIV特性の測定を行うブロックの数が減ることに繋がる。これは画素単位の係数を求める際に少ない情報(ブロック数)から求めることを意味しており、補間演算において求めた画素単位の係数の信頼度が低くなってしまうことに繋がる。 However, since the current flowing per pixel of the organic EL display panel is about several μA even at the highest luminance, the current cannot be accurately measured unless the area of one block is increased to some extent. However, increasing the area of one block reduces the number of divisions of the display screen, that is, leads to a decrease in the number of blocks for measuring IV characteristics. This means that the coefficient of the pixel unit is obtained from a small amount of information (number of blocks), and the reliability of the coefficient of the pixel unit obtained in the interpolation calculation is lowered.
そこで、実施形態2では、画素単位のVI特性における傾斜係数AとオフセットBを隣接するブロック間で補間する補正を行うことで、各ブロック単独で行う補間よりも高精度の補間が可能になる。 Therefore, in the second embodiment, by performing correction for interpolating the slope coefficient A and the offset B in the VI characteristics of each pixel between adjacent blocks, interpolation with higher accuracy than interpolation performed by each block alone becomes possible.
図8に、本発明の実施形態2に係る有機ELアクティブマトリックス駆動回路図を示す。ソースドライバ17は、マトクックス表示パネル20(表示装置)の中の画素回路に階調電圧を与えるDA変換アレイ29、電流計21、AD変換器23および基準データ源24からなるIV測定回路22、ブロック単位で補正データを記憶する補正データ記憶回路25、画素単位で補正データを記憶する補正データ記憶回路31、補正演算器26、動作切替回路27およびSW28から構成されている。マトリックス表示パネル20の中には、図18に示す画素回路10が複数配置されている。
FIG. 8 shows an organic EL active matrix drive circuit diagram according to
一方、ゲートドライバ18は、マトリックス表示パネル20の行方向を制御するために、出力回路41、全ての行を同時にonする全ライン選択回路42および複数の行を同時にonするブロック選択回路43から構成されている。出力回路41は、実施形態1と同様に、通常1行のみを順番にonするシフトレジスタ44の出力信号と、全ての行をonする全ライン選択信号と、複数の行を同時にonするブロック選択信号とを論理和するOR回路45から構成されている。
On the other hand, in order to control the row direction of the
以上のように、実施形態2が回路構成において実施形態1と異なるのは、ソースドライバ17内の補正データ記憶回路25と補正演算器26との間に画素補正データ記憶回路31を有する点のみである。ゲートドライバ18は実施形態1と同じ構成である。
As described above, the second embodiment differs from the first embodiment in the circuit configuration only in that the pixel correction data storage circuit 31 is provided between the correction
図9に、実施形態2に係る有機ELアクティブマトリックス駆動回路の動作フローを示す。ここには、実施形態1と同様に、通常の表示処理系とIV特性を測定するIV測定処理系の2つの処理系がある。本実施形態2では、表示処理系は実施形態1と同様であるが、IV測定処理系は実施形態1とは異なる。 FIG. 9 shows an operation flow of the organic EL active matrix driving circuit according to the second embodiment. Here, as in the first embodiment, there are two processing systems: a normal display processing system and an IV measurement processing system that measures IV characteristics. In the second embodiment, the display processing system is the same as that in the first embodiment, but the IV measurement processing system is different from the first embodiment.
ここでは実施形態1と異なる、S401〜S406からなるIV測定処理系について説明する。
Here, an IV measurement processing system composed of
IV特性の測定は、マトリックス表示パネル20をm×nのブロックに分割し、その内の1ブロックのみを対象としてIV特性の測定を行う。すなわち、対象とする1ブロックのみをonにして、残りのブロックは全てoffにする。図8では、マトリックス表示パネル20の左上の1ブロックを測定対象として例示している。この分割は、可能な限り多くするのが望ましいが、測定電流精度および処理時間を勘案して適切な数を選ぶ。
The IV characteristics are measured by dividing the
S401のIV特性測定は、1つのブロックで√IdV特性を1次式:√Id=AVg+Biで近似できるように最低3点以上を行う。
IV characteristic measurement of
時間が経つと、この3つ電圧では期待する電流がえら得ない場合あるので、適宜Vg1n〜Vg3nに変更する必要ある。電流Id1〜Id3は、目的とする√IdV特性を1次式:√Id=AVg+Biが近似できる任意の電流3点であればよい。 As time passes, the expected current may not be obtained with these three voltages, so it is necessary to appropriately change to Vg1n to Vg3n. The currents Id1 to Id3 may be any three current points that can approximate the target √IdV characteristic to the linear expression: √Id = AVg + Bi.
1つのブロックのIV特性の測定が終わると、S403で、処理1のIdV特性から√IdV特性に変換し、その特性の1次式を求める。そして、S404で、1次式の係数AnとオフセットBnを補正データ記憶回路25に保存する。尚、通電時間が増えると、この1次式は、√Id(ti)=AiVg+Biから、√Id(tn)=AnVg+Biに変わっていくので、所定の時間間隔でS201〜S203の処理を繰り返し、補正データ記憶回路25に保存したAnとBnを更新する。
When the measurement of the IV characteristic of one block is completed, at
1ブロックの測定が終わると、次のブロックにIV特性の測定を順に移す。S405で、測定が行われていないブロックが存在すると判定されると、次のブロックに移ってS401からの処理を実行させる。
When the measurement of one block is completed, the measurement of IV characteristics is moved to the next block in order. If it is determined in
そして全てのブロックでIV特性の測定が終わり、かつ係数AとオフセットBの更新が終了すると、S406で、画素単位の係数AnとオフセットBnを生成する。その後、それらを補正データ記憶回路31に記憶する。
When the IV characteristic measurement is completed for all the blocks and the update of the coefficient A and the offset B is completed, the coefficient An and the offset Bn are generated in
この画素単位での係数とオフセットの生成方法について図10(a)〜(c)で説明する。図10(a)では、1つのブロックを3×3画素とした場合を例示している。 The coefficient and offset generation method for each pixel will be described with reference to FIGS. FIG. 10A illustrates a case where one block is 3 × 3 pixels.
まず、横方向に隣接するブロック同士の係数AとオフセットBとの差を、その画素の位置に応じて比例配分する方式で、式(2)および(3)に基づいてブロックの中心画素についてのみ補間していく。
A(m,n)+(A(m−1,n)−A(m,n))*ΔL/Lx ・・・式(2)
B(m,n)+(B(m−1,n)−B(m,n))*ΔL/Lx ・・・式(3)
ここで、Lxは隣接するブロックとの横方向の中心間距離、ΔLは補間しようとする画素の位置である。中心間距離は、画素数で表すものとする。
First, the difference between the coefficient A and the offset B between adjacent blocks in the horizontal direction is proportionally distributed according to the position of the pixel, and only for the central pixel of the block based on equations (2) and (3) Interpolate.
A (m, n) + (A (m-1, n) -A (m, n)) * ΔL / Lx (2)
B (m, n) + (B (m−1, n) −B (m, n)) * ΔL / Lx (3)
Here, Lx is the distance between the centers of adjacent blocks in the horizontal direction, and ΔL is the position of the pixel to be interpolated. The center distance is expressed by the number of pixels.
図10(b)には、今、補間した画素を横のハッチングで示す。 In FIG. 10B, the interpolated pixel is shown by horizontal hatching.
次に縦方向も、隣接するブロック同士係数AとオフセットBとの差を、その画素の位置に応じて比例配分する方式で、全ての画素について補間していく。図10(c)には、縦方向について補間した画素を縦のハッチングで示す。 Next, also in the vertical direction, all pixels are interpolated by a method in which the difference between the coefficient A and the offset B between adjacent blocks is proportionally distributed according to the position of the pixel. In FIG. 10C, pixels interpolated in the vertical direction are indicated by vertical hatching.
以上の処理で、画素単位に補間された係数AとオフセットBは、補正データ記憶回路31に記憶される。 Through the above processing, the coefficient A and the offset B interpolated for each pixel are stored in the correction data storage circuit 31.
これで、IV特性の測定の処理を終わりの通常の表示処理に移る。 Thus, the IV characteristic measurement process is shifted to the normal display process at the end.
表示処理系のS408では、画素単位で階調電圧信号Vgiを受けたあと、補正演算器26が実施形態1と同様に式(1)を用いて補正した階調電圧信号Vgnに画素単位で変換する。
In
次にS409では、DA変換アレイ29で補正階調信号Vgnを電圧Vgnに変換する。
Next, in
この結果、実施形態1と同様に、図4に示すようにVthおよび有機EL素子の電圧が変動しても、階調電圧範囲がti〜tnのごとく変化するために、有機EL素子の輝度を調整する階調電流0〜100%は変動しない。従って、経時的な輝度の変動をなくすことができる。 As a result, as in the first embodiment, even if Vth and the voltage of the organic EL element fluctuate as shown in FIG. 4, the gradation voltage range changes as ti to tn. The gradation current 0 to 100% to be adjusted does not vary. Accordingly, it is possible to eliminate fluctuations in luminance over time.
本実施形態2のIV特性の測定の時間的な処理は、実施形態1と同様に行うことができ、実施形態2における動作切替回路27の処理は、実施形態1と同様に行われる。
The temporal processing of the IV characteristic measurement of the second embodiment can be performed in the same manner as in the first embodiment, and the processing of the
但し、図6に示すような、電源の投入および遮断時にIV特性の測定ができないために1フレーム(画面)に表示のoff期間(V同期)を設け、この期間をIV測定に利用する場合、全ブロックのIV特性の測定と補正データ(係数AとオフセットB)が一気に出来ない。そのため、IV測定処理フローは図17のように、S1702において各ブロックでのIV特性測定の終了と、S1705において全ブロックの補正データ終了とを確認しながら、係数AとオフセットBを処理するS1703、S1704およびS1706の実行判断が必要となる。 However, as shown in FIG. 6, since the IV characteristic cannot be measured when the power is turned on and off, a display off period (V synchronization) is provided in one frame (screen), and this period is used for IV measurement. Measurement and correction data (coefficient A and offset B) of all blocks cannot be performed at once. Therefore, as shown in FIG. 17, the IV measurement processing flow is to process coefficient A and offset B while confirming the end of IV characteristic measurement in each block in S1702 and the end of correction data in all blocks in S1705, S1703, It is necessary to determine whether to execute S1704 and S1706.
この結果、表示時間に支障なく、Vthおよび有機ELの電圧変動を補償することができる。 As a result, it is possible to compensate for Vth and organic EL voltage fluctuations without hindering the display time.
(実施形態3)
実施形態3は、実施形態2と同じ有機ELアクティブマトリックス駆動回路を用い、実施形態2と異なるVI測定処理系を有するものである。
(Embodiment 3)
The third embodiment uses the same organic EL active matrix driving circuit as that of the second embodiment and has a VI measurement processing system different from that of the second embodiment.
実施形態1、2は、有機EL表示パネルを複数ブロックに分割し、分割したブロック毎にそれぞれIV特性の測定を行い、ブロック毎に閾値電圧Vthと傾斜係数Aを求め、求めた閾値電圧Vthと傾斜係数Aとを補間演算することにより画素単位の係数を求めるものである。 In the first and second embodiments, the organic EL display panel is divided into a plurality of blocks, the IV characteristics are measured for each of the divided blocks, the threshold voltage Vth and the slope coefficient A are obtained for each block, and the obtained threshold voltage Vth and A coefficient for each pixel is obtained by interpolating the slope coefficient A.
但し、有機EL表示パネルの1画素当たりに流れる電流は最高輝度の場合においても数μA程度であることから、1つのブロックの領域をある程度大きくしないと精度の良い電流の測定は行えない。しかし1つのブロックの領域を大きくするということは表示画面の分割数を減らすことになり、すなわちIV特性の測定を行うブロックの数が減ることに繋がる。これは画素単位の係数を求める際に少ない情報(ブロック数)から求めることを意味しており、補間演算において求めた画素単位の係数の信頼度が低くなってしまうことに繋がる。 However, since the current flowing per pixel of the organic EL display panel is about several μA even at the highest luminance, the current cannot be accurately measured unless the area of one block is increased to some extent. However, increasing the area of one block reduces the number of divisions of the display screen, that is, leads to a decrease in the number of blocks for measuring IV characteristics. This means that the coefficient of the pixel unit is obtained from a small amount of information (number of blocks), and the reliability of the coefficient of the pixel unit obtained in the interpolation calculation is lowered.
そこで、実施形態3では、IV特性の測定の際、分割したブロックの測定領域は隣接するブロックと重なり合う領域を持つこととする。これにより画素単位の係数を、該当画素を含む複数のブロックの情報から求めることができ、単純に表示画面を重なりなく分割した場合に比べ、より多くの情報から高精度に画素単位の係数を求めることができる。 Therefore, in the third embodiment, when measuring the IV characteristic, the measurement area of the divided block has an area overlapping with an adjacent block. As a result, the pixel unit coefficient can be obtained from information of a plurality of blocks including the corresponding pixel, and the pixel unit coefficient is obtained with higher accuracy from a larger amount of information than when the display screen is simply divided without overlapping. be able to.
S406の画素単位の傾斜係数AとオフセットBの生成方法について図11〜17で説明する。
A method of generating the slope coefficient A and the offset B in
図11(a)には、1つのブロックを4×4画素とした場合を例示する。さらに図11(b)に示す通り、隣接するブロック同士は2画素ずつ重なり合う領域を持つこととしている。図12(a)に、図11(b)の左上のブロックI、図12(b)にブロックIと2画素分重なった右隣のブロックII、図12(c)にブロックIIと2画素分重なった右隣のブロックIIIを示す。また、VI測定処理系のS403、S404において求めたブロック毎の傾斜係数AとオフセットBは、ブロックIの傾斜係数をAI、オフセットをBI、同様にブロックIIの傾斜係数をAII、オフセットをBII、ブロックIIIの傾斜係数をAIII、オフセットをBIIIとする。
FIG. 11A illustrates a case where one block is 4 × 4 pixels. Further, as shown in FIG. 11B, adjacent blocks have a region where two pixels overlap each other. FIG. 12A shows block I in the upper left of FIG. 11B, FIG. 12B shows block II adjacent to the right, which overlaps with block I, and FIG. 12C shows block II and two pixels. The overlapping block III on the right is shown. Further, the slope coefficient A and the offset B for each block obtained in
次に、前記のブロック毎の傾斜係数AとオフセットBに対して重み付けを行うが、図13(a)に示す通り、1つのブロックは4×4画素としているので、画素毎に異なる重み係数を持つ場合にはa〜pまでの最大16個の異なる重み係数を持つことができる。さらに図13(b)ではブロックの中心からの距離に比例した重み係数を持つ例を示しており、ここでは4×4画素のうち中央4画素の重み係数を2、周囲12画素の重み係数を1としている。これらのブロック毎の傾斜係数AとオフセットB、及びブロック内の重み係数を用いて補間演算を行い、画素単位での傾斜係数AとオフセットBを生成する。 Next, weighting is performed on the slope coefficient A and offset B for each block. As shown in FIG. 13A, each block has 4 × 4 pixels. If so, it can have a maximum of 16 different weighting factors from a to p. Further, FIG. 13 (b) shows an example having a weighting factor proportional to the distance from the center of the block. Here, among 4 × 4 pixels, the weighting factor of the central four pixels is 2, and the weighting factor of the surrounding 12 pixels is shown. 1 is assumed. Interpolation is performed using the slope coefficient A and offset B for each block and the weight coefficient in the block, and the slope coefficient A and offset B are generated in pixel units.
次に補間演算について説明するが、図14に示す例では横方向についてのみの説明としているが、縦方向についても横方向と同様の補間演算を行い、画素単位での傾斜係数とオフセットの生成を行うこととする。 Next, the interpolation calculation will be described. In the example shown in FIG. 14, only the horizontal direction is described. However, the interpolation calculation similar to the horizontal direction is performed in the vertical direction to generate a tilt coefficient and an offset in units of pixels. I will do it.
図14において係数を求める画素を(i)とすると、(i)の画素はブロックIとブロックIIに含まれていることから、前記の傾斜係数AIとAII、及びオフセットBIとBIIを用いて補間演算を行うことになる。この時、図14(b)の重み係数を用いると、(i)の画素はブロックIの重み係数2の位置であり、なおかつブロックIIの重み係数1の位置であることが分かる。これらの関係から(i)の画素の傾斜係数A(i)は、下記の式(4)の補間演算式により求めることができる。
A(i)=(2×AI+1×AII)/3 ・・・式(4)
同様に、(i)の画素のオフセットB(i)は下記の式(5)により求めることができる。
B(i)=(2×BI+1×BII)/3 ・・・式(5)
上記の式(4)および式(5)において3で除算しているのは、ブロックIとブロックIIの重み係数によって乗算したAI、AII、BI、BIIの値を元の値に戻すためであり、式(4)および式(5)において用いられている重み係数の和(2+1=3)の値である。
In FIG. 14, if the pixel whose coefficient is to be calculated is (i), since the pixel of (i) is included in block I and block II, interpolation is performed using the slope coefficients AI and AII and offsets BI and BII. An operation is performed. At this time, using the weighting coefficient of FIG. 14B, it can be seen that the pixel of (i) is the position of the
A (i) = (2 × AI + 1 × AII) / 3 Formula (4)
Similarly, the pixel offset B (i) of (i) can be obtained by the following equation (5).
B (i) = (2 × BI + 1 × BII) / 3 Formula (5)
The reason for dividing by 3 in the above equations (4) and (5) is to return the values of AI, AII, BI, and BII multiplied by the weighting factors of block I and block II to the original values. , The sum of the weighting coefficients (2 + 1 = 3) used in the equations (4) and (5).
同様に(ii)の画素の係数を求める場合には、下記の式(6)および式(7)により求めることができる。
A(ii)=(1×AI+2×AII)/3 ・・・式(6)
B(ii)=(1×BI+2×BII)/3 ・・・式(7)
同様に(iii)の画素の係数を求める場合には、下記の式(8)および式(9)により求めることができる。
A(iii)=(2×AII+1×AIII)/3 ・・・式(8)
B(iii)=(2×BII+1×BIII)/3 ・・・式(9)
ここでは、図13(b)のブロックの中心からの距離に比例した重み係数を用いているが、それに限定するものではなく、図13(a)に示す16個の重み係数を任意に設定しても構わない。その際においても、除算する値については補間演算式の中で乗算を行っている重み係数の和の値を用いることには変わりはない。
Similarly, when the coefficient of the pixel of (ii) is obtained, it can be obtained by the following expressions (6) and (7).
A (ii) = (1 × AI + 2 × AII) / 3 Formula (6)
B (ii) = (1 × BI + 2 × BII) / 3 Formula (7)
Similarly, when obtaining the coefficient of the pixel of (iii), it can be obtained by the following equations (8) and (9).
A (iii) = (2 × AII + 1 × AIII) / 3 Formula (8)
B (iii) = (2 × BII + 1 × BIII) / 3 Formula (9)
Here, a weighting factor proportional to the distance from the center of the block in FIG. 13B is used, but the present invention is not limited to this, and the 16 weighting factors shown in FIG. It doesn't matter. Even in this case, the value to be divided is not changed by using the sum of the weighting coefficients that are multiplied in the interpolation equation.
なお図15に示す通りマトリックス表示パネル20の四隅の領域は、横方向と縦方向の両方ともに隣接するブロック同士において重なり合うブロックが存在しない領域である。これらの領域の場合には前記までの補間演算は行わず、係数を求める画素を含むブロックの係数をそのまま画素単位の係数として用いることとする。
As shown in FIG. 15, the four corner areas of the
図16に示す例では横方向についてのみの説明としているが、縦方向についても同様である。図16において係数を求める画素を(i)′とすると、(i)′の画素を含むブロックはブロックIであるので、そのまま前記の傾斜係数AIとオフセットBIを画素単位の係数として用いることとし、下記の式(10)および式(11)により求めることができる。
A(i)′= AI ・・・式(10)
B(i)′= BI ・・・式(11)
同様に(ii)′の画素の係数を求める場合には、下記の式(12)および式(13)により求めることができる。
A(ii)′= AI ・・・式(12)
B(ii)′= BI ・・・式(13)
なお、図12(a)においてIV測定を行う1つのブロックを4×4画素としているが、それに限定するものではなく、同様に図12(b)において隣接するブロック同士の重なり合う領域についても2画素に限定するものではない。
In the example shown in FIG. 16, only the horizontal direction is described, but the same applies to the vertical direction. In FIG. 16, if the pixel whose coefficient is to be calculated is (i) ′, the block including the pixel of (i) ′ is the block I. Therefore, the slope coefficient AI and the offset BI are used as they are as a coefficient in units of pixels. It can obtain | require by following formula (10) and Formula (11).
A (i) ′ = AI (10)
B (i) ′ = BI (11)
Similarly, when the coefficient of the pixel of (ii) ′ is obtained, it can be obtained by the following equations (12) and (13).
A (ii) ′ = AI (12)
B (ii) ′ = BI Expression (13)
In FIG. 12A, one block on which IV measurement is performed is 4 × 4 pixels. However, the present invention is not limited to this. Similarly, in the area where adjacent blocks overlap in FIG. It is not limited to.
以上の処理で、画素単位に補間された傾斜係数AとオフセットBは、補正データ記憶回路31に記憶される。 Through the above processing, the slope coefficient A and the offset B interpolated for each pixel are stored in the correction data storage circuit 31.
ここまででIV特性の測定の処理を終了し、通常の表示処理に移る。 Up to this point, the IV characteristic measurement process is terminated, and the normal display process is started.
表示処理のS408では、画素単位で階調電圧信号Vgiを受けたあと、補正演算器26が実施形態1、2と同様に式(1)を用いて補正した階調電圧信号Vgnに画素単位で変換する。
In
次にS409では、DA変換アレイ29で補正階調信号Vgnを電圧Vgnに変換する。
Next, in
この結果、実施形態1、2と同様に、図4に示すようにVthおよび有機EL素子の電圧が変動した場合においても、階調電圧範囲がti〜tnのごとく変化するために、有機EL素子の輝度を調整する階調電流0%〜100%は変動しない。従って、経時的な輝度の変動をなくすことができる。 As a result, as in the first and second embodiments, even when Vth and the voltage of the organic EL element fluctuate as shown in FIG. 4, the gradation voltage range changes as ti to tn. The gradation current for adjusting the brightness of 0% to 100% does not vary. Accordingly, it is possible to eliminate fluctuations in luminance over time.
本実施形態3のIV特性の測定の時間的な処理は、実施形態1、2と同様に行うことができ、実施形態3における動作切替回路27の処理は、実施形態1、2と同様に行われる。
The temporal processing of the IV characteristic measurement of the third embodiment can be performed in the same manner as in the first and second embodiments, and the processing of the
但し、図6に示すような、電源の投入および遮断時にIV特性の測定ができないために1フレーム(画面)に表示のoff期間(V同期)を設け、この期間をIV測定に利用する場合、全ブロックのIV特性の測定と補正データ(係数AとオフセットB)が一気に出来ない。そのため、IV測定処理フローは図17のように、S1702において各ブロックでのIV特性測定の終了と、S1705において全ブロックの補正データ終了とを確認しながら、係数AとオフセットBを処理するS1703、S1704およびS1706の実行判断が必要となる。 However, as shown in FIG. 6, since the IV characteristic cannot be measured when the power is turned on and off, a display off period (V synchronization) is provided in one frame (screen), and this period is used for IV measurement. Measurement and correction data (coefficient A and offset B) of all blocks cannot be performed at once. Therefore, as shown in FIG. 17, the IV measurement processing flow is to process coefficient A and offset B while confirming the end of IV characteristic measurement in each block in S1702 and the end of correction data in all blocks in S1705, S1703, It is necessary to determine whether to execute S1704 and S1706.
この結果、表示時間に支障なく、Vthおよび有機ELの電圧変動を補償することができる。 As a result, it is possible to compensate for Vth and organic EL voltage fluctuations without hindering the display time.
10 画素回路
11 有機EL
12 TFT
13 TFT
14 コンデンサ
15 ソース信号線
16 ゲート信号線
17 ソースドライバ
18 ゲートドライバ
19 電源
20 マトリックス表示パネル
21 電流計
22 IV(電流−電圧)測定回路
23 AD変換器
24 基準電源
25 補正データ記憶回路
26 補正演算器
27 動作切替回路
28 スイッチ
29 DA変換アレイ
30 表示データ
41 出力回路
42 全ライン選択回路
43 ブロック選択回路
44 シフトレジスタ
45 OR回路
10
12 TFT
13 TFT
DESCRIPTION OF
Claims (11)
前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割するステップと、
前記分割したブロック毎の第1の電流−電圧特性を順に測定する第1の測定するステップと、
前記第1の測定するステップから所定の時間間隔を置いて、前記分割したブロック毎の第2の電流−電圧特性を順に測定する第2の測定するステップと、
前記第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正するステップと、
を有し、
前記補正するステップは、
前記第1および第2の電流−電圧特性から電流の平方根と電圧との関係を表す第1および第2の1次式を算出し、前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を補正するステップと、
列方向および行方向のうち一方に隣接する中心画素間の傾斜係数およびオフセットの第1の差分を前記一方に配列された前記中心画素間の画素の傾斜係数およびオフセットに比例配分し、縦方向および横方向のうち他方に隣接する前記中心画素および前記第1の差分を比例配分された画素間の傾斜係数およびオフセットの第2の差分を前記他方に配列された前記中心画素および前記第1の差分を比例配分された画素間の画素の傾斜係数およびオフセットに比例配分して、画素毎に前記第1および第2の1次式の傾斜係数およびオフセットを補正するステップと、
前記補正された前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を画素毎に補正するステップと、
を含むことを特徴とする有機ELアクティブマトリックスの駆動方法。 In a display device having an organic EL element and an amorphous Si-TFT and forming a matrix,
Dividing the screen of the display device into m × n (m, n: positive integer) in units of blocks each including a predetermined number of pixels;
A first measuring step of sequentially measuring a first current-voltage characteristic for each of the divided blocks;
A second measuring step of sequentially measuring a second current-voltage characteristic for each of the divided blocks at a predetermined time interval from the first measuring step;
A gradation voltage signal, which is display data that provides a predetermined gradation current signal based on the first current-voltage characteristic, is converted from the gradation voltage signal based on the second current-voltage characteristic. Correcting the grayscale voltage signal from the first and second current-voltage characteristics to provide a regulated current signal;
I have a,
The correcting step includes
First and second linear expressions representing the relationship between the square root of the current and the voltage are calculated from the first and second current-voltage characteristics, and the slope coefficient and offset of the first and second linear expressions are calculated. Correcting the gradation voltage signal using
A first difference between a slope coefficient and an offset between central pixels adjacent to one of the column direction and the row direction is proportionally distributed to the slope coefficient and offset of the pixels between the center pixels arranged in the one direction, and the vertical direction and The center pixel adjacent to the other in the horizontal direction and the second difference in the slope coefficient and the offset between the pixels to which the first difference is proportionally distributed are the center pixel and the first difference arranged in the other In proportion to the slope coefficient and offset of the pixel between the proportionally distributed pixels to correct the slope coefficient and offset of the first and second linear equations for each pixel;
Correcting the gradation voltage signal for each pixel using the corrected slope coefficients and offsets of the first and second linear equations;
A method for driving an organic EL active matrix comprising :
前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割するステップと、
前記分割したブロック毎の第1の電流−電圧特性を順に測定する第1の測定するステップと、
前記第1の測定するステップから所定の時間間隔を置いて、前記分割したブロック毎の第2の電流−電圧特性を順に測定する第2の測定するステップと、
前記第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正するステップと、
を有し、
前記補正するステップは、
前記第1および第2の電流−電圧特性から電流の平方根と電圧との関係を表す第1および第2の1次式を算出し、前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を補正するステップと、
前記ブロックは、縦および横方向のいずれか又は両方に隣接するブロックと半分重なる領域を持ち、前記ブロックには各画素に中心からの距離に比例した所定の重み係数が割り当てられ、前記ブロックの重なった領域内の画素毎の前記第1および第2の1次式の傾斜係数およびオフセットを、前記ブロック毎の前記第1および第2の1次式の傾斜係数およびオフセットを前記ブロックの画素毎に割り当てられてられた重み係数の割合で足し合わせたものとするステップと、
前記補間された第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を画素毎に補正するステップと、
を含むことを特徴とする有機ELアクティブマトリックスの駆動方法。 In a display device having an organic EL element and an amorphous Si-TFT and forming a matrix,
Dividing the screen of the display device into m × n (m, n: positive integer) in units of blocks each including a predetermined number of pixels;
A first measuring step of sequentially measuring a first current-voltage characteristic for each of the divided blocks;
A second measuring step of sequentially measuring a second current-voltage characteristic for each of the divided blocks at a predetermined time interval from the first measuring step;
A gradation voltage signal, which is display data that provides a predetermined gradation current signal based on the first current-voltage characteristic, is converted from the gradation voltage signal based on the second current-voltage characteristic. Correcting the grayscale voltage signal from the first and second current-voltage characteristics to provide a regulated current signal;
Have
The correcting step includes
First and second linear expressions representing the relationship between the square root of the current and the voltage are calculated from the first and second current-voltage characteristics, and the slope coefficient and offset of the first and second linear expressions are calculated. and correcting the gradation voltage signal with,
The block has a region that overlaps with a block adjacent to one or both of the vertical and horizontal directions, and a predetermined weight coefficient proportional to the distance from the center is assigned to each pixel, and the block overlaps. The slope coefficients and offsets of the first and second linear expressions for each pixel in the region are determined, and the slope coefficients and offsets of the first and second linear expressions for each block are determined for each pixel of the block. A step of adding together the proportion of assigned weighting factors;
Correcting the grayscale voltage signal for each pixel using the interpolated slope coefficients and offsets of the first and second linear equations;
A method for driving an organic EL active matrix comprising :
前記補正するステップは、前記1次式の傾斜係数とオフセットを算出して記憶装置に保存するステップを含む
ことを特徴とする請求項1乃至3のいずれかに記載の有機ELアクティブマトリックスの駆動方法。 The step of measuring includes a step of measuring three or more current-voltage characteristics for each block after the display device is turned off (black display).
Step method of driving the organic EL active matrix according to any one of claims 1 to 3, characterized in that it comprises a step of storing in the storage device calculated by the tilt coefficient and offset of the linear equation for the correction .
前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割し、前記分割したブロック毎の電流−電圧特性を順に測定する電流−電圧測定回路と、
前記測定された電流−電圧特性を記憶する補正データ記憶回路と、
前記補正データ記憶回路に格納された第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第1の電流−電圧特性から所定の時間間隔を置いて測定された第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正する補正演算器であって、前記第1および第2の電流−電圧特性から電流の平方根と電圧との関係を表す第1および第2の1次式を算出し、前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を補正し、列方向および行方向のうち一方に隣接する中心画素間の傾斜係数およびオフセットの第1の差分を前記一方に配列された前記中心画素間の画素の傾斜係数およびオフセットに比例配分し、縦方向および横方向のうち他方に隣接する前記中心画素および前記第1の差分を比例配分された画素間の傾斜係数およびオフセットの第2の差分を前記他方に配列された前記中心画素および前記第1の差分を比例配分された画素間の画素の傾斜係数およびオフセットに比例配分して、画素毎に前記第1および第2の1次式の傾斜係数およびオフセットを補正する、補正演算器と、
前記補正された階調電圧信号に基づいて前記表示装置の列方向を制御するDA変換アレイと
を備えたソースドライバ、および
前記表示装置の行方向を制御する出力回路を備えたゲートドライバ
を備え、前記ソースドライバと前記ゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み可能であることを特徴とする有機ELアクティブマトリックスの駆動回路。 An organic EL active matrix driving circuit for driving a display device having an organic EL element and an amorphous Si-TFT and forming a matrix,
The screen of the display device is divided into m × n (m, n: positive integer) in units of a block made up of a predetermined number of pixels, and current-voltage characteristics for each of the divided blocks are measured in order. A voltage measurement circuit;
A correction data storage circuit for storing the measured current-voltage characteristics;
A grayscale voltage signal, which is display data for providing a predetermined grayscale current signal based on the first current-voltage characteristic stored in the correction data storage circuit, is determined from the first current-voltage characteristic at a predetermined time interval. The gradation voltage is determined from the first and second current-voltage characteristics so as to give the predetermined gradation current signal from the gradation voltage signal based on the second current-voltage characteristics measured at the same time. A correction arithmetic unit for correcting a signal, calculating first and second linear expressions representing a relationship between a square root of a current and a voltage from the first and second current-voltage characteristics; The gradation voltage signal is corrected using the slope coefficient and the offset of the second linear expression, and the first difference between the slope coefficient and the offset between the central pixels adjacent in one of the column direction and the row direction is the one Between the central pixels arranged in Proportionally distributed to the prime slope coefficient and offset, and the second difference between the slope coefficient and offset between the center pixel adjacent to the other of the other in the vertical direction and the horizontal direction and the first difference is proportionally distributed The central pixel arranged on the other side and the first difference are proportionally distributed to the inclination coefficient and offset of the pixels between the proportionally distributed pixels, and the inclination coefficients of the first and second linear expressions for each pixel And a correction calculator for correcting the offset ,
A source driver comprising: a DA converter array for controlling the column direction of the display device based on the corrected gradation voltage signal; and a gate driver comprising an output circuit for controlling the row direction of the display device, A drive circuit for an organic EL active matrix, wherein the source driver and the gate driver can be integratedly controlled so that a voltage can be simultaneously written to an arbitrary pixel group of the display device.
前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割し、前記分割したブロック毎の電流−電圧特性を順に測定する電流−電圧測定回路と、 The screen of the display device is divided into m × n (m, n: positive integer) in units of a block made up of a predetermined number of pixels, and current-voltage characteristics for each of the divided blocks are measured in order. A voltage measurement circuit;
前記測定された電流−電圧特性を記憶する補正データ記憶回路と、 A correction data storage circuit for storing the measured current-voltage characteristics;
前記補正データ記憶回路に格納された第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第1の電流−電圧特性から所定の時間間隔を置いて測定された第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正する補正演算器であって、前記第1および第2の電流−電圧特性から電流の平方根と電圧との関係を表す第1および第2の1次式を算出し、前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を補正し、前記ブロックは、縦および横方向のいずれか又は両方に隣接するブロックと半分重なる領域を持ち、前記ブロックには各画素に中心からの距離に比例した所定の重み係数が割り当てられ、前記ブロックの重なった領域内の画素毎の前記第1および第2の1次式の傾斜係数およびオフセットを、前記ブロック毎の前記第1および第2の1次式の傾斜係数およびオフセットを前記ブロックの画素毎に割り当てられてられた重み係数の割合で足し合わせたものとする、補正演算器と、 A grayscale voltage signal, which is display data for providing a predetermined grayscale current signal based on the first current-voltage characteristic stored in the correction data storage circuit, is determined from the first current-voltage characteristic at a predetermined time interval. The gradation voltage is determined from the first and second current-voltage characteristics so as to give the predetermined gradation current signal from the gradation voltage signal based on the second current-voltage characteristics measured at the same time. A correction arithmetic unit for correcting a signal, calculating first and second linear expressions representing a relationship between a square root of a current and a voltage from the first and second current-voltage characteristics; The gradation voltage signal is corrected using the slope coefficient and the offset of the second linear expression, and the block has a region that overlaps with a block adjacent to one or both of the vertical and horizontal directions, and the block includes Is from the center to each pixel A predetermined weight coefficient proportional to the separation is assigned, and the slope coefficient and offset of the first and second linear expressions for each pixel in the overlapping region of the block are set as the first and second slope coefficients and the second for each block. A correction calculator, which is obtained by adding the slope coefficient and the offset of the linear expression of each of them by the ratio of the weight coefficient assigned to each pixel of the block;
前記補正された階調電圧信号に基づいて前記表示装置の列方向を制御するDA変換アレイと A DA conversion array for controlling the column direction of the display device based on the corrected gradation voltage signal;
を備えたソースドライバ、および A source driver with, and
前記表示装置の行方向を制御する出力回路を備えたゲートドライバ Gate driver having an output circuit for controlling the row direction of the display device
を備え、前記ソースドライバと前記ゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み可能であることを特徴とする有機ELアクティブマトリックスの駆動回路。An organic EL active matrix drive circuit, wherein the source driver and the gate driver are integratedly controlled, and a voltage can be simultaneously written to an arbitrary pixel group of the display device.
前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割し、前記分割したブロック毎の電流−電圧特性を順に測定する電流−電圧測定回路と、
前記測定された電流−電圧特性を記憶する補正データ記憶回路と、
前記補正データ記憶回路に格納された第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第1の電流−電圧特性から所定の時間間隔を置いて測定された第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正する補正演算器であって、前記第1および第2の電流−電圧特性から電流の平方根と電圧との関係を表す第1および第2の1次式を算出し、前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を補正し、列方向および行方向のうち一方に隣接する中心画素間の傾斜係数およびオフセットの第1の差分を前記一方に配列された前記中心画素間の画素の傾斜係数およびオフセットに比例配分し、縦方向および横方向のうち他方に隣接する前記中心画素および前記第1の差分を比例配分された画素間の傾斜係数およびオフセットの第2の差分を前記他方に配列された前記中心画素および前記第1の差分を比例配分された画素間の画素の傾斜係数およびオフセットに比例配分して、画素毎に前記第1および第2の1次式の傾斜係数およびオフセットを補正する、補正演算器と、
前記補正された階調電圧信号に基づいて前記表示装置の列方向を制御するDA変換アレイと
を備えたソースドライバ、および
前記表示装置の行方向を制御する出力回路を備えたゲートドライバ
を備え、前記ソースドライバと前記ゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み可能であることを特徴とする有機ELアクティブマトリックスの表示装置。 A display panel that has an organic EL element and an amorphous Si-TFT and forms a matrix,
The screen of the display device is divided into m × n (m, n: positive integer) in units of a block made up of a predetermined number of pixels, and current-voltage characteristics for each of the divided blocks are measured in order. A voltage measurement circuit;
A correction data storage circuit for storing the measured current-voltage characteristics;
A grayscale voltage signal, which is display data for providing a predetermined grayscale current signal based on the first current-voltage characteristic stored in the correction data storage circuit, is determined from the first current-voltage characteristic at a predetermined time interval. The gradation voltage is determined from the first and second current-voltage characteristics so as to give the predetermined gradation current signal from the gradation voltage signal based on the second current-voltage characteristics measured at the same time. A correction arithmetic unit for correcting a signal, calculating first and second linear expressions representing a relationship between a square root of a current and a voltage from the first and second current-voltage characteristics; The gradation voltage signal is corrected using the slope coefficient and the offset of the second linear expression, and the first difference between the slope coefficient and the offset between the central pixels adjacent in one of the column direction and the row direction is the one Between the central pixels arranged in Proportionally distributed to the prime slope coefficient and offset, and the second difference between the slope coefficient and offset between the center pixel adjacent to the other of the other in the vertical direction and the horizontal direction and the first difference is proportionally distributed The central pixel arranged on the other side and the first difference are proportionally distributed to the inclination coefficient and offset of the pixels between the proportionally distributed pixels, and the inclination coefficients of the first and second linear expressions for each pixel And a correction calculator for correcting the offset ,
A source driver comprising: a DA converter array for controlling the column direction of the display device based on the corrected gradation voltage signal; and a gate driver comprising an output circuit for controlling the row direction of the display device, An organic EL active matrix display device, wherein the source driver and the gate driver are integrated and controlled to simultaneously write a voltage to an arbitrary pixel group of the display device.
前記表示装置の画面を、所定の数の画素からなるブロックを単位としてm×n(m、n:正の整数)に分割し、前記分割したブロック毎の電流−電圧特性を順に測定する電流−電圧測定回路と、 The screen of the display device is divided into m × n (m, n: positive integer) in units of a block made up of a predetermined number of pixels, and current-voltage characteristics for each of the divided blocks are measured in order. A voltage measurement circuit;
前記測定された電流−電圧特性を記憶する補正データ記憶回路と、 A correction data storage circuit for storing the measured current-voltage characteristics;
前記補正データ記憶回路に格納された第1の電流−電圧特性に基づいて所定の階調電流信号を与える表示データである階調電圧信号を、前記第1の電流−電圧特性から所定の時間間隔を置いて測定された第2の電流−電圧特性に基づいて前記階調電圧信号から前記所定の階調電流信号を与えるように、前記第1および第2の電流−電圧特性から前記階調電圧信号を補正する補正演算器であって、前記第1および第2の電流−電圧特性から電流の平方根と電圧との関係を表す第1および第2の1次式を算出し、前記第1および第2の1次式の傾斜係数およびオフセットを用いて前記階調電圧信号を補正し、前記ブロックは、縦および横方向のいずれか又は両方に隣接するブロックと半分重なる領域を持ち、前記ブロックには各画素に中心からの距離に比例した所定の重み係数が割り当てられ、前記ブロックの重なった領域内の画素毎の前記第1および第2の1次式の傾斜係数およびオフセットを、前記ブロック毎の前記第1および第2の1次式の傾斜係数およびオフセットを前記ブロックの画素毎に割り当てられてられた重み係数の割合で足し合わせたものとする、補正演算器と、 A grayscale voltage signal, which is display data for providing a predetermined grayscale current signal based on the first current-voltage characteristic stored in the correction data storage circuit, is determined from the first current-voltage characteristic at a predetermined time interval. The gradation voltage is determined from the first and second current-voltage characteristics so as to give the predetermined gradation current signal from the gradation voltage signal based on the second current-voltage characteristics measured at the same time. A correction arithmetic unit for correcting a signal, calculating first and second linear expressions representing a relationship between a square root of a current and a voltage from the first and second current-voltage characteristics; The gradation voltage signal is corrected using the slope coefficient and the offset of the second linear expression, and the block has a region that overlaps with a block adjacent to one or both of the vertical and horizontal directions, and the block includes Is from the center to each pixel A predetermined weight coefficient proportional to the separation is assigned, and the slope coefficient and offset of the first and second linear expressions for each pixel in the overlapping region of the block are set as the first and second slope coefficients and the second for each block. A correction calculator, which is obtained by adding the slope coefficient and the offset of the linear expression of each of them by the ratio of the weight coefficient assigned to each pixel of the block;
前記補正された階調電圧信号に基づいて前記表示装置の列方向を制御するDA変換アレイと A DA conversion array for controlling the column direction of the display device based on the corrected gradation voltage signal;
を備えたソースドライバ、および A source driver with, and
前記表示装置の行方向を制御する出力回路を備えたゲートドライバ Gate driver having an output circuit for controlling the row direction of the display device
を備え、前記ソースドライバと前記ゲートドライバとを統合制御して前記表示装置の任意の画素群に対して同時に電圧を書き込み可能であることを特徴とする有機ELアクティブマトリックスの表示装置。An organic EL active matrix display device, wherein the source driver and the gate driver are integratedly controlled and a voltage can be simultaneously written to an arbitrary pixel group of the display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009109213A JP5280291B2 (en) | 2009-04-28 | 2009-04-28 | Organic EL active matrix driving method, driving circuit, and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009109213A JP5280291B2 (en) | 2009-04-28 | 2009-04-28 | Organic EL active matrix driving method, driving circuit, and display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010256783A JP2010256783A (en) | 2010-11-11 |
JP5280291B2 true JP5280291B2 (en) | 2013-09-04 |
Family
ID=43317735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009109213A Active JP5280291B2 (en) | 2009-04-28 | 2009-04-28 | Organic EL active matrix driving method, driving circuit, and display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5280291B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5560077B2 (en) * | 2010-03-25 | 2014-07-23 | パナソニック株式会社 | Organic EL display device and manufacturing method thereof |
JP5560076B2 (en) | 2010-03-25 | 2014-07-23 | パナソニック株式会社 | Organic EL display device and manufacturing method thereof |
WO2014021150A1 (en) * | 2012-07-31 | 2014-02-06 | シャープ株式会社 | Display device and driving method therefor |
JP6138244B2 (en) * | 2013-04-23 | 2017-05-31 | シャープ株式会社 | Display device and driving current detection method thereof |
WO2015037331A1 (en) * | 2013-09-10 | 2015-03-19 | シャープ株式会社 | Display device and method for driving same |
KR20210007068A (en) | 2019-07-09 | 2021-01-20 | 삼성디스플레이 주식회사 | Display device and driving method thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003195813A (en) * | 2001-09-07 | 2003-07-09 | Semiconductor Energy Lab Co Ltd | Light emitting device |
JP4996065B2 (en) * | 2005-06-15 | 2012-08-08 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | Method for manufacturing organic EL display device and organic EL display device |
JP5240544B2 (en) * | 2007-03-30 | 2013-07-17 | カシオ計算機株式会社 | Display device and driving method thereof, display driving device and driving method thereof |
-
2009
- 2009-04-28 JP JP2009109213A patent/JP5280291B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010256783A (en) | 2010-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11244612B2 (en) | Display driving circuit and a display device including the same | |
US9865198B2 (en) | Display device of active matrix type | |
US9679516B2 (en) | Organic light emitting display and method for driving the same | |
KR102336090B1 (en) | Orgainic light emitting display and driving method for the same | |
CN100550105C (en) | Light-emitting device and its driving circuit and electronic equipment | |
CN100433104C (en) | Driving circuit, electro-optical device, method of driving the same, and electronic apparatus | |
CN105895007A (en) | Organic Light Emitting Display Compensating For A Luminance Variation Due To The Change With Time Of The Drive Element | |
KR102028504B1 (en) | Organic light-emtting diode display device incuding compensation circuit | |
JP5280291B2 (en) | Organic EL active matrix driving method, driving circuit, and display device | |
EP3696803B1 (en) | Pixel compensation method and system, display device | |
KR20140066830A (en) | Organic light emitting display device | |
KR101920169B1 (en) | Display device and drive method for same | |
US11037487B2 (en) | Display device and driving method thereof | |
KR20210012093A (en) | Method for compensating degradation of display device | |
CN109949750B (en) | Display device and driving method thereof | |
KR20170080889A (en) | Organic Light Emitting Display Device and Method of Driving the same | |
KR20150026048A (en) | Organic light emitting diode display and method for driving the same | |
CN111486979B (en) | Temperature detection circuit and driving method thereof, display device and driving method thereof | |
US11935488B2 (en) | Display device | |
JP2010044257A (en) | Display device and drive control method of the same | |
US20240062693A1 (en) | Display device and image display method thereof | |
US11475848B2 (en) | Display apparatus and method of compensating image of display panel using the same | |
KR20140004917A (en) | Organic light emitting diode display device and method for driving the same | |
US20230130414A1 (en) | Control device, display apparatus, and control method | |
KR102510571B1 (en) | Sensing method of organic light emitting diode display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120313 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130522 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5280291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |