JP5278337B2 - Liquid crystal display element - Google Patents

Liquid crystal display element Download PDF

Info

Publication number
JP5278337B2
JP5278337B2 JP2010003245A JP2010003245A JP5278337B2 JP 5278337 B2 JP5278337 B2 JP 5278337B2 JP 2010003245 A JP2010003245 A JP 2010003245A JP 2010003245 A JP2010003245 A JP 2010003245A JP 5278337 B2 JP5278337 B2 JP 5278337B2
Authority
JP
Japan
Prior art keywords
edge
liquid crystal
insulating layer
pixel electrode
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010003245A
Other languages
Japanese (ja)
Other versions
JP2011141487A5 (en
JP2011141487A (en
Inventor
伸也 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2010003245A priority Critical patent/JP5278337B2/en
Publication of JP2011141487A publication Critical patent/JP2011141487A/en
Publication of JP2011141487A5 publication Critical patent/JP2011141487A5/ja
Application granted granted Critical
Publication of JP5278337B2 publication Critical patent/JP5278337B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To achieve high-quality display without inducing disclination within an aperture region of a pixel. <P>SOLUTION: An insulating layer is provided on a first substrate 1, corresponding to a portion where pixel electrodes 3 are adjoining to each other, the insulating layer protruding from the face where the pixel electrodes are formed toward a second substrate 2. The pixel electrode 3 is formed in such a manner that a first edge 3a in a prescribed side of the pixel electrode is laid under the insulating layer 16 in the first edge side, and a second edge 3b of the pixel electrode in the opposite side to the first edge 3a is superimposed on the insulating layer 16 in the second edge side. A first alignment layer 17 formed to cover the pixel electrode 3 and the insulating layer 16 is rubbed in a direction from the first edge 3a to the second edge 3b of the pixel electrode 3. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

この発明は、液晶表示素子に関する。   The present invention relates to a liquid crystal display element.

液晶表示素子として、薄膜トランジスタをスイッチング素子としたアクティブマトリックス型のものがある。このアクティブマトリックス液晶表示素子は、薄膜トランジスタを介してデータ信号を供給される画素電極が複数配列させて形成された第一基板と、前記各画素電極と対向する共通電極が形成された第二基板と、前記第一基板と第二基板との間に封入された液晶とにより構成されている。 As the liquid crystal display element, there is an active matrix type using a thin film transistor as a switching element. The active matrix liquid crystal display element includes a first substrate on which a plurality of pixel electrodes to which data signals are supplied via thin film transistors are arranged, a second substrate on which a common electrode facing each pixel electrode is formed, It is constituted by a liquid crystal sealed between the first substrate and the second substrate.

なお、前記第一基板には前記各画素電極を覆って前記第一配向膜が形成され、前記第二基板には前記対向電極を覆って第二配向膜が形成されおり、これらの配向膜はそれぞれ所定の方向にラビングされている。 Note that the the first substrate wherein the first alignment film covering the pixel electrode is formed, the said second substrate being a second alignment film covering the opposing electrode is formed, these alignment films Are each rubbed in a predetermined direction.

そして、液晶分子は、前記各基板に対して、前記第一配向膜及び第二配向膜のラビング方向の下流側(ラビングの終了端側)に向かってプレチルトした初期配向状態に配向している。   The liquid crystal molecules are aligned in an initial alignment state pretilted toward the downstream side (rubbing end side) of the first alignment film and the second alignment film with respect to each substrate.

前記液晶表示素子は、前記各画素電極へのデータ信号の供給により、前記各画素電極と共通電極との間に前記データ信号の電位に対応した強さの駆動電界を印加し、その駆動電界により液晶分子の配向状態を変化させて表示する。   The liquid crystal display element applies a driving electric field having a strength corresponding to the potential of the data signal between each pixel electrode and the common electrode by supplying a data signal to each pixel electrode. Display is performed by changing the alignment state of the liquid crystal molecules.

前記液晶表示素子においては、隣り合う画素電極間に、一方の画素電極の電位と他方の画素電極の電位との差に対応した強さの電界(以下、横電界という)が生じる。   In the liquid crystal display element, an electric field having a strength corresponding to the difference between the potential of one pixel electrode and the potential of the other pixel electrode (hereinafter referred to as a lateral electric field) is generated between adjacent pixel electrodes.

そのため、前記画素電極と共通電極との間に印加された駆動電界の向きが、前記横電界の影響により、画素電極の縁部付近に対応する領域において、基板の法線方向に対して斜めに傾いた方向に歪む。この横電界による駆動電界の歪み方向は、画素電極の一方の縁部側とその反対側の縁部側とで互いに逆向きである。   Therefore, the direction of the driving electric field applied between the pixel electrode and the common electrode is inclined with respect to the normal direction of the substrate in the region corresponding to the vicinity of the edge of the pixel electrode due to the influence of the lateral electric field. Distorted in an inclined direction. The directions of distortion of the drive electric field due to the lateral electric field are opposite to each other on one edge side of the pixel electrode and the opposite edge side.

そのため、画素電極の周縁部のうち、前記第一配向膜のラビング方向の上流側(ラビングの開始端側)に向いた縁部付近の領域の液晶分子が、前記駆動電界の向きの歪みにより、前記プレチルトの向きとは逆向きにチルトする方向に立ち上がり配向し、ディスクリネーションを発生する。   Therefore, the liquid crystal molecules in the region near the edge facing the upstream side in the rubbing direction of the first alignment film (the rubbing start end side) of the peripheral edge of the pixel electrode are caused by distortion of the direction of the driving electric field, It rises in the direction of tilting in the direction opposite to the direction of the pretilt to generate disclination.

このディスクリネーションによる表示不良は、前記第二基板に各画素電極間の領域に対向させて設ける遮光膜を、前記ディスクリネーションの発生領域を覆うように幅広に形成することにより目立たなくすることができる。しかし、前記遮光膜を幅広に形成したのでは、画素の開口率が低下してしまう。   This display defect due to disclination is made inconspicuous by forming a light-shielding film provided on the second substrate so as to face the region between the pixel electrodes so as to cover the disclination generation region. Can do. However, if the light shielding film is formed wide, the aperture ratio of the pixel is lowered.

そこで、特許文献1に記載されているように、前記第一基板上の各画素電極が互いに隣り合う部分にそれぞれ、前記各画素電極の形成面よりも前記第二基板側に突出する絶縁層を設け、画素電極の前記第一配向膜のラビング方向に対して交差する縁部をそれぞれ前記絶縁層の上に重ねて形成した液晶表示素子が提案されている。   Therefore, as described in Patent Document 1, an insulating layer that protrudes to the second substrate side from the formation surface of each pixel electrode is provided in a portion where each pixel electrode on the first substrate is adjacent to each other. There has been proposed a liquid crystal display element in which an edge portion of the pixel electrode intersecting the rubbing direction of the first alignment film is formed on the insulating layer.

この液晶表示素子は、画素電極の縁部と共通電極との間隔を小さくすることにより、隣り合う画素電極間に生じた横電界の影響による前記駆動電界の向きの歪みを軽減することができる。   In this liquid crystal display element, by reducing the distance between the edge of the pixel electrode and the common electrode, it is possible to reduce the distortion of the direction of the driving electric field due to the influence of the lateral electric field generated between adjacent pixel electrodes.

特開2002−156646号公報JP 2002-156646 A

しかし、上記特許文献1に記載された液晶表示素子は、画素の開口領域内にディスクリネーションを発生してしまうことがある。   However, the liquid crystal display element described in Patent Document 1 may generate disclination in the opening area of the pixel.

この発明は、画素の開口領域内にディスクリネーションを発生させること無く良好な品質の表示を行うことができる液晶表示素子を提供することを目的としたものである。   SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display element capable of displaying a good quality without generating disclination in an opening area of a pixel.

前記課題を解決するため、本発明の液晶表示素子の一態様は、薄膜トランジスタを介してデータ信号を供給される画素電極が複数配列させて形成された第一基板と、前記各画素電極と対向する共通電極が形成された第二基板と、前記第一基板と前記第二基板との間に封入された液晶と、により構成され、前記画素電極と前記共通電極との間への電圧の印加により液晶分子の配向状態を変化させて表示する液晶表示素子において、前記第一基板上に、前記各画素電極が互いに隣り合う部分にそれぞれ対応させて、前記各画素電極の形成面よりも前記第二基板側に突出する絶縁層が設けられ、前記各画素電極がそれぞれ、所定の側の第一縁部を該第一縁部側の前記絶縁層の下に入り込ませ、前記第一縁部とは反対側の第二縁部を該第二縁部側の前記絶縁層の上に重ねて形成され、 記第一基板に前記各画素電極及び前記絶縁層を覆って形成された第一配向膜と前記第二基板に前記共通電極を覆って形成された第二配向膜のうちの前記第一配向膜が、前記画素電極の前記第二縁部から前記第一縁部に向かう方向にラビングされ前記画素電極の前記第二縁部側に補償容量形成部が、前記絶縁層の下に入り込ませて形成され、前記画素電極の前記第一縁部及び前記補償容量形成部が、前記第一縁部側の前記絶縁層及び前記第二縁部側の前記絶縁層の下からその外側に張出す形状に形成された第一の透明導電膜を有し、前記第一縁部と前記補償容量形成部との間の部分及び前記第二縁部が、前記第一の透明導電膜の張出し部及び前記絶縁層に重ねて形成された第二の透明導電膜を有している、ことを特徴とする。 In order to solve the above problems, one embodiment of the liquid crystal display element of the present invention is a first substrate formed by arranging a plurality of pixel electrodes to which a data signal is supplied via a thin film transistor, and faces each of the pixel electrodes. a second substrate having a common electrode is formed, a liquid crystal sealed between said first substrate second substrate is constituted by, by applying a voltage to between the common electrode and the pixel electrode In the liquid crystal display element that displays by changing the alignment state of the liquid crystal molecules, the second electrodes are formed on the first substrate so as to correspond to the portions where the pixel electrodes are adjacent to each other. insulating layer is provided protruding to the substrate side, wherein each pixel electrode, allowed to enter the first edge of the predetermined side below the insulating layer of those said one edge side, said first edge those wherein the second edge side of the second edge portion opposite to The formed overlying the insulating layer, is formed to cover the front Symbol first alignment film and the common electrode on the second substrate having the formed covering the pixel electrodes and the insulating layer on the first substrate The first alignment film of the second alignment film is rubbed in a direction from the second edge of the pixel electrode toward the first edge, and a compensation capacitor is formed on the second edge of the pixel electrode. And the first edge portion of the pixel electrode and the compensation capacitor forming portion are formed on the insulating layer on the first edge side and on the second edge side. The first transparent conductive film formed in a shape projecting from the bottom of the insulating layer to the outside, the portion between the first edge and the compensation capacitance forming portion and the second edge, It has a second transparent conductive film formed on the overhanging portion of the first transparent conductive film and the insulating layer. , Characterized in that.

この発明の液晶表示素子によれば、隣り合う画素電極にそれぞれ供給されたデータ信号の電位差が大きくても、画素の開口領域内にディスクリネーションを発生させること無く良好な品質の表示を行うことができる。   According to the liquid crystal display element of the present invention, even if the potential difference between the data signals supplied to the adjacent pixel electrodes is large, a good quality display can be performed without generating disclination in the opening area of the pixel. Can do.

この発明の第一実施例を示す液晶表示素子の第一基板の一部分の配向膜を省略した平面図。The top view which abbreviate | omitted the one part orientation film of the 1st board | substrate of the liquid crystal display element which shows 1st Example of this invention. 図1のII−II矢視線に沿う前記液晶表示素子の断面図。Sectional drawing of the said liquid crystal display element which follows the II-II arrow line of FIG. 第一実施例の液晶表示素子における絶縁層が形成された部分の拡大断面図。The expanded sectional view of the part in which the insulating layer was formed in the liquid crystal display element of a 1st Example. 第一実施例の液晶表示素子における無電界時の液晶分子配向の模式図。The schematic diagram of the liquid crystal molecular orientation at the time of no electric field in the liquid crystal display element of a 1st Example. 第1実施例の液晶表示素子における電界印加時の液晶分子配向の模式的図。The schematic diagram of the liquid crystal molecular orientation at the time of the electric field application in the liquid crystal display element of 1st Example. 比較例の液晶表示素子における電界印加時の液晶分子配向の模式図。The schematic diagram of the liquid crystal molecular orientation at the time of the electric field application in the liquid crystal display element of a comparative example. この発明の第二実施例を示す液晶表示素子の一部分の断面図。FIG. 6 is a cross-sectional view of a part of a liquid crystal display device showing a second embodiment of the present invention. 第二実施例の液晶表示素子における絶縁層が形成された部分の拡大断面図。The expanded sectional view of the part in which the insulating layer was formed in the liquid crystal display element of a 2nd Example. 第二実施例の液晶表示素子における電界印加時の液晶分子配向の模式図。The schematic diagram of the liquid crystal molecular orientation at the time of the electric field application in the liquid crystal display element of a 2nd Example. この発明の第三実施例を示す液晶表示素子の一部分の断面図。Sectional drawing of the part of liquid crystal display element which shows 3rd Example of this invention. 第三実施例の液晶表示素子における絶縁層が形成された部分の拡大断面図。The expanded sectional view of the part in which the insulating layer was formed in the liquid crystal display element of a 3rd Example. 第三実施例の液晶表示素子における電界印加時の液晶分子の配向状態を模式的に示す図。The figure which shows typically the orientation state of the liquid crystal molecule at the time of the electric field application in the liquid crystal display element of a 3rd Example. この発明の第四実施例を示す液晶表示素子の絶縁層が形成された部分の断面図。Sectional drawing of the part in which the insulating layer of the liquid crystal display element which shows 4th Example of this invention was formed. この発明の第五実施例を示す液晶表示素子の絶縁層が形成された部分の断面図。Sectional drawing of the part in which the insulating layer of the liquid crystal display element which shows 5th Example of this invention was formed. この発明の第六実施例を示す液晶表示素子の絶縁層が形成された部分の断面図。Sectional drawing of the part in which the insulating layer of the liquid crystal display element which shows 6th Example of this invention was formed.

[第一実施例]
この発明の液晶表示素子は、薄膜トランジスタ(以下、TFTと記す)をスイッチング素子としたアクティブマトリックス液晶表示素子であり、図1及び図2のように、TFT4を介してデータ信号を供給される画素電極3が行方向(図1において左右方向)及び列方向(図1において上下方向)に複数配列させて形成された第一基板1と、前記各画素電極3と対向する共通電極20が形成された第二基板2と、前記第一基板1と前記第二基板2との間に封入された液晶22とにより構成されている。
[First embodiment]
The liquid crystal display element of the present invention is an active matrix liquid crystal display element using a thin film transistor (hereinafter referred to as TFT) as a switching element, and a pixel electrode to which a data signal is supplied via a TFT 4 as shown in FIGS. 3 is a first substrate 1 formed to cause a plurality of sequences (vertical direction in FIG. 1) and a column direction (the lateral direction in FIG. 1) row, a common electrode 20 facing the pixel electrode 3 is formed the the second substrate 2, a liquid crystal 22 sealed between the first substrate 1 and the second substrate 2, and is composed of a.

前記第一基板1と第二基板2はそれぞれガラス板等の透明板からなっており、これらの基板1,2は、所定の間隙を設けて対向配置され、前記各画素電極の配列領域を囲んで形成された枠状のシール材(図示せず)を介して接合されている。また、前記液晶22は、誘電異方性が正のネマティック液晶であり、前記第一基板1と第二基板2との間の間隙の前記シール材で囲まれた領域に封入されている。   Each of the first substrate 1 and the second substrate 2 is made of a transparent plate such as a glass plate, and these substrates 1 and 2 are arranged to face each other with a predetermined gap and surround the arrangement region of the pixel electrodes. It is joined via a frame-shaped sealing material (not shown) formed in the above. The liquid crystal 22 is a nematic liquid crystal having positive dielectric anisotropy, and is sealed in a region surrounded by the sealing material in the gap between the first substrate 1 and the second substrate 2.

前記第一基板1の前記第二基板2と対向する面上には、前記各画素電極3の形成位置にそれぞれ対応させてTFT4が形成されると共に、前記TFT4に接続された走査信号線10及びデータ信号線11が設けられている。   On the surface of the first substrate 1 facing the second substrate 2, TFTs 4 are formed corresponding to the formation positions of the respective pixel electrodes 3, and scanning signal lines 10 connected to the TFTs 4 and A data signal line 11 is provided.

前記TFT4は、図1のように、前記第一基板1上に形成されたゲート電極5と、前記ゲート電極5を覆うゲート絶縁膜6と、前記ゲート絶縁膜6の上に前記ゲート電極5と対向させて形成された真正アモルファスシリコンからなる半導体薄膜7と、前記半導体薄膜7の上面の中央部に設けられたチャネル保護膜(図示せず)と、前記半導体薄膜7のチャネル領域を挟んで、その一方の側と他方の側との上にそれぞれn型アモルファスシリコンからなるコンタクト層(図示せず)を介して形成されたソース電極8及びドレイン電極9とからなっている。なお、前記ゲート絶縁膜6は透明膜からなっており、前記第一基板1上の略全体にわたって形成されている。   As shown in FIG. 1, the TFT 4 includes a gate electrode 5 formed on the first substrate 1, a gate insulating film 6 covering the gate electrode 5, and the gate electrode 5 on the gate insulating film 6. A semiconductor thin film 7 made of genuine amorphous silicon formed so as to face each other, a channel protective film (not shown) provided at the center of the upper surface of the semiconductor thin film 7, and a channel region of the semiconductor thin film 7 sandwiched therebetween, A source electrode 8 and a drain electrode 9 are formed on one side and the other side via contact layers (not shown) made of n-type amorphous silicon. The gate insulating film 6 is made of a transparent film, and is formed over substantially the entire first substrate 1.

前記走査信号線10は、前記第一基板1上に形成されている。この走査信号線10は、各行の画素電極3の一側の領域にそれぞれ行方向に延伸させて配線されており、対応する行の各TFT4のゲート電極5に接続されている。なお、この走査信号線10は、前記ゲート電極5と一体に形成されている。   The scanning signal line 10 is formed on the first substrate 1. The scanning signal line 10 is extended and wired in a row direction in a region on one side of the pixel electrode 3 in each row, and is connected to the gate electrode 5 of each TFT 4 in the corresponding row. The scanning signal line 10 is formed integrally with the gate electrode 5.

また、前記データ信号線11は、前記ゲート絶縁膜6の上に形成されている。このデータ信号線11は、各列の画素電極3の一側の領域にそれぞれ列方向に延伸させて配線されており、該データ信号線11から各列のTFT配置部に導出された分岐線11aを介して、対応する列の各TFT4のソース電極8に接続されている。なお、このデータ信号線11及び分岐線11aは、前記ソース電極8と一体に形成されている。   The data signal line 11 is formed on the gate insulating film 6. The data signal lines 11 are wired to extend in the column direction in a region on one side of the pixel electrodes 3 in each column, and branch lines 11a led out from the data signal line 11 to the TFT arrangement portion in each column. Are connected to the source electrode 8 of each TFT 4 in the corresponding column. The data signal line 11 and the branch line 11a are formed integrally with the source electrode 8.

さらに、前記第一基板1の前記各TFT4及び各データ信号線11が形成された面上には、これらを覆って透明な層間絶縁膜12が形成されており、この層間絶縁膜12の上に、前記各画素電極3との間に、前記画素電極3の電位の変動を補償するための補償容量Cs(図3参照)を形成する容量電極13が設けられている。   Further, a transparent interlayer insulating film 12 is formed on the surface of the first substrate 1 on which the TFTs 4 and the data signal lines 11 are formed. The transparent interlayer insulating film 12 is formed on the interlayer insulating film 12. Between each of the pixel electrodes 3, a capacitor electrode 13 that forms a compensation capacitor Cs (see FIG. 3) for compensating for a variation in potential of the pixel electrode 3 is provided.

前記容量電極13は、前記画素電極3の行毎に、行方向に配列する各画素電極3にそれぞれ対向させると共に、前記各画素電極3にそれぞれ対向する容量電極13,13同士を共通接続して形成されている。   The capacitor electrode 13 is opposed to each pixel electrode 3 arranged in the row direction for each row of the pixel electrodes 3, and the capacitor electrodes 13 and 13 respectively opposed to the pixel electrodes 3 are connected in common. Is formed.

この実施例において、前記容量電極13は、前記画素電極3の周縁部のうちの前記TFT4との接続部を除く部分の略全域に対向する枠形状に形成されている。さらに、前記容量電極13の各辺部のうちの前記画素電極3の行方向に対して交差する辺部(以下、縦辺部という)13aは、同じ行の隣り合う容量電極13の縦辺部13aと一体に形成されている。すなわち、行方向に配列する各画素電極3にそれぞれ対向する各容量電極13,13は、前記縦辺部13aにおいて互いに接続されている。そして、前記各行の容量電極13は、前記各画素電極3の配列領域の外側において共通接続されている。   In this embodiment, the capacitor electrode 13 is formed in a frame shape that opposes substantially the entire region of the peripheral portion of the pixel electrode 3 excluding the connection portion with the TFT 4. Furthermore, a side portion (hereinafter, referred to as a vertical side portion) 13 a that intersects the row direction of the pixel electrode 3 among the side portions of the capacitive electrode 13 is a vertical side portion of adjacent capacitive electrodes 13 in the same row. It is integrally formed with 13a. That is, the capacitor electrodes 13 and 13 that face the pixel electrodes 3 arranged in the row direction are connected to each other at the vertical side portion 13a. The capacitor electrodes 13 in each row are connected in common outside the array region of the pixel electrodes 3.

前記各容量電極13の縦辺部13aは、この縦辺部13aの両側の縁部がそれぞれ行方向に配列する各画素電極3の互いに隣り合う側の縁部の両方にそれぞれ対向する幅に形成されている。すなわち、前記容量電極13の縦辺部13aは、前記データ信号線11上の部分を覆って形成されている。   The vertical side portion 13a of each capacitor electrode 13 is formed to have a width in which the edge portions on both sides of the vertical side portion 13a are opposed to both the adjacent edge portions of each pixel electrode 3 arranged in the row direction. Has been. That is, the vertical side portion 13 a of the capacitor electrode 13 is formed so as to cover a portion on the data signal line 11.

また、前記第一基板1上には、前記容量電極13を覆って形成された透明なオーバーコート絶縁膜14が設けられており、このオーバーコート絶縁膜14の上に、ITO膜等の透明導電膜からなる複数の画素電極3が形成されている。この各画素電極3はそれぞれ、前記オーバーコート絶縁膜14及び前記層間絶縁膜12に設けられたコンタクト孔15(図1参照)において前記画素電極3に対応するTFT4のドレイン電極9に接続されている。   Further, a transparent overcoat insulating film 14 is provided on the first substrate 1 so as to cover the capacitor electrode 13, and a transparent conductive material such as an ITO film is formed on the overcoat insulating film 14. A plurality of pixel electrodes 3 made of a film are formed. Each pixel electrode 3 is connected to the drain electrode 9 of the TFT 4 corresponding to the pixel electrode 3 in a contact hole 15 (see FIG. 1) provided in the overcoat insulating film 14 and the interlayer insulating film 12. .

さらに、前記第一基板1上には、前記データ信号線11と交差する行方向に配列された各画素電極3が互いに隣り合う部分にそれぞれ対応させて、前記各画素電極3の形成面である前記オーバーコート絶縁膜14の膜面よりも前記第二基板2側に突出する帯形状の絶縁層16が設けられている。この絶縁層16は、前記容量電極13の縦辺部上の部分に、前記縦辺部と略同じ幅に形成されている。なお、この実施例では、前記絶縁層16を、各画素電極3の列方向の配列領域の全長にわたって連続した形状に形成しているが、この絶縁層16は、各画素電極3の行毎に、各画素電極3が互いに隣り合う部分の略全長にわたる長さに形成してもよい。   Further, the pixel electrodes 3 arranged in the row direction intersecting with the data signal lines 11 are formed on the first substrate 1 so as to correspond to portions adjacent to each other, and are the formation surfaces of the pixel electrodes 3. A band-shaped insulating layer 16 is provided so as to protrude toward the second substrate 2 from the film surface of the overcoat insulating film 14. The insulating layer 16 is formed in a portion on the vertical side portion of the capacitor electrode 13 so as to have substantially the same width as the vertical side portion. In this embodiment, the insulating layer 16 is formed in a continuous shape over the entire length of the array region of the pixel electrodes 3 in the column direction. However, the insulating layer 16 is formed for each row of the pixel electrodes 3. Each pixel electrode 3 may be formed to have a length that extends over substantially the entire length of adjacent portions.

そして、前記各画素電極3はそれぞれ、その周縁部のうちの所定の側の第一縁部3aを該第一縁部3a側の前記絶縁層16の下に入り込ませ、前記第一縁部3aとは反対側の第二縁部3bを該第二縁部3b側の前記絶縁層16の上に重ねて形成されている。   Each of the pixel electrodes 3 causes a first edge 3a on a predetermined side of the peripheral edge thereof to enter under the insulating layer 16 on the first edge 3a side, and the first edge 3a. The second edge 3b on the opposite side is formed on the insulating layer 16 on the second edge 3b side.

なお、前記各画素電極3はそれぞれ、前記行方向と平行な二つの辺と前記列方向と平行な二つの辺とを有する矩形形状に形成されている。そして、この実施例では、前記画素電極3の図において右側の縦辺に沿った第一縁部3aを該第一縁部3a側の前記絶縁層16の下に入り込ませ、図において左側の縦辺に沿った第二縁部3bを該第二縁部3b側の前記絶縁層16の上に重ねている。 Each pixel electrode 3 is formed in a rectangular shape having two horizontal sides parallel to the row direction and two vertical sides parallel to the column direction. In this embodiment, the first edge 3a along the right vertical side in the drawing of the pixel electrode 3 is made to enter under the insulating layer 16 on the first edge 3a side. A second edge 3b along the side is overlaid on the insulating layer 16 on the second edge 3b side.

前記絶縁層16は、前記画素電極3の第二縁部3b以外の部分と第二基板2に形成された共通電極20との間の間隙の1/2以下の高さに形成されている。この実施例において、前記絶縁層16は、前記画素電極3の第二縁部3b以外の部分と共通電極20との間の間隙の1/3〜1/2の高さに形成されている。   The insulating layer 16 is formed at a height of ½ or less of the gap between the portion other than the second edge 3 b of the pixel electrode 3 and the common electrode 20 formed on the second substrate 2. In this embodiment, the insulating layer 16 is formed at a height of 1/3 to 1/2 of the gap between the portion other than the second edge 3b of the pixel electrode 3 and the common electrode 20.

また、この実施例において、前記画素電極3の第一縁部3aの絶縁層16の下に入り込んだ部分と、第二縁部3bの絶縁層16上に重なった部分はそれぞれ、前記絶縁層16の幅の略1/4の幅に形成されている。 Further, in this embodiment, respectively portion that enters under the insulating layer 16 of the first edge 3a of the pixel electrode 3, overlapping portion on the insulating layer 16 of the second edge 3b, the insulating layer It is formed in a width of about 1/4 of the width of 16.

さらに、前記画素電極3の前記第二縁部3b側には、前記オーバーコート絶縁膜14を介して前記容量電極13の縦辺部13aと対向する補償容量形成部3cが、前記絶縁層16の下に入り込ませて形成されている。この補償容量形成部3cの絶縁層16の下に入り込んだ部分は、前記第一縁部3aの絶縁層16の下に入り込んだ部分と略同じ幅に形成されている。   Further, on the second edge 3 b side of the pixel electrode 3, a compensation capacitance forming portion 3 c facing the vertical side portion 13 a of the capacitance electrode 13 through the overcoat insulating film 14 is provided on the insulating layer 16. It is formed in the bottom. The portion of the compensation capacitance forming portion 3c that enters under the insulating layer 16 is formed to have substantially the same width as the portion of the first edge portion 3a that enters under the insulating layer 16.

なお、前記画素電極3の第一縁部3a及び補償容量形成部3cは、前記絶縁層16の形成前に、オーバーコート絶縁膜14の上に第一縁部3a側の絶縁層16及び第二縁部3b側の絶縁層16の下からその外側に張出す形状に形成された第一の透明導電膜からなっている。また、前記画素電極3の第一縁部3aと補償容量形成部3cとの間の部分及び第二縁部3bは、絶縁層16の形成後に前記絶縁層16及び前記第一の透明導電膜の張出し部に重ねて形成された第二の透明導電膜からなっている。   The first edge portion 3a and the compensation capacitance forming portion 3c of the pixel electrode 3 are formed on the overcoat insulating film 14 on the first edge portion 3a side and the second insulating layer 16 before the insulating layer 16 is formed. It consists of the 1st transparent conductive film formed in the shape extended on the outer side from under the insulating layer 16 by the side of the edge 3b. Further, the portion between the first edge 3a and the compensation capacitance forming portion 3c of the pixel electrode 3 and the second edge 3b are formed on the insulating layer 16 and the first transparent conductive film after the insulating layer 16 is formed. It consists of the 2nd transparent conductive film formed on the overhang part.

そのため、第一縁部3a及び補償容量形成部3cを前記第一縁部3a側及び第二縁部3b側の絶縁層16,16の下に入り込ませ、前記第二縁部3bを前記第二縁部3b側の絶縁層16の上に重ねた画素電極3を形成することができる。   Therefore, the first edge 3a and the compensation capacitance forming part 3c are inserted under the insulating layers 16 and 16 on the first edge 3a side and the second edge 3b side, and the second edge 3b is moved to the second edge 3b. The pixel electrode 3 overlaid on the insulating layer 16 on the edge 3b side can be formed.

そして、前記補償容量Csは、前記容量電極13と、前記画素電極3の第一縁部3aと列方向の両端の縁部及び補償容量形成部3cと、前記容量電極13と画素電極3との間の前記オーバーコート絶縁膜14からなる誘電層とにより形成されている。なお、前記容量電極13には、前記共通電極20に印加される共通電極信号と同じ信号が印加される。   The compensation capacitor Cs includes the capacitor electrode 13, the first edge 3 a of the pixel electrode 3, the edge at both ends in the column direction and the compensation capacitor forming portion 3 c, and the capacitor electrode 13 and the pixel electrode 3. And a dielectric layer made of the overcoat insulating film 14 therebetween. The same signal as the common electrode signal applied to the common electrode 20 is applied to the capacitive electrode 13.

また、前記第一基板1上には、前記各画素電極3及び各絶縁層16を覆って、ポリイミド等からなる第一配向膜17が形成されている。この第一配向膜17は、前記画素電極3の第縁部3から第縁部3に向かう方向17rにラビングされている。なお、この実施例では、前記第一配向膜17を、前記画素電極3の第一縁部3a及び第二縁部3bに対して略直交する方向にラビングしている。 A first alignment film 17 made of polyimide or the like is formed on the first substrate 1 so as to cover the pixel electrodes 3 and the insulating layers 16. The first alignment film 17 is rubbed from the second edge 3 b of the pixel electrode 3 in a direction 17r toward the first edge 3 a. In this embodiment, the first alignment film 17 is rubbed in a direction substantially orthogonal to the first edge 3 a and the second edge 3 b of the pixel electrode 3.

一方、前記第二基板2の前記第一基板1と対向する面上には、行方向に配列した各画素電極3が互いに隣り合う部分及び列方向に配列した各画素電極3が互いに隣り合う部分に対応させて遮光膜18が形成されている。さらに、前記第二基板2上には、前記各画素電極3の列にそれぞれ対応させて、赤色フィルタ19Rと緑色フィルタ19Gと青色フィルタ19Bの三色のカラーフィルタがストライプ状に形成されている。 On the other hand, on the surface of the second substrate 2 facing the first substrate 1, the pixel electrodes 3 arranged in the row direction are adjacent to each other and the pixel electrodes 3 arranged in the column direction are adjacent to each other. A light shielding film 18 is formed corresponding to the above. Further, on the second substrate 2, the respectively corresponding to the columns of the pixel electrodes 3, the three color filters of red filters 19R, the green filter 19G and blue filter 19B are formed in a stripe shape .

前記共通電極20は、ITO膜等の透明導電膜からなっており、前記カラーフィルタ19R,19G、19Bの上に、前記各画素電極3の配列領域の全域に対応させて形成されている。   The common electrode 20 is made of a transparent conductive film such as an ITO film, and is formed on the color filters 19R, 19G, and 19B so as to correspond to the entire arrangement region of the pixel electrodes 3.

また、前記第二基板2上には、前記共通電極20を覆って、ポリイミド等からなる第二配向膜21が形成されている。この第二配向膜21は、前記第一配向膜17のラビング方向17rに対して所定の方向21rにラビングされている。   A second alignment film 21 made of polyimide or the like is formed on the second substrate 2 so as to cover the common electrode 20. The second alignment film 21 is rubbed in a predetermined direction 21r with respect to the rubbing direction 17r of the first alignment film 17.

なお、この実施例の液晶表示素子は、非ツイストのホモジニアス配向型液晶表示素子であり、前記第二配向膜21は、前記第一配向膜17のラビング方向17rとは逆向き方向21rにラビングされている。   The liquid crystal display element of this embodiment is a non-twisted homogeneous alignment type liquid crystal display element, and the second alignment film 21 is rubbed in a direction 21r opposite to the rubbing direction 17r of the first alignment film 17. ing.

そして、前記第一基板1と第二基板2との間に封入された液晶22の分子22aは、図4のように、第一基板1に対して、前記第一配向膜17のラビング方向17rの下流側(ラビングの終了端側)に向かって5度程度の角度でプレチルトし、第二基板2に対して、前記第二配向膜21のラビング方向21rの下流側に向かって5度程度の角度でプレチルトした状態で、前記各配向膜17,21のラビング方向17r,21rに分子長軸を揃えてホモジニアス配向している。   Then, the molecules 22a of the liquid crystal 22 sealed between the first substrate 1 and the second substrate 2 are rubbed in the rubbing direction 17r of the first alignment film 17 with respect to the first substrate 1 as shown in FIG. Toward the downstream side (the end end side of the rubbing) at an angle of about 5 degrees and about 5 degrees toward the downstream side of the rubbing direction 21r of the second alignment film 21 with respect to the second substrate 2. In a state of being pretilted at an angle, the alignment layers 17 and 21 are homogeneously aligned with their molecular long axes aligned in the rubbing directions 17r and 21r.

さらに、この液晶表示素子は、前記第一基板1の外面に配置された第一偏光板23と、前記第二基板2の外面に配置された第二偏光板24とを備えている。前記第一偏光板23は、その吸収軸(図示せず)を前記各配向膜17,21のラビング方向17r,21rに対して略45度の方向に向けて配置され、前記第二偏光板24は、その吸収軸(図示せず)を前記第一偏光板23の吸収軸に対して略直交させて配置されている。   The liquid crystal display element further includes a first polarizing plate 23 disposed on the outer surface of the first substrate 1 and a second polarizing plate 24 disposed on the outer surface of the second substrate 2. The first polarizing plate 23 is arranged with its absorption axis (not shown) oriented in the direction of about 45 degrees with respect to the rubbing directions 17r and 21r of the alignment films 17 and 21, and the second polarizing plate 24. Is arranged with its absorption axis (not shown) substantially orthogonal to the absorption axis of the first polarizing plate 23.

前記液晶表示素子は、前記各画素電極3の行(以下、画素行という)を1行単位で順次選択し、選択行の各画素電極3にそれぞれデータ信号を供給することにより、前記各画素電極3と共通電極20との間に前記データ信号の電位に対応した強さの駆動電界を印加し、その駆動電界により液晶分子22aの配向状態を変化させて表示する。   The liquid crystal display element sequentially selects a row of each pixel electrode 3 (hereinafter referred to as a pixel row) in units of one row, and supplies a data signal to each pixel electrode 3 in the selected row. A driving electric field having a strength corresponding to the potential of the data signal is applied between the common electrode 20 and the common electrode 20, and the alignment state of the liquid crystal molecules 22a is changed by the driving electric field for display.

すなわち、前記各走査信号線10には、その走査信号線10が対応する画素行の選択期間に前記TFT4をオンさせる電位になる波形の走査信号が印加される。また、前記各データ信号線11には、前記各画素行の選択期間毎に画像データの階調値に対応して電位が変化するデータ信号が印加される。一方、前記共通電極20には所定の共通信号が印加される。また、前記各行の容量電極13には、前記共通信号と同じ信号が印加される。   In other words, each scanning signal line 10 is applied with a scanning signal having a waveform that has a potential for turning on the TFT 4 during the selection period of the corresponding pixel row. Further, a data signal whose potential changes in accordance with the gradation value of the image data is applied to each data signal line 11 for each selection period of each pixel row. Meanwhile, a predetermined common signal is applied to the common electrode 20. The same signal as the common signal is applied to the capacitor electrode 13 in each row.

前記各データ信号線11に印加されたデータ信号は、前記TFT4のオンにより、前記TFT4に接続された画素電極3に供給され、前記各画素電極3と共通電極20との間に前記データ信号の電位に対応した強さの駆動電界が印加される。   The data signal applied to each data signal line 11 is supplied to the pixel electrode 3 connected to the TFT 4 by turning on the TFT 4, and the data signal is transmitted between the pixel electrode 3 and the common electrode 20. A driving electric field having a strength corresponding to the potential is applied.

なお、前記液晶表示素子は、前記画素電極3と共通電極20との間に印加された駆動電界の極性の偏りによる表示像の焼き付きや、液晶の電気分解による劣化を防ぐため、前記駆動電界の極性を所定の周期で反転させて駆動される。   The liquid crystal display element prevents the image of the driving electric field from being burned out due to a bias in the polarity of the driving electric field applied between the pixel electrode 3 and the common electrode 20 and deterioration due to electrolysis of the liquid crystal. It is driven by inverting the polarity at a predetermined cycle.

この極性反転駆動には、各画素行毎に駆動電界の極性を反転させる所謂ライン反転駆動と、行方向に配列した各画素毎に駆動電界の極性を反転させる所謂ドット反転駆動とがある。前記ライン反転駆動は、前記共通電極20に、前記各画素行の選択期間毎に極性が交互に反転する波形の共通信号を印加することにより行われる。また、前記ドット反転駆動は、前記各データ信号線11に、隣り合うデータ信号線11,11毎に極性を反転させたデータ信号を印加することにより行われる。 The polarity inversion driving, a so-called line inversion driving where reversing the polarity of the driving electric field for each pixel row, and so-called dot inversion driving where reversing the polarity of the driving electric field to each pixel arranged in the row direction, there is. The line inversion drive is performed by applying to the common electrode 20 a common signal having a waveform whose polarity is alternately inverted every selection period of each pixel row. In addition, the dot inversion driving is performed by applying a data signal in which the polarity is inverted for each adjacent data signal line 11, 11 to each data signal line 11.

この液晶表示素子は、上記のような構成であるため、画素の開口領域内にディスクリネーションを発生させること無く良好な品質の表示を行うことができる。   Since the liquid crystal display element has the above-described configuration, it is possible to perform display with good quality without generating disclination in the opening area of the pixel.

すなわち、図5は上記実施例の液晶表示素子における電界印加時の液晶分子配向の模式図、図6は比較例の液晶表示素子における電界印加時の液晶分子配向の模式図であり、何れも、行方向に沿った断面上における液晶分子配向を示している。   That is, FIG. 5 is a schematic diagram of liquid crystal molecule alignment when an electric field is applied in the liquid crystal display element of the above example, and FIG. 6 is a schematic diagram of liquid crystal molecule alignment when an electric field is applied in a liquid crystal display element of a comparative example. The liquid crystal molecular alignment on the cross section along a row direction is shown.

なお、図5及び図6に示した液晶分子配向はそれぞれ、前記ドット反転駆動により、隣り合う画素電極3,3のうちの一方の画素電極3に、前記共通電極20に印加された共通信号の電位に対して+5Vのデータ信号を供給し、他方の画素電極3に、前記共通信号の電位に対して−5Vのデータ信号を供給したときの配向例である。   The liquid crystal molecule orientations shown in FIGS. 5 and 6 are respectively applied to the common electrode 20 by applying the dot inversion drive to one of the adjacent pixel electrodes 3 and 3. This is an example of orientation when a data signal of + 5V is supplied to the potential and a data signal of −5V is supplied to the other pixel electrode 3 with respect to the potential of the common signal.

前記比較例の液晶表示素子は、行方向に配列された各画素電極30,30が互いに隣り合う部分に対応させて絶縁層16を設け、前記各画素電極30を、その二つの縦辺に沿った第一縁部3aと第二縁部3bの両方を前記絶縁層16の上に重ねて形成したものである。また、この液晶表示素子は、前記各画素電極3を覆って形成された第一配向膜と、共通電極20を覆って形成された第二配向膜(何れも図示せず)を、上記実施例と同じ方向17r,21rにラビングし、液晶分子22aを、行方向に分子長軸を揃えてホモジニアス配向させたものである。   In the liquid crystal display element of the comparative example, an insulating layer 16 is provided corresponding to a portion where the pixel electrodes 30, 30 arranged in the row direction are adjacent to each other, and the pixel electrodes 30 are arranged along two vertical sides thereof. Both the first edge 3a and the second edge 3b are formed on the insulating layer 16 so as to overlap each other. Further, the liquid crystal display element includes a first alignment film formed so as to cover each pixel electrode 3 and a second alignment film (none of which is shown) formed so as to cover the common electrode 20 in the above embodiment. Are rubbed in the same directions 17r and 21r, and the liquid crystal molecules 22a are homogeneously aligned with their molecular long axes aligned in the row direction.

この比較例の液晶表示素子は、画素電極3の縁部と共通電極20との間隔を小さくしているため、隣り合う画素電極3,3間に生じた横電界の影響による前記駆動電界の向きの歪みを軽減することができる。   In the liquid crystal display element of this comparative example, since the distance between the edge of the pixel electrode 3 and the common electrode 20 is reduced, the direction of the driving electric field due to the influence of the lateral electric field generated between the adjacent pixel electrodes 3 and 3 Can reduce distortion.

しかし、この液晶表示素子は、隣り合う画素電極3,3の縁部3a,3b同士が、前記絶縁層16上において隣接しているため、これらの画素電極3,3間に、各画素電極3,3にそれぞれ供給されたデータ信号の電位差に対応した強さの横電界が生じ、この横電界の影響により、前記駆動電界の向きが、画素電極3の縁部付近に対応する領域において、基板の法線方向に対して斜めに傾いた方向に歪む。この横電界による駆動電界の歪み方向は、画素電極3の一方の縁部側とその反対側の縁部側とで互いに逆向きである。   However, in this liquid crystal display element, since the edge portions 3a and 3b of the adjacent pixel electrodes 3 and 3 are adjacent to each other on the insulating layer 16, each pixel electrode 3 is interposed between the pixel electrodes 3 and 3. , 3 generates a lateral electric field having a strength corresponding to the potential difference between the data signals supplied to each of the substrate 3 and the substrate. In the region corresponding to the vicinity of the edge of the pixel electrode 3 due to the influence of the lateral electric field, the substrate It is distorted in a direction inclined obliquely with respect to the normal direction. The directions of distortion of the drive electric field due to the lateral electric field are opposite to each other on one edge side of the pixel electrode 3 and the opposite edge side thereof.

なお、前記横電界は、行方向に配列した各画素電極間と、列方向に配列した各画素電極間との両方に生じ、これらの横電界の影響により、前記駆動電界の向きが、行方向と列方向の二つの方向において歪む。   The lateral electric field is generated both between the pixel electrodes arranged in the row direction and between the pixel electrodes arranged in the column direction. Due to the influence of these lateral electric fields, the direction of the driving electric field is changed in the row direction. And distortion in two directions of the column direction.

一方、液晶分子22aが初期配向状態におけるプレチルトの向きとは逆向きにチルトする方向に立ち上がり配向することによるディスクリネーションは、前記プレチルトの向きとは逆向き方向への駆動電界の歪みによって発生する。   On the other hand, the disclination caused by the liquid crystal molecules 22a rising and aligning in a direction tilting in the direction opposite to the pretilt direction in the initial alignment state is generated by the distortion of the driving electric field in the direction opposite to the pretilt direction. .

すなわち、液晶分子22aを行方向に分子長軸を揃えてホモジニアス配向させた液晶表示素子では、前記ディスクリネーションが、前記行方向への駆動電界の歪みによって発生する。   That is, in the liquid crystal display element in which the liquid crystal molecules 22a are aligned homogeneously with the molecular long axis aligned in the row direction, the disclination occurs due to distortion of the driving electric field in the row direction.

前記比較例の液晶表示素子における行方向への駆動電界の歪みは、図6に等電位線Eで示したような、画素電極3の第一縁部3a側と第二縁部3b側とで略対称な歪みである。   The distortion of the driving electric field in the row direction in the liquid crystal display element of the comparative example is between the first edge 3a side and the second edge 3b side of the pixel electrode 3 as shown by the equipotential line E in FIG. This is a nearly symmetric distortion.

前記画素電極3の第一縁部3a側における駆動電界の歪み方向は、液晶分子22aの初期配向状態におけるプレチルトの向きであり、第二縁部3b側における駆動電界の歪み方向は、前記プレチルトの向きとは逆方向である。   The distortion direction of the driving electric field on the first edge 3a side of the pixel electrode 3 is the pretilt direction in the initial alignment state of the liquid crystal molecules 22a, and the distortion direction of the driving electric field on the second edge 3b side is the pretilt direction. The direction is the opposite direction.

そのため、前記画素電極3の第二縁部3b付近以外の領域の液晶分子22aは前記プレチルトの向きと同じ正常なチルト方向に立ち上がり配向するが、前記第二縁部3b付近の領域の液晶分子22aが、前記プレチルトの向きとは逆向きにチルトする方向に立ち上がり配向し、ディスクリネーションを発生する。   Therefore, the liquid crystal molecules 22a in the region other than the vicinity of the second edge 3b of the pixel electrode 3 rise and align in the normal tilt direction that is the same as the pretilt direction, but the liquid crystal molecules 22a in the region near the second edge 3b. However, it rises in the direction of tilting in the direction opposite to the direction of the pretilt to generate disclination.

特に、前記ドット反転駆動では、隣り合う画素電極3,3の一方に供給されるデータ信号の極性と、他方の画素電極3に供給されるデータ信号の極性とが逆極性であるため、行方向に配列した各画素電極3,3間に強い横電界が生じ、前記駆動電界の行方向への歪みが大きくなり、前記ディスクリネーションが画素の開口領域内に発生する。   In particular, in the dot inversion driving, the polarity of the data signal supplied to one of the adjacent pixel electrodes 3 and 3 and the polarity of the data signal supplied to the other pixel electrode 3 are opposite to each other. A strong horizontal electric field is generated between the pixel electrodes 3 and 3 arranged in a row, the distortion of the driving electric field in the row direction is increased, and the disclination is generated in the opening region of the pixel.

液晶分子22aが前記プレチルトの向きと同じ正常なチルト方向に立ち上がり配向した順チルト配向領域とディスクリネーションの発生領域との境目は、ディスクリネーションラインと呼ばれている。前記比較例の液晶表示素子をドット反転駆動したときは、図6のような位置にディスクリネーションラインDLが形成される。   The boundary between the forward tilt alignment region in which the liquid crystal molecules 22a rise and align in the normal tilt direction, which is the same as the pretilt direction, and the disclination generation region is called a disclination line. When the liquid crystal display element of the comparative example is driven by dot inversion, a disclination line DL is formed at a position as shown in FIG.

一方、上記実施例の液晶表示素子は、各画素電極3が、その二つの縦辺に沿った縁部のうちの第一縁部3aを該第一縁部3a側の絶縁層16の下に入り込ませ、前記第一縁部とは反対側の第二縁部を該第二縁部側の絶縁層16の上に重ねて形成されているため、行方向に配列された各画素電極3,3間に生じる横電界は、画素電極3と共通電極20との間に印加された駆動電界に対して殆んど影響を及ぼさない。   On the other hand, in the liquid crystal display element of the above embodiment, each pixel electrode 3 has the first edge 3a out of the edges along the two vertical sides below the insulating layer 16 on the first edge 3a side. Since the second edge portion opposite to the first edge portion is formed on the insulating layer 16 on the second edge side, the pixel electrodes 3 arranged in the row direction are inserted. 3 has little influence on the driving electric field applied between the pixel electrode 3 and the common electrode 20.

また、データ信号線11と画素電極3とは、層間絶縁膜12の上に前記データ信号線11上の部分を覆って形成された容量電極13により電気的にシールドされているため、前記データ信号線11と画素電極3の縁部との間に横電界が生じることは無い。   Further, the data signal line 11 and the pixel electrode 3 are electrically shielded by the capacitor electrode 13 formed on the interlayer insulating film 12 so as to cover the portion on the data signal line 11. A horizontal electric field does not occur between the line 11 and the edge of the pixel electrode 3.

さらに、上記実施例の液晶表示素子は、画素電極3と共通電極20との間に印加された駆動電界のうち、前記画素電極3の絶縁層16の下に入り込ませて形成された第一縁部3aに対応する領域の電界の強度が、前記絶縁層16での電圧降下によって低下する。それに対して、前記画素電極3の絶縁層16の上に形成された第二縁部3bに対応する領域の電界は、前記絶縁層16による電圧降下が無い高い電界である。   Furthermore, the liquid crystal display element of the above embodiment has a first edge formed by entering a portion of the driving electric field applied between the pixel electrode 3 and the common electrode 20 below the insulating layer 16 of the pixel electrode 3. The intensity of the electric field in the region corresponding to the portion 3 a is reduced by the voltage drop in the insulating layer 16. On the other hand, the electric field in the region corresponding to the second edge 3b formed on the insulating layer 16 of the pixel electrode 3 is a high electric field without a voltage drop due to the insulating layer 16.

そのため、前記駆動電界が、図5に等電位線Eで示したように、前記画素電極3の第一縁部3a側(電界強度が低下した側)において画素電極3の内側方向に歪み、第二縁部3b側において画素電極3の外側方向に歪む。   Therefore, as indicated by the equipotential line E in FIG. 5, the driving electric field is distorted in the inner direction of the pixel electrode 3 on the first edge 3 a side (the side where the electric field strength is reduced) of the pixel electrode 3, and The second edge 3b is distorted in the outer direction of the pixel electrode 3.

すなわち、前記駆動電界の歪みは、前記比較例の駆動電界の歪みに対して、液晶分子22aの初期配向状態におけるプレチルトの向きとは逆方向へ歪む領域が前記隣り合う画素電極3の方向にずれたような歪みである。   That is, with respect to the distortion of the driving electric field, the region of distortion in the direction opposite to the pretilt direction in the initial alignment state of the liquid crystal molecules 22a is shifted in the direction of the adjacent pixel electrode 3 with respect to the distortion of the driving electric field of the comparative example. Distortion.

そして、ディスクリネーションは、液晶分子22aのプレチルトの向きとは逆方向へ駆動電界が歪んだ領域に発生する。そのため、上記実施例の液晶表示素子は、ディスクリネーションラインDLが、前記比較例の液晶表示素子よりも画素の外側方向に偏った位置に形成され、絶縁層16の中心からディスクリネーションラインDLまでの距離Lが前記比較例よりも短くなる。   Disclination occurs in a region where the drive electric field is distorted in the direction opposite to the pretilt direction of the liquid crystal molecules 22a. Therefore, in the liquid crystal display element of the above embodiment, the disclination line DL is formed at a position deviated in the pixel outward direction from the liquid crystal display element of the comparative example, and the disclination line DL is formed from the center of the insulating layer 16. Is shorter than the comparative example.

従って、上記実施例の液晶表示素子によれば、ドット反転駆動を行うときのように、行方向に配列した各画素電極3,3にそれぞれ供給されたデータ信号の電位差が大きくても、画素の開口領域内にディスクリネーションを発生させること無く良好な品質の表示を行うことができる。   Therefore, according to the liquid crystal display element of the above embodiment, even when the potential difference between the data signals respectively supplied to the pixel electrodes 3 and 3 arranged in the row direction is large as in the case of performing dot inversion driving, Good quality display can be performed without causing disclination in the opening area.

なお、前記液晶表示素子の駆動は、ドット反転駆動に限らず、ライン反転駆動でもよい。このライン反転駆動の場合も、行方向に配列した各画素電極3,3にそれぞれ供給されたデータ信号の電位差により隣り合う画素電極3,3の縁部3a,3b間に横電界が生じる。そのため、前記横電界の影響により画素電極3と共通電極20との間に印加された駆動電界の向きが歪むが、上記実施例の液晶表示素子によれば、画素の開口領域内にディスクリネーションを発生させること無く良好な品質の表示を行うことができる。   The driving of the liquid crystal display element is not limited to dot inversion driving but may be line inversion driving. Also in this line inversion drive, a horizontal electric field is generated between the edge portions 3a and 3b of the adjacent pixel electrodes 3 and 3 due to the potential difference between the data signals supplied to the pixel electrodes 3 and 3 arranged in the row direction. For this reason, the direction of the driving electric field applied between the pixel electrode 3 and the common electrode 20 is distorted due to the influence of the lateral electric field. It is possible to perform display with good quality without generating any.

また、上記実施例では、前記絶縁層16を、画素電極3の第二縁部3b以外の部分と共通電極20との間の間隙の1/2以下の高さに形成しているため、前記絶縁層16と第二基板2との間隙を充分に確保し、第一基板1と第二基板2との間の間隙への液晶22の注入を短時間で行うことができる。   Further, in the above embodiment, the insulating layer 16 is formed at a height of ½ or less of the gap between the portion other than the second edge 3 b of the pixel electrode 3 and the common electrode 20. A sufficient gap between the insulating layer 16 and the second substrate 2 can be secured, and the liquid crystal 22 can be injected into the gap between the first substrate 1 and the second substrate 2 in a short time.

[第二実施例]
図7及び図8に示した第二実施例の液晶表示素子は、前記画素電極3の第二縁部3bの絶縁層16上に重なった部分を、前記絶縁層16の幅方向中心部よりも隣り合う画素電極3側に張り出す幅に形成したものであり、他の構成は上記第一実施例と同じである。
[Second Example]
In the liquid crystal display element of the second embodiment shown in FIGS. 7 and 8, the portion of the second edge 3 b of the pixel electrode 3 that overlaps the insulating layer 16 is located more than the center in the width direction of the insulating layer 16. The width is formed so as to project to the adjacent pixel electrode 3 side, and the other configuration is the same as in the first embodiment.

なお、この実施例では、前記画素電極3の第二縁部3bを、その端縁が、隣り合う画素電極3の第一縁部3aの端縁上の位置に近接する幅に形成しているが、前記第二縁部3bは、前記隣り合う画素電極3上の部分に重ならない範囲で、任意の幅に形成してもよい。   In this embodiment, the second edge 3b of the pixel electrode 3 is formed such that its edge is close to the position on the edge of the first edge 3a of the adjacent pixel electrode 3. However, the second edge 3b may be formed to have an arbitrary width as long as it does not overlap with the portion on the adjacent pixel electrode 3.

図9は前記第二実施例の液晶表示素子における電界印加時の液晶分子配向の模式図であり、行方向に沿った断面上における液晶分子配向を示している。なお、図9に示した液晶分子配向は、前記ドット反転駆動により、隣り合う画素電極3,3のうちの一方の画素電極3に、前記共通電極20に印加された共通信号の電位に対して+5Vのデータ信号を供給し、他方の画素電極3に、前記共通信号の電位に対して−5Vのデータ信号を供給したときの配向例である。   FIG. 9 is a schematic diagram of liquid crystal molecule alignment when an electric field is applied in the liquid crystal display element of the second embodiment, and shows the liquid crystal molecule alignment on a cross section along the row direction. The liquid crystal molecule orientation shown in FIG. 9 is applied to the potential of the common signal applied to the common electrode 20 to one of the adjacent pixel electrodes 3 and 3 by the dot inversion driving. This is an example of alignment when a data signal of +5 V is supplied and a data signal of −5 V is supplied to the other pixel electrode 3 with respect to the potential of the common signal.

この第二実施例の液晶表示素子は、上記のような構成であるため、前記ディスクリネーションラインDLが形成される位置を、上記第実施例よりもさらに画素の外側方向に偏らせることができる。従って、第二基板2に形成する遮光膜19の幅を小さくし、開口率を向上させることができる。 Since the liquid crystal display element of the second embodiment is configured as described above, the position where the disclination line DL is formed can be biased further toward the outside of the pixel than in the first embodiment. it can. Therefore, the width of the light shielding film 19 formed on the second substrate 2 can be reduced and the aperture ratio can be improved.

[第三実施例]
図10及び図11に示した第三実施例の液晶表示素子は、前記絶縁層16を、画素電極3の第二縁部3b以外の部分と共通電極20との間の間隙よりも小さく、前記間隙の1/2をえる高さに形成したものであり、他の構成は上記第一実施例と同じである。
[Third embodiment]
In the liquid crystal display element of the third embodiment shown in FIGS. 10 and 11, the insulating layer 16 is smaller than the gap between the common electrode 20 and the portion other than the second edge 3b of the pixel electrode 3, 1/2 of the gap is obtained by forming the super El height, other configurations are the same as those of the first embodiment.

なお、この実施例において、前記絶縁層16は、画素電極3の第二縁部3b以外の部分と共通電極20との間の間隙の略3/4の高さに形成されている。また、前記画素電極3の絶縁層16の上に重ねられた第二縁部3bは、上記第一実施例と略同じ幅に形成されている。   In this embodiment, the insulating layer 16 is formed at a height of about 3/4 of the gap between the common electrode 20 and the portion other than the second edge 3 b of the pixel electrode 3. The second edge 3b overlaid on the insulating layer 16 of the pixel electrode 3 is formed to have substantially the same width as that of the first embodiment.

図12は前記第三実施例の液晶表示素子における電界印加時の液晶分子配向の模式図であり、行方向に沿った断面上における液晶分子配向を示している。なお、図12に示した液晶分子配向は、前記ドット反転駆動により、隣り合う画素電極3,3のうちの一方の画素電極3に、前記共通電極20に印加された共通信号の電位に対して+5Vのデータ信号を供給し、他方の画素電極3に、前記共通信号の電位に対して−5Vのデータ信号を供給したときの配向例である。   FIG. 12 is a schematic diagram of liquid crystal molecule alignment when an electric field is applied in the liquid crystal display element of the third embodiment, and shows the liquid crystal molecule alignment on a cross section along the row direction. Note that the liquid crystal molecular orientation shown in FIG. 12 is applied to one of the adjacent pixel electrodes 3 and 3 with respect to the potential of the common signal applied to the common electrode 20 by the dot inversion driving. This is an example of alignment when a data signal of +5 V is supplied and a data signal of −5 V is supplied to the other pixel electrode 3 with respect to the potential of the common signal.

この第三実施例の液晶表示素子は、上記のような構成であるため、前記ディスクリネーションラインDLが形成される位置を、上記第実施例よりもさらに画素の外側方向に偏らせることができる。従って、第二基板2に形成する遮光膜19の幅を小さくし、開口率を向上させることができる。 Since the liquid crystal display element of the third embodiment is configured as described above, the position where the disclination line DL is formed can be biased further toward the outside of the pixel than in the first embodiment. it can. Therefore, the width of the light shielding film 19 formed on the second substrate 2 can be reduced and the aperture ratio can be improved.

[第四実施例]
図13に示した第四実施例は、前記絶縁層16を上記第三実施例と同じ高さに形成すると共に、画素電極3の第二縁部3bの絶縁層16上に重なった部分を、上記第二実施例と同様に、前記絶縁層16の幅方向中心部よりも隣り合う画素電極3側に張り出す幅に形成したものであり、他の構成は上記第一実施例と同じである。この第四実施例によれば、上記第二実施例と第三実施例の相乗効果を得ることができる。
[Fourth embodiment]
In the fourth embodiment shown in FIG. 13, the insulating layer 16 is formed at the same height as the third embodiment, and the portion of the second edge 3 b of the pixel electrode 3 that overlaps the insulating layer 16 is formed. Similar to the second embodiment, the insulating layer 16 is formed to have a width projecting toward the pixel electrode 3 adjacent to the central portion in the width direction, and the other configuration is the same as the first embodiment. . According to the fourth embodiment , a synergistic effect between the second embodiment and the third embodiment can be obtained.

[第五実施例]
図14に示した第五実施例は、画素電極3の第二縁部3b以外の部分を、前記絶縁層16の形成前に形成された第一の透明導電膜により形成し、前記第二縁部3bを、前記絶縁層16の形成後に前記第二縁部3b側の絶縁層16及び前記第一の透明導電膜の前記第二縁部3b側の部分に重ねて形成された第二の透明導電膜により形成したものである。
[Fifth Example]
In the fifth embodiment shown in FIG. 14, a portion other than the second edge 3b of the pixel electrode 3 is formed by a first transparent conductive film formed before the insulating layer 16 is formed, and the second edge is formed. The second transparent portion formed by overlapping the portion 3b on the insulating layer 16 on the second edge 3b side and the second edge 3b side portion of the first transparent conductive film after the insulating layer 16 is formed. It is formed by a conductive film.

この実施例によれば、第一縁部3a及び補償容量形成部3c前記第一縁部3a側及び第二縁部3b側の絶縁層16,16の下に入り込ませ、第二縁部3bを前記第二縁部3b側の絶縁層16の上に重ねた画素電極3を形成することができる。   According to this embodiment, the first edge portion 3a and the compensation capacitance forming portion 3c are inserted under the insulating layers 16 and 16 on the first edge portion 3a side and the second edge portion 3b side, and the second edge portion 3b is The pixel electrode 3 overlaid on the insulating layer 16 on the second edge 3b side can be formed.

[第六実施例]
なお、上記各実施例では、画素電極3の第二縁部3b側に、オーバーコート絶縁膜14を介して容量電極13と対向する補償容量形成部3cを、絶縁層16の下に入り込ませて形成しているが、前記補償容量形成部3cは省略してもよい。
[Sixth embodiment]
In each of the above embodiments, the compensation capacitor forming portion 3c facing the capacitor electrode 13 through the overcoat insulating film 14 is inserted under the insulating layer 16 on the second edge 3b side of the pixel electrode 3. Although formed, the compensation capacitance forming portion 3c may be omitted.

図15に示した第六実施例は、前記補償容量形成部3cを省略し、補償容量Csのうちの画素電極3の第二縁部3b側の部分を、前記画素電極3の第二縁部3bと、容量電極13の縦辺部13aと、オーバーコート絶縁膜14と絶縁層16とからなる誘電層とにより形成したものである。 In the sixth embodiment shown in FIG. 15, the compensation capacitance forming portion 3 c is omitted, and the portion of the compensation capacitance Cs on the second edge 3 b side of the pixel electrode 3 is used as the second edge of the pixel electrode 3. 3b and is obtained by forming a vertical side portion 13a of the capacitor electrode 13, a dielectric layer composed of the overcoat insulating film 14 and the insulating layer 16. by.

[他の実施例]
なお、上記各実施例では、各画素電極3を覆って形成された第一配向膜17を、前記画素電極3の第一縁部3a及び第二縁部3bに対して略直交する方向にラビングしているが、前記第一配向膜17のラビング方向17rは、前記画素電極3の第一縁部3a及び第二縁部3bに対して斜めに交差する方向でもよい。
[Other embodiments]
In each of the above embodiments, the first alignment film 17 formed so as to cover each pixel electrode 3 is rubbed in a direction substantially orthogonal to the first edge 3 a and the second edge 3 b of the pixel electrode 3. However, the rubbing direction 17r of the first alignment film 17 may be a direction that obliquely intersects the first edge 3a and the second edge 3b of the pixel electrode 3.

また、この発明は、非ツイストのホモジニアス配向型液晶表示素子に限らず、例えばTN型液晶表示素子にも適用することができる。   The present invention can be applied not only to non-twisted homogeneous alignment type liquid crystal display elements but also to, for example, TN type liquid crystal display elements.

さらに、上記各実施例では、絶縁層16を、データ信号線11と交差する行方向に配列された各画素電極3,3が互いに隣り合う部分に対応させて設けているが、前記絶縁層16を、走査信号線10と交差する列方向に配列された各画素電極3,3が互いに隣り合う部分に対応させて設け、各画素電極3をそれぞれ、所定の側の第一縁部を該第一縁部側の絶縁層16の下に入り込ませ、前記第一縁部とは反対側の第二縁部を該第二縁部側の絶縁層16の上に重ねて形成すると共に、第一配向膜17を前記第縁部から前記第縁部に向かう方向にラビングしてもよい。 Further, in each of the above embodiments, the insulating layer 16 is provided so as to correspond to the portions where the pixel electrodes 3 and 3 arranged in the row direction intersecting the data signal line 11 are adjacent to each other. Are provided in correspondence with portions where the pixel electrodes 3 and 3 arranged in the column direction intersecting the scanning signal line 10 are adjacent to each other, and each pixel electrode 3 has a first edge on a predetermined side. The second edge portion opposite to the first edge portion is formed so as to overlap the insulating layer 16 on the second edge side. The alignment film 17 may be rubbed in a direction from the second edge toward the first edge.

この構成の液晶表示素子によれば、各画素行毎に駆動電界の極性を反転させるライン反転駆動において、画素の開口領域内にディスクリネーションを発生させること無く良好な品質の表示を行うことができる。   According to the liquid crystal display element of this configuration, in line inversion driving in which the polarity of the driving electric field is inverted for each pixel row, it is possible to perform display with good quality without generating disclination in the opening area of the pixel. it can.

1…第基板、2…第基板、3…画素電極、3a…第一縁部、3b…第二縁部、3c…補償容量形成部、14…TFT、10…走査信号線、11…データ信号線、12…層間絶縁膜、13…容量電極、13a…容量電極の縦辺部、Cs…補償容量、14…オーバーコート絶縁膜、15…コンタクト孔、16…絶縁層、17…第一配向膜、17r…ラビング方向、20…共通電極、21…第二配向膜、21r…ラビング方向、22…液晶、22a…液晶分子、DL…ディスクリネーションライン DESCRIPTION OF SYMBOLS 1 ... 1st board | substrate, 2 ... 2nd board | substrate, 3 ... Pixel electrode, 3a ... 1st edge part, 3b ... 2nd edge part, 3c ... Compensation capacity | capacitance formation part, 14 ... TFT, 10 ... Scanning signal line, 11 ... Data signal line, 12 ... interlayer insulating film, 13 ... capacitive electrode, 13a ... vertical side of capacitive electrode, Cs ... compensation capacitance, 14 ... overcoat insulating film, 15 ... contact hole, 16 ... insulating layer, 17 ... first Alignment film, 17r ... rubbing direction, 20 ... common electrode, 21 ... second alignment film, 21r ... rubbing direction, 22 ... liquid crystal, 22a ... liquid crystal molecule, DL ... disclination line

Claims (11)

薄膜トランジスタを介してデータ信号を供給される画素電極が複数配列させて形成された第一基板と、
前記各画素電極と対向する共通電極が形成された第二基板と、
前記第一基板と前記第二基板との間に封入された液晶と、
により構成され、
前記画素電極と前記共通電極との間への電圧の印加により液晶分子の配向状態を変化させて表示する液晶表示素子において、
前記第一基板上に、前記各画素電極が互いに隣り合う部分にそれぞれ対応させて、前記各画素電極の形成面よりも前記第二基板側に突出する絶縁層が設けられ、
前記各画素電極がそれぞれ、所定の側の第一縁部を該第一縁部側の前記絶縁層の下に入り込ませ、前記第一縁部とは反対側の第二縁部を該第二縁部側の前記絶縁層の上に重ねて形成され、
記第一基板に前記各画素電極及び前記絶縁層を覆って形成された第一配向膜と前記第二基板に前記共通電極を覆って形成された第二配向膜のうちの前記第一配向膜が、前記画素電極の前記第二縁部から前記第一縁部に向かう方向にラビングされ
前記画素電極の前記第二縁部側に補償容量形成部が、前記絶縁層の下に入り込ませて形成され、
前記画素電極の前記第一縁部及び前記補償容量形成部が、前記第一縁部側の前記絶縁層及び前記第二縁部側の前記絶縁層の下からその外側に張出す形状に形成された第一の透明導電膜を有し、前記第一縁部と前記補償容量形成部との間の部分及び前記第二縁部が、前記第一の透明導電膜の張出し部及び前記絶縁層に重ねて形成された第二の透明導電膜を有している、
ことを特徴とする液晶表示素子。
A first substrate formed by arranging a plurality of pixel electrodes to which a data signal is supplied via a thin film transistor;
A second substrate on which a common electrode facing each pixel electrode is formed;
A liquid crystal sealed between the first substrate and the second substrate,
Composed of
In a liquid crystal display element that displays by changing the alignment state of liquid crystal molecules by applying a voltage between the pixel electrode and the common electrode,
On the first substrate, an insulating layer that protrudes toward the second substrate from the formation surface of each pixel electrode is provided so as to correspond to the portions where the pixel electrodes are adjacent to each other,
Wherein each pixel electrode, respectively, a first edge of the predetermined side allowed to enter under the insulating layer of those said one edge side, the person said second edge portion opposite to the first edge Formed over the insulating layer on the second edge side,
Wherein the first orientation of the second alignment film covering the common electrode and the prior SL first substrate and the first alignment film covering the pixel electrode and the insulating layer on the second substrate A film is rubbed in a direction from the second edge of the pixel electrode toward the first edge;
A compensation capacitor forming part is formed under the insulating layer on the second edge side of the pixel electrode,
The first edge portion and the compensation capacitance forming portion of the pixel electrode are formed in a shape projecting from below the insulating layer on the first edge side and the insulating layer on the second edge side. A first transparent conductive film, and a portion between the first edge and the compensation capacitance forming portion and the second edge are formed on the overhanging portion of the first transparent conductive film and the insulating layer. Having a second transparent conductive film formed to overlap,
The liquid crystal display element characterized by the above-mentioned.
前記画素電極の前記第二縁部の前記絶縁層上に重なった部分は、前記絶縁層の中心部よりも隣り合う画素電極側に張り出す幅に形成されていることを特徴とする請求項1に記載の液晶表示素子。 The partial overlapping on the insulating layer of the second edge of the pixel electrode, according to claim 1, characterized in that it is formed to a width projecting in the pixel electrode side adjacent the center portion of the insulating layer A liquid crystal display element according to 1. 前記第一基板上に、前記各画素電極の形成位置にそれぞれ対応させて前記薄膜トランジスタが形成されると共に、前記薄膜トランジスタに接続された走査信号線及びデータ信号線が設けられ、
その上に形成された層間絶縁膜上に、前記各画素電極との間に補償容量を形成する容量電極が設けられ、
前記容量電極を覆って形成されたオーバーコート絶縁膜の上に、前記絶縁層と前記各画素電極が形成され、
前記各画素電極がそれぞれ、前記オーバーコート絶縁膜及び前記層間絶縁膜に設けられたコンタクト孔において前記画素電極に対応する前記薄膜トランジスタに接続されていることを特徴とする請求項1又は2に記載の液晶表示素子。
On the first substrate, the thin film transistors are formed corresponding to the formation positions of the pixel electrodes, and scanning signal lines and data signal lines connected to the thin film transistors are provided.
On the interlayer insulating film formed thereon, a capacitor electrode for forming a compensation capacitor is provided between each pixel electrode,
On the overcoat insulating film formed to cover the capacitor electrode, the insulating layer and each pixel electrode are formed,
3. The pixel electrode according to claim 1, wherein each of the pixel electrodes is connected to the thin film transistor corresponding to the pixel electrode in a contact hole provided in the overcoat insulating film and the interlayer insulating film. Liquid crystal display element.
前記絶縁層は、前記データ信号線と交差する方向に配列された各画素電極が互いに隣り合う部分にそれぞれ設けられていることを特徴とする請求項3に記載の液晶表示素子。   4. The liquid crystal display element according to claim 3, wherein the insulating layer is provided in a portion where pixel electrodes arranged in a direction crossing the data signal line are adjacent to each other. 前記容量電極は前記データ信号線上の部分を覆って形成され、前記絶縁層は前記容量電極上の部分に形成されていることを特徴とする請求項4に記載の液晶表示素子。   5. The liquid crystal display element according to claim 4, wherein the capacitor electrode is formed so as to cover a portion on the data signal line, and the insulating layer is formed on a portion on the capacitor electrode. 前記絶縁層は、前記走査信号線と交差する方向に配列された各画素電極が互いに隣り合う部分にそれぞれ設けられていることを特徴とする請求項4に記載の液晶表示素子。   5. The liquid crystal display element according to claim 4, wherein the insulating layer is provided in a portion where pixel electrodes arranged in a direction intersecting the scanning signal line are adjacent to each other. 6. 前記画素電極の前記第二縁部側に、前記オーバーコート絶縁膜を介して前記容量電極と対向する前記補償容量形成部が、前記絶縁層の下に入り込ませて形成されていることを特徴とする請求項から6の何れかに記載の液晶表示素子。 The second edge side of the pixel electrode, and wherein the compensation capacitor forming part facing the capacitor electrode via the overcoat insulating film is formed by entering under the insulating layer The liquid crystal display element according to claim 3 . 前記画素電極の前記第二縁部以外の部分が、前記第一の透明導電膜を有し、前記第二縁部が、前記第二縁部側の前記絶縁層及び前記第一の透明導電膜の前記第二縁部側の部分に重ねて形成された前記第二の透明導電膜を有していることを特徴とする請求項7に記載の液晶表示素子。 The second edge than in the portion of the pixel electrode has the first transparent conductive film, said second edge, before Symbol second edge side of the insulating layer and the first transparent conductive the liquid crystal display device according to claim 7, characterized in that it has the second transparent conductive film, wherein the stacked formed in a portion of the second edge side of the membrane. 前記第二配向膜は、前記第一配向膜のラビング方向に対して逆方向にラビングされており、前記液晶は、正の誘電異方性を有するネマティック液晶からなり、前記ネマティック液晶の液晶分子が、分子長軸を前記第一配向膜及び前記第二配向膜のラビング方向に揃えてホモジニアス配向していることを特徴とする請求項1からの何れかに記載の液晶表示素子。 The second alignment film is rubbed in a direction opposite to the rubbing direction of the first alignment film, and the liquid crystal is composed of nematic liquid crystal having positive dielectric anisotropy, and the liquid crystal molecules of the nematic liquid crystal are the liquid crystal display device according to any of claims 1 to 8, characterized in that aligning the molecular long axis in the rubbing direction of the first alignment film and the second alignment layer are homogeneously aligned. 前記絶縁層は、前記画素電極の前記第二縁部以外の部分と前記共通電極との間の間隙の1/2以下の高さに形成されていることを特徴とする請求項1からの何れかに記載の液晶表示素子。 The insulating layer of claims 1 to 9, characterized in that it is formed in 1/2 or less of the height of the gap between the common electrode and the second edge than in the portion of the pixel electrode Any one of the liquid crystal display elements. 前記絶縁層は、前記画素電極の前記第二縁部以外の部分と前記共通電極との間の間隙よりも小さく、前記間隙の1/2を超える高さに形成されていることを特徴とする請求項1からの何れかに記載の液晶表示素子。 The insulating layer is formed to have a height smaller than a gap between the portion other than the second edge of the pixel electrode and the common electrode and more than 1/2 of the gap. the liquid crystal display device according to any of claims 1 to 9.
JP2010003245A 2010-01-08 2010-01-08 Liquid crystal display element Expired - Fee Related JP5278337B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010003245A JP5278337B2 (en) 2010-01-08 2010-01-08 Liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010003245A JP5278337B2 (en) 2010-01-08 2010-01-08 Liquid crystal display element

Publications (3)

Publication Number Publication Date
JP2011141487A JP2011141487A (en) 2011-07-21
JP2011141487A5 JP2011141487A5 (en) 2012-11-15
JP5278337B2 true JP5278337B2 (en) 2013-09-04

Family

ID=44457360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010003245A Expired - Fee Related JP5278337B2 (en) 2010-01-08 2010-01-08 Liquid crystal display element

Country Status (1)

Country Link
JP (1) JP5278337B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013195992A (en) * 2012-03-23 2013-09-30 Japan Display Inc Liquid crystal display device and manufacturing method thereof
JP2014092771A (en) * 2012-11-07 2014-05-19 Japan Display Inc Liquid crystal display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4827343B2 (en) * 2000-09-08 2011-11-30 株式会社半導体エネルギー研究所 Liquid crystal display device and method for manufacturing liquid crystal display device
JP2005121805A (en) * 2003-10-15 2005-05-12 Seiko Epson Corp Electro-optical device, method for manufacturing the same, and electronic apparatus
JP2006154564A (en) * 2004-11-30 2006-06-15 Casio Comput Co Ltd Liquid crystal display element

Also Published As

Publication number Publication date
JP2011141487A (en) 2011-07-21

Similar Documents

Publication Publication Date Title
JP4938032B2 (en) Liquid crystal panel, liquid crystal display device, and television device
JP5368590B2 (en) Liquid crystal display
TWI386731B (en) Liquid crystal display device
JP2008083386A (en) Liquid crystal display element
US8339343B2 (en) Liquid crystal display device
US9268179B2 (en) Liquid crystal display device utilizing a lateral electric field
JP2008276172A (en) Electric field drive type device, liquid crystal device and electronic equipment
US20160299399A1 (en) Liquid crystal display device
KR101526262B1 (en) Liquid crystal display device and electronic apparatus
JP5551553B2 (en) Liquid crystal display
JPWO2011086743A1 (en) Liquid crystal display
US9733533B2 (en) Liquid crystal display device
JP4407677B2 (en) Horizontal electric field LCD panel
US8009254B2 (en) Bend alignment type liquid crystal display apparatus
JP2011048170A (en) Liquid crystal display device
JP2005070151A (en) Liquid crystal display
JP5278337B2 (en) Liquid crystal display element
JP5512158B2 (en) Display device
JP5242894B2 (en) Liquid crystal display
JP5620211B2 (en) Liquid crystal display
KR101971143B1 (en) Liquid Crystal Display Device And Method Of Fabricating The Same
US8976329B2 (en) Array substrate and LCD panel
JP2008083395A (en) Liquid crystal display device
JP2008203621A (en) Liquid crystal display device
JP2011141487A5 (en)

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5278337

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees