JP5277629B2 - Memory element having magnetoresistive effect, method for manufacturing the same, and nonvolatile magnetic memory device - Google Patents

Memory element having magnetoresistive effect, method for manufacturing the same, and nonvolatile magnetic memory device Download PDF

Info

Publication number
JP5277629B2
JP5277629B2 JP2007330014A JP2007330014A JP5277629B2 JP 5277629 B2 JP5277629 B2 JP 5277629B2 JP 2007330014 A JP2007330014 A JP 2007330014A JP 2007330014 A JP2007330014 A JP 2007330014A JP 5277629 B2 JP5277629 B2 JP 5277629B2
Authority
JP
Japan
Prior art keywords
layer
magnetoresistive effect
laminated structure
wiring
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007330014A
Other languages
Japanese (ja)
Other versions
JP2009152444A (en
Inventor
光治 庄子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007330014A priority Critical patent/JP5277629B2/en
Publication of JP2009152444A publication Critical patent/JP2009152444A/en
Application granted granted Critical
Publication of JP5277629B2 publication Critical patent/JP5277629B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a memory device having magnetoresistive effect, which enables micro fabrication of a laminated structure having a recording layer. <P>SOLUTION: The memory device has magnetoresistive effect and includes: the laminated structure 50 containing the recording layer 53; a first wiring 41 electrically connected to the lower portion of the laminated structure 50; and a second wiring 62 connected to the upper portion of the laminated structure 50 via a junction portion 62. The method for manufacturing the memory device comprises steps of: (A) forming an unpatterned laminated structure 50A on the first wiring 41; (B) forming a resist layer 71 having an opening portion 73 at a place for forming a junction portion 62 on the laminated structure 50A; (C) forming a junction portion 62 in the opening portion 73 provided in the resist layer 71 and removing the resist layer 71; and then (D) patterning a recording layer 53A constituting at least the laminated structure 50A by using the junction portion 62 as a mask. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は、磁気抵抗効果を有するメモリ素子及びその製造方法、並びに、不揮発性磁気メモリ装置に関する。   The present invention relates to a memory element having a magnetoresistive effect, a manufacturing method thereof, and a nonvolatile magnetic memory device.

情報通信機器、特に携帯端末等の個人用小型機器の飛躍的な普及に伴い、これらを構成するメモリ素子やロジック素子の各種半導体装置には、高集積化、高速化、低電力化等、一層の高性能化が要請されている。特に不揮発性メモリは、ユビキタス時代に必要不可欠であると考えられている。電源の消耗やトラブル、サーバーとネットワークとが何らかの障害により切断された場合でも、不揮発性メモリによって重要な情報を保存、保護することができる。また、最近の携帯機器は不要の回路ブロックをスタンバイ状態とし、出来る限り消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリの無駄を無くすことができる。また、電源を投入すると瞬時に起動できる「インスタント・オン」機能も、高速、且つ、大容量の不揮発性メモリが実現できれば可能となる。   With the rapid spread of information communication equipment, especially small personal devices such as portable terminals, various semiconductor devices such as memory elements and logic elements constituting them are becoming more integrated, faster, lower power, etc. There is a demand for higher performance. In particular, nonvolatile memories are considered essential in the ubiquitous era. Even when power is consumed or troubled, or the server and the network are disconnected due to some kind of failure, important information can be stored and protected by the nonvolatile memory. Also, recent portable devices are designed to keep unnecessary circuit blocks in standby state and reduce power consumption as much as possible, but if non-volatile memory that can serve as both high-speed work memory and large-capacity storage memory can be realized , Power consumption and memory waste can be eliminated. In addition, an “instant-on” function that can be instantly started when the power is turned on is possible if a high-speed and large-capacity nonvolatile memory can be realized.

不揮発性メモリとして、半導体材料を用いたフラッシュメモリや、強誘電体材料を用いた強誘電体型不揮発性半導体メモリ(FERAM,Ferroelectric Random Access Memory)等を挙げることができる。しかしながら、フラッシュメモリは、書込み速度がマイクロ秒のオーダーであり、書込み速度が遅いという欠点がある。一方、FERAMにおいては、書換え可能回数が1012〜1014であり、SRAMやDRAMをFERAMに置き換えるにはFERAMの書換え可能回数が十分とは云えず、また、強誘電体層の微細加工が難しいという問題が指摘されている。 Examples of the nonvolatile memory include a flash memory using a semiconductor material and a ferroelectric nonvolatile semiconductor memory (FERAM, Ferroelectric Random Access Memory) using a ferroelectric material. However, the flash memory has a drawback that the writing speed is on the order of microseconds and the writing speed is slow. On the other hand, in FERAM, the number of rewritable times is 10 12 to 10 14 , and the number of rewritable FERAMs is not sufficient to replace SRAM or DRAM with FERAM, and fine processing of the ferroelectric layer is difficult. The problem is pointed out.

これらの欠点を有さない不揮発性メモリとして、MRAM(Magnetic Random Access Memory)と呼ばれる不揮発性磁気メモリ素子が注目されている。このMRAMの中でも、TMR(Tunnel Magnetoresistance)効果を用いたMRAMは、近年のTMR材料の特性向上により注目を浴びている(例えば、非特許文献1参照)。TMRタイプのMRAMは、構造が単純で、スケーリングも容易であり、また、磁気モーメントの回転により記録を行うために、書換え可能回数が大である。更には、アクセス時間についても非常に高速であることが予想され、既に100MHzで動作可能であると云われている(例えば、非特許文献2参照)。   As a non-volatile memory that does not have these drawbacks, a non-volatile magnetic memory element called MRAM (Magnetic Random Access Memory) has attracted attention. Among these MRAMs, the MRAM using the TMR (Tunnel Magnetoresistance) effect has been attracting attention due to the recent improvement in characteristics of the TMR material (for example, see Non-Patent Document 1). The TMR type MRAM has a simple structure, is easy to scale, and performs recording by rotating a magnetic moment, so that the number of rewritable times is large. Furthermore, the access time is expected to be very high, and it is said that it can already operate at 100 MHz (for example, see Non-Patent Document 2).

TMRタイプのMRAM(以下、単に、MRAMと呼ぶ)の模式的な一部断面図を、図10に示す。このMRAMは、MOS型FETから成る選択用トランジスタTRに接続されたトンネル磁気抵抗効果素子TMJから構成されている。   A schematic partial cross-sectional view of a TMR type MRAM (hereinafter simply referred to as MRAM) is shown in FIG. This MRAM is composed of a tunnel magnetoresistive effect element TMJ connected to a selection transistor TR made of a MOS type FET.

トンネル磁気抵抗効果素子TMJは、第1の強磁性体層151、トンネル絶縁膜152、第2の強磁性体層の積層構造を有する。第1の強磁性体層151は、より具体的には、例えば、下から反強磁性体層151Aと強磁性体層(固着層、磁化固定層151Bとも呼ばれる)との2層構成を有し、これらの2層の間に働く交換相互作用によって強い一方向の磁気的異方性を有する。磁化方向が比較的容易に回転する第2の強磁性体層は、自由層あるいは記録層とも呼ばれる。尚、以下の説明において、第2の強磁性体層を記録層153と呼ぶ場合がある。トンネル絶縁膜152は、記録層153と磁化固定層151Bとの間の磁気的結合を切ると共に、トンネル電流を流すための役割を担う。MRAMとMRAMを接続するビット線BL(第2の配線)は、層間絶縁層26上に形成されている。ビット線BLと記録層153との間に設けられたキャップ層161は、ビット線BLを構成する原子と記録層153を構成する原子の相互拡散の防止、接触抵抗の低減、及び、記録層153の酸化防止を担っている。また、キャップ層161とビット線BLの間には接続部162が設けられている。図中、参照番号141は、反強磁性体層151Aの下面に接続された第1の配線を示す。   The tunnel magnetoresistive element TMJ has a laminated structure of a first ferromagnetic layer 151, a tunnel insulating film 152, and a second ferromagnetic layer. More specifically, the first ferromagnetic layer 151 has, for example, a two-layer configuration of an antiferromagnetic layer 151A and a ferromagnetic layer (also referred to as a fixed layer or a fixed magnetization layer 151B) from the bottom. , Due to the exchange interaction acting between these two layers, it has a strong unidirectional magnetic anisotropy. The second ferromagnetic layer whose magnetization direction rotates relatively easily is also called a free layer or a recording layer. In the following description, the second ferromagnetic layer may be referred to as a recording layer 153. The tunnel insulating film 152 plays a role of cutting the magnetic coupling between the recording layer 153 and the magnetization fixed layer 151B and flowing a tunnel current. A bit line BL (second wiring) for connecting the MRAM and the MRAM is formed on the interlayer insulating layer 26. The cap layer 161 provided between the bit line BL and the recording layer 153 prevents interdiffusion between atoms constituting the bit line BL and atoms constituting the recording layer 153, reduces contact resistance, and the recording layer 153. It is responsible for preventing oxidation. A connection portion 162 is provided between the cap layer 161 and the bit line BL. In the figure, reference numeral 141 indicates a first wiring connected to the lower surface of the antiferromagnetic material layer 151A.

更には、トンネル磁気抵抗効果素子TMJの下方には、第2下層絶縁層24を介して書込みワード線RWLが配置されている。尚、書込みワード線RWLの延びる方向(第1の方向)とビット線BL(第2の配線)の延びる方向(第2の方向)とは、通常、直交している。   Further, a write word line RWL is arranged below the tunnel magnetoresistive effect element TMJ via the second lower insulating layer 24. Note that the direction in which the write word line RWL extends (first direction) and the direction in which the bit line BL (second wiring) extends (second direction) are usually orthogonal.

一方、選択用トランジスタTRは、素子分離領域11によって囲まれたシリコン半導体基板10の部分に形成されており、第1下層絶縁層21によって覆われている。そして、一方のソース/ドレイン領域14Bは、タングステンプラグから成る接続孔22、ランディングパッド部23、タングステンプラグから成る接続孔25を介して、トンネル磁気抵抗効果素子TMJの第1の配線141に接続されている。また、他方のソース/ドレイン領域14Aは、タングステンプラグ15を介してセンス線16に接続されている。図中、参照番号12はゲート電極(所謂ワード線として機能する)を示し、参照番号13はゲート絶縁膜を示す。そして、MRAMアレイにあっては、ビット線BL及び書込みワード線RWLから成る格子の交点(重複領域)にMRAMが配置されている。   On the other hand, the selection transistor TR is formed in the portion of the silicon semiconductor substrate 10 surrounded by the element isolation region 11 and covered with the first lower insulating layer 21. One source / drain region 14B is connected to the first wiring 141 of the tunnel magnetoresistive effect element TMJ through a connection hole 22 made of a tungsten plug, a landing pad portion 23, and a connection hole 25 made of a tungsten plug. ing. The other source / drain region 14 A is connected to the sense line 16 through a tungsten plug 15. In the figure, reference numeral 12 indicates a gate electrode (functioning as a so-called word line), and reference numeral 13 indicates a gate insulating film. In the MRAM array, the MRAM is arranged at the intersection (overlapping area) of the lattice composed of the bit line BL and the write word line RWL.

このような構成のMRAMへのデータの書込みにおいては、ビット線BLに正方向あるいは負方向の電流を流し、且つ、書込みワード線RWLに一定方向の電流を流し、その結果生成される合成磁界によって記録層153の磁化の方向を変えることで、記録層153に「1」又は「0」を記録する。   In writing data to the MRAM having such a configuration, a positive or negative current is supplied to the bit line BL, and a constant current is supplied to the write word line RWL. As a result, a resultant magnetic field is generated. By changing the magnetization direction of the recording layer 153, “1” or “0” is recorded in the recording layer 153.

一方、データの読出しは、選択用トランジスタTRをオン状態とし、ビット線BLに電流を流し、磁気抵抗効果によるトンネル電流変化をセンス線16にて検出することにより行う。記録層153と磁化固定層151Bの磁化方向が等しい場合、低抵抗となり(この状態を例えば「0」とする)、記録層153と磁化固定層151Bの磁化方向が反平行の場合、高抵抗となる(この状態を例えば「1」とする)。   On the other hand, data reading is performed by turning on the selection transistor TR, passing a current through the bit line BL, and detecting a change in tunnel current due to the magnetoresistive effect by the sense line 16. When the magnetization directions of the recording layer 153 and the magnetization fixed layer 151B are the same, the resistance is low (this state is set to “0”, for example). When the magnetization directions of the recording layer 153 and the magnetization fixed layer 151B are antiparallel, the resistance is high. (This state is set to “1”, for example).

このように、MRAMにおいて、記録した情報を安定に保持するためには、情報を記録する記録層153が一定の保磁力を有していることが必要である。一方、記録された情報を書き換えるためには、ビット線BLに或る程度の電流を流さなければならない。ところが、MRAMの微細化に従い、ビット線BLも細くなるため、充分な電流を流すことが困難となりつつある。そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を応用したスピン注入型磁気抵抗効果素子が注目されている(例えば、特開2003−17782参照)。ここで、スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極させた電子が、他の磁性体に注入されることにより、他の磁性体において磁化反転が生じる現象である。   Thus, in order to stably hold recorded information in the MRAM, the recording layer 153 for recording information needs to have a certain coercive force. On the other hand, in order to rewrite recorded information, a certain amount of current must be passed through the bit line BL. However, as the MRAM is miniaturized, the bit line BL becomes thinner, and it is becoming difficult to pass a sufficient current. Therefore, a spin-injection magnetoresistive effect element using magnetization reversal by spin injection has attracted attention as a configuration capable of reversing magnetization with a smaller current (see, for example, Japanese Patent Laid-Open No. 2003-17782). Here, magnetization reversal by spin injection is a phenomenon in which magnetization reversal occurs in another magnetic material when electrons that have been spin-polarized through the magnetic material are injected into the other magnetic material. .

スピン注入型磁気抵抗効果素子の概念図を図9の(A)に示す。このスピン注入型磁気抵抗効果素子は、GMR(Giant Magnetoresistance,巨大磁気抵抗)効果を有する積層膜、あるいは、TMR効果を有する積層膜から成る磁気抵抗効果積層膜が2つの配線41,42で挟まれた構造を有する。即ち、情報を記録する機能を担う記録層(磁化反転層あるいは自由層とも呼ばれる)53と、磁化方向が固定されており、スピンフィルターとして機能する磁化参照層(固着層とも呼ばれる)51が、非磁性体膜52を介して積層された構造を有し、電流は膜面に垂直に流れる(図9の(A)参照)。記録層53の大きさは、模式的な平面図を図9の(B)に示すが、記録層53を構成する磁性材料の種類や膜厚に依るが、単磁区化を促進し、且つ、スピン注入磁化反転の臨界電流Icを低減するため、概ね200nm以下である。記録層53は、適当な磁気異方性により2以上の複数の磁化方向(例えば、図9の(A)に水平方向の矢印にて示す2方向である第1の方向及び第2の方向)を取ることができ、各磁化方向は記録される情報に対応する。図9の(B)においては、記録層53の平面形状を長楕円形状にすることによって、形状磁気異方性を付与した例を示す。即ち、記録層53は、第1の方向及び第2の方向に平行な磁化容易軸と、この磁化容易軸に直交する磁化困難軸とを有しており、磁化容易軸に沿った記録層53の長さは、磁化困難軸に沿った記録層53の長さよりも長い。 FIG. 9A shows a conceptual diagram of the spin injection type magnetoresistive effect element. In this spin injection type magnetoresistive element, a laminated film having a GMR (Giant Magnetoresistance) effect or a magnetoresistive laminated film made of a laminated film having a TMR effect is sandwiched between two wirings 41 and 42. Has a structure. That is, a recording layer (also referred to as a magnetization reversal layer or a free layer) 53 having a function of recording information and a magnetization reference layer (also referred to as a fixed layer) 51 having a fixed magnetization direction and functioning as a spin filter are provided. The magnetic film 52 has a laminated structure, and current flows perpendicularly to the film surface (see FIG. 9A). The size of the recording layer 53 is shown in a schematic plan view in FIG. 9B, and depends on the type and film thickness of the magnetic material constituting the recording layer 53, but promotes the formation of a single magnetic domain, and In order to reduce the critical current I c of the spin transfer magnetization reversal, it is approximately 200 nm or less. The recording layer 53 has a plurality of magnetization directions of two or more due to appropriate magnetic anisotropy (for example, a first direction and a second direction which are two directions indicated by horizontal arrows in FIG. 9A). And each magnetization direction corresponds to recorded information. FIG. 9B shows an example in which shape magnetic anisotropy is imparted by making the planar shape of the recording layer 53 into an elliptical shape. In other words, the recording layer 53 has an easy magnetization axis parallel to the first direction and the second direction, and a hard magnetization axis orthogonal to the easy magnetization axis, and the recording layer 53 along the easy magnetization axis. Is longer than the length of the recording layer 53 along the hard axis of magnetization.

図11に、メモリセル・サイズと書込み電流の関係を示す。ここで、図11の右側縦軸はメモリセル・サイズ(F2)を示し、左側縦軸は書込み電流を示し、横軸はMTJ(Magnetic Tunneling Junction)素子の短辺サイズを示す。図11から明らかなように、スピン注入磁化反転型は、素子サイズの縮小化に伴い、書込み電流も少なくなる。しかも、書込み電流は、混載DRAMと同程度のセルサイズで、書込み電流が100μAと少なくなっている。一方、従来型のMRAMは、素子サイズの縮小化に伴い、書込み電流が大幅に増加する。しかも、6トランジスタ型のSRAM(6TSRAM)と同程度のセルサイズの場合、書込み電流が1mA程度となっている。 FIG. 11 shows the relationship between the memory cell size and the write current. Here, the right vertical axis in FIG. 11 indicates the memory cell size (F 2 ), the left vertical axis indicates the write current, and the horizontal axis indicates the short side size of the MTJ (Magnetic Tunneling Junction) element. As apparent from FIG. 11, the spin injection magnetization switching type has a smaller write current as the element size is reduced. In addition, the write current is about the same cell size as the embedded DRAM, and the write current is as low as 100 μA. On the other hand, in the conventional MRAM, the write current greatly increases as the element size is reduced. In addition, when the cell size is about the same as that of a 6-transistor type SRAM (6TSRAM), the write current is about 1 mA.

このようなスピン注入型磁気抵抗効果素子にあっては、MRAMと比較して、デバイス構造を単純化することができる。また、スピン注入による磁化反転を利用することにより、外部磁界によって磁化反転を行うMRAMと比較して、素子の微細化が進んでも、上述したとおり、書込み電流が増大しないという利点がある。   In such a spin injection type magnetoresistive effect element, the device structure can be simplified as compared with the MRAM. Further, by using magnetization reversal by spin injection, there is an advantage that the write current does not increase as described above even if the device is miniaturized as compared with the MRAM that performs magnetization reversal by an external magnetic field.

スピン注入型磁気抵抗効果素子において、パターニングされた積層構造体50を得る方法の概要を、以下、図12の(A)〜(C)、図13の(A)及び(B)を参照して説明する。   With reference to FIGS. 12A to 12C and FIGS. 13A and 13B, an outline of a method for obtaining the patterned laminated structure 50 in the spin injection magnetoresistive element will be described below. explain.

[工程−10]
先ず、第1の配線41A上に、パターニングされていない積層構造体50A、キャップ層61A、接続部62Aをスパッタリング法に基づき、順次、形成する。積層構造体50Aは、下から、磁化参照層、非磁性体膜及び記録層53Aが積層された構造を有する(図12の(A)参照)。
[Step-10]
First, an unpatterned laminated structure 50A, a cap layer 61A, and a connection portion 62A are sequentially formed on the first wiring 41A based on a sputtering method. The laminated structure 50A has a structure in which a magnetization reference layer, a nonmagnetic film, and a recording layer 53A are laminated from the bottom (see FIG. 12A).

[工程−20]
その後、接続部62Aの上にハードマスクとして機能する酸化膜301を形成した後、酸化膜301上にフォトリソグラフィ技術に基づきレジスト層302を形成する(図12の(B)参照)。レジスト層302は、ポジ型のレジスト材料から成る。従って、レジスト層302の形状は、図12の(B)に示すように、通常、下に向かって広がった形状となる。レジスト層302の頂面の幅をW0’とする。
[Step-20]
After that, an oxide film 301 functioning as a hard mask is formed on the connection portion 62A, and then a resist layer 302 is formed on the oxide film 301 based on a photolithography technique (see FIG. 12B). The resist layer 302 is made of a positive resist material. Therefore, the shape of the resist layer 302 is usually a shape that spreads downward as shown in FIG. The width of the top surface of the resist layer 302 is defined as W 0 ′.

[工程−30]
次いで、レジスト層302をエッチング用マスクとして、酸化膜301をエッチングした後、レジスト層302を除去する。こうして、図12の(C)に示す状態を得ることができる。
[Step-30]
Next, after etching the oxide film 301 using the resist layer 302 as an etching mask, the resist layer 302 is removed. Thus, the state shown in FIG. 12C can be obtained.

[工程−40]
その後、パターニングされた酸化膜301をエッチング用マスクとして、接続部62AをRIE法にてエッチングし、パターニングされた接続部62を得る(図13の(A)参照)。パターニングされた接続部62の平面形状は、例えば、楕円形である。その後、酸化膜301を除去する(図13の(B)参照)。
[Step-40]
Thereafter, using the patterned oxide film 301 as an etching mask, the connecting portion 62A is etched by the RIE method to obtain a patterned connecting portion 62 (see FIG. 13A). The planar shape of the patterned connection portion 62 is, for example, an ellipse. After that, the oxide film 301 is removed (see FIG. 13B).

[工程−50]
次いで、パターニングされた接続部62(頂面の幅をW1’とする)をエッチング用マスクとして、キャップ層61A、積層構造体50Aをエッチングする。こうして、パターニングされた積層構造体を得ることができる。
[Step-50]
Next, the cap layer 61A and the laminated structure 50A are etched using the patterned connection portion 62 (the width of the top surface is W 1 ′) as an etching mask. Thus, a patterned laminated structure can be obtained.

特開2003−17782JP2003-17782A Wang et al., "Feasibility of Ultra-Dense Spin-Tunneling Random Access Memory", IEEE Transactions on Magnetics, Vol.33, November 1997, pp.4498-4512Wang et al., "Feasibility of Ultra-Dense Spin-Tunneling Random Access Memory", IEEE Transactions on Magnetics, Vol.33, November 1997, pp.4498-4512 R. Scheuerlein et al., "A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell", 2000 IEEE International Solid-State Circuits Conference Digest of Technical Papers, Feb. 2000, pp.128-129R. Scheuerlein et al., "A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell", 2000 IEEE International Solid-State Circuits Conference Digest of Technical Papers, Feb. 2000, pp. 128-129

ところで、スピン注入型磁気抵抗効果素子の微細化が進むに従い、記録層53の磁化困難軸に沿った長さは、100nm以下となりつつある。そして、通常、上記の[工程−40]においてパターニングされた接続部62を得たとき、接続部62の側壁(側面)が下に向かって広がった形状(順テーパー形状)となる結果、微細な記録層53の形成にあっては、相対的に大きな寸法変換差が生じ易いし(即ち、W0’<W1’)、記録層53の大きさにバラツキが生じ易い。また、[工程−20]において、ポジ型のレジスト材料から成るドット状のレジスト層302を形成するが、レジスト層302の大きさが小さいので、レジスト層302が傾斜し易く、また、高い寸法精度でレジスト層302を形成することが困難である。レジスト層302の傾斜を防止するためには、レジスト層302の厚さを薄くすればよいが、これでは、酸化膜301のエッチング中にレジスト層302が消滅してしまう。 By the way, as the spin injection magnetoresistive element is miniaturized, the length along the hard axis of the recording layer 53 is becoming 100 nm or less. Usually, when the connection part 62 patterned in the above [Step-40] is obtained, the side wall (side surface) of the connection part 62 becomes a shape (forward taper shape) that spreads downward. In forming the recording layer 53, a relatively large dimensional conversion difference is likely to occur (that is, W 0 ′ <W 1 ′), and the size of the recording layer 53 is likely to vary. Further, in [Step-20], a dot-like resist layer 302 made of a positive resist material is formed. However, since the size of the resist layer 302 is small, the resist layer 302 is easily inclined and has high dimensional accuracy. Therefore, it is difficult to form the resist layer 302. In order to prevent the inclination of the resist layer 302, the thickness of the resist layer 302 may be reduced. However, in this case, the resist layer 302 disappears during the etching of the oxide film 301.

従って、本発明の目的は、記録層を有する積層構造体の微細加工を可能とする磁気抵抗効果を有するメモリ素子の製造方法、係る磁気抵抗効果を有するメモリ素子の製造方法によって得られる磁気抵抗効果を有するメモリ素子、及び、係る磁気抵抗効果を有するメモリ素子を備えた不揮発性磁気メモリ装置を提供することにある。   Accordingly, an object of the present invention is to provide a method of manufacturing a memory element having a magnetoresistive effect that enables microfabrication of a laminated structure having a recording layer, and a magnetoresistive effect obtained by a method of manufacturing a memory element having such a magnetoresistive effect. And a nonvolatile magnetic memory device including the memory element having the magnetoresistive effect.

上記の目的を達成するための本発明の第1の態様及び第2の態様に係る磁気抵抗効果を有するメモリ素子の製造方法は、
(a)記録層を有する積層構造体、
(b)積層構造体の下部に電気的に接続された第1の配線、及び、
(c)積層構造体の上部に接続部を介して接続された第2の配線、
を備えた磁気抵抗効果を有するメモリ素子の製造方法である。
In order to achieve the above object, a method for manufacturing a memory element having a magnetoresistive effect according to the first and second aspects of the present invention includes:
(A) a laminated structure having a recording layer;
(B) a first wiring electrically connected to the lower part of the laminated structure; and
(C) a second wiring connected to the upper part of the laminated structure via a connection part;
A method for manufacturing a memory element having magnetoresistive effect.

そして、本発明の第1の態様に係る磁気抵抗効果を有するメモリ素子の製造方法は、
(A)第1の配線上に、パターニングされていない積層構造体を形成した後、
(B)積層構造体の上に、接続部を形成すべき部分に開口部が設けられたレジスト層を形成し、次いで、
(C)レジスト層に設けられた開口部内に接続部を形成した後、レジスト層を除去し、その後、
(D)接続部をマスクとして、少なくとも積層構造体を構成する記録層をパターニングする、
工程を具備することを特徴とする。
And the manufacturing method of the memory element which has a magnetoresistive effect concerning the 1st mode of the present invention,
(A) After forming an unpatterned laminated structure on the first wiring,
(B) On the laminated structure, a resist layer in which an opening is provided in a portion where a connection portion is to be formed is formed.
(C) After forming the connection portion in the opening provided in the resist layer, the resist layer is removed, and then
(D) patterning at least the recording layer constituting the laminated structure using the connection portion as a mask;
It comprises the process.

また、本発明の第2の態様に係る磁気抵抗効果を有するメモリ素子の製造方法は、
(A)第1の配線上に、パターニングされていない積層構造体を形成した後、
(B)積層構造体の上に開口部形成層を形成し、次いで、
(C)開口部形成層上に、接続部を形成すべき部分に開口が設けられたレジスト層を形成し、次に、該レジスト層をマスクとして開口部形成層を選択的に除去することで、開口部形成層に接続部を形成すべき開口部を設けた後、レジスト層を除去し、
(D)開口部形成層に設けられた開口部内に接続部を形成した後、開口部形成層を除去し、その後、
(E)接続部をマスクとして、少なくとも積層構造体を構成する記録層をパターニングする、
工程を具備することを特徴とする。
A method for manufacturing a memory element having a magnetoresistance effect according to the second aspect of the present invention includes:
(A) After forming an unpatterned laminated structure on the first wiring,
(B) forming an opening forming layer on the laminated structure;
(C) By forming a resist layer having an opening at a portion where a connection portion is to be formed on the opening forming layer, and then selectively removing the opening forming layer using the resist layer as a mask. Then, after providing the opening where the connection portion is to be formed in the opening forming layer, the resist layer is removed,
(D) After forming the connecting portion in the opening provided in the opening forming layer, removing the opening forming layer,
(E) patterning at least the recording layer constituting the laminated structure using the connection portion as a mask;
It comprises the process.

本発明の第1の態様あるいは第2の態様に係る磁気抵抗効果を有するメモリ素子の製造方法にあっては、接続部をマスクとして少なくとも積層構造体を構成する記録層をパターニングするが、接続部をマスクとした積層構造体のパターニングにあっては、記録層だけをパターニングしてもよいし、記録層に加えて積層構造体を構成するその他の層のパターニングを行ってもよい。第1の配線は、パターニングされていない積層構造体を形成する時点でパターニングされていてもよいし、接続部をマスクとして少なくとも積層構造体を構成する記録層をパターニングした後、パターニングしてもよい。   In the method for manufacturing a memory element having a magnetoresistive effect according to the first aspect or the second aspect of the present invention, at least the recording layer constituting the laminated structure is patterned using the connection portion as a mask. In the patterning of the laminated structure using as a mask, only the recording layer may be patterned or other layers constituting the laminated structure may be patterned in addition to the recording layer. The first wiring may be patterned at the time of forming an unpatterned stacked structure, or may be patterned after patterning at least the recording layer constituting the stacked structure using the connection portion as a mask. .

上記の目的を達成するための本発明の磁気抵抗効果を有するメモリ素子は、
(a)記録層を有する積層構造体、
(b)積層構造体の下部に電気的に接続された第1の配線、及び、
(c)積層構造体の上部に接続部を介して接続された第2の配線、
を備えた磁気抵抗効果を有するメモリ素子であって、
積層構造体に接する接続部の下端面の面積をSD、第2の配線に接する接続部の上端面の面積をSUとしたとき、
D/SU<1
を満足することを特徴とする。
In order to achieve the above object, a memory element having a magnetoresistive effect of the present invention includes:
(A) a laminated structure having a recording layer;
(B) a first wiring electrically connected to the lower part of the laminated structure; and
(C) a second wiring connected to the upper part of the laminated structure via a connection part;
A memory element having a magnetoresistive effect, comprising:
When the area of the lower end surface of the connecting portion in contact with the laminate structure S D, the area of the upper surface of the connection portion in contact with the second wiring and the S U,
S D / S U <1
It is characterized by satisfying.

また、上記の目的を達成するための本発明の不揮発性磁気メモリ装置は、
(a)記録層を有する積層構造体、
(b)積層構造体の下部に電気的に接続された第1の配線、及び、
(c)積層構造体の上部に接続部を介して接続された第2の配線、
を備えた磁気抵抗効果を有するメモリ素子、並びに、
第1の配線の下方に、電界効果型トランジスタから成る選択用トランジスタを有する不揮発性磁気メモリ装置であって、
積層構造体に接する接続部の下端面の面積をSD、第2の配線に接する接続部の上端面の面積をSUとしたとき、
D/SU<1
を満足することを特徴とする。
In order to achieve the above object, the nonvolatile magnetic memory device of the present invention is
(A) a laminated structure having a recording layer;
(B) a first wiring electrically connected to the lower part of the laminated structure; and
(C) a second wiring connected to the upper part of the laminated structure via a connection part;
A magnetoresistive memory device comprising:
A non-volatile magnetic memory device having a selection transistor made of a field effect transistor below a first wiring,
When the area of the lower end surface of the connecting portion in contact with the laminate structure S D, the area of the upper surface of the connection portion in contact with the second wiring and the S U,
S D / S U <1
It is characterized by satisfying.

本発明の第1の態様に係る磁気抵抗効果を有するメモリ素子の製造方法(以下、『本発明の第1の態様に係る製造方法』と呼ぶ場合がある)、あるいは、本発明の第2の態様に係る磁気抵抗効果を有するメモリ素子の製造方法(以下、『本発明の第2の態様に係る製造方法』と呼ぶ場合がある)においては、積層構造体に接する接続部の下端面(底面)の面積をSD、第2の配線に接する接続部の上端面(頂面)の面積をSUとしたとき、
D/SU<1
好ましくは、
0.7≦SD/SU≦0.9
を満足することが望ましい。本発明の磁気抵抗効果を有するメモリ素子、本発明の不揮発性磁気メモリ装置においても、同様に、好ましくは、
0.7≦SD/SU≦0.9
を満足することが望ましい。
A method of manufacturing a memory element having a magnetoresistive effect according to the first aspect of the present invention (hereinafter, sometimes referred to as “manufacturing method according to the first aspect of the present invention”), or a second aspect of the present invention In the method for manufacturing a memory element having a magnetoresistive effect according to the embodiment (hereinafter, sometimes referred to as “manufacturing method according to the second embodiment of the present invention”), the lower end surface (bottom surface) of the connection portion in contact with the laminated structure area of S D) of, when the upper end surface of the connecting portion in contact with the second wiring area (the top surface) was S U,
S D / S U <1
Preferably,
0.7 ≦ S D / S U ≦ 0.9
It is desirable to satisfy Similarly, in the memory element having the magnetoresistive effect of the present invention and the nonvolatile magnetic memory device of the present invention, preferably,
0.7 ≦ S D / S U ≦ 0.9
It is desirable to satisfy

上記の好ましい形態を含む本発明の第1の態様に係る製造方法にあっては、前記工程(B)と工程(C)の間において、レジスト層に設けられた開口部の側壁にサイドウオールを形成することで、開口部の大きさを縮小する形態とすることができ、また、上記の好ましい形態を含む本発明の第2の態様に係る製造方法にあっては、前記工程(C)と工程(D)の間において、開口部形成層に設けられた開口部の側壁にサイドウオールを形成することで、開口部の大きさを縮小する形態とすることができ、これによって、一層、縮小化された記録層を設けることが可能となる。   In the manufacturing method according to the first aspect of the present invention including the above preferred embodiment, a sidewall is provided on the side wall of the opening provided in the resist layer between the step (B) and the step (C). By forming, it can be set as the form which reduces the magnitude | size of an opening part, and in the manufacturing method which concerns on the 2nd aspect of this invention containing said preferable form, said process (C) and During the step (D), the size of the opening can be reduced by forming the side wall on the side wall of the opening provided in the opening forming layer, thereby further reducing the size. It is possible to provide a simplified recording layer.

更には、以上に説明した好ましい形態を含む本発明の第1の態様に係る製造方法にあっては、前記工程(C)におけるレジスト層に設けられた開口部内への接続部の形成は、メッキ法あるいは物理的気相成長法(PVD法)に基づくことが好ましい。また、以上に説明した好ましい形態を含む本発明の第2の態様に係る製造方法にあっては、前記工程(D)における開口部形成層に設けられた開口部内への接続部の形成は、メッキ法あるいはPVD法に基づくことが好ましい。尚、メッキ法として、電解メッキ法、無電解メッキ法、無電解メッキ法と電解メッキ法の組合せを挙げることができる。メッキ法を用いる場合、一般的にメッキ膜と同種の材料をシード膜として用いるが、異種材料でも構わない。例えば、CuやTiから成るシード膜上にAuやPtをメッキ膜として成膜したり、RuやRhから成るシード膜上にCuやNiをメッキ膜として成膜してもよい。また、PVD法として、電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着法等の各種真空蒸着法;プラズマ蒸着法;2極スパッタ法、直流スパッタ法、直流マグネトロンスパッタ法、高周波スパッタ法、マグネトロンスパッタ法、イオンビームスパッタ法、バイアススパッタ法等の各種スパッタ法;DC(Direct Current)法、RF法、多陰極法、活性化反応法、HCD(Hollow Cathode Discharge)法、電界蒸着法、高周波イオンプレーティング法、反応性イオンプレーティング法等の各種イオンプレーティング法;IVD法(イオン・ベーパー・デポジション法)を挙げることができる。   Furthermore, in the manufacturing method according to the first aspect of the present invention including the preferred embodiment described above, the formation of the connection portion in the opening provided in the resist layer in the step (C) is performed by plating. It is preferable to be based on a method or a physical vapor deposition method (PVD method). Further, in the manufacturing method according to the second aspect of the present invention including the preferred embodiment described above, the formation of the connection portion in the opening provided in the opening forming layer in the step (D) It is preferable to use a plating method or a PVD method. Examples of the plating method include an electrolytic plating method, an electroless plating method, and a combination of the electroless plating method and the electrolytic plating method. When using the plating method, the same kind of material as the plating film is generally used as the seed film, but a different material may be used. For example, Au or Pt may be formed as a plating film on a seed film made of Cu or Ti, or Cu or Ni may be formed as a plating film on a seed film made of Ru or Rh. Further, as the PVD method, various vacuum deposition methods such as an electron beam heating method, a resistance heating method, and a flash deposition method; a plasma deposition method; a bipolar sputtering method, a direct current sputtering method, a direct current magnetron sputtering method, a high frequency sputtering method, and a magnetron sputtering method Various sputtering methods such as ion beam sputtering and bias sputtering; DC (Direct Current) method, RF method, multi-cathode method, activation reaction method, HCD (Hollow Cathode Discharge) method, field evaporation method, high-frequency ion plating And various ion plating methods such as reactive ion plating method; IVD method (ion vapor deposition method).

更には、以上に説明した好ましい形態を含む本発明の第1の態様に係る製造方法にあっては、前記工程(D)において、ドライエッチング法(具体的には、例えば、反応性イオンエッチング(RIE)法)、又は、イオンミーリング法(イオンビームエッチング法)にてパターニングを行うことができるし、以上に説明した好ましい形態を含む本発明の第2の態様に係る製造方法にあっては、前記工程(E)において、ドライエッチング法(具体的には、例えば、RIE法)又はイオンミーリング法にてパターニングを行うことができる。   Furthermore, in the manufacturing method according to the first aspect of the present invention including the preferred embodiment described above, in the step (D), a dry etching method (specifically, for example, reactive ion etching ( (RIE) method) or ion milling method (ion beam etching method), and in the manufacturing method according to the second aspect of the present invention including the preferred embodiment described above, In the step (E), patterning can be performed by a dry etching method (specifically, for example, an RIE method) or an ion milling method.

また、以上に説明した好ましい形態を含む本発明の第2の態様に係る製造方法にあっては、開口部形成層は、シリコン系酸化膜から成る構成とすることができる。   Further, in the manufacturing method according to the second aspect of the present invention including the preferred embodiment described above, the opening forming layer can be made of a silicon-based oxide film.

更には、以上に説明した好ましい形態を含む本発明の第1の態様あるいは第2の態様に係る製造方法、以上に説明した好ましい形態を含む本発明の磁気抵抗効果を有するメモリ素子あるいは不揮発性磁気メモリ装置において、磁気抵抗効果を有するメモリ素子は、スピン注入による磁化反転を応用したスピン注入型磁気抵抗効果素子から成る構成とすることができるが、これに限定するものではなく、例えば、TMR効果を用いたトンネル磁気抵抗効果素子から構成することもできる。   Furthermore, the manufacturing method according to the first aspect or the second aspect of the present invention including the preferred embodiment described above, the memory element having the magnetoresistive effect according to the present invention including the preferable embodiment described above, or the nonvolatile magnetic field In the memory device, the memory element having a magnetoresistive effect can be configured by a spin injection type magnetoresistive effect element using magnetization reversal by spin injection, but is not limited to this. For example, the TMR effect It can also be comprised from the tunnel magnetoresistive effect element using this.

以上に説明した好ましい構成を含む本発明の不揮発性磁気メモリ装置において、第2の配線(例えば、ビット線)の延びる方向は、電界効果型トランジスタを構成するゲート電極の延びる方向と平行である形態とすることが好ましいが、これに限定するものではなく、第2の配線の延びる方向の射影像は、電界効果型トランジスタを構成するゲート電極の延びる方向の射影像と直交する形態とすることもできる。尚、第1の配線の下方に、電界効果型トランジスタから成る選択用トランジスタが形成されているが、具体的には、選択用トランジスタは層間絶縁層で覆われ、層間絶縁層上に第1の配線が形成され、層間絶縁層に設けられた接続孔(あるいは接続孔とランディングパッド部や下層配線)を介して、選択用トランジスタの一方のソース/ドレイン領域と第1の配線とが接続されている構成とすることができる。また、層間絶縁層は、下層絶縁層及び第1の配線を覆い、積層構造体及び接続部を取り囲んでおり、第2の配線は層間絶縁層上に形成されている構成とすることができる。場合によっては、選択用トランジスタは不要である。   In the nonvolatile magnetic memory device of the present invention including the preferable configuration described above, the extending direction of the second wiring (for example, bit line) is parallel to the extending direction of the gate electrode constituting the field effect transistor. However, the present invention is not limited to this, and the projected image in the extending direction of the second wiring may be orthogonal to the projected image in the extending direction of the gate electrode constituting the field effect transistor. it can. A selection transistor made of a field effect transistor is formed below the first wiring. Specifically, the selection transistor is covered with an interlayer insulating layer, and the first transistor is covered on the interlayer insulating layer. A wiring is formed, and one source / drain region of the selection transistor is connected to the first wiring through a connection hole (or a connection hole and a landing pad portion or a lower layer wiring) provided in the interlayer insulating layer. It can be set as a structure. The interlayer insulating layer may cover the lower insulating layer and the first wiring, surround the stacked structure and the connection portion, and the second wiring may be formed on the interlayer insulating layer. In some cases, a selection transistor is not required.

以上に説明した好ましい形態を含む本発明の第1の態様あるいは第2の態様に係る製造方法、以上に説明した好ましい形態を含む本発明の磁気抵抗効果を有するメモリ素子あるいは不揮発性磁気メモリ装置(以下、これらを総称して、単に『本発明』と呼ぶ場合がある)にあっては、第1の配線や、第2の配線(例えば、所謂ビット線として機能する)は、Cu、Au、Pt等の単層構造から成り、あるいは又、CrやTi等から成る下地層と、その上に形成されたCu層、Au層、Pt層等の積層構造を有していてもよいし、更には、W、Ru、Ta等の単層あるいはCu、Cr、Ti等との積層構造から構成することもできる。ハードマスクとしても機能する接続部を構成する材料として、Ru、Rh、Au、Pt、Ag等の貴金属、Cr、Ti、W、Cu、Ni、Zn等の金属、あるいは、これらのいずれかを含む合金を挙げることができる。層間絶縁層を構成する材料として、SiO2、NSG(ノンドープ・シリケート・ガラス)、BPSG(ホウ素・リン・シリケート・ガラス)、PSG、BSG、AsSG、SbSG、SOG(スピンオングラス)等のSiOX系材料(シリコン系酸化膜を構成する材料)、SiN、SiON、SiOF、低誘電率SiOX系材料(例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機SOG)を例示することができる。また、サイドウオールを構成する材料として、有機材料、具体的には、東京応化工業株式会社製のTSAR−100を例示することができる。サイドウオールをこのような材料から構成することで、サイドウオールをレジスト層上のみに形成することができ、レジスト層あるいは開口部形成層に設けられた開口部の底部に露出した接続部に上にはサイドウオールは形成されない。あるいは又、サイドウオールを構成する材料として、上述した層間絶縁層を構成する材料を挙げることができる。また、開口部形成層を構成する材料として、上述した層間絶縁層を構成する材料と同じ材料を挙げることができるが、絶縁性を有することは必須ではなく、導電性材料から構成してもよく、要は、他の層に悪影響を与えること無く開口部形成層を確実に除去し得る材料から開口部形成層を構成すればよい。尚、サイドウオールをエッチバック法にて形成する場合には、サイドウオールを構成する材料と開口部形成層を構成する材料との間には、高いエッチング選択比があることが望ましい。即ち、サイドウオールを形成するためにサイドウオールを構成する材料をエッチバックするとき、開口部形成層はエッチングされ難い材料から開口部形成層を構成することが望ましい。 The manufacturing method according to the first aspect or the second aspect of the present invention including the preferred embodiment described above, the memory element or the nonvolatile magnetic memory device having the magnetoresistive effect of the present invention including the preferable embodiment described above ( Hereinafter, these may be collectively referred to simply as “the present invention”), and the first wiring and the second wiring (for example, function as a so-called bit line) may be Cu, Au, It may have a single layer structure such as Pt, or may have a laminated structure of an underlayer made of Cr, Ti, etc., and a Cu layer, Au layer, Pt layer, etc. formed thereon, Can be composed of a single layer of W, Ru, Ta or the like or a laminated structure of Cu, Cr, Ti or the like. As a material constituting the connection portion that also functions as a hard mask, a noble metal such as Ru, Rh, Au, Pt, or Ag, a metal such as Cr, Ti, W, Cu, Ni, or Zn, or any one of these is included. Mention may be made of alloys. As the material constituting the interlayer insulating layer, SiO 2, NSG (non-doped silicate glass), BPSG (boron phosphorus silicate glass), PSG, BSG, AsSG, SbSG, SiO X system such as SOG (spin on glass) Material (material constituting silicon-based oxide film), SiN, SiON, SiOF, low dielectric constant SiO x- based material (for example, polyaryl ether, cycloperfluorocarbon polymer and benzocyclobutene, cyclic fluororesin, polytetrafluoroethylene, Examples thereof include fluorinated aryl ether, fluorinated polyimide, amorphous carbon, and organic SOG). Moreover, as a material which comprises a sidewall, an organic material, specifically, TSAR-100 by Tokyo Ohka Kogyo Co., Ltd. can be illustrated. By configuring the side wall from such a material, the side wall can be formed only on the resist layer, and on the connection portion exposed at the bottom of the opening provided in the resist layer or the opening forming layer. No side wall is formed. Alternatively, examples of the material constituting the sidewall include the material constituting the interlayer insulating layer described above. In addition, examples of the material that forms the opening forming layer include the same materials as the material that forms the interlayer insulating layer described above. However, it is not essential to have an insulating property, and the material may be made of a conductive material. In short, the opening forming layer may be made of a material that can reliably remove the opening forming layer without adversely affecting other layers. When the sidewall is formed by the etch back method, it is desirable that there is a high etching selectivity between the material constituting the sidewall and the material constituting the opening forming layer. In other words, when the material constituting the sidewall is etched back in order to form the sidewall, it is desirable that the opening forming layer is formed of a material that is difficult to be etched.

記録層あるいは積層構造体の平面形状として、楕円形、長円形(2つの半円と2本の線分とが組み合わされた図形)、放物線や双曲線によって囲まれた形状、広くは2次関数あるいは3次以上の関数で表現し得る図形から構成された形状、正多角形(長方形、正5角形以上の正多角形、頂点が丸みを帯びた長方形、頂点が丸みを帯びた正5角形以上の正多角形が含まれる)、扁平な円形(円形を一方向から押し潰したような図形)を挙げることができるし、楕円形と線分との組合せ、放物線と線分との組合せ、双曲線と線分との組合せ、広くは、2次関数と1次関数との組合せ、あるいは3次以上の関数と1次関数との組合せを含むことができる。あるいは又、湾曲した形状とすることができる。   As the planar shape of the recording layer or laminated structure, an ellipse, an ellipse (a figure in which two semicircles and two line segments are combined), a shape surrounded by a parabola or a hyperbola, a quadratic function or Shapes composed of figures that can be expressed by functions of cubic or higher, regular polygons (rectangles, regular pentagons or more, polygons with rounded vertices, regular pentagons with rounded vertices or more (Including regular polygons), flat circles (shapes that are crushed from one direction), combinations of ellipses and line segments, combinations of parabola and line segments, hyperbolas A combination with a line segment, broadly, a combination of a quadratic function and a linear function, or a combination of a function of cubic or higher and a linear function can be included. Alternatively, it can be a curved shape.

ここで、スピン注入型磁気抵抗効果素子にあっては、磁化参照層(固着層とも呼ばれる)、非磁性体膜、及び、情報を記憶する記録層(磁化反転層あるいは自由層とも呼ばれる)によって、TMR効果あるいはGMR効果を有する積層構造体が構成されている構造とすることができる。磁化参照層、非磁性体膜及び記録層によって、TMR効果を有する積層構造体が構成されるとは、磁性材料から成る磁化参照層と、磁性材料から成る記録層との間に、トンネル絶縁膜として機能する非磁性体膜が挟まれた構造を指す。そして、磁化参照層と第1の配線(あるいは第2の配線)の電気的な接続状態として、第1の配線(あるいは第2の配線)が、直接、磁化参照層に接続されている形態を挙げることができるし、あるいは又、第1の配線(あるいは第2の配線)が、反強磁性体層を介して磁化参照層に接続されている形態を挙げることができる。磁化参照層が第1の配線に接続されている場合、第1の配線から磁化参照層を介して、また、磁化参照層が第2の配線に接続されている場合、第2の配線から磁化参照層を介して、偏極スピン電流を記録層内に注入することにより、記録層における磁化の方向を第1の方向(磁化容易軸と平行な方向)あるいは第2の方向(第1の方向とは反対の方向)とすることで、記録層に情報が書き込まれる。磁化参照層は、積層フェリ構造(反強磁性的結合を有する積層構造)を有する構成とすることができるし、あるいは又、磁化参照層は、静磁結合構造を有する構成とすることができる。積層フェリ構造とは、例えば、磁性材料層/ルテニウム(Ru)層/磁性材料層の3層構造(具体的には、例えば、CoFe/Ru/CoFeの3層構造、CoFeB/Ru/CoFeBの3層構造)を有し、ルテニウム層の厚さによって、2つの磁性材料層の層間交換結合が、反強磁性的あるいは強磁性的になる構造を指す。尚、2つの磁性材料層の層間交換結合が強磁性的になる構造を、積層フェロ構造と呼ぶ。また、2つの磁性材料層において、磁性材料層の端面からの漏洩磁界によって反強磁性的結合が得られる構造を、静磁結合構造と呼ぶ。反強磁性体層を構成する材料として、鉄−マンガン合金、ニッケル−マンガン合金、白金−マンガン合金、イリジウム−マンガン合金、ロジウム−マンガン合金、コバルト酸化物、ニッケル酸化物を挙げることができる。第1の配線(あるいは第2の配線)と反強磁性体層との間には、反強磁性体層の結晶性向上のために、Ta、Cr、Ru、Ti等から成る下地膜を形成してもよい。   Here, in the spin-injection magnetoresistive element, a magnetization reference layer (also referred to as a pinned layer), a nonmagnetic film, and a recording layer for storing information (also referred to as a magnetization reversal layer or a free layer) It can be set as the structure in which the laminated structure which has a TMR effect or a GMR effect is comprised. A laminated structure having a TMR effect is constituted by the magnetization reference layer, the nonmagnetic film, and the recording layer. A tunnel insulating film is provided between the magnetization reference layer made of a magnetic material and the recording layer made of a magnetic material. A non-magnetic film functioning as a structure is sandwiched. As a state of electrical connection between the magnetization reference layer and the first wiring (or second wiring), the first wiring (or second wiring) is directly connected to the magnetization reference layer. Alternatively, the first wiring (or the second wiring) may be connected to the magnetization reference layer through the antiferromagnetic material layer. When the magnetization reference layer is connected to the first wiring, the magnetization is generated from the first wiring through the magnetization reference layer, and when the magnetization reference layer is connected to the second wiring, the magnetization from the second wiring. By injecting a polarized spin current into the recording layer through the reference layer, the magnetization direction in the recording layer is changed to the first direction (direction parallel to the easy axis of magnetization) or the second direction (first direction). In the opposite direction), information is written to the recording layer. The magnetization reference layer can be configured to have a stacked ferrimagnetic structure (a stacked structure having antiferromagnetic coupling), or the magnetization reference layer can be configured to have a magnetostatic coupling structure. The laminated ferri structure is, for example, a three-layer structure of magnetic material layer / ruthenium (Ru) layer / magnetic material layer (specifically, for example, a three-layer structure of CoFe / Ru / CoFe, CoFeB / Ru / CoFeB 3 Layer structure), and the interlayer exchange coupling between the two magnetic material layers is antiferromagnetic or ferromagnetic depending on the thickness of the ruthenium layer. A structure in which the interlayer exchange coupling between the two magnetic material layers becomes ferromagnetic is called a laminated ferro structure. In addition, a structure in which antiferromagnetic coupling is obtained by the leakage magnetic field from the end face of the magnetic material layer in the two magnetic material layers is called a magnetostatic coupling structure. Examples of the material constituting the antiferromagnetic material layer include iron-manganese alloys, nickel-manganese alloys, platinum-manganese alloys, iridium-manganese alloys, rhodium-manganese alloys, cobalt oxides, and nickel oxides. A base film made of Ta, Cr, Ru, Ti or the like is formed between the first wiring (or the second wiring) and the antiferromagnetic material layer in order to improve the crystallinity of the antiferromagnetic material layer. May be.

スピン注入型磁気抵抗効果素子における記録層(磁化反転層)、磁化参照層を構成する材料として、ニッケル(Ni)、鉄(Fe)、コバルト(Co)といった強磁性材料、これらの強磁性材料の合金(例えば、Co−Fe、Co−Fe−Ni、Ni−Fe等)、これらの合金に非磁性元素(例えば、タンタル、ホウ素、クロム、白金、シリコン、炭素、窒素等)を混ぜた合金(例えば、Co−Fe−B等)、Co、Fe、Niの内の1種類以上を含む酸化物(例えば、フェライト:Fe−MnO等)、ハーフメタリック強磁性材料と呼ばれる一群の金属間化合物(ホイスラー合金:NiMnSb、Co2MnGe、Co2MnSi、Co2CrAl等)、酸化物(例えば、(La,Sr)MnO3、CrO2、Fe34等)を挙げることができる。記録層、磁化参照層の結晶性は、本質的に任意であり、多結晶であってもよいし、単結晶であってもよいし、非晶質であってもよい。更には、各種磁性半導体の使用も可能であるし、軟磁性(ソフト膜)であっても硬磁性(ハード膜)であってもよい。 As a material constituting the recording layer (magnetization switching layer) and the magnetization reference layer in the spin injection type magnetoresistive effect element, ferromagnetic materials such as nickel (Ni), iron (Fe), cobalt (Co), and the like of these ferromagnetic materials Alloys (for example, Co-Fe, Co-Fe-Ni, Ni-Fe, etc.), alloys in which these alloys are mixed with nonmagnetic elements (for example, tantalum, boron, chromium, platinum, silicon, carbon, nitrogen, etc.) For example, a group of intermetallic compounds called Heusler (such as Co—Fe—B), an oxide containing one or more of Co, Fe, and Ni (eg, ferrite: Fe—MnO), a half-metallic ferromagnetic material. alloy: NiMnSb, Co 2 MnGe, Co 2 MnSi, Co 2 CrAl etc.), oxides (e.g., (La, Sr) be exemplified MnO 3, CrO 2, Fe 3 O 4 , etc.) It can be. The crystallinity of the recording layer and the magnetization reference layer is essentially arbitrary, and may be polycrystalline, single crystal, or amorphous. Furthermore, various magnetic semiconductors can be used, and may be soft magnetic (soft film) or hard magnetic (hard film).

スピン注入型磁気抵抗効果素子におけるTMR効果を有する積層構造体を構成する非磁性体膜を構成する材料として、マグネシウム酸化物(MgO)、マグネシウム窒化物、アルミニウム酸化物(AlOX)、アルミニウム窒化物(AlN)、シリコン酸化物、シリコン窒化物、TiO2あるいはCr23、Ge、NiO、CdOX、HfO2、Ta25、BN、ZnS等の絶縁材料を挙げることができる。一方、GMR効果を有する積層構造体を構成する非磁性体膜を構成する材料として、Cu、Ru、Cr、Au、Ag、Pt、Ta等、あるいは、これらの合金といった導電性材料を挙げることができるし、導電性が高ければ(抵抗率が数百μΩ・cm以下)、任意の非金属材料としてもよいが、記録層や磁化参照層と界面反応を起こし難い材料を、適宜、選択することが望ましい。 Magnesium oxide (MgO), magnesium nitride, aluminum oxide (AlO x ), aluminum nitride are used as materials constituting the non-magnetic film constituting the multilayer structure having the TMR effect in the spin injection type magnetoresistive effect element. Insulating materials such as (AlN), silicon oxide, silicon nitride, TiO 2 or Cr 2 O 3 , Ge, NiO, CdO x , HfO 2 , Ta 2 O 5 , BN, and ZnS can be given. On the other hand, examples of the material constituting the non-magnetic film constituting the laminated structure having the GMR effect include conductive materials such as Cu, Ru, Cr, Au, Ag, Pt, Ta, and alloys thereof. If it has high conductivity (resistivity is several hundred μΩ · cm or less), any non-metallic material may be used, but a material that does not easily cause an interface reaction with the recording layer or the magnetization reference layer should be appropriately selected. Is desirable.

これらの層は、例えば、スパッタリング法、イオンビーム堆積法、真空蒸着法に例示される物理的気相成長法(PVD法)ALD(Atomic Layer Deposition)法に代表される化学的気相成長法(CVD法)にて形成することができる。   These layers are formed by, for example, a chemical vapor deposition method represented by a physical vapor deposition method (PVD method) ALD (Atomic Layer Deposition) method exemplified by a sputtering method, an ion beam deposition method, and a vacuum deposition method ( (CVD method).

また、非磁性体膜は、例えば、スパッタリング法にて形成された金属膜を酸化若しくは窒化することにより得ることができる。より具体的には、非磁性体膜を構成する絶縁材料としてマグネシウム酸化物(MgO)を用いる場合、例えば、スパッタリング法にて形成されたマグネシウムを大気中で酸化する方法、スパッタリング法にて形成されたマグネシウムをプラズマ酸化する方法、スパッタリング法にて形成されたマグネシウムをIPCプラズマで酸化する方法、スパッタリング法にて形成されたマグネシウムを酸素中で自然酸化する方法、スパッタリング法にて形成されたマグネシウムを酸素ラジカルで酸化する方法、スパッタリング法にて形成されたマグネシウムを酸素中で自然酸化させるときに紫外線を照射する方法、マグネシウムを反応性スパッタリング法にて成膜する方法、マグネシウム酸化物(MgO)をスパッタリング法にて成膜する方法を例示することができる。   The nonmagnetic film can be obtained, for example, by oxidizing or nitriding a metal film formed by a sputtering method. More specifically, when magnesium oxide (MgO) is used as an insulating material constituting the nonmagnetic film, for example, a method of oxidizing magnesium formed by a sputtering method in the atmosphere or a sputtering method is used. A method of oxidizing plasma magnesium, a method of oxidizing magnesium formed by sputtering with IPC plasma, a method of naturally oxidizing magnesium formed by sputtering in oxygen, and a method of magnesium formed by sputtering A method of oxidizing with oxygen radicals, a method of irradiating ultraviolet rays when magnesium formed by sputtering is naturally oxidized in oxygen, a method of forming a film of magnesium by reactive sputtering, and a magnesium oxide (MgO) Illustrates the method of forming a film by sputtering It is possible.

一方、磁気抵抗効果を有するメモリ素子をTMR効果を用いたトンネル磁気抵抗効果素子とする場合、積層構造体は、第1の強磁性体層、トンネル絶縁膜、記録層(第2の強磁性体層あるいは自由層とも呼ばれる)から成る。ここで、第1の強磁性体層は、より具体的には、例えば、反強磁性体層と強磁性体層(固着層あるいは磁化固定層とも呼ばれる)との2層構成を有していることが好ましく、これによって、これらの2層の間に働く交換相互作用によって強い一方向の磁気的異方性を有することができる。尚、磁化固定層がトンネル絶縁膜と接する。あるいは又、磁化固定層は、より具体的には、例えば、合成反強磁性結合(SAF:Synthetic Antiferromagnet)を有する多層構造(例えば、強磁性体材料層/金属層/強磁性体材料層)とすることもできる。合成反強磁性結合に関しては、例えば、 S. S. Parkin et. al, Physical Review Letters, 7 May, pp 2304-2307 (1990) に報告されている。記録層においては、磁化方向が比較的容易に回転する。トンネル絶縁膜は、記録層と磁化固定層との間の磁気的結合を切ると共に、トンネル電流を流すための役割を担う。   On the other hand, when the memory element having the magnetoresistive effect is a tunnel magnetoresistive effect element using the TMR effect, the stacked structure includes the first ferromagnetic layer, the tunnel insulating film, and the recording layer (second ferromagnetic material). Layer or free layer). Here, more specifically, the first ferromagnetic layer has, for example, a two-layer configuration of an antiferromagnetic layer and a ferromagnetic layer (also referred to as a fixed layer or a fixed magnetization layer). Preferably, this can have a strong unidirectional magnetic anisotropy due to the exchange interaction acting between these two layers. Note that the magnetization fixed layer is in contact with the tunnel insulating film. Alternatively, the magnetization fixed layer more specifically includes, for example, a multilayer structure (for example, ferromagnetic material layer / metal layer / ferromagnetic material layer) having a synthetic antiferromagnetic coupling (SAF). You can also Synthetic antiferromagnetic coupling is reported, for example, in S. S. Parkin et al., Physical Review Letters, 7 May, pp 2304-2307 (1990). In the recording layer, the magnetization direction rotates relatively easily. The tunnel insulating film breaks the magnetic coupling between the recording layer and the magnetization fixed layer and plays a role for flowing a tunnel current.

トンネル磁気抵抗効果素子における第1の強磁性体層(固着層、磁化固定層)及び記録層(第2の強磁性体層、自由層)は、例えば、遷移金属磁性元素、具体的には、ニッケル(Ni)、鉄(Fe)又はコバルト(Co)から構成された強磁性体、あるいはこれらの合金(例えば、Co−Fe、Co−Fe−Ni、Ni−Fe等)を主成分とする強磁性体から構成することができる。また、所謂ハーフメタリック強磁性体材料や、CoFe−Bといったアモルファス強磁性体材料を用いることもできる。反強磁性体層を構成する材料として、例えば、鉄−マンガン合金、ニッケル−マンガン合金、白金−マンガン合金、イリジウム−マンガン合金、ロジウム−マンガン合金、コバルト酸化物、ニッケル酸化物を挙げることができる。これらの層は、例えば、スパッタリング法、イオンビーム堆積法、真空蒸着法に例示されるPVD法にて形成することができる。   The first ferromagnetic layer (pinned layer, magnetization fixed layer) and recording layer (second ferromagnetic layer, free layer) in the tunnel magnetoresistive element are, for example, transition metal magnetic elements, specifically, Ferromagnetic material composed of nickel (Ni), iron (Fe) or cobalt (Co), or an alloy thereof (for example, Co-Fe, Co-Fe-Ni, Ni-Fe, etc.) It can be comprised from a magnetic body. In addition, a so-called half-metallic ferromagnetic material or an amorphous ferromagnetic material such as CoFe-B can be used. Examples of the material constituting the antiferromagnetic material layer include iron-manganese alloys, nickel-manganese alloys, platinum-manganese alloys, iridium-manganese alloys, rhodium-manganese alloys, cobalt oxides, and nickel oxides. . These layers can be formed by, for example, a PVD method exemplified by a sputtering method, an ion beam deposition method, and a vacuum evaporation method.

トンネル磁気抵抗効果素子におけるトンネル絶縁膜を構成する絶縁材料として、アルミニウム酸化物(AlOX)、アルミニウム窒化物(AlN)、マグネシウム酸化物(MgO)、マグネシウム窒化物、シリコン酸化物、シリコン窒化物を挙げることができ、更には、Ge、NiO、CdOX、HfO2、Ta25、BN、ZnSを挙げることができる。トンネル絶縁膜は、例えば、スパッタリング法にて形成された金属膜を酸化若しくは窒化することにより得ることができる。より具体的には、トンネル絶縁膜を構成する絶縁材料としてアルミニウム酸化物(AlOX)を用いる場合、例えば、スパッタリング法にて形成されたアルミニウムを大気中で酸化する方法、スパッタリング法にて形成されたアルミニウムをプラズマ酸化する方法、スパッタリング法にて形成されたアルミニウムをIPCプラズマで酸化する方法、スパッタリング法にて形成されたアルミニウムを酸素中で自然酸化する方法、スパッタリング法にて形成されたアルミニウムを酸素ラジカルで酸化する方法、スパッタリング法にて形成されたアルミニウムを酸素中で自然酸化させるときに紫外線を照射する方法、アルミニウムを反応性スパッタリング法にて成膜する方法、酸化アルミニウムをスパッタリング法にて成膜する方法を例示することができる。あるいは又、トンネル絶縁膜をALD法によって形成することができる。 Aluminum oxide (AlO x ), aluminum nitride (AlN), magnesium oxide (MgO), magnesium nitride, silicon oxide, and silicon nitride are used as the insulating material constituting the tunnel insulating film in the tunnel magnetoresistive effect element. it can be mentioned, further, there can be mentioned Ge, NiO, CdO X, HfO 2, Ta 2 O 5, BN, and ZnS. The tunnel insulating film can be obtained, for example, by oxidizing or nitriding a metal film formed by a sputtering method. More specifically, when aluminum oxide (AlO x ) is used as an insulating material constituting the tunnel insulating film, for example, a method of oxidizing aluminum formed by a sputtering method in the atmosphere or a sputtering method is used. A method of oxidizing aluminum formed by sputtering, a method of oxidizing aluminum formed by sputtering with IPC plasma, a method of naturally oxidizing aluminum formed by sputtering in oxygen, and an aluminum formed by sputtering. A method of oxidizing with oxygen radicals, a method of irradiating ultraviolet rays when aluminum formed by sputtering is naturally oxidized in oxygen, a method of depositing aluminum by reactive sputtering, and a method of sputtering aluminum oxide Explain how to deposit It can be. Alternatively, the tunnel insulating film can be formed by an ALD method.

尚、MRAM(トンネル磁気抵抗効果素子)にあっては、下層絶縁層は、第1下層絶縁層と、第2下層絶縁層とが積層された構造を有し、書込みワード線は、第1下層絶縁層上に形成されており、第2下層絶縁層は、書込みワード線及び第1下層絶縁層を覆っている構成を有する。   In the MRAM (tunnel magnetoresistive element), the lower insulating layer has a structure in which a first lower insulating layer and a second lower insulating layer are stacked, and the write word line is the first lower insulating layer. The second lower insulating layer is formed on the insulating layer, and has a configuration covering the write word line and the first lower insulating layer.

選択用トランジスタは、例えば、周知のMIS型FETやMOS型FETから構成することができる。第1の配線と選択用トランジスタとを電気的に接続する接続孔は、不純物がドーピングされたポリシリコンや、タングステン、Ti、Pt、Pd、Cu、TiW、TiNW、WSi2、MoSi2等の高融点金属や金属シリサイドから構成することができ、CVD法や、スパッタリング法に例示されるPVD法に基づき形成することができる。また、下層絶縁層を構成する材料として、酸化シリコン(SiO2)、窒化シリコン(SiN)、SiON、SOG、NSG、BPSG、PSG、BSGあるいはLTOを例示することができる。また、下層配線や、トンネル磁気抵抗効果素子における書込みワード線は、例えば、アルミニウム、Al−Cu等のアルミニウム系合金、銅(Cu)から成り、例えば、スパッタリング法に例示されるPVD法にて形成することができる。 The selection transistor can be constituted by, for example, a well-known MIS type FET or MOS type FET. The connection hole for electrically connecting the first wiring and the selection transistor is made of polysilicon doped with impurities, tungsten, Ti, Pt, Pd, Cu, TiW, TiNW, WSi 2 , MoSi 2 or the like. It can be composed of a melting point metal or a metal silicide, and can be formed based on a CVD method or a PVD method exemplified by a sputtering method. Examples of the material constituting the lower insulating layer include silicon oxide (SiO 2 ), silicon nitride (SiN), SiON, SOG, NSG, BPSG, PSG, BSG, or LTO. In addition, the lower layer wiring and the write word line in the tunnel magnetoresistive effect element are made of, for example, aluminum, an aluminum alloy such as Al-Cu, or copper (Cu), and are formed by, for example, a PVD method exemplified by a sputtering method. can do.

本発明の第1の態様あるいは第2の態様に係る磁気抵抗効果を有するメモリ素子の製造方法にあっては、レジスト層あるいは開口部形成層に設けられた開口部内に接続部を形成した後、接続部をマスクとして、少なくとも積層構造体を構成する記録層をパターニングする。即ち、接続部を形成するために微小な開口部(ホール形状)を作製すればよいので、従来の技術のように、レジスト層が傾倒することがない。そして、レジスト層あるいは開口部形成層に設けられた開口部の形状は下に向かって窄まった形状となるので、得られる接続部の形状も下に向かって窄まった形状(逆テーパー形状)となり、更には、接続部をマスクとして、少なくとも積層構造体を構成する記録層をパターニングしたとき得られる記録層の形状は下に向かって広がった形状(順テーパー形状)となる。その結果、最終的に得られる記録層の大きさに寸法変換差が生じ難いし、記録層の大きさにバラツキが生じ難い。また、工程数の削減を図ることができる。しかも、接続部を得るためにドット状のレジスト層を形成する必要がないので、高い寸法精度で微細な接続部を形成することができる。レジスト層のパターンの制御だけで接続部の形状、寸法を規定するため、従来の技術に比べて、寸法変換差が殆ど無く、また、バラツキを非常に小さくすることができる。また、エッチング法によってハードマスクとしても機能する接続部を形成する必要がないので、工程数の削減だけでなく、エッチングによるバラツキや積層構造体へのダメージも少なくすることができる。尚、接続部の逆テーパー形状を容易に形成できることから、寸法変換差をマイナスとすること、即ち、レジスト層の寸法より小さくすることも可能である。   In the method of manufacturing a memory element having a magnetoresistive effect according to the first aspect or the second aspect of the present invention, after forming the connection portion in the opening provided in the resist layer or the opening formation layer, Using the connection portion as a mask, at least the recording layer constituting the laminated structure is patterned. That is, since a minute opening (hole shape) may be formed to form the connection portion, the resist layer does not tilt as in the conventional technique. And since the shape of the opening provided in the resist layer or the opening formation layer becomes a shape narrowed downward, the shape of the obtained connection part is also narrowed downward (reverse taper shape) Furthermore, the shape of the recording layer obtained when patterning at least the recording layer constituting the laminated structure using the connection portion as a mask is a shape (forward taper shape) spreading downward. As a result, a difference in dimensional conversion hardly occurs in the size of the finally obtained recording layer, and variations in the size of the recording layer hardly occur. In addition, the number of processes can be reduced. In addition, since it is not necessary to form a dot-like resist layer in order to obtain a connection portion, a fine connection portion can be formed with high dimensional accuracy. Since the shape and dimensions of the connecting portion are defined only by controlling the pattern of the resist layer, there is almost no difference in dimensional conversion compared to the conventional technique, and the variation can be made extremely small. In addition, since it is not necessary to form a connection portion that also functions as a hard mask by an etching method, not only the number of processes can be reduced, but also variations due to etching and damage to the stacked structure can be reduced. Since the reverse tapered shape of the connecting portion can be easily formed, it is possible to make the dimensional conversion difference negative, that is, to make it smaller than the size of the resist layer.

以下、図面を参照して、実施例に基づき本発明を説明する。   Hereinafter, the present invention will be described based on examples with reference to the drawings.

実施例1は、本発明の第1の態様に係る磁気抵抗効果を有するメモリ素子の製造方法、本発明の磁気抵抗効果を有するメモリ素子、及び、本発明の不揮発性磁気メモリ装置に関する。実施例1、あるいは、後述する実施例2〜実施例4の不揮発性磁気メモリ装置の模式的な一部断面図を図1に示す。ここで、磁気抵抗効果を有するメモリ素子(以下、磁気抵抗効果素子30と呼ぶが、具体的には、実施例にあっては、スピン注入による磁化反転を応用したスピン注入型磁気抵抗効果素子である)は、
(a)記録層53を有する積層構造体50、
(b)積層構造体50の下部に電気的に接続された第1の配線41、及び、
(c)積層構造体50の上部に接続部62を介して接続された第2の配線42(ビット線として機能する)、
を備えている。また、実施例1、あるいは、後述する実施例2〜実施例4の不揮発性磁気メモリ装置にあっては、更に、第1の配線41の下方に、電界効果型トランジスタから成る選択用トランジスタTRを有している。
Example 1 relates to a method of manufacturing a memory element having a magnetoresistive effect according to the first aspect of the present invention, a memory element having a magnetoresistive effect of the present invention, and a nonvolatile magnetic memory device of the present invention. FIG. 1 shows a schematic partial cross-sectional view of a nonvolatile magnetic memory device of Example 1 or Example 2 to Example 4 described later. Here, a memory element having a magnetoresistive effect (hereinafter referred to as a magnetoresistive effect element 30). Specifically, in the embodiment, a spin injection type magnetoresistive effect element using magnetization reversal by spin injection is used. Is)
(A) a laminated structure 50 having a recording layer 53;
(B) a first wiring 41 electrically connected to the lower portion of the laminated structure 50, and
(C) a second wiring 42 (functioning as a bit line) connected to the upper portion of the laminated structure 50 via a connecting portion 62;
It has. Further, in the nonvolatile magnetic memory device of Example 1 or Examples 2 to 4 described later, a selection transistor TR made of a field effect transistor is further provided below the first wiring 41. Have.

そして、実施例1、あるいは、後述する実施例2〜実施例4にあっては、積層構造体50に接する接続部62の下端面(底面)の面積をSD、第2の配線42に接する接続部62の上端面(頂面)の面積をSUとしたとき、
D/SU<1
を満足する。具体的には、例えば、
D/SU=0.8
である。
In Example 1 or Examples 2 to 4 to be described later, the area of the lower end surface (bottom surface) of the connection portion 62 that contacts the laminated structure 50 is in contact with S D and the second wiring 42. when the area of the upper surface of the connecting portion 62 (the top surface) was S U,
S D / S U <1
Satisfied. Specifically, for example,
S D / S U = 0.8
It is.

尚、図1に示す模式的な一部断面図において、図面の関係上、一点鎖線の上側の「A」の領域と、下側の「B」の領域では、不揮発性磁気メモリ装置の断面を眺める方向が90度異なっている。即ち、「A」の領域は、不揮発性磁気メモリ装置の断面を磁化困難軸と平行な方向から眺めており、「B」の領域は、不揮発性磁気メモリ装置の断面を磁化容易軸と平行な方向から眺めている。従って、図1では、第2の配線(実施例1にあっては、ビット線)42の延びる方向の射影像と、電界効果型トランジスタを構成するゲート電極12の延びる方向の射影像とは直交しているように図示しているが、実際には、平行である。   In the schematic partial cross-sectional view shown in FIG. 1, the cross section of the nonvolatile magnetic memory device is shown in the upper “A” region and the lower “B” region of the alternate long and short dash line because of the drawing. The viewing direction is 90 degrees different. That is, the area “A” is a cross section of the nonvolatile magnetic memory device viewed from a direction parallel to the hard axis, and the area “B” is a cross section of the nonvolatile magnetic memory device parallel to the easy axis. Looking from the direction. Therefore, in FIG. 1, the projection image in the extending direction of the second wiring (bit line in the first embodiment) 42 and the projection image in the extending direction of the gate electrode 12 constituting the field effect transistor are orthogonal to each other. However, in reality, they are parallel.

ここで、積層構造体50を構成する記録層53は、磁化容易軸、及び、この磁化容易軸と直交する磁化困難軸を有している。実施例1にあっては、磁化容易軸は第2の配線42と平行である。また、積層構造体50の上部と第2の配線42との間には、上述したとおり、接続部62が設けられている。ここで、接続部62は、ルテニウム(Ru)から構成されている。また、積層構造体50と接続部62との間には、厚さ約5nmのTa層から成るキャップ層61がスパッタリング法にて形成されている。キャップ層61は、配線や接続部62を構成する原子と記録層53を構成する原子の相互拡散の防止、接触抵抗の低減、及び、記録層53の酸化防止を担っている。尚、キャップ層として、その他、Ru層、Pt層、MgO層、Ru膜/Ta膜の積層構造を挙げることができる。   Here, the recording layer 53 constituting the stacked structure 50 has an easy magnetization axis and a hard magnetization axis orthogonal to the easy magnetization axis. In the first embodiment, the easy axis of magnetization is parallel to the second wiring 42. Further, as described above, the connection portion 62 is provided between the upper portion of the multilayer structure 50 and the second wiring 42. Here, the connecting portion 62 is made of ruthenium (Ru). A cap layer 61 made of a Ta layer having a thickness of about 5 nm is formed between the laminated structure 50 and the connection portion 62 by a sputtering method. The cap layer 61 is responsible for preventing interdiffusion between the atoms constituting the wiring and connecting portion 62 and the atoms constituting the recording layer 53, reducing the contact resistance, and preventing the recording layer 53 from being oxidized. In addition, examples of the cap layer include a Ru layer, a Pt layer, a MgO layer, and a laminated structure of a Ru film / Ta film.

更には、上述したとおり、第1の配線41の下方に、電界効果型トランジスタから成る選択用トランジスタTRが設けられており、第2の配線(ビット線)42の延びる方向は、電界効果型トランジスタを構成するゲート電極12の延びる方向と平行である。具体的には、選択用トランジスタTRは、素子分離領域11によって囲まれたシリコン半導体基板10の部分に形成されており、下層絶縁層21,24によって覆われている。そして、一方のソース/ドレイン領域14Bは、タングステンプラグから成る接続孔22を介して、第1の配線41に接続されている。また、他方のソース/ドレイン領域14Aは、タングステンプラグ15を介してセンス線16に接続されている。図中、参照番号12はゲート電極(所謂ワード線として機能する)を示し、参照番号13はゲート絶縁膜を示す。   Furthermore, as described above, the selection transistor TR made of a field effect transistor is provided below the first wiring 41, and the extending direction of the second wiring (bit line) 42 is the field effect transistor. Is parallel to the extending direction of the gate electrode 12 constituting the. Specifically, the selection transistor TR is formed in a portion of the silicon semiconductor substrate 10 surrounded by the element isolation region 11 and covered with the lower insulating layers 21 and 24. One source / drain region 14B is connected to the first wiring 41 through a connection hole 22 made of a tungsten plug. The other source / drain region 14 A is connected to the sense line 16 through a tungsten plug 15. In the figure, reference numeral 12 indicates a gate electrode (functioning as a so-called word line), and reference numeral 13 indicates a gate insulating film.

図9の(A)に概念図を示すように、積層構造体50は、以下の構成、構造を有しており、スパッタリング法にて形成されている。尚、磁化固定層においては、上層ボトム層を構成する反強磁性体層のPt−Mnとの交換結合によって、磁化の方向がピニング(pinning)される。また、記録層53においては、電流の流れる方向により、その磁化の方向が、磁化固定に対して平行又は反平行に変えられる。   As shown in the conceptual diagram of FIG. 9A, the laminated structure 50 has the following configuration and structure, and is formed by a sputtering method. In the magnetization fixed layer, the magnetization direction is pinned by exchange coupling with Pt—Mn of the antiferromagnetic material layer constituting the upper bottom layer. In the recording layer 53, the magnetization direction is changed to be parallel or antiparallel to the magnetization fixed depending on the direction in which the current flows.

具体的には、実施例1におけるスピン注入型磁気抵抗効果素子は、GMR(Giant Magnetoresistance,巨大磁気抵抗)効果を有する積層膜、あるいは、TMR効果を有する積層膜から成る磁気抵抗効果積層膜が2つの配線41,42で挟まれた構造を有する。即ち、情報を記録する機能を担う記録層(磁化反転層あるいは自由層とも呼ばれる)53と、磁化方向が固定されており、スピンフィルターとして機能する磁化参照層(固着層とも呼ばれる)51が、非磁性体膜52を介して積層された構造を有し、電流は膜面に垂直に流れる(図9の(A)参照)。記録層53の大きさは、模式的な平面図を図9の(B)に示すが、記録層53を構成する磁性材料の種類や膜厚に依るが、単磁区化を促進し、且つ、スピン注入磁化反転の臨界電流Icを低減するため、概ね200nm以下である。記録層53は、適当な磁気異方性により2以上の複数の磁化方向(例えば、図9の(A)に水平方向の矢印にて示す2方向である第1の方向及び第2の方向)を取ることができ、各磁化方向は記録される情報に対応する。図9の(B)においては、記録層53の平面形状を長楕円形状にすることによって、形状磁気異方性を付与した例を示す。即ち、記録層53は、第1の方向及び第2の方向に平行な磁化容易軸と、磁化困難軸とを有しており、磁化容易軸に沿った記録層53の長さは、磁化困難軸に沿った記録層53の長さよりも長い。 Specifically, the spin-injection magnetoresistive effect element according to the first embodiment includes two magnetoresistive effect multilayer films having a GMR (Giant Magnetoresistance) effect or a multilayer effect having a TMR effect. It has a structure sandwiched between two wirings 41, 42. That is, a recording layer (also referred to as a magnetization reversal layer or a free layer) 53 having a function of recording information and a magnetization reference layer (also referred to as a fixed layer) 51 having a fixed magnetization direction and functioning as a spin filter are provided. The magnetic film 52 has a laminated structure, and current flows perpendicularly to the film surface (see FIG. 9A). The size of the recording layer 53 is shown in a schematic plan view in FIG. 9B, and depends on the type and film thickness of the magnetic material constituting the recording layer 53, but promotes the formation of a single magnetic domain, and In order to reduce the critical current I c of the spin transfer magnetization reversal, it is approximately 200 nm or less. The recording layer 53 has a plurality of magnetization directions of two or more due to appropriate magnetic anisotropy (for example, a first direction and a second direction which are two directions indicated by horizontal arrows in FIG. 9A). And each magnetization direction corresponds to recorded information. FIG. 9B shows an example in which shape magnetic anisotropy is imparted by making the planar shape of the recording layer 53 into an elliptical shape. That is, the recording layer 53 has an easy magnetization axis parallel to the first direction and the second direction and a hard magnetization axis, and the length of the recording layer 53 along the easy magnetization axis is difficult to magnetize. It is longer than the length of the recording layer 53 along the axis.

磁化参照層51は、通例、反強磁性体層54との交換結合により、その磁化方向が固定されている(図9の(C)参照)。磁化参照層51A,51Bを、記録層53の上下に、非磁性体膜52A,52Bを介して配置して、スピン注入磁化反転の効率を向上させたダブル・スピンフィルター構造も知られている(図9の(D)参照)。ここで、参照番号54A,54Bは、反強磁性体層である。尚、図9の(A)、(C)及び(D)に示した例においては、記録層53、磁化参照層51(磁化参照層が2層51A,51Bの場合には、いずれか一方の層)を、積層フェリ構造としてもよい。非磁性体膜52,52A,52Bは、金属材料あるいは絶縁材料から構成されている。図9の(A)あるいは、図9の(C)に示す構造において、磁化参照層51から記録層53への漏洩磁界を抑制するために、即ち、磁化参照層51と記録層53とが静磁気的に結合することを防ぐために、磁化参照層51を記録層53に比して十分大きくする構造も採用されている。いずれにしても、スピン注入磁化反転を適用した不揮発性磁気メモリ素子(スピン注入型磁気抵抗効果素子)は、磁気抵抗効果積層膜の上下を配線で挟んだ、2端子スピントランスファー素子構造を有する。   The magnetization reference layer 51 is typically fixed in the magnetization direction by exchange coupling with the antiferromagnetic material layer 54 (see FIG. 9C). There is also known a double spin filter structure in which the magnetization reference layers 51A and 51B are arranged above and below the recording layer 53 via non-magnetic films 52A and 52B to improve the efficiency of spin injection magnetization reversal ( (See FIG. 9D). Here, reference numerals 54A and 54B are antiferromagnetic layers. In the example shown in FIGS. 9A, 9C, and 9D, the recording layer 53 and the magnetization reference layer 51 (in the case where the magnetization reference layer is the two layers 51A and 51B, either one of them) Layer) may have a laminated ferri structure. The nonmagnetic films 52, 52A and 52B are made of a metal material or an insulating material. In the structure shown in FIG. 9A or 9C, in order to suppress the leakage magnetic field from the magnetization reference layer 51 to the recording layer 53, that is, the magnetization reference layer 51 and the recording layer 53 are static. In order to prevent magnetic coupling, a structure in which the magnetization reference layer 51 is sufficiently larger than the recording layer 53 is also employed. In any case, a nonvolatile magnetic memory element (spin injection type magnetoresistive effect element) to which spin injection magnetization reversal is applied has a two-terminal spin transfer element structure in which a magnetoresistive layered film is sandwiched between wirings.

[積層構造体50]
記録層53
厚さ約3nmのCo−Fe−B層
非磁性体膜(トンネル絶縁膜)52
厚さ1.0nmのMgO膜
磁化参照層(SAFを持つ多層膜)51(図面では1層で示す)
上層:Co−Fe−B層
中層:Ru層
下層:Co−Fe層、
[Laminated structure 50]
Recording layer 53
Co-Fe-B layer with a thickness of about 3 nm Non-magnetic film (tunnel insulating film) 52
MgO film having a thickness of 1.0 nm Magnetized reference layer (multilayer film having SAF) 51 (shown as one layer in the drawing)
Upper layer: Co—Fe—B layer Middle layer: Ru layer Lower layer: Co—Fe layer,

第1の配線41は、20nm厚さのPt−Mn合金から成る反強磁性体層から成る上層と10nm厚さのTa層から成る下層の2層構造を有する。尚、図面においては、第1の配線41を1層で表示する。第2の配線42は、例えば、Ta、TiあるいはAl−Cuから成る。積層構造体50を囲む層間絶縁層26は、SiN又はSiO2から成る。 The first wiring 41 has a two-layer structure of an upper layer made of an antiferromagnetic material layer made of a Pt—Mn alloy having a thickness of 20 nm and a lower layer made of a Ta layer having a thickness of 10 nm. In the drawing, the first wiring 41 is displayed in one layer. The second wiring 42 is made of, for example, Ta, Ti, or Al—Cu. The interlayer insulating layer 26 surrounding the laminated structure 50 is made of SiN or SiO 2 .

以下、下層絶縁層24等の模式的な一部端面図である図2の(A)〜(C)、図3の(A)〜(D)を参照して、実施例1の磁気抵抗効果を有するメモリ素子の製造方法を説明する。尚、図2〜図7においては、選択用トランジスタTRの図示を省略し、また、下層絶縁層24に設けられた接続孔22の図示も省略している。   Hereinafter, with reference to FIGS. 2A to 2C and FIGS. 3A to 3D, which are schematic partial end views of the lower insulating layer 24 and the like, the magnetoresistive effect of Example 1 will be described. A method for manufacturing a memory device having the above will be described. 2 to 7, the selection transistor TR is not shown, and the connection hole 22 provided in the lower insulating layer 24 is also omitted.

[工程−100]
先ず、周知の方法に基づき、シリコン半導体基板10に素子分離領域11を形成し、素子分離領域11によって囲まれたシリコン半導体基板10の部分に、ゲート酸化膜13、ゲート電極12、ソース/ドレイン領域14A,14Bから成る選択用トランジスタTRを形成する。次いで、第1下層絶縁層21を形成し、ソース/ドレイン領域14Aの上方の第1下層絶縁層21の部分にタングステンプラグ15を形成し、更には、第1下層絶縁層21上にセンス線16を形成する。その後、全面に第2下層絶縁層24を形成し、ソース/ドレイン領域14Bの上方の下層絶縁層21,24の部分にタングステンプラグから成る接続孔22を形成する。こうして、下層絶縁層21,24で覆われた選択用トランジスタTRを得ることができる。
[Step-100]
First, based on a well-known method, an element isolation region 11 is formed in a silicon semiconductor substrate 10, and a gate oxide film 13, a gate electrode 12, and source / drain regions are formed in a portion of the silicon semiconductor substrate 10 surrounded by the element isolation region 11. A selection transistor TR composed of 14A and 14B is formed. Next, a first lower insulating layer 21 is formed, a tungsten plug 15 is formed in the portion of the first lower insulating layer 21 above the source / drain region 14A, and the sense line 16 is further formed on the first lower insulating layer 21. Form. Thereafter, a second lower insulating layer 24 is formed on the entire surface, and a connection hole 22 made of a tungsten plug is formed in the lower insulating layers 21 and 24 above the source / drain regions 14B. Thus, the selection transistor TR covered with the lower insulating layers 21 and 24 can be obtained.

[工程−110]
その後、第1の配線上に、パターニングされていない積層構造体を形成する(図2の(A)参照)。具体的には、スパッタリング法にて、真空中での連続成膜にて、全面に、パターニングされていない2層構造の第1の配線41A、積層構造体50A、キャップ層61Aを形成する。尚、これらの層は、パターニングされていないので、参照番号の末尾に「A」を付している。
[Step-110]
After that, an unpatterned stacked structure is formed over the first wiring (see FIG. 2A). Specifically, the first wiring 41A, the laminated structure 50A, and the cap layer 61A having a non-patterned two-layer structure are formed on the entire surface by sputtering and continuous film formation in vacuum. Since these layers are not patterned, “A” is added to the end of the reference number.

[2層構造の第1の配線41A]
プロセスガス :アルゴン=100sccm
成膜雰囲気圧力:0.6Pa
DCパワー :200W
[磁化参照層51A]
下層
プロセスガス :アルゴン=50sccm
成膜雰囲気圧力:0.3Pa
DCパワー :100W
中層
プロセスガス :アルゴン=50sccm
成膜雰囲気圧力:0.3Pa
DCパワー :50W
上層
プロセスガス :アルゴン=50sccm
成膜雰囲気圧力:0.3Pa
DCパワー :100W
[非磁性体膜52A]
プロセスガス :アルゴン=100sccm
成膜雰囲気圧力:1.0Pa
RFパワー :500W
[記録層53A]
プロセスガス :アルゴン=50sccm
成膜雰囲気圧力:0.3Pa
DCパワー :200W
[キャップ層61A]
プロセスガス :アルゴン=100sccm
成膜雰囲気圧力:0.6Pa
DCパワー :200W
[First wiring 41A having a two-layer structure]
Process gas: Argon = 100 sccm
Deposition atmosphere pressure: 0.6 Pa
DC power: 200W
[Magnetization reference layer 51A]
Lower layer process gas: Argon = 50 sccm
Deposition atmosphere pressure: 0.3 Pa
DC power: 100W
Middle process gas: Argon = 50 sccm
Deposition atmosphere pressure: 0.3 Pa
DC power: 50W
Upper layer process gas: Argon = 50 sccm
Deposition atmosphere pressure: 0.3 Pa
DC power: 100W
[Non-magnetic film 52A]
Process gas: Argon = 100 sccm
Deposition atmosphere pressure: 1.0 Pa
RF power: 500W
[Recording layer 53A]
Process gas: Argon = 50 sccm
Deposition atmosphere pressure: 0.3 Pa
DC power: 200W
[Cap layer 61A]
Process gas: Argon = 100 sccm
Deposition atmosphere pressure: 0.6 Pa
DC power: 200W

[工程−120]
その後、積層構造体50Aの上に、接続部62を形成すべき部分に開口部73が設けられたレジスト層71を、周知のフォトリソグラフィ技術に基づき形成する。レジスト層71はポジ型レジスト材料から成り、レジスト層71に設けられた開口部73の側面は、図2の(B)に示すように傾斜しており、開口部73の上端部の大きさ(幅:W0)は、開口部73の下端部の大きさよりも大きい。即ち、開口部73は、下に向かって窄まった形状を有する。レジスト層71の厚さを、例えば、0.2μmとした。また、開口部73の平面形状は楕円である。
[Step-120]
Thereafter, a resist layer 71 in which an opening 73 is provided in a portion where the connection portion 62 is to be formed is formed on the stacked structure 50A based on a well-known photolithography technique. The resist layer 71 is made of a positive resist material, and the side surface of the opening 73 provided in the resist layer 71 is inclined as shown in FIG. 2B, and the size of the upper end of the opening 73 ( Width: W 0 ) is larger than the size of the lower end portion of the opening 73. That is, the opening 73 has a shape narrowed downward. The thickness of the resist layer 71 is set to 0.2 μm, for example. The planar shape of the opening 73 is an ellipse.

[工程−130]
次に、レジスト層71に設けられた開口部73内に接続部62を形成する。具体的には、電解メッキ法に基づき、開口部73の底部に露出した積層構造体50A上(より具体的には、実施例1にあっては、キャップ層61A上)に、ルテニウム(Ru)から成る接続部62を形成する(図2の(C)参照)。その後、アッシング処理に基づき、レジスト層71を除去する(図3の(A)参照)。こうして得られた接続部62は、その側壁(側面)が下に向かって窄まった形状(逆テーパー形状)を有する。即ち、SD/SUの値は、先に説明したとおり、1未満の値となる。また、接続部62の平面形状は楕円である。
[Step-130]
Next, the connection part 62 is formed in the opening 73 provided in the resist layer 71. Specifically, based on the electrolytic plating method, ruthenium (Ru) is formed on the laminated structure 50A exposed to the bottom of the opening 73 (more specifically, on the cap layer 61A in the first embodiment). The connection part 62 which consists of is formed (refer (C) of FIG. 2). Thereafter, the resist layer 71 is removed based on the ashing process (see FIG. 3A). The connection portion 62 thus obtained has a shape (reverse taper shape) in which the side wall (side surface) is narrowed downward. That is, the value of S D / S U is a value less than 1 as described above. Further, the planar shape of the connecting portion 62 is an ellipse.

[工程−140]
その後、接続部62をマスクとして、少なくとも積層構造体50を構成する記録層53をパターニングする。具体的には、ドライエッチング法の一種である反応性イオンエッチング(RIE)法に基づき、実施例1にあっては、キャップ層61A、及び、記録層53Aを含む積層構造体50Aをエッチングすることで、平面形状が楕円の記録層53及びキャップ層61を得ることができる。ここで、通常、得られた記録層53及びキャップ層61の側壁(側面)は、下に向かって広がった形状(順テーパー形状)となる。こうして、図3の(B)に示す構造を得ることができる。尚、キャップ層61A及び積層構造体50AをRIE法によってパターニングする代わりに、イオンミリング法(イオンビームエッチング法)に基づきパターニングすることもできる。また、場合によっては、積層構造体50の内の記録層53までエッチングを行い、この時点では、非磁性体膜(トンネル絶縁膜)52A及び磁化参照層51Aのエッチングを行わなくともよい。記録層53の幅をW1とすると、W0>W1である。即ち、寸法変換差はマイナスである。
[Step-140]
Thereafter, at least the recording layer 53 constituting the laminated structure 50 is patterned using the connection portion 62 as a mask. Specifically, based on the reactive ion etching (RIE) method which is a kind of dry etching method, in Example 1, the stacked structure 50A including the cap layer 61A and the recording layer 53A is etched. Thus, the recording layer 53 and the cap layer 61 having an elliptical planar shape can be obtained. Here, the side walls (side surfaces) of the recording layer 53 and the cap layer 61 obtained usually have a shape (forward taper shape) that expands downward. Thus, the structure shown in FIG. 3B can be obtained. Note that the cap layer 61A and the stacked structure 50A can be patterned based on an ion milling method (ion beam etching method) instead of patterning by the RIE method. In some cases, etching is performed up to the recording layer 53 in the laminated structure 50, and at this time, the nonmagnetic film (tunnel insulating film) 52A and the magnetization reference layer 51A may not be etched. When the width of the recording layer 53 is W 1 , W 0 > W 1 . That is, the dimensional conversion difference is negative.

[工程−150]
次いで、残すべき第1の配線41Aを覆うレジスト層(図示せず)を形成し、第1の配線41Aをエッチングし、レジスト層を除去することで、パターニングされた第1の配線41を得ることができる(図3の(C)参照)。尚、非磁性体膜52A及び磁化参照層51Aのエッチングを[工程−140]において行わなかった場合には、この[工程−150]において、非磁性体膜52A及び磁化参照層51Aのエッチングを行えばよい。
[Step-150]
Next, a resist layer (not shown) that covers the first wiring 41A to be left is formed, the first wiring 41A is etched, and the resist layer is removed to obtain the patterned first wiring 41. (See FIG. 3C). If the nonmagnetic film 52A and the magnetization reference layer 51A are not etched in [Step-140], the nonmagnetic film 52A and the magnetization reference layer 51A are etched in [Step-150]. Just do it.

[工程−160]
次いで、全面に、CVD法にて層間絶縁層26を成膜した後、層間絶縁層26を化学的機械的研磨法(CMP法)にて平坦化し、接続部62を露出させる(図3の(D)参照)。
[Step-160]
Next, after an interlayer insulating layer 26 is formed on the entire surface by a CVD method, the interlayer insulating layer 26 is planarized by a chemical mechanical polishing method (CMP method) to expose the connection portion 62 ((( D)).

[工程−170]
その後、層間絶縁層26上に、接続部62に接する第2の配線42を、周知の方法で形成することで、図1に示した不揮発性磁気メモリ装置を得ることができる。
[Step-170]
Thereafter, the second wiring 42 in contact with the connection portion 62 is formed on the interlayer insulating layer 26 by a well-known method, whereby the nonvolatile magnetic memory device shown in FIG. 1 can be obtained.

実施例1にあっては、[工程−130]において、レジスト層71に設けられた開口部73内に接続部62を形成した後、[工程−140]において、接続部62をマスクとして、少なくとも積層構造体50を構成する記録層53をパターニングする。即ち、接続部62を形成するために微小な開口部73(ホール形状)を作製すればよいので、従来の技術のように、レジスト層が傾倒することがない。そして、レジスト層71に設けられた開口部73の形状は、下に向かって窄まった形状となるので、得られた接続部62の形状も下に向かって窄まった形状(逆テーパー形状)となる。更には、接続部62をマスクとして、少なくとも積層構造体を構成する記録層53Aをパターニングしたとき得られる記録層53の形状は下に向かって広がった形状(順テーパー形状)となる。その結果、最終的に得られる記録層53の大きさに寸法変換差が生じ難いし、記録層53の大きさにバラツキが生じ難い。また、接続部62を得るためにドット状のレジスト層を形成する必要がないので、高い寸法精度で微細な接続部を形成することができる。しかも、レジスト層71のパターンの制御だけで接続部62の形状、寸法を規定するため、従来の技術に比べて、寸法変換差が殆ど無く、また、バラツキを非常に小さくすることができる。更には、エッチング法によってハードマスクとしても機能する接続部62を形成する必要がないので、工程数の削減だけでなく、エッチングによるバラツキや積層構造体50へのダメージも少なくすることができる。   In Example 1, after forming the connecting portion 62 in the opening 73 provided in the resist layer 71 in [Step-130], in [Step-140], at least using the connecting portion 62 as a mask. The recording layer 53 constituting the laminated structure 50 is patterned. That is, since a minute opening 73 (hole shape) may be formed in order to form the connection portion 62, the resist layer does not tilt as in the conventional technique. Since the shape of the opening 73 provided in the resist layer 71 becomes a shape narrowed downward, the shape of the obtained connection part 62 is also a shape narrowed downward (reverse taper shape). It becomes. Further, the shape of the recording layer 53 obtained by patterning at least the recording layer 53A constituting the laminated structure with the connection portion 62 as a mask is a shape (forward taper shape) spreading downward. As a result, a difference in size conversion hardly occurs in the size of the finally obtained recording layer 53, and the size of the recording layer 53 does not easily vary. Further, since it is not necessary to form a dot-like resist layer in order to obtain the connection portion 62, a fine connection portion can be formed with high dimensional accuracy. In addition, since the shape and dimensions of the connecting portion 62 are defined only by controlling the pattern of the resist layer 71, there are almost no dimensional conversion differences and variations can be made extremely small as compared with the conventional technique. Furthermore, since it is not necessary to form the connection portion 62 that also functions as a hard mask by an etching method, not only the number of processes can be reduced, but also variations due to etching and damage to the laminated structure 50 can be reduced.

具体的には、例えば、レジスト層71に設けられた開口部73の上端部W0の幅が100nm、開口部73の下端部の幅が80nmであったとする。逆テーパー形状の接続部62が形成され、記録層53Aのパターニングにあっては、マスクとしての接続部62の下端面の寸法80nmが基準とされるので、仮に、記録層53Aのパターニングにおいて、10nm程度の順テーパーの形状になったとしても(加工変換差10nm)、記録層53の寸法W1は90nmであり、レジスト層71に設けられた開口部73の上端部の幅が100nmに対しては、変換差は−10nmとなり、寸法変換差マイナスが実現できる。 Specifically, for example, the width of the upper end W 0 of the opening 73 provided in the resist layer 71 is 100 nm, and the width of the lower end of the opening 73 is 80 nm. In the case of patterning the recording layer 53A, the connection portion 62 having an inversely tapered shape is formed, and the dimension of the lower end surface of the connection portion 62 as a mask is 80 nm as a reference. Therefore, in patterning the recording layer 53A, 10 nm Even when the forward tapered shape is obtained (processing conversion difference 10 nm), the dimension W 1 of the recording layer 53 is 90 nm, and the width of the upper end portion of the opening 73 provided in the resist layer 71 is 100 nm. The conversion difference is -10 nm, and a dimensional conversion difference minus can be realized.

実施例2は、実施例1の磁気抵抗効果を有するメモリ素子の製造方法の変形である。以下、下層絶縁層24等の模式的な一部端面図である図4の(A)及び(B)を参照して、実施例2の磁気抵抗効果を有するメモリ素子の製造方法を説明する。   The second embodiment is a modification of the method for manufacturing the memory element having the magnetoresistive effect of the first embodiment. Hereinafter, with reference to FIGS. 4A and 4B which are schematic partial end views of the lower insulating layer 24 and the like, a method for manufacturing a memory element having a magnetoresistive effect of Example 2 will be described.

[工程−200]
先ず、実施例1の[工程−100]〜[工程−120]と同様の工程を実行することで、図2の(B)に示す構造を得ることができる。
[Step-200]
First, the structure shown in FIG. 2B can be obtained by executing the same steps as [Step-100] to [Step-120] of the first embodiment.

[工程−210]
その後、レジスト層71に設けられた開口部73の側壁にサイドウオール74を形成することで、開口部73の大きさを縮小する。具体的には、開口部73内を含む全面に、有機材料(具体的には、東京応化工業株式会社製のTSAR−100)から成るサイドウオール形成層74Aを塗布法に基づき成膜する。サイドウオール形成層74Aは、開口部73の底部に露出した積層構造体50A(より具体的には、実施例1にあっては、キャップ層61A上)には形成されず、レジスト層71の頂面及び側壁にのみ形成される。こうして、図4の(A)に示すように、開口部73の側壁にサイドウオール74が形成される。
[Step-210]
Thereafter, a side wall 74 is formed on the side wall of the opening 73 provided in the resist layer 71 to reduce the size of the opening 73. Specifically, a sidewall forming layer 74A made of an organic material (specifically, TSAR-100 manufactured by Tokyo Ohka Kogyo Co., Ltd.) is formed on the entire surface including the inside of the opening 73 based on a coating method. The sidewall forming layer 74A is not formed on the laminated structure 50A exposed to the bottom of the opening 73 (more specifically, on the cap layer 61A in the first embodiment), but the top of the resist layer 71 is not formed. It is formed only on the face and side walls. Thus, as shown in FIG. 4A, the side wall 74 is formed on the side wall of the opening 73.

[工程−220]
次に、実施例1の[工程−130]と同様にして、レジスト層71に設けられた開口部73内に接続部62を形成した後(図4の(B)参照)、レジスト層71及びサイドウオール74、サイドウオール形成層74Aを除去することで、図3の(A)に示したと実質的に同様の構造を得ることができる。
[Step-220]
Next, in the same manner as in [Step-130] of Example 1, after forming the connection portion 62 in the opening 73 provided in the resist layer 71 (see FIG. 4B), the resist layer 71 and By removing the side wall 74 and the side wall forming layer 74A, a structure substantially similar to that shown in FIG. 3A can be obtained.

[工程−230]
その後、実施例1の[工程−140]〜[工程−170]と同様の工程を実行することで、実施例2の不揮発性磁気メモリ装置を得ることができる。
[Step-230]
Thereafter, by performing the same steps as [Step-140] to [Step-170] of Example 1, the nonvolatile magnetic memory device of Example 2 can be obtained.

実施例2にあっては、[工程−210]において、レジスト層71に設けられた開口部73の側壁にサイドウオール74を形成するので、リソグラフィでは殆ど解像不可能な超微小な開口部73(ホール形状)に基づく極めて微細な接続部62を得ることができる。   In Example 2, the sidewall 74 is formed on the side wall of the opening 73 provided in the resist layer 71 in [Step-210], so that an extremely small opening that is hardly resolvable by lithography. An extremely fine connecting portion 62 based on 73 (hole shape) can be obtained.

実施例3は、本発明の第2の態様に係る磁気抵抗効果を有するメモリ素子の製造方法、本発明の磁気抵抗効果を有するメモリ素子、及び、本発明の不揮発性磁気メモリ装置に関する。実施例3における磁気抵抗効果素子30、不揮発性磁気メモリ装置の構成、構造は、実施例1において説明した磁気抵抗効果素子30、不揮発性磁気メモリ装置の構成、構造と同様とすることができるので、詳細な説明は省略する。   Example 3 relates to a method of manufacturing a memory element having a magnetoresistive effect according to the second aspect of the present invention, a memory element having a magnetoresistive effect of the present invention, and a nonvolatile magnetic memory device of the present invention. The configuration and structure of the magnetoresistive effect element 30 and the nonvolatile magnetic memory device in the third embodiment can be the same as the configuration and structure of the magnetoresistive effect element 30 and the nonvolatile magnetic memory device described in the first embodiment. Detailed description will be omitted.

以下、下層絶縁層24等の模式的な一部端面図である図5の(A)及び(B)、図6の(A)及び(B)を参照して、実施例3の磁気抵抗効果を有するメモリ素子の製造方法を説明する。   Hereinafter, with reference to FIGS. 5A and 5B and FIGS. 6A and 6B which are schematic partial end views of the lower insulating layer 24 and the like, the magnetoresistive effect of Example 3 will be described. A method for manufacturing a memory device having the above will be described.

[工程−300]
先ず、実施例1の[工程−100]と同様にして、選択用トランジスタTR、下層絶縁層21,24等の形成を行い、その後、実施例1の[工程−110]と同様にして、第1の配線41A上に、パターニングされていない積層構造体50A、キャップ層61Aを形成する。
[Step-300]
First, the selection transistor TR, the lower insulating layers 21 and 24, and the like are formed in the same manner as in [Step-100] of the first embodiment, and then the first step is performed in the same manner as in [Step-110] of the first embodiment. An unpatterned laminated structure 50A and a cap layer 61A are formed on one wiring 41A.

[工程−310]
その後、積層構造体50Aの上に(実施例3にあっては、より具体的には、キャップ層61Aの上に)、開口部形成層80を形成する。具体的には、全面に、CVD法に基づき、SiO2といったシリコン系酸化膜から成る開口部形成層80を形成する。
[Step-310]
Thereafter, an opening forming layer 80 is formed on the laminated structure 50A (more specifically, on the cap layer 61A in the third embodiment). Specifically, an opening forming layer 80 made of a silicon-based oxide film such as SiO 2 is formed on the entire surface based on the CVD method.

[工程−320]
次いで、開口部形成層80上に、接続部62を形成すべき部分に開口82が設けられたレジスト層81を、周知のフォトリソグラフィ技術に基づき形成する。レジスト層81はポジ型レジスト材料から成り、レジスト層81に設けられた開口82の側面は、図5の(A)に示すように傾斜しており、開口82の上端部の大きさは、開口82の下端部の大きさよりも大きい。即ち、開口82は、下に向かって窄まった形状を有する。開口82の平面形状は楕円である。
[Step-320]
Next, a resist layer 81 in which an opening 82 is provided in a portion where the connection portion 62 is to be formed is formed on the opening forming layer 80 based on a well-known photolithography technique. The resist layer 81 is made of a positive resist material, and the side surface of the opening 82 provided in the resist layer 81 is inclined as shown in FIG. 5 (A). It is larger than the size of the lower end portion of 82. That is, the opening 82 has a shape narrowed downward. The planar shape of the opening 82 is an ellipse.

[工程−330]
その後、レジスト層81をマスクとして開口部形成層80を、例えば、RIE法に基づき、選択的に除去することで、開口部形成層80に接続部62を形成すべき開口部83を設けた後、アッシング処理に基づきレジスト層81を除去する(図5の(B)及び図6の(A)参照)。開口部形成層80に設けられた開口部83の側壁は、図6の(A)に示すように傾斜しており、開口部83の上端部の大きさは、開口部83の下端部の大きさよりも大きい。即ち、開口部83は、下に向かって窄まった形状を有する。開口部83の平面形状は楕円である。
[Step-330]
Thereafter, the opening formation layer 80 is selectively removed based on, for example, the RIE method using the resist layer 81 as a mask, thereby providing the opening 83 for forming the connection portion 62 in the opening formation layer 80. Then, the resist layer 81 is removed based on the ashing process (see FIG. 5B and FIG. 6A). The side wall of the opening 83 provided in the opening forming layer 80 is inclined as shown in FIG. 6A, and the size of the upper end of the opening 83 is the size of the lower end of the opening 83. Bigger than that. That is, the opening 83 has a shape narrowed downward. The planar shape of the opening 83 is an ellipse.

[工程−340]
次に、開口部形成層80に設けられた開口部83内に接続部62を形成した後、開口部形成層80を除去する。具体的には、無電解メッキ法及び電解メッキ法に基づき、開口部73の底部に露出した積層構造体50A上(より具体的には、実施例3にあっても、キャップ層61A上)を含む開口部形成層80上にルテニウム層を形成した後、開口部形成層80上のルテニウム層をCMP法にて除去する。こうして、図6の(B)に示す構造を得ることができる。その後、ウエットエッチング法に基づき、開口部形成層80を除去することで、図3の(A)に示したと同様の構造を得ることができる。
[Step-340]
Next, after the connection portion 62 is formed in the opening 83 provided in the opening forming layer 80, the opening forming layer 80 is removed. Specifically, on the laminated structure 50A exposed to the bottom of the opening 73 based on the electroless plating method and the electrolytic plating method (more specifically, even on the cap layer 61A in Example 3). After the ruthenium layer is formed on the opening forming layer 80 including the ruthenium layer, the ruthenium layer on the opening forming layer 80 is removed by a CMP method. Thus, the structure shown in FIG. 6B can be obtained. Thereafter, by removing the opening forming layer 80 based on a wet etching method, a structure similar to that shown in FIG. 3A can be obtained.

[工程−350]
その後、実施例1の[工程−140]と同様にして、下に向かって窄まった形状(逆テーパー形状)を有する接続部62をマスクとして、少なくとも積層構造体50を構成する記録層53をパターニングする。具体的には、RIE法に基づき、実施例3にあっては、キャップ層61A、及び、記録層53Aを含む積層構造体50Aをエッチングすることで、平面形状が楕円の記録層53及びキャップ層61を得ることができる。ここで、通常、得られた記録層53及びキャップ層61の側壁(側面)は、下に向かって広がった形状(順テーパー形状)となる。こうして、図3の(B)に示す構造を得ることができる。尚、キャップ層61A及び積層構造体50AをRIE法によってパターニングする代わりに、イオンミリング法(イオンビームエッチング法)に基づきパターニングすることもできる。また、場合によっては、積層構造体50の内の記録層53までエッチングを行い、この時点では、非磁性体膜(トンネル絶縁膜)52A及び磁化参照層51Aのエッチングを行わなくともよい。
[Step-350]
Thereafter, in the same manner as in [Step-140] in Example 1, the recording layer 53 constituting at least the laminated structure 50 is formed using the connection portion 62 having a shape narrowed downward (reverse taper shape) as a mask. Pattern. Specifically, based on the RIE method, in Example 3, the laminated structure 50A including the cap layer 61A and the recording layer 53A is etched, whereby the recording layer 53 and the cap layer having an elliptical planar shape are etched. 61 can be obtained. Here, the side walls (side surfaces) of the recording layer 53 and the cap layer 61 obtained usually have a shape (forward taper shape) that expands downward. Thus, the structure shown in FIG. 3B can be obtained. Note that the cap layer 61A and the stacked structure 50A can be patterned based on an ion milling method (ion beam etching method) instead of patterning by the RIE method. In some cases, etching is performed up to the recording layer 53 in the laminated structure 50, and at this time, the nonmagnetic film (tunnel insulating film) 52A and the magnetization reference layer 51A may not be etched.

[工程−360]
次いで、実施例1の[工程−150]、[工程−160]、[工程−170]を実行することで、実施例3の不揮発性磁気メモリ装置を得ることができる。
[Step-360]
Next, by performing [Step-150], [Step-160], and [Step-170] of Example 1, the nonvolatile magnetic memory device of Example 3 can be obtained.

実施例3にあっては、[工程−340]において、開口部形成層80に設けられた開口部83内に接続部62を形成した後、[工程−350]において、接続部62をマスクとして、少なくとも積層構造体50を構成する記録層53をパターニングする。即ち、接続部62を形成するために微小な開口82(ホール形状)を作製すればよいので、従来の技術のように、レジスト層が傾倒することがない。そして、開口部形成層80に設けられた開口部83の形状は、下に向かって窄まった形状となるので、得られる接続部62の形状も下に向かって窄まった形状(逆テーパー形状)となる。更には、接続部62をマスクとして、少なくとも積層構造体を構成する記録層53Aをパターニングしたとき得られる記録層53の形状は下に向かって広がった形状(順テーパー形状)となる。その結果、最終的に得られる記録層53の大きさに寸法変換差が生じ難いし、記録層53の大きさにバラツキが生じ難い。また、接続部62を得るためにドット状のレジスト層を形成する必要がないので、高い寸法精度で微細な接続部を形成することができる。また、レジスト層81のパターンの制御だけで接続部62の形状、寸法を規定するため、従来の技術に比べて、寸法変換差が殆ど無く、また、バラツキを非常に小さくすることができる。更には、エッチング法によってハードマスクとしても機能する接続部62を形成する必要がないので、工程数の削減だけでなく、エッチングによるバラツキや積層構造体へのダメージも少なくすることができる。   In Example 3, after the connection portion 62 is formed in the opening 83 provided in the opening formation layer 80 in [Step-340], the connection portion 62 is used as a mask in [Step-350]. Then, at least the recording layer 53 constituting the laminated structure 50 is patterned. That is, since a minute opening 82 (hole shape) may be formed to form the connection portion 62, the resist layer does not tilt as in the conventional technique. Since the shape of the opening 83 provided in the opening forming layer 80 is narrowed downward, the shape of the obtained connecting portion 62 is also narrowed downward (reverse taper shape). ) Further, the shape of the recording layer 53 obtained by patterning at least the recording layer 53A constituting the laminated structure with the connection portion 62 as a mask is a shape (forward taper shape) spreading downward. As a result, a difference in size conversion hardly occurs in the size of the finally obtained recording layer 53, and the size of the recording layer 53 does not easily vary. Further, since it is not necessary to form a dot-like resist layer in order to obtain the connection portion 62, a fine connection portion can be formed with high dimensional accuracy. Further, since the shape and size of the connecting portion 62 are defined only by controlling the pattern of the resist layer 81, there is almost no dimensional conversion difference and variation can be made extremely small as compared with the conventional technique. Furthermore, since it is not necessary to form the connection portion 62 that also functions as a hard mask by an etching method, not only the number of steps can be reduced, but also variations due to etching and damage to the laminated structure can be reduced.

実施例4は、実施例3の磁気抵抗効果を有するメモリ素子の製造方法の変形である。以下、下層絶縁層24等の模式的な一部端面図である図7の(A)及び(B)を参照して、実施例4の磁気抵抗効果を有するメモリ素子の製造方法を説明する。   The fourth embodiment is a modification of the method of manufacturing the memory element having the magnetoresistive effect of the third embodiment. Hereinafter, with reference to FIGS. 7A and 7B which are schematic partial end views of the lower insulating layer 24 and the like, a method for manufacturing a memory element having a magnetoresistive effect of Example 4 will be described.

[工程−400]
先ず、実施例3の[工程−300]〜[工程−330]と同様の工程を実行することで、図6の(A)に示す構造を得ることができる。
[Step-400]
First, by performing the same steps as [Step-300] to [Step-330] in Example 3, the structure shown in FIG. 6A can be obtained.

[工程−410]
その後、開口部形成層80に設けられた開口部83の側壁にサイドウオール84を形成することで、開口部83の大きさを縮小する。具体的には、開口部83内を含む全面に、SiNやポリシリコンから成るサイドウオール形成層をCVD法に基づき成膜した後、エッチバックを行うことで、開口部形成層80上のサイドウオール形成層を除去し、開口部83の側壁にのみサイドウオール形成層を残することで、サイドウオール84を得ることができる。こうして、図7の(A)に示す構造を得ることができる。
[Step-410]
Thereafter, the side wall 84 is formed on the side wall of the opening 83 provided in the opening forming layer 80, thereby reducing the size of the opening 83. Specifically, a sidewall forming layer made of SiN or polysilicon is formed on the entire surface including the inside of the opening 83 based on the CVD method, and then etched back, whereby the sidewall on the opening forming layer 80 is formed. By removing the formation layer and leaving the sidewall formation layer only on the side wall of the opening 83, the sidewall 84 can be obtained. In this way, the structure shown in FIG. 7A can be obtained.

[工程−420]
次に、実施例3の[工程−340]と同様にして、開口部形成層80に設けられた開口部83内に接続部62を形成した後(図7の(B)参照)、開口部形成層80及びサイドウオール84を除去することで、図3の(A)に示したと実質的に同様の構造を得ることができる。
[Step-420]
Next, in the same manner as in [Step-340] in Example 3, the connection portion 62 is formed in the opening portion 83 provided in the opening portion formation layer 80 (see FIG. 7B), and then the opening portion. By removing the formation layer 80 and the sidewall 84, a structure substantially similar to that shown in FIG. 3A can be obtained.

[工程−430]
その後、実施例3の[工程−350]、[工程−360]と同様の工程を実行することで、実施例4の不揮発性磁気メモリ装置を得ることができる。
[Step-430]
Thereafter, by performing the same steps as [Step-350] and [Step-360] of Embodiment 3, the nonvolatile magnetic memory device of Embodiment 4 can be obtained.

実施例4にあっては、[工程−410]において、開口部形成層80に設けられた開口部83の側壁にサイドウオール84を形成するので、リソグラフィでは殆ど解像不可能な超微小な開口82(ホール形状)に基づく極めて微細な接続部62を得ることができる。   In the fourth embodiment, the sidewall 84 is formed on the side wall of the opening 83 provided in the opening forming layer 80 in [Step-410]. An extremely fine connection 62 based on the opening 82 (hole shape) can be obtained.

以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した各種の積層構造、使用した材料等は例示であり、適宜、変更することができる。各実施例においては、記録層が積層構造体の最上層に位置する構造を有するスピン注入型磁気抵抗効果素子を説明したが、各層の積層順序を逆とし、記録層が最下層に位置する構造を有するスピン注入型磁気抵抗効果素子とすることもできる。また、積層構造体を構成する磁化参照層51、非磁性体膜52及び記録層53を同じ形状、大きさとするのではなく、磁化参照層51及び非磁性体膜52を第1の配線41上に延在させてもよい。第2の配線(ビット線)42の延びる方向の射影像は、選択用トランジスタTRを構成するゲート電極12の延びる方向の射影像と直交する形態とすることもできる。実施例においては、記録層の平面形状を楕円形としたが、その代わりに、特開2005−353788(特願2004−172122)に開示された形状とすることもできる。   As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to these Examples. Various laminated structures described in the examples, materials used, and the like are examples, and can be changed as appropriate. In each of the embodiments, the spin-injection magnetoresistive element having a structure in which the recording layer is positioned in the uppermost layer of the multilayer structure has been described. A spin-injection magnetoresistive effect element having the following can also be used. Further, the magnetization reference layer 51, the nonmagnetic film 52, and the recording layer 53 constituting the stacked structure are not made to have the same shape and size, but the magnetization reference layer 51 and the nonmagnetic film 52 are formed on the first wiring 41. You may extend to. The projected image in the extending direction of the second wiring (bit line) 42 may be orthogonal to the projected image in the extending direction of the gate electrode 12 constituting the selection transistor TR. In the embodiment, the planar shape of the recording layer is an ellipse, but it may be a shape disclosed in Japanese Patent Application Laid-Open No. 2005-353788 (Japanese Patent Application No. 2004-172122) instead.

更には、実施例にて説明したスピン注入型磁気抵抗効果素子以外にも、例えば、図8に示すように、TMR効果を用いたトンネル磁気抵抗効果素子を備えた不揮発性磁気メモリ装置とすることもできる。尚、図8に示した本発明のトンネル磁気抵抗効果素子を備えた不揮発性磁気メモリ装置と、図10に示した従来のトンネル磁気抵抗効果素子を備えた不揮発性磁気メモリ装置とは、積層構造体150(下から反強磁性体層151Aと磁化固定層151Bとから構成された第1の強磁性体層151、トンネル絶縁膜152、及び、記録層153)及び接続部162の形状が異なっている。即ち、従来のトンネル磁気抵抗効果素子にあっては、
D/SU>1
である。一方、本発明にあっては、
D/SU<1
である。この点を除き、図8に示した本発明のトンネル磁気抵抗効果素子を備えた不揮発性磁気メモリ装置は、図10に示した従来のトンネル磁気抵抗効果素子を備えた不揮発性磁気メモリ装置と同様の構成、構造を有するので、詳細な説明は省略する。
Further, in addition to the spin-injection magnetoresistive effect element described in the embodiment, for example, as shown in FIG. 8, a nonvolatile magnetic memory device provided with a tunnel magnetoresistive effect element using the TMR effect is provided. You can also. The nonvolatile magnetic memory device having the tunnel magnetoresistive effect element of the present invention shown in FIG. 8 and the conventional nonvolatile magnetic memory device having the tunnel magnetoresistive effect element shown in FIG. The shape of the body 150 (from the bottom, the first ferromagnetic layer 151 composed of the antiferromagnetic layer 151A and the magnetization fixed layer 151B, the tunnel insulating film 152, and the recording layer 153) and the connecting portion 162 are different. Yes. That is, in the conventional tunnel magnetoresistive effect element,
S D / S U > 1
It is. On the other hand, in the present invention,
S D / S U <1
It is. Except for this point, the nonvolatile magnetic memory device provided with the tunnel magnetoresistive effect element of the present invention shown in FIG. 8 is the same as the nonvolatile magnetic memory device provided with the conventional tunnel magnetoresistive effect element shown in FIG. The detailed description is omitted.

トンネル磁気抵抗効果素子にあっては、従来の技術において説明したデータ書込み方式である書込みワード線RWLに一方向の電流を流し、書き込むべきデータに依存してビット線に正方向あるいは負方向の電流を流すといったダイレクト・モードだけでなく、米国特許公報6545906B1や米国特許公報6633498B1に記載されたトグル・モードを採用することができる。ここで、トグル・モードとは、書込みワード線RWLに一方向の電流を流し、書き込むべきデータに依存することなく、ビット線にも一方向の電流を流し、磁気抵抗効果素子に記録されたデータと書き込むべきデータとが異なる場合のみ、磁気抵抗効果素子にデータを書き込む方式である。また、データ読出しを、ビット線を用いずに、データ読出し線を用いることもできる。この場合には、ビット線を、記録層(第2の強磁性体層)の上方に、上層層間絶縁層を介して、記録層(第2の強磁性体層)とは電気的に絶縁された状態で形成する。そして、記録層(第2の強磁性体層)と電気的に接続されたデータ読出し線を別途設ければよい。   In the tunnel magnetoresistive effect element, a current in one direction is supplied to the write word line RWL which is the data write method described in the prior art, and a current in the positive direction or the negative direction is applied to the bit line depending on the data to be written. The toggle mode described in US Pat. No. 6,545,906 B1 and US Pat. No. 6,633,498 B1 can be employed. Here, the toggle mode refers to the data recorded in the magnetoresistive element by flowing a current in one direction to the write word line RWL and flowing a current in one direction to the bit line without depending on the data to be written. This is a method of writing data to the magnetoresistive effect element only when the data to be written is different. In addition, the data read line can be used for the data read without using the bit line. In this case, the bit line is electrically insulated from the recording layer (second ferromagnetic layer) above the recording layer (second ferromagnetic layer) via the upper interlayer insulating layer. It forms in the state. A data read line electrically connected to the recording layer (second ferromagnetic layer) may be provided separately.

図1は、実施例の不揮発性磁気メモリ装置の模式的な一部断面図である。FIG. 1 is a schematic partial cross-sectional view of the nonvolatile magnetic memory device of the example. 図2の(A)〜(C)は、実施例1の磁気抵抗効果を有するメモリ素子の製造方法を説明するための下層絶縁層等の模式的な一部端面図である。2A to 2C are schematic partial end views of a lower insulating layer and the like for explaining a method for manufacturing a memory element having a magnetoresistive effect according to the first embodiment. 図3の(A)〜(D)は、図2の(C)に引き続き、実施例1の磁気抵抗効果を有するメモリ素子の製造方法を説明するための下層絶縁層等の模式的な一部端面図である。3A to 3D are schematic partial views of the lower insulating layer and the like for explaining the method of manufacturing the memory element having the magnetoresistive effect of the first embodiment, following FIG. 2C. It is an end view. 図4の(A)及び(B)は、実施例1の磁気抵抗効果を有するメモリ素子の製造方法を説明するための下層絶縁層等の模式的な一部端面図である。4A and 4B are schematic partial end views of a lower insulating layer and the like for explaining the method of manufacturing the memory element having the magnetoresistive effect of the first embodiment. 図5の(A)及び(B)は、実施例3の磁気抵抗効果を有するメモリ素子の製造方法を説明するための下層絶縁層等の模式的な一部端面図である。5A and 5B are schematic partial end views of a lower insulating layer and the like for explaining a method of manufacturing a memory element having a magnetoresistive effect according to the third embodiment. 図6の(A)及び(B)は、図5の(B)に引き続き、実施例3の磁気抵抗効果を有するメモリ素子の製造方法を説明するための下層絶縁層等の模式的な一部端面図である。6 (A) and 6 (B) are schematic partial views of a lower insulating layer and the like for explaining the method of manufacturing the memory element having a magnetoresistive effect of Example 3 following FIG. 5 (B). It is an end view. 図7の(A)及び(B)は、実施例4の磁気抵抗効果を有するメモリ素子の製造方法を説明するための下層絶縁層等の模式的な一部端面図である。7A and 7B are schematic partial end views of a lower insulating layer and the like for explaining a method for manufacturing a memory element having a magnetoresistive effect according to the fourth embodiment. 図8は、本発明のTMRタイプの不揮発性磁気メモリ装置の模式的な一部断面図である。FIG. 8 is a schematic partial sectional view of a TMR type nonvolatile magnetic memory device of the present invention. 図9の(A)及び(B)は、スピン注入磁化反転を適用したスピン注入型磁気抵抗効果素子の概念図、及び、磁化反転層の模式的な平面図であり、図9の(C)は、スピン注入型磁気抵抗効果素子において、磁化参照層の磁化方向が反強磁性体層との交換結合により固定されている状態を示す模式図であり、図9の(D)は、ダブル・スピンフィルター構造を有するスピン注入型磁気抵抗効果素子の概念図である。FIGS. 9A and 9B are a conceptual diagram of a spin-injection magnetoresistive effect element to which spin-injection magnetization reversal is applied, and a schematic plan view of a magnetization reversal layer. FIG. FIG. 9 is a schematic diagram showing a state in which the magnetization direction of the magnetization reference layer is fixed by exchange coupling with the antiferromagnetic material layer in the spin-injection magnetoresistive effect element. FIG. It is a conceptual diagram of a spin injection type magnetoresistive effect element having a spin filter structure. 図10は、従来のTMRタイプの不揮発性磁気メモリ装置の模式的な一部断面図である。FIG. 10 is a schematic partial cross-sectional view of a conventional TMR type nonvolatile magnetic memory device. 図11は、メモリセル・サイズと書込み電流の関係を示すグラフである。FIG. 11 is a graph showing the relationship between the memory cell size and the write current. 図12の(A)〜(C)は、従来の磁気抵抗効果を有するメモリ素子の製造方法を説明するための下層絶縁層等の模式的な一部端面図である。12A to 12C are schematic partial end views of a lower insulating layer and the like for explaining a conventional method of manufacturing a memory element having a magnetoresistive effect. 図13の(A)及び(B)は、図12の(C)に引き続き、従来の磁気抵抗効果を有するメモリ素子の製造方法を説明するための下層絶縁層等の模式的な一部端面図である。13A and 13B are schematic partial end views of a lower insulating layer and the like for explaining a conventional method for manufacturing a memory element having a magnetoresistive effect, following FIG. 12C. It is.

符号の説明Explanation of symbols

TMJ・・・トンネル磁気抵抗効果素子、TR・・・選択用トランジスタ、BL・・・ビット線、RWL・・・書込みワード線、10・・・半導体基板、11・・・素子分離領域、12・・・ゲート電極、13・・・ゲート絶縁膜、14A,14B・・・ソース/ドレイン領域、15・・・コンタクトホール、16・・・センス線、21,24・・・下層絶縁層、22,25・・・接続孔、23・・・ランディングパッド部、26・・・層間絶縁層、30・・・磁気抵抗効果素子(スピン注入型磁気抵抗効果素子)、41・・・第1の配線、42・・・第2の配線、50,50A,150・・・積層構造体、51,51A,51B・・・磁化参照層、52,52A,52B・・・非磁性体膜(トンネル絶縁膜)、53,53A・・・記録層、54,54A,54B・・・反強磁性体層、61,61A,161・・・キャップ層、62,62A・・・接続部、151・・・第1の強磁性体層、151A・・・反強磁性体層、151B・・・磁化固定層、152・・・トンネル絶縁膜、153・・・第2の強磁性体層、71,81・・・レジスト層、73,83・・・開口部、74,84・・・サイドウオール、74A・・・サイドウオール形成層、80・・・開口部形成層 TMJ: Tunnel magnetoresistive effect element, TR: Selection transistor, BL: Bit line, RWL: Write word line, 10: Semiconductor substrate, 11: Element isolation region, 12. ..Gate electrode, 13 ... Gate insulating film, 14A, 14B ... Source / drain region, 15 ... Contact hole, 16 ... Sense line, 21, 24 ... Lower insulating layer, 22, 25... Connection hole, 23... Landing pad, 26... Interlayer insulating layer, 30... Magnetoresistive effect element (spin injection type magnetoresistive effect element), 41. 42 ... second wiring, 50, 50A, 150 ... stacked structure, 51, 51A, 51B ... magnetization reference layer, 52, 52A, 52B ... non-magnetic film (tunnel insulating film) 53, 53A, recording layer, 4, 54A, 54B ... antiferromagnetic layer, 61, 61A, 161 ... cap layer, 62, 62A ... connection, 151 ... first ferromagnetic layer, 151A ... Antiferromagnetic layer, 151B ... magnetization fixed layer, 152 ... tunnel insulating film, 153 ... second ferromagnetic layer, 71, 81 ... resist layer, 73, 83 ... opening 74, 84 ... side wall, 74A ... side wall forming layer, 80 ... opening forming layer

Claims (5)

(a)記録層を有する積層構造体、
(b)積層構造体の下部に電気的に接続された第1の配線、及び、
(c)積層構造体の上部に接続部を介して接続された第2の配線、
を備えた磁気抵抗効果を有するメモリ素子の製造方法であって、
(A)第1の配線上に、パターニングされていない積層構造体を形成した後、
(B)積層構造体の上に、接続部を形成すべき部分に開口部が設けられたレジスト層を形成し、次いで、
(C)レジスト層に設けられた開口部内に接続部を形成した後、レジスト層を除去し、その後、
(D)接続部をマスクとして、少なくとも積層構造体を構成する記録層をパターニングする、
工程を具備し、
積層構造体に接する接続部の下端面の面積をS D 、第2の配線に接する接続部の上端面の面積をS U としたとき、
D /S U <1
を満足するメモリ素子の製造方法。
(A) a laminated structure having a recording layer;
(B) a first wiring electrically connected to the lower part of the laminated structure; and
(C) a second wiring connected to the upper part of the laminated structure via a connection part;
A method for manufacturing a memory element having a magnetoresistive effect, comprising:
(A) After forming an unpatterned laminated structure on the first wiring,
(B) On the laminated structure, a resist layer in which an opening is provided in a portion where a connection portion is to be formed is formed, and then
(C) After forming the connection portion in the opening provided in the resist layer, the resist layer is removed, and then
(D) patterning at least the recording layer constituting the laminated structure using the connection portion as a mask;
Comprising steps ,
When the area of the lower end surface of the connecting portion in contact with the laminate structure S D, the area of the upper surface of the connection portion in contact with the second wiring and the S U,
S D / S U <1
A method for manufacturing a memory element that satisfies the requirements.
前記工程(B)と工程(C)の間において、レジスト層に設けられた開口部の側壁にサイドウオールを形成することで、開口部の大きさを縮小する請求項1に記載の磁気抵抗効果を有するメモリ素子の製造方法。 The magnetoresistive effect according to claim 1, wherein between the step (B) and the step (C), the size of the opening is reduced by forming a sidewall on the side wall of the opening provided in the resist layer. A method for manufacturing a memory device having 前記工程(C)におけるレジスト層に設けられた開口部内への接続部の形成は、メッキ法に基づく請求項1に記載の磁気抵抗効果を有するメモリ素子の製造方法。 The method of manufacturing a memory element having a magnetoresistive effect according to claim 1, wherein the formation of the connection portion in the opening provided in the resist layer in the step (C) is based on a plating method. 前記工程(D)において、ドライエッチング法又はイオンミーリング法にてパターニングを行う請求項1に記載の磁気抵抗効果を有するメモリ素子の製造方法。 The method of manufacturing a memory element having a magnetoresistive effect according to claim 1, wherein patterning is performed by a dry etching method or an ion milling method in the step (D). 磁気抵抗効果を有するメモリ素子は、スピン注入型磁気抵抗効果素子から成る請求項1に記載の磁気抵抗効果を有するメモリ素子の製造方法。 2. The method of manufacturing a memory element having a magnetoresistive effect according to claim 1, wherein the memory element having a magnetoresistive effect comprises a spin injection type magnetoresistive effect element.
JP2007330014A 2007-12-21 2007-12-21 Memory element having magnetoresistive effect, method for manufacturing the same, and nonvolatile magnetic memory device Expired - Fee Related JP5277629B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007330014A JP5277629B2 (en) 2007-12-21 2007-12-21 Memory element having magnetoresistive effect, method for manufacturing the same, and nonvolatile magnetic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007330014A JP5277629B2 (en) 2007-12-21 2007-12-21 Memory element having magnetoresistive effect, method for manufacturing the same, and nonvolatile magnetic memory device

Publications (2)

Publication Number Publication Date
JP2009152444A JP2009152444A (en) 2009-07-09
JP5277629B2 true JP5277629B2 (en) 2013-08-28

Family

ID=40921231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007330014A Expired - Fee Related JP5277629B2 (en) 2007-12-21 2007-12-21 Memory element having magnetoresistive effect, method for manufacturing the same, and nonvolatile magnetic memory device

Country Status (1)

Country Link
JP (1) JP5277629B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5117421B2 (en) * 2009-02-12 2013-01-16 株式会社東芝 Magnetoresistive element and manufacturing method thereof
JP6498968B2 (en) 2015-03-11 2019-04-10 株式会社東芝 Magnetoresistive element and magnetic memory
JP2017126613A (en) * 2016-01-12 2017-07-20 株式会社東芝 Magnetoresistance effect element and method for manufacturing the same
US10756259B2 (en) * 2018-11-20 2020-08-25 Applied Materials, Inc. Spin orbit torque MRAM and manufacture thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3531628B2 (en) * 2001-07-13 2004-05-31 ソニー株式会社 Method of manufacturing magnetic storage device
JP4264533B2 (en) * 2003-01-06 2009-05-20 ソニー株式会社 Nonvolatile magnetic memory device and manufacturing method thereof
KR100568512B1 (en) * 2003-09-29 2006-04-07 삼성전자주식회사 Magnetic thermal random access memory cells having a heat-generating layer and methods of operating the same

Also Published As

Publication number Publication date
JP2009152444A (en) 2009-07-09

Similar Documents

Publication Publication Date Title
JP4835614B2 (en) Nonvolatile magnetic memory device
JP4952725B2 (en) Nonvolatile magnetic memory device
US9666793B2 (en) Method of manufacturing magnetoresistive element(s)
JP3906139B2 (en) Magnetic random access memory
JP5433284B2 (en) MTJ element, method for forming the same, and method for manufacturing STT-RAM
JP2011054873A (en) Method of manufacturing nonvolatile memory element
JP2006269530A (en) Magneto-resistance effect element and magnetic memory
JP2004179183A (en) Magnetoresistive effect element and magnetic memory
JP2007019179A (en) Magnetoresistance effect element and magnetic memory
JP2005050907A (en) Magnetoresistance effect element and magnetic memory
CN108780780B (en) Nonvolatile memory device and method of manufacturing the same
JP2008066606A (en) Spin memory and spin fet
JP2007305882A (en) Memory element and memory
KR20060049394A (en) Magnetic memory device, and manufacturing method thereof
JP5686626B2 (en) Magnetic memory and manufacturing method thereof
WO2010113748A1 (en) Ferromagnetic random access memory
JP4264533B2 (en) Nonvolatile magnetic memory device and manufacturing method thereof
JP2006278645A (en) Magnetic memory device
JP2010016148A (en) Magnetic resistance effect element and method of manufacturing the same
JP5277629B2 (en) Memory element having magnetoresistive effect, method for manufacturing the same, and nonvolatile magnetic memory device
JP2009081390A (en) Magnetic domain wall moving type mram, and manufacturing method thereof
JP2004259913A (en) Manufacturing method of annular body, magnetic memory device and its manufacturing method
JP2009290050A (en) Magnetoresistive element and method of manufacturing the same
JP2008282940A (en) Method for manufacturing magnetic storage device
JP2007317734A (en) Storage device and memory

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

LAPS Cancellation because of no payment of annual fees