JP2006278645A - Magnetic memory device - Google Patents
Magnetic memory device Download PDFInfo
- Publication number
- JP2006278645A JP2006278645A JP2005094508A JP2005094508A JP2006278645A JP 2006278645 A JP2006278645 A JP 2006278645A JP 2005094508 A JP2005094508 A JP 2005094508A JP 2005094508 A JP2005094508 A JP 2005094508A JP 2006278645 A JP2006278645 A JP 2006278645A
- Authority
- JP
- Japan
- Prior art keywords
- film
- magnetic
- layer
- memory device
- magnetic memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
本発明は、磁気メモリ装置に係り、特にスピン注入磁化反転機構を用いた磁気抵抗効果素子を有する磁気メモリ装置及びその製造方法に関する。 The present invention relates to a magnetic memory device, and more particularly to a magnetic memory device having a magnetoresistive effect element using a spin injection magnetization reversal mechanism and a method for manufacturing the same.
ここから 近年、書き換え可能な不揮発性メモリとして、磁気抵抗効果素子をマトリクス状に配列した磁気ランダムアクセスメモリ(以下、MRAM:Magnetic Random Access Memoryという)が注目されている。MRAMは、2つの磁性層における磁化方向の組み合わせを利用して情報を記憶し、これら磁性層間の磁化方向が平行である場合と反平行である場合とにおける抵抗変化(すなわち電流或いは電圧の変化)を検知することによって記憶情報の読み出しを行うものである。 In recent years, magnetic random access memory (hereinafter referred to as MRAM: Magnetic Random Access Memory) in which magnetoresistive effect elements are arranged in a matrix has attracted attention as a rewritable nonvolatile memory. The MRAM stores information using a combination of magnetization directions in two magnetic layers, and changes in resistance (that is, changes in current or voltage) when the magnetization directions between these magnetic layers are parallel and antiparallel. The stored information is read by detecting this.
MRAMを構成する磁気抵抗効果素子としては、GMR(Giant Magnetoresistive)素子やTMR(Tunneling Magnetoresistive)素子が検討されている。なかでも、大きな抵抗変化が得られるTMR素子が、MRAMに用いる磁気抵抗効果素子として注目されている。 As magnetoresistive elements that constitute the MRAM, GMR (Giant Magnetoresistive) elements and TMR (Tunneling Magnetoresistive) elements have been studied. In particular, a TMR element that can obtain a large resistance change has attracted attention as a magnetoresistive effect element used in MRAM.
TMR素子は、2つの強磁性磁性層がトンネル絶縁膜を介して積層されたものであり、2つの強磁性層の磁化方向の関係に基づいてトンネル絶縁膜を介して磁性層間を流れるトンネル電流が変化する現象を利用したものである。すなわち、TMR素子は、2つの強磁性層の磁化方向が平行のときに低い素子抵抗を有し、反平行のときには高い素子抵抗を有する。この2つの状態をデータ“0”及びデータ“1”に関連づけることにより、記憶素子として用いることができる。 A TMR element is formed by laminating two ferromagnetic magnetic layers via a tunnel insulating film. Based on the relationship between the magnetization directions of the two ferromagnetic layers, a tunnel current flowing between the magnetic layers via the tunnel insulating film is generated. It uses a changing phenomenon. That is, the TMR element has a low element resistance when the magnetization directions of the two ferromagnetic layers are parallel, and has a high element resistance when the two ferromagnetic layers are antiparallel. By associating these two states with data “0” and data “1”, it can be used as a memory element.
磁気抵抗効果素子に書き込む方法としては、直交する2本の信号線(例えばビット線及び書き込みワード線)に電流を流し、これら信号線から発生する磁界の合成磁界をMTJ素子に印加することで、一方の強磁性層(自由磁化層)の磁化方向を印加磁界に応じた向きに変化させる方式(電流磁界書き込み方式)が一般的である。 As a method of writing to the magnetoresistive effect element, current is passed through two orthogonal signal lines (for example, a bit line and a write word line), and a combined magnetic field generated from these signal lines is applied to the MTJ element. A method of changing the magnetization direction of one ferromagnetic layer (free magnetic layer) to a direction corresponding to an applied magnetic field (current magnetic field writing method) is common.
しかしながら、この方法では、ビット線及び書き込みワード線により生じる合成磁界の発生効率及び自由磁化層の外部磁場反転容易性が、消費電力や信頼性を左右することとなる。特に、記録密度を向上するために磁気抵抗効果素子のサイズを縮小していくと自由磁化層の反磁界が増大するため、自由磁化層の磁化反転磁界Hcが増加する。すなわち、高集積化に伴い、書き込み電流が増加し、消費電力が増加してしまう。 However, in this method, the generation efficiency of the combined magnetic field generated by the bit line and the write word line and the ease of reversing the external magnetic field of the free magnetic layer influence the power consumption and reliability. In particular, when the size of the magnetoresistive effect element is reduced in order to improve the recording density, the demagnetizing field of the free magnetic layer increases, so that the magnetization switching magnetic field Hc of the free magnetic layer increases. In other words, with higher integration, the write current increases and the power consumption increases.
これを解消するために、磁気抵抗効果素子部の対向する面以外の書き込みワード線及びビット線の周囲を磁性材料でシールドして磁束集中させる構造、いわゆるクラッド構造が提案されている(例えば、特許文献1を参照)。しかしながら、自由磁化層の磁化反転磁界は素子サイズの縮小にほぼ反比例して増加するため、従来の電流磁界書き込み方式では書き込み電流が著しく増加してしまい、ひいては事実上書き込みが困難となることが予測されている(例えば、非特許文献1を参照)。 In order to solve this problem, a so-called cladding structure has been proposed in which the periphery of the write word line and the bit line other than the opposing surfaces of the magnetoresistive effect element portion is shielded with a magnetic material to concentrate the magnetic flux (for example, a patent structure) Reference 1). However, since the magnetization reversal field of the free magnetic layer increases almost in inverse proportion to the reduction in element size, it is predicted that the write current will increase remarkably in the conventional current magnetic field writing method, and in fact it will be difficult to write. (For example, see Non-Patent Document 1).
また、データ書き込みの際には、ビット線と書き込みワード線に電流を印加して重畳した磁界によって所定の選択素子の自由磁化層の磁化反転を行うが、このとき電流を流したビット線及び書き込みワード線に連なっている多数の非選択素子にも電流磁場が作用している。このような状態の素子を半選択状態と定義しており、不安定に磁化反転が生じやすく誤動作の原因となっている。また、選択トランジスタを接続した構造のMRAMでは、ビット線、ワード線のほかに書き込み用の書き込みワード線が必要であり、デバイス構造及び製造プロセスが複雑になってしまう。 Further, when data is written, the magnetization of the free magnetic layer of a predetermined selection element is reversed by a magnetic field superimposed by applying a current to the bit line and the write word line. A current magnetic field also acts on a number of non-selected elements connected to the word line. An element in such a state is defined as a half-selected state, and magnetization reversal is likely to occur unstable, causing malfunction. In addition, an MRAM having a structure to which a select transistor is connected requires a write word line for writing in addition to a bit line and a word line, which complicates the device structure and the manufacturing process.
このような観点から、近年、スピン注入磁化反転素子が注目されている(例えば非特許文献1を参照)。スピン注入磁化反転素子は、GMR素子やTMR素子と同様、2つの強磁性層間に絶縁層又は非磁性金属層を挟んで構成される磁気抵抗効果素子である。 From this point of view, attention has recently been focused on spin-injection magnetization reversal elements (see, for example, Non-Patent Document 1). The spin-injection magnetization reversal element is a magnetoresistive effect element configured by sandwiching an insulating layer or a nonmagnetic metal layer between two ferromagnetic layers, like the GMR element and the TMR element.
スピン注入磁化反転素子において、膜面に垂直に自由磁化層側から固定磁化層側へ電流を流すと、スピン偏極した伝導電子が固定磁化層から自由磁化層に流れ込み、自由磁化層の電子と交換相互作用をする。この結果、電子間にはトルクが発生し、このトルクが十分に大きいと自由磁化層の磁気モーメントは反平行から平行に反転する。一方、電流印加を逆方向にすると、前述とは逆作用の効果により、平行から反平行に反転することができる。すなわち、スピン注入磁化反転素子は、電流制御(印加方向及び印加電流値)のみによって自由磁化層の磁化反転を誘発し、記憶状態を書き換えることができる記憶素子である。 In a spin-injection magnetization reversal element, when a current is passed from the free magnetic layer side to the fixed magnetic layer side perpendicular to the film surface, spin-polarized conduction electrons flow from the fixed magnetic layer to the free magnetic layer, Exchange interaction. As a result, torque is generated between the electrons, and when this torque is sufficiently large, the magnetic moment of the free magnetic layer is reversed from antiparallel to parallel. On the other hand, when the current application is reversed, it can be reversed from parallel to antiparallel due to the reverse effect. That is, the spin-injection magnetization reversal element is a storage element that can induce reversal of the magnetization of the free magnetic layer only by current control (application direction and applied current value) and rewrite the storage state.
スピン注入磁化反転素子では、素子サイズが減少して磁化反転磁界Hcが増加しても体積減少効果により反転電流が減少するため、電流磁界書き込み方式の素子と比較して大容量化・低消費電力化に極めて有利である。また、書き込みワード線が不要であり、デバイス構造及び製造方法を簡略化することができる。
しかしながら、スピン注入磁化反転素子を用いた磁気メモリ装置では、ワード線やビット線などのスピン注入磁化反転素子の近傍に設けられた配線からの漏洩磁界により、自由磁化層の磁化反転が誘発されて誤動作が生じることがあった。 However, in a magnetic memory device using a spin-injection magnetization reversal element, the magnetization reversal of the free magnetic layer is induced by a leakage magnetic field from a wiring provided near the spin-injection magnetization reversal element such as a word line or a bit line. Malfunctions sometimes occurred.
本発明の目的は、スピン注入磁化反転機構を用いた磁気抵抗効果素子を有する磁気メモリ装置において、ワード線やビット線などの磁気抵抗効果素子の近傍に設けられた配線からの漏洩磁界による誤動作を防止しうる磁気メモリ装置及びその製造方法を提供することにある。 An object of the present invention is to provide a magnetic memory device having a magnetoresistive effect element using a spin-injection magnetization reversal mechanism to prevent malfunction due to a leakage magnetic field from a wiring provided near the magnetoresistive effect element such as a word line or a bit line. An object of the present invention is to provide a magnetic memory device that can be prevented and a method of manufacturing the same.
本発明の一観点によれば、第1の強磁性層と、前記第1の強磁性層上に形成された非磁性層と、前記被磁性層上に形成された第2の強磁性層とを有し、スピンの注入により前記第2の強磁性層を磁化反転する磁気抵抗効果素子と、前記磁気抵抗効果素子の近傍に設けられ、非磁性導体材料が磁性導体材料により被覆されてなる第1の配線とを有することを特徴とする磁気メモリ装置が提供される。 According to one aspect of the present invention, a first ferromagnetic layer, a nonmagnetic layer formed on the first ferromagnetic layer, a second ferromagnetic layer formed on the magnetic layer, A magnetoresistive effect element that reverses the magnetization of the second ferromagnetic layer by spin injection, and is provided in the vicinity of the magnetoresistive effect element, and a nonmagnetic conductor material is covered with a magnetic conductor material. There is provided a magnetic memory device having one wiring.
本発明によれば、スピン注入磁化反転機構を用いた磁気抵抗効果素子を有する磁気メモリ装置において、磁気抵抗効果素子の近傍に設けられた配線をシールド配線構造とするので、これら配線からの漏洩磁界による誤動作を防止することができる。また、磁気抵抗効果素子に電気的に接続される配線については、シールド配線構造にするとともに、磁気抵抗効果素子と配線との間に非磁性導体材料よりなる接続層を設けるので、磁気抵抗効果素子と配線との間の磁気的な結合を切断することができる。これにより、配線からの漏洩磁界の影響を効果的に防止することができる。 According to the present invention, in the magnetic memory device having the magnetoresistive effect element using the spin transfer magnetization reversal mechanism, the wiring provided in the vicinity of the magnetoresistive effect element has the shield wiring structure. Can prevent malfunction. In addition, the wiring electrically connected to the magnetoresistive effect element has a shield wiring structure and a connection layer made of a nonmagnetic conductor material is provided between the magnetoresistive effect element and the wiring. The magnetic coupling between the wiring and the wiring can be broken. Thereby, the influence of the leakage magnetic field from wiring can be prevented effectively.
[第1実施形態]
本発明の第1実施形態による磁気メモリ装置及びその製造方法について図1乃至図6を用いて説明する。
[First Embodiment]
A magnetic memory device and a manufacturing method thereof according to a first embodiment of the present invention will be described with reference to FIGS.
図1は本実施形態による磁気メモリ装置の構造を示す斜視図、図2は本実施形態による磁気メモリ装置の構造を示す概略断面図、図3乃至図6は本実施形態による磁気メモリ装置の製造方法を示す工程断面図である。 1 is a perspective view showing the structure of the magnetic memory device according to the present embodiment, FIG. 2 is a schematic cross-sectional view showing the structure of the magnetic memory device according to the present embodiment, and FIGS. 3 to 6 are diagrams for manufacturing the magnetic memory device according to the present embodiment. It is process sectional drawing which shows a method.
はじめに、本実施形態による磁気メモリ装置の構造について図1及び図2を用いて説明する。本実施形態による磁気メモリ装置は、単純マトリクス型の磁気メモリ装置である。 First, the structure of the magnetic memory device according to the present embodiment will be explained with reference to FIGS. The magnetic memory device according to the present embodiment is a simple matrix type magnetic memory device.
図1に示すように、シリコン基板10上には、層間絶縁膜28が形成されている。層間絶縁膜28には、Ta膜36と、NiFe膜38と、Cu膜40と、NiFe膜44とからなるワード線64が埋め込まれている。
As shown in FIG. 1, an interlayer
NiFe膜44上には、下部電極層46が形成されている。下部電極層46上には、反強磁性層48、固定磁化層50、トンネル絶縁膜52、自由磁化層54及びキャップ層56が積層されてなる磁気抵抗効果素子60が形成されている。
A
磁気抵抗効果素子60が形成された層間絶縁膜28上には、層間絶縁膜66が形成されている。層間絶縁膜66上には、Ti膜70、NiFe膜72、Al膜74及びNiFe膜76よりなり、磁気抵抗効果素子60のキャップ層60に電気的に接続されたビット線78が形成されている。ビット線78上には、層間絶縁膜80が形成されている。
An
図2に示すように、ワード線64は、例えばY方向に延在して複数並列して形成されており、ビット線78は、例えばX方向に延在して複数並列して形成されている。磁気抵抗効果素子60は、ワード線64とビット線78との各交点に、それぞれに電気的に接続して形成されている。
As shown in FIG. 2, a plurality of
ここで、本実施形態による磁気メモリ装置は、ワード線64及びビット線78が、低抵抗の非磁性導体材料が高透磁率の磁性導体材料によって囲まれたシールド配線構造を有していることに主たる特徴がある。
Here, in the magnetic memory device according to the present embodiment, the
すなわち、ワード線64は、低抵抗の非磁性導体材料からなる主配線部であるCu膜40の底面及び側面が高透磁率の磁性導体材料であるNiFe膜38により覆われ、上面がNiFe膜44により覆われている。また、ビット線78は、低抵抗の非磁性導体材料からなる主配線部であるAl膜74の底面がNiFe膜72により覆われ、Al膜74の側面及び上面がNiFe膜76により覆われている。
That is, the
このようにして主な電流経路である主配線部の外周部を被覆するように高透磁率の磁性導体材料よりなるシールド層を設けることにより、電流を流すことにより主配線部から生じる磁界は、これを囲むシールド層によって閉じ込められ漏洩磁界を最小にすることができる。これにより、漏洩磁界による磁気抵抗効果素子の誤動作を防止することができる。 In this way, by providing a shield layer made of a magnetic conductor material having a high magnetic permeability so as to cover the outer periphery of the main wiring portion which is the main current path, the magnetic field generated from the main wiring portion by flowing current is It is confined by the shield layer surrounding it and the leakage magnetic field can be minimized. Thereby, the malfunction of the magnetoresistive effect element by a leakage magnetic field can be prevented.
シールド配線構造に適用する高透磁率の磁性導体材料としては、Co,Ni,Fe又はこれらの合金からなる磁性材料を適用することができる。 A magnetic material made of Co, Ni, Fe, or an alloy thereof can be used as the magnetic conductor material with high permeability applied to the shield wiring structure.
また、本実施形態による磁気メモリ装置では、ワード線64と磁気抵抗効果素子60との間に非磁性導体材料よりなる下部電極層46が設けられ、磁気抵抗効果素子60とビット線78との間に非磁性導体材料よりなるキャップ層56が設けられている。下部電極層46及びキャップ層56は、ワード線64及びビット線78と磁気抵抗効果素子60とを電気的に低抵抗で接続するための役割を有するほかに、ワード線64及びビット線78と磁気抵抗効果素子60との間において磁気的交換結合が生じることを防止する役割をも有している。すなわち、下部電極層46はワード線64と磁気抵抗効果素子60との間の磁気的な結合を切断し、キャップ層56は磁気抵抗効果素子60とビット線78との間の磁気的な結合を切断するものである。
In the magnetic memory device according to the present embodiment, the
ワード線64及びビット線78と磁気抵抗効果素子60との間に形成する非磁性導体材料としては、Ta,Ti,W等の高融点金属或いはその窒化化合物であるTaN,TiN,WN、又はRu,Ir等の導電性酸化物(RuO2,IrO2)等となる金属材料を適用することができる。また、これら材料からなる2以上の膜を積層してもよい。
Nonmagnetic conductor materials formed between the
次に、本実施形態による磁気メモリ装置の製造方法について図3乃至図6を用いて説明する。 Next, the method for manufacturing the magnetic memory device according to the present embodiment will be explained with reference to FIGS.
まず、シリコン基板10上に、例えばCVD法によりシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜28を形成する。
First, a silicon oxide film is deposited on the
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜28に、例えば深さ約430nmの配線溝34を形成する(図3(a))。
Next, a
次いで、例えばスパッタ法又はCVD法により、下地導体材料として例えば膜厚10nmのTa膜36を、高透磁率の磁性導体材料として例えば膜厚30nmのNiFe膜38を、低抵抗の非磁性導体材料として例えば膜厚600nmのCu膜40とを、順次堆積する(図3(b))。Cu膜40は、シード層をスパッタ法又はCVD法により堆積後、電解めっき法により堆積してもよい。
Next, for example, by sputtering or CVD, for example, a Ta film having a film thickness of 10 nm is used as a base conductor material, and a
次いで、Cu膜40、NiFe膜38及びTa膜36を、層間絶縁膜28が露出するまで例えばCMP法により平坦化する(図3(c))。
Next, the
次いで、Ta膜36、NiFe膜38及びCu膜40が埋め込まれた層間絶縁膜28上に、例えばスパッタ法又はCVD法により、高透磁率の磁性導体材料として例えば膜厚30nmNiFe膜44を堆積する。
Next, for example, a 30 nm-
次いで、NiFe膜44上に、例えば膜厚50nmのTa膜を堆積し、Ta膜よりなる下部電極層46を形成する。
Next, a Ta film of, eg, a 50 nm-thickness is deposited on the
次いで、下部電極層46上に、例えばスパッタ法により、膜厚8〜30nmのPtMn,IrMn,PdPtMn等の反強磁性材料、例えば膜厚15nmのIrMn膜を堆積し、IrMn膜よりなる反強磁性層48を形成する。
Next, an antiferromagnetic material such as PtMn, IrMn, PdPtMn or the like having a film thickness of 8 to 30 nm, for example, an IrMn film having a film thickness of 15 nm is deposited on the
次いで、反強磁性層48上に、例えばスパッタ法により、膜厚1〜10nmのCo,CoFe,NiFe等の強磁性材料、例えば膜厚4nmのCoFe膜と、非磁性材料として例えば膜厚0.8nmのRu膜と、膜厚1〜10nmのCo,CoFe,NiFe等の強磁性材料、例えば膜厚4nmのCoFe膜とを積層し、CoFe/Ru/CoFeよりなる積層フェリ型の固定磁化層50を形成する。固定磁化層50からの漏れ磁界が自由磁化層54に影響しない構造である場合には、CoFe膜単層としてもよい。
Next, a ferromagnetic material such as Co, CoFe, or NiFe having a film thickness of 1 to 10 nm, for example, a CoFe film having a film thickness of 4 nm, and a nonmagnetic material having a film thickness of, for example, 0. A laminated ferrimagnetic pinned
次いで、固定磁化層50上に、例えばスパッタ法により、膜厚0.1〜10nmのAlO,TiO,MgO,TaO等の絶縁材料、例えば膜厚0.6nmのアルミナ(Al2O3)膜を堆積し、アルミナ膜よりなるトンネル絶縁膜52を形成する。
Next, an insulating material such as 0.1 to 10 nm thick AlO, TiO, MgO, TaO, for example, an alumina (Al 2 O 3 ) film having a thickness of 0.6 nm is formed on the fixed
次いで、トンネル絶縁膜52上に、例えばスパッタ法により、膜厚0.5〜5nmのCoFe,CoFeB,NiFe等よりなる強磁性材料、例えば膜厚2nmのCoFe膜を堆積し、CoFe膜よりなる自由磁化層54を形成する。
Next, a ferromagnetic material made of CoFe, CoFeB, NiFe or the like having a film thickness of 0.5 to 5 nm, for example, a CoFe film having a film thickness of 2 nm, for example, is deposited on the
次いで、自由磁化層54上に、例えばスパッタ法により、膜厚1〜20nm、例えば10nmのRu膜と、膜厚が10〜200nm、例えば40nmのTa膜とを堆積し、非磁性導体材料であるRu膜とTa膜との積層膜よりなるキャップ層56を形成する(図4(a))。
Next, a Ru film having a film thickness of 1 to 20 nm, for example, 10 nm, and a Ta film having a film thickness of 10 to 200 nm, for example, 40 nm are deposited on the free
次いで、キャップ層56上に、フォトリソグラフィにより、形成しようとする磁気抵抗効果素子のパターンを有するフォトレジスト膜58を形成する。
Next, a
次いで、フォトレジスト膜58をマスクとして、ドライエッチングにより、キャップ層56、自由磁化層54、トンネル絶縁膜52、固定磁化層50及び反強磁性層48を異方性エッチングする。これにより、例えば200×400nmのサイズを有する磁気抵抗効果素子60を形成する(図4(b))。
Next, the
次いで、例えばアッシングにより、フォトレジスト膜58を除去する。
Next, the
次いで、フォトリソグラフィにより、磁気抵抗効果素子60を覆うフォトレジスト膜62を形成する。
Next, a
次いで、フォトレジスト膜62をマスクとして、ドライエッチングにより、下部電極層46及びNiFe膜44を異方性エッチングする。これにより、Ta膜36、NiFe膜38、Cu膜40及びNiFe膜44よりなるワード線64が形成される(図4(c))。ワード線64は、低抵抗の非磁性導体材料よりなる主配線部分であるCu膜40の周囲が高透磁率の磁性導体材料であるNiFe膜38,44に囲まれたシールド構造となる。
Next, the
次いで、例えばアッシングにより、フォトレジスト膜62を除去する。
Next, the
次いで、例えばCVD法によりシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜66を形成する。
Next, a silicon oxide film is deposited by, eg, CVD, and an
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜66に、磁気抵抗効果素子60のキャップ層56に達するコンタクトホール68を形成する(図5(a))。
Next, a
次いで、例えばCVD法又はスパッタ法により、下地導体材料として例えば膜厚10nmのTi膜70を、高透磁率の磁性導体材料として例えば膜厚30nmのNiFe膜72を、低抵抗の非磁性導体材料として例えば膜厚600nmのAl膜74を、順次堆積する(図5(b))。
Next, for example, by CVD or sputtering, a
次いで、フォトリソグラフィ及びドライエッチングにより、Al膜74、NiFe膜72及びTi膜70を異方性エッチングし、形成しようとするビット線の形状にパターニングする。
Next, the
次いで、例えばCVD法又はスパッタ法により、高透磁率の磁性導体材料として例えば膜厚30nmのNiFe膜76を堆積する。
Next, a
次いで、フォトリソグラフィ及びドライエッチングにより、NiFe膜76を異方性エッチングし、形成しようとするビット線の形状にパターニングする。これにより、Ti膜70、NiFe膜72、Al膜74及びNiFe膜76よりなるビット線78が形成される(図6(a))。ビット線78は、低抵抗の非磁性導体材料よりなる主配線部分であるAl膜74の周囲が高透磁率の磁性導体材料であるNiFe膜72,78に囲まれたシールド構造となる。
Next, the
次いで、全面に、例えばCVD法により、例えばシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜80を形成する(図6(b))。
Next, a silicon oxide film, for example, is deposited on the entire surface by, eg, CVD, and an
この後、必要に応じて更に上層に絶縁層や配線層等を形成し、磁気メモリ装置を完成する。 Thereafter, if necessary, an insulating layer, a wiring layer, and the like are further formed on the upper layer to complete the magnetic memory device.
このように、本実施形態によれば、スピン注入磁化反転機構を用いた磁気抵抗効果素子を有する磁気メモリ装置において、磁気抵抗効果素子の近傍に設けられた配線をシールド配線構造とするので、これら配線からの漏洩磁界による誤動作を防止することができる。また、磁気抵抗効果素子に電気的に接続される配線については、シールド配線構造にするとともに、磁気抵抗効果素子と配線との間に非磁性導体材料よりなる接続層を設けるので、磁気抵抗効果素子と配線との間の磁気的な結合を切断することができる。これにより、配線からの漏洩磁界の影響を効果的に防止することができる。 As described above, according to the present embodiment, in the magnetic memory device having the magnetoresistive effect element using the spin injection magnetization reversal mechanism, the wiring provided in the vicinity of the magnetoresistive effect element has the shield wiring structure. It is possible to prevent a malfunction due to a leakage magnetic field from the wiring. In addition, the wiring electrically connected to the magnetoresistive effect element has a shield wiring structure and a connection layer made of a nonmagnetic conductor material is provided between the magnetoresistive effect element and the wiring. The magnetic coupling between the wiring and the wiring can be broken. Thereby, the influence of the leakage magnetic field from wiring can be prevented effectively.
[第2実施形態]
本発明の第2実施形態による磁気メモリ装置及びその製造方法について図7乃至図10を用いて説明する。なお、図1乃至図6に示す第1実施形態による磁気メモリ装置及びその製造方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
[Second Embodiment]
A magnetic memory device and a manufacturing method thereof according to the second embodiment of the present invention will be described with reference to FIGS. The same components as those in the magnetic memory device and the manufacturing method thereof according to the first embodiment shown in FIGS. 1 to 6 are denoted by the same reference numerals, and description thereof is omitted or simplified.
図7は本実施形態による磁気メモリ装置の構造を示す概略断面図、図8乃至図10は本実施形態による磁気メモリ装置の製造方法を示す工程断面図である。 FIG. 7 is a schematic sectional view showing the structure of the magnetic memory device according to the present embodiment, and FIGS. 8 to 10 are process sectional views showing the method for manufacturing the magnetic memory device according to the present embodiment.
はじめに、本実施形態による磁気メモリ装置の構造について図7を用いて説明する。本実施形態による磁気メモリ装置は、アクティブマトリクス型の磁気メモリ装置である。 First, the structure of the magnetic memory device according to the present embodiment will be explained with reference to FIG. The magnetic memory device according to the present embodiment is an active matrix magnetic memory device.
シリコン基板10には、その表面に活性領域を画定する素子分離膜12が形成されている。
On the surface of the
素子分離膜12により画定されたシリコン基板10の活性領域には、ゲート電極14と、その両側のシリコン基板10内に形成されたソース/ドレイン領域16,18とを有する選択トランジスタが形成されている。
In the active region of the
選択トランジスタが形成されたシリコン基板10上には、層間絶縁膜20が形成されている。層間絶縁膜20には、ソース/ドレイン領域16に接続されたコンタクトプラグ24が埋め込まれている。層間絶縁膜20上には、コンタクトプラグ24を介してソース/ドレイン領域16に電気的に接続されたグラウンド線26が形成されている。
An interlayer insulating
グラウンド線26が形成された層間絶縁膜20上には、層間絶縁膜28が形成されている。層間絶縁膜28には、ソース/ドレイン領域18に接続されたコンタクトプラグ32が埋め込まれている。層間絶縁膜28上には、コンタクトプラグ32を介してソース/ドレイン領域18に電気的に接続された下部電極層46が形成されている。
An interlayer insulating
下部電極層46上には、反強磁性層48、固定磁化層50、トンネル絶縁膜52、自由磁化層54及びキャップ層56が積層されてなる磁気抵抗効果素子60が形成されている。磁気抵抗素子60が形成された領域以外の層間絶縁膜28上及び下部電極層64上には、層間絶縁膜66が埋め込まれている。磁気抵抗効果素子60が埋め込まれた層間絶縁膜66上には、Ti膜70、NiFe膜72、Al膜74及びNiFe膜76よりなり、磁気抵抗効果素子60のキャップ層60に電気的に接続されたビット線78が形成されている。ビット線78上には、層間絶縁膜80が形成されている。
On the
ゲート電極14は、紙面垂直方向に延在するワード線としても機能する。そして、複数のワード線と複数のビット線78とがマトリクス状に配され、アクティブマトリクス型の磁気メモリ装置が構成される。
The
ここで、本実施形態による磁気メモリ装置は、ビット線78が、低抵抗の非磁性導体材料が高透磁率の磁性導体材料によって囲まれたシールド配線構造を有していることに主たる特徴がある。
Here, the magnetic memory device according to the present embodiment is mainly characterized in that the
すなわち、ビット線78は、低抵抗の非磁性導体材料からなる主配線部であるAl膜74の底面がNiFe膜72により覆われ、Al膜74の側面及び上面がNiFe膜76により覆われている。
That is, in the
このようにして主な電流経路である主配線部の外周部を被覆するように高透磁率の磁性導体材料よりなるシールド層を設けることにより、電流を流すことにより主配線部から生じる磁界は、これを囲むシールド層によって閉じ込められ漏洩磁界を最小にすることができる。これにより、漏洩磁界による磁気抵抗効果素子の誤動作を防止することができる。 In this way, by providing a shield layer made of a magnetic conductor material having a high magnetic permeability so as to cover the outer periphery of the main wiring portion which is the main current path, the magnetic field generated from the main wiring portion by flowing current is It is confined by the shield layer surrounding it and the leakage magnetic field can be minimized. Thereby, the malfunction of the magnetoresistive effect element by a leakage magnetic field can be prevented.
また、本実施形態による磁気メモリ装置では、磁気抵抗効果素子60とビット線78との間に非磁性導体材料よりなるキャップ層56が設けられている。キャップ層56は、ビット線78と磁気抵抗効果素子60とを電気的に低抵抗で接続するための役割を有するほかに、ビット線78と磁気抵抗効果素子60との間において磁気的交換結合が生じることを防止する役割をも有している。すなわち、キャップ層56は磁気抵抗効果素子60とビット線78との間の磁気的な結合を切断するものである。
In the magnetic memory device according to the present embodiment, the
本実施形態による磁気メモリ装置では、ワード線として機能するゲート電極14をシールド配線構造とはしていない。これは、ワード線が磁気抵抗効果素子60から離間していることに加え、ワード線を流れる電流は漏洩磁界が問題となるほどには大きくないからである。
In the magnetic memory device according to the present embodiment, the
また、磁気抵抗効果素子60の下部電極層46へは、コンタクトプラグ32を介して電流が流れるため、電流経路は磁気抵抗効果素子60の膜面に垂直方向である。したがって、磁気抵抗効果素子60への漏洩磁界の影響は無視することができる。
In addition, since a current flows to the
次に、本実施形態による磁気メモリ装置の製造方法について図8乃至図10を用いて説明する。 Next, the method for manufacturing the magnetic memory device according to the present embodiment will be explained with reference to FIGS.
まず、シリコン基板10に、例えばSTI(Shallow Trench Isolation)法により、素子分離膜12を形成する。
First, the
次いで、素子分離膜12により画定された活性領域に、通常のMOSトランジスタの形成方法と同様にして、ゲート電極14及びソース/ドレイン領域16,18を有する選択トランジスタを形成する(図8(a))。
Next, a selection transistor having the
次いで、選択トランジスタが形成されたシリコン基板10上に、例えばCVD法によりシリコン酸化膜を堆積後、CMP法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜20を形成する。
Next, after a silicon oxide film is deposited on the
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜20に、ソース/ドレイン領域16に達するコンタクトホール22を形成する。
Next, contact holes 22 reaching the source /
次いで、例えばCVD法により、バリアメタルとしての窒化チタン膜及びタングステン膜を堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール22に埋め込まれソース/ドレイン領域16に電気的に接続されたコンタクトプラグ24を形成する。
Next, after depositing a titanium nitride film and a tungsten film as a barrier metal by, for example, CVD, these conductive films are etched back or polished back, embedded in the contact holes 22 and electrically connected to the source /
次いで、コンタクトプラグ24が埋め込まれた層間絶縁膜20上に導電膜を堆積してパターニングし、コンタクトプラグ24を介してソース/ドレイン領域16に電気的に接続されたグラウンド線26を形成する(図8(b))。
Next, a conductive film is deposited and patterned on the
次いで、グラウンド線26が形成された層間絶縁膜20上に、例えばCVD法によりシリコン酸化膜を堆積後、CMP法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜28を形成する。
Next, a silicon oxide film is deposited on the
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜40,28に、ソース/ドレイン領域18に達するコンタクトホール30を形成する。
Next, contact holes 30 reaching the source /
次いで、例えばCVD法により、バリアメタルとしての窒化チタン膜及びタングステン膜を堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール30に埋め込まれソース/ドレイン領域18に電気的に接続されたコンタクトプラグ32を形成する(図8(c))。
Next, after depositing a titanium nitride film and a tungsten film as a barrier metal by, for example, a CVD method, the conductive film is etched back or polished back, embedded in the
次いで、コンタクトプラグ32が埋め込まれた層間絶縁膜28上に、例えば膜厚50nmのTa膜を堆積し、Ta膜よりなる下部電極層46を形成する。
Next, a Ta film of, eg, a 50 nm-thickness is deposited on the
次いで、下部電極層46上に、例えばスパッタ法により、膜厚8〜30nmのPtMn,IrMn,PdPtMn等の反強磁性材料、例えば膜厚15nmのPtMn膜を堆積し、PtMn膜よりなる反強磁性層48を形成する。
Next, an antiferromagnetic material such as PtMn, IrMn, PdPtMn, or the like having a film thickness of 8 to 30 nm, for example, a PtMn film having a film thickness of 15 nm, is deposited on the
次いで、反強磁性層48上に、例えばスパッタ法により、膜厚1〜10nmのCo,CoFe,NiFe等の強磁性材料、例えば膜厚4nmのCoFe膜と、非磁性材料として例えば膜厚0.8nmのRu膜と、膜厚1〜10nmのCo,CoFe,NiFe等の強磁性材料、例えば膜厚4nmのCoFe膜とを積層し、CoFe/Ru/CoFeよりなる積層フェリ型の固定磁化層50を形成する。固定磁化層50からの漏れ磁界が自由磁化層54に影響しない構造である場合には、CoFe膜単層としてもよい。
Next, a ferromagnetic material such as Co, CoFe, or NiFe having a film thickness of 1 to 10 nm, for example, a CoFe film having a film thickness of 4 nm, and a nonmagnetic material having a film thickness of, for example, 0. A laminated ferrimagnetic pinned
次いで、固定磁化層50上に、例えばスパッタ法により、膜厚0.1〜10nmのAlO,TiO,MgO,TaO等の絶縁材料、例えば膜厚0.6nmのアルミナ(Al2O3)膜を堆積し、アルミナ膜よりなるトンネル絶縁膜52を形成する。
Next, an insulating material such as 0.1 to 10 nm thick AlO, TiO, MgO, TaO, for example, an alumina (Al 2 O 3 ) film having a thickness of 0.6 nm is formed on the fixed
次いで、トンネル絶縁膜52上に、例えばスパッタ法により、膜厚0.5〜5nmのCoFe,CoFeB,NiFe等よりなる強磁性材料、例えば膜厚2nmのCoFe膜を堆積し、CoFe膜よりなる自由磁化層54を形成する。
Next, a ferromagnetic material made of CoFe, CoFeB, NiFe or the like having a film thickness of 0.5 to 5 nm, for example, a CoFe film having a film thickness of 2 nm, for example, is deposited on the
次いで、自由磁化層54上に、例えばスパッタ法により、膜厚1〜20nm、例えば10nmのRu膜と、膜厚が10〜200nm、例えば40nmのTa膜とを堆積し、非磁性導体材料であるRu膜とTa膜との積層膜よりなるキャップ層56を形成する。
Next, a Ru film having a film thickness of 1 to 20 nm, for example, 10 nm, and a Ta film having a film thickness of 10 to 200 nm, for example, 40 nm are deposited on the free
次いで、フォトリソグラフィ及びドライエッチングにより、キャップ層56、自由磁化層54、トンネル絶縁膜52、固定磁化層50及び反強磁性層48を異方性エッチングし、例えば200×400nmのサイズを有する磁気抵抗効果素子60を形成する(図9(a))。
Next, the
次いで、フォトリソグラフィ及びドライエッチングにより、下部電極層46を所定の形状にパターニングする。
Next, the
次いで、磁気抵抗効果素子60が形成された層間絶縁膜28上に、例えばCVD法によりシリコン酸化膜を堆積後、このシリコン酸化膜をCMP法により磁気抵抗効果素子60が露出するまで平坦化し、表面が平坦化されたシリコン酸化膜よりなる層間絶縁膜66を形成する。
Next, after a silicon oxide film is deposited on the
次いで、例えばCVD法又はスパッタ法により、下地導体材料として例えば膜厚10nmのTi膜70を、高透磁率の磁性導体材料として例えば膜厚30nmのNiFe膜72を、低抵抗の非磁性導体材料として例えば膜厚600nmのAl膜74を、順次堆積する。
Next, for example, by CVD or sputtering, a
次いで、フォトリソグラフィ及びドライエッチングにより、Al膜74、NiFe膜72及びTi膜70を異方性エッチングし、形成しようとするビット線の形状にパターニングする(図10(a))。
Next, the
次いで、例えばCVD法又はスパッタ法により、高透磁率の磁性導体材料として例えば膜厚30nmのNiFe膜76を堆積する。
Next, a
次いで、フォトリソグラフィ及びドライエッチングにより、NiFe膜76を異方性エッチングし、形成しようとするビット線の形状にパターニングする。これにより、Ti膜70、NiFe膜72、Al膜74及びNiFe膜76よりなるビット線78が形成される。ビット線78は、低抵抗の非磁性導体材料よりなる主配線部分であるAl膜74の周囲が高透磁率の磁性導体材料であるNiFe膜72,78に囲まれたシールド構造となる。
Next, the
次いで、全面に、例えばCVD法により、例えばシリコン酸化膜を堆積し、シリコン酸化膜よりなる層間絶縁膜80を形成する(図10(b))。
Next, a silicon oxide film, for example, is deposited on the entire surface by, eg, CVD, and an
この後、必要に応じて更に上層に絶縁層や配線層等を形成し、磁気メモリ装置を完成する。 Thereafter, if necessary, an insulating layer, a wiring layer, and the like are further formed on the upper layer to complete the magnetic memory device.
このように、本実施形態によれば、スピン注入磁化反転機構を用いた磁気抵抗効果素子を有する磁気メモリ装置において、磁気抵抗効果素子の近傍に設けられた配線をシールド配線構造とするので、これら配線からの漏洩磁界による誤動作を防止することができる。また、磁気抵抗効果素子に電気的に接続される配線については、シールド配線構造にするとともに、磁気抵抗効果素子と配線との間に非磁性導体材料よりなる接続層を設けるので、磁気抵抗効果素子と配線との間の磁気的な結合を切断することができる。これにより、配線からの漏洩磁界の影響を効果的に防止することができる。 As described above, according to the present embodiment, in the magnetic memory device having the magnetoresistive effect element using the spin injection magnetization reversal mechanism, the wiring provided in the vicinity of the magnetoresistive effect element has the shield wiring structure. It is possible to prevent a malfunction due to a leakage magnetic field from the wiring. In addition, the wiring electrically connected to the magnetoresistive effect element has a shield wiring structure and a connection layer made of a nonmagnetic conductor material is provided between the magnetoresistive effect element and the wiring. The magnetic coupling between the wiring and the wiring can be broken. Thereby, the influence of the leakage magnetic field from wiring can be prevented effectively.
[変形実施形態]
本発明は上記実施形態に限らず種々の変形が可能である。
[Modified Embodiment]
The present invention is not limited to the above embodiment, and various modifications can be made.
例えば、上記実施形態では、磁気抵抗効果素子に直接接続される配線をシールド配線構造としたが、他の配線をシールド配線構造としてもよい。特に、磁気抵抗効果素子の近傍に設けられた配線であって、漏洩磁界が問題となるような電流を流す配線については、シールド配線構造を適用することが望ましい。例えば、上記第2実施形態において、グラウンド線26をシールド配線構造としてもよい。これにより、グラウンド線26からの漏洩磁界の影響をも防止することができる。
For example, in the above embodiment, the wiring directly connected to the magnetoresistive effect element has a shield wiring structure, but other wiring may have a shield wiring structure. In particular, it is desirable to apply a shielded wiring structure to a wiring provided in the vicinity of the magnetoresistive effect element and flowing a current that causes a leakage magnetic field. For example, in the second embodiment, the
また、上記実施形態では、磁気抵抗効果素子として、2つの強磁性層間にトンネル絶縁膜を挟んで構成されるTMR型のスピン注入磁化反転素子を適用した場合について示したが、2つの強磁性層間にCu,Ag,Au,Ru等の非磁性金属中間層を挟んで構成されるGMR型のスピン注入磁化反転素子においても同様に適用することができる。 In the above-described embodiment, the case where the TMR type spin injection magnetization reversal element configured by sandwiching the tunnel insulating film between the two ferromagnetic layers is applied as the magnetoresistive effect element is described. Further, the present invention can be similarly applied to a GMR type spin injection magnetization reversal element configured by sandwiching a nonmagnetic metal intermediate layer such as Cu, Ag, Au, or Ru.
以上詳述したように、本発明の特徴をまとめると以下の通りとなる。 As described above in detail, the features of the present invention are summarized as follows.
(付記1) 第1の強磁性層と、前記第1の強磁性層上に形成された非磁性層と、前記被磁性層上に形成された第2の強磁性層とを有し、スピンの注入により前記第2の強磁性層を磁化反転する磁気抵抗効果素子と、
前記磁気抵抗効果素子の近傍に設けられ、非磁性導体材料が磁性導体材料により被覆されてなる第1の配線と
を有することを特徴とする磁気メモリ装置。
(Supplementary Note 1) A first ferromagnetic layer, a nonmagnetic layer formed on the first ferromagnetic layer, and a second ferromagnetic layer formed on the magnetic layer, and a spin layer A magnetoresistive element that reverses the magnetization of the second ferromagnetic layer by implantation of
1. A magnetic memory device comprising: a first wiring provided in the vicinity of the magnetoresistive effect element, wherein a nonmagnetic conductor material is covered with a magnetic conductor material.
(付記2) 付記1記載の磁気メモリ装置において、
前記第1の配線は、非磁性導体材料よりなる接続層を介して、前記磁気抵抗効果素子の前記第2の強磁性層に電気的に接続されている
ことを特徴とする磁気メモリ装置。
(Supplementary note 2) In the magnetic memory device according to supplementary note 1,
The magnetic memory device, wherein the first wiring is electrically connected to the second ferromagnetic layer of the magnetoresistive element through a connection layer made of a nonmagnetic conductor material.
(付記3) 付記1又は2記載の磁気メモリ装置において、
前記第1の配線は、ビット線である
ことを特徴とする磁気メモリ装置。
(Appendix 3) In the magnetic memory device according to Appendix 1 or 2,
The magnetic memory device, wherein the first wiring is a bit line.
(付記4) 付記1乃至3のいずれか1項に記載の磁気メモリ装置において、
前記第1の配線と交差する方向に延在して形成され、非磁性導体材料が磁性導体材料により被覆されてなる第2の配線を更に有する
ことを特徴とする磁気メモリ装置。
(Appendix 4) In the magnetic memory device according to any one of appendices 1 to 3,
A magnetic memory device, further comprising a second wiring formed to extend in a direction crossing the first wiring and having a nonmagnetic conductive material covered with a magnetic conductive material.
(付記5) 付記4記載の磁気メモリ装置において、
前記第2の配線は、非磁性導体材料よりなる接続層を介して、前記磁気抵抗効果素子の前記第1の強磁性層に電気的に接続されている
ことを特徴とする磁気メモリ装置。
(Supplementary Note 5) In the magnetic memory device according to Supplementary Note 4,
The magnetic memory device, wherein the second wiring is electrically connected to the first ferromagnetic layer of the magnetoresistive element through a connection layer made of a nonmagnetic conductor material.
(付記6) 付記4又は5記載の磁気メモリ装置において、
前記第2の配線は、ワード線である
ことを特徴とする磁気メモリ装置。
(Appendix 6) In the magnetic memory device according to Appendix 4 or 5,
The magnetic memory device, wherein the second wiring is a word line.
(付記7) 付記1乃至4のいずれか1項に記載の磁気メモリ装置において、
前記磁気抵抗効果素子の前記第1の強磁性層に電気的に接続された選択トランジスタを更に有する
ことを特徴とする磁気メモリ装置。
(Appendix 7) In the magnetic memory device according to any one of appendices 1 to 4,
A magnetic memory device, further comprising: a selection transistor electrically connected to the first ferromagnetic layer of the magnetoresistive element.
(付記8) 付記1乃至7のいずれか1項に記載の磁気メモリ装置において、
前記磁気抵抗効果素子の前記非磁性層は、トンネル絶縁膜である
ことを特徴とする磁気メモリ装置。
(Appendix 8) In the magnetic memory device according to any one of appendices 1 to 7,
The magnetic memory device, wherein the nonmagnetic layer of the magnetoresistive effect element is a tunnel insulating film.
(付記9) 付記1又は4記載の磁気メモリ装置において、
前記シールド層を構成する前記磁性導体材料は、Co、Ni、Fe又はこれらの合金により構成されている
ことを特徴とする磁気メモリ装置。
(Supplementary note 9) In the magnetic memory device according to supplementary note 1 or 4,
The magnetic memory material that constitutes the shield layer is made of Co, Ni, Fe, or an alloy thereof.
(付記10) 付記2又は5記載の磁気メモリ装置において、
前記接続層を構成する前記非磁性導体材料は、Ta、Ti、W、TaN、TiN、WN、Ru及びIrを含むグループから選択される材料又はこれらの積層膜により構成されている
ことを特徴とする磁気メモリ装置。
(Supplementary Note 10) In the magnetic memory device according to Supplementary Note 2 or 5,
The nonmagnetic conductor material constituting the connection layer is made of a material selected from the group including Ta, Ti, W, TaN, TiN, WN, Ru, and Ir, or a laminated film thereof. Magnetic memory device.
10…シリコン基板
12…素子分離膜
14…ゲート電極
16,18…ソース/ドレイン領域
20,28,66,80…層間絶縁膜
22,30,68…コンタクトホール
24,32…コンタクトプラグ
26…グラウンド線
34…配線溝
36…Ta膜
38,44、72,76…NiFe膜
40…Cu膜
46…下部電極層
48…反強磁性層
50…固定磁化層
52…トンネル絶縁膜
54…自由磁化層
56…キャップ層
58,62…フォトレジスト膜
60…磁気抵抗効果素子
64…ワード線
70…Ti膜
74…Al膜
78…ビット線
DESCRIPTION OF
Claims (5)
前記磁気抵抗効果素子の近傍に設けられ、非磁性導体材料が磁性導体材料により被覆されてなる第1の配線と
を有することを特徴とする磁気メモリ装置。 A first ferromagnetic layer; a nonmagnetic layer formed on the first ferromagnetic layer; and a second ferromagnetic layer formed on the magnetic layer. A magnetoresistive element that reverses the magnetization of the second ferromagnetic layer;
1. A magnetic memory device comprising: a first wiring provided in the vicinity of the magnetoresistive effect element and having a nonmagnetic conductor material covered with a magnetic conductor material.
前記第1の配線は、非磁性導体材料よりなる接続層を介して、前記磁気抵抗効果素子の前記第2の強磁性層に電気的に接続されている
ことを特徴とする磁気メモリ装置。 The magnetic memory device according to claim 1,
The magnetic memory device, wherein the first wiring is electrically connected to the second ferromagnetic layer of the magnetoresistive element through a connection layer made of a nonmagnetic conductor material.
前記第1の配線と交差する方向に延在して形成され、非磁性導体材料が磁性導体材料により被覆されてなる第2の配線を更に有する
ことを特徴とする磁気メモリ装置。 The magnetic memory device according to claim 1 or 2,
A magnetic memory device, further comprising a second wiring formed to extend in a direction crossing the first wiring and having a nonmagnetic conductive material covered with a magnetic conductive material.
前記第2の配線は、非磁性導体材料よりなる接続層を介して、前記磁気抵抗効果素子の前記第1の強磁性層に電気的に接続されている
ことを特徴とする磁気メモリ装置。 The magnetic memory device according to claim 3.
The magnetic memory device, wherein the second wiring is electrically connected to the first ferromagnetic layer of the magnetoresistive element through a connection layer made of a nonmagnetic conductor material.
前記磁気抵抗効果素子の前記第1の強磁性層に電気的に接続された選択トランジスタを更に有する
ことを特徴とする磁気メモリ装置。
The magnetic memory device according to any one of claims 1 to 3,
A magnetic memory device, further comprising: a selection transistor electrically connected to the first ferromagnetic layer of the magnetoresistive element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005094508A JP2006278645A (en) | 2005-03-29 | 2005-03-29 | Magnetic memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005094508A JP2006278645A (en) | 2005-03-29 | 2005-03-29 | Magnetic memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006278645A true JP2006278645A (en) | 2006-10-12 |
Family
ID=37213101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005094508A Pending JP2006278645A (en) | 2005-03-29 | 2005-03-29 | Magnetic memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006278645A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008130807A (en) * | 2006-11-21 | 2008-06-05 | Toshiba Corp | Magnetic random access memory, and method for manufacturing the same |
JP2008159613A (en) * | 2006-12-20 | 2008-07-10 | Toshiba Corp | Magnetic random access memory and its writing method |
WO2009011216A1 (en) * | 2007-07-19 | 2009-01-22 | Sony Corporation | Storage element and memory |
JP2009158877A (en) * | 2007-12-28 | 2009-07-16 | Hitachi Ltd | Magnetic memory cell and random access memory |
JP2012248878A (en) * | 2012-08-10 | 2012-12-13 | Sony Corp | Storage element and memory |
JP5201539B2 (en) * | 2007-03-29 | 2013-06-05 | 日本電気株式会社 | Magnetic random access memory |
JP2015162611A (en) * | 2014-02-27 | 2015-09-07 | 株式会社東芝 | magnetic device |
CN113394340A (en) * | 2020-03-11 | 2021-09-14 | 铠侠股份有限公司 | Magnetic memory device and method for manufacturing magnetic memory device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003229544A (en) * | 2002-02-04 | 2003-08-15 | Mitsubishi Electric Corp | Magnetic storage |
JP2005050907A (en) * | 2003-07-30 | 2005-02-24 | Toshiba Corp | Magnetoresistance effect element and magnetic memory |
-
2005
- 2005-03-29 JP JP2005094508A patent/JP2006278645A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003229544A (en) * | 2002-02-04 | 2003-08-15 | Mitsubishi Electric Corp | Magnetic storage |
JP2005050907A (en) * | 2003-07-30 | 2005-02-24 | Toshiba Corp | Magnetoresistance effect element and magnetic memory |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008130807A (en) * | 2006-11-21 | 2008-06-05 | Toshiba Corp | Magnetic random access memory, and method for manufacturing the same |
JP2008159613A (en) * | 2006-12-20 | 2008-07-10 | Toshiba Corp | Magnetic random access memory and its writing method |
JP5201539B2 (en) * | 2007-03-29 | 2013-06-05 | 日本電気株式会社 | Magnetic random access memory |
JP2009026944A (en) * | 2007-07-19 | 2009-02-05 | Sony Corp | Storage element and memory |
US8339840B2 (en) | 2007-07-19 | 2012-12-25 | Sony Corporation | Storage element and memory |
TWI397069B (en) * | 2007-07-19 | 2013-05-21 | Sony Corp | Memory components and memory |
WO2009011216A1 (en) * | 2007-07-19 | 2009-01-22 | Sony Corporation | Storage element and memory |
JP2009158877A (en) * | 2007-12-28 | 2009-07-16 | Hitachi Ltd | Magnetic memory cell and random access memory |
US8217477B2 (en) | 2007-12-28 | 2012-07-10 | Hitachi, Ltd. | Magnetic memory cell and magnetic random access memory |
KR101468745B1 (en) * | 2007-12-28 | 2014-12-03 | 가부시키가이샤 히타치세이사쿠쇼 | Magnetic memory cell and random access memory |
JP2012248878A (en) * | 2012-08-10 | 2012-12-13 | Sony Corp | Storage element and memory |
JP2015162611A (en) * | 2014-02-27 | 2015-09-07 | 株式会社東芝 | magnetic device |
US10008350B2 (en) | 2014-02-27 | 2018-06-26 | Toshiba Memory Corporation | Magnetic device |
CN113394340A (en) * | 2020-03-11 | 2021-09-14 | 铠侠股份有限公司 | Magnetic memory device and method for manufacturing magnetic memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4952725B2 (en) | Nonvolatile magnetic memory device | |
JP5150531B2 (en) | Magnetoresistive element, magnetic random access memory, and manufacturing method thereof | |
JP3906139B2 (en) | Magnetic random access memory | |
JP3824600B2 (en) | Magnetoresistive element and magnetic memory | |
US6538920B2 (en) | Cladded read conductor for a pinned-on-the-fly soft reference layer | |
US6404674B1 (en) | Cladded read-write conductor for a pinned-on-the-fly soft reference layer | |
KR102406722B1 (en) | Magnetic memory device and method for manufacturing the same | |
JP2007273493A (en) | Magnetic memory device and its manufacturing method | |
JP2007081280A (en) | Magnetoresistance effect element and magnetic memory apparatus | |
JP2004179183A (en) | Magnetoresistive effect element and magnetic memory | |
JP2007273495A (en) | Magnetic memory device and method of driving same | |
US20050270828A1 (en) | Magnetic memory device and manufacturing method thereof | |
JP2005116888A (en) | Magnetic memory | |
JP2008211008A (en) | Magnetoresistance effect element and magnetic memory device | |
JP3993522B2 (en) | Method for manufacturing magnetic storage device | |
JP2006278645A (en) | Magnetic memory device | |
JP2008187048A (en) | Magnetoresistive effect element | |
JP4618989B2 (en) | Magnetic memory semiconductor device | |
JP2007324172A (en) | Magnetic memory device and its fabrication process | |
JP2003218326A (en) | Magnetic storage device and manufacturing method therefor | |
JP2010219104A (en) | Magnetic memory element, magnetic memory, and method of manufacturing the same | |
JP4341355B2 (en) | Magnetic storage device, magnetic storage device writing method, and magnetic storage device manufacturing method | |
US6894919B2 (en) | Magnetic random access memory | |
JP3596536B2 (en) | Magnetic memory device and method of manufacturing the same | |
US7683446B2 (en) | Magnetic memory using spin injection flux reversal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110510 |