JP5267201B2 - Switching circuit - Google Patents
Switching circuit Download PDFInfo
- Publication number
- JP5267201B2 JP5267201B2 JP2009039358A JP2009039358A JP5267201B2 JP 5267201 B2 JP5267201 B2 JP 5267201B2 JP 2009039358 A JP2009039358 A JP 2009039358A JP 2009039358 A JP2009039358 A JP 2009039358A JP 5267201 B2 JP5267201 B2 JP 5267201B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- saturable reactor
- switching circuit
- switching
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、スイッチング回路に関する。 The present invention relates to a switching circuit.
ダイオードに直列接続された可飽和リアクトルと、当該可飽和リアクトルに並列接続されたダイオードとを有する磁気スナバ回路を用いたDC−DCコンバータが知られている(特許文献1)。 A DC-DC converter using a magnetic snubber circuit having a saturable reactor connected in series to a diode and a diode connected in parallel to the saturable reactor is known (Patent Document 1).
しかしながら、従来の磁気スナバ回路を用いたDC−DCコンバータでは、スイッチング素子へ負荷をかけないように、可飽和リアクトルにダイオードを追加して並列接続するため、部品点数が増加してしまうという問題があった。 However, in the conventional DC-DC converter using the magnetic snubber circuit, a diode is added to the saturable reactor so as not to apply a load to the switching element, and the parallel connection is made, so that the number of parts increases. there were.
そこで、本発明は、部品点数を増加させずに半導体スイッチング素子への負荷を軽減するスイッチング回路を提供する。 Therefore, the present invention provides a switching circuit that reduces the load on the semiconductor switching element without increasing the number of components.
本発明は、半導体スイッチング素子の寄生ダイオードを利用するスイッチング回路によって上記課題を解決する。 The present invention solves the above problems by a switching circuit that uses a parasitic diode of a semiconductor switching element.
本発明によれば、ダイオードと可飽和リアクトルの直列回路に寄生ダイオードを有する半導体スイッチング素子を並列接続させ、当該寄生ダイオードに電流を流すことで、
部品点数を不要に増加させず、半導体スイッチング素子への負荷を軽減することができる。
According to the present invention, a semiconductor switching element having a parasitic diode is connected in parallel to a series circuit of a diode and a saturable reactor, and a current is passed through the parasitic diode.
The load on the semiconductor switching element can be reduced without unnecessarily increasing the number of parts.
以下、発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the invention will be described with reference to the drawings.
《第1実施形態》
図1は、発明の実施形態に係るスイッチング回路10の回路図である。図2は、図1の回路を用いた三相インバータ回路の回路図である。図3は、図1に示すスイッチング回路10の可飽和リアクトル102の磁気ヒステリシス曲線を示す図である。図4は、図1に示すスイッチング回路10の還流ダイオード101を流れる電流の変化を示す図である。なお、寄生ダイオード104は、半導体スイッチング素子103の構造上有するダイオードであって、図1及び2においては、分かりやすく表すために半導体スイッチング素子103の一部としてダイオード104を記載している。
<< First Embodiment >>
FIG. 1 is a circuit diagram of a
図1に示すスイッチング回路10は、還流ダイオード101と、還流ダイオード101と直列に接続される可飽和リアクトル102と、還流ダイオード101と可飽和リアクトル102との直列回路に並列される半導体スイッチング素子103を有している。半導体スイッチング素子103は寄生ダイオード104を有しており、還流ダイオード101と寄生ダイオード104は同じ方向である。そのため、半導体スイッチング素子103に実際に流れる電流の向きと還流ダイオード101及び寄生ダイオード104の順方向の電流の向きは逆となる。
A
また寄生ダイオード104の立ち上がり電圧が還流ダイオード101の立ち上がり電圧より大きくなるように、半導体スイッチング素子103及び還流ダイオード101が形成されている。
The
本例のスイッチング回路10において、還流ダイオード101は、炭化珪素からなる半導体材料を用いたユニポーラ動作のショットキーバリアダイオードで形成され、半導体スイッチング素子103は、炭化珪素を半導体基板としたMOS―FETで形成されている。また可飽和リアクトル102はフェライトで形成されている。
In the
図2は、本例のスイッチング回路10を用いた具体的構成として示す三相インバータ回路であり、図3及び4を参照し、本例の三相インバータ回路の動作を説明する。
FIG. 2 is a three-phase inverter circuit shown as a specific configuration using the
図2に示す三相インバータ回路は、本例のスイッチング回路10及びスイッチング回路20を直列接続したプッシュプル回路21と、スイッチング回路30及びスイッチング回路40を直列接続したプッシュプル回路22と、スイッチング回路50及びスイッチング回路60を直列接続したプッシュプル回路23と、直流電源24と、三相同期モータ25と、平滑コンデンサ26と、リレースイッチ27とを有している。3個のプッシュプル回路21、22、23は並列に接続され、当該三並列させたプッシュプル回路21、22、23及び平滑コンデンサ26は直流電源22の正極端子と負極端子の間に接続され、三相同期モータ25の三相の端子が三並列されたプッシュプル回路23、24、25のスイッチング回路10、30、50とスイッチング回路20、40、60との接続点にそれぞれ接続される。これにより、本例のスイッチング回路10、20は、PWM(Pulse Width Modulation)回路を形成し、三相同期モータ25にPWM信号を出力する。なお、三相同期モータ25とプッシュプル回路21との接続線をU相とし、三相同期モータ25とプッシュプル回路22との接続線をV相とし、三相同期モータ25とプッシュプル回路21との接続線をW相とする。なお、本例の三相インバータ回路が、本発明の電力変換装置に相当する。
The three-phase inverter circuit shown in FIG. 2 includes a push-
次に、本例の三相インバータ回路の動作のうち、U相の動作を、図2〜4を参照し、説明する。図3は、可飽和リアクトル102の磁気ヒステリシス曲線を示す図であり、横軸に磁界を縦軸に磁化の大きさをとる。図4は、還流ダイオード101を流れる電流の変化を示す図であり、横軸は以下に示す半導体スイッチング素子203のONとOFFの切り替えの経時を表し、縦軸は電流の大きさである。
Next, among the operations of the three-phase inverter circuit of this example, the U-phase operation will be described with reference to FIGS. FIG. 3 is a diagram showing a magnetic hysteresis curve of the
まずスイッチング回路30又はスイッチング回路50の半導体スイッチング素子がON状態の時に、半導体スイッチング素子103がOff状態で、半導体スイッチング素子203がON状態となると、電流がU相に流れる。この状態から、ON状態であったスイッチング回路30またスイッチング回路50の半導体スイッチング素子をOff状態とし、半導体スイッチング素子203をOff状態にすると、三相同期モータ25が有するインダクタンス成分によって、還流電流が発生し、U相に流れ出す。この時、半導体スイッチング素子203はOFF状態のため、当該還流電流はスイッチング回路20には流れず、スイッチング回路10に向けて流れる。スイッチング回路10において、可飽和リアクトル102の磁化状態は図3に示すfの状態にある。還流電流が流れ出し始める初期において、可飽和リアクトルの磁化状態は、破線で示す初期磁化曲線に沿ってgの方向に進み、その間は可飽和リアクトル中の磁束密度が変化するので、大きなインピーダンスを発生する。やがてa点で示す磁化状態になると可飽和リアクトルが飽和して、インピーダンスが減少する。そのため、初期の還流電流は可飽和リアクトルの大きなインピーダンスのために、還流ダイオード101には流れず、寄生ダイオード104の方へ流れ、やがて可飽和リアクトル102が飽和すると、可飽和リアクトル102と還流ダイオード101との直列回路の方が寄生ダイオード104よりもオン電圧が低くなるために、図4のAに示すように、還流ダイオード101側に還流電流が流れる。
First, when the semiconductor switching element of the
なお、以下、スイッチング回路30及びスイッチング回路50の半導体スイッチング素子のON、OFF状態の説明は省略する。
Hereinafter, description of the ON / OFF states of the semiconductor switching elements of the
次に半導体スイッチング素子203をOFFからON状態にすると、直流電源24に基づく電流が三相同期モータ25に流れ出し、還流ダイオード101に流れていた還流電流はゼロに向かう。この過程で、可飽和リアクトル102の磁化の状態は、飽和状態で図3においてbの方向に推移し、また還流ダイオード101に流れる電流は、図4のBの矢印に示すようにゼロに向かって減少する。
Next, when the
本実施の形態においては、還流ダイオード101にはユニポーラ型のダイオードを用いている。ユニポーラ型のダイオードは動作中に少数キャリアが発生せず、PN型ダイオードと比較して高速に電流を遮断することが出来る。その高速な電流遮断特性はスイッチング損失の低減をもたらす。(PN型ダイオードにおいては、ターンオフ時において、その中で伝導度変調をもたらしている少数キャリアが完全に消滅するまでにキャリアの寿命で決まる時間を必要とし、高速にターンオフできない。)ただし、インバータ回路等が必然的にもつ寄生インダクタンスLにより、サージ電圧(V=L*dI/dt)を発生し、その電圧は電流変化率(dI/dt)が増すにしたがって大きくなる。そのため、PN型ダイオードと比較して、ユニポーラ型ダイオードの高速な電流遮断速度(dI/dt)は、大きなサージ電圧を生むことになる。そのサージ電圧は回路素子を破壊したり、寄生の容量Cと寄生のインダクタンスLによりリンギングを発生し、損失やノイズの放射を発生したりする。さらに、PN型ダイオードと比較してユニポーラ型のダイオードは電流遮断の直前においても素子が持つ抵抗が低いため、リンギングの収束に時間がかかってしまい、ノイズの放射が増加してしまう。
In the present embodiment, a unipolar diode is used as the
ユニポーラ型の還流ダイオード101の空乏層容量に伴う逆方向電流が流れ始める時、図4では矢印Cの状態の時、可飽和リアクトル102の磁化の状態は、飽和状態から急激に弱くなり、図3においてcの方向で推移する。このため可飽和リアクトル102のインピーダンスが高くなるため、還流ダイオード101の電流変化率dI/dtは減少する。
When reverse current due to the depletion layer capacitance of the unipolar
そして、逆方向の電流がゼロになる時(図4において、Dの時)、可飽和リアクトル102の磁化はさらに弱くなり、図3においてdの状態となる。
When the current in the reverse direction becomes zero (D in FIG. 4), the magnetization of the
再び、半導体スイッチング素子103がオフ状態で、半導体スイッチング素子203がオフ状態となると、三相同期モータ25のインダクタンス成分による還流電流がU相に流れ出す。この還流電流は、半導体スイッチング素子203がオン状態の時に流れていた電流によって、三相同期モータ25のインダクタンス成分に蓄積されたエネルギーによるものである。半導体スイッチング素子203はオフ状態であるから、当該還流電流は、スイッチング回路20には流れず、スイッチング回路10へと流れる。
When the
ここで、上記の最初に半導体スイッチング素子203がオフ状態となることで還流電流が流れ出した時とは、可飽和リアクトル102の磁化の状態が異なる。すなわち、可飽和リアクトル102の磁化は、図3においてdの状態から、矢印eの状態へと推移し、磁化が急激に強くなる。そのため、可飽和リアクトル102のインピーダンスが高いため、還流ダイオード101と可飽和リアクトル102との直列回路には電流は流れない。図4において、Eの状態である。
Here, the state of magnetization of the
しかし、本例のスイッチング回路10は、還流ダイオード101と同じ方向で半導体スイッチング素子103の寄生ダイオード104を有するため、還流電流は、当該寄生ダイオードに流れ出す。これにより、還流電流を三相インバータ内で回生させることができる。
However, since the switching
そして、可飽和リアクトル102の磁化がさらに高まり飽和状態に近づくと、可飽和リアクトル102のインピーダンスが低くなり、寄生ダイオード104に流れている還流電流は、可飽和リアクトル102及び還流電流101との直接回路にも流れ始める。図4では、矢印Fの状態である。
When the magnetization of the
さらに、可飽和リアクトル102の磁化が飽和し、図3においてaの状態になり、可飽和リアクトル102のインピーダンスは還流電流に対して実質ゼロになるため、半導体スイッチング素子103とスイッチング回路101にかかる電圧が
同程度になる。本例のスイッチング回路10は、寄生ダイオード104の立ち上がり電圧を還流ダイオード101の立ち上がり電圧より大きくなるよう構成されているため、還流電流は、寄生ダイオード104ではなく還流ダイオード101側に流れ出す。図4では、Aの状態に戻る。
Further, since the magnetization of the
次に、再びスイッチング回路203がON状態になると、還流ダイオ−ド101に流れていた還流電流はゼロに向かう。上記と同様に、還流ダイオード101が遮断される際の電流変化速度dI/dtは、可飽和リアクトル102の磁化が飽和状態から弱くなるため、可飽和リアクトル102のインピーダンスが高く、本例の三相インバータにはサージ電圧やリンギングを発生しない。
Next, when the
一方、本例のスイッチング素子103は、MOS−FETの寄生ダイオードはPN型で構成すると、導通状態には少数キャリアが発生しており、電流遮断時にはその少数キャリアが消滅するまでの間、ダイオードに逆バイアスがかかっていると、電流がダイオードの逆方向に流れるという逆回復電流が発生する。その逆回復電流はインバータ回路に流れて損失となるが、半導体スイッチング素子203がON状態となり還流ダイオード101が遮断される前に、還流電流は寄生ダイオード104に流れていないため、半導体スイッチング素子203がON状態になったとしても、寄生ダイオード104に逆回復電流は発生しない。そのため、半導体スイッチング素子203がONからOFF状態となることにより、スイッチング回路10より逆回復電流が三相インバータ回路に流れることはない。
On the other hand, when the parasitic diode of the MOS-FET is configured as a PN type, the switching
以上により、本例のスイッチング回路10は、寄生ダイオード104を有する半導体スイッチング素子103に還流ダイオード101と可飽和リアクトル102との直列回路を並列接続させ、当該還流ダイオード101と当該寄生ダイオード104を同一向きになるよう構成されているため、スイッチング回路10が接続されるシステム回路のインダクタンス成分により発生する還流電流を、当該寄生ダイオード104に流すことができる。これにより、本例のスイッチング回路10はシステム回路内に還流電流をスムーズに回生させるため、電流の立ち上がりの遅れを防ぐことができる。特に可飽和リアクトル102の磁化が変化してインピーダンスが高い場合に、本例のスイッチング回路は、還流電流を寄生ダイオード104に流し、システム回路内に還流電流を回生させることができる。
As described above, in the switching
なお、本例のスイッチング回路10は三相インバータ回路に接続され、本例のスイッチング回路10の動作は三相同期モータ25のインダクタンス成分により発生する還流電流を用いて説明したが、本例のスイッチング回路10は、インバータ回路に接続される場合に限らず、他のシステム回路に接続され、当該システム回路に基づき還流電流を生ずる場合にも適用可能である。
The switching
また本例のスイッチング回路は、寄生ダイオード104の立ち上がり電圧を還流ダイオード101の立ち上がり電圧より大きくなるように構成されているため、寄生ダイオード104に流れていた還流電流は、可飽和リアクトル102の磁化の飽和により、還流ダイオード101へ流れる。これにより、還流ダイオード101が順バイアスから逆バイアスとなる時、寄生ダイオード104側で逆回復電流が発生しない。また還流ダイオード101に可飽和リアクトル102が接続されるため、還流ダイオード101をユニポーラ型ダイオードとすることにより発生する高速な電流遮断特性は可飽和リアクトル102の高いインピーダンスによって制限され、その結果、本例のスイッチング回路はサージ電圧やリンギングを抑制できる。
In addition, since the switching circuit of this example is configured so that the rising voltage of the
また従来のスイッチング回路、例えばバイパス用のダイオード素子を可飽和リアクトル102に並列接続させる回路に比べて、本例のスイッチング回路10は、還流ダイオード101と同様のダイオードが追加され、チップ面積が増大することを抑制できる。
Further, compared to a conventional switching circuit, for example, a circuit in which a bypass diode element is connected in parallel to the
ちなみに、本例の比較例として、スイッチング回路10の寄生ダイオード104の立ち上がり電圧が還流ダイオード101より低い場合を説明する。半導体スイッチング素子103がOFF、半導体スイッチング素子203がONの状態で、可飽和インダクタンスの磁化が弱くなっている状態、図3で示すdの状態から説明する。
Incidentally, as a comparative example of this example, a case where the rising voltage of the
半導体スイッチング素子203がON状態からOFF状態に変わると、三相同期モータ25のインダクタンス成分により還流電流が発生し、還流電流がスイッチング回路10に流れ出す。この時、可飽和リアクトル102の磁化は弱まっている状態からは飽和に向けて変化するため、図3においてdの状態から、矢印eの状態へと推移し、磁化が急激に強くなる。そのため、可飽和リアクトル102のインピーダンスが高いため、還流電流は、寄生ダイオード104に流れ出す。
When the
可飽和リアクトル102が飽和状態に近づくと、可飽和リアクトル102のインピーダンスは低くなる。しかし、可飽和リアクトル102の磁化が飽和し(図3のaの状態)、半導体スイッチング素子103にかかる電圧と還流ダイオード101にかかる電圧が同程度なったとしても、寄生ダイオード104の立ち上がり電圧が還流ダイオード101の立ち上がり電圧より低いため、当該還流電流は、還流ダイオード101側に流れず、寄生ダイオード104に流れたままである。
When the
この状態で、半導体スイッチング素子203がON状態になると、還流電流が寄生ダイオード104に流れているため、寄生ダイオード104の順方向バイアスが逆バイアスとなり、寄生ダイオード104において逆回復電流が発生してしまう。そして、半導体スイッチング素子103には、還流ダイオード101のように可飽和インダクタンス102が接続されていないため、逆回復電流を抑制する素子がなく、逆回復電流が三相同期モータ25及び他のスイッチング回路20等に流れてしまう。これにより、スイッチング素子10〜60に対して損失が発生してしまう。
In this state, when the
そのため、本例のスイッチング回路は、寄生ダイオード104の立ち上がり電圧を寄生ダイオード101の立ち上がり電圧より大きくすることで、寄生ダイオード104における逆回復電流の発生を抑制できる。
Therefore, the switching circuit of this example can suppress the occurrence of reverse recovery current in the
また本例のスイッチング回路10は、還流ダイオード101にユニポーラ素子として、炭化珪素のショットキーバリアダイオードを用い、半導体スイッチング素子103に炭化珪素の半導体基体を用いたMOS−FETを用いる。これにより、本例のスイッチング回路10は、還流ダイオードにおいて順方向バイアスから逆方向バイアスに推移する時に過剰なキャリアが発生を抑制し、逆回復電流を低減できる。
The switching
また炭化珪素のMOS−FETである半導体スイッチング素子103の寄生ダイオード104の立ち上がり電圧は3V程度であり、金属にNiを用いた炭化珪素のショットキーバリアダイオードである還流ダイオード101の立ち上がり電圧は約1Vである。これにより、本例のスイッチング回路10は、寄生ダイオード104の立ち上がり電圧を還流ダイオード101の立ち上がり電圧より大きくなるよう構成できる。
The rising voltage of the
なお、本例のスイッチング回路10の還流ダイオード101及び半導体スイッチング素子103は、炭化珪素の半導体以外に、例えば窒化ガリウムやダイアモンド等のワイドギャップ半導体により形成されてもよい。
In addition, the free-wheeling
また、本例のスイッチング回路において、還流ダイオード101に例えばシリコンのPN接合ダイオードを用いた場合、還流ダイオード101において、導通から遮断へと移行する時に過剰キャリアが発生し易いため、逆回復電流が大きくなる。その一方で、PN接合ダイオードは、素子に小数キャリアを注入することでドリフト領域の伝導度を変調でき、ドリフト領域の厚みを小さくし不純物濃度を低く形成することにより、順方向バイアス時の導通損失を低減しつつ耐圧を確保できる。これにより、PN接合ダイオードにおいて、導通時と遮断直前時でドリフト領域の抵抗の大きさを変えることができるため、逆回復電流が流れる場合、PN接合ダイオードは、素子自体で逆回復電流に対し抵抗として機能し、逆回復電流を抑制できる。
Further, in the switching circuit of this example, when a PN junction diode made of silicon, for example, is used as the
また、シリコンのPN接合ダイオードにおいて、金や白金を用いた重金属拡散、電子線を用いた電子線照射、プロトン等を用いたイオン照射などを素子に照射し、逆回復電流が流れる際の時間成分を最適化することができるため、逆回復電流とシステム回路内のインダクタンス成分により生じる電流・電圧の振動を抑制することができる。 In silicon PN junction diodes, the time component when reverse recovery current flows when the element is irradiated with heavy metal diffusion using gold or platinum, electron beam irradiation using electron beams, ion irradiation using protons, etc. Therefore, it is possible to suppress current / voltage oscillation caused by the reverse recovery current and the inductance component in the system circuit.
また、本例のスイッチング回路10の可飽和リアクトル102は、フェライト以外に、コバルト基アモルファス合金等のアモルファス合金磁性体を用いてもよい。これにより、電流反転時のインダクタンス成分が大きくなるため、より逆回復電流のリンギングを抑制できる。
The
なお、還流ダイオード101のデバイスと可飽和リアクトル102のデバイスを直列に実装する形態として以下の第2〜第6実施形態を挙げることができる。図1〜4に示す回路構成は第1実施形態と同じであるため、その記載をそれぞれ援用する。
In addition, the following 2nd-6th embodiment can be mentioned as a form which mounts the device of the free-wheeling
《第2実施形態》
図5は、発明の他の実施形態に係る還流ダイオード101と可飽和リアクトル102の平面図である。
<< Second Embodiment >>
FIG. 5 is a plan view of a free-wheeling
図5において、還流ダイオード101はTO220等のモールドパッケージ500に封止され、可飽和リアクトル102はフェライト材からなり、中央に孔を有する部材として筒状に形成されている。可飽和リアクトル102は、モールドパッケージ500の端子501のうち一方の端子501に差し込まれている。これにより、可飽和リアクトル102をモールドパッケージ500の端子501に差し込むだけで、可飽和リアクトル102を本例のスイッチング回路10の一部として形成でき、製造工程の短縮を図ることができる。
In FIG. 5, the free-wheeling
《第3実施形態》
図6は、発明の他の実施形態に係る還流ダイオード101と可飽和リアクトル102の平面図である。本例では上述した第2実施形態に対して、還流ダイオード101と可飽和リアクトル102とを接続する構成に変わりはないが、還流ダイオード101とバスバー601とを接続するボンディングワイヤ602に可飽和リアクトル102を接続する点が異なる。
<< Third Embodiment >>
FIG. 6 is a plan view of a
図6において、チップ状態の還流ダイオード101がインバータモジュール中にゲル等で封止され、ボンディングワイヤ602が還流ダイオード101と他の回路等との電流経路となるバスバー601とに接続され、可飽和リアクトル102がボンディングワイヤ602に挿入されている。還流ダイオード101は基板に載置され、可飽和リアクトル102はエポキシ接着剤もしくはシリコーン接着剤等を用いて当該基板に固定されている。可飽和リアクトル102をボンディングワイヤ602に取り付ける際は、ボンディングワイヤ602を還流ダイオード101のアノード側に接続した後、ボンディングワイヤ602に中央に孔を有する筒状の部材として形成された可飽和リアクトル102を通し、ボンディングワイヤ602をバスバー601に接続する。もしくは、ボンディングワイヤ602をバスバー601に接続した後、ボンディングワイヤ602に筒状の可飽和リアクトル102を通し、ボンディングワイヤ602を還流ダイオード101のアノード側に接続する。
In FIG. 6, a chip-like
これにより、1本1本のボンディングワイヤ602を可飽和リアクトル102に通す工程を省くことができ、製造時間を短縮できる。
Thereby, the process of passing each
《第4実施形態》
図7は、発明の他の実施形態に係る還流ダイオード101と可飽和リアクトル102の平面図である。本例では上述した第2、3実施形態に対して、還流ダイオード101と可飽和リアクトル102とを接続する構成に変わりはないが、還流ダイオード101とバスバー601とを接続するボンディングワイヤ602に薄型の形状の可飽和リアクトル102を巻き付ける点が異なる。
<< 4th Embodiment >>
FIG. 7 is a plan view of a free-wheeling
図7において、チップ状態の還流ダイオード101がインバータモジュール中にゲル等で封止され、ボンディングワイヤ602が還流ダイオード101と他の回路等との電流経路となるバスバー601に接続され、薄型形状の部材に形成された可飽和リアクトル102がボンディングワイヤ602に巻き付けられている。還流ダイオード101は基板に載置され、可飽和リアクトル300はエポキシ接着剤もしくはシリコーン接着剤等を用いて当該基板に固定されている。可飽和リアクトル102をボンディングワイヤ602に取り付ける際は、ボンディングワイヤ602を還流ダイオード101のアノードとバスバー601に接続した後、薄型形状の部材に形成された可飽和リアクトル102をボンディングワイヤ602に巻き付ける。これにより、ボンディングワイヤ602を還流ダイオード101及びバスバー601に取り付けた後で可飽和リアクトル102を取り付けることができるため、1本1本のボンディングワイヤ602を可飽和リアクトル102に通す工程を省くことができ、製造時間を短縮できる。
In FIG. 7, the freewheeling
《第5実施形態》
図8は、発明の他の実施形態に係る還流ダイオード101と可飽和リアクトル102の平面図である。本例では上述した第2〜4実施形態に対して、還流ダイオード101と可飽和リアクトル102とを接続する構成に変わりはないが、バスバー601において、ボンディングワイヤ602と接続する部分に突起部603を設け、当該突起部603に可飽和リアクトル102を差し込む点が異なる。
<< 5th Embodiment >>
FIG. 8 is a plan view of a free-wheeling
図8において、バスバー601は突起部603を有しており、ボンディングワイヤ602は突起部に接続される。突起部603の大きさは、可飽和リアクトル102の孔が挿入できる大きさであって、孔を有する筒状部材で形成された可飽和リアクトル102を突起部603に挿入する場合は、可飽和リアクトル102の孔の直径が、帯状の突起部703の幅より大きくするよう構成すればよい。これにより、可飽和リアクトル102をバスバー101の突起部603に巻き付けた状態でボンディングワイヤ602をバスバー601に接続することができるため、1本1本のボンディングワイヤ602を可飽和リアクトル102に通す工程を省くことができ、製造時間を短縮できる。
In FIG. 8, the
《第6実施形態》
図9は、発明の他の実施形態に係る還流ダイオード101と可飽和リアクトル102の平面図である。本例では上述した第2〜5実施形態に対して、還流ダイオード101と可飽和リアクトル102とを接続する構成に変わりはないが、二分割された形状を有する可飽和リアクトル102を接続して、可飽和リアクトル102をボンディングワイヤ602に取り付ける点が異なる。これ以外の構成は上述した第1実施形態と同じであるため、その記載を援用する。
<< 6th Embodiment >>
FIG. 9 is a plan view of a free-wheeling
可飽和リアクトル102は、ボンディングワイヤ602に取り付けられる前、円筒の形状の部材を二分割に割られた形状である。そして、図9に示すように、還流ダイオード101とバスバー601とを接続するボンディングワイヤ602を筒状の可飽和リアクトル102の孔の部分に入るように、二分割された可飽和リアクトル102を接合することで、可飽和リアクトル102はボンディングワイヤ702に取り付けられる。これにより、ボンディングワイヤ602を還流ダイオード101及びバスバー601に取り付けた後で可飽和リアクトル102を取り付けることができるため、1本1本のボンディングワイヤ602を可飽和リアクトル102に通す工程を省くことができ、製造時間を短縮できる。
The
10、20、30、40、50、60…スイッチング回路
101、201…還流ダイオード
102、202…可飽和リアクトル
103、203…半導体スイッチング素子
104、204…寄生ダイオード
21、22、23…プッシュプル回路
24…直流電源
25…三相同期モータ
26…平滑コンデンサ
500…モールドパッケージ
501…端子
601…バスバー
602…ボンディングワイヤ
603…突起部
10, 20, 30, 40, 50, 60 ... switching
Claims (13)
前記寄生ダイオードと同じ方向で、前記半導体スイッチング素子と並列接続されたダイオードと、
前記ダイオードと直列、前記半導体スイッチング素子と並列に接続された可飽和リアクトルを有し、
前記寄生ダイオードの立ち上がり電圧が、前記ダイオードの立ち上がり電圧より大きいことを特徴とする
スイッチング回路。 A semiconductor switching element having a parasitic diode;
A diode connected in parallel with the semiconductor switching element in the same direction as the parasitic diode;
A saturable reactor connected in series with the diode and in parallel with the semiconductor switching element;
A switching circuit, wherein a rising voltage of the parasitic diode is larger than a rising voltage of the diode.
請求項1記載のスイッチング回路。 The switching circuit according to claim 1, wherein the diode is a unipolar element.
請求項1又は2に記載のスイッチング回路。 The switching circuit according to claim 1, wherein the diode is formed of a wide band gap semiconductor.
請求項1〜3のいずれか一項に記載のスイッチング回路。 The switching circuit according to claim 1, wherein the semiconductor switching element is formed of a wide band gap semiconductor.
請求項1〜4のいずれか一項に記載のスイッチング回路。 The switching circuit according to claim 1, wherein the saturable reactor is made of ferrite.
請求項1〜4のいずれか一項に記載のスイッチング回路。 The switching circuit according to any one of claims 1 to 4, wherein the saturable reactor is made of a magnetic amorphous alloy.
前記複数のスイッチング回路のうち一のスイッチング回路の半導体スイッチング素子がオンからオフになることで還流電流が発生し、
前記還流電流は、前記複数のスイッチング回路のうち他方のスイッチング回路の寄生ダイオード及びダイオードに流れることを特徴とする
電力変換装置。 In the power converter device having a plurality of the switching circuits according to any one of claims 1 to 6,
A reflux current is generated by turning off the semiconductor switching element of one switching circuit among the plurality of switching circuits,
The return current flows through a parasitic diode and a diode of the other switching circuit among the plurality of switching circuits.
前記変換回路は2個の前記スイッチング回路を直列接続する回路であって、
3個の前記変換回路が、直流電流が供給される一対の端子間に並列接続され、
前記3個の変換回路のスイッチング回路間の接続点が、モータの三相交流端子に接続されることを特徴とする
電力変換装置。 In the power converter device comprised by the conversion circuit to which the switching circuit as described in any one of Claims 1-6 was connected,
The conversion circuit is a circuit that connects two switching circuits in series,
The three conversion circuits are connected in parallel between a pair of terminals to which a direct current is supplied,
A connection point between the switching circuits of the three conversion circuits is connected to a three-phase AC terminal of the motor.
前記可飽和リアクトルは孔を有し、前記モールドパッケージの端子が前記孔に挿入された構成であることを特徴とする
請求項1〜6のいずれか一項に記載のスイッチング回路。 The diode is sealed with a mold package,
The switching circuit according to claim 1, wherein the saturable reactor has a hole, and a terminal of the mold package is inserted into the hole.
前記ダイオードと前記バスバーを接続するボンディングワイヤを有し、
前記可飽和リアクトルは孔を有し、前記ボンディングワイヤが前記孔に挿入された構成であることを特徴とする
請求項1〜6のいずれか一項に記載のスイッチング回路。 A bus bar forming a current path with the diode;
A bonding wire connecting the diode and the bus bar;
The switching circuit according to claim 1, wherein the saturable reactor has a hole, and the bonding wire is inserted into the hole.
前記ダイオードと前記バスバーを接続するボンディングワイヤを有し、
前記可飽和リアクトルは孔を有し、前記バスバーの突起部が前記孔に挿入された構成であることを特徴とする
請求項1〜6のいずれか一項に記載のスイッチング回路。 A bus bar forming a current path with the diode;
A bonding wire connecting the diode and the bus bar;
The switching circuit according to any one of claims 1 to 6, wherein the saturable reactor has a hole, and a protruding portion of the bus bar is inserted into the hole.
前記ダイオードと前記バスバーを接続するボンディングワイヤを有し、
前記可飽和リアクトルは、薄型形状の部材を前記ボンディングワイヤに巻き付ける構成であることを特徴とする
請求項1〜6のいずれか一項に記載のスイッチング回路。 A bus bar forming a current path with the diode;
A bonding wire connecting the diode and the bus bar;
The switching circuit according to any one of claims 1 to 6, wherein the saturable reactor is configured to wind a thin member around the bonding wire.
請求項9〜11のいずれか一項に記載のスイッチング回路。 The said saturable reactor is a switching circuit as described in any one of Claims 9-11 comprised by joining the shape divided into two.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009039358A JP5267201B2 (en) | 2009-02-23 | 2009-02-23 | Switching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009039358A JP5267201B2 (en) | 2009-02-23 | 2009-02-23 | Switching circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010200401A JP2010200401A (en) | 2010-09-09 |
JP5267201B2 true JP5267201B2 (en) | 2013-08-21 |
Family
ID=42824532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009039358A Active JP5267201B2 (en) | 2009-02-23 | 2009-02-23 | Switching circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5267201B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2011358036B2 (en) * | 2011-01-31 | 2015-07-16 | Mitsubishi Electric Corporation | Backflow preventing means, power converting device, and refrigerating and air-conditioning apparatus |
JP2012210000A (en) * | 2011-03-29 | 2012-10-25 | Mitsubishi Electric Corp | Power converter |
JP5863442B2 (en) * | 2011-12-22 | 2016-02-16 | 三菱電機株式会社 | Semiconductor module |
JP6641782B2 (en) * | 2015-08-20 | 2020-02-05 | 富士電機株式会社 | Power converter |
CN112039511A (en) * | 2020-07-17 | 2020-12-04 | 中国核电工程有限公司 | Proximity switch applied to underwater nuclear irradiation environment |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS547850A (en) * | 1977-06-20 | 1979-01-20 | Mitsubishi Electric Corp | Commutation circuit for reverse couducting thyristor |
JPS54104528A (en) * | 1978-02-03 | 1979-08-16 | Hitachi Ltd | Chopper controller |
JPH0691746B2 (en) * | 1985-06-05 | 1994-11-14 | 株式会社東芝 | Noise absorption circuit |
DE3884491T2 (en) * | 1987-07-14 | 1994-02-17 | Hitachi Metals Ltd | Magnetic core and manufacturing method. |
JPH061733B2 (en) * | 1989-06-15 | 1994-01-05 | 株式会社東芝 | Reactor for switching circuit |
JPH03183368A (en) * | 1989-12-12 | 1991-08-09 | Nissin Electric Co Ltd | Inverter circuit |
JP3557380B2 (en) * | 2000-02-03 | 2004-08-25 | 新電元工業株式会社 | Power conversion circuit |
JP3582721B2 (en) * | 2001-01-26 | 2004-10-27 | 日立金属株式会社 | DC-DC converter |
JP2004336845A (en) * | 2003-05-01 | 2004-11-25 | Sumitomo Electric Ind Ltd | Onboard power converter |
JP2006049341A (en) * | 2004-07-30 | 2006-02-16 | Renesas Technology Corp | Semiconductor device and manufacturing method thereof |
JP4765018B2 (en) * | 2005-06-10 | 2011-09-07 | 富士電機株式会社 | Power converter |
JP2007215389A (en) * | 2006-01-12 | 2007-08-23 | Hitachi Ltd | Power semiconductor element and semiconductor circuit using same |
-
2009
- 2009-02-23 JP JP2009039358A patent/JP5267201B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010200401A (en) | 2010-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4557015B2 (en) | Power switching circuit | |
JP5262101B2 (en) | Power conversion circuit | |
JP5746954B2 (en) | Inverter device | |
JP5525917B2 (en) | Electronic circuit | |
JP5277579B2 (en) | Semiconductor device | |
JP5267201B2 (en) | Switching circuit | |
JP6597917B2 (en) | 3-level inverter | |
JP2009273230A (en) | Switching power supply | |
JP6136011B2 (en) | Semiconductor device and power conversion device | |
JP2005354031A (en) | Semiconductor device | |
JP5863442B2 (en) | Semiconductor module | |
JP6964538B2 (en) | Semiconductor devices and power converters | |
JP5726055B2 (en) | Power converter | |
US20210057980A1 (en) | Rectifying circuit and power supply device | |
JP2006141167A (en) | Power conversion apparatus | |
JP2006254583A (en) | Semiconductor device for power | |
JP6641782B2 (en) | Power converter | |
JP5865422B2 (en) | Electronic circuit | |
JP6590783B2 (en) | Semiconductor device | |
JP6011737B1 (en) | Step-down chopper circuit | |
JP5818959B2 (en) | Semiconductor device | |
JP6914399B1 (en) | Power converter | |
JP2011217583A (en) | Dc-dc converter | |
JP5552972B2 (en) | Semiconductor switching device | |
JP2010205758A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130422 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5267201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |