JP5261447B2

JP5261447B2 - Infrared sensor

Info

Publication number: JP5261447B2
Application number: JP2010178100A
Authority: JP
Inventors: 幸司辻; 洋右萩原; 直樹牛山
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2010-08-06
Filing date: 2010-08-06
Publication date: 2013-08-14
Anticipated expiration: 2028-09-25
Also published as: JP2010256370A

Abstract

<P>PROBLEM TO BE SOLVED: To provide an infrared sensor which prevents camber of a thin film structure while forming an infrared absorption section as a thin film. <P>SOLUTION: The infrared sensor includes a silicon substrate 1a and a thermal type infrared detection section 3 that includes a thermocouple type temperature sensing section 30 and is formed on one surface side of the silicon substrate 1a. A cavity 11 is formed in a part corresponding to a part of the thermal type infrared detection section 3 in one surface of the silicon substrate 1a. The thermal type infrared detection section 3 includes a thin film structure 3a spatially separated from the silicon substrate 1a by the cavity 11. The thin film structure 3a includes the temperature sensing section 30 on the surface opposite to the silicon substrate 1a side in an infrared absorption section 33 formed on the one surface side of the silicon substrate 1a. When the cavity 11 is formed in the silicon substrate 1a by anisotropic etching through a plurality of slits 13, compensation polysilicon layers 39a and 39b are formed on the surface of the infrared absorption section 33 at a spot where the anisotropic etching from the one surface of the silicon substrate 1a is hardly started. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、赤外線センサに関するものである。 The present invention relates to an infrared sensor.

従来から、例えば人体から放射される赤外線（波長が８〜１２μｍ程度の赤外線）を検出可能な赤外線センサとして、マイクロマシニング技術などを利用して形成され、赤外線を吸収して熱に変換する赤外線吸収部と、赤外線吸収部の温度変化を検出する感温部とを備えた赤外線センサが提案されている（例えば、特許文献１，２参照）。 Conventionally, for example, as an infrared sensor capable of detecting infrared rays emitted from the human body (infrared rays having a wavelength of about 8 to 12 μm), infrared absorption that is formed using micromachining technology and absorbs infrared rays and converts them into heat. An infrared sensor including a temperature sensor and a temperature sensing unit that detects a temperature change of the infrared absorption unit has been proposed (see, for example, Patent Documents 1 and 2).

ここにおいて、上記特許文献１に開示された赤外線センサは、図１３に示すように、シリコン基板１ａ’と当該シリコン基板１ａ’の一表面上に形成されたシリコン窒化膜１ｂ’とで構成されるベース基板１’と、ベース基板１’におけるシリコン基板１ａ’の上記一表面に空洞１１’を設けることにより形成され上記シリコン窒化膜１ｂ’の一部からなるダイヤフラム状の赤外線吸収部３３’と、赤外線吸収部３３’の温度変化を検出する熱電対型の感温部３０’と、ベース基板１’の上記一表面側で感温部３０’および赤外線吸収部３３’の露出部位を覆うように形成されたシリコン窒化膜からなるパッシベーション膜（保護膜）６０’とを備え、感温部３０’が、ベース基板１’と赤外線吸収部３３’とに跨って形成されたｐ形ポリシリコン層３５およびｎ形ポリシリコン層３４と、赤外線吸収部３３’の赤外線入射面側（図１３（ｂ）における上面側）でｐ形ポリシリコン層３５とｎ形ポリシリコン層３４とを電気的に接合した接続部３６とで構成される複数の熱電対が直列接続されたサーモパイルにより構成されている。ここで、感温部３０’を構成するサーモパイルは、赤外線吸収部３３’上に配置されたｐ形ポリシリコン層３５の一端部およびｎ形ポリシリコン層３４の一端部と、対をなすｐ形ポリシリコン層３５とｎ形ポリシリコン層３４との上記一端部同士を接合した接続部３６とで温接点を構成し、ベース基板１’上に配置され互いに異なる熱電対のｐ形ポリシリコン層３５の他端部およびｎ形ポリシリコン層３４の他端部と、これら他端部同士を接合した接続部３７とで冷接点を構成している。 Here, as shown in FIG. 13, the infrared sensor disclosed in Patent Document 1 includes a silicon substrate 1a ′ and a silicon nitride film 1b ′ formed on one surface of the silicon substrate 1a ′. A base substrate 1 ′, and a diaphragm-like infrared absorbing portion 33 ′ formed by providing a cavity 11 ′ on the one surface of the silicon substrate 1a ′ in the base substrate 1 ′ and comprising a part of the silicon nitride film 1b ′; A thermocouple type temperature sensing unit 30 ′ for detecting a temperature change of the infrared absorption unit 33 ′ and the exposed portion of the temperature sensing unit 30 ′ and the infrared absorption unit 33 ′ on the one surface side of the base substrate 1 ′. And a passivation film (protective film) 60 ′ made of a silicon nitride film, and a temperature-sensitive portion 30 ′ formed across the base substrate 1 ′ and the infrared absorbing portion 33 ′. The con layer 35 and the n-type polysilicon layer 34 are electrically connected to the p-type polysilicon layer 35 and the n-type polysilicon layer 34 on the infrared incident surface side (upper surface side in FIG. 13B) of the infrared absorbing portion 33 ′. The thermopile includes a plurality of thermocouples connected in series and connected in series. Here, the thermopile constituting the temperature sensing part 30 ′ is a p-type that forms a pair with one end of the p-type polysilicon layer 35 and one end of the n-type polysilicon layer 34 disposed on the infrared absorption part 33 ′. A p-type polysilicon layer 35 of thermocouples which are arranged on the base substrate 1 ′ and are different from each other constitute a hot junction with the connection portion 36 where the one end portions of the polysilicon layer 35 and the n-type polysilicon layer 34 are joined. The other end of each other, the other end of the n-type polysilicon layer 34, and a connecting portion 37 joining these other ends constitute a cold junction.

なお、上記特許文献１に開示された赤外線センサは、赤外線吸収部３３’、感温部３０’の一部、パッシベーション膜６０’の積層構造を有する薄膜構造部と感温部３０’の出力を読み出すためのＭＯＳトランジスタとを有する画素が２次元アレイ状に配列されている。 Note that the infrared sensor disclosed in the above-mentioned Patent Document 1 outputs the outputs of the thin film structure portion and the temperature sensitive portion 30 ′ having a laminated structure of the infrared absorbing portion 33 ′, a part of the temperature sensitive portion 30 ′, and the passivation film 60 ′. Pixels having MOS transistors for reading are arranged in a two-dimensional array.

また、上記特許文献２に開示された赤外線センサは、図１４に示すように、シリコン基板１ａ”と当該シリコン基板１ａ”の一表面上に形成された絶縁膜１ｂ”とで構成されるベース基板１”と、ベース基板１”の上記一表面から離間して配置された感温部３０”と、感温部３０”とベース基板１”とを熱絶縁する断熱部９０”とを備え、感温部３０”が、不純物濃度が１０^１７〜１０^１８ｃｍ^−３のポリシリコン層３０１と、当該ポリシリコン層３０１の厚み方向の両側に形成され不純物濃度が１０^１８〜１０^２０ｃｍ^−３の高濃度ポリシリコン層３０２，３０３と、各高濃度ポリシリコン層３０２，３０３それぞれにおけるポリシリコン層３０１側とは反対側に形成された電極３０４，３０５とを有するボロメータ型の赤外線検出素子により構成されている。ここで、断熱部９０”は、ベース基板１”の上記一表面から離間して配置されベース基板１”側とは反対側に感温部３０”が積層される支持部９０ａ”と、支持部９０ａ”の側縁から延長された２つの脚部９０ｂ”，９０ｂ”とで構成されており、支持部９０ａ”とベース基板１”の上記一表面との間に間隙１００”が形成され、感温部３０”の電極３０４，３０５に接続された金属配線３１４，３１５が各脚部９０ｂ”，９０ｂ”それぞれに沿って形成されている。 Further, as shown in FIG. 14, the infrared sensor disclosed in Patent Document 2 is a base substrate composed of a silicon substrate 1a ″ and an insulating film 1b ″ formed on one surface of the silicon substrate 1a ″. 1 ″, a temperature sensing portion 30 ″ arranged away from the one surface of the base substrate 1 ″, and a heat insulation portion 90 ″ for thermally insulating the temperature sensing portion 30 ″ and the base substrate 1 ″. The warm portion 30 ″ is formed on the polysilicon layer 301 having an impurity concentration of 10 ¹⁷ to 10 ¹⁸ cm ⁻³ , and on both sides in the thickness direction of the polysilicon layer 301 and has a high impurity concentration of 10 ¹⁸ to 10 ²⁰ cm ⁻³ . Bolometer-type infrared detection having concentration polysilicon layers 302 and 303 and electrodes 304 and 305 formed on the opposite sides of the polysilicon layers 301 in the respective high concentration polysilicon layers 302 and 303. It is comprised by the element. Here, the heat insulating portion 90 ″ is disposed so as to be separated from the one surface of the base substrate 1 ″, and a support portion 90a ″ in which the temperature sensitive portion 30 ″ is laminated on the opposite side to the base substrate 1 ″ side, and a support portion It is composed of two legs 90b "and 90b" extended from the side edges of 90a ", and a gap 100" is formed between the support 90a "and the one surface of the base substrate 1". Metal wirings 314 and 315 connected to the electrodes 304 and 305 of the warm portion 30 ″ are formed along the respective leg portions 90b ″ and 90b ″.

図１４に示した構成の赤外線センサでは、高濃度ポリシリコン層３０２，３０３の不純物濃度が１０^１８〜１０^２０ｃｍ^−３の範囲で適宜設定されているので、検出対象の赤外線の吸収率を高くしつつ赤外線の反射を抑制することができる。 In the infrared sensor having the configuration shown in FIG. 14, since the impurity concentration of the high-concentration polysilicon layers 302 and 303 is appropriately set in the range of 10 ¹⁸ to 10 ²⁰ cm ⁻³ , the infrared absorption rate of the detection target is increased. In addition, infrared reflection can be suppressed.

また、図１４に示した構成の赤外線センサは、断熱部９０”の支持部９０ａ”が、赤外線の吸収率の高い絶縁材料により形成されており、赤外線を吸収する赤外線吸収部を兼ねているので、感度の向上を図れる。 Further, in the infrared sensor having the configuration shown in FIG. 14, the support portion 90 a ″ of the heat insulating portion 90 ″ is formed of an insulating material having a high infrared absorptivity, and also serves as an infrared absorbing portion that absorbs infrared rays. The sensitivity can be improved.

なお、上記特許文献２に開示された赤外線センサは、感温部３０”と断熱部９０”と感温部３０”の出力を読み出すためのＭＯＳトランジスタとを有する画素が２次元アレイ状に配列されている。 Note that the infrared sensor disclosed in Patent Document 2 includes a pixel having a temperature sensing unit 30 ″, a heat insulation unit 90 ″, and a MOS transistor for reading the output of the temperature sensing unit 30 ″ arranged in a two-dimensional array. ing.

特許第２５７６２５９号公報Japanese Patent No. 2576259 特許第３２８７１７３号公報Japanese Patent No. 3287173

ところで、図１４に示した構成の赤外線センサでは、断熱部９０”における各脚部９０ｂ”，９０ｂ”の全長を長くして各脚部９０ｂ”，９０ｂ”の熱コンダクタンスを小さくする（熱抵抗を大きくする）ために各脚部９０ｂ”，９０ｂ”の厚さ寸法を小さくすることが考えられ、応答速度の高速化を図るために支持部９０ａ”の厚さ寸法を小さくすることが考えられるが、赤外線吸収部を兼ねている支持部９０ａ”に反りが発生してしまい、構造安定性が低くなるとともに感度が低下してしまいう。 By the way, in the infrared sensor having the configuration shown in FIG. 14, the overall length of each leg 90b ″, 90b ″ in the heat insulating part 90 ″ is lengthened, and the thermal conductance of each leg 90b ″, 90b ″ is reduced (the thermal resistance is reduced). In order to increase the response speed, it is conceivable to reduce the thickness dimension of each leg 90b ″, 90b ″, and in order to increase the response speed, it is conceivable to reduce the thickness dimension of the support 90a ″. In other words, warping occurs in the support portion 90a "which also serves as an infrared absorption portion, resulting in a decrease in structural stability and a decrease in sensitivity.

また、図１４に示した構成の赤外線センサでは、感温部３０”がボロメータ形の赤外線検出素子により構成されているので、抵抗値の変化を検出する時に電流を流す必要があり、消費電力が大きくなるとともに、自己発熱が発生し、熱応力に起因して断熱部９０”に反りが発生してしまう懸念がある。また、自己発熱による温度変化や周囲温度変化により抵抗温度係数が変化してしまうので、温度補償手段を設けないと高精度化が難しく、温度補償手段を設けるとセンサ全体が大型化し、コストが高くなってしまう。 Further, in the infrared sensor having the configuration shown in FIG. 14, since the temperature sensing unit 30 ″ is configured by a bolometer-type infrared detection element, it is necessary to pass a current when detecting a change in resistance value, and power consumption is reduced. There is a concern that self-heating is generated and the heat insulating portion 90 ″ is warped due to thermal stress as the size increases. Also, since the temperature coefficient of resistance changes due to temperature changes due to self-heating and ambient temperature changes, it is difficult to achieve high accuracy unless temperature compensation means are provided. If temperature compensation means are provided, the entire sensor becomes large and expensive. turn into.

これに対して、上述の図１３に示した構成の赤外線センサでは、感温部３０’がサーモパイルにより構成されており、感温部３０’に電流を流す必要がなく、自己発熱が発生しないので、自己発熱に起因した反りが発生しないという利点や低消費電力化を図れるという利点や、温度によらず感度が一定であり高精度であるという利点がある。 On the other hand, in the infrared sensor having the configuration shown in FIG. 13 described above, the temperature sensing unit 30 ′ is composed of a thermopile, and it is not necessary to pass a current through the temperature sensing unit 30 ′, and self-heating does not occur. There are advantages such as no warpage due to self-heating, low power consumption, and constant sensitivity and high accuracy regardless of temperature.

しかしながら、図１３に示した構成の赤外線センサでは、赤外線吸収部３３’の厚さ寸法を大きくすると、赤外線吸収部３３’の熱容量が大きくなって応答速度が低下してしまうので、赤外線吸収部３３’の厚さ寸法を小さくすることが考えられるが、ｐ形ポリシリコン層３５およびｎ形ポリシリコン層３４をパターニングするときに赤外線吸収部３３’がエッチングされて赤外線吸収部３３’、感温部３０’の一部、パッシベーション膜６０’の積層構造を有する薄膜構造部に反りが発生してしまい、構造安定性が低くなるとともに感度が低下してしまう。 However, in the infrared sensor having the configuration shown in FIG. 13, if the thickness dimension of the infrared absorbing portion 33 ′ is increased, the heat capacity of the infrared absorbing portion 33 ′ increases and the response speed decreases, so the infrared absorbing portion 33. It is conceivable to reduce the thickness dimension of ', but when the p-type polysilicon layer 35 and the n-type polysilicon layer 34 are patterned, the infrared absorbing portion 33' is etched to form an infrared absorbing portion 33 'and a temperature sensitive portion. Warpage occurs in a thin film structure portion having a laminated structure of a part of 30 'and a passivation film 60', resulting in a decrease in structural stability and a decrease in sensitivity.

なお、図１３に示した構成の赤外線センサの使用にあたっては、例えば、当該赤外線センサと、当該赤外線センサの出力信号を信号処理する信号処理ＩＣチップと、赤外線センサおよび信号処理ＩＣチップを実装したパッケージとを備えた赤外線センサモジュールを用いることが考えられる。 In using the infrared sensor having the configuration shown in FIG. 13, for example, the infrared sensor, a signal processing IC chip that performs signal processing on the output signal of the infrared sensor, and a package in which the infrared sensor and the signal processing IC chip are mounted. It is conceivable to use an infrared sensor module including

本発明は上記事由に鑑みて為されたものであり、その目的は、赤外線吸収部の薄膜化を図りながらも薄膜構造部の反りを防止することが可能な赤外線センサを提供することにある。 The present invention has been made in view of the above reasons, and an object of the present invention is to provide an infrared sensor capable of preventing the thin film structure portion from warping while reducing the thickness of the infrared absorption portion.

本発明の赤外線センサは、シリコン基板と、熱電対型の感温部を具備し前記シリコン基板の一表面側に形成された熱型赤外線検出部とを備え、前記シリコン基板の前記一表面において前記熱型赤外線検出部の一部に対応する部位に空洞が形成され、前記熱型赤外線検出部に、厚み方向に貫通し前記空洞に連通した複数のスリットが形成されてなる赤外線センサであって、前記熱型赤外線検出部は、前記空洞により前記シリコン基板から空間的に分離された薄膜構造部を有し、前記薄膜構造部は、前記シリコン基板の前記一表面側に形成された赤外線吸収部における前記シリコン基板側とは反対の表面に前記感温部が形成されたものであり、前記赤外線吸収部の前記表面に前記赤外線吸収部の反りを抑制する補償ポリシリコン層が前記赤外線吸収部を面状に覆うように形成されてなることを特徴とする。 The infrared sensor according to the present invention includes a silicon substrate and a thermal infrared detector that includes a thermocouple-type temperature sensing portion and is formed on one surface side of the silicon substrate. A cavity is formed in a part corresponding to a part of the thermal infrared detector, and the thermal infrared detector is formed with a plurality of slits penetrating in the thickness direction and communicating with the cavity, The thermal infrared detection unit has a thin film structure part spatially separated from the silicon substrate by the cavity, and the thin film structure part is an infrared absorption part formed on the one surface side of the silicon substrate. the silicon substrate side are those the temperature sensing portion on the opposite surface is formed, prior Symbol the infrared inhibits complement the warp of absorbing portion amortization polysilicon layer the infrared absorption to the surface of the infrared absorption portion Parts and characterized by being made form so as to cover the surface.

この赤外線センサにおいて、前記感温部は、前記赤外線吸収部の前記表面上に形成されたｐ形ポリシリコン層およびｎ形ポリシリコン層を具備する少なくとも１つの熱電対を有するものであり、前記補償ポリシリコン層は、前記ｐ形ポリシリコン層および前記ｎ形ポリシリコン層と同一厚さで形成されてなることが好ましい。 In this infrared sensor, the temperature sensing part has at least one thermocouple including a p-type polysilicon layer and an n-type polysilicon layer formed on the surface of the infrared absorption part, and the compensation The polysilicon layer is preferably formed with the same thickness as the p-type polysilicon layer and the n-type polysilicon layer.

本発明の赤外線センサにおいては、赤外線吸収部の薄膜化を図りながらも薄膜構造部の反りを防止することが可能となる。 In the infrared sensor of the present invention, it is possible to prevent the thin film structure from warping while reducing the thickness of the infrared absorption part.

実施形態１の赤外線センサを示し、（ａ）は画素の平面レイアウト図、（ｂ）は（ａ）のＤ−Ｄ’断面に対応する概略断面図、（ｃ）は（ａ）のＢ−Ｂ’断面に対応する概略断面図である。1 shows an infrared sensor according to Embodiment 1, wherein (a) is a plan layout diagram of a pixel, (b) is a schematic cross-sectional view corresponding to a DD ′ cross section of (a), and (c) is a BB line of (a). It is a schematic sectional view corresponding to the section. 同上を示し、（ａ）は平面レイアウト図、（ｂ）は等価回路図である。FIG. 4A is a plan layout diagram, and FIG. 4B is an equivalent circuit diagram. 同上の赤外線センサを備えた赤外線モジュールの要部概略平面図である。It is a principal part schematic plan view of the infrared module provided with the infrared sensor same as the above. 同上の赤外線センサを備えた赤外線モジュールの要部説明図である。It is principal part explanatory drawing of an infrared module provided with the infrared sensor same as the above. 同上の赤外線センサの製造方法を説明するための主要工程断面図である。It is principal process sectional drawing for demonstrating the manufacturing method of an infrared sensor same as the above. 同上の赤外線センサの製造方法を説明するための主要工程断面図である。It is principal process sectional drawing for demonstrating the manufacturing method of an infrared sensor same as the above. 実施形態２の赤外線センサを示し、（ａ）は平面レイアウト図、（ｂ）は画素の平面レイアウト図、（ｃ）は（ｂ）のＤ−Ｄ’断面に対応する概略断面図である。FIG. 4 shows an infrared sensor according to Embodiment 2, wherein (a) is a plan layout view, (b) is a plan view layout diagram of a pixel, and (c) is a schematic cross-sectional view corresponding to a D-D ′ section of (b). 同上の等価回路図である。It is an equivalent circuit diagram same as the above. 同上の赤外線センサを備えた赤外線モジュールの要部概略平面図である。It is a principal part schematic plan view of the infrared module provided with the infrared sensor same as the above. 同上の赤外線センサを備えた赤外線モジュールの要部説明図である。It is principal part explanatory drawing of an infrared module provided with the infrared sensor same as the above. 実施形態３の赤外線センサを示し、（ａ）は画素の平面レイアウト図、（ｂ）は（ａ）のＤ−Ｄ’断面に対応する概略断面図である。FIG. 4 shows an infrared sensor according to Embodiment 3, wherein (a) is a plan layout view of a pixel, and (b) is a schematic sectional view corresponding to a D-D ′ section of (a). 実施形態４の赤外線センサを示し、（ａ）は画素の平面レイアウト図、（ｂ）は（ａ）のＤ−Ｄ’断面に対応する概略断面図である。FIG. 6 shows an infrared sensor according to Embodiment 4, wherein (a) is a plan layout view of a pixel, and (b) is a schematic cross-sectional view corresponding to the D-D ′ cross section of (a). 従来例を示し、（ａ）は要部概略平面図、（ｂ）は要部概略断面図である。A prior art example is shown, (a) is a principal part schematic plan view, (b) is a principal part schematic sectional drawing. 他の従来例を示し、（ａ）は要部概略平面図、（ｂ）は要部概略断面図である。Another example is shown, (a) is a principal part schematic plan view, (b) is a principal part schematic sectional drawing.

（実施形態１）
本実施形態の赤外線センサＡは、赤外線イメージセンサであり、図１および図２に示すように熱型赤外線検出部３と画素選択用スイッチング素子であるＭＯＳトランジスタ４とを有する画素２がベース基板１の一表面側においてアレイ状（ここでは、２次元アレイ状）に配列されている。ここで、ベース基板１は、シリコン基板１ａを用いて形成されている。なお、本実施形態では、１つのベース基板１の上記一表面側にｍ×ｎ個（図示例では、４×４個）の画素２が形成されているが、画素２の数や配列は特に限定するものではない。また、図２（ｂ）では、熱型赤外線検出部３における熱電対型の感温部３０の等価回路を、当該熱電対型の感温部３０の熱起電力に対応する電圧源Ｖｓで表してある。 (Embodiment 1)
The infrared sensor A of the present embodiment is an infrared image sensor. As shown in FIGS. 1 and 2, a pixel 2 having a thermal infrared detector 3 and a MOS transistor 4 serving as a pixel selection switching element is a base substrate 1. Are arranged in an array (here, a two-dimensional array) on one surface side. Here, the base substrate 1 is formed using a silicon substrate 1a. In the present embodiment, m × n (4 × 4 in the illustrated example) pixels 2 are formed on the one surface side of one base substrate 1, but the number and arrangement of the pixels 2 are particularly limited. It is not limited. In FIG. 2B, an equivalent circuit of the thermocouple type temperature sensing unit 30 in the thermal type infrared detection unit 3 is represented by a voltage source Vs corresponding to the thermoelectromotive force of the thermocouple type temperature sensing unit 30. It is.

また、本実施形態の赤外線センサＡは、各列の複数の熱型赤外線検出部３の感温部３０の一端が上述のＭＯＳトランジスタ４を介して各列ごとに共通接続された複数の垂直読み出し線７と、各行の熱型赤外線検出部３の感温部３０に対応するＭＯＳトランジスタ４のゲート電極４６が各行ごとに共通接続された複数の水平信号線６と、各列のＭＯＳトランジスタ４のｐ^＋形ウェル領域４１が各列ごとに共通接続された複数のグラウンド線８と、各グラウンド線８が共通接続された共通グラウンド線９と、各列の複数個の熱型赤外線検出部３の感温部３０の他端が各列ごとに共通接続された複数の基準バイアス線５とを備えており、全ての熱型赤外線検出部３の感温部３０の出力を時系列的に読み出すことができるようになっている。要するに、本実施形態の赤外線センサＡは、ベース基板１の上記一表面側に熱型赤外線検出部３と当該熱型赤外線検出部３に並設され当該熱型赤外線検出部３の出力を読み出すためのＭＯＳトランジスタ４とを有する複数の画素２が形成されている。ここで、ＭＯＳトランジスタ４は、ゲート電極４６が水平信号線６に接続され、ソース電極４８が感温部３０を介して基準バイアス線５に接続され、各基準バイアス線５が共通基準バイアス線５ａに共通接続され、ドレイン電極４７が垂直読み出し線７に接続されており、各水平信号線６それぞれが各別の画素選択用パッドＶselに電気的に接続され、各垂直読み出し線７それぞれが各別の出力用パッドＶoutに電気的に接続され、共通グラウンド線９がグラウンド用パッドＧndに電気的に接続され、共通基準バイアス線５ａが基準バイアス用パッドＶrefと電気的に接続され、シリコン基板１ａが基板用パッドＶddに電気的に接続されている。 In addition, the infrared sensor A of the present embodiment has a plurality of vertical readouts in which one end of the temperature sensing unit 30 of each of the plurality of thermal infrared detectors 3 in each column is commonly connected to each column via the MOS transistor 4 described above. A plurality of horizontal signal lines 6 in which the line 7 and the gate electrode 46 of the MOS transistor 4 corresponding to the temperature sensing unit 30 of the thermal infrared detector 3 in each row are connected in common to each row, and the MOS transistors 4 in each column A plurality of ground lines 8 in which p ^{+ -type} well regions 41 are commonly connected for each column, a common ground line 9 in which each ground line 8 is commonly connected, and a plurality of thermal infrared detectors 3 in each column. The other end of the temperature sensing unit 30 is provided with a plurality of reference bias lines 5 commonly connected to each column, and the outputs of the temperature sensing units 30 of all the thermal infrared detection units 3 are read in time series. Can be done. In short, the infrared sensor A of the present embodiment is arranged in parallel with the thermal infrared detector 3 and the thermal infrared detector 3 on the one surface side of the base substrate 1 to read the output of the thermal infrared detector 3. A plurality of pixels 2 having the MOS transistors 4 are formed. Here, in the MOS transistor 4, the gate electrode 46 is connected to the horizontal signal line 6, the source electrode 48 is connected to the reference bias line 5 via the temperature sensing unit 30, and each reference bias line 5 is connected to the common reference bias line 5a. Are connected in common, the drain electrode 47 is connected to the vertical readout line 7, each horizontal signal line 6 is electrically connected to each pixel selection pad Vsel, and each vertical readout line 7 is individually connected to each other. Are electrically connected to the output pad Vout, the common ground line 9 is electrically connected to the ground pad Gnd, the common reference bias line 5a is electrically connected to the reference bias pad Vref, and the silicon substrate 1a is electrically connected. It is electrically connected to the substrate pad Vdd.

しかして、ＭＯＳトランジスタ４が順次オン状態になるように各画素選択用パッドＶselの電位を制御することで各画素２の出力電圧を順次読み出すことができる。例えば、基準バイアス用パッドＶrefの電位を１．６５、グラウンド用パッドＧndの電位を０Ｖ、基板用パッドＶddの電位を５Ｖとしておき、画素選択用パッドＶselの電位を５Ｖとすれば、ＭＯＳトランジスタ４がオンとなり、出力用パッドＶoutから画素２の出力電圧（１．６５Ｖ＋感温部３０の出力電圧）が読み出され、画素選択用パッドＶselの電位を０Ｖとすれば、ＭＯＳトランジスタ４がオフとなり、出力用パッドＶoutから画素２の出力電圧は読み出されない。したがって、図３に示すように、赤外線センサＡと、当該赤外線センサＡの出力信号である出力電圧を信号処理する信号処理ＩＣチップＢと、赤外線センサＡおよび信号処理ＩＣチップＢが実装されたパッケージＣとを備えた赤外線センサモジュールを構成する場合、信号処理ＩＣチップＢには、図４に示すように、赤外線センサＡの複数（図示例では、４つ）の出力用パッドＶoutそれぞれがボンディングワイヤからなる配線８０を介して各別に電気的に接続される複数（図示例では、４つ）の入力用パッドＶin、入力用パッドＶinの出力電圧を増幅する増幅回路ＡＭＰ、複数の入力用パッドＶinの出力電圧を択一的に増幅回路ＡＭＰに入力するマルチプレクサＭＵＸなどを設ければ、赤外線画像を得ることができる。なお、上述のパッケージＣは、一面開口した矩形箱状に形成されており、内底面に赤外線センサＡおよび信号処理ＩＣチップＢが搭載され、赤外線センサＡにおける熱型赤外線検出部３の後述の赤外線吸収部３３へ赤外線を収束するレンズを備えたパッケージ蓋（図示せず）が覆着されている。 Thus, the output voltage of each pixel 2 can be read sequentially by controlling the potential of each pixel selection pad Vsel so that the MOS transistors 4 are sequentially turned on. For example, if the potential of the reference bias pad Vref is 1.65, the potential of the ground pad Gnd is 0 V, the potential of the substrate pad Vdd is 5 V, and the potential of the pixel selection pad Vsel is 5 V, the MOS transistor 4 Is turned on, the output voltage of the pixel 2 (1.65 V + the output voltage of the temperature sensing unit 30) is read from the output pad Vout, and if the potential of the pixel selection pad Vsel is set to 0 V, the MOS transistor 4 is turned off. The output voltage of the pixel 2 is not read from the output pad Vout. Therefore, as shown in FIG. 3, an infrared sensor A, a signal processing IC chip B that performs signal processing of an output voltage that is an output signal of the infrared sensor A, and a package in which the infrared sensor A and the signal processing IC chip B are mounted. 4, the signal processing IC chip B includes a plurality of output pads Vout (four in the illustrated example) of the infrared sensor A, as shown in FIG. A plurality of (four in the illustrated example) input pads Vin, an amplifier circuit AMP that amplifies the output voltage of the input pads Vin, and a plurality of input pads Vin. An infrared image can be obtained by providing a multiplexer MUX or the like that selectively inputs the output voltage of the output to the amplifier circuit AMP. The above-mentioned package C is formed in a rectangular box shape that is open on one side, and an infrared sensor A and a signal processing IC chip B are mounted on the inner bottom surface. A package lid (not shown) provided with a lens for converging infrared rays to the absorber 33 is covered.

ところで、上述の赤外線センサモジュールでは、赤外線センサＡのベース基板１は、外周形状が矩形状であり、感温部３０から出力される出力信号を取り出す全ての出力用パッドＶoutがベース基板１の外周縁の一辺に沿って並設され、信号処理ＩＣチップＢは、外周形状が矩形状であり、赤外線センサＡの出力用パッドＶoutに電気的に接続される全ての入力用パッドＶinが信号処理ＩＣチップＢの外周縁の一辺に沿って並設されており、ベース基板１と信号処理ＩＣチップＢとの上記一辺同士が他の辺同士に比べて近くなるように赤外線センサＡおよび信号処理ＩＣチップＢが配置されているので、赤外線センサＡの出力用パッドＶoutと信号処理ＩＣチップＢの入力用パッドＶinとを接続する配線８０を短くでき、外来ノイズの影響を低減できるから、耐ノイズ性が向上する。 By the way, in the above-described infrared sensor module, the base substrate 1 of the infrared sensor A has a rectangular outer peripheral shape, and all output pads Vout for taking out output signals output from the temperature sensing unit 30 are outside the base substrate 1. The signal processing IC chip B is arranged in parallel along one side of the periphery, and the outer peripheral shape of the signal processing IC chip B is rectangular, and all the input pads Vin electrically connected to the output pads Vout of the infrared sensor A are signal processing ICs. The infrared sensor A and the signal processing IC chip are arranged side by side along one side of the outer periphery of the chip B so that the one side of the base substrate 1 and the signal processing IC chip B is closer to each other than the other sides. Since B is arranged, the wiring 80 connecting the output pad Vout of the infrared sensor A and the input pad Vin of the signal processing IC chip B can be shortened, and the influence of external noise can be reduced. Therefore, noise resistance is improved.

以下、熱型赤外線検出部３およびＭＯＳトランジスタ４それぞれの構造について説明する。なお、本実施形態では、上述のシリコン基板１ａとして、導電形がｎ形で上記一表面が（１００）面の単結晶シリコン基板を用いている。 Hereinafter, the structures of the thermal infrared detector 3 and the MOS transistor 4 will be described. In the present embodiment, as the silicon substrate 1a, a single crystal silicon substrate having an n-type conductivity and the (100) plane of the one surface is used.

熱型赤外線検出部３は、シリコン基板１ａの上記一表面側の各画素２それぞれにおける熱型赤外線検出部３の形成用領域Ａ１に形成されており、ＭＯＳトランジスタ４は、シリコン基板１ａの上記一表面側の各画素２それぞれにおけるＭＯＳトランジスタ４の形成用領域Ａ２に形成されている。 The thermal infrared detector 3 is formed in the formation area A1 of the thermal infrared detector 3 in each pixel 2 on the one surface side of the silicon substrate 1a, and the MOS transistor 4 is connected to the one of the silicon substrate 1a. It is formed in the formation region A2 of the MOS transistor 4 in each pixel 2 on the surface side.

熱型赤外線検出部３は、シリコン基板１ａを基礎とするベース基板１の上記一表面側においてベース基板１と空間的に分離して形成され赤外線を吸収する赤外線吸収部３３を有する薄膜構造部３ａと、赤外線吸収部３３とベース基板１とに跨って形成されたｐ形ポリシリコン層３５、ｎ形ポリシリコン層３４、および赤外線吸収部３３の赤外線入射面側（図１（ｂ）の上面側）でｐ形ポリシリコン層３５とｎ形ポリシリコン層３４とを電気的に接合した接続部３６で構成される熱電対を有し赤外線吸収部３３とベース基板１との温度差を検出する熱電対型の感温部３０とを備え、赤外線吸収部３３の赤外線入射面側に、ｐ形ポリシリコン層３５およびｎ形ポリシリコン層３４の形成時に赤外線吸収部３３を保護し赤外線吸収部３３の反りを抑制する補償ポリシリコン層３９ａ，３９ｂが形成されている。 The thermal infrared detecting section 3 is a thin film structure section 3a having an infrared absorbing section 33 which is formed spatially separated from the base substrate 1 on the one surface side of the base substrate 1 based on the silicon substrate 1a and absorbs infrared rays. And the p-type polysilicon layer 35, the n-type polysilicon layer 34, and the infrared incident surface side of the infrared absorbing portion 33 (the upper surface side of FIG. 1B) formed across the infrared absorbing portion 33 and the base substrate 1. ) To detect a temperature difference between the infrared absorbing portion 33 and the base substrate 1, which has a thermocouple including a connection portion 36 in which the p-type polysilicon layer 35 and the n-type polysilicon layer 34 are electrically joined. A pair of temperature sensitive parts 30, and the infrared absorbing part 33 is protected when the p-type polysilicon layer 35 and the n-type polysilicon layer 34 are formed on the infrared incident surface side of the infrared absorbing part 33. Suppress warping Compensation polysilicon layer 39a, 39b are formed to be.

ここで、図１（ａ）における右側の補償ポリシリコン層３９ａは、ｐ形ポリシリコン層３５と同じｐ形不純物（例えば、ボロンなど）を同じ濃度（例えば、１０^１８〜１０^２０ｃｍ^−３）で含んでおり、ｐ形ポリシリコン層３５に連続一体に形成されている。また、図１（ａ）における左側の補償ポリシリコン層３９ｂは、ｎ形ポリシリコン層３４と同じｎ形不純物（例えば、リンなど）を同じ濃度（例えば、１０^１８〜１０^２０ｃｍ^−３）で含んでおり、ｎ形ポリシリコン層３４に連続一体に形成されている。以下では、導電形がｐ形の補償ポリシリコン層３９ａをｐ形補償ポリシリコン層と称し、導電形がｎ形の補償ポリシリコン層３９ｂをｎ形補償ポリシリコン層と称することもある。本実施形態では、各補償ポリシリコン層３９ａ，３９ｂの不純物濃度が１０^１８〜１０^２０ｃｍ^−３であり、ｐ形ポリシリコン層３５に連続一体に形成されたｐ形補償ポリシリコン層３９ａと、ｎ形ポリシリコン層３４に連続一体に形成されたｎ形補償ポリシリコン層３９ｂとを有しているので、熱電対の抵抗値を低減でき、Ｓ／Ｎ比の向上を図れる。 Here, the compensation polysilicon layer 39a on the right side in FIG. 1A has the same concentration (for example, 10 ¹⁸ to 10 ²⁰ cm ⁻³ ) of the same p-type impurity (for example, boron) as the p-type polysilicon layer 35. And is formed integrally with the p-type polysilicon layer 35 continuously. In addition, the left side compensation polysilicon layer 39b in FIG. 1A has the same n-type impurity (for example, phosphorus) as the n-type polysilicon layer 34 at the same concentration (for example, 10 ¹⁸ to 10 ²⁰ cm ⁻³ ). The n-type polysilicon layer 34 is continuously and integrally formed. Hereinafter, the p-type compensation polysilicon layer 39a having the conductivity type may be referred to as a p-type compensation polysilicon layer, and the n-type compensation polysilicon layer 39b having the conductivity type may be referred to as an n-type compensation polysilicon layer. In this embodiment, each of the compensation polysilicon layers 39a and 39b has an impurity concentration of 10 ¹⁸ to 10 ²⁰ cm ⁻³ , and a p-type compensation polysilicon layer 39a formed integrally with the p-type polysilicon layer 35, Since it has the n-type compensating polysilicon layer 39b formed integrally with the n-type polysilicon layer 34, the resistance value of the thermocouple can be reduced and the S / N ratio can be improved.

ところで、本実施形態では、ｐ形ポリシリコン層３５、ｎ形ポリシリコン層３４および各補償ポリシリコン層３９ａ，３９ｂの屈折率をｎ、これら各ポリシリコン層３５，３４，３９ａ，３９ｂの吸収対象（赤外線センサＡの検出対象）の赤外線の中心波長をλとするとき、ｐ形ポリシリコン層３５、ｎ形ポリシリコン層３４および各補償ポリシリコン層３９ａ，３９ｂそれぞれの厚さｔ１をλ／４ｎに設定するようにしているので、検出対象の波長（例えば、８〜１２μｍ）の赤外線の吸収効率を高めることができ、高感度化を図れる。例えば、ｎ＝３．６、λ＝１０μｍの場合には、ｔ１≒０．６９μｍとすればよい。 By the way, in this embodiment, the refractive index of the p-type polysilicon layer 35, the n-type polysilicon layer 34, and the compensation polysilicon layers 39a and 39b is n, and the absorption targets of these polysilicon layers 35, 34, 39a, and 39b. When the center wavelength of infrared rays of (infrared sensor A detection target) is λ, the thickness t1 of each of the p-type polysilicon layer 35, the n-type polysilicon layer 34, and each of the compensation polysilicon layers 39a and 39b is λ / 4n. Therefore, it is possible to increase the absorption efficiency of infrared light having a wavelength to be detected (for example, 8 to 12 μm), and to achieve high sensitivity. For example, when n = 3.6 and λ = 10 μm, t1≈0.69 μm may be set.

また、本実施形態では、各補償ポリシリコン層３９ａ，３９ｂの不純物濃度が１０^１８〜１０^２０ｃｍ^−３であり、ｐ形ポリシリコン層３５、ｎ形ポリシリコン層３４それぞれが、ｐ形補償ポリシリコン層３９ａ、ｎ形補償ポリシリコン層３９ｂそれぞれと同じ不純物を同じ濃度で含んでおり、ｐ形ポリシリコン層３５およびｎ形ポリシリコン層３４それぞれの不純物濃度が１０^１８〜１０^２０ｃｍ^−３であるので、上記特許文献２に記載されているように赤外線の吸収率を高くしつつ赤外線の反射を抑制することができて、感温部３０の出力のＳ／Ｎ比を高めることができ、また、ｐ形補償ポリシリコン層３９ａをｐ形ポリシリコン層３５と同一工程で形成でき、ｎ形補償ポリシリコン層３９ｂをｎ形ポリシリコン層３４と同一工程で形成できるから、低コスト化を図れる。なお、ｐ形ポリシリコン層３５とｎ形ポリシリコン層３４との少なくとも一方の不純物濃度を１０^１８〜１０^２０ｃｍ^−３とすれば、感温部３０の出力のＳ／Ｎ比を高めることができ、両方の不純物濃度を１０^１８〜１０^２０ｃｍ^−３とすれば、感温部３０の出力のＳ／Ｎ比をより高めることができる。また、少なくとも、ｐ形補償ポリシリコン層３９ａとｐ形ポリシリコン層３５との不純物および不純物濃度を同じにするか、ｎ形補償ポリシリコン層３９ｂとｎ形ポリシリコン層３４との不純物および不純物濃度を同じにすれば、低コスト化を図れる。 Further, in the present embodiment, the impurity concentration of each of the compensation polysilicon layers 39a and 39b is 10 ¹⁸ to 10 ²⁰ cm ⁻³ , and the p-type polysilicon layer 35 and the n-type polysilicon layer 34 are respectively made of p-type compensation poly. The silicon layer 39a and the n-type compensation polysilicon layer 39b contain the same impurities at the same concentration, and the impurity concentrations of the p-type polysilicon layer 35 and the n-type polysilicon layer 34 are 10 ¹⁸ to 10 ²⁰ cm ⁻³ , respectively. Therefore, as described in the above-mentioned Patent Document 2, it is possible to suppress the reflection of infrared rays while increasing the infrared absorption rate, and to increase the S / N ratio of the output of the temperature sensing unit 30, Further, the p-type compensating polysilicon layer 39a can be formed in the same process as the p-type polysilicon layer 35, and the n-type compensating polysilicon layer 39b is formed in the same process as the n-type polysilicon layer 34. Therefore, the cost can be reduced. If the impurity concentration of at least one of the p-type polysilicon layer 35 and the n-type polysilicon layer 34 is 10 ¹⁸ to 10 ²⁰ cm ⁻³ , the S / N ratio of the output of the temperature sensing unit 30 can be increased. If both impurity concentrations are 10 ¹⁸ to 10 ²⁰ cm ⁻³ , the S / N ratio of the output of the temperature sensing unit 30 can be further increased. Further, at least the impurity and impurity concentration of the p-type compensation polysilicon layer 39a and the p-type polysilicon layer 35 are made the same, or the impurity and impurity concentration of the n-type compensation polysilicon layer 39b and the n-type polysilicon layer 34 are the same. If the same is set, the cost can be reduced.

上述の薄膜構造部３ａは、ベース基板１と赤外線吸収部３３とを連結するブリッジ部３ｂを有し、当該ブリッジ部３ｂは、赤外線吸収部３３に対して２箇所で連結される一方で、ベース基板１に対して一箇所で連結されている。しかして、本実施形態では、ブリッジ部３ｂがベース基板１に対して一箇所で連結されていることにより、ベース基板１が外部からの応力や熱応力などで変形した場合であっても薄膜構造部３ａが変形するのを抑制することができて感度の変化を抑制できるので、高精度化を図れる。ここで、ブリッジ部３ｂは、平面視コ字状であって両脚片の先端部が赤外線吸収部３３に連結され赤外線吸収部３３の外周縁に沿って配置された第１の連結片３ｂ_１と、当該第１の連結片３ｂ_１の中央片の中央部から赤外線吸収部３３側とは反対側へ延長されベース基板１に連結された第２の連結片３ｂ_２とを有している。また、ベース基板１のうち平面視において薄膜構造部３ａを囲む部位は矩形枠状の形状となっている。なお、ブリッジ部３ｂは、赤外線吸収部３３およびベース基板１それぞれとの連結部位以外の部分が２つのスリット１３により赤外線吸収部３３およびベース基板１と空間的に分離されている。ここで、各スリット１３の幅は、例えば、０．２μｍ〜５μｍ程度の範囲で適宜設定すればよい。また、本実施形態の赤外線センサＡは、シリコン基板１ａにおける各熱型赤外線検出部３それぞれに対応する部位ごとに熱絶縁用の空洞１１が形成されている。 The thin film structure portion 3a described above has a bridge portion 3b that connects the base substrate 1 and the infrared absorption portion 33. The bridge portion 3b is connected to the infrared absorption portion 33 at two locations, while the base portion 1b. It is connected to the substrate 1 at one place. Thus, in the present embodiment, since the bridge portion 3b is connected to the base substrate 1 at a single location, even if the base substrate 1 is deformed by external stress or thermal stress, the thin film structure Since the deformation of the portion 3a can be suppressed and the change in sensitivity can be suppressed, high accuracy can be achieved. Here, the bridge portion 3b is U-shaped in a plan view, and the front end portions of both leg pieces are connected to the infrared absorbing portion 33, and the first connecting piece 3b ₁ is disposed along the outer peripheral edge of the infrared absorbing portion 33. The first connecting piece 3b ₁ has a _second connecting piece 3b ₂ which is extended from the center of the central piece of the first connecting piece 3b _{1 to} the side opposite to the infrared absorbing portion 33 side and connected to the base substrate 1. Moreover, the site | part surrounding the thin film structure part 3a in planar view among the base substrates 1 has a rectangular frame shape. Note that the bridge portion 3 b is spatially separated from the infrared absorbing portion 33 and the base substrate 1 by two slits 13 except for the connecting portion between the infrared absorbing portion 33 and the base substrate 1. Here, the width of each slit 13 may be appropriately set within a range of about 0.2 μm to 5 μm, for example. In addition, in the infrared sensor A of the present embodiment, a thermal insulation cavity 11 is formed for each part corresponding to each thermal infrared detector 3 in the silicon substrate 1a.

上述の薄膜構造部３ａは、シリコン基板１ａの上記一表面側に形成されたシリコン酸化膜１ｂと、当該シリコン酸化膜１ｂ上に形成されたシリコン窒化膜３２と、当該シリコン窒化膜３２上に形成された熱電対型の感温部３０と、シリコン窒化膜３２の表面側で感温部３０を覆うように形成されたＢＰＳＧ膜からなる層間絶縁膜５０と、層間絶縁膜５０上に形成されたＰＳＧ膜と当該ＰＳＧ膜上に形成されたＮＳＧ膜との積層膜からなるパッシベーション膜６０との積層構造部をパターニングすることにより形成されている。なお、本実施形態では、シリコン窒化膜３２のうち薄膜構造部３ａのブリッジ部３ｂ以外の部位が上述の赤外線吸収部３３を構成し、シリコン基板１ａとシリコン酸化膜１ｂとシリコン窒化膜３２と層間絶縁膜５０とパッシベーション膜６０とでベース基板１を構成している。また、本実施形態では、層間絶縁膜５０とパッシベーション膜６０との積層膜が、熱型赤外線検出部３の形成用領域Ａ１とＭＯＳトランジスタ４の形成用領域Ａ２とに跨って形成されているが、熱型赤外線検出部３の形成用領域Ａ１に形成された部分が赤外線吸収膜７０を兼ねている。ここで、赤外線吸収膜７０の屈折率をｎ、赤外線吸収膜７０の吸収対象（赤外線センサＡの検出対象）の赤外線の中心波長をλとするとき、赤外線吸収膜７０の厚さｔ２をλ／４ｎに設定するようにしているので、検出対象の波長（例えば、８〜１２μｍ）の赤外線の吸収効率を高めることができ、高感度化を図れる。例えば、ｎ＝１．４、λ＝１０μｍの場合には、ｔ２≒１．８μｍとすればよい。なお、本実施形態では、層間絶縁膜５０の膜厚を０．８μｍ（８０００Å）、パッシベーション膜６０の膜厚を１μｍ（ＰＳＧ膜の膜厚を５０００Å、ＮＳＧ膜の膜厚を５０００Å）としてある。 The thin film structure 3a is formed on the silicon oxide film 1b formed on the one surface side of the silicon substrate 1a, the silicon nitride film 32 formed on the silicon oxide film 1b, and the silicon nitride film 32. The thermocouple-type temperature sensing part 30 formed, the interlayer insulating film 50 made of a BPSG film formed so as to cover the temperature sensing part 30 on the surface side of the silicon nitride film 32, and the interlayer insulating film 50 are formed. It is formed by patterning a laminated structure part of a passivation film 60 made of a laminated film of a PSG film and an NSG film formed on the PSG film. In the present embodiment, the portion of the silicon nitride film 32 other than the bridge portion 3b of the thin film structure portion 3a constitutes the infrared absorbing portion 33 described above, and the silicon substrate 1a, the silicon oxide film 1b, the silicon nitride film 32, and the interlayer The insulating film 50 and the passivation film 60 constitute the base substrate 1. In the present embodiment, the laminated film of the interlayer insulating film 50 and the passivation film 60 is formed across the formation area A1 of the thermal infrared detector 3 and the formation area A2 of the MOS transistor 4. The portion formed in the formation region A1 of the thermal infrared detector 3 also serves as the infrared absorption film 70. Here, when the refractive index of the infrared absorbing film 70 is n and the center wavelength of infrared rays of the absorption target of the infrared absorbing film 70 (detection target of the infrared sensor A) is λ, the thickness t2 of the infrared absorbing film 70 is λ / Since it is set to 4n, the absorption efficiency of infrared rays with a wavelength to be detected (for example, 8 to 12 μm) can be increased, and high sensitivity can be achieved. For example, when n = 1.4 and λ = 10 μm, t2≈1.8 μm may be set. In the present embodiment, the thickness of the interlayer insulating film 50 is 0.8 μm (8000 mm), the thickness of the passivation film 60 is 1 μm (PSG film thickness is 5000 mm, and NSG film thickness is 5000 mm).

熱電対型の感温部３０は、上述のシリコン窒化膜３２上に形成されたｎ形ポリシリコン層３４とｐ形ポリシリコン層３５とを有している。ここで、ｎ形ポリシリコン層３４およびｐ形ポリシリコン層３５は、赤外線吸収部３３とブリッジ部３ｂとベース基板１とに跨って形成されている。また、感温部３０は、赤外線吸収部３３の中央部の表面側でｎ形ポリシリコン層３４の一端部とｐ形ポリシリコン層３５の一端部とを電気的に接合した金属材料（例えば、Ａｌ−Ｓｉなど）からなる接続部３６を備えており、ｎ形ポリシリコン層３４とｐ形ポリシリコン層３５と接続部３６とで熱電対を構成している。また、感温部３０は、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５それぞれの他端部上に電極３８ａ，３８ｂが形成されている。 The thermocouple-type temperature sensing unit 30 has an n-type polysilicon layer 34 and a p-type polysilicon layer 35 formed on the silicon nitride film 32 described above. Here, the n-type polysilicon layer 34 and the p-type polysilicon layer 35 are formed across the infrared absorption portion 33, the bridge portion 3 b, and the base substrate 1. In addition, the temperature sensing unit 30 is a metal material (for example, an electrical connection between one end of the n-type polysilicon layer 34 and one end of the p-type polysilicon layer 35 on the surface side of the central portion of the infrared absorption unit 33) The n-type polysilicon layer 34, the p-type polysilicon layer 35, and the connection part 36 constitute a thermocouple. Further, in the temperature sensing unit 30, electrodes 38a and 38b are formed on the other end portions of the n-type polysilicon layer 34 and the p-type polysilicon layer 35, respectively.

ここで、感温部３０の接続部３６と２つの電極３８ａ，３８ｂとは、ベース基板１の上記一表面側において上述の層間絶縁膜５０により絶縁分離されている。すなわち、接続部３６は、層間絶縁膜５０に形成したコンタクトホール５０ａ_１，５０ａ_２を通して両ポリシリコン層３４，３５の上記各一端部と電気的に接続され、一方の電極３８ａは、層間絶縁膜５０に形成されたコンタクトホール５０ｂを通してｎ形ポリシリコン層３４の上記他端部と電気的に接続され、他方の電極３８ｂは、層間絶縁膜５０に形成されたコンタクトホール５０ｃを通してｐ形ポリシリコン層３５の上記他端部と電気的に接続されている。 Here, the connection part 36 of the temperature sensing part 30 and the two electrodes 38 a and 38 b are insulated and separated by the interlayer insulating film 50 on the one surface side of the base substrate 1. That is, the connecting portion 36 is electrically connected to the one end portions of the polysilicon layers 34 and 35 through contact holes 50a ₁ and 50a ₂ formed in the interlayer insulating film 50, and one electrode 38a is connected to the interlayer insulating film. The other end of the n-type polysilicon layer 34 is electrically connected through the contact hole 50b formed in the contact hole 50b, and the other electrode 38b is connected to the p-type polysilicon layer through the contact hole 50c formed in the interlayer insulating film 50. 35 is electrically connected to the other end portion.

また、ＭＯＳトランジスタ４は、上述のように、シリコン基板１ａの上記一表面側における各画素２それぞれにおけるＭＯＳトランジスタ４の形成用領域Ａ２に形成されている。ここで、ＭＯＳトランジスタ４は、シリコン基板１ａの上記一表面側にｐ^＋形ウェル領域４１が形成され、ｐ^＋形ウェル領域４１内に、ｎ^＋形ドレイン領域４３とｎ^＋形ソース領域４４とが離間して形成されている。また、ｐ^＋形ウェル領域４１内には、ｎ^＋形ドレイン領域４３とｎ^＋形ソース領域４４とを囲むｐ^＋＋形チャネルストッパ領域４２が形成されている。また、ｐ^＋形ウェル領域４１においてｎ^＋形ドレイン領域４３とｎ^＋形ソース領域４４との間に位置する部位の上には、シリコン酸化膜（熱酸化膜）からなるゲート絶縁膜４５を介してｎ形ポリシリコン層からなるゲート電極４６が形成されている。また、ｎ^＋形ドレイン領域４３上には金属材料（例えば、Ａｌ−Ｓｉなど）からなるドレイン電極４７が形成され、ｎ^＋形ソース領域４４上には金属材料（例えば、Ａｌ−Ｓｉなど）からなるソース電極４８が形成されている。ここで、ゲート電極４６、ドレイン電極４７およびソース電極４８は、上述の層間絶縁膜５０により絶縁分離されている。すなわち、ドレイン電極４７は、層間絶縁膜５０に形成したコンタクトホール５０ｄを通してｎ^＋形ドレイン領域４３と電気的に接続され、ソース電極４８は、層間絶縁膜５０に形成したコンタクトホール５０ｅを通してｎ^＋形ソース領域４４と電気的に接続されている。 Further, as described above, the MOS transistor 4 is formed in the formation region A2 of the MOS transistor 4 in each of the pixels 2 on the one surface side of the silicon substrate 1a. Here, in the MOS transistor 4, a p ^{+ -type} well region 41 is formed on the one surface side of the silicon substrate 1 a, and an n ⁺ -type drain region 43 and an n ^{+ -type} source region 44 are formed in the p ^{+ -type} well region 41. Are formed apart from each other. Further, the ^{p +} -type well region 41, ^{p ++} type channel stopper region 42 which surrounds the ^{n +} -type drain region 43 and ^{the n +} -type source region 44 is formed. Further, on the site located between the n ⁺ -type drain region 43 and the n ⁺ -type source region 44 in the p ⁺ -type well region 41, a gate insulating film 45 made of silicon oxide film (thermal oxide film) A gate electrode 46 made of an n-type polysilicon layer is formed. A drain electrode 47 made of a metal material (for example, Al—Si) is formed on the n ⁺ -type drain region 43, and a metal material (for example, Al—Si) is formed on the n ^{+ -type} source region 44. A source electrode 48 is formed. Here, the gate electrode 46, the drain electrode 47, and the source electrode 48 are insulated and separated by the interlayer insulating film 50 described above. That is, the drain electrode 47 is electrically connected to the n ⁺ -type drain region 43 through the contact hole 50 d formed in the interlayer insulating film 50, and the source electrode 48 is connected to the n ^{+ -type} through the contact hole 50 e formed in the interlayer insulating film 50. It is electrically connected to the source region 44.

ところで、本実施形態の赤外線センサＡの各画素２では、ＭＯＳトランジスタ４のソース電極４８と感温部３０の上記他方の電極３８ｂとが電気的に接続され、感温部３０の上記一方の電極３８ａが基準バイアス線５に連続一体に形成された金属配線（例えば、Ａｌ−Ｓｉ配線）５９を介して基準バイアス線５と電気的に接続されている。また、本実施形態の赤外線センサＡの各画素２では、ＭＯＳトランジスタ４のドレイン電極４７が垂直読み出し線７と電気的に接続され、ゲート電極４６が当該ゲート電極４６と連続一体に形成されたｎ形ポリシリコン配線からなる水平信号線６と電気的に接続されている。また、各画素２では、ＭＯＳトランジスタ４のｐ^＋＋形チャネルストッパ領域４２上に金属材料（例えば、Ａｌ−Ｓｉなど）からなるグラウンド用電極４９が形成されており、当該グラウンド用電極４９が、当該ｐ^＋＋形チャネルストッパ領域４２をｎ^＋形ドレイン領域４３およびｎ^＋形ソース領域４４よりも低電位にバイアスして素子分離するための共通グラウンド線８と電気的に接続されている。なお、グラウンド用電極４９は、層間絶縁膜５０に形成したコンタクトホール５０ｆを通してｐ^＋＋形チャネルストッパ領域４２と電気的に接続されている。 By the way, in each pixel 2 of the infrared sensor A of the present embodiment, the source electrode 48 of the MOS transistor 4 and the other electrode 38b of the temperature sensing unit 30 are electrically connected, and the one electrode of the temperature sensing unit 30 is provided. Reference numeral 38 a is electrically connected to the reference bias line 5 via a metal wiring (for example, Al—Si wiring) 59 formed integrally with the reference bias line 5. Further, in each pixel 2 of the infrared sensor A of the present embodiment, the drain electrode 47 of the MOS transistor 4 is electrically connected to the vertical readout line 7, and the gate electrode 46 is formed continuously and integrally with the gate electrode 46. It is electrically connected to a horizontal signal line 6 made of a poly-silicon wiring. In each pixel 2, a ground electrode 49 made of a metal material (for example, Al—Si) is formed on the p ⁺⁺ -type channel stopper region 42 of the MOS transistor 4. The p ⁺⁺ ^-type channel stopper region 42 is electrically connected to the common ground line 8 for element isolation by biasing it to a lower potential than the n ⁺ -type drain region 43 and the n ^{+ -type} source region 44. The ground electrode 49 is electrically connected to the p ^{++ type} channel stopper region 42 through a contact hole 50f formed in the interlayer insulating film 50.

以下、本実施形態の赤外線センサＡの製造方法について図５および図６を参照しながら簡説明する。 Hereinafter, the manufacturing method of the infrared sensor A of the present embodiment will be briefly described with reference to FIGS.

まず、シリコン基板１ａの上記一表面側に第１の所定膜厚（例えば、３０００Å）の第１のシリコン酸化膜３１と第２の所定膜厚（例えば、９００Å）のシリコン窒化膜３２との積層膜からなる絶縁層を形成する絶縁層形成工程を行い、その後、フォトリソグラフィ技術およびエッチング技術を利用して当該絶縁層のうち熱型赤外線検出部３の形成用領域Ａ１に対応する部分の一部を残してＭＯＳトランジスタ４の形成用領域Ａ２に対応する部分をエッチング除去する絶縁層パターニング工程を行うことによって、図５（ａ）に示す構造を得る。ここにおいて、シリコン酸化膜３１は、シリコン基板１ａを所定温度（例えば、１１００℃）で熱酸化することにより形成し、シリコン窒化膜３２は、ＬＰＣＶＤ法により形成している。 First, a first silicon oxide film 31 having a first predetermined film thickness (for example, 3000 mm) and a silicon nitride film 32 having a second predetermined film thickness (for example, 900 mm) are stacked on the one surface side of the silicon substrate 1a. An insulating layer forming step of forming an insulating layer made of a film is performed, and then a part of the insulating layer corresponding to the formation region A1 of the thermal infrared detector 3 is utilized by using a photolithography technique and an etching technique. The structure shown in FIG. 5A is obtained by performing an insulating layer patterning process in which a portion corresponding to the formation region A2 of the MOS transistor 4 is removed by etching. Here, the silicon oxide film 31 is formed by thermally oxidizing the silicon substrate 1a at a predetermined temperature (for example, 1100 ° C.), and the silicon nitride film 32 is formed by LPCVD.

上述の絶縁層パターニング工程の後、シリコン基板１ａの上記一表面側にｐ^＋形ウェル領域４１を形成するウェル領域形成工程を行い、続いて、シリコン基板１の上記一表面側におけるｐ^＋形ウェル領域４１内にｐ^＋＋形チャネルストッパ領域４２を形成するチャネルストッパ領域形成工程を行い、その後、ｐ^＋形ウェル領域４１におけるｎ^＋形ドレイン領域４３およびｎ^＋形ソース領域４４それぞれの形成予定領域にｎ形不純物（例えば、リンなど）のイオン注入を行ってからドライブを行うことによりｎ^＋形ドレイン領域４３およびｎ^＋形ソース領域４４を形成するソース・ドレイン形成工程を行うことによって、図５（ｂ）に示す構造を得る。ここで、ウェル領域形成工程では、シリコン基板１の上記一表面側の露出部位を所定温度で熱酸化することにより第２のシリコン酸化膜（熱酸化膜）５１を選択的に形成し、その後、ｐ^＋形ウェル領域４１を形成するためのマスクを利用したフォトリソグラフィ技術およびエッチング技術を利用してシリコン酸化膜５１をパターニングし、続いて、ｐ形不純物（例えば、ボロンなど）のイオン注入を行ってから、ドライブインを行うことにより、ｐ^＋形ウェル領域４１を形成する。また、チャネルストッパ領域形成工程では、シリコン基板１ａの上記一表面側を所定温度で熱酸化することにより第３のシリコン酸化膜（熱酸化膜）５２を選択的に形成し、その後、ｐ^＋＋形チャネルストッパ領域４２を形成するためのマスクを利用したフォトリソグラフィ技術およびエッチング技術を利用してシリコン酸化膜５２をパターニングし、続いて、ｐ形不純物（例えば、ボロンなど）のイオン注入を行ってから、ドライブインを行うことにより、ｐ^＋＋形チャネルストッパ領域４２を形成する。なお、第１のシリコン酸化膜３１と第２のシリコン酸化膜５１と第３のシリコン酸化膜５２とでシリコン基板１ａの上記一表面側のシリコン酸化膜１ｂを構成している。 After the above-described insulating layer patterning step, a well region forming step for forming a p ^{+ -type} well region 41 on the one surface side of the silicon substrate 1a is performed, and subsequently, a p ^{+ -type} well on the one surface side of the silicon substrate 1 is performed. A channel stopper region forming step for forming a p ⁺⁺ ^-type channel stopper region 42 in the region 41 is performed, and then the n ⁺ -type drain region 43 and the n ^{+ -type} source region 44 in the p ^{+ -type} well region 41 are respectively formed in the planned formation regions. n-type impurities (e.g., phosphorus, etc.) by performing the source and drain formation step of forming a n ⁺ -type drain region 43 and the n ⁺ -type source region 44 by performing the drive from performing ion implantation, FIG. 5 ( The structure shown in b) is obtained. Here, in the well region forming step, the second silicon oxide film (thermal oxide film) 51 is selectively formed by thermally oxidizing the exposed portion on the one surface side of the silicon substrate 1 at a predetermined temperature. The silicon oxide film 51 is patterned using a photolithographic technique and an etching technique using a mask for forming the p ^{+ -type} well region 41, and then ion implantation of a p-type impurity (for example, boron) is performed. After that, the p ^{+ -type} well region 41 is formed by performing drive-in. Further, in the channel stopper region forming step, a third silicon oxide film (thermal oxide film) 52 is selectively formed by thermally oxidizing the one surface side of the silicon substrate 1a at a predetermined temperature, and thereafter, p ^{++ type} The silicon oxide film 52 is patterned by using a photolithography technique and an etching technique using a mask for forming the channel stopper region 42, and then ion implantation of a p-type impurity (for example, boron) is performed. The p ^{++ type} channel stopper region 42 is formed by performing drive-in. The first silicon oxide film 31, the second silicon oxide film 51, and the third silicon oxide film 52 constitute the silicon oxide film 1b on the one surface side of the silicon substrate 1a.

上述のソース・ドレイン形成工程の後、シリコン基板１ａの上記一表面側に熱酸化により所定膜厚（例えば、６００Å）のシリコン酸化膜（熱酸化膜）からなるゲート絶縁膜４５を形成するゲート絶縁膜形成工程を行い、続いて、シリコン基板１ａの上記一表面側の全面にゲート電極４６、水平信号線６（図１（ａ）参照）、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５および補償ポリシリコン層３９ａ，３９ｂの基礎となる所定膜厚（例えば、０．６９μｍ）のノンドープポリシリコン層をＬＰＣＶＤ法により形成するポリシリコン層形成工程を行い、その後、フォトリソグラフィ技術およびエッチング技術を利用して上記ノンドープポリシリコン層のうちゲート電極４６、水平信号線６、ｎ形ポリシリコン層３４、ｐ形ポリシリコン層３５および各補償ポリシリコン層３９ａ，３９ｂそれぞれに対応する部分が残るようにパターニングするポリシリコン層パターニング工程を行い、続いて、上記ノンドープポリシリコン層のうちｐ形ポリシリコン層３５およびｐ形補償ポリシリコン層３９ａに対応する部分にｐ形不純物（例えば、ボロンなど）のイオン注入を行ってからドライブを行うことによりｐ形ポリシリコン層３５およびｐ形補償ポリシリコン層３９ａを形成するｐ形ポリシリコン層形成工程を行い、その後、上記ノンドープポリシリコン層のうちｎ形ポリシリコン層３４、ｎ形補償ポリシリコン層３９ｂ、ゲート電極４６および水平信号線６に対応する部分にｎ形不純物（例えば、リンなど）のイオン注入を行ってからドライブを行うことによりｎ形ポリシリコン層３４、ｎ形補償ポリシリコン層３９ｂ、ゲート電極４６および水平信号線６を形成するｎ形ポリシリコン層形成工程を行うことによって、図５（ｃ）に示す構造を得る。なお、ｐ形ポリシリコン層形成工程とｎ形ポリシリコン層形成工程との順序は逆でもよい。 After the above-described source / drain formation step, gate insulation for forming a gate insulating film 45 made of a silicon oxide film (thermal oxide film) having a predetermined film thickness (for example, 600 mm) on the one surface side of the silicon substrate 1a by thermal oxidation. A film forming step is performed, and then, the gate electrode 46, the horizontal signal line 6 (see FIG. 1A), the n-type polysilicon layer 34, and the p-type polysilicon layer 35 are formed on the entire surface of the silicon substrate 1a on the one surface side. And a polysilicon layer forming step of forming a non-doped polysilicon layer having a predetermined film thickness (for example, 0.69 μm) serving as a basis of the compensation polysilicon layers 39a and 39b by LPCVD, and thereafter performing a photolithography technique and an etching technique. Among the non-doped polysilicon layers, the gate electrode 46, the horizontal signal line 6, the n-type polysilicon layer 34, the p-type polysilicon are used. Then, a polysilicon layer patterning process is performed so that portions corresponding to the layer 35 and the respective compensation polysilicon layers 39a and 39b remain, and then the p-type polysilicon layer 35 and the p-type compensation layer of the non-doped polysilicon layer are performed. A p-type polysilicon layer is formed by implanting p-type impurities (for example, boron) into a portion corresponding to the polysilicon layer 39a and then driving the p-type polysilicon layer 35 and the p-type compensating polysilicon layer 39a. A silicon layer forming step is performed, and then, n-type impurities (for example, n-type polysilicon layer 34, n-type compensating polysilicon layer 39b, gate electrode 46 and horizontal signal line 6 in the non-doped polysilicon layer are formed in the portion corresponding to the n-type polysilicon layer 34, N-type polysilicon by driving after ion implantation of phosphorus) The structure shown in FIG. 5C is obtained by performing an n-type polysilicon layer forming step for forming the layer 34, the n-type compensating polysilicon layer 39b, the gate electrode 46 and the horizontal signal line 6. The order of the p-type polysilicon layer forming step and the n-type polysilicon layer forming step may be reversed.

上述のｐ形ポリシリコン層形成工程およびｎ形ポリシリコン層形成工程が終了した後、シリコン基板１ａの上記一表面側に層間絶縁膜５０を形成する層間絶縁膜形成工程を行い、続いて、フォトリソグラフィ技術およびエッチング技術を利用して層間絶縁膜５０に上記各コンタクトホール５０ａ_１，５０ａ_２，５０ｂ，５０ｃ，５０ｄ，５０ｅ，５０ｆ（図１（ａ）参照）を形成するコンタクトホール形成工程を行うことによって、図５（ｄ）に示す構造を得る。ここで、層間絶縁膜形成工程では、シリコン基板１ａの上記一表面側に所定膜厚（例えば、８０００Å）のＢＰＳＧ膜をＣＶＤ法により堆積させてから、所定温度（例えば、８００℃）でリフローすることにより平坦化された層間絶縁膜５０を形成する。 After the p-type polysilicon layer forming step and the n-type polysilicon layer forming step are completed, an interlayer insulating film forming step for forming an interlayer insulating film 50 on the one surface side of the silicon substrate 1a is performed, A contact hole forming step for forming the contact holes 50a ₁ , 50a ₂ , 50b, 50c, 50d, 50e, and 50f (see FIG. 1A) in the interlayer insulating film 50 is performed using the lithography technique and the etching technique. As a result, the structure shown in FIG. Here, in the interlayer insulating film forming step, a BPSG film having a predetermined film thickness (for example, 8000 mm) is deposited on the one surface side of the silicon substrate 1a by the CVD method, and then reflowed at a predetermined temperature (for example, 800 ° C.). Thereby, the planarized interlayer insulating film 50 is formed.

上述のコンタクトホール形成工程の後、シリコン基板１ａの上記一表面側の全面に接続部３６、電極３８ａ，３８ｂ、ドレイン電極４７、ソース電極４８、基準バイアス線５、金属配線５９、垂直読み出し線７、グラウンド線８、共通グラウンド線９および各パッドＶout，Ｖsel，Ｖref，Ｖdd，Ｇndの基礎となる所定膜厚（例えば、２μｍ）の金属膜（例えば、Ａｌ−Ｓｉ膜）をスパッタ法などにより形成する金属膜形成工程を行い、続いて、フォトリソグラフィ技術およびエッチング技術を利用して金属膜をパターニングすることで接続部３６、電極３８ａ，３８ｂ、ドレイン電極４７、ソース電極４８、基準バイアス線５、垂直読み出し線７、グラウンド線８、共通グラウンド線９および各パッドＶout，Ｖsel，Ｖref，Ｖdd，Ｇndを形成する金属膜パターニング工程を行うことによって、図６（ａ）に示す構造を得る。なお、金属膜パターニング工程におけるエッチングはＲＩＥにより行っている。 After the contact hole forming step, the connection portion 36, electrodes 38a and 38b, drain electrode 47, source electrode 48, reference bias line 5, metal wiring 59, vertical read line 7 are formed on the entire surface of the silicon substrate 1a. Further, a metal film (for example, Al-Si film) having a predetermined film thickness (for example, 2 μm) serving as a basis for the ground line 8, the common ground line 9, and the pads Vout, Vsel, Vref, Vdd, and Gnd is formed by sputtering or the like. A metal film forming step, and then patterning the metal film using a photolithography technique and an etching technique to connect the connection portion 36, the electrodes 38a and 38b, the drain electrode 47, the source electrode 48, the reference bias line 5, Metal forming the vertical readout line 7, the ground line 8, the common ground line 9, and the pads Vout, Vsel, Vref, Vdd, and Gnd By performing the film patterning step, the structure shown in FIG. 6A is obtained. Etching in the metal film patterning step is performed by RIE.

上述の金属膜パターニング工程の後、シリコン基板１ａの上記一表面側（つまり、層間絶縁膜５０の表面側）に所定膜厚（例えば、５０００Å）のＰＳＧ膜と所定膜厚（例えば、５０００Å）のＮＳＧ膜との積層膜からなるパッシベーション膜６０をＣＶＤ法により形成するパッシベーション膜形成工程を行うことによって、図６（ｂ）に示す構造を得る。なお、パッシベーション膜６０は、ＰＳＧ膜とＮＳＧ膜との積層膜に限らず、例えば、シリコン窒化膜でもよい。 After the metal film patterning step, a PSG film having a predetermined thickness (for example, 5000 mm) and a predetermined film thickness (for example, 5000 mm) are formed on the one surface side of the silicon substrate 1a (that is, the surface side of the interlayer insulating film 50). By performing a passivation film forming step of forming a passivation film 60 made of a laminated film with an NSG film by a CVD method, the structure shown in FIG. 6B is obtained. Note that the passivation film 60 is not limited to a stacked film of a PSG film and an NSG film, and may be a silicon nitride film, for example.

上述のパッシベーション膜形成工程の後、シリコン酸化膜３１とシリコン窒化膜３２との積層膜からなる熱絶縁層と、当該熱絶縁層上に形成された感温部３０と、熱絶縁層の表面側で感温部３０を覆うように形成された層間絶縁膜５０と、層間絶縁膜５０上に形成されたパッシベーション膜６０との積層構造部をパターニングすることにより上述の薄膜構造部３ａを形成する積層構造部パターニング工程を行うことによって、図６（ｃ）に示す構造を得る。なお、積層構造部パターニング工程では、積層構造部の厚み方向に貫通し赤外線吸収部３３とベース基板１とを離間させる複数（本実施形態では、２つ）のスリット１３（図１（ａ）参照）を形成することで薄膜構造部３ａを形成している。 After the above-described passivation film forming step, a thermal insulating layer composed of a laminated film of the silicon oxide film 31 and the silicon nitride film 32, a temperature sensitive portion 30 formed on the thermal insulating layer, and a surface side of the thermal insulating layer The above-mentioned thin film structure portion 3a is formed by patterning the laminated structure portion of the interlayer insulating film 50 formed so as to cover the temperature sensitive portion 30 and the passivation film 60 formed on the interlayer insulating film 50. The structure shown in FIG. 6C is obtained by performing the structure patterning step. In the laminated structure portion patterning step, a plurality (two in this embodiment) of slits 13 (see FIG. 1A) that penetrate in the thickness direction of the laminated structure portion and separate the infrared absorbing portion 33 and the base substrate 1 are used. ) Is formed to form the thin film structure portion 3a.

上述の積層構造部パターニング工程の後、フォトリソグラフィ技術およびエッチング技術を利用して各パッドＶout，Ｖsel，Ｖref，Ｖdd，Ｇndを露出させる開口部（図示せず）を形成する開口部形成工程を行い、続いて、上述の各スリット１３をエッチング液導入孔としてエッチング液を導入してシリコン基板１ａを異方性エッチングすることによりシリコン基板１ａに空洞１１を形成する空洞形成工程を行うことによって、図６（ｄ）に示す構造の画素２が２次元アレイ状に配列された赤外線センサを得る。ここで、開口部形成工程におけるエッチングはＲＩＥにより行っている。また、空洞形成工程では、エッチング液として所定温度（例えば、８５℃）に加熱したＴＭＡＨ溶液を用いているが、エッチング液はＴＭＡＨ溶液に限らず、他のアルカリ系溶液（例えば、ＫＯＨ溶液など）を用いてもよい。なお、空洞形成工程が終了するまでの全工程はウェハレベルで行うので、空洞形成工程が終了した後、個々の赤外線センサに分離する分離工程を行えばよい。また、上述の説明から分かるように、ＭＯＳトランジスタ４の製造方法に関してみれば、周知の一般的なＭＯＳトランジスタの製造方法を採用しており、熱酸化による熱酸化膜の形成、フォトリソグラフィ技術およびエッチング技術による熱酸化膜のパターニング、不純物のイオン注入、ドライブイン（不純物の拡散）の基本工程を繰り返すことにより、ｐ^＋形ウェル領域４１、ｐ^＋＋形チャネルストッパ領域４２、ｎ^＋形ドレイン領域４３とｎ^＋形ソース領域４４を形成している。 After the above-described laminated structure patterning step, an opening forming step for forming openings (not shown) for exposing the pads Vout, Vsel, Vref, Vdd, and Gnd is performed using a photolithography technique and an etching technique. Subsequently, by performing the cavity forming step of forming the cavity 11 in the silicon substrate 1a by introducing the etching solution using the slits 13 as the etching solution introduction holes and anisotropically etching the silicon substrate 1a, the process shown in FIG. An infrared sensor in which the pixels 2 having the structure shown in 6 (d) are arranged in a two-dimensional array is obtained. Here, the etching in the opening forming step is performed by RIE. In the cavity forming step, a TMAH solution heated to a predetermined temperature (for example, 85 ° C.) is used as an etching solution. However, the etching solution is not limited to the TMAH solution, and other alkaline solutions (for example, a KOH solution). May be used. Since all processes until the cavity forming process is completed are performed at the wafer level, after the cavity forming process is completed, a separation process for separating into individual infrared sensors may be performed. Further, as can be seen from the above description, as for the manufacturing method of the MOS transistor 4, a well-known general MOS transistor manufacturing method is adopted, and a thermal oxide film is formed by thermal oxidation, a photolithography technique and etching. patterning the thermal oxide film by techniques, ion implantation of an impurity, by repeating the basic steps of the drive-in (diffusion of impurities), and p ⁺ -type well region 41, p ⁺⁺ type channel stopper region 42, n ⁺ form drain regions 43 An n ^{+ -type} source region 44 is formed.

以上説明した本実施形態の赤外線センサＡによれば、感温部３０が、赤外線吸収部３３とベース基板１とに跨って形成されたｐ形ポリシリコン層３５、ｎ形ポリシリコン層３４、および赤外線吸収部３３の赤外線入射面側でｐ形ポリシリコン層３５とｎ形ポリシリコン層３４とを電気的に接合した接続部３６で構成される熱電対を有し赤外線吸収部３３とベース基板１との温度差を検出する熱電対型の感温部なので、自己発熱による薄膜構造部３ａの反りが生じることがなく、また、赤外線吸収部３３の赤外線入射面側に、ｐ形ポリシリコン層３５およびｎ形ポリシリコン層３４の形成時に赤外線吸収部３３を保護し赤外線吸収部３３ｃの反りを抑制する補償ポリシリコン層３９ａ，３９ｂが形成されているので、ｐ形ポリシリコン層３５およびｎ形ポリシリコン層３４の形成時に赤外線吸収部３３がエッチングされて薄くなるのを抑制する（ここでは、上述のポリシリコン層パターニング工程でｐ形ポリシリコン層３５およびｎ形ポリシリコン層３４の基礎となるノンドープポリシリコン層をエッチングする際のオーバーエッチング時に赤外線吸収部３３がエッチングされて薄くなるのを抑制する）ことができるとともに薄膜構造部３ａの応力バランスの均一性を高めることができ、赤外線吸収部３３の薄膜化を図りながらも薄膜構造部３ａの反りを防止することが可能となり、感度の向上を図れる。ここで、補償ポリシリコン層３９ａ，３９ｂは、当該補償ポリシリコン層３９ａ，３９ｂと感温部３０とで赤外線吸収部３３の略全面を覆うように形成することが好ましい。ただし、ｐ形補償ポリシリコン層３９ａとｎ形補償ポリシリコン層３９ｂとは直接接しないように電気的に絶縁分離する必要があり、また、上述の空洞形成工程において用いるエッチング液（例えば、ＴＭＡＨ溶液など）によりエッチングされるのを防止するため、スリット１３の内側面に露出しないように平面視形状を設計する必要がある（平面視において赤外線吸収部３３の外周部を覆わないようにする必要がある）。 According to the infrared sensor A of the present embodiment described above, the temperature sensing unit 30 includes the p-type polysilicon layer 35, the n-type polysilicon layer 34, and the n-type polysilicon layer 34, which are formed across the infrared absorption unit 33 and the base substrate 1. The infrared absorption part 33 and the base substrate 1 have a thermocouple including a connection part 36 in which the p-type polysilicon layer 35 and the n-type polysilicon layer 34 are electrically joined to each other on the infrared incident surface side of the infrared absorption part 33. Therefore, the thin film structure 3a is not warped due to self-heating, and the p-type polysilicon layer 35 is formed on the infrared incident surface side of the infrared absorbing portion 33. Since the compensation polysilicon layers 39a and 39b that protect the infrared absorbing portion 33 and suppress the warpage of the infrared absorbing portion 33c are formed when the n-type polysilicon layer 34 is formed, the p-type polysilicon layer 35 In addition, the infrared absorbing portion 33 is prevented from being etched and thinned when the n-type polysilicon layer 34 is formed (here, the p-type polysilicon layer 35 and the n-type polysilicon layer 34 are not formed in the above-described polysilicon layer patterning step). The infrared absorbing portion 33 can be prevented from being etched and thinned during overetching when etching the underlying non-doped polysilicon layer) and the uniformity of the stress balance of the thin film structure portion 3a can be improved. While reducing the thickness of the infrared absorbing portion 33, it is possible to prevent the thin film structure portion 3a from warping, and the sensitivity can be improved. Here, it is preferable that the compensation polysilicon layers 39a and 39b are formed so that the compensation polysilicon layers 39a and 39b and the temperature sensing part 30 cover substantially the entire surface of the infrared absorption part 33. However, the p-type compensation polysilicon layer 39a and the n-type compensation polysilicon layer 39b must be electrically insulated and separated so as not to be in direct contact with each other, and an etching solution (for example, a TMAH solution used in the above-described cavity forming step). In order to prevent etching, it is necessary to design the shape in plan view so as not to be exposed on the inner surface of the slit 13 (in order to prevent the outer peripheral portion of the infrared absorbing portion 33 from being covered in plan view). is there).

また、本実施形態の赤外線センサＡでは、ｐ形ポリシリコン層３５とｎ形ポリシリコン層３４と補償ポリシリコン層３９ａ，３９ｂとが同一の厚さに設定されているので、薄膜構造部３ａの応力バランスの均一性が向上し、赤外線吸収部３３の反りを抑制することができる。また、本実施形態の赤外線センサＡでは、薄膜構造部３ａにおいてｐ形ポリシリコン層３５とｎ形ポリシリコン層３４と補償ポリシリコン層３９ａ，３９ｂとが同一平面上に形成されているので、薄膜構造部３ａの応力バランスの均一性が向上し、赤外線吸収部３３の反りを抑制することができる。 In the infrared sensor A of the present embodiment, the p-type polysilicon layer 35, the n-type polysilicon layer 34, and the compensation polysilicon layers 39a and 39b are set to have the same thickness. The uniformity of the stress balance is improved, and the warp of the infrared absorbing portion 33 can be suppressed. In the infrared sensor A of the present embodiment, the p-type polysilicon layer 35, the n-type polysilicon layer 34, and the compensation polysilicon layers 39a and 39b are formed on the same plane in the thin film structure portion 3a. The uniformity of the stress balance of the structure part 3a is improved, and the warp of the infrared absorption part 33 can be suppressed.

また、本実施形態の赤外線センサＡは、各画素２ごとに感温部３０の出力を読み出すためのＭＯＳトランジスタ４を有しているので、出力用パッドＶoutの数を少なくでき、小型化および低コスト化を図れる。また、本実施形態の赤外線センサＡでは、ＭＯＳトランジスタ４のゲート電極３６を構成するポリシリコン層であるｎ形ポリシリコン層の厚さがｎ形補償ポリシリコン層３９ｂと同じ厚さに設定されているので、ＭＯＳトランジスタ４のゲート電極３６とｎ形補償ポリシリコン層３９ｂとを同時に形成することが可能となり、製造工程数の削減による低コスト化を図れる。 In addition, since the infrared sensor A of the present embodiment includes the MOS transistor 4 for reading the output of the temperature sensing unit 30 for each pixel 2, the number of output pads Vout can be reduced, and the size and the size of the sensor can be reduced. Cost can be reduced. In the infrared sensor A of the present embodiment, the thickness of the n-type polysilicon layer that is the polysilicon layer constituting the gate electrode 36 of the MOS transistor 4 is set to the same thickness as that of the n-type compensation polysilicon layer 39b. Therefore, the gate electrode 36 of the MOS transistor 4 and the n-type compensation polysilicon layer 39b can be formed simultaneously, and the cost can be reduced by reducing the number of manufacturing steps.

（実施形態２）
本実施形態の赤外線センサＡの基本構成は実施形態１と略同じであって、図７に示すように、熱電対型の感温部３０が、ｎ形ポリシリコン層３４とｐ形ポリシリコン層３５と接続部３６とで構成される４つの熱電対を直列接続したサーモパイルにより構成されている点、各画素２に、実施形態１にて説明したＭＯＳトランジスタ４を設けていない点などが相違する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。 (Embodiment 2)
The basic configuration of the infrared sensor A of the present embodiment is substantially the same as that of the first embodiment. As shown in FIG. 7, the thermocouple type temperature sensing unit 30 includes an n-type polysilicon layer 34 and a p-type polysilicon layer. The difference is that it is constituted by a thermopile in which four thermocouples constituted by 35 and a connection part 36 are connected in series, and each pixel 2 is not provided with the MOS transistor 4 described in the first embodiment. . In addition, the same code | symbol is attached | subjected to the component similar to Embodiment 1, and description is abbreviate | omitted.

感温部３０は、ベース基板１の上記一表面側で互いに隣り合う熱電対のｐ形ポリシリコン層３４の他端部とｎ形ポリシリコン層３５の他端部とが金属材料（例えば、Ａｌ−Ｓｉなど）からなる接続部３７により接合され電気的に接続されている。 The temperature sensing unit 30 is composed of a metal material (for example, Al) with the other end of the p-type polysilicon layer 34 and the other end of the n-type polysilicon layer 35 of the thermocouple adjacent to each other on the one surface side of the base substrate 1. -Si and the like) are joined and electrically connected.

ここで、感温部３０を構成するサーモパイルは、ｎ形ポリシリコン層３４の上記一端部とｐ形ポリシリコン層３５の上記一端部と接続部３６とで赤外線吸収部３３側の温接点を構成し、ｐ形ポリシリコン層３４の上記他端部とｎ形ポリシリコン層３５の上記他端部と接続部３７とでベース基板１側の冷接点を構成している。 Here, the thermopile constituting the temperature sensing unit 30 constitutes a thermal contact on the infrared absorption unit 33 side by the one end of the n-type polysilicon layer 34, the one end of the p-type polysilicon layer 35 and the connection part 36. The other end of the p-type polysilicon layer 34, the other end of the n-type polysilicon layer 35, and the connecting portion 37 constitute a cold junction on the base substrate 1 side.

また、本実施形態の赤外線センサの製造方法は実施形態１と略同じであり、シリコン酸化膜３１とシリコン窒化膜３２との積層膜からなる熱絶縁層と、当該熱絶縁層上に形成された感温部３０と、熱絶縁層の表面側で感温部３０を覆うように形成された層間絶縁膜５０と、層間絶縁膜５０上に形成されたパッシベーション膜６０との積層構造部をパターニングすることにより上述の薄膜構造部３ａを形成する積層構造部パターニング工程において、シリコン基板１ａにおける空洞１１の形成予定領域の投影領域の四隅に、積層構造部の厚み方向に貫通する４つの矩形状のスリット１４を形成することで薄膜構造部３ａを形成し、空洞形成工程において、４つのスリット１４をエッチング液の導入孔として利用する。なお、本実施形態の赤外線センサＡは、上述のようにＭＯＳトランジスタ４を備えておらず、実施形態１にて説明した第１のシリコン酸化膜３１のみでシリコン酸化膜１ｂが構成されている。 Further, the manufacturing method of the infrared sensor of the present embodiment is substantially the same as that of the first embodiment, and is formed on the thermal insulation layer composed of the laminated film of the silicon oxide film 31 and the silicon nitride film 32, and the thermal insulation layer. The laminated structure portion of the temperature sensitive portion 30, the interlayer insulating film 50 formed so as to cover the temperature sensitive portion 30 on the surface side of the thermal insulating layer, and the passivation film 60 formed on the interlayer insulating film 50 is patterned. Thus, in the laminated structure portion patterning step for forming the thin film structure portion 3a, four rectangular slits penetrating in the thickness direction of the laminated structure portion are formed at the four corners of the projected region of the region where the cavity 11 is to be formed in the silicon substrate 1a. By forming the thin film structure portion 3a, the four slits 14 are used as etching solution introduction holes in the cavity forming step. Note that the infrared sensor A of the present embodiment does not include the MOS transistor 4 as described above, and the silicon oxide film 1b is configured only by the first silicon oxide film 31 described in the first embodiment.

また、本実施形態の赤外線センサＡは、図７および図８に示すように、各感温部３０それぞれの一端が各別に接続された複数（図示例では、４つ）の出力用パッドＶoutと、各列の複数（図示例では、２つ）の熱型赤外線検出部３の感温部３０の他端が共通接続された１個の基準バイアス用パッドＶrefとを備えており、全ての熱型赤外線検出部３の出力を時系列的に読み出すことができるようになっている。なお、サーモパイルからなる感温部３０は、一端が垂直読み出し線７を介して出力用パッドＶoutと電気的に接続され、他端が基準バイアス用パッドＶrefに接続された共通基準バイアス線５ａに基準バイアス線５を介して電気的と接続されている。 In addition, as shown in FIGS. 7 and 8, the infrared sensor A of the present embodiment includes a plurality (four in the illustrated example) of output pads Vout each having one end of each temperature sensing unit 30 connected thereto. , Each reference line includes a plurality of (two in the illustrated example) thermal type infrared detectors 3 and one reference bias pad Vref to which the other ends of the temperature sensing units 30 are commonly connected. The output of the mold infrared detector 3 can be read in time series. Note that the thermosensitive portion 30 made of a thermopile is connected to the common reference bias line 5a whose one end is electrically connected to the output pad Vout via the vertical readout line 7 and the other end is connected to the reference bias pad Vref. It is electrically connected via the bias line 5.

ここで、例えば、基準バイアス用パッドＶrefの電位を１．６５Ｖとしておけば、出力用パッドＶoutからは画素２の出力電圧（１．６５Ｖ＋感温部３０の出力電圧）が読み出される。したがって、図９に示すように、赤外線センサＡと、当該赤外線センサＡの出力信号である出力電圧を信号処理する信号処理ＩＣチップＢと、赤外線センサＡおよび信号処理ＩＣチップＢが実装されたパッケージＣとを備えた赤外線センサモジュールを構成する場合、信号処理ＩＣチップＢには、図１０に示すように、赤外線センサＡの複数（図示例では、４つ）の出力用パッドＶoutそれぞれがボンディングワイヤからなる配線８０を介して各別に電気的に接続される複数（図示例では、４つ）の入力用パッドＶin、赤外線センサＡの基準バイアス用パッドＶrefへ基準電圧を与えるためのパッドＶref’、入力用パッドＶinの出力電圧を増幅する増幅回路ＡＭＰ、複数の入力用パッドＶinの出力電圧を択一的に増幅回路ＡＭＰに入力するマルチプレクサＭＵＸなどを設ければ、赤外線画像を得ることができる。 For example, if the potential of the reference bias pad Vref is set to 1.65 V, the output voltage of the pixel 2 (1.65 V + the output voltage of the temperature sensing unit 30) is read from the output pad Vout. Therefore, as shown in FIG. 9, an infrared sensor A, a signal processing IC chip B that performs signal processing on an output voltage that is an output signal of the infrared sensor A, and a package in which the infrared sensor A and the signal processing IC chip B are mounted. 10, the signal processing IC chip B includes a plurality of (four in the illustrated example) output pads Vout of the infrared sensor A, as shown in FIG. A plurality of (four in the illustrated example) input pads Vin that are electrically connected to each other via a wiring 80 comprising: a pad Vref ′ for applying a reference voltage to the reference bias pad Vref of the infrared sensor A, An amplifier circuit AMP that amplifies the output voltage of the input pad Vin, and a multiplexer that alternatively inputs the output voltages of the plurality of input pads Vin to the amplifier circuit AMP. Be provided such as grasses MUX, it is possible to obtain an infrared image.

（実施形態３）
本実施形態の赤外線センサの基本構成は実施形態２と略同じであって、図１１に示すように、熱電対型の感温部３０が、ｎ形ポリシリコン層３４とｐ形ポリシリコン層３５と接続部３６とで構成される２つの熱電対を直列接続したサーモパイルにより構成されている点、薄膜構造部３ａが２つのブリッジ部３ｂによりベース基板１と連結されている点が相違する。他の構成は実施形態２と同様なので説明を省略する。 (Embodiment 3)
The basic configuration of the infrared sensor of the present embodiment is substantially the same as that of the second embodiment. As shown in FIG. 11, the thermocouple type temperature sensing unit 30 includes an n-type polysilicon layer 34 and a p-type polysilicon layer 35. And a thermopile in which two thermocouples constituted by the connection portion 36 are connected in series, and the thin film structure portion 3a is connected to the base substrate 1 by two bridge portions 3b. Since other configurations are the same as those of the second embodiment, description thereof is omitted.

（実施形態４）
本実施形態の赤外線センサの基本構成は実施形態２と略同じであって、図１２に示すように、空洞１１をシリコン基板１ａの厚み方向に貫通するように形成することで薄膜構造部３ａがダイヤフラム状に形成されている点が相違する。他の構成は実施形態２と同様なので説明を省略する。 (Embodiment 4)
The basic configuration of the infrared sensor of the present embodiment is substantially the same as that of the second embodiment. As shown in FIG. 12, the thin film structure 3a is formed by forming the cavity 11 so as to penetrate in the thickness direction of the silicon substrate 1a. The difference is that it is formed in a diaphragm shape. Since other configurations are the same as those of the second embodiment, description thereof is omitted.

ところで、上記各実施形態１〜４では赤外線センサＡとして、画素２が２次元アレイ状に配列されている赤外線イメージセンサを例示したが、赤外線センサＡは熱型赤外線検出部３を１つだけ備えたものでもよい。 In each of the first to fourth embodiments, an infrared image sensor in which the pixels 2 are arranged in a two-dimensional array is illustrated as the infrared sensor A. However, the infrared sensor A includes only one thermal infrared detector 3. May be good.

Ａ赤外線センサ
Ｂ信号処理ＩＣチップ
Ｃパッケージ
Ｖout 出力用パッド
Ｖin 入力用パッド
１ベース基板
２画素
３ａ薄膜構造部
３ｂブリッジ部
４ＭＯＳトランジスタ
３０感温部
３３赤外線吸収部
３４ｎ形ポリシリコン層
３５ｐ形ポリシリコン層
３９ａ補償ポリシリコン層（ｐ形補償ポリシリコン層）
３９ｂ補償ポリシリコン層（ｎ形補償ポリシリコン層）
４６ゲート電極
７０赤外線吸収膜 A Infrared sensor B Signal processing IC chip C Package Vout Output pad Vin Input pad 1 Base substrate 2 Pixel 3a Thin film structure part 3b Bridge part 4 MOS transistor 30 Temperature sensing part 33 Infrared absorption part 34 n-type polysilicon layer 35 p-type Polysilicon layer 39a Compensation polysilicon layer (p-type compensation polysilicon layer)
39b Compensation polysilicon layer (n-type compensation polysilicon layer)
46 Gate electrode 70 Infrared absorbing film

Claims

A silicon substrate; and a thermal infrared detector that includes a thermocouple-type temperature sensing portion and is formed on one surface side of the silicon substrate, wherein one of the thermal infrared detectors is provided on the one surface of the silicon substrate. A cavity is formed in a part corresponding to the part, and the thermal infrared detector is formed with a plurality of slits penetrating in the thickness direction and communicating with the cavity, wherein the thermal infrared detector is The thin film structure part spatially separated from the silicon substrate by the cavity, the thin film structure part being opposite to the silicon substrate side in the infrared absorption part formed on the one surface side of the silicon substrate of are those the temperature sensing portion is formed on the surface, as before Symbol infrared the said surface of the absorbing portion suppresses the warp of the infrared absorption portion compensation polysilicon layer covering the infrared absorption portion in a planar shape form Infrared sensor, characterized by comprising a.

The temperature sensing part has at least one thermocouple including a p-type polysilicon layer and an n-type polysilicon layer formed on the surface of the infrared absorption part, and the compensation polysilicon layer includes: 2. The infrared sensor according to claim 1, wherein the p-type polysilicon layer and the n-type polysilicon layer are formed to have the same thickness.