JP5260586B2 - Method for manufacturing insulating film for semiconductor device, method for manufacturing semiconductor device - Google Patents
Method for manufacturing insulating film for semiconductor device, method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP5260586B2 JP5260586B2 JP2010055924A JP2010055924A JP5260586B2 JP 5260586 B2 JP5260586 B2 JP 5260586B2 JP 2010055924 A JP2010055924 A JP 2010055924A JP 2010055924 A JP2010055924 A JP 2010055924A JP 5260586 B2 JP5260586 B2 JP 5260586B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- insulating film
- manufacturing
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、半導体装置用絶縁膜の製造方法、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing an insulating film for a semiconductor device and a method for manufacturing a semiconductor device.
近年、情報通信社会の発展に伴い、情報処理量が増大しており、その信号処理を行うLSI(Large Scale Integrated circuit)の高集積化、高速化が求められている。LSIの高集積化、高速化のため、その微細化が進められているが、微細化に伴い、配線間の絶縁層の容量による損失が問題となっており、絶縁層の低誘電率化が必要となってきている。半導体装置の動作速度を速くするには、配線抵抗を下げること、配線間の容量を下げるために絶縁膜の比誘電率を下げることが必要である。 In recent years, with the development of the information and communication society, the amount of information processing has increased, and high integration and high speed of LSI (Large Scale Integrated circuit) that performs signal processing have been demanded. Miniaturization is being promoted for higher integration and higher speed of LSI, but with miniaturization, loss due to the capacitance of the insulating layer between wiring has become a problem, and the lower dielectric constant of the insulating layer has been reduced. It has become necessary. In order to increase the operation speed of the semiconductor device, it is necessary to lower the wiring dielectric resistance and the dielectric constant of the insulating film in order to reduce the capacitance between the wirings.
最新の半導体装置では、配線抵抗を下げるため配線にCu(銅)を用いている。配線にCuを用いた半導体装置の一般的な構造を、図5に示す。図5に示す半導体装置では、ドライエッチングにより層間絶縁膜35に溝が掘られ、メッキにより溝内にCu配線31が形成されている。そして、Cuが層間絶縁膜35に拡散すると絶縁性が悪化することから、Cu配線31の周囲には、Cu拡散防止のためのバリア膜(絶縁膜)32やバリアメタル36が配置される構造となる。
In the latest semiconductor device, Cu (copper) is used for wiring in order to reduce wiring resistance. FIG. 5 shows a general structure of a semiconductor device using Cu for wiring. In the semiconductor device shown in FIG. 5, a groove is formed in the
又、最新の半導体装置では配線間の容量を下げるため、層間絶縁膜だけでなく、バリア膜においても低誘電率化が求められている。なぜなら、層間絶縁膜のみ低誘電率化しても、バリア膜の比誘電率が高ければ、絶縁膜全体の実効誘電率が高くなってしまうからである。従って、今後、半導体のプロセスルールが微細になるほど、バリア膜にも低い誘電率の膜が求められることになる。なお、実効誘電率とは、積層膜の構成から求まる、積層膜全体の(平均的)比誘電率をいい、積層膜を構成する各膜の固有の誘電率と膜厚および面積から求めた容量を合成し、その合成容量と積層膜厚及び面積から求まる。 Further, in the latest semiconductor devices, in order to reduce the capacitance between wirings, not only an interlayer insulating film but also a barrier film is required to have a low dielectric constant. This is because even if the dielectric constant of only the interlayer insulating film is lowered, if the relative dielectric constant of the barrier film is high, the effective dielectric constant of the entire insulating film is increased. Therefore, as the semiconductor process rule becomes finer in the future, a barrier film having a low dielectric constant will be required. The effective dielectric constant refers to the (average) relative dielectric constant of the entire laminated film obtained from the structure of the laminated film, and the capacitance obtained from the intrinsic dielectric constant, film thickness, and area of each film constituting the laminated film. Is obtained from the combined capacity, the layer thickness and the area.
通常、バリア膜には、Si系の材料であるSiN(窒化珪素)やSiCN(窒化炭化珪素)、そしてSiC(炭化珪素)が用いられている。これらのバリア膜の比誘電率は、SiN(k=7.0)、SiCN(k=5.0)、SiC(k=4.0)となり、最近のデバイスには、低誘電率化の観点からSiCNやSiCが用いられる。しかしながら、バリア膜としてSiCを使った場合、半導体装置の信頼性が低くなる問題が発生している。 Usually, Si-based materials such as SiN (silicon nitride), SiCN (silicon nitride carbide), and SiC (silicon carbide) are used for the barrier film. The relative dielectric constants of these barrier films are SiN (k = 7.0), SiCN (k = 5.0), and SiC (k = 4.0). SiCN and SiC are used. However, when SiC is used as the barrier film, there is a problem that the reliability of the semiconductor device is lowered.
この問題の要因のひとつとして、エレクトロマイグレーション(EM;Electro Migration)が上げられる。EMとは、配線内を流れる電子流(図5中の矢印)により配線金属が移動する現象であり、移動量が多いと最終的に断線し、半導体装置の故障を引き起こす。Cuの拡散は、主にCuとその上のバリア膜の界面で起こり、Cuの界面拡散がし易いほど、EM耐性が悪化する傾向がある。EM故障の一例を、図5の領域Aに相当する図6を参照して説明すると、Cu配線31とバリア膜32との界面において、電子の流れ方向に沿ってCuが拡散して、ボイド(空隙)37が発生し、断線に至っている。
One of the causes of this problem is electromigration (EM). EM is a phenomenon in which a wiring metal moves due to an electron flow (an arrow in FIG. 5) flowing in the wiring. If the amount of movement is large, the wiring is eventually disconnected, causing a failure of the semiconductor device. The diffusion of Cu mainly occurs at the interface between Cu and the barrier film thereon, and the EM resistance tends to deteriorate as the interface diffusion of Cu becomes easier. An example of the EM failure will be described with reference to FIG. 6 corresponding to the region A in FIG. 5. Cu diffuses along the direction of electron flow at the interface between the
又、図7のグラフに示すように、EM耐性(ボイド成長速度)は、Cu上のバリア膜の種類に関係がある。例えば、図8(図5の領域Bに相当する部分)に示すように、Cu配線31上にSiC膜32を単層で成膜した構造の場合、界面33において、配線内を流れる電子流によりCu+イオンが多数拡散してしまう。そのため、SiC膜32の比誘電率は低いが、EM耐性が悪く、半導体装置の信頼性が低下してしまう。EM耐性改善策として、図9(図5の領域Bに相当する部分)に示すように、EM耐性の高いSiCN膜34を、Cu配線31とSiC膜32の中間層として挟み込む構造も考えられる。この場合には、界面33におけるCuの拡散が抑制され、EM耐性も改善するが、バリア膜全体(SiC膜32+SiCN膜34)の実効誘電率が上昇してしまう。
Further, as shown in the graph of FIG. 7, the EM resistance (void growth rate) is related to the type of barrier film on Cu. For example, as shown in FIG. 8 (part corresponding to the region B in FIG. 5), in the case of a structure in which the
このように、従来のバリア膜では、半導体装置の性能向上と信頼性向上を両立させることは難しかった。 Thus, it has been difficult for the conventional barrier film to achieve both improvement in performance and reliability of the semiconductor device.
本発明は上記課題に鑑みなされたもので、金属配線の界面拡散を抑制して、EM耐性を高くすることにより、半導体装置の性能向上と信頼性向上を両立することができる半導体装置用絶縁膜の製造方法、半導体装置の製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems. By suppressing interfacial diffusion of metal wiring and increasing EM resistance, an insulating film for a semiconductor device that can simultaneously improve the performance and reliability of a semiconductor device. An object of the present invention is to provide a method for manufacturing the semiconductor device and a method for manufacturing the semiconductor device.
上記課題を解決する第1の発明に係る半導体装置用絶縁膜の製造方法は、
下記化学式1に示すアルキルボラジン化合物を気化した原料ガスを含有するガスをチャンバ内に供給し、
誘導結合型のプラズマ生成手段を用いて、前記チャンバ内に電磁波を入射して、前記ガスをプラズマ状態とし、
前記プラズマのプラズマ拡散領域に、半導体装置の配線が形成された基板を配置し、
前記プラズマにより解離された前記アルキルボラジン化合物中のボラジン骨格系分子を基本単位として気相重合して、少なくとも2層の膜を形成する際、前記配線に接する層を形成する際には、前記膜内部の構成元素のうち、ホウ素原子B、窒素原子N及び炭素原子Cの含有量の和に対する炭素原子Cの含有量の比率[C/(B+N+C)]を前記膜中の炭素量とするとき、前記配線に接する層の炭素量を9%以上、かつ、35%以下とし、当該層の炭素量を他の層より多くして、炭素量の異なる少なくとも2つ以上の層から構成すると共に、前記膜全体の実効誘電率を4.0以下として、前記配線上に半導体装置用絶縁膜を成膜することを特徴とする。
A gas containing a raw material gas obtained by vaporizing an alkyl borazine compound represented by the following
Using an inductively coupled plasma generating means, an electromagnetic wave is incident into the chamber to bring the gas into a plasma state,
A substrate on which wiring of a semiconductor device is formed is disposed in the plasma diffusion region of the plasma,
When forming a layer in contact with the wiring at the time of forming a layer in contact with the wiring by performing gas phase polymerization using a borazine skeleton system molecule in the alkylborazine compound dissociated by the plasma as a basic unit, When the ratio [C / (B + N + C)] of the carbon atom C content to the sum of the boron atom B, nitrogen atom N, and carbon atom C content among the internal constituent elements is the carbon content in the film, The carbon amount of the layer in contact with the wiring is 9% or more and 35% or less, and the carbon amount of the layer is made larger than that of the other layers, and is composed of at least two layers having different carbon amounts. An effective dielectric constant of the entire film is set to 4.0 or less, and an insulating film for a semiconductor device is formed on the wiring.
上記課題を解決する第2の発明に係る半導体装置は、
上記第1発明のいずれかに記載の半導体装置用絶縁膜の製造方法において、
前記プラズマ生成手段は、前記チャンバの天井板の真上に配置したアンテナから、前記チャンバ内に電磁波を入射するものであり、前記基板は、前記天井板下面からの距離が5cm〜30cmとなる位置に配置されることを特徴とする。
A semiconductor device according to a second invention for solving the above-mentioned problem is as follows.
In the method for manufacturing an insulating film for a semiconductor device according to any one of the first inventions,
The plasma generating means is for making electromagnetic waves enter the chamber from an antenna disposed directly above the ceiling plate of the chamber, and the substrate is positioned at a distance of 5 cm to 30 cm from the lower surface of the ceiling plate It is characterized by being arranged in.
上記課題を解決する第3の発明に係る半導体装置用絶縁膜の製造方法は、
上記第1又は第2の発明のいずれかに記載の半導体装置用絶縁膜の製造方法において、
前記基板が、電子温度が3.5eV以下となる領域に配置されることを特徴とする。
A manufacturing method of an insulating film for a semiconductor device according to a third invention for solving the above-described problems is as follows.
In the manufacturing method of the insulating film for the semiconductor device according to any one of the first or second aspect of the invention,
The substrate is arranged in a region where an electron temperature is 3.5 eV or less.
上記課題を解決する第4の発明に係る半導体装置用絶縁膜の製造方法は、
上記第1〜第3の発明のいずれかに記載の半導体装置用絶縁膜の製造方法において、
前記アルキルボラジン化合物を含有しないガスが主となるプラズマで、成膜した前記半導体装置用絶縁膜を処理することを特徴とする。
A method for manufacturing an insulating film for a semiconductor device according to a fourth aspect of the present invention for solving the above-described problem is as follows.
In the method for manufacturing an insulating film for a semiconductor device according to any one of the first to third inventions,
The formed insulating film for a semiconductor device is treated with plasma mainly containing a gas not containing the alkyl borazine compound.
上記課題を解決する第5の発明に係る半導体装置用絶縁膜の製造方法は、
上記第1〜第4の発明のいずれかに記載の半導体装置用絶縁膜の製造方法において、
前記基板にバイアスを印加することを特徴とする。
A method for manufacturing an insulating film for a semiconductor device according to a fifth aspect of the present invention for solving the above-described problem is as follows.
In the method for manufacturing an insulating film for a semiconductor device according to any one of the first to fourth inventions,
A bias is applied to the substrate.
上記課題を解決する第6の発明に係る半導体装置用絶縁膜の製造方法は、
上記第1〜第5の発明のいずれかに記載の半導体装置用絶縁膜の製造方法において、
前記化学式1又は前記化学式2に示すアルキルボラジン化合物が、更に、R1、R3、R5の少なくとも1つが水素原子であることを特徴とする。
A manufacturing method of an insulating film for a semiconductor device according to a sixth invention for solving the above-described problems is as follows.
In the method for manufacturing an insulating film for a semiconductor device according to any one of the first to fifth inventions,
The alkyl borazine compound represented by the
上記課題を解決する第7の発明に係る半導体装置の製造方法は、
上記第1〜第6の発明のいずれかに記載の半導体装置用絶縁膜の製造方法を用いて、半導体装置の配線上に半導体装置用絶縁膜を形成することを特徴とする。
A manufacturing method of a semiconductor device according to a seventh invention for solving the above-described problem is as follows.
A semiconductor device insulating film is formed on a wiring of a semiconductor device using the method for manufacturing a semiconductor device insulating film according to any one of the first to sixth inventions.
本発明によれば、半導体装置の金属配線用の半導体装置用絶縁膜として2層以上の膜を形成し、金属配線に接する層として、プラズマにより解離したアルキルボラジン化合物中のボラジン骨格系分子を基本単位として気相重合した膜(以降、ボラジン膜と呼ぶ。)を用いて、当該膜の膜中炭素量を9%以上、かつ、35%以下とすると共に、半導体装置用絶縁膜全体の実効誘電率を4.0以下とするので、金属配線の界面拡散を抑制して、EM耐性を高くすることができ、その結果、従来の半導体装置用絶縁膜(例えば、SiC等)と比較して、半導体装置の性能向上と信頼性向上を両立することができる。 According to the present invention, two or more layers are formed as an insulating film for a semiconductor device for metal wiring of a semiconductor device, and a borazine skeleton molecule in an alkyl borazine compound dissociated by plasma is basically used as a layer in contact with the metal wiring. Using a gas-phase polymerized film (hereinafter referred to as a borazine film) as a unit, the carbon content of the film is set to 9% or more and 35% or less, and the effective dielectric of the entire insulating film for a semiconductor device. Since the rate is 4.0 or less, the interface diffusion of the metal wiring can be suppressed and the EM resistance can be increased. As a result, compared with a conventional insulating film for a semiconductor device (for example, SiC), It is possible to improve both the performance and reliability of the semiconductor device.
以下、本発明に係る半導体装置用絶縁膜の製造方法、半導体装置の製造方法の実施形態のいくつかを、図1〜図4を参照して、詳細に説明する。 Hereinafter, some embodiments of a method for manufacturing an insulating film for a semiconductor device and a method for manufacturing a semiconductor device according to the present invention will be described in detail with reference to FIGS.
(実施例1)
図1は、本発明に係る半導体装置用絶縁膜の製造方法に用いる製造装置を説明する透視側面図である。最初に、当該製造装置について、図1を用いて説明をする。なお、図1では、一例として、ICP(Inductively Coupled Plasma)型のプラズマCVD装置1を示しているが、誘導結合型のプラズマ発生機構を有するものであればよい。
Example 1
FIG. 1 is a perspective side view for explaining a manufacturing apparatus used in a method for manufacturing an insulating film for a semiconductor device according to the present invention. First, the manufacturing apparatus will be described with reference to FIG. In FIG. 1, an ICP (Inductively Coupled Plasma) type
本発明に係る半導体装置用絶縁膜の製造方法に用いるプラズマCVD装置1は、円筒状の真空チャンバ2の内部が成膜室として構成されるものであり、真空チャンバ2の上部開口部には、セラミクス製の円板状の天井板3が、開口部を塞ぐように配設されている。
The
又、天井板3の上部(直上)には、例えば、複数の円形リングからなる高周波アンテナ4が配置されており、高周波アンテナ4には整合器5を介して高周波電源6が接続されている(プラズマ生成手段)。この高周波電源6は、後述する低周波電源13より高い発振周波数(例えば、13.56MHz)を高周波アンテナ4に給電可能となっており、真空チャンバ2内でプラズマを生成する電磁波を、天井板3を透過して入射可能なものである。これは、所謂、ICP型のプラズマ発生機構の構成である。ICP型のプラズマ発生機構により、電子密度が高いプラズマ状態が生成可能である。
Further, for example, a high-frequency antenna 4 formed of a plurality of circular rings is disposed on the top (directly above) the
又、真空チャンバ2の下部には支持台7が備えられており、例えば、半導体等の基板8が支持台7の上面に、静電チャック等を用いて、静電的に吸着保持されるようになっている。この支持台7は、昇降装置9により、その位置が上下に昇降可能となっており、成膜時に真空チャンバ2内に発生するプラズマと基板8との距離を調整することができるようになっている。
Further, a support base 7 is provided at the lower part of the
又、支持台7には、電極部11が設けられており、電極部11には整合器12を介して低周波電源13が接続されている。低周波電源13は、高周波電源6より低い発振周波数(例えば、4MHz)を電極部11に印加し、基板8にバイアスを印加できるようになっている。又、支持台7には、基板8の温度を制御するヒータ、冷媒流路等の温度制御装置が設けられており、温度制御装置(図示省略)により、基板8を所望の温度(例えば、150〜700℃)に設定可能となっている。
The support 7 is provided with an
なお、基板8は、真空チャンバ2の側壁に設けられたゲートドア17を開けて、支持台7上に搬送されるようになっており、支持台7上に載置後、ゲートドア17を閉めて、真空チャンバ2内部で後述するプロセスが実施される。
The
又、真空チャンバ2の側壁部分には、天井板3より低く、支持台7より高い位置に複数のガスノズル14が設けられており、ガス制御装置15により制御することにより、ガスノズル14から真空チャンバ2内部に所望の流量のガスを供給可能である。供給されるガスとしては、以下の化学式3に示すアルキルボラジン化合物及びキャリアガスが使用される。
A plurality of
上記アルキルボラジン化合物は、気化された後、不活性ガスをキャリアガスとして用いて、真空チャンバ2へ供給される。又、キャリアガスとしては、ヘリウム、アルゴン等の希ガスや窒素が一般に使用されるが、それらの混合ガスや、必要に応じて、水素、酸素、アンモニア、メタン等を添加した混合ガスを用いてもよい。なお、アルキルボラジン化合物は、好ましくは、常温常圧下で液体であるものがよいが、加熱等により気化(昇華)できれば、固体であってもよい。
The alkyl borazine compound is vaporized and then supplied to the
又、真空チャンバ2には、圧力制御装置(真空ポンプ、圧力制御弁、真空計等;図示省略)が設けられており、真空ポンプを用いて、底部側から真空チャンバ2内部を排気すると共に、真空計、圧力制御弁を用いて、真空チャンバ2内部を所望の圧力に調整している。
Further, the
そして、上記高周波電源6、昇降装置9、低周波電源13、ガス制御装置15、温度制御装置、圧力制御装置等は、主制御装置16により統合的に制御されており、予め設定した所望のプロセス工程、プロセス条件に従って制御されている。
The high-
ここで、本発明に係る半導体装置用絶縁膜の評価のための構成例を、図2(a)に示す。図2(a)は、例えば、図5に示した半導体装置におけるB領域に該当するが、ここでは、半導体装置における配線とその半導体装置用絶縁膜部分のみを図示し、他の構成は省略している。 Here, FIG. 2A shows a structural example for evaluating the insulating film for a semiconductor device according to the present invention. 2A corresponds to, for example, the region B in the semiconductor device shown in FIG. 5. Here, only the wiring in the semiconductor device and the insulating film portion for the semiconductor device are illustrated, and other configurations are omitted. ing.
本構成例では、半導体装置の配線としてCu配線21を用いており、このCu配線21上に、バリア膜(半導体装置用絶縁膜)として、後述する製造方法を用いて、ボラジン膜22を形成している。詳細は後述するが、このボラジン膜22は、プラズマにより解離された上記化学式3に示すアルキルボラジン化合物中のボラジン骨格系分子を基本単位として気相重合したものであり、プロセス条件により、SiCより比誘電率を低くすることができる。そして、比誘電率の低いボラジン膜22において、Cuの界面拡散を抑制できれば、つまり、Cuの界面拡散率をSiCより小さくできれば、EM耐性も向上させることができ、その結果、半導体装置の性能向上と信頼性向上を両立することが可能である。
In this configuration example, a
そして、Cuの界面拡散率を評価するため、ボラジン膜の膜中炭素量の条件を変えて、図2(a)に示す構造を持つ評価用試料1〜5を作製した。又、比較試料として、図2(a)に示す構造と同様のSiC/Cu構造(前述の図8参照)の試料も作製した。なお、試料4、試料5は、膜中炭素量の条件は同じであるが、比誘電率の条件を変えている。具体的には、後述するプロセス条件である、RFパワー、LFパワー(バイアスパワー)を調整することで比誘電率を変えるが、それだけでは炭素量も一緒に変わるため、同じ炭素量となるように、天井板3から基板8までの距離及びアンモニア、炭素数1〜3のアルキル基を含むアミン化合物等の供給量を調整している。
Then, in order to evaluate the interfacial diffusivity of Cu, the
ボラジン膜の膜中炭素量は、薄膜中の元素含有量を、例えば、X線光電子分光法(XPS;X-ray photoelectron spectroscopy)により分析したものであり、炭素(C)、ホウ素(B)及び窒素(N)の元素含有量の和に対する炭素(C)の含有量の比率(%)、つまり、C/(C+B+N)を求めたものである。 The amount of carbon in the borazine film is obtained by analyzing the element content in the thin film by, for example, X-ray photoelectron spectroscopy (XPS). Carbon (C), boron (B) and The ratio (%) of the content of carbon (C) to the sum of the elemental contents of nitrogen (N), that is, C / (C + B + N) is obtained.
又、Cuの界面拡散率は、ストレス緩和測定法(Stress Relaxation Rate Measurement)を用いて測定している。このストレス緩和測定法は、応力緩和には原子の移動が伴うことから、Cuの応力緩和率を測定すれば、EMにより誘起されるCuの界面拡散に相関する量を測定できることを利用したものであり、その結果、EM耐性を見積もることが可能となる。例えば、応力緩和率が遅いことは、界面拡散率が小さいことであり、その場合、EM耐性が向上することを意味し、逆に、応力緩和率が速いことは、界面拡散率が大きいことであり、その場合、EM耐性が低下することを意味する。 The interfacial diffusion rate of Cu is measured by using a stress relaxation rate measurement method. This stress relaxation measurement method is based on the fact that since stress relaxation involves the movement of atoms, the amount correlated with the interfacial diffusion of Cu induced by EM can be measured by measuring the stress relaxation rate of Cu. As a result, the EM resistance can be estimated. For example, a slow stress relaxation rate means that the interfacial diffusivity is small, and in this case, it means that the EM resistance is improved. Conversely, a fast stress relaxation rate means that the interfacial diffusivity is large. Yes, which means that the EM resistance is reduced.
下記表1が、比較試料と評価用試料1〜5における膜中炭素量とCuの界面拡散率の測定結果である。又、図2(b)が、評価用試料1〜5における膜中炭素量とCuの界面拡散率の関係を示すグラフである。表1、図2(b)のグラフでは、比較試料(SiC/Cu構造)におけるCuの界面拡散率を1として規格化している。又、表1には、各試料の比誘電率の測定値を併記すると共に、半導体装置としての信頼性と応答性の評価結果も併記した。なお、信頼性は、界面拡散率から見積もられるEM耐性により評価しており、応答性は、誘電率により評価している。
Table 1 below shows the measurement results of the carbon content in the film and the interfacial diffusivity of Cu in the comparative sample and the
表1、図2(b)のグラフからわかるように、ボラジン膜の膜中炭素量が7%の試料1は、比較試料と比較して、界面拡散率が高く、EM耐性が低下することになる。又、誘電率も高く、その結果、半導体装置としての信頼性が悪化し、応答性も低下している。一方、ボラジン膜の膜中炭素量が9%、10%、35%の試料2〜5は、比較試料と比較して、界面拡散率が0.9、0.4、0.1と低く、EM耐性が向上することになり、その結果、半導体装置の信頼性を改善することになる。
As can be seen from the graphs in Table 1 and FIG. 2 (b), the
このように、ボラジン膜の膜中炭素量とCuの界面拡散率には相関があり、ボラジン膜の膜中炭素量を9%以上とすれば、SiC/Cu構造の場合より、EM耐性が向上することになる。但し、膜中炭素量は、膜のリーク電流と相関があり、膜中炭素量が多すぎると、リーク電流が多くなるため、絶縁膜として適用可能なリーク電流である5E−8A/cm2以下とする必要がある。そのためには、膜中炭素量を35%以下とする必要があることが、発明者等の知見によりわかっている。従って、ボラジン膜の膜中炭素量は9%以上、35%以下の範囲とすればよい。 Thus, there is a correlation between the amount of carbon in the borazine film and the interfacial diffusion rate of Cu. If the amount of carbon in the borazine film is 9% or more, the EM resistance is improved as compared with the SiC / Cu structure. Will do. However, the amount of carbon in the film correlates with the leakage current of the film, and if the amount of carbon in the film is too large, the leakage current increases. Therefore, the leakage current applicable as an insulating film is 5E-8 A / cm 2 or less. It is necessary to. For this purpose, the inventors know that the amount of carbon in the film needs to be 35% or less. Therefore, the carbon content in the borazine film may be in the range of 9% to 35%.
そして、試料2〜5各々においては、後述するプロセス条件により、SiCの比誘電率4.0より低い比誘電率3.7、3.4、3.4、2.5としている。
In each of
ここで、膜中炭素量、比誘電率、リーク電流を制御する条件の1つとなる天井板3から基板8までの距離について、図3を参照して説明をする。なお、図3(a)は、天井板3から基板8までの距離を変えて、ボラジン膜の膜中炭素量及びリーク電流を測定したグラフであり、図3(b)は、天井板3から基板8までの距離を変えて、ボラジン膜のリーク電流及び比誘電率の経時変化を測定したグラフである。
Here, the distance from the
前述したように、プラズマCVD装置1は、ICP型のプラズマ発生機構を有し、支持台7(基板8)の位置に関係なくプラズマを形成することができる。プラズマCVD装置1の成膜室において、プラズマ(プラズマ発生領域)は、天井板3から少し離れた位置に電子密度の中心(最大値)を持つように形成され、プラズマの電子密度は、その中心から支持台7上の基板8の方向に離れるにしたがって、緩やかに単調減少していく。そして、プラズマ発生領域から基板8の方向へ近づいていくと、プラズマの電子密度は、プラズマ発生領域の最大電子密度の3分の2以下となり、電子が加速されず、濃度勾配のみで拡散する領域であるプラズマ拡散領域が発生することになる。
As described above, the
又、プラズマCVD装置1では、前述したように、支持台7が昇降装置9により昇降可能であり、天井板3から支持台7(基板8)までの距離を変更することができる。昇降装置9を用いて、支持台7(基板8)を天井板3からより離れた位置に配置することにより、電子密度が低い領域、つまり、プラズマ拡散領域に基板8を配置することになり、このことにより、基板8の上方に、数cm〜数十cmの電子密度の低い領域を確保することができる。
Further, in the
天井板3から基板8までの距離を変えて測定すると、ボラジン膜の膜中炭素量及びリーク電流については、図3(a)に示すような結果が得られた。なお、このとき、原料ガスとして、アルキルボラジン(R1、R2、R5=C2H5、R2、R4、R6=CH3)を50sccm、Arを200sccmとし、RFパワーを4200W/m2、圧力を30mTorr、基板温度を320℃として、ボラジン膜の成膜を行った。
When the distance from the
図3(a)に示すように、天井板3から基板8までの距離が大きくなるにしたがって、ボラジン膜の膜中炭素量が減っていくことがわかる。そして、膜中炭素量に比例するように、リーク電流も減っていっている。
As shown in FIG. 3A, it can be seen that the amount of carbon in the borazine film decreases as the distance from the
又、天井板3から基板8までの距離について、適切な範囲を見極めるため、ボラジン膜のリーク電流、比誘電率の経時変化について、天井板3から基板8までの距離を変えて測定すると、図3(b)に示すような結果が得られた。図3(b)に示すように、天井板3から基板8までの距離について、その下限は5cmであり、この位置よりも天井板3の方に近づくと、図3(a)でも示したように、解離したアルキル基がそのまま膜中に取り込まれてしまい、膜中の膜中炭素量が多くなるため、リーク電流も多くなってしまう。
Further, in order to determine an appropriate range for the distance from the
一方、天井板3から基板8までの距離について、その上限は30cmであり、この位置よりも天井板3から離れると、ボラジン骨格系分子の反応活性種が失活して、気相重合が進まなくなり、経時劣化を起こしやすい不完全なボラジン骨格構造膜となるため、比誘電率の経時変化が大きくなってしまう。この比誘電率の経時変化は、薄膜形成後とその2週間後の比誘電率とを差分したものである。このことから、天井板3から基板8までの距離については、5cm以上、かつ、30cm以下である範囲が望ましいことがわかる。なお、天井板3から基板8までの距離が大きくなると、成膜速度が低下してくるため、実用的な時間での成膜ができなくなることから、20cm以下とすることが望ましい。
On the other hand, the upper limit of the distance from the
又、電子温度の観点から、基板8の配置位置を検討してみると、電子温度が3.5eV以下となる位置に基板8を配置して、成膜を行うことが望ましい。この電子温度は、アルキルボラジン化合物から解離されたアルキル基が再結合した中性分子が、再び解離しないための電子温度であり、この中性分子が解離するために必要な最も低い解離エネルギー3.5eVから、その閾値を定義した。
Further, from the viewpoint of the electron temperature, when the arrangement position of the
以上のことを前提として、次に、本実施例の半導体装置用絶縁膜の構成について、図4を参照して具体的に説明する。この図4は、本発明に係る半導体装置用絶縁膜の一例を示す概略図であり、例えば、図5に示した半導体装置におけるB領域に該当する。なお、図4でも、半導体装置における配線とその半導体装置用絶縁膜部分のみを図示し、他の構成は省略している。又、図2(a)に示したものと同等の構成には、同じ符号を付し、重複する説明は省略する。 Based on the above, next, the configuration of the insulating film for a semiconductor device of this example will be described in detail with reference to FIG. FIG. 4 is a schematic view showing an example of an insulating film for a semiconductor device according to the present invention, and corresponds to, for example, a region B in the semiconductor device shown in FIG. In FIG. 4 as well, only the wiring in the semiconductor device and the insulating film portion for the semiconductor device are shown, and other configurations are omitted. Also, the same components as those shown in FIG. 2A are denoted by the same reference numerals, and redundant description is omitted.
前述の試料4、5は(表1参照)、ボラジン膜の膜中炭素量は共に35%であり、界面拡散率は0.1であるが、比誘電率が異なり、試料4の比誘電率が3.4であるのに対して、試料5の比誘電率は2.5と低い。この試料5においては、許容範囲内ではあるが、吸湿による比誘電率の経時変化が見られ、試料2〜4と比較して、膜安定性が若干劣る。
In the
そこで、EM耐性を確保したまま、膜安定性を改善するため、図4に示すように、バリア膜(半導体装置用絶縁膜)を複層構造(ここでは、2層構造)としており、配線21上には、膜中炭素量が高く(界面拡散率が低く)、比誘電率が低いボラジン膜からなる第1の膜23を形成し、第1の膜23上には、膜安定性が高い膜、例えば、SiC、SiCN又は比誘電率が高いボラジン膜等からなる第2の膜24を形成している。
Therefore, in order to improve the film stability while ensuring the EM resistance, as shown in FIG. 4, the barrier film (insulating film for semiconductor device) has a multilayer structure (here, a two-layer structure), and the wiring 21 A first film 23 made of a borazine film having a high carbon content in the film (low interfacial diffusivity) and a low relative dielectric constant is formed thereon, and the film stability is high on the first film 23. A
上記複層構造において、Cu配線21は、ボラジン膜からなる第1の膜23と接しているので、Cuの界面拡散は抑制され、EM耐性を確保することができる。第1の膜23のみであれば、膜安定性が若干劣るが、第1の膜23上に膜安定性が高い第2の膜24を形成することで、第1の膜23での吸湿を抑制し、膜安定性を改善することができる。なお、このとき、第1の膜23と第2の膜24との実効誘電率が4.0未満となるように、第1の膜23及び第2の膜24の比誘電率、膜厚を設定している。
In the multilayer structure, since the
例えば、一例として、下記表2においては(試料6参照)、第1の膜23として、比誘電率2.5、膜厚10nmのボラジン膜を形成しており、又、第2の膜24として、比誘電率3.6、膜厚40nmのボラジン膜を形成して、第1の膜23及び第2の膜24の実効誘電率を3.3としている。なお、比誘電率3.6の膜は、膜安定性を上げるため、比誘電率2.5の膜と比べ、成膜プロセスのLF印加量を増やしている。
For example, in Table 2 below (see Sample 6), as an example, a borazine film having a relative dielectric constant of 2.5 and a film thickness of 10 nm is formed as the first film 23, and the
そして、上記条件の試料6を作製して、その性能を評価すると、Cu配線21に接する第1の膜23の膜中炭素量は35%であり、その界面拡散率は0.1となり、比較試料と比較して、界面拡散率が低く、EM耐性が向上することになり、その結果、半導体装置の信頼性を改善することになる。又、実効誘電率は、SiCの比誘電率4.0より低い比誘電率3.3であり、EM耐性だけでなく、半導体装置としての応答性も向上し、その結果、従来の半導体装置では難しかった半導体装置の性能向上と信頼性向上とを両立することができる。
And when the
加えて、第1の膜23の上層に膜安定性が高い第2の膜24があるので、第1の膜23での吸湿を抑制しており、試料5における比誘電率の経時変化(+0.05)に比較して、試料6の比誘電率の経時変化は+0.02となり、膜安定性を改善することもできた。ボラジン膜は、比誘電率が下がると、膜安定性が低下する傾向があるが、上記構造とすることにより、低い比誘電率のボラジン膜を用いた場合でも、その膜安定性を確保することが可能となる。
In addition, since the
このように、第1の膜23及び第2の膜24を共にボラジン膜として半導体装置用絶縁膜を構成する場合、膜中炭素量の異なる層から構成すると共に、配線21に接する第1の膜23の膜中炭素量を、第2の膜24より多くしている。これは、3層以上の層数のボラジン膜からなる複層構造の場合でも同様である。
As described above, when the insulating film for a semiconductor device is formed by using both the first film 23 and the
次に、半導体装置の配線上へ形成するボラジン膜の製造方法について、図1に示したプラズマCVD装置1を参照して説明する。これは、ボラジン膜からなる第1の膜23の形成に適用するものであり、第2の膜24もボラジン膜とする場合には、比誘電率、膜中炭素量等が異なるものの、第2の膜24の形成にも適用することができる。
Next, a method for manufacturing a borazine film formed on the wiring of the semiconductor device will be described with reference to the
(事前のステップ)
第1の膜23(ボラジン膜)をCu配線21上に形成する前に、Si(珪素)等の半導体の基板8に、トランジスタ等のデバイス部分を形成しておき、デバイス部分に接続する配線として、Cu配線21を形成する。
(Preliminary steps)
Before the first film 23 (borazine film) is formed on the
(ステップ1)
Cu配線21を形成した後、当該基板8を、図示しない搬送装置を用いて、ゲートドア17から真空チャンバ2内に搬送し、支持台7上に載置すると共に静電チャックにて吸着保持する。支持台7は、温度制御装置により、アルキルボラジン化合物が液化せず、かつ、ボラジン骨格系分子同士が縮合し始めない温度範囲である150℃〜700℃のいずれかの温度に制御しておき、支持台7の温度制御により基板8の温度を所望の設定温度でプロセスできるようにしておく。又、支持台7(基板8)の高さ位置は、天井板3から5cm〜30cmの範囲のいずれかの位置に、昇降装置9により移動しておく。
(Step 1)
After the
昇降装置9を用いて、天井板3から基板8(支持台7の表面)までの距離を離すことにより、プラズマ密度の高いプラズマ発生領域との間に距離を取って、プラズマ発生領域からの電子が拡散して減少するプラズマ拡散領域に基板8を配置している。従って、成膜の際には、プラズマによりアルキルボラジン化合物から解離されたアルキル基を、基板8表面へ輸送される前に、中性分子化することができる。中性分子化したアルキル基は、ボラジン骨格系分子と再び結合する確率は低く、そのまま排気されることになる。その結果、ボラジン骨格系分子同士が気相重合する際に、第1の膜23中にアルキル基が取り込まれることが低減され、気相重合されたボラジン骨格系分子を高分子量化して、特性のよい膜にすることができる。
By using a
なお、上述した9%以上、35%以下の範囲で第1の膜23の膜中炭素量を制御する場合、膜中炭素量を減らしたい場合には、天井板3から基板8までの距離を離せばよく、増やしたい場合には、天井板3から基板8までの距離を近づければよい。
When the carbon content of the first film 23 is controlled within the range of 9% or more and 35% or less as described above, the distance from the
(ステップ2)
ガス制御装置15を用いて、真空チャンバ2内にガスノズル14からキャリアガス(例えば、Heガス)を供給し、真空チャンバ2内の真空度を真空制御装置により10〜50mTorr程度に制御すると共に、整合器5を介して、高周波電源6から周波数13.56MHzのRFパワーを高周波アンテナ4に給電して、真空チャンバ2内に電磁波を入射し、真空チャンバ2内にプラズマを生成する。高周波電源6が給電するRFパワーは、一連のプロセスが終了するまで、プラズマが安定して点火し、かつ、ボラジン骨格構造を壊すことなく、ボラジン骨格系分子の側鎖基を解離できる電力範囲である800W/m2〜53000W/m2のいずれかの電力で制御される。なお、ガスノズル14から供給されるキャリアガスの流量は、一連のプロセスが終了するまで、適宜な流量に制御されるが、200sccm〜1000sccm程度がよい。
(Step 2)
The
なお、上述した9%以上、35%以下の範囲で第1の膜23の膜中炭素量を制御する場合、膜中炭素量を減らしたい場合には、RFパワーを上記範囲内で小さくすればよく、増やしたい場合には、RFパワーを上記範囲内で大きくすればよい。又、ボラジン膜の比誘電率は、RFパワーの増加に伴って、増加していく傾向があるため、低い比誘電率とするためには、RFパワーを上記範囲内で小さくすればよい。 If the carbon content of the first film 23 is controlled within the range of 9% or more and 35% or less as described above, if the carbon content in the film is to be reduced, the RF power should be reduced within the above range. In order to increase the frequency, the RF power may be increased within the above range. Further, since the relative permittivity of the borazine film tends to increase as the RF power increases, the RF power may be reduced within the above range in order to obtain a low relative permittivity.
(ステップ3)
プラズマの安定化後、整合器12を介して、低周波電源13から周波数4MHzのLFパワーを電極11に給電すると共に、真空チャンバ2内にガスノズル14から気化した化学式3に示したアルキルボラジン化合物を所定量まで漸増しながら供給して、真空チャンバ2内の真空度を10〜50mTorr程度に制御する。このとき、低周波電源13が給電するLFパワー(バイアスパワー)は、成膜プロセスにおいては、0W/m2〜14500W/m2の範囲のいずれかの電力で制御される。LFパワーを印加すると、ボラジン骨格系分子同士の気相重合が促進されるため、その機械的強度が向上するだけではなく、耐水性・耐熱性・耐薬品性も改善されるという利点がある。但し、リーク電流は、LFパワーの増加に伴って増加する傾向があり、絶縁膜として適用可能なリーク電流である5E−8A/cm2以下とするため、LFパワーの上限は14500W/m2となる。
(Step 3)
After stabilization of the plasma, an LF power having a frequency of 4 MHz is supplied to the
なお、上述した9%以上、35%以下の範囲で第1の膜23の膜中炭素量を制御する場合、膜中炭素量を減らしたい場合には、基板8に印加するバイアスを上記範囲内で大きくすればよく、増やしたい場合には、基板8に印加するバイアスを上記範囲内で小さくすればよい。又、ボラジン膜の比誘電率は、バイアスの増加に伴って増加していく傾向があるため、低い比誘電率とするためには、基板8に印加するバイアスを上記範囲内で小さくすればよい。
When the carbon content of the first film 23 is controlled within the range of 9% or more and 35% or less, the bias applied to the
アルキルボラジン化合物と共に、アンモニア及び炭素数1〜3のアルキル基を含むアミン化合物(例えば、C2H5NH2)からなる群から選ばれる少なくとも1種も供給するようにしてもよく、例えば、200sccm程度供給する。前述したように、アルキルボラジン化合物から解離したアルキル基は、リーク電流低減の観点から、成膜する第1の膜23中に取り込まれないようにすることが望ましいが、アンモニア及び炭素数1〜3のアルキル基を含むアミン化合物からなる群から選ばれる少なくとも1種を用いることにより、より効率的にアルキル基を中性分子化し、成膜する第1の膜23中に取り込まれないようにすることができる。例えば、炭素数2のアミン化合物として、エチルアミン(C2H5NH2)があるが、解離されたアルキル基とエチルアミンを解離したものとを反応させると、中性分子であるアルキルアミンとなり、これは、ボラジン骨格系分子と再び結合する確率は低いため、そのまま排気されることになる。 Along with the alkylborazine compound, at least one selected from the group consisting of ammonia and an amine compound containing an alkyl group having 1 to 3 carbon atoms (for example, C 2 H 5 NH 2 ) may be supplied. Supply to the extent. As described above, it is desirable that the alkyl group dissociated from the alkylborazine compound is not taken into the first film 23 to be formed from the viewpoint of reducing the leakage current. By using at least one selected from the group consisting of amine compounds containing an alkyl group, the alkyl group is neutralized more efficiently and is not taken into the first film 23 to be formed. Can do. For example, there is ethylamine (C 2 H 5 NH 2 ) as an amine compound having 2 carbon atoms, but when a dissociated alkyl group and a dissociated ethylamine are reacted, an alkylamine which is a neutral molecule is obtained. Is unlikely to recombine with a borazine skeleton molecule, so it will be exhausted as it is.
又、アンモニア、炭素数1〜3のアルキル基を含むアミン化合物等の供給は、アルキル基の第1の膜23中への取り込みを低減することに加えて、ボラジン骨格構造同士の架橋の間に、アンモニア、炭素数1〜3のアルキル基を含むアミン化合物等から解離された窒素がスペーサとして入った構造(B−N−B結合)が形成されて、ボラジン骨格構造同士が縮合しにくくなるという効果もある。但し、アンモニア、炭素数1〜3のアミン化合物等の添加量が、アルキルボラジン化合物の流量に対して多い場合は、成膜レートが低下するため、アミン化合物添加比(アミン化合物流量/アルキルボラジン化合物流量のモル比)については、30倍以下であることが好ましい。 Further, supply of ammonia, an amine compound containing an alkyl group having 1 to 3 carbon atoms, etc., in addition to reducing the incorporation of the alkyl group into the first film 23, during the cross-linking of the borazine skeleton structures. A structure (B—N—B bond) in which nitrogen dissociated from ammonia, an amine compound containing an alkyl group having 1 to 3 carbon atoms, or the like is formed as a spacer is formed, and borazine skeleton structures are difficult to condense. There is also an effect. However, when the addition amount of ammonia, an amine compound having 1 to 3 carbon atoms, or the like is larger than the flow rate of the alkyl borazine compound, the film formation rate decreases, so the amine compound addition ratio (amine compound flow rate / alkyl borazine compound) The molar ratio of the flow rate is preferably 30 times or less.
なお、上述した9%以上、35%以下の範囲で第1の膜23の膜中炭素量を制御する場合、膜中炭素量を減らしたい場合には、アンモニア、炭素数1〜3のアルキル基を含むアミン化合物等の供給量を増やせばよく、増やしたい場合には、アンモニア、炭素数1〜3のアルキル基を含むアミン化合物等の供給量を減らせばよい。 When the carbon content of the first film 23 is controlled within the range of 9% or more and 35% or less as described above, ammonia or an alkyl group having 1 to 3 carbon atoms can be used to reduce the carbon content in the film. The supply amount of the amine compound or the like containing suffices to be increased, and when it is desired to increase, the supply amount of the amine compound or the like containing ammonia or an alkyl group having 1 to 3 carbon atoms may be reduced.
以上のプロセス条件により、成膜工程における成膜反応が行われる。具体的には、プラズマにより、アルキルボラジン化合物中のボラジン骨格系分子(ボラジン環)と側鎖基とが解離され、プラズマ状態となったボラジン骨格系分子同士が気相重合されて、支持台7上に載置された基板8のCu配線21上に吸着することにより、所望の膜中炭素量、所望の比誘電率となる第1の膜23が形成されることになる。
The film forming reaction in the film forming process is performed under the above process conditions. Specifically, the borazine skeleton system molecule (borazine ring) and the side chain group in the alkyl borazine compound are dissociated by plasma, and the borazine skeleton system molecules in the plasma state are vapor-phase polymerized to form the support base 7. By adsorbing on the
成膜工程が所定時間実施され、所望の膜厚(例えば、10nm程度)の第1の膜23が基板8上に成膜されると、成膜工程は終了し、続いて、反応促進工程が実施される。なお、第2の膜24がボラジン膜である場合には、プロセス条件を変えて、例えば、膜安定性を上げるため、第1の膜23と比較して、成膜工程時のLF印加量を増やす等して、第1の膜23に続けて、第2の膜24が形成され、第2の膜24が成膜されると、成膜工程が終了し、続いて、反応促進工程が実施されることになる。
When the film forming process is performed for a predetermined time and the first film 23 having a desired film thickness (for example, about 10 nm) is formed on the
(ステップ4)
反応促進工程では、具体的には、電極11に給電する低周波電源13からのLFパワーを、成膜工程におけるLFパワーより大きくすると共に、ガスノズル14から真空チャンバ2内に供給するアルキルボラジン化合物、アンモニア、炭素数1〜3のアルキル基を含むアミン化合物等を徐々に漸減して、第1の膜23、第2の膜24自体との反応が無い希ガス(He、Ar等)やN2等の不活性ガスのみとし、真空チャンバ2内の真空度を10〜50mTorr程度に制御している。この反応促進工程において、低周波電源13による[LFパワー×印加時間]は、254500W/m2・秒以上であり、かつ、そのLFパワーが127400W/m2以下となる電力で制御される。これは、ボラジン骨格系分子同士の架橋反応は促進させるが、薄膜へのダメージは発生させないための条件である。そして、以上のプロセス条件により、反応促進工程における反応促進、即ち、ボラジン骨格系分子同士の架橋反応が促進されることになる。
(Step 4)
In the reaction promoting step, specifically, the LF power from the low-
この反応促進工程では、成膜工程で形成された第1の膜23、第2の膜24中に残存する反応活性基を縮合させることにより架橋反応を促進すると共に、B−H結合を除去している。従って、架橋反応の促進により、更に低誘電率化が促進されると共に、水分との反応の活性点となるB−H結合の除去により経時変化が抑制され、安定性が向上することになる。又、架橋反応の促進により、更に高機械的強度が図られ(機械的強度ヤング率10GPa以上)、その結果、耐薬品性の向上、加工性の向上、CMP(Chemical Mechanical Polish)耐性が向上することになる。加えて、有機系高分子材料と比較して耐熱性に優れた無機高分子系材料を用いているため、耐熱化も達成できる。
In this reaction promoting step, the reactive active groups remaining in the first film 23 and the
上記手順を実施することにより、低い界面拡散率、低誘電率、低リーク電流、高機械的強度の特性を備えたボラジン膜を実現することに加えて、更に、これらの特性の経時変化が小さいボラジン膜を実現することができる。例えば、その具体的特性として、低誘電率化(比誘電率3.5以下)、低リーク電流化(リーク電流5E−8A/cm2以下)、高機械的強度(ヤング率10GPa以上)を実現すると共に、特性の安定性として、比誘電率の安定性(比誘電率の経時変化0.1以下)を実現することができる。この比誘電率の経時変化は、薄膜形成後とその2週間後の比誘電率とを差分したものである。
By implementing the above procedure, in addition to realizing a borazine film having low interfacial diffusivity, low dielectric constant, low leakage current, and high mechanical strength characteristics, the change with time of these characteristics is small. A borazine film can be realized. For example, as its specific characteristics, low dielectric constant (relative dielectric constant 3.5 or less), low leakage current (leakage current 5E-8A / cm 2 or less), and high mechanical strength (Young's
一方、第1の膜23上に形成する第2の膜24を、膜安定性が高い膜、例えば、SiC、SiCNとする場合には、第1の膜23に対する反応促進工程の終了後、膜全体の実効誘電率が4.0未満となるように、第2の膜24となるSiC、SiCN等を形成することになる。この場合も、第1の膜23、第2の膜24を共にボラジン膜とした場合と同様に、EM耐性を向上させて、半導体装置の信頼性を改善することができ、半導体装置としての応答性も向上させることができ、その結果、従来の半導体装置では難しかった半導体装置の性能向上と信頼性向上とを両立することができる。加えて、第1の膜23の上層に膜安定性が高い第2の膜24があるので、第1の膜23での吸湿を抑制して、膜安定性を改善することができる。
On the other hand, when the
なお、本実施例においては、半導体装置に用いる配線の一例として、銅を用いて説明をしているが、銅配線に限らず、アルミニウム系材料の配線に適用してもよい。 In this embodiment, copper is used as an example of the wiring used in the semiconductor device. However, the present invention is not limited to copper wiring, and may be applied to wiring made of an aluminum-based material.
本発明は、半導体装置の銅配線に対するバリア膜として好適なものである。 The present invention is suitable as a barrier film for copper wiring of a semiconductor device.
1 プラズマCVD装置
2 真空チャンバ
3 天井板
4 高周波アンテナ
5 整合器
6 高周波電源
7 支持台
8 基板
9 昇降装置
11 電極
12 整合器
13 低周波電源
14 ガスノズル
15 ガス制御装置
16 主制御装置
17 ゲートドア
21 Cu配線
22 ボラジン膜
23 第1の膜
24 第2の膜
DESCRIPTION OF
Claims (7)
誘導結合型のプラズマ生成手段を用いて、前記チャンバ内に電磁波を入射して、前記ガスをプラズマ状態とし、
前記プラズマのプラズマ拡散領域に、半導体装置の配線が形成された基板を配置し、
前記プラズマにより解離された前記アルキルボラジン化合物中のボラジン骨格系分子を基本単位として気相重合して、少なくとも2層の膜を形成する際、前記配線に接する層を形成する際には、前記膜内部の構成元素のうち、ホウ素原子B、窒素原子N及び炭素原子Cの含有量の和に対する炭素原子Cの含有量の比率[C/(B+N+C)]を前記膜中の炭素量とするとき、前記配線に接する層の炭素量を9%以上、かつ、35%以下とし、当該層の炭素量を他の層より多くして、炭素量の異なる少なくとも2つ以上の層から構成すると共に、前記膜全体の実効誘電率を4.0以下として、前記配線上に半導体装置用絶縁膜を成膜することを特徴とする半導体装置用絶縁膜の製造方法。
Using an inductively coupled plasma generating means, an electromagnetic wave is incident into the chamber to bring the gas into a plasma state,
A substrate on which wiring of a semiconductor device is formed is disposed in the plasma diffusion region of the plasma,
When forming a layer in contact with the wiring at the time of forming a layer in contact with the wiring by performing gas phase polymerization using a borazine skeleton system molecule in the alkylborazine compound dissociated by the plasma as a basic unit, When the ratio [C / (B + N + C)] of the carbon atom C content to the sum of the boron atom B, nitrogen atom N, and carbon atom C content among the internal constituent elements is the carbon content in the film, The carbon amount of the layer in contact with the wiring is 9% or more and 35% or less, and the carbon amount of the layer is made larger than that of the other layers, and is composed of at least two layers having different carbon amounts. A method of manufacturing an insulating film for a semiconductor device, wherein an effective dielectric constant of the entire film is set to 4.0 or less and an insulating film for a semiconductor device is formed on the wiring.
前記プラズマ生成手段は、前記チャンバの天井板の真上に配置したアンテナから、前記チャンバ内に電磁波を入射するものであり、前記基板は、前記天井板下面からの距離が5cm〜30cmとなる位置に配置されることを特徴とする半導体装置用絶縁膜の製造方法。 In the manufacturing method of the insulating film for semiconductor devices of Claim 1 ,
The plasma generating means is for making electromagnetic waves enter the chamber from an antenna disposed directly above the ceiling plate of the chamber, and the substrate is positioned at a distance of 5 cm to 30 cm from the lower surface of the ceiling plate A method for manufacturing an insulating film for a semiconductor device, comprising:
前記基板が、電子温度が3.5eV以下となる領域に配置されることを特徴とする半導体製造装置用絶縁膜の製造方法。 In the manufacturing method of the insulating film for semiconductor devices of Claim 1 or Claim 2 ,
A method of manufacturing an insulating film for a semiconductor manufacturing apparatus, wherein the substrate is disposed in a region where an electron temperature is 3.5 eV or less.
前記アルキルボラジン化合物を含有しないガスが主となるプラズマで、成膜した前記半導体装置用絶縁膜を処理することを特徴とする半導体装置用絶縁膜の製造方法。 In the manufacturing method of the insulating film for semiconductor devices as described in any one of Claims 1-3 ,
A method of manufacturing an insulating film for a semiconductor device, comprising: processing the deposited insulating film for a semiconductor device with a plasma mainly composed of a gas not containing the alkylborazine compound.
前記基板にバイアスを印加することを特徴とする半導体装置用絶縁膜の製造方法。 In the manufacturing method of the insulating film for semiconductor devices as described in any one of Claims 1-4 ,
A method of manufacturing an insulating film for a semiconductor device, wherein a bias is applied to the substrate.
前記化学式1又は前記化学式2に示すアルキルボラジン化合物が、更に、R1、R3、R5の少なくとも1つが水素原子であることを特徴とする半導体装置用絶縁膜の製造方法。 In the manufacturing method of the insulating film for semiconductor devices as described in any one of Claims 1-5 ,
The method for producing an insulating film for a semiconductor device, wherein the alkylborazine compound represented by the chemical formula 1 or the chemical formula 2 further has at least one of R1, R3, and R5 as a hydrogen atom.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010055924A JP5260586B2 (en) | 2010-03-12 | 2010-03-12 | Method for manufacturing insulating film for semiconductor device, method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010055924A JP5260586B2 (en) | 2010-03-12 | 2010-03-12 | Method for manufacturing insulating film for semiconductor device, method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011192720A JP2011192720A (en) | 2011-09-29 |
JP5260586B2 true JP5260586B2 (en) | 2013-08-14 |
Family
ID=44797352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010055924A Expired - Fee Related JP5260586B2 (en) | 2010-03-12 | 2010-03-12 | Method for manufacturing insulating film for semiconductor device, method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5260586B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6159143B2 (en) * | 2013-05-10 | 2017-07-05 | 株式会社日立国際電気 | Semiconductor device manufacturing method, substrate processing apparatus, and program |
JP6247095B2 (en) * | 2013-12-27 | 2017-12-13 | 株式会社日立国際電気 | Semiconductor device manufacturing method, substrate processing apparatus, and program |
JP6254848B2 (en) | 2014-01-10 | 2017-12-27 | 株式会社日立国際電気 | Semiconductor device manufacturing method, substrate processing apparatus, and program |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4764559B2 (en) * | 2001-03-28 | 2011-09-07 | 隆 杉野 | Film forming method and film forming apparatus |
JP5330747B2 (en) * | 2008-06-30 | 2013-10-30 | 三菱重工業株式会社 | Insulating film for semiconductor device, manufacturing method and manufacturing apparatus for insulating film for semiconductor device, semiconductor device and manufacturing method thereof |
-
2010
- 2010-03-12 JP JP2010055924A patent/JP5260586B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011192720A (en) | 2011-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3930840B2 (en) | Low-κ dielectric inorganic / organic hybrid film | |
TWI394215B (en) | Methods to obtain low k dielectric barrier with superior etch resistivity | |
US9018108B2 (en) | Low shrinkage dielectric films | |
KR100960755B1 (en) | A method of depositing dielectric materials in damascene applications | |
TWI426545B (en) | Method for depositing an amorphous carbon film with improved density and step coverage | |
KR100920033B1 (en) | Method of forming SiOC film using precursor for manufacturing SiOC film | |
TWI310224B (en) | Low-k dielectric layer formed from aluminosilicate precursors | |
EP1172845A2 (en) | Method for treating dielectric layers with low dielectric constant to reduce oxygen diffusion | |
JP5330747B2 (en) | Insulating film for semiconductor device, manufacturing method and manufacturing apparatus for insulating film for semiconductor device, semiconductor device and manufacturing method thereof | |
CN102770580A (en) | Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition | |
JP2011166106A (en) | Semiconductor device manufacturing method, and semiconductor device | |
JP3882914B2 (en) | Multiphase low dielectric constant material and deposition method thereof | |
JP4743470B2 (en) | Method for forming a film in contact with a Cu layer on a semiconductor substrate | |
JP4578332B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5260586B2 (en) | Method for manufacturing insulating film for semiconductor device, method for manufacturing semiconductor device | |
JPH10340899A (en) | Silica insulation film and semiconductor device, and manufacturing method thereof | |
US7098129B2 (en) | Interlayer insulation film used for multilayer interconnect of semiconductor integrated circuit and method of manufacturing the same | |
KR101635120B1 (en) | Insulating Film Material, Method for Forming Film by using the Insulating Film Material, and Insulating Film | |
JP4117768B2 (en) | Siloxane polymer film on semiconductor substrate and method for producing the same | |
US9371430B2 (en) | Porous film with high hardness and a low dielectric constant and preparation method thereof | |
JP5607394B2 (en) | Method for forming interlayer insulating film and interlayer insulating film | |
JP2001230244A (en) | Method for forming insulating film and multilayer interconnection | |
JP2008263022A (en) | Insulating film material, film forming method employing the insulating film material, and insulating film | |
JP2006294671A (en) | Manufacturing method of low-permittivity silicon carbide film | |
JPH118236A (en) | Method of forming low dielectric constant film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120412 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130425 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |