JPH118236A - Method of forming low dielectric constant film - Google Patents

Method of forming low dielectric constant film

Info

Publication number
JPH118236A
JPH118236A JP15703197A JP15703197A JPH118236A JP H118236 A JPH118236 A JP H118236A JP 15703197 A JP15703197 A JP 15703197A JP 15703197 A JP15703197 A JP 15703197A JP H118236 A JPH118236 A JP H118236A
Authority
JP
Japan
Prior art keywords
dielectric constant
film
low dielectric
gas
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15703197A
Other languages
Japanese (ja)
Inventor
Toshiaki Hasegawa
利昭 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15703197A priority Critical patent/JPH118236A/en
Publication of JPH118236A publication Critical patent/JPH118236A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To form a low dielectric constant film having a low relative dielectric constant by a method, wherein a vapor growth operation is conducted using a raw gas containing a specific component, and the vapor growth dielectric film is heat treated. SOLUTION: A raw gas, formed by mixing silicon atom containing gas, oxygen atom containing gas and diluted gas, is introduced into a chamber, and a protective film is formed on a semiconductor substrate 2. Then, a low dielectric constant film is formed on the semiconductor substrate 2. Silicon atom containing gas, silicon-oxidizing gas and organic molecule containing gas are introduced through different feeding paths, and they are fed into the chamber via a diffusion plate 16. Sin H2n+2 and H2 O2 are introduced and mixed, and a silanol is formed, (Cn H2n+1 O)NH is mixed while proceeding with dehydration-condensation into the silanol, where x+y=3 and x>=1. Then the semiconductor substrate 2 is heat treated. As a result, a low dielectric constant film, having a low relative dielectric constant, is obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、低誘電率膜の形成
方法に関し、特に、気相成長法を用いて、気泡を含有す
る極めて比誘電率の低い低誘電率膜を形成する方法に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a low dielectric constant film, and more particularly to a method for forming an extremely low dielectric constant film containing bubbles using a vapor phase growth method. It is.

【0002】[0002]

【従来の技術】半導体装置の微細化、低消費電力化及び
高速化等の要求に伴い、それらに応える手段として層間
絶縁膜の低誘電率化が検討されている。従来、炭素原子
又はフッ素原子を含有することで比誘電率を下げた誘電
体材料が用いられている。
2. Description of the Related Art With demands for miniaturization, low power consumption, high speed, etc. of semiconductor devices, lowering the dielectric constant of an interlayer insulating film is being studied as a means for meeting these requirements. Conventionally, a dielectric material having a reduced relative dielectric constant by containing a carbon atom or a fluorine atom has been used.

【0003】炭素原子を含む誘電体材料として、有機S
OG、ポリイミド、パレリン(ポリパラキシリレン)等
が知られている。これらの誘電体材料は、アルキル基を
含むことで材料の密度を下げ、且つ分子自身の分極率が
低いことで、低誘電率になると解されている。
As a dielectric material containing carbon atoms, organic S
OG, polyimide, parelin (polyparaxylylene) and the like are known. It is understood that these dielectric materials have a low dielectric constant by containing an alkyl group to lower the density of the material and to have a low polarizability of the molecule itself.

【0004】フッ素原子を含む誘電体材料として、Si
OFが知られている。この誘電体材料は、Si−O−S
iボンドをフッ素原子により終端することで材料の密度
を下げ、且つフッ素自身の分極率が低い等の理由から、
低誘電率となっている。
As a dielectric material containing a fluorine atom, Si
OF is known. The dielectric material is Si-OS
By terminating the i-bond with a fluorine atom, the density of the material is reduced, and the polarizability of fluorine itself is low.
It has a low dielectric constant.

【0005】層間絶縁膜に必要とされる要件として、低
誘電率であることのみならず、配線間を埋め込むため
に、優れたギャップフィル能力とグローバル平坦化が重
要である。これらの要件を達成するための一手段とし
て、英国ETE社が開発したAPL(Advanced Planari
zation Layer)技術が知られており、ギャップフィルと
ある程度のグローバル平坦化を可能にしている。
[0005] As the requirements for the interlayer insulating film, not only a low dielectric constant but also an excellent gap fill capability and global flattening are important for embedding between wirings. One way to meet these requirements is to use the APL (Advanced Planari
Zation Layer) technology is known and allows for gap fill and some global flattening.

【0006】このAPL技術では、原料ガスにSiH4
とH22を使用し、半導体基板を0℃前後の温度に冷却
してCVD(VPE)を行うことにより、半導体基板の
表面にあたかも液体を垂らしたような形状のSiO2
縁膜が形成される。このSiO2絶縁膜のギャップフィ
ル能力については、アスペクト比4程度までが可能であ
り、グローバル平坦化については、10μmの空隙(ス
ペース)を平坦に埋め込むことが可能である。但し、半
導体基板の温度を10℃以上に上げると、半導体基板上
での原料の流動性が失われて、グローバル平坦化の能力
が次第に低下するという特徴がある。
In this APL technique, the source gas is SiH 4
And H 2 O 2 , the semiconductor substrate is cooled to a temperature of about 0 ° C. and CVD (VPE) is performed to form a SiO 2 insulating film having a liquid-like shape on the surface of the semiconductor substrate. Is done. The gap fill capability of this SiO 2 insulating film can be up to an aspect ratio of about 4, and the global flattening can fill a 10 μm gap (space) flat. However, when the temperature of the semiconductor substrate is increased to 10 ° C. or more, the fluidity of the raw material on the semiconductor substrate is lost, and the global flattening ability is gradually reduced.

【0007】[0007]

【発明が解決しようとする課題】しかし、このAPL技
術では、ギャップフィル能力とグローバル平坦化につい
ては良好な結果が得られるものの、低誘電率化に関して
は必ずしも十分な結果が得られていない。APL技術で
得られる層間絶縁膜の比誘電率は4〜5程度であり、従
来のSOG膜や、ソースガスにTEOS(テトラエトキ
シシラン)を用いるO3−TEOS膜と同程度の比誘電
率に止まっている。また、この層間絶縁膜の主成分がそ
もそも酸化珪素(SiO2)であるため、理想的なプロ
セス工程で比誘電率を下げても3.8程度が限界であ
る。また、層間絶縁膜中に含まれる水酸基(−OH)に
は比誘電率を上昇させる作用があるため、酸化珪素より
は比誘電率が高くなる傾向にある。
However, in this APL technique, good results can be obtained with respect to gap fill capability and global flattening, but sufficient results have not always been obtained with respect to lowering the dielectric constant. The relative dielectric constant of the interlayer insulating film obtained by the APL technique is about 4 to 5, which is equivalent to that of a conventional SOG film or an O 3 -TEOS film using TEOS (tetraethoxysilane) as a source gas. At rest. Further, since the main component of the interlayer insulating film is silicon oxide (SiO 2 ) in the first place, even if the relative dielectric constant is reduced in an ideal process, the limit is about 3.8. Further, since a hydroxyl group (—OH) contained in the interlayer insulating film has an effect of increasing the relative dielectric constant, the relative dielectric constant tends to be higher than that of silicon oxide.

【0008】尚、原料ガスにフッ素原子に混合すること
により、比誘電率を3.5程度まで下げる技術も検討さ
れているが、半導体装置の更なる微細化等の要求に伴
い、3.0以下の比誘電率を実現する誘電体材料の必要
性が高まっている。
Although a technique of lowering the relative dielectric constant to about 3.5 by mixing the raw material gas with fluorine atoms has been studied, the demand for further miniaturization of a semiconductor device or the like has led to a demand for 3.0. There is an increasing need for dielectric materials that achieve the following relative dielectric constants.

【0009】本発明は、このような従来技術の課題に鑑
みてなされたものであり、半導体装置を形成するに際し
て、ギャップフィル能力及びグローバル平坦化能力に優
れ、且つ極めて低い比誘電率を有する低誘電率膜を形成
する方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art. In forming a semiconductor device, the present invention is excellent in gap fill ability and global flattening ability and has a very low relative dielectric constant. An object of the present invention is to provide a method for forming a dielectric film.

【0010】[0010]

【課題を解決するための手段】本発明の低誘電率膜の形
成方法は、少なくともSin2n+2、H22及び(Cn
2n+1O)xNHy(但し、x+y=3、x≧1)を含む原
料ガスを用いて気相成長を行い、気相成長した誘電体膜
を熱処理する。
The method of forming a low dielectric constant film according to the present invention comprises the steps of forming at least Si n H 2n + 2 , H 2 O 2 and (C n H
Vapor-phase growth is performed using a source gas containing 2n + 1O) x NH y (where x + y = 3, x ≧ 1), and the dielectric film that has been vapor-grown is heat-treated.

【0011】また、少なくともSin2n+2、H22
(C65O)xNHy(但し、x+y=3、x≧1)を含
む原料ガスを用いて気相成長を行い、気相成長した誘電
体膜を熱処理する。
Further, at least Si n H 2n + 2 , H 2 O 2 ,
Vapor phase growth is performed using a source gas containing (C 6 H 5 O) x NH y (where x + y = 3, x ≧ 1), and the vapor-grown dielectric film is heat-treated.

【0012】また、これらの原料ガスに更に、少なくと
もポリフルオロエチレン、または、少なくとも有機シラ
ンガス、若しくは少なくともポリフルオロエチレン及び
有機シランガスを含める。
Further, these source gases further include at least polyfluoroethylene, or at least an organic silane gas, or at least a polyfluoroethylene and an organic silane gas.

【0013】[0013]

【作用】前記の少なくともSin2n+2、H22及び
(Cn2n+1O)xNHyを含む原料ガスを用いて気相成
長を行うと、Sin2n+2とH22との反応過程でシラ
ノール(Si(OH)x)が形成され、更にこの反応過
程中に、(Cn2n+1O)xNHyの有機分子(Cn2n+1
O)が凝縮してナノメートルオーダーの微粒子となって
混入し、膜中に微粒子が残存した状態の誘電体膜が形成
される。この誘電体膜を熱処理すると微粒子の有機成分
が分離して、微細な気泡を有する低誘電率膜が形成され
る。
According to the present invention, when a vapor phase growth is performed using the above-mentioned raw material gas containing at least Si n H 2n + 2 , H 2 O 2 and (C n H 2n + 1 O) x NH y , Si n H 2n + 2 Silanol (Si (OH) x ) is formed in the course of the reaction between H 2 O 2 and H 2 O 2, and further, during this reaction course, the organic molecule (C n H 2n + ) of (C n H 2n + 1 O) x NH y 1
O) is condensed and mixed as fine particles on the order of nanometers to form a dielectric film in which fine particles remain in the film. When the dielectric film is heat-treated, the organic components of the fine particles are separated, and a low dielectric constant film having fine bubbles is formed.

【0014】また、前記の少なくともSin2n+2、H2
2、(C65O)xNHyを含む原料ガスを用いて気相
成長を行うと、Sin2n+2とH22との反応過程でシ
ラノール(Si(OH)x)が形成され、更にこの反応
過程中に、(C65O)xNHyの有機分子(C65O)
が凝縮してナノメートルオーダーの微粒子となって混入
し、膜中に微粒子が残存した状態の誘電体膜が形成され
る。この誘電体膜を熱処理すると微粒子の有機成分が分
離して、微細な気泡を有する低誘電率膜が形成される。
Further, at least the above-mentioned Si n H 2n + 2 , H 2
When gas phase growth is performed using a source gas containing O 2 , (C 6 H 5 O) x NH y , silanol (Si (OH) x in the course of reaction between Si n H 2n + 2 and H 2 O 2. ) is formed, further in this reaction process, (C 6 H 5 O) x NH y organic molecules (C 6 H 5 O)
Are condensed and mixed as fine particles on the order of nanometers to form a dielectric film in which fine particles remain in the film. When the dielectric film is heat-treated, the organic components of the fine particles are separated, and a low dielectric constant film having fine bubbles is formed.

【0015】これらの原料ガスに更に、少なくともポリ
フルオロエチレン、または、少なくとも有機シランガ
ス、若しくは少なくともポリフルオロエチレン及び有機
シランガスを含めると、より比誘電率の低い低誘電率膜
が形成される。
If these source gases further include at least polyfluoroethylene, or at least organic silane gas, or at least polyfluoroethylene and organic silane gas, a low dielectric constant film having a lower relative dielectric constant is formed.

【0016】[0016]

【実施の形態】Embodiment

(第1の実施の形態)本発明の第1の実施の形態を図1
〜図3を参照して説明する。図1は、本発明の低誘電率
膜を用いた多層配線構造を模式的に示す縦断面図、図2
は、この多層配線構造を形成するためのプラズマCVD
装置の構造を模式的に示す縦断面図、図3は、低誘電率
膜を形成するための減圧CVD装置の構造を模式的に示
す縦断面図である。
(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
This will be described with reference to FIG. FIG. 1 is a longitudinal sectional view schematically showing a multilayer wiring structure using the low dielectric constant film of the present invention.
Describes a plasma CVD method for forming this multilayer wiring structure.
FIG. 3 is a longitudinal sectional view schematically showing the structure of the apparatus, and FIG. 3 is a longitudinal sectional view schematically showing the structure of a low pressure CVD apparatus for forming a low dielectric constant film.

【0017】図1に示す多層配線構造は、半導体素子が
形成された半導体基板2の表面に、メタル配線4,4’
と保護膜6,6’、本発明の低誘電率膜8,8’及び絶
縁膜10,10’が積層され、絶縁膜10の一部分に形
成されたビアコンタクトBCを介してメタル配線4,
4’の一部分が電気的に接続された構造となっている。
The multilayer wiring structure shown in FIG. 1 has metal wirings 4 and 4 'on a surface of a semiconductor substrate 2 on which semiconductor elements are formed.
And the protective films 6 and 6 ′, the low dielectric constant films 8 and 8 ′ of the present invention, and the insulating films 10 and 10 ′ are laminated, and the metal wiring 4 is formed via the via contact BC formed in a part of the insulating film 10.
4 'has a structure in which a part thereof is electrically connected.

【0018】以下、低誘電率膜8,8’の形成方法を、
この多層配線構造の形成工程と共に説明する。第1の工
程では、半導体素子及びこれらを電気的に配線するメタ
ル配線4が形成された半導体基板2を、図2に示す容量
結合型のプラズマCVD装置Aのチャンバー内に導入
し、メタル配線4上に保護膜6を形成する。この保護膜
6の形成時には、チャンバー内の真空度を例えば100
Pa、半導体基板2の温度を例えば350℃に保ち、上
部電極12と下部電極14の間に周波数13.56MH
zの高周波電力を例えば1.0W/cm2で印加する。
そして、シリコン原子を含むガスとしてSiH4等、酸
素原子を含むガスとしてN2O等、希釈(キャリア)ガ
スとしてHe等を混合した原料ガスをチャンバー内に導
入することにより、下部電極14に載置した半導体基板
2のメタル配線4上にSiO2絶縁膜から成る保護膜6
を形成する。
Hereinafter, the method of forming the low dielectric constant films 8, 8 'will be described.
A description will be given together with the process of forming this multilayer wiring structure. In the first step, the semiconductor substrate 2 on which the semiconductor elements and the metal wiring 4 for electrically wiring these elements are formed is introduced into a chamber of a capacitively coupled plasma CVD apparatus A shown in FIG. A protective film 6 is formed thereon. When forming the protective film 6, the degree of vacuum in the chamber is set to, for example, 100
Pa, the temperature of the semiconductor substrate 2 is maintained at, for example, 350 ° C., and a frequency of 13.56 MH is applied between the upper electrode 12 and the lower electrode 14.
A high frequency power of z is applied at, for example, 1.0 W / cm 2 .
Then, a raw material gas containing a mixture of SiH 4 or the like as a gas containing silicon atoms, N 2 O or the like as a gas containing oxygen atoms, and He or the like as a diluting (carrier) gas is introduced into the chamber, thereby mounting on the lower electrode 14. Protective film 6 made of SiO 2 insulating film on metal wiring 4 of semiconductor substrate 2 placed
To form

【0019】次に、第2の工程では、保護膜6が形成さ
れた半導体基板2を、図3に示す減圧CVD装置Bのチ
ャンバー内に導入し、例えば膜厚約800nmの低誘電率
膜8を形成する。この低誘電率膜8の形成時には、チャ
ンバー内の真空度を例えば200Pa、拡散板16の温
度を例えば100℃、載置台18に載せられた半導体基
板2の温度を0℃程度に保つ。更に、シリコン原子を含
むガスとして例えばSin2n+2を流量50sccmで、シ
リコンを酸化するために例えばH22を流量200sccm
で、有機分子を含むガスとして例えば(Cn2n+1O)2
NHを流量200sccmで、夫々別個の供給路を通して導
入し、これらの原料ガスを拡散板16を介してチャンバ
ー内に供給する。
Next, in a second step, the semiconductor substrate 2 on which the protective film 6 has been formed is introduced into the chamber of the low-pressure CVD apparatus B shown in FIG. To form When the low dielectric constant film 8 is formed, the degree of vacuum in the chamber is kept at, for example, 200 Pa, the temperature of the diffusion plate 16 is kept at, for example, 100 ° C., and the temperature of the semiconductor substrate 2 placed on the mounting table 18 is kept at about 0 ° C. Furthermore, for example, Si n H 2n + 2 as the gas containing silicon atoms at a flow rate of 50 sccm, flow rate of 200sccm for example H 2 O 2 to oxidize the silicon
As a gas containing organic molecules, for example, (C n H 2n + 1 O) 2
NH is introduced at a flow rate of 200 sccm through separate supply channels, and these source gases are supplied into the chamber via the diffusion plate 16.

【0020】そして、Sin2n+2とH22を導入し混
合することでシラノール(Si(OH)x)を形成さ
せ、このシラノールの脱水縮合反応を進行させる。更
に、この脱水縮合反応の進行過程中に、(Cn
2n+12)NHをシラノールに混合する。これにより、
(Cn2n+1O)2NHの有機分子(Cn2n+1O)が凝
縮してナノメートルオーダーの微粒子となってシラノー
ル中に混入し、シラノールの脱水縮合反応の完了時に
は、有機分子の微粒子が膜中に一様分布で残留したまま
のSiO2誘電体膜が半導体基板2の保護膜6の表面上
に平坦に堆積する。
[0020] Then, Si n H 2n + 2 and H 2 O 2 to form a silanol (Si (OH) x) by mixing by introducing, advancing the dehydration condensation reaction of the silanol. Furthermore, during the course of the dehydration condensation reaction, (C n H
2n + 1 O 2 ) NH is mixed with silanol. This allows
Organic molecules of (C n H 2n + 1 O) 2 NH (C n H 2n + 1 O) are condensed to form fine particles of the order of nanometers and mixed into the silanol, and upon completion of the dehydration condensation reaction of the silanol, An SiO 2 dielectric film in which fine particles of organic molecules remain uniformly distributed in the film is deposited flatly on the surface of the protective film 6 of the semiconductor substrate 2.

【0021】次に、半導体基板2を大気圧窒素雰囲気中
において150〜200℃の温度範囲内で加熱処理す
る。この熱処理により、前記SiO2誘電体膜の重合が
進み、且つ残留していた微粒子の有機成分が分離・気化
してSiO2誘電体膜の外へ蒸発し、ナノメートルオー
ダーの気泡が膜中に残留したままの状態の低誘電率膜8
が形成される。
Next, the semiconductor substrate 2 is heat-treated in a nitrogen atmosphere at atmospheric pressure within a temperature range of 150 to 200.degree. By this heat treatment, the polymerization of the SiO 2 dielectric film proceeds, and the organic components of the remaining fine particles are separated and vaporized and evaporated out of the SiO 2 dielectric film, and bubbles of the order of nanometers are formed in the film. Low dielectric constant film 8 as it remains
Is formed.

【0022】尚、有機分子を含むガスとして(Cn
2n+1O)2NHを用いる場合を説明したが、代わりに
(Cn2n+1O)3Nや(Cn2n+1O)NH2を用いても
よい。(Cn2n+1O)3Nを用いると、(Cn
2n+1O)2NHよりもSiO2誘電体膜中の有機分子の含
有割合が多くなり、熱処理後に気泡の含有割合の多い低
誘電率膜8を形成することができる。一方、(Cn
2n+1O)NH2を用いると、(Cn2n+ 1O)2NHより
もSiO2誘電体膜中の有機分子の含有割合が少なくな
り、熱処理後に気泡の含有割合の少ない低誘電率膜8を
形成することができる。また、(C65O)などの芳香
族を含むガスを用いても気泡を含有する低誘電率膜8を
形成することができる。
As a gas containing organic molecules, (C n H
2n + 1 O) has been described the case of using 2 NH, may be used (C n H 2n + 1 O ) 3 N and (C n H 2n + 1 O ) NH 2 instead. When (C n H 2n + 1 O) 3 N is used, (C n H
The content ratio of organic molecules in the SiO 2 dielectric film is larger than that of 2n + 1 O) 2 NH, and the low dielectric constant film 8 having a higher content ratio of bubbles can be formed after the heat treatment. On the other hand, (C n H
When 2n + 1 O) NH 2 is used, the content of organic molecules in the SiO 2 dielectric film is smaller than that of (C n H 2n + 1 O) 2 NH, and the low dielectric constant with less content of bubbles after heat treatment. A film 8 can be formed. The low dielectric constant film 8 containing bubbles can also be formed by using an aromatic gas such as (C 6 H 5 O).

【0023】このように形成した低誘電率膜8は、比誘
電率が1.3〜2.0の範囲内の極めて小さな値とな
り、ギャップフィル能力についてはアスペクト比4まで
可能で、グローバル平坦化能力については配線間隔10
μmまでほぼ平坦な形状となり、更に、約400℃以上
の耐熱性を有し、層間絶縁膜として優れた特性を示す。
The low dielectric constant film 8 formed as described above has a very small relative dielectric constant in the range of 1.3 to 2.0, a gap fill capability of up to an aspect ratio of 4, and global flattening. Wiring interval 10
It has a substantially flat shape up to μm, has heat resistance of about 400 ° C. or higher, and exhibits excellent characteristics as an interlayer insulating film.

【0024】次に、第3の工程では、第1の工程と同様
のCVD法や、スパッタリング法、あるいはスピンオン
法等により、低誘電率膜8上に、SiO2絶縁膜から成
る膜厚約0.3μmの絶縁膜10を形成する。更に、絶
縁膜10の形成後にアニール処理を施し、第2の工程で
形成された低誘電率膜8中に残存する水分を除去する。
この処理では、一般的な拡散炉を用いて、温度約400
℃の窒素雰囲気中で30分程度のアニールを行う。
Next, in the third step, a similar or the CVD method a first step, a sputtering method, or by spin-on method or the like, on the low dielectric constant film 8, about the thickness of SiO 2 insulating film 0 A 3 .mu.m insulating film 10 is formed. Further, an annealing process is performed after the formation of the insulating film 10 to remove moisture remaining in the low dielectric constant film 8 formed in the second step.
In this process, using a general diffusion furnace, the temperature is about 400
Annealing is performed in a nitrogen atmosphere at about 30 minutes.

【0025】次に、絶縁膜10に対してレジストパター
ニングし、エッチング処理を施すことにより、所定部分
にビアコンタクト用の穴を形成する。
Next, a hole for a via contact is formed at a predetermined portion by resist-patterning the insulating film 10 and performing an etching process.

【0026】そして、第1〜第3の工程と同様の処理を
繰り返すことにより、絶縁膜10上に、メタル配線4’
とビアコンタクト、保護膜6’、低誘電率膜8’及び絶
縁膜10’を順次に成膜し、図1に示す多層配線構造を
実現する。
By repeating the same processing as the first to third steps, the metal wiring 4 ′ is formed on the insulating film 10.
And a via contact, a protective film 6 ', a low dielectric constant film 8', and an insulating film 10 'are sequentially formed to realize the multilayer wiring structure shown in FIG.

【0027】以上、この実施の形態で述べたように、膜
中に気泡を含有させたことで比誘電率の極めて低い低誘
電率膜を形成することができる。また、低誘電率膜を、
保護膜及び絶縁膜と同じCVD法を用いて形成するの
で、これらの保護膜と絶縁膜との間に低誘電率膜を挟む
サンドイッチ構造の層間絶縁膜を連続して形成すること
ができて、プロセス工程の簡素化等が可能になる。ま
た、気泡を含有する低誘電率膜は保護膜及び絶縁膜に対
して高い吸着性を有することから、密着性の良い層間絶
縁膜を形成することができる。
As described above, as described in this embodiment, a low dielectric constant film having an extremely low relative dielectric constant can be formed by including bubbles in the film. In addition, a low dielectric constant film
Since the protective film and the insulating film are formed using the same CVD method, an interlayer insulating film having a sandwich structure in which a low dielectric constant film is sandwiched between the protective film and the insulating film can be formed continuously. The process steps can be simplified. Further, since the low dielectric constant film containing bubbles has a high adsorptivity to the protective film and the insulating film, an interlayer insulating film having good adhesion can be formed.

【0028】(第2の実施の形態)本発明の第2の実施
の形態を図1〜図3を援用して説明する。この実施の形
態は、低誘電率膜8,8’の他の形成方法に関するもの
である。
(Second Embodiment) A second embodiment of the present invention will be described with reference to FIGS. This embodiment relates to another method for forming the low dielectric constant films 8 and 8 '.

【0029】図1に示す多層配線構造の形成工程と共
に、低誘電率膜8,8’の形成方法を説明する。第1の
工程では、半導体素子及びこれらを電気的に配線するメ
タル配線4が形成された半導体基板2を、図2に示す容
量結合型のプラズマCVD装置のチャンバー内に導入
し、第1の実施の形態における第1の工程と同様のプロ
セス条件下で、メタル配線4上に保護膜6を形成する。
A method of forming the low dielectric constant films 8 and 8 'will be described together with the step of forming the multilayer wiring structure shown in FIG. In the first step, a semiconductor substrate 2 on which semiconductor elements and metal wirings 4 for electrically wiring these elements are formed is introduced into a chamber of a capacitively coupled plasma CVD apparatus shown in FIG. Under the same process conditions as the first step in the embodiment, the protective film 6 is formed on the metal wiring 4.

【0030】即ち、プラズマCVD装置Aのチャンバー
内の真空度を例えば100Pa、半導体基板2の温度を
例えば350℃に保ち、上部電極12と下部電極14の
間に周波数13.56MHzの高周波電力を例えば1.
0W/cm2で印加する。そして、シリコン原子を含む
ガスとしてSiH4等、酸素原子を含むガスとしてN2
等、希釈(キャリア)ガスとしてHe等を混合した原料
ガスをチャンバー内に導入することにより、下部電極1
4に載置した半導体基板2のメタル配線4上にSiO2
絶縁膜から成る保護膜6を形成する。
That is, the degree of vacuum in the chamber of the plasma CVD apparatus A is maintained at, for example, 100 Pa, the temperature of the semiconductor substrate 2 is maintained at, for example, 350 ° C., and high-frequency power having a frequency of 13.56 MHz is applied between the upper electrode 12 and the lower electrode 14. 1.
Apply at 0 W / cm 2 . Then, a gas containing oxygen atoms such as SiH 4 is used as a gas containing silicon atoms, and N 2 O is used as a gas containing oxygen atoms.
By introducing a source gas mixed with He or the like as a dilution (carrier) gas into the chamber, the lower electrode 1
4 SiO 2 on the metal wiring 4 of the semiconductor substrate 2 is placed on the
A protective film 6 made of an insulating film is formed.

【0031】次に、第2の工程では、保護膜6が形成さ
れた半導体基板2を、図3に示す減圧CVD装置Bのチ
ャンバー内に導入し、例えば膜厚約800nmの低誘電率
膜8を形成する。この低誘電率膜8の形成時には、チャ
ンバー内の真空度を例えば200Pa、拡散板16の温
度を例えば200℃、載置台18に載せられた半導体基
板2の温度を0℃程度に保つ。ここで、拡散板16の温
度を例えば200℃とするのは、後述するポリフルオロ
エチレン及び、(Cn2n+1O)2NHを拡散板16に吸
着することなくチャンバー内に供給するためである。
Next, in a second step, the semiconductor substrate 2 on which the protective film 6 has been formed is introduced into the chamber of the low pressure CVD apparatus B shown in FIG. To form When the low dielectric constant film 8 is formed, the degree of vacuum in the chamber is kept at, for example, 200 Pa, the temperature of the diffusion plate 16 is kept at, for example, 200 ° C., and the temperature of the semiconductor substrate 2 placed on the mounting table 18 is kept at about 0 ° C. Here, the reason why the temperature of the diffusion plate 16 is set to, for example, 200 ° C. is to supply polyfluoroethylene and (C n H 2n + 1 O) 2 NH described later into the chamber without being adsorbed to the diffusion plate 16. It is.

【0032】更に、シリコン原子を含むガスとして例え
ばSin2n+2を流量50sccmで、酸化ガスとして例え
ばH22を流量200sccmで、有機分子を含むガスとし
て例えばポリフルオロエチレン、(Cn2n+1O)2NH
を流量200sccmで、夫々別個の供給路を通して導入す
る。更に、フルオロカーボンソースとして例えばCF3
n2nCF3を用い、このフルオロカーボンソースをキ
ャリアガス(例えば窒素ガス)と共に導入する。キャリ
アガスのガス流量は例えば500sccmとする。
Further, as a gas containing silicon atoms, for example, Si n H 2n + 2 at a flow rate of 50 sccm, as an oxidizing gas, for example, H 2 O 2 at a flow rate of 200 sccm, and as a gas containing organic molecules, for example, polyfluoroethylene, (C n H 2n + 1 O) 2 NH
At a flow rate of 200 sccm through each separate feed channel. Further, as a fluorocarbon source, for example, CF 3
This fluorocarbon source is introduced together with a carrier gas (for example, nitrogen gas) using C n F 2n CF 3 . The gas flow rate of the carrier gas is, for example, 500 sccm.

【0033】尚、CF3n2nCF3は個体ソースであ
るため、フロリーナ溶媒に溶解した後、図示していない
液体供給装置でチャンバー内に導入する。あるいは、別
の供給手段として、固体のCF3n2nCF3をチャン
バー内に配置し、レーザー等の高エネルギー光を照射す
ることで気化させて供給しても良い。また、フルオロカ
ーボンソースとして、溶解度の高い、アモルファステフ
ロンを用いても良い。
Since CF 3 C n F 2n CF 3 is a solid source, it is dissolved in a Florina solvent and then introduced into the chamber by a liquid supply device (not shown). Alternatively, a separate feed means, a CF 3 C n F 2n CF 3 solid was placed in a chamber may be supplied by vaporizing by irradiating high energy light such as a laser. Further, amorphous Teflon having high solubility may be used as the fluorocarbon source.

【0034】そして、Sin2n+2とH22を導入し混
合することでシラノール(Si(OH)x)を形成さ
せ、このシラノールの脱水縮合反応を進行させる。更
に、この脱水縮合反応の進行過程中に、(Cn
2n+1O)2NH及びCF3n2nCF3をシラノールに混
合する。これにより、(Cn2n+1O)2NHの有機分子
(Cn2 n+1O)が凝縮してナノメートルオーダーの微
粒子となってシラノール中に混入し、シラノールの脱水
縮合反応の完了時には、有機分子の微粒子が膜中に一様
分布で残留したままのSiO2誘電体膜が半導体基板2
の保護膜6の表面上に平坦に堆積する。
Then, Si n H 2n + 2 and H 2 O 2 are introduced and mixed to form silanol (Si (OH) x ), and the dehydration condensation reaction of this silanol proceeds. Furthermore, during the course of the dehydration condensation reaction, (C n H
2n + 1 O) a 2 NH and CF 3 C n F 2n CF 3 mixed silanol. Thus, (C n H 2n + 1 O) 2 NH organic molecules (C n H 2 n + 1 O) becomes fine particles of nanometer order and condensed mixed into silanol, silanol dehydration condensation reaction Is completed, the SiO 2 dielectric film in which fine particles of organic molecules remain uniformly distributed in the film is formed on the semiconductor substrate 2.
Is deposited flat on the surface of the protective film 6.

【0035】次に、半導体基板2を大気圧窒素雰囲気中
において150〜200℃の温度範囲内で加熱処理す
る。この熱処理により、前記SiO2誘電体膜の重合が
進み、且つ残留していた微粒子の有機成分が分離・気化
してSiO2誘電体膜の外へ蒸発し、ナノメートルオー
ダーの気泡が膜中に残留したままの状態の低誘電率膜8
が形成される。
Next, the semiconductor substrate 2 is subjected to a heat treatment in a nitrogen atmosphere at atmospheric pressure within a temperature range of 150 to 200.degree. By this heat treatment, the polymerization of the SiO 2 dielectric film proceeds, and the organic components of the remaining fine particles are separated and vaporized and evaporated out of the SiO 2 dielectric film, and bubbles of the order of nanometers are formed in the film. Low dielectric constant film 8 as it remains
Is formed.

【0036】このようにして形成した低誘電率膜8は、
比誘電率が2.0〜2.5の範囲内の値となる。ギャッ
プフィル能力については、アスペクト比4まで、グロー
バル平坦化度は配線間隔10μmまでは平坦な形状が保
たれた。
The low dielectric constant film 8 thus formed is
The relative permittivity is a value within the range of 2.0 to 2.5. Regarding the gap fill capability, a flat shape was maintained up to an aspect ratio of 4 and the global flatness up to a wiring interval of 10 μm.

【0037】次に、第3の工程では、第1の工程と同様
のCVD法や、スパッタリング法、あるいはスピンオン
法等により、低誘電率膜8上に、SiO2絶縁膜から成
る膜厚約0.3μmの絶縁膜10を形成する。更に、絶
縁膜10の形成後にアニール処理を施し、第2の工程で
形成された低誘電率膜8中に残存する水分を除去する。
この処理では、一般的な拡散炉を用いて、温度約400
℃の窒素雰囲気中で30分程度のアニールを行う。
Next, in the third step, a similar or the CVD method a first step, a sputtering method, or by spin-on method or the like, on the low dielectric constant film 8, about the thickness of SiO 2 insulating film 0 A 3 .mu.m insulating film 10 is formed. Further, an annealing process is performed after the formation of the insulating film 10 to remove moisture remaining in the low dielectric constant film 8 formed in the second step.
In this process, using a general diffusion furnace, the temperature is about 400
Annealing is performed in a nitrogen atmosphere at about 30 minutes.

【0038】次に、絶縁膜10に対してレジストパター
ニングし、エッチング処理を施すことにより、所定部分
にビアコンタクト用の穴を形成する。
Next, resist patterning is performed on the insulating film 10 and an etching process is performed to form a hole for a via contact at a predetermined portion.

【0039】そして、第1〜第3の工程と同様の処理を
繰り返すことにより、絶縁膜10上に、メタル配線4’
とビアコンタクト、保護膜6’、低誘電率膜8’及び絶
縁膜10’を順次に成膜し、図1に示す多層配線構造を
実現する。
By repeating the same processing as the first to third steps, the metal wiring 4 ′ is formed on the insulating film 10.
And a via contact, a protective film 6 ', a low dielectric constant film 8', and an insulating film 10 'are sequentially formed to realize the multilayer wiring structure shown in FIG.

【0040】このように、本実施の形態による低誘電率
膜も比誘電率が3.0以下となり、更に、ギャップフィ
ル能力とグローバル平坦能力及び耐熱性に優れることか
ら、微細加工技術の進展に対して、優れた層間絶縁膜を
実現することができる。
As described above, the low dielectric constant film according to the present embodiment also has a relative dielectric constant of 3.0 or less, and is excellent in gap fill ability, global flattening ability, and heat resistance. On the other hand, an excellent interlayer insulating film can be realized.

【0041】(第3の実施の形態)本発明の第3の実施
の形態を図1〜図3を援用して説明する。本実施の形態
は、低誘電率膜8,8’の更に他の形成方法に関するも
のである。
(Third Embodiment) A third embodiment of the present invention will be described with reference to FIGS. This embodiment relates to still another method for forming the low dielectric constant films 8 and 8 '.

【0042】図1に示す多層配線構造の形成工程と共
に、低誘電率膜8,8’の形成方法を説明する。第1の
工程では、半導体素子及びこれらを電気的に配線するメ
タル配線4が形成された半導体基板2を、図2に示す容
量結合型のプラズマCVD装置Aのチャンバー内に導入
し、第1の実施の形態における第1の工程と同様のプロ
セス条件下で、メタル配線4上に保護膜6を形成する。
A method of forming the low dielectric constant films 8 and 8 'will be described together with the step of forming the multilayer wiring structure shown in FIG. In the first step, the semiconductor substrate 2 on which the semiconductor elements and the metal wirings 4 for electrically wiring these elements are formed is introduced into the chamber of the capacitively-coupled plasma CVD apparatus A shown in FIG. Under the same process conditions as the first step in the embodiment, protective film 6 is formed on metal wiring 4.

【0043】即ち、プラズマCVD装置のチャンバー内
の真空度を例えば100Pa、半導体基板2の温度を例
えば350℃に保ち、上部電極12と下部電極14の間
に周波数13.56MHzの高周波電力を例えば1.0
W/cm2で印加する。そして、シリコン原子を含むガ
スとしてSiH4等、酸素原子を含むガスとしてN2
等、希釈(キャリア)ガスとしてHe等を混合した原料
ガスをチャンバー内に導入することにより、下部電極1
4に載置した半導体基板2のメタル配線4上にSiO2
絶縁膜から成る保護膜6を形成する。
That is, the degree of vacuum in the chamber of the plasma CVD apparatus is maintained at, for example, 100 Pa, the temperature of the semiconductor substrate 2 is maintained at, for example, 350 ° C., and high-frequency power having a frequency of 13.56 MHz is applied between the upper electrode 12 and the lower electrode 14, for example. .0
Apply at W / cm 2 . Then, a gas containing oxygen atoms such as SiH 4 is used as a gas containing silicon atoms, and N 2 O is used as a gas containing oxygen atoms.
By introducing a source gas mixed with He or the like as a dilution (carrier) gas into the chamber, the lower electrode 1
4 SiO 2 on the metal wiring 4 of the semiconductor substrate 2 is placed on the
A protective film 6 made of an insulating film is formed.

【0044】次に、第2の工程では、保護膜6が形成さ
れた半導体基板2を、図3に示す減圧CVD装置Bのチ
ャンバー内に導入し、例えば膜厚約800nmの低誘電率
膜8を形成する。この低誘電率膜8の形成時には、チャ
ンバー内の真空度を例えば200Pa、拡散板16の温
度を例えば100℃、載置台18に載せられた半導体基
板2の温度を0℃程度に保つ。
Next, in the second step, the semiconductor substrate 2 on which the protective film 6 has been formed is introduced into the chamber of the low-pressure CVD apparatus B shown in FIG. To form When the low dielectric constant film 8 is formed, the degree of vacuum in the chamber is kept at, for example, 200 Pa, the temperature of the diffusion plate 16 is kept at, for example, 100 ° C., and the temperature of the semiconductor substrate 2 placed on the mounting table 18 is kept at about 0 ° C.

【0045】更に、シリコン原子を含むガスとしてジメ
チルシラン(CH32SiH2やモノメチルシラン(C
3)SiH3、水素を酸化するために例えばH22、有
機分子を含むガスとして例えば(Cn2n+1O)2NH、
フルオロカーボンソースとして例えばCF3n2nCF
3を用い、CF3n2nCF3のキャリアガスとして窒
素、アルゴン、水素又はヘリウム等を用いる。これらの
原料ガスの供給流量については、(CH32SiH2
は(CH3)SiH3を50sccm、H22を200sccm、
(Cn2n+1O)2NH(気体)を200sccm、フルオロ
カーボンのキャリアガスを500sccmで導入する。
Further, dimethylsilane (CH 3 ) 2 SiH 2 or monomethylsilane (C
H 3 ) SiH 3 , for example, H 2 O 2 for oxidizing hydrogen, and (C n H 2n + 1 O) 2 NH as a gas containing organic molecules,
As a fluorocarbon source, for example, CF 3 C n F 2n CF
3 was used, nitrogen, argon, hydrogen or helium is used as the carrier gas of CF 3 C n F 2n CF 3 . Regarding the supply flow rates of these source gases, (CH 3 ) 2 SiH 2 or (CH 3 ) SiH 3 was 50 sccm, H 2 O 2 was 200 sccm,
(C n H 2n + 1 O) 2 NH (gas) is introduced at 200 sccm, and a fluorocarbon carrier gas is introduced at 500 sccm.

【0046】そして、(CH32SiH2又は(CH3
SiH3とH22を導入し混合することでシラノール
(Si(OH)x)を形成させ、このシラノールの脱水
縮合反応を進行させる。更に、この脱水縮合反応の進行
過程中に、(Cn2n+1O)2NH及びCF3n2nCF
3をシラノールに混合する。これにより、(Cn
2n+1O)2NHの有機分子(Cn2n+1O)が凝縮してナ
ノメートルオーダーの微粒子となってシラノール中に混
入し、シラノールの脱水縮合反応の完了時には、有機分
子の微粒子が膜中に一様分布で残留したままのSiO2
誘電体膜が半導体基板2の保護膜6の表面上に平坦に堆
積する。
Then, (CH 3 ) 2 SiH 2 or (CH 3 )
By introducing and mixing SiH 3 and H 2 O 2 , silanol (Si (OH) x ) is formed, and the dehydration condensation reaction of this silanol proceeds. Furthermore, during the course of the dehydration condensation reaction, (C n H 2n + 1 O) 2 NH , and CF 3 C n F 2n CF
3 is mixed with silanol. Thereby, (C n H
2n + 1 O) 2 NH organic molecules (C n H 2n + 1 O) condense into nanometer-order fine particles and mix into the silanol. When the silanol dehydration-condensation reaction is completed, the organic molecule fine particles SiO 2 of but still remaining in uniform distribution in the film
A dielectric film is deposited flat on the surface of the protective film 6 of the semiconductor substrate 2.

【0047】次に、半導体基板2を大気圧窒素雰囲気中
において150〜200℃の温度範囲内で加熱処理す
る。この熱処理により、前記SiO2誘電体膜の重合が
進み、且つ残留していた微粒子の有機成分が分離・気化
してSiO2誘電体膜の外へ蒸発し、ナノメートルオー
ダーの気泡が膜中に残留したままの状態の低誘電率膜8
が形成される。
Next, the semiconductor substrate 2 is subjected to a heat treatment in a nitrogen atmosphere at atmospheric pressure within a temperature range of 150 to 200 ° C. By this heat treatment, the polymerization of the SiO 2 dielectric film proceeds, and the organic components of the remaining fine particles are separated and vaporized and evaporated out of the SiO 2 dielectric film, and bubbles of the order of nanometers are formed in the film. Low dielectric constant film 8 as it remains
Is formed.

【0048】このようにして形成した低誘電率膜8は、
比誘電率が1.2〜2.0の範囲内の値となる。ギャッ
プフィル能力については、アスペクト比4まで、グロー
バル平坦化度は配線間隔10μmまでは平坦な形状が保
たれた。また、シリコン原子を含むガスとして(C
32SiH2や(CH3)SiH3等のメチル基を含む
ガスを用いるので、低誘電率膜が得られやすい。但し、
耐熱性が低くなる傾向があるため、用途に応じて適宜に
使用することが望ましい。
The low dielectric constant film 8 thus formed is
The relative permittivity is a value within the range of 1.2 to 2.0. Regarding the gap fill capability, a flat shape was maintained up to an aspect ratio of 4 and the global flatness up to a wiring interval of 10 μm. As a gas containing silicon atoms (C
Since a gas containing a methyl group such as H 3 ) 2 SiH 2 or (CH 3 ) SiH 3 is used, a low dielectric constant film is easily obtained. However,
Since the heat resistance tends to be low, it is desirable to use it appropriately according to the application.

【0049】次に、第3の工程では、第1の工程と同様
のCVD法や、スパッタリング法、あるいはスピンオン
法等により、低誘電率膜8上に、SiO2絶縁膜から成
る膜厚約0.3μmの絶縁膜10を形成する。更に、絶
縁膜10の形成後にアニール処理を施し、第2の工程で
形成された低誘電率膜8中に残存する水分を除去する。
この処理では、一般的な拡散炉を用いて、温度約400
℃の窒素雰囲気中で15分程度のアニールを行う。
Next, in the third step, the same method as in the first step, such as the CVD method, the sputtering method, or the spin-on method, is used to form the SiO 2 insulating film having a thickness of about 0 on the low dielectric constant film 8. A 3 .mu.m insulating film 10 is formed. Further, an annealing process is performed after the formation of the insulating film 10 to remove moisture remaining in the low dielectric constant film 8 formed in the second step.
In this process, using a general diffusion furnace, the temperature is about 400
Anneal for about 15 minutes in a nitrogen atmosphere at ℃.

【0050】次に、絶縁膜10に対してレジストパター
ニングし、エッチング処理を施すことにより、所定部分
にビアコンタクト用の穴を形成し、第1〜第3の工程と
同様の処理を繰り返すことにより、絶縁膜10上に、メ
タル配線4’とビアコンタクト、保護膜6’、低誘電率
膜8’及び絶縁膜10’を順次に成膜し、図1に示す多
層配線構造を実現する。
Next, resist patterning is performed on the insulating film 10 and an etching process is performed to form a hole for a via contact in a predetermined portion, and the same processes as the first to third processes are repeated. Then, a metal wiring 4 ', a via contact, a protective film 6', a low dielectric constant film 8 ', and an insulating film 10' are sequentially formed on the insulating film 10 to realize the multilayer wiring structure shown in FIG.

【0051】このように、本実施の形態による低誘電率
膜も比誘電率が3.0以下となり、更に、ギャップフィ
ル能力とグローバル平坦能力に優れることから、微細加
工技術の進展に対して、優れた層間絶縁膜を実現するこ
とができる。
As described above, the low dielectric constant film according to the present embodiment also has a relative dielectric constant of 3.0 or less, and is excellent in gap fill capability and global flatness capability. An excellent interlayer insulating film can be realized.

【0052】尚、第1〜第3の実施の形態では、保護膜
4,4’と絶縁膜10,10’をシリコン酸化膜で形成
したが、シリコン窒化膜で形成してもよく、ギャップフ
ィル能力とグローバル平坦化能力に優れ、且つ低誘電率
の層間絶縁膜を実現することができる。
In the first to third embodiments, the protective films 4 and 4 'and the insulating films 10 and 10' are formed of silicon oxide films. However, they may be formed of silicon nitride films. It is possible to realize an interlayer insulating film having excellent capability and global flattening capability and a low dielectric constant.

【0053】[0053]

【発明の効果】以上に説明したように、本発明の低誘電
率膜の形成方法によれば、CVD法を用いて気泡を有す
る低誘電率膜を形成するので、従来のCVD法により形
成される層間絶縁膜と較べて、ギャップフィル能力、グ
ローバル平坦化能力に優れ、且つ比誘電率の極めて低い
層間絶縁膜を実現することができる。この結果、層間絶
縁膜の埋め込み能力の不良に起因する歩留まりの低下を
招来することがなく、更に配線間の寄生容量を小さくす
ることができる。ひいては、歩留まり及び信頼性が高
く、更に、動作速度が高く且つ消費電力の少ない半導体
装置を形成することができる。
As described above, according to the method of forming a low dielectric constant film of the present invention, since a low dielectric constant film having bubbles is formed by using a CVD method, it is formed by a conventional CVD method. As compared with an interlayer insulating film, an interlayer insulating film having excellent gap fill ability and global flattening ability and having a very low relative dielectric constant can be realized. As a result, the yield does not decrease due to the defective filling capability of the interlayer insulating film, and the parasitic capacitance between the wirings can be further reduced. Consequently, a semiconductor device with high yield and reliability, high operation speed, and low power consumption can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の低誘電率膜を用いた多層配線構造を模
式的に示す縦断面図である。
FIG. 1 is a longitudinal sectional view schematically showing a multilayer wiring structure using a low dielectric constant film of the present invention.

【図2】図1の多層配線構造を形成するためのプラズマ
CVD装置の構造を模式的に示す縦断面図である。
FIG. 2 is a longitudinal sectional view schematically showing a structure of a plasma CVD apparatus for forming the multilayer wiring structure of FIG.

【図3】本発明の低誘電率膜を形成するための減圧CV
D装置の構造を模式的に示す縦断面図である。
FIG. 3 shows a reduced pressure CV for forming a low dielectric constant film of the present invention.
It is a longitudinal cross-sectional view which shows the structure of D apparatus typically.

【符号の説明】[Explanation of symbols]

2…半導体基板、4,4’…メタル配線、6,6’…保
護膜、8,8’…低誘電率膜、10,10’…絶縁膜、
A…プラズマCVD装置、B…減圧CVD装置。
2, a semiconductor substrate, 4, 4 'metal wiring, 6, 6' protective film, 8, 8 'low dielectric constant film, 10, 10' insulating film,
A: Plasma CVD device, B: Low pressure CVD device.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 少なくともSin2n+2、H22及び
(Cn2n+1O)xNHy(但し、x+y=3、x≧1)
を含む原料ガスを用いて気相成長を行い、気相成長した
誘電体膜を熱処理することを特徴とする低誘電率膜の形
成方法。
1. At least Si n H 2n + 2 , H 2 O 2 and (C n H 2n + 1 O) x NH y (where x + y = 3, x ≧ 1)
A method for forming a low dielectric constant film, comprising performing vapor phase growth using a raw material gas containing, and heat treating a dielectric film grown by vapor phase growth.
【請求項2】 少なくともSin2n+2、H22、(C6
5O)xNHy(但し、x+y=3、x≧1)を含む原
料ガスを用いて気相成長を行い、気相成長した誘電体膜
を熱処理することを特徴とする低誘電率膜の形成方法。
2. The method according to claim 2, wherein at least Si n H 2n + 2 , H 2 O 2 , (C 6
H 5 O) x NH y (where, x + y = 3, and subjected to gas-phase growth using x ≧ 1) raw material gas containing a low dielectric constant film, which comprises heat-treating the dielectric film grown vapor Formation method.
【請求項3】 前記原料ガスに更に、少なくともポリフ
ルオロエチレンを含むことを特徴とする請求項1または
請求項2のいずれか1項に記載の低誘電率膜の形成方
法。
3. The method for forming a low dielectric constant film according to claim 1, wherein the source gas further contains at least polyfluoroethylene.
【請求項4】 前記原料ガスに更に、少なくとも有機シ
ランガスを含むことを特徴とする請求項1〜3のいずれ
か1項に記載の低誘電率膜の形成方法。
4. The method according to claim 1, wherein the source gas further contains at least an organic silane gas.
JP15703197A 1997-06-13 1997-06-13 Method of forming low dielectric constant film Pending JPH118236A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15703197A JPH118236A (en) 1997-06-13 1997-06-13 Method of forming low dielectric constant film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15703197A JPH118236A (en) 1997-06-13 1997-06-13 Method of forming low dielectric constant film

Publications (1)

Publication Number Publication Date
JPH118236A true JPH118236A (en) 1999-01-12

Family

ID=15640683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15703197A Pending JPH118236A (en) 1997-06-13 1997-06-13 Method of forming low dielectric constant film

Country Status (1)

Country Link
JP (1) JPH118236A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020001532A (en) * 2000-06-22 2002-01-09 무라세 하루오 Film forming method, semiconductor device and manufacturing method of the same
KR100486333B1 (en) * 2000-07-21 2005-04-29 가부시끼가이샤 한도따이 프로세스 켄큐쇼 Semiconductor apparatus and method of manufacturing the same
US9633836B2 (en) 2013-06-13 2017-04-25 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices including low-k dielectric layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020001532A (en) * 2000-06-22 2002-01-09 무라세 하루오 Film forming method, semiconductor device and manufacturing method of the same
KR100486333B1 (en) * 2000-07-21 2005-04-29 가부시끼가이샤 한도따이 프로세스 켄큐쇼 Semiconductor apparatus and method of manufacturing the same
US9633836B2 (en) 2013-06-13 2017-04-25 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices including low-k dielectric layer

Similar Documents

Publication Publication Date Title
JP2697315B2 (en) Method of forming fluorine-containing silicon oxide film
US6541398B2 (en) Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
US6340843B1 (en) Plasma CVD dielectric film and process for forming the same
US6756323B2 (en) Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
US6632478B2 (en) Process for forming a low dielectric constant carbon-containing film
US7718553B2 (en) Method for forming insulation film having high density
US6770573B2 (en) Method for fabricating an ultralow dielectric constant material
US20060110937A1 (en) Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US6699784B2 (en) Method for depositing a low k dielectric film (K>3.5) for hard mask application
US6559520B2 (en) Siloxan polymer film on semiconductor substrate
US6410462B1 (en) Method of making low-K carbon doped silicon oxide
US6768200B2 (en) Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
US6724086B1 (en) Hydrogenated oxidized silicon carbon material
US6479110B2 (en) Multiphase low dielectric constant material and method of deposition
US6790789B2 (en) Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US7622400B1 (en) Method for improving mechanical properties of low dielectric constant materials
JPH098032A (en) Formation of insulation film
JP2003503849A (en) Method and apparatus for forming a film on a substrate
US20070237970A1 (en) Diffusion barrier with low dielectric constant and semiconductor device containing same
JP3666106B2 (en) Manufacturing method of semiconductor device
JPH118236A (en) Method of forming low dielectric constant film
JP2004296476A (en) Method of manufacturing semiconductor device
JP4117768B2 (en) Siloxane polymer film on semiconductor substrate and method for producing the same
JP3440714B2 (en) Method for forming silicon compound based insulating film
JP5750230B2 (en) Silicon carbonitride film and silicon carbonitride film forming method