JP5247484B2

JP5247484B2 - Back-illuminated photodiode array and radiation detector

Info

Publication number: JP5247484B2
Application number: JP2009007677A
Authority: JP
Inventors: 智也田口; 昌立米田; 徳之村松; 義磨郎藤井
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2009-01-16
Filing date: 2009-01-16
Publication date: 2013-07-24
Anticipated expiration: 2029-01-16
Also published as: JP2010165913A

Description

本発明は、裏面入射型フォトダイオードアレイ及び放射線検出器に関する。 The present invention relates to a back-illuminated photodiode array and a radiation detector.

フォトダイオードアレイとして、半導体基板の光入射面側に配置された複数のフォトダイオードと、半導体基板内部の隣接するフォトダイオード間に配置された改質領域とを備える表面入射型フォトダイオードアレイが知られている（例えば、特許文献１,２参照）。特許文献１,２に記載されたフォトダイオードアレイでは、隣接するフォトダイオード間の領域に沿って半導体基板にレーザ光を照射することによって改質領域が形成されている。これにより、光入射面側からの入射光によって発生して隣接するフォトダイオードへ拡散するキャリアが改質領域にトラップされることとなり、隣接するフォトダイオード間のクロストークが抑制されている。 As a photodiode array, a front-illuminated photodiode array having a plurality of photodiodes arranged on the light incident surface side of a semiconductor substrate and a modified region arranged between adjacent photodiodes inside the semiconductor substrate is known. (For example, see Patent Documents 1 and 2). In the photodiode arrays described in Patent Documents 1 and 2, a modified region is formed by irradiating a semiconductor substrate with laser light along a region between adjacent photodiodes. Thus, carriers generated by incident light from the light incident surface side and diffused to the adjacent photodiodes are trapped in the modified region, and crosstalk between adjacent photodiodes is suppressed.

また、絶縁性基板上に配置された複数の画素電極と、画素電極上に配置され、光の入射によりキャリアを生じる光吸収層と、光吸収層上に配置された障壁層と、隣接する画素電極間の領域に沿って障壁層内に形成された改質領域（ポテンシャルバリア領域）とを備える表面入射型フォトダイオードが知られている（例えば、特許文献３参照）。特許文献３に記載されたフォトダイオードでは、隣接する画素電極間の領域に沿って障壁層内にレーザ光を照射することによって改質領域（ポテンシャルバリア領域）が形成されている。これにより、隣接する画素電極へ拡散するキャリアが改質領域（ポテンシャルバリア領域）で遮断されることとなり、隣接する画素電極間のクロストークが抑制されている。 In addition, a plurality of pixel electrodes disposed on an insulating substrate, a light absorption layer that is disposed on the pixel electrode and generates carriers upon incidence of light, a barrier layer disposed on the light absorption layer, and an adjacent pixel A surface incident type photodiode including a modified region (potential barrier region) formed in a barrier layer along a region between electrodes is known (for example, see Patent Document 3). In the photodiode described in Patent Document 3, a modified region (potential barrier region) is formed by irradiating the barrier layer with laser light along a region between adjacent pixel electrodes. As a result, carriers diffusing to adjacent pixel electrodes are blocked by the modified region (potential barrier region), and crosstalk between adjacent pixel electrodes is suppressed.

一方、裏面入射型フォトダイオードアレイとして、半導体基板の光入射面側と対向する面側に配置された複数のフォトダイオードと、半導体基板の光入射面側の隣接するフォトダイオード間の領域に対応する位置に配置されたトレンチ溝とを備えるものが知られている（例えば、非特許文献１参照）。非特許文献１に記載されたフォトダイオードアレイでは、ブレードによるハーフカットにより隣接するフォトダイオード間の領域に沿ってトレンチ溝が形成されている。これにより、光入射面側からの入射光によって発生したキャリアの隣接するフォトダイオードへの拡散がトレンチ溝により遮蔽されることとなり、隣接するフォトダイオード間のクロストークが抑制されている。 On the other hand, the back-illuminated photodiode array corresponds to a region between a plurality of photodiodes arranged on the side of the semiconductor substrate facing the light incident surface side and adjacent photodiodes on the light incident surface side of the semiconductor substrate. What is provided with the trench groove arrange | positioned in the position is known (for example, refer nonpatent literature 1). In the photodiode array described in Non-Patent Document 1, a trench groove is formed along a region between adjacent photodiodes by half cutting with a blade. As a result, diffusion of carriers generated by incident light from the light incident surface side to adjacent photodiodes is shielded by the trench groove, and crosstalk between adjacent photodiodes is suppressed.

特開２００５−１９４６５号公報JP 2005-19465 A 特開昭６３−１２８６７７号公報Japanese Unexamined Patent Publication No. 63-128677 特開平１０−７０３０３号公報Japanese Patent Laid-Open No. 10-70303

Medical Imaging 2003：Physics of Medical Imaging. Edited by Yaffe, Martin J.； Antonuk, Larry E． Proceedings of the SPIE, Volume5030, pp.235-245 (2003)．Medical Imaging 2003: Physics of Medical Imaging. Edited by Yaffe, Martin J .; Antonuk, Larry E. Proceedings of the SPIE, Volume 5030, pp.235-245 (2003).

ところで、上述された特許文献に記載されたフォトダイオードアレイでは、改質領域又はトレンチ溝が光入射面に達して配置されているため、隣接するフォトダイオード間のクロストークを抑制しつつ、半導体基板の耐久性の低下を抑制することには限界があった。また、上述された特許文献に記載されたフォトダイオードアレイでは、改質領域又はトレンチ溝をフォトダイオードのｐｎ接合から広がる空乏層に達して配置した場合には、改質領域又はトレンチ溝と、空乏層とが互いに干渉しあうことによりブレークダウンが生じることから、ノイズの発生を抑制することには限界があった。 By the way, in the photodiode array described in the above-mentioned patent document, the modified region or the trench groove is disposed so as to reach the light incident surface, so that the cross-talk between adjacent photodiodes is suppressed, and the semiconductor substrate. There was a limit to suppressing the decrease in durability. Further, in the photodiode array described in the above-mentioned patent document, when the modified region or the trench groove reaches the depletion layer extending from the pn junction of the photodiode, the modified region or the trench groove, Since breakdown occurs when the layers interfere with each other, there is a limit to suppressing the generation of noise.

そこで、本発明はこのような事情に鑑みてなされたものであり、改質領域を形成することによる半導体基板の耐久性の低下を抑制しつつ、ノイズの発生を抑制することが可能な裏面入射型フォトダイオードアレイ及び放射線検出器を提供することを目的とする。 Therefore, the present invention has been made in view of such circumstances, and backside incidence capable of suppressing the generation of noise while suppressing a decrease in durability of the semiconductor substrate due to the formation of the modified region. It is an object to provide a type photodiode array and a radiation detector.

上述の課題を解決するため、本発明に係る裏面入射型フォトダイオードアレイは、互いに対向する第１の主面及び第２の主面を有する第１導電型の半導体基板と、半導体基板の第２の主面側に並んで配置されていると共に、それぞれが半導体基板との接合によりフォトダイオードを構成する複数の第２導電型の半導体領域と、第２の主面側において、隣接する第２導電型の半導体領域間に配置されていると共に、半導体基板よりも不純物濃度が高く設定されている第１導電型の半導体領域と、を備え、半導体基板には、第１の主面と第１導電型の半導体領域との間の所定位置に集光点を合わせてレーザ光を照射することによって、第１の主面及び第１導電型の半導体領域に達することなく改質領域が形成されていることを特徴とする。 In order to solve the above-described problem, a back illuminated photodiode array according to the present invention includes a first conductive type semiconductor substrate having a first main surface and a second main surface facing each other, and a second semiconductor substrate. And a plurality of second-conductivity-type semiconductor regions each constituting a photodiode by bonding with a semiconductor substrate, and adjacent second conductors on the second principal surface side. And a first conductivity type semiconductor region having an impurity concentration higher than that of the semiconductor substrate, and the semiconductor substrate includes a first main surface and a first conductivity type. The modified region is formed without reaching the first main surface and the first conductivity type semiconductor region by irradiating the laser beam with the focusing point at a predetermined position between the semiconductor region of the mold type It is characterized by that.

本発明に係る裏面入射型フォトダイオードアレイでは、第１の主面に達することなく改質領域が形成されていることから、改質領域を形成することによる半導体基板の耐久性の低下を抑制することが可能である。また、第１導電型の半導体領域に達することなく改質領域が形成されていることから、改質領域と空乏層とが互いに干渉し難く、改質領域を形成することによるノイズの発生を抑制することが可能である。 In the back-illuminated photodiode array according to the present invention, since the modified region is formed without reaching the first main surface, the deterioration of the durability of the semiconductor substrate due to the formation of the modified region is suppressed. It is possible. In addition, since the modified region is formed without reaching the semiconductor region of the first conductivity type, the modified region and the depletion layer hardly interfere with each other, and noise generation due to the formation of the modified region is suppressed. Is possible.

また、本発明に係る放射線検出器は、上記本発明に係る裏面入射型フォトダイオードアレイと、裏面入射型フォトダイオードアレイの第１の主面側に配置されたシンチレータと、を備えることを特徴とする。これにより、本発明に係る放射線検出器では、上記本発明に係るフォトダイオードアレイを用いていることから、改質領域を形成することによる半導体基板の耐久性の低下を抑制しつつ、ノイズの発生を抑制することが可能である。 A radiation detector according to the present invention comprises the back-illuminated photodiode array according to the present invention, and a scintillator disposed on the first main surface side of the back-illuminated photodiode array. To do. Thus, in the radiation detector according to the present invention, since the photodiode array according to the present invention is used, generation of noise is suppressed while suppressing deterioration in durability of the semiconductor substrate due to formation of the modified region. Can be suppressed.

本発明によれば、改質領域を形成することによる半導体基板の耐久性の低下を抑制しつつ、ノイズの発生を抑制することが可能な裏面入射型フォトダイオードアレイ及び放射線検出器を提供することができる。 According to the present invention, it is possible to provide a back-illuminated photodiode array and a radiation detector capable of suppressing the generation of noise while suppressing a decrease in durability of a semiconductor substrate due to the formation of a modified region. Can do.

本実施形態に係る裏面入射型フォトダイオードアレイの一部を示す平面図である。It is a top view which shows a part of back illuminated photodiode array concerning this embodiment. 図１におけるＩＩ−ＩＩ線に沿った断面構成を示す模式図である。It is a schematic diagram which shows the cross-sectional structure along the II-II line | wire in FIG. 本実施形態に係る裏面入射型フォトダイオードアレイの製造方法を説明するための断面構成を示す模式図である。It is a schematic diagram which shows the cross-sectional structure for demonstrating the manufacturing method of the back illuminated photodiode array which concerns on this embodiment. 本実施形態に係る裏面入射型フォトダイオードアレイの製造方法を説明するための断面構成を示す模式図である。It is a schematic diagram which shows the cross-sectional structure for demonstrating the manufacturing method of the back illuminated photodiode array which concerns on this embodiment. 本実施形態に係る裏面入射型フォトダイオードアレイの製造方法の変形例を説明するための断面構成を示す模式図である。It is a schematic diagram which shows the cross-sectional structure for demonstrating the modification of the manufacturing method of the back illuminated photodiode array which concerns on this embodiment. 本実施形態に係る放射線検出器の断面構成を示す模式図である。It is a schematic diagram which shows the cross-sectional structure of the radiation detector which concerns on this embodiment. 本実施形態に係る放射線検出器の製造方法を説明するための断面構成を示す模式図である。It is a schematic diagram which shows the cross-sectional structure for demonstrating the manufacturing method of the radiation detector which concerns on this embodiment. 本実施形態に係る放射線検出器の変形例の断面構成を示す模式図である。It is a schematic diagram which shows the cross-sectional structure of the modification of the radiation detector which concerns on this embodiment. 本実施形態に係る放射線検出器の製造方法の変形例を説明するための断面構成を示す模式図である。It is a schematic diagram which shows the cross-sectional structure for demonstrating the modification of the manufacturing method of the radiation detector which concerns on this embodiment. 本実施形態に係る放射線検出器の製造方法の変形例を説明するための断面構成を示す模式図である。It is a schematic diagram which shows the cross-sectional structure for demonstrating the modification of the manufacturing method of the radiation detector which concerns on this embodiment.

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.

［裏面入射型フォトダイオードアレイ］
図１及び図２を参照して、本実施形態に係る裏面入射型フォトダイオードアレイの構成について説明する。図１は、本実施形態に係る裏面入射型フォトダイオードアレイ１を示す平面図である。図２は、図１におけるＩＩ−ＩＩ線に沿った断面構成を示す模式図である。 [Back-illuminated photodiode array]
With reference to FIGS. 1 and 2, the configuration of the back illuminated photodiode array according to the present embodiment will be described. FIG. 1 is a plan view showing a back illuminated photodiode array 1 according to the present embodiment. FIG. 2 is a schematic diagram showing a cross-sectional configuration along the line II-II in FIG.

裏面入射型のフォトダイオードアレイ１は、図１及び図２に示すように、ｎ型（第１導電型）の半導体基板３と、ｐ型（第２導電型）半導体領域５と、ｎ型（第１導電型）半導体領域７とを備えている。以下の説明においては、半導体基板３における光Ｌ１の入射面を表面（第１の主面）３ａとし、その反対側の信号出力面を裏面（第２の主面）３ｂとしている。また、「表面３ａ」とは、半導体基板３の光入射面上に配置された領域（層）と、半導体基板３との界面を意味するものとする。例えば、本実施形態の「表面３ａ」とは、半導体基板３と、後述する絶縁膜４３との界面を意味している。 As shown in FIGS. 1 and 2, the back-illuminated photodiode array 1 includes an n-type (first conductivity type) semiconductor substrate 3, a p-type (second conductivity type) semiconductor region 5, and an n-type (first conductivity type). 1st conductivity type) semiconductor region 7. In the following description, the incident surface of the light L1 in the semiconductor substrate 3 is the front surface (first main surface) 3a, and the opposite signal output surface is the back surface (second main surface) 3b. The “surface 3 a” means an interface between the semiconductor substrate 3 and a region (layer) disposed on the light incident surface of the semiconductor substrate 3. For example, the “surface 3a” in the present embodiment means an interface between the semiconductor substrate 3 and an insulating film 43 described later.

半導体基板３は、例えばシリコン（Ｓｉ）からなり、その厚さが例えば１５０μｍの正方形状の基板である。半導体基板３は、不純物（例えば、リン）を含み、その濃度は例えば５×１０^１２／ｃｍ^３である。半導体基板３は、内部に後述する改質領域５０を有している。 The semiconductor substrate 3 is a square substrate made of, for example, silicon (Si) and having a thickness of, for example, 150 μm. The semiconductor substrate 3 contains impurities (for example, phosphorus), and its concentration is, for example, 5 × 10 ¹² / cm ³ . The semiconductor substrate 3 has a modified region 50 to be described later.

ｐ型半導体領域５は、半導体基板３の裏面３ｂ側において、例えば２次元のマトリクス状に互いに離隔して複数配置されている。各ｐ型半導体領域５は、例えばＳｉにより正方形状に形成されており、その厚さは例えば０．５５μｍである。各ｐ型半導体領域５は、不純物（例えば、ボロン）を含み、その濃度は例えば１×１０^１９／ｃｍ^３である。各ｐ型半導体領域５は、半導体基板３とのｐｎ接合１１により構成されたフォトダイオード１３を含む画素部である。ｐｎ接合１１は、半導体基板３に空乏層が広がることによりフォトダイオード１３の光感応領域として機能する。 A plurality of p-type semiconductor regions 5 are arranged on the back surface 3b side of the semiconductor substrate 3 so as to be separated from each other, for example, in a two-dimensional matrix. Each p-type semiconductor region 5 is formed in a square shape by, for example, Si, and the thickness thereof is, for example, 0.55 μm. Each p-type semiconductor region 5 contains an impurity (for example, boron), and its concentration is, for example, 1 × 10 ¹⁹ / cm ³ . Each p-type semiconductor region 5 is a pixel portion including a photodiode 13 constituted by a pn junction 11 with the semiconductor substrate 3. The pn junction 11 functions as a light sensitive region of the photodiode 13 due to a depletion layer spreading on the semiconductor substrate 3.

ｎ型半導体領域７は、半導体基板３の裏面３ｂ側における隣接するｐ型半導体領域５間の領域において、各ｐ型半導体領域５と離隔して、各ｐ型半導体領域５を囲むように配置されている。ｎ型半導体領域７は、例えばＳｉからなり、その厚さは例えば１．５μｍである。ｎ型半導体領域７は、不純物（例えば、リン）を含み、半導体基板３よりも不純物濃度が高く（例えば、１×１０^１８／ｃｍ^３）設定されている。 The n-type semiconductor region 7 is disposed so as to surround each p-type semiconductor region 5 in a region between the adjacent p-type semiconductor regions 5 on the back surface 3 b side of the semiconductor substrate 3, separated from each p-type semiconductor region 5. ing. The n-type semiconductor region 7 is made of, for example, Si and has a thickness of, for example, 1.5 μm. The n-type semiconductor region 7 includes an impurity (for example, phosphorus) and is set to have an impurity concentration higher than that of the semiconductor substrate 3 (for example, 1 × 10 ¹⁸ / cm ³ ).

半導体基板３の裏面３ｂ上の略全面には、例えば周知のＣＶＤ法、蒸着法、スパッタ法、熱酸化法により絶縁膜２１が形成されている。絶縁膜２１は、例えばＳｉＯ_２（酸化膜）やＳｉＮ（窒化膜）からなり、複数のコンタクトホール２３が設けられている。半導体基板３の裏面３ｂに垂直な方向から見て各ｐ型半導体領域５及びｎ型半導体領域７のそれぞれが配置された位置の絶縁膜２１上には、電極膜２５が配置されている。電極膜２５は、金属材料（例えば、Ａｌ）からなり、コンタクトホール２３を塞ぐように配置され、ｐ型半導体領域５又はｎ型半導体領域７に電気的に接続されている。 An insulating film 21 is formed on substantially the entire back surface 3b of the semiconductor substrate 3 by, for example, a well-known CVD method, vapor deposition method, sputtering method, or thermal oxidation method. The insulating film 21 is made of, for example, SiO ₂ (oxide film) or SiN (nitride film), and a plurality of contact holes 23 are provided. An electrode film 25 is disposed on the insulating film 21 at the position where each of the p-type semiconductor region 5 and the n-type semiconductor region 7 is disposed as viewed from the direction perpendicular to the back surface 3 b of the semiconductor substrate 3. The electrode film 25 is made of a metal material (for example, Al), is disposed so as to close the contact hole 23, and is electrically connected to the p-type semiconductor region 5 or the n-type semiconductor region 7.

電極膜２５上には、例えばＮｉ、Ａｕを順次メッキすることにより、電極パッド２９が形成されている。電極パッド２９が形成された部分を除く電極膜２５上と、隣接する電極膜２５間の領域とを覆うように層間絶縁膜２７が配置されている。層間絶縁膜２７は、ポリイミド等の絶縁性樹脂により形成されることにより、隣接する電極膜２５が電気的に互いに接続されることを抑制している。 An electrode pad 29 is formed on the electrode film 25 by sequentially plating, for example, Ni and Au. An interlayer insulating film 27 is disposed so as to cover the electrode film 25 excluding the portion where the electrode pad 29 is formed and the region between the adjacent electrode films 25. The interlayer insulating film 27 is formed of an insulating resin such as polyimide, thereby suppressing adjacent electrode films 25 from being electrically connected to each other.

半導体基板３の裏面３ｂに垂直な方向から見て各ｐ型半導体領域５の略中央における電極パッド２９上には、バンプ電極３１が配置されている。半導体基板３の裏面３ｂに垂直な方向から見て隣接する４つのｐ型半導体領域５間の領域の略中央における電極パッド２９上には、バンプ電極３３が配置されている。バンプ電極３１，３３は、後述する配線基板８１に物理的及び電気的に接続される。バンプ電極３１，３３は、金属材料（例えば、はんだ）からなり、例えばはんだペーストのスクリーン印刷法により形成されている。 A bump electrode 31 is disposed on the electrode pad 29 at the approximate center of each p-type semiconductor region 5 when viewed from the direction perpendicular to the back surface 3 b of the semiconductor substrate 3. A bump electrode 33 is disposed on the electrode pad 29 in the approximate center of the region between the four p-type semiconductor regions 5 adjacent to each other when viewed from the direction perpendicular to the back surface 3 b of the semiconductor substrate 3. The bump electrodes 31 and 33 are physically and electrically connected to a wiring board 81 to be described later. The bump electrodes 31 and 33 are made of a metal material (for example, solder), and are formed by, for example, a solder paste screen printing method.

半導体基板３の表面３ａ側の略全面には、アキュムレーション領域４１が配置されている。アキュムレーション領域４１は、例えばＳｉからなり、その厚さは例えば１．０μｍである。アキュムレーション領域４１は、不純物（例えば、リン等）を含むｎ型の半導体領域であり、その濃度は例えば１×１０^１５／ｃｍ^３である。 An accumulation region 41 is disposed on substantially the entire surface of the semiconductor substrate 3 on the surface 3a side. The accumulation region 41 is made of, for example, Si and has a thickness of, for example, 1.0 μm. The accumulation region 41 is an n-type semiconductor region containing an impurity (for example, phosphorus or the like), and its concentration is, for example, 1 × 10 ¹⁵ / cm ³ .

アキュムレーション領域４１上には、表面３ａの保護膜として、例えば周知のＣＶＤ法、蒸着法、スパッタ法、熱酸化法により絶縁膜４３が形成されている。絶縁膜４３は、例えばＳｉＯ_２（酸化膜）やＳｉＮ（窒化膜）からなり、その厚さが例えば０．１μｍである。 On the accumulation region 41, an insulating film 43 is formed as a protective film for the surface 3a by, for example, a well-known CVD method, vapor deposition method, sputtering method, or thermal oxidation method. The insulating film 43 is made of, for example, SiO ₂ (oxide film) or SiN (nitride film) and has a thickness of, for example, 0.1 μm.

次に、改質領域５０について説明する。改質領域５０は、隣接するｐ型半導体領域５間の領域における、半導体基板３の表面３ａと各ｎ型半導体領域５との間にそれぞれ配置されている。ここで、「隣接するｐ型半導体領域５間の領域」とは、半導体基板３の表面３ａに垂直な方向から見て隣接するｐ型半導体領域５間に位置する半導体基板３の内部の領域を意味する。改質領域５０は、例えば半導体基板３における表面３ａ側の略半分の領域において、表面３ａ及びｎ型半導体領域７に達することなく配置されている。更には、改質領域５０は、隣接するｐ型半導体領域５のｐｎ接合１１からそれぞれ広がることにより一体に形成されている空乏層に達することなく配置されている。 Next, the modified region 50 will be described. The modified region 50 is disposed between the surface 3 a of the semiconductor substrate 3 and each n-type semiconductor region 5 in a region between adjacent p-type semiconductor regions 5. Here, the “region between adjacent p-type semiconductor regions 5” refers to a region inside the semiconductor substrate 3 located between adjacent p-type semiconductor regions 5 when viewed from a direction perpendicular to the surface 3 a of the semiconductor substrate 3. means. The modified region 50 is disposed without reaching the surface 3 a and the n-type semiconductor region 7 in, for example, a substantially half region on the surface 3 a side of the semiconductor substrate 3. Furthermore, the modified region 50 is disposed without reaching the depletion layer formed integrally by spreading from the pn junction 11 of the adjacent p-type semiconductor region 5.

改質領域５０は、半導体基板３内における表面３ａから所定の深さ位置（半導体基板３の厚み方向における表面３ａ側の領域１０〜６０％が好ましく、１０〜４５％がより好ましく、１０〜３０％が更に好ましい。）にそれぞれ配置されている。また、改質領域５０の表面３ａ側の端部は、例えば、表面３ａから所定の深さ（１４５μｍ以下が好ましく、７５μｍ以下がより好ましく、２０μｍ以下が更に好ましい。）にそれぞれ位置している。 The modified region 50 has a predetermined depth position from the surface 3a in the semiconductor substrate 3 (the region on the surface 3a side in the thickness direction of the semiconductor substrate 3 is preferably 10 to 60%, more preferably 10 to 45%, and more preferably 10 to 30%. % Is more preferable). Moreover, the edge part by the side of the surface 3a of the modification | reformation area | region 50 is each located in the predetermined depth (145 micrometers or less are preferable, 75 micrometers or less are more preferable, and 20 micrometers or less are still more preferable) from the surface 3a, respectively.

改質領域５０は、隣接するｐ型半導体領域５間の領域において、ｐ型半導体領域５の配置方向に交差する方向に延びる連続的な直線状部分として形成されている。改質領域５０は、半導体基板３の表面３ａに垂直な方向から見て隣接する４つのｐ型半導体領域５に囲まれる領域において直線状部分同士が互いに交差し、格子状に形成されている。各直線状部分は、半導体基板３の各側面まで延びている。各直線状部分は、半導体基板３の側面と略平行な長手方向及び当該長手方向に直交する短手方向を有する部分が複数連なって形成されている。 The modified region 50 is formed as a continuous linear portion extending in a direction intersecting the arrangement direction of the p-type semiconductor regions 5 in a region between adjacent p-type semiconductor regions 5. The modified region 50 is formed in a lattice shape with linear portions intersecting each other in a region surrounded by four p-type semiconductor regions 5 adjacent to each other when viewed from a direction perpendicular to the surface 3a of the semiconductor substrate 3. Each linear portion extends to each side surface of the semiconductor substrate 3. Each linear portion is formed by a plurality of portions each having a longitudinal direction substantially parallel to the side surface of the semiconductor substrate 3 and a short direction perpendicular to the longitudinal direction.

改質領域５０の直線状部分を長手方向に垂直な平面で切断した断面は、半導体基板３の厚み方向に長軸を有する楕円状を呈していると共に、短軸方向の幅が例えば３〜４μｍに形成されている。各改質領域５０は、後述するように半導体基板３の内部に集光点Ｆを合わせてレーザ光Ｌａを照射することにより、例えば多光子吸収によってレーザ光Ｌａが照射された領域全体に形成されている。なお、集光点Ｆとはレーザ光Ｌａが集光した箇所のことである。 The cross section obtained by cutting the linear portion of the modified region 50 along a plane perpendicular to the longitudinal direction has an elliptical shape having a major axis in the thickness direction of the semiconductor substrate 3 and has a minor axis width of, for example, 3 to 4 μm. Is formed. As will be described later, each modified region 50 is formed in the entire region irradiated with the laser beam La by multiphoton absorption, for example, by irradiating the laser beam La with the focusing point F inside the semiconductor substrate 3. ing. In addition, the condensing point F is a location where the laser beam La is condensed.

以上の構成を有するフォトダイオードアレイ１は、次の動作を行う。フォトダイオードアレイ１の表面３ａ側から光Ｌ１が入射すると、光Ｌ１は絶縁膜４３を透過し、半導体基板３、ｐ型半導体領域５及びｎ型半導体領域７に達する。そして、光Ｌ１の各波長成分によって発生したキャリアが、半導体基板３、ｐ型半導体領域５及びｎ型半導体領域７の内部における電界に従ってドリフトし、電界の無い場合は拡散する。 The photodiode array 1 having the above configuration performs the following operation. When light L1 enters from the surface 3a side of the photodiode array 1, the light L1 passes through the insulating film 43 and reaches the semiconductor substrate 3, the p-type semiconductor region 5, and the n-type semiconductor region 7. The carriers generated by each wavelength component of the light L1 drift according to the electric field inside the semiconductor substrate 3, the p-type semiconductor region 5, and the n-type semiconductor region 7, and diffuse when there is no electric field.

光Ｌ１の各波長成分によって発生したキャリアは、隣接するｐ型半導体領域５間にドリフト又は拡散した場合には、改質領域５０にトラップされ、再結合することにより消滅する。改質領域５０にトラップされず、ｐｎ接合１１に達したキャリアは、バンプ電極３１,３３から光電流として外部に取り出される。この光電流により、各フォトダイオード１３は、光Ｌ１の光波長成分に応じた電気信号をそれぞれ出力することとなる。 When carriers generated by each wavelength component of the light L1 drift or diffuse between adjacent p-type semiconductor regions 5, they are trapped in the modified region 50 and disappear by recombination. Carriers that have not been trapped in the modified region 50 and have reached the pn junction 11 are taken out from the bump electrodes 31 and 33 as photocurrents. With this photocurrent, each photodiode 13 outputs an electrical signal corresponding to the light wavelength component of the light L1.

次に、図３及び図４を用いて、上述したフォトダイオードアレイ１の製造方法について説明する。図３及び図４は、本実施形態に係る裏面入射型フォトダイオードアレイの製造工程を説明するための断面構成を示す模式図である。 Next, a manufacturing method of the photodiode array 1 described above will be described with reference to FIGS. 3 and 4 are schematic views showing a cross-sectional configuration for explaining a manufacturing process of the back illuminated photodiode array according to the present embodiment.

まず、改質領域５０及びバンプ電極３１，３３が形成されていないことを除き、図２に示すフォトダイオードアレイ１と同様の構成を有する構成単位がマトリクス状に連なった加工対象物６１を準備する。そして、図３（ａ）に示すように、加工対象物６１にダイシングテープ（保持部材）６３を貼り付ける。 First, a processing object 61 is prepared in which structural units having the same configuration as that of the photodiode array 1 shown in FIG. 2 are arranged in a matrix except that the modified region 50 and the bump electrodes 31 and 33 are not formed. . Then, as shown in FIG. 3A, a dicing tape (holding member) 63 is attached to the workpiece 61.

次に、レーザ光Ｌａを多光子吸収が生じる条件に設定し、図３（ｂ）に示すように、半導体基板３の内部における隣接するｐ型半導体領域５間の領域の所定の深さ位置に対し、半導体基板３の表面３ａ側より集光点Ｆを合わせてレーザ光Ｌａを照射する。改質領域５０は、集光点Ｆより半導体基板３の表面３ａ方向に向かって拡がることにより、断面が半導体基板３の厚み方向に長軸を有する楕円状を呈して形成される。なお、改質領域５０の深さ位置は、例えば半導体基板３とレーザ光Ｌａを照射する光学系の相対的な位置関係を調節して、半導体基板３の厚み方向へ集光点Ｆを半導体基板３に対して相対移動させることにより調節することができる。 Next, the laser beam La is set to a condition where multiphoton absorption occurs, and as shown in FIG. 3B, at a predetermined depth position in a region between adjacent p-type semiconductor regions 5 inside the semiconductor substrate 3. On the other hand, the laser beam La is irradiated from the surface 3a side of the semiconductor substrate 3 with the focusing point F aligned. The modified region 50 is formed to expand from the condensing point F in the direction of the surface 3 a of the semiconductor substrate 3, so that the cross section has an elliptical shape having a major axis in the thickness direction of the semiconductor substrate 3. Note that the depth position of the modified region 50 is adjusted by, for example, adjusting the relative positional relationship between the semiconductor substrate 3 and the optical system that irradiates the laser light La so that the condensing point F is located in the thickness direction of the semiconductor substrate 3. It is possible to adjust by moving relative to 3.

ここで、多光子吸収について簡単に説明する。光子のエネルギーｈνが、材料の吸収のバンドギャップＥ_Ｇよりも小さい場合、光学的に透明となる。よって、ｈν＞Ｅ_Ｇである場合には、材料に吸収が生じる。しかし、光学的に透明であっても、レーザ光の強度を非常に大きくした場合には、ｎｈν＞Ｅ_Ｇの条件（ｎ＝２，３，４，・・・）において材料に吸収が生じる。この現象を多光子吸収という。パルス波の場合、レーザ光の強度はレーザ光の集光点のピークパワー密度（Ｗ／ｃｍ^２）で決まり、例えばピークパワー密度が１×１０^８（Ｗ／ｃｍ^２）以上の条件で多光子吸収が生じる。ピークパワー密度は、（集光点におけるレーザ光の１パルス当たりのエネルギー）÷（レーザ光のビームスポット断面積×パルス幅）により求められる。また、連続波の場合、レーザ光の強度はレーザ光の集光点の電界強度（Ｗ／ｃｍ^２）で決まる。 Here, the multiphoton absorption will be briefly described. Photon energy hν is smaller than the band gap E _G of absorption of the material, the optically transparent. Therefore, if it is hv> E _G is the absorption occurs in the material. However, it is optically transparent, when very the intensity of the laser light largely, Nhnyu> of E _G condition (n = 2,3,4, ···) absorption occurs in the material in. This phenomenon is called multiphoton absorption. In the case of a pulse wave, the intensity of the laser beam is determined by the peak power density (W / cm ² ) at the condensing point of the laser beam. For example, the multiphoton is obtained under conditions where the peak power density is 1 × 10 ⁸ (W / cm ² ) or more. Absorption occurs. The peak power density is determined by (energy per pulse of laser light at the condensing point) / (laser beam cross-sectional area of laser light × pulse width). In the case of a continuous wave, the intensity of the laser beam is determined by the electric field intensity (W / cm ² ) at the condensing point of the laser beam.

本実施形態に係るレーザ加工では、半導体基板３がレーザ光Ｌａを吸収することにより、半導体基板３を発熱させて改質領域５０を形成するのではない。半導体基板３にレーザ光Ｌａを透過させ半導体基板３の内部に多光子吸収を発生させて改質領域５０を形成している。よって、半導体基板３の表面３ａではレーザ光Ｌａがほとんど吸収されないので、半導体基板３の表面３ａが溶融することはない。 In the laser processing according to the present embodiment, the semiconductor substrate 3 absorbs the laser beam La, so that the semiconductor substrate 3 generates heat and the modified region 50 is not formed. The laser beam La is transmitted through the semiconductor substrate 3 and multiphoton absorption is generated inside the semiconductor substrate 3 to form the modified region 50. Therefore, since the laser beam La is hardly absorbed on the surface 3a of the semiconductor substrate 3, the surface 3a of the semiconductor substrate 3 is not melted.

本実施形態において多光子吸収により形成される改質領域５０の一つの例として、溶融処理領域がある。 One example of the modified region 50 formed by multiphoton absorption in the present embodiment is a melt processing region.

この場合には、レーザ光Ｌａを半導体基板３の内部に集光点Ｆを合わせて、集光点Ｆにおける電界強度が１×１０^８（Ｗ／ｃｍ^２）以上でかつパルス幅が１μｓ以下の条件で照射する。これにより、半導体基板３の内部は多光子吸収によって局所的に加熱される。この加熱により、半導体基板３の内部に溶融処理領域が形成される。 In this case, the laser beam La is focused at the condensing point F inside the semiconductor substrate 3, and the electric field intensity at the condensing point F is 1 × 10 ⁸ (W / cm ² ) or more and the pulse width is 1 μs or less. Irradiate under conditions. Thereby, the inside of the semiconductor substrate 3 is locally heated by multiphoton absorption. By this heating, a melt processing region is formed inside the semiconductor substrate 3.

溶融処理領域とは一旦溶融後再固化した領域、溶融状態中の領域及び溶融から再固化する状態中の領域のうち少なくともいずれか一つを意味する。溶融処理領域は、相変化した領域や結晶構造が変化した領域ということもできる。溶融処理領域は、単結晶構造、非晶質構造又は多結晶構造において、ある構造が別の構造に変化した領域ということもできる。つまり、例えば、単結晶構造から非晶質構造に変化した領域、単結晶構造から多結晶構造に変化した領域、単結晶構造から非晶質構造及び多結晶構造を含む構造に変化した領域を意味する。半導体基板３がシリコン単結晶構造の場合、溶融処理領域は例えば非晶質シリコン構造である。なお、電界強度の上限値としては、例えば１×１０^１２（Ｗ／ｃｍ^２）である。パルス幅は例えば１〜２００ｎｓが好ましい。 The melting treatment region means at least one of a region once solidified after melting, a region in a molten state, and a region in a state of being resolidified from melting. It can also be said that the melt treatment region is a phase-change region or a region where the crystal structure is changed. It can be said that the melt-processed region is a region in which one structure is changed to another structure in a single crystal structure, an amorphous structure, or a polycrystalline structure. In other words, for example, a region changed from a single crystal structure to an amorphous structure, a region changed from a single crystal structure to a polycrystalline structure, or a region changed from a single crystal structure to a structure including an amorphous structure and a polycrystalline structure. To do. When the semiconductor substrate 3 has a silicon single crystal structure, the melt processing region has, for example, an amorphous silicon structure. In addition, as an upper limit of an electric field strength, it is 1 * 10 < ¹² > (W / cm < ² >), for example. For example, the pulse width is preferably 1 to 200 ns.

次に、形成予定ライン（図示せず）に沿って、集光点Ｆを半導体基板３に対して相対移動させることにより、連続した直線状の改質領域５０を形成する。なお、形成予定ラインは、直線状に延びた仮想線であり、改質領域５０の形成位置に対応するように、例えば半導体基板３の表面３ａ側の隣接するｐ型半導体領域５間の領域に沿って配置されている。そして、同様に他の形成予定ラインに沿って集光点Ｆを半導体基板３に対し相対移動させることにより、それぞれの隣接するｐ型半導体領域５間の領域に改質領域５０を形成する。以上により、改質領域５０が配置された加工対象物６５が得られる。 Next, a continuous linear reforming region 50 is formed by moving the condensing point F relative to the semiconductor substrate 3 along a planned formation line (not shown). The formation planned line is an imaginary line that extends in a straight line. For example, in a region between adjacent p-type semiconductor regions 5 on the surface 3a side of the semiconductor substrate 3 so as to correspond to the formation position of the modified region 50. Are arranged along. Similarly, the modified region 50 is formed in the region between the adjacent p-type semiconductor regions 5 by relatively moving the condensing point F with respect to the semiconductor substrate 3 along other planned formation lines. As a result, the workpiece 65 in which the modified region 50 is arranged is obtained.

次に、図３（ｃ）に示すように、半導体基板３の切断位置に集光点Ｆを合わせてレーザ光Ｌａを照射する。そして、半導体基板３の厚み方向に集光点Ｆを半導体基板３に対して相対移動させると共に、切断予定ライン（図示せず）に沿って集光点Ｆを半導体基板３に対して相対移動させ、半導体基板３の内部に溶融処理領域を半導体基板３の裏面３ｂ及び絶縁膜４３の表面に達するように形成する。なお、切断予定ラインは、直線状に延びた仮想線であり、切断位置に対応するように、例えば半導体基板３の表面３ａ側に配置されている。 Next, as shown in FIG. 3C, the laser beam La is irradiated with the focal point F aligned with the cutting position of the semiconductor substrate 3. Then, the condensing point F is moved relative to the semiconductor substrate 3 in the thickness direction of the semiconductor substrate 3, and the condensing point F is moved relative to the semiconductor substrate 3 along a planned cutting line (not shown). Then, the melt processing region is formed inside the semiconductor substrate 3 so as to reach the back surface 3 b of the semiconductor substrate 3 and the surface of the insulating film 43. Note that the planned cutting line is a virtual line extending in a straight line, and is arranged, for example, on the surface 3a side of the semiconductor substrate 3 so as to correspond to the cutting position.

そして、ダイシングテープ６３及び加工対象物６５を除電しながら、ダイシングテープ６３を拡張させる。これにより、ダイシングテープ６３が拡張された状態にあるため、図４（ａ）に示すように、溶融処理領域を切断の起点として加工対象物６５が切断予定ラインに沿って切断され、複数の加工対象物６５ａが得られる。 Then, the dicing tape 63 is expanded while the dicing tape 63 and the workpiece 65 are neutralized. As a result, since the dicing tape 63 is in an expanded state, as shown in FIG. 4A, the workpiece 65 is cut along the planned cutting line using the melting region as a starting point of cutting, and a plurality of processings are performed. The object 65a is obtained.

次に、各加工対象物６５ａにＵＶ照射してダイシングテープ６３を剥離した後、図４（ｂ）に示すように、得られた複数の加工対象物６５ａの１つを取り出す。そして、図４（ｃ）に示すように、例えばはんだペーストのスクリーン印刷法によって所定の位置にバンプ電極３１，３３を形成することにより、フォトダイオードアレイ１が得られる。 Next, after each dicing tape 63 is peeled off by irradiating each work object 65a with UV, one of the obtained work objects 65a is taken out as shown in FIG. 4B. Then, as shown in FIG. 4C, the photodiode array 1 is obtained by forming the bump electrodes 31 and 33 at predetermined positions by, for example, a solder paste screen printing method.

以上のように、本実施形態に係るフォトダイオードアレイ１では、半導体基板３の表面３ａに達することなく改質領域５０が形成されていることから、改質領域５０を形成することによる半導体基板３の耐久性の低下を抑制することが可能である。更に、半導体基板３の耐久性の低下が抑制されることにより、フォトダイオードアレイ１の製造における歩留まりを向上させることが可能である。 As described above, in the photodiode array 1 according to the present embodiment, the modified region 50 is formed without reaching the surface 3a of the semiconductor substrate 3, and thus the semiconductor substrate 3 by forming the modified region 50 is formed. It is possible to suppress a decrease in durability. Furthermore, the yield in the manufacture of the photodiode array 1 can be improved by suppressing the decrease in the durability of the semiconductor substrate 3.

また、本実施形態に係るフォトダイオードアレイ１では、ｎ型半導体領域７に達することなく改質領域５０が形成されていることから、改質領域５０とｐｎ接合１１から広がる空乏層とが互いに干渉し難く、改質領域５０を形成することによるノイズの発生を抑制することが可能である。更に、改質領域５０がｐｎ接合１１から広がる空乏層との干渉が抑制されていることから、改質領域５０の形成におけるレーザ光Ｌａの照射精度を緩和することや、改質領域５０の形状の自由度を向上させることが可能である。 In the photodiode array 1 according to the present embodiment, since the modified region 50 is formed without reaching the n-type semiconductor region 7, the modified region 50 and the depletion layer extending from the pn junction 11 interfere with each other. It is difficult to suppress the generation of noise due to the formation of the modified region 50. Furthermore, since interference with the depletion layer extending from the pn junction 11 is suppressed in the modified region 50, the irradiation accuracy of the laser light La in forming the modified region 50 can be reduced, and the shape of the modified region 50 can be reduced. It is possible to improve the degree of freedom.

特に、改質領域５０を、半導体基板３の厚み方向における表面３ａ側の領域１０〜３０％に形成した場合には、ｐｎ接合１１と、改質領域５０との距離を大きくとることができる。したがって、レーザ光Ｌａの照射精度を更に緩和することや、改質領域５０の形状の自由度を更に向上させることが可能である。 In particular, when the modified region 50 is formed in the region 10 to 30% on the surface 3 a side in the thickness direction of the semiconductor substrate 3, the distance between the pn junction 11 and the modified region 50 can be increased. Therefore, it is possible to further relax the irradiation accuracy of the laser beam La and further improve the degree of freedom of the shape of the modified region 50.

以上、本発明の裏面入射型フォトダイオードアレイの好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 The preferred embodiments of the back illuminated photodiode array of the present invention have been described above. However, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention. It is.

例えば、改質領域５０は、数、形状、半導体基板３の表面３ａからの深さ位置、断面の短軸方向の幅、改質領域５０の表面３ａ側の端部の位置は、上記実施形態に限定されるものではない。改質領域５０の断面の短軸方向の幅を上記実施形態よりも広く（例えば６〜７μｍ）した場合には、半導体基板３に外力が加わった際における改質領域５０に負荷される応力が局所的に集中することなく分散されることから、半導体基板３の耐久性の低下を更に抑制することができる。 For example, the number of the modified regions 50, the shape, the depth position from the surface 3a of the semiconductor substrate 3, the width in the minor axis direction of the cross section, and the position of the end portion on the surface 3a side of the modified region 50 are the same as in the above embodiment. It is not limited to. When the width in the minor axis direction of the cross section of the modified region 50 is wider than that in the above embodiment (for example, 6 to 7 μm), the stress applied to the modified region 50 when an external force is applied to the semiconductor substrate 3. Since it is dispersed without locally concentrating, it is possible to further suppress a decrease in durability of the semiconductor substrate 3.

また、改質領域５０は、隣接するｐ型半導体領域５間の領域において、隣接するｐ型半導体領域５の配置方向に交差する方向に延びて１つ形成されていることに限定されるものではなく、ｐ型半導体領域５の配置方向に離隔して２つ以上形成されていてもよい。２つ以上の改質領域５０は、半導体基板３の表面３ａからのそれぞれの深さ位置が互いに等しくても、異なっていてもよい。この場合においても、半導体基板３に外力が加わった際における改質領域５０に負荷される応力が分散されることから、半導体基板３の耐久性の低下を更に抑制することができる。 In addition, the modified region 50 is not limited to be formed in the region between the adjacent p-type semiconductor regions 5 so as to extend in a direction intersecting the arrangement direction of the adjacent p-type semiconductor regions 5. Alternatively, two or more may be formed apart from each other in the arrangement direction of the p-type semiconductor region 5. The two or more modified regions 50 may have the same or different depth positions from the surface 3 a of the semiconductor substrate 3. Even in this case, since the stress applied to the modified region 50 when an external force is applied to the semiconductor substrate 3 is dispersed, the deterioration of the durability of the semiconductor substrate 3 can be further suppressed.

改質領域５０は、断面が楕円状の直線状部分のみにより形成されていることに限定されるものではない。改質領域５０は、上記直線状部分から半導体基板３の厚み方向に延びる線状部分を含んでいてもよい。また、改質領域５０は、多光子吸収以外によって改質されて形成されていてもよい。 The modified region 50 is not limited to being formed only by a linear portion having an elliptical cross section. The modified region 50 may include a linear portion extending from the linear portion in the thickness direction of the semiconductor substrate 3. Further, the modified region 50 may be formed by modification other than multiphoton absorption.

改質領域５０は、隣接するｐ型半導体領域５間の領域に沿って半導体基板３の各側面まで延びていることに限定されるものではない。改質領域５０は、複数のｐ型半導体領域５が配置される領域内にのみ形成され、当該領域を囲むと共にその外縁が半導体基板３の外縁をなす領域に形成されていなくてもよい。また、改質領域５０は、半導体基板３の外縁をなす領域に、ｐ型半導体領域５の配置方向に沿って形成されていてもよい。 The modified region 50 is not limited to extending to each side surface of the semiconductor substrate 3 along the region between the adjacent p-type semiconductor regions 5. The modified region 50 is formed only in a region where the plurality of p-type semiconductor regions 5 are arranged, and does not have to be formed in a region that surrounds the region and whose outer edge forms the outer edge of the semiconductor substrate 3. Further, the modified region 50 may be formed in a region forming the outer edge of the semiconductor substrate 3 along the arrangement direction of the p-type semiconductor region 5.

改質領域５０は、直線状部分が互いに交差して格子状に形成されていることに限定されるものではない。例えば、改質領域５０は、隣接するｐ型半導体領域５間の領域に形成され、半導体基板３の表面３ａに垂直な方向から見て隣接する４つのｐ型半導体領域５に囲まれた領域に形成されていなくてもよい。改質領域５０は、４つのｐ型半導体領域５に囲まれた領域では、略中央にのみ形成されていてもよく、隣接するｐ型半導体領域５間から伸びる直線状部分が交差することなく形成されていてもよい。 The modified region 50 is not limited to being formed in a lattice shape in which straight portions intersect each other. For example, the modified region 50 is formed in a region between adjacent p-type semiconductor regions 5, and is a region surrounded by four adjacent p-type semiconductor regions 5 when viewed from the direction perpendicular to the surface 3 a of the semiconductor substrate 3. It may not be formed. In the region surrounded by the four p-type semiconductor regions 5, the modified region 50 may be formed only substantially at the center, and is formed without intersecting linear portions extending between adjacent p-type semiconductor regions 5. May be.

改質領域５０は、連続的な直線状に形成されることに限定されるものではなく、断続的な直線状であってもよい。例えば、改質領域５０は、長手方向及び当該長手方向に直交する短手方向を有する部分が、その長手方向を同一方向へ向けて互いに離れて複数並ぶことにより、断続的な直線状に形成されていてもよい。また、改質領域５０は、互いに略平行に形成された断続的な２本の直線において、直線を構成する上記部分が互いに対向することなく交互に配置されていてもよい。 The modified region 50 is not limited to being formed in a continuous linear shape, and may be an intermittent linear shape. For example, the modified region 50 is formed in an intermittent linear shape by arranging a plurality of portions having a longitudinal direction and a short direction perpendicular to the longitudinal direction so that the longitudinal directions are separated from each other in the same direction. It may be. In addition, the modified regions 50 may be alternately arranged in two intermittent straight lines formed substantially parallel to each other without facing the above-described portions constituting the straight lines.

また、半導体基板３、ｐ型半導体領域５及びｎ型半導体領域７の数、材料、形状、厚さ、不純物濃度及び不純物の種類は、上述した実施形態に限定されるものではない。例えば、ｐ型半導体領域５は、２次元のマトリクス状に配置されることに限定されるものではなく、１次元に複数並んで配置されていてもよい。半導体基板３、ｐ型半導体領域５及びｎ型半導体領域７は、上述した実施形態とは逆の導電型となる不純物を含んでいてもよい。半導体基板３は、Ｓｉによって形成されていることに限定されるものではなく、例えば半導体基板３とｐ型半導体領域５とが同一又は異なる化合物半導体（例えば、ＧａＡｓ又はＧａＳｂ等）によって形成されていてもよい。 Further, the number, material, shape, thickness, impurity concentration, and impurity type of the semiconductor substrate 3, the p-type semiconductor region 5, and the n-type semiconductor region 7 are not limited to the above-described embodiments. For example, the p-type semiconductor regions 5 are not limited to being arranged in a two-dimensional matrix, and a plurality of p-type semiconductor regions 5 may be arranged in one dimension. The semiconductor substrate 3, the p-type semiconductor region 5 and the n-type semiconductor region 7 may contain an impurity having a conductivity type opposite to that of the above-described embodiment. The semiconductor substrate 3 is not limited to being formed of Si. For example, the semiconductor substrate 3 and the p-type semiconductor region 5 are formed of the same or different compound semiconductor (for example, GaAs or GaSb). Also good.

また、フォトダイオードアレイ１の製造方法は、レーザ加工により溶融処理領域を形成して加工対象物６５を切断することに限定されるものではなく、ブレードを用いて加工対象物６５を切断してもよい。この場合、図３（ｂ）に示す加工対象物６５にＵＶ照射して、図５（ａ）に示すように、ダイシングテープ６３を剥離する。次に、切断予定ラインを半導体基板３の裏面３ｂ側に転写した後、図５（ｂ）に示すように、絶縁膜４３の表面にダイシングテープ６３を貼り付ける。そして、図５（ｃ）に示すように、切断予定ラインに沿って、ブレード６７により加工対象物６５を切断する。更に、イオンエアー洗浄装置や吸引装置を用いて、塵等を吸引して洗浄することにより、図４（ａ）と同様の複数の加工対象物６５ａが得られる。 Further, the manufacturing method of the photodiode array 1 is not limited to the cutting of the workpiece 65 by forming a melt processing region by laser processing, and even if the workpiece 65 is cut using a blade. Good. In this case, the workpiece 65 shown in FIG. 3B is irradiated with UV, and the dicing tape 63 is peeled off as shown in FIG. Next, after transferring the line to be cut to the back surface 3b side of the semiconductor substrate 3, a dicing tape 63 is attached to the surface of the insulating film 43 as shown in FIG. Then, as shown in FIG. 5C, the workpiece 65 is cut by the blade 67 along the planned cutting line. Furthermore, a plurality of workpieces 65a similar to those shown in FIG. 4A can be obtained by sucking and cleaning dust or the like using an ion air cleaning device or a suction device.

［放射線検出器］
図６を参照して、本実施形態に係る放射線検出器の構成について説明する。図６は、本実施形態に係る放射線検出器の断面構成を示す模式図である。 [Radiation detector]
With reference to FIG. 6, the structure of the radiation detector which concerns on this embodiment is demonstrated. FIG. 6 is a schematic diagram showing a cross-sectional configuration of the radiation detector according to the present embodiment.

放射線検出器１００は、図６に示すように、上記のフォトダイオードアレイ１と、シンチレータ７３と、配線基板８１とを備えている。 As shown in FIG. 6, the radiation detector 100 includes the photodiode array 1, a scintillator 73, and a wiring board 81.

シンチレータ７３は、絶縁膜４３上に配置されている。シンチレータ７３は、絶縁膜４３上に配置されたシンチレータ層７５と、シンチレータ層７５上に配置された耐湿保護膜７７とにより構成されている。 The scintillator 73 is disposed on the insulating film 43. The scintillator 73 includes a scintillator layer 75 disposed on the insulating film 43 and a moisture-resistant protective film 77 disposed on the scintillator layer 75.

シンチレータ層７５は、入射した光（放射線）を所定波長の光に変換する柱状結晶が互いに接するように複数配置されて構成されている。シンチレータ層７５は、ＣｓＩ，ＣｓＢｒ等を常温〜１５０℃程度の抵抗加熱法によって、絶縁膜４３の表面上に蒸着することにより形成されている。シンチレータ層７５は、厚さが例えば４００μｍである。 The scintillator layer 75 is configured such that a plurality of columnar crystals that convert incident light (radiation) into light of a predetermined wavelength are in contact with each other. The scintillator layer 75 is formed by vapor-depositing CsI, CsBr or the like on the surface of the insulating film 43 by a resistance heating method of room temperature to about 150 ° C. The scintillator layer 75 has a thickness of, for example, 400 μm.

耐湿保護膜７７は、シンチレータ層７５が水分の吸収により劣化し特性が低下することを抑制している。耐湿保護膜７７の厚さは、例えば１０μｍである。耐湿保護膜７７は、Ｘ線透過性が高く、かつ、水蒸気，ガスの透過が極めて少ない、例えばポリパラキシリレン、ポリモノクロロパラキシリレン等のキシレン系樹脂からなり、ＣＶＤ（化学的蒸着）法等を用いることで形成される。 The moisture-resistant protective film 77 prevents the scintillator layer 75 from being deteriorated due to the absorption of moisture and the characteristics from being deteriorated. The thickness of the moisture resistant protective film 77 is, for example, 10 μm. The moisture-resistant protective film 77 is made of a xylene-based resin such as polyparaxylylene, polymonochloroparaxylylene, etc., which has a high X-ray permeability and very little water vapor and gas permeation. Etc. are used.

配線基板８１は、例えばガラス基板が用いられ、互いに対向する信号入力面８１ａと信号出力面８１ｂとを有している。配線基板８１には、信号入力面８１ａから信号出力面８１ｂに達する貫通孔８１ｃが複数配置されている。貫通孔８１ｃは、バンプ電極３１，３３と同一のピッチで複数配置されている。各貫通孔８１ｃには、導電性部材８３が設けられている。導電性部材８３は、各貫通孔８１ｃの内壁に配置されて信号入力面８１ａと信号出力面８１ｂとの間を電気的に導通する導通部８３ｃと、信号入力面８１ａ上の各貫通孔８１ｃの外周部に配置された入力部８３ａと、信号出力面８１ｂ上の各貫通孔８１ｃの外周部に配置された出力部８３ｂとにより構成されている。 For example, a glass substrate is used as the wiring substrate 81, and has a signal input surface 81a and a signal output surface 81b facing each other. In the wiring board 81, a plurality of through holes 81c reaching from the signal input surface 81a to the signal output surface 81b are arranged. A plurality of through holes 81 c are arranged at the same pitch as the bump electrodes 31 and 33. A conductive member 83 is provided in each through hole 81c. The conductive member 83 is disposed on the inner wall of each through-hole 81c and electrically connects the signal input surface 81a and the signal output surface 81b with each other, and the through-hole 81c on the signal input surface 81a. The input portion 83a is disposed at the outer peripheral portion, and the output portion 83b is disposed at the outer peripheral portion of each through hole 81c on the signal output surface 81b.

配線基板８１は、半導体基板３の裏面３ｂの上方に配置されており、入力部８３ａは、バンプ電極３１，３３と接続されている。各出力部８３ｂ上には、バンプ電極８５が配置されており、配線基板８１は、バンプ電極８５を介して、例えば後述する外部基板８７と接続される。 The wiring substrate 81 is disposed above the back surface 3 b of the semiconductor substrate 3, and the input unit 83 a is connected to the bump electrodes 31 and 33. A bump electrode 85 is disposed on each output portion 83b, and the wiring substrate 81 is connected to, for example, an external substrate 87 described later via the bump electrode 85.

以上の構成を有する放射線検出器１００は、次の動作を行う。シンチレータ７３にＸ線等の光（放射線）Ｌ１が入射すると、光Ｌ１に応じた所定波長のシンチレーション光がシンチレータ層７５で発生し、シンチレーション光がフォトダイオードアレイ１へと入射する。 The radiation detector 100 having the above configuration performs the following operation. When light (radiation) L1 such as X-rays enters the scintillator 73, scintillation light having a predetermined wavelength corresponding to the light L1 is generated in the scintillator layer 75, and the scintillation light enters the photodiode array 1.

フォトダイオードアレイ１の表面３ａ側からシンチレーション光が入射すると、シンチレーション光は絶縁膜４３を透過し、半導体基板３、ｐ型半導体領域５及びｎ型半導体領域７に達する。そして、シンチレーション光によって発生したキャリアが、半導体基板３、ｐ型半導体領域５及びｎ型半導体領域７の内部における電界に従ってドリフトし、電界の無い場合は拡散する。 When scintillation light enters from the surface 3 a side of the photodiode array 1, the scintillation light passes through the insulating film 43 and reaches the semiconductor substrate 3, the p-type semiconductor region 5, and the n-type semiconductor region 7. The carriers generated by the scintillation light drift according to the electric field inside the semiconductor substrate 3, the p-type semiconductor region 5, and the n-type semiconductor region 7, and diffuse when there is no electric field.

シンチレーション光によって発生したキャリアは、隣接するｐ型半導体領域５間にドリフト又は拡散した場合には、改質領域５０にトラップされ、再結合することにより消滅する。改質領域５０にトラップされず、ｐｎ接合１１に達したキャリアは、バンプ電極３１,３３から光電流として外部に取り出される。この光電流により、各フォトダイオード１３は、光Ｌ１の光波長成分に応じた電気信号をそれぞれ出力することとなる。 When carriers generated by scintillation light drift or diffuse between adjacent p-type semiconductor regions 5, they are trapped in the modified region 50 and disappear by recombination. Carriers that have not been trapped in the modified region 50 and have reached the pn junction 11 are taken out from the bump electrodes 31 and 33 as photocurrents. With this photocurrent, each photodiode 13 outputs an electrical signal corresponding to the light wavelength component of the light L1.

次に、図７を用いて、放射線検出器１００の製造方法について説明する。図７は、本実施形態に係る放射線検出器の製造工程を説明するための断面構成を示す模式図である。 Next, the manufacturing method of the radiation detector 100 is demonstrated using FIG. FIG. 7 is a schematic diagram showing a cross-sectional configuration for explaining a manufacturing process of the radiation detector according to the present embodiment.

まず、上述した製造方法によりフォトダイオードアレイ１を製造する。次に、図６に示すような構成の配線基板８１を作製した後、フォトダイオードアレイ１に配線基板８１を例えばフリップチップ実装により接続する。フリップチップ実装においては、まず、バンプ電極３１,３３と入力部８３ａとが対向するようにフォトダイオードアレイ１と配線基板８１との位置合わせが行われる。この位置合わせの後、バンプ電極３１,３３と入力部８３ａとを互いに押し合わせ、熱圧着や超音波等によってバンプ結合する。これにより、図７（ａ）に示すように、配線基板８１がバンプ電極３１,３３を介してフォトダイオードアレイ１に接続される。 First, the photodiode array 1 is manufactured by the manufacturing method described above. Next, after producing the wiring board 81 having the configuration shown in FIG. 6, the wiring board 81 is connected to the photodiode array 1 by, for example, flip chip mounting. In flip-chip mounting, first, alignment of the photodiode array 1 and the wiring substrate 81 is performed so that the bump electrodes 31 and 33 and the input portion 83a face each other. After this alignment, the bump electrodes 31 and 33 and the input portion 83a are pressed against each other and bump-bonded by thermocompression bonding or ultrasonic waves. As a result, the wiring substrate 81 is connected to the photodiode array 1 via the bump electrodes 31 and 33 as shown in FIG.

次に、例えば抵抗加熱法によって絶縁膜４３の表面上にＣｓＩ，ＣｓＢｒ等を蒸着し、柱状結晶として成長させることによりシンチレータ層７５を形成する。更に、例えばＣＶＤ法によって、シンチレータ層７５を覆うように耐湿保護膜７７を形成する。以上により、絶縁膜４３上にシンチレータ７３が形成され、図７（ｂ）に示すように、放射線検出器１００が得られる。 Next, a scintillator layer 75 is formed by evaporating CsI, CsBr, etc. on the surface of the insulating film 43 by, for example, resistance heating and growing it as columnar crystals. Further, a moisture-resistant protective film 77 is formed so as to cover the scintillator layer 75 by, for example, a CVD method. As described above, the scintillator 73 is formed on the insulating film 43, and the radiation detector 100 is obtained as shown in FIG. 7B.

なお、配線基板８１のバンプ電極８５により外部基板８７を更にフリップチップ実装し、図７（ｃ）に示すような構成の放射線検出器２００としてもよい。外部基板８７には、例えば、外部基板８７の内部に導電性部材が埋め込まれて形成された複数の内部配線８９ｂと、信号入力面上に露出した導電性部材の外周部に配置された入力部８９ａとが配置されている。入力部８９ａがバンプ電極８５と接続されることにより、配線基板８１と外部基板８７とが接続される。 Note that the external substrate 87 may be further flip-chip mounted by the bump electrodes 85 of the wiring substrate 81 to form the radiation detector 200 having the configuration as shown in FIG. In the external substrate 87, for example, a plurality of internal wirings 89b formed by embedding a conductive member in the external substrate 87, and an input portion disposed on the outer periphery of the conductive member exposed on the signal input surface 89a is arranged. By connecting the input portion 89a to the bump electrode 85, the wiring substrate 81 and the external substrate 87 are connected.

以上のように、本実施形態に係る放射線検出器１００では、フォトダイオードアレイ１を用いていることから、改質領域５０を形成することによる半導体基板３の耐久性の低下を抑制しつつ、ノイズの発生を抑制することが可能である。また、改質領域５０がｐｎ接合１１から広がる空乏層との干渉が抑制されていることから、改質領域５０の形成におけるレーザ光Ｌａの照射精度を緩和することや、改質領域５０の形状の自由度が向上させることが可能である。 As described above, since the radiation detector 100 according to the present embodiment uses the photodiode array 1, noise is suppressed while suppressing a decrease in durability of the semiconductor substrate 3 due to the formation of the modified region 50. Can be suppressed. Further, since the interference with the depletion layer that extends from the pn junction 11 is suppressed, the irradiation accuracy of the laser beam La in the formation of the modified region 50 can be reduced, and the shape of the modified region 50 can be reduced. The degree of freedom can be improved.

また、本実施形態に係る放射線検出器１００では、半導体基板３の表面３ａに露出することなく改質領域５０が形成されていることから、表面３ａの凹凸に起因して生じる光Ｌ１の光漏れや反射を抑制することができる。更には、柱状結晶を異常成長させることなくシンチレータ層７５の蒸着を行うことができる。 Further, in the radiation detector 100 according to the present embodiment, since the modified region 50 is formed without being exposed on the surface 3a of the semiconductor substrate 3, the light leakage of the light L1 caused by the unevenness of the surface 3a. And reflection can be suppressed. Furthermore, the scintillator layer 75 can be deposited without abnormal growth of columnar crystals.

以上、本発明の放射線検出器の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 The preferred embodiments of the radiation detector of the present invention have been described above. However, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.

シンチレータ７３は、絶縁膜４３の表面にシンチレータ層７５を直接蒸着して形成するものに限定されるものではない。例えば、放射線透過性の基板（例えば、アルミニウム、アモルファスカーボン、ＦＯＰ（ファイバオプティクプレート））に、常温〜１５０℃程度の抵抗加熱法によってＣｓＩ，ＣｓＢｒ等からなるシンチレータ層を形成したシンチレータを用いてもよい。この場合、放射線透過性の基板のシンチレータ層が配置されている面の反対側の面と、絶縁膜４３の表面とを透明（光透過）樹脂（例えば、エポキシ樹脂、アクリル樹脂）により接着する。 The scintillator 73 is not limited to the one formed by directly depositing the scintillator layer 75 on the surface of the insulating film 43. For example, a scintillator in which a scintillator layer made of CsI, CsBr, or the like is formed on a radiation transmissive substrate (for example, aluminum, amorphous carbon, FOP (fiber optic plate)) by a resistance heating method at about room temperature to 150 ° C. is used. Also good. In this case, the surface of the radiation transmissive substrate opposite to the surface on which the scintillator layer is disposed is bonded to the surface of the insulating film 43 with a transparent (light transmissive) resin (for example, an epoxy resin or an acrylic resin).

また、シンチレータ７３として、パネル型シンチレータを用いてもよい。図８は、パネル型シンチレータを用いた放射線検出器３００の断面構成を示す模式図である。放射線検出器３００は、絶縁膜４３上に配置された透明（光透過）樹脂層７２と、透明樹脂層７２上に配置されたシンチレータパネル７３とを備えている。 Further, as the scintillator 73, a panel type scintillator may be used. FIG. 8 is a schematic diagram showing a cross-sectional configuration of a radiation detector 300 using a panel-type scintillator. The radiation detector 300 includes a transparent (light transmitting) resin layer 72 disposed on the insulating film 43 and a scintillator panel 73 disposed on the transparent resin layer 72.

透明樹脂層７２は、接着性を有する光学樹脂（例えば、ポリイミド）により形成されている。透明樹脂層７２は、絶縁膜４３とシンチレータパネル７３との間の間隙を埋めるように配置されている。これにより、シンチレータ７３内に光（放射線）が入射して所定波長のシンチレーション光が発生した場合に、シンチレーション光が絶縁膜４３とシンチレータパネル７３との間の間隙で反射することなくフォトダイオードアレイ１に入射する。 The transparent resin layer 72 is formed of an optical resin having adhesiveness (for example, polyimide). The transparent resin layer 72 is disposed so as to fill a gap between the insulating film 43 and the scintillator panel 73. As a result, when light (radiation) enters the scintillator 73 and scintillation light having a predetermined wavelength is generated, the scintillation light is not reflected by the gap between the insulating film 43 and the scintillator panel 73 and the photodiode array 1. Is incident on.

シンチレータパネル７３は、透明樹脂層７２上に配置されたシンチレータ層７５と、シンチレータ層７５を覆う耐湿保護膜７７とにより構成されている。シンチレータ層７５は、平板形状を呈している。シンチレータ層７５は、Ｇｄ_２Ｏ_２Ｓ：ＰｒやＧｄ_２Ｏ_２Ｓ：ＴｂといったＧＯＳ（硫酸化ガドリニウム）や、ＴｌをドープしたＣｓＩ、ＣｄＷＯ_４（ＣＷＯ）等により形成されている。シンチレータ層７５は、半導体基板３の表面３ａに垂直な方向から見てｐ型半導体領域５全体が隠れるように、位置、形状及びサイズが設定されている。 The scintillator panel 73 includes a scintillator layer 75 disposed on the transparent resin layer 72 and a moisture-resistant protective film 77 that covers the scintillator layer 75. The scintillator layer 75 has a flat plate shape. The scintillator layer 75 is formed of GOS (gadolinium sulfate) such as Gd ₂ O ₂ S: Pr or Gd ₂ O ₂ S: Tb, CsI doped with Tl, CdWO ₄ (CWO), or the like. The scintillator layer 75 is set in position, shape, and size so that the entire p-type semiconductor region 5 is hidden when viewed from the direction perpendicular to the surface 3 a of the semiconductor substrate 3.

耐湿保護膜７７は、ＰＥＴシートやＴｉＯ_２を混練したエポキシ樹脂等により形成されており、遮光膜としても機能する。耐湿保護膜７７は、シンチレータ層７５の側面と光入射面とを覆っているものの、シンチレータ層７５の光出射面を覆っていないため、シンチレータ層７５で発生した光は、耐湿保護膜７７に遮光されることなくフォトダイオードアレイ１に入射する。 The moisture-resistant protective film 77 is formed of a PET sheet or an epoxy resin kneaded with TiO ₂ and functions as a light-shielding film. Although the moisture-resistant protective film 77 covers the side surface of the scintillator layer 75 and the light incident surface, the moisture-resistant protective film 77 does not cover the light emitting surface of the scintillator layer 75, so that light generated in the scintillator layer 75 is blocked by the moisture-resistant protective film 77. It enters the photodiode array 1 without being performed.

上記実施形態に係る放射線検出器の製造方法は、改質領域５０を形成した後に加工対象物６５を切断し、得られた加工対象物６５ａに配線基板８１を接続することに限定されるものではない。例えば、レーザ加工により半導体基板３に溶融処理領域を形成して切断した後に、改質領域５０を形成してもよい。すなわち、図３（ａ）と同様の加工対象物６１について、図９（ａ）に示すように、半導体基板３の内部にレーザ加工により溶融処理領域を形成する。そして、図９（ｂ）に示すように、ダイシングテープ６３を拡張させ加工対象物６１を切断予定ラインに沿って切断し、図９（ｃ）に示すような複数の加工対象物６１ａを得る。なお、この場合、上述した手法と同様に加工対象物６１をブレードにより切断してもよい。 The manufacturing method of the radiation detector according to the above embodiment is not limited to cutting the workpiece 65 after forming the modified region 50 and connecting the wiring board 81 to the obtained workpiece 65a. Absent. For example, the modified region 50 may be formed after a melt processing region is formed and cut in the semiconductor substrate 3 by laser processing. That is, as shown in FIG. 9A, a melt processing region is formed in the semiconductor substrate 3 by laser processing for the processing object 61 similar to FIG. Then, as shown in FIG. 9B, the dicing tape 63 is expanded and the workpiece 61 is cut along the planned cutting line to obtain a plurality of workpieces 61a as shown in FIG. 9C. In this case, the workpiece 61 may be cut with a blade in the same manner as described above.

続いて、図１０（ａ）に示すように、はんだペーストのスクリーン印刷法により加工対象物６１ａの所定の位置にバンプ電極３１，３３を形成して加工対象物６１ｂを得る。次に、図１０（ｂ）に示すように、加工対象物６１のバンプ電極３１,３３と配線基板８１の入力部８３ａとを接続する。そして、図１０（ｃ）に示すように、ダイシングテープ６３を配線基板８１の信号出力面８１ｂに貼り付けた後、半導体基板３の内部にレーザ加工を施すことにより改質領域５０を形成して、フォトダイオードアレイ１が配線基板８１に接続された構成とする。更に、ＵＶ照射してダイシングテープ６３を剥離した後、シンチレータ７３及びバンプ電極８５を形成することにより、上記放射線検出器を得ることができる。 Subsequently, as shown in FIG. 10A, bump electrodes 31 and 33 are formed at predetermined positions of the workpiece 61a by a screen printing method of solder paste to obtain the workpiece 61b. Next, as illustrated in FIG. 10B, the bump electrodes 31 and 33 of the workpiece 61 and the input portion 83 a of the wiring substrate 81 are connected. Then, as shown in FIG. 10C, after the dicing tape 63 is attached to the signal output surface 81b of the wiring substrate 81, the modified region 50 is formed by applying laser processing to the inside of the semiconductor substrate 3. The photodiode array 1 is connected to the wiring board 81. Further, the radiation detector can be obtained by forming the scintillator 73 and the bump electrode 85 after peeling the dicing tape 63 by UV irradiation.

１…フォトダイオードアレイ、３…ｎ型（第１導電型）半導体基板、３ａ…表面（第１の主面）、３ｂ…裏面（第２の主面）、５…ｐ型（第２導電型）半導体領域、７…ｎ型（第１導電型）半導体領域、１１…ｐｎ接合、１３…フォトダイオード、５０…改質領域、７３…シンチレータ、１００，２００，３００…放射線検出器、Ｆ…集光点、Ｌａ…レーザ光。 DESCRIPTION OF SYMBOLS 1 ... Photodiode array, 3 ... n-type (1st conductivity type) semiconductor substrate, 3a ... Front surface (1st main surface), 3b ... Back surface (2nd main surface), 5 ... p type (2nd conductivity type) ) Semiconductor region, 7 ... n-type (first conductivity type) semiconductor region, 11 ... pn junction, 13 ... photodiode, 50 ... modified region, 73 ... scintillator, 100, 200,300 ... radiation detector, F ... collection Light spot, La: Laser light.

Claims

A first conductivity type semiconductor substrate having a first main surface and a second main surface facing each other;
A plurality of second-conductivity-type semiconductor regions that are arranged side by side on the second main surface side of the semiconductor substrate and each constitute a photodiode by bonding to the semiconductor substrate;
A first conductive type semiconductor region disposed between adjacent second conductive type semiconductor regions on the second main surface side and having an impurity concentration set higher than that of the semiconductor substrate; Prepared,
The semiconductor substrate is irradiated with a laser beam with a focusing point at a predetermined position between the first main surface and the first conductivity type semiconductor region. A back-illuminated photodiode array, wherein the modified region is formed without reaching the first conductivity type semiconductor region.

A radiation detector comprising: the back-illuminated photodiode array according to claim 1; and a scintillator disposed on the first main surface side of the back-illuminated photodiode array.