JP5246843B2 - Substrate processing apparatus, baking method, and semiconductor device manufacturing method - Google Patents

Substrate processing apparatus, baking method, and semiconductor device manufacturing method Download PDF

Info

Publication number
JP5246843B2
JP5246843B2 JP2007289736A JP2007289736A JP5246843B2 JP 5246843 B2 JP5246843 B2 JP 5246843B2 JP 2007289736 A JP2007289736 A JP 2007289736A JP 2007289736 A JP2007289736 A JP 2007289736A JP 5246843 B2 JP5246843 B2 JP 5246843B2
Authority
JP
Japan
Prior art keywords
substrate
dummy
processing chamber
monitor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007289736A
Other languages
Japanese (ja)
Other versions
JP2009117646A (en
Inventor
謙和 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2007289736A priority Critical patent/JP5246843B2/en
Publication of JP2009117646A publication Critical patent/JP2009117646A/en
Application granted granted Critical
Publication of JP5246843B2 publication Critical patent/JP5246843B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Description

本発明は基板処理装置及びベーキング方法に関し、特に製品基板の処理状況をモニタ基板で監視しながら製品基板に対し所望の膜を形成する技術に関する。   The present invention relates to a substrate processing apparatus and a baking method, and more particularly to a technique for forming a desired film on a product substrate while monitoring a processing state of the product substrate with a monitor substrate.

この種の技術では、製品基板とモニタ基板とに加えて、ダミー基板も同時に処理室に収容され、製品基板と略同様の条件で処理の用に供される場合がある。基板処理装置が縦型であるときは通常、製品基板が上下方向の略中央部に配置され、これを挟み込むようにダミー基板が上下に配置される。モニタ基板は、製品基板とダミー基板との間の位置に配置され、モニタ基板のうち少なくとも1枚はダミー基板と隣り合う位置に配置される。そして実際に製品基板に所望の膜を形成する場合には、例えばハロゲン化物SiやHO等の原料ガスと触媒とを処理室に供給し、製品基板に所望の膜を形成する。 In this type of technology, in addition to the product substrate and the monitor substrate, a dummy substrate may be simultaneously accommodated in the processing chamber and used for processing under substantially the same conditions as the product substrate. When the substrate processing apparatus is a vertical type, the product substrate is usually arranged at a substantially central portion in the vertical direction, and the dummy substrates are arranged vertically so as to sandwich the product substrate. The monitor substrate is disposed at a position between the product substrate and the dummy substrate, and at least one of the monitor substrates is disposed at a position adjacent to the dummy substrate. When actually forming a desired film on the product substrate, for example, a raw material gas such as halide Si or H 2 O and a catalyst are supplied to the processing chamber to form the desired film on the product substrate.

しかしながら、このような成膜処理を繰り返すとダミー基板にも膜が形成され、その膜厚がある一定の厚さに達した場合に、ダミー基板からHOが脱ガスしてそのHOが主に基板外縁部でハロゲン化物,触媒と混合状態となりCVD反応が起こるときがある。このとき、HOが脱ガスしたダミー基板と隣り合うモニタ基板では、外縁部に対し局所的に膜が形成され(断面を側面視するとちょうどすり鉢状を呈するように膜が形成され)、モニタ基板の同一面内において膜厚が不均一となり、モニタ基板の膜厚の面内均一性が低下する。モニタ基板の膜厚が不均一化すると、製品基板の処理状況を正確に監視することができなくなり、これを是正するためにはダミー基板の交換も頻繁に行う必要がある。 However, when such a film forming process is repeated, a film is also formed on the dummy substrate. When the film thickness reaches a certain thickness, H 2 O is degassed from the dummy substrate, and the H 2 O May be mixed with halides and catalysts mainly at the outer edge of the substrate to cause a CVD reaction. At this time, in the monitor substrate adjacent to the dummy substrate from which H 2 O has been degassed, a film is locally formed on the outer edge portion (a film is formed so as to exhibit a mortar shape when the cross section is viewed from the side), and the monitor substrate is formed. The film thickness becomes non-uniform in the same plane of the substrate, and the in-plane uniformity of the film thickness of the monitor substrate is lowered. If the film thickness of the monitor substrate becomes non-uniform, it becomes impossible to accurately monitor the processing state of the product substrate. To correct this, it is necessary to frequently replace the dummy substrate.

したがって、本発明の主な目的は、製品基板の処理状況を正確に監視することができ、ダミー基板の交換頻度も抑えることができる基板処理装置及びベーキング方法を提供することにある。   Accordingly, a main object of the present invention is to provide a substrate processing apparatus and a baking method capable of accurately monitoring the processing state of a product substrate and suppressing the replacement frequency of dummy substrates.

本発明の一態様によれば、
製品基板、モニタ基板及びダミー基板を処理室内に収容し、少なくとも1枚の前記モニタ基板を前記ダミー基板に隣り合わせた状態で、前記各基板を加熱しつつ前記各基板の表面に所望の膜を形成する基板処理装置であって、
前記所望の膜を所定回数形成するごとに、前記ダミー基板を前記処理室内に収容した状態で、少なくとも加熱条件を前記所望の膜を形成する時とは異なる条件として、前記ダミー基板をベーキングすることを特徴とする第1の基板処理装置が提供される。
According to one aspect of the invention,
A product substrate, a monitor substrate, and a dummy substrate are accommodated in a processing chamber, and a desired film is formed on the surface of each substrate while heating each substrate with at least one monitor substrate adjacent to the dummy substrate. A substrate processing apparatus,
Each time the desired film is formed a predetermined number of times, the dummy substrate is baked in a state in which the dummy substrate is accommodated in the processing chamber and at least a heating condition is different from that when the desired film is formed. A first substrate processing apparatus is provided.

好ましくは、第1の基板処理装置において、
前記各基板を加熱する加熱ユニットと、
前記各基板の表面に所望の膜を形成するための少なくとも1つの原料ガスを前記処理室内に供給する原料供給系と、
少なくとも前記加熱ユニット、前記原料供給系を制御する制御部と、
を有し、
前記制御部は、
前記所望の膜を形成する時は、前記原料ガスの気化温度より低い温度で前記各基板を加熱するように前記加熱ユニットを制御し、前記ダミー基板をベーキングする時は、前記原料ガスの気化温度より高い温度で前記ダミー基板を加熱するように前記加熱ユニットを制御する。
Preferably, in the first substrate processing apparatus,
A heating unit for heating each of the substrates;
A raw material supply system for supplying at least one raw material gas for forming a desired film on the surface of each substrate into the processing chamber;
A control unit that controls at least the heating unit and the raw material supply system;
Have
The controller is
When the desired film is formed, the heating unit is controlled to heat each substrate at a temperature lower than the vaporization temperature of the source gas, and when the dummy substrate is baked, the vaporization temperature of the source gas. The heating unit is controlled to heat the dummy substrate at a higher temperature.

本発明の他の態様によれば、
製品基板、モニタ基板及びダミー基板を、所定の間隔をあけながら上下方向に積層した状態で収容する処理室と、
前記各基板を加熱する加熱ユニットと、
少なくとも前記加熱ユニットを制御する制御部と、
を有し、前記各基板の表面に所望の膜を形成する基板処理装置であって、
前記制御部は、
前記各基板への膜形成回数をカウントするカウンタと、
前記各基板への膜形成回数を記憶する記憶部と、
前記各基板への膜形成回数と所定の閾回数とを比較する比較部と、
前記各基板への膜形成回数が前記閾回数に達したときに、前記ダミー基板を処理室内に収容した状態でベーキングする処理を実行するベーキング実行部と、
を備えることを特徴とする第2の基板処理装置が提供される。
According to another aspect of the invention,
A processing chamber for storing a product substrate, a monitor substrate, and a dummy substrate in a stacked state in a vertical direction with a predetermined interval;
A heating unit for heating each of the substrates;
A control unit for controlling at least the heating unit;
A substrate processing apparatus for forming a desired film on the surface of each substrate,
The controller is
A counter for counting the number of times of film formation on each substrate;
A storage unit for storing the number of times of film formation on each of the substrates;
A comparison unit that compares the number of times of film formation on each substrate with a predetermined threshold number of times;
A baking execution unit that executes a process of baking the dummy substrate in a processing chamber when the number of times of film formation on each substrate reaches the threshold number;
A second substrate processing apparatus is provided.

本発明の他の態様によれば、
製品基板、モニタ基板及びダミー基板を、所定の間隔をあけながら上下方向に積層した状態で収容する処理室と、
第1の原料ガスとしてハロゲン化物Siを前記処理室内に供給する第1の原料供給系と、
第2の原料ガスとしてHOを前記処理室内に供給する第2の原料供給系と、
分解温度が前記第2の原料ガスの気化温度以上である触媒を前記処理室内に供給する触媒供給系と、
前記各基板を加熱する加熱ユニットと、
少なくとも前記第1の原料供給系、前記第2の原料供給系、前記触媒供給系及び前記加熱ユニットを制御する制御部と、
を有し、
前記第1の原料ガス及び前記触媒と、前記第2の原料ガス及び前記触媒とを、交互に供給して前記各基板の表面に所望の膜を形成する基板処理装置であって、
前記製品基板、前記モニタ基板及び前記ダミー基板から構成される積層体中で、前記ダミー基板が前記積層体の上部と下部とに配置され、前記モニタ基板のうち少なくとも1枚が前記ダミー基板と隣り合う位置に配置され、
前記所望の膜を所定回数形成するごとに、前記ダミー基板を前記処理室内に収容した状態でベーキングし、
前記所望の膜を形成する時は、少なくとも前記第2の原料ガスの気化温度より低い温度で前記各基板を加熱し、前記ダミー基板をベーキングする時は、少なくとも前記第2の原料ガスの気化温度より高い温度で前記ダミー基板を加熱することを特徴とする第3の基板処理装置が提供される。
According to another aspect of the invention,
A processing chamber for storing a product substrate, a monitor substrate, and a dummy substrate in a stacked state in a vertical direction with a predetermined interval;
A first raw material supply system for supplying halide Si into the processing chamber as a first raw material gas;
A second raw material supply system for supplying H 2 O as a second raw material gas into the processing chamber;
A catalyst supply system for supplying a catalyst having a decomposition temperature equal to or higher than a vaporization temperature of the second source gas into the processing chamber;
A heating unit for heating each of the substrates;
A controller that controls at least the first raw material supply system, the second raw material supply system, the catalyst supply system, and the heating unit;
Have
A substrate processing apparatus for alternately supplying the first source gas and the catalyst and the second source gas and the catalyst to form a desired film on the surface of each substrate;
In the laminate composed of the product substrate, the monitor substrate, and the dummy substrate, the dummy substrate is disposed on an upper portion and a lower portion of the laminate, and at least one of the monitor substrates is adjacent to the dummy substrate. Placed in a matching position,
Each time the desired film is formed a predetermined number of times, the dummy substrate is baked while being accommodated in the processing chamber,
When forming the desired film, each substrate is heated at a temperature lower than the vaporization temperature of the second source gas, and when baking the dummy substrate, at least the vaporization temperature of the second source gas. A third substrate processing apparatus is provided, wherein the dummy substrate is heated at a higher temperature.

本発明の他の態様によれば、
製品基板、モニタ基板、及びダミー基板を処理室内に収容し、少なくとも1枚の前記モニタ基板を前記ダミー基板に隣り合わせた状態で、前記各基板を加熱しつつ所望の原料ガスを前記処理室内に供給し、前記各基板の表面に所望の膜を形成する基板処理装置を使用して、少なくとも前記ダミー基板をベーキングする方法であって、
前記所望の膜を所定回数形成するごとに、前記ダミー基板を処理室内に収容した状態で、少なくとも加熱条件を前記所望の膜を形成する時とは異なる条件として、前記ダミー基板をベーキングするベーキング工程を有するベーキング方法が提供される。
According to another aspect of the invention,
A product substrate, a monitor substrate, and a dummy substrate are accommodated in the processing chamber, and a desired source gas is supplied into the processing chamber while heating each substrate in a state where at least one monitor substrate is adjacent to the dummy substrate. And a method of baking at least the dummy substrate using a substrate processing apparatus for forming a desired film on the surface of each substrate,
Baking process for baking the dummy substrate each time the desired film is formed a predetermined number of times, with the dummy substrate being accommodated in a processing chamber, with at least a heating condition different from that for forming the desired film. A baking method is provided.

本発明の一態様に係る第1の基板処理装置によれば、各基板に対し所望の膜を所定回数形成するごとにダミーウエハをベーキングするため、ダミーウエハに累積的に形成された膜中からモニタウエハの膜厚に影響を及ぼす物質(例えばHO)を蒸発させることができ、製品ウエハに膜を形成する際にダミーウエハから脱ガスされる当該物質の量を低減することができる。そのため、これに隣り合うモニタウエハで膜厚の面内均一性が低下するのが抑制され、製品ウエハの処理状況を正確に監視することができ、併せてダミーウエハの交換頻度も抑えることができる。 According to the first substrate processing apparatus of one aspect of the present invention, since a dummy wafer is baked every time a desired film is formed on each substrate a predetermined number of times, a monitor wafer is formed from the films cumulatively formed on the dummy wafer. A substance (for example, H 2 O) that affects the film thickness of the film can be evaporated, and the amount of the substance degassed from the dummy wafer when the film is formed on the product wafer can be reduced. For this reason, the in-plane uniformity of the film thickness is suppressed from decreasing between adjacent monitor wafers, the processing status of the product wafer can be accurately monitored, and the dummy wafer replacement frequency can also be suppressed.

本発明の他の態様に係る第2の基板処理装置によれば、ベーキング実行部を有しており、ダミーウエハをベーキングすることが可能であるため、ダミーウエハに累積的に形成された膜中からモニタウエハの膜厚に影響を及ぼす物質(例えばHO)を蒸発させることができ、製品ウエハに膜を形成する際にダミーウエハから脱ガスされる当該物質の量を低減することができる。そのため、これに隣り合うモニタウエハで膜厚の面内均一性が低下するのが抑制され、製品ウエハの膜厚等の処理状況を正確に監視することができ、併せてダミーウエハの交換頻度も抑えることができる。 According to the second substrate processing apparatus of another aspect of the present invention, since the baking execution unit is provided and the dummy wafer can be baked, the monitoring is performed from the film cumulatively formed on the dummy wafer. A substance (for example, H 2 O) that affects the film thickness of the wafer can be evaporated, and the amount of the substance degassed from the dummy wafer when the film is formed on the product wafer can be reduced. For this reason, it is possible to suppress the in-plane uniformity of the film thickness from being lowered on the monitor wafer adjacent thereto, and to accurately monitor the processing state such as the film thickness of the product wafer, and also to suppress the replacement frequency of the dummy wafer. be able to.

本発明の他の態様に係る第3の基板処理装置によれば、各基板に対し所望の膜を所定回数形成するごとにダミーウエハをベーキングするため、ダミーウエハに累積的に形成された膜中からモニタウエハの膜厚に影響を及ぼす物質(例えばHO)を蒸発させることができ、製品ウエハに膜を形成する際にダミーウエハから脱ガスされる当該物質の量を低減することができる。そのため、これに隣り合うモニタウエハで膜厚の面内均一性が低下するのが抑制され、製品ウエハの処理状況を正確に監視することができ、併せてダミーウエハの交換頻度も抑えることができる。 According to the third substrate processing apparatus of another aspect of the present invention, since a dummy wafer is baked every time a desired film is formed on each substrate a predetermined number of times, monitoring is performed from the film formed cumulatively on the dummy wafer. A substance (for example, H 2 O) that affects the film thickness of the wafer can be evaporated, and the amount of the substance degassed from the dummy wafer when the film is formed on the product wafer can be reduced. For this reason, the in-plane uniformity of the film thickness is suppressed from decreasing between adjacent monitor wafers, the processing status of the product wafer can be accurately monitored, and the dummy wafer replacement frequency can also be suppressed.

本発明の他の態様に係るベーキング方法によれば、各基板に対し所望の膜を所定回数形成するごとにダミーウエハをベーキングするため、ダミーウエハに累積的に形成された膜中からモニタウエハの膜厚に影響を及ぼす物質(例えばHO)を蒸発させることができ、製品ウエハに膜を形成する際にダミーウエハから脱ガスされる当該物質の量を低減することができる。そのため、これに隣り合うモニタウエハで膜厚の面内均一性が低下するのが抑制され、製品ウエハの処理状況を正確に監視することができ、併せてダミーウエハの交換頻度も抑えることができる。 According to the baking method according to another aspect of the present invention, since the dummy wafer is baked every time a desired film is formed on each substrate a predetermined number of times, the film thickness of the monitor wafer is selected from the films formed cumulatively on the dummy wafer. A substance (for example, H 2 O) that affects the temperature can be evaporated, and the amount of the substance degassed from the dummy wafer when a film is formed on the product wafer can be reduced. For this reason, the in-plane uniformity of the film thickness is suppressed from decreasing between adjacent monitor wafers, the processing status of the product wafer can be accurately monitored, and the dummy wafer replacement frequency can also be suppressed.

以下、図面を参照しながら本発明の好ましい実施例について説明する。
本実施例に係る基板処理装置は、半導体装置(IC(Integrated Circuits))の製造に使用される半導体製造装置の一例として構成されているものである。
下記の説明では、基板処理装置の一例として、基板に対し成膜処理等をおこなう縦型の装置を使用した場合について述べる。
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
The substrate processing apparatus according to the present embodiment is configured as an example of a semiconductor manufacturing apparatus used for manufacturing a semiconductor device (IC (Integrated Circuits)).
In the following description, as an example of the substrate processing apparatus, a case will be described in which a vertical apparatus that performs a film forming process or the like on a substrate is used.

図1に示す通り、基板処理装置101では、基板の一例となるウエハ200を収納したカセット110が使用されており、ウエハ200はシリコン等の材料から構成されている。基板処理装置101は筐体111を備えており、筐体111の内部にはカセットステージ114が設置されている。カセット110はカセットステージ114上に工程内搬送装置(図示略)によって搬入されたり、カセットステージ114上から搬出されたりされる。   As shown in FIG. 1, in the substrate processing apparatus 101, a cassette 110 containing a wafer 200 as an example of a substrate is used, and the wafer 200 is made of a material such as silicon. The substrate processing apparatus 101 includes a housing 111, and a cassette stage 114 is installed inside the housing 111. The cassette 110 is carried on the cassette stage 114 by an in-process transfer device (not shown) or unloaded from the cassette stage 114.

カセットステージ114は、工程内搬送装置によって、カセット110内のウエハ200が垂直姿勢を保持しかつカセット110のウエハ出し入れ口が上方向を向くように載置される。カセットステージ114は、カセット110を筐体111の後方に右回り縦方向90°回転し、カセット110内のウエハ200が水平姿勢となり、カセット110のウエハ出し入れ口が筐体111の後方を向くように動作可能となるよう構成されている。   The cassette stage 114 is placed by the in-process transfer device so that the wafer 200 in the cassette 110 maintains a vertical posture and the wafer loading / unloading port of the cassette 110 faces upward. The cassette stage 114 rotates the cassette 110 clockwise 90 degrees rearward of the casing 111 so that the wafer 200 in the cassette 110 is in a horizontal posture, and the wafer loading / unloading port of the cassette 110 faces the rear of the casing 111. It is configured to be operable.

筐体111内の前後方向の略中央部にはカセット棚105が設置されており、カセット棚105は複数段複数列にて複数個のカセット110を保管するように構成されている。カセット棚105にはウエハ移載機構125の搬送対象となるカセット110が収納される移載棚123が設けられている。   A cassette shelf 105 is installed in a substantially central portion of the casing 111 in the front-rear direction, and the cassette shelf 105 is configured to store a plurality of cassettes 110 in a plurality of rows and a plurality of rows. The cassette shelf 105 is provided with a transfer shelf 123 in which the cassette 110 to be transferred by the wafer transfer mechanism 125 is stored.

カセットステージ114の上方には予備カセット棚107が設けられ、予備的にカセット110を保管するように構成されている。   A reserve cassette shelf 107 is provided above the cassette stage 114, and is configured to store the cassette 110 in a preliminary manner.

カセットステージ114とカセット棚105との間には、カセット搬送装置118が設置されている。カセット搬送装置118は、カセット110を保持したまま昇降可能なカセットエレベータ118aと、搬送機構としてのカセット搬送機構118bとで構成されている。カセット搬送装置118はカセットエレベータ118aとカセット搬送機構118bとの連続動作により、カセットステージ114とカセット棚105と予備カセット棚107との間で、カセット110を搬送するように構成されている。   A cassette carrying device 118 is installed between the cassette stage 114 and the cassette shelf 105. The cassette carrying device 118 includes a cassette elevator 118a that can move up and down while holding the cassette 110, and a cassette carrying mechanism 118b as a carrying mechanism. The cassette carrying device 118 is configured to carry the cassette 110 among the cassette stage 114, the cassette shelf 105, and the spare cassette shelf 107 by continuous operation of the cassette elevator 118a and the cassette carrying mechanism 118b.

カセット棚105の後方には、ウエハ移載機構125が設置されている。ウエハ移載機構125は、ウエハ200を水平方向に回転ないし直動可能なウエハ移載装置125aと、ウエハ移載装置125aを昇降させるためのウエハ移載装置エレベータ125bとで構成されている。ウエハ移載装置125aにはウエハ200をピックアップするためのツイーザ125cが設けられている。ウエハ移載装置125はウエハ移載装置125aとウエハ移載装置エレベータ125bとの連続動作により、ツイーザ125cをウエハ200の載置部として、ウエハ200をボート217に対して装填(チャージング)したり、ボート217から脱装(ディスチャージング)したりするように構成されている。   A wafer transfer mechanism 125 is installed behind the cassette shelf 105. The wafer transfer mechanism 125 includes a wafer transfer device 125a that can rotate or linearly move the wafer 200 in the horizontal direction, and a wafer transfer device elevator 125b that moves the wafer transfer device 125a up and down. The wafer transfer device 125 a is provided with a tweezer 125 c for picking up the wafer 200. The wafer transfer device 125 loads (charges) the wafer 200 to the boat 217 by using the tweezers 125c as a placement portion of the wafer 200 by continuous operation of the wafer transfer device 125a and the wafer transfer device elevator 125b. The boat 217 is configured to be detached (discharged).

筐体111の後部上方には、ウエハ200を熱処理する処理炉202が設けられており、処理炉202の下端部が炉口シャッタ147により開閉されるように構成されている。   A processing furnace 202 for heat-treating the wafer 200 is provided above the rear portion of the casing 111, and a lower end portion of the processing furnace 202 is configured to be opened and closed by a furnace port shutter 147.

処理炉202の下方には処理炉202に対しボート217を昇降させるボートエレベータ115が設けられている。ボートエレベータ115の昇降台にはアーム128が連結されており、アーム128にはシールキャップ219が水平に据え付けられている。シールキャップ219はボート217を垂直に支持するとともに、処理炉202の下端部を閉塞可能なように構成されている。   Below the processing furnace 202, a boat elevator 115 that raises and lowers the boat 217 with respect to the processing furnace 202 is provided. An arm 128 is connected to the lifting platform of the boat elevator 115, and a seal cap 219 is horizontally installed on the arm 128. The seal cap 219 is configured to support the boat 217 vertically and to close the lower end portion of the processing furnace 202.

ボート217は複数の保持部材を備えており、複数枚(例えば50〜150枚程度)のウエハ200をその中心を揃えて垂直方向に整列させた状態で、それぞれ水平に保持するように構成されている。   The boat 217 includes a plurality of holding members, and is configured to hold a plurality of (for example, about 50 to 150) wafers 200 horizontally with the centers thereof aligned in the vertical direction. Yes.

カセット棚105の上方には、清浄化した雰囲気であるクリーンエアを供給するクリーンユニット134aが設置されている。クリーンユニット134aは供給ファン及び防塵フィルタで構成されており、クリーンエアを筐体111の内部に流通させるように構成されている。   Above the cassette shelf 105, a clean unit 134a for supplying clean air that is a cleaned atmosphere is installed. The clean unit 134a includes a supply fan and a dustproof filter, and is configured to distribute clean air inside the casing 111.

筐体111の左側端部には、クリーンエアを供給するクリーンユニット134bが設置されている。クリーンユニット134bも供給ファン及び防塵フィルタで構成されており、クリーンエアをウエハ移載装置125aやボート217等の近傍を流通させるように構成されている。当該クリーンエアは、ウエハ移載装置125aやボート217等の近傍を流通した後に、筐体111の外部に排気されるようになっている。   A clean unit 134 b that supplies clean air is installed at the left end of the housing 111. The clean unit 134b also includes a supply fan and a dustproof filter, and is configured to distribute clean air in the vicinity of the wafer transfer device 125a, the boat 217, and the like. The clean air is exhausted to the outside of the casing 111 after circulating in the vicinity of the wafer transfer device 125a, the boat 217, and the like.

続いて、基板処理装置101の主な動作について説明する。   Next, main operations of the substrate processing apparatus 101 will be described.

工程内搬送装置(図示略)によってカセット110がカセットステージ114上に搬入されると、カセット110は、ウエハ200がカセットステージ114の上で垂直姿勢を保持し、カセット110のウエハ出し入れ口が上方向を向くように載置される。その後、カセット110は、カセットステージ114によって、カセット110内のウエハ200が水平姿勢となり、カセット110のウエハ出し入れ口が筐体111の後方を向くように、筐体111の後方に右周り縦方向90°回転させられる。   When the cassette 110 is loaded onto the cassette stage 114 by an in-process transfer device (not shown), the cassette 110 holds the wafer 200 in a vertical position on the cassette stage 114 and the wafer loading / unloading port of the cassette 110 is directed upward. It is placed so that it faces. Thereafter, the cassette 110 is placed in a clockwise direction 90 in the clockwise direction behind the housing 111 so that the wafer 200 in the cassette 110 is placed in a horizontal posture by the cassette stage 114 and the wafer loading / unloading port of the cassette 110 faces the rear of the housing 111. ° Rotated.

その後、カセット110は、カセット棚105ないし予備カセット棚107の指定された棚位置へカセット搬送装置118によって自動的に搬送され受け渡され、一時的に保管された後、カセット棚105ないし予備カセット棚107からカセット搬送装置118によって移載棚123に移載されるか、もしくは直接移載棚123に搬送される。   Thereafter, the cassette 110 is automatically transported and delivered by the cassette transport device 118 to the designated shelf position of the cassette shelf 105 or the spare cassette shelf 107 and temporarily stored, and then the cassette shelf 105 or the spare cassette shelf. It is transferred from 107 to the transfer shelf 123 by the cassette transfer device 118 or directly transferred to the transfer shelf 123.

カセット110が移載棚123に移載されると、ウエハ200はカセット110からウエハ移載装置125aのツイーザ125cによってウエハ出し入れ口を通じてピックアップされ、ボート217に装填(チャージング)される。ボート217にウエハ200を受け渡したウエハ移載装置125aはカセット110に戻り、後続のウエハ110をボート217に装填する。   When the cassette 110 is transferred to the transfer shelf 123, the wafer 200 is picked up from the cassette 110 by the tweezer 125c of the wafer transfer device 125a through the wafer loading / unloading port and loaded (charged) into the boat 217. The wafer transfer device 125 a that has delivered the wafer 200 to the boat 217 returns to the cassette 110 and loads the subsequent wafer 110 into the boat 217.

予め指定された枚数のウエハ200がボート217に装填されると、処理炉202の下端部を閉じていた炉口シャッタ147が開き、処理炉202の下端部が開放される。その後、ウエハ200群を保持したボート217がボートエレベータ115の上昇動作により処理炉202内に搬入(ローディング)され、処理炉202の下部がシールキャップ219により閉塞される。   When a predetermined number of wafers 200 are loaded into the boat 217, the furnace port shutter 147 that has closed the lower end of the processing furnace 202 is opened, and the lower end of the processing furnace 202 is opened. Thereafter, the boat 217 holding the wafer group 200 is loaded into the processing furnace 202 by the ascending operation of the boat elevator 115, and the lower part of the processing furnace 202 is closed by the seal cap 219.

ローディング後は、処理炉202にてウエハ200に対し任意の処理が実施される。その処理後は、上述の逆の手順で、ウエハ200およびカセット110が筐体111の外部に搬出される。   After loading, arbitrary processing is performed on the wafer 200 in the processing furnace 202. After the processing, the wafer 200 and the cassette 110 are carried out of the casing 111 in the reverse procedure described above.

図2及び図3に示す通り、処理炉202にはウエハ200を加熱するためのヒータ207が設けられている。ヒータ207は上方が閉塞された円筒形状の断熱部材と複数本のヒータ素線とを備えており、断熱部材に対しヒータ素線が設けられたユニット構成を有している。ヒータ207の内側には、ウエハ200を処理するための石英製の反応管203が設けられている。   As shown in FIGS. 2 and 3, the processing furnace 202 is provided with a heater 207 for heating the wafer 200. The heater 207 includes a cylindrical heat insulating member whose upper portion is closed and a plurality of heater wires, and has a unit configuration in which the heater wires are provided on the heat insulating member. A quartz reaction tube 203 for processing the wafer 200 is provided inside the heater 207.

反応管203の下端には、気密部材であるOリング220を介してステンレス等で構成されたマニホールド209が設けられている。マニホールド209の下端開口は、Oリング220を介して蓋体としてのシールキャップ219により気密に閉塞されている。処理炉202では、少なくとも、反応管203、マニホールド209及びシールキャップ219により処理室201が形成されている。   A manifold 209 made of stainless steel or the like is provided at the lower end of the reaction tube 203 via an O-ring 220 that is an airtight member. The lower end opening of the manifold 209 is airtightly closed by a seal cap 219 as a lid through an O-ring 220. In the processing furnace 202, a processing chamber 201 is formed by at least the reaction tube 203, the manifold 209, and the seal cap 219.

シールキャップ219にはボート217を支持するボート支持台218が設けられている。図1に示す通り、ボート217はボート支持台218に固定された底板210とその上方に配置された天板211とを有しており、底板210と天板211との間に複数本の支柱212が架設された構成を有している。ボート217には複数枚のウエハ200が保持されている。複数枚のウエハ200は、互いに一定の間隔をあけながら水平姿勢を保持した状態でボート217の支柱212に支持されている。   The seal cap 219 is provided with a boat support 218 that supports the boat 217. As shown in FIG. 1, the boat 217 includes a bottom plate 210 fixed to the boat support base 218 and a top plate 211 disposed above the bottom plate 210, and a plurality of support columns are disposed between the bottom plate 210 and the top plate 211. 212 has a construction in which it is constructed. A plurality of wafers 200 are held on the boat 217. The plurality of wafers 200 are supported by the support columns 212 of the boat 217 in a state in which the wafers 200 are held in a horizontal posture with a certain interval therebetween.

本実施例において、ボート217に支持・保持される複数枚のウエハ200は各機能(役割)に応じて下記の通りに分類されている。具体的には、図4に示す通り、複数枚のウエハ200は製品ウエハ200a,モニタウエハ200b〜200e,ダミーウエハ200f,200gに分類されている。   In this embodiment, the plurality of wafers 200 supported and held by the boat 217 are classified as follows according to each function (role). Specifically, as shown in FIG. 4, the plurality of wafers 200 are classified into product wafers 200a, monitor wafers 200b to 200e, and dummy wafers 200f and 200g.

製品ウエハ200aはボート217の略中央部に配置される所定枚数のウエハ200であり、成膜処理後において製品として出荷対象となるウエハ200である。   The product wafer 200a is a predetermined number of wafers 200 arranged at a substantially central portion of the boat 217, and is a wafer 200 to be shipped as a product after the film forming process.

モニタウエハ200b,200cは、製品ウエハ200aの上方に配置されたウエハ200であり、製品ウエハ200aの処理状況(処理室201の上方部位でのパーティクルの発生状況や製品ウエハ200aの膜厚等)を監視するためのウエハ200である。特にモニタウエハ200bは、ダミーウエハ200fの直下であってダミーウエハ200fに隣り合う位置に配置されている。   The monitor wafers 200b and 200c are wafers 200 arranged above the product wafer 200a, and the processing status of the product wafer 200a (the generation status of particles in the upper part of the processing chamber 201, the film thickness of the product wafer 200a, etc.). A wafer 200 for monitoring. In particular, the monitor wafer 200b is disposed immediately below the dummy wafer 200f and adjacent to the dummy wafer 200f.

モニタウエハ200d,eは、製品ウエハ200aの下方に配置されたウエハ200であり、モニタウエハ200b,200cと同様に、製品ウエハ200aの処理状況(処理室201の下方部位でのパーティクルの発生状況や製品ウエハ200aの膜厚等)を監視するためのウエハ200である。特にモニタウエハ200eは、ダミーウエハ200gの直上であってダミーウエハ200gに隣り合う位置に配置されている。   The monitor wafers 200d and e are wafers 200 disposed below the product wafer 200a. Similarly to the monitor wafers 200b and 200c, the monitor wafers 200d and e are processed in the product wafer 200a (the generation state of particles in the lower part of the processing chamber 201, This is a wafer 200 for monitoring the film thickness etc. of the product wafer 200a. In particular, the monitor wafer 200e is arranged at a position immediately above the dummy wafer 200g and adjacent to the dummy wafer 200g.

なお、本実施例では、製品ウエハ200aの上方と下方とにそれぞれ2枚ずつモニタウエハ200b〜200eを配置しているが、モニタウエハ200b〜200eの数は適宜変更可能である。   In this embodiment, two monitor wafers 200b to 200e are arranged above and below the product wafer 200a, respectively, but the number of monitor wafers 200b to 200e can be changed as appropriate.

ダミーウエハ200fは製品ウエハ200a,モニタウエハ200b,200cの上方に配置された所定枚数のウエハ200であり、製品ウエハ200aに対しダミーとなるウエハ200である。   The dummy wafer 200f is a predetermined number of wafers 200 disposed above the product wafer 200a and the monitor wafers 200b and 200c, and is a dummy wafer 200 with respect to the product wafer 200a.

ダミーウエハ200gは製品ウエハ200a,モニタウエハ200d,200eの下方に配置された所定枚数のウエハ200であり、ダミーウエハ200fと同様に、製品ウエハ200aに対しダミーとなるウエハ200である。   The dummy wafer 200g is a predetermined number of wafers 200 disposed below the product wafer 200a and the monitor wafers 200d and 200e. Like the dummy wafer 200f, the dummy wafer 200g is a dummy wafer 200 with respect to the product wafer 200a.

本実施例では、ダミーウエハ200f,200gは、これに隣り合うモニタウエハ200b,200e面内や製品ウエハ200a面内の温度の不均一性を低減したり、成膜処理しようとする製品ウエハ200aの間隔を調整したり(製品ウエハ200aのピッチをどの部位においても同一とする)する目的で使用される。   In the present embodiment, the dummy wafers 200f and 200g reduce the temperature non-uniformity in the monitor wafers 200b and 200e adjacent to the dummy wafers 200b and the product wafer 200a, and the interval between the product wafers 200a to be formed. Is used for the purpose of adjusting (the pitch of the product wafer 200a is the same in every part).

以上の処理炉202では、バッチ処理される複数枚のウエハ200がボート217に対し多段に積層された状態において、ボート217がボート支持体218で支持されながら処理室201に挿入され、ヒータ207が処理室201に挿入されたウエハ200を所定の温度に加熱するようになっている。   In the processing furnace 202 described above, in a state where a plurality of wafers 200 to be batch-processed are stacked on the boat 217 in multiple stages, the boat 217 is inserted into the processing chamber 201 while being supported by the boat support 218, and the heater 207 is The wafer 200 inserted into the processing chamber 201 is heated to a predetermined temperature.

図2及び図3に示す通り、処理室201には、原料ガスを供給するための2本の原料ガス供給管310,320と、触媒を供給するための触媒供給管330とが接続されている。   As shown in FIGS. 2 and 3, two source gas supply pipes 310 and 320 for supplying a source gas and a catalyst supply pipe 330 for supplying a catalyst are connected to the processing chamber 201. .

原料ガス供給管310にはマスフローコントローラ312及びバルブ314が設けられている。原料ガス供給管310の先端部にはノズル410が連結されている。ノズル410は、処理室201を構成している反応管203の内壁とウエハ200との間における円弧状の空間で、反応管203の内壁に沿った上下方向に延在している。ノズル410の側面には原料ガスを供給する多数のガス供給孔410aが設けられている。ガス供給孔410aは、下部から上部にわたってそれぞれ同一の開口面積を有し、更に同じ開口ピッチで設けられている。   The source gas supply pipe 310 is provided with a mass flow controller 312 and a valve 314. A nozzle 410 is connected to the tip of the source gas supply pipe 310. The nozzle 410 is an arc-shaped space between the inner wall of the reaction tube 203 constituting the processing chamber 201 and the wafer 200, and extends in the vertical direction along the inner wall of the reaction tube 203. A large number of gas supply holes 410 a for supplying a source gas are provided on the side surface of the nozzle 410. The gas supply holes 410a have the same opening area from the lower part to the upper part, and are provided at the same opening pitch.

更に原料ガス供給管310にはキャリアガスを供給するためのキャリアガス供給管510が接続されている。キャリアガス供給管510にはマスフローコントローラ512及びバルブ514が設けられている。   Further, a carrier gas supply pipe 510 for supplying a carrier gas is connected to the source gas supply pipe 310. The carrier gas supply pipe 510 is provided with a mass flow controller 512 and a valve 514.

原料ガス供給管320にはマスフローコントローラ322及びバルブ324が設けられている。原料ガス供給管320の先端部にはノズル420が連結されている。ノズル420も、ノズル410と同様に、処理室201を構成している反応管203の内壁とウエハ200との間における円弧状の空間で、反応管203の内壁に沿って上下方向に延在している。ノズル420の側面には、原料ガスを供給する多数のガス供給孔420aが設けられている。ガス供給孔420aも、ガス供給孔410aと同様に、下部から上部にわたってそれぞれ同一の開口面積を有し、更に同じ開口ピッチで設けられている。   The source gas supply pipe 320 is provided with a mass flow controller 322 and a valve 324. A nozzle 420 is connected to the tip of the source gas supply pipe 320. Similarly to the nozzle 410, the nozzle 420 is an arc-shaped space between the inner wall of the reaction tube 203 constituting the processing chamber 201 and the wafer 200, and extends in the vertical direction along the inner wall of the reaction tube 203. ing. A large number of gas supply holes 420 a for supplying a source gas are provided on the side surface of the nozzle 420. Similarly to the gas supply holes 410a, the gas supply holes 420a have the same opening area from the lower part to the upper part, and are provided at the same opening pitch.

更に原料ガス供給管320にはキャリアガスを供給するためのキャリアガス供給管520が連結されている。キャリアガス供給管520にはマスフローコントローラ522及びバルブ524が設けられている。   Further, a carrier gas supply pipe 520 for supplying a carrier gas is connected to the source gas supply pipe 320. The carrier gas supply pipe 520 is provided with a mass flow controller 522 and a valve 524.

触媒供給管330にはマスフローコントローラ332及びバルブ334が設けられている。触媒供給管330の先端部にはノズル430が連結されている。ノズル430も、ノズル410と同様に、処理室201を構成している反応管203の内壁とウエハ200との間における円弧状の空間で、反応管203の内壁に沿って上下方向に延在している。ノズル430の側面には、触媒を供給する多数の触媒供給孔430aが設けられている。触媒供給孔430aも、ガス供給孔410aと同様に、下部から上部にわたってそれぞれ同一の開口面積を有し、更に同じ開口ピッチで設けられている。   The catalyst supply pipe 330 is provided with a mass flow controller 332 and a valve 334. A nozzle 430 is connected to the tip of the catalyst supply pipe 330. Similarly to the nozzle 410, the nozzle 430 is an arc-shaped space between the inner wall of the reaction tube 203 constituting the processing chamber 201 and the wafer 200, and extends in the vertical direction along the inner wall of the reaction tube 203. ing. A large number of catalyst supply holes 430 a for supplying a catalyst are provided on the side surface of the nozzle 430. Similarly to the gas supply holes 410a, the catalyst supply holes 430a have the same opening area from the lower part to the upper part, and are provided at the same opening pitch.

更に触媒供給管330にはキャリアガスを供給するためのキャリアガス供給管530が連結されている。キャリアガス供給管530にはマスフローコントローラ532及びバルブ534が設けられている。   Further, a carrier gas supply pipe 530 for supplying a carrier gas is connected to the catalyst supply pipe 330. The carrier gas supply pipe 530 is provided with a mass flow controller 532 and a valve 534.

上記構成に係る一例として、原料ガス供給管310には原料ガスの一例としてハロゲン化物Si(ヘキサクロロジシラン(SiCl)やトリクロロシラン(SiCl)等)が導入される。原料ガス供給管320には原料ガスの一例としてHOやH等が導入される。触媒供給管330には触媒の一例としてピリジン(CN)やピリミジン、キノリン等が導入される。触媒の分解温度(触媒が原料ガスを分解する温度)は、原料ガス供給管310,320に導入される少なくとも一方の原料ガスの気化温度よりも高い。例えば、原料ガスとしてHOを使用する場合には、触媒はその分解温度がHOの気化温度(約100℃)より高い。 As an example of the above configuration, halide Si (hexachlorodisilane (Si 2 Cl 6 ), trichlorosilane (SiCl 4 ), etc.) is introduced into the source gas supply pipe 310 as an example of the source gas. As an example of the source gas, H 2 O, H 2 O 2 or the like is introduced into the source gas supply pipe 320. As an example of the catalyst, pyridine (C 5 H 5 N), pyrimidine, quinoline, or the like is introduced into the catalyst supply pipe 330. The decomposition temperature of the catalyst (the temperature at which the catalyst decomposes the source gas) is higher than the vaporization temperature of at least one of the source gases introduced into the source gas supply pipes 310 and 320. For example, when H 2 O is used as the source gas, the decomposition temperature of the catalyst is higher than the vaporization temperature of H 2 O (about 100 ° C.).

処理室201にはバルブ243eを介して処理室201内を排気するための排気管231が接続されている。排気管231には真空ポンプ246が接続されており、真空ポンプ246の作動で処理室201内を真空排気することができるようになっている。バルブ243eは開閉動作により処理室201の真空排気の起動とその停止とをすることができるのに加えて、その弁開度が調節可能であって処理室201の内部の圧力調整をも可能とする開閉弁である。   An exhaust pipe 231 for exhausting the inside of the processing chamber 201 is connected to the processing chamber 201 via a valve 243e. A vacuum pump 246 is connected to the exhaust pipe 231, and the inside of the processing chamber 201 can be evacuated by the operation of the vacuum pump 246. The valve 243e can start and stop the vacuum evacuation of the processing chamber 201 by opening and closing operations, and can also adjust the valve opening degree and adjust the pressure inside the processing chamber 201. This is an open / close valve.

反応管203内の中央部にはボート217が設けられている。ボート217は、ボートエレベータ115により反応管203に対し昇降(出入り)することができるようになっている。ボート217を支持するボート支持台218の下端部には、処理の均一性を向上するためにボート217を回転させるボート回転機構267が設けられている。ボート回転機構267を駆動させることにより、ボート支持台218に支持されたボート217を回転させることができるようになっている。   A boat 217 is provided at the center in the reaction tube 203. The boat 217 can be moved up and down (in and out) with respect to the reaction tube 203 by the boat elevator 115. A boat rotation mechanism 267 that rotates the boat 217 is provided at the lower end of the boat support 218 that supports the boat 217 in order to improve processing uniformity. By driving the boat rotation mechanism 267, the boat 217 supported by the boat support 218 can be rotated.

以上のマスフローコントローラ312,322,332,512,522,532、バルブ314,324,334,514,524,534、バルブ243e、ヒータ207、真空ポンプ246、ボート回転機構267、ボートエレベータ115等の各部材はコントローラ280に接続されている。コントローラ280は、基板処理装置101の全体の動作を制御する制御部の一例である。   Each of the mass flow controllers 312, 322, 332, 512, 522, 532, valves 314, 324, 334, 514, 524, 534, valve 243e, heater 207, vacuum pump 246, boat rotating mechanism 267, boat elevator 115, etc. The member is connected to the controller 280. The controller 280 is an example of a control unit that controls the overall operation of the substrate processing apparatus 101.

本実施例では、図5に示す通り、コントローラ280は主には成膜実行部285、ベーキング実行部290、カウンタ292、記憶部294、比較部296等で構成されており、これらが互いにバスにより接続された構成を有している。   In this embodiment, as shown in FIG. 5, the controller 280 is mainly composed of a film forming execution unit 285, a baking execution unit 290, a counter 292, a storage unit 294, a comparison unit 296, etc., which are mutually connected by a bus. It has a connected configuration.

後述の成膜処理では成膜実行部285が、ベーキング処理ではベーキング実行部290が各処理プログラムを実行し、マスフローコントローラ312,322,332,512,522,532の流量調整、バルブ314,324,334,514,524,534の開閉動作、バルブ243eの開閉及び圧力調整動作、ヒータ207の温度調整、真空ポンプ246の起動・停止、ボート回転機構267の回転速度調節、ボートエレベータ115の昇降動作等をそれぞれ制御するようになっている。   In the film forming process to be described later, the film forming execution unit 285 executes each processing program in the baking process, and the baking execution unit 290 executes the respective processing programs to adjust the flow rates of the mass flow controllers 312, 322, 332, 512, 522, and 532, and the valves 314, 324. 334, 514, 524, 534 opening / closing operation, valve 243e opening / closing operation and pressure adjustment operation, heater 207 temperature adjustment, vacuum pump 246 activation / deactivation, boat rotation mechanism 267 rotation speed adjustment, boat elevator 115 elevation operation, etc. Each is controlled.

この場合に、成膜実行部285が実行する成膜処理回数はカウンタ292によりカウントされ、そのカウントされた成膜処理回数が記憶部294により記憶される。記憶された成膜処理回数は比較部296により所定の閾回数と比較され、成膜処理回数が閾回数に達したときに、その旨が比較部296からベーキング実行部290に送信され、ベーキング実行部290がベーキング処理を実行するような構成となっている(後述参照)。   In this case, the number of film forming processes executed by the film forming execution unit 285 is counted by the counter 292, and the counted number of film forming processes is stored in the storage unit 294. The stored number of film formation processes is compared with a predetermined threshold number by the comparison unit 296, and when the number of film formation processes reaches the threshold number, that fact is transmitted from the comparison unit 296 to the baking execution unit 290, and baking execution is performed. The unit 290 is configured to execute a baking process (see later).

次に、ALD法を用いた成膜処理例であって半導体装置(半導体デバイス)の製造工程の一つであるSiO膜を形成する例と、その後に実行するベーキング処理の例とについてそれぞれ説明する。 Next, an example of a film forming process using the ALD method and an example of forming a SiO 2 film which is one of the manufacturing steps of a semiconductor device (semiconductor device) and an example of a baking process performed thereafter will be described. To do.

ALD(Atomic Layer Deposition)法とは、CVD(Chemical Vapor Deposition)法の一つであり、ある成膜条件(温度、時間等)の下で、成膜に用いる少なくとも2種類の原料となる原料ガスを1種類ずつ交互に基板上に供給し、1原子単位で基板上に吸着させ、表面反応を利用して成膜を行う手法である。このとき、膜厚の制御は、原料ガスを供給するサイクル数で行う(例えば、成膜速度が1Å/サイクルとすると、20Åの膜を形成する場合、20サイクル行う)。   The ALD (Atomic Layer Deposition) method is one of the CVD (Chemical Vapor Deposition) methods, and is a raw material gas that becomes at least two types of raw materials used for film formation under certain film formation conditions (temperature, time, etc.). Are alternately supplied onto the substrate one by one, adsorbed onto the substrate in units of one atom, and a film is formed using a surface reaction. At this time, the film thickness is controlled by the number of cycles in which the source gas is supplied (for example, if the film forming speed is 1 kg / cycle, 20 cycles are performed when a 20 mm film is formed).

本実施例では、原料ガスとしてハロゲン化物Si,HOを、触媒としてピリジンを、キャリアガスとしてNを、それぞれ用いた場合について説明する。 In this example, a case where halides Si and H 2 O are used as source gases, pyridine is used as a catalyst, and N 2 is used as a carrier gas will be described.

始めに、「成膜処理」について説明する。   First, the “film formation process” will be described.

成膜処理では、コントローラ240の成膜実行部285が処理プログラムを実行し、基板処理装置101を下記の通りに制御する。すなわち、ヒータ207を制御して処理室201内を原料ガス(主にHO)の気化温度より低い温度であって、例えば75℃に保持する。その後、複数枚のウエハ200をボート217に装填し、ボート217を処理室201に搬入する。その後、ボート217をボート駆動機構267により回転させ、ウエハ200を回転させる。その後、真空ポンプ246を作動させるとともにバルブ243eを開いて処理室201内を真空引きし、ウエハ200の温度が75℃に達して温度等が安定したら、処理室201内の温度を75℃に保持した状態で後述する4つのステップを順次実行する。 In the film forming process, the film forming execution unit 285 of the controller 240 executes a processing program and controls the substrate processing apparatus 101 as follows. That is, the heater 207 is controlled to keep the inside of the processing chamber 201 at a temperature lower than the vaporization temperature of the source gas (mainly H 2 O), for example, 75 ° C. Thereafter, a plurality of wafers 200 are loaded into the boat 217, and the boat 217 is loaded into the processing chamber 201. Thereafter, the boat 217 is rotated by the boat driving mechanism 267 to rotate the wafer 200. Thereafter, the vacuum pump 246 is operated and the valve 243e is opened to evacuate the inside of the processing chamber 201. When the temperature of the wafer 200 reaches 75 ° C. and the temperature is stabilized, the temperature in the processing chamber 201 is maintained at 75 ° C. In this state, the following four steps are sequentially executed.

(ステップ1)
原料ガス供給管310にハロゲン化物Siを、原料ガス供給管320にHOを、触媒供給管330に触媒を、キャリアガス供給管510,520,530にNを導入(流入)させた状態で、バルブ314,334,514,524,534を開く。
(Step 1)
A state in which halide Si is introduced into the source gas supply pipe 310, H 2 O is introduced into the source gas supply pipe 320, a catalyst is introduced into the catalyst supply pipe 330, and N 2 is introduced (inflowed) into the carrier gas supply pipes 510, 520 and 530. Then, the valves 314, 334, 514, 524, 534 are opened.

その結果、ハロゲン化物Siが、Nと混合されながら原料ガス供給管310を流通してノズル410に流出し、ガス供給孔410aから処理室201に供給される。同時に、触媒も、Nと混合されながら触媒供給管330を流通してノズル430に流出し、触媒供給孔430aから処理室201に供給される。さらに、Nがキャリアガス供給管520を流通してノズル420に流出し、ガス供給孔420aから処理室201に供給される。処理室201に供給されたハロゲン化物Si,触媒はウエハ200の表面上を通過して排気管231から排気される。 As a result, the halide Si flows through the source gas supply pipe 310 while being mixed with N 2 , flows out to the nozzle 410, and is supplied to the processing chamber 201 from the gas supply hole 410 a. At the same time, the catalyst also flows through the catalyst supply pipe 330 while being mixed with N 2 , flows out to the nozzle 430, and is supplied to the processing chamber 201 from the catalyst supply hole 430 a. Further, N 2 flows through the carrier gas supply pipe 520 and flows out to the nozzle 420, and is supplied to the processing chamber 201 through the gas supply hole 420a. The halide Si and catalyst supplied to the processing chamber 201 pass through the surface of the wafer 200 and are exhausted from the exhaust pipe 231.

ステップ1では、バルブ314,334を制御して、ハロゲン化物Si,触媒を供給する時間を最適な時間(例えば10秒)とする。同時に、バルブ243eを適正に調整して処理室201内の圧力を一定範囲内の最適な値(例えば3Torr)とする。以上のステップ1では、図6中1段目に示す通り、ハロゲン化物Si,触媒を処理室201内に供給することで、Siがウエハ200上に吸着する。   In step 1, the valves 314 and 334 are controlled to set the time for supplying the halide Si and the catalyst to an optimum time (for example, 10 seconds). At the same time, the valve 243e is appropriately adjusted to set the pressure in the processing chamber 201 to an optimum value within a certain range (for example, 3 Torr). In step 1 described above, Si is adsorbed onto the wafer 200 by supplying halide Si and a catalyst into the processing chamber 201 as shown in the first row in FIG.

(ステップ2)
バルブ314,334を閉じてハロゲン化物Si,触媒の供給を停止させるとともに、Nをキャリアガス供給管510,520,530から処理室201に供給し続け、処理室201内をNでパージする。パージ時間は例えば15秒とする。その結果、図6中2段目に示す通り、処理室201内に残留したハロゲン化物Si,触媒が処理室201内から排除される。
(Step 2)
The valves 314 and 334 are closed to stop the supply of halide Si and catalyst, and N 2 is continuously supplied from the carrier gas supply pipes 510, 520, and 530 to the processing chamber 201, and the inside of the processing chamber 201 is purged with N 2 . . The purge time is 15 seconds, for example. As a result, as shown in the second stage in FIG. 6, the halide Si and catalyst remaining in the processing chamber 201 are removed from the processing chamber 201.

(ステップ3)
バルブ514,524,534を開いたままで、バルブ324,334を開く。その結果、HOが、Nと混合されながら原料ガス供給管320を流通してノズル420に流出し、ガス供給孔420aから処理室201に供給される。同時に、触媒も、Nと混合されながら触媒供給管330を流通してノズル430に流出し、触媒供給孔430aから処理室201に供給される。さらに、Nがキャリアガス供給管510を流通してノズル410に流出し、ガス供給孔410aから処理室201に供給される。処理室201に供給されたHO,触媒はウエハ200の表面上を通過して排気管231から排気される。
(Step 3)
The valves 324, 334 are opened while the valves 514, 524, 534 are open. As a result, H 2 O flows through the source gas supply pipe 320 while being mixed with N 2 , flows out to the nozzle 420, and is supplied to the processing chamber 201 from the gas supply hole 420 a. At the same time, the catalyst also flows through the catalyst supply pipe 330 while being mixed with N 2 , flows out to the nozzle 430, and is supplied to the processing chamber 201 from the catalyst supply hole 430 a. Further, N 2 flows through the carrier gas supply pipe 510 and flows out to the nozzle 410, and is supplied to the processing chamber 201 from the gas supply hole 410a. The H 2 O and catalyst supplied to the processing chamber 201 pass through the surface of the wafer 200 and are exhausted from the exhaust pipe 231.

ステップ3では、バルブ324,334を制御して、HO,触媒を供給する時間を最適な時間(例えば20秒)とする。同時に、バルブ243eを適正に調整して処理室201内の圧力を一定範囲内の最適な値(例えば7Torr)とする。以上のステップ3では、図6中3段目に示す通り、HO,触媒を処理室201内に供給することで、SiO膜がウエハ200上に形成される。 In Step 3, the valves 324 and 334 are controlled to set the time for supplying H 2 O and the catalyst to an optimum time (for example, 20 seconds). At the same time, the valve 243e is appropriately adjusted so that the pressure in the processing chamber 201 becomes an optimum value within a certain range (for example, 7 Torr). In Step 3 described above, as shown in the third row in FIG. 6, the SiO 2 film is formed on the wafer 200 by supplying H 2 O and a catalyst into the processing chamber 201.

なお、ステップ3で供給する原料ガス(HOに相当する原料)として必要とされる特性は、その分子中に電気陰性度の高い原子を含んでおり、電気的に偏りを持つことである。その理由は、触媒の電気陰性度が高いため、原料ガスの活性化エネルギーを下げ反応を促進するからである。したがって、ステップ3で供給する原料ガスとしては、OH結合を有するHOやH等が適切であり、OやOのような無極性分子は不適切である。 In addition, the characteristic required as the source gas supplied in Step 3 (a source corresponding to H 2 O) is that the molecule contains atoms with high electronegativity and is electrically biased. . The reason is that since the catalyst has a high electronegativity, the activation energy of the raw material gas is lowered to promote the reaction. Therefore, as the source gas supplied in Step 3, H 2 O, H 2 O 2 or the like having an OH bond is appropriate, and nonpolar molecules such as O 2 or O 3 are inappropriate.

(ステップ4)
バルブ324,334を閉じてHO,触媒の供給を停止させるとともに、Nをキャリアガス供給管510,520,530から処理室201に供給し続け、処理室201内をNでパージする。パージ時間は例えば15秒とする。その結果、図6中4段目に示す通り、処理室201内に残留したHO,触媒が処理室201内から排除される。
(Step 4)
The valves 324 and 334 are closed to stop the supply of H 2 O and the catalyst, and N 2 is continuously supplied from the carrier gas supply pipes 510, 520 and 530 to the processing chamber 201, and the inside of the processing chamber 201 is purged with N 2 . . The purge time is 15 seconds, for example. As a result, as shown in the fourth row in FIG. 6, H 2 O and catalyst remaining in the processing chamber 201 are removed from the processing chamber 201.

以降、ステップ1〜4を1サイクルとしてこのサイクルを複数回繰り返し、ウエハ200上に所定膜厚のSiO膜を形成する。この場合、各サイクル中で、上記の通りに、ハロゲン化物Si,触媒とHO,触媒とがそれぞれ処理室201内で混合しないように成膜することに留意する。 Thereafter, steps 1 to 4 are set as one cycle, and this cycle is repeated a plurality of times to form a SiO 2 film having a predetermined thickness on the wafer 200. In this case, it should be noted that in each cycle, as described above, the film formation is performed so that the halide Si, the catalyst, H 2 O, and the catalyst are not mixed in the processing chamber 201.

その後、処理室201内を真空引きして処理室201内に残留するハロゲン化物Si,HO,触媒を排気し、バルブ243eを制御して処理室201内を大気圧とし、ボート217を処理室201から搬出する。これにより1回の成膜処理(バッチ処理)が終了する。そして、処理済の製品ウエハ200aとモニタウエハ200b〜200eとを、新規の製品ウエハ200aとモニタウエハ200b〜200eとに取り替えて、2回目の上記成膜処理に移行する。 Thereafter, the inside of the processing chamber 201 is evacuated to exhaust the halide Si, H 2 O, and the catalyst remaining in the processing chamber 201, and the valve 243e is controlled to set the processing chamber 201 to the atmospheric pressure to process the boat 217. Unload from chamber 201. This completes one film formation process (batch process). Then, the processed product wafer 200a and the monitor wafers 200b to 200e are replaced with a new product wafer 200a and the monitor wafers 200b to 200e, and the process proceeds to the second film formation process.

ここで、例えば製品ウエハ200aに形成するSiO膜の膜厚を500Åとすれば、モニタウエハ200b〜200eやダミーウエハ200f,200gにも500ÅのSiO膜が堆積する。製品ウエハ200aやモニタウエハ200b〜200eは1回の成膜処理で1回のみ使用される。 Here, for example, if the thickness of the SiO 2 film formed on the product wafer 200a is 500 mm, a 500 nm SiO 2 film is deposited on the monitor wafers 200b to 200e and the dummy wafers 200f and 200g. The product wafer 200a and the monitor wafers 200b to 200e are used only once in one film forming process.

しかし、ダミーウエハ200f,200gは複数回の成膜処理を通じて繰り返し使用されるので、成膜処理を重ねるごとに堆積膜厚が厚くなっていく。繰り返し成膜処理を続けると、モニタウエハ200b〜200eのなかでも特に、ダミーウエハ200f,200gに隣り合うモニタウエハ200b,200eにおいて、同一表面上で膜厚が不均一となり、面内均一性が低減し始める。   However, since the dummy wafers 200f and 200g are repeatedly used through a plurality of film forming processes, the deposited film thickness increases as the film forming processes are repeated. When the film formation process is repeated, the monitor wafers 200b and 200e adjacent to the dummy wafers 200f and 200g, in particular, among the monitor wafers 200b to 200e, have non-uniform film thickness on the same surface and reduced in-plane uniformity. start.

注目すべきは、モニタウエハ200b〜200eのなかでもHOの影響を受けて膜厚の面内均一性が低減するのは、ダミーウエハ200f,200gに隣り合うモニタウエハ200b,200eであるということである。
これを検証するため、次の実験を行ってデータを取得した。
It should be noted that among the monitor wafers 200b to 200e, it is the monitor wafers 200b and 200e adjacent to the dummy wafers 200f and 200g that reduce the in-plane uniformity of the film thickness due to the influence of H 2 O. It is.
In order to verify this, the following experiment was performed to acquire data.

実験ではまず、図7に示す通り、6枚のモニタウエハをボートの上部,中央部,下部にそれぞれ2枚ずつ配置し(実線部参照)、その間にダミーウエハを所定枚数ずつ配置した(点線部参照)。   In the experiment, first, as shown in FIG. 7, six monitor wafers are arranged at the top, center and bottom of the boat, respectively (see the solid line part), and a predetermined number of dummy wafers are arranged between them (see the dotted line part). ).

上部の2枚のモニタウエハを「Top(6),Top(5)」と、中央部の2枚のモニタウエハを「Cnt(4),Cnt(3)」と、下部の2枚のモニタウエハを「Bot(2),Bot(1)」とした。そして、Top(5),Cnt(3),Bot(1)の各モニタウエハに隣り合うダミーウエハを、1枚ずつ清浄なウエハ(膜が形成されていないウエハ)に入れ替えた。これにより、Top(6),Cnt(4),Bot(2)の各モニタウエハをそれぞれダミーウエハに隣り合うウエハとし、Top(5),Cnt(3),Bot(1)の各モニタウエハをそれぞれ、清浄なウエハに隣り合うウエハとした(表1参照)。   The upper two monitor wafers are “Top (6), Top (5)”, the central two monitor wafers are “Cnt (4), Cnt (3)”, and the lower two monitor wafers. Was designated as “Bot (2), Bot (1)”. Then, the dummy wafers adjacent to the monitor wafers of Top (5), Cnt (3), and Bot (1) were replaced one by one with a clean wafer (a wafer on which no film was formed). As a result, the monitor wafers of Top (6), Cnt (4), and Bot (2) are each adjacent to the dummy wafer, and the monitor wafers of Top (5), Cnt (3), and Bot (1) are respectively used. The wafer was adjacent to a clean wafer (see Table 1).

この状態において成膜処理を行い、各モニタウエハの膜厚の面内均一性(膜厚分布)を調べた。その結果を図8に示す。図8の各区画中、グレースケールの右側において膜厚が厚いことを示し、左側において膜厚が薄いことを示す。また図8の各区画中、約1Å単位で黒線を記載しており、当該黒線が少ないほど面内均一性に優れ、当該黒線が多いほど面内均一性に劣っていることを示す。   In this state, a film formation process was performed, and the in-plane uniformity (film thickness distribution) of the film thickness of each monitor wafer was examined. The result is shown in FIG. In each section of FIG. 8, the right side of the gray scale indicates that the film thickness is thick, and the left side indicates that the film thickness is thin. Further, in each section of FIG. 8, black lines are described in units of about 1 mm, and the smaller the black lines are, the better the in-plane uniformity is, and the more black lines are, the poorer the in-plane uniformity is. .

図8に示す通り、どのモニタウエハにおいても、中心部に向かうほど膜厚が薄く、外縁部に向かうほど膜厚が厚くなることがわかる。特に、ダミーウエハに隣り合うTop(6),Cnt(4),Bot(2)の各モニタウエハにおいて、その傾向が顕著であることがわかる。   As shown in FIG. 8, it can be seen that in any monitor wafer, the film thickness decreases toward the center and increases toward the outer edge. In particular, it can be seen that the tendency is remarkable in the monitor wafers of Top (6), Cnt (4), and Bot (2) adjacent to the dummy wafer.

また各モニタウエハの面内で、最も膜厚の厚い箇所の値をmax(Å)と、薄い箇所の値をmin(Å)と、各モニタウエハの平均膜厚をMean(Å)とすると、面内均一性Unif(%)は式(1)で得られる。
Unif=(max−min)/Mean×100 … (1)
式(1)を用いて各モニタウエハの面内均一性を計算した結果を表1に示す。
Further, in the plane of each monitor wafer, the value of the thickest part is max (Å), the value of the thin part is min (Å), and the average film thickness of each monitor wafer is Mean (Å). The in-plane uniformity Unif (%) is obtained by equation (1).
Unif = (max−min) / Mean × 100 (1)
Table 1 shows the results of calculating the in-plane uniformity of each monitor wafer using equation (1).

表1から、ダミーウエハに隣り合うTop(6),Cnt(4),Bot(2)の面内均一性Unifは7.32〜7.93%であるのに対して、清浄なウエハに隣り合うTop(5),Cnt(3),Bot(1)の各モニタウエハの面内均一性Unifは上部,中央部,下部のどの位置においても3%以下(±1.5%以内)であることがわかる。   From Table 1, the in-plane uniformity Unif of Top (6), Cnt (4), and Bot (2) adjacent to the dummy wafer is 7.32 to 7.93%, while adjacent to the clean wafer. The in-plane uniformity Unif of each monitor wafer of Top (5), Cnt (3), and Bot (1) should be 3% or less (within ± 1.5%) at any of the upper, middle and lower positions. I understand.

これらの結果より、ダミーウエハの累積膜中から出ガスするHOの影響を受けるのは、ダミーウエハと隣り合うモニタウエハのみであって、本実施例ではモニタウエハ200b,200eに相当することがわかる。 From these results, it can be seen that only the monitor wafer adjacent to the dummy wafer is affected by the H 2 O gas out of the accumulated film of the dummy wafer, which corresponds to the monitor wafers 200b and 200e in this embodiment. .

次に、ダミーウエハ200f,200gとこれに隣り合うモニタウエハ200b,200eとの関係について検討する。   Next, the relationship between the dummy wafers 200f and 200g and the adjacent monitor wafers 200b and 200e will be examined.

図9は、ダミーウエハ200f,200gの累積膜厚とモニタウエハ200b,200eの面内均一性との関係を概略的に示す図面である。図7中、横軸がダミーウエハ200f,200gの累積膜厚を表し、縦軸がモニタウエハ200b,200eの面内均一性を表している。   FIG. 9 is a drawing schematically showing the relationship between the accumulated film thickness of the dummy wafers 200f and 200g and the in-plane uniformity of the monitor wafers 200b and 200e. In FIG. 7, the horizontal axis represents the accumulated film thickness of the dummy wafers 200f and 200g, and the vertical axis represents the in-plane uniformity of the monitor wafers 200b and 200e.

図9に示す通り、ダミーウエハ200f,200gの累積膜厚が2000Åに達したあたりから、モニタウエハ200b,200eの膜厚の面内均一性が低下していくことがわかる。モニタウエハ200b,200cの膜厚の面内均一性が低下していくのは、モニタウエハ200b,200cの周辺部(側縁部)で膜厚が厚くなり、断面視した場合に全体としてすり鉢状を呈する傾向を有するからである(後述,図11参照)。   As shown in FIG. 9, it can be seen that the in-plane uniformity of the film thickness of the monitor wafers 200b and 200e decreases from the time when the accumulated film thickness of the dummy wafers 200f and 200g reaches 2000 mm. The in-plane uniformity of the film thickness of the monitor wafers 200b and 200c decreases because the film thickness increases in the peripheral portions (side edge portions) of the monitor wafers 200b and 200c, and when viewed in cross-section, the overall shape is a mortar. This is because of the tendency to exhibit (see FIG. 11 described later).

ダミーウエハ200f,200gの累積膜厚が厚くなることで、その膜からの放出物質が成膜に影響を与えると考えられ、この考えには2通りの考え方がある。本実施例では、原料ガスとしてハロゲン化物SiとHOとを用いているため、放出物質としてはハロゲン物質(Cl),HOが想定される。 As the accumulated film thickness of the dummy wafers 200f and 200g is increased, it is considered that the substance released from the film affects the film formation, and there are two ways of thinking. In this embodiment, since halides Si and H 2 O are used as source gases, halogen substances (Cl) and H 2 O are assumed as emission materials.

放出物質が例えばハロゲン物質であれば、ステップ3のHO,触媒の供給時においてCVD反応が起こり、モニタウエハ200b,200eの膜厚の面内均一性が低下する。逆に、放出物質がHOであれば、ステップ1のハロゲン化物Si,触媒の供給時においてCVD反応が起こり、モニタウエハ200b,200eの膜厚の面内均一性が低下する。 If the released substance is, for example, a halogen substance, a CVD reaction occurs when H 2 O and the catalyst are supplied in Step 3, and the in-plane uniformity of the film thickness of the monitor wafers 200b and 200e is lowered. On the other hand, if the released substance is H 2 O, a CVD reaction occurs when supplying the halide Si and the catalyst in Step 1, and the in-plane uniformity of the film thickness of the monitor wafers 200b and 200e is lowered.

この放出物質を特定するために、累積膜厚が2000Åのダミーウエハ200f,200gに対し、TDS(昇温脱波離法)分析を行った。その結果を図10に示す。   In order to specify the emitted substance, TDS (temperature-programmed desorption separation method) analysis was performed on the dummy wafers 200f and 200g having a cumulative film thickness of 2000 mm. The result is shown in FIG.

TDS分析結果から、ダミーウエハ200f,200gの膜から多く放出される物質として、質量(分子量)18のHO、質量17のOH、質量16のOが検出され、これらは水の放出に起因していると考えられる。また。質量35のClはほとんど検出されず、ハロゲン物質はほとんど放出されていないと考えられる。 From the TDS analysis results, mass (molecular weight) 18 H 2 O, mass 17 OH, mass 16 O are detected as substances released from the films of the dummy wafers 200f and 200g. It is thought that. Also. It is considered that almost no Cl having a mass of 35 is detected, and almost no halogen substance is released.

ダミーウエハ200f,200gから水(主にはHO)が放出されることで、モニタウエハ200b,200eの膜厚の面内均一性が低下していくイメージモデルを図11に示し、図11を参照しながらこのモデルについて順を追って説明する(図11では、代表的に、ダミーウエハ200fのうち最も下に配置されたダミーウエハ200fと、これに隣り合うモニタウエハ200bとをモデル対象としている。)。 FIG. 11 shows an image model in which the in-plane uniformity of the film thickness of the monitor wafers 200b and 200e decreases due to the release of water (mainly H 2 O) from the dummy wafers 200f and 200g. The model will be described in order with reference (in FIG. 11, the dummy wafer 200f disposed at the bottom of the dummy wafer 200f and the monitor wafer 200b adjacent thereto are typically modeled).

まず、HO,触媒の供給後のステップ4のNパージにおいて、HO,触媒が排気されるが、このとき、同時にダミーウエハ200fの累積膜からもHOが脱ガスする。正確には、ダミーウエハ200f及び反応管203内壁の両方に堆積した累積膜中からHOが脱ガスするが、累積膜の面積は圧倒的にダミーウエハ200fのほうが大きいため、ダミーウエハ200fの累積膜による影響のほうがより寄与すると考えられる。 First, H 2 O and the catalyst are exhausted in the N 2 purge in Step 4 after the supply of H 2 O and the catalyst. At this time, H 2 O is also degassed from the accumulated film of the dummy wafer 200f. Precisely, H 2 O is degassed from the accumulated film deposited on both the dummy wafer 200f and the inner wall of the reaction tube 203, but the area of the accumulated film is overwhelmingly larger in the dummy wafer 200f, and therefore depends on the accumulated film of the dummy wafer 200f. The impact is considered to contribute more.

そしてその脱ガスはダミーウエハ200fとモニタウエハ200bとの間に存在するよりも、多くはウエハ200と反応管203内壁との隙間に存在する。その理由は、装置の設計上、ウエハ200間の隙間(例えば6.3mm程度)に対し、ウエハ200と反応管203との隙間(例えば30mm程度)が圧倒的に広いからである(図11中1段目参照)。   The degassing is present more in the gap between the wafer 200 and the inner wall of the reaction tube 203 than is present between the dummy wafer 200f and the monitor wafer 200b. This is because the gap between the wafer 200 and the reaction tube 203 (for example, about 30 mm) is overwhelmingly wider than the gap (for example, about 6.3 mm) between the wafers 200 in the design of the apparatus (in FIG. 11). (See the first row).

次に、ステップ1においてハロゲン化物Si,触媒を供給するわけであるが、このとき、ダミーウエハ200fの累積膜から放出されたHOも存在するため、ハロゲン物質,HO,触媒が互いに混合した状態となる(図11中2段目参照)。そしてこの混合状態は、モニタウエハ200bの周辺部(側縁部)で発生する。当該混合状態は成膜レートが早く、モニタウエハ200bの側縁部で急速に膜が堆積し、モニタウエハ200bを側面から断面視すると、側縁部で膜厚が厚いすり鉢状を呈する(図11中3段目参照)。 Next, in step 1, the halide Si and the catalyst are supplied. At this time, since H 2 O released from the accumulated film of the dummy wafer 200f is also present, the halogen substance, H 2 O, and the catalyst are mixed with each other. (See the second row in FIG. 11). This mixed state occurs in the peripheral portion (side edge portion) of the monitor wafer 200b. In this mixed state, the film formation rate is fast, and a film is rapidly deposited on the side edge of the monitor wafer 200b. When the monitor wafer 200b is viewed from the side, a thick bowl shape is formed on the side edge (FIG. 11). (Refer to the middle third row).

以上から、例えば、ダミーウエハ200f,200gの累積膜厚を管理し、その膜厚が2000Åを超える前に、ダミーウエハ200f,200gの交換を実施することが考えられる。この場合、ダミーウエハ200f,200gは最大で125枚程度必要であり、かつ、累積膜厚が2000Åに達するごとにダミーウエハ200f,200gを交換することとすると、頻繁に交換する必要がある(交換頻度が高い)。標準成膜(1回の成膜処理における膜厚)を400Åとすれば、ダミーウエハ200f,200gの交換は5Runごと(5回の成膜処理を行うごと)に必要であり、その頻度はおよそ2日ごとである。   From the above, for example, it is conceivable to manage the accumulated film thickness of the dummy wafers 200f and 200g and to replace the dummy wafers 200f and 200g before the film thickness exceeds 2000 mm. In this case, about 125 dummy wafers 200f and 200g are required at the maximum, and if the dummy wafers 200f and 200g are replaced every time the accumulated film thickness reaches 2000 mm, it is necessary to replace the dummy wafers 200f and 200g frequently. high). If the standard film formation (film thickness in one film formation process) is 400 mm, the dummy wafers 200f and 200g must be replaced every 5 Runs (every 5 film formation processes are performed), and the frequency is about 2 Every day.

そこで、本実施例では、ダミーウエハ200f,200gの交換頻度を抑えつつ、これに隣り合うモニタウエハ200b,200eの膜厚の面内均一性を向上させるため、次のような動作が行われる。   Therefore, in this embodiment, the following operation is performed in order to improve the in-plane uniformity of the film thicknesses of the monitor wafers 200b and 200e adjacent to the dummy wafers 200f and 200g while suppressing the replacement frequency of the dummy wafers 200f and 200g.

すなわち、成膜処理を繰り返すたびに、カウンタ292によりその成膜処理回数(成膜実行部285が実行する成膜処理の実行回数)がカウントされ、そのカウントされた成膜処理回数が記憶部294により記憶される。記憶された成膜処理回数は比較部296により所定の閾回数と比較される。   That is, each time the film formation process is repeated, the counter 292 counts the number of film formation processes (the number of film formation processes executed by the film formation execution unit 285), and the counted number of film formation processes is stored in the storage unit 294. Is stored. The stored number of film forming processes is compared with a predetermined threshold number by the comparison unit 296.

「閾回数」は比較部296において予め設定されており、本実施例ではダミーウエハ200f,200gの累積膜厚のうち未ベーキングの膜厚(ベーキングされていない累積膜厚)が2000Åに達する回数と設定されている。例えば、1回の成膜処理で400Åの膜厚の累積膜が形成されるとしたら、成膜処理回数が5回に達したら閾回数に達したものとされる。   The “threshold number” is set in advance in the comparison unit 296. In this embodiment, the number of times the unbaked film thickness (accumulated film thickness that has not been baked) of the dummy wafers 200f and 200g reaches 2000 mm. Has been. For example, if an accumulated film having a thickness of 400 mm is formed in one film forming process, the threshold number is reached when the number of film forming processes reaches five.

そして成膜処理回数が閾回数に達した場合であって、ダミーウエハ200上に2000Å程度のSiO膜が形成されたと推定されたときに、比較部296からその旨がベーキング実行部290に送信され、ベーキング実行部290がベーキング処理を実行する。 Then, when the number of film forming processes reaches the threshold number, and when it is estimated that about 2000 mm of SiO 2 film is formed on the dummy wafer 200, the comparison unit 296 transmits the fact to the baking execution unit 290. The baking execution unit 290 executes a baking process.

ベーキング処理では、コントローラ240のベーキング実行部290が処理プログラムを実行し、基板処理装置101を下記の通りに制御する。すなわち、バルブ243eを制御して処理室201内を大気圧とした状態で、ダミーウエハ200f,200gを装填したままボート217を処理室201内に搬入し、その後ダミーウエハ200f,200gをベーキング(加熱)する。ベーキングするのは、ダミーウエハ200f,200g上の累積膜から出ガスするHOを低減するためである。 In the baking process, the baking execution unit 290 of the controller 240 executes a processing program and controls the substrate processing apparatus 101 as follows. That is, the boat 217 is loaded into the processing chamber 201 while the dummy wafers 200f and 200g are loaded in a state where the valve 243e is controlled to set the inside of the processing chamber 201 to atmospheric pressure, and then the dummy wafers 200f and 200g are baked (heated). . The reason for baking is to reduce H 2 O emitted from the accumulated film on the dummy wafers 200f and 200g.

ベーキング処理では、少なくとも加熱条件(加熱温度等)を成膜処理時とは異なる条件とする。具体的には、ヒータ207を制御してベーキング温度を成膜処理時とは異なる温度であってHOの気化温度より高い温度(100〜800℃)とし、好ましくは200℃とする。 In the baking process, at least the heating conditions (heating temperature and the like) are set to conditions different from those during the film forming process. Specifically, the baking temperature is set to a temperature (100 to 800 ° C.) higher than the vaporization temperature of H 2 O, preferably 200 ° C., by controlling the heater 207.

また加熱条件に加えて、ベーキング圧力も成膜処理時とは異なる条件としてもよく、具体的には、バルブ243eを制御してベーキング圧力を0.5〜760Torrとし、好ましくは0.5Torrとする。更に好ましくは、ベーキング圧力は成膜処理時の圧力との関係において表2のような関係とする。
ただし、HOを蒸発させ易いという理由から、ベーキング圧力はより低いほうがよい。
In addition to the heating conditions, the baking pressure may be different from that during the film forming process. Specifically, the valve 243e is controlled to set the baking pressure to 0.5 to 760 Torr, preferably 0.5 Torr. . More preferably, the baking pressure is set as shown in Table 2 in relation to the pressure during the film forming process.
However, the baking pressure should be lower because it is easy to evaporate H 2 O.

ベーキング時間は30分〜12時間とする。実際にはベーキング処理を2時間実行すれば十分な成果が得られるため、ベーキング時間は2時間が好適である。   Baking time is 30 minutes to 12 hours. In practice, if the baking process is performed for 2 hours, sufficient results can be obtained, and therefore the baking time is preferably 2 hours.

ベーキング処理後は、ベーキング処理済のダミーウエハ200f,200gをそのまま用いて、新規の製品ウエハ200a,モニタウエハ200b〜200eとともに上記成膜処理に供することができる。   After the baking process, the dummy wafers 200f and 200g that have been subjected to the baking process can be used as they are together with the new product wafer 200a and the monitor wafers 200b to 200e.

なお、ベーキング処理を実行すると、ダミーウエハ200f,200gの累積膜中に含まれるHOが蒸発するため、次に累積膜中にHOが蓄積されるまで(ダミーウエハ200f,200gの累積膜厚が〜2000Åに達するまで)は、ベーキング処理は不要である。2000Å以下の膜厚においてもHOは放出されていると想定されるが、累積膜(堆積膜)の体積増加によりHOの放出量が2000Å以上で増大するため、2000Å以上の累積膜厚になると、モニタウエハ200b,200eの膜厚の面内均一性に影響してくるものと考えられる(図9参照)。 When the baking process is executed, H 2 O contained in the accumulated films of the dummy wafers 200f and 200g evaporates, so that H 2 O is accumulated in the accumulated films (accumulated film thickness of the dummy wafers 200f and 200g). Until ˜2000 cm), baking is not necessary. Although it is assumed that H 2 O is released even at a film thickness of 2000 mm or less, the amount of H 2 O released increases by 2000 mm or more due to an increase in the volume of the accumulated film (deposition film). When the thickness is increased, it is considered that the in-plane uniformity of the film thickness of the monitor wafers 200b and 200e is affected (see FIG. 9).

また、本実施例では、ベーキング処理したダミーウエハ200f,200gは累積膜厚(ベーキング処理後の膜厚を含む総膜厚)が40,000Å程度に到達するまで使用し続けることができる。更にベーキング処理を実行した後のダミーウエハ200f,200gは、クリーニングを行わずに再度成膜処理に使用することができる。   In the present embodiment, the dummy wafers 200f and 200g subjected to the baking process can continue to be used until the accumulated film thickness (total film thickness including the film thickness after the baking process) reaches about 40,000 mm. Further, the dummy wafers 200f and 200g after the baking process can be used again for the film forming process without cleaning.

以上を踏まえて、参考のために、一定条件下(ベーキング温度:200℃,ベーキング時間:2時間)で(真空)ベーキング処理を実行した後のダミーウエハ200f,200gに対して実施したTDS分析結果を図12に示す(図12では、比較のため、ベーキング処理不実施のデータも併せて記載している。)。   Based on the above, for reference, the results of TDS analysis performed on the dummy wafers 200f and 200g after performing the (vacuum) baking process under certain conditions (baking temperature: 200 ° C., baking time: 2 hours). It is shown in FIG. 12 (in FIG. 12, data for non-performing baking is also shown for comparison).

図12に示す通り、ダミーウエハ200f,200gを200℃でベーキングすることで、累積膜から放出されるHOを低減できることが判明した。 As shown in FIG. 12, it was found that H 2 O released from the accumulated film can be reduced by baking the dummy wafers 200f and 200g at 200 ° C.

続いて、ダミーウエハ200f,200gの累積膜厚が2000Åに達したところで、ダミーウエハ200f,200gに対しベーキング処理を施し、その後同じダミーウエハ200f,200gを用いて成膜を行った結果を図13に示す。   Subsequently, when the accumulated film thickness of the dummy wafers 200f and 200g reaches 2000 mm, the result of performing the baking process on the dummy wafers 200f and 200g and then performing the film formation using the same dummy wafers 200f and 200g is shown in FIG.

図13の結果から、ダミーウエハ200f,200gに対しベーキング処理を実施することにより、ダミーウエハ200f,200gを交換することなく、モニタウエハ200b,200eの膜厚の面内均一性を±1.5%程度に維持できた。なお、図13の結果を得るにあたっては、成膜処理中の温度が75℃であるため、成膜処理からベーキング処理までの昇温工程と、ベーキング処理から成膜処理までの降温工程とにおいてそれほど時間がかからない温度として、ベーキング温度は200℃とした。もちろん、200℃より高温でも同じ効果を得られるが、昇温工程,降温工程に時間を要する。   From the result of FIG. 13, by performing the baking process on the dummy wafers 200f and 200g, the in-plane uniformity of the film thickness of the monitor wafers 200b and 200e is about ± 1.5% without replacing the dummy wafers 200f and 200g. I was able to maintain it. In obtaining the result of FIG. 13, since the temperature during the film formation process is 75 ° C., the temperature increase process from the film formation process to the baking process and the temperature decrease process from the baking process to the film formation process are not so much. The baking temperature was 200 ° C. as a time-consuming temperature. Of course, the same effect can be obtained even at a temperature higher than 200 ° C., but time is required for the temperature raising step and the temperature lowering step.

以上、本発明の好ましい実施例によれば、所定回数のバッチ処理による成膜処理を施すごとに(すなわち、ダミーウエハ200f,200gに2000Å程度の累積膜が形成されるごとに)、ダミーウエハ200f,200gをベーキングするから、ダミーウエハ200f,200gに累積的に形成された膜中からHOを蒸発させることができ、成膜処理の際にダミーウエハ200f,200gから脱ガスするHOの量を低減することができる。 As described above, according to a preferred embodiment of the present invention, every time a film forming process is performed by a predetermined number of batch processes (that is, every time a cumulative film of about 2000 mm is formed on the dummy wafers 200f and 200g), the dummy wafers 200f and 200g are used. since baking, dummy wafers 200f, 200 g cumulatively from the formed film can be evaporated of H 2 O, the reduced amount of the dummy wafer 200f, degassing from 200 g H 2 O during the film forming process can do.

そのため、これに隣り合うモニタウエハ200b,200eで膜厚の面内均一性が低下するのが抑制され、製品ウエハ200aの処理状況を正確に監視することができ、併せてダミーウエハ200f,200gの交換頻度も抑えることができる。また、本実施例に係るダミーウエハ200f,200gのベーキング処理は、成膜処理と同じ処理炉202を用いて実施することが可能であり、ベーキング専用の炉を準備する必要もない。   For this reason, the in-plane uniformity of the film thickness is suppressed from decreasing between the monitor wafers 200b and 200e adjacent thereto, the processing state of the product wafer 200a can be accurately monitored, and the dummy wafers 200f and 200g can be replaced. The frequency can be reduced. Further, the baking process of the dummy wafers 200f and 200g according to the present embodiment can be performed using the same processing furnace 202 as the film forming process, and it is not necessary to prepare a baking-dedicated furnace.

以上、本発明の好ましい実施例を説明したが、本発明の好ましい実施の形態によれば、
製品基板、モニタ基板及びダミー基板を処理室内に収容し、少なくとも1枚の前記モニタ基板を前記ダミー基板に隣り合わせた状態で、前記各基板を加熱しつつ前記各基板の表面に所望の膜を形成する基板処理装置であって、
前記所望の膜を所定回数形成するごとに、前記ダミー基板を前記処理室内に収容した状態で、少なくとも加熱条件を前記所望の膜を形成する時とは異なる条件として、前記ダミー基板をベーキングする第1の基板処理装置が提供される。
As mentioned above, although the preferable Example of this invention was described, according to the preferable embodiment of this invention,
A product substrate, a monitor substrate, and a dummy substrate are accommodated in a processing chamber, and a desired film is formed on the surface of each substrate while heating each substrate with at least one monitor substrate adjacent to the dummy substrate. A substrate processing apparatus,
Each time the desired film is formed a predetermined number of times, the dummy substrate is baked in a state where the dummy substrate is accommodated in the processing chamber and at least a heating condition is different from that when the desired film is formed. 1 substrate processing apparatus is provided.

好ましくは、第1の基板処理装置において、
前記各基板を加熱する加熱ユニットと、
前記各基板の表面に所望の膜を形成するための少なくとも1つの原料ガスを前記処理室内に供給する原料供給系と、
少なくとも前記加熱ユニット、前記原料供給系を制御する制御部と、
を有し、
前記制御部は、
前記所望の膜を形成する時は、前記原料ガスの気化温度より低い温度で前記各基板を加熱するように前記加熱ユニットを制御し、前記ダミー基板をベーキングする時は、前記原料ガスの気化温度より高い温度で前記ダミー基板を加熱するように前記加熱ユニットを制御する第2の基板処理装置が提供される。
Preferably, in the first substrate processing apparatus,
A heating unit for heating each of the substrates;
A raw material supply system for supplying at least one raw material gas for forming a desired film on the surface of each substrate into the processing chamber;
A control unit that controls at least the heating unit and the raw material supply system;
Have
The controller is
When the desired film is formed, the heating unit is controlled to heat each substrate at a temperature lower than the vaporization temperature of the source gas, and when the dummy substrate is baked, the vaporization temperature of the source gas. A second substrate processing apparatus is provided that controls the heating unit to heat the dummy substrate at a higher temperature.

前記「少なくとも1つの原料ガス」には、ダミー基板に所望の膜が形成され続けたときに、そのダミー基板から放出される反応性ガスであって、当該ダミー基板に隣り合うモニタ基板の特性(膜厚等)に影響を及ぼすような反応性ガスが含まれる。この場合、前記制御部は、特に、所望の膜を形成する時は、その反応性ガスの気化温度より低い温度で前記各基板を加熱するように前記加熱ユニットを制御し、前記ダミー基板をベーキングする時は、その反応性ガスの気化温度より高い温度で前記ダミー基板を加熱するように前記加熱ユニットを制御する。   The “at least one source gas” is a reactive gas released from a dummy substrate when a desired film is continuously formed on the dummy substrate, and the characteristics of the monitor substrate adjacent to the dummy substrate ( Reactive gases that affect the film thickness etc. are included. In this case, particularly when the desired film is formed, the control unit controls the heating unit to heat the substrates at a temperature lower than the vaporization temperature of the reactive gas, and the dummy substrate is baked. When doing so, the heating unit is controlled so as to heat the dummy substrate at a temperature higher than the vaporization temperature of the reactive gas.

好ましくは、第2の基板処理装置において、
触媒を前記処理室内に供給する触媒供給系を備え、
制御部が、前記原料ガスを供給する時に同時に前記触媒を供給するように前記原料供給系及び前記触媒供給系を制御し、
前記触媒の分解温度が、前記原料ガスの気化温度より高い第3の基板処理装置が提供される。
Preferably, in the second substrate processing apparatus,
A catalyst supply system for supplying the catalyst into the processing chamber;
The control unit controls the raw material supply system and the catalyst supply system so as to supply the catalyst simultaneously when supplying the raw material gas,
A third substrate processing apparatus is provided in which the decomposition temperature of the catalyst is higher than the vaporization temperature of the source gas.

好ましくは、第3の基板処理装置において、
前記触媒はピリジン、ピリミジン、キノリンのいずれかである第4の基板処理装置が提供される。
Preferably, in the third substrate processing apparatus,
A fourth substrate processing apparatus is provided in which the catalyst is any one of pyridine, pyrimidine, and quinoline.

好ましくは、第2〜第4の基板処理装置において、
前記原料供給系が、
第1の原料ガスとしてハロゲン化物Siを前記処理室内に供給する第1の原料供給系と、
第2の原料ガスとしてHOもしくはHのいずれかを前記処理室内に供給する第2の原料供給系とを備える第5の基板処理装置が提供される。
Preferably, in the second to fourth substrate processing apparatuses,
The raw material supply system is
A first raw material supply system for supplying halide Si into the processing chamber as a first raw material gas;
A fifth substrate processing apparatus is provided that includes a second source supply system that supplies either H 2 O or H 2 O 2 as a second source gas into the processing chamber.

好ましくは、第2〜第5のいずれか1つの基板処理装置において、
前記制御部は、
前記ダミー基板をベーキングする時には前記ダミー基板の温度が200℃となるように前記加熱ユニットを制御する第6の基板処理装置が提供される。
Preferably, in any one of the second to fifth substrate processing apparatuses,
The controller is
A sixth substrate processing apparatus is provided for controlling the heating unit so that the temperature of the dummy substrate becomes 200 ° C. when the dummy substrate is baked.

好ましくは、第2〜第6のいずれか1つの基板処理装置において、
前記処理室内の圧力を調整する圧力調整装置を備え、
前記制御部は、
前記ダミー基板をベーキングする時の圧力が前記所望の膜を形成する時よりも低い圧力である0.5〜3Torrとなるように前記圧力調整装置を制御する第7の基板処理装置が提供される。
Preferably, in any one of the second to sixth substrate processing apparatuses,
A pressure adjusting device for adjusting the pressure in the processing chamber;
The controller is
There is provided a seventh substrate processing apparatus for controlling the pressure adjusting device so that a pressure when baking the dummy substrate is 0.5 to 3 Torr, which is a lower pressure than when forming the desired film. .

好ましくは、第1〜第7のいずれか1つの基板処理装置において、
前記所定回数とは、前記ダミー基板の累積膜厚のうち未ベーキングである累積膜厚が2000Åに達する回数である第8の基板処理装置が提供される。
Preferably, in any one of the first to seventh substrate processing apparatuses,
The predetermined number of times provides an eighth substrate processing apparatus in which the unbaked accumulated film thickness reaches 2000 mm among the accumulated film thicknesses of the dummy substrate.

本発明の他の好ましい実施の形態によれば、
製品基板、モニタ基板及びダミー基板を、所定の間隔をあけながら上下方向に積層した状態で収容する処理室と、
前記各基板を加熱する加熱ユニットと、
少なくとも前記加熱ユニットを制御する制御部と、
を有し、前記各基板の表面に所望の膜を形成する基板処理装置であって、
前記制御部は、
前記各基板への膜形成回数をカウントするカウンタと、
前記各基板への膜形成回数を記憶する記憶部と、
前記各基板への膜形成回数と所定の閾回数とを比較する比較部と、
前記各基板への膜形成回数が前記閾回数に達したときに、前記ダミー基板を処理室内に収容した状態でベーキングする処理を実行するベーキング実行部と、
を備える第9の基板処理装置が提供される。
According to another preferred embodiment of the invention,
A processing chamber for storing a product substrate, a monitor substrate, and a dummy substrate in a stacked state in a vertical direction with a predetermined interval;
A heating unit for heating each of the substrates;
A control unit for controlling at least the heating unit;
A substrate processing apparatus for forming a desired film on the surface of each substrate,
The controller is
A counter for counting the number of times of film formation on each substrate;
A storage unit for storing the number of times of film formation on each of the substrates;
A comparison unit that compares the number of times of film formation on each substrate with a predetermined threshold number of times;
A baking execution unit that executes a process of baking the dummy substrate in a processing chamber when the number of times of film formation on each substrate reaches the threshold number;
A ninth substrate processing apparatus is provided.

好ましくは、第9の基板処理装置において、
前記各基板の表面に所望の膜を形成するための少なくとも1つの原料ガスを前記処理室内に供給する原料供給系を有し、
前記制御部は、
前記所望の膜を形成する時は、前記原料ガスの気化温度より低い温度で前記各基板を加熱するように前記加熱ユニットを制御し、前記ダミー基板をベーキングする時は、前記原料ガスの気化温度より高い温度で前記ダミー基板を加熱するように前記加熱ユニットを制御する第10の基板処理装置が提供される。
Preferably, in the ninth substrate processing apparatus,
A source supply system for supplying at least one source gas for forming a desired film on the surface of each substrate into the processing chamber;
The controller is
When the desired film is formed, the heating unit is controlled to heat each substrate at a temperature lower than the vaporization temperature of the source gas, and when the dummy substrate is baked, the vaporization temperature of the source gas. A tenth substrate processing apparatus is provided for controlling the heating unit to heat the dummy substrate at a higher temperature.

前記「少なくとも1つの原料ガス」には、ダミー基板に所望の膜が形成され続けたときに、そのダミー基板から放出される反応性ガスであって、当該ダミー基板に隣り合うモニタ基板の特性(膜厚等)に影響を及ぼすような反応性ガスが含まれる。この場合、前記制御部は、特に、所望の膜を形成する時は、その反応性ガスの気化温度より低い温度で前記各基板を加熱するように前記加熱ユニットを制御し、前記ダミー基板をベーキングする時は、その反応性ガスの気化温度より高い温度で前記ダミー基板を加熱するように前記加熱ユニットを制御する。   The “at least one source gas” is a reactive gas released from a dummy substrate when a desired film is continuously formed on the dummy substrate, and the characteristics of the monitor substrate adjacent to the dummy substrate ( Reactive gases that affect the film thickness etc. are included. In this case, particularly when the desired film is formed, the control unit controls the heating unit to heat the substrates at a temperature lower than the vaporization temperature of the reactive gas, and the dummy substrate is baked. When doing so, the heating unit is controlled so as to heat the dummy substrate at a temperature higher than the vaporization temperature of the reactive gas.

好ましくは、第10の基板処理装置において、
触媒を前記処理室内に供給する触媒供給系を備え、
制御部が、前記原料ガスを供給する時に同時に前記触媒を供給するように前記原料供給系及び前記触媒供給系を制御し、
前記触媒の分解温度が、前記原料ガスの気化温度より高い第11の基板処理装置が提供される。
Preferably, in the tenth substrate processing apparatus,
A catalyst supply system for supplying the catalyst into the processing chamber;
The control unit controls the raw material supply system and the catalyst supply system so as to supply the catalyst simultaneously when supplying the raw material gas,
An eleventh substrate processing apparatus is provided in which the decomposition temperature of the catalyst is higher than the vaporization temperature of the source gas.

好ましくは、第11の基板処理装置において、
前記触媒はピリジン、ピリミジン、キノリンのいずれかである第12の基板処理装置が提供される。
Preferably, in the eleventh substrate processing apparatus,
A twelfth substrate processing apparatus is provided in which the catalyst is any one of pyridine, pyrimidine, and quinoline.

好ましくは、第10〜第12のいずれか1つの基板処理装置において、
前記原料供給系が、
第1の原料ガスとしてハロゲン化物Siを前記処理室内に供給する第1の原料供給系と、
第2の原料ガスとしてHOもしくはHのいずれかを前記処理室内に供給する第2の原料供給系とを備える第13の基板処理装置が提供される。
Preferably, in any one of the tenth to twelfth substrate processing apparatuses,
The raw material supply system is
A first raw material supply system for supplying halide Si into the processing chamber as a first raw material gas;
A thirteenth substrate processing apparatus is provided that includes a second source supply system that supplies either H 2 O or H 2 O 2 as a second source gas into the processing chamber.

好ましくは、第9〜第13のいずれか1つの基板処理装置において、
前記制御部は、
前記ダミー基板をベーキングする時には前記ダミー基板の温度が200℃となるように前記加熱ユニットを制御する第14の基板処理装置が提供される。
Preferably, in any one of the ninth to thirteenth substrate processing apparatuses,
The controller is
A fourteenth substrate processing apparatus is provided for controlling the heating unit so that the temperature of the dummy substrate becomes 200 ° C. when the dummy substrate is baked.

好ましくは、第9〜第14のいずれか1つの基板処理装置において、
前記処理室内の圧力を調整する圧力調整装置を備え、
前記制御部は、
前記ダミー基板をベーキングする時の圧力が前記所望の膜を形成する時よりも低い圧力である0.5〜3Torrとなるように前記圧力調整装置を制御する第15の基板処理装置が提供される。
Preferably, in any one of the ninth to fourteenth substrate processing apparatuses,
A pressure adjusting device for adjusting the pressure in the processing chamber;
The controller is
A fifteenth substrate processing apparatus is provided for controlling the pressure adjusting device so that a pressure when baking the dummy substrate is 0.5 to 3 Torr, which is a lower pressure than when forming the desired film. .

好ましくは、第9〜第15のいずれか1つの基板処理装置において、
前記閾回数とは、前記ダミー基板の累積膜厚のうち未ベーキングである累積膜厚が2000Åに達する回数である第16の基板処理装置が提供される。
Preferably, in any one of the ninth to fifteenth substrate processing apparatuses,
The sixteenth substrate processing apparatus is provided in which the threshold number is the number of times that the unbaked cumulative film thickness reaches 2000 mm among the cumulative film thicknesses of the dummy substrate.

好ましくは、第1〜第16のいずれか1つの基板処理装置において、
少なくとも1枚の前記モニタ基板が前記ダミー基板に隣り合う位置に配置されている第17の基板処理装置が提供される。
Preferably, in any one of the first to sixteenth substrate processing apparatuses,
A seventeenth substrate processing apparatus is provided in which at least one monitor substrate is disposed adjacent to the dummy substrate.

好ましくは、第1〜第17のいずれか1つ基板処理装置において、
前記各基板は前記処理室内で上下方向に積層された状態で配置され、
前記製品基板、前記モニタ基板及び前記ダミー基板から構成される積層体中で、前記ダミー基板が前記積層体の上部と下部とに配置され、少なくとも1枚の前記ダミー基板が前記モニタ基板に隣り合う位置に配置されている第18の基板処理装置が提供される。
Preferably, in any one of the first to seventeenth substrate processing apparatuses,
Each of the substrates is disposed in a stacked state in the vertical direction in the processing chamber,
In the laminate composed of the product substrate, the monitor substrate, and the dummy substrate, the dummy substrate is disposed on an upper portion and a lower portion of the laminate, and at least one dummy substrate is adjacent to the monitor substrate. An eighteenth substrate processing apparatus disposed at the position is provided.

本発明の他の好ましい実施の形態によれば、
製品基板、モニタ基板及びダミー基板を、所定の間隔をあけながら上下方向に積層した状態で収容する処理室と、
第1の原料ガスとしてハロゲン化物Siを前記処理室内に供給する第1の原料供給系と、
第2の原料ガスとしてHOを前記処理室内に供給する第2の原料供給系と、
分解温度が前記第2の原料ガスの気化温度以上である触媒を前記処理室内に供給する触媒供給系と、
前記各基板を加熱する加熱ユニットと、
少なくとも前記第1の原料供給系、前記第2の原料供給系、前記触媒供給系及び前記加熱ユニットを制御する制御部と、
を有し、
前記第1の原料ガス及び前記触媒と、前記第2の原料ガス及び前記触媒とを、交互に供給して前記各基板の表面に所望の膜を形成する基板処理装置であって、
前記製品基板、前記モニタ基板及び前記ダミー基板から構成される積層体中で、前記ダミー基板が前記積層体の上部と下部とに配置され、前記モニタ基板のうち少なくとも1枚が前記ダミー基板と隣り合う位置に配置され、
前記所望の膜を所定回数形成するごとに、前記ダミー基板を前記処理室内に収容した状態でベーキングし、
前記所望の膜を形成する時は、少なくとも前記第2の原料ガスの気化温度より低い温度で前記各基板を加熱し、前記ダミー基板をベーキングする時は、少なくとも前記第2の原料ガスの気化温度より高い温度で前記ダミー基板を加熱する第19の基板処理装置が提供される。
According to another preferred embodiment of the invention,
A processing chamber for storing a product substrate, a monitor substrate, and a dummy substrate in a stacked state in a vertical direction with a predetermined interval;
A first raw material supply system for supplying halide Si into the processing chamber as a first raw material gas;
A second raw material supply system for supplying H 2 O as a second raw material gas into the processing chamber;
A catalyst supply system for supplying a catalyst having a decomposition temperature equal to or higher than a vaporization temperature of the second source gas into the processing chamber;
A heating unit for heating each of the substrates;
A controller that controls at least the first raw material supply system, the second raw material supply system, the catalyst supply system, and the heating unit;
Have
A substrate processing apparatus for alternately supplying the first source gas and the catalyst and the second source gas and the catalyst to form a desired film on the surface of each substrate;
In the laminate composed of the product substrate, the monitor substrate, and the dummy substrate, the dummy substrate is disposed on an upper portion and a lower portion of the laminate, and at least one of the monitor substrates is adjacent to the dummy substrate. Placed in a matching position,
Each time the desired film is formed a predetermined number of times, the dummy substrate is baked while being accommodated in the processing chamber,
When forming the desired film, each substrate is heated at a temperature lower than the vaporization temperature of the second source gas, and when baking the dummy substrate, at least the vaporization temperature of the second source gas. A nineteenth substrate processing apparatus for heating the dummy substrate at a higher temperature is provided.

好ましくは、第19の基板処理装置において、
前記触媒はピリジン、ピリミジン、キノリンのうちのいずれかである第20の基板処理装置が提供される。
Preferably, in the nineteenth substrate processing apparatus,
A twentieth substrate processing apparatus is provided in which the catalyst is any one of pyridine, pyrimidine, and quinoline.

好ましくは、第19〜第20のいずれか1つの基板処理装置において、
前記制御部は、
前記ダミー基板をベーキングする時には前記ダミー基板の温度が200℃となるように前記加熱ユニットを制御する第21の基板処理装置が提供される。
Preferably, in any one of the 19th to 20th substrate processing apparatuses,
The controller is
A twenty-first substrate processing apparatus is provided for controlling the heating unit so that the temperature of the dummy substrate becomes 200 ° C. when the dummy substrate is baked.

好ましくは、第19〜第21のいずれか1つの基板処理装置において、
前記処理室内の圧力を調整する圧力調整装置を有し、
前記制御部は、
前記ダミー基板をベーキングする時の圧力が前記所望の膜を形成する時よりも低い圧力である0.5〜3Torrとなるように前記圧力調整装置を制御する第22の基板処理装置が提供される。
Preferably, in any one of the nineteenth to twenty-first substrate processing apparatuses,
A pressure adjusting device for adjusting the pressure in the processing chamber;
The controller is
A twenty-second substrate processing apparatus is provided for controlling the pressure adjusting device so that a pressure when baking the dummy substrate is 0.5 to 3 Torr, which is a lower pressure than when forming the desired film. .

本発明の他の好ましい実施の形態によれば、
製品基板、モニタ基板、及びダミー基板を処理室内に収容し、少なくとも1枚の前記モニタ基板を前記ダミー基板に隣り合わせた状態で、前記各基板を加熱しつつ所望の原料ガスを前記処理室内に供給し、前記各基板の表面に所望の膜を形成する基板処理装置を使用して、少なくとも前記ダミー基板をベーキングする方法であって、
前記所望の膜を所定回数形成するごとに、前記ダミー基板を処理室内に収容した状態で、少なくとも加熱条件を前記所望の膜を形成する時とは異なる条件として、前記ダミー基板をベーキングするベーキング工程を有する第1のベーキング方法が提供される。
According to another preferred embodiment of the invention,
A product substrate, a monitor substrate, and a dummy substrate are accommodated in the processing chamber, and a desired source gas is supplied into the processing chamber while heating each substrate in a state where at least one monitor substrate is adjacent to the dummy substrate. And a method of baking at least the dummy substrate using a substrate processing apparatus for forming a desired film on the surface of each substrate,
Baking process for baking the dummy substrate each time the desired film is formed a predetermined number of times, with the dummy substrate being accommodated in a processing chamber, with at least a heating condition different from that for forming the desired film. A first baking method is provided.

好ましくは、第1のベーキング方法において、
前記ベーキング工程では、前記原料ガスの気化温度より高い分解温度を有する触媒を、前記原料ガスと同時に前記処理室内に供給する第2のベーキング方法が提供される。
Preferably, in the first baking method,
In the baking step, a second baking method is provided in which a catalyst having a decomposition temperature higher than the vaporization temperature of the raw material gas is supplied into the processing chamber simultaneously with the raw material gas.

好ましくは、第2のベーキング方法において、
前記触媒はピリジン、ピリミジン、キノリンのうちのいずれかである第3のベーキング方法が提供される。
Preferably, in the second baking method,
A third baking method is provided in which the catalyst is any one of pyridine, pyrimidine, and quinoline.

好ましくは、第1〜第3のいずれか1つのベーキング方法において、
前記原料ガスを少なくとも第1の原料ガスと第2の原料ガスとで構成し、
前記第1の原料ガスとしてハロゲン化物Siを用い、
前記第2の原料ガスとしてHOもしくはHのいずれかを用いる第4のベーキング方法が提供される。
Preferably, in any one of the first to third baking methods,
The source gas is composed of at least a first source gas and a second source gas,
Halide Si is used as the first source gas,
A fourth baking method using either H 2 O or H 2 O 2 as the second source gas is provided.

好ましくは、第1〜第4のいずれか1つのベーキング方法において、
前記所定回数とは、前記ダミー基板の累積膜厚のうち未ベーキングである累積膜厚が2000Åに達する回数である第5のベーキング方法が提供される。
Preferably, in any one of the first to fourth baking methods,
The fifth baking method is provided in which the predetermined number of times is the number of times that the unbaked accumulated film thickness reaches 2000 mm among the accumulated film thicknesses of the dummy substrate.

好ましくは、第1〜第5のいずれか1つのベーキング方法において、
前記ベーキング工程では、少なくとも前記ダミー基板を200℃に加熱する第6のベーキング方法が提供される。
Preferably, in any one of the first to fifth baking methods,
In the baking step, a sixth baking method for heating at least the dummy substrate to 200 ° C. is provided.

好ましくは、第1〜第6のいずれか1つのベーキング方法において、
前記ベーキング工程は、前記所望の膜を形成する時よりも低い圧力である0.5〜3Torrで行う第7のベーキング方法が提供される。
Preferably, in any one of the first to sixth baking methods,
A seventh baking method is provided in which the baking step is performed at a pressure of 0.5 to 3 Torr, which is lower than when the desired film is formed.

本発明の好ましい実施例に係る基板処理装置の概略的な構成を示す斜透視図である。1 is a perspective view showing a schematic configuration of a substrate processing apparatus according to a preferred embodiment of the present invention. 本発明の好ましい実施例で使用される縦型の処理炉とそれに付随する部材との概略構成図であり、特に処理炉部分を縦断面で示している。It is a schematic block diagram of the vertical processing furnace used in the preferable Example of this invention, and the member accompanying it, and has shown the processing furnace part with the longitudinal cross-section especially. 図2のA−A線断面図である。It is the sectional view on the AA line of FIG. 本発明の好ましい実施例において、基板として使用されるウエハの分類を概略的に説明するための図面である。3 is a diagram for schematically explaining classification of a wafer used as a substrate in a preferred embodiment of the present invention. 本発明の好ましい実施例において、制御部として使用されるコントローラの概略構成を示すブロック図である。FIG. 3 is a block diagram showing a schematic configuration of a controller used as a control unit in a preferred embodiment of the present invention. 本発明の好ましい実施例において、基板として使用されるウエハに膜が形成される様子を概略的に示す模式図である。In a preferred embodiment of the present invention, it is a schematic view schematically showing how a film is formed on a wafer used as a substrate. 本発明の好ましい実施例において、モニタ基板として実験に使用したモニタウエハのボート上の位置を概略的に示す図面である。In the preferred embodiment of the present invention, it is a diagram schematically showing the position of the monitor wafer used in the experiment as a monitor substrate on the boat. 本発明の好ましい実施例において、モニタ基板として実験に使用した各モニタウエハの膜厚分布を概略的に示す図面である。In the preferred embodiment of the present invention, it is a drawing schematically showing the film thickness distribution of each monitor wafer used in the experiment as a monitor substrate. 本発明の好ましい実施例において、ダミー基板として使用されるダミーウエハの累積膜厚と、モニタ基板として使用されるモニタウエハの膜厚の面内均一性との関係を概略的に示す図面である。In the preferred embodiment of the present invention, it is a drawing schematically showing the relationship between the cumulative film thickness of a dummy wafer used as a dummy substrate and the in-plane uniformity of the film thickness of the monitor wafer used as a monitor substrate. 本発明の好ましい実施例において、ダミー基板として使用されるダミーウエハ(累積膜厚2000Å)に対しTDS分析を実施した結果を概略的に示す図面である。4 is a diagram schematically showing the result of TDS analysis performed on a dummy wafer (cumulative film thickness of 2000 mm) used as a dummy substrate in a preferred embodiment of the present invention. 本発明の好ましい実施例において、ダミー基板として使用されるダミーウエハから水が放出された際に、モニタ基板として使用されるモニタウエハの膜厚の面内均一性が低下していく様子を概略的に示すモデル図である。In a preferred embodiment of the present invention, when water is released from a dummy wafer used as a dummy substrate, the in-plane uniformity of the film thickness of the monitor wafer used as the monitor substrate is schematically reduced. It is a model figure shown. 本発明の好ましい実施例において、一定条件下(ベーキング温度200℃,ベーキング時間2時間)でベーキング処理を実行した後のダミーウエハに対しTDS分析を実施した結果を概略的に示す図面である。6 is a diagram schematically showing a result of performing TDS analysis on a dummy wafer after performing a baking process under a certain condition (a baking temperature of 200 ° C. and a baking time of 2 hours) in a preferred embodiment of the present invention. 本発明の好ましい実施例において、ベーキング処理を実行した後における、ダミー基板として使用されるダミーウエハの累積膜厚と、モニタ基板として使用されるモニタウエハの膜厚の面内均一性との関係を概略的に示す図面である。In a preferred embodiment of the present invention, the relationship between the cumulative film thickness of a dummy wafer used as a dummy substrate and the in-plane uniformity of the film thickness of a monitor wafer used as a monitor substrate after performing a baking process is roughly shown. FIG.

符号の説明Explanation of symbols

101 基板処理装置
105 カセット棚
107 予備カセット棚
110 カセット
111 筐体
114 カセットステージ
115 ボートエレベータ
118 カセット搬送装置
118a カセットエレベータ
118b カセット搬送機構
123 移載棚
125 ウエハ移載機構
125a ウエハ移載装置
125b ウエハ移載装置エレベータ
125c ツイーザ
128 アーム
134a,134b クリーンユニット
147 炉口シャッタ
200 ウエハ
200a 製品ウエハ
200b〜200e モニタウエハ
200f,200g ダミーウエハ
201 処理室
202 処理炉
203 反応管
207 ヒータ
209 マニホールド
210 底板
211 天板
212 支柱
217 ボート
218 ボート支持台
219 シールキャップ
220 Oリング
231 排気管
243e バルブ
246 真空ポンプ
267 ボート回転機構
280 コントローラ
285 成膜実行部
290 ベーキング実行部
292 カウンタ
294 記憶部
296 比較部
310,320 原料ガス供給管
330 触媒供給管
312,322,332 マスフローコントローラ
314,324,334 バルブ
410,420,430 ノズル
410a,420a ガス供給孔
430a 触媒供給孔
510,520,530 キャリアガス供給管
512,522,532 マスフローコントローラ
514,524,534 バルブ
DESCRIPTION OF SYMBOLS 101 Substrate processing apparatus 105 Cassette shelf 107 Reserve cassette shelf 110 Cassette 111 Case 114 Cassette stage 115 Boat elevator 118 Cassette transfer device 118a Cassette elevator 118b Cassette transfer mechanism 123 Transfer shelf 125 Wafer transfer mechanism 125a Wafer transfer device 125b Wafer transfer Elevator 125c Tweezer 128 Arm 134a, 134b Clean unit 147 Furnace shutter 200 Wafer 200a Product wafer 200b-200e Monitor wafer 200f, 200g Dummy wafer 201 Processing chamber 202 Processing furnace 203 Reaction tube 207 Heater 209 Manifold 210 Bottom plate 211 Top plate 212 Column 217 Boat 218 Boat support 219 Seal cap 220 O-ring 231 Exhaust 243e Valve 246 Vacuum pump 267 Boat rotation mechanism 280 Controller 285 Deposition execution unit 290 Baking execution unit 292 Counter 294 Storage unit 296 Comparison unit 310, 320 Source gas supply pipe 330 Catalyst supply pipe 312, 322, 332 Mass flow controller 314, 324 334 Valve 410, 420, 430 Nozzle 410a, 420a Gas supply hole 430a Catalyst supply hole 510, 520, 530 Carrier gas supply pipe 512, 522, 532 Mass flow controller 514, 524, 534 Valve

Claims (6)

製品基板、モニタ基板及びダミー基板を収容する処理室と、
前記各基板を加熱する加熱ユニットと、
前記各基板の表面に所望の膜を形成するための少なくとも1つの原料ガスを前記処理室内に供給する原料供給系と、
を有し、
少なくとも1枚の前記モニタ基板を前記ダミー基板に隣り合わせた状態で製品基板、モニタ基板及びダミー基板を前記処理室内に収容し、前記原料ガスを供給して前記各基板の表面に所望の膜を形成し、前記所望の膜を所定回数形成するごとに、前記ダミー基板を前記処理室内に収容した状態で、前記原料ガスの気化温度より高い温度で前記ダミー基板を加熱してベーキングするように前記加熱ユニットを制御するよう構成される制御部と、
を有する基板処理装置。
A processing chamber for housing the product substrate, monitor substrate and dummy substrate;
A heating unit for heating each of the substrates;
A raw material supply system for supplying at least one raw material gas for forming a desired film on the surface of each substrate into the processing chamber;
Have
A product substrate, a monitor substrate, and a dummy substrate are accommodated in the processing chamber with at least one monitor substrate adjacent to the dummy substrate, and a desired film is formed on the surface of each substrate by supplying the source gas. Then, each time the desired film is formed a predetermined number of times, the heating is performed so that the dummy substrate is heated and baked at a temperature higher than the vaporization temperature of the source gas while the dummy substrate is accommodated in the processing chamber. A controller configured to control the unit;
A substrate processing apparatus.
請求項1に記載の基板処理装置において、
前記制御部は、
前記所望の膜を形成する時は、前記原料ガスの気化温度より低い温度で前記各基板を加熱するように前記加熱ユニットを制御するよう構成される基板処理装置。
The substrate processing apparatus according to claim 1,
The controller is
A substrate processing apparatus configured to control the heating unit to heat each substrate at a temperature lower than a vaporization temperature of the source gas when forming the desired film.
製品基板、モニタ基板及びダミー基板を、少なくとも1枚の前記モニタ基板を前記ダミー基板に隣り合わせた状態で、所定の間隔をあけながら上下方向に積層した状態で収容する処理室と、
前記各基板を加熱する加熱ユニットと、
少なくとも前記加熱ユニットを制御する制御部と、
を有し、前記各基板の表面に所望の膜を形成する基板処理装置であって、
前記制御部は、
前記各基板への膜形成回数をカウントするカウンタと、
前記各基板への膜形成回数を記憶する記憶部と、
前記各基板への膜形成回数と所定の閾回数とを比較する比較部と、
前記各基板への膜形成回数が前記閾回数に達したときに、前記ダミー基板を処理室内に収容した状態で、原料ガスの気化温度より高い温度で前記ダミー基板を加熱して前記ダミー基板をベーキングする処理を実行するベーキング実行部と、
を備えることを特徴とする基板処理装置。
A processing chamber for storing a product substrate, a monitor substrate, and a dummy substrate in a state in which at least one monitor substrate is adjacent to the dummy substrate and stacked in a vertical direction with a predetermined interval;
A heating unit for heating each of the substrates;
A control unit for controlling at least the heating unit;
A substrate processing apparatus for forming a desired film on the surface of each substrate,
The controller is
A counter for counting the number of times of film formation on each substrate;
A storage unit for storing the number of times of film formation on each of the substrates;
A comparison unit that compares the number of times of film formation on each substrate with a predetermined threshold number of times;
When the number of times of film formation on each substrate reaches the threshold number of times , the dummy substrate is heated at a temperature higher than the vaporization temperature of the source gas while the dummy substrate is accommodated in a processing chamber. A baking execution unit for performing a baking process;
A substrate processing apparatus comprising:
製品基板、モニタ基板及びダミー基板を、所定の間隔をあけながら上下方向に積層した状態で収容する処理室と、
第1の原料ガスとしてハロゲン化物Siを前記処理室内に供給する第1の原料供給系と、
第2の原料ガスとしてH2Oを前記処理室内に供給する第2の原料供給系と、
分解温度が前記第2の原料ガスの気化温度以上である触媒を前記処理室内に供給する触媒供給系と、
前記各基板を加熱する加熱ユニットと、
少なくとも前記第1の原料供給系、前記第2の原料供給系、前記触媒供給系及び前記加熱ユニットを制御する制御部と、
を有し、
前記第1の原料ガス及び前記触媒と、前記第2の原料ガス及び前記触媒とを、交互に供給して前記各基板の表面に所望の膜を形成する基板処理装置であって、
前記製品基板、前記モニタ基板及び前記ダミー基板から構成される積層体中で、前記ダミー基板が前記積層体の上部と下部とに配置され、前記モニタ基板のうち少なくとも1枚が前記ダミー基板と隣り合う位置に配置され、
前記所望の膜を所定回数形成するごとに、前記ダミー基板を前記処理室内に収容した状態でベーキングし、
前記所望の膜を形成する時は、少なくとも前記第2の原料ガスの気化温度より低い温度で前記各基板を加熱し、前記ダミー基板をベーキングする時は、少なくとも前記第2の原料ガスの気化温度より高い温度で前記ダミー基板を加熱することを特徴とする基板処理装置。
A processing chamber for storing a product substrate, a monitor substrate, and a dummy substrate in a stacked state in a vertical direction with a predetermined interval;
A first raw material supply system for supplying halide Si into the processing chamber as a first raw material gas;
A second raw material supply system for supplying H2O as a second raw material gas into the processing chamber;
A catalyst supply system for supplying a catalyst having a decomposition temperature equal to or higher than a vaporization temperature of the second source gas into the processing chamber;
A heating unit for heating each of the substrates;
A controller that controls at least the first raw material supply system, the second raw material supply system, the catalyst supply system, and the heating unit;
Have
A substrate processing apparatus for alternately supplying the first source gas and the catalyst and the second source gas and the catalyst to form a desired film on the surface of each substrate;
In the laminate composed of the product substrate, the monitor substrate, and the dummy substrate, the dummy substrate is disposed on an upper portion and a lower portion of the laminate, and at least one of the monitor substrates is adjacent to the dummy substrate. Placed in a matching position,
Each time the desired film is formed a predetermined number of times, the dummy substrate is baked while being accommodated in the processing chamber,
When forming the desired film, each substrate is heated at a temperature lower than the vaporization temperature of the second source gas, and when baking the dummy substrate, at least the vaporization temperature of the second source gas. A substrate processing apparatus, wherein the dummy substrate is heated at a higher temperature.
製品基板、モニタ基板、及びダミー基板を処理室内に収容し、少なくとも1枚の前記モニタ基板を前記ダミー基板に隣り合わせた状態で、前記各基板を加熱しつつ所望の原料ガスを前記処理室内に供給し、前記各基板の表面に所望の膜を形成する基板処理装置を使用して、少なくとも前記ダミー基板をベーキングする方法であって、
前記所望の膜を所定回数形成するごとに、前記ダミー基板を処理室内に収容した状態で、前記原料ガスの気化温度より高い温度で前記ダミー基板を加熱して前記ダミー基板をベーキングするベーキング工程を有するベーキング方法。
A product substrate, a monitor substrate, and a dummy substrate are accommodated in the processing chamber, and a desired source gas is supplied into the processing chamber while heating each substrate in a state where at least one monitor substrate is adjacent to the dummy substrate. And a method of baking at least the dummy substrate using a substrate processing apparatus for forming a desired film on the surface of each substrate,
A baking step of baking the dummy substrate by heating the dummy substrate at a temperature higher than the vaporization temperature of the source gas while the dummy substrate is accommodated in a processing chamber each time the desired film is formed a predetermined number of times. Having baking method.
製品基板、モニタ基板、及びダミー基板を処理室内に収容し、少なくとも1枚の前記モニタ基板を前記ダミー基板に隣り合わせた状態で、前記各基板を加熱しつつ所望の原料ガスを前記処理室内に供給し、前記各基板の表面に所望の膜を形成する基板処理装置を使用して、少なくとも前記ダミー基板をベーキングする方法であって、
前記所望の膜を所定回数形成するごとに、前記ダミー基板を処理室内に収容した状態で、前記原料ガスの気化温度より高い温度で前記ダミー基板を加熱して前記ダミー基板をベーキングするベーキング工程を有する半導体装置の製造方法。
A product substrate, a monitor substrate, and a dummy substrate are accommodated in the processing chamber, and a desired source gas is supplied into the processing chamber while heating each substrate in a state where at least one monitor substrate is adjacent to the dummy substrate. And a method of baking at least the dummy substrate using a substrate processing apparatus for forming a desired film on the surface of each substrate,
A baking step of baking the dummy substrate by heating the dummy substrate at a temperature higher than the vaporization temperature of the source gas while the dummy substrate is accommodated in a processing chamber each time the desired film is formed a predetermined number of times. A method for manufacturing a semiconductor device.
JP2007289736A 2007-11-07 2007-11-07 Substrate processing apparatus, baking method, and semiconductor device manufacturing method Active JP5246843B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007289736A JP5246843B2 (en) 2007-11-07 2007-11-07 Substrate processing apparatus, baking method, and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007289736A JP5246843B2 (en) 2007-11-07 2007-11-07 Substrate processing apparatus, baking method, and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2009117646A JP2009117646A (en) 2009-05-28
JP5246843B2 true JP5246843B2 (en) 2013-07-24

Family

ID=40784427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007289736A Active JP5246843B2 (en) 2007-11-07 2007-11-07 Substrate processing apparatus, baking method, and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP5246843B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091362A (en) * 2009-09-28 2011-05-06 Hitachi Kokusai Electric Inc Method of manufacturing semiconductor device, and substrate processing apparatus
JP5955246B2 (en) 2013-02-26 2016-07-20 三菱電機株式会社 Manufacturing method of semiconductor device
JP6155063B2 (en) * 2013-03-19 2017-06-28 株式会社日立国際電気 Semiconductor device manufacturing method, substrate processing apparatus, and program
JP6226648B2 (en) * 2013-09-04 2017-11-08 昭和電工株式会社 Method for manufacturing SiC epitaxial wafer
JP6068661B2 (en) * 2013-09-30 2017-01-25 株式会社日立国際電気 Semiconductor device manufacturing method, substrate processing apparatus, substrate processing system, and program

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6197819A (en) * 1984-10-18 1986-05-16 Nec Corp Method for vapor growth
US6090442A (en) * 1997-04-14 2000-07-18 University Technology Corporation Method of growing films on substrates at room temperatures using catalyzed binary reaction sequence chemistry
JPH11168068A (en) * 1997-09-30 1999-06-22 Victor Co Of Japan Ltd Organic metal vapor deposition method
JP3824301B2 (en) * 2001-09-11 2006-09-20 シャープ株式会社 Vapor growth apparatus and vapor growth method
JP4086146B2 (en) * 2002-03-26 2008-05-14 株式会社日立国際電気 Semiconductor device manufacturing method and substrate processing apparatus
JP4030858B2 (en) * 2002-10-30 2008-01-09 東京エレクトロン株式会社 Heat treatment apparatus and heat treatment method
WO2005010970A1 (en) * 2003-07-28 2005-02-03 Hitachi Kokusai Electric Inc. Substrate processing apparatus and substrate processing method
JP2005086086A (en) * 2003-09-10 2005-03-31 Seiko Epson Corp Cvd apparatus and method of manufacturing semiconductor device
JP4225998B2 (en) * 2004-12-09 2009-02-18 東京エレクトロン株式会社 Film forming method, film forming apparatus, and storage medium

Also Published As

Publication number Publication date
JP2009117646A (en) 2009-05-28

Similar Documents

Publication Publication Date Title
KR101929096B1 (en) Substrate processing apparatus, method of manufacturing semiconductor device, program, and gas suppply pipe
JP5774822B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
JP5222652B2 (en) Substrate processing apparatus and semiconductor device manufacturing method
JP5087657B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
JP4560575B2 (en) Substrate processing apparatus and semiconductor device manufacturing method
JP5902073B2 (en) Semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus
JP5692842B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
JP4634495B2 (en) Substrate processing apparatus and semiconductor device manufacturing method
JP4879041B2 (en) Substrate processing equipment
KR101035906B1 (en) Substrate processing apparatus and coating method
JP2014067796A5 (en)
JP5246843B2 (en) Substrate processing apparatus, baking method, and semiconductor device manufacturing method
JP2012114340A (en) Substrate processing device and semiconductor device manufacturing method
JP5344663B2 (en) Substrate processing apparatus, semiconductor device manufacturing method, and substrate processing method
JP2011216784A (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP5546654B2 (en) Substrate processing apparatus, semiconductor manufacturing method, substrate processing method, and foreign matter removal method
JP5350329B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
JP2009272367A (en) Wafer processing device
JP2009123950A (en) Substrate treating device
JP5848788B2 (en) Substrate processing apparatus, semiconductor manufacturing method, and substrate processing method
JP2007227471A (en) Substrate processing apparatus
JP2005243737A (en) Substrate processing apparatus
JP2009224457A (en) Substrate treating apparatus
JP2007194331A (en) Substrate processing apparatus
JP2011151294A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130405

R150 Certificate of patent or registration of utility model

Ref document number: 5246843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250