JP5244459B2 - サージ防護素子の検査方法及びサージ防護素子の検査装置 - Google Patents
サージ防護素子の検査方法及びサージ防護素子の検査装置 Download PDFInfo
- Publication number
- JP5244459B2 JP5244459B2 JP2008136120A JP2008136120A JP5244459B2 JP 5244459 B2 JP5244459 B2 JP 5244459B2 JP 2008136120 A JP2008136120 A JP 2008136120A JP 2008136120 A JP2008136120 A JP 2008136120A JP 5244459 B2 JP5244459 B2 JP 5244459B2
- Authority
- JP
- Japan
- Prior art keywords
- surge protection
- inspection
- current
- protection element
- surge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Thyristors (AREA)
Description
前記第1検査工程を行う際には、検査対象となるすべてのサージ防護素子に対して、前記第2衝撃電流を与えるための指示を順次出力する機能を有し、前記第2検査工程を行う際には、前記第1検査工程によって適合品とされたサージ防護素子から抜き取った所定数のサージ防護素子に対して、前記第1衝撃電流を与えるための指示を順次出力する機能を有することが好ましい。
これは、サージ防護素子の検査方法の前記(2)と同様、ロットごとに第2検査工程を行うというものであり、(2)と同様の効果を得ることができる。
このように、多数の接続端子にサージ防護素子を接続して、順次、検査を行うことにより、多数のサージ防護素子に対し迅速にかつ適切に検査することができる。
Claims (10)
- 所定の波頭長及び波尾長並びに波高値を有する電流波形を有する第1衝撃電流に耐えるサージ防護素子を選別するための検査を行うサージ防護素子の検査方法であって、
前記第1衝撃電流の電流波形よりも短い波頭長及び波尾長並びに高い波高値を有する電流波形を有する第2衝撃電流を検査対象となるすべてのサージ防護素子に与え、前記第2衝撃電流によって当該サージ防護素子が破壊されたか否かを判定し、破壊されなかったサージ防護素子を当該検査に適合する適合品として選別する第1検査工程と、
前記第1検査工程によって適合品として選別されたサージ防護素子から所定数のサージ防護素子を抜き取り、前記所定数のサージ防護素子に前記第1衝撃電流を与え、前記第1衝撃電流によって当該サージ防護素子が破壊されたか否かを判定し、当該所定数のサージ防護素子のうちすべてのサージ防護素子が破壊されなかったときに、前記第1検査工程によって適合品とされたすべてのサージ防護素子を当該検査に適合する適合品として認定する第2検査工程と、
を有することを特徴とするサージ防護素子の検査方法。 - 請求項1に記載のサージ防護素子の検査方法において、
前記第2検査工程は、検査対象となる複数のロットの各ロットごとに行い、前記各ロットから所定数のサージ防護素子を抜き取り、前記所定数のサージ防護素子に前記第1衝撃電流を与え、前記第1衝撃電流によって当該サージ防護素子が破壊されたか否かを判定し、前記所定数のサージ防護素子のうちすべてのサージ防護素子が破壊されなかったときに、当該ロットに属するすべてのサージ防護素子を当該検査に適合する適合品として認定することを特徴とするサージ防護素子の検査方法。 - 請求項1又は2に記載のサージ防護素子の検査方法において、
前記サージ防護素子が、シリコンサージ防護サイリスタであることを特徴とするサージ防護素子の検査方法。 - 請求項1〜3のいずれかに記載のサージ防護素子の検査方法において、
前記第1衝撃電流は、波頭長が10マイクロ秒、波尾長が1000マイクロ秒、波高値が100アンペアの電流波形を有する衝撃電流であることを特徴とするサージ防護素子の検査方法。 - 請求項1〜4のいずれかに記載のサージ防護素子の検査方法において、
前記第2衝撃電流は、波頭長が2マイクロ秒、波尾長が10マイクロ秒、波高値が300アンペアの電流波形を有する衝撃電流であることを特徴とするサージ防護素子の検査方法。 - 請求項1に記載のサージ防護素子の検査方法を実施するためのサージ防護素子の検査装置であって、
検査対象となるサージ防護素子を接続するための接続端子と、
前記第1衝撃電流を発生する第1衝撃電流発生部と、前記第1衝撃電流よりも短い波頭長及び波尾長並びに高い波高値を有する第2衝撃電流を発生する第2衝撃電流発生部と、検査対象となるサージ防護素子が破壊されたか否かを判定するために検査対象となるサージ防護素子に所定の不動作電圧を与える不動作電圧発生部と、前記検査対象となるサージ防護素子にかかる電圧及び前記検査対象となるサージ防護素子に流れる電流を監視する電圧・電流監視部とを有するサージ試験装置と、
前記第1衝撃電流又は第2衝撃電流を前記サージ防護素子に与えたのちの所定時間後における前記電圧・電流監視部によって監視された電圧及び/又は電流値に基づいて当該サージ防護素子が破壊されたか否かを判定する判定部を有する検査制御装置と、
を有するサージ防護素子の検査装置であって、
前記検査制御装置は、
前記第1検査工程を行う際には、検査対象の各サージ防護素子に対して、前記第2衝撃電流を与えるための指示を前記サージ試験装置に対して出力するとともに、前記判定部による判定結果に基づいて前記第2衝撃電流によって破壊されなかったサージ防護素子を当該試験に適合する適合品として選別し、
前記第2検査工程を行う際には、前記第1検査工程によって適合品とされたサージ防護素子から抜き取った所定数のサージ防護素子に対して、前記第1衝撃電流を与えるための指示を前記サージ試験装置に対して出力するとともに、前記判定部による判定の結果、当該所定数のサージ防護素子のうちすべてのサージ防護素子が前記第1衝撃電流によって破壊されなかったときに、前記第1検査工程によって適合品とされたサージ防護素子のすべてを当該検査に適合する適合品として認定する機能を有することを特徴とするサージ防護素子の検査装置。 - 請求項6に記載のサージ防護素子の検査装置において、
前記検査制御装置は、
前記第1検査工程を行う際には、検査対象となるすべてのサージ防護素子に対して、前記第2衝撃電流を与えるための指示を順次出力する機能を有し、
前記第2検査工程を行う際には、前記第1検査工程によって適合品とされたサージ防護素子から抜き取った所定数のサージ防護素子に対して、前記第1衝撃電流を与えるための指示を順次出力する機能を有することを特徴とするサージ防護素子の検査装置。 - 請求項6又は7に記載のサージ防護素子の検査装置において、
前記検査制御装置は、前記第2検査工程を行う際は、前記第2検査工程を検査対象となる複数のロットの各ロットごとに行い、前記各ロットから抜き取られた所定数のサージ防護素子に対して、前記第1衝撃電流を与え、前記第1衝撃電流によって当該サージ防護素子が破壊されたか否かを判定し、前記所定数のサージ防護素子のうちすべてのサージ防護素子が破壊されなかったときに、当該ロットに属するすべてのサージ防護素子を当該検査に適合する適合品として認定することを特徴とするサージ防護素子の検査装置。 - 請求項6〜8のいずれかに記載のサージ防護素子の検査装置において、
前記検査制御装置は、前記各サージ防護素子が破壊されたか否かについての判定結果を各サージ防護素子ごとに記憶する記憶部を有することを特徴とするサージ防護素子の検査装置。 - 請求項8に記載のサージ防護素子の検査装置において、
前記検査制御装置は、前記各サージ防護素子が破壊されたか否かについての判定結果を前記各ロットごとに記憶する記憶部を有することを特徴とするサージ防護素子の検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008136120A JP5244459B2 (ja) | 2008-05-24 | 2008-05-24 | サージ防護素子の検査方法及びサージ防護素子の検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008136120A JP5244459B2 (ja) | 2008-05-24 | 2008-05-24 | サージ防護素子の検査方法及びサージ防護素子の検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009281949A JP2009281949A (ja) | 2009-12-03 |
JP5244459B2 true JP5244459B2 (ja) | 2013-07-24 |
Family
ID=41452536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008136120A Active JP5244459B2 (ja) | 2008-05-24 | 2008-05-24 | サージ防護素子の検査方法及びサージ防護素子の検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5244459B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101876680B (zh) * | 2010-05-20 | 2013-11-06 | 中兴通讯股份有限公司 | 一种浪涌保护器件保护性能测评方法及装置 |
JP5615761B2 (ja) * | 2011-05-19 | 2014-10-29 | 新電元工業株式会社 | 放電光検出回路、電子部品の検査システム、及び、電子部品の検査方法 |
KR101324086B1 (ko) * | 2013-04-15 | 2013-10-31 | 한국산업은행 | 서지 보호 장치의 멀티 모드 tov 시험 시스템 |
CN114720748B (zh) * | 2022-04-12 | 2023-08-22 | 上海晶岳电子有限公司 | 一种浪涌电流防护测试方法、电子设备、存储介质和系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0670658B2 (ja) * | 1988-08-12 | 1994-09-07 | 日本碍子株式会社 | 電圧非直線抵抗体の課電検査方法 |
JPH06267712A (ja) * | 1993-03-16 | 1994-09-22 | Murata Mfg Co Ltd | バリスタの選別方法 |
-
2008
- 2008-05-24 JP JP2008136120A patent/JP5244459B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009281949A (ja) | 2009-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5244459B2 (ja) | サージ防護素子の検査方法及びサージ防護素子の検査装置 | |
Tinschert et al. | Possible failure modes in press-pack IGBTs | |
US7928753B2 (en) | Device and method for evaluating electrostatic discharge protection capabilities | |
CN100432685C (zh) | 芯片管脚开/短路测试机及其方法 | |
US9500699B2 (en) | Surge protection circuit and method for testing a surge protection circuit | |
JP5274032B2 (ja) | Spql、信頼性、および歩留まり性能を向上させたicデバイス試験の実施のための方法および装置 | |
Landel et al. | [131] experimental study of the short-circuit robustness of 600 V E-mode GaN transistors | |
Balasch et al. | Design and validation of a platform for electromagnetic fault injection | |
Li et al. | An application of utilizing the system-efficient-ESD-design (SEED) concept to analyze an LED protection circuit of a cell phone | |
Krone et al. | On-line semiconductor switching loss measurement system for an advanced condition monitoring concept | |
JP2013257177A (ja) | 半導体試験装置 | |
JP2011077073A5 (ja) | ||
Zhu et al. | Experimental investigation of Zener diode reliability under pulsed Electrical Overstress (EOS) | |
EP3321704B1 (en) | Systems and methods for testing semiconductor package assemblies | |
JP2011085506A (ja) | 電力変換装置の試験装置 | |
Smedes et al. | Characterization methods to replicate EOS fails | |
Ting et al. | Integration of TLP analysis for ESD troubleshooting | |
US8843357B2 (en) | Electrical connection defect simulation test method and system of the same | |
Kamdem et al. | Electrical Overstress robustness and test method for ICs | |
Busatto et al. | IGBT modules robustness during turn-off commutation | |
Tyulevin et al. | Methods of bipolar microcircuits learning experiment | |
Oh et al. | Impact of wire RC based on high voltage SCAN failure analysis in 10nm process | |
Olney et al. | Real-world printed circuit board ESD failures | |
Wong et al. | System level EOS case studies not due to excessive voltages | |
Stadler et al. | Practical HBM testing with statistical pin combinations |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130408 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5244459 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |