JP5240769B2 - Imaging device, cell detection device, and manufacturing method of imaging device - Google Patents
Imaging device, cell detection device, and manufacturing method of imaging device Download PDFInfo
- Publication number
- JP5240769B2 JP5240769B2 JP2008264490A JP2008264490A JP5240769B2 JP 5240769 B2 JP5240769 B2 JP 5240769B2 JP 2008264490 A JP2008264490 A JP 2008264490A JP 2008264490 A JP2008264490 A JP 2008264490A JP 5240769 B2 JP5240769 B2 JP 5240769B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- photoelectric conversion
- imaging device
- electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
Description
本発明は、撮像装置、細胞検出装置、及び撮像装置の製造方法に関する。 The present invention relates to an imaging device, a cell detection device, and a method for manufacturing the imaging device.
様々な生物種の遺伝子の発現解析を行うためにＤＮＡチップや抗体チップ等の撮像装置やその読取装置が開発されている。撮像装置は、プローブとなる既知の塩基配列のｃＤＮＡや抗体をスライドガラス等の固体担体上にマトリクス状に整列固定させたものである。 In order to analyze the expression of genes of various biological species, imaging devices such as DNA chips and antibody chips and readers thereof have been developed. The imaging device is obtained by aligning and fixing cDNA and antibodies having a known base sequence serving as a probe on a solid support such as a slide glass in a matrix.
また、複数の撮像素子を二次元アレイ状に配列してなる固体撮像デバイスの受光面にＤＮＡや抗体等のプローブ分子をスポットした撮像装置が開発されている。このような撮像装置では、スポットに付着した標識ＤＮＡ等の生体高分子を標識する標識物質により発生する光を各光電変換素子により計測する。固体撮像デバイスの受光面にスポットが点在しており、受光面に付着された生体高分子と光電変換素子との間の距離が近いために標識物質から発した光があまり減衰せずに固体撮像デバイスの受光面に入射するため、僅かな光量でも計測が可能であるという利点がある（例えば、特許文献１参照）。
ところで、本出願人は、上記の固体撮像デバイスの受光面にウェルを形成し、ウェル内に細胞を入れて観察することを検討している。しかし、微小な撮像素子の１つ１つにウェルを形成することは困難である。 By the way, the present applicant is considering forming a well on the light receiving surface of the above-described solid-state imaging device, and observing the cells in the well. However, it is difficult to form a well for each minute image sensor.
本発明は、上記の問題を解決し、各撮像素子の周囲に隔壁を形成した撮像装置、及びこれを用いた細胞検出装置を提供することを目的とする。 An object of the present invention is to solve the above problems and provide an imaging device in which a partition is formed around each imaging device, and a cell detection device using the imaging device.
以上の課題を解決するため、本発明の一の態様によれば、基板上に設けられた複数の光電変換素子と、前記光電変換素子を被覆する絶縁膜と、互いに隣接する前記光電変換素子同士の間の前記絶縁膜上に設けられ、互いに離間することによって流路が形成される複数の隔壁と、前記複数の光電変換素子間の対応する第１の電極同士を行方向に接続する第１の配線と、前記複数の光電変換素子間の対応する第２の電極同士を列方向に接続する第２の配線と、を備え、前記絶縁膜は、前記光電変換素子、前記第１の配線及び前記第２の配線を一括して被覆し、前記隔壁は、前記絶縁膜上の、前記光電変換素子、前記第１の配線及び前記第２の配線のいずれとも重ならない位置に設けられていることを特徴とする撮像装置が提供される。 In order to solve the above problems, according to one aspect of the present invention, a plurality of photoelectric conversion elements provided on a substrate, an insulating film covering the photoelectric conversion elements, and the photoelectric conversion elements adjacent to each other A plurality of partition walls, which are provided on the insulating film between each other and formed with flow paths by being separated from each other , and corresponding first electrodes between the plurality of photoelectric conversion elements are connected in a row direction. And a second wiring that connects corresponding second electrodes between the plurality of photoelectric conversion elements in a column direction, and the insulating film includes the photoelectric conversion element, the first wiring, and the second wiring. The second wiring is collectively covered, and the partition is provided on the insulating film at a position that does not overlap any of the photoelectric conversion element, the first wiring, and the second wiring. An imaging device is provided.
好ましくは、前記第１の配線及び前記第２の配線は遮光性材料からなる。
好ましくは、前記隔壁は、前記絶縁膜上に光硬化性の感光性樹脂を堆積した後、前記基板側から光を照射して前記感光性樹脂を光硬化させ、現像して光硬化しなかった部分を除去することで形成される。
かかる隔壁のパターン化においては、通常の微細加工技術がいずれも使用可能であり、例えばフォトマスクの使用又はマスクレス露光によるフォトリソグラフィが利用できる。このとき、使用するフォトレジストは、ネガ型、ポジ型のいずれでも良く、その材質については、通常使用されるものがいずれも使用可能である。
この他、エッチングやスクリーン印刷等も使用可能である。
前記隔壁の材質としては、ある程度の強度（緩やかな液体圧がかかっても壊れない程度）が確保されるものであれば、特に制限はないが、特に親水性を有する材質である場合、前記隔壁によって仕切られる空間（隙間）に溶液を導入しやすくなり、高効率で細胞を捕捉することが可能になる。
好ましくは、前記光電変換素子と対応し、前記絶縁膜上の前記隔壁が形成されない部分にウェルを形成し、前記複数の光電変換素子間の対応する第１の電極同士を行方向に接続する第１の配線及び前記複数の光電変換素子間の対応する第２の電極同士を列方向に接続する第２の配線と対応し、前記絶縁膜上の前記隔壁が形成されない部分に前記流路を形成し、前記ウェルは前記流路によって接続されている。
好ましくは、前記第１の電極はボトムゲート電極であり、前記第２の電極はソース電極、及び、ドレイン電極であり、前記第１の配線は、前記ボトムゲート電極を行又は列のいずれかの方向に接続するボトムゲートラインであり、前記第２の配線は、前記ソース電極に接続するソースライン、及び、前記ドレイン電極に接続するドレインラインである。
Preferably, the first wiring and the second wiring are made of a light shielding material.
Preferably, the partition wall is formed by depositing a photocurable photosensitive resin on the insulating film, and then irradiating light from the substrate side to photocur the photosensitive resin, developing, and not photocuring. It is formed by removing the part.
For patterning the partition walls, any of the usual fine processing techniques can be used. For example, use of a photomask or photolithography by maskless exposure can be used. At this time, the photoresist to be used may be either a negative type or a positive type, and any of those usually used can be used.
In addition, etching, screen printing, and the like can be used.
The material of the partition wall is not particularly limited as long as a certain level of strength (a degree that does not break even when moderate liquid pressure is applied) is ensured. However, when the partition wall material is particularly hydrophilic, the partition wall is not limited. It becomes easy to introduce the solution into the space (gap) partitioned by, and it becomes possible to capture cells with high efficiency.
Preferably, a well corresponding to the photoelectric conversion element is formed in a portion where the partition wall is not formed on the insulating film, and the corresponding first electrodes between the plurality of photoelectric conversion elements are connected in the row direction. Corresponding to the second wiring for connecting one wiring and the corresponding second electrodes between the plurality of photoelectric conversion elements in the column direction, and forming the flow path in a portion where the partition wall is not formed on the insulating film The wells are connected by the flow path.
Preferably, the first electrode is a bottom gate electrode, the second electrode is a source electrode and a drain electrode, and the first wiring has either the row or the column as the bottom gate electrode. The second wiring is a source line connected to the source electrode and a drain line connected to the drain electrode.
本発明の二の態様によれば、撮像装置の受光面側に、細胞を含有する溶液の流入部、流出部を形成したことを特徴とする細胞検出装置が提供される。 According to the second aspect of the present invention, there is provided a cell detection device characterized in that an inflow portion and an outflow portion for a solution containing cells are formed on the light receiving surface side of the imaging device.
本発明の三の態様によれば、基板上に設けられた複数の光電変換素子、前記光電変換素子の対応する第１の電極同士を行方向に接続する第１の配線、及び、前記光電変換素子の対応する第２の電極同士を列方向に接続する第２の配線を形成した後に、これらを一括して被覆する絶縁膜を形成し、次に、前記絶縁膜上に光硬化性の感光性樹脂を接合し、その後、前記透明基板側から光を照射して、前記光電変換素子、前記第１の配線及び前記第２の配線のいずれとも重ならない位置の前記感光性樹脂を光硬化させ、現像して光硬化しなかった部分を除去して隔壁を形成することを特徴とする撮像装置の製造方法が提供される。 According to the third aspect of the present invention, the plurality of photoelectric conversion elements provided on the substrate, the first wiring connecting the corresponding first electrodes of the photoelectric conversion elements in the row direction, and the photoelectric conversion After forming the second wiring that connects the corresponding second electrodes of the element in the column direction, an insulating film is formed to cover these together, and then a photocurable photosensitive film is formed on the insulating film. After bonding the photosensitive resin, light is irradiated from the transparent substrate side, and the photosensitive resin in a position not overlapping with any of the photoelectric conversion element, the first wiring, and the second wiring is photocured. A method for manufacturing an imaging device is provided, wherein a partition wall is formed by removing a portion that has not been developed and photocured.
好ましくは、前記第１の電極はボトムゲート電極であり、前記第２の電極はソース電極、及び、ドレイン電極であり、前記第１の配線は、前記ボトムゲート電極を行又は列のいずれかの方向に接続するボトムゲートラインを有し、前記第２の配線は、前記ソース電極に接続するソースライン、及び、前記ドレイン電極に接続するドレインラインである。 Preferably, the first electrode is a bottom gate electrode, the second electrode is a source electrode and a drain electrode, and the first wiring has either the row or the column as the bottom gate electrode. The second wiring includes a source line connected to the source electrode and a drain line connected to the drain electrode.
本発明によれば、各撮像素子の周囲に隔壁を形成した撮像装置、及びこれを用いた細胞検出装置が提供される。 ADVANTAGE OF THE INVENTION According to this invention, the imaging device which formed the partition around each imaging device, and the cell detection apparatus using the same are provided.
以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。 The best mode for carrying out the present invention will be described below with reference to the drawings. However, although various technically preferable limitations for implementing the present invention are given to the embodiments described below, the scope of the invention is not limited to the following embodiments and illustrated examples.
図１は分析装置８０の構成を示すブロック図である。図１に示すように、分析装置８０は、撮像装置１と、撮像装置１に接続されるトップゲートドライバ７４、ボトムゲートドライバ７１及びドレインドライバ７３と、トップゲートドライバ７４、ボトムゲートドライバ７１及びドレインドライバ７３を介して撮像装置１を制御するコンピュータ８１と、コンピュータ８１から出力された信号により出力（表示又はプリント）を行う出力装置８２と、コンピュータ８１により制御される励起光照射装置８３と、を備える。 FIG. 1 is a block diagram showing the configuration of the analyzer 80. As shown in FIG. 1, the analysis device 80 includes an imaging device 1, a top gate driver 74, a bottom gate driver 71 and a drain driver 73 connected to the imaging device 1, a top gate driver 74, a bottom gate driver 71 and a drain. A computer 81 that controls the imaging device 1 via the driver 73, an output device 82 that outputs (displays or prints) the signal output from the computer 81, and an excitation light irradiation device 83 that is controlled by the computer 81. Prepare.
コンピュータ８１は、ＣＰＵ、ＲＡＭ等を備え、撮像装置１のトップゲートドライバ７４、ボトムゲートドライバ７１及びドレインドライバ７３に制御信号を出力することによって、トップゲートドライバ７４、ボトムゲートドライバ７１及びドレインドライバ７３に固体撮像デバイス１０の駆動動作を行わせる機能を有する。また、コンピュータ８１は入力した二次元の画像データに従った画像を出力装置８２に出力させる機能を有する。 The computer 81 includes a CPU, a RAM, and the like, and outputs a control signal to the top gate driver 74, the bottom gate driver 71, and the drain driver 73 of the image pickup apparatus 1, whereby the top gate driver 74, the bottom gate driver 71, and the drain driver 73 are output. Has a function of causing the solid-state imaging device 10 to perform a driving operation. The computer 81 has a function of causing the output device 82 to output an image according to the input two-dimensional image data.
出力装置８２はプロッタ、プリンタ又はディスプレイであり、コンピュータ８１のＲＡＭに記録された二次元の画像データを出力する。
励起光照射装置８３は、後述する蛍光色素を励起する励起光を撮像装置１に照射する。
The output device 82 is a plotter, printer, or display, and outputs two-dimensional image data recorded in the RAM of the computer 81.
The excitation light irradiation device 83 irradiates the imaging device 1 with excitation light that excites a fluorescent dye described later.
撮像装置１は、固体撮像デバイス１０と、固体撮像デバイス１０を駆動するボトムゲートドライバ７１、ドレインドライバ７３及びトップゲートドライバ７４と、隔壁５１と、を具備する。 The imaging apparatus 1 includes a solid-state imaging device 10, a bottom gate driver 71 that drives the solid-state imaging device 10, a drain driver 73 and a top gate driver 74, and a partition wall 51.
図２は、撮像装置１の受光面の一部を示す平面図である。図２に示すように、撮像装置１には、固体撮像デバイス１０の光電変換素子として複数のダブルゲート型電界効果トランジスタ（以下、ダブルゲートトランジスタという。）２０がマトリクス状に配列されている。また、撮像装置１の受光面には、隣接するダブルゲートトランジスタ２０のボトムゲート電極２１の間に、隔壁５１が形成されている。 FIG. 2 is a plan view showing a part of the light receiving surface of the imaging apparatus 1. As shown in FIG. 2, in the imaging apparatus 1, a plurality of double-gate field effect transistors (hereinafter referred to as double-gate transistors) 20 are arranged in a matrix as photoelectric conversion elements of the solid-state imaging device 10. A partition wall 51 is formed between the bottom gate electrodes 21 of the adjacent double gate transistors 20 on the light receiving surface of the imaging device 1.
図３は１つのダブルゲートトランジスタ２０を示す平面図であり、図４は図３のIV−IV矢視断面図である。図２〜図４に示すように、固体撮像デバイス１０は、透明基板１７と、ボトムゲート絶縁膜２２と、トップゲート絶縁膜２９と、保護絶縁膜３２と、平坦化膜３５とを積層してなり、これらの層間に、複数のボトムゲートライン４１、ソースライン４２、ドレインライン４３、トップゲートライン４４、及び、ダブルゲートトランジスタ２０を形成するボトムゲート電極２１、半導体膜２３、チャネル保護膜２４、不純物半導体膜２５，２６、ソース電極２７、ドレイン電極２８、トップゲート電極３１が適宜設けられている。 3 is a plan view showing one double gate transistor 20, and FIG. 4 is a cross-sectional view taken along arrows IV-IV in FIG. As shown in FIGS. 2 to 4, the solid-state imaging device 10 includes a transparent substrate 17, a bottom gate insulating film 22, a top gate insulating film 29, a protective insulating film 32, and a planarizing film 35. Between these layers, a plurality of bottom gate lines 41, source lines 42, drain lines 43, top gate lines 44, bottom gate electrodes 21 that form double gate transistors 20, semiconductor films 23, channel protective films 24, Impurity semiconductor films 25 and 26, a source electrode 27, a drain electrode 28, and a top gate electrode 31 are provided as appropriate.
透明基板１７は、後述する感光性樹脂を感光させる波長の光の透過性を有するとともに、絶縁性を有する。このような透明基板１７としては、石英ガラス等といったガラス基板又はポリカーボネート、ＰＭＭＡ等といったプラスチック基板を用いることができる。 The transparent substrate 17 has transparency of light having a wavelength for exposing a photosensitive resin described later, and has an insulating property. As the transparent substrate 17, a glass substrate such as quartz glass or a plastic substrate such as polycarbonate or PMMA can be used.
図３、図４に示すように、ダブルゲートトランジスタ２０，２０，…は何れも、受光部である半導体膜２３と、半導体膜２３上に形成されたチャネル保護膜２４と、ボトムゲート絶縁膜２２を挟んで半導体膜２３の下に形成されたボトムゲート電極２１と、トップゲート絶縁膜２９を挟んで半導体膜２３の上に形成されたトップゲート電極３１と、半導体膜２３の一部に重なるよう形成された不純物半導体膜２５と、半導体膜２３の別の部分に重なるよう形成された不純物半導体膜２６と、不純物半導体膜２５に重なったソース電極２７と、不純物半導体膜２６に重なったドレイン電極２８と、を備え、半導体膜２３において受光した光量に従ったレベルの電気信号を出力するものである。 As shown in FIGS. 3 and 4, each of the double gate transistors 20, 20,... Has a semiconductor film 23 that is a light receiving portion, a channel protective film 24 formed on the semiconductor film 23, and a bottom gate insulating film 22. A bottom gate electrode 21 formed under the semiconductor film 23 with the gate interposed therebetween, a top gate electrode 31 formed over the semiconductor film 23 with the top gate insulating film 29 interposed therebetween, and a portion of the semiconductor film 23 The formed impurity semiconductor film 25, the impurity semiconductor film 26 formed so as to overlap another part of the semiconductor film 23, the source electrode 27 overlapped with the impurity semiconductor film 25, and the drain electrode 28 overlapped with the impurity semiconductor film 26. And outputs an electrical signal at a level according to the amount of light received by the semiconductor film 23.
ボトムゲート電極２１は、ダブルゲートトランジスタ２０ごとに透明基板１７上に形成されている。また、透明基板１７上には横方向に延在する複数本のボトムゲートライン４１，４１，…が形成されており、横方向に配列された同一の行のダブルゲートトランジスタ２０，２０，…のそれぞれのボトムゲート電極２１が共通のボトムゲートライン４１と一体となって形成されている。ボトムゲート電極２１及びボトムゲートライン４１は、導電性及び遮光性を有し、例えばクロム、クロム合金、アルミ若しくはアルミ合金又はこれらの合金からなる。 The bottom gate electrode 21 is formed on the transparent substrate 17 for each double gate transistor 20. Further, a plurality of bottom gate lines 41, 41,... Extending in the horizontal direction are formed on the transparent substrate 17, and the double gate transistors 20, 20,. Each bottom gate electrode 21 is formed integrally with a common bottom gate line 41. The bottom gate electrode 21 and the bottom gate line 41 have conductivity and light shielding properties, and are made of, for example, chromium, a chromium alloy, aluminum, an aluminum alloy, or an alloy thereof.
ボトムゲート電極２１及びボトムゲートライン４１，４１，…はボトムゲート絶縁膜２２によってまとめて被覆されている。すなわち、ボトムゲート絶縁膜２２は全てのダブルゲートトランジスタ２０，２０，…に共通して形成された膜である。ボトムゲート絶縁膜２２は、絶縁性及び光透過性を有し、例えば窒化シリコン（ＳｉＮ）又は酸化シリコン（ＳｉＯ２）からなる。 The bottom gate electrode 21 and the bottom gate lines 41, 41,... Are collectively covered with the bottom gate insulating film 22. That is, the bottom gate insulating film 22 is a film formed in common to all the double gate transistors 20, 20,. The bottom gate insulating film 22 has insulating properties and light transmittance, and is made of, for example, silicon nitride (SiN) or silicon oxide (SiO 2 ).
ボトムゲート絶縁膜２２上には、複数の半導体膜２３がマトリクス状に配列するよう形成されている。半導体膜２３は、ダブルゲートトランジスタ２０ごとに独立して形成されており、それぞれのダブルゲートトランジスタ２０においてボトムゲート電極２１に対して対向配置され、ボトムゲート電極２１との間にボトムゲート絶縁膜２２を挟んでいる。半導体膜２３は、平面視して略矩形状を呈しており、受光した蛍光の光量に応じた量の電子−正孔対を生成するアモルファスシリコン又はポリシリコンで形成された層である。 A plurality of semiconductor films 23 are formed on the bottom gate insulating film 22 so as to be arranged in a matrix. The semiconductor film 23 is formed independently for each double gate transistor 20, and is disposed opposite to the bottom gate electrode 21 in each double gate transistor 20, and the bottom gate insulating film 22 is interposed between the bottom gate electrode 21. Is sandwiched. The semiconductor film 23 has a substantially rectangular shape in plan view, and is a layer formed of amorphous silicon or polysilicon that generates electron-hole pairs in an amount corresponding to the amount of received fluorescence.
半導体膜２３上には、チャネル保護膜２４が形成されている。チャネル保護膜２４は、ダブルゲートトランジスタ２０ごとに独立してパターニングされており、それぞれのダブルゲートトランジスタ２０において半導体膜２３の中央部上に形成されている。チャネル保護膜２４は、絶縁性及び光透過性を有し、例えば窒化シリコン又は酸化シリコンからなる。チャネル保護膜２４は、パターニングに用いられるエッチャントから半導体膜２３の界面を保護するものである。半導体膜２３に光が入射すると、入射した光量に従った量の電子−正孔対がチャネル保護膜２４と半導体膜２３との界面付近を中心に発生するようになっている。この場合、半導体膜２３にはキャリアとして正孔及び電子が発生する。 A channel protective film 24 is formed on the semiconductor film 23. The channel protective film 24 is patterned independently for each double gate transistor 20, and is formed on the central portion of the semiconductor film 23 in each double gate transistor 20. The channel protective film 24 has insulating properties and light transmissive properties, and is made of, for example, silicon nitride or silicon oxide. The channel protective film 24 protects the interface of the semiconductor film 23 from an etchant used for patterning. When light enters the semiconductor film 23, an amount of electron-hole pairs according to the amount of incident light is generated around the interface between the channel protective film 24 and the semiconductor film 23. In this case, holes and electrons are generated as carriers in the semiconductor film 23.
半導体膜２３の一端部上には、不純物半導体膜２５が一部、チャネル保護膜２４に重なるようにして形成されており、半導体膜２３の他端部上には、不純物半導体膜２６が一部、チャネル保護膜２４に重なるようにして形成されている。不純物半導体膜２５，２６は、ダブルゲートトランジスタ２０ごとに独立してパターニングされている。不純物半導体膜２５，２６は、ｎ型の不純物イオンを含むアモルファスシリコン（ｎ＋シリコン）からなる。 An impurity semiconductor film 25 is partially formed on one end portion of the semiconductor film 23 so as to overlap the channel protection film 24, and an impurity semiconductor film 26 is partially formed on the other end portion of the semiconductor film 23. The channel protective film 24 is formed so as to overlap. The impurity semiconductor films 25 and 26 are patterned independently for each double gate transistor 20. The impurity semiconductor films 25 and 26 are made of amorphous silicon (n + silicon) containing n-type impurity ions.
不純物半導体膜２５上には、ソース電極２７が形成され、不純物半導体膜２６上には、ドレイン電極２８が形成されている。ソース電極２７及びドレイン電極２８はダブルゲートトランジスタ２０ごとに形成されている。縦方向に延在する複数本のソースライン４２，４２，…及びドレインライン４３，４３，…がボトムゲート絶縁膜２２上に形成されている。縦方向に配列された同一の列のダブルゲートトランジスタ２０，２０，…のソース電極２７は共通のソースライン４２と一体に形成されており、縦方向に配列された同一の列のダブルゲートトランジスタ２０，２０，…のドレイン電極２８は共通のドレインライン４３と一体に形成されている。ソース電極２７、ドレイン電極２８、ソースライン４２及びドレインライン４３は、導電性及び遮光性を有しており、例えばクロム、クロム合金、アルミ若しくはアルミ合金又はこれらの合金からなる。 A source electrode 27 is formed on the impurity semiconductor film 25, and a drain electrode 28 is formed on the impurity semiconductor film 26. The source electrode 27 and the drain electrode 28 are formed for each double gate transistor 20. A plurality of source lines 42, 42,... And drain lines 43, 43,... Extending in the vertical direction are formed on the bottom gate insulating film 22. The source electrodes 27 of the double gate transistors 20, 20,... In the same column arranged in the vertical direction are formed integrally with the common source line 42, and the double gate transistors 20 in the same column arranged in the vertical direction. , 20,... Are formed integrally with a common drain line 43. The source electrode 27, the drain electrode 28, the source line 42, and the drain line 43 have conductivity and light shielding properties, and are made of, for example, chromium, a chromium alloy, aluminum, an aluminum alloy, or an alloy thereof.
ダブルゲートトランジスタ２０，２０，…のソース電極２７及びドレイン電極２８並びにソースライン４２，４２，…及びドレインライン４３，４３，…は、トップゲート絶縁膜２９によってまとめて被覆されている。トップゲート絶縁膜２９は全てのダブルゲートトランジスタ２０，２０，…に共通して形成された膜である。トップゲート絶縁膜２９は、絶縁性及び光透過性を有し、例えば窒化シリコン又は酸化シリコンからなる。 .. Of the double gate transistors 20, 20,... And the source lines 42, 42... And the drain lines 43, 43,. The top gate insulating film 29 is a film formed in common to all the double gate transistors 20, 20,. The top gate insulating film 29 has insulating properties and light transmissive properties, and is made of, for example, silicon nitride or silicon oxide.
トップゲート絶縁膜２９上には、複数のトップゲート電極３１がダブルゲートトランジスタ２０ごとに形成されている。トップゲート電極３１は、それぞれのダブルゲートトランジスタ２０において半導体膜２３に対して対向配置され、半導体膜２３との間にトップゲート絶縁膜２９及びチャネル保護膜２４を挟んでいる。また、トップゲート絶縁膜２９上には横方向に延在する複数本のトップゲートライン４４，４４，…が形成されており、横方向に配列された同一の行のダブルゲートトランジスタ２０，２０，…のトップゲート電極３１が共通のトップゲートライン４４と一体に形成されている。トップゲート電極３１及びトップゲートライン４４は、導電性及び光透過性を有し、例えばＩＴＯからなる。 A plurality of top gate electrodes 31 are formed for each double gate transistor 20 on the top gate insulating film 29. The top gate electrode 31 is disposed opposite to the semiconductor film 23 in each double gate transistor 20, and the top gate insulating film 29 and the channel protective film 24 are sandwiched between the top gate electrode 31 and the semiconductor film 23. Further, a plurality of top gate lines 44, 44,... Extending in the horizontal direction are formed on the top gate insulating film 29, and the double gate transistors 20, 20,. The top gate electrode 31 is formed integrally with a common top gate line 44. The top gate electrode 31 and the top gate line 44 are conductive and light transmissive, and are made of, for example, ITO.
ダブルゲートトランジスタ２０，２０，…のトップゲート電極３１及びトップゲートライン４４，４４，…は保護絶縁膜３２によってまとめて被覆され、保護絶縁膜３２は全てのダブルゲートトランジスタ２０，２０，…に共通して形成された膜である。保護絶縁膜３２は、絶縁性及び光透過性を有し、窒化シリコン又は酸化シリコンからなる。 The top gate electrode 31 and the top gate lines 44, 44,... Of the double gate transistors 20, 20,... Are collectively covered by the protective insulating film 32, and the protective insulating film 32 is common to all the double gate transistors 20, 20,. It is the film | membrane formed in this way. The protective insulating film 32 has insulating properties and light transmittance, and is made of silicon nitride or silicon oxide.
保護絶縁膜３２の上面には、平坦化膜３５が設けられている。平坦化膜３５は絶縁性及び光透過性を有し、例えばＰＭＭＡ、ポリカーボネート、エポキシ樹脂、その他の透明な樹脂を塗布して固体撮像デバイス１０の表面を平坦に形成するものである。平坦化膜３５が設けられた側の面が、固体撮像デバイスの受光面となる。 A planarizing film 35 is provided on the upper surface of the protective insulating film 32. The planarization film 35 has insulating properties and light transmissivity, and for example, PMMA, polycarbonate, epoxy resin, or other transparent resin is applied to form the surface of the solid-state imaging device 10 flat. The surface on the side where the planarizing film 35 is provided becomes the light receiving surface of the solid-state imaging device.
以上のように構成された固体撮像デバイス１０は、平坦化膜３５の表面を受光面としており、各ダブルゲートトランジスタ２０の半導体膜２３において受光した光量を電気信号に変換するように設けられている。 The solid-state imaging device 10 configured as described above has the surface of the planarization film 35 as a light receiving surface, and is provided so as to convert the amount of light received by the semiconductor film 23 of each double gate transistor 20 into an electrical signal. .
隔壁５１は、固体撮像デバイス１０の受光面側に設けられている。隔壁５１は、平坦化膜３５上において、ダブルゲートトランジスタ２０のボトムゲート電極２１、ボトムゲートライン４１、ソースライン４２、ドレインライン４３のいずれとも重ならない位置に設けられている。 The partition wall 51 is provided on the light receiving surface side of the solid-state imaging device 10. The partition wall 51 is provided on the planarizing film 35 at a position that does not overlap any of the bottom gate electrode 21, the bottom gate line 41, the source line 42, and the drain line 43 of the double gate transistor 20.
各ダブルゲートトランジスタ２０の受光面側のボトムゲート電極２１に対応する部分には、隔壁５１によって仕切られるウェル５２が形成される。なお、ボトムゲートライン４１、ソースライン４２及びドレインライン４３に対応する部分には隔壁５１が形成されず、流路５３となる。このため、隣接するウェル５２は、流路５３によって接続されている。 In a portion corresponding to the bottom gate electrode 21 on the light receiving surface side of each double gate transistor 20, a well 52 partitioned by a partition wall 51 is formed. Note that the partition 51 is not formed in portions corresponding to the bottom gate line 41, the source line 42, and the drain line 43, and serves as a flow path 53. For this reason, adjacent wells 52 are connected by a flow path 53.
本実施形態においては、感光性樹脂を用いて、ダブルゲートトランジスタ２０のボトムゲート電極２１、ボトムゲートライン４１、ソースライン４２、及びドレインライン４３をフォトマスクとして隔壁５１を形成している。以下、図５〜図７を用いて隔壁５１の形成方法について説明する。 In the present embodiment, the partition walls 51 are formed using a photosensitive resin, using the bottom gate electrode 21, the bottom gate line 41, the source line 42, and the drain line 43 of the double gate transistor 20 as a photomask. Hereinafter, the formation method of the partition 51 is demonstrated using FIGS.
まず、図５に示すように、固体撮像デバイス１０の受光面に、光硬化性の感光性樹脂５４を配置する。例えば、光硬化性の感光性樹脂を塗布してもよいし、シート状の感光性樹脂５４を貼り付けてもよい。
この感光性樹脂５４の膜厚は、使用する細胞の大きさに応じて適宜選定されればよいが、一般的な細胞の大きさは５〜２０μｍであることから、細胞の大きさと同程度かそれ以上であればよく、具体的には５〜２５μｍ程度とされればよい。
First, as shown in FIG. 5, a photocurable photosensitive resin 54 is disposed on the light receiving surface of the solid-state imaging device 10. For example, a photocurable photosensitive resin may be applied, or a sheet-like photosensitive resin 54 may be attached.
The film thickness of the photosensitive resin 54 may be appropriately selected according to the size of the cell to be used. However, since the general cell size is 5 to 20 μm, is it about the same as the cell size? More than that, what is necessary is just to be about 5-25 micrometers specifically.
次に、図６に示すように、透明基板１７側から光Ｌを照射して、ダブルゲートトランジスタ２０のボトムゲート電極２１、ボトムゲートライン４１、ソースライン４２及びドレインライン４３のいずれとも重ならない位置の感光性樹脂５４を硬化させる。 Next, as shown in FIG. 6, a position where the light L is irradiated from the transparent substrate 17 side and does not overlap any of the bottom gate electrode 21, the bottom gate line 41, the source line 42, and the drain line 43 of the double gate transistor 20. The photosensitive resin 54 is cured.
その後、現像液に浸し、感光性樹脂５４の光硬化していない部分を除去する。以上により、図７に示すように、固体撮像デバイス１０の受光面側に隔壁５１が形成される。本実施の形態によれば、隔壁５１によって各ダブルゲートトランジスタ２０が仕切られ、ウェル５２が各ダブルゲートトランジスタ２０のボトムゲート電極２１毎に形成される。また、ボトムゲートライン４１、ソースライン４２及びドレインライン４３と対応する部分に流路５３が形成され、隣接するウェル５２が流路５３により接続された構造となる。
かかる隔壁５１によって仕切られる空間のサイズは、使用する細胞が該空間内に１細胞ずつ収容され、捕捉される（漏出し難い）サイズであればよく、使用する細胞の大きさに応じて適宜設計されることが望ましく、例えば縦５〜３０μｍ程度、横５〜３０μｍの範囲内とされればよい。
また、隣り合う隔壁５１同士の間は、０．５〜５μｍの範囲とされることが好ましい。隔壁５１の間隔が５μｍを超えると、使用する細胞が通り抜けられてしまう虞があり、逆に０．５μｍよりも狭いと、充分な送液効率を確保できなくなる。
Thereafter, it is immersed in a developing solution to remove a portion of the photosensitive resin 54 that is not photocured. Thus, as shown in FIG. 7, the partition wall 51 is formed on the light receiving surface side of the solid-state imaging device 10. According to the present embodiment, each double gate transistor 20 is partitioned by the partition wall 51, and a well 52 is formed for each bottom gate electrode 21 of each double gate transistor 20. Further, a flow path 53 is formed in a portion corresponding to the bottom gate line 41, the source line 42, and the drain line 43, and an adjacent well 52 is connected by the flow path 53.
The size of the space partitioned by the partition wall 51 may be any size as long as the cells to be used are accommodated in the space one by one and captured (not easily leaked), and appropriately designed according to the size of the cells to be used. For example, it may be within a range of about 5 to 30 μm in length and 5 to 30 μm in width.
Moreover, it is preferable to set it as the range of 0.5-5 micrometers between adjacent partition walls 51. FIG. If the distance between the partition walls 51 exceeds 5 μm, the cells to be used may pass through. Conversely, if the distance is smaller than 0.5 μm, sufficient liquid feeding efficiency cannot be ensured.
以下、本発明を実施例によりさらに詳細に説明する。
〔実施例１〕
はじめに、感光性樹脂との粘着性を高めるために、ホットプレートを用いて固体撮像デバイス１０を１５０°Cで２０分間焼いた。次に、感光性樹脂として、厚さ２５μｍのフィルム状のＳＵ−８（Ｍｉｃｒｏｃｈｅｍ社製）を固体撮像デバイス１０の受光面側に貼り、９５°Cで５分間焼いた。その後、ＳＵ−８の表面保護フィルムを剥離し、再び９５°Cで１０分間焼いた。
Hereinafter, the present invention will be described in more detail with reference to examples.
[Example 1]
First, in order to increase the adhesion with the photosensitive resin, the solid-state imaging device 10 was baked at 150 ° C. for 20 minutes using a hot plate. Next, a film-shaped SU-8 (manufactured by Microchem) having a thickness of 25 μm was attached to the light-receiving surface side of the solid-state imaging device 10 as a photosensitive resin, and baked at 95 ° C. for 5 minutes. Thereafter, the surface protective film of SU-8 was peeled off and baked again at 95 ° C. for 10 minutes.
次に、固体撮像デバイス１０の透明基板１７側から距離１４ｃｍ、３８．８ｍＷ／ｃｍ２の強度で１００秒間ＵＶを照射し、隔壁５１のパターンを形成した。次に、６５°Cで５分間焼き、さらに９５°Cで１５分間焼いた。 Next, UV was irradiated for 100 seconds from the transparent substrate 17 side of the solid-state imaging device 10 at a distance of 14 cm and an intensity of 38.8 mW / cm 2 to form a pattern of the partition walls 51. Next, it was baked at 65 ° C. for 5 minutes and further baked at 95 ° C. for 15 minutes.
次に、現像液（ＳＵ−８ ｄｅｖｅｌｏｐｅｒ、Ｍｉｃｒｏｃｈｅｍ社製）に固体撮像デバイス１０を３分間浸し、その後蒸留水で洗浄することでＳＵ−８の光硬化していない部分を除去した。 Next, the solid-state imaging device 10 was immersed in a developer (SU-8 developer, manufactured by Microchem) for 3 minutes, and then washed with distilled water to remove the uncured portion of SU-8.
最後に、固体撮像デバイス１０を１５０°Cで２０分間焼いた。以上により、隔壁５１が形成された。 Finally, the solid-state imaging device 10 was baked at 150 ° C. for 20 minutes. Thus, the partition wall 51 was formed.
〔比較例１〕
なお、比較として、上記実施例１と同様の操作において、現像液に浸す時間を３０秒としたものも作成した。
[Comparative Example 1]
For comparison, the same operation as in Example 1 was also performed in which the immersion time in the developer was 30 seconds.
図８は実施例１、図９は比較例１の固体撮像デバイス１０の受光面側を走査型電子顕微鏡で撮影した写真である。図８に示すように、実施例１では、隔壁５１によって仕切られるウェル５２が形成されていることがわかる。また、ボトムゲートライン４１、ソースライン４２及びドレインライン４３に対応する部分に流路５３が形成され、隣接するウェル５２が流路５３によって接続されていることがわかる。 8 is a photograph in which the light-receiving surface side of the solid-state imaging device 10 of Comparative Example 1 is photographed with a scanning electron microscope. As shown in FIG. 8, it can be seen that the well 52 partitioned by the partition wall 51 is formed in the first embodiment. Further, it can be seen that a flow path 53 is formed in a portion corresponding to the bottom gate line 41, the source line 42, and the drain line 43, and adjacent wells 52 are connected by the flow path 53.
一方、比較例１では、ボトムゲートライン４１、ソースライン４２及びドレインライン４３に対応する部分の感光性樹脂が充分に除去されず、流路５３が形成されていない。このため、隣接するウェル５２が接続されずに独立した形状となっていることがわかる。 On the other hand, in Comparative Example 1, the photosensitive resin in portions corresponding to the bottom gate line 41, the source line 42, and the drain line 43 is not sufficiently removed, and the flow path 53 is not formed. For this reason, it turns out that the adjacent well 52 becomes an independent shape without being connected.
上記の固体撮像デバイス１０を用いて形成される細胞検出装置１００について説明する。図１０は細胞検出装置１００の斜視図であり、図１１は細胞検出装置１００の分解斜視図であり、図１２は図１０のXII−XII矢視断面図である。細胞検出装置１００は、固体撮像デバイス１０を含む分析装置８０と、流路形成材１０１と、蓋材１１１とから概略構成される。 The cell detection apparatus 100 formed using the solid-state imaging device 10 will be described. 10 is a perspective view of the cell detection device 100, FIG. 11 is an exploded perspective view of the cell detection device 100, and FIG. 12 is a cross-sectional view taken along arrow XII-XII in FIG. The cell detection apparatus 100 is generally configured by an analysis apparatus 80 including the solid-state imaging device 10, a flow path forming material 101, and a lid material 111.
流路形成材１０１は枠状であり、固体撮像デバイス１０の受光面側に、受光部を囲むように接合される。流路形成材１０１の対向する角部には、流入孔１０２、流出孔１０３が設けられている。また、流路形成材１０１の中央部には、固体撮像デバイス１０の受光部の位置に貫通孔１０４が設けられている。
流路形成材１０１は、例えばポリジメチルシロキサン（ＰＤＭＳ）等のシリコンゴムを用いて形成することができる。
The flow path forming member 101 has a frame shape and is joined to the light receiving surface side of the solid-state imaging device 10 so as to surround the light receiving portion. An inflow hole 102 and an outflow hole 103 are provided at opposite corners of the flow path forming member 101. Further, a through hole 104 is provided at the center of the flow path forming member 101 at the position of the light receiving portion of the solid-state imaging device 10.
The flow path forming material 101 can be formed using silicon rubber such as polydimethylsiloxane (PDMS).
蓋材１１１は、流路形成材１０１の上部に接合される。蓋材１１１の対向する角部には、流入孔１０２、流出孔１０３と対応する位置に流入部１１２、流出部１１３が設けられている。また、蓋材１１１の中央部には、貫通孔１０４よりも小さい孔１１４が設けられている。孔１１４の下側の開口部は、両面テープ１１５によりカバーグラス１１６で蓋されている。孔１１４より、細胞検出装置１００の内部を光学顕微鏡で観察することができる。また、蓋材１１１の流入部１１２と孔１１４との間には、細胞導入部１１７が設けられている。
蓋材１１１は、例えばポリメタクリル酸メチル樹脂（ＰＭＭＡ）等のアクリル樹脂を用いて形成することができる。
The lid member 111 is joined to the upper part of the flow path forming member 101. An inflow part 112 and an outflow part 113 are provided at positions corresponding to the inflow hole 102 and the outflow hole 103 at the opposite corners of the lid member 111. In addition, a hole 114 smaller than the through hole 104 is provided in the central portion of the lid member 111. The lower opening of the hole 114 is covered with a cover glass 116 with a double-sided tape 115. Through the hole 114, the inside of the cell detection device 100 can be observed with an optical microscope. In addition, a cell introduction part 117 is provided between the inflow part 112 of the lid member 111 and the hole 114.
The lid member 111 can be formed using an acrylic resin such as polymethyl methacrylate resin (PMMA).
ここで、細胞検出装置１００の組立方法について説明する。まず、隔壁５１が形成された固体撮像デバイス１０に対し、受光面の親水化処理を行う。まず、受光面の洗浄のためにプラズマ処理を行う。次に超純水で１０倍に希釈したＢｌｏｃｋｍａｓｔｅｒ（登録商標）ＣＥ５１０（ＪＳＲ社製）を受光面に滴下し３０分間静置する。その後、超純水を用いて受光面を洗浄する。 Here, a method for assembling the cell detection device 100 will be described. First, a hydrophilic treatment is performed on the light receiving surface of the solid-state imaging device 10 on which the partition walls 51 are formed. First, plasma processing is performed for cleaning the light receiving surface. Next, Blockmaster (registered trademark) CE510 (manufactured by JSR) diluted 10-fold with ultrapure water is dropped onto the light receiving surface and left to stand for 30 minutes. Thereafter, the light receiving surface is washed with ultrapure water.
次に、固体撮像デバイス１０の受光面側に、受光部を囲むように流路形成材１０１を接合する。なお、流路形成材１０１の厚さは、例えば１０００μｍとすることができる。
その後、流路形成材１０１の上部に蓋材１１１を接合する。以上により、細胞検出装置１００が完成する。
上記の細胞検出装置１００を用いて、細胞の検出を行った。
Next, the flow path forming member 101 is joined to the light receiving surface side of the solid-state imaging device 10 so as to surround the light receiving portion. In addition, the thickness of the flow path forming material 101 can be set to 1000 μm, for example.
Thereafter, the lid member 111 is joined to the upper part of the flow path forming member 101. Thus, the cell detection device 100 is completed.
Using the cell detection apparatus 100 described above, cells were detected.
〔ＪＭ細胞の蛍光染色及び抗体染色〕
培養していたＪＭ細胞９０の溶液に対し、遠心分離（３００Ｇ、４°C、５ｍｉｎ）を行った後に、上清を除去し、リン酸緩衝生理食塩水（ＰＢＳ）に再懸濁した。細胞染色用蛍光色素（ＣｅｌｌＴｒａｃｋｅｒ ＲＥＤ ＣＭＴＰＸ、インビトロジェン社製）を添加し、３７°Cで２０分間静置した。
次に、上述の方法と同様に、遠心分離による洗浄操作を２回行い、過剰な蛍光色素を除去した。続いて、細胞溶液に一次抗体９１（Ｍｏｕｓｅ ａｎｔｉ−ＣＤ８、ＳＡＮＴＡ ＣＲＵＺ ＢＯＴＥＣＨＮＯＬＯＧＹ社製）を添加し、暗所４°Cにて１０分間静置した。洗浄操作を1回行い、過剰な一次抗体９１を除去した。さらに、細胞溶液に対し、ホースラディッシュペルオキシダーゼ（ＨＲＰ）９３で標識した二次抗体９２の溶液（Ｇｏａｔ ＨＲＰ−ｌａｂｅｌｅｄ ａｎｔｉ−ｍｏｕｓｅ ＩｇＧ、ＳＡＮＴＡ ＣＲＵＺ ＢＯＴＥＣＨＮＯＬＯＧＹ社製）を添加し、暗所４°Cにて１０分間静置した。最後に洗浄操作を1回行い、過剰な二次抗体９２を除去した。
[Fluorescence staining and antibody staining of JM cells]
The cultured JM cell 90 solution was centrifuged (300 G, 4 ° C., 5 min), and then the supernatant was removed and resuspended in phosphate buffered saline (PBS). A fluorescent dye for cell staining (CellTracker RED CMTPX, manufactured by Invitrogen) was added, and the mixture was allowed to stand at 37 ° C. for 20 minutes.
Next, in the same manner as described above, the washing operation by centrifugation was performed twice to remove excess fluorescent dye. Subsequently, the primary antibody 91 (Mouse anti-CD8, manufactured by SANTA CRUZ BOTECHNOLOGY) was added to the cell solution, and the mixture was allowed to stand at 4 ° C in the dark for 10 minutes. A washing operation was performed once to remove excess primary antibody 91. Further, a solution of a secondary antibody 92 labeled with horseradish peroxidase (HRP) 93 (Goat HRP-labeled anti-mouse IgG, manufactured by SANTA CRUZ BOTECHNOLOGY) was added to the cell solution, and at 4 ° C in the dark. Allowed to stand for 10 minutes. Finally, a washing operation was performed once to remove excess secondary antibody 92.
図１３に示すように、３０μｌ／ｍｉｎの流速でＰＢＳを流入部１１２より上記の細胞検出装置１００の内部へ送液し、流出部１１３より排出している状態で、蛍光染色及び抗体染色を行ったＪＭ細胞９０を細胞導入部１１７から貫通孔１０４の内部に導入した。
その後、ＰＢＳの送液を１分間継続した。
As shown in FIG. 13, with the flow rate of 30 μl / min, PBS is sent from the inflow portion 112 to the inside of the cell detection device 100 and discharged from the outflow portion 113, and then fluorescence staining and antibody staining are performed. JM cells 90 were introduced into the through-hole 104 from the cell introduction part 117.
Thereafter, the feeding of PBS was continued for 1 minute.
図１４は実施例１の固体撮像デバイス１０を用いた細胞検出装置１００を用いた場合における、孔１１４より観察した固体撮像デバイス１０の受光面の蛍光写真である。また、図１５は、比較例１の固体撮像デバイスを１０用いた細胞検出装置１００を用いた場合における、孔１１４より観察した固体撮像デバイス１０の受光面の蛍光写真である。図１４、図１５より、流路５３がある実施例１のほうがウェル５２に捕捉されるＪＭ細胞９０の数が多いことがわかる。一方で、流路５３がない比較例１のほうは、ウェル５２に捕捉されるＪＭ細胞９０の数が少ないことがわかる。
流路５３がある実施例１のウェル５２により捕捉されたＪＭ細胞の数は６２９細胞であり、捕捉効率は８９％に達した。これに対し、流路５３がない比較例１のウェル５２により捕捉されたＪＭ細胞の数は２４５細胞にとどまった。
FIG. 14 is a fluorescent photograph of the light receiving surface of the solid-state imaging device 10 observed through the hole 114 when the cell detection apparatus 100 using the solid-state imaging device 10 of Example 1 is used. FIG. 15 is a fluorescent photograph of the light-receiving surface of the solid-state imaging device 10 observed through the hole 114 when the cell detection apparatus 100 using the solid-state imaging device 10 of Comparative Example 1 is used. 14 and 15, it can be seen that the number of JM cells 90 trapped in the well 52 is larger in Example 1 where the flow path 53 is provided. On the other hand, it can be seen that the number of JM cells 90 captured in the well 52 is smaller in the comparative example 1 without the flow path 53.
The number of JM cells captured by the well 52 of Example 1 with the flow path 53 was 629 cells, and the capture efficiency reached 89%. On the other hand, the number of JM cells captured by the well 52 of Comparative Example 1 without the flow channel 53 was only 245 cells.
その後、３０μｌ／ｍｉｎの流速でＨＲＰにより分解される発光基質（ＳｕｐｅｒＳｉｇｎａｌ ＥＬＩＳＡ Ｆｅｍｔｏ Ｍａｘｉｍｕｍ Ｓｓｅｎｓｉｔｉｖｉｔｙ Ｓｕｂｓｔｒａｔｅ、ＰＩＥＲＣＥ社製）を流入部１１２より上記の細胞検出装置１００の内部へ送液し、流出部１１３より排出している状態を１５０秒間維持した。送液を止めてから１分後に、固体撮像デバイス１０による撮像動作を行った。また、固体撮像デバイス１０により検出されたシグナルがＨＲＰ９３により標識されたＪＭ細胞９０由来であることを確かめるために、蛍光顕微鏡１２０を用いて固体撮像デバイス１０の受光面を観察した。 Thereafter, a luminescent substrate (SuperSignal ELISA Femto Maximum Sensitive Substrate, manufactured by PIERCE) which is decomposed by HRP at a flow rate of 30 μl / min is sent from the inflow part 112 to the inside of the cell detection apparatus 100 and discharged from the outflow part 113. This state was maintained for 150 seconds. One minute after stopping the liquid feeding, an imaging operation by the solid-state imaging device 10 was performed. In addition, in order to confirm that the signal detected by the solid-state imaging device 10 is derived from the JM cell 90 labeled with HRP93, the light-receiving surface of the solid-state imaging device 10 was observed using the fluorescence microscope 120.
図１６は、実施例１の固体撮像デバイス１０の出力画像である。蛍光顕微鏡画像と比較したところ、約９３％のシグナルがＨＲＰ９３により標識されたＪＭ細胞９０由来であることが確認された。 FIG. 16 is an output image of the solid-state imaging device 10 according to the first embodiment. When compared with the fluorescence microscope image, it was confirmed that about 93% of the signals were derived from JM cells 90 labeled with HRP93.
以上示したように、本発明の実施形態によれば、導入した細胞含有溶液内の細胞を隔壁５１により効率よくウェル５２内に捕捉することができる。 As described above, according to the embodiment of the present invention, the cells in the introduced cell-containing solution can be efficiently captured in the well 52 by the partition wall 51.
なお、本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行ってもよい。 The present invention is not limited to the above-described embodiment, and various improvements and design changes may be made without departing from the spirit of the present invention.
１ 撮像装置
１０ 固体撮像デバイス
１７ 透明基板
２０ ダブルゲートトランジスタ（光電変換素子）
２１ ボトムゲート電極
２７ ソース電極
２８ ドレイン電極
３１ トップゲート電極
４１ ボトムゲートライン
４２ ソースライン
４３ ドレインライン
４４ トップゲートライン
３２ 絶縁膜
５１ 隔壁
DESCRIPTION OF SYMBOLS 1 Imaging device 10 Solid-state imaging device 17 Transparent substrate 20 Double gate transistor (photoelectric conversion element)
21 Bottom gate electrode 27 Source electrode 28 Drain electrode 31 Top gate electrode 41 Bottom gate line 42 Source line 43 Drain line 44 Top gate line 32 Insulating film 51 Partition
Claims (8)
前記光電変換素子を被覆する絶縁膜と、
互いに隣接する前記光電変換素子同士の間の前記絶縁膜上に設けられ、互いに離間することによって流路が形成される複数の隔壁と、
前記複数の光電変換素子間の対応する第１の電極同士を行方向に接続する第１の配線と、前記複数の光電変換素子間の対応する第２の電極同士を列方向に接続する第２の配線と、を備え、
前記絶縁膜は、前記光電変換素子、前記第１の配線及び前記第２の配線を一括して被覆し、
前記隔壁は、前記絶縁膜上の、前記光電変換素子、前記第１の配線及び前記第２の配線のいずれとも重ならない位置に設けられていることを特徴とする撮像装置。 A plurality of photoelectric conversion elements provided on a substrate;
An insulating film covering the photoelectric conversion element;
A plurality of partition walls provided on the insulating film between the photoelectric conversion elements adjacent to each other, the flow paths being formed by being separated from each other;
A first wiring that connects corresponding first electrodes between the plurality of photoelectric conversion elements in a row direction, and a second wiring that connects corresponding second electrodes between the plurality of photoelectric conversion elements in a column direction. provided with the wiring, the,
The insulating film collectively covers the photoelectric conversion element, the first wiring, and the second wiring,
The image pickup apparatus , wherein the partition wall is provided on the insulating film at a position that does not overlap any of the photoelectric conversion element, the first wiring, and the second wiring .
前記複数の光電変換素子間の対応する第１の電極同士を行方向に接続する第１の配線及び前記複数の光電変換素子間の対応する第２の電極同士を列方向に接続する第２の配線と対応し、前記絶縁膜上の前記隔壁が形成されない部分に前記流路を形成し、
前記ウェルは前記流路によって接続されていることを特徴とする請求項１乃至３のいずれか一項に記載の撮像装置。 Corresponding to the photoelectric conversion element, forming a well in a portion where the partition on the insulating film is not formed,
A first wiring that connects corresponding first electrodes between the plurality of photoelectric conversion elements in a row direction and a second wiring that connects corresponding second electrodes between the plurality of photoelectric conversion elements in a column direction. Corresponding to the wiring, forming the flow path in the portion where the partition on the insulating film is not formed,
The wells imaging device according to any one of claims 1 to 3, characterized in that it is connected by the channel.
前記第１の配線は、前記ボトムゲート電極を行又は列のいずれかの方向に接続するボトムゲートラインであり、
前記第２の配線は、前記ソース電極に接続するソースライン、及び、前記ドレイン電極に接続するドレインラインであることを特徴とする請求項１に記載の撮像装置。 The first electrode is a bottom gate electrode, the second electrode is a source electrode and a drain electrode;
The first wiring is a bottom gate line that connects the bottom gate electrode in either a row or a column direction,
The imaging device according to claim 1 , wherein the second wiring is a source line connected to the source electrode and a drain line connected to the drain electrode.
次に、前記絶縁膜上に光硬化性の感光性樹脂を接合し、
その後、前記透明基板側から光を照射して、
前記光電変換素子、前記第１の配線及び前記第２の配線のいずれとも重ならない位置の前記感光性樹脂を光硬化させ、現像して光硬化しなかった部分を除去して隔壁を形成することを特徴とする撮像装置の製造方法。 A plurality of photoelectric conversion elements provided on a substrate, first wirings connecting the corresponding first electrodes of the photoelectric conversion elements in a row direction, and corresponding second electrodes of the photoelectric conversion elements After forming the second wiring connected in the column direction, an insulating film that covers them all at once is formed,
Next, a photo-curable photosensitive resin is bonded onto the insulating film,
Then, irradiate light from the transparent substrate side,
Photo-curing the photosensitive resin at a position that does not overlap any of the photoelectric conversion element, the first wiring, and the second wiring, and developing to remove a portion that has not been photo-cured to form a partition wall. A method for manufacturing an imaging device.
前記第１の配線は、前記ボトムゲート電極を行又は列のいずれかの方向に接続するボトムゲートラインを有し、
前記第２の配線は、前記ソース電極に接続するソースライン、及び、前記ドレイン電極に接続するドレインラインであることを特徴とする請求項７に記載の撮像装置の製造方法。 The first electrode is a bottom gate electrode, the second electrode is a source electrode and a drain electrode;
The first wiring has a bottom gate line that connects the bottom gate electrode in either a row or a column direction,
The method of manufacturing an imaging device according to claim 7 , wherein the second wiring is a source line connected to the source electrode and a drain line connected to the drain electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008264490A JP5240769B2 (en) | 2008-10-10 | 2008-10-10 | Imaging device, cell detection device, and manufacturing method of imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008264490A JP5240769B2 (en) | 2008-10-10 | 2008-10-10 | Imaging device, cell detection device, and manufacturing method of imaging device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010091533A JP2010091533A (en) | 2010-04-22 |
| JP5240769B2 true JP5240769B2 (en) | 2013-07-17 |
Family
ID=42254380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008264490A Expired - Fee Related JP5240769B2 (en) | 2008-10-10 | 2008-10-10 | Imaging device, cell detection device, and manufacturing method of imaging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5240769B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5928937B2 (en) * | 2011-01-31 | 2016-06-01 | 農工大ティー・エル・オー株式会社 | Cell analysis apparatus and cell analysis method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001250475A (en) * | 2000-03-08 | 2001-09-14 | Mitsubishi Electric Corp | Rear plate for plasma display panel, its manufacturing method, plasma display panel and its device |
| JP4179169B2 (en) * | 2004-01-08 | 2008-11-12 | カシオ計算機株式会社 | Analysis equipment |
| JP4741966B2 (en) * | 2006-03-28 | 2011-08-10 | カシオ計算機株式会社 | Imaging device, biopolymer analysis chip, gene expression analysis method, and antigen detection method |
-
2008
- 2008-10-10 JP JP2008264490A patent/JP5240769B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010091533A (en) | 2010-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10859497B2 (en) | Arrays of integrated analytical devices | |
| US10989685B2 (en) | Method of using biochip with biosensors | |
| US9670532B2 (en) | Chemical sensor, chemical sensor module, biomolecule detection apparatus, and biomolecule detection method | |
| US6271900B1 (en) | Integrated microlens and color filter structure | |
| US10486153B2 (en) | Method to produce chemical pattern in micro-fluidic structure | |
| JP4534352B2 (en) | Organic molecule detecting semiconductor element, organic molecule detecting semiconductor device, and organic molecule measuring method using the same | |
| RU2016122443A (en) | BIOSENSORS FOR BIOLOGICAL OR CHEMICAL ANALYSIS AND METHODS FOR THEIR MANUFACTURE | |
| US20140256057A1 (en) | Chemical sensor, biomolecule detection apparatus, and biomolecule detection method | |
| US20140256030A1 (en) | Scalable Biochip and Method for Making | |
| JP5576629B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| WO2005054826A1 (en) | Optical analyzing unit and optical analyzing device | |
| JP4957336B2 (en) | Biopolymer analyzer and biopolymer analysis method | |
| US20190113475A1 (en) | Microfluidic chip and manufacturing method thereof and integrated microfluidic chip system | |
| JP2013045857A (en) | Image sensor, manufacturing method of the same, and inspection device | |
| JP5240769B2 (en) | Imaging device, cell detection device, and manufacturing method of imaging device | |
| Caputo et al. | Amorphous silicon photosensors integrated in microfluidic structures as a technological demonstrator of a “true” Lab-on-Chip system | |
| TWI775256B (en) | Bio-chip, bio-detection system and bio-detection method | |
| US20170241997A1 (en) | Chemical sensor, method of producing chemical sensor, and chemical detection apparatus | |
| JP3836394B2 (en) | Optical waveguide type immunosensor and optical waveguide type immunoassay method | |
| TWI835602B (en) | Biosensor and cell manipulation method | |
| KR20220156555A (en) | Waveguide Enhanced Analyte Detection Device | |
| JP2004085212A (en) | Optical waveguide type glucose sensor and optical waveguide type glucose sensor measuring method | |
| KR100489264B1 (en) | Apparatus for detecting fluorescent light and manufacturing method thereof | |
| JP2008175712A (en) | Biopolymer analysis chip | |
| TWI809414B (en) | Sensor device and method of using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110427 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130319 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130327 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |