JP5239084B2 - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP5239084B2 JP5239084B2 JP2008258193A JP2008258193A JP5239084B2 JP 5239084 B2 JP5239084 B2 JP 5239084B2 JP 2008258193 A JP2008258193 A JP 2008258193A JP 2008258193 A JP2008258193 A JP 2008258193A JP 5239084 B2 JP5239084 B2 JP 5239084B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- input
- random number
- game
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
本発明は、パチンコ機やスロットマシンなどに代表される遊技機に関するものである。 The present invention relates to gaming machines represented by pachinko machines and slot machines.
例えば、パチンコ遊技機においては、発射装置によって遊技盤面に打ち出された遊技球が始動入賞口に入賞すると、大当たり判定用乱数が抽出される。抽出された乱数の値が、予め定めた値であると、遊技者に有利な大当たり遊技が行われる。 For example, in a pachinko gaming machine, when a game ball launched on a game board surface by a launching device wins a start winning opening, a jackpot determination random number is extracted. When the extracted random number value is a predetermined value, a jackpot game advantageous to the player is performed.
特許文献1には、大当たり判定用乱数をハードウェアで発生する乱数発生回路が開示されている。
しかしながら、この乱数発生回路が故障した場合、例えば、ハズレとなる値で停止した場合には、乱数発生回路から遊技制御を実行する遊技制御装置(主制御CPU)に読み出される乱数値が常にハズレである値となるので、遊技者が損をすることになり、逆に、大当たりとなる値で停止した場合には、乱数発生回路から遊技制御装置(主制御CPU)に読み出される乱数値が常に大当たりである値となるので、ホール運営者が損をすることになり、公正な遊技が行えなくなる。 However, when this random number generation circuit fails, for example, when it stops at a value that causes a loss, the random number value read from the random number generation circuit to the game control device (main control CPU) that executes the game control is always lost. Since the value is a certain value, the player loses. Conversely, when the player stops at a value that is a big hit, the random number value read from the random number generation circuit to the game control device (main control CPU) is always a big hit. As a result, the hall operator loses and a fair game cannot be performed.
そこで、本発明は、遊技者の操作を契機に電子的に発生した乱数を抽出する乱数抽出手段と、抽出した乱数を記憶する乱数記憶手段とを備え、乱数記憶手段に記憶した乱数の値が特定の値であるときに遊技者にとって有利な遊技状態を発生させる遊技機において、乱数発生回路が故障する事態が発生した場合においても、公正な遊技が行えるようにすることを目的とする。 Therefore, the present invention includes a random number extraction unit that extracts a random number generated electronically in response to a player's operation, and a random number storage unit that stores the extracted random number, and the value of the random number stored in the random number storage unit is An object of the present invention is to allow a fair game to be performed even in the case where a random number generation circuit fails in a gaming machine that generates a gaming state advantageous to a player when the value is a specific value.
上述の目的を達成するための有効な解決手段を以下に示す。なお、必要に応じてその作用等の説明を行う。また、理解の容易のため、発明の実施の形態において対応する構成等についても適宜示すが(図17参照)、何ら限定されるものではない。 Effective solutions for achieving the above-described object will be described below. In addition, the effect | action etc. are demonstrated as needed. In addition, for easy understanding, a configuration corresponding to the embodiment of the present invention is also shown as appropriate (see FIG. 17), but is not limited at all.
請求項1に記載の遊技機は、前提条件として、遊技者の操作を契機に、電子的に発生した乱数を抽出する乱数抽出手段と、抽出した乱数を記憶する乱数記憶手段とを備え、乱数記憶手段に記憶した乱数の値が特定の値であるときに、遊技者にとって有利な遊技状態を発生させる遊技機である。
The gaming machine according to
その遊技機には、遊技の進行を制御するための遊技制御プログラムを実行する遊技制御用ワンチップマイクロコンピュータ(主制御MPU1700a)を備え、遊技制御用ワンチップマイクロコンピュータは、電源投入時に、前記遊技制御用ワンチップマイクロコンピュータをリセットするリセット手段(図示せず、CPU初期化手段1700adに内蔵)と、乱数を発生する乱数発生回路(乱数ブロック1700af)と、遊技制御プログラムを記憶するROM(1700ab)と、遊技制御プログラムの実行に基づいて生成される遊技情報を記憶するRAM(1700ac)と、遊技制御用ワンチップマイクロコンピュータ(主制御MPU1700a)が予め定められた指定領域を外れてプログラムを実行した場合にリセット信号を発生し、リセット信号により該遊技制御用ワンチップマイクロコンピュータ(主制御MPU1700a)をリセットする指定領域外実行時リセット手段(指定エリア外走行禁止回路1700ada)とを内蔵している。 The gaming machine is provided with a game control one-chip microcomputer (main control MPU 1700a) that executes a game control program for controlling the progress of the game. Reset means for resetting the control one-chip microcomputer (not shown, incorporated in the CPU initialization means 1700ad), a random number generation circuit (random number block 1700af) for generating random numbers, and a ROM (1700ab) for storing game control programs The RAM (1700ac) for storing game information generated based on the execution of the game control program and the one-chip microcomputer for game control (main control MPU 1700a) executed the program outside the predetermined designated area. Generate a reset signal when Incorporates a the recreation controlling a one-chip microcomputer (main control MPU1700a) resetting the designated region out-reset means (outside the specified area the travel prohibiting circuit 1700Ada) by the reset signal.
そして、乱数発生回路(乱数ブロック1700af)は、予め定められた数値範囲を所定の順序に従って数値を更新する乱数発生手段(1700afbb)と、乱数発生手段の更新状況が正常か異常かを検出する乱数異常検出手段(1700afbc)と、乱数異常検出手段が異常と判断したときに乱数異常フラグをセットする乱数異常ステータス(1700afbd)とを有している。 The random number generation circuit (random number block 1700af) includes a random number generation unit (1700afbb) that updates a numerical value in a predetermined numerical range according to a predetermined order, and a random number that detects whether the update state of the random number generation unit is normal or abnormal. An abnormality detection unit (1700afbc) and a random number abnormality status (1700afbd) for setting a random number abnormality flag when the random number abnormality detection unit determines that there is an abnormality.
また、遊技制御プログラムは、リセット時に前記RAMにある遊技情報に含まれるホットスタート情報に基づいて、遊技制御をスタートするホットスタートを行うか、リセット時に前記遊技情報をクリアして遊技制御をスタートするコールドスタートを行うかを判定するホットスタート・コールドスタート判定処理(図25の主制御側電源投入時処理のステップS30〜ステップS34)を実行するリセットエリトリー処理と、予め定められた処理を繰り返し実行するメインループ処理(主制御側メインループ処理)および前記メインループ処理の実行中に、予め定められた処理を定時間毎に実行する、定時間タイマ割込処理(主制御タイマ割り込み処理)とを用いて遊技を進行させる遊技制御処理と、電源の電圧低下を検出し、停電予告信号を出力する停電監視回路(1700d)からの停電予告信号の検出後にホットスタート情報を設定する電源断時処理(主制御側電源断時処理)とを含んでいる。また、前記定時間タイマ割込処理は、前記乱数発生回路の前記乱数発生手段から乱数を抽出する前記乱数抽出手段に相当する処理と、前記乱数抽出手段が抽出した乱数を記憶する前記乱数記憶手段に相当する処理とを含む。 Further, the game control program performs a hot start for starting the game control based on the hot start information included in the game information in the RAM at the time of resetting, or clears the game information at the time of resetting and starts the game control. A reset erythly process for executing a hot start / cold start determination process (steps S30 to S34 in the main control side power-on process in FIG. 25) and a predetermined process are repeatedly executed. Main loop processing (main control side main loop processing) and fixed time timer interrupt processing (main control timer interrupt processing) for executing predetermined processing at regular intervals during execution of the main loop processing Game control process to advance the game using and detect power supply voltage drop, power failure warning And a at power-off processing for setting the hot start information after the detection of the power failure warning signal from the power failure monitoring circuit (1700D) for outputting (when the main control side power-off processing). The fixed-time timer interrupt processing includes processing corresponding to the random number extraction means for extracting a random number from the random number generation means of the random number generation circuit, and the random number storage means for storing the random number extracted by the random number extraction means. And a process corresponding to.
さらに、前記遊技制御プログラムは、前記リセットエントリー処理および/または前記遊技制御処理において、前記乱数異常ステータスを監視する乱数異常監視処理(図29の始動入賞処理のステップS112)を含んでおり、さらに乱数異常監視処理は、前記乱数異常ステータス(1700afbd)に前記乱数異常フラグがセットされていることを検出すると、遊技の進行を停止する遊技停止処理を含んでいる(図30参照)。前記遊技停止処理は、ホットスタート情報を設定した後、何もしない状態を繰り返すというループ処理を行うことで、遊技停止状態とする処理である(図31のステップS170〜ステップS176)。前記遊技停止状態より遊技可能状態への復帰は、一旦電源が落されてから電源が再投入されることにより、前記リセットエントリー処理が実行され、前記ホットスタート情報が判定されることで前記RAMにある遊技情報に基づいて遊技制御をスタートする前記ホットスタートを行う(図26のステップS36〜ステップS38を実行する)ことによるか、または、前記ループ処理中に、前記遊技制御用ワンチップマイクロコンピュータが前記指定領域を外れてプログラムを実行することにより、前記指定領域外実行時リセット手段が前記リセット信号を発生し、該遊技制御用ワンチップマイクロコンピュータがリセットされて前記リセットエントリー処理が実行され、前記ホットスタート情報があると判定されることで前記RAMにある遊技情報に基づいて遊技制御をスタートする前記ホットスタートを行うことによるものである。 Further, the game control program includes a random number abnormality monitoring process (step S112 of the start winning process in FIG. 29) for monitoring the random number abnormality status in the reset entry process and / or the game control process. The abnormality monitoring process includes a game stop process for stopping the progress of the game when it is detected that the random number abnormality flag is set in the random number abnormality status (1700afbd) (see FIG. 30). The game stop process is a process of setting a game stop state by performing a loop process of repeating a state of doing nothing after setting hot start information (steps S170 to S176 in FIG. 31). To return from the game stop state to the game ready state, the reset entry process is executed when the power is once turned off and then turned on again, and the hot start information is determined. The one-chip microcomputer for game control is performed by performing the hot start for starting game control based on certain game information (execution of steps S36 to S38 in FIG. 26) or during the loop processing. By executing the program out of the designated area, the out-of-designated-area execution reset means generates the reset signal, the game control one-chip microcomputer is reset, and the reset entry process is executed. When it is determined that there is hot start information, the play in the RAM is performed. It is by performing the hot start to start the game control based on the information.
本発明によれば、遊技者の操作を契機に電子的に発生した乱数を抽出する乱数抽出手段と、抽出した乱数を記憶する乱数記憶手段とを備え、乱数記憶手段に記憶した乱数の値が特定の値であるときに遊技者にとって有利な遊技状態を発生させる遊技機において、乱数発生回路が故障する事態が発生した場合においても、公正な遊技が行えるようにすることができる。 According to the present invention, the random number extraction means for extracting a random number generated electronically in response to the player's operation and the random number storage means for storing the extracted random number are provided, and the value of the random number stored in the random number storage means is In a gaming machine that generates a gaming state that is advantageous to the player when the value is a specific value, even when a random number generation circuit fails, a fair game can be performed.
以下、本発明の実施形態を図面を参照しつつ説明する。
[1.パチンコ遊技機の全体構造]
まず、図1乃至図7を参照して実施形態に係るパチンコ遊技機の全体について説明する。図1は、実施形態に係るパチンコ遊技機1の外枠2に対して本体枠3を開放し、本体枠3に対して扉枠5を開放した状態を示す斜視図であり、図2は、パチンコ遊技機1の正面図である。図3は、パチンコ遊技機1の背面図であり、図4は、パチンコ遊技機1の側面図である。図5は、パチンコ遊技機1の平面図であり、図6は、パチンコ遊技機1を構成する外枠2、本体枠3、遊技盤4、扉枠5の後方から見た分解斜視図であり、図7は、パチンコ遊技機1を構成する外枠2、本体枠3、遊技盤4、扉枠5の前方から見た分解斜視図である。
Embodiments of the present invention will be described below with reference to the drawings.
[1. Overall structure of pachinko machine]
First, the entire pachinko gaming machine according to the embodiment will be described with reference to FIGS. FIG. 1 is a perspective view showing a state in which the
図1及び図2において、本実施形態に係るパチンコ遊技機1は、島(図示しない)に設置される外枠2と、該外枠2に開閉自在に軸支され且つ遊技盤4を装着し得る本体枠3と、該本体枠3に開閉自在に軸支され且つ前記遊技盤4に形成されて球が打ち込まれる遊技領域255(図8参照)を遊技者が視認し得る透明板であるガラス板60を具備したガラスユニット50と、該ガラスユニット50の下方に配置され且つ遊技の結果によって払出される球を貯留する貯留皿30とを備えた扉枠5とを備えて構成されている。
1 and 2, a
外枠2には、その下方前方に表面が装飾板6aによって被覆されている下部前面カバー板6が固着されている。また、本体枠3には、上記したように遊技盤4が着脱自在に装着し得る他に、その裏面下部に打球発射装置300と、遊技盤4を除く扉枠5や本体枠3に設けられる電気的部品を制御するための各種の制御基板や電源基板等が一纏めに設けられている基板ユニット650が取り付けられ、扉枠5が本体枠3から開放されたことを検出する扉枠開放スイッチ3aや本体枠3が外枠2から開放されたことを検出する本体枠開放スイッチ3bが設けられ、本体枠3の後面開口222(図6参照)を覆うカバー体750が着脱自在に設けられている。
A lower
本体枠3には、扉枠5が本体枠3から開放されたことを検出する扉枠開放スイッチ3aと、本体枠3が外枠2から開放されたことを検出する本体枠開放スイッチ3bとが設けられている。更に、扉枠5には、上記した貯留皿30の他に、遊技窓42を閉塞するようにガラスユニット50と、ハンドル装置70とが設けられている。
The
そして、本実施形態の特徴は、扉枠5に設けられる貯留皿30が1つであり、しかも、従来は本体枠3に設けられていたハンドル装置70が扉枠5に設けられ、また、扉枠5と本体枠3とが正面から見てほぼ同じ方形の大きさであるため、正面から本体枠3が視認できなくした点である。
The feature of the present embodiment is that there is one
[2.遊技領域内の各種構成部材]
次に、上述した遊技盤4の各種構成部材について説明する。図8は遊技盤の正面図である。なお、遊技領域255内に打ち込まれた球(以下、「遊技球」と記載する。)が落下するとき、遊技球を弾いて遊技球の進行方向を複雑にする複数の障害釘は、図面の見やすさの関係上、図示を省略した。
[2. Various components in the game area]
Next, various components of the
遊技盤4の遊技領域255には、図8に示すように、センター役物装置1200、入賞口ユニット1210及び装飾ユニット1220が設けられている。また遊技盤4の飾り枠251には、機能表示ユニット1225が取り付けられている。センター役物装置1200は遊技領域255の中央上寄りに配置されている。これにより、センター役物装置1200の上方及び右方及にはアウト口誘導通路1200aが形成され、遊技領域255内に発射された遊技球がアウト口誘導通路1200aに進入すると、アウト口誘導通路1200aに沿って落下して後述するアウト口に誘導されるようになっている。センター役物装置1200の下方には入賞口ユニット1210が配置されている。装飾ユニット1220はセンター役物装置1200の左下方(入賞口ユニット1210の左方)に配置されている。機能表示ユニット1225は飾り枠251の右下側に配置されている。まず、センター役物装置1200について説明し、続けて入賞口ユニット1210、装飾ユニット1220、各種表示器及び各種ランプについて説明する。
In the
[2−1.センター役物装置]
センター役物装置1200は、その上側に点灯する演出ランプ1230、右側に明るさが滑らかに変化して階調点灯する階調ランプ1240が設けられている。そして下側に遊技球が左右に揺動するステージ1250と、入賞口ユニット1210に遊技球を誘導する、球誘導孔1260及び球誘導路1270とが設けられており、左側にステージ1250に遊技球を誘導するワープ孔1280と、遊技球が通過することができるゲート1290とが設けられている。このゲート1290に進入した遊技球はゲートスイッチ1300により検出されて再び遊技領域255内に戻るようになっている。ゲート1290の下方には、ワープ孔1280が配置されている。このワープ孔1280に進入した遊技球はステージ1250に誘導されて揺動したり又は球誘導孔1260に進入して球誘導路1270を通過したりして、再び遊技領域255内に戻るようになっている。
[2-1. Center equipment]
The
センター役物装置1200に進入した遊技球がセンター役物装置1200からパチンコ遊技機1の内部に進入しないようセンター役物装置1200には隔壁板1310が設けられている。上述した球誘導孔1260は隔壁板1310に設けられており、球誘導路1270と連結されている。これにより、球誘導孔1260に進入した遊技球は球誘導路1270を通過して遊技領域255内に再び戻るようになっている。また、隔壁板1310は、液晶表示器1315の表示領域1320に遊技球が衝突するのを防いでいる。
A
なお、センター役物装置1200の上側には上あご可動体、下側には下あご可動体が配置されており、視認できない位置(原位置)で待機している。これらの上あご可動体及び下あご可動体は、隔壁板1310と表示領域1320との間で可動するようになっており、所定の条件が成立したとき、原位置から表示領域1320の前面側にそれぞれ出現して再び原位置に戻るようになっている。
Note that an upper jaw movable body is disposed on the upper side of the
[2−2.入賞口ユニット]
入賞口ユニット1210は、上始動入賞口1330、下始動入賞口1340、大入賞口装置1350を備えて構成されている。入賞口ユニット1210の上側には上始動入賞口1330が配置されており、この上始動入賞口1330の下方には下始動入賞口1340が配置されている。上始動入賞口1330に入球した遊技球は上始動口スイッチ1360により検出され、下始動入賞口1340に入球した遊技球は下始動口スイッチ1370により検出される。下始動入賞口1340には開閉翼1380が設けられており、開閉翼ソレノイド1390に駆動信号が出力されると、開閉翼1380が開くようになっている。一方、駆動信号が出力されないと、開閉翼1380が閉じるようになっている。開閉翼1380が開くと、下始動入賞口1340に遊技球が入球しやすい開状態となる。一方、開閉翼1380が閉じると、下始動入賞口1340に遊技球が入球することができない閉状態となる。
[2-2. Winning prize unit]
The winning
ここで、その詳細な説明については後述するが、所定の条件が成立したとき、開閉翼ソレノイド1390に駆動信号が出力されると、開閉翼1380が開いて下始動入賞口1340が閉状態から開状態となる。このとき、遊技球が下始動入賞口1340に入球しやすくなる。一方、開閉翼ソレノイド1390に駆動信号が出力されなくなると、開閉翼1380が閉じて下始動入賞口1340が開状態から閉状態となる。このとき、下始動入賞口1340の左方又は右方から進入してくる遊技球は開閉翼1380によりブロックされる。
Here, the detailed description thereof will be described later, but when a drive signal is output to the opening / closing blade solenoid 1390 when a predetermined condition is satisfied, the opening /
下始動入賞口1340の上方には、上述したように、上始動入賞口1330が配置されている。このため、上方から進入してくる遊技球は上始動入賞口1330によりブロックされている。下始動入賞口1340が閉状態から開状態となると、その左方又は右方から進入してくる遊技球に加えて、上始動入賞口1330に入球しなかった遊技球、つまり下始動入賞口1340の上方から進入してくる遊技球は、下始動入賞口1340に入球する機会を得ることができる。
As described above, the upper
下始動入賞口1340の下方には大入賞口装置1350が配置されている。この大入賞口装置1350は、大入賞口1400、開閉板1410、開閉板ソレノイド1420、カウントスイッチ1430を備えて構成されている。大入賞口1400は横長四角形状を有しており、開閉板ソレノイド1420に駆動信号が出力されると、開閉板1410が開くようになっている。一方、駆動信号が出力されないと、開閉板1410が閉じるようになっている。開閉板1410が開くと、大入賞口1400に遊技球が入球しやすい開放状態となる。一方、開閉板1410が閉じると、大入賞口1400に遊技球が入球することができない閉鎖状態となる。
A big
ここで、その詳細な説明については後述するが、所定の条件が成立したとき、開閉板ソレノイド1420に駆動信号が出力されると、開閉板1410が開いて大入賞口1400が閉鎖状態から開放状態となる。このとき、遊技球が大入賞口1400に入球しやすくなり、この入球した遊技球はカウントスイッチ1430により検出される。一方、開閉板ソレノイド1420に駆動信号が出力されなくなると、開閉板1410が閉じて大入賞口1400が開放状態から閉鎖状態となる。このとき、遊技球が大入賞口1400に入球できなくなる。
Here, although the detailed description will be described later, when a drive signal is output to the opening /
なお、入賞口ユニット1210には、大入賞口装置1350の左側に左普通入賞口1440、右側に右普通入賞口1450が設けられている。左普通入賞口1440に入球した遊技球は左入賞口スイッチ1460により検出され、一方、右普通入賞口1450に入球した遊技球は右入賞口スイッチ1470により検出される。
The winning
[2−3.装飾ユニット]
装飾ユニット1220は、演出ランプ1570、装飾ユニット側普通入賞口1580,1590を備えて構成されている。装飾ユニット1220の下側には点灯する演出ランプ1570が配置されている。この演出ランプ1570上方に装飾ユニット側普通入賞口1580,1590が配置されている。これらの装飾ユニット側普通入賞口1580,1590に遊技球が入球すると、上述した左入賞口スイッチ1460で検出される。遊技領域255内に発射された遊技球が入賞口ユニット1210及び装飾ユニット1220に設けた各種入賞口のいずれにも入球しなかったときには上述したアウト口256で回収される。また、遊技領域255内に発射された遊技球が上述したアウト口誘導通路1200aに進入すると、このアウト口誘導通路1200aに沿って落下してそのままアウト口256に誘導されて回収される。
[2-3. Decoration unit]
The
[2−4.各種表示器及び各種ランプ]
機能表示ユニット1225は、その詳細な説明は後述するが、セグメント表示器及びLED等を複数備えて構成されており、これらのセグメント表示器及びLED等には、上特別図柄表示器1480、下特別図柄表示器1490、上特別図柄記憶ランプ1500a,1500b、下特別図柄記憶ランプ1510a,1510b、普通図柄表示器1520、普通図柄記憶ランプ1530a〜1530d、遊技状態表示ランプ1540、2ラウンド表示ランプ1550、15ラウンド表示ランプ1560がそれぞれ割り当てられている。
[2-4. Various indicators and lamps]
The
機能表示ユニット1225の下側には上特別図柄表示器1480が配置され、この上特別図柄表示器1480の右方に下特別図柄表示器1490が配置されている。上特別図柄表示器1480は、上始動入賞口1330に遊技球が入球すると、大当り遊技状態の発生の有無を所定の特別図柄として変動表示する。一方、下特別図柄表示器1490は、下始動入賞口1340に遊技球が入球すると、上特別図柄表示器1480と同様に、大当り遊技状態の発生の有無を所定の特別図柄として変動表示する。なお、上始動入賞口1330に入球した遊技球は、特別図柄の変動表示で使用されないときには、入球した遊技球の球数を保留数として上特別図柄表示器1480の左方に配置された上特別図柄記憶ランプ1500a,1500bに表示する。一方、下始動入賞口1340に入球した遊技球は、特別図柄の変動表示で使用されないときには、入球した遊技球の球数を保留数として下特別図柄表示器1490の右方に配置された下特別図柄記憶ランプ1510a,1510bに表示する。
An upper
下特別図柄記憶ランプ1510aの上方には普通図柄表示器1520が配置されており、この普通図柄表示器1520の左上方に普通図柄記憶ランプ1530a〜1530dが配置されている。普通図柄表示器1520は、ゲート1290に遊技球が通過すると、開閉翼1380の開閉の有無を所定の普通図柄として変動表示する。なお、ゲート1290に通過した遊技球は、普通図柄の変動表示で使用されないときには、通過した遊技球の球数を保留数として普通図柄記憶ランプ1530a〜1530dに表示する。
A
上特別図柄記憶ランプ1500bの左方には遊技状態表示ランプ1540が配置されている。この遊技状態表示ランプ1540は遊技状態として確率変動又は小当りが生じている旨を所定の色で点灯して報知する。
A gaming
普通図柄記憶ランプ1530dの上方には、2ランド表示ランプ1550が配置されており、この2ラウンド表示ランプ1550の上方には15ラウンド表示ランプ1560が配置されている。2ラウンド表示ランプ1550は、大入賞口1400が閉鎖状態から開放状態となる最大回数(「ラウンド」という。)が2回である旨を点灯して報知する。一方15ラウンド表示ランプ1560は、ラウンドが15回である旨を点灯して報知する。
A 2-
[3.機能表示ユニット]
次に、遊技盤4の裏面に取り付けられる機能表示ユニット1225について説明する。図9は機能表示ユニットの分解斜視図の概略図である。
[3. Function display unit]
Next, the
機能表示ユニット1225は、図9に示すように、機能表示基板1225a、カバー部材1225bを備えて構成されている。まず、機能表示基板1225aの構成について説明し、続けてカバー部材1225bの遊技盤4への取り付けについて説明する。
As shown in FIG. 9, the
[3−1.機能表示基板の構成]
機能表示基板1225aは、図9に示すように、セグメント表示器SEG1,SEG2、LED1〜LED12を備えて構成されている。本実施形態では、セグメント表示器SEG1には上特別図柄表示器1480が割り当てられ、セグメントSEG2には下特別図柄表示器1490が割り当てられている。セグメント表示器SEG1,SEG2は、英数字及び図形等を表示することができるようになっており、これらの英数字及び図形等を特別図柄として表示することによって、上述した、上始動入賞口1330に遊技球が入球すると、セグメント表示器SEG1が所定の特別図柄を変動表示し、下始動入賞口1340に遊技球が入球すると、セグメント表示器SEG2が所定の特別図柄を変動表示するようになっている。
[3-1. Functional display board configuration]
As shown in FIG. 9, the
LED1には上特別図柄記憶ランプ1500a、LED2には上特別図柄記憶ランプ1500bがそれぞれ割り当てられ、LED3には下特別図柄記憶ランプ1510a、LED4には下特別図柄記憶ランプ1510bがそれぞれ割り当てられている。上始動入賞口1330に入球した遊技球は、特別図柄の変動表示で使用されないときには、入球した遊技球の球数を保留数として上特別図柄記憶ランプ1500a,1500bが点灯又は点滅するようになっている。具体的には、保留球が1球のときには上特別図柄記憶ランプ1500aが点灯して上特別図柄記憶ランプ1500bが消灯し、保留球が2球のときには上特別図柄記憶ランプ1500a,1500bがともに点灯し、保留球が3球のときには上特別図柄記憶ランプ1500aが点滅して上特別図柄記憶ランプ1500bが点灯し、保留球が4球のときには上特別図柄記憶ランプ1500a,1500bがともに点滅する。一方、下始動入賞口1340に入球した遊技球は、特別図柄の変動表示で使用されないときには、入球した遊技球の球数を保留数として下特別図柄記憶ランプ1510a,1510bが点灯又は点滅するようになっている。具体的には、保留球が1球のときには下特別図柄記憶ランプ1510aが点灯して下特別図柄記憶ランプ1510bが消灯し、保留球が2球のときには下特別図柄記憶ランプ1510a,1510bがともに点灯し、保留球が3球のときには下特別図柄記憶ランプ1510aが点滅して下特別図柄記憶ランプ1510bが点灯し、保留球が4球のときには下特別図柄記憶ランプ1510a,1510bがともに点滅する。
LED1 is assigned an upper special
LED5には普通図柄表示器1520が割り当てられている。LED5は赤色/緑色/橙色を点灯することができるLEDであり、これらの赤色/緑色/橙色を組み合わせて点灯することもできるようになっている。LED5は、その点灯する色を普通図柄として表示することによって、上述した、ゲート1290に遊技球が通過すると、所定の普通図柄を変動表示するようになっている。
A
LED6〜LED9には普通図柄記憶ランプ1530a〜1530dがそれぞれ割り当てられている。ゲート1290に通過した遊技球は、普通図柄の変動表示で使用されないときには、通過した遊技球の球数を保留数として普通図柄記憶ランプ1530a〜1530dが点灯するようになっている。具体的には、保留球が1球のときには普通図柄記憶ランプ1530aが点灯して普通図柄記憶ランプ1530b〜1530dが消灯し、保留球が2球のときには普通図柄記憶ランプ1530a,1530bが点灯して普通図柄記憶ランプ1530c,1530dが消灯し、保留球が3球のときには普通図柄記憶ランプ1530a〜1530cが点灯して普通図柄記憶ランプ1530dが消灯し、保留球が4球のときには普通図柄記憶ランプ1530a〜1530dがすべて点灯する。
Normal
LED10には遊技状態表示ランプ1540が割り当てられている。LED10は赤色/緑色/橙色を点灯することができるLEDであり、これらの赤色/緑色/橙色を組み合わせて点灯することもできるようになっている。LED10は、その点灯する色を遊技状態として表示することによって、遊技状態が確率変動又は小当りが生じている旨を報知するようになっている。
A gaming
LED11には2ラウンド表示ランプ1550、LED12には15ラウンド表示ランプ1560がそれぞれ割り当てられている。上述したように、2ラウンド表示ランプ1550は大入賞口1400が閉鎖状態から開放状態となる回数(ラウンド)が2回である旨を点灯して報知するようになっており、一方、15ラウンド表示ランプ1560はラウンドが15回である旨を点灯して報知するようになっている。
A two-
このように、機能表示基板1225aに実装された、セグメント表示器SEG1,SEG2、LED1〜LED12は、上特別図柄表示器1480、下特別図柄表示器1490、上特別図柄記憶ランプ1500a,1500b、下特別図柄記憶ランプ1510a,1510b、普通図柄表示器1520、普通図柄記憶ランプ1530a〜1530d、遊技状態表示ランプ1540、2ラウンド表示ランプ1550、15ラウンド表示ランプ1560がそれぞれ割り当てられており、各種機能表示を行う、セグメント表示器SEG1,SEG2、LED1〜LED12、つまり上特別図柄表示器1480、下特別図柄表示器1490、上特別図柄記憶ランプ1500a,1500b、下特別図柄記憶ランプ1510a,1510b、普通図柄表示器1520、普通図柄記憶ランプ1530a〜1530d、遊技状態表示ランプ1540、2ラウンド表示ランプ1550、15ラウンド表示ランプ1560が機能表示基板1225aに集約された構成になっている。
As described above, the segment indicators SEG1, SEG2, LED1 to LED12 mounted on the
また、上特別図柄表示器1480及び下特別図柄表示器1490は、大当たり遊技状態を特別図柄としてそれぞれ変動表示するため、上特別図柄記憶ランプ1500a,1500b、下特別図柄記憶ランプ1510a,1510b、普通図柄表示器1520、普通図柄記憶ランプ1530a〜1530d、遊技状態表示ランプ1540、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560と区別して、それらに割り当てられるLED1〜LED12と異なるセグメント表示器SEG1,SEG2を用いて、英数字及び図形等を特別図柄として変動表示している。
Also, the upper
なお、普通図柄記憶ランプ1530a〜1530dに割り当てられるLED6〜LED9の数と、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560に割り当てられるLED11,LED12の数と、の和が固定値6となっている。
The sum of the number of
[3−2.カバー部材の遊技盤への取り付け]
機能表示基板1225aは、カバー部材1225bに図示しないネジで固定され、カバー部材1225bが遊技盤4の飾り枠251の裏面から図示しないネジで取り付けられるようになっている。飾り枠251には、機能表示基板1225aのセグメントSEG1,SEG2に対応する位置にセグメント表示器用開口251aが形成されており、これらのセグメント表示器SEG1,SEG2が表示する内容を視認できるようになっている。
[3-2. Attaching the cover member to the game board]
The
また、飾り枠251には、機能表示基板1225aのLED1〜LED12に対応する位置にLED用挿通孔251bがそれぞれ設けられており、カバー部材1225bを飾り枠251の裏面に取り付ける際に、LED1〜LED12が遊技盤4と干渉しないようになっている。これらのLED用挿通孔251bは、LED1〜LED12の点灯又は点滅した光が隣接するLEDの点灯又は点滅した光と誤認されないように円筒状に形成されている。なお、セグメント表示器SEG1,SEG2が表示する内容、LED1〜LED12が点灯又は点滅して表示する内容は、後述する機能表示シール1595Aに印刷されている。飾り枠251には、機能表示シール1595Aを貼り付ける機能表示シール貼付部251cが形成されている。
In addition, the
[4.機能表示シール]
次に、機能表示シール1595Aについて説明する。図10は機能表示シールの概略図である。機能表示シール1595Aは、図10に示すように、その表面に機能表示ごとにグループGrp1〜Grp3にグループ化等されて印刷されており、遊技盤4の非遊技領域である飾り枠251に形成された機能表示シール貼付部251cに貼り付けられている。
[4. Function display sticker]
Next, the
グループGrp1は、図10に示すように、上特別図柄表示器1480、上特別図柄記憶ランプ1500a,1500bから構成されており、これらの上特別図柄表示器1480、上特別図柄記憶ランプ1500a,1500bを視認できる実線SL1で囲まれた状態で区画されて機能表示シール1595Aに印刷されている。実線SL1で囲まれた領域は、上特別図柄表示器1480による表示や上特別図柄記憶ランプ1500a,1500bによる点灯又は点滅を視認できるように、上特別図柄表示器1480、上特別図柄記憶ランプ1500a,1500bと対応する位置が透明となっている。グループGrp1では、上述した上始動入賞口1330への遊技球の入球による特別図柄の変動表示に関する各種情報を表示する。
As shown in FIG. 10, the group Grp1 includes an upper
例えば、上述したように、上始動入賞口1330に遊技球が入球すると、上特別図柄表示器1480が所定の特別図柄を変動表示したり、入球した遊技球の球数を保留数として上特別図柄記憶ランプ1500a,1500bが点灯又は点滅したりする。このように、上特別図柄表示器1480、上特別図柄記憶ランプ1500a,1500bを1つのグループGrp1にグループ化することによって、これらの上特別図柄表示器1480、上特別図柄記憶ランプ1500a,1500bが上始動入賞口1330への遊技球の入球による特別図柄の変動表示に関する各種情報を示していることを遊技者に伝えることができる。これにより、遊技者は、実線SL1で囲まれた状態で区画されて機能表示シール1595Aに印刷されたグループGrp1を目視することによって上始動入賞口1330への遊技球の入球による特別図柄の変動表示に関する各種情報を容易に確認することができる。
For example, as described above, when a game ball enters the upper
グループGrp2は、図10に示すように、下特別図柄表示器1490、下特別図柄記憶ランプ1510a,1510bから構成されており、これらの下特別図柄表示器1490、下特別図柄記憶ランプ1510a,1510bを視認できる実線SL2で囲まれた状態で区画されて機能表示シール1595Aに印刷されている。実線SL2で囲まれた領域は、下特別図柄表示器1490による表示や下特別図柄記憶ランプ1510a,1510bによる点灯又は点滅を視認できるように、下特別図柄表示器1490、下特別図柄記憶ランプ1510a,1510bと対応する位置が透明となっている。グループGrp2では、上述した下始動入賞口1340への遊技球の入球による特別図柄の変動表示に関する各種情報を表示する。例えば、上述したように、下始動入賞口1340に遊技球が入球すると、下特別図柄表示器1490が所定の特別図柄を変動表示したり、入球した遊技球の球数を保留数として下特別図柄記憶ランプ1510a,1510bが点灯又は点滅したりする。このように、下特別図柄表示器1490、下特別図柄記憶ランプ1510a,1510bを1つのグループGrp2にグループ化することによって、これらの下特別図柄表示器1490、下特別図柄記憶ランプ1510a,1510bが下始動入賞口1340への遊技球の入球による特別図柄の変動表示に関する各種情報を示していることを遊技者に伝えることができる。これにより、遊技者は、実線SL2で囲まれた状態で区画されて機能表示シール1595Aに印刷されたグループGrp2を目視することによって下始動入賞口1340への遊技球の入球による特別図柄の変動表示に関する各種情報を容易に確認することができる。
As shown in FIG. 10, the group Grp2 includes a lower
グループGrp3は、図10に示すように、普通図柄表示器1520、普通図柄記憶ランプ1530a〜1530dから構成されており、これらの普通図柄表示器1520、普通図柄記憶ランプ1530a〜1530dを視認できる実線SL3で囲まれた状態で区画されて機能表示シール1595Aに印刷されている。実線SL3で囲まれた領域は、普通図柄表示器1520による点灯や普通図柄記憶ランプ1530a〜1530dによる点灯を視認できるように、普通図柄表示器1520、普通図柄記憶ランプ1530a〜1530dと対応する位置が透明となっている。普通図柄表示器1520は、上述したように、開閉翼1380の開閉の有無を所定の普通図柄として変動表示し、開閉翼1380が閉状態から開状態となると、遊技球が下始動入賞口1340に入球しやすくなる。このため、普通図柄表示器1520には、上特別図柄表示器1480、上特別図柄記憶ランプ1500a,1500b、下特別図柄表示器1490、下特別図柄記憶ランプ1510a,1510b、普通図柄記憶ランプ1530a〜1530d、遊技状態表示ランプ1540、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560と見分けが付くように星印が印刷されている。グループGrp3では、上述したゲート1290に関する各種情報を表示する。例えば、上述したように、ゲート1290に遊技球が通過すると、普通図柄表示器1520が所定の普通図柄を変動表示したり、通過した遊技球の球数を保留数として普通図柄記憶ランプ1530a〜1530dが点灯したりする。このように、普通図柄表示器1520、普通図柄記憶ランプ1530a〜1530dを1つのグループGrp3にグループ化することによって、これらの普通図柄表示器1520、普通図柄記憶ランプ1530a〜1530dが普通図柄の変動表示に関する各種情報を示していることを遊技者に伝えることができる。これにより、遊技者は、実線SL3で囲まれた状態で区画されて機能表示シール1595Aに印刷されたグループGrp3を目視することによって普通図柄の変動表示に関する各種情報を容易に確認することができる。
As shown in FIG. 10, the group Grp3 includes a
遊技状態表示ランプ1540、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560と対応する位置には、図10に示すように、遊技状態表示ランプ1540、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560が視認できる実線SL4〜SL6でそれぞれ囲まれた状態で区画されて印刷されている。実線SL4〜SL6で囲まれた領域は、遊技状態表示ランプ1540、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560による点灯を視認できるように、遊技状態表示ランプ1540、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560と対応する位置が透明となっている。2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560には、ラウンドの最大回数を理解し易いように、2ラウンド表示ランプ1550と対応する位置にはラウンドの最大回数である値2が印刷され、15ラウンド表示ランプ1560と対応する位置にはラウンドの最大回数である値15が印刷されている。上述したように、遊技状態表示ランプ1540は点灯する色を遊技状態として表示することによって遊技状態が確率変動又は小当りが生じている旨を報知し、2ラウンド表示ランプ1550は大入賞口1400が閉鎖状態から開放状態となる回数(ラウンド)が2回である旨を点灯して報知し、15ラウンド表示ランプ1560はラウンドが15回である旨を点灯して報知する。これにより、遊技者は、実線SL4で囲まれた状態で区画されて機能表示シール1595Aに印刷された遊技状態表示ランプ1540を目視することによって遊技状態を容易に確認することができ、実線SL5で囲まれた状態で区画されて機能表示シール1595Aに印刷された2ラウンド表示ランプ1550を目視することによってラウンドの最大回数が2回であるか否かを容易に確認することができ、実線SL6で囲まれた状態で区画されて機能表示シール1595Aに印刷された15ラウンド表示ランプ1560を目視することによってラウンドの最大回数が15回であるか否かを容易に確認することができる。
As shown in FIG. 10, the game
なお、本実施形態では、上述したように、グループGrp1〜グループGrp3は実線SL1〜SL6で囲まれた状態で区画されて機能表示シール1595Aに印刷されており、遊技状態表示ランプ1540、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560と対応する位置は遊技状態表示ランプ1540、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560が視認できる実線SL4〜SL6でそれぞれ囲まれた状態で区画されて印刷されている。
In the present embodiment, as described above, the groups Grp1 to Grp3 are partitioned in a state surrounded by the solid lines SL1 to SL6 and printed on the
このように、機能表示シール1595Aは、図9に示した機能表示基板1225aに集約して実装された、セグメント表示器SEG1,SEG2、LED1〜LED12の機能がグループGrp1〜Grp3等のようにグループ化されてその内容が印刷されており、区画されている。また普通図柄表示器1520等には星印が印刷されており、セグメント表示器SEG1,SEG2、LED1〜LED12が表示する内容が、機能表示シール1595Aに集約して印刷されても、それらの意味を容易に理解することができるようになっている。
In this way, the
このような機能と印刷された内容との対応関係が、図10に示すように、シール管理番号1595Aaとして機能表示シール1595Aに印刷されている。このシール管理番号1595Aaは、図10に示すように、遊技窓42から視認しにくい位置に印刷されており、遊技者に必要ではない情報を伝えないようになっている。
The correspondence between such functions and printed contents is printed on the
ここで、近年のパチンコ遊技機は、そのライフサイクルの短縮化にともないパチンコ遊技機の開発期間も短くなってきている。このため、本実施形態では、例えば、大入賞口1400が閉鎖状態から開放状態となる回数(ラウンド)が2回、15回である旨を点灯して報知する2ラウンド表示ランプ、15ラウンド表示ランプに加えて、ラウンド数が5回、8回である旨を点灯して報知する5ラウンド表示ランプや8ラウンド表示ランプを追加する場合、始動入賞口の数を2つから1つに減らす場合等によるパチンコ遊技機の仕様変更には、共通の機能表示基板1225aを使用することで対応することができるようになっている。このようなパチンコ遊技機の仕様変更にともない機能表示シールに印刷する内容も変更するため、上述した、セグメント表示器SEG1,SEG2、LED1〜LED12の機能と、機能表示シールに印刷された内容と、の対応関係を、シール管理番号として機能表示シールに印刷している。これにより、例えばパチンコ遊技機の製造元では、ラインの作業者が遊技盤に機能表示シールを貼り付ける前に、パチンコ遊技機の仕様と機能表示シールとが対応しているか否かを、シール管理番号を目視することによって確認することができ、パチンコ遊技機の仕様に対応しない機能表示シールが貼り付けられるのを防止することができる。なお、機能表示シールはシールであり、接着剤などを機能表示シールの裏面等に塗る作業工程がなく、生産性の向上に寄与している。
Here, with the recent shortening of the life cycle of the pachinko gaming machine, the development period of the pachinko gaming machine has been shortened. For this reason, in the present embodiment, for example, a 2-round display lamp, a 15-round display lamp that lights and notifies that the number of times (rounds) that the winning
[5.主基板及び周辺基板]
次に、パチンコ遊技機1の各種制御を行う制御基板について説明する。図11は主基板及び周辺基板のブロック図であり、図12は主基板(主制御基板)に入出力される各種検出信号及び各種駆動信号の概略図である。パチンコ遊技機1の制御構成は、図11に示すように、主基板1600のグループ及び周辺制御基板1610のグループから構成されており、これら2つのグループにより各種制御が分担されている。まず、主基板1600のグループについて説明し、続けて周辺制御基板1610のグループについて説明する。
[5. Main board and peripheral board]
Next, a control board that performs various controls of the
[5−1.主基板のグループ]
主基板1600のグループは、図11に示すように、主制御基板1700、払出制御基板715を備えて構成されている。
[5-1. Main board group]
As shown in FIG. 11, the group of main boards 1600 includes a
[5−1−1.主制御基板]
主制御基板1700は、図11に示すように、マイクロプロセッサとしての主制御MPU1700a、入出力デバイス(I/Oデバイス)としての主制御I/Oポート1700b、RAMクリアスイッチ268aを備えて構成されている。主制御MPU1700aには、各種処理プログラムや各種コマンドを記憶するROMと、一時的にデータを記憶するRAMとが内蔵されている。
[5-1-1. Main control board]
As shown in FIG. 11, the
主制御MPU1700aは、上述した、上始動口スイッチ1360及び下始動口スイッチ1370からの検出信号が、主制御I/Oポート1700bを介して入力され、また上述した、ゲートスイッチ1300、左入賞口スイッチ1460、右入賞口スイッチ1470及びカウントスイッチ1430からの検出信号が、上述した遊技盤4に取り付けられたパネル中継基板1650、そして主制御I/Oポート1700bを介して入力されており、これらの検出信号に基づいて、その詳細な説明については後述するが、上述した、開閉翼ソレノイド1390、開閉板ソレノイド1420への駆動信号を、主制御I/Oポート1700b、そしてパネル中継基板1650を介して出力し、上特別図柄表示器1480、下特別図柄表示器1490、上特別図柄記憶ランプ1500a,1500b、下特別図柄記憶ランプ1510a,1510b、普通図柄表示器1520、普通図柄記憶ランプ1530a〜1530d、遊技状態表示ランプ1540、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560への駆動信号を、主制御I/Oポート1700b、パネル中継基板1650を介して上述した機能表示基板1225aに出力する(図12参照)。
The main control MPU 1700a receives the detection signals from the upper
また主制御MPU1700aは、遊技に関する各種情報(遊技情報)及び払い出しに関する各種コマンド等を、主ドロワ中継基板657を介して払出制御基板715に送信したり、この払出制御基板715からのパチンコ遊技機1の状態に関する各種コマンド等を、主ドロワ中継基板657を介して受信したりする。更に主制御MPU1700aは、遊技演出の制御に関する各種コマンド及びパチンコ遊技機1の状態に関する各種コマンドを、主制御I/Oポート1700bを介して後述する周辺基板1610のサブ統合基板1740に送信したりする。なお、主制御MPU1700aは、その詳細な説明は後述するが、払出制御基板715からパチンコ遊技機1の状態に関する各種コマンドを受信すると、これらの各種コマンドを整形してサブ統合基板1740に送信する。
Further, the main control MPU 1700a transmits various information (game information) related to the game and various commands related to payout to the
主制御基板1700には、その詳細な説明は後述するが、電源基板686から各種電圧が供給されている。この電源基板686は、電源遮断時にでも所定時間、主制御基板1700に電力を供給するバックアップ電源としての電気二重層キャパシタ(以下、単に「キャパシタ」と記載する。)を備えている。このキャパシタにより主制御MPU1700aは、電源遮断時にでも電源断時処理において各種情報をその内蔵するRAMに記憶することができるようになっている。なお、記憶した各種情報は、電源投入時に主制御基板1700のRAMクリアスイッチ268aが操作されると、その内容が内蔵するRAMから消去(クリア)されるようになっている。このRAMクリアスイッチ268aの操作信号(検出信号)は、主ドロワ中継基板657を介して払出制御基板715にも出力されるようになっている。
The
また、主制御基板1700には、その詳細な説明は後述するが、停電監視回路が設けられている。この停電監視回路は、電源基板686から供給される各種電圧の低下を監視しており、それらの電圧が停電予告電圧以下となると、停電予告として停電予告信号を出力するようになっている。この停電予告信号は、主制御I/Oポート1700bを介して主制御MPU1700aに入力される他に図示しないハーネスを介して払出制御基板715等にも伝達されている。
The
[5−1−2.払出制御基板]
払出制御基板715は、図11に示すように、払い出しに関する各種制御を行う払出制御部1710、発射モータ344の発射制御を行う発射制御部1720、エラーLED表示器1730、エラー解除スイッチ1731、球抜きスイッチ1732を備えて構成されている。
[5-1-2. Dispensing control board]
As shown in FIG. 11, the
[5−1−2(a).払出制御部]
払出制御部1710は、図11に示すように、マイクロプロセッサとしての払出制御MPU1710a、I/Oデバイスとしての払出制御I/Oポート1710b、払出制御MPU1710aが正常に動作しているか否かを監視する外部ウォッチドッグタイマ1710c(以下、「外部WDT1710c」と記載する。)、払出モータ465に駆動信号を出力する払出モータ駆動回路1710dを備えて構成されている。払出制御MPU1710aには、各種処理プログラムや各種コマンドを記憶するROMと、一時的にデータを記憶するRAMとが内蔵されており、不正を防止するため機能等も内蔵されている。
[5-1-2 (a). Dispensing control unit]
As shown in FIG. 11, the
払出制御MPU1710aは、その詳細な説明は後述するが、主制御基板1700からの遊技に関する各種情報(遊技情報)及び払い出しに関する各種コマンドを受信し、主制御基板1700からのRAMクリアスイッチ268aの操作信号(検出信号)が入力される他に、満タンスイッチ545からの検出信号が入力され、球切れスイッチ426、計数スイッチ462及び回転角スイッチ505からの検出信号が賞球ユニット内中継端子板480を介して入力されている。
The
また、払出制御MPU1710aは、その詳細な説明は後述するが、主制御基板1700からの払い出しに関する各種コマンドを受信すると、その受信した払い出しに関する各種コマンドに基づいて払出モータ駆動回路1710dから払出モータ465に駆動信号を出力したり、球抜きスイッチ1732が操作されると、この操作信号(検出信号)に基づいて上述した、賞球タンク400及びタンクレール部材410に貯留された遊技球を排出する(球抜きする)ために払出モータ465への駆動信号を出力したり、図示しないCRユニットからの貸球要求信号がCRユニット端子板700bを介して入力されると、この貸球要求信号に基づいて払出モータ465への駆動信号を出力したりする。更に払出制御MPU1710aは、パチンコ遊技機1の状態をエラーLED表示器1730に表示したり、その状態を示す各種コマンドを主制御基板1700に送信したり、満タンスイッチ545からの検出信号が入力されると、この検出信号に基づいて払出モータ駆動回路1710dからの駆動信号を停止して払出モータ465を停止したり、計数スイッチ462からの検出信号が入力されると、この検出信号に基づいて実際に払い出した遊技球の球数を外部端子板700aに出力したりする。この外部端子板700aは、遊技場(ホール)に設置されたホールコンピュータと接続されている。このホールコンピュータは、パチンコ遊技機1が払い出した遊技球の球数やパチンコ遊技機1の遊技情報等を把握することにより遊技者の遊技を監視している。
The
[5−1−2(b).発射制御部]
発射制御部1720は、図11に示すように、各種スイッチからの検出信号等が入力される入力回路1720a、定時間ごとにクロック信号を出力する発振回路1720b、このクロック信号に基づいて発射モータ344に駆動信号を出力する発射制御回路1720c、発射モータ344に駆動信号を出力する発射モータ駆動回路1720dを備えて構成されている。発射制御回路1720cは、発振回路1720bからのクロック信号に基づいて、1分当たり約99.95個の遊技球が遊技領域255に向けて発射されるよう発射モータ344の回転速度を制御している。つまり、打球槌(図示せず)の可動を制御している。
[5-1-2 (b). Launch control unit]
As shown in FIG. 11, the firing
なお、上述したハンドル装置70(操作ハンドル部71)には、タッチスイッチ80、発射停止スイッチ82が内蔵されており、操作ハンドル部71の回動操作部材に触れるとタッチスイッチ80に内蔵された接触検出基板80aにより検出され、発射停止ボタン(図示せず)を操作すると発射停止スイッチ82により検出される。これらの検出信号は、その詳細な説明は後述するが、ハンドル中継端子71aを介して入力回路1720aに入力されている。また、CRユニットがCRユニット端子板700bに電気的に接続されると、CR接続信号がCRユニット端子板700bを介して入力回路1720aに入力される。
Note that the handle device 70 (operation handle portion 71) described above includes a
払出制御基板715には、電源基板686から各種電圧が主制御基板1700と同様に供給されている(図13参照)。この電源基板686は、電源遮断時にでも所定時間、払出制御基板715に電力を供給するキャパシタを備えている。このキャパシタにより払出制御MPU1710aは電源遮断時にでも払い出しに関する各種の払出情報をその内蔵するRAMに記憶することができるようになっている。なお、記憶した払出情報は、電源投入時に主制御基板1700のRAMクリアスイッチ268aが操作されると、その内容が内蔵するRAMから消去(クリア)されるようになっている。
Various voltages are supplied to the
[5−2.周辺基板のグループ]
周辺基板1610は、図11に示すように、上述した、サブ統合基板1740、液晶制御基板1750を備えて構成されている。
[5-2. Peripheral board group]
As shown in FIG. 11, the peripheral board 1610 includes the sub-integrated board 1740 and the liquid crystal control board 1750 described above.
[5−2−1.サブ統合基板]
サブ統合基板1740は、図11に示すように、マイクロプロセッサとしてのサブ統合MPU1740a、各種処理プログラムや各種コマンドを記憶するサブ統合ROM1740b、高音質の演奏を行う音源IC1740c、この音源IC1740cが参照する音楽及び効果音等の音情報が記憶されている音ROM1740dを備えて構成されている。
[5-2-1. Sub-integrated board]
As shown in FIG. 11, the sub-integrated board 1740 includes a sub-integrated MPU 1740a as a microprocessor, a
サブ統合MPU1740aは、パラレル入出力ポート及びシリアル入出力ポート等の各種入出力ポートを内蔵しており、主制御基板1700から各種コマンドを受信すると、この各種コマンドに基づいて扉枠装飾ランプ5aa,5b〜5hに点灯信号又は点滅信号を、ランプ駆動基板1760、そして副ドロワ中継基板658を介して出力したり、演出ランプ1230,1570に点灯信号又は点滅信号を、ランプ駆動基板1760を介して出力したり、階調ランプ1240に階調点灯信号を、ランプ駆動基板1760を介して出力したり、上あご可動体の可動機構を備えた上あご可動装置1770及び下あご可動体の可動機構を備えた下あご可動装置1780に駆動信号を、ランプ駆動基板1760を介してそれぞれ出力したり、演出に関する演出コマンドを作成したりする。この演出コマンドは、音源IC1740c及び液晶制御基板1750に出力されている。
The sub-integrated MPU 1740a incorporates various input / output ports such as a parallel input / output port and a serial input / output port. Upon receiving various commands from the
またサブ統合MPU1740aには、上あご可動体の原位置検出信号及び下あご可動体の原位置検出信号が上あご可動装置1770及び下あご可動装置1780からランプ駆動基板1760を介してそれぞれ入力されている。更にサブ統合MPU1740aには、液晶制御基板1750が正常動作している旨を伝える信号(動作信号)が液晶制御基板1750から入力され、演出選択スイッチ31からの演出選択信号(検出信号)が副ドロワ中継基板658、そしてランプ駆動基板1760を介して入力されている。
Further, the sub jaw MPU 1740a receives the original position detection signal of the upper jaw movable body and the original position detection signal of the lower jaw movable body from the upper jaw movable device 1770 and the lower jaw movable device 1780 via the lamp driving board 1760, respectively. Yes. Further, a signal (operation signal) indicating that the liquid crystal control board 1750 is operating normally is input to the sub-integrated MPU 1740a from the liquid crystal control board 1750, and an effect selection signal (detection signal) from the
音源IC1740cは、サブ統合MPU1740aから出力された演出コマンドに基づいて音ROM1740dから音情報を読み込み、ランプ駆動基板1760、そして副ドロワ中継基板658を介してスピーカ34から各種演出に合わせた音楽及び効果音等が流れるよう制御を行う。
The
[5−2−2.液晶制御基板]
液晶制御基板1750は、図11に示すように、マイクロプロセッサとしての液晶制御MPU1750a、各種処理プログラムや各種コマンドを記憶する液晶制御ROM1750b、上述した液晶表示器1315を表示制御するVDP(Video Display Processorの略)1750c、液晶表示器1315に表示する各種画像を記憶する画像ROM1750dを備えて構成されている。
[5-2-2. LCD control board]
As shown in FIG. 11, the liquid crystal control board 1750 includes a liquid crystal control MPU 1750a as a microprocessor, a liquid crystal control ROM 1750b that stores various processing programs and various commands, and a VDP (Video Display Processor) that controls the
液晶制御MPU1750aは、サブ統合基板1740から上述した演出コマンドを受信すると、この演出コマンドに基づいてVDP1750cを制御する。このVDP1750cは、画像ROM1750dから画像を読み出して液晶表示器1315の表示制御を行う。この液晶表示器1315にはバックライト(冷陰極管)が内蔵されている。このバックライトはインバータ基板1755によって点灯されている。なお、液晶制御MPU1750aは、上述したように、正常に動作していると、その旨を伝える動作信号をサブ統合基板1740に出力する。
When the liquid crystal control MPU 1750a receives the effect command described above from the sub-integrated board 1740, the liquid crystal control MPU 1750a controls the VDP 1750c based on the effect command. The VDP 1750c reads an image from the image ROM 1750d and performs display control of the
[6.電源システム]
次に、パチンコ遊技機1に供給される電力について説明する。まず、上述した電源基板686について説明し、続いて各制御基板等に供給される電源について説明する。図13はパチンコ遊技機の電源システムを示すブロック図である。
[6. Power system]
Next, the power supplied to the
[6−1.電源基板]
電源基板686は、電源線コネクタ688が図示しない電源コードと電気的に接続されており、この電源コードのプラグが島(以下、「パチンコ島設備」と記載する。)の電源コンセントに差し込まれている。電源スイッチ687を操作すると、パチンコ島設備から供給されている電力が電源基板686に供給され、パチンコ遊技機1の電源投入を行うことができる。
[6-1. Power supply board]
The power supply board 686 has a power line connector 688 electrically connected to a power cord (not shown), and a plug of the power cord is inserted into a power outlet on an island (hereinafter referred to as “pachinko island equipment”). Yes. When the
電源基板686は、図13に示すように、+34V作成回路686a、+18V作成回路686b、+9V作成回路686cを備えて構成されている。+34V作成回路686aは、パチンコ島設備から供給されている交流24ボルト(AC24V)を整流して直流+34V(DC+34V、以下、「+34V」と記載する。本実施形態では、最大電流として6アンペア(A)を流すことができる。)を作成する。+18V作成回路686bは、パチンコ島設備から供給されているAC24Vを整流して+34Vを作成し、作成した+34Vから直流+18V(DC+18V、以下、「+18V」と記載する。本実施形態では、最大電流として4Aを流すことができる。)を作成する。+9V作成回路686cは、+18V作成回路686bが作成した+18Vから直流+9V(DC+9V、以下、「+9V」と記載する。本実施形態では、最大電流として0.4Aを流すことができる。)を作成する。+34V作成回路686a、+18V作成回路686b、+9V作成回路686cがそれぞれ作成した電圧は、払出制御基板715に供給されている。
As shown in FIG. 13, the power supply board 686 includes a + 34V creation circuit 686a, a + 18V creation circuit 686b, and a + 9V creation circuit 686c. The + 34V creation circuit 686a rectifies the AC 24 volts (AC 24V) supplied from the Pachinko Island facility and describes it as DC + 34V (DC + 34V, hereinafter, “+ 34V.” In this embodiment, the maximum current is 6 amperes (A ) Can be streamed. The + 18V creation circuit 686b rectifies the AC 24V supplied from the Pachinko Island facility to create + 34V, and from the created + 34V, DC + 18V (DC + 18V, hereinafter referred to as “+ 18V”. In the present embodiment, the maximum current is described. 4A can be flown.). The + 9V creation circuit 686c creates DC + 9V (DC + 9V, hereinafter referred to as “+ 9V”. In this embodiment, 0.4 A can flow as the maximum current) from + 18V created by the + 18V creation circuit 686b. . The voltages created by the + 34V creation circuit 686a, + 18V creation circuit 686b, and + 9V creation circuit 686c are supplied to the
[6−2.各制御基板等に供給される電源]
次に、各制御基板等に供給される電源について説明する。電源基板686から供給される、+34V、+18V及び+9Vは、図13に示すように、払出制御基板715に供給され、主ドロワ中継基板657を介して主制御基板1700に供給される。そして主制御基板1700に供給された+34V、+18V及び+9Vは、サブ統合基板1740に供給され、液晶制御基板1750及びランプ駆動基板1760にそれぞれ供給される。なお、液晶制御基板1750には、+34V及び+18Vがサブ統合基板1740を介して供給されている。ここでは、まず、払出制御基板715に供給される電源について説明し、続いて主制御基板1700に供給される電源、サブ統合基板1740に供給される電源、液晶制御基板1750に供給される電源、ランプ駆動基板1760に供給される電源について説明する。
[6-2. Power supplied to each control board]
Next, the power supplied to each control board will be described. As shown in FIG. 13, + 34V, + 18V and + 9V supplied from the power supply board 686 are supplied to the
[6−2−1.払出制御基板に供給される電源]
払出制御基板715は、払出制御MPU1710a等の他に、払出制御シリーズレギュレータ715aも備えている。この払出制御シリーズレギュレータ715aは、電源基板686から供給された+9Vが入力されており、この+9Vから払出制御基板715の基準電圧である直流+5V(DC+5V、以下、「+5V」と記載する。)を作成する。この+5Vは、図11に示した、払出制御部1710の払出制御MPU1710aの他に、払出制御I/Oポート1710b、外部WDT1710c、払出モータ駆動回路1710dや発射制御部1720の入力回路1720a、発射制御回路1720c、発射モータ駆動回路1720d等にも入力されている。
[6-2-1. Power supplied to dispensing control board]
The
電源基板686から供給された+34Vは、払出モータ駆動回路1710dの他に、発射モータ駆動回路1720dに入力されており、図11に示した払出モータ465及び発射モータ344等の駆動電源として使用されている。なお、電源基板686から供給された+18Vは、扉開放スイッチ3aの他に、図11に示した、本体枠開放スイッチ3b、満タンスイッチ545、球切れスイッチ426、計数スイッチ462、回転角スイッチ505等に入力されている。
+ 34V supplied from the power supply board 686 is input to the launch
[6−2−2.主制御基板に供給される電源]
主制御基板1700は、主制御MPU1700a等の他に、主制御シリーズレギュレータ1700c、停電監視回路1700dも備えている。主制御シリーズレギュレータ1700cは、払出制御基板715から供給された+9Vが入力されており、この+9Vから主制御基板1700の基準電圧である+5Vを作成する。この+5Vは、主制御MPU1700aの他に、図11に示した、主制御I/Oポート1700b等にも入力されている。停電監視回路1700dは、その詳細な説明は後述するが、払出制御基板715から供給された+18V及び+9Vが入力されており、これら+18V及び+9Vの停電又は瞬停の兆候を監視している。また停電監視回路1700dは、電波検出スイッチ1700eからの電波検出信号が入力されており、この電波検出信号を監視している。この電波検出スイッチ1700eは、主制御シリーズレギュレータ1700cの近傍に配置されており、主制御シリーズレギュレータ1700cに高周波が照射されているか否かを検出するものである。
[6-2-2. Power supplied to main control board]
The
停電監視回路1700dは、停電又は瞬停の兆候を検知すると、又は、電波検出スイッチ1700eからの電波検出信号が入力されると、停電予告として停電予告信号を主制御MPU1700aの他にサブ統合基板1740に出力する。また主制御基板1700には主ドロワ中継基板657を介して停電予告信号が入力され、液晶制御基板1750にはサブ統合基板1740を介して停電予告信号が入力される。
When a power
払出制御基板715から供給された+34Vは、開閉翼ソレノイド1390の他に、図11に示した開閉板ソレノイド1420等の駆動電源として使用されている。なお、払出制御基板715から供給された+18Vは、上始動口スイッチ1360の他に、図11に示した、ゲートスイッチ1300、左入賞口スイッチ1460等に入力されている。
+ 34V supplied from the
なお、主制御基板1700は活線故障防止回路1700fを備えており、払出制御基板715から供給された+34V、+18及び+9Vは活線故障防止回路1700fに入力される。ここで「活線」とは、配線(ハーネス)に電流が流れている状態のこという。
The
活線故障防止回路1700fは、その詳細な説明は省略するが、電源スイッチ687を入れたままの状態で、つまり払出制御基板715から+34V、+18及び+9Vが供給されたままの状態で、図1に示した遊技盤4を本体枠3に取り付けるときに、主ドロワ中継基板657に設けたドロワコネクタと、遊技盤4の中継端子板269に設けたドロワコネクタとの溶着を防止する回路である。
Although the detailed description of the hot-line failure prevention circuit 1700f is omitted, FIG. When the
[6−2−3.サブ統合基板に供給される電源]
サブ統合基板1740は、サブ統合MPU1740a、音源IC1740c等を備えている。サブ統合基板1740は、サブ統合MPU1740aの基準電圧である+5Vと、音源IC1740cの基準電圧である直流+3.3V(DC+3.3V、以下、「+3.3V」と記載する。)と、が液晶制御基板1750から供給されている。+5Vは、サブ統合MPU1740aの他に、例えば図示しないバスバッファ回路にも入力されている。このバスバッファ回路は、サブ統合MPU1740aと図11に示したサブ統合ROM1740bとのバスライン用のインターフェイスとして使用されている。一方、+3.3Vは、音源IC1740cの他に、例えば図11に示した、サブ統合ROM1740b及び音ROM1740dにも入力されている。
[6-2-3. Power supplied to sub-integrated board]
The sub integrated board 1740 includes a sub integrated MPU 1740a, a
主制御基板1700を介して供給された+18Vは、例えば図11に示したスピーカ34から出力する音楽及び効果音等を増幅するパワーアンプに入力されている。なお、主制御基板1700を介して供給された+9Vは、ランプ駆動基板1760にそのまま出力されており、サブ統合基板1740では使用されていない。また、主制御基板1700を介して供給された+34Vは、液晶制御基板1750及びランプ駆動基板1760にそのまま出力されており、サブ統合基板1740では使用されていない。
For example, + 18V supplied via the
[6−2−4.液晶制御基板に供給される電源]
液晶制御基板1750は、液晶制御MPU1750a、VDP1750c等の他に、液晶制御電源回路1750eも備えている。この液晶制御電源回路1750eは、サブ統合基板1740を介して供給された+18Vが入力されており、この+18Vからサブ統合MPU1740a等の基準電圧である+5Vと、液晶制御基板1750等の基準電圧である+3.3Vと、VDP1750cの電源である直流+1.5V(DC+1.5V、以下、「+1.5V」と記載する。)及び直流2.5V(DC+2.5V、以下、「+2.5V」と記載する。)と、を作成する。この+3.3Vは、液晶制御MPU1750aの他に、VDP1750c、図11に示した、液晶制御ROM1750b及び画像ROM1750d、液晶表示器1315を駆動する液晶ドライブ回路等にも入力されている。このように、VDP1750cは、+1.5V、+2.5V及び+3.3Vが入力されている。
[6-2-4. Power supplied to LCD control board]
The liquid crystal control board 1750 includes a liquid crystal control power supply circuit 1750e in addition to the liquid crystal control MPU 1750a and the VDP 1750c. The liquid crystal control power supply circuit 1750e is supplied with + 18V supplied via the sub-integrated board 1740. From this + 18V, the reference voltage of the sub-integrated MPU 1740a and the like is + 5V and the reference voltage of the liquid crystal control board 1750 and the like. + 3.3V, DC + 1.5V (DC + 1.5V, hereinafter referred to as “+ 1.5V”) which is the power source of VDP1750c, and DC 2.5V (DC + 2.5V, hereinafter referred to as “+ 2.5V”) ) And create. In addition to the liquid crystal control MPU 1750a, + 3.3V is input to the VDP 1750c, the liquid crystal control ROM 1750b and the image ROM 1750d shown in FIG. 11, the liquid crystal drive circuit for driving the
液晶制御電源回路1750eが作成した+5V及び+3.3Vは、サブ統合基板1740にも供給されており、これらの+5V及び+3.3Vは液晶制御基板1750及びサブ統合基板1740で共通に使用されている。 + 5V and + 3.3V created by the liquid crystal control power supply circuit 1750e are also supplied to the sub-integrated board 1740, and these + 5V and + 3.3V are commonly used by the liquid crystal control board 1750 and the sub-integrated board 1740. .
サブ統合基板1740を介して供給された+34Vは、インバータ基板1755にそのまま出力されており、液晶制御基板1750では使用されていない。 + 34V supplied via the sub-integrated board 1740 is output to the inverter board 1755 as it is, and is not used in the liquid crystal control board 1750.
[6−2−5.インバータ基板に供給される電源]
インバータ基板1755は、図11に示した液晶表示器1315のバックライトである冷陰極管を点灯させる陰極蛍光ランプ点灯回路1755aを備えている。陰極蛍光ランプ点灯回路1755aは、サブ統合基板1740を介して供給された+34Vが入力されている。
[6-2-5. Power supplied to inverter board]
The inverter board 1755 includes a cathode fluorescent lamp lighting circuit 1755a for lighting a cold cathode tube which is a backlight of the
[6−2−6.ランプ駆動基板に供給される電源]
ランプ駆動基板1760は、ランプ駆動シリーズレギュレータ1760a、階調制御IC1760b、上あご可動装置駆動回路1760cを備えている。ランプ駆動シリーズレギュレータ1760aは、サブ統合基板1740を介して供給された+9Vが入力されており、この+9Vからランプ駆動基板1760の基準電圧である+5Vを作成する。この+5Vは、図11に示した階調ランプ1240の階調点灯を行う階調制御IC1760b等に入力されている。サブ統合基板1740を介して供給された+34V、+18Vは、図11に示した上あご可動装置1770の駆動制御を行う上あご可動装置駆動回路1760c等に入力されている。例えば、+34Vは上あご可動体の図示しない駆動モータの駆動電源として使用され、+18Vは上あご可動体の原位置を検出する図示しないフォトセンサ等に入力されている。
[6-2-6. Power supplied to lamp drive board]
The lamp driving board 1760 includes a lamp driving series regulator 1760a, a gradation control IC 1760b, and an upper jaw movable device driving circuit 1760c. The lamp drive series regulator 1760a receives + 9V supplied via the sub-integrated board 1740, and creates + 5V that is the reference voltage of the lamp drive board 1760 from this + 9V. This + 5V is input to a gradation control IC 1760b that performs gradation lighting of the
[7.電源基板のノイズ対策回路及びアース回路]
次に、電源基板686のアース回路について説明する。パチンコ島設備から供給されたAC24Vは、上述したように、電源線コネクタ688を介して電源基板686に入力されている。この電源基板686には、電源供給ラインであるAC24Vのライン間に現れるノーマルモードノイズと、AC24Vとグランド(GND)との間に現れるコモンモードノイズと、の2種類のモードノイズに対する対策が設けられている。まず、電源基板686のノイズ対策回路について説明し、続いて電源基板686のアース回路について説明する。図14は電源基板のノイズ対策回路及びアース回路を示す回路図である。
[7. Noise suppression circuit and grounding circuit for power supply board]
Next, the ground circuit of the power supply board 686 will be described. The AC 24V supplied from the pachinko island facility is input to the power board 686 via the power line connector 688 as described above. The power supply board 686 is provided with countermeasures against two types of mode noise, normal mode noise appearing between the AC 24V power supply lines and common mode noise appearing between the AC 24V and the ground (GND). ing. First, the noise countermeasure circuit of the power supply board 686 will be described, and then the ground circuit of the power supply board 686 will be described. FIG. 14 is a circuit diagram showing a noise countermeasure circuit and a ground circuit of the power supply board.
[7−1.電源基板のノイズ対策]
パチンコ島設備から供給されるAC24Vは、図14に示すように、電源線コネクタ688を介して、電源スイッチ687(本実施形態では、松下電工製:AJ8221BF)の入力側端子1,3に入力されている。具体的には、電源スイッチ687の入力側端子3にはAC24VのAライン(以下、「AC24VA」と記載する。)が入力されており、電源スイッチ687の入力側端子1にはAC24VのBライン(以下、「AC24VB」と記載する。)が入力されている。電源スイッチ687の出力側端子2,4は、コモンモードノイズ対策用の回路であるコモンモードノイズ対策回路CMC、そしてノーマルモードノイズ対策用の回路であるノーマルモードノイズ対策回路NMCを介して、チョークコイルL1(本実施形態では、ウエノ製:ADR2515−010TDK)に入力されている。
[7-1. Power board noise countermeasures]
As shown in FIG. 14, the AC24V supplied from the pachinko island facility is input to the
コモンモードノイズ対策回路CMCは、コンデンサC110,C111、バリスタZNR1,ZNR2を備えて構成されている。コンデンサC110,C111はその容量が同一のものであり、コモンモードノイズを除去するものである。一方バリスタZNR1,ZNR2は、サージ吸収素子(サージアブソーバ)であり、そのバリスタ電圧が同一のものである。バリスタZNR1,ZNR2は、コンデンサC110,C111で低減できなかったスパイクノイズを除去するものである。 The common mode noise countermeasure circuit CMC includes capacitors C110 and C111 and varistors ZNR1 and ZNR2. Capacitors C110 and C111 have the same capacity, and remove common mode noise. On the other hand, the varistors ZNR1 and ZNR2 are surge absorbing elements (surge absorbers) and have the same varistor voltage. The varistors ZNR1 and ZNR2 are for removing spike noise that could not be reduced by the capacitors C110 and C111.
ノーマルモードノイズ対策回路NMCは、コンデンサC112、バリスタZNR3を備えて構成されている。コンデンサC112は、AC24VA、AC24VBに発生したノーマルモードノイズを除去するものである。バリスタZNR3は、サージ吸収素子(サージアブソーバ)であり、コンデンサC112で除去できなかったスパイクノイズを除去するものである。 The normal mode noise countermeasure circuit NMC includes a capacitor C112 and a varistor ZNR3. The capacitor C112 removes normal mode noise generated in AC24VA and AC24VB. The varistor ZNR3 is a surge absorbing element (surge absorber), and removes spike noise that could not be removed by the capacitor C112.
電源スイッチ687の出力側端子4から出力されたAC24VAは、FUSE1、コモンモードノイズ対策回路CMC、そしてノーマルモードノイズ対策回路NMCを介してチョークコイルL1に入力され、電源スイッチ687の出力側端子2から出力されたAC24VBは、FUSE2、コモンモードノイズ対策回路CMC、そしてノーマルモードノイズ対策回路NMCを介してチョークコイルL1に入力されている。チョークコイルL1は、AC24VA、AC24VBのコモンモードノイズの対策部品であり、ノイズ障害を防止している。チョークコイルL1でコモンモードノイズが低減されたAC24VA、AC24VBは、上述した、+34V作成回路686a及び+18V作成回路686bに入力されている。なお、チョークコイルL1に入力されるAC24VA、AC24VBは、チョークコイルL1のほかにCRユニット電源線コネクタ689に入力されており、図示しないCRユニットにAC24VA、AC24VBが供給されている。
The AC24VA output from the
[7−2.電源基板のアース回路]
電源基板686のアース用コネクタ690a〜690dには、扉枠5(補強板)からのノイズ等を除去するアース線がフレームグランドFG3としてアース用コネクタ690aと電気的に接続され、図3に示したタンクレール部材410を流下する球からのノイズ等を除去するアース線がフレームグランドFG1としてアース用コネクタ690bと電気的に接続され、図3に示した賞球ユニット450からのノイズ等を除去するアース線がフレームグランドFG1としてアース用コネクタ690cと電気的に接続され、図示しないCRユニットからのノイズ等を除去するアース線がフレームグランドFGとしてアース用コネクタ690dと電気的に接続されている。
[7-2. Power supply board ground circuit]
The grounding connectors 690a to 690d of the power supply board 686 are electrically connected to the grounding connector 690a as a frame ground FG3 to remove noise from the door frame 5 (reinforcing plate), as shown in FIG. An earth wire that removes noise and the like from the sphere flowing down the
これらのフレームグランドFG,FG1,FG3は、図14に示すように、フレームグランドFG3が抵抗R110を介して電源線コネクタ688のフレームグランドFG2に電気的に接続され、フレームグランドFG1が抵抗R111を介して電源線コネクタ688のフレームグランドFG2に電気的に接続され、フレームグランドFGが抵抗R112を介して電源線コネクタ688のフレームグランドFG2に電気的に接続されている。抵抗R110は、フレームグランドFG1,FGからのノイズ等がフレームグランドFG3に侵入するのを阻止するものであり、抵抗R111は、フレームグランドFG3,FGからのノイズ等がフレームグランドFG1に侵入するのを阻止するものであり、抵抗R112は、フレームグランドFG3,FG1からのノイズ等がフレームグランドFGに侵入するのを阻止するものである。 As shown in FIG. 14, these frame grounds FG, FG1, and FG3 are electrically connected to the frame ground FG2 of the power line connector 688 via the resistor R110, and the frame ground FG1 via the resistor R111. The frame ground FG of the power line connector 688 is electrically connected to the frame ground FG2, and the frame ground FG is electrically connected to the frame ground FG2 of the power line connector 688 via the resistor R112. The resistor R110 prevents noise from the frame grounds FG1 and FG from entering the frame ground FG3, and the resistor R111 prevents noise from the frame grounds FG3 and FG from entering the frame ground FG1. The resistor R112 prevents noise from the frame grounds FG3 and FG1 from entering the frame ground FG.
なお、パチンコ島設備から供給されたAC24VBは、電源線コネクタ688と電源スイッチ687の入力側端子1との間でアレスタDSP1(本実施形態では、三菱マテリアル製:DSP−301N−A21F)の一方と電気的に接続されている。アレスタDSP1の他方は電源線コネクタ688のフレームグランドFG2と電気的に接続されている。アレスタDSP1は、例えば落雷によってパチンコ島設備から供給されるAC24Vに高電圧(「サージ電圧」という。)が侵入した際に、そのサージ電圧を、電源線コネクタ688のフレームグランドFG2にサージ電流として流すことによってサージ電圧を制限し、電源スイッチ687にサージ電圧がかからないようにしたり、電源スイッチ687のON/OFFすることによって一時的に生じる高電圧(サージ電圧)を、電源線コネクタ688のフレームグランドFG2にサージ電流として流すことによってサージ電圧を制限し、電源スイッチ687にサージ電圧がかからないようにしたりしている。これにより、図13に示した、払出制御基板715、主制御基板1700等の各種制御基板をサージ電圧から保護することができ、サージ電圧による故障を防止している。
The AC24VB supplied from the Pachinko Island facility is connected to one of the arresters DSP1 (Mitsubishi Materials: DSP-301N-A21F in this embodiment) between the power line connector 688 and the
なお、フレームグランドFG2が接地されなかった場合には、アレスタDSP1を介して、パチンコ島設備の電源であるAC24VB側に電源基板686の放電経路が形成されるようになっており、例えば扉枠5が帯電しにくくなっている。これにより、扉枠5に遊技者が触れても、扉枠5からの静電放電による不快感を遊技者に与えることがない。
When the frame ground FG2 is not grounded, the discharge path of the power supply board 686 is formed on the side of the AC24VB that is the power source of the pachinko island facility via the arrester DSP1, for example, the
[8.主制御基板の回路]
次に、図11に示した主制御基板1700の回路等について説明する。主制御基板1700は、図13に示したように、電源基板686から払出制御基板715を介して直流電源+34V、+18V、+9Vが供給されている。これらの直流電源+34V、+18V、+9Vは、まず上述した活線故障防止回路1700fに入力されている。例えば、+9Vは活線故障防止回路1700fを介して主制御シリーズレギュレータ1700cに入力されている。この主制御シリーズレギュレータ1700cは入力された+9Vから主制御基板1700等の基準電圧である+5Vを作成し、この+5Vが主制御MPU1700a等に入力されている。また、+9V及び+18Vは活線故障防止回路1700fを介して停電監視回路1700dに入力されている。この停電監視回路1700dは、入力された+18V及び+9Vの停電又は瞬停の兆候を監視している。
[8. Main control board circuit]
Next, the circuit of the
[8−1.主制御シリーズレギュレータ]
主制御基板1700は、図15に示すように、主制御MPU1700a、主制御I/Oポート1700b、主制御シリーズレギュレータ1700c(本実施形態では、ローム製:BA50BC0WT)の他に、周辺回路として、リセット信号を出力する主制御システムリセットIC1(本実施形態では、ルネサス製:M51953)、クロック信号を出力する主制御水晶発振器X1(本実施形態では、京セラ製:EXO−3、24メガヘルツ(MHz))を備えて構成されている。
[8-1. Main control series regulator]
As shown in FIG. 15, the
主制御シリーズレギュレータ1700cは、図15に示すように、活線故障防止回路1700fの+9V用活線故障防止回路を介して電源入力端子であるVCC端子に+9Vが入力されている。この+9Vは、グランド(GND)と接地された電解コンデンサC1により、リップル(電圧に畳重された交流成分)が除去されて平滑化される。さらに、グランドと接地されたコンデンサC2により、電源基板686と主制御基板1700との基板間に発生したノイズが除去される。また、この平滑化された+9Vは、VCC端子の他に、主制御シリーズレギュレータ1700cのコントロール端子であるCTL端子にも入力されている。主制御シリーズレギュレータ1700cは、そのCTL端子に+9Vが入力されることにより、VCC端子に入力された+9Vから+5Vを作成して出力端子であるOUT端子から出力する。OUT端子とVCC端子との端子間にはダイオードD1(本実施形態では、1SS133)が設けられており、ダイオードD1のアノード端子とOUT端子とが電気的に接続され、ダイオードD1のカソード端子とVCC端子とが電気的に接続されている。VCC端子とOUT端子との端子間が逆バイアスになったときにはダイオードD1を介してVCC端子側に入力されるようになっており、逆バイアスによる主制御シリーズレギュレータ1700cの破壊を防止している。
In the main control series regulator 1700c, as shown in FIG. 15, + 9V is inputted to the VCC terminal which is a power input terminal via the + 9V hot line failure prevention circuit of the hot line failure prevention circuit 1700f. This +9 V is smoothed by removing ripples (alternating current components convoluted with voltage) by the electrolytic capacitor C1 grounded with the ground (GND). Furthermore, noise generated between the power supply board 686 and the
OUT端子から出力される+5Vは、グランドと接地された電解コンデンサC3によりリップルが除去されて平滑化されている。この平滑化された+5Vは、主制御システムリセットIC1、主制御水晶発振器X1、主制御MPU1700a、主制御I/Oポート1700b等、にそれぞれ入力されている。なお、接地端子であるGND端子はグランドと接地されており、NC端子は外部と電気的に未接続の状態となっている。
The + 5V output from the OUT terminal is smoothed by removing the ripple by the electrolytic capacitor C3 grounded. The smoothed + 5V is input to the main control system reset IC1, the main control crystal oscillator X1, the main control MPU 1700a, the main control I /
[8−2.主制御基板の周辺回路]
[8−2−1.主制御システムリセットIC]
主制御シリーズレギュレータ1700cのOUT端子から出力されて平滑化された+5Vは、図15に示すように、主制御システムリセットIC1の電源端子に入力されている。主制御システムリセットIC1は、主制御MPU1700a及び主制御I/Oポート1700bにリセットをかけるものであり、遅延回路が内蔵されている。主制御システムリセットIC1の遅延容量端子には、グランドと接地されたコンデンサC4が電気的に接続されており、このコンデンサC4の容量によって遅延回路による遅延時間を設定することができるようになっている。具体的には、主制御システムリセットIC1は、電源端子に入力された+5Vがしきい値(例えば、4.25V)に達すると、遅延時間経過後に出力端子からシステムリセット信号を出力する。
[8-2. Peripheral circuit of main control board]
[8-2-1. Main control system reset IC]
+ 5V output from the OUT terminal of the main control series regulator 1700c and smoothed is input to the power supply terminal of the main control system reset IC1, as shown in FIG. The main control system reset IC1 resets the main control MPU 1700a and the main control I /
主制御システムリセットIC1の出力端子は、主制御MPU1700aのリセット端子であるSRST端子及び主制御I/Oポート1700bのリセット端子であるRESETN端子と電気的に接続されている。出力端子はオープンコレクタ出力タイプであり、プルアップ抵抗R1により+5Vに引き上げられている。この+5Vに引き上げられた電圧は、グランドと接地されたコンデンサC5によりリップルが除去されて平滑化されている(コンデンサC5は、ローパスフィルタとしての役割も担っている)。出力端子は、電源端子に入力される電圧がしきい値より大きいときにはプルアップ抵抗R1により+5Vに引き上げられて論理がHIとなって主制御MPU1700aのSRST端子及び主制御I/Oポート1700bのRESETN端子に入力され、一方、電源端子に入力される電圧がしきい値より小さいときには論理がLOWとなって主制御MPU1700aのSRST端子及び主制御I/Oポート1700bのRESETN端子に入力される。主制御MPU1700aのSRST端子及び主制御I/Oポート1700bのRESETN端子は負論理入力であるため、電源端子に入力される電圧がしきい値より小さい状態になると、主制御MPU1700a及び主制御I/Oポート1700bにリセットがかかる。なお、電源端子はグランドと接地されたコンデンサC6と電気的に接続されており、電源端子に入力される+5Vはリップルが除去されて平滑化されている。また、接地端子はグラントと接地されており、NC端子は外部と電気的に未接続の状態となっている。
The output terminal of the main control system reset IC1 is electrically connected to the SRST terminal that is a reset terminal of the main control MPU 1700a and the RESETN terminal that is a reset terminal of the main control I /
[8−2−2.主制御水晶発振器]
主制御シリーズレギュレータ1700cのOUT端子から出力されて平滑化された+5Vは、図15に示すように、主制御水晶発振器X1の電源端子であるVDD端子に入力されている。このVDD端子は、グランドと接地されたコンデンサC7と電気的に接続されており、VDD端子に入力される+5Vはさらにリップルが除去されて平滑化されている。また、この平滑化された+5Vは、VDD端子の他に、出力周波数選択端子であるA端子、B端子、C端子及びST端子にも入力されている。主制御水晶発振器X1は、これらのA端子、B端子、C端子及びST端子に+5Vが入力されることにより、24MHzのクロック信号を出力端子であるF端子から出力する。
[8-2-2. Main control crystal oscillator]
As shown in FIG. 15, + 5V output from the OUT terminal of the main control series regulator 1700c and smoothed is input to the VDD terminal which is the power supply terminal of the main control crystal oscillator X1. The VDD terminal is electrically connected to a grounded capacitor C7, and + 5V input to the VDD terminal is further smoothed by removing ripples. In addition to the VDD terminal, the smoothed + 5V is also input to the A terminal, B terminal, C terminal, and ST terminal which are output frequency selection terminals. The main control crystal oscillator X1 outputs a clock signal of 24 MHz from the F terminal which is an output terminal by inputting + 5V to these A terminal, B terminal, C terminal and ST terminal.
主制御水晶発振器X1のF端子は、主制御MPU1700aのクロック端子であるCLK端子及び主制御I/Oポート1700bのクロック端子であるCLK端子と電気的に接続されており、24MHzのクロック信号が入力されている。なお、接地端子であるGND端子はグランドと接地されており、F端子の分周波を出力するD端子は外部と電気的に未接続の状態となっている。
The F terminal of the main control crystal oscillator X1 is electrically connected to the CLK terminal which is the clock terminal of the main control MPU 1700a and the CLK terminal which is the clock terminal of the main control I /
[8−3.主制御基板で作成された電源]
主制御シリーズレギュレータ1700cのOUT端子から出力されて平滑化された+5Vは、図15に示すように、主制御MPU1700aの電源端子であるVDD端子及び主制御I/Oポート1700bの電源端子であるVCC端子に入力されている。主制御MPU1700aのVDD端子はグランドと接地されたコンデンサC8と電気的に接続され、主制御I/Oポート1700bのVCC端子はグランドと接地されたコンデンサC9と電気的に接続されており、VDD端子及びVCC端子に入力される+5Vはさらにリップルが除去されて平滑化されている。主制御MPU1700aの接地端子であるVSS端子はグランドと接地され、主制御I/Oポート1700bの接地端子であるGND端子はグランドと接地されている。また、主制御シリーズレギュレータ1700cのOUT端子から出力されて平滑化された+5Vは、停電監視回路1700d等にも入力されている。
[8-3. Power supply created on the main control board]
As shown in FIG. 15, the smoothed + 5V output from the OUT terminal of the main control series regulator 1700c is the VDD terminal that is the power supply terminal of the main control MPU 1700a and the VCC that is the power supply terminal of the main control I /
[8−4.主制御基板の各種入出力信号]
図11に示したRAMクリアスイッチ268a(本実施形態では、オムロン製:B3F−1052)の操作は、検出信号として主制御I/Oポート1700bに入力されている。
[8-4. Various input / output signals of the main control board]
The operation of the RAM
[8−4−1.RAMクリアスイッチからの検出信号]
RAMクリアスイッチ268aの出力ピンとしての3番ピンは、図15に示すように、主制御I/Oポート1700bの入力ポートPEの5番ピンである入力ピンPE5と電気的に接続されている。入力ピンPE5は負論理入力とするため、RAMクリアスイッチ268aの3番ピンと主制御I/Oポート1700bの入力ピンPE5との端子間の電圧はプルアップ抵抗R2により+5Vに引き上げられている。この+5Vに引き上げられた電圧は、グランドと接地されたコンデンサC10によりリップルが除去されて平滑化されている(コンデンサC10は、ローパスフィルタとしての役割も担っている)。RAMクリアスイッチ268aが操作されないときにはプルアップ抵抗R2により+5Vに引き上げられて論理がHIとなって主制御I/Oポート1700bの入力ピンPE5に入力され、一方、RAMクリアスイッチ268aが操作されたときには論理がLOWとなって主制御I/Oポート1700bの入力ピンPE5に入力される。なお、RAMクリアスイッチ268aの1番ピン及び2番ピンはグランドと接地されており、4番ピンは3番ピンと電気的に接続されている。
[8-4-1. Detection signal from RAM clear switch]
As shown in FIG. 15, the third pin as the output pin of the RAM
[8−4−2.その他の各種入出力信号]
主制御MPU1700aのシリアルデータ入力端子であるRX端子は、図11に示した払出制御基板715からのシリアルデータが払主シリアルデータ受信信号として入力されている。一方、主制御MPU1700aのシリアルデータ出力端子であるTX端子から払出制御基板715に送信するシリアルデータが主払シリアルデータ送信信号として出力される。
[8-4-2. Other various input / output signals]
Serial data from the
主制御I/Oポート1700bの入力ポートPE及び入力ポートPDの各入力ピンは、例えば、上述した入力ピンPE5にはRAMクリアスイッチ268aからの検出信号が入力され、入力ピンPE6には図13に示した停電予告信号が入力され、入力ピンPE7には上述した主払シリアルデータ受信信号の正常受信完了の旨を伝える払出制御基板715からの払主ACK信号が入力され、入力ピンPD0には上始動口スイッチ1360からの検出信号が入力される。
As for the input pins PE and PD of the main control I /
一方、主制御MPU1700aは、データバスを介して主制御I/Oポート1700bの出力ポートPA〜PCの出力ピンから、例えば、出力ピンPB5から図13に示した停電監視回路1700dに停電予告信号をクリアする停電クリア信号が出力され、出力ピンPB6から上述した払主シリアルデータ受信信号の正常受信完了の旨を伝える主払ACK信号が出力され、出力ピンPC0〜PC5から図11に示したサブ統合基板1740に各種コマンドが出力され、出力ピンPB1から開閉翼ソレノイド1390への駆動信号が出力される。
On the other hand, the main control MPU 1700a sends a power failure warning signal from the output pins PA to PC of the main control I /
なお、主制御I/Oポート1700bのデータ入出力端子D0〜D7と、主制御MPU1700aのデータ入出力端子D0〜D7と、はデータバスを介して各種情報や各種信号のやり取りを行う。主制御MPU1700aは、入力ポートPE及びPDから各種信号を、データバスを介して読み込み、このデータバスを介して出力ポートPA〜PCから各種信号を出力する。
The data input / output terminals D0 to D7 of the main control I /
[8−5.停電監視回路]
次に、図13に示した停電監視回路1700dについて説明する。主制御基板1700には、図13に示したように、払出制御基板715を介して+34V、+18V及び+9Vが供給されており、+18V及び+9Vが停電監視回路1700dに入力されている。停電監視回路1700dは、+18V及び+9Vの停電又は瞬停の兆候を監視しており、停電又は瞬停の兆候を検出すると、停電予告として停電予告信号を、主制御MPU1700aの他に、払出制御基板715及びサブ統合基板1740に出力する。また停電監視回路1700dは、図13に示した電波検出スイッチ1700eからの電波検出信号が入力されており、この電波検出信号が入力されると、停電予告信号として主制御MPU1700aの他に、払出制御基板715及びサブ統合基板1740に出力する。まず、停電監視回路の構成について説明し、続いて、+18Vの停電又は瞬停の監視、+9Vの停電又は瞬停の監視、電波検出スイッチからの電波検出信号の監視について説明する。図16は停電監視回路を示す回路図である。
[8-5. Power failure monitoring circuit]
Next, the power
[8−5−1.停電監視回路の構成]
停電監視回路1700dは、図16に示すように、安定化電源回路IC20(本実施形態では、日本電気製:μPC1093)、コンパレータIC21(本実施形態では、新日本無線製:NJM2903、オープンコレクタ出力タイプ)、インバータIC22(本実施形態では、東京芝浦電気製:TC74HC05、オープンコレクタ出力タイプ)、DタイプフリップフロップIC23(本実施形態では、東京芝浦電気製:TC74HC74)、トランジスタTR20(本実施形態では、2SC1815)を備えて構成されている。
[8-5-1. Configuration of power failure monitoring circuit]
As shown in FIG. 16, the power
安定化電源回路IC20の基準電圧入力端子であるREF端子及びカソード端子であるK端子は、+5Vと抵抗R20を介して電気的に接続されており、この抵抗R20によりREF端子に入力される電流が制限されている。K端子はコンパレータIC21の比較基準電圧となるリファレンス電圧Vref(本実施形態では、2.495Vが設定されている。)を出力している。このリファレンス電圧Vrefは、グランドと接地されたコンデンサC20によりリップル(電圧に畳重された交流成分)が除去されて平滑化されている(コンデンサC20は、ローパスフィルタとしての役割も担っている)。なお、安定化電源回路IC20のアノード端子であるA端子はグランド(GND)と接地されている。 The REF terminal that is the reference voltage input terminal and the K terminal that is the cathode terminal of the stabilized power supply circuit IC20 are electrically connected to + 5V via the resistor R20, and the current input to the REF terminal by this resistor R20 Limited. The K terminal outputs a reference voltage Vref (in this embodiment, 2.495 V is set) as a comparison reference voltage for the comparator IC21. The reference voltage Vref is smoothed by removing ripples (AC component convoluted with voltage) by the capacitor C20 grounded and grounded (the capacitor C20 also serves as a low-pass filter). Note that the A terminal, which is the anode terminal of the stabilized power supply circuit IC20, is grounded to the ground (GND).
コンパレータIC21は、2つの電圧比較回路を備えており、その1つ(IC21A)は+18Vの監視電圧V1とリファレンス電圧Vrefとを比較するために用いられており、+端子に+18Vの監視電圧V1が入力され、−端子にリファレンス電圧Vrefが入力されている。一方、残りの1つ(IC21B)は+9Vの監視電圧V2とリファレンス電圧Vrefとを比較するために用いられており、+端子に+9Vの監視電圧V2が入力され、−端子にリファレンス電圧Vrefが入力されている。これらの比較結果はDタイプフリップフロップIC23に入力されている。このDタイプフリップフロップIC23は、2つのDタイプフリップフロップ回路を備えており、その1つ(IC23A)を本実施形態で用いている。なお、コンパレータIC21の電源端子であるVcc端子に入力される+5Vは、グランドと接地されたコンデンサC21によりリップルが除去されて平滑化されている。また、DタイプフリップフロップIC23に入力される+5Vは、グランドと接地されたコンデンサC22によりリップルが除去されて平滑化されている。 The comparator IC21 includes two voltage comparison circuits, one of which (IC21A) is used to compare the + 18V monitoring voltage V1 with the reference voltage Vref, and the + 18V monitoring voltage V1 is applied to the + terminal. The reference voltage Vref is input to the negative terminal. On the other hand, the remaining one (IC21B) is used to compare the + 9V monitoring voltage V2 with the reference voltage Vref, the + 9V monitoring voltage V2 is input to the + terminal, and the reference voltage Vref is input to the − terminal. Has been. These comparison results are input to the D-type flip-flop IC23. The D-type flip-flop IC23 includes two D-type flip-flop circuits, one of which (IC23A) is used in this embodiment. The + 5V input to the Vcc terminal, which is the power supply terminal of the comparator IC21, is smoothed by removing ripples by the capacitor C21 grounded. Further, + 5V input to the D-type flip-flop IC23 is smoothed by removing ripples by a capacitor C22 grounded to the ground.
[8−5−2.+18Vの停電又は瞬停の監視]
+18Vの停電又は瞬停の監視は、上述したように、コンパレータIC21のIC21Aが+18Vの監視電圧V1とリファレンス電圧Vrefとを比較することにより行われている。+18Vは、図16に示すように、抵抗R21,R22による抵抗比によって電圧が分配され、グランドと接地されたコンデンサC23によりリップルが除去されてIC21Aの+端子に入力されている(コンデンサC23は、ローパスフィルタとしての役割も担っている)。抵抗R21,R22の値は、+18Vが停電又は瞬停した際に、その電圧が+18Vから落ち始めて予め設定した停電検知電圧V1pf(本実施形態では、12.53Vに設定されている。)となったときに、+18Vの監視電圧V1がリファレンス電圧Vrefと同値になるように設定されている。+18Vの電圧が停電検知電圧V1pfより大きいときには、+18Vの監視電圧V1がリファレンス電圧Vrefより大きくなり、その結果として論理がLOWとなる。このため、コンパレータIC21はオープンコレクタ出力タイプであるため、プルアップ抵抗R23により+5Vに引き上げられ、論理がHIとなり、グランドと接地されたコンデンサC24によりリップルが除去されてDタイプフリップフロップIC23のプリセット端子であるPR端子に入力される(コンデンサC24は、ローパスフィルタとしての役割も担っている)。このPR端子が負論理入力であるため、+18Vの監視電圧V1がリファレンス電圧Vrefより大きいときには、DタイプフリップフロップIC23の出力端子である1Q端子から主制御I/Oポート1700bに停電予告信号が出力されない。
[8-5-2. + 18V power outage or instantaneous power failure monitoring]
As described above, the + 18V power failure or instantaneous power failure is monitored by the IC 21A of the comparator IC21 comparing the + 18V monitoring voltage V1 with the reference voltage Vref. As shown in FIG. 16, + 18V is distributed in voltage according to the resistance ratio of the resistors R21 and R22, the ripple is removed by the capacitor C23 grounded and grounded, and is input to the + terminal of the IC 21A (the capacitor C23 is It also plays a role as a low-pass filter). The values of the resistors R21 and R22 are preset to the power failure detection voltage V1pf (in this embodiment, set to 12.53V) when + 18V has a power failure or a momentary power failure, and the voltage starts to drop from + 18V. The monitoring voltage V1 of + 18V is set to be the same value as the reference voltage Vref. When the + 18V voltage is higher than the power failure detection voltage V1pf, the + 18V monitoring voltage V1 becomes higher than the reference voltage Vref, and as a result, the logic becomes LOW. Therefore, since the comparator IC21 is an open collector output type, it is pulled up to + 5V by the pull-up resistor R23, the logic becomes HI, the ripple is removed by the capacitor C24 grounded and grounded, and the preset terminal of the D type flip-flop IC23 (Capacitor C24 also serves as a low-pass filter). Since the PR terminal is a negative logic input, a power failure warning signal is output from the 1Q terminal, which is the output terminal of the D-type flip-flop IC23, to the main control I /
一方、+18Vの電圧が停電検知電圧V1pfより小さいときには、+18Vの監視電圧V1がリファレンス電圧Vrefより小さくなり、その結果として論理がHIとなる。このため、コンパレータIC21はオープンコレクタ出力タイプであるため、論理がLOWとなり、グランドと接地されたコンデンサC24によりリップルが除去されてDタイプフリップフロップIC23のプリセット端子であるPR端子に入力される。このPR端子が負論理入力であるため、+18Vの監視電圧V1がリファレンス電圧Vrefより小さいときには、DタイプフリップフロップIC23の出力端子である1Q端子から主制御I/Oポート1700bに停電予告信号が出力される。
On the other hand, when the + 18V voltage is smaller than the power failure detection voltage V1pf, the + 18V monitoring voltage V1 becomes smaller than the reference voltage Vref, and as a result, the logic becomes HI. For this reason, since the comparator IC21 is an open collector output type, the logic is LOW, the ripple is removed by the capacitor C24 grounded and grounded, and the signal is input to the PR terminal which is the preset terminal of the D type flip-flop IC23. Since the PR terminal is a negative logic input, a power failure warning signal is output from the 1Q terminal, which is the output terminal of the D-type flip-flop IC23, to the main control I /
[8−5−3.+9Vの停電又は瞬停の監視]
+9Vの停電又は瞬停の監視は、上述したように、コンパレータIC21のIC21Bが+9Vの監視電圧V2とリファレンス電圧Vrefとを比較することにより行われている。+9Vは、図16に示すように、抵抗R24,R25による抵抗比によって電圧が分配され、グランドと接地されたコンデンサC25によりリップルが除去されてIC21Bの+端子に入力されている(コンデンサC25は、ローパスフィルタとしての役割も担っている)。抵抗R24,R25の値は、+9Vが停電又は瞬停した際に、その電圧が+9Vから落ち始めて予め設定した停電検知電圧V2pf(本実施形態では、7.64Vに設定されている。)となったときに、+9Vの監視電圧V2がリファレンス電圧Vrefと同値になるように設定されている。+9Vの電圧が停電検知電圧V2pfより大きいときには、+9Vの監視電圧V2がリファレンス電圧Vrefより大きくなり、その結果として論理がLOWとなる。このため、コンパレータIC21はオープンコレクタ出力タイプであるため、プルアップ抵抗R23により+5Vに引き上げられ、論理がHIとなり、グランドと接地されたコンデンサC24によりリップルが除去されてDタイプフリップフロップIC23のプリセット端子であるPR端子に入力される。このPR端子が負論理入力であるため、+9Vの監視電圧V2がリファレンス電圧Vrefより大きいときには、DタイプフリップフロップIC23の出力端子である1Q端子から主制御I/Oポート1700bに停電予告信号が出力されない。
[8-5-3. Monitoring of + 9V power outage or instantaneous power failure]
As described above, the + 9V power failure or instantaneous power failure is monitored by the IC 21B of the comparator IC21 comparing the + 9V monitoring voltage V2 with the reference voltage Vref. As shown in FIG. 16, + 9V is distributed in voltage according to the resistance ratio of the resistors R24 and R25, the ripple is removed by the capacitor C25 grounded and grounded, and input to the + terminal of the IC 21B (the capacitor C25 is It also plays a role as a low-pass filter). The values of the resistors R24 and R25 are set to a power failure detection voltage V2pf (in this embodiment, set to 7.64V) preset when the voltage starts to drop from + 9V when + 9V is interrupted or instantaneously stopped. The monitoring voltage V2 of + 9V is set to be the same value as the reference voltage Vref. When the + 9V voltage is greater than the power failure detection voltage V2pf, the + 9V monitoring voltage V2 is greater than the reference voltage Vref, and as a result, the logic is LOW. Therefore, since the comparator IC21 is an open collector output type, it is pulled up to + 5V by the pull-up resistor R23, the logic becomes HI, the ripple is removed by the capacitor C24 grounded and grounded, and the preset terminal of the D type flip-flop IC23 Is input to the PR terminal. Since the PR terminal is a negative logic input, a power failure warning signal is output from the 1Q terminal, which is the output terminal of the D-type flip-flop IC23, to the main control I /
一方、+9Vの電圧が停電検知電圧V2pfより小さいときには、+9Vの監視電圧V2がリファレンス電圧Vrefより小さくなり、その結果として論理がHIとなる。このため、コンパレータIC21はオープンコレクタ出力タイプであるため、論理がLOWとなり、グランドと接地されたコンデンサC24によりリップルが除去されてDタイプフリップフロップIC23のプリセット端子であるPR端子に入力される。このPR端子が負論理入力であるため、+9Vの監視電圧V2がリファレンス電圧Vrefより小さいときには、DタイプフリップフロップIC23の出力端子である1Q端子から主制御I/Oポート1700bに停電予告信号が出力される。
On the other hand, when the voltage of + 9V is smaller than the power failure detection voltage V2pf, the monitoring voltage V2 of + 9V becomes smaller than the reference voltage Vref, and as a result, the logic becomes HI. For this reason, since the comparator IC21 is an open collector output type, the logic is LOW, the ripple is removed by the capacitor C24 grounded and grounded, and the signal is input to the PR terminal which is the preset terminal of the D type flip-flop IC23. Since the PR terminal is a negative logic input, a power failure warning signal is output from the 1Q terminal, which is the output terminal of the D-type flip-flop IC23, to the main control I /
なお、DタイプフリップフロップIC23のクリア端子であるCLR端子には、主制御MPU1700aから、主制御I/Oポート1700bを介して、停電クリア信号が入力されるようになっている。CLR端子は負論理入力であるため、主制御MPU1700aからの停電クリア信号は、主制御I/Oポート1700bを介してその論理がLOWとなってCLR端子に入力される。DタイプフリップフロップIC23は、CLR端子に停電クリア信号が入力されると、ラッチ状態を解除するようになっており、このとき、プリセット端子であるPR端子に入力された論理を反転して出力端子である1Q端子から出力する。
Note that a power failure clear signal is input from the main control MPU 1700a to the CLR terminal, which is a clear terminal of the D-type flip-flop IC23, via the main control I /
一方、主制御MPU1700aからの停電クリア信号の出力が停止されると、主制御I/Oポート1700bを介してその論理がHIとなってCLR端子に入力される。DタイプフリップフロップIC23は、CLR端子に停電クリア信号が入力されないときには、ラッチ状態をセットするようになっており、PR端子に論理がLOWとなって入力された状態をラッチする。なお、D入力端子である1D端子、クロック入力端子である1CK端子、接地端子であるGND端子は、グランドと接地されている。また、1Q端子の論理を反転した負論理1Q端子は外部と電気的に未接続の状態となっている。
On the other hand, when the output of the power failure clear signal from the main control MPU 1700a is stopped, the logic becomes HI via the main control I /
[8−5−4.電波検出スイッチからの電波検出信号の監視]
次に、電波検出スイッチ1700eからの電波検出信号の監視について説明する。電波検出スイッチ1700eは+18Vと抵抗R26を介して電気的に接続されており、この電圧が電波検出スイッチ1700eと抵抗R27を介してトランジスタTR20のベースに入力され、抵抗R27とトランジスタTR20ベースとの間にグランドと接地された抵抗R28が電気的に接続されている。また、トランジスタTR20のエミッタはグランドと接地され、トランジスタTR20のコレクタはプルアップ抵抗R29により+5Vに引き上げられてインバータIC22の入力端子と電気的に接続されている。このインバータIC22は、6つのインバータ回路を備えており、その1つ(IC22A)を本実施形態で用いている。なお、インバータIC22の電源端子であるVcc端子に入力される+5Vは、グランドと接地されたコンデンサC26によりリップルが除去されて平滑化されている。
[8-5-4. Monitoring the radio wave detection signal from the radio wave detection switch]
Next, monitoring of a radio wave detection signal from the radio wave detection switch 1700e will be described. The radio wave detection switch 1700e is electrically connected to + 18V via a resistor R26, and this voltage is input to the base of the transistor TR20 via the radio wave detection switch 1700e and the resistor R27, and between the resistor R27 and the transistor TR20 base. A resistor R28, which is grounded, is electrically connected to the ground. The emitter of the transistor TR20 is grounded and the collector of the transistor TR20 is pulled up to + 5V by the pull-up resistor R29 and is electrically connected to the input terminal of the inverter IC22. The inverter IC22 includes six inverter circuits, one of which (IC22A) is used in this embodiment. The + 5V input to the Vcc terminal, which is the power supply terminal of the inverter IC22, is smoothed by removing ripples by the capacitor C26 grounded.
抵抗R27,R28の値は、電波検出スイッチ1700eが電波検出信号を出力しないとき、つまり高周波が照射されていないときに、トランジスタTR20がONする状態となるように設定されている。トランジスタTR20がONする状態では、トランジスタTR20のコレクタからトランジスタTR20のエミッタに電流が流れるため論理がLOWとなってインバータIC22(IC22A)の入力端子に入力される。これにより、上述したように、インバータIC22はオープンコレクタ出力タイプであるため、プルアップ抵抗R23により+5Vに引き上げられ、論理がHIとなり、グランドと接地されたコンデンサC24によりリップルが除去されてDタイプフリップフロップIC23のプリセット端子であるPR端子に入力される。このPR端子が負論理入力であるため、電波検出スイッチ1700eが電波検出信号を出力しないとき、つまり高周波が照射されていないときには、DタイプフリップフロップIC23の出力端子である1Q端子から主制御I/Oポート1700bに停電予告信号が出力されない。
The values of the resistors R27 and R28 are set so that the transistor TR20 is turned on when the radio wave detection switch 1700e does not output a radio wave detection signal, that is, when a high frequency is not irradiated. When the transistor TR20 is ON, a current flows from the collector of the transistor TR20 to the emitter of the transistor TR20, so that the logic becomes LOW and is input to the input terminal of the inverter IC22 (IC22A). Thus, as described above, since the inverter IC22 is an open collector output type, it is pulled up to + 5V by the pull-up resistor R23, the logic becomes HI, and the ripple is removed by the capacitor C24 grounded to the ground, so that the D type flip-flop Is input to the PR terminal which is a preset terminal of the
一方、電波検出スイッチ1700eが電波検出信号を出力するとき、つまり高周波が照射されているときには、トランジスタTR20がOFFする状態となる。トランジスタTR20がOFFする状態では、トランジスタTR20のコレクタからトランジスタTR20のエミッタに電流が流れないためプルアップ抵抗R29により+5Vに引き上げられて論理がHIとなってインバータIC22(IC22A)の入力端子に入力される。これにより、上述したように、インバータIC22はオープンコレクタ出力タイプであるため、論理がLOWとなり、グランドと接地されたコンデンサC24によりリップルが除去されてDタイプフリップフロップIC23のプリセット端子であるPR端子に入力される。このPR端子が負論理入力であるため、電波検出スイッチ1700eが電波検出信号を出力するとき、つまり高周波が照射されているときには、DタイプフリップフロップIC23の出力端子である1Q端子から主制御I/Oポート1700bに停電予告信号が出力される。
On the other hand, when the radio wave detection switch 1700e outputs a radio wave detection signal, that is, when a high frequency is irradiated, the transistor TR20 is turned off. In the state where the transistor TR20 is OFF, no current flows from the collector of the transistor TR20 to the emitter of the transistor TR20. Therefore, the transistor TR20 is pulled up to + 5V by the pull-up resistor R29 and becomes logic HI and is input to the input terminal of the inverter IC22 (IC22A). The Thereby, as described above, since the inverter IC22 is an open collector output type, the logic becomes LOW, and the ripple is removed by the capacitor C24 grounded to the ground, so that the PR terminal which is the preset terminal of the D type flip-flop IC23 is used. Entered. Since the PR terminal is a negative logic input, when the radio wave detection switch 1700e outputs a radio wave detection signal, that is, when a high frequency is irradiated, the main control I / O is output from the 1Q terminal which is the output terminal of the D type flip-flop IC23. A power failure warning signal is output to the
なお、主制御基板1700から電波検出スイッチ1700eを取り除いた場合には、トランジスタTR20がOFFする状態となるため、トランジスタTR20のコレクタからトランジスタTR20のエミッタに電流が流れないためプルアップ抵抗R29により+5Vに引き上げられて論理がHIとなってインバータIC22(IC22A)の入力端子に入力される。これにより、上述したように、インバータIC22はオープンコレクタ出力タイプであるためプルアップ抵抗R23により+5Vに引き上げられ、論理がHIとなり、グランドと接地されたコンデンサC24によりリップルが除去されてDタイプフリップフロップIC23のプリセット端子であるPR端子に入力される。このPR端子が負論理入力であるため、電波検出スイッチ1700eを主制御基板1700から取り除いたときには、DタイプフリップフロップIC23の出力端子である1Q端子から主制御I/Oポート1700bに停電予告信号が出力される。このように、電波検出スイッチ1700eを主制御基板1700から取り除いたときには停電予告信号が常に出力される。
When the radio wave detection switch 1700e is removed from the
[8−6.主制御MPU]
次に、主制御MPU1700aについて説明する。主制御MPU1700aは、図17に示したように、CPUコア1700aa、ROM1700ab、RAM1700ac、CPU初期化手段1700ad、乱数ブロック1700af等を内蔵するワンチップマイクロコンピュータである。
[8-6. Main control MPU]
Next, the main control MPU 1700a will be described. As shown in FIG. 17, the main control MPU 1700a is a one-chip microcomputer incorporating a CPU core 1700aa, ROM 1700ab, RAM 1700ac, CPU initialization means 1700ad, random number block 1700af, and the like.
CPU初期化手段1700adは、リセット信号をCPUコア1700aaに与え、CPUコア1700aaを初期化する。初期化要因には外部要因と内部要因とがあり、外部要因は主制御システムリセットIC1からの信号により内蔵のパワーオンリセット回路(図示せず)が発生するリセット信号によるものであり、内部要因は、指定領域外でユーザプログラムが実行されることに応じ、内蔵の指定エリア外走行禁止回路1700adaが発生するリセット信号によるものである。なお、本実施形態では、パワーオンリセット回路と指定エリア外走行禁止回路1700adaとを1つのCPU初期化手段1700ad内に収めているが、別々に独立した回路として構成してもよい。 The CPU initialization unit 1700ad applies a reset signal to the CPU core 1700aa to initialize the CPU core 1700aa. The initialization factor includes an external factor and an internal factor. The external factor is a reset signal generated by a built-in power-on reset circuit (not shown) in response to a signal from the main control system reset IC1, and the internal factor is This is due to a reset signal generated by the built-in designated area running prohibition circuit 1700ada when the user program is executed outside the designated area. In the present embodiment, the power-on reset circuit and the out-of-designated-area travel prohibition circuit 1700ada are housed in one CPU initialization unit 1700ad, but may be configured as independent circuits.
[指定エリア外走行禁止回路]
指定エリア外走行禁止回路1700adaは、所定の指定エリア内で遊技機メーカが作成したユーザプログラムが正しく実行されているかどうか監視し、指定エリア以外でユーザプログラムが実行されるとリセットが発生するものである。指定エリア(ユーザプログラム実行可能なアドレス範囲)の設定において、その範囲の先頭アドレスをプログラムコードスタートアドレス(PCS)として0000番地、終了アドレスをプログラムコードエンドアドレス(PCE)として1FFF(16進)番地とした場合、2000(16進)〜FFFF(16進)番地の範囲にプログラムを格納して実行しようとしても実行することはできない。すなわち、指定エリア外走行禁止回路1700adaは指定エリア外での命令実行を禁止する機能であり、あらかじめ指定したアドレス範囲(指定エリア)外で命令が実行されると、リセット信号を発生する機能である。このリセット信号によりリセットが発生する。この指定エリアの情報は、ユーザプログラムと共にROM1700ab(ユーザ用ROM)に書き込む。
[Circuit prohibition circuit outside designated area]
The out-of-designated area running prohibition circuit 1700ada monitors whether a user program created by a gaming machine maker is correctly executed in a predetermined designated area, and a reset occurs when the user program is executed outside the designated area. is there. In setting the designated area (address range where user program can be executed), the start address of the range is 0000 as the program code start address (PCS) and the end address is 1FFF (hexadecimal) address as the program code end address (PCE). In this case, even if an attempt is made to store and execute a program in the range of 2000 (hexadecimal) to FFFF (hexadecimal), it cannot be executed. In other words, the out-of-designated-area travel prohibition circuit 1700ada is a function for inhibiting the execution of instructions outside the designated area, and is a function for generating a reset signal when a command is executed outside a pre-designated address range (designated area). . Reset is generated by this reset signal. Information on the designated area is written in the ROM 1700ab (user ROM) together with the user program.
[ROMのエリア]
図56は、ROM1700abのエリアを示す図である。図56に示すように、ROM1700abは、0000番地(16進)〜1FFF(16進)までの8kバイトである。ROM1700abは、ユーザが作成したプログラム(ユーザプログラム)を格納する。ROM1700abには予め定めた指定エリアがあり、プログラムコード/データエリア0000番地(16進)〜1FBF(16進)の8128バイトと、プログラム管理エリア1FC0番地(16進)〜1FFF番地(16進)の64バイトの2つのエリアが割り付けられている。プログラムコード/データエリアは、ユーザプログラムを格納するエリアである。プログラムコードは1つのブロックが望ましいが、プログラムコードが分散する場合、2つのブロックまで可能とされている。プログラム管理エリアは、CPUがユーザプログラムを実行するのに必要な情報を格納するエリアであり、ユーザ側で値の設定を行う。指定エリア外走行禁止回路1700adaが監視する指定エリアの設定もこのエリアで行う。
[ROM area]
FIG. 56 shows an area of the ROM 1700ab. As shown in FIG. 56, the ROM 1700ab has 8 k bytes from address 0000 (hexadecimal) to 1FFF (hexadecimal). The ROM 1700ab stores a program (user program) created by the user. The ROM 1700ab has a predetermined designated area. The program code / data area is addressed 0000 (hexadecimal) to 1FBF (hexadecimal) 8128 bytes, and the program management area 1FC0 (hexadecimal) to 1FFF (hexadecimal). Two areas of 64 bytes are allocated. The program code / data area is an area for storing a user program. The program code is preferably one block, but up to two blocks are possible when the program code is distributed. The program management area is an area for storing information necessary for the CPU to execute the user program, and a value is set on the user side. The designated area monitored by the out-of-designated area travel prohibition circuit 1700ada is also set in this area.
プログラム管理エリアにて設定する指定エリア(ユーザプログラム実行可能なアドレス範囲)は、1番目のユーザプログラムのプログラムコードエリア1の最終アドレスを設定する「プログラムコードエンドアドレス(KPCE)」(例として1FD3(16進)〜1FD4(16進)にマッピング)、2番目のユーザプログラムのプログラムコードエリア2の先頭アドレスを設定する「プログラムコードスタートアドレス(KPCS2)」(例として1FD5(16進)〜1FD6(16進)にマッピング)、2番目のユーザプログラムのプログラムコードエリア2の最終アドレスを設定する「プログラムコードエンドアドレス(KPCE2)」(例として1FD7(16進)〜1FD8(16進)にマッピング)、がある。図56は、プログラムコードは2つのブロックに分散している例を示している。0000hからKPCEで示されるアドレス****hと、KPCS2からKPCE2で示されるアドレス□□□□h〜△△△△hの範囲が指定エリアになる。なお、プログラム管理エリアに設定された指定エリアのデータは、電源投入時に指定エリア外走行禁止回路1700adaに認識される。
The designated area (address range where the user program can be executed) set in the program management area is a “program code end address (KPCE)” (for example, 1FD3 (for example, 1) which sets the final address of the
乱数ブロック1700afは、乱数発生ブロック1700afbと、ラッチ手段1700afaとからなり、0から65535までの値を重複することなく一巡発生する乱数発生回路を構成する。さらに、乱数発生ブロック1700afbは、乱数仕様選択機能1700afbaと、乱数発生手段1700afbbと、乱数異常検出手段1700afbcと、乱数異常ステータス1700afbdとからなる。 The random number block 1700af is composed of a random number generation block 1700afb and a latch means 1700afa, and constitutes a random number generation circuit that generates a round of values from 0 to 65535 without overlapping. Further, the random number generation block 1700afb includes a random number specification selection function 1700afba, random number generation means 1700afbb, random number abnormality detection means 1700afbc, and random number abnormality status 1700afbd.
乱数仕様選択機能1700afbaは、乱数起動機能とスタート値設定機能とからなり、ROM1700abに記憶されたユーザープログラムにより条件が設定される。乱数起動機能には、乱数発生回路を使用するか未使用とするかを設定する。スタート値設定機能は、乱数発生回路を使用する場合、更新される最初の値を複数の方法の中から選択することができ、選択した方法に応じた値を設定する。本実施形態のスタート設定機能では、ワンチップマイクロコンピュータ毎に付された固有のIDナンバーをもとにした値と、システムリセット毎に変動するレジスタの値とが選択できるようになっている。乱数発生手段1700afbbは、乱数仕様選択機能1700afbaで設定された値をもとに、演算して乱数値を更新する。 The random number specification selection function 1700afba includes a random number activation function and a start value setting function, and conditions are set by a user program stored in the ROM 1700ab. The random number activation function is set to use or not use the random number generation circuit. When using a random number generation circuit, the start value setting function can select the first value to be updated from a plurality of methods, and sets a value according to the selected method. In the start setting function of this embodiment, a value based on a unique ID number assigned to each one-chip microcomputer and a register value that changes at each system reset can be selected. The random number generation means 1700afbb calculates and updates the random value based on the value set by the random number specification selection function 1700afba.
乱数異常検出手段1700afbcは、乱数発生手段1700afbbによる乱数値の更新状況に異常がないかを検出する。ここで、乱数発生手段1700afbbは、乱数値を更新するクロックとして、第1発振器X1、または第2発振器X2のいずれかを選択することが可能である。第1発振器X1は、主制御MPU1700aの動作を司るシステムクロックとして用いられるとともに、乱数発生手段1700afbbの、乱数値の更新にも使用される。一方、第2発振器X2は、乱数発生手段1700afbbの乱数値の更新にのみに使用される。乱数異常検出手段1700afbcは、乱数発生手段1700afbbに入力される発振器の動作状態を監視して、乱数発生手段1700afbbが正常に乱数値を更新しているか否かを判断する。 The random number abnormality detection means 1700afbc detects whether there is any abnormality in the update state of the random number value by the random number generation means 1700afbb. Here, the random number generation means 1700afbb can select either the first oscillator X1 or the second oscillator X2 as a clock for updating the random number value. The first oscillator X1 is used as a system clock for controlling the operation of the main control MPU 1700a, and is also used for updating the random number value of the random number generator 1700afbb. On the other hand, the second oscillator X2 is used only for updating the random number value of the random number generating means 1700afbb. The random number abnormality detection means 1700afbc monitors the operating state of the oscillator input to the random number generation means 1700afbb, and determines whether or not the random number generation means 1700afbb is normally updating the random number value.
乱数異常ステータス1700afbdは、乱数異常検出手段1700afbcが乱数異常と判断したときに、乱数異常フラグがセットされる。なお、乱数異常ステータス1700afbdにセットされた乱数異常フラグは、ユーザープログラムによる読み出し行為によりリセットされる。ラッチ手段1700afaは、ユーザープログラムにより乱数値を読み出すときに、乱数発生手段1700afbbから乱数値を取り出して保持する。 In the random number abnormality status 1700afbd, the random number abnormality flag is set when the random number abnormality detecting means 1700afbc determines that the random number abnormality is abnormal. Note that the random number abnormality flag set in the random number abnormality status 1700afbd is reset by a reading action by the user program. The latch unit 1700afa retrieves and holds the random number value from the random number generation unit 1700afbb when the random number value is read by the user program.
[9.払出制御基板の回路]
次に、図11に示した払出制御基板715の回路等について説明する。払出制御基板715は、図13に示したように、電源基板686から直流電源+34V、+18V、+9Vが供給されている。この+9Vが払出制御シリーズレギュレータ715aに入力されている。この払出制御シリーズレギュレータ715aは入力された+9Vから払出制御基板715等の基準電圧である+5Vを作成し、この+5Vが払出制御MPU1710a等に入力されている。また払出制御基板715は、図13に示したように、払出制御部1710及び発射制御部1720等を備えて構成されている。ここでは、まず払出制御シリーズレギュレータについて説明し、続けて払出制御部の回路、払出制御基板で作成された電源、払出制御基板における各種入出力信号、発射制御部の回路について説明する。
[9. Dispensing control board circuit]
Next, the circuit of the
図18は払出制御部の回路等を示す回路図であり、図19はドライブICの等価回路を示す回路図であり、図20はエラー解除スイッチ等の入力回路を示す回路図であり、図21は主制御基板との各種入出力信号及び外部端子板への各種出力信号を示す入出力図であり、図22は発射制御部の入力回路を示す回路図であり、図23は払出制御基板の実装図であり、図24は発射制御部の発信回路等を示す回路図である。 18 is a circuit diagram showing a circuit and the like of the payout control unit, FIG. 19 is a circuit diagram showing an equivalent circuit of the drive IC, and FIG. 20 is a circuit diagram showing an input circuit such as an error release switch. Is an input / output diagram showing various input / output signals to / from the main control board and various output signals to the external terminal board, FIG. 22 is a circuit diagram showing an input circuit of the launch control unit, and FIG. FIG. 24 is a circuit diagram showing a transmission circuit and the like of the launch control unit.
[9−1.払出制御シリーズレギュレータIC]
払出制御シリーズレギュレータIC715a(本実施形態では、ローム製:BA50BC0WT)は、図18に示すように、電源入力端子であるVCC端子に+9Vが入力されている。この+9Vは、電源基板686により供給されており、払出制御基板715に入力されると、まずグランド(GND)と接地された電解コンデンサC50により、リップル(電圧に畳重された交流成分)が除去されて平滑化される。さらに、グランドと接地されたコンデンサC51により、電源基板686と払出制御基板715との基板間に発生したノイズが除去される。また、この平滑化された+9Vは、VCC端子の他に、払出制御シリーズレギュレータIC715aのコントロール端子であるCTL端子にも入力されている。払出制御シリーズレギュレータIC715aは、そのCTL端子に+9Vが入力されることにより、VCC端子に入力された+9Vから+5Vを作成して出力端子であるOUT端子から出力する。OUT端子とVCC端子との端子間にはダイオードD50(本実施形態では、1SS133)が設けられており、ダイオードD1のアノード端子とOUT端子とが電気的に接続され、ダイオードD1のカソード端子とVCC端子とが電気的に接続されている。VCC端子とOUT端子との端子間が逆バイアスになったときにはダイオードD1を介してVCC端子側に入力されるようになっており、逆バイアスによる払出制御シリーズレギュレータIC715aの破壊を防止している。
[9-1. Dispensing control series regulator IC]
As shown in FIG. 18, in the payout control
OUT端子から出力される+5Vは、グランドと接地された電解コンデンサC52によりリップルが除去されて平滑化されている。この平滑化された+5Vは、払出制御部1710、発射制御部1720等にそれぞれ入力されている。なお、接地端子であるGND端子はグランドと接地されており、NC端子は外部と電気的に未接続の状態となっている。
The + 5V output from the OUT terminal is smoothed by removing the ripple by the electrolytic capacitor C52 connected to the ground. The smoothed + 5V is input to the
[9−2.払出制御部の回路]
払出制御部1710は、図18に示すように、払出制御MPU1710a、払出制御I/Oポート1710b、外部WDT1710c(本実施形態では、ミツミ製:MM1075XD)、払出モータ駆動回路1710dの他に、周辺回路として、払出制御水晶発振器X50(本実施形態では、エプソントヨコム製:SG−531P、8メガヘルツ(MHz))を備えて構成されている。
[9-2. Circuit of payout control unit]
As shown in FIG. 18, the
[9−2−1.外部WDT(外部ウォッチドッグタイマ)]
払出制御シリーズレギュレータIC715aのOUT端子から出力されて平滑化された+5Vは、図18に示すように、外部WDT1710cのVcc端子に入力されている。外部WDT1710cは、払出制御MPU1710aにリセットをかけるものである。外部WDT1710cは、Vcc端子に入力された+5Vの電圧を監視する機能と、払出制御MPU1710aが正常に動作しているか否かを監視する機能と、を有しており、Vcc端子に入力された+5Vの電圧がしきい値(本実施形態では、4.2Vに設定されている。)に達すると、負論理RESET端子からリセット信号を出力したり、外部WDT1710cのCK端子に払出制御MPU1710aから払出制御I/Oポート1710bを介して外部WDTクリア信号がクリア信号解除時間内に入力されないと、負論理RESET端子からリセット信号を出力したりする。
[9-2-1. External WDT (external watchdog timer)]
+ 5V output from the OUT terminal of the payout control
外部WDT1710cのTC端子はグランドと接地されたコンデンサC53が電気的に接続されており、外部WDT1710cのRCT端子は+5Vに引き上げられたプルアップ抵抗R50が電気的に接続されている。上述したクリア信号解除時間は、コンデンサC53の容量と、プルアップ抵抗R50の抵抗値と、によって設定することができる。なお、本実施形態では、クリア信号解除時間として払出制御MPU1710aの割り込みタイマ(1.75ms)の20回分に相当する時間35ms(=1.75ms×20回)が設定されている。
The TC terminal of the external WDT 1710c is electrically connected to a grounded capacitor C53, and the RCT terminal of the external WDT 1710c is electrically connected to a pull-up resistor R50 raised to + 5V. The clear signal release time described above can be set by the capacitance of the capacitor C53 and the resistance value of the pull-up resistor R50. In the present embodiment, a time 35 ms (= 1.75 ms × 20 times) corresponding to 20 interrupt timers (1.75 ms) of the
外部WDT1710cの負論理RESET端子は、払出制御MPU1710aのリセット端子であるRST0端子及び払出制御I/Oポート1710bのリセット端子であるRESETN端子と電気的に接続されている。負論理RESET端子はオープンコレクタ出力タイプであり、プルアップ抵抗R51により+5Vに引き上げられている。この+5Vに引き上げられた電圧は、グランドと接地されたコンデンサC54によりリップルが除去されて平滑化されている(コンデンサC54は、ローパスフィルタとしての役割も担っている)。負論理RESET端子は、Vcc端子に入力される電圧がしきい値より大きいときにはプルアップ抵抗R50により+5Vに引き上げられて論理がHIとなって払出制御MPU1710aのRST0端子及び払出制御I/Oポート1710bのRESETN端子に入力され、一方、電源端子に入力される電圧がしきい値より小さいときには論理がLOWとなって払出制御MPU1710aのRST0端子及び払出制御I/Oポート1710bのRESETN端子に入力される。
The negative logic RESET terminal of the external WDT 1710c is electrically connected to the RST0 terminal that is the reset terminal of the
また負論理RESET端子は、CK端子に入力される外部WDTクリア信号がクリア信号解除時間内にONからOFFに切り替わって外部WDTクリア信号が解除されたときにはプルアップ抵抗R51により+5Vに引き上げられて論理がHIとなって払出制御MPU1710aのRST0端子及び払出制御I/Oポート1710bのRESETN端子に入力され、一方、CK端子に入力される外部WDTクリア信号がクリア信号解除時間内にONされたまま外部WDTクリア信号が解除されなかったときには論理がLOWとなって払出制御MPU1710aのRST0端子及び払出制御I/Oポート1710bのRESETN端子に入力される。
The negative logic RESET terminal is pulled up to + 5V by the pull-up resistor R51 when the external WDT clear signal input to the CK terminal is switched from ON to OFF within the clear signal release time and the external WDT clear signal is released. Becomes HI and is input to the RST0 terminal of the
払出制御MPU1710aのRST0端子は負論理入力であるため、Vcc端子に入力される電圧がしきい値より小さい状態となったり、CK端子に入力される外部WDTクリア信号がクリア信号解除時間内にONされたまま外部WDTクリア信号が解除されなかったときには、払出制御MPU1710a及び払出制御I/Oポート1710bにリセットがかかる。なお、外部WDT1710cのVs端子には、グランドと接地されたコンデンサC55が電気的に接続されており、Vcc端子にはグランドと接地されたコンデンサC56が電気的に接続されている。このコンデンサC56によってVcc端子に入力される+5Vはリップルが除去されて平滑化されている。また、外部WDT1710cの接地端子であるGND端子はグラントと接地されており、外部WDT1710cの正論理RESET端子は外部と電気的に未接続の状態となっている。
Since the RST0 terminal of the
[9−2−2.払出制御水晶発振器]
払出制御シリーズレギュレータIC715aのOUT端子から出力されて平滑化された+5Vは、図18に示すように、払出制御水晶発振器X50の電源端子であるVCC端子に入力されている。このVCC端子は、グランドと接地されたコンデンサC57と電気的に接続されており、VCC端子に入力される+5Vはさらにリップルが除去されて平滑化されている。また、この平滑化された+5Vは、VCC端子の他に、払出制御水晶発振器X50の出力許可(Output Enable)端子であるOE端子にも入力されている。払出制御水晶発振器X50は、そのOE端子に+5Vが入力されることにより、8MHzのクロック信号を出力端子であるOUT端子から出力する。
[9-2-2. Dispensing control crystal oscillator]
As shown in FIG. 18, + 5V output from the OUT terminal of the payout control
払出制御水晶発振器X50のOUT端子は、払出制御MPU1710aのクロック端子であるMCLK端子及び払出制御I/Oポート1710bのクロック端子であるCLK端子と電気的に接続されており、8MHzのクロック信号が払出制御MPU1710a及び払出制御I/Oポート1710bに入力されている。
The OUT terminal of the payout control crystal oscillator X50 is electrically connected to the MCLK terminal that is the clock terminal of the
[9−2−3.払出モータ駆動回路]
払出モータ駆動回路1710dは、図18に示すように、ドライブIC50(本実施形態では、東京芝浦電気製:MP4303)を備えて構成されている。このドライブIC50は、4つのダーリントンパワートランジスタを備えており、本実施形態では、エミッタ端子をグランドと接地させ、ベース端子に払出モータ駆動信号が入力されると、対応するコレクタ端子から励磁信号である駆動パルスが出力されるようになっている。
[9-2-3. Dispensing motor drive circuit]
As shown in FIG. 18, the payout
電源基板686から供給された+34Vは、図18に示すように、ツェナーダイオードZD51(本実施形態では、HZ36BPTK−E)を介してドライブIC50のカソード端子に入力されている。ツェナーダイオードZD51のアノード端子は+34Vと電気的に接続されており、ツェナーダイオードZD51のカソード端子がドライブIC50のカソード端子と電気的に接続されている。ドライブIC50のカソード端子に入力された+34Vは、払出モータ465の駆動電源となる。ドライブIC50のベース端子は、払出制御I/Oポート1710bの出力ポートPBの出力ピンPB0〜PB3と電気的に接続されており、出力ピンPB0〜PB3から出力された払出モータ駆動信号に応じて対応するコレクタ端子から励磁信号である駆動パルスが抵抗R52〜R55、賞球ユニット用端子717、そして賞球ユニット内中継端子板480を介して払出モータ465の各相(/B相、B相、A相、/A相)に出力される。これらの駆動パルスは、払出モータ465の各相(/B相、B相、A相、/A相)に流す励磁電流のスイッチングにより行われ、払出モータ465を回転させる。なお、このスイッチングにより各相(/B相、B相、A相、/A相)の駆動パルス(励磁信号)を遮断したときには逆起電力が発生する。この逆起電力がドライブIC50の耐圧を超えると、ドライブIC50が破損するため、保護としてドライブIC50のカソード端子とツェナーダイオードZD51のカソード端子とを電気的に接続している。
As shown in FIG. 18, + 34V supplied from the power supply board 686 is input to the cathode terminal of the
[9−2−3(a).ドライブICの吸収する熱]
ドライブIC50は、上述したように、4つのダーリントンパワートランジスタを備えており、本実施形態では、エミッタ端子をグランドと接地させ、ベース端子に払出モータ駆動信号が入力されると、対応するコレクタ端子から励磁信号である駆動パルスが出力されるようになっている。ドライブIC50は、図19に示すように、ダーリントンパワートランジスタPTr1〜PTr4と、フライバック電圧吸収用ダイオードFBD1〜FBD4と、を同一のパッケージに内蔵している。
[9-2-3 (a). Heat absorbed by drive IC]
As described above, the
ダーリントンパワートランジスタPTr1〜PTr4は、ダーリントン接続された2つのトランジスタ、抵抗及びダイオードが電気的に回路接続されてチップ化されている。ダーリントンパワートランジスタPTr1〜PTr4のコレクタ端子は、+34Vに接続されたフライバック電圧吸収用ダイオードFBD1〜FBD4に電気的に回路接続されている。フライバック電圧吸収用ダイオードFBD1〜FBD4は、払出モータ465の各相(/B相、B相、A相、/A相)に駆動パルス(励磁信号)が遮断されたときに発生する逆起電力を熱に変換して除去することによって、ダーリントンパワートランジスタPTr1〜PTr4を保護しており、フライバック電圧吸収用ダイオードFBD1及びFBD2が一対となってチップ化され、フライバック電圧吸収用ダイオードFBD3及びFBD4が一対となってチップ化されている。このように、ドライブIC50のパッケージは、払出モータ465の各相(/B相、B相、A相、/A相)に駆動パルス(励磁信号)を出力するダーリントンパワートランジスタPTr1〜PTr4による発熱と、払出モータ465の各相(/B相、B相、A相、/A相)からの逆起電力を熱に変換するフライバック電圧吸収用ダイオードFBD1〜FBD4による発熱と、を吸収し、この吸収した熱を外気(ドライブIC50の周囲)に逃がしている。
The Darlington power transistors PTr1 to PTr4 are formed into chips by electrically connecting two Darlington-connected transistors, resistors, and diodes. The collector terminals of the Darlington power transistors PTr1 to PTr4 are electrically connected to the flyback voltage absorbing diodes FBD1 to FBD4 connected to + 34V. The flyback voltage absorbing diodes FBD1 to FBD4 are counter electromotive forces generated when the drive pulse (excitation signal) is interrupted to each phase (/ B phase, B phase, A phase, / A phase) of the
ところが、上述したように、払出制御基板715を収納する払出制御基板ボックス655、パチンコ遊技機1の最大の熱源である電源基板686を収納する電源基板ボックス653等は、枠用基板ホルダー651の後面側に前後方向に重複して取り付けられている。このため、払出制御基板715は電源基板686から発せられる熱を少なからず吸収していることとなる。また、払出制御基板ボックス655のカバー体等はパチンコ島設備内に露出した状態となっており、パチンコ島設備は他のパチンコ遊技機と背向で列設されためパチンコ遊技機の電源基板や各種制御基板等から発せられる熱によってパチンコ島設備内の温度が高くなっている。
However, as described above, the payout
このように、ダーリントンパワートランジスタPTr1〜PTr4及びフライバック電圧吸収用ダイオードFBD1〜FBD4による発熱を、ドライブIC50のパッケージが吸収しても、ドライブIC50の周囲、つまり外気の温度が高くなっている状態では、その吸収した熱を外気に逃がす効率が低下するため、ドライブIC50のパッケージに熱が蓄えられることとなる。そうすると、ドライブIC50のパッケージの温度が高くなって、ダーリントンパワートランジスタPTr1〜PTr4の接合温度がジャンクション温度まで高くなると、ダーリントンパワートランジスタPTr1〜PTr4が故障することとなる。
Thus, even if the package of the
[9−2−3(b).払出モータ駆動信号の出力する順番]
そこで、本実施形態では、払出モータ465の各相(/B相、B相、A相、/A相)に出力する駆動パルス(励磁信号)の順番として、A相、B相、/A相そして/B相となるように、ドライブIC50のベース端子に払出モータ駆動信号が入力されるようになっている。これにより、フライバック電圧吸収用ダイオードFBD1〜FBD4が払出モータ465の各相(/B相、B相、A相、/A相)からの逆起電力を熱に変換する順番も、FBD1、FBD3、FBD2そしてFBD4となる。そうすると、上述した、フライバック電圧吸収用ダイオードFBD1及びFBD2が一対となったチップと、フライバック電圧吸収用ダイオードFBD3及びFBD4が一対となったチップと、が交互に発熱することとなる。このように交互に発熱する場合と、払出モータ465の各相(/B相、B相、A相、/A相)に出力する駆動パルス(励磁信号)の順番として、A相、/A相、B相そして/B相、つまり、フライバック電圧吸収用ダイオードFBD1〜FBD4が払出モータ465の各相(/B相、B相、A相、/A相)からの逆起電力を熱に変換する順番としてFBD1、FBD2、FBD3そしてFBD4とする場合と、を比べると、交互に発熱する場合の方がフライバック電圧吸収用ダイオードFBD1及びFBD2が一対となったチップの発熱又はフライバック電圧吸収用ダイオードFBD3及びFBD4が一対となったチップの発熱を小さく抑えることができ、ドライブIC50のパッケージの温度上昇の低減に寄与することができる。したがって、熱によるダーリントンパワートランジスタPTr1〜PTr4の故障を防止することができる。
[9-2-3 (b). Order of output of dispensing motor drive signal]
Therefore, in this embodiment, the order of drive pulses (excitation signals) output to each phase (/ B phase, B phase, A phase, / A phase) of the
なお、本実施形態では、払出モータ465の各相(/B相、B相、A相、/A相)に出力する駆動パルス(励磁信号)の順番として、A相、B相、/A相そして/B相となるようにプログラムしているが、例えば、図19に示した、ドライブIC50のコレクタ端子である4番ピン及び9番ピンを、賞球ユニット端子717側で互いに入れ代えるように予め配線しておくことによって、払出モータ465の各相(/B相、B相、A相、/A相)に出力する駆動パルス(励磁信号)の順番として、A相、/A相、B相そして/B相となるようにプログラムしても、賞球ユニット端子717側でその順番がB相、/A相、A相そして/B相となり、フライバック電圧吸収用ダイオードFBD3及びFBD4が一対となったチップと、フライバック電圧吸収用ダイオードFBD1及びFBD2が一対となったチップと、が交互に発熱することができる。
In this embodiment, the order of drive pulses (excitation signals) output to each phase (/ B phase, B phase, A phase, / A phase) of the
[9−3.払出制御基板で作成された電源]
払出制御シリーズレギュレータIC715aのOUT端子から出力されて平滑化された+5Vは、図18に示すように、払出制御MPU1710aの電源端子であるVDD及び払出制御I/Oポート1710bの電源端子であるVCCに入力されている。払出制御MPU1710aのVDD端子はグランドと接地されたコンデンサC58と電気的に接続され、払出制御I/Oポート1710bのVCC端子はグランドと接地されたコンデンサC59と電気的に接続されており、VDD端子及びVCC端子に入力される+5Vはさらにリップルが除去されて平滑化されている。払出制御MPU1710aの接地端子であるVSS端子はグランドと接地され、払出制御I/Oポート1710bの接地端子であるGND端子はグランドと接地されている。また、払出制御シリーズレギュレータIC715aのOUT端子から出力されて平滑化された+5Vは、発射制御部1720等にも入力されている。
[9-3. Power supply created with payout control board]
As shown in FIG. 18, + 5V output from the OUT terminal of the payout control
[9−4.払出制御基板における各種入出力信号]
[9−4−1.払出制御I/Oポートの各種入出力信号]
エラー解除スイッチ1731(本実施形態では、アルプス電気製:SKHHDGA010)の操作、球抜きスイッチ1732(本実施形態では、アルプス電気製:SKHHDAA010)の操作は、検出信号として払出制御I/Oポート1710bに入力されている。
[9-4. Various input / output signals on the payout control board]
[9-4-1. Various input / output signals of payout control I / O port]
The operation of the error release switch 1731 (in the present embodiment, manufactured by Alps Electric: SKHHDGA010) and the operation of the ball removal switch 1732 (in the present embodiment, manufactured by Alps Electric: SKHHDAA010) are sent to the payout control I /
ここで、図11に示したエラーLED表示器1730に、球切れ、球がみ、賞球ストック(未払出分あり)、接続異常等の動作エラー状態が表示されると、エラー解除スイッチ1731を操作して図11に示したスピーカ34から動作エラー状態に応じたエラー解除法を伝える音声案内が流れ、その指示に従って動作エラー状態を解除する。パチンコ遊技機1をホールに設置して移設するときや、上述した、賞球タンク400及びタンクレール部材410に溜まったゴミ(例えば、遊技球のメッキがはがれた粉等)を取り除くときには、上述したように、球抜きスイッチ1732を操作して賞球タンク400、タンクレール部材410等に貯留された遊技球をパチンコ遊技機1の外部に排出する。
Here, when the
[9−4−1(a).エラー解除スイッチからの検出信号]
エラー解除スイッチ1731の出力ピンとしての1番ピンは、図18に示すように、払出制御I/Oポート1710bの入力ポートPDの5番ピンである入力ピンPD5と電気的に接続されている。入力ピンPD5は負論理入力とするため、エラー解除スイッチ1731の1番ピンと払出制御I/Oポート1710bの入力ピンPD5との端子間の電圧はプルアップ抵抗R56により+5Vに引き上げられている。この+5Vに引き上げられた電圧は、グランドと接地されたコンデンサC60によりリップルが除去されて平滑化されている(コンデンサC60は、ローパスフィルタとしての役割も担っている)。エラー解除スイッチ1731が操作されないときにはプルアップ抵抗R56により+5Vに引き上げられて論理がHIとなったエラー解除検出信号が払出制御I/Oポート1710bの入力ピンPD5に入力され、一方、エラー解除スイッチ1731が操作されたときには論理がLOWとなったエラー解除検出信号が払出制御I/Oポート1710bの入力ピンPD5に入力される。
[9-4-1 (a). Detection signal from error release switch]
As shown in FIG. 18, the first pin as the output pin of the
[9−4−1(b).球抜きスイッチからの検出信号]
球抜きスイッチ1732の出力ピンとしての1番ピンは、図18に示すように、払出制御I/Oポート1710bの入力ポートPDの2番ピンである入力ピンPD2と電気的に接続されている。入力ピンPD2は負論理入力とするため、球抜きスイッチ1732の1番ピンと払出制御I/Oポート1710bの入力ピンPD2との端子間の電圧はプルアップ抵抗R57により+5Vに引き上げられている。この+5Vに引き上げられた電圧は、グランドと接地されたコンデンサC61によりリップルが除去されて平滑化されている(コンデンサC61は、ローパスフィルタとしての役割も担っている)。球抜きスイッチ1732が操作されないときにはプルアップ抵抗R57により+5Vに引き上げられて論理がHIとなった球抜き検出信号が払出制御I/Oポート1710bの入力ピンPD2に入力され、一方、球抜きスイッチ1732が操作されたときには論理がLOWとなった球抜き検出信号が払出制御I/Oポート1710bの入力ピンPD2に入力される。
[9-4-1 (b). Detection signal from ball removal switch]
As shown in FIG. 18, the first pin as the output pin of the
[9−4−1(c).その他の各種入出力信号]
払出制御I/Oポート1710bのシリアルデータ入力端子であるRXD端子は、図11に示した主制御基板1700からのシリアルデータが主払シリアルデータ受信信号として入力されている。一方、払出制御I/Oポート1710bのシリアルデータ出力端子であるTXD端子から主制御基板1700に送信するシリアルデータが払主シリアルデータ送信信号として出力される。
[9-4-1 (c). Other various input / output signals]
Serial data from the
払出制御I/Oポート1710bの入力ポートPD及び入力ポートPEの各入力ピンは、例えば、上述した、入力ピンPD5にはエラー解除スイッチ1731からのエラー解除検出信号が入力され、入力ピンPD2には球抜きスイッチ1732からの球抜き検出信号が入力され、入力ピンPD7には上述した払主シリアルデータ受信信号の正常受信完了の旨を伝える主制御基板1700からの主払ACK信号が入力され、入力ピンPD1には満タンスイッチ545からの検出信号が入力される。
For example, each input pin of the input port PD and the input port PE of the payout control I /
一方、払出制御I/Oポート1710bの出力ポートPA〜PCの出力ピンから、例えば、出力ピンPB0〜PB5から払出モータ駆動信号が出力され、出力ピンPC3から上述した主払シリアルデータ受信信号の正常受信完了の旨を伝える払主ACK信号が出力され、出力ピンPC5から外部WDT1710cへ外部WDTクリア信号が出力される。
On the other hand, a payout motor drive signal is output from, for example, the output pins PB0 to PB5 from the output pins PA to PC of the payout control I /
なお、払出制御I/Oポート1710bのデータ入出力端子D0〜D7と、払出制御MPU1710aのデータ入出力端子D0〜D7と、はデータバスを介して各種情報や各種信号のやり取りを行う。払出制御MPU1710aは、入力ポートPD及びPEから各種信号を、データバスを介して読み込み、このデータバスを介して出力ポートPA〜PCから各種信号を出力する。
The data input / output terminals D0 to D7 of the payout control I /
[9−4−2.扉枠開放スイッチ及び本体枠開放スイッチからの検出信号]
上述したように、本体枠3には、扉枠5が本体枠3から開放された状態であるか否かを検出する扉枠開放スイッチ3aと、本体枠3が外枠2から開放された状態であるか否かを検出する本体枠開放スイッチ3bと、が設けられている。これらの検出信号は、図11に示したように、払出制御基板715に入力されている。
[9-4-2. Detection signal from door frame release switch and body frame release switch]
As described above, the
[9−4−2(a).扉枠開放スイッチからの検出信号]
扉枠開放スイッチ3aは、常閉形(ノーマルクローズ(NC))を用いており、扉枠5が本体枠3から開放された状態でスイッチがON(導通)し、扉枠5が本体枠3に閉鎖された状態でスイッチがOFF(切断)するようになっている。扉枠開放スイッチ3aの端子は、図20に示すように、扉枠開放スイッチ用端子716aと電気的に接続されている。扉枠開放スイッチ3aからの検出信号の一方は、抵抗R60を介してトランジスタTR60のベースに入力され、抵抗R60とトランジスタTR60のベースとの間にグランドと接地された抵抗R61が電気的に接続されている。また、トランジスタTR60のエミッタはグランドと接地され、トランジスタTR60のコレクタは後述するトランジスタTR61のコレクタと電気的に接続されている。トランジスタTR60のコレクタとトランジスタTR61のコレクタとの電気的な接続により論理和の回路(OR回路)が形成され、その演算結果が枠開放情報出力情報として図11に示した主ドロワ中継基板657を介して主制御基板1700に出力される。一方、扉枠開放スイッチ3aからの検出信号の他方は、上述した外部端子板用端子718を介して扉枠開放信号として図11に示した外部端子板700aに出力される。なお、扉枠開放信号は、外部端子板700aに設けた扉枠開放スイッチ用フォトカプラのカソードと電気的に接続されおり、扉枠開放スイッチ用フォトカプラのアノードには+18Vが入力されている。このように、扉枠開放スイッチ3aには+18Vの電圧が印加されている。
[9-4-2 (a). Detection signal from door frame opening switch]
The door
[9−4−2(b).本体枠開放スイッチからの検出信号]
本体枠開放スイッチ3bは、扉枠開放スイッチ3aと同様に、常閉形(ノーマルクローズ(NC))を用いており、本体枠3が外枠2から開放された状態でスイッチがON(導通)し、本体枠3が外枠2に閉鎖された状態でスイッチがOFF(切断)するようになっている。本体枠開放スイッチ3bの端子は、図20に示すように、本体枠開放スイッチ用端子716bと電気的に接続されている。本体枠開放スイッチ3bからの検出信号の一方は、抵抗R62を介してトランジスタTR61のベースに入力され、抵抗R62とトランジスタTR61のベースとの間にグランドと接地された抵抗R63が電気的に接続されている。また、トランジスタTR61のエミッタはグランドと接地され、トランジスタTR61のコレクタは上述したトランジスタTR60のコレクタと電気的に接続されている。トランジスタTR60のコレクタとトランジスタTR61のコレクタとの電気的な接続により論理和の回路(OR回路)が形成され、その演算結果が枠開放情報出力情報として図11に示した主ドロワ中継基板657を介して主制御基板1700に出力される。一方、本体枠開放スイッチ3bからの検出信号の他方は、扉枠開放スイッチ3aからの扉枠開放信号と同様に、上述した外部端子板用端子718を介して本体枠開放信号として図11に示した外部端子板700aに出力される。なお、本体枠開放信号は、扉枠開放信号と同様に、外部端子板700aに設けた本体枠開放スイッチ用フォトカプラのカソードと電気的に接続されおり、本体枠開放スイッチ用フォトカプラのアノードには+18Vが入力されている。このように、本体枠開放スイッチ3bには扉枠開放スイッチ3aと同様に+18Vの電圧が印加されている。
[9-4-2 (b). Detection signal from body frame opening switch]
As with the door
本実施形態では、上述したように、扉枠開放スイッチ3a、本体枠開放スイッチ3bをノーマルクローズのスイッチを用いている。このため、扉枠開放スイッチ3aが短絡してスイッチがON(導通)する状態となっても、扉枠5が本体枠3から開放された状態となり、本体枠開放スイッチ3bが短絡してスイッチがON(導通)する状態となっても、本体枠3が外枠2から開放された状態となる。このように、扉枠開放スイッチ3a、本体枠開放スイッチ3bをノーマルクローズのスイッチを用いることで、短絡時にでも例えば上述した枠開放情報出力信号を、主ドロワ中継基板657を介して主制御基板1700に出力することができ、図11に示した、主制御基板1700の主制御MPU1700aは、扉枠5が本体枠3から開放された状態や本体枠3が外枠2から開放された状態を判断することができる。
In this embodiment, as described above, the door
なお、扉枠開放スイッチ3a、本体枠開放スイッチ3bをノーマルクローズのスイッチから、常開形(ノーマルオープン(NO))のスイッチ(扉枠開放スイッチ3a’、本体枠開放スイッチ3b’)に替えると、扉枠開放スイッチ3a’は、扉枠5が本体枠3から閉鎖された状態でスイッチがON(導通)し、扉枠5が本体枠3に開放された状態でスイッチがOFF(切断)する。本体枠開放スイッチ3b’は、本体枠3が外枠2から閉鎖された状態でスイッチがON(導通)し、本体枠3が外枠2に開放された状態でスイッチがOFF(切断)する。ここで、扉枠開放スイッチ3a’が断線してスイッチがOFF(切断)する状態となっても、扉枠5が本体枠3から開放された状態となり、本体枠開放スイッチ3b’が断線してスイッチがOFF(切断)する状態となっても、本体枠3が外枠2から開放された状態となる。このように、扉枠開放スイッチ3a’、本体枠開放スイッチ3b’をノーマルオープンのスイッチを用いることで、断線時にでも例えば上述した枠開放情報出力信号を、主ドロワ中継基板657を介して主制御基板1700に出力することができ、主制御基板1700の主制御MPU1700aは、扉枠5が本体枠3から開放された状態や本体枠3が外枠2から開放された状態を判断することができる。
When the door
[9−4−3.主制御基板との各種入出力信号及び外部端子板への各種出力信号]
ここで、払出制御基板715と主制御基板1700との各種入出力信号と、払出制御基板715による外部端子板700aへの各種出力信号について説明する。
[9-4-3. Various input / output signals with the main control board and various output signals to the external terminal board]
Here, various input / output signals between the
[9−4−3(a).主制御基板との各種入出力信号]
払出制御基板715は、図11に示したように、主ドロワ中継基板657を介して主制御基板1700と各種入出力信号のやり取りを行う。具体的には、図21(a)に示すように、払出制御基板715は、その内部接続端子725を介して主ドロワ中継基板657と各種入出力信号のやり取りを行う。内部接続端子725から主ドロワ中継基板657に出力する信号としては、上述した、払主シリアルデータ送信信号、払主ACK信号、枠開放情報出力信号等がある。一方、主ドロワ中継基板657から内部接続端子725に入力される信号としては、上述した、主払シリアルデータ受信信号、主払ACK信号、RAMクリア信号、停電予告信号、枠開放情報出力信号の他に、大当り情報出力信号、確率変動中情報出力信号、特別図柄表示情報出力信号、普通図柄表示情報出力信号、時短中情報出力情報、始動口入賞情報出力信号等の遊技に関する各種情報(遊技情報)がある。なお、グランド(GND)、+34V、+18V、+9Vの各種電源は、内部接続端子725を介して主ドロワ中継基板657に供給されている。
[9-4-3 (a). Various input / output signals with the main control board]
As shown in FIG. 11, the
[9−4−3(b).外部端子板への各種出力信号]
払出制御基板715は、その外部端子板用端子718を介して外部端子板700aに各種信号を出力する。具体的には、図21(b)に示すように、上述した、扉枠開放信号、本体枠開放信号の他に、図11に示した払出モータ465が実際に払い出した遊技球の球数を示す賞球数情報出力信号を直接出力する他、主制御基板1700から払出制御基板715を介して出力する遊技情報等がある。上述したように、外部端子板700aは、図示しない遊技場(ホール)に設置されたホールコンピュータと電気的に接続されており、遊技者の遊技等を監視している。
[9-4-3 (b). Various output signals to external terminal board]
The
[9−5.発射制御部の回路]
次に、発射制御部1720について説明する。発射制御部1720は、図11に示したように、入力回路1720a、発振回路1720b、発射制御回路1720c、発射モータ駆動回路1720dを備えて構成されている。
[9-5. Circuit of launch control unit]
Next, the firing
[9−5−1.入力回路]
払出制御基板715は、図22に示すように、CRユニット端子板用端子719、操作ハンドル用端子724等が設けられている。これらの端子に入力された各種信号は、入力回路1720aに入力されている。この入力回路1720aは、図示しないCRユニットからのCR接続信号と、図11に示したタッチスイッチ80からの検出信号と、図11に示した発射停止スイッチ82からの検出信号が入力されている。CR接続信号は、図11に示したように、CRユニットがCRユニット端子板700bに電気的に接続されるとCRユニット端子板700bを介して入力回路1720aに入力され、タッチスイッチ80からの検出信号は、上述した操作ハンドル部71の回動操作部材74に触れると、タッチスイッチ80により検出されて図11に示したハンドル中継端子板71aを介して入力回路1720aに入力され、発射停止スイッチ82からの検出信号は、上述した発射停止ボタン81を操作すると、発射停止スイッチ82により検出されてハンドル中継端子板71aを介して入力回路1720aに入力される。
[9-5-1. Input circuit]
As shown in FIG. 22, the
[9−5−1(a).CRユニットからの接続信号]
CRユニット端子板700bと払出制御基板715との基板間は図示しないハーネスにより電気的に接続されている。このハーネスでは、ノイズの影響を受けにくくするために、図22に示すように、CR接続信号を伝えるライン(伝送線)がプルアップ抵抗R70により+18Vに引き上げられている。
[9-5-1 (a). Connection signal from CR unit]
The boards of the CR unit terminal board 700b and the
CR接続信号が入力回路1720aに入力されると、抵抗R71を介してトランジスタTR70(本実施形態では、2SC1815)のベースに入力される。この抵抗R71とトランジスタTR70のベースとの間にはグランドと接地された抵抗R72が電気的に接続されている。抵抗R71,R72の値は、CR接続信号が入力されていないとき、つまりCRユニットがCRユニット端子板700bと電気的に接続されていないときには、トランジスタTR70がONする状態となるように設定されている。
When the CR connection signal is input to the
トランジスタTR70のコレクタは、プルアップ抵抗R73により+5Vに引き上げられており、負論理とした発射許可信号を発射制御回路1720cに出力する。
The collector of the transistor TR70 is pulled up to + 5V by the pull-up resistor R73, and outputs a firing permission signal having a negative logic to the
トランジスタTR70がONする状態、つまりCRユニットがCRユニット端子板700bと電気的に接続されていないときには、トランジスタTR70のコレクタからトランジスタTR70のエミッタに電流が流れるため論理がLOWとなった発射許可検出信号が発射制御回路1720cに出力される。一方、トランジスタTR70がOFFする状態、つまりCRユニットがCRユニット端子板700bと電気的に接続されているときには、トランジスタTR70のコレクタからトランジスタTR70のエミッタに電流が流れないためプルアップ抵抗R73により+5Vに引き上げられて論理がHIとなった発射許可検出信号が発射制御回路1720cに出力される。
When the transistor TR70 is turned on, that is, when the CR unit is not electrically connected to the CR unit terminal plate 700b, a current flows from the collector of the transistor TR70 to the emitter of the transistor TR70, so that the firing permission detection signal whose logic is LOW Is output to the
[9−5−1(b).タッチスイッチからの検出信号]
タッチスイッチ80からの検出信号が入力回路1720aに入力されると、抵抗R724bを介してトランジスタTR71(本実施形態では、2SC1815)のベースに入力される。この抵抗R724bとトランジスタTR71のベースとの間にはグランドと接地された抵抗R75が電気的に接続されている。抵抗R724b,R75の値は、タッチスイッチ80が検出信号を出力するとき、つまり操作ハンドル部71の回動操作部材74に触れていないときには、トランジスタTR71がONする状態となるように設定されている。トランジスタTR71のベースに入力される電圧は、グランドと接地されたコンデンサC70によりノイズが除去されて平滑化されている。
[9-5-1 (b). Detection signal from touch switch]
When the detection signal from the
トランジスタTR71のコレクタは、プルアップ抵抗R76により+5Vに引き上げられており、負論理としたタッチ検出信号を発射制御回路1720cに出力する。
The collector of the transistor TR71 is pulled up to + 5V by the pull-up resistor R76, and outputs a touch detection signal having a negative logic to the
トランジスタTR71がONする状態、つまり操作ハンドル部71の回動操作部材74に触れていないときには、トランジスタTR71のコレクタからトランジスタTR71のエミッタに電流が流れるため論理がLOWとなったタッチ検出信号が発射制御回路1720cに出力される。一方、トランジスタTR71がOFFする状態、つまり操作ハンドル部71の回動操作部材74に触れているときには、トランジスタTR71のコレクタからトランジスタTR71のエミッタに電流が流れないためプルアップ抵抗R76により+5Vに引き上げられて論理がHIとなったタッチ検出信号が発射制御回路1720cに出力される。
When the transistor TR71 is turned on, that is, when the rotation operation member 74 of the operation handle 71 is not touched, a current flows from the collector of the transistor TR71 to the emitter of the transistor TR71, so that the touch detection signal whose logic is LOW is controlled to fire. It is output to the
なお、タッチスイッチ80からの検出信号は、上述したように、ハンドル中継端子71aを介して操作ハンドル用端子724に入力されているが、ハンドル中継端子71aから操作ハンドル用端子724までは配線により電気的に接続されている。この配線は、下補強板(図示せず)に沿って取り付けられている。この下補強板は、上述したように、貯留皿30に貯留された球からの静電放電によるノイズ等を扉枠5から除去するアース接続板としての役割も担っているため、ハンドル中継端子71aからの配線はノイズ等の影響を極めて受けやすい環境下にある。このため、タッチスイッチ80からの検出信号にノイズ等が侵入すると、グランド(GND)の電圧が0V〜+3Vに上下して不安定となり、図11に示した、例えば払出制御基板715における払出制御部1710の払出制御MPU1710aの電源端子VDDに入力されている+5Vとの電位差が払出制御MPU1710aの作動電圧より小さくなって払出制御MPU1710aが突然リセットするおそれがある。そこで、本実施形態では、+18Vが電源側ノイズ低減抵抗である抵抗R724aを介してタッチスイッチ80に供給されるとともに、タッチスイッチ80からの検出信号が検出信号側ノイズ低減抵抗である抵抗R724bを介して入力されることによってグランド(GND)を安定化させている。
As described above, the detection signal from the
本実施形態では、抵抗R724a,R724bとして巻線式の抵抗を用いており、抵抗R724a,R724bのコイル成分であるインダクタンスにより、ハンドル中継端子71aからの配線に侵入したノイズ等によるグランド(GND)の高周波成分をより抑制することができる。これにより、払出制御基板715における払出制御部1710の払出制御MPU1710aに、突然リセットがかからなくなるとともに、払出制御基板715と主制御基板1700との各種入出力信号のやり取りでグランド(GND)の変動による通信エラーが生じなくなる。
In the present embodiment, winding resistors are used as the resistors R724a and R724b, and the ground (GND) due to noise or the like entering the wiring from the
[9−5−1(c).発射停止スイッチからの検出信号]
発射停止スイッチ82からの検出信号が入力回路1720aに入力されると、抵抗R724dを介してトランジスタTR72(本実施形態では、2SC1815)のベースに入力される。この抵抗R724dとトランジスタTR72のベースとの間にはグランドと接地された抵抗R78が電気的に接続されている。抵抗R724d,R78の値は、発射停止スイッチ82が検出信号を出力するとき、つまり操作ハンドル部71の発射停止ボタン81を操作していないときには、トランジスタTR72がONする状態となるように設定されている。トランジスタTR72のベースに入力される電圧は、グランドと接地されたコンデンサC71によりノイズが除去されて平滑化されている。
[9-5-1 (c). Detection signal from firing stop switch]
When the detection signal from the firing
トランジスタTR72のコレクタは、プルアップ抵抗R79により+5Vに引き上げられており、負論理とした発射停止検出信号を発射制御回路1720cに出力する。
The collector of the transistor TR72 is pulled up to + 5V by the pull-up resistor R79, and outputs a firing stop detection signal having a negative logic to the
トランジスタTR71がONする状態、つまり操作ハンドル部71の発射停止ボタン81を操作していないときには、トランジスタTR72のコレクタからトランジスタTR72のエミッタに電流が流れるため論理がLOWとなった発射停止検出信号が発射制御回路1720cに出力される。一方、トランジスタTR72がOFFする状態、つまり操作ハンドル部71の発射停止ボタン81を操作しているときには、トランジスタTR72のコレクタからトランジスタTR72のエミッタに電流が流れないためプルアップ抵抗R79により+5Vに引き上げられて論理がHIとなった発射停止検出信号が発射制御回路1720cに出力される。
When the transistor TR71 is turned on, that is, when the firing stop button 81 of the operation handle 71 is not operated, a current flows from the collector of the transistor TR72 to the emitter of the transistor TR72, so that a firing stop detection signal whose logic is LOW is emitted. It is output to the
なお、発射停止スイッチ82からの検出信号は、上述したように、ハンドル中継端子71aを介して操作ハンドル用端子724に入力されているが、ハンドル中継端子71aから操作ハンドル用端子724までは配線により電気的に接続されている。この配線は、前記の下補強板に沿って取り付けられている。この下補強板は、上述したように、貯留皿30に貯留された球からの静電放電によるノイズ等を扉枠5から除去するアース接続板としての役割も担っているため、ハンドル中継端子71aからの配線はノイズ等の影響を極めて受けやすい環境下にある。このため、発射停止スイッチ82からの検出信号にノイズ等が侵入すると、グランド(GND)の電圧が0V〜+3Vに上下して不安定となり、例えば払出制御基板715における払出制御部1710の払出制御MPU1710aの電源端子VDDに入力されている+5Vとの電位差が払出制御MPU1710aの作動電圧より小さくなって払出制御MPU1710aが突然リセットするおそれがある。そこで、本実施形態では、+18Vが電源側ノイズ低減抵抗である抵抗R724cを介して発射停止スイッチ82に供給されるとともに、発射停止スイッチ82からの検出信号が検出信号側ノイズ低減抵抗である抵抗R724dを介して入力されることによってグランド(GND)を安定化させている。
As described above, the detection signal from the firing
本実施形態では、抵抗R724c,R724dとして巻線式の抵抗を用いており、抵抗R724c,R724dのコイル成分であるインダクタンスにより、ハンドル中継端子71aからの配線に侵入したノイズ等によるグランド(GND)の高周波成分をより抑制することができる。これにより、払出制御基板715における払出制御部1710の払出制御MPU1710aに、突然リセットがかからなくなるとともに、払出制御基板715と主制御基板1700との各種入出力信号のやり取りでグランド(GND)の変動による通信エラーが生じなくなる。
In the present embodiment, wire-wound resistors are used as the resistors R724c and R724d, and the ground (GND) due to noise or the like entering the wiring from the
[9−5−1(d).電源側ノイズ低減抵抗及び検出信号側ノイズ低減抵抗の配置]
ここで、電源側ノイズ低減抵抗である抵抗R724a,R724cと、検出信号側ノイズ低減抵抗であるR724b,R724dの配置について説明する。払出制御基板715は、上述したように、タッチスイッチ80からの検出信号及び発射停止スイッチ82からの検出信号が操作ハンドル用端子724を介して入力されている。タッチスイッチ80には電源側ノイズ低減抵抗である抵抗R724a及び検出信号側ノイズ低減抵抗である抵抗R724bが設けられ、発射停止スイッチ82には電源側ノイズ低減抵抗である抵抗R724c及び検出信号側ノイズ低減抵抗である抵抗R724dが設けられている。これらの抵抗R724a〜R724dは、図23(a)に示すように、払出制御基板715の部品面715aのエラー解除スイッチ1731の左方近傍に配置されている。
[9-5-1 (d). Arrangement of power supply side noise reduction resistor and detection signal side noise reduction resistor]
Here, the arrangement of the resistors R724a and R724c, which are power source side noise reduction resistors, and R724b, R724d, which are detection signal side noise reduction resistors, will be described. As described above, the
払出制御基板715の部品面715a及びハンダ面715bは、図23(b),(c)に示すように、抵抗R724a〜R724dを配線するパターン(「配線パターン」という。)回りが箔抜けされた状態となっている箔抜け領域724a,724bを設けている。この箔抜け領域724a,724bでは、抵抗R724a〜R724dの配線パターン回りに+18V等の電源線やグランド(GND)線が配置されないようになっている。これにより、抵抗R724a〜R724dの配線パターンに侵入してくるノイズ等を箔抜け領域724a,724bで防止することができ、グランド(GND)の変動を抑制することができる。
As shown in FIGS. 23B and 23C, the
また、抵抗R724a〜R724dは、ハンダ面715bでハンダ付けされる銅箔部分(「ランド」という。)が他の電子部品等のランドと所定間隔だけ離して配置されている。抵抗R724a〜R724dのランドと、他の電子部品等のランドと、の距離は、電源線の電位やグランド(GND)線の電位が互いに影響を及ぼさない程度に設定されている。これにより、他の電子部品等のランドからの電源線の電位やグランド(GND)線の電位の影響を防止することができ、グランド(GND)の変動を抑制することができる。 The resistors R724a to R724d are arranged such that a copper foil portion (referred to as a “land”) to be soldered by a solder surface 715b is separated from a land such as another electronic component by a predetermined distance. The distance between the lands of the resistors R724a to R724d and the lands of other electronic components is set such that the potential of the power supply line and the potential of the ground (GND) line do not affect each other. As a result, the influence of the potential of the power supply line and the potential of the ground (GND) line from the land such as another electronic component can be prevented, and the fluctuation of the ground (GND) can be suppressed.
[9−5−2.発振回路]
発振回路1720bは、図24に示すように、水晶振動子X80(本実施形態では、リバーエレテック製:HC−49/U03、4MHz)、この水晶振動子X80の負荷容量を設定するコンデンサC80,C81、帰還抵抗R80を備えて構成されている。水晶振動子X80の両端子は発射制御回路1720cに電気的に接続されており、水晶振動子X80と発射制御回路1720cとは閉ループの回路となっている。この閉ループの回路には、水晶振動子X80と並列に帰還抵抗R80が電気的に接続されている。水晶振動子X80の両端子には、グランドと接地されたコンデンサC80,C81がそれぞれ電気的に接続されている。帰還抵抗R80の値及びコンデンサC80,C81の負荷容量は、水晶振動子X80が安定して発振するように設定されている。これにより、発振回路1720bは、ゆらぎが抑えられたクロック信号を発射制御回路1720cに供給することができる。
[9-5-2. Oscillation circuit]
As shown in FIG. 24, the oscillation circuit 1720b includes a crystal resonator X80 (in this embodiment, manufactured by River Eletech: HC-49 / U03, 4 MHz), and capacitors C80 and C81 for setting the load capacity of the crystal resonator X80. A feedback resistor R80 is provided. Both terminals of the crystal unit X80 are electrically connected to the
[9−5−3.発射制御回路]
発射制御回路1720cは、図24に示すように、発振回路1720bからのクロック信号がクロック入出端子XT1,XT2に入力されており、この入力されたクロック信号に基づいて発射モータ344の回転速度を決定する基準パルスを出力端子AA,BBから発射モータ駆動回路1720dに出力する。なお、電源端子であるVCC端子は+5Vが入力されており、グランドと接地されたコンデンサC82と電気的に接続されている。これにより、VCC端子に入力される+5Vはリップルが除去されて平滑化されている。また、接地端子であるGND端子はグランドに接地されている。
[9-5-3. Launch control circuit]
As shown in FIG. 24, the firing
発射制御回路1720cは、上述した、発射許可検出信号が入力端子EN1に入力され、タッチ検出信号が入力端子EN3に入力され、発射停止検出信号が入力端子EN4に入力されている。発射制御回路1720cは、これらの発射許可検出信号、タッチ検出信号、発射停止検出信号の論理積(AND)をとり、この演算結果をスタート端子であるST端子から発射モータ駆動回路1720dに出力する。このST端子は、出力端子AA,BBから出力する基準パルスを許可している旨又は禁止している旨を発射モータ駆動回路1720dに伝えるものである。具体的には、発射許可検出信号、タッチ検出信号、発射停止検出信号の論理がすべてHIである場合(CRユニットがCRユニット端子板700bと電気的に接続され、操作ハンドル部71の回動操作部材74に触れ、操作ハンドル部71の発射停止ボタン81を操作していない場合)には、ST端子から論理がHIとなったスタート信号が出力され、出力端子AA,BBから許可した基準パルスが出力されている旨を発射モータ駆動回路1720dに伝える一方、発射許可検出信号、タッチ検出信号、発射停止検出信号のうち少なくとも1つに論理がLOWである場合(例えば、CRユニットがCRユニット端子板700bと電気的に接続され、操作ハンドル部71の回動操作部材74に触れ、操作ハンドル部71の発射停止ボタン81を操作している場合)には、ST端子から論理がLOWとなったスタート信号が出力され、出力端子AA,BBから禁止した基準パルスが出力されている旨を発射モータ駆動回路1720dに伝える。
In the
[9−5−4.発射モータ駆動回路]
発射モータ駆動回路1720dは、図24に示すように、発射制御回路1720cの出力端子AA,BBから出力された基準パルスが入力され、発射制御回路1720cのST端子から出力されたスタート信号が入力されている。具体的には、発射制御回路1720cの出力端子AAから出力された基準パルスは発射モータ駆動回路1720dのA相入力端子であるINA端子に入力され、発射制御回路1720cの出力端子BBから出力された基準パルスは発射モータ駆動回路1720dのB相入力端子であるINB端子に入力され、発射制御回路1720cのST端子から出力されたスタート信号は発射モータ駆動回路1720dのスタート端子であるST端子に入力されている。
[9-5-4. Launch motor drive circuit]
As shown in FIG. 24, the firing
発射モータ駆動回路1720dは、ST端子に論理がHIであるスタート信号が入力されると、INA端子に入力された基準パルスに基づいてA相出力端子であるA端子から発射モータ用端子723を介して発射モータ344のA相に励磁信号である駆動パルスが出力される一方、A端子から出力される駆動パルスの論理を反転した励磁信号である駆動パルスがA相反転出力端子であるAX端子から発射モータ用端子723を介して発射モータ344の/A相に出力され、INB端子に入力された基準パルスに基づいてB相出力端子であるB端子から発射モータ用端子723を介して発射モータ344のB相に励磁信号である駆動パルスが出力される一方、B端子から出力される駆動パルスの論理を反転した励磁信号である駆動パルスがB相反転出力端子であるBX端子から発射モータ用端子723を介して発射モータ344の/B相に出力される。
When a start signal whose logic is HI is input to the ST terminal, the firing
なお、発射モータ駆動回路1720dの電源端子であるVCC1は+5Vが入力されており、発射モータ駆動回路1720dのA相電源電圧端子であるVCC2A端子及びB相電源電圧端子であるVCC2B端子は発射モータ344の駆動用電圧である+34Vが入力されている。これらのVCC2A端子及びVCC2B端子は、グランドと接地された電解コンデンサC83と電気的に接続されており、発射モータ344の駆動による一時的な電圧低下を抑えることで駆動トルクを一定に保持している。また、VCC2A端子及びVCC2B端子は、グランドと接地されたコンデンサC84と電気的に接続されており、接地端子であるGND端子はグランドと接地されている。
Note that + 5V is input to VCC1 which is a power supply terminal of the launch
[10.主制御基板の各種制御処理]
次に、パチンコ遊技機1の遊技の進行に応じて主制御基板1700が行う各種制御処理について説明する。まず、遊技制御に用いられる各種乱数について説明し、続いて主制御側電源投入時処理、主制御側タイマ割り込み処理について説明する。図25は主制御側電源投入時処理の一例を示すフローチャートであり、図26は図25の主制御側電源投入時処理のつづきを示すフローチャートであり、図27は主制御側タイマ割り込み処理の一例を示すフローチャートである。
[10. Various control processes of main control board]
Next, various control processes performed by the
[10−1.各種乱数]
遊技制御に用いられる各種乱数として、大当り遊技状態を発生させるか否かの決定に用いられる大当り判定用乱数と、この大当り判定用乱数の初期値の決定に用いられる大当り判定用初期値決定用乱数と、大当り遊技状態を発生させないときにリーチを発生させるか否かの決定に用いられるリーチ判定用乱数と、図8に示した、上特別図柄表示器1480及び下特別図柄表示器1490に表示する変動表示パターンの決定に用いられる変動表示パターン用乱数と、大当り遊技状態を発生させるときに上特別図柄表示器1480及び下特別図柄表示器1490に表示する特別図柄の組み合わせを決定するのに用いられる大当り図柄用乱数と、この大当り図柄用乱数の初期値の決定に用いられる大当り図柄用初期値決定用乱数等が用意されている。またこれらの乱数に加えて、図8に示した下始動入賞口1340の開閉翼1380を開閉動作させるか否かの決定に用いられる普通図柄当り判定用乱数と、この普通図柄当り判定用乱数の初期値の決定に用いられる普通図柄当り判定用初期値決定用乱数と、図8に示した普通図柄表示器1520に表示する変動表示パターンの決定に用いられる普通図柄変動表示パターン用乱数等が用意されている。
[10-1. Various random numbers]
As the various random numbers used for game control, a big hit determination random number used to determine whether or not to generate a big hit gaming state, and a big hit determination initial value determination random number used to determine the initial value of the big hit determination random number Are displayed on the upper
[10−2.主制御側電源投入時処理]
[リセットエントリー処理]
パチンコ遊技機1に電源が投入されると、主制御基板1700の主制御MPU1700aは、図25及び図26に示すように、主制御側電源投入時処理を行う。この主制御側電源投入時処理が開始されると、主制御MPU1700aは、スタックポインタの設定を行う(ステップS10)。スタックポインタは、例えば、使用中の記憶素子(レジスタ)の内容を一時記憶するためにスタックに積んだアドレスを示したり、サブルーチンを終了して本ルーチンに復帰するときの本ルーチンの復帰アドレスを一時記憶するためにスタックに積んだアドレスを示したりするものであり、スタックが積まれるごとにスタックポインタが進む。ステップS10では、スタックポインタに初期アドレスをセットし、この初期アドレスから、レジスタの内容、復帰アドレス等をスタックに積んで行く。そして最後に積まれたスタックから最初に積まれたスタックまで、順に読み出すことによりスタックポインタが初期アドレスに戻る。
[10-2. Main control side power-on processing]
[Reset entry processing]
When power is turned on to the
ステップS10に続いて、図16に示したDタイプフリップフロップIC23のクリア端子であるCLR端子に停電クリア信号の出力を開始する(ステップS12)。この停電クリア信号は、上述したように、図15に示した主制御I/Oポート1700bを介して、その論理がLOWとなってクリア端子CLRに入力される。これにより、主制御MPU1700aは、図16に示したDタイプフリップフロップIC23のラッチ状態を解除することができ、後述するラッチ状態をセットするまでの間、DタイプフリップフロップIC23のプリセット端子であるPR端子に入力された論理を反転して出力端子である1Q端子から出力する状態とすることができ、その1Q端子からの信号を監視することができる。
Subsequent to step S10, output of the power failure clear signal is started at the CLR terminal which is the clear terminal of the D-type flip-flop IC23 shown in FIG. 16 (step S12). As described above, the power failure clear signal is input to the clear terminal CLR with the logic being LOW via the main control I /
ステップS12に続いて、ウェイトタイマ処理1を行い(ステップS14)、停電予告信号が入力されているか否かを判定する(ステップS16)。電源投入時から所定電圧となるまでの間では電圧がすぐに上がらない。一方、停電又は瞬停(電力の供給が一時停止する現象)となるときでは電圧が下がり、停電予告電圧(図16に示したリファレンス電圧Vref)より小さくなると、図16に示した停電監視回路1700dから停電予告として停電予告信号が入力される。電源投入時から所定電圧に上がるまでの間では同様に電圧が停電予告電圧より小さくなると停電監視回路1700dから停電予告信号が入力される。そこで、ステップS14のウェイトタイマ処理1は、電源投入後、電圧が停電予告電圧より大きくなって安定するまで待つための処理であり、本実施形態では、待ち時間(ウェイトタイマ)として200ミリ秒(ms)が設定されている。ステップS16の判定でその停電予告信号が入力されているか否かの判定を行っている。この判定では、停電予告信号として、上述したDタイプフリップフロップIC23の出力端子である1Q端子から出力されている信号に基づいて行う。
Following step S12, wait
ステップS16において停電予告信号なしと判定されると、DタイプフリップフロップIC23のクリア端子であるCLR端子に停電クリア信号の出力を停止する(ステップS18)。この停電クリア信号の出力を停止することで、主制御I/Oポート1700bを介して、その論理がHIとなってクリア端子であるCLR端子に入力される。これにより、主制御MPU1700aは、DタイプフリップフロップIC23をラッチ状態にセットすることができる。DタイプフリップフロップIC23は、そのプリセット端子であるPR端子に論理がLOWとなって入力された状態をラッチすると、出力端子である1Q端子から停電予告信号を出力する。
If it is determined in step S16 that there is no power failure notice signal, output of the power failure clear signal is stopped at the CLR terminal which is the clear terminal of the D-type flip-flop IC23 (step S18). By stopping the output of the power failure clear signal, the logic becomes HI via the main control I /
ステップS18に続いて、図11に示したRAMクリアスイッチ268aが操作されているか否かを判定する(ステップS20)。この判定は、主制御基板1700のRAMクリアスイッチ268aが操作され、その操作信号(検出信号)が主制御MPU1700aに入力されているか否かにより行う。検出信号が入力されているときにはRAMクリアスイッチ268aが操作されていると判定し、一方、検出信号が入力されていないときにはRAMクリアスイッチ268aが操作されていないと判定する。
Subsequent to step S18, it is determined whether or not the RAM
ステップS20でRAMクリアスイッチ268aが操作されているときには、RAMクリア報知フラグRCL−FLGに値1をセットし(ステップS22)、一方、ステップS20でRAMクリアスイッチ268aが操作されていないときには、RAMクリア報知フラグRCL−FLGに値0をセットする(ステップS24)。このRAMクリア報知フラグRCL−FLGは、主制御MPU1700aに内蔵されたRAM(以下、「主内蔵RAM」と記載する。)に記憶されている、確率変動、未払い出し賞球等の遊技に関する遊技情報を消去するか否かを示すフラグであり、遊技情報を消去するとき値1、遊技情報を消去しないとき値0にそれぞれ設定される。なお、ステップS22及びステップS24でセットされたRAMクリア報知フラグRCL−FLGの値は、主制御MPU1700aの汎用記憶素子(汎用レジスタ)に記憶される。
When the RAM
ステップS22又はステップS24に続いて、ウェイトタイマ処理2を行う(ステップS26)。このウェイトタイマ処理2では、図11に示した、液晶制御基板1750による液晶表示器1315の表示制御を行うシステムが起動する(ブートする)まで待っている。例えば、図11に示した液晶制御ROM1750bから圧縮された各種の制御プログラムを読み出して、同図に示した液晶制御MPU1750aに内蔵されたRAMに展開して記憶する。本実施形態では、ブートするまでの時間(ブートタイマ)として2秒(s)が設定されている。
Following step S22 or step S24, wait
ステップS26に続いて、RAMクリア報知フラグRCL−FLGが値0である否かを判定する(ステップS28)。上述したように、RAMクリア報知フラグRCL−FLGの値は、遊技情報を消去するとき値1、遊技情報を消去しないとき値0にそれぞれ設定される。 Following step S26, it is determined whether or not the RAM clear notification flag RCL-FLG is 0 (step S28). As described above, the value of the RAM clear notification flag RCL-FLG is set to a value of 1 when erasing game information and a value of 0 when not erasing game information.
[ホットスタート]
ステップS28でRAMクリア報知フラグRCL−FLGが値0であるとき、つまり遊技情報を消去しないときには、チェックサムの算出を行う(ステップS30)。このチェックサムは、主内蔵RAMに記憶されている遊技情報を数値とみなしてその合計を算出するものである。
[Hot start]
When the RAM clear notification flag RCL-FLG is 0 in step S28, that is, when the game information is not deleted, a checksum is calculated (step S30). This checksum is calculated by regarding the game information stored in the main internal RAM as a numerical value and calculating the sum.
ステップS30に続いて、算出したチェックサムの値(サム値)が後述する主制御側電源断時処理(電源断時)において記憶されているチェックサムの値(サム値)と一致しているか否かを判定する(ステップS32)。一致しているときには、バックアップフラグBK−FLGが値0であるか否かを判定する(ステップS34)。このバックアップフラグBK−FLGは、遊技情報、チェックサムの値(サム値)及びバックアップフラグBK−FLGの値等のバックアップ情報を後述する主制御側電源断時処理において主内蔵RAMに記憶保持したか否かを示すフラグであり、主制御側電源断時処理を正常に終了したとき値1、乱数異常検出に起因する遊技停止処理から復帰させるための電源断が行われたとき値2、主制御側電源断時処理を正常に終了していないとき値0にそれぞれ設定される。
Following step S30, whether or not the calculated checksum value (sum value) matches the checksum value (sum value) stored in the main control side power-off processing (power-off) described later. Is determined (step S32). If they match, it is determined whether or not the backup flag BK-FLG is 0 (step S34). Whether the backup flag BK-FLG is stored in the main built-in RAM in the main control side power-off process described later, such as game information, checksum value (sum value), and backup flag BK-FLG value Is a flag indicating whether or not,
ステップS34でバックアップフラグBK−FLGが値1または値2であるとき、つまり主制御側電源断時処理を正常に終了したとき、または、乱数異常検出に起因する遊技停止処理から復帰させるために一旦電源が落されてから電源が再投入されたときには、復電時として主内蔵RAMの作業領域を設定する(ステップS36)。この設定は、バックアップフラグBK−FLGに値0をセットするほか、主制御MPU1700aに内蔵されたROM(以下、「主内蔵ROM」と記載する。)から復電時情報を読み出し、この復電時情報を主内蔵RAMの作業領域にセットする。ここで「復電時」とは、電源を遮断した状態から電源を投入した状態に加えて、停電又は瞬停からその後の電力の復旧した状態、高周波が照射されたことを検出してリセットし、その後に復帰した状態も含める。
When the backup flag BK-FLG is
ステップS36に続いて、電源投入時コマンド作成処理を行う(ステップS38)。この電源投入時コマンド作成処理では、バックアップ情報から遊技情報を読み出してこの遊技情報に応じた各種コマンドを主内蔵RAMの所定記憶領域に記憶する。 Subsequent to step S36, power-on command creation processing is performed (step S38). In the power-on command creation process, game information is read from the backup information, and various commands corresponding to the game information are stored in a predetermined storage area of the main internal RAM.
[コールドスタート]
一方、ステップS28でRAMクリア報知フラグRCL−FLGが値0でない(値1である)とき、つまり遊技情報を消去するときには、又はステップS32でチェックサムの値(サム値)が一致していないときには、又はステップS34でバックアップフラグBK−FLGが値0のとき、つまり主制御側電源断時処理を正常に終了していないときには、主内蔵RAMの全領域をクリアする(ステップS40)。具体的には、値0を主内蔵RAMに書き込むことよって行う(なお、初期値として主内蔵ROMから所定値を読み出して、セットしてもよい)。これにより、例えば、上述した、大当り判定用乱数や初期値更新型のカウンタ等の値に初期値0をセットする。
[cold start]
On the other hand, when the RAM clear notification flag RCL-FLG is not 0 (value 1) in step S28, that is, when the game information is erased, or when the checksum value (sum value) does not match in step S32. Alternatively, when the backup flag BK-FLG is 0 in step S34, that is, when the main control side power-off process is not normally terminated, the entire area of the main internal RAM is cleared (step S40). Specifically, the
ステップS40に続いて、初期設定として主内蔵RAMの作業領域を設定する(ステップS42)。この設定は、主内蔵ROMから初期情報を読み出してこの初期情報を主内蔵RAMの作業領域にセットする。 Following step S40, the work area of the main internal RAM is set as an initial setting (step S42). In this setting, the initial information is read from the main internal ROM and the initial information is set in the work area of the main internal RAM.
ステップS42に続いて、RAMクリア報知コマンド作成処理を行う(ステップS44)。このRAMクリア報知コマンド作成処理では、主内蔵RAMをクリアして初期設定を行った旨を、図11に示したサブ統合基板1740に報知するためのRAMクリア報知コマンドを作成し、送信情報として主内蔵RAMの送信情報記憶領域に記憶する。なお、サブ統合基板1740がRAMクリア報知コマンドを受信すると、このRAMクリア報知コマンドを液晶制御基板1750に送信する。 Subsequent to step S42, a RAM clear notification command creation process is performed (step S44). In this RAM clear notification command creation processing, a RAM clear notification command for notifying the sub-integrated board 1740 shown in FIG. 11 that the main built-in RAM has been cleared and the initial setting has been performed is created, and the main information is transmitted. Store in the transmission information storage area of the built-in RAM. Note that when the sub-integrated board 1740 receives the RAM clear notification command, the RAM clear notification command is transmitted to the liquid crystal control board 1750.
[初期設定]
ステップS38又はステップS44に続いて、初期設定を行う(ステップS46)。この設定は、後述する主制御側タイマ割り込み処理が行われるときの割り込み周期、乱数発生手段の設定をするものである。本実施形態では割り込み周期を4msに設定されている。
[Initial setting]
Following step S38 or step S44, initialization is performed (step S46). This setting is for setting an interrupt cycle and random number generating means when a main control timer interrupt process described later is performed. In this embodiment, the interrupt cycle is set to 4 ms.
[割り込み許可設定]
ステップS46に続いて、割り込み許可設定を行う(ステップS48)。この設定によりステップS46で設定した割り込み周期、つまり4msごとに主制御側タイマ割り込み処理が繰り返し行われる。
[Interrupt enable setting]
Subsequent to step S46, interrupt permission is set (step S48). With this setting, the main control side timer interrupt process is repeated every interrupt cycle set in step S46, that is, every 4 ms.
[主制御側メインループ処理]
ステップS48に続いて、停電予告信号が入力されているか否かを判定する(ステップS50)。この判定では、図16に示した停電監視回路1700dからの停電予告信号に基づいて行う。図16に示したように、パチンコ遊技機1の電源を遮断したり、停電又は瞬停したりすると、電圧が停電予告電圧(図16に示したリファレンス電圧Vref)より小さくなり、停電監視回路1700dから停電予告として停電予告信号が入力される。
[Main control main loop processing]
Following step S48, it is determined whether or not a power failure warning signal is input (step S50). This determination is performed based on the power failure warning signal from the power
ステップS50で停電予告信号の入力がないときには非当落乱数更新処理を行う(ステップS52)。この非当落乱数更新処理では、上述した、リーチ判定用乱数、変動表示パターン用乱数及び大当り図柄用初期値決定用乱数等を更新する。 When no power failure warning signal is input in step S50, non-winning random number update processing is performed (step S52). In this non-winning random number update processing, the above-described reach determination random number, variable display pattern random number, jackpot symbol initial value determination random number, and the like are updated.
ステップS52に続いて、乱数異常監視処理を行う(ステップS54)。乱数異常監視処理の詳細内容については後述する。ステップS54に続いて再びステップS50に戻り、停電予告信号の入力があるか否かを判定し、この停電予告信号の入力がなければ、ステップS52で非当落乱数更新処理、ステップS54で乱数異常監視処理、即ち、ステップS50〜ステップS54を繰り返し行う。なお、このステップS50〜ステップS54の処理を「主制御側メインループ処理」という。 Subsequent to step S52, random number abnormality monitoring processing is performed (step S54). Details of the random number abnormality monitoring process will be described later. Following step S54, the process returns to step S50 again to determine whether or not a power failure warning signal has been input. Processing, that is, steps S50 to S54 are repeated. The processing from step S50 to step S54 is referred to as “main control side main loop processing”.
なお、ステップS54として示している乱数異常監視処理を主制御側メインループ処理と後述の主制御側タイマ割り込み処理(具体的には始動入賞処理)の両方で行うように構成しているが、図26において鎖線にて示すように、乱数異常監視処理を主制御側メインループ処理ではなく、主制御側タイマ割り込み処理(具体的には始動入賞処理)のみにて行うように構成してもよい。さらに、上記の各例に加えて乱数異常監視処理をリセットエントリー処理(図25乃至図26)で行う構成としてもよい。 The random number abnormality monitoring process shown as step S54 is configured to be performed in both the main control side main loop process and the main control side timer interrupt process (specifically, a start winning process) described later. As indicated by a chain line in FIG. 26, the random number abnormality monitoring process may be performed not by the main control side main loop process but only by the main control side timer interruption process (specifically, the start winning process). Further, in addition to the above examples, the random number abnormality monitoring process may be performed by the reset entry process (FIGS. 25 to 26).
[主制御側電源断時処理]
一方、ステップS50で停電予告信号の入力があったときには、割り込み禁止設定を行う(ステップS60)。この設定により後述する主制御側タイマ割り込み処理が行われなくなり、主内蔵RAMへの書き込みを防ぎ、遊技情報の書き換えを保護している。
[Main control side power-off processing]
On the other hand, when a power failure warning signal is input in step S50, interrupt prohibition setting is performed (step S60). With this setting, the main control side timer interrupt processing described later is not performed, writing to the main internal RAM is prevented, and rewriting of game information is protected.
ステップS60に続いて、停電クリア信号を、主制御I/Oポート1700bを介して図16に示したDタイプフリップフロップIC23のクリア端子であるCLR端子に出力したり、図11に示した開閉翼ソレノイド1390、開閉板ソレノイド1420、上特別図柄表示器1480、下特別図柄表示器1490、上特別図柄記憶ランプ1500、下特別図柄記憶ランプ1510、普通図柄表示器1520、普通図柄記憶ランプ1530、遊技状態表示ランプ1540、小当り表示ランプ1550、ラウンド表示ランプ1560等に出力している駆動信号を停止する(ステップS62)。停電クリア信号が出力されることによりDタイプフリップフロップIC23はラッチ状態を解除することができる。
Subsequent to step S60, a power failure clear signal is output to the CLR terminal which is the clear terminal of the D-type flip-flop IC23 shown in FIG. 16 via the main control I /
ステップS62に続いて、チェックサムの算出を行ってこの算出した値を記憶する(ステップS64)。このチェックサムは、上述したチェックサムの値(サム値)及びバックアップフラグBK−FLGの値の記憶領域を除く、主内蔵RAMの作業領域の遊技情報を数値とみなしてその合計を算出する。 Subsequent to step S62, a checksum is calculated and the calculated value is stored (step S64). The checksum is calculated by regarding the game information in the work area of the main internal RAM as a numerical value, excluding the storage area for the checksum value (sum value) and the backup flag BK-FLG.
ステップS64に続いて、バックアップフラグBK−FLGに値1をセットする。(ステップS66)、これによりバックアップ情報の記憶が完了する。
Subsequent to step S64, a
ステップS66に続いて、何もしない状態を繰り返すというループ処理に入る。なお、ステップS60〜ステップS66の処理及びループ処理を「主制御側電源断時処理」という。パチンコ遊技機1(主制御MPU1700a)は、停電したとき又は瞬停したときにはリセットがかかり、その後の電源の復旧により主制御側電源投入時処理を行う。 Subsequent to step S66, a loop process of repeating a state of doing nothing is entered. Note that the processing and the loop processing in steps S60 to S66 are referred to as “main control side power-off processing”. The pachinko gaming machine 1 (main control MPU 1700a) is reset when a power failure occurs or when an instantaneous power failure occurs, and the main control side power-on process is performed by power recovery thereafter.
なお、ステップS32では主内蔵RAMに記憶されているバックアップ情報が正常なものであるか否かを検査し、続いてステップS34では主制御側電源断時処理が正常に終了された否かを検査している。このように、主内蔵RAMに記憶されているバックアップ情報を2重にチェックすることによりバックアップ情報が不正行為により記憶されたものであるか否かを検査している。 In step S32, it is inspected whether the backup information stored in the main internal RAM is normal. In step S34, it is inspected whether the main control side power-off process has been normally completed. doing. In this way, by checking the backup information stored in the main built-in RAM twice, it is inspected whether the backup information is stored by fraud.
[10−3.主制御側タイマ割り込み処理]
次に、主制御側タイマ割り込み処理について説明する。この主制御側タイマ割り込み処理は、図25及び図26に示した主制御側電源投入時処理において設定された割り込み周期(本実施形態では、4ms)ごとに繰り返し行われる。
[10-3. Main control timer interrupt processing]
Next, the main control timer interrupt process will be described. This main control side timer interrupt process is repeated every interrupt cycle (4 ms in this embodiment) set in the main control side power-on process shown in FIGS.
主制御側タイマ割り込み処理が開始されると、主制御基板1700の主制御MPU1700aは、汎用記憶素子(汎用レジスタ)の値をスタックエリアに退避する(ステップS70)。主制御MPU1700aの汎用記憶素子(汎用レジスタ)は、第1汎用記憶素子と第2汎用記憶素子があり、これらを交互に切り換えることが可能なっている。このため主制御側タイマ割り込み処理時と、それ以外の処理時とで汎用記憶素子を使い分けることにより、主制御側タイマ割り込み処理開始時に、汎用記憶素子をタイマ割り込み処理で使用する側に切り替えてもよい。その場合、汎用記憶素子はスタックエリアに退避する必要がなくなる。
When the main control timer interrupt process is started, the main control MPU 1700a of the
ステップS70に続いて、スイッチ入力処理を行う(ステップS72)。このスイッチ入力処理では、主制御I/Oポート1700bの入力端子に入力されている各種信号を読み取り、入力情報として主内蔵RAMの入力情報記憶領域に記憶する。具体的には、図8に示した、左普通入賞口1440及び装飾ユニット側普通入賞口158,159に入球した遊技球を検出する左入賞口スイッチ1460からの検出信号、右普通入賞口1450に入球した遊技球を検出する右入賞口スイッチ1470からの検出信号、大入賞口1400に入球した遊技球を検出するカウントスイッチ1430からの検出信号、上始動入賞口1330に入球した遊技球を検出する上始動口スイッチ1360からの検出信号、下始動入賞口1340に入球した遊技球を検出する下始動口スイッチ1370からの検出信号、ゲート1290を通過した遊技球を検出するゲートスイッチ1300からの検出信号や後述する賞球制御処理で送信した賞球コマンドを図11に示した払出制御基板715が正常に受信した旨を伝える払出制御基板715からのACK信号、をそれぞれ読み取り、入力情報として入力情報記憶領域に記憶する。
Subsequent to step S70, switch input processing is performed (step S72). In this switch input process, various signals input to the input terminal of the main control I /
ステップS72に続いて、タイマ減算処理を行う(ステップS74)。このタイマ減算処理では、例えば、後述する特別図柄及び特別電動役物制御処理で決定される変動表示パターンに従って図8に示した、上特別図柄表示器1480及び下特別図柄表示器1490が点灯する時間、後述する普通図柄及び普通電動役物制御処理で決定される普通図柄変動表示パターンに従って図8に示した普通図柄表示器1520が点灯する時間の他に、主制御基板1700(主制御MPU1700a)が送信した各種コマンドを払出制御基板715が正常に受信した旨を伝えるACK信号が入力されているか否かを判定する際にその判定条件として設定されているACK信号入力判定時間等の時間管理を行う。具体的には、変動表示パターン又は普通図柄変動表示パターンの変動時間が5秒間であるときには、タイマ割り込み周期が4msに設定されているので、このタイマ減算処理を行うごとに変動時間を4msずつ減算し、その減算結果が値0になることで変動表示パターン又は普通図柄変動表示パターンの変動時間を正確に計っている。
Subsequent to step S72, a timer subtraction process is performed (step S74). In this timer subtraction process, for example, the time during which the upper
本実施形態では、ACK信号入力判定時間が100msに設定されている。このタイマ減算処理を行うごとにACK信号入力判定時間が4msずつ減算し、その減算結果が値0になることでACK信号入力判定時間を正確に計っている。なお、これらの各種時間及びACK信号入力判定時間は、時間管理情報として主内蔵RAMの時間管理情報記憶領域に記憶される。 In this embodiment, the ACK signal input determination time is set to 100 ms. Each time this timer subtraction process is performed, the ACK signal input determination time is subtracted by 4 ms, and the subtraction result becomes 0, thereby accurately measuring the ACK signal input determination time. These various times and the ACK signal input determination time are stored as time management information in the time management information storage area of the main built-in RAM.
ステップS74に続いて、大当り判定用以外の乱数更新処理を行う(ステップS76)。なお、大当り判定用乱数は、図17の乱数発生手段1700afbbの値を使用するものとしている。この大当り判定用以外の乱数更新処理では、上述した、大当り図柄用乱数を更新する。またこれらの乱数に加えて、図26に示した主制御側メインループ処理におけるステップS52の非当落乱数更新処理で更新される、大当り図柄用初期値決定用乱数も更新する。この大当り図柄用初期値決定用乱数は、主制御側メイン処理及びこの主制御側タイマ割り込み処理においてそれぞれ更新されることでランダム性をより高めている。一方、大当り図柄用乱数は、大当り図柄の決定にかかわる乱数であるためこの大当り判定用以外の乱数更新処理が行われるごとにのみ、それぞれのカウンタがカウントアップする。例えば、大当り図柄用乱数を更新するカウンタは、大当り図柄用乱数の下限値から上限値までの範囲を、主制御側タイマ割り込み処理が行われるごとにカウントアップする。このカウンタは、一周する毎に大当り図柄用初期値決定用乱数の値を読み出し、その値を新たな初期値として更新する。なお、上述した、普通図柄当り判定用乱数、普通図柄当り判定用初期値決定用乱数もこの当落乱数更新処理により更新される。普通図柄当り判定用乱数等は、上述した大当り図柄用乱数の更新方法と同一であり、その説明を省略する。 Subsequent to step S74, random number update processing other than for jackpot determination is performed (step S76). Note that the value of the random number generation means 1700afbb in FIG. 17 is used as the jackpot determination random number. In this random number update process other than for jackpot determination, the above-described jackpot symbol random number is updated. In addition to these random numbers, the big hit symbol initial value determining random number that is updated in the non-winning random number updating process in step S52 in the main control side main loop process shown in FIG. 26 is also updated. The random number for determining the initial value for the big hit symbol is updated in the main control side main process and the main control side timer interrupt process, respectively, thereby improving the randomness. On the other hand, since the big hit symbol random number is a random number related to the determination of the big hit symbol, each time the random number update processing other than the big hit determination is performed, the respective counters are counted up. For example, the counter that updates the jackpot symbol random number counts up the range from the lower limit value to the upper limit value of the jackpot symbol random number every time the main control timer interrupt process is performed. This counter reads the value of the big hit symbol initial value determination random number every round, and updates the value as a new initial value. It should be noted that the above-described random number for normal symbol determination and the random number for initial value determination for normal symbol determination are also updated by this winning random number update process. The normal symbol per-determination random number and the like are the same as the above-described method for updating the big hit symbol random number, and the description thereof is omitted.
ステップS76に続いて、賞球制御処理を行う(ステップS78)。この賞球制御処理では、上述した入力情報記憶領域から入力情報を読み出してこの入力情報に基づいて遊技球を払い出す賞球コマンドを作成したり、主制御基板1700と払出制御基板715との基板間の接続状態を確認するセルフチェックコマンドを作成したりする。そして作成した賞球コマンドやセルフチェックコマンドを払出制御基板715に送信する。例えば、図8に示した大入賞口1400に遊技球が1球、入球すると、賞球として15球を払い出す賞球コマンドを作成して払出制御基板715に送信したり、この賞球コマンドを払出制御基板715が正常に受信完了した旨を伝える払主ACK信号が所定時間内に入力されないときには主制御基板1700と払出制御基板715との基板間の接続状態を確認するセルフチェックコマンドを作成して払出制御基板715に送信したりする。なお、これらの詳細な説明は後述する。
Following step S76, prize ball control processing is performed (step S78). In this prize ball control process, the input information is read from the above-mentioned input information storage area and a prize ball command for paying out a game ball is created based on this input information, or the board of the
ステップS78に続いて、枠コマンド受信処理を行う(ステップS80)。払出制御基板715は、その詳細な説明は後述するが、例えば上述した賞球ユニット450が球がみを起こして遊技球を払い出せない状態等の状態コマンドを送信する。ステップS82の枠コマンド受信処理では、この状態コマンドを正常に受信すると、その旨をサブ統合基板1740に伝える情報を、出力情報として主内蔵RAMの出力情報記憶領域に記憶する。また、その詳細な説明は後述するが、正常に受信した状態コマンドを整形して送信情報として上述した送信情報記憶領域に記憶する。
Subsequent to step S78, frame command reception processing is performed (step S80). The
ステップS80に続いて、不正行為検出処理を行う(ステップS82)。この不正行為検出処理では、賞球に関する異常状態を確認する。例えば、大当り遊技状態でないときに大入賞口1400に遊技球が入球すると、異常状態として賞球異常報知コマンドを作成し、送信情報として上述した送信情報記憶領域に記憶する(なお、この異常状態の確認は、入力情報記憶領域から入力情報を読み出してこの入力情報に基づいて行う)。
Subsequent to step S80, an illegal act detection process is performed (step S82). In this fraud detection process, the abnormal state related to the prize ball is confirmed. For example, when a game ball enters the
ステップS82に続いて、特別図柄及び特別電動役物制御処理を行う(ステップS84)。図28は、特別図柄及び特別電動役物制御処理の概略を示すフローチャートである。この特別図柄及び特別電動役物制御処理では、上述した入力情報記憶領域から入力情報を読み出してこの入力情報に基づいて始動入賞処理を行う(ステップS100)。この始動入賞処理では、入力情報から図8に示した、上始動口スイッチ1360又は下始動口スイッチ1370からの検出信号が入力端子に入力されていたか否かを判定する。この判定結果に基づいて、検出信号が入力端子に入力されていたときには、上述した、大当り図柄用乱数等の各種カウンタの値及び後述する乱数発生手段1700afbbから抽出した乱数値を大当り判定用乱数値とし、これらの値を始動情報として主内蔵RAMの始動情報記憶領域に記憶する。
Subsequent to step S82, a special symbol and special electric accessory control process is performed (step S84). FIG. 28 is a flowchart showing an outline of the special symbol and special electric accessory control process. In the special symbol and special electric accessory control process, the input information is read from the input information storage area described above, and the start winning process is performed based on the input information (step S100). In this start winning process, it is determined from the input information whether the detection signal from the upper
この始動情報記憶領域には、始動情報記憶ブロック0〜7(8つの始動情報記憶ブロック)が設けられており、始動情報記憶ブロック0、始動情報記憶ブロック1、始動情報記憶ブロック2、・・・、そして始動情報記憶ブロック7の順に始動情報が記憶されるようになっている。例えば始動情報が始動情報記憶ブロック0〜6に記憶されている場合、上始動口スイッチ1360からの検出信号が入力端子に入力されていたときには始動情報を始動情報記憶ブロック7に記憶する。このとき、上始動口スイッチ1360により検出されたことを示す識別情報も記憶するようになっている。これにより、始動情報記憶ブロック0〜7には、遊技球が上始動口スイッチ1360又は下始動口スイッチ1370のうちどちらに検出されたものであるか、時系列で記憶されることとなる(つまり、履歴が分かるように記憶されている)。
In this start information storage area, start information storage blocks 0 to 7 (eight start information storage blocks) are provided, start
始動情報は始動情報記憶ブロック0に記憶されているものが読み出される。この始動情報が読み出されると、始動情報記憶ブロック1の始動情報が始動情報記憶ブロック0に、始動情報記憶ブロック2の始動情報が始動情報記憶ブロック1に、・・・、始動情報記憶ブロック7の始動情報が始動情報記憶ブロック6に、それぞれシフトされて始動情報記憶ブロック7が空き領域となる。例えば、始動情報記憶ブロック0〜2に始動情報が記憶されている場合には、始動情報記憶ブロック1の始動情報が始動情報記憶ブロック0に、始動情報記憶ブロック2の始動情報が始動情報記憶ブロック1にそれぞれシフトされて始動情報記憶ブロック2〜7が空き領域となる。ここで、始動情報記憶ブロック0〜7に始動情報が記憶されていると、それらの始動情報記憶ブロックの数を保留球として図8に示した、上特別図柄記憶ランプ1500a,1500b及び下特別図柄記憶ランプ1510a,1510bを点灯させるよう、上述した識別情報に基づいて上特別図柄記憶ランプ1500a,1500b及び下特別図柄記憶ランプ1510a,1510bの点灯信号の出力を設定し、出力情報として上述した出力情報記憶領域に記憶する。なお、本実施形態では、上始動口スイッチ1360及び下始動口スイッチ1370により検出された遊技球を始動情報として始動情報記憶ブロックに記憶できる数は最大4個にそれぞれ設定されている。
The starting information stored in the starting
始動入賞処理に続いて、特別図柄及び特別電動役物処理を行う(ステップS102)。当該処理においては、始動情報記憶ブロック0から始動情報を読み出し、この始動情報に基づく遊技制御処理を行う。この遊技制御処理では、例えば、読み出した始動情報から、大当り判定用乱数の値を取り出して主内蔵ROMに予め記憶されている大当り判定値と一致するか否かを判定(大当りであるか否かを判定)したり、大当り図柄用乱数の値を取り出して主内蔵ROMに予め記憶されている確変当り判定値と一致するか否かを判定(確率変動を発生させるか否かの判定)したりする。ここで、「確率変動」とは、大当りする確率が通常時(低確率)にくらべて高く設定された高確率(確変時)に変化することであり、上述した大当り判定値は、低確率では通常時判定テーブルから読み出され、一方、高確率では確変時判定テーブルから読み出される。
Subsequent to the start winning process, a special symbol and special electric accessory process is performed (step S102). In this process, the start information is read from the start
これらの判定結果により発生させる遊技状態が決定する。この決定した遊技状態に、上述した変動表示パターン用乱数に基づいて変動表示パターンを決定して遊技演出コマンドを作成し、送信情報として上述した送信情報記憶領域に記憶する。また、発生させる遊技状態に応じて、例えば大当り遊技状態となるときには図8に示した、開閉板1410を開閉動作させるよう開閉板ソレノイド1420への駆動信号の出力を設定し、出力情報として上述した出力情報記憶領域に記憶する。
The gaming state to be generated is determined by these determination results. In the determined gaming state, a variation display pattern is determined based on the above-described random number for variation display pattern, and a game effect command is created and stored as transmission information in the transmission information storage area described above. Further, according to the game state to be generated, for example, when the big hit game state is set, the output of the drive signal to the opening /
ステップS84に続いて、普通図柄及び普通電動役物制御処理を行う(ステップS86)。この普通図柄及び普通電動役物制御処理では、上述した入力情報記憶領域から入力情報を読み出してこの入力情報に基づいてゲート入賞処理を行う。このゲート入賞処理では、入力情報から図8に示したゲートスイッチ1300からの検出信号が入力端子に入力されていたか否かを判定する。この判定結果に基づいて、検出信号が入力端子に入力されていたときには、上述した普通図柄当り判定用乱数を更新するカウンタの値等を抽出してゲート情報として主内蔵RAMのゲート情報記憶領域に記憶する。
Subsequent to step S84, normal symbol and normal electric accessory control processing is performed (step S86). In the normal symbol and normal electric accessory control process, the input information is read from the above-described input information storage area, and the gate winning process is performed based on the input information. In this gate winning process, it is determined from the input information whether the detection signal from the
このゲート情報記憶領域には、ゲート情報記憶ブロック0〜3(4つのゲート情報記憶ブロック)が設けられており、ゲート情報記憶ブロック0、ゲート情報記憶ブロック1、ゲート情報記憶ブロック2、そしてゲート情報記憶ブロック3の順にゲート情報が記憶されるようになっている。例えばゲート情報がゲート情報記憶ブロック0〜2に記憶されている場合、ゲートスイッチ1300からの検出信号が入力端子に入力されていたときにはゲート情報をゲート情報記憶ブロック3に記憶する。
In this gate information storage area, gate information storage blocks 0 to 3 (four gate information storage blocks) are provided. Gate
ゲート情報はゲート情報記憶ブロック0に記憶されているものが読み出される。このゲート情報が読み出されると、ゲート情報記憶ブロック1のゲート情報がゲート情報記憶ブロック0に、ゲート情報記憶ブロック2のゲート情報がゲート情報記憶ブロック1に、ゲート情報記憶ブロック3のゲート情報がゲート情報記憶ブロック2に、それぞれシフトされてゲート情報記憶ブロック3が空き領域となる。例えば、ゲート情報記憶ブロック0〜2にゲート情報が記憶されている場合には、ゲート情報記憶ブロック1のゲート情報がゲート情報記憶ブロック0に、ゲート情報記憶ブロック2のゲート情報がゲート情報記憶ブロック1にそれぞれシフトされてゲート情報記憶ブロック2及びゲート情報記憶ブロック3が空き領域となる。ここで、ゲート情報記憶ブロック0〜3にゲート情報が記憶されていると、それらのゲート情報記憶ブロックの数を保留球として図8に示した、普通図柄記憶ランプ1530a〜1530dを点灯させるよう、上述したゲート情報に基づいて普通図柄記憶ランプ1530a〜1530dの点灯信号の出力を設定し、出力情報として上述した出力情報記憶領域に記憶する。なお、本実施形態では、ゲートスイッチ1300により検出された遊技球をゲート情報としてゲート情報記憶ブロックに記憶できる数は最大4個に設定されている。
The gate information stored in the gate
ゲート入賞処理に続いて、ゲート情報記憶ブロック0からゲート情報を読み出し、この読み出したゲート情報から、普通図柄当り判定用乱数の値を取り出して主内蔵ROMに予め記憶されている普通図柄当り判定値と、が一致するか否かを判定する。一致しているときには、図8に示した、開閉翼1380を開閉動作させるよう開閉翼ソレノイド1390への駆動信号の出力を設定し、出力情報として上述した出力情報記憶領域に記憶する。また、上述した普通図柄変動表示パターン用乱数に基づいて普通図柄変動表示パターンを決定して図8に示した普通図柄表示器1520を点灯させるよう普通図柄表示器1520への点灯信号の出力を設定し、出力情報として上述した出力情報記憶領域に記憶する。
Following the gate winning process, the gate information is read from the gate
ステップS86に続いて、ポート出力処理を行う(ステップS88)。このポート出力処理では、主制御I/Oポート1700bの出力端子から、上述した出力情報記憶領域から出力情報を読み出してこの出力情報に基づいて各種信号を出力する。例えば、出力情報に基づいて出力端子から、払出制御基板715からの状態コマンドを正常に受信完了したときには主払ACK信号を払出制御基板715に出力したり、大当り遊技状態であるときには図8に示した、大入賞口1400の開閉板1410の開閉動作を行う開閉板ソレノイド1420に駆動信号を出力したり、図21(a)に示した、大当り情報出力信号、確率変動中情報出力信号、特別図柄表示情報出力信号、普通図柄表示情報出力信号、時短中情報出力情報、始動口入賞情報出力信号等の遊技に関する各種情報(遊技情報)を払出制御基板715に出力したりする。
Subsequent to step S86, port output processing is performed (step S88). In this port output process, output information is read from the output information storage area described above from the output terminal of the main control I /
ステップS88に続いて、サブ統合基板コマンド送信処理を行う(ステップS90)。このサブ統合基板コマンド送信処理では、上述した送信情報記憶領域から送信情報を読み出してこの送信情報を図11に示したサブ統合基板1740に送信する。この送信情報には、上述したように、遊技演出コマンド、RAMクリア報知コマンド、テストコマンド、賞球異常報知コマンド及び状態コマンド等がある。この送信情報を送信する他に、主制御基板1700と払出制御基板715との基板間の接続状態を確認するときにセットされるセルフチェックフラグの値に基づいてその接続状態に不具合が生じているときには接続不具合コマンドを作成してサブ統合基板1740に送信する。
Subsequent to step S88, sub-integrated board command transmission processing is performed (step S90). In this sub-integrated board command transmission process, the transmission information is read from the transmission information storage area described above, and this transmission information is transmitted to the sub-integrated board 1740 shown in FIG. As described above, the transmission information includes a game effect command, a RAM clear notification command, a test command, a prize ball abnormality notification command, a status command, and the like. Besides transmitting this transmission information, there is a problem in the connection state based on the value of the self-check flag that is set when the connection state between the
ステップS90に続いて、レジスタの切替(復帰)を行う(ステップS92)。ステップS70で、汎用記憶素子(汎用レジスタ)の値をスタックエリアに退避したときには、このスタックエリアから汎用記憶素子の値を復帰する。また、汎用記憶素子を切り替えた場合には、他方の汎用記憶素子に切り替える。これにより、主制御側メイン処理で使用していた汎用レジスタの内容の破壊を防いでいる。ステップS92に続いて、割り込み許可設定を行い(ステップS94)、このルーチンを終了し、主制御側メインループ処理に戻る。 Subsequent to step S90, the register is switched (returned) (step S92). When the value of the general-purpose storage element (general-purpose register) is saved in the stack area in step S70, the value of the general-purpose storage element is restored from this stack area. When the general-purpose storage element is switched, the other general-purpose storage element is switched. This prevents the contents of the general-purpose register used in the main process on the main control side from being destroyed. Subsequent to step S92, interrupt permission is set (step S94), this routine is terminated, and the process returns to the main loop on the main control side.
[特別図柄及び特別電動役物制御処理]
特別図柄及び特別電動役物制御処理では、上始動口スイッチ1360又は下始動口スイッチ1370からの検出信号が入力端子に入力されていたか否かを判定し、この判定結果に基づいて、検出信号が入力端子に入力されていたときには、乱数発生手段1700afbbから抽出した乱数値を大当り判定用乱数値として、主内蔵RAMの始動情報記憶領域に記憶する、始動入賞処理が行われる。
[Special symbol and special electric accessory control processing]
In the special symbol and special electric accessory control process, it is determined whether or not the detection signal from the upper
[始動入賞処理]
図29は、始動入賞処理の一例を示すフローチャートである。主制御MPU1700aは、始動入賞処理を開始すると、まず、乱数異常監視処理を行う(ステップS112)。なお、図26における主制御側メインループ処理のステップS54に示されている乱数異常監視処理は、ステップS112の乱数異常監視処理と同じ処理である。ステップS112の乱数異常監視処理(後述)において、乱数異常検出なしと判定された場合には、ステップS114に進む。
[Start-up winning process]
FIG. 29 is a flowchart illustrating an example of the start winning process. When starting the start winning process, the main control MPU 1700a first performs a random number abnormality monitoring process (step S112). The random number abnormality monitoring process shown in step S54 of the main control side main loop process in FIG. 26 is the same process as the random number abnormality monitoring process in step S112. If it is determined in the random number abnormality monitoring process (described later) in step S112 that no random number abnormality is detected, the process proceeds to step S114.
ステップS114に進むと、上始動口への入賞が有りか否かを判定する(ステップS114)。上始動口への入賞が有りと判定された場合、現在の始動記憶数が上限値(例えば4)未満であるか否か確認する(ステップS116)。上限値未満の場合には、乱数発生手段(乱数ブロック1700af)から乱数値を抽出することになる(ステップS118)。次いで、始動情報記憶ブロックの最先の空きエリアに、抽出した乱数値を記憶し(ステップS120)、ステップS122に進む。一方、ステップS114において、上始動口への入賞がなしと判定された場合には、直接ステップS122に進む。また、ステップS116において、上始動口の現在の始動記憶数が上限値(例えば4)に達していた場合も、直接ステップS122に進む。 If it progresses to step S114, it will be determined whether there exists a prize to an upper start opening (step S114). When it is determined that there is a winning at the upper start opening, it is confirmed whether or not the current start memory number is less than an upper limit value (for example, 4) (step S116). If it is less than the upper limit value, a random value is extracted from the random number generation means (random number block 1700af) (step S118). Next, the extracted random number value is stored in the first empty area of the start information storage block (step S120), and the process proceeds to step S122. On the other hand, if it is determined in step S114 that there is no winning at the upper start opening, the process directly proceeds to step S122. Also, in step S116, if the current start memory number of the upper start port has reached the upper limit value (for example, 4), the process proceeds directly to step S122.
ステップS122に進むと、下始動口への入賞が有りか否かを判定する(ステップS122)。下始動口への入賞が有りと判定された場合、現在の始動記憶数が上限値(例えば4)未満であるか否か確認する(ステップS124)。上限値未満の場合には、乱数発生手段(乱数ブロック1700af)から乱数値を抽出することになる(ステップS126)。次いで、始動情報記憶ブロックの最先の空きエリアに、抽出した乱数値を記憶し(ステップS128)、始動入賞処理を抜ける。 If it progresses to step S122, it will be determined whether there exists a prize to a lower start opening (step S122). When it is determined that there is a prize at the lower start opening, it is checked whether or not the current start memory number is less than an upper limit value (for example, 4) (step S124). If it is less than the upper limit value, the random number value is extracted from the random number generation means (random number block 1700af) (step S126). Next, the extracted random number value is stored in the first empty area of the start information storage block (step S128), and the start winning process is exited.
一方、ステップS122において、下始動口への入賞がなしと判定された場合には、始動入賞処理を抜ける。また、ステップS124において、下始動口の現在の始動記憶数が上限値(例えば4)に達していた場合も、始動入賞処理を抜ける。 On the other hand, if it is determined in step S122 that there is no winning at the lower start opening, the start winning process is exited. Also, in step S124, the start winning process is exited also when the current start memory number of the lower start port has reached the upper limit value (for example, 4).
このように、ステップS118にて、乱数値の抽出直前に乱数異常ステータス1700afbdの値を確認することで、遊技者に対する保証を行っている。 As described above, in step S118, the value of the random number abnormality status 1700afbd is confirmed immediately before the random value is extracted, thereby guaranteeing the player.
[乱数異常監視処理]
図30は、図26のステップS54及び図29のステップS112に示した乱数異常監視処理のフローチャートである。乱数異常監視処理を開始すると、図17の乱数ブロック1700afの乱数異常ステータス1700afbdの値を確認する(ステップS150)。乱数異常ステータス1700afbd(図17参照)の乱数異常フラグの値を読み出した結果が、セット状態である場合、即ち、乱数異常フラグの値が「1(セットあり)」であれば乱数異常検出ありである。一方、乱数異常フラグの値が「0(セットなし)」であれば乱数異常検出なしである。なお、乱数異常ステータス1700afbdにセットされた乱数異常フラグは、ユーザープログラムによる読み出しが行われたことにより(乱数異常監視処理のステップS150の実行により)、リセットされる。
[Random number error monitoring]
FIG. 30 is a flowchart of the random number abnormality monitoring process shown in step S54 of FIG. 26 and step S112 of FIG. When the random number abnormality monitoring process is started, the value of the random number abnormality status 1700afbd of the random number block 1700af of FIG. 17 is confirmed (step S150). When the result of reading the value of the random number abnormality flag in the random number abnormality status 1700afbd (see FIG. 17) is in the set state, that is, if the value of the random number abnormality flag is “1 (set)”, the random number abnormality is detected. is there. On the other hand, if the value of the random number abnormality flag is “0 (no set)”, no random number abnormality is detected. Note that the random number abnormality flag set in the random number abnormality status 1700afbd is reset when the user program reads it (by executing step S150 of the random number abnormality monitoring process).
ステップS150にて、乱数異常ステータス1700afbdに乱数異常フラグがセットされていると判定された場合は、ステップS152の遊技停止処理(後述)に移行する。なお、ステップS152の遊技停止処理に移行する場合、乱数異常監視処理を抜けることはなく、従って、始動入賞処理には戻らない。一方、ステップS150にて、乱数異常フラグがセットされていないと判定された場合には、そのまま乱数異常監視処理を抜けて始動入賞処理に戻る。 If it is determined in step S150 that the random number abnormality flag is set in the random number abnormality status 1700afbd, the process proceeds to a game stop process (described later) in step S152. In addition, when shifting to the game stop process of step S152, the random number abnormality monitoring process is not exited, and therefore the start winning process is not returned. On the other hand, if it is determined in step S150 that the random number abnormality flag is not set, the random number abnormality monitoring process is exited and the process returns to the start winning process.
[遊技停止処理]
図31は遊技停止処理の一例を示すフローチャートである。遊技停止処理を開始すると、まず、割り込みを禁止設定する(ステップS170)。この処理により、タイマ割り込みが禁止され、主制御側タイマ割り込み処理(図27)は実行されなくなる。ステップS170に続いて、チェックサムを算出して、算出結果を記憶する(ステップS172)。そして、バックアップフラグ領域BK−FLGに、値「2(乱数異常検出に起因する電源断)」を設定する(ステップS174)。ステップS174に続いて、乱数異常報知コマンドを作成し、作成した乱数異常報知コマンドをサブ統合制御基板1740に出力する(ステップS176)。そして、ステップS176に続いて、何もしない状態を繰り返すというループ処理に入る。すなわち、主制御MPU1700aによる遊技の進行が停止されることになる。
[Game stop processing]
FIG. 31 is a flowchart showing an example of the game stop process. When the game stop process is started, first, an interruption is prohibited (step S170). By this processing, timer interrupt is prohibited and the main control timer interrupt processing (FIG. 27) is not executed. Subsequent to step S170, a checksum is calculated and the calculation result is stored (step S172). Then, the value “2 (power supply cut off due to abnormal random number detection)” is set in the backup flag area BK-FLG (step S174). Subsequent to step S174, a random number abnormality notification command is generated, and the generated random number abnormality notification command is output to the sub-integrated control board 1740 (step S176). Then, following step S176, a loop process of repeating a state in which nothing is performed is entered. That is, the progress of the game by the main control MPU 1700a is stopped.
なお、サブ統合制御基板1740は、乱数異常報知コマンドを受けると、乱数発生手段に異常が生じ、遊技制御を停止する旨の報知を、ランプあるいはスピーカを使って報知する。遊技者は、異常に気づきホールの店員を呼ぶことになる。本実施形態の乱数異常監視処理にあっては、何もしない状態を繰り返すというループ処理を実行し続けるため、遊技を再開するには、一旦電源を切って入れる必要がある。 When the sub-integrated control board 1740 receives the random number abnormality notification command, the sub-integrated control board 1740 notifies the notification that the random number generating means is abnormal and stops the game control using a lamp or a speaker. The player notices an abnormality and calls the clerk in the hall. In the random number abnormality monitoring process of the present embodiment, since the loop process of repeating the state of not doing anything is continuously executed, it is necessary to turn off the power once to resume the game.
遊技停止状態より遊技可能状態への復帰は、一旦電源が落されてから電源が再投入されることにより、起動時には、主制御側電源投入時処理(図25)のステップS34でバックアップフラグ領域BK−FLGの値が判定されるが、値「2」であるため、乱数異常検出時の記憶情報に基づいて遊技が再開される(ステップS36、ステップS38の実行によるホットスタート)。このとき、乱数異常からの復旧であることがホールの店員および遊技者に分かるように、液晶画面には、「乱数発生手段異常直前の遊技を再開しています」が表示されるコマンドが出力される。これにより、ホールの店員のいる前で、異常直前の遊技が再開されるので、健全な遊技の再開を確認することができる。 To return from the game stop state to the game ready state, once the power is turned off, the power is turned on again, and at the time of start-up, the backup flag area BK in step S34 of the main control side power on process (FIG. 25). -The value of FLG is determined, but since the value is "2", the game is resumed based on the stored information at the time of detecting a random number abnormality (hot start by execution of steps S36 and S38). At this time, a command is displayed on the LCD screen to indicate that the game immediately before the random number generation means abnormality is being resumed, so that the hall clerk and player know that the recovery is from the random number abnormality. The As a result, the game immediately before the abnormality is resumed before the hall clerk is present, so it is possible to confirm a healthy game resumption.
また、遊技停止処理におけるループ処理中に(ステップS176の後)、CPUコア1700aaが指定エリアを外れてプログラムを実行した場合には、指定領域外実行時リセット手段である指定エリア外走行禁止回路1700adaがリセット信号を発生し、リセット信号によりCPUコア1700aaがリセットされる。従って、主制御側電源投入時処理(図25)が実行開始され、図25のステップS34でバックアップフラグ領域BK−FLGの値が判定されるが、値「2」であるため、乱数異常検出時の記憶情報に基づいて遊技が再開される(ステップS36、ステップS38の実行によるホットスタート)。このとき、乱数異常からの復旧であることがホールの店員および遊技者に分かるように、液晶画面には、「乱数発生手段異常直前の遊技を再開しています」が表示されるコマンドが出力される。これにより、ホールの店員のいる前で、異常直前の遊技が再開されるので、健全な遊技の再開を確認することができる。 Further, during the loop process in the game stop process (after step S176), if the CPU core 1700aa executes the program outside the designated area, the out-of-designated area running prohibition circuit 1700ada, which is a reset means at the time of execution outside the designated area. Generates a reset signal, and the CPU core 1700aa is reset by the reset signal. Accordingly, the main control side power-on process (FIG. 25) is started, and the value of the backup flag area BK-FLG is determined in step S34 of FIG. 25. The game is resumed based on the stored information (hot start by execution of step S36 and step S38). At this time, a command is displayed on the LCD screen to indicate that the game immediately before the random number generation means abnormality is being resumed, so that the hall clerk and player know that the recovery is from the random number abnormality. The As a result, the game immediately before the abnormality is resumed before the hall clerk is present, so it is possible to confirm a healthy game resumption.
以上に説明したように、これによって、乱数発生回路(乱数ブロック1700af)が故障する事態が発生した場合においても、公正な遊技が行えるようにすることが遊技者に担保されることになる。 As described above, this ensures that the player can play a fair game even when the random number generation circuit (random number block 1700af) fails.
[11.払出制御基板の各種制御処理]
次に、払出制御基板715が行う各種制御処理について説明する。まず、払出制御側電源投入時処理について説明し、続いて払出制御側タイマ割り込み処理、球抜きスイッチ操作判定処理、回転角スイッチ履歴作成処理、スプロケット定位置判定スキップ処理、球がみ判定処理、賞球用賞球ストック数加算処理、貸球用賞球ストック数加算処理、ストック監視処理、払出球抜き判定設定処理、払出設定処理、球抜き設定処理について説明する。
[11. Various control processing of payout control board
Next, various control processes performed by the
図32は払出制御側電源投入時処理の一例を示すフローチャートであり、図33は図32の払出制御側電源投入時処理のつづきを示すフローチャートであり、図34は図33に続いて払出制御側電源投入時処理のつづきを示すフローチャートであり、図35は払出制御側タイマ割り込み処理の一例を示すフローチャートであり、図36は球抜きスイッチ操作判定処理の一例を示すフローチャートであり、図37は回転角スイッチ履歴作成処理の一例を示すフローチャートであり、図38はスプロケット定位置判定スキップ処理の一例を示すフローチャートであり、図39は球がみ判定処理の一例を示すフローチャートであり、図40は賞球用賞球ストック数加算処理の一例を示すフローチャートであり、図41は貸球用賞球ストック数加算処理の一例を示すフローチャートであり、図42はストック監視処理の一例を示すフローチャートであり、図43は払出球抜き判定設定処理の一例を示すフローチャートであり、図44は払出設定処理の一例を示すフローチャートであり、図45は球抜き設定処理の一例を示すフローチャートである。 FIG. 32 is a flowchart showing an example of payout control side power-on processing, FIG. 33 is a flowchart showing continuation of the payout control side power-on processing of FIG. 32, and FIG. 34 is a payout control side following FIG. FIG. 35 is a flowchart showing an example of a payout control side timer interruption process, FIG. 36 is a flowchart showing an example of a ball removal switch operation determination process, and FIG. 37 is a rotation chart. 38 is a flowchart showing an example of corner switch history creation processing, FIG. 38 is a flowchart showing an example of sprocket fixed position determination skip processing, FIG. 39 is a flowchart showing an example of ball collision determination processing, and FIG. 40 is a prize. FIG. 41 is a flowchart showing an example of a ball winning ball stock number adding process; FIG. 42 is a flowchart showing an example of the stock monitoring process, FIG. 43 is a flowchart showing an example of the payout ball removal determination setting process, and FIG. 44 is a flowchart showing an example of the payout setting process. FIG. 45 is a flowchart showing an example of the ball removal setting process.
なお、球抜きスイッチ操作判定処理、回転角スイッチ履歴作成処理、スプロケット定位置判定スキップ処理、球がみ判定処理、賞球用賞球ストック数加算処理、貸球用賞球ストック数加算処理、ストック監視処理、払出球抜き判定設定処理は、後述する払出制御側電源投入時処理におけるステップS356の主要動作設定処理の一処理として行われ、球抜きスイッチ操作判定処理、回転角スイッチ履歴作成処理、スプロケット定位置判定スキップ処理、球がみ判定処理、賞球用賞球ストック数加算処理、貸球用賞球ストック数加算処理、ストック監視処理、そして払出球抜き判定設定処理の順番で優先順位が設定されている。 Ball removal switch operation determination processing, rotation angle switch history creation processing, sprocket fixed position determination skip processing, ball corner determination processing, prize ball stock number addition processing, ball rental prize ball number addition processing, stock The monitoring process and the payout ball removal determination setting process are performed as one process of the main operation setting process in step S356 in the payout control side power-on process described later, and the ball removal switch operation determination process, the rotation angle switch history creation process, the sprocket Priorities are set in the order of fixed position judgment skip processing, ball corner judgment processing, prize ball prize ball number addition processing, rental ball prize ball stock addition processing, stock monitoring processing, and payout ball removal judgment setting processing Has been.
[11−1.払出制御側電源投入時処理]
パチンコ遊技機1に電源が投入されると、払出制御基板715の払出制御MPU1710aは、図32〜図34に示すように、払出制御側電源投入時処理を行う。この払出制御側電源投入時処理が開始されると、払出制御MPU1710aは、割り込みモードの設定を行う(ステップS300)。
[11-1. Discharge control side power-on processing]
When power is turned on to the
ステップS300に続いて、入出力設定(I/Oの入出力設定)を行う(ステップS302)。このI/Oの入出力設定では、払出制御MPU1710aのI/Oポートの入出設定等を行う。
Subsequent to step S300, input / output setting (I / O input / output setting) is performed (step S302). In this I / O input / output setting, the I / O port input / output setting of the
ステップS302に続いて、ウェイトタイマ処理1を行う(ステップS304)。電源投入時から所定電圧となるまでの間では電圧がすぐに上がらない。一方、停電又は瞬停(突発的に電力の供給が一時停止する現象)となるときでは電圧が下がり、図13に示したように、電圧が停電予告電圧以下となると、停電予告として停電予告信号が主制御基板1700の停電監視回路1700dから入力される。電源投入時から所定電圧に上がるまでの間では電圧が停電予告電圧以下となると停電監視回路1700dからの停電予告信号が入力される。そこで、ウェイトタイマ処理1では、電源投入後、電圧が停電予告電圧より高くなるまで待っている。本実施形態では、この待ち時間(ウェイトタイマ)として200ミリ秒(ms)が設定されている。
Following step S302, wait
ステップS304に続いて、図11に示したRAMクリアスイッチ268aが操作されているか否かを判定する(ステップS306)。この判定は、主制御基板1700のRAMクリアスイッチ268aが操作され、その操作信号(検出信号)が払出制御MPU1710aに入力されているか否かにより行う。検出信号が入力されているときにはRAMクリアスイッチ268aが操作されていると判定し、一方、検出信号が入力されていないときにはRAMクリアスイッチ268aが操作されていないと判定する。
Subsequent to step S304, it is determined whether or not the RAM
ステップS306でRAMクリアスイッチ268aが操作されているときには、払出RAMクリア報知フラグHRCL−FLGに値1をセットし(ステップS308)、一方、ステップS306でRAMクリアスイッチ268aが操作されていないときには、払出RAMクリア報知フラグHRCL−FLGに値0をセットする(ステップS310)。この払出RAMクリア報知フラグHRCL−FLGは、払出制御MPU1710aに内蔵されたRAM(以下、「払出内蔵RAM」と記載する。)に記憶されている、例えば賞球ストック数、実球計数、駆動指令数、各種フラグ、各種情報記憶領域に記憶されている各種情報等の払い出しに関する払出情報(その詳細な説明は後述する。)を消去するか否かを示すフラグであり、払出情報を消去するとき値1、払出情報を消去しないとき値0にそれぞれ設定される。なお、ステップS308及びステップS310でセットされた払出RAMクリア報知フラグHRCL−FLGは、払出制御MPU1710aの汎用記憶素子(汎用レジスタ)に記憶される。
When the RAM
ステップS308又はステップS310に続いて、払出内蔵RAMへのアクセスを許可する設定を行う(ステップS312)。この設定により払出内蔵RAMへのアクセスができ、例えば払出情報の書き込み(記憶)又は読み出しを行うことができる。 Subsequent to step S308 or step S310, a setting for permitting access to the payout internal RAM is performed (step S312). With this setting, the payout internal RAM can be accessed, and for example, payout information can be written (stored) or read out.
ステップS312に続いて、スタックポインタの設定を行う(ステップS314)。スタックポインタは、例えば、使用中の記憶素子(レジスタ)の内容を一時記憶するためにスタックに積んだアドレスを示したり、サブルーチンを終了して本ルーチンに復帰するときの本ルーチンの復帰アドレスを一時記憶するためにスタックに積んだアドレスを示したりするものであり、スタックが積まれるごとにスタックポインタが進む。ステップS314では、スタックポインタに初期アドレスをセットし、この初期アドレスから、レジスタの内容、復帰アドレス等をスタックに積んで行く。そして最後に積まれたスタックから最初に積まれたスタックまで、順に読み出すことによりスタックポインタが初期アドレスに戻る。 Subsequent to step S312, the stack pointer is set (step S314). The stack pointer indicates, for example, the address accumulated on the stack to temporarily store the contents of the memory element (register) being used, or temporarily returns the return address of this routine when returning to this routine after completing the subroutine. It indicates the address that is stacked on the stack for storage, and the stack pointer advances each time the stack is stacked. In step S314, an initial address is set in the stack pointer, and the contents of the register, the return address, etc. are loaded on the stack from this initial address. Then, the stack pointer returns to the initial address by sequentially reading from the last stacked stack to the first stacked stack.
ステップS314に続いて、払出RAMクリア報知フラグHRCL−FLGが値0である否かを判定する(ステップS316)。上述したように、払出RAMクリア報知フラグHRCL−FLGは、払出情報を消去するとき値1、払出情報を消去しないとき値0にそれぞれ設定される。 Subsequent to step S314, it is determined whether or not the payout RAM clear notification flag HRCL-FLG is 0 (step S316). As described above, the payout RAM clear notification flag HRCL-FLG is set to a value of 1 when the payout information is erased and to a value of 0 when the payout information is not erased.
ステップS316で払出RAMクリア報知フラグHRCL−FLGが値0であるとき、つまり払出情報を消去しないときには、チェックサムの算出を行う(ステップS318)。このチェックサムは、払出内蔵RAMに記憶されている払出情報を数値とみなしてその合計を算出するものである。 When the payout RAM clear notification flag HRCL-FLG is 0 in step S316, that is, when the payout information is not deleted, a checksum is calculated (step S318). This checksum calculates the sum by regarding the payout information stored in the payout internal RAM as a numerical value.
ステップS318に続いて、算出したチェックサムの値が後述する払出制御側電源断時処理(電源断時)において記憶されているチェックサムの値と一致しているか否かを判定する(ステップS320)。一致しているときには、払出バックアップフラグHBK−FLGが値1であるか否かを判定する(ステップS322)。この払出バックアップフラグHBK−FLGは、払出情報、チェックサムの値及び払出バックアップフラグHBK−FLGの値等の払出バックアップ情報を後述する払出制御側電源断時処理において払出内蔵RAMに記憶保持したか否かを示すフラグであり、払出制御側電源断時処理を正常に終了したとき値1、払出制御側電源断時処理を正常に終了していないとき値0にそれぞれ設定される。 Subsequent to step S318, it is determined whether or not the calculated checksum value matches a checksum value stored in a payout control side power-off process (power-off) described later (step S320). . If they match, it is determined whether or not the payout backup flag HBK-FLG is 1 (step S322). This payout backup flag HBK-FLG stores or holds payout backup information such as payout information, a checksum value, and a value of the payout backup flag HBK-FLG in the payout built-in RAM in the payout control side power-off process described later. This flag is set to a value of 1 when the payout control side power-off process is normally terminated, and to a value of 0 when the payout control side power-off process is not normally terminated.
ステップS322で払出バックアップフラグHBK−FLGが値1であるとき、つまり払出制御側電源断時処理を正常に終了したときには、復電時として払出内蔵RAMの作業領域を設定する(ステップS324)。この設定は、払出バックアップフラグHBK−FLGに値0をセットする他に、払出制御MPU1710aに内蔵されたROM(以下、「払出内蔵ROM」と記載する。)から復電時情報を読み出し、この復電時情報を払出内蔵RAMの作業領域にセットする。ここで「復電時」とは、上述したように、電源を遮断した状態から電源を投入した状態に加えて、停電又は瞬停からその後の電力の復旧した状態も含める。
When the payout backup flag HBK-FLG has a value of 1 in step S322, that is, when the payout control side power-off process has been completed normally, the work area of the payout internal RAM is set as power recovery (step S324). In this setting, in addition to setting the payout backup flag HBK-FLG to 0, the power recovery time information is read from a ROM built in the
一方、ステップS316で払出RAMクリア報知フラグHRCL−FLGが値0でない(値1である)とき、つまり払出情報を消去するときには、又はステップS320でチェックサムの値が一致していないときには、又はステップS322で払出バックアップフラグHBK−FLGが値1でない(値0である)とき、つまり払出制御側電源断時処理を正常に終了していないときには、払出内蔵RAMの全領域をクリアし(ステップS326)、初期設定として払出内蔵RAMの作業領域を設定する(ステップS328)。この設定は、払出内蔵ROMから初期情報を読み出してこの初期情報を払出内蔵RAMの作業領域にセットする。 On the other hand, when the payout RAM clear notification flag HRCL-FLG is not 0 (value 1) in step S316, that is, when the payout information is erased, or when the checksum values do not match in step S320, or step If the payout backup flag HBK-FLG is not a value 1 (value 0) in S322, that is, if the payout control side power-off process has not ended normally, the entire area of the payout built-in RAM is cleared (step S326). Then, the work area of the payout internal RAM is set as an initial setting (step S328). In this setting, the initial information is read from the payout built-in ROM, and this initial information is set in the work area of the payout internal RAM.
ステップS324又はステップS328に続いて、割り込み初期設定を行う(ステップS330)。この設定は、後述する払出制御側タイマ割り込み処理が行われるときの割り込み周期を設定するものである。本実施形態では1.75msに設定されている。 Subsequent to step S324 or step S328, interrupt initialization is performed (step S330). This setting is to set an interrupt cycle when a payout control side timer interrupt process to be described later is performed. In this embodiment, it is set to 1.75 ms.
ステップS330に続いて、割り込み許可設定を行う(ステップS332)。この設定によりステップS330で設定した割り込み周期、つまり1.75msごとに払出制御側タイマ割り込み処理が繰り返し行われる。 Subsequent to step S330, interrupt permission setting is performed (step S332). With this setting, the payout control side timer interrupt process is repeated every interrupt cycle set in step S330, that is, every 1.75 ms.
ステップS332に続いて、停電予告信号が入力されているか否かを判定する(ステップS334)。上述したように、パチンコ遊技機1の電源を遮断したり、停電又は瞬停したりするときには、図13に示したように、電圧が停電予告電圧以下となると、停電予告として停電予告信号が主制御基板1700の停電監視回路1700dから入力される。ステップS334の判定は、この停電予告信号に基づいて行う。
Subsequent to step S332, it is determined whether or not a power failure notice signal is input (step S334). As described above, when the power of the
ステップS334で停電予告信号の入力がないときには1.75ms経過フラグHT−FLGが値1であるか否かを判定する(ステップS336)。この1.75ms経過フラグHT−FLGは、後述する、1.75msごとに処理される払出制御側タイマ割り込み処理で1.75msを計時するフラグであり、1.75ms経過したとき値1、1.75ms経過していないとき値0にそれぞれ設定される。 If no power failure warning signal is input in step S334, it is determined whether or not the 1.75 ms elapsed flag HT-FLG is 1 (step S336). This 1.75 ms elapsed flag HT-FLG is a flag that counts 1.75 ms in a payout control side timer interrupt process processed every 1.75 ms, which will be described later. The value is set to 0 when 75 ms has not elapsed.
ステップS336で1.75ms経過フラグHT−FLGが値0であるとき、つまり1.75ms経過していないときには、ステップS334に戻り、停電予告信号が入力されているか否かを判定する。 When the 1.75 ms elapsed flag HT-FLG is 0 in step S336, that is, when 1.75 ms has not elapsed, the process returns to step S334 to determine whether or not a power failure warning signal is input.
一方、ステップS336で1.75ms経過フラグHT−FLGが値1であるとき、つまり1.75ms経過したときには、1.75ms経過フラグHT−FLGに値0をセットし(ステップS338)、図11に示した外部ウォッチドッグタイマ(外部WDT)1710cに外部WDTクリア信号を出力する(ONする、ステップS340)。この外部WDT1710cは、払出制御MPU1710aの動作(システム)を監視するものであり、外部WDTクリア信号がクリア信号解除時間に停止されないときには払出制御MPU1710a及び図11に示した払出制御I/Oポート1710bにリセット信号を出力してリセットをかける(払出制御MPU1710aのシステムが暴走していないかを定期的に診断している)。
On the other hand, when the 1.75 ms elapsed flag HT-FLG is 1 in step S336, that is, when 1.75 ms has elapsed, the 1.75 ms elapsed flag HT-FLG is set to 0 (step S338), and FIG. An external WDT clear signal is output to the external watchdog timer (external WDT) 1710c shown (turned ON, step S340). The external WDT 1710c monitors the operation (system) of the
ステップS340に続いて、ポート出力処理を行う(ステップS342)。このポート出力処理では、払出内蔵RAMの出力情報記憶領域から各種情報を読み出してこの各種情報に基づいて各種信号を払出制御I/Oポート1710bの出力端子から出力する。出力情報記憶領域には、例えば、主制御基板1700からの払い出しに関する各種コマンドを正常に受信した旨を伝える払主ACK情報、払出モータ465への駆動制御を行う駆動情報、払出モータ465が実際に遊技球を払い出した球数の賞球数情報、図11に示した、エラーLED表示器1730に表示するLED表示情報、CRユニットからの貸球要求信号を正常に受信した旨を伝える受信完了情報等の各種情報が記憶されており、この出力情報に基づいて払出制御I/Oポート1710bの出力端子から、主制御基板1700からの払い出しに関する各種コマンドを正常に受信したときには払主ACK信号を主制御基板1700に出力したり、払出モータ465に駆動信号を出力したり、払出モータ465が実際に遊技球を払い出した球数を賞球数情報信号として図11に示した外部端子板700aに出力したり(本実施形態では、払出モータ465が実際に10個の遊技球を払い出すごとに外部端子板700aに賞球数情報信号を出力している。)、エラーLED表示器1730に表示信号を出力したり、CRユニットからの貸球要求信号を正常に受信したときには受信完了信号をCRユニットに出力したりする。
Subsequent to step S340, port output processing is performed (step S342). In this port output process, various information is read from the output information storage area of the payout internal RAM, and various signals are output from the output terminal of the payout control I /
ステップS342に続いて、ポート入力処理を行う(ステップS344)。このポート入力処理では、払出制御I/Oポート1710bの入力端子に入力されている各種信号を読み取り、入力情報として払出内蔵RAMの入力情報記憶領域に記憶する。例えば図11に示した、エラー解除スイッチ1731の操作信号、回転角スイッチ505からの検出信号、計数スイッチ462からの検出信号、満タンスイッチ545からの検出信号、CRユニットからの貸球要求信号や接続信号等の各種信号からの検出信号、後述するコマンド送信処理で送信した各種コマンドを主制御基板1700が正常に受信した旨を伝える主制御基板1700からの主払ACK信号等、をそれぞれ読み取り、入力情報として入力情報記憶領域に記憶する。
Subsequent to step S342, port input processing is performed (step S344). In this port input process, various signals input to the input terminal of the payout control I /
ステップS344に続いて、タイマ更新処理を行う(ステップS346)。このタイマ更新処理では、その詳細な説明は後述するが、上述したスプロケット457による球がみ状態が生じているか否かの判定を行う際にその判定条件として設定されている球がみ判定時間、スプロケット457の定位置判定を行わない際に設定されているスキップ判定時間、上述した、賞球タンク400及びタンクレール部材410に貯留されている遊技球を排出する際に設定されている球抜き判定時間、満タンユニット520が遊技球で満タンであるか否かの判定を行う際にその判定条件として設定されている満タン判定時間、図11に示した球切れスイッチ426からの検出信号により球通路ユニット420に取り込まれた遊技球の球数が所定数以上となっているか否かの判定を行う際にその判定条件として設定されている球切れ判定時間等の時間管理を行う。例えば、球がみ判定時間が5005msに設定されているときには、タイマ割り込み周期が1.75msに設定されているので、このタイマ更新処理を行うごとに球がみ判定時間を1.75msずつ減算し、その減算結果が値0になることで球がみ判定時間を正確に計っている。
Subsequent to step S344, timer update processing is performed (step S346). In this timer update process, a detailed description thereof will be described later. The skip determination time set when the fixed position determination of the sprocket 457 is not performed, the ball removal determination set when the game balls stored in the
本実施形態では、スキップ判定時間が22.75ms、球抜き判定時間が60060ms、満タン判定時間が504ms、球切れ判定時間が119msにそれぞれ設定されており、このタイマ更新処理を行うごとに球抜き判定時間、満タン判定時間及び球切れ判定時間を1.75msずつ減算し、その減算結果が値0になることで球抜き判定時間、満タン判定時間及び球切れ判定時間を正確に計っている。なお、これらの各種判定時間は、時間管理情報として払出内蔵RAMの時間管理情報記憶領域に記憶される。 In this embodiment, the skip determination time is 22.75 ms, the ball removal determination time is 60060 ms, the full tank determination time is 504 ms, and the ball breakage determination time is 119 ms. Each time this timer update process is performed, the ball removal is performed. The judgment time, the full tank judgment time and the ball breakage determination time are subtracted by 1.75 ms, and the result of the subtraction becomes 0 so that the ball removal judgment time, the full tank judgment time and the ball breakage judgment time are accurately measured. . These various determination times are stored in the time management information storage area of the payout internal RAM as time management information.
ステップS346に続いて、CR通信処理を行う(ステップS348)。このCR通信処理では、上述した入力情報記憶領域から入力情報を読み出してこの入力情報に基づいて、CRユニットからの貸球要求信号が入力されているか否かを判定する。貸球要求信号が入力され、この貸球要求信号を正常に受信したときには、その旨を伝える受信完了情報を上述した出力情報記憶領域に記憶するとともに、その貸球要求信号を貸球情報として払出内蔵RAMの貸球情報記憶領域に記憶する。一方、貸球要求信号を正常に受信できなかったときには、その旨を伝える貸球要求エラー情報を払出内蔵RAMの状態情報記憶領域に記憶する。 Following step S346, CR communication processing is performed (step S348). In this CR communication process, the input information is read from the above-described input information storage area, and it is determined whether or not a ball rental request signal from the CR unit is input based on this input information. When a lending request signal is input and the lending request signal is normally received, reception completion information indicating that is stored in the output information storage area described above, and the lending request signal is paid out as lending information. Store in the rented ball information storage area of the built-in RAM. On the other hand, when the ball rental request signal cannot be normally received, the ball rental request error information indicating that fact is stored in the state information storage area of the payout built-in RAM.
CRユニットからの接続信号が入力されているときには、CRユニットとの接続が正常であるとしてその旨を伝えるCR接続情報を状態情報記憶領域に記憶する。なお、接続信号が入力されていないときには、CRユニットとの接続が異常であるとしてその旨を伝えるCR接続情報を状態情報記憶領域に記憶する。 When a connection signal is input from the CR unit, CR connection information indicating that the connection with the CR unit is normal is stored in the state information storage area. When no connection signal is input, CR connection information that indicates that the connection with the CR unit is abnormal is stored in the state information storage area.
ステップS348に続いて、満タン及び球切れチェック処理を行う(ステップS350)。この満タン及び球切れチェック処理では、上述した入力情報記憶領域から入力情報を読み出してこの入力情報に基づいて、満タンスイッチ545からの検出信号により上述した満タンユニット520が遊技球で満タンとなっているか否かを判定したり、図11に示した球切れスイッチ426からの検出信号により上述した球通路ユニット420に取り込まれた遊技球の球数が所定数以上となっているか否かを判定したりする。例えば、満タンユニット520が遊技球で満タンとなっているか否かの判定は、タイマ割り込み周期1.75msを利用して、今回の満タン及び球切れチェック処理で満タンスイッチ545からの検出信号がON、前回(1.75ms前)の満タン及び球切れチェック処理で満タンスイッチ545からの検出信号がOFFとなったとき、つまり満タンスイッチ545からの検出信号がOFFからONに遷移したときには、ステップS346のタイマ更新処理で上述した満タン判定時間(504ms)の計時を開始する。そしてタイマ更新処理で満タン判定時間が値0となったとき、つまり満タン判定時間となったときには、この満タン及び球切れチェック処理で満タンスイッチ545からの検出信号がONであるか否かを判定する。この判定では、満タンスイッチ545からの検出信号がONであるときには、満タンユニット520が遊技球で満タンであるとしてその旨を伝える満タン情報を上述した状態情報記憶領域に記憶する。一方、満タンスイッチ545からの検出信号がOFFであるときには、満タンユニット520が遊技球で満タンでないとしてその旨を伝える満タン情報を状態情報記憶領域に記憶する。
Subsequent to step S348, a full tank and ball break check process is performed (step S350). In this full tank and out-of-ball check process, input information is read from the above-mentioned input information storage area, and based on this input information, the above-mentioned full-
球通路ユニット420に取り込まれた遊技球の球数が所定数以上となっているか否かの判定も、タイマ割り込み周期1.75msを利用して、今回の満タン及び球切れチェック処理で球切れスイッチ426からの検出信号がON、前回(1.75ms前)の満タン及び球切れチェック処理で球切れスイッチ426からの検出信号がOFFとなったとき、つまり球切れスイッチ426からの検出信号がOFFからONに遷移したときには、ステップS346のタイマ更新処理で上述した球切れ判定時間(119ms)の計時を開始する。そしてタイマ更新処理で球切れ判定時間が値0となったとき、つまり球切れ判定時間となったときには、この満タン及び球切れチェック処理で球切れスイッチ426からの検出信号がONであるか否かを判定する。この判定では、球切れスイッチ426からの検出信号がONであるときには、球通路ユニット420に取り込まれた遊技球の球数が所定数以上であるとしてその旨を伝える球切れ情報を状態情報記憶領域に記憶する一方、球切れスイッチ426からの検出信号がOFFであるときには、球通路ユニット420に取り込まれた遊技球の球数が所定数以上でないとしてその旨を伝える球切れ情報を状態情報記憶領域に記憶する。
Whether or not the number of game balls taken into the
ステップS350に続いて、コマンド受信処理を行う(ステップS352)。このコマンド受信処理では、主制御基板1700からの払い出しに関する各種コマンドを受信する。この各種コマンドを正常に受信したときには、その旨を伝える払主ACK情報を上述した出力情報記憶領域に記憶する。一方、各種コマンドを正常に受信できなかったときには、主制御基板1700と払出制御基板715との基板間の接続に異常が生じている旨を伝える接続異常情報を上述した状態情報記憶領域に記憶する。なお、主制御基板1700からの払い出しに関する各種コマンドの詳細な説明は後述する。
Following step S350, command reception processing is performed (step S352). In this command reception process, various commands relating to payout from the
ステップS352に続いて、コマンド解析処理を行う(ステップS354)。このコマンド解析処理では、ステップS352で受信したコマンドの解析を行い、その解析したコマンドを受信コマンド情報として払出内蔵RAMの受信コマンド情報記憶領域に記憶する。 Following step S352, command analysis processing is performed (step S354). In this command analysis processing, the command received in step S352 is analyzed, and the analyzed command is stored as received command information in the received command information storage area of the payout internal RAM.
ステップS354に続いて、主要動作設定処理を行う(ステップS356)。この主要動作設定処理では、賞球、貸球、球抜き及び球がみ等の動作設定を行ったり、未払い出しの球数(賞球ストック数)を監視したりする。なお、これらの動作設定や監視の詳細な説明は後述する。 Subsequent to step S354, main operation setting processing is performed (step S356). In the main operation setting process, operation settings such as winning balls, lending balls, ball removal and ball scoring are performed, and the number of unpaid balls (prize ball stock number) is monitored. A detailed description of these operation settings and monitoring will be described later.
ステップS356に続いて、LED表示データ作成処理を行う(ステップS358)。このLED表示データ作成処理では、上述した状態情報記憶領域から各種情報を読み出し、図11に示した、払出制御基板715のエラーLED表示器1730に表示する表示データを作成してLED表示情報として上述した出力情報記憶領域に記憶する。例えば、状態情報記憶領域から上述した球切れ情報を読み出し、この球切れ情報に対応する表示データ(本実施形態では、表示値1)を作成してLED表示情報を出力情報記憶領域に記憶する。
Following step S356, LED display data creation processing is performed (step S358). In this LED display data creation process, various types of information are read from the state information storage area described above, display data to be displayed on the
ステップS358に続いて、コマンド送信処理を行う(ステップS360)。このコマンド送信処理では、上述した状態情報記憶領域から各種情報を読み出し、この各種情報に基づいてコマンドを作成して主制御基板1700に送信する。なお、これらのコマンドの詳細な説明は後述する。
Following step S358, command transmission processing is performed (step S360). In this command transmission process, various types of information are read from the state information storage area described above, a command is created based on the various types of information, and is transmitted to the
ステップS360に続いて、外部ウォッチドッグタイマ(外部WDT)1710cに外部WDTクリア信号の出力を停止する(OFFする、ステップS362)。これにより、外部WDT1710cをクリアし、払出制御MPU1710a及び払出制御I/Oポート1710bにリセットがかからないようにする。また外部WDT1710cは、外部WDTクリア信号の出力が停止されると、クリア信号解除時間の計時を開始する。
Subsequent to step S360, output of the external WDT clear signal to the external watchdog timer (external WDT) 1710c is stopped (turns OFF, step S362). As a result, the external WDT 1710c is cleared so that the
ステップS362に続けて、再びステップS334に戻り、停電予告信号が入力されているか否かを判定し、この停電予告信号の入力がなければ、ステップS336で1.75ms経過フラグHT−FLGが値1であるか否かを判定し、この1.75ms経過フラグHT−FLGが値1であるとき、つまり1.75ms経過したときには、ステップS338で1.75ms経過フラグHT−FLGに値0をセットし、ステップS340で外部WDT1710cに外部WDTクリア信号を出力(ON)し、ステップS342でポート出力処理を行い、ステップS344でポート入力処理を行い、ステップS346でタイマ更新処理を行い、ステップS348でCR通信処理を行い、ステップS350で満タン及び球切れチェック処理を行い、ステップS352でコマンド受信処理を行い、ステップS354でコマンド解析処理を行い、ステップS356で主要動作設定処理を行い、ステップS358でLED表示データ作成処理を行い、ステップS360でコマンド送信処理を行い、ステップS362で外部WDT1710cに外部WDTクリア信号の出力を停止(OFF)し、ステップS334〜ステップS362を繰り返し行う。なお、このステップS334〜ステップS362の処理を「払出制御側メイン処理」という。
Following step S362, the process returns to step S334 again to determine whether or not a power failure warning signal has been input. If this power failure warning signal has not been input, the 1.75 ms elapsed flag HT-FLG has a value of 1 in step S336. When the 1.75 ms elapse flag HT-FLG has a value of 1, that is, when 1.75 ms elapses, the
主制御基板1700による遊技の進行に応じて払出制御側メイン処理の処理内容が異なってくる。このため、払出制御MPU1710aの処理に要する時間が変動することとなる。そこで、払出制御MPU1710aは、ステップS342のポート出力処理において、払出モータ465への駆動信号を出力する(切換える)ことにより、変動する他の処理の影響を受けない安定した駆動信号を払出モータ465に与える。主制御基板1700からの払い出しに関する各種コマンドを正常に受信した旨を伝える払主ACK信号を、優先して主制御基板1700に出力している。これにより、払出制御MPU1710aは、変動する他の処理を十分に行えるよう、その処理時間を確保している。
Depending on the progress of the game by the
一方、ステップS334で停電予告信号の入力があったときには、割り込み禁止設定を行う(ステップS364)。この設定により後述する払出制御側タイマ割り込み処理が行われなくなり、払出内蔵RAMへの書き込みを防ぎ、上述した払出情報の書き換えを保護している。ステップS364に続いて、払出モータ465への駆動信号の出力を停止する(ステップS366)。これにより、遊技球の払い出しを停止する。ステップS366に続いて、外部WDT1710cに外部WDTクリア信号を出力してその出力を停止する(ON/OFFする、ステップS368)。これにより、外部WDT1710cをクリアする。ステップS368に続いて、チェックサムの算出を行ってこの算出した値を記憶する(ステップS370)。このチェックサムは、ステップS318で算出したチェックサムの値及び払出バックアップフラグHBK−FLGの値の記憶領域を除く、払出内蔵RAMの作業領域の払出情報を数値とみなしてその合計を算出する。ステップS370に続いて、払出バックアップフラグHBK−FLGに値1をセットする(ステップS372)。これにより払出バックアップ情報の記憶が完了する。ステップS372に続いて、払出内蔵RAMへのアクセスの禁止設定を行う(ステップS374)。この設定により払出内蔵RAMへのアクセスが禁止され書き込みができなくなり、払出内蔵RAMに記憶されている払出バックアップ情報が保護される。ステップS374に続いて、無限ループに入る。この無限ループでは、外部WDT1710cにクリア信号をON/OFFしない。このため、外部WDT1710cは、払出制御MPU1710a及び払出制御I/Oポート1710bにリセット信号を出力してリセットをかける。その後払出制御MPU1710aは、この払出制御側電源投入時処理を再び行う。なお、ステップS364〜ステップS374の処理及び無限ループを「払出制御側電源断時処理」という。
On the other hand, when a power failure warning signal is input in step S334, interrupt prohibition setting is performed (step S364). With this setting, payout control side timer interrupt processing, which will be described later, is not performed, writing to the payout internal RAM is prevented, and rewriting of the payout information described above is protected. Subsequent to step S364, output of the drive signal to the
パチンコ遊技機1(払出制御MPU1710a)は、停電したとき又は瞬停したときにはリセットがかかり、その後の電力の復旧により払出制御側電源投入時処理を行う。
The pachinko gaming machine 1 (
なお、ステップS320では払出内蔵RAMに記憶されている払出バックアップ情報が正常なものであるか否かを検査し、続いてステップS322では払出制御側電源断時処理が正常に終了されたか否かを検査している。このように、払出内蔵RAMに記憶されている払出バックアップ情報を2重にチェックすることにより払出バックアップ情報が不正行為により記憶されたものであるか否かを検査している。 In step S320, it is checked whether or not the payout backup information stored in the payout internal RAM is normal. In step S322, it is determined whether or not the payout control side power-off process has been normally completed. I am inspecting. In this way, by checking the payout backup information stored in the payout built-in RAM twice, it is inspected whether the payout backup information is stored by fraud.
[11−2.払出制御側タイマ割り込み処理]
次に、払出制御側タイマ割り込み処理について説明する。この払出制御側タイマ割り込み処理は、図32〜図34に示した払出制御側電源投入時処理において設定された割り込み周期(本実施形態では、1.75ms)ごとに繰り返し行われる。
[11-2. Discharge control side timer interrupt processing]
Next, payout control side timer interrupt processing will be described. This payout control side timer interrupt process is repeated at every interrupt period (1.75 ms in the present embodiment) set in the payout control side power-on process shown in FIGS.
払出制御側タイマ割り込み処理が開始されると、払出制御基板715の払出制御MPU1710aは、図35に示すように、タイマ割り込みを禁止に設定してレジスタの切替(退避)を行う(ステップS380)。ここでは、上述した払出制御側メイン処理で使用していた汎用記憶素子(汎用レジスタ)から補助レジスタに切り替える。この補助レジスタを払出制御側タイマ割り込み処理で使用することにより汎用レジスタの値が上書きされなくなる。これにより、払出制御側メイン処理で使用していた汎用レジスタの内容の破壊を防いでいる。
When the payout control side timer interrupt process is started, the
ステップS380に続いて、1.75ms経過フラグHT−FLGに値1をセットする(ステップS382)。この1.75ms経過フラグHT−FLGは、この払出制御側タイマ割り込み処理が行われるごとに、つまり1.75msごとに1.75msを計時するフラグであり、1.75ms経過したとき値1、1.75ms経過していないとき値0にそれぞれ設定される。ステップS382に続いて、レジスタの切替(復帰)を行う(ステップS384)。この復帰は、ステップS380でスタックに積んで退避した内容を読み出してレジスタに書き込むことにより行われる。ステップS384に続いて、割り込み許可の設定を行い(ステップS386)、このルーチンを終了する。
Subsequent to step S380, the
[11−3.球抜きスイッチ操作判定処理]
次に、球抜きスイッチ操作判定処理について説明する。この球抜きスイッチ操作判定処理では、図11に示した球抜きスイッチ1732が操作されているか否かを判定する。
[11-3. Ball removal switch operation determination process]
Next, the ball removal switch operation determination process will be described. In this ball removal switch operation determination process, it is determined whether or not the
球抜きスイッチ操作判定処理が開始されると、払出制御基板715の払出制御MPU1710aは、図36に示すように、球抜きスイッチ1732が操作されているか否かを判定する(ステップS390)。この判定は、図34に示した払出制御側電源投入時処理(払出制御側メイン処理)におけるステップS344のポート入力処理で球抜きスイッチ1732からの検出信号に基づいて行う。具体的には、その検出信号は入力情報として払出内蔵RAMの入力情報記憶領域に記憶されている。ステップS390では、この入力情報記憶領域から入力情報を読み出して球抜きスイッチ1732からの検出信号があるか否かの判定を行う。入力情報に球抜きスイッチ1732からの検出信号があるときには、球抜きスイッチ1732が操作されていると判定する。一方、入力情報に球抜きスイッチ1732からの検出信号がないときには、球抜きスイッチ1732が操作されていないと判定する。
When the ball removal switch operation determination process is started, the
ステップS390で球抜きスイッチ1732が操作されているときには、球抜きフラグRMV−FLGに値1をセットする(ステップS392)。この球抜きフラグRMV−FLGは、上述した、賞球タンク400及びタンクレール部材410に貯留されている遊技球を排出するか否かを示すフラグであり、遊技球を排出するとき値1、遊技球を排出しないとき値0にそれぞれ設定される。
When the
ステップS392に続いて、上述した球抜き判定時間を有効に設定し(ステップS394)、このルーチンを終了する。この球抜き判定時間が有効になることによって、図34に示した払出制御側電源投入時処理(払出制御側メイン処理)におけるステップS346のタイマ更新処理で球抜き判定時間の減算が行われる。 Subsequent to step S392, the above-described ball removal determination time is set to be valid (step S394), and this routine is terminated. When the ball removal determination time becomes valid, the ball removal determination time is subtracted in the timer update process of step S346 in the payout control side power-on process (payout control side main process) shown in FIG.
一方、ステップS390で球抜きスイッチ1732が操作されていないときには、そのままこのルーチンを終了する。なお、ステップS392でセットされた球抜きフラグRMV−FLGは、払出制御MPU1710aの汎用記憶素子(汎用レジスタ)に記憶される。
On the other hand, when the
[11−4.回転角スイッチ履歴作成処理]
次に、回転角スイッチ履歴作成処理について作成する。この回転角スイッチ履歴作成処理では、図11に示した回転角スイッチ505からの検出信号の履歴を作成する。
[11-4. Rotation angle switch history creation process]
Next, a rotation angle switch history creation process is created. In this rotation angle switch history creation processing, a history of detection signals from the
回転角スイッチ履歴作成処理が開始されると、払出制御基板715の払出制御MPU1710aは、図37に示すように、払出内蔵RAMから回転角スイッチ検出履歴情報RSW−HISTを読み出す(ステップS400)。この回転角スイッチ検出履歴情報RSW−HISTは、1バイト(8ビット)の記憶容量を有しており、回転角スイッチ505からの検出信号の履歴を回転角スイッチ検出履歴情報RSW−HISTとして払出内蔵RAMの回転角スイッチ履歴情報記憶領域に記憶されている。ステップS400では、この回転角スイッチ履歴情報記憶領域から回転角スイッチ検出履歴情報RSW−HISTを読み出している。
When the rotation angle switch history creation process is started, the
ステップS400に続いて、回転角スイッチ505からの検出信号があるか否かを判定する(ステップS402)。この判定は、図34に示した払出制御側電源投入時処理(払出制御側メイン処理)におけるステップS344のポート入力処理で回転角スイッチ505からの検出信号に基づいて行う。具体的には、その検出信号は入力情報として払出内蔵RAMの入力情報記憶領域に記憶されている。ステップS402では、この入力情報記憶領域から入力情報を読み出して回転角スイッチ505からの検出信号があるか否かの判定を行う。入力情報に回転角スイッチ505からの検出信号があるときには、上述した、スプロケット457の回転位置を把握する検出切欠501が回転角スイッチ505の光軸を遮断状態から非遮断状態に遷移した状態であると判定する。一方、入力情報に回転角スイッチ505からの検出信号がないときには、検出切欠501が回転角スイッチ505の光軸を非遮断状態から遮断状態に遷移した状態と判定する。
Following step S400, it is determined whether there is a detection signal from the rotation angle switch 505 (step S402). This determination is performed based on the detection signal from the
ステップS402で検出切欠501が回転角スイッチ505の光軸を遮断状態から非遮断状態に遷移した状態であるときには、ステップS400で読み出した回転角スイッチ検出履歴情報RSW−HISTを最下位ビットB0から最上位ビットB7に向かって1ビットずつシフトしたのち、最下位ビットB0に値1をセットし(ステップS404)、このルーチンを終了する。
When the detection notch 501 is in a state where the optical axis of the
一方、ステップS402で検出切欠501が回転角スイッチ505の光軸を非遮断状態から遮断状態に遷移した状態であるときには、ステップS400で読み出した回転角スイッチ検出履歴情報RSW−HISTを最下位ビットB0から最上位ビットB7に向かって1ビットずつシフトしたのち、最下位ビットB0に値0をセットし(ステップS406)、このルーチンを終了する。
On the other hand, when the detection notch 501 is in a state where the optical axis of the
このように、この回転角スイッチ履歴作成処理が行われるごとに、回転角スイッチ検出履歴情報RSW−HISTを最下位ビットB0から最上位ビットB7に向かって1ビットずつシフトしたのち、検出切欠501が回転角スイッチ505の光軸を遮断状態から非遮断状態に遷移した状態又は検出切欠501が回転角スイッチ505の光軸を非遮断状態から遮断状態に遷移した状態に応じて最下位ビットB0に値1又は値0がセットされるため、回転角スイッチ505からの検出信号の履歴を作成することができる。
Thus, each time this rotation angle switch history creation process is performed, the rotation angle switch detection history information RSW-HIST is shifted bit by bit from the least significant bit B0 to the most significant bit B7, and then the detection notch 501 is generated. The value of the least significant bit B0 according to the state in which the optical axis of the
[11−5.スプロケット定位置判定スキップ処理]
次に、スプロケット定位置判定スキップ処理について説明する。このスプロケット定位置判定スキップ処理は、上述したスプロケット457が定位置にあるか否かの判定を、所定の条件が成立しているときにスキップする。なお、スプロケット457の定位置判定は、賞球ユニット450による遊技球の払い出しが終了した際に行われるようにもなっている。これにより、球がみが発生していない状態で払出モータ465のモータ軸の回転を確実に開始することができる。
[11-5. Sprocket fixed position determination skip processing]
Next, the sprocket fixed position determination skip process will be described. This sprocket fixed position determination skip processing skips the determination of whether or not the sprocket 457 is in a fixed position when a predetermined condition is satisfied. Note that the fixed position determination of the sprocket 457 is also performed when the game ball payout by the
スプロケット定位置判定スキップ処理が開始されると、払出制御基板715の払出制御MPU1710aは、図38に示すように、定位置判定スキップフラグSKP−FLGが値0であるか否かを判定する(ステップS410)。この定位置判定スキップフラグSKP−FLGは、スプロケット457の定位置判定を行うか否かを示すフラグであり、スプロケット457の定位置判定を行わないとき(スキップするとき)値1、スプロケット457の定位置判定を行うとき(スキップしないとき)値0にそれぞれ設定される。
When the sprocket fixed position determination skip process is started, the
ステップS410で定位置判定スキップフラグSKP−FLGが値0であるとき(スキップしないとき)、つまりスプロケット457の定位置判定を行うときには、払出内蔵RAMの回転角スイッチ履歴情報記憶領域から回転角スイッチ検出履歴情報RSW−HISTを読み出し(ステップS412)、定位置判定値と一致しているか否かを判定する(ステップS414)。この定位置判定値は、払出内蔵ROMに記憶されており、本実施形態では、「00001111B(「B」はバイナリィを表す。)」であり、上位4ビットのB7〜B4が値0、下位4ビットのB3〜B0が値1となっている。ステップS414の判定では、回転角スイッチ検出履歴情報RSW−HISTの下位4ビットB3〜B0と定位置判定値の下位4ビットB3〜B0とが一致しているか否かの判定を行う。
When the fixed position determination skip flag SKP-FLG is 0 (not skipped) in step S410, that is, when the fixed position determination of the sprocket 457 is performed, the rotation angle switch is detected from the rotation angle switch history information storage area of the payout built-in RAM. The history information RSW-HIST is read (step S412), and it is determined whether or not it matches the fixed position determination value (step S414). This fixed position determination value is stored in the payout built-in ROM, and in this embodiment, is “00001111B (“ B ”represents binary)”, and the upper 4 bits B7 to B4 have the
ここで、回転角スイッチ検出履歴情報RSW−HISTの下位4ビットB3〜B0が値1となる場合は、4回のタイマ割り込み周期で続けて、上述した、検出切欠501が回転角スイッチ505の光軸を遮断状態から非遮断状態に遷移した状態であることを意味している。この4回のタイマ割り込み周期の発生では、図11に示した払出モータ465が4ステップ回転している。払出モータ465の回転は、第1ギヤ、第2ギヤ、第3ギヤ、検出円盤のギヤ部を介してスプロケット457の回転となる。これらの第1ギヤ、第2ギヤ、第3ギヤ、検出円盤500のギヤ部には遊び(バックラッシュ)があるため、スプロケット457は定位置で停止していても上述した回転軸458を中心としてバックラッシュの分だけ時計方向又は反時計方向に回転することとなる。
Here, when the lower 4 bits B3 to B0 of the rotation angle switch detection history information RSW-HIST have the
このバックラッシュによるスプロケット457の回転は、上述したように、払出モータ465の約2ステップの回転に相当する。このため、本実施形態では、スプロケット457の定位置判定を行う場合には、回転角スイッチ505からの検出信号の履歴、図37で示した回転角スイッチ履歴作成処理で回転角スイッチ検出履歴情報RSW−HISTを作成し、作成した回転角スイッチ検出履歴情報RSW−HISTの下位4ビットB3〜B0、つまり最新の4回のタイマ割り込み周期の発生による回転角スイッチ505からの検出信号に基づいて行っている。これにより、4回のタイマ割り込み周期では、払出モータ465が4ステップ回転しているため、バックラッシュによるスプロケット457の回転より多く回転しており、バックラッシュによるスプロケット457の回転を吸収することができる。したがって、バックラッシュによるスプロケット457の定位置の誤検出を防ぐことができるため、スプロケット457の回転位置を払出モータ465の回転位置で正しく管理することができる。なお、本実施形態では、4回のタイマ割り込み周期は7ms(=1.75ms×4回)であり、バックラッシュ吸収時間として設定されている。
The rotation of the sprocket 457 due to the backlash corresponds to the rotation of about two steps of the
ステップS414で、ステップS412で読み出した回転角スイッチ検出履歴情報RSW−HISTの下位4ビットB3〜B0と定位置判定値の下位4ビットB3〜B0とが一致しているときには、定位置判定スキップフラグSKP−FLGに値1をセットする(ステップS416)。これにより、スプロケット457の定位置判定を行わない(スキップする)ように設定することができる。なお、払出制御MPU1710aは、ステップS416におけるスプロケット457の回転位置をスプロケット457の定位置に設定する。
In step S414, if the lower 4 bits B3 to B0 of the rotation angle switch detection history information RSW-HIST read in step S412 match the lower 4 bits B3 to B0 of the fixed position determination value, the fixed position determination skip
ステップS416に続いて、スキップ判定時間を有効に設定し(ステップS418)、このルーチンを終了する。ここで、上述した、検出切欠501は、スプロケット457の凹部と同じ数の3個であり、検出円盤500の外周に等分(120度ごと)に形成されている。また、払出モータ465の回転は、上述したように、第1ギヤ493、第2ギヤ494、第3ギヤ497、検出円盤500のギヤ部502を介してスプロケット457の回転となる。このため、検出円盤500(スプロケット457)の各検出切欠501間(120度)の回転は、払出モータ465の18ステップの回転に相当する。
Subsequent to step S416, the skip determination time is set to be valid (step S418), and this routine is terminated. Here, the above-described detection notches 501 are three in the same number as the recesses of the sprocket 457, and are formed on the outer circumference of the detection disk 500 equally (every 120 degrees). Further, the rotation of the
払出制御MPU1710aは、スプロケット457の回転位置を払出モータ465のステップ数に基づいて管理している。具体的には、(1)検出切欠501が回転角スイッチ505の光軸を遮断状態から非遮断状態に遷移し出す過渡状態(「エッジ検出状態」という。)と、(2)検出切欠501が回転角スイッチ505の光軸を遮断状態から非遮断状態に遷移した状態(「定位置確定状態」という。)と、(3)検出切欠501が回転角スイッチ505の光軸を非遮断状態から遮断状態に遷移した状態(「定位置判定スキップ状態」)と、の3つの状態で管理している。(1)のエッジ検出状態では払出モータ465の1ステップの回転に相当し、(2)の定位置確定状態では払出モータ465の4ステップの回転に相当し、(3)の定位置判定スキップ状態では払出モータ465の13ステップの回転に相当し、計18ステップの回転で検出円盤500の各検出切欠501間(120度)の回転位置、つまりスプロケット457の回転位置を管理している。
The
(3)の定位置判定スキップ状態では、検出切欠501が回転角スイッチ505の光軸を非遮断状態から遮断状態に遷移した状態であるため、スキップ判定時間は、払出モータ465の13ステップ回転する時間が設定されている。上述したように、タイマ割り込み周期が1.75msに設定されているので、スキップ判定時間が22.75ms(=1.75ms×13ステップ)となる。
In the fixed position determination skip state of (3), the detection notch 501 is in a state where the optical axis of the
ステップS418でスキップ判定時間が有効になることによって、図34に示した払出制御側電源投入時処理(払出制御側メイン処理)におけるステップS346のタイマ更新処理でスキップ判定時間の減算が行われる。なお、払出制御MPU1710aは、スキップ判定時間を減算し、その減算結果が値0になると、定位置判定スキップフラグSKP−FLGに初期値0をセットする。
When the skip determination time becomes valid in step S418, the skip determination time is subtracted in the timer update process in step S346 in the payout control side power-on process (payout control side main process) shown in FIG. The
一方、ステップS410で定位置判定スキップフラグSKP−FLGが値0でない(値1である)とき(スキップするとき)、つまりスプロケット457の定位置判定を行わないときには、又はステップS414で、ステップS412で読み出した回転角スイッチ検出履歴情報RSW−HISTの下位4ビットB3〜B0と定位置判定値の下位4ビットB3〜B0とが一致していないときには、そのままこのルーチンを終了する。なお、ステップS416でセットされた定位置判定スキップフラグSKP−FLGは、払出制御MPU1710aの汎用記憶素子(汎用レジスタ)に記憶される。
On the other hand, when the fixed position determination skip flag SKP-FLG is not 0 (value 1) (when skipping) in step S410, that is, when the fixed position determination of the sprocket 457 is not performed, or in step S414, in step S412 If the lower 4 bits B3 to B0 of the read rotation angle switch detection history information RSW-HIST do not match the lower 4 bits B3 to B0 of the fixed position determination value, this routine is ended as it is. The fixed position determination skip flag SKP-FLG set in step S416 is stored in the general-purpose storage element (general-purpose register) of the
パチンコ島設備から供給された遊技球は、上述したように、賞球タンク400及びタンクレール部材410に貯留され、球通路ユニット420に取り込まれ、賞球ユニット450に導かれる。遊技球は、互いにこすれ合って帯電すると、静電放電してノイズを発生する。このため、賞球ユニット450はノイズの影響を受けやすり環境下にある。上述したように、賞球ユニット450のセンサ基板504には回転角スイッチ505が設けられており、この回転角スイッチ505からの検出信号は遊技球の静電放電によるノイズの影響を受けやすい。また、払出制御基板715の賞球ユニット用端子717と賞球ユニット750(賞球ユニット内中継端子板480)の払出制御基板用コネクタ480fとを接続する配線(ハーネス)も遊技球の静電放電によるノイズの影響を受けやすい。
As described above, the game balls supplied from the pachinko island facility are stored in the
そこで、本実施形態では、ノイズの影響による誤検出を抑制するために、上述した(3)の定位置判定スキップ状態、つまり検出切欠501が回転角スイッチ505の光軸を非遮断状態から遮断状態に遷移した状態では、スプロケット457の定位置判定を行わないようにしている。これにより、スプロケット457の定位置判定の精度を高めている。なお、スプロケット457の定位置を検出するために必要な周期や期間は、上述したように、予め計算によって求めることができるため、スキップ判定時間を簡単に設定及び調整することができる。
Therefore, in the present embodiment, in order to suppress erroneous detection due to the influence of noise, the fixed position determination skip state (3) described above, that is, the detection notch 501 blocks the optical axis of the
[11−6.球がみ判定処理]
次に、球がみ判定処理について説明する。この球がみ判定処理は、上述したスプロケット457による球がみ状態が生じているか否かを判定する。
[11-6. Spherical spot detection processing]
Next, the sphere collision determination process will be described. In this sphere collision determination process, it is determined whether or not the above-described sphere collision state by the sprocket 457 occurs.
球がみ判定処理が開始されると、払出制御基板715の払出制御MPU1710aは、図39に示すように、払出内蔵RAMの回転角スイッチ履歴情報記憶領域から回転角スイッチ検出履歴情報RSW−HISTを読み出す(ステップS420)。
When the ball collision determination process is started, the
ステップS420に続いて、上述した回転角スイッチ505からの検出信号があるか否かを判定する(ステップS422)。この判定は、図34に示した払出制御側電源投入時処理(払出制御側メイン処理)におけるステップS344のポート入力処理で回転角スイッチ505からの検出信号に基づいて行う。具体的には、その検出信号は入力情報として払出内蔵RAMの入力情報記憶領域に記憶されている。ステップS422では、この入力情報記憶領域から入力情報を読み出して回転角スイッチ505からの検出信号があるか否かの判定を行う。入力情報に回転角スイッチ505からの検出信号があるときには、上述した、スプロケット457の回転位置を把握する検出切欠501が回転角スイッチ505の光軸を遮断状態から非遮断状態に遷移した状態であると判定する。一方、入力情報に回転角スイッチ505からの検出信号がないときには、検出切欠501が回転角スイッチ505の光軸を非遮断状態から遮断状態に遷移した状態と判定する。
Following step S420, it is determined whether there is a detection signal from the
ステップS422で検出切欠501が回転角スイッチ505の光軸を非遮断状態から遮断状態に遷移した状態であるときには、球がみ判定中フラグVAL−FLGに値0をセットし(ステップS424)、このルーチンを終了する。この球がみ判定中フラグは、スプロケット457による球がみ状態が生じているか否かを示すフラグであり、球がみ状態が生じているとき値1、球がみ状態が生じていないとき値0にそれぞれ設定される。
When the detection notch 501 is in a state where the optical axis of the
ステップS424では、検出切欠501が回転角スイッチ505の光軸を非遮断状態から遮断状態に遷移した状態、つまりスプロケット457が回転しいる状態であり、球がみ状態が生じていないとして球がみ判定中フラグVAL−FLGに値0をセットしている。
In step S424, the detection notch 501 is in a state in which the optical axis of the
一方、ステップS422で検出切欠501が回転角スイッチ505の光軸を非遮断状態から遮断状態に遷移していない状態であるときには、球がみ状態が生じているとして球がみ判定中フラグVAL−FLGに値1をセットし(ステップS426)、球がみ判定時間を有効に設定し(ステップS428)、このルーチンを終了する。この球がみ判定時間が有効になることによって、図34に示した払出制御側電源投入時処理(払出制御側メイン処理)におけるステップS346のタイマ更新処理で球がみ判定時間の減算が行われる。なお、ステップS424及びステップS426でセットされた球がみ判定中フラグVAL−FLGは、払出制御MPU1710aの汎用記憶素子(汎用レジスタ)に記憶される。
On the other hand, when the detection notch 501 is in a state where the optical axis of the
[11−7.各種賞球ストック数加算処理]
次に、各種賞球ストック数加算処理について説明する。この各種賞球ストック数加算処理には、賞球用賞球ストック数加算処理と貸球用賞球ストック数加算処理とがあり、賞球用賞球ストック数加算処理は主制御基板1700からの後述する賞球コマンドに基づいて払い出す球数を加算する処理であり、貸球用賞球ストック数加算処理はCRユニットからの貸球要求信号に基づいて払い出す球数を加算する処理である。まず、賞球用賞球ストック数加算処理について説明し、続いて貸球用賞球ストック数加算処理について説明する。なお、本実施形態では、賞球用賞球ストック数加算処理が優先的に行われるように設定されており、この賞球用賞球ストック数加算処理で加算された賞球ストック数に応じた遊技球が上述した賞球ユニット450で払い出されたあと、貸球用賞球ストック数加算処理が行われるように設定されている。
[11-7. Various prize ball stock addition processing]
Next, various prize ball stock number addition processing will be described. The prize ball stock number addition process includes a prize ball prize ball number addition process and a rental ball prize ball number addition process. The prize ball prize ball number addition process is performed from the
[11−7−1.賞球用賞球ストック数加算処理]
賞球用賞球ストック数加算処理が開始されると、払出制御基板715の払出制御MPU1710aは、図40に示すように、賞球コマンドがあるか否かを判定する(ステップS430)。この判定は、図34に示した払出制御側電源投入時処理(払出制御側メイン処理)におけるステップS354のコマンド解析処理で解析したコマンドに基づいて行う。具体的には、その解析したコマンドは受信コマンド情報として払出内蔵RAMの受信コマンド情報記憶領域に記憶されている。ステップS430では、この受信コマンド情報記憶領域から受信コマンド情報を読み出して賞球コマンドであるか否かの判定を行う。
[11-7-1. Prize ball stock number addition process for prize balls]
When the award ball stock number addition process for a prize ball is started, the
ステップS430で受信コマンド情報が賞球コマンドであるときには、この賞球コマンドに対応する賞球数PBVを、賞球数情報テーブルから読み出す(ステップS432)。この賞球数情報テーブルは、その詳細な説明は後述するが、賞球コマンドと賞球数PBVとを対応付けて払出内蔵ROMに予め記憶されている情報テーブルである。 When the received command information is a prize ball command in step S430, the prize ball number PBV corresponding to the prize ball command is read from the prize ball number information table (step S432). The prize ball number information table, which will be described in detail later, is an information table stored in advance in the payout built-in ROM in association with the prize ball command and the prize ball number PBV.
ステップS432に続いて、払出内蔵RAMから賞球ストック数PBSを読み出す(ステップS434)。この賞球ストック数PBSは、賞球ユニット450で遊技球を未だ払い出していない数、つまり未払い出しの球数を表しており、本実施形態では、2バイト(16ビット)の記憶容量を有している。これにより、賞球ストック数PBSは、0〜65535個までの未払い出しの球数を記憶することができるようになっている。
Subsequent to step S432, the prize ball stock number PBS is read from the payout built-in RAM (step S434). The award ball stock PBS represents the number of game balls that have not been paid out by the
ステップS434で読み出した賞球ストック数PBSにステップS432で読み出した賞球数PBVを加算し(ステップS436)、このルーチンを終了する。なお、ステップS436で加算したあと、ステップS430で読み出した賞球コマンドを受信コマンド情報記憶領域から消去する。 The prize ball number PBV read in step S432 is added to the prize ball stock number PBS read in step S434 (step S436), and this routine is ended. After the addition in step S436, the prize ball command read in step S430 is erased from the received command information storage area.
一方、ステップS430で受信コマンド情報が賞球コマンドでないときには、そのままこのルーチンを終了する。 On the other hand, if the received command information is not a prize ball command in step S430, this routine is ended as it is.
[11−7−2.貸球用賞球ストック数加算処理]
次に、貸球用賞球ストック数加算処理について説明する。この貸球用賞球ストック数加算処理が開始されると、払出制御基板715の払出制御MPU1710aは、図41に示すように、貸球要求信号があるか否かを判定する(ステップS440)。この判定は、図34に示した払出制御側電源投入時処理(払出制御側メイン処理)におけるステップS344のポート入力処理でCRユニットからの貸球要求信号に基づいて行う。具体的には、その貸球要求信号は入力情報として払出内蔵RAMの入力情報記憶領域に記憶されている。ステップS440では、この入力情報記憶領域から入力情報を読み出して貸球要求信号があるか否かの判定を行う。
[11-7-2. Addition of prize ball stock for rental balls]
Next, the processing for adding the number of winning ball stocks will be described. When the processing for adding the number of prize balls for rent is started, the
ステップS440で貸球要求信号があるときには、払出内蔵RAMから賞球ストック数PBSを読み出し(ステップS442)、この賞球ストック数PBSに貸球数RBVを加算し(ステップS444)、このルーチンを終了する。貸球数RBVは固定値であり、払出内蔵ROMに予め記憶されている。本実施形態では、貸球数RBVとして値25が設定されている。なお、ステップS444で加算したあと、ステップS440で読み出した貸球要求信号を入力情報記憶領域から消去する。また、本実施形態では、賞球を優先している(賞球と貸球とを区別して管理している)。このため、貸球要求信号があるときであっても、貸球要求信号を保持し、賞球の払い出しの完了をもって貸球の払い出しを行う。したがって、賞球ストックPBSが値0になってから貸球の払い出しを行うようになっている。
When there is a ball rental request signal in step S440, the winning ball stock number PBS is read from the payout built-in RAM (step S442), and the ball rental number RBV is added to the winning ball stock number PBS (step S444), and this routine is terminated. To do. The number of rented balls RBV is a fixed value and is stored in advance in the payout built-in ROM. In the present embodiment, the
一方、ステップS440で貸球要求信号がないときには、そのままこのルーチンを終了する。 On the other hand, when there is no lending request signal in step S440, this routine is ended as it is.
[11−8.ストック監視処理]
次に、ストック監視処理について説明する。このストック監視処理は、遊技者が遊技中に上述した満タンユニット520に遊技球を満タンにした状態(ストックした状態)で遊技を続けていないか監視する処理である。
[11-8. Stock monitoring process]
Next, the stock monitoring process will be described. This stock monitoring process is a process for monitoring whether or not the game continues in a state where the player has filled the game ball in the above-mentioned
ストック監視処理が開始されると、払出制御基板715の払出制御MPU1710aは、図42に示すように、払出内蔵RAMから賞球ストック数PBSを読み出し(ステップS450)、読み出した賞球ストック数PBSが注意的しきい値TH以上であるか否かを判定する(ステップS452)。注意的しきい値THは、本実施形態では値50に設定されている。
When the stock monitoring process is started, the
ステップS452で賞球ストック数PBSが注意的しきい値TH以上であるときには、注意フラグCA−FLGに値1をセットする(ステップS454)。この注意フラグCA−FLGは、遊技者が満タンユニット520に遊技球のストックを開始し、遊技球の未払い出し数(上述した賞球ストック数)が注意的しきい値TH以上に達している旨を示すフラグであり、注意的しきい値TH以上に達しているとき値1、注意的しきい値TH以上に達していないとき値0にそれぞれ設定される。
If the prize ball stock PBS is greater than or equal to the caution threshold TH in step S452, a
一方、ステップS452で賞球ストック数PBSが注意的しきい値TH未満であるときには、注意フラグCA−FLGに値0をセットし(ステップS456)、このルーチンを終了する。
On the other hand, if the winning ball stock number PBS is less than the caution threshold TH in step S452, the
遊技状態が大当りとなり、遊技者がリラックスして図11に示した液晶表示器1315で繰り広げられる演出に見入ったり、上述した、上あご可動体及び下あご可動体の可動による演出に見入ったりしていると、遊技者は、うっかりして1ラウンドの間、賞球として払い出された遊技球を、上述した、貯留皿30から球排出ボタン30aを操作して抜かないことがある。この状態で遊技を続けると、貯留皿30が遊技球で満タンとなり、そして満タンユニット520に遊技球が溜まり出す。満タンユニット520が遊技球で満タンになると、上述したように、賞球ストック数PBSの値が増加して注意的しきい値TH以上となり、その詳細な説明は後述するが、注意演出として図11に示した扉枠装飾ランプ5gが点滅する。この扉枠装飾ランプ5gの点滅によって、例えばホールの店員に対して遊技者の遊技を注意する旨を伝えることができる。これにより、ホールの店員は遊技者に貯留皿30から遊技球を抜く旨を伝えることができ、遊技者は貯留皿30(満タンユニット520)に遊技球を満タンにした状態で遊技を継続することを防止することができる。
The gaming state becomes a big hit, and the player relaxes and sees the effect unfolded by the
なお、本実施形態では、注意的しきい値TH1は、1バイト(8ビット)で表せる上限値255の約5分の1に相当する値50に設定されている。これにより、ホールの店員に対してできるだけ早い段階で遊技者の遊技に注意を促す旨を伝えることができるようになっている。
In the present embodiment, the careful threshold value TH1 is set to a
[11−9.払出球抜き判定設定処理]
次に、払出球抜き判定設定処理について説明する。この払出球抜き判定設定処理は、図11に示した払出モータ465で遊技球を、上述した貯留皿30に払い出すか、上述した、賞球タンク400及びタンクレール部材410に貯留されている遊技球をパチンコ遊技機1から排出するか、又はこのような払い出しや排出を行わないか、いずれかに設定する処理である。
[11-9. Dispensing ball removal judgment setting process]
Next, the payout ball removal determination setting process will be described. In this payout ball removal determination setting process, a game ball is paid out to the above-described
払出球抜き判定設定処理が開始されると、払出制御基板715の払出制御MPU1710aは、図43に示すように、球抜きフラグRMV−FLGが値1であるか否かを判定する(ステップS480)。この球抜きフラグRMV−FLGは、上述したように、賞球タンク400及びタンクレール部材410に貯留されている遊技球を排出するか否かを示すフラグであり、遊技球を排出するとき値1、遊技球を排出しないとき値0にそれぞれ設定される。ステップS480の判定は、図36に示した球抜きスイッチ操作判定処理におけるステップS390の判定結果に基づいて行う。つまり、図11に示した球抜きスイッチ1732からの操作信号(検出信号)が入力されると、球抜きスイッチ操作判定処理におけるステップS392で球抜きフラグRMV−FLGに値1をセットする。
When the payout ball removal determination setting process is started, the
ステップS480で球抜きフラグRMV−FLGが値1であるとき、つまり賞球タンク400及びタンクレール部材410に貯留されている遊技球を排出するときには、後述する球抜き設定処理を行い(ステップS482)、このルーチンを終了する。これにより、賞球タンク400及びタンクレール部材410に貯留されている遊技球が排出される。
When the ball removal flag RMV-FLG is 1 in step S480, that is, when the game balls stored in the
このように、電源投入後に球抜きスイッチ1732を操作すると、この払出球抜き判定設定処理のステップS482で球抜き設定処理を行うこととなり、賞球タンク400及びタンクレール部材410に貯留されている遊技球を排出することができるようになっている。この排出を終了すると、球抜きフラグRMV−FLGに値0をセットする。
In this way, when the
一方、ステップS480で球抜きフラグRMV−FLGが値0であるとき、つまり賞球タンク400及びタンクレール部材410に貯留されている遊技球を排出しないときには、そのままこのルーチンを終了する。これにより、遊技球の払い出しや排出が行われない。
On the other hand, when the ball removal flag RMV-FLG is 0 in step S480, that is, when the game balls stored in the
[11−9−1.払出設定処理]
次に、払出設定処理について説明する。この払出設定処理では、図11に示した払出モータ465を駆動して遊技球を払い出す設定を行う処理ある。
[11-9-1. Withdrawal setting process]
Next, the payout setting process will be described. This payout setting process is a process for setting the payout of the game ball by driving the
払出設定処理が開始されると、払出制御基板715の払出制御MPU1710aは、図44に示すように、駆動指令数DRVを払出内蔵RAMから読み出す(ステップS490)。この駆動指令数DRVは、払出モータ465で払い出す遊技球の球数を指令するものであり、賞球ストック数PBSと同値である。
When the payout setting process is started, the
ステップS490に続いて、駆動指令数DRVが値0であるか否かを判定する(ステップS492)。この判定は、払出モータ465で払い出す遊技球の球数が残っているか否かを駆動指令数DRVに基づいて判定する。
Subsequent to step S490, it is determined whether or not the drive command number DRV is 0 (step S492). This determination is based on the drive command number DRV as to whether or not the number of game balls to be paid out by the
ステップS492で駆動指令数DRVが値0であるとき、つまり払出モータ465で払い出す遊技球の球数がゼロ個であるときには、払出モータ465への駆動信号の出力停止(停止)を設定する(ステップS494)。この設定では、払出モータ465に駆動信号を停止する駆動情報を設定して上述した払出内蔵RAMの出力情報記憶領域に記憶する。
When the drive command number DRV is 0 in step S492, that is, when the number of game balls paid out by the
ステップS494に続いて、払出内蔵RAMから賞球ストック数PBSを読み出し(ステップS496)、実球計数PBを読み出す(ステップS498)。この実球計数PBは、払出モータ465が実際に払い出した遊技球の球数をカウントしたものである。このカウントは、その詳細な説明は後述するが、図34に示した払出制御側電源投入時処理(払出制御側メイン処理)におけるステップS344のポート入力処理で図11に示した計数スイッチ462からの検出信号に基づいて行う。
Subsequent to step S494, the winning ball stock number PBS is read from the payout built-in RAM (step S496), and the real ball count PB is read (step S498). The actual ball count PB is obtained by counting the number of game balls actually paid out by the
ステップS498に続いて、ステップS496で読み出した賞球ストック数PBSからステップS498で読み出した実球計数PBを引いた値を、賞球ストック数PBS及び駆動指令数DRVにセットし(ステップS500)、実球計数PBに値0をセットし(ステップS502)、このルーチンを終了する。なお、駆動指令数DRV及び実球計数PBが値0であるときには、ステップS502では、ステップS496で読み出した賞球ストック数PBSの値がそのまま駆動指令数DRVにセットされる。 Subsequent to step S498, the value obtained by subtracting the actual ball count PB read in step S498 from the winning ball stock number PBS read in step S496 is set in the prize ball stock number PBS and the drive command number DRV (step S500). The actual ball count PB is set to 0 (step S502), and this routine is terminated. When the drive command number DRV and the real ball count PB are 0, in step S502, the value of the prize ball stock number PBS read in step S496 is set as it is to the drive command number DRV.
一方、ステップS492で駆動指令数DRVが値0でないとき、つまり払出モータ465で払い出す遊技球の球数があるときには、払出モータ465への駆動信号の出力を設定する(ステップS504)。この設定では、払出モータ465に駆動信号を出力する駆動情報を設定して出力情報記憶領域に記憶する。
On the other hand, when the drive command number DRV is not 0 in step S492, that is, when there is a number of game balls to be paid out by the
ステップS504に続いて、球がみ判定中フラグVAL−FLGが値0であるか否かを判定する(ステップS506)。この球がみ判定中フラグVAL−FLGは、上述したように、スプロケット457による球がみ状態が生じているか否かを示すフラグであり、球がみ状態が生じているとき値1、球がみ状態が生じていないとき値0にそれぞれ設定される。 Subsequent to step S504, it is determined whether or not the ball collision determination flag VAL-FLG is 0 (step S506). As described above, the sphere collision determination flag VAL-FLG is a flag that indicates whether or not a sphere collision state has occurred due to the sprocket 457. The value is set to 0 when no data state has occurred.
ステップS506で球がみ判定中フラグVAL−FLGが値0であるとき、つまり球がみ状態が生じていないときには、駆動指令数DRVに値1だけ引き(デクリメントし、ステップS508)、計数スイッチ462からの検出信号があるか否かを判定する(ステップS510)。この判定は、図34に示した払出制御側電源投入時処理(払出制御側メイン処理)におけるステップS344のポート入力処理で計数スイッチ462からの検出信号に基づいて行う。具体的には、その検出信号は入力情報として払出内蔵RAMの入力情報記憶領域に記憶されている。ステップS510では、この入力情報記憶領域から入力情報を読み出して計数スイッチ462からの検出信号があるか否かの判定を行う。
When the ball collision determination flag VAL-FLG is 0 in step S506, that is, when the ball collision state has not occurred, the drive command number DRV is decremented by 1 (decremented, step S508), and the
ステップS510で計数スイッチ462からの検出信号があるときには、実球計数PBに値1だけ足し(インクリメントし、ステップS512)、このルーチンを終了する。ステップS512で実球計数PBをインクリメントすることで実球計数PBをカウントアップすることとなる。一方、ステップS510で計数スイッチ462からの検出信号がないときには、そのままこのルーチンを終了する。
When there is a detection signal from the counting
一方、ステップ506で球がみ判定中フラグVAL−FLGが値0でない(値1である)とき、つまり球がみ状態が生じているときには、球がみ判定時間が経過したか否かを判定する(ステップS514)。この判定は、図34に示した払出制御側電源投入時処理(払出制御側メイン処理)におけるステップS346のタイマ更新処理で減算された球がみ判定時間に基づいて行う。具体的には、その球がみ判定時間は、時間管理情報として払出内蔵RAMの時間管理情報記憶領域に記憶されている。ステップS514では、この時間管理情報記憶領域から時間管理情報を読み出して球がみ判定時間が経過したか否かを判定する。なお、球がみ判定時間中には払出モータ465は、球がみ動作を行う。この球がみ動作は、上述した、賞球ユニット450のスプロケット457による球がみ状態を解消するために行う。
On the other hand, when the sphere collision determination flag VAL-FLG is not 0 (value 1), that is, when the sphere collision state has occurred, it is determined whether or not the sphere collision determination time has elapsed. (Step S514). This determination is made based on the ball collision determination time subtracted in the timer update process in step S346 in the payout control side power-on process (payout control side main process) shown in FIG. Specifically, the ball collision determination time is stored as time management information in the time management information storage area of the payout built-in RAM. In step S514, the time management information is read from the time management information storage area, and it is determined whether or not the ball collision determination time has elapsed. Note that the
ステップS514で球がみ判定時間が経過していないときには、球がみ動作を行うよう払出モータ465への駆動信号の出力を設定する(ステップS516)。この設定では、払出モータ465に駆動信号を出力する駆動情報を設定して上述した払出内蔵RAMの出力情報記憶領域に記憶する。
When the ball collision determination time has not elapsed in step S514, an output of a drive signal to the
ステップS516に続いて、球がみ中フラグPBE−FLGに値1をセットし(ステップS518)、このルーチンを終了する。この球がみ中フラグPBE−FLGは、払出モータ465による球がみ動作を行っているとき(球がみ動作中)値1、球がみ動作を行っていないとき(球がみ動作の終了)値0にそれぞれ設定される。
Subsequent to step S516, a value of 1 is set in the in-ball flag PBE-FLG (step S518), and this routine is terminated. This ball squeeze flag PBE-FLG has a value of 1 when a sphere squeezing operation is being performed by the payout motor 465 (during the sphere squeeze operation), and when the sphere squeeze operation is not being performed (end of the ball squeeze operation). ) Set to each
一方、ステップS514で球がみ判定時間が経過したときには、球がみ動作を終了するよう払出モータ465への駆動信号の停止を設定する(ステップS520)。この設定では、払出モータ465に駆動信号を停止する駆動情報を設定して出力情報記憶領域に記憶する。
On the other hand, when the ball collision determination time has elapsed in step S514, stop of the drive signal to the
ステップS520に続いて、球がみ動作の終了として球がみ中フラグPBE−FLGに値0をセットし(ステップS522)、このルーチンを終了する。 Subsequent to step S520, the value “0” is set in the ball-pushing flag PBE-FLG as the end of the ball-pushing operation (step S522), and this routine is finished.
[11−9−2.球抜き設定処理]
次に、球抜き設定処理について説明する。この球抜き設定処理では、図11に示した払出モータ465を駆動して、上述した、賞球タンク400及びタンクレール部材410に貯留されている遊技球を排出する。
[11-9-2. Ball removal setting process]
Next, the ball removal setting process will be described. In the ball removal setting process, the
球抜き設定処理が開始されると、払出制御基板715の払出制御MPU1710aは、図45に示すように、球抜き判定時間が経過したか否かを判定する(ステップS530)。この判定は、図34に示した払出制御側電源投入時処理(払出制御側メイン処理)におけるステップS346のタイマ更新処理で更新された球抜き判定時間に基づいて行う。
When the ball removal setting process is started, the
具体的には、その球抜き判定時間は、時間管理情報として払出内蔵RAMの時間管理情報記憶領域に記憶されている。ステップS530では、この時間管理情報記憶領域から時間管理情報を読み出して球抜き判定時間が経過したか否かを判定する。なお、球抜き判定時間中には払出モータ465は、球抜き動作を行う。この球抜き動作は、賞球タンク400及びタンクレール部材410に貯留されている遊技球を排出するために行う。
Specifically, the ball removal determination time is stored as time management information in the time management information storage area of the payout built-in RAM. In step S530, the time management information is read from the time management information storage area to determine whether or not the ball removal determination time has elapsed. During the ball removal determination time, the
ステップS530で球抜き判定時間が経過していないときには、球抜き動作を行うよう払出モータ465への駆動信号の出力を設定する(ステップS536)。この設定では、払出モータ465に駆動信号を出力する駆動情報を設定して上述した払出内蔵RAMの出力情報記憶領域に記憶する。
If the ball removal determination time has not elapsed in step S530, the output of the drive signal to the
ステップS532に続いて、球抜きフラグRMV−FLGに値1をセットし(ステップS534)、このルーチンを終了する。この球抜きフラグRMV−FLGは、上述したように、賞球タンク400及びタンクレール部材410に貯留されている遊技球を排出するか否かを示すフラグであり、遊技球を排出するとき値1、遊技球を排出しないとき値0にそれぞれ設定される。
Subsequent to step S532, the ball removal flag RMV-FLG is set to 1 (step S534), and this routine is terminated. As described above, the ball removal flag RMV-FLG is a flag indicating whether or not the game balls stored in the
一方、ステップS530で球抜き判定時間が経過したときには、球抜き動作を終了するよう払出モータ465への駆動信号の停止を設定し(ステップS532)、このルーチンを終了する。この設定では、払出モータ465に駆動信号を停止する駆動情報を設定して出力情報記憶領域に記憶する。
On the other hand, when the ball removal determination time has elapsed in step S530, the stop of the drive signal to the
[12.払い出し関する各種コマンド等]
次に、払い出し関する各種コマンド等について説明する。まず、図11に示した、主制御基板1700から払出制御基板715に送信する払い出しに関するコマンド(賞球コマンド)について説明し、続いて払出制御基板715から主制御基板1700に送信するパチンコ遊技機1の状態コマンド、この状態コマンドを整形した整形状態コマンドについて説明する。図46は払い出しに関するコマンドの一例を示す賞球数情報テーブルであり、図47は状態コマンドの一例を示すテーブルであり、図48は状態コマンドを整形した整形状態コマンドの一例を示すテーブルである。
[12. Various commands related to payout]
Next, various commands related to payout will be described. First, the payout command (prize ball command) transmitted from the
[12−1.賞球コマンド]
賞球コマンドは、1バイト(8ビット)の記憶容量を有するコマンドであり、主制御基板1700から払出制御基板715に送信する払い出しに関するコマンドである。本実施形態のように、パチンコ遊技機1にCRユニット(パチンコ遊技機と通信して、パチンコ遊技機に供給する遊技球を、パチンコ遊技機(賞球ユニット)の払出モータを駆動して貯留皿に貸球として払い出す装置(「CR機」という。))が接続されている場合には、図46(a)に示すように、主制御基板1700から払出制御基板715に送信する賞球コマンドには、コマンド10H〜コマンド1EH(「H」は16進数を表す。)が用意されており、コマンド10Hでは賞球1個が指定され、コマンド11Hでは賞球2個が指定され、・・・、コマンド1EHでは賞球15個が指定されている。この指定された賞球数だけ、払出制御基板715は、図11に示した払出モータ465を駆動して遊技球を払い出す制御を行う。
[12-1. Prize ball command]
The prize ball command is a command having a storage capacity of 1 byte (8 bits), and is a command related to payout transmitted from the
また、パチンコ遊技機1に図示しない貸球機(遊技球を貯留皿に貸球として直接払い出す装置(「一般機」という。))が隣接して設けられている場合には、図46(b)に示すように、主制御基板1700から一般機に送信する賞球コマンドには、コマンド20H〜コマンド2EHが用意されており、コマンド20Hでは賞球1個が指定され、コマンド21Hでは賞球2個が指定され、・・・、コマンド2EHでは賞球15個が指定されている。この指定された賞球数だけ、一般機は遊技球を払い出す制御を行う。
In addition, when the
なお、CR機及び一般機の共通のコマンドとして、図46(c)に示すように、コマンド30Hが用意されており、このコマンド30Hではセルフチェックが指定されている。送信側は、コマンド送信後、所定期間、受信側からコマンドの受け取り確認として出力するACK信号が入力されない場合に、コマンド30Hを送信して、ACK信号が入力されるか否かをチェックすることで接続状態を確認する。 As a command common to the CR machine and the general machine, a command 30H is prepared as shown in FIG. 46C, and the self-check is designated in this command 30H. By transmitting a command 30H and checking whether or not an ACK signal is input when the transmitting side does not input an ACK signal output as a command reception confirmation from the receiving side for a predetermined period after the command is transmitted. Check the connection status.
[12−2.状態コマンド]
状態コマンドは、1バイト(8ビット)の記憶容量を有するコマンドであり、払出制御基板715から主制御基板1700に送信するコマンドである。状態コマンドには、図47に示すように、枠状態1、エラー解除ナビ及び枠状態2に区分されており、枠状態1、エラー解除ナビ、そして枠状態2の順で優先順位が設定されている。
[12-2. Status command]
The status command is a command having a storage capacity of 1 byte (8 bits), and is a command transmitted from the
枠状態1には、球切れ、満タン、50個以上のストック中、接続異常及びCR未接続が用意されており、球切れではビット0(B0、「B」はビットを表す。)に値1がセットされ、満タンではビット1(B1)に値1がセットされ、50個以上のストック中ではビット2(B2)に値1がセットされ、接続異常ではビット3(B3)に値1がセットされ、CR未接続ではビット4(B4)に値1がセットされる。なお、状態コマンドのうち、枠状態1である旨を伝えるビット5(B5)〜ビット7(B7)にはB5に値1、B6に値0、そしてB7に値0がセットされている。
In the
エラー解除ナビには、球がみ、計数スイッチエラー及びリトライ上限エラーが用意されており、球がみではビット2(B2)に値1がセットされ、計数スイッチエラーではビット3(B3)に値1がセットされ、リトライ上限エラーではビット4(B4)に値1がセットされる。ここで、「計数スイッチエラー」とは、図11に示した計数スイッチ462の不具合が生じているか否かを示すものである。「リトライ上限エラー」とは、つじつまの合わない払い出しが繰り返し行われたことを示すものである。なお、状態コマンドのうち、エラー解除ナビである旨を伝えるビット5(B5)〜ビット7(B7)にはB5に値0、B6に値1、そしてB7に値0がセットされている。
In the error canceling navigation, a ball seeing, a count switch error and a retry upper limit error are prepared. In the ball seeing, a
枠状態2には、球抜き中が用意されており、球抜き中ではビット0(B0)に値1がセットされる。なお、状態コマンドのうち、枠状態2である旨を伝えるビット5(B5)〜ビット7(B7)にはB5に値1、B6に値1、そしてB7に値0がセットされている。
In the
[12−3.整形状態コマンド]
図11に示した、主制御基板1700の主制御MPU1700aは、図11に示したサブ統合基板1740に各種コマンドを送信する。これらの各種コマンドは、2バイト(16ビット)の記憶容量を有するコマンドであり、この2バイトのち、1バイト(8ビット)の記憶容量をコマンドの種類を示すステータスとして用い、そして残りの1バイト(8ビット)の記憶容量を演出のバリエーションを示すモードとして用いている。
[12-3. Formatting state command]
The main control MPU 1700a of the
主制御MPU1700aは、払出制御基板715から上述した状態コマンドを受信すると、図48に示すように、付加情報である「10000001B(=81H)」をステータスに設定するとともに、受信した状態コマンドをモードに設定して2バイト(16ビット)の記憶容量を有する整形状態コマンドに整形する。この整形状態コマンドは、図27に示した主制御側タイマ割り込み処理におけるステップS92のサブ統合基板コマンド送信処理の一処理として行われ、サブ統合基板1740に送信される。なお、整形状態コマンドの詳細な説明は、上述した状態コマンドの内容と同一であるためその説明を省略する。
When the main control MPU 1700a receives the above-described state command from the
[13.サブ統合基板の各種制御処理]
次に、図11に示した、主制御基板1700(主制御MPU1700a)から各種コマンドを受信するサブ統合基板1740(サブ統合MPU1740a)の各種処理について説明する。まず、サブ統合側リセット処理について説明し、続いてサブ統合側タイマ割り込み処理、コマンド受信割り込み処理、コマンド受信終了割り込み処理、ストック報知処理、球抜き報知処理について説明する。図49はサブ統合側リセット処理の一例を示すフローチャートであり、図50はサブ統合側タイマ割り込み処理の一例を示すフローチャートであり、図51はコマンド受信割り込み処理の一例を示すフローチャートであり、図52はコマンド受信終了割り込み処理の一例を示すフローチャートであり、図53はストック報知処理の一例を示すフローチャートであり、図54は球抜き報知処理の一例を示すフローチャートである。なお、ストック報知処理及び球抜き報知処理は、後述するサブ統合側リセット処理におけるステップS708の16ms定常処理の一処理として行われる。また、コマンド受信割り込み処理、コマンド受信終了割り込み処理、サブ統合側タイマ割り込み処理、そして16ms定常処理の順番で優先順位が設定されている。
[13. Various control processing of sub-integrated board]
Next, various processes of the sub integrated board 1740 (sub integrated MPU 1740a) that receives various commands from the main control board 1700 (main control MPU 1700a) shown in FIG. 11 will be described. First, sub integration side reset processing will be described, and then sub integration side timer interrupt processing, command reception interrupt processing, command reception end interrupt processing, stock notification processing, and ball removal notification processing will be described. 49 is a flowchart showing an example of the sub integration side reset process, FIG. 50 is a flowchart showing an example of the sub integration side timer interrupt process, FIG. 51 is a flowchart showing an example of the command reception interrupt process, and FIG. FIG. 53 is a flowchart showing an example of a stock notification process, and FIG. 54 is a flowchart showing an example of a ball removal notification process. The stock notification process and the ball removal notification process are performed as one process of the 16 ms steady process of step S708 in the sub integration side reset process described later. The priority order is set in the order of command reception interrupt processing, command reception end interrupt processing, sub integration side timer interrupt processing, and 16 ms steady processing.
[13−1.サブ統合側リセット処理]
パチンコ遊技機1に電源が投入されると、サブ統合基板1740のサブ統合MPU1740aは、図49に示すように、サブ統合側リセット処理を行う。このサブ統合側リセット処理が開始されると、サブ統合MPU1740aは、初期設定処理を行う(ステップS700)。この初期設定処理は、サブ統合MPU1740aを初期化する処理と、リセット後のウェイトタイマを設定する処理等を行う。なお、この初期設定処理中では割り込み禁止となっており、初期設定処理のあと割り込み許可となる。
[13-1. Sub integration side reset processing]
When the
ステップS700に続いて、16ms経過フラグST−FLGが値1であるか否かを判定する(ステップS702)。この16ms経過フラグST−FLGは、後述する2msタイマ割り込み処理で16msを計時するフラグであり、16ms経過したとき値1、16ms経過していないとき値0にそれぞれ設定される。 Subsequent to step S700, it is determined whether or not the 16 ms elapsed flag ST-FLG is a value 1 (step S702). This 16 ms elapsed flag ST-FLG is a flag for counting 16 ms in a 2 ms timer interrupt process described later, and is set to a value of 1 when 16 ms has elapsed and a value of 0 when 16 ms has not elapsed.
ステップS702で16ms経過フラグST−FLGが値1であるとき、つまり16ms経過したときには、16ms経過フラグST−FLGに値0をセットし(ステップS704)、16ms処理中フラグSP−FLGに値1をセットする(ステップS706)。この16ms処理中フラグSP−FLGは、後述する16ms定常処理を開始するとき値1、終了するとき値0にそれぞれ設定される。
When the 16 ms elapsed flag ST-FLG is 1 in step S702, that is, when 16 ms has elapsed, the
ステップS706に続いて、16ms定常処理を行う(ステップS708)。この16ms定常処理は、主制御基板1700から送信された送信情報から各種コマンドを解析するコマンド解析処理と、図11に示した、演出ランプ1230,1570の点灯制御及び階調ランプ1240の階調制御を行うランプ処理や16ms定常処理が行われているか監視するウォッチドッグタイマ処理の他に、図11に示した、上あご可動装置1770及び下あご可動装置1780の駆動パターンをスケジューラにセットする処理等を行う。
Subsequent to step S706, a 16 ms steady process is performed (step S708). The 16 ms steady process includes a command analysis process for analyzing various commands from transmission information transmitted from the
ステップS708に続いて、16ms処理中フラグSP−FLGに値0(16ms定常処理の終了)をセットし(ステップS710)、再びステップS702に戻り、16ms経過フラグST−FLGが値0であるか否かを判定し、この16ms経過フラグST−FLGが値1であるとき、つまり16ms経過したときには、ステップS704で16ms経過フラグST−FLGに値0をセットし、ステップS706で16ms処理中フラグSP−FLGに値1をセットし、ステップS708で16ms定常処理を行い、ステップS710で16ms処理中フラグSP−FLGに値0をセットし、ステップS704〜ステップS710を繰り返し行う。
Subsequent to step S708, the 16 ms processing flag SP-FLG is set to a value of 0 (end of 16 ms steady processing) (step S710), and the processing returns to step S702 again to determine whether the 16 ms elapsed flag ST-FLG is a value of 0. When the 16 ms elapsed flag ST-FLG is a
一方、ステップS702で16ms経過フラグST−FLGが値1でない(16ms経過フラグST−FLGが値0)とき、つまり16ms経過していないときには、16ms経過フラグST−FLGが値1になるまで、つまり16ms経過するまで待機する。
On the other hand, when the 16 ms elapsed flag ST-FLG is not a
パチンコ遊技機1(サブ統合MPU1740a)は、停電したとき又は瞬停したときにはリセットがかかり、その後の電力の復旧によりサブ統合側リセット処理を行う。 The pachinko gaming machine 1 (sub-integrated MPU 1740a) is reset when a power failure occurs or when an instantaneous power failure occurs, and performs a sub-integration-side reset process by subsequent power recovery.
[13−2.サブ統合側タイマ割り込み処理]
次に、サブ統合側タイマ割り込み処理について説明する。このサブ統合側タイマ割り込み処理が開始されると、サブ統合基板1740のサブ統合MPU1740aは、図50に示すように、2msタイマ割り込み処理を行う(ステップS720)。この2msタイマ割り込み処理は、例えば、図49に示したサブ統合側リセット処理におけるステップS708の16ms定常処理で設定された、図11に示した、上あご可動装置1770及び下あご可動装置1780の駆動パターン(スケジューラ)に基づいて上あご可動装置1770及び下あご可動装置1780の駆動処理等を行う。
[13-2. Sub-integration timer interrupt processing]
Next, sub integration side timer interrupt processing will be described. When the sub integration side timer interrupt processing is started, the sub integration MPU 1740a of the sub integration board 1740 performs 2 ms timer interrupt processing as shown in FIG. 50 (step S720). This 2 ms timer interrupt processing is, for example, the driving of the upper jaw movable device 1770 and the lower jaw movable device 1780 shown in FIG. 11 set in the 16 ms steady processing in step S708 in the sub integration side reset processing shown in FIG. Based on the pattern (scheduler), the upper jaw movable device 1770 and the lower jaw movable device 1780 are driven.
ステップS720に続いて、2ms更新カウンタCに値1を加算する(ステップS722)。この2ms更新カウンタCは、このサブ統合側タイマ割り込み処理が行われた回数をカウントするカウンタであり、2ms更新カウンタCの値1は2msの時間に相当する。
Subsequent to step S720, the
ステップS722に続いて、2ms更新カウンタCが値8、つまり16ms(=2ms更新カウンタC×2ms)であるか否かを判定する(ステップS724)。ステップS724で16msであるときには、16ms経過フラグST−FLGに値1をセットし(ステップS726)、16ms処理中フラグSP−FLGが値0、つまり図49に示したサブ統合側リセット処理におけるステップS708の16ms定常処理を行っているか否かを判定する(ステップS728)。
Following step S722, it is determined whether or not the 2 ms update counter C has a value of 8, that is, 16 ms (= 2 ms update counter C × 2 ms) (step S724). If it is 16 ms in step S724, the
ステップS728で16ms処理中フラグSP−FLGが値0であるとき、つまり16ms定常処理を行っていないときには、作業領域のバックアップを行い(ステップS730)、このルーチンを終了する。この作業領域のバックアップは、図49に示したサブ統合側リセット処理におけるステップS708の16ms定常処理で処理した情報を作業領域上のコピー領域にコピーする。 When the 16 ms processing flag SP-FLG is 0 in step S728, that is, when the 16 ms steady processing is not performed, the work area is backed up (step S730), and this routine is terminated. In this work area backup, the information processed in the 16 ms steady process of step S708 in the sub integration side reset process shown in FIG. 49 is copied to the copy area on the work area.
一方、ステップS724で16ms経過していないとき又はステップS728で16ms定常処理中に情報の設定がなかったときには、そのままこのルーチンを終了する。 On the other hand, if 16 ms has not elapsed in step S724 or if no information is set during the 16 ms steady process in step S728, this routine is terminated as it is.
[13−3.コマンド受信割り込み処理]
次に、コマンド受信割り込み処理について説明する。このコマンド受信割り込み処理が開始されると、サブ統合基板1740のサブ統合MPU1740aは、図51に示すように、主制御基板1700からのコマンドを受信開始する信号(以下、「WR信号」という。)と、主制御基板1700からの各種基板をセレクトする信号(以下、「SEL信号」という。)と、がともに値1であるか否かを判定する(ステップS740)。主制御基板1700の主制御MPU1700aは、まずサブ統合基板1740に対応するSEL信号を値1、そしてWR信号を値1にそれぞれセットしてサブ統合基板1740にコマンドを送信する。
[13-3. Command reception interrupt processing]
Next, command reception interrupt processing will be described. When the command reception interrupt process is started, the sub integrated MPU 1740a of the sub integrated board 1740 starts receiving a command from the main control board 1700 (hereinafter referred to as “WR signal”) as shown in FIG. Then, it is determined whether or not a signal for selecting various boards from the main control board 1700 (hereinafter referred to as “SEL signal”) is a value 1 (step S740). The main control MPU 1700a of the
このコマンドは、1パケット4ニブルにより構成されている。この「ニブル」とは、4ビットを意味し、2ニブルでは8ビット(1バイト)、つまり4ニブルでは16ビット(2バイト)となる。1ニブルのデータの抽出は、WR信号が値0から値1に立ち上がって(「アップエッジ」という。)、所定時間(例えば、20マイクロ秒(μs)〜50μs)保持された後、WR信号が値1から値0に立ち下がる(「ダウンエッジ」という。)ことによって行い、1パケットでは合計4回行う。
This command is composed of 4 nibbles per packet. This “nibble” means 4 bits, which is 8 bits (1 byte) in 2 nibbles, that is, 16 bits (2 bytes) in 4 nibbles. In the extraction of 1 nibble data, the WR signal rises from the
ステップS740でWR信号及びSEL信号がともに値1であるとき、つまり主制御MPU1700aがサブ統合基板1740にコマンドを送信するときには、コマンド受信処理を行い(ステップS742)、このルーチンを終了する。このコマンド受信処理は、受信した1ニブル分のコマンド(4分割されたコマンドのうち1つ)をサブ統合MPU1740aに内蔵されたRAM(以下、「サブ統合内蔵RAM」と記載する。)のリングバッファに記憶する。この「リングバッファ」とは、バッファの最後と先頭が繋がっているように使われるバッファのことであり、バッファの先頭から順次データを記憶し、バッファの最後まできたら最初に戻って記憶する。 When both the WR signal and the SEL signal are 1 in step S740, that is, when the main control MPU 1700a transmits a command to the sub-integrated board 1740, command reception processing is performed (step S742), and this routine is terminated. In this command reception process, the received 1-nibble command (one of four divided commands) is a ring buffer of a RAM (hereinafter referred to as “sub-integrated built-in RAM”) built in the sub-integrated MPU 1740a. To remember. This “ring buffer” is a buffer that is used so that the end of the buffer is connected to the beginning, and stores data sequentially from the beginning of the buffer, and returns to the beginning when the end of the buffer is reached.
リングバッファに記憶したあと、続いてバッファライトカウンタを値1だけ加算する。このバッファライトカウンタは、コマンド受信処理を行うごとに値1ずつ加算する。このため、1パケット(4ニブル)を記憶するとバッファライトカウンタは値4になる。 After storing in the ring buffer, the buffer write counter is incremented by “1”. This buffer write counter increments by one each time a command reception process is performed. Therefore, when 1 packet (4 nibbles) is stored, the buffer write counter has a value of 4.
一方、ステップS740でSEL信号及びWR信号がともに値0であるとき、つまり主制御MPU1700aがサブ統合基板1740にコマンドを送信しないときには、そのままこのルーチンを終了する。なお、主制御基板1700からサブ統合基板1740へのコマンド送信時には、上述したようにWR信号のアップエッジからダウンエッジまでの所定時間(例えば、20μs〜50μs)、SEL信号、WR信号、データ(4ビット)が一定に保持されているが、ノイズの影響により信号が乱れ、コマンドを正常に受信できないおそれがある。そこで、このノイズ対策として、サブ統合MPU1740aは、SEL信号、WR信号、データ(4ビット)を受信(1回目)すると所定時間経過(例えば、1μs)後、再びSEL信号、WR信号、データ(4ビット)を受信する。そして、1回目に受信したSEL信号、WR信号、データ(4ビット)と一致しているか否かを判定する。1回目に受信したSEL信号、WR信号、データ(4ビット)と一致しているときには、ステップS740でWR信号及びSEL信号がともに値1であるか否かを判定する。一方、1回目に受信したSEL信号、WR信号、データ(4ビット)と一致していないときには、所定時間経過後、再びSEL信号、WR信号、データ(4ビット)を受信し、1回目に受信したSEL信号、WR信号、データ(4ビット)と一致するまで判定を繰り返し行う。
On the other hand, when both the SEL signal and the WR signal are 0 in step S740, that is, when the main control MPU 1700a does not transmit a command to the sub integrated board 1740, this routine is ended as it is. At the time of command transmission from the
[13−4.コマンド受信終了割り込み処理]
次に、コマンド受信終了割り込み処理について説明する。このコマンド受信終了割り込み処理が開始されると、サブ統合基板1740のサブ統合MPU1740aは、図52に示すように、WR信号及びSEL信号がともに値0であるか否かを判定する(ステップS750)。主制御基板1700の主制御MPU1700aは、サブ統合基板1740にコマンドの送信を完了すると、WR信号に値0をセットした後、SEL信号を値0にセットする(ダウンエッジ)。
[13-4. Command reception end interrupt processing]
Next, command reception end interrupt processing will be described. When the command reception end interrupt process is started, the sub-integrated MPU 1740a of the sub-integrated board 1740 determines whether both the WR signal and the SEL signal are 0 as shown in FIG. 52 (step S750). . When the main control MPU 1700a of the
ステップS750でWR信号及びSEL信号がともに値0であるとき、つまり主制御MPU1700aがサブ統合基板1740にコマンドの送信を完了したときには、コマンド受信終了処理を行い(ステップS752)、このルーチンを終了する。このコマンド受信終了処理は、図51に示したコマンド受信割り込み処理で加算されたバッファライトカウンタに値0をセットする。コマンドを正常に受信できたときには、1パケット4ニブルであるため、バッファライトカウンタは値4となる。また、1パケット分の受信を行えなかったとき、つまりバッファライトカウンタが値4未満のときには、受信したコマンドを破棄する。
When both the WR signal and the SEL signal are 0 in step S750, that is, when the main control MPU 1700a completes command transmission to the sub-integrated board 1740, command reception end processing is performed (step S752), and this routine is ended. . In this command reception end process, a
一方、ステップS750でWR信号及びSEL信号がともに値0でないとき、つまり主制御MPU1700aがサブ統合基板1740にコマンドの送信を完了していないときには、そのままこのルーチンを終了する。なお、上述したように、ノイズ対策として、サブ統合MPU1740aは、SEL信号を受信(1回目)すると所定時間経過(例えば、1μs)後、再びSEL信号を受信し、1回目に受信したSEL信号と一致しているか否かを判定する。1回目に受信したSEL信号と一致しているときには、ステップS750でWR信号及びSEL信号がともに値0であるか否かを判定する。一方、1回目に受信したSEL信号と一致していないときには、所定時間経過後、再びSEL信号を受信し、1回目に受信したSEL信号と一致するまで判定を繰り返し行う。 On the other hand, if both the WR signal and the SEL signal are not 0 in step S750, that is, if the main control MPU 1700a has not completed transmission of a command to the sub-integrated board 1740, this routine is ended as it is. As described above, as a noise countermeasure, when the sub-integrated MPU 1740a receives the SEL signal (first time), the sub-integrated MPU 1740a receives the SEL signal again after a predetermined time (for example, 1 μs), and the first received SEL signal It is determined whether or not they match. If it matches the SEL signal received for the first time, it is determined in step S750 whether both the WR signal and the SEL signal are zero. On the other hand, when it does not coincide with the SEL signal received for the first time, the SEL signal is received again after a predetermined time, and the determination is repeated until it coincides with the SEL signal received for the first time.
[13−5.ストック報知処理]
次に、ストック報知処理について説明する。このストック報知処理が開始されると、サブ統合基板1740のサブ統合MPU1740aは、図53に示すように、50個以上のストック中であるか否かを判定する(ステップS760)。この判定は、図49に示したサブ統合側リセット処理におけるステップS708の16ms定常処理で主制御基板1700から送信された送信情報から各種コマンドを解析し、解析したコマンドに基づいて行う。具体的には、解析したコマンドが枠状態1を示す状態コマンドであるか否かを判定(ステータス:81H、モード:B7,B6=値0、B5=値1)し、枠状態1を示す状態コマンドであるときには、図48に示したモード、つまり枠状態1を示す状態コマンドのビットB2に値1がセットされているか否かを判定する。
[13-5. Stock notification processing]
Next, the stock notification process will be described. When the stock notification process is started, the sub integrated MPU 1740a of the sub integrated board 1740 determines whether or not 50 or more stocks are in stock, as shown in FIG. 53 (step S760). This determination is performed based on the analyzed command by analyzing various commands from the transmission information transmitted from the
ステップS760で50個以上のストック中でないとき、つまり枠状態1を示す状態コマンドのビットB2に値1がセットされていない(値0がセットされている)ときには、そのままこのルーチンを終了する。一方、ステップS760で50個以上のストック中であるとき、つまり枠状態1を示す状態コマンドのビットB2に値1がセットされているときには、例えばホールの店員に対して遊技者の遊技を注意する旨を伝えるために注意演出として図11に示した扉枠装飾ランプ5gの点滅制御を行い(ステップS762)、このルーチンを終了する。この点滅制御は、扉枠装飾ランプ5gにON/OFF信号を出力することにより行い、扉枠装飾ランプ5gが点滅する。なお、ストック状態が50個未満になると、払出制御基板715から主制御基板1700を介してサブ統合基板1740に状態コマンドが出力される。サブ統合基板1740は、解析した状態コマンドに基づいて(状態コマンドのビットB2に値0がセットされているか否かを判定する。)扉枠装飾ランプ5gへのON/OFF信号の出力を停止する。
If it is determined in step S760 that there are not more than 50 stocks, that is, if the
ここで、上述したように、遊技者は、遊技状態が大当りとなると、うっかりして50個程度であれば、上述した、貯留皿30から球排出ボタン30aを操作して遊技球を抜かないことがある。このように、遊技球を抜かないでいると、未払い出しの球数(上述した賞球ストック数PBS)が増加して注意演出が行われることとなる。そうすると、例えば遊技状態が大当りとなるごとに、うっかりしていると、注意演出が行われることとなり、せっかくの大当りというリラックスした状態にあるにもかかわらず、遊技者にいらだちを感じてしまうおそれがある。そこで、本実施形態では、注意演出として50個以上のストック中である旨をホールの店員に報知するために扉枠装飾ランプ5gの点滅に留めている。
Here, as described above, when the game state is a big hit, if the player is inadvertently about 50, the player must not operate the
[13−6.球抜き報知処理]
次に、球抜き報知処理について説明する。この球抜き報知処理が開始されると、サブ統合基板1740のサブ統合MPU1740aは、図54に示すように、球抜き中であるか否かを判定する(ステップS770)。この判定は、図49に示したサブ統合側リセット処理におけるステップS708の16ms定常処理で主制御基板1700から送信された送信情報から各種コマンドを解析し、解析したコマンドに基づいて行う。具体的には、解析したコマンドが枠状態2を示す状態コマンドであるか否かを判定(ステータス:81H、モード:B7=値0、B6,B5=値1)し、枠状態2を示す状態コマンドがあるときには、図48に示したモード、つまり枠状態2を示す状態コマンドのビットB0に値1がセットされているか否かを判定する。
[13-6. Ball removal notification process]
Next, the ball removal notification process will be described. When the ball removal notification process is started, the sub-integrated MPU 1740a of the sub-integrated board 1740 determines whether or not the ball is being removed (step S770). This determination is performed based on the analyzed command by analyzing various commands from the transmission information transmitted from the
ステップS770で球抜き中でないとき、つまり枠状態2を示す状態コマンドのビットB0に値1がセットされていない(値0がセットされている)ときには、そのままこのルーチンを終了する。一方、ステップS770で球抜き中であるとき、つまり枠状態2を示す状態コマンドのビットB0に値1がセットされているときには、図11に示した扉枠装飾ランプ5g,5hの点滅制御を行い(ステップS772)、このルーチンを終了する。
If the ball is not being removed in step S770, that is, if the
この点滅制御は、扉枠装飾ランプ5g,5hにON/OFF信号を出力することにより行い、扉枠装飾ランプ5g,5hが点滅する。なお、球抜きの終了を契機に、払出制御基板715から主制御基板1700を介してサブ統合基板1740に状態コマンドが出力される。サブ統合基板1740は、解析した状態コマンドに基づいて(状態コマンドのビットB0に値0がセットされているか否かを判定する。)扉枠装飾ランプ5g,5hへのON/OFF信号の出力を停止する。
This blinking control is performed by outputting an ON / OFF signal to the door
以上説明した本実施形態のパチンコ遊技機1によれば、遊技盤4、主制御基板1700を備えている。遊技盤4は、遊技球が打球発射装置300により打ち込まれて流下する遊技領域255と、この遊技領域255の外部に位置する非遊技領域(飾り枠251)とを有している。主制御基板1700は、遊技盤4の裏面に取り付けられ、かつ、遊技の進行を制御するマイクロプロセッサである主制御MPU1700aが実装されている。
According to the
遊技盤4は、少なくとも、機能表示基板1225aを備えている。機能表示基板1225aは、主制御基板1700の主制御MPU1700aにより駆動制御されて各種機能表示を行うセグメント表示器SEG1,SEG2及びLED1〜LED12が集約されて実装され、かつ、非遊技領域である飾り枠251に配置されており、その位置が固定されている。遊技盤4の前面には、その機能表示基板1225aと対応する位置(機能表示シール貼付部251c)に、パチンコ遊技機1の仕様に応じて各種機能表示部が印刷された機能表示シール1595Aが貼り付けられている。これにより、遊技の進行に基づく各種機能表示を一目して分かり、パチンコ遊技機の仕様が異なっても、機能表示シール1595Aの位置が変わることがない。
The
各種機能表示は、上特別図柄表示器1480及び下特別図柄表示器1490、上特別図柄記憶ランプ1500a,1500b、下特別図柄記憶ランプ1510a,1510b、普通図柄表示器1520、普通図柄記憶ランプ1530a〜1530d、遊技状態表示ランプ1540、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560、から構成されている。上特別図柄表示器1480は遊技領域255に設けられた上始動入賞口1330に遊技球が入球して大当り遊技状態の発生の有無を所定の特別図柄として変動表示し、上特別図柄記憶ランプ1500a,1500bは遊技領域255に設けられた上始動入賞口1330に遊技球が入球して上特別図柄表示器1480で特別図柄が変動表示されないときに遊技球の球数を保留数として表示する。下特別図柄表示器1490は遊技領域255に設けられた下始動入賞口1340に遊技球が入球して大当り遊技状態の発生の有無を所定の特別図柄として変動表示し、下特別図柄記憶ランプ1510a,1510bは遊技領域255に設けられた下始動入賞口1340に遊技球が入球して下特別図柄表示器1490で特別図柄が変動表示されないときに遊技球の球数を保留数として表示する。
The various function displays are the upper
普通図柄表示器1520は遊技領域255に設けられたゲート1290に遊技球が通過して開閉翼1380の開閉の有無を所定の普通図柄として変動表示し、普通図柄記憶ランプ1530a〜1530dは遊技領域255に設けられたゲート1290に遊技球が入球して普通図柄表示器1520で普通図柄が変動表示されないときに遊技球の球数を保留数として表示する。遊技状態表示ランプ1540は遊技状態として確率変動が生じているか否かを表示し、2ラウンド表示ランプ1550は遊技領域255に設けられた大入賞口1400に遊技球が入球することができない状態から入球しやすい状態となる最大回数が2回である旨を表示し、15ラウンド表示ランプ1560は遊技領域255に設けられた大入賞口1400に遊技球が入球することができない状態から入球しやすい状態となる最大回数が15回である旨を表示する。
The
セグメント表示器SEG1,SEG2は上特別図柄表示器1480及び下特別図柄表示器1490に割り当てられている。LED1〜LED12は、上特別図柄記憶ランプ1500a,1500b、下特別図柄記憶ランプ1510a,1510b、普通図柄表示器1520、普通図柄記憶ランプ1530a〜1530d、遊技状態表示ランプ1540、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560に割り当てられており、普通図柄記憶ランプ1530a〜1530dに割り当てられるLED6〜LED9の数と、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560に割り当てられるLED11,LED12の数と、の和がパチンコ遊技機の仕様に依存しない固定値である値6となっている。
The segment indicators SEG1 and SEG2 are assigned to the upper
機能表示シール1595Aは、その表面に、グループGrp1が上特別図柄表示器1480及び上特別図柄記憶ランプ1500a,1500bから構成されて実線SL1で囲まれた状態で区画されて印刷され、グループGrp2が下特別図柄表示器1490及び下特別図柄記憶ランプ1510a,1510bから構成されて実線SL2で囲まれた状態で区画されて印刷され、グループGrp3が普通図柄表示器1520及び前記普通図柄記憶ランプ1530a〜1530dから構成されて実線SL3で囲まれた状態で区画されて印刷されている。また機能表示シール1595Aは、遊技状態表示ランプ1540、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560と対応する位置に、遊技状態表示ランプ1540、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560が実線SL4〜SL6で囲まれた状態で区画されて印刷されている。
The
このように、機能表示シール1595Aの表面には、グループGrp1〜グループGrp3がそれぞれ実線SL1〜SL3で囲まれた状態で区画されて印刷され、遊技状態表示ランプ1540、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560と対応する位置に、遊技状態表示ランプ1540、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560が実線SL4〜SL6で囲まれた状態で区画されて印刷されており、遊技盤4の非遊技領域である飾り枠251に固定された機能表示基板1225aと対応する位置にその機能表示シール1595Aが貼り付けられている。このため、パチンコ遊技機1の仕様が異なっても、機能表示シール1595Aを貼り付ける位置が変わらない。これにより、遊技者やホールの店員等は、パチンコ遊技機1の仕様が異なっても、機能表示シール1595Aの場所を容易に発見することができ、また機能表示シール1595Aを目視することによって、グループGrp1〜グループGrp3、遊技状態表示ランプ1540、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560が実線SL1〜SL6で囲まれた状態で区画されて印刷されていることを容易に確認することができる。したがって、パチンコ遊技機の仕様が異なっても、遊技者やホールの店員等に戸惑いを与えにくい。
In this way, on the surface of the
なお、本発明は上述した実施形態に何ら限定されるものではなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。 It should be noted that the present invention is not limited to the above-described embodiment, and it goes without saying that the present invention can be implemented in various modes as long as it belongs to the technical scope of the present invention.
例えば、上述した実施形態では、機能表示シール1595Aの表面に機能ごとに、グループGrp1が上特別図柄表示器1480、上特別図柄記憶ランプ1500a,1500bから構成され、グループGrp2が下特別図柄表示器1490、下特別図柄記憶ランプ1510a,1510bから構成され、グループGrp3が普通図柄表示器1520、普通図柄記憶ランプ1530a〜1530dから構成されていたが、大入賞口1400が閉鎖状態から開放状態となる回数(ラウンド)が2回、15回である旨を点灯して報知する2ラウンド表示ランプ、15ラウンド表示ランプに加えて、ラウンド数が5回、8回である旨を点灯して報知する5ラウンド表示ランプや8ラウンド表示ランプを追加する場合、始動入賞口の数を2つから1つに減らす場合等によるパチンコ遊技機の仕様変更に応じて機能表示シールに印刷する内容を変更してもよい。図55はパチンコ遊技機の仕様変更に対応する機能表示シールの概略図である。
For example, in the above-described embodiment, for each function on the surface of the
図55(a)に示す機能表示シール1595Bでは、パチンコ遊技機の仕様が2つの特別図柄を変動表示するものである。グループGrp1が上特別図柄表示器1480、上特別図柄記憶ランプ1500a,1500bから構成されて実線SL1で囲まれた状態で区画されて印刷され、グループGrp2が下特別図柄表示器1490、下特別図柄記憶ランプ1510a,1510bから構成されて実線SL2で囲まれた状態で区画されて印刷され、グループGrp3が普通図柄表示器1520、普通図柄記憶ランプ1530a〜1530cから構成されて実線SL3で囲まれた状態で区画されて印刷されている。また、大入賞口1400が閉鎖状態から開放状態となる回数(ラウンド)が2回、15回である旨を点灯して報知する2ラウンド表示ランプ1550、15ラウンド表示ランプ1560に加えて、ラウンド数が8回である旨を点灯して報知する8ラウンド表示ランプ1562が追加されている。遊技状態表示ランプ1540、2ラウンド表示ランプ1550、15ラウンド表示ランプ1560及び8ラウンド表示ランプ1562は、視認できる実線SL4〜SL7でそれぞれ囲まれた状態で区画されて印刷されている。実線SL4〜SL7で囲まれた領域は、遊技状態表示ランプ1540、2ラウンド表示ランプ1550、15ラウンド表示ランプ1560及び8ラウンド表示ランプ1562による点灯を視認できるように、遊技状態表示ランプ1540、2ラウンド表示ランプ1550、15ラウンド表示ランプ1560及び8ラウンド表示ランプ1562と対応する位置が透明となっている。また2ラウンド表示ランプ1550と対応する位置にはラウンドの最大回数である値2が印刷され、15ラウンド表示ランプ1560と対応する位置にはラウンドの最大回数である値15が印刷され、8ラウンド表示ランプ1562と対応する位置にはラウンドの最大回数である値8が印刷されている。
In the
この場合、図9に示したように、LED9には2ラウンド表示ランプ1550が割り当てられ、LED11には8ラウンド表示ランプ1562が割り当てられ、その他、セグメント表示器SEG1,SEG2及びLED1〜LED8,LED10,LED12等は機能表示シール1595Aと同一に割り当てられている。これにより、遊技者は、実線SL1で囲まれた状態で区画されて機能表示シール1595Bに印刷されたグループGrp1を目視することによって上始動入賞口1330への遊技球の入球による特別図柄の変動表示に関する各種情報を容易に確認することができ、実線SL2で囲まれた状態で区画されて機能表示シール1595Bに印刷されたグループGrp2を目視することによって下始動入賞口1340への遊技球の入球による特別図柄の変動表示に関する各種情報を容易に確認することができ、実線SL3で囲まれた状態で区画されて機能表示シール1595Bに印刷されたグループGrp3を目視することによって普通図柄の変動表示に関する各種情報を容易に確認することができ、実線SL4で囲まれた状態で区画されて機能表示シール1595Bに印刷された遊技状態表示ランプ1540を目視することによって遊技状態を容易に確認することができ、実線SL5で囲まれた状態で区画されて機能表示シール1595Bに印刷された2ラウンド表示ランプ1550を目視することによってラウンドの最大回数が2回であるか否かを容易に確認することができ、実線SL6で囲まれた状態で区画されて機能表示シール1595Bに印刷された15ラウンド表示ランプ1560を目視することによってラウンドの最大回数が15回であるか否かを容易に確認することができ、実線SL7で囲まれた状態で区画されて機能表示シール1595Bに印刷された8ラウンド表示ランプ1562を目視することによってラウンドの最大回数が8回であるか否かを容易に確認することができる。なお、セグメント表示器SEG1,SEG2、LED1〜LED12の機能と印刷された内容との対応関係が、シール管理番号1595Baとして機能表示シール1595Bに印刷されている。
In this case, as shown in FIG. 9, a 2-
図55(b)に示す機能表示シール1595Cでは、パチンコ遊技機の仕様が2つの特別図柄を変動表示するものである。グループGrp1が上特別図柄表示器1480、上特別図柄記憶ランプ1500a,1500bから構成されて実線SL1で囲まれた状態で区画されて印刷され、グループGrp2が下特別図柄表示器1490、下特別図柄記憶ランプ1510a,1510bから構成されて実線SL2で囲まれた状態で区画されて印刷され、グループGrp3が普通図柄表示器1520、普通図柄記憶ランプ1530a,1530bから構成されて実線SL3で囲まれた状態で区画されて印刷されている。また、大入賞口1400が閉鎖状態から開放状態となる回数(ラウンド)が2回、15回である旨を点灯して報知する2ラウンド表示ランプ1550、15ラウンド表示ランプ1560に加えて、ラウンド数が5回、8回である旨を点灯して報知する5ラウンド表示ランプ1564、8ラウンド表示ランプ1562が追加されている。遊技状態表示ランプ1540、2ラウンド表示ランプ1550、15ラウンド表示ランプ1560、8ラウンド表示ランプ1562及び5ラウンド表示ランプ1564は、視認できる実線SL4〜SL8でそれぞれ囲まれた状態で区画されて印刷されている。実線SL4〜SL8で囲まれた領域は、遊技状態表示ランプ1540、2ラウンド表示ランプ1550、15ラウンド表示ランプ1560、8ラウンド表示ランプ1562及び5ラウンド表示ランプ1564による点灯を視認できるように、遊技状態表示ランプ1540、2ラウンド表示ランプ1550、15ラウンド表示ランプ1560、8ラウンド表示ランプ1562及び5ラウンド表示ランプ1564と対応する位置が透明となっている。また2ラウンド表示ランプ1550と対応する位置にはラウンドの最大回数である値2が印刷され、15ラウンド表示ランプ1560と対応する位置にはラウンドの最大回数である値15が印刷され、8ラウンド表示ランプ1562と対応する位置にはラウンドの最大回数である値8が印刷され、5ラウンド表示ランプ1564と対応する位置にはラウンドの最大回数である値5が印刷されている。
In the
この場合、図9に示したように、LED8には2ラウンド表示ランプ1550が割り当てられ、LED9には5ラウンド表示ランプ1564が割り当てられ、LED11には8ラウンド表示ランプ1562が割り当てられ、その他、セグメント表示器SEG1,SEG2及びLED1〜LED7,LED10,LED12等は機能表示シール1595Aと同一に割り当てられている。これにより、遊技者は、実線SL1で囲まれた状態で区画されて機能表示シール1595Cに印刷されたグループGrp1を目視することによって上始動入賞口1330への遊技球の入球による特別図柄の変動表示に関する各種情報を容易に確認することができ、実線SL2で囲まれた状態で区画されて機能表示シール1595Cに印刷されたグループGrp2を目視することによって下始動入賞口1340への遊技球の入球による特別図柄の変動表示に関する各種情報を容易に確認することができ、実線SL3で囲まれた状態で区画されて機能表示シール1595Cに印刷されたグループGrp3を目視することによって普通図柄の変動表示に関する各種情報を容易に確認することができ、実線SL4で囲まれた状態で区画されて機能表示シール1595Cに印刷された遊技状態表示ランプ1540を目視することによって遊技状態を容易に確認することができ、実線SL5で囲まれた状態で区画されて機能表示シール1595Cに印刷された2ラウンド表示ランプ1550を目視することによってラウンドの最大回数が2回であるか否かを容易に確認することができ、実線SL6で囲まれた状態で区画されて機能表示シール1595Cに印刷された15ラウンド表示ランプ1560を目視することによってラウンドの最大回数が15回であるか否かを容易に確認することができ、実線SL7で囲まれた状態で区画されて機能表示シール1595Cに印刷された8ラウンド表示ランプ1562を目視することによってラウンドの最大回数が8回であるか否かを容易に確認することができ、実線SL8で囲まれた状態で区画されて機能表示シール1595Cに印刷された5ラウンド表示ランプ1564を目視することによってラウンドの最大回数が5回であるか否かを容易に確認することができる。なお、セグメント表示器SEG1,SEG2、LED1〜LED12の機能と印刷された内容との対応関係が、シール管理番号1595Caとして機能表示シール1595Cに印刷されている。
In this case, as shown in FIG. 9, a 2-
このように、パチンコ遊技機の仕様が2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560のほかに8ラウンド表示ランプ1562が増え、各種ラウンド表示ランプの数が3個であるときには普通図柄記憶ランプの数1530a〜1530cが3個(=固定値(6)−各種ラウンド表示ランプの数(3))となり、パチンコ遊技機の仕様が2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560のほかに8ラウンド表示ランプ1562及び5ラウンド表示ランプ1564が増え、各種ラウンド表示ランプの数が4個であるときには普通図柄記憶ランプ1530a,1530bの数が2個(=固定値(6)−各種ラウンド表示ランプの数(4))となる。このようなパチンコ遊技機の仕様が異なった場合には、それぞれ表示機能の異なる、普通図柄記憶ランプ1530a〜1530dと、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560等の各種ラウンド表示ランプと、の数を調整することによって対応することができる。
In this way, the specification of the pachinko machine has an increase of 8
図55(a),(b)に示した、機能表示シール1595B,1595Cでは、特に普通図柄記憶ランプ1530a〜1530c、2ラウンド表示ランプ1550、15ラウンド表示ランプ1560、8ラウンド表示ランプ1562及び5ラウンド表示ランプ1564、が1列に配置され、かつ、2ラウンド表示ランプ1550、15ラウンド表示ランプ1560、8ラウンド表示ランプ1562及び5ラウンド表示ランプ1564、に対応する位置にはラウンドの最大回数がそれぞれ印刷されているため、普通図柄記憶ランプの数が増減してもその点灯態様が、分かりにくくならない。これにより、ラウンドの最大回数の異なるパチンコ遊技機の仕様に対応することができる。
In the
図55(c)に示す機能表示シール1595Dでは、パチンコ遊技機の仕様が1つの特別図柄を変動表示するものであり、図8に示した上始動入賞口1330がなく、下始動入賞口1340が1つだけあるものである。グループGrp1が下特別図柄表示器1490、下特別図柄記憶ランプ1510a〜1510dから構成されて実線SL1で囲まれた状態で区画されて印刷され、グループGrp3が普通図柄表示器1520、普通図柄記憶ランプ1530a〜1530dから構成されて実線SL3で囲まれた状態で区画されて印刷されており、機能表示シール1595AのグループGrp2が含まれていない構成となっている。遊技状態表示ランプ1540、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560は、視認できる実線SL4〜SL6でそれぞれ囲まれた状態で区画されて印刷されている。実線SL4〜SL6で囲まれた領域は、遊技状態表示ランプ1540、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560による点灯を視認できるように、遊技状態表示ランプ1540、2ラウンド表示ランプ1550及び15ラウンド表示ランプ1560と対応する位置が透明となっている。また2ラウンド表示ランプ1550と対応する位置にはラウンドの最大回数である値2が印刷され、15ラウンド表示ランプ1560と対応する位置にはラウンドの最大回数である値15が印刷されている。
In the
この場合、図9に示したように、セグメント表示器SEG1,SEG2には下特別図柄表示器1490が割り付けられ、LED3には下特別図柄記憶ランプ1510c、LED4には下特別図柄記憶ランプ1510dがそれぞれ割り当てられ、その他、LED1,LED2,LED5〜LED12等は機能表示シール1595Aと同一に割り当てられている。これにより、遊技者は、実線SL1で囲まれた状態で区画されて機能表示シール1595Dに印刷されたグループGrp1を目視することによって下始動入賞口1340への遊技球の入球による特別図柄の変動表示に関する各種情報を容易に確認することができ、実線SL3で囲まれた状態で区画されて機能表示シール1595Dに印刷されたグループGrp3を目視することによって普通図柄の変動表示に関する各種情報を容易に確認することができ、実線SL4で囲まれた状態で区画されて機能表示シール1595Dに印刷された遊技状態表示ランプ1540を目視することによって遊技状態を容易に確認することができ、実線SL5で囲まれた状態で区画されて機能表示シール1595Dに印刷された2ラウンド表示ランプ1550を目視することによってラウンドの最大回数が2回であるか否かを容易に確認することができ、実線SL6で囲まれた状態で区画されて機能表示シール1595Dに印刷された15ラウンド表示ランプ1560を目視することによってラウンドの最大回数が15回であるか否かを容易に確認することができる。なお、セグメント表示器SEG1,SEG2、LED1〜LED12の機能と印刷された内容との対応関係が、シール管理番号1595Daとして機能表示シール1595Dに印刷されている。機能表示シール1595Dの構成では、下始動入賞口1340に入球した遊技球は、特別図柄の変動表示で使用されないときには、入球した遊技球の球数を保留数として下特別図柄記憶ランプ1510a〜1510dが点灯するようになっている。具体的には、保留球が1球のときには下特別図柄記憶ランプ1510aが点灯して下特別図柄記憶ランプ1510b〜1510dが消灯し、保留球が2球のときには下特別図柄記憶ランプ1510a,1510bがともに点灯して下特別図柄記憶ランプ1510c,1510dが消灯し、保留球が3球のときには下特別図柄記憶ランプ1510a〜1510cが点灯して下特別図柄記憶ランプ1510dが消灯し、保留球が4球のときには下特別図柄記憶ランプ1510a〜1510dがすべて点灯する。
In this case, as shown in FIG. 9, the lower
このように、パチンコ遊技機の仕様として1つの特別図柄を変動表示する場合にはセグメント表示器SEG1,SEG2が下特別図柄表示器1490に割り当てられることで特別図柄を変動表示することができ、パチンコ遊技機の仕様として2つの特別図柄を変動表示する場合にはセグメント表示器SEG1が上特別図柄表示器1480に割り当てられることで上始動入賞校1330への遊技球の入球による特別図柄を変動表示することができ、セグメント表示器SEG2が下特別図柄表示器1490に割り当てられることで下始動入賞口1340への遊技球の入球による特別図柄の変動表示することができる。このようなパチンコ遊技機の仕様が異なった場合には、表示機能が同一である、セグメント表示器SEG1,SEG2で対応することができる。
In this way, when one special symbol is variably displayed as the specification of the pachinko gaming machine, the special symbols can be variably displayed by assigning the segment indicators SEG1 and SEG2 to the lower
また、上述した実施形態では、パチンコ遊技機1を例にとって説明したが、本発明が適用できる遊技機はパチンコ遊技機に限定されるものではなく、パチンコ遊技機以外の遊技機、例えばスロットマシン又はパチンコ遊技機とスロットマシンとを融合させた融合遊技機(遊技球を用いてスロット遊技を行うもの。)などにも適用することができる。
In the embodiment described above, the
1 パチンコ遊技機
2 外枠
3 本体枠
3a 扉枠開放スイッチ
3b 本体枠開放スイッチ
4 遊技盤
5 扉枠
5aa,5b〜5h 扉枠装飾ランプ
6 下部前面カバー
6a 装飾板
30 貯留皿
30a 球排出ボタン
34 スピーカ
42 遊技窓
50 ガラスユニット
60 ガラス板
70 ハンドル装置
71 操作ハンドル部
71a ハンドル中継端子板
74 回動操作部材
80 タッチスイッチ
80a 接触検出基板
82 発射停止スイッチ
222 後面開口
250 ベニヤ板
251 飾り枠
251a セグメント表示器用開口
251b LED用挿通孔
251c 機能表示シール貼付部
255 遊技領域
256 アウト口
268a RAMクリアスイッチ
270 ドロワコネクタ
270a ターミナル
300 打球発射装置
344 発射モータ
400 賞球タンク
410 タンクレール部材
420 球通路ユニット
426 球切れスイッチ
450 賞球ユニット
457 スプロケット
462 計数スイッチ
465 払出モータ
480 賞球ユニット内中継端子板
493 第1ギヤ
494 第2ギヤ
497 第3ギヤ
500 検出円盤
501 検出切欠
502 ギヤ部
504 センサ基板
505 回転角スイッチ
545 満タンスイッチ
650 基板ユニット
651 枠用基板ホルダー
653 電源基板ボックス
655 払出制御基板ボックス
656 シールド放熱板
656a 凹凸面
657 主ドロワ中継基板
658 副ドロワ中継基板
686 電源基板
686a +34V作成回路
686b +18V作成回路
686c +9V作成回路
687 電源スイッチ
688 電源線コネクタ
689 CRユニット電源線コネクタ
700a 外部端子板
700b CRユニット端子板
715 払出制御基板
715a 払出制御シリーズレギュレータ
724a,724b 箔抜け領域
730 ドロワコネクタ
730a コンタクト
750 カバー体
1200 センター役物装置
1200a アウト口誘導通路
1210 入賞口ユニット
1220 装飾ユニット
1225 機能表示ユニット
1225a 機能表示基板
1225b カバー部材
1230 演出ランプ
1240 階調ランプ
1250 ステージ
1260 球誘導孔
1270 球誘導路
1280 ワープ孔
1290 ゲート
1300 ゲートスイッチ
1310 隔壁板
1315 液晶表示器
1320 表示領域
1330 上始動入賞口
1340 下始動入賞口
1350 大入賞口装置
1360 上始動口スイッチ
1370 下始動口スイッチ
1380 開閉翼
1390 開閉翼ソレノイド
1400 大入賞口
1410 開閉板
1420 開閉板ソレノイド
1430 カウントスイッチ
1440 左普通入賞口
1450 右普通入賞口
1460 左入賞口スイッチ
1470 右入賞口スイッチ
1480 上特別図柄表示器(特別図柄表示器)
1490 下特別図柄表示器(特別図柄表示器)
1500a,1500b 上特別図柄記憶ランプ(特別図柄記憶ランプ群)
1510a,1510b 下特別図柄記憶ランプ(特別図柄記憶ランプ群)
1520 普通図柄表示器
1530a〜1530d 普通図柄記憶ランプ(普通図柄記憶ランプ群)
1540 遊技状態表示ランプ
1550 2ラウンド表示ランプ(ラウンド表示ランプ群)
1560 15ラウンド表示ランプ(ラウンド表示ランプ群)
1570 演出ランプ
1580 装飾ユニット側普通入賞口
1590 装飾ユニット側普通入賞口
1595A 機能表示シール(機能表示部材)
1600 主基板
1610 周辺制御基板
1650 パネル中継基板
1700 主制御基板
1700a 主制御MPU(マイクロプロセッサ)
1700aa CPUコア
1700ab ROM
1700ac RAM
1700ad CPU初期化手段
1700ada 指定エリア外走行禁止回路(指定領域外実行時リセット手段)
1700af 乱数ブロック
1700afa ラッチ手段
1700afb 乱数発生ブロック
1700afba 乱数仕様選択機能
1700afbb 乱数発生手段
1700afbc 乱数異常検出手段
1700afbd 乱数異常ステータス
1700b 主制御I/Oポート
1700c 主制御シリーズレギュレータ
1700d 停電監視回路
1700e 電波検出スイッチ
1700f 活線故障防止回路
1710 払出制御部
1710a 払出制御MPU
1710b 払出制御I/Oポート
1710c 外部ウォッチドッグタイマ
1710d 払出モータ駆動回路
1720 発射制御部
1720a 入力回路
1720b 発振回路
1720c 発射制御回路
1720d 発射モータ駆動回路
1730 エラーLED表示器
1731 エラー解除スイッチ
1732 球抜きスイッチ
1740 サブ統合基板
1740a サブ統合MPU
1740b サブ統合ROM
1740c 音源IC
1740d 音ROM
1750 液晶制御基板
1750a 液晶制御MPU
1750b 液晶制御ROM
1750c VDP
1750e 液晶制御電源回路
1750d 画像ROM
1755 インバータ基板
1755a 陰極蛍光ランプ点灯回路
1760 ランプ駆動基板
1760a ランプ駆動シリーズレギュレータ
1760b 階調制御IC
1760c 上あご可動装置駆動回路
1770 上あご可動装置
1780 下あご可動装置
C1,C101,C103,C50 電解コンデンサ
FBD1 フライバック電圧吸収用ダイオード
FBD2 フライバック電圧吸収用ダイオード
FBD3 フライバック電圧吸収用ダイオード
FBD4 フライバック電圧吸収用ダイオード
Grp1,Grp2,Grp3 グループ
IC50 ドライブIC
PTr1 ダーリントンパワートランジスタ
PTr2 ダーリントンパワートランジスタ
PTr3 ダーリントンパワートランジスタ
PTr4 ダーリントンパワートランジスタ
R724a,R724c 抵抗
R724b,R724d 抵抗
SEG1,SEG2 セグメント表示器
X1 第1発振器
X2 第2発振器
DESCRIPTION OF SYMBOLS 1 Pachinko machine 2 Outer frame 3 Main body frame 3a Door frame release switch 3b Main body frame release switch 4 Game board 5 Door frame 5aa, 5b to 5h Door frame decoration lamp 6 Lower front cover 6a Decoration plate 30 Reservoir 30a Ball discharge button 34 Speaker 42 Game window 50 Glass unit 60 Glass plate 70 Handle device 71 Operation handle portion 71a Handle relay terminal plate 74 Rotating operation member 80 Touch switch 80a Contact detection board 82 Launch stop switch 222 Rear opening 250 Veneer plate 251 Decoration frame 251a For segment display Opening 251b LED insertion hole 251c Function display sticker pasting part 255 Game area 256 Out port 268a RAM clear switch 270 Drawer connector 270a Terminal 300 Hitting ball launcher 344 Launching motor 400 Prize ball tank 410 Tank rail member 420 Ball passage unit 426 Ball cut switch 450 Prize ball unit 457 Sprocket 462 Count switch 465 Discharge motor 480 Prize ball unit relay terminal plate 493 First gear 494 Second gear 497 Third gear 500 Detection disk 501 Detection notch 502 gear portion 504 sensor board 505 rotation angle switch 545 full switch 650 board unit 651 frame board holder 653 power board box 655 delivery control board box 656 shield heat sink 656a uneven surface 657 main drawer relay board 658 sub drawer relay board 686 power supply Substrate 686a + 34V creation circuit 686b + 18V creation circuit 686c + 9V creation circuit 687 Power switch 688 Power line connector 689 CR unit power line connector 7 0a External terminal board 700b CR unit terminal board 715 Discharge control board 715a Discharge control series regulator 724a, 724b Foil removal area 730 Drawer connector 730a Contact 750 Cover body 1200 Center accessory apparatus 1200a Out port guide passage 1210 Award port unit 1225 Decoration unit 1225 Function display unit 1225a Function display board 1225b Cover member 1230 Production lamp 1240 Gradation lamp 1250 Stage 1260 Ball guide hole 1270 Ball guide path 1280 Warp hole 1290 Gate 1300 Gate switch 1310 Partition plate 1315 Liquid crystal display 1320 Display area 1330 Top start prize opening 1340 Lower start winning opening 1350 Large winning opening 1360 Upper start opening 1370 Lower start opening 380 Opening / Closing Blade 1390 Opening / Closing Blade Solenoid 1400 Large Winning Port 1410 Opening / Closing Plate 1420 Opening / Closing Plate Solenoid 1430 Count Switch 1440 Left Normal Winning Port 1450 Right Normal Winning Port 1460 Left Winning Port Switch 1470 Right Winning Port Switch 1480 Upper Special Symbol Display display)
1490 Lower special symbol indicator (Special symbol indicator)
1500a, 1500b Special symbol memory lamp (Special symbol memory lamp group)
1510a, 1510b Lower special symbol memory lamp (special symbol memory lamp group)
1520
1540 Game
1560 15 round indicator lamps (round indicator lamps)
1570
1600 Main board 1610 Peripheral control board 1650
1700aa CPU core 1700ab ROM
1700ac RAM
1700ad CPU initialization means 1700ada Out-of-designated area travel prohibition circuit (out-of-designated area execution reset means)
1700af random number block 1700afa latch means 1700afb random number generation block 1700afba random number specification selection function 1700afbb random number generation means 1700afbc random number abnormality detection means 1700afbd random
1710b Discharge control I / O port 1710c
1740b Sub-integrated ROM
1740c Sound source IC
1740d sound ROM
1750 Liquid crystal control board 1750a Liquid crystal control MPU
1750b LCD control ROM
1750c VDP
1750e LCD control power supply circuit 1750d Image ROM
1755 Inverter board 1755a Cathode fluorescent lamp lighting circuit 1760 Lamp drive board 1760a Lamp drive series regulator 1760b Gradation control IC
1760c Upper jaw movable device drive circuit 1770 Upper jaw movable device 1780 Lower jaw movable device C1, C101, C103, C50 Electrolytic capacitor FBD1 Flyback voltage absorption diode FBD2 Flyback voltage absorption diode FBD3 Flyback voltage absorption diode FBD4 Flyback Voltage absorption diode Grp1, Grp2, Grp3 Group IC50 Drive IC
PTr1 Darlington power transistor PTr2 Darlington power transistor PTr3 Darlington power transistor PTr4 Darlington power transistor R724a, R724c Resistor R724b, R724d Resistor SEG1, SEG2 Segment display X1 1st oscillator X2 2nd oscillator
Claims (1)
前記抽出した乱数を記憶する乱数記憶手段とを有し、
前記乱数記憶手段に記憶した乱数の値が特定の値であるときに、遊技者にとって有利な遊技状態を発生させる遊技機であって、
前記遊技機は、
遊技の進行を制御するための遊技制御プログラムを実行する遊技制御用ワンチップマイクロコンピュータを備え、
前記遊技制御用ワンチップマイクロコンピュータは、
電源投入時に、前記遊技制御用ワンチップマイクロコンピュータをリセットするリセット手段と、
前記乱数を発生する乱数発生回路と、
前記遊技制御プログラムを記憶するROMと、
前記遊技制御プログラムの実行に基づいて生成される遊技情報を記憶するRAMと、
前記遊技制御用ワンチップマイクロコンピュータが予め定められた指定領域を外れてプログラムを実行した場合に、前記遊技制御用ワンチップマイクロコンピュータをリセットするリセット手段と、
を内蔵し、
前記乱数発生回路は、
予め定められた数値範囲を所定の順序に従って数値を更新する乱数発生手段と、
前記乱数発生手段の更新状況が正常か異常かを検出する乱数異常検出手段と、
前記乱数異常検出手段が異常と判断したときに乱数異常フラグをセットする乱数異常ステータスとを有し、
前記遊技制御プログラムは、
リセット時に前記RAMにある遊技情報に含まれるホットスタート情報に基づいて遊技制御をスタートするホットスタートを行うか、前記リセット時に前記遊技情報をクリアして遊技制御をスタートするコールドスタートを行うかを判定するホットスタート・コールドスタート判定処理を実行するリセットエントリー処理と、
予め定められた処理を繰り返し実行するメインループ処理および前記メインループ処理の実行中に、予め定められた処理を定時間毎に実行する定時間タイマ割込処理とを用いて遊技を進行させる遊技制御処理と、
電源の電圧低下を検出し、停電予告信号を出力する停電監視回路からの前記停電予告信号の検出後に前記ホットスタート情報を設定する電源断時処理とを含み、
さらに、前記遊技制御プログラムは、
前記リセットエントリー処理および/または前記遊技制御処理において、前記乱数異常ステータスを監視する乱数異常監視処理を含み、
前記乱数異常監視処理は、前記乱数異常ステータスに前記乱数異常フラグがセットされていることを検出すると、遊技の進行を停止する遊技停止処理を含み、
前記遊技停止処理は、
前記ホットスタート情報を設定した後、何もしない状態を繰り返すというループ処理を行うことで、遊技停止状態とする処理であり、
前記遊技停止状態より遊技可能状態への復帰は、
前記リセットにより、前記リセットエントリー処理が実行され、前記ホットスタート情報があると判定されることにより、前記RAMにある遊技情報に基づいて遊技制御をスタートする前記ホットスタートを行うことによる、
ことを特徴とする遊技機。 Random number extraction means for extracting a random number generated electronically in response to a player's operation;
Random number storage means for storing the extracted random number;
A gaming machine that generates a gaming state advantageous to a player when a random value stored in the random number storage means is a specific value,
The gaming machine is
A game control one-chip microcomputer for executing a game control program for controlling the progress of the game;
The one-chip microcomputer for game control is
A reset means for resetting the game control one-chip microcomputer when the power is turned on;
A random number generating circuit for generating the random number;
A ROM for storing the game control program;
RAM for storing game information generated based on execution of the game control program;
A reset means for resetting the game control one-chip microcomputer when the game control one-chip microcomputer runs out of a predetermined designated area;
Built-in,
The random number generation circuit includes:
Random number generating means for updating a numerical value within a predetermined numerical range according to a predetermined order;
Random number abnormality detecting means for detecting whether the update status of the random number generating means is normal or abnormal;
A random number abnormality status for setting a random number abnormality flag when the random number abnormality detection means determines that the abnormality is present;
The game control program is
Determine whether to perform hot start to start game control based on the hot start information included in the game information in the RAM at reset, or to perform cold start to clear the game information and start game control at the time of reset Reset entry processing to execute hot start / cold start determination processing,
Game control for advancing a game using a main loop process for repeatedly executing a predetermined process and a fixed-time timer interrupt process for executing a predetermined process at regular intervals during the execution of the main loop process Processing,
A power cut-off process for setting the hot start information after detection of the power failure warning signal from a power failure monitoring circuit that detects a power supply voltage drop and outputs a power failure warning signal,
Furthermore, the game control program includes:
In the reset entry process and / or the game control process, including a random number abnormality monitoring process for monitoring the random number abnormality status,
The random number abnormality monitoring process includes a game stop process for stopping the progress of a game upon detecting that the random number abnormality flag is set in the random number abnormality status,
The game stop process
After setting the hot start information, by performing a loop process that repeats the state of doing nothing, it is a process to enter a game stop state,
Returning from the game stop state to the game ready state,
The reset entry process is executed by the reset, and it is determined that there is the hot start information, thereby performing the hot start for starting the game control based on the game information in the RAM.
A gaming machine characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008258193A JP5239084B2 (en) | 2008-10-03 | 2008-10-03 | Game machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008258193A JP5239084B2 (en) | 2008-10-03 | 2008-10-03 | Game machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010088462A JP2010088462A (en) | 2010-04-22 |
JP5239084B2 true JP5239084B2 (en) | 2013-07-17 |
Family
ID=42251809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008258193A Active JP5239084B2 (en) | 2008-10-03 | 2008-10-03 | Game machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5239084B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2620020B2 (en) * | 1991-04-22 | 1997-06-11 | 株式会社エルイーテック | Microprocessor microprocessor |
JP4582536B2 (en) * | 2004-08-06 | 2010-11-17 | サミー株式会社 | Game machine |
JP4711671B2 (en) * | 2004-12-22 | 2011-06-29 | 株式会社三共 | Game machine |
JP4711674B2 (en) * | 2004-12-27 | 2011-06-29 | 株式会社三共 | Game machine |
JP4757737B2 (en) * | 2006-08-15 | 2011-08-24 | 株式会社三共 | Game machine |
-
2008
- 2008-10-03 JP JP2008258193A patent/JP5239084B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010088462A (en) | 2010-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5184199B2 (en) | Game machine | |
JP4092433B1 (en) | Pachinko machine | |
JP5126944B2 (en) | Pachinko machine | |
JP5093568B2 (en) | Pachinko machine | |
JP5159151B2 (en) | Pachinko machine | |
JP5252203B2 (en) | Game machine | |
JP5149065B2 (en) | Game machine | |
JP5153168B2 (en) | Pachinko machine | |
JP5070639B2 (en) | Pachinko machine | |
JP5239085B2 (en) | Game machine | |
JP5299765B2 (en) | Game machine | |
JP5695116B2 (en) | Game machine | |
JP2008148945A (en) | Pachinko game machine | |
JP5322203B2 (en) | Game machine | |
JP5598957B2 (en) | Game machine | |
JP5239084B2 (en) | Game machine | |
JP5665251B2 (en) | Pachinko machine | |
JP5110629B2 (en) | Pachinko machine | |
JP2015083277A (en) | Game machine | |
JP2013128854A (en) | Game machine | |
JP5110669B2 (en) | Pachinko machine | |
JP5110668B2 (en) | Pachinko machine | |
JP5070415B2 (en) | Pachinko machine | |
JP5083726B2 (en) | Pachinko machine | |
JP5995256B2 (en) | Game machine |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111003 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130314 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |