JP5230280B2 - Probe card and circuit test apparatus - Google Patents
Probe card and circuit test apparatus Download PDFInfo
- Publication number
- JP5230280B2 JP5230280B2 JP2008157132A JP2008157132A JP5230280B2 JP 5230280 B2 JP5230280 B2 JP 5230280B2 JP 2008157132 A JP2008157132 A JP 2008157132A JP 2008157132 A JP2008157132 A JP 2008157132A JP 5230280 B2 JP5230280 B2 JP 5230280B2
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- probe card
- optical fiber
- probe
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、インターポーザに関し、さらに詳しく述べると、例えば半導体チップ等を電気的に試験する際に使用されるプロービング用のインターポーザに関する。本発明はまた、かかるインターポーザを使用したプローブカードと、かかるプローブカードを備えた半導体チップ用回路試験装置に関する。 The present invention relates to an interposer, and more particularly to an interposer for probing used when, for example, a semiconductor chip or the like is electrically tested. The present invention also relates to a probe card using such an interposer and a circuit test apparatus for a semiconductor chip provided with such a probe card.
現在、周知の通り、ウエハ上の集積回路を検査あるいは試験するため、いろいろなタイプの専用のプローブカードが開発され、販売されている。従来のプローブカードは、一般的に次のような構造になっている。 Currently, as is well known, various types of dedicated probe cards have been developed and sold for testing or testing integrated circuits on a wafer. Conventional probe cards generally have the following structure.
プローブカードは、通常、多層のプリント基板からなり、それを検査されるべき半導体チップ上に載置し、プローブカードと半導体装置の間の電気的な接触を通じて検査が行われる。したがって、プローブカードを構成するプリント基板に一方の面には、半導体チップのパッドに接触可能な多数のプローブピンが実装され、その反対側の面には、試験装置(テスタ)とケーブル接続するためのコネクタが実装される。プローブピンとコネクタとは、多層プリント基板のトップ層、ボトム層、内層に形成した伝送線路及びビアで接続される。また、試験信号の高速化に伴い、プローブカード上にバッファ等の半導体デバイスが実装される場合もある。このようなプローブカードは、例えば、特許文献1及び2に記載されている。
The probe card is usually composed of a multilayer printed circuit board, which is placed on a semiconductor chip to be inspected, and inspection is performed through electrical contact between the probe card and the semiconductor device. Therefore, a large number of probe pins that can contact the pads of the semiconductor chip are mounted on one surface of the printed circuit board constituting the probe card, and the other surface is used for cable connection with a test device (tester). The connector is mounted. The probe pins and the connectors are connected by transmission lines and vias formed in the top layer, bottom layer, and inner layer of the multilayer printed board. In addition, semiconductor devices such as buffers may be mounted on the probe card as the test signal speeds up. Such a probe card is described in
しかしながら、プローブカードに実装されるプローブピンの高密度化に伴い、プローブカードを構成するプリント基板内の配線も高密度になり、信号間のクロストークの影響が問題になる。このクロストークの影響を最小限にするために、基板を多層化する、配線レイアウトを工夫するなどの対策が必要になり、多くの開発費と開発時間が必要になる。また、多ピン化に伴い、多数の配線を引き出すためのエリアが拡大し、その結果、配線が長くなり伝送ロスが大きくなってしまう。 However, as the density of the probe pins mounted on the probe card increases, the wiring in the printed circuit board constituting the probe card also increases in density, and the influence of crosstalk between signals becomes a problem. In order to minimize the influence of this crosstalk, it is necessary to take measures such as multilayering the substrate and devising the wiring layout, which requires a lot of development costs and development time. Further, as the number of pins increases, an area for drawing out a large number of wirings is expanded. As a result, the wirings become long and transmission loss increases.
本発明の目的は、上述のような従来のプローブカードの問題点を解消して、プローブカードを薄く形成するとともに、プローブカードの配線エリアを縮小し、電気的な配線間のクロストークの量を小さくすることができるプローブカードを提供することにある。 The object of the present invention is to solve the problems of the conventional probe card as described above, to make the probe card thin, to reduce the wiring area of the probe card, and to reduce the amount of crosstalk between electrical wirings. An object of the present invention is to provide a probe card that can be made small.
本発明の目的はまた、半導体チップ等の電気的な試験を高精度で行うことを可能とすることにある。 Another object of the present invention is to make it possible to conduct an electrical test of a semiconductor chip or the like with high accuracy.
本発明は、その1つの面において、半導体チップにおいて電気的な試験を行うために該半導体チップと試験装置との間で用いられるプロービング用インターポーザであって、
前記半導体チップの側の第1の表面と、前記第1の表面とは反対側の、前記試験装置の側の第2の表面とを有しており、
前記第1の表面には、前記半導体チップの電極パッドに対応する位置に、それぞれの電極パッドと接触可能に複数個のプローブピンが配置されており、
前記第2の表面には、前記試験装置からの光学的な試験信号を受理するための受信部と、前記半導体チップからの電気的な観測信号を前記試験装置に出力するための発信部とが配置されており、
前記受信部には、それが受理した光学的な試験信号を電気的な試験信号に変換するための信号変換手段を有していることを特徴とするインターポーザにある。
In one aspect thereof, the present invention is a probing interposer used between a semiconductor chip and a test apparatus to perform an electrical test on the semiconductor chip,
A first surface on the semiconductor chip side, and a second surface on the test apparatus side opposite to the first surface;
A plurality of probe pins are disposed on the first surface at positions corresponding to the electrode pads of the semiconductor chip so as to be in contact with the electrode pads,
On the second surface, there are a receiving unit for receiving an optical test signal from the test apparatus, and a transmission unit for outputting an electrical observation signal from the semiconductor chip to the test apparatus. Has been placed,
In the interposer, the receiving unit has signal converting means for converting an optical test signal received by the receiving unit into an electrical test signal.
本発明のインターポーザでは、その受信部及び発信部とそのプローブピンとが複数の配線を介して接続されており、その際、受信部からの配線及び発信部からの配線が、合流して1本の共通配線となり、1個の共通のプローブピンに接続されており、かつ共通のプローブピンに対し、試験信号の入力及び観測信号の出力の切り替えを可能にするスイッチ手段を備えていることが好ましい。 In the interposer of the present invention, the receiving unit and the transmitting unit and the probe pin are connected via a plurality of wirings, and at that time, the wiring from the receiving unit and the wiring from the transmitting unit are merged into one piece. It is preferable that a common wiring is connected to one common probe pin, and switch means that enables switching of the test signal input and the observation signal output to the common probe pin is provided.
また、本発明は、そのもう1つの面において、半導体チップ上に配置してその半導体チップの電気的な試験を行うために用いられるプローブカードであって、
本発明によるプロービング用インターポーザと、該インターポーザの第2の表面側において該インターポーザと一体的に結合せしめられたベース基板とが組み合わさって1枚のプローブカードが構成されており、
前記ベース基板は、それを貫通して形成された複数個の貫通孔及び貫通ビアを備えており、
前記貫通孔には、該プローブカードの外側に配置された試験装置からの試験信号を前記インターポーザを介して前記半導体チップに入力するための第1の光ファイバが、そして前記貫通ビアには、前記半導体チップからの観測信号を前記インターポーザを介して前記試験装置に出力するための第2の光ファイバが、それぞれ挿入され、固定されていることを特徴とするプローブカードにある。また、本発明のプローブカードでは、インターポーザの受信部が第1の光ファイバの端部と光学的に接続され、かつインターポーザの発信部が第2の光ファイバの端部と電磁的に結合されていることが好ましい。
In another aspect of the present invention, there is provided a probe card which is disposed on a semiconductor chip and used for electrical testing of the semiconductor chip,
One probe card is configured by combining the interposer for probing according to the present invention and the base substrate integrally bonded to the interposer on the second surface side of the interposer,
The base substrate includes a plurality of through holes and through vias formed therethrough,
The through hole has a first optical fiber for inputting a test signal from a test apparatus arranged outside the probe card to the semiconductor chip via the interposer, and the through via has the above-mentioned The probe card is characterized in that second optical fibers for outputting an observation signal from a semiconductor chip to the test apparatus via the interposer are respectively inserted and fixed. In the probe card of the present invention, the receiving part of the interposer is optically connected to the end of the first optical fiber, and the transmitting part of the interposer is electromagnetically coupled to the end of the second optical fiber. Preferably it is.
さらに、本発明は、半導体チップ上に配置してその半導体チップの電気的な試験を行うために用いられる回路試験装置であって、
本発明によるプローブカードと、該プローブカードの前記第1及び第2の光ファイバがそれぞれ接続された試験装置とを含んでなることを特徴とする回路試験装置にある。
Furthermore, the present invention is a circuit test apparatus that is disposed on a semiconductor chip and used for electrical testing of the semiconductor chip,
A circuit test apparatus comprising: a probe card according to the present invention; and a test apparatus to which the first and second optical fibers of the probe card are respectively connected.
本発明によれば、従来の手法ではプローブカードを構成するプリント基板内に多数の配線が入り組んで構成されていたところを、プローブカードを本発明でいう「ベース基板」を主体に、かつそれにインターポーザを組み合わせることで構成するとともに、ベース基板に試験信号の入力及び観測信号の出力のために光ファイバを内蔵させているので、プリント基板内の配線がほとんど不要になり、したがって、プリント基板の配線間で従来生じていたところのクロストークの量及び配線の伝送ロスを顕著に低減することができる。また、本発明によれば、信号の伝送を光ファイバを使用した光伝送により行っているので、プローブカードとテスタ間のケーブル配線に伴うクロストークの影響を低減することができる。さらに、本発明によれば、プローブカードの小型化が可能になり、より高い周波数で試験を行うことができる。これらの利点に加えて、本発明によれば、プローブカードの設計が容易になり、開発時間の短縮とコストダウンが可能になる。 According to the present invention, in the conventional method, the probe card is mainly composed of the “base substrate” in the present invention, and the interposer is formed by interposing a number of wirings in the printed circuit board constituting the probe card. Since the optical fiber is built in the base board for the input of the test signal and the output of the observation signal, almost no wiring in the printed circuit board is required, so the wiring between the printed circuit boards As a result, the amount of crosstalk and the transmission loss of wiring, which have conventionally occurred, can be significantly reduced. Further, according to the present invention, since signal transmission is performed by optical transmission using an optical fiber, it is possible to reduce the influence of crosstalk associated with cable wiring between the probe card and the tester. Furthermore, according to the present invention, the probe card can be miniaturized and a test can be performed at a higher frequency. In addition to these advantages, according to the present invention, the design of the probe card is facilitated, and the development time and cost can be reduced.
本発明によるインターポーザ、プローブカード及び回路試験装置は、それぞれ、いろいろな形態で有利に実施することができる。以下、本発明を特に図1のプローブカード及び図4の回路試験装置を参照して説明するが、本発明はこれらの図面及びその他の図面に示した形態に限定されるものではない。 The interposer, probe card, and circuit test apparatus according to the present invention can be advantageously implemented in various forms. Hereinafter, the present invention will be described with reference to the probe card of FIG. 1 and the circuit test apparatus of FIG. 4, but the present invention is not limited to the forms shown in these drawings and other drawings.
本発明によるプローブカードは、半導体チップ(図示せず)に配置してその半導体チップの電気的な特性等の試験を行うために用いられるものである。ここで、「半導体チップ」とは、それを本願明細書で使用した場合、広い意味で使用されており、半導体ウェーハ、LSIデバイス、VLSIデバイス等の半導体チップやそれらのチップを実装した半導体パッケージを包含する。 A probe card according to the present invention is used for testing a semiconductor chip (not shown) and testing the electrical characteristics and the like of the semiconductor chip. Here, the term “semiconductor chip” is used in a broad sense when used in the present specification, and refers to a semiconductor chip such as a semiconductor wafer, LSI device, VLSI device or the like and a semiconductor package on which these chips are mounted. Include.
また、本発明のプローブカードは、半導体チップの特性試験に当って、プローブカードとは別に設けられた、好ましくはその近傍に配置された各種の回路試験装置からの試験信号を半導体チップに出力する機能と、半導体チップからの観測信号(これをもって半導体チップの特性を評価する)を回路試験装置に出力する機能とを同時に奏することができる。ここで、「回路試験装置」とは、それを本願明細書で使用した場合、広い意味で使用されており、半導体チップにおいて試験されるべき特性に応じて任意に構成することができる。例えば、回路試験装置は、光ファイバが光ファイバ電界プローブであるとき、半導体チップからの観測信号(電気信号)を電気光学膜(EO膜)の電気−光信号変換機能を利用して光信号に変換した後、光信号を波形で表示するための一連の構成要素を含むことができる。 Further, the probe card of the present invention outputs test signals from various circuit test apparatuses provided separately from the probe card, preferably arranged in the vicinity thereof, to the semiconductor chip in the characteristic test of the semiconductor chip. The function and the function of outputting an observation signal from the semiconductor chip (which evaluates the characteristics of the semiconductor chip) to the circuit test apparatus can be performed simultaneously. Here, the “circuit test apparatus” is used in a broad sense when used in the present specification, and can be arbitrarily configured according to the characteristics to be tested in the semiconductor chip. For example, when the optical fiber is an optical fiber electric field probe, the circuit test apparatus converts the observation signal (electric signal) from the semiconductor chip into an optical signal by using the electro-optical signal conversion function of the electro-optic film (EO film). After conversion, a series of components for displaying the optical signal in a waveform can be included.
図1は、本発明の好ましい1形態によるプローブカードの主要部を拡大して示した断面図である。図示のプローブカード1は、プロービング用のインターポーザ10と、ベース基板30とを有しており、これら部材が一体的に結合せしめられて、1つのプローブカードを構成している。ベース基板30は、インターポーザ10の第2の表面10bの側に配置され、両者の間には、安定な結合及び固定を保証しかつ水分等の浸入等を防止するため、アンダーフィル材21が封入されている。アンダーフィル材21は、例えば、一液性加熱硬化型エポキシ樹脂である。
FIG. 1 is an enlarged cross-sectional view of the main part of a probe card according to a preferred embodiment of the present invention. The illustrated
図示のインターポーザ10は、シリコンを主体とするインターポーザであり、常用の半導体プロセスに従って作製することができる。しかしながら、必要に応じて、その他の材料からインターポーザを作製してもよい。インターポーザ10は、その内部に信号処理部11を有しており、また、信号処理部11は、以下において詳細に説明するように、受光素子(例えば、フォトダイオード)、増幅器(アンプ)、スイッチ手段などをもって構成することができる。
The illustrated
インターポーザ10は、その第1の表面10aで、半導体チップ(図示せず)の外部接続端子、例えば電極パッドに対応する位置に、それぞれの電極パッドと接触可能な複数個のプローブピン17が配置されている。プローブピン17は、通常、電極パッド16に取り付けられている。プローブピンは、プローブカードで一般的に用いられている任意の形態及び任意の材料から形成することができる。例えば、プローブピンは、(1)電極パッド16に、タングステン、レニウムタングステン、ベリリウムカッパー等の金属からなるピンを接合した形態、(2)電極パッド16に、ワイヤボンディング装置による、金ワイヤのボンディングにより、金バンプを形成し、プローブピンとした形態、又は電極パッド16に、ワイヤボンディング装置による、金ワイヤのボンディングにより、金ワイヤによるバネ状のピンを形成した形態、(3)インターポーザ10であるシリコン基板自体をエッチングし、複数の突出部を設け、該突出部にニッケルめっきと金めっきの皮膜をこの順に形成した電極パッド16を設け、プローブピンとした形態、その他を包含する。
The
プローブピンは、高密度で実装することが可能であり、したがって、隣接するプローブピンの間の間隔は、特に限定されないけれども、一般に約100〜500μmである。 The probe pins can be mounted at a high density, and therefore the distance between adjacent probe pins is generally about 100 to 500 μm, although not particularly limited.
インターポーザ10は、第1の表面10aとは反対側の面、すなわち、第2の表面10bに、試験装置(図示せず)からの光学的な試験信号を受理するための受信部12と、半導体チップからこのインターポーザ10に送られてきた電気的な観測信号を試験装置に出力するための発信部15とを備えている。ここで、受信部12及び発信部15は、それぞれ、その部分において所望される機能に応じて任意の手段から構成することができる。例えば、受信部12は、光ファイバ32から送られてきた光学的な試験信号を受理するためのものであるので、受光素子、例えばフォトダイオードから構成するのが有利である。受信部12と光ファイバ32とは、光学的に接続される。また、発信部15は、電気的な観測信号を試験装置に出力するためのもので、光ファイバ33の先端に電界をかけるために、半田バンプを形成した電極パッドで構成される。
The
本発明のインターポーザ10では、1つのプローブピン17に関して、光ファイバ32からの試験信号及び光ファイバ33への観測信号を切り替えて作用させ得ることに特徴がある。よって、インターポーザ10では、受信部12及び発信部15とプローブピン17とは、図示されるように、複数の配線を介して接続されており、但し、その際、受信部12からの配線及び発信部15からの配線は、それぞれの配線の途中で合流して1本の共通配線となり、1個の共通のプローブピン17に接続されている。さらに、この共通のプローブピン17に対し、試験信号の入力及び観測信号の出力の切り替えを可能にするため、受信部12からの配線及び発信部15への配線は、それぞれ、その途中にスイッチ手段S1及びS2を備えている。ここで、スイッチ手段は、例えば、半導体プロセスにより形成した、例えばCMOSFET、MEMSなどを利用して構成することができる。ここで、インターポーザ10の配線や、受信部12などは、半導体プロセスにより、インターポーザ10に作り込むことができる。
The
信号処理部11は、所望とする処理が実施できる限り、任意の構成を有することができ、また、半導体プロセスにより、インターポーザ10に作り込むことができる。例えば受信部12に接続された信号処理部11では、受信部12が受理した光学的な試験信号を電気的な試験信号に変換するための任意の信号変換手段を有することができる。一例を示すと、この信号変換手段は、受信部12としての受光素子、例えばフォトダイオードと、それに接続された増幅器(アンプ)13とから構成することができる。また、受信部12では、インターポーザ10の表面に受光部を開口させ、その開口部で受光素子を露出させるのが一般的に好ましい。
The
フォトダイオード12及びアンプ13を備えた信号変換手段は、例えば、次のようにして機能することができる。試験装置から光ファイバ32を介して伝送されてきた光学的な試験信号、通常、光ファイバで変調された光(例えば、レーザ光)を、その光ファイバ32に当接されたフォトダイオード12で受理する。ここで、光ファイバ22の先端部は、接着剤22、例えば紫外線硬化型エポキシ樹脂で固定されている。ここで使用する、例えばエポキシ樹脂のような接着剤は、光ファイバ32からの光(試験信号)を透過可能な特性を有している。フォトダイオード12では、光信号が電気信号に変換せしめられる。引き続いて、フォトダイオード12からの電気信号が後段のアンプ(プリアンプ及びポストアンプ)13によって本来の試験信号に戻される。この試験信号は、プローブピン17を介してそれに接続された半導体チップに供給され、回路試験が実施される。ここで、プローブピン17に対する試験信号の入力を中止し、観測信号の出力に切り替える場合には、スイッチ手段S1をオフとし、並列に配置されたスイッチ手段S2をオンとすればよい。
For example, the signal conversion means including the
信号処理部11は、上述の信号変換手段に並列に、半導体チップからプローブピン17を経てインターポーザ10に入力された電気的な観測信号を、ベース基板30に埋め込まれ、固定された光ファイバ33を介して試験装置に出力するため、インターポーザ10の表面に発信部15を備えている。発信部15は、観測信号をその部分から光ファイバ33に伝送し得る限り、特に限定されるものではない。発信部15は、上記したように、例えば電極パッドなどであることができる。なお、プローブピン17からの観測信号の出力を中止し、試験信号の入力に切り替える場合には、スイッチ手段S2をオフとし、スイッチ手段S1をオンとすればよい。なお、発信部15からの観測信号を光ファイバ33を介して試験装置に出力する機能は、以下、ベース基板30の説明のところで詳細に説明する。
In parallel with the above-described signal conversion means, the
信号処理部11は、共通の配線に接続された終端抵抗R1及びR2と、それらの終端抵抗のそれぞれに取り付けられていて、終端の入り切りを可能とするスイッチ手段S3及びS4を有していることがさらに好ましい。スイッチ手段S3及びS4は、上記したスイッチ手段S1及びS2と同様に、半導体プロセスを利用したものも含め、任意のスイッチであることができる。終端抵抗は、グランド(GND)側、電源(VCC)側のどちらでも、または両方に対応できるように設けることが好ましく、また、かかる終端抵抗を設けることで、正しい、正規の信号の供給を保証することができる。さらに、終端抵抗の値に応じて、終端抵抗とスイッチを追加してもよい。
The
信号処理部11はまた、スイッチ手段S1〜S4のスイッチ制御を可能にするコントローラ14(図4を参照)をさらに有している。コントローラは、並列された2つの信号処理系統、すなわち、試験信号入力系統及び観測信号出力系統の切り替えをすばやくかつ適正に実施するのに有効である。また、終端抵抗の入切についても同様である。コントローラも、半導体プロセスにより、インターポーザ10に作り込むことができる。
The
図1に示したプローブカード1において、プロービング用のインターポーザ10には、その第2の表面10bの側にベース基板30が一体的に結合されている。ベース基板30は、特に限定されるものではなく、従来ベース基板として一般的に使用されているプリント配線基板の部材、例えば銅張り積層板、例えば、いわゆるFR−4基板、FR−5基板などを使用することができる。
In the
ベース基板30は、それを貫通して形成された複数個の貫通孔31a及び貫通ビア31bを備えている。貫通孔31a及び貫通ビア31bは、常用の技法、例えばレーザドリリングなどによってベース基板30に形成することができる。貫通孔31a及び貫通ビア31bのサイズ(直径)は、それに挿入される光ファイバのサイズに応じて任意に変更することができる。一般的には、光ファイバのサイズ(直径)は約125μmであるので、少なくとも、光ファイバのサイズよりも若干大きいサイズ、例えば150μm近傍が好適である。また、隣接する貫通ビア31の間隔は、広く変更することができるというものの、高密度実装の観点からなるべく狭いほうが好ましく、一般的には、約400〜800μm、好ましくは、500μm前後である。なお、光ファイバのサイズは、上記したように、125μm前後が一般的であるけれども、必要に応じて任意に変更することができる。
The
貫通孔31aには、試験信号入力用の第1の光ファイバ32が挿入され、固定される。固定のため、光ファイバ32の先端部(受信部12と当接する部分)は、接着剤22、例えば紫外線硬化型エポキシ樹脂で固定される。光ファイバ32の途中の、ベース基板の表面近傍も、同様に接着剤22、例えば紫外線硬化型エポキシ樹脂で固定される。
A test signal input first
貫通ビア31bには、観測信号出力用の第2の光ファイバ33が挿入され、固定される。ここでは、光ファイバ33として光ファイバ電界プローブが使用されており、したがって、その先端部に電気光学膜(EO膜)33aを備えている。EO膜33aは、電界の変化を光信号に変換する効果があり、これを利用して電気信号を検出することが可能である。EO膜33aは、通常、5μm前後の厚さを有している。貫通ビア31bに光ファイバ33を挿入し、その先端のEO膜33aが、ベース基板30に予め形成されている電極パッド34に当接した後、光ファイバ33を接着剤22、例えば紫外線硬化型エポキシ樹脂で固定する。よって、貫通ビア31bは、インターポーザ10に面する側の開口が、電極パッド34により閉塞されている。
A second
ベース基板30には、電源、グランド、制御等のための貫通ビアや電極パッドも含まれる。電極パッドには、例えば図4を参照して説明すると、VCC要素41、GND要素42、制御要素43等が接続されている。なお、図示の貫通ビアでは、その内部に充填が施されているけれども、必ずしも充填される必要はない。
The
インターポーザ10にベース基板30を搭載するとき、インターポーザ10の発信部(電極パッド)15とベース基板30の電極パッド34とを半田バンプ35を介して接続し、インターポーザ10とベース基板30の間隙をアンダーフィル材21で封止する。また、光ファイバ32及び33をモールド材36、例えば一液性加熱硬化型エポキシ樹脂で被覆し、固定する。
When the
さらに具体的には、光ファイバ32及び33を備えたプローブカード1は、次のようにして作製することができる。最初に、プリント基板の製造プロセスにより、電極パッド34、貫通孔31a及び貫通ビア31bを形成したベース基板30を製造する。インターポーザ10の発信部15とベース基板30の電極パッド34とを半田バンプ35で接続した後、光ファイバ32及び33をそれぞれ貫通孔31a及び貫通ビア31bの所定の位置まで挿入し、固定する。例えば、光ファイバ32を貫通孔31aに挿入するときは、光ファイバ32で、変調された光(レーザ光)を受信部(例えば、フォトダイオード)12に受け渡し可能なように、光ファイバ32と受信部12をコンタクトさせ、接着剤22で固定する。また、光ファイバ33を貫通ビア31bに挿入するときは、光ファイバ33の先端にあるEO膜33aが電極パッド34に当接する位置まで完全に挿入し、インターポーザ10からの電界がEO膜33aにかかることが可能な状態となす。引き続いて、光ファイバ32及び33を接着剤22でベース基板30に固定し、さらに全体をモールド材36で被覆する。
More specifically, the
ところで、本発明のプローブカード1では、プローブカードの外側に配置された試験装置からの試験信号をインターポーザ10を介して半導体チップに入力するための第1の光ファイバ32と、半導体チップからの観測信号をインターポーザ10を介して試験装置に出力するための第2の光ファイバ33との組み合わせからなる複数対の光ファイバが、それぞれ貫通孔31a及び貫通ビア31bに挿入され、固定されていることが特徴である。ここで、1つのプローブカードに組み込まれるべき第1の光ファイバ32−第2の光ファイバ33の対の数は、測定対象の半導体チップの端子数に対応し、よって、端子数に応じて光ファイバを設けることができる。
By the way, in the
第2の光ファイバ33は、光ファイバ電界プローブである。図2は、この光ファイバ電界プローブの一例を模式的に示した斜視図である。光ファイバ33は、その先端部に電気光学膜(EO膜)33aを備えている。EO膜33aは、例えばLiTaO3、LiNbO3、KTP、CdTeなどの材料からできており、電気信号を光信号に変換する効果があり、これを利用して電界を検出することが可能である。EO膜33aは、通常、5μm前後の厚さを有しており、例えば各種のセラミック膜形成技術を利用して成膜可能である。また、図示しないが、EO膜33aの先端には、反射ミラーも備わっていて、測定の際のレーザ光を反射する機能を奏している。なお、EO膜と光ファイバ電界プローブ及び波形表示装置についての詳細は、例えば、「高速・高密度実装回路設計に向けた近傍電磁界計測技術」、エレクトロニクス実装学会誌、Vol.10、No.3(2007)を参照されたい。
The second
図3は、図2に示した光ファイバ(光ファイバ電界プローブ)を用いて信号の波形を表示する表示装置の構成を示している。光ファイバ33の先端部に形成されたEO膜33aの先端にさらに反射ミラー37がコーティングされ、その先端が電極35に当接している。反射ミラー37は、SiO2とTiO2等の誘電体反射膜からなる。この図で示す電極35は、本発明のプローブカードの発信部に相当している。波形表示装置50内において、光学系は、レンズ51、波長板52、反射光を偏光する偏光板53b、ファラデー回転子54、照射光を偏光する偏光板53a、レンズ51、そしてレーザ光源55から構成されている。偏光板53bで偏光された反射光は、レンズ51、そしてフォトダイオード56bを経由して低雑音アンプ57bに達し、さらにフィルタ58bを経由して波形演算部59に達し、波形表示部60で波形の表示が行われる。一方、偏光板53aで偏光された照射光は、レンズ51、そしてフォトダイオード56aを経由して低雑音アンプ57aに達し、フィルタ58aを経由して波形演算部59に達し、波形表示部60で波形の表示が行われる。
FIG. 3 shows a configuration of a display device that displays a signal waveform using the optical fiber (optical fiber electric field probe) shown in FIG. A
以上のような構成において、電極35を介して信号線の電圧に比例した電界がEO膜33aのEO結晶内に誘起され、電界によってEO結晶内の複屈折率が変化する(いわゆる「ポッケルス効果」の発生)。このとき、図中矢印で示されるようにEO結晶にレーザ光を照射すると、反射して戻ってきたレーザ光は、電界の強さに応じて偏光状態が変化する。その応答速度は、0.01〜0.1psであり、非常に高速である。この偏光状態の変化は、EO結晶を通過した光を偏光板53に通すことで、光の強さの変化に変換できる。偏光板53で光の強さに変換された後、高速フォトダイオード56で電気信号に変換される。フォトダイオード56aとフォトダイオード56bにより、偏光前後の光の強さの差を見ることで、信号の変化に相当する波形や周波数スペクトルをオシロスコープ及びスペクトルアナライザの原理を使って観測することができる。
In the configuration as described above, an electric field proportional to the voltage of the signal line is induced through the
本発明は、半導体チップ上に配置してその半導体チップの電気的な試験を行うために用いられる回路試験装置であって、先に図1〜図3を参照して説明した本発明のプローブカードと、このプローブカードの第1及び第2の光ファイバがそれぞれ接続された試験装置とを含んでなることを特徴とする回路試験装置にある。以下、この回路試験装置の好ましい1形態を、図4を参照しながら説明する。 The present invention is a circuit test apparatus that is disposed on a semiconductor chip and used for conducting an electrical test of the semiconductor chip, and the probe card of the present invention described above with reference to FIGS. And a test apparatus to which the first and second optical fibers of the probe card are connected, respectively. Hereinafter, a preferred embodiment of the circuit test apparatus will be described with reference to FIG.
図4は、光ファイバ32及び33を用いたプローブカード1の構造を示している。光ファイバ32及び33のうち、観測信号の出力に関与する光ファイバ33は、光ファイバ電界プローブである。また、インターポーザ10は、シリコン・インターポーザである。
FIG. 4 shows the structure of the
シリコン・インターポーザの構造
シリコン基板10の片面に、観測対象である半導体チップ(ここでは、LSIデバイス)2の電極パッド21と同じピッチAでプローブピン17が実装されている。なお、半導体チップ2は、図では、説明の便宜上簡単に、半導体基板20とその上方の電極パッド21とから構成されているけれども、実際には常用の半導体チップのように、任意のかつ複雑な構造を有することができる。
Structure of silicon interposer Probe pins 17 are mounted on one surface of a
一方、シリコン基板10の反対側の面、すなわち、プローブピン17が実装された面とは反対側の面には、ベース基板30に実装される光ファイバ電界プローブ33の配列と同じピッチで発信部15が形成され、その上に半田バンプ35が形成されている。また、プローブピン17が実装された面とは反対側の面には、ベース基板30に実装された光ファイバ32の配列と同じピッチで受信部、すなわち、フォトダイオード12の受光部も形成されている。
On the other hand, on the opposite surface of the
さらに、シリコン基板10には、終端抵抗R1及びR2が形成され、また、プローブピン17との接続を入り切りするため、スイッチS3及びS4(例えば、半導体スイッチ又はMEMSスイッチ)も形成されている。ここで、各終端抵抗の片側はGNDピン又はVCCピンに接続され、また、終端抵抗の反対側は、スイッチを介して信号用プローブピンに接続されている。
Further, termination resistors R1 and R2 are formed on the
シリコン基板10のフォトダイオード12の後段には、フォトダイオード12と、そのフォトダイオードの出力信号を増幅し試験信号を復元する増幅器(アンプ)13が形成されている。また、プローブピンをアンプ出力(試験信号)に接続するかもしくは切断するスイッチ(例えば、半導体スイッチ)S1と、プローブピンを光ファイバ電界プローブ用電極パッドに接続するかもしくは切断するスイッチ(例えば、半導体スイッチ)S2もあわせてシリコン基板10に形成されている。そして、これらのすべてのスイッチS1〜S4を制御するコントローラ14も、シリコン基板10に形成されている。
A
ベース基板の構造
シリコン・インターポーザ10を実装したベース基板30には、貫通孔31a及び貫通ビア31bが形成され、電極パッド34が、シリコン・インターポーザ10の発信部15と半田バンプ35で接続されている。貫通孔31a及び貫通ビア31bには、それぞれ、光ファイバ32及び光ファイバ(光ファイバ電界プローブ)33が挿入され、固定されている。ここで、光ファイバ電界プローブ33のための貫通ビア31bは、インターポーザ10に面する側の開口が、電極パッド34により閉塞されている。また、貫通ビア31bへの光ファイバ電界プローブ33の挿入及び固定は、ベース基板30にシリコン・インターポーザ10を実装した後に実施する。なぜならば、インターポーザ10の取り付けはリフロープロセスで実施されるため、リフロー時に適用される熱の悪影響が光ファイバ電界プローブ33に及ぼされるのを回避するためである。また、ベース基板30には、VCC要素41、GND要素42及び制御要素33が接続された部位に、充填された貫通ビアも設けられているが、これらの貫通ビアは、必ずしも充填される必要はない。
Base Substrate Structure The
シリコン・インターポーザ10を実装した後に、光ファイバ電界プローブ33の先端をベース基板30の貫通ビア31bに挿入し、プローブ33の先端がベース基板の電極パッド34と接触する状態で、光ファイバ電界プローブ33をベース基板30に接着剤(例えば、紫外線硬化型エポキシ樹脂)22で固定し、紫外線の照射により接着剤を硬化させる。この際、貫通ビア31bの内部にも接着剤22を充填し、硬化させてもよい。
After mounting the
また、シリコン・インターポーザ10を実装した後に、シリコン・インターポーザ10に形成されたフォトダイオード12の配列と同じピッチで開けられたベース基板30の貫通孔31aに、接着剤(例えば紫外線硬化型エポキシ樹脂)を注入する。その後、この貫通穴31に光ファイバ32の先端がフォトダイオード12に触れるまで挿入する(このとき、光ファイバ32の先端には接着剤が付着している)。この状態で、光ファイバ32に紫外線を通して、光ファイバ32の先端に付着している紫外線硬化型エポキシ樹脂に照射し、エポキシ樹脂を硬化させる。これにより、光ファイバ32の先端と受信部12とを接着剤22により固定する。さらに、光ファイバ32とベース基板30の上面を接着剤(例えば、紫外線硬化型エポキシ樹脂)22で固定する。
Further, after mounting the
引き続いて、シリコン・インターポーザ10とベース基板30の間にアンダーフィル材(例えば、一液性加熱硬化型エポキシ樹脂)21を注入し、加熱して硬化させる。最後に、型枠(図示せず)を使用してモールド材(例えば、一液性加熱硬化型エポキシ樹脂)36を注入し、加熱硬化させる。これにより、ベース基板30と光ファイバ32及び33とが一体化する。また、このような一連の工程を経て、図示のような、ベース基板30にシリコン・インターポーザ10が一体化した本発明のプローブカード1が得られる。
Subsequently, an underfill material (for example, one-pack thermosetting epoxy resin) 21 is injected between the
図示していないが、試験装置は、光ファイバを介して、本発明のプローブカードに接続することができ、配線間のクロストークを防止することができる。クロストーク等の電気的な問題が生じないため、プローブカードと試験装置の接続は、任意の長さで行うことができる。また、試験装置そのものは、本発明の実施において、特に限定されるものではない。 Although not shown, the test apparatus can be connected to the probe card of the present invention via an optical fiber, and crosstalk between wirings can be prevented. Since electrical problems such as crosstalk do not occur, the probe card and the test apparatus can be connected to each other with an arbitrary length. Further, the test apparatus itself is not particularly limited in the implementation of the present invention.
1 プローブカード
2 半導体チップ
10 インターポーザ
10a 第1の表面
10b 第2の表面
11 信号処理部
12 受信部(フォトダイオード)
13 増幅器(アンプ)
14 コントローラ
15 発信部(電極パッド)
17 プローブピン
30 ベース基板
31a 貫通孔
31b 貫通ビア
32 第1の光ファイバ
33 第2の光ファイバ
R1、R2 終端抵抗
S1〜S4 スイッチ手段
DESCRIPTION OF
13 Amplifier
14
17
Claims (10)
プロービング用インターポーザと、該インターポーザの第2の表面側において該インターポーザと一体的に結合せしめられたベース基板とが組み合わさって1枚のプローブカードが構成されており、
前記インターポーザは、
前記半導体チップの側の第1の表面と、前記第1の表面とは反対側の、前記試験装置の側の第2の表面とを有しており、
前記第1の表面には、前記半導体チップの電極パッドに対応する位置に、それぞれの電極パッドと接触可能に複数個のプローブピンが配置されており、
前記第2の表面には、前記試験装置からの光学的な試験信号を受理するための受信部と、前記半導体チップからの電気的な観測信号を前記試験装置に出力するための発信部とが配置されており、
前記受信部には、それが受理した光学的な試験信号を電気的な試験信号に変換するための信号変換手段を有しており、
前記ベース基板は、それを貫通して形成された複数個の貫通孔及び貫通ビアを備えており、
前記貫通孔には、該プローブカードの外側に配置された試験装置からの試験信号を前記インターポーザを介して前記半導体チップに入力するための第1の光ファイバが、そして前記貫通ビアには、前記半導体チップからの観測信号を前記インターポーザを介して前記試験装置に出力するための第2の光ファイバが、それぞれ挿入され、固定されていることを特徴とするプローブカード。 A probe card that is placed on a semiconductor chip and used for electrical testing of the semiconductor chip,
A probe card is configured by combining the interposer for probing and the base substrate integrally bonded to the interposer on the second surface side of the interposer,
The interposer is
A first surface on the semiconductor chip side, and a second surface on the test apparatus side opposite to the first surface;
A plurality of probe pins are disposed on the first surface at positions corresponding to the electrode pads of the semiconductor chip so as to be in contact with the electrode pads,
On the second surface, there are a receiving unit for receiving an optical test signal from the test apparatus, and a transmission unit for outputting an electrical observation signal from the semiconductor chip to the test apparatus. Has been placed,
The receiver has a signal conversion means for converting the optical test signal received by the receiver into an electrical test signal,
The base substrate includes a plurality of through holes and through vias formed therethrough,
The through hole has a first optical fiber for inputting a test signal from a test apparatus arranged outside the probe card to the semiconductor chip via the interposer, and the through via has the above-mentioned A probe card, wherein a second optical fiber for outputting an observation signal from a semiconductor chip to the test apparatus via the interposer is inserted and fixed.
請求項1〜9のいずれか1項に記載のプローブカードと、該プローブカードの前記第1及び第2の光ファイバがそれぞれ接続された試験装置とを含んでなることを特徴とする回路試験装置。 A circuit test apparatus that is disposed on a semiconductor chip and used for electrical testing of the semiconductor chip,
A circuit test apparatus comprising: the probe card according to claim 1; and a test apparatus to which the first and second optical fibers of the probe card are respectively connected. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008157132A JP5230280B2 (en) | 2008-06-16 | 2008-06-16 | Probe card and circuit test apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008157132A JP5230280B2 (en) | 2008-06-16 | 2008-06-16 | Probe card and circuit test apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009300333A JP2009300333A (en) | 2009-12-24 |
JP5230280B2 true JP5230280B2 (en) | 2013-07-10 |
Family
ID=41547382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008157132A Active JP5230280B2 (en) | 2008-06-16 | 2008-06-16 | Probe card and circuit test apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5230280B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7271283B2 (en) * | 2019-04-16 | 2023-05-11 | 株式会社日本マイクロニクス | Inspection connection device |
JP7227067B2 (en) * | 2019-05-08 | 2023-02-21 | 株式会社日本マイクロニクス | Inspection connection device |
CN114624483B (en) * | 2022-05-13 | 2022-08-02 | 苏州联讯仪器有限公司 | Telescopic chip probe and chip test system |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6237940A (en) * | 1985-08-12 | 1987-02-18 | Nippon Denshi Zairyo Kk | Probe card |
JPH04259862A (en) * | 1991-02-15 | 1992-09-16 | Fujitsu Ltd | Testing apparatus of printed circuit board |
CN101213462B (en) * | 2005-06-30 | 2012-08-29 | 日本电气株式会社 | Electric field/magnetic field sensor and method for fabricating them |
-
2008
- 2008-06-16 JP JP2008157132A patent/JP5230280B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009300333A (en) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100500452B1 (en) | Ball Grid Array Package Test Apparatus and Method | |
JPH06188299A (en) | Method and apparatus for testing chip of semiconductor device or carrier of multichip module | |
JPH1070160A (en) | Self-contained functional part for electrical conduction test of integrated circuit | |
JP5230280B2 (en) | Probe card and circuit test apparatus | |
US7649375B2 (en) | Connector-to-pad printed circuit board translator and method of fabrication | |
KR20000064785A (en) | Liquid Crystal Display Module Manufacturing Method | |
US6798212B2 (en) | Time domain reflectometer probe having a built-in reference ground point | |
JP2010021362A (en) | Method of manufacturing semiconductor device | |
KR102090578B1 (en) | Substrate of electronic device, electronic device including the same and measuring method of resistance at contact portion | |
JP7227067B2 (en) | Inspection connection device | |
US6781218B1 (en) | Method and apparatus for accessing internal nodes of an integrated circuit using IC package substrate | |
US20080061812A1 (en) | Component-attach test vehicle | |
TWI740889B (en) | A transmission line | |
US6954569B2 (en) | Butt joined electronic assembly and module | |
US7633667B2 (en) | Apparatus and method of forming high performance integrated RF optical module | |
US7348597B1 (en) | Apparatus for performing high frequency electronic package testing | |
WO2001006819A1 (en) | Optical radiation conducting zones and associated bonding and alignment systems | |
KR101912843B1 (en) | Printed circuit board | |
Bardalen et al. | Bipolar photodiode module operated at 4 K | |
JP3310930B2 (en) | Probe card | |
WO2022014363A1 (en) | Opto-electric hybrid substrate, optical communication module using same, and optical element inspection method | |
JPH09252031A (en) | Wafer tester | |
JP2010217116A (en) | Probe and system for measurement of electric signal | |
JPH09159694A (en) | Lsi test probe | |
US6646887B2 (en) | Removable mechanical attachment system for electronic assemblies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5230280 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |