JP5229554B2

JP5229554B2 - Battery Charger

Info

Publication number: JP5229554B2
Application number: JP2008239460A
Authority: JP
Inventors: 秀也佐藤
Original assignee: Daiwa Industries Ltd
Current assignee: Daiwa Industries Ltd
Priority date: 2008-09-18
Filing date: 2008-09-18
Publication date: 2013-07-03
Anticipated expiration: 2028-09-18
Also published as: JP2010074939A

Description

バッテリー充電器に関するものである。 It relates to a battery charger.

鉛シールバッテリーは、保水が不要でメンテナンスフリーである。また、密閉構造による安全性の高さなどから、産業用機器の電源として見直されている。
このような鉛シールバッテリーは、例えば、停電などで主電源が遮断された際の電子機器のシステム保全を行うための緊急避難用電源として充電状態に常に保たれるスタンバイ用途や、ＡＣ電源の無い場所で電子機器の主電源として充放電を繰り返すサイクル用途として使用されている。 Lead sealed batteries do not require water retention and are maintenance free. In addition, it has been reviewed as a power source for industrial equipment because of its high safety due to its sealed structure.
Such a lead-sealed battery has, for example, a standby use that is always kept in a charged state as an emergency evacuation power source for maintaining the system of an electronic device when the main power source is cut off due to a power failure or the like, or no AC power source. It is used as a cycle application that repeats charging and discharging as a main power source of electronic equipment at a place.

ところで、このようなバッテリーの充放電に関しては、寿命の点からいくつかの制約事項がある。放電については、過放電防止の点から、放電電流別に放電終止電圧の規定がある。また、充電については、液涸れの点から最大充電電流の規定がある。 By the way, there are some restrictions regarding the charge / discharge of such a battery from the viewpoint of life. With respect to discharge, there is a specified discharge end voltage for each discharge current from the viewpoint of preventing overdischarge. Regarding charging, there is a maximum charging current from the point of liquid dripping.

ところが、ユーザーのニーズは、使用（放電）できる時間は長く、充電時間は短くという矛盾するものである。 However, the user's needs are contradictory in that the time that can be used (discharged) is long and the charging time is short.

そのため、規定範囲内で充放電を繰り返しながら連続で使用する場合は、期待される寿命を全うする確立は高くなるが、不定期に使用する場合は、使用していない期間バッテリーは自己放電するので容量が減少し、放電終止電圧以下まで放電させてしまう場合がある。 Therefore, when using continuously while charging and discharging within the specified range, the probability of achieving the expected life will be high, but if used irregularly, the battery will self-discharge during the unused period. In some cases, the capacity is reduced, and the battery is discharged below the discharge end voltage.

例えば、公称電圧１２Ｖのバッテリーをサイクル用途で連続使用する場合、充放電を伴う使用期間内でのバッテリー電圧の変化は、約１０Ｖ〜１３Ｖになるが、不定期使用の場合は、数ヶ月間放置すると自己放電によってほぼ０Ｖまで放電することもある。 For example, when a battery with a nominal voltage of 12V is continuously used for cycle applications, the change in battery voltage during the period of use with charging and discharging is about 10V to 13V, but for irregular use, it is left for several months. Then, it may discharge to almost 0V by self-discharge.

従来このような鉛バッテリーの充電には（スタンバイ用途、サイクル用途共）、例えば、図３の（特許文献１）に示すような定電流制限機能が付いたスイッチング電源が用いられている。 Conventionally, a switching power supply having a constant current limiting function as shown in FIG. 3 (Patent Document 1) is used for charging such a lead battery (both for standby use and cycle use).

この電源は、図３に示すように、トランスＴの一次巻き線２ａと直流電源Ｖ１間にスイッチング用トランジスタ（ここでは、ＭＯＳＦＥＴ）４を直列に設け、前記ＦＥＴ４の制御端子（ゲート端子）とトランスＴの制御巻き線２ｃとを接続して一次巻き線２ａの出力を正帰還するようにしたものである。また、前記トランスＴの一次巻き線２ａと直流電源Ｖ１間と、前記ＦＥＴ４のゲート端子の間に起動抵抗１６を設けるとともに、前記ＦＥＴ４（ソース端子）と直流電源Ｖ１間に電流検出抵抗Ｒ１を設けてある。さらに、前記電流検出抵抗Ｒ１と直流電源Ｖ１の間と、前記ＦＥＴ４のゲート端子間に、制御端子（ベース端子）を備えたシャント用のスイッチング手段（ここでは、トランジスタ）１０を並列に設け、そのシャント用トランジスタ１０のベース端子を前記ＦＥＴ４と電流検出抵抗Ｒ１との間に接続してある。一方、トランスＴの二次巻き線２ｂには、ダイオード半波整流回路１８を接続して、前記整流出力１２をバッテリー充電出力Ｖ２としたものである。 As shown in FIG. 3, this power source is provided with a switching transistor (here, MOSFET) 4 in series between a primary winding 2a of a transformer T and a DC power source V1, and a control terminal (gate terminal) of the FET 4 and a transformer The control winding 2c of T is connected to positively feed back the output of the primary winding 2a. Further, a starting resistor 16 is provided between the primary winding 2a of the transformer T and the DC power source V1, and between the gate terminal of the FET 4, and a current detection resistor R1 is provided between the FET 4 (source terminal) and the DC power source V1. It is. Further, a shunt switching means (here, a transistor) 10 having a control terminal (base terminal) is provided in parallel between the current detection resistor R1 and the DC power source V1 and between the gate terminals of the FET 4, The base terminal of the shunt transistor 10 is connected between the FET 4 and the current detection resistor R1. On the other hand, a diode half-wave rectifier circuit 18 is connected to the secondary winding 2b of the transformer T, and the rectified output 12 is used as the battery charge output V2.

このような回路では、ＡＣ電源を投入すると、ダイオードブリッジ（図示せず）で全波整流され、コンデンサによって直流に変換された電圧Ｖ１が回路に印加される。 In such a circuit, when AC power is turned on, a voltage V1 that is full-wave rectified by a diode bridge (not shown) and converted into direct current by a capacitor is applied to the circuit.

直流電圧Ｖ１が印加されると、抵抗１６を介して前記ＦＥＴ４のゲート入力容量に電荷が蓄えられ、その電位が閾値に達すると前記ＦＥＴ４がＯＮする。前記ＦＥＴ４がＯＮすると、トランスＴの一次巻き線２ａ、二次巻き線２ｂ、制御巻き線２ｃの両端に電圧が発生する。その際、電圧は、●側がプラス電位となる。 When the DC voltage V1 is applied, charges are stored in the gate input capacitance of the FET 4 via the resistor 16, and the FET 4 is turned on when the potential reaches a threshold value. When the FET 4 is turned on, a voltage is generated across the primary winding 2a, the secondary winding 2b, and the control winding 2c of the transformer T. At this time, the voltage is positive on the ● side.

このとき、制御巻き線２ｃには、Ｖ１×（２ｃ／２ａ）の電圧が発生し、前記ＦＥＴ４のゲート端子にコンデンサ１４、抵抗１２を通して電荷が蓄えられる。そのため、ゲート電圧が上昇し、前記ＦＥＴ４はＯＮ状態を維持して、一次電流ｉｐ（Ｖ１／（２ａのインダクタンス）×ＯＮ時間）が流れる。 At this time, a voltage of V1 × (2c / 2a) is generated in the control winding 2c, and charges are stored in the gate terminal of the FET 4 through the capacitor 14 and the resistor 12. For this reason, the gate voltage rises, the FET 4 is maintained in the ON state, and the primary current ip (V1 / (2a inductance) × ON time) flows.

その結果、抵抗Ｒ１には、（ｉｐ×Ｒ１）の電位差が生じ、この電圧がシャント用トランジスタ１０のベース〜エミッタ間の閾値を超えると、前記トランジスタ１０がＯＮして前記ＦＥＴ４のゲート電荷を引き抜き、前記ＦＥＴ４をＯＦＦにする。 As a result, a potential difference of (ip × R1) occurs in the resistor R1, and when this voltage exceeds the threshold between the base and the emitter of the shunt transistor 10, the transistor 10 is turned on and the gate charge of the FET 4 is extracted. The FET 4 is turned off.

前記ＦＥＴ４がＯＦＦになると、トランスＴの一次巻き線２ａ、制御巻き線２ｃの両端には、逆極性電圧が発生する。そのため、二次側には、整流回路１８のダイオードが導通する向きに電圧が印加され、二次側に電力が伝達される。こうした動作を繰り返すことにより、二次側に伝達された電力は図４のような出力電圧−出力電流特性を呈することとなる。
特開平０５−１４６１４６号公報 When the FET 4 is turned off, a reverse polarity voltage is generated at both ends of the primary winding 2a and the control winding 2c of the transformer T. Therefore, a voltage is applied to the secondary side in such a direction that the diode of the rectifier circuit 18 becomes conductive, and power is transmitted to the secondary side. By repeating such an operation, the electric power transmitted to the secondary side exhibits the output voltage-output current characteristic as shown in FIG.
JP 05-146146 A

しかしながら、上記のスイッチング電源では、図４のような、充電（出力）電流が右下がりに低下する定電流特性を呈する問題がある。
例えば、バッテリー電圧がほぼ０Ｖで最大充電電流を超えないように回路定数を設定した場合、最大充電電流で充電すると、充電に応じてバッテリー電圧は上昇するが、バッテリー電圧が上昇すると、充電電流は減少する。充電電流が減少すると、充電する電荷量は減少し、充電に要する時間が長くなる問題がある。 However, the above-described switching power supply has a problem of exhibiting a constant current characteristic in which the charging (output) current decreases to the right as shown in FIG.
For example, if the circuit constant is set so that the battery voltage is almost 0 V and does not exceed the maximum charging current, charging with the maximum charging current will increase the battery voltage according to the charging, but if the battery voltage increases, the charging current will be Decrease. When the charging current is reduced, the amount of charge to be charged is reduced, and there is a problem that the time required for charging becomes long.

そこで、バッテリー電圧が公称電圧の半分程度のときに最大充電電量になるように回路の容量を大きく設定した場合、この回路では、充電電圧（バッテリー電圧）の半分まで上昇したときに最大充電電流を超えてしまう。そのため、所定のバッテリー電圧（充電電圧）まで上昇させると過充電となってしまう問題がある。 Therefore, when the capacity of the circuit is set to be large so that the maximum charge amount is obtained when the battery voltage is about half of the nominal voltage, this circuit increases the maximum charge current when the battery voltage rises to half of the charge voltage (battery voltage). It will exceed. For this reason, there is a problem that overcharging occurs when the voltage is increased to a predetermined battery voltage (charging voltage).

そこで、この発明の課題は、短時間で充電ができるようにすることである。 Therefore, an object of the present invention is to enable charging in a short time.

上記の課題を解決するため、この発明では、トランスの一次巻き線と直流電源間にスイッチング用トランジスタを直列に設け、前記トランジスタの制御端子にカップリングコンデンサを介してトランスの制御巻き線を接続し一次巻き線出力を正帰還させるとともに、トランスの一次巻き線と直流電源間に起動抵抗の一端を接続し、起動抵抗の他端を前記トランジスタの制御端子とカップリングコンデンサ間に接続して、前記トランジスタと直流電源間に電流検出抵抗を設け、その電流検出抵抗と直流電源間と、前記トランジスタの制御端子とカップリングコンデンサ間に、制御端子を備えたシャント用のスイッチング手段を並列に設け、一方、トランスの二次巻き線にダイオード半波整流回路を接続して、その整流出力をバッテリー充電出力とするとともに、前記出力を基準電圧と比較する電圧検出手段を介して、その比較出力を前記トランジスタの制御端子にフィードバックするバッテリー充電器に、第一の抵抗の一端と第一のツェナーダイオードのカソード端子を接続した第一の直列回路のアノード端子と、第二の抵抗とコンデンサを並列に接続した並列回路の他端を接続したトリガ回路を備え、前記トリガ回路の第一の直列回路の抵抗の他端を、トランスの制御巻き線と接続し、並列回路の一端を上記トランジスタと電流検出抵抗間に接続して、第一の直列回路と並列回路の接続点をシャント用スイッチング手段の制御端子に接続した構成を採用したのである。 In order to solve the above problems, in the present invention, a switching transistor is provided in series between the primary winding of the transformer and a DC power source, and the control winding of the transformer is connected to the control terminal of the transistor via a coupling capacitor. Positive feedback of the primary winding output, one end of the starting resistor is connected between the primary winding of the transformer and the DC power supply, the other end of the starting resistor is connected between the control terminal of the transistor and a coupling capacitor, A current detecting resistor is provided between the transistor and the DC power source, and a shunt switching means having a control terminal is provided in parallel between the current detecting resistor and the DC power source, and between the control terminal and the coupling capacitor of the transistor. Connect a diode half-wave rectifier circuit to the secondary winding of the transformer, and charge the rectified output to the battery. And a battery charger that feeds back the comparison output to the control terminal of the transistor via voltage detection means for comparing the output with a reference voltage, and one end of the first resistor and the cathode terminal of the first Zener diode. And a trigger circuit connected to the other end of the parallel circuit in which a second resistor and a capacitor are connected in parallel, in addition to the resistance of the first series circuit of the trigger circuit. Connect one end of the parallel circuit to the control winding of the transformer, connect one end of the parallel circuit between the transistor and the current detection resistor, and connect the connection point of the first series circuit and the parallel circuit to the control terminal of the shunt switching means The configuration was adopted.

このような構成を採用することにより、電圧検出手段が、整流回路出力（充電出力）を基準電圧と比較し、例えば、基準電圧よりも高ければ、その比較出力をシャント用のスイッチング手段の制御端子に出力してスイッチング手段をＯＮにし、トランジスタをＯＦＦにすることで、発振動作を行わないようにして出力電圧を降下させる。逆に、整流回路出力が基準電圧より低ければ、スイッチング手段をＯＦＦにして、トランジスタをＯＦＦにする動作は行わず、発振動作を行うようにして出力電圧を上昇させるように制御する。このようにして規定の充電電圧に保持する電圧の制御を行う。
一方、トランジスタを流れる電流は、入力電圧／（トランスの一次巻き線のインダクタンス）×ＯＮ時間となり、ＯＮ時間または入力電圧に比例して大きくなる。そのため、増加する電流を電流検出抵抗で電圧降下として検出する。
いま、この電流検出抵抗の電圧降下が大きくなると、トリガ回路を構成する並列回路のコンデンサを充電する電圧が持ち上げられる。すると、前記コンデンサを第一の抵抗と第一のツェナーダイオードを通して充電する時間がトランジスタを流れる電流に比較して短くなる。こうすることで、スイッチング手段が速くＯＮするようにして、トランジスタのＯＮ時間を短くし、電流を減少させることができる。こうして、従来の出力電圧−出力電流特性で、二次側出力電圧の低下に伴う出力（充電）電流の増加分（右下がりの部分）が流れないように規制する（相殺する）ことで、充電電流を垂下特性にする。 By adopting such a configuration, the voltage detection means compares the rectifier circuit output (charging output) with a reference voltage. For example, if the voltage detection means is higher than the reference voltage, the comparison output is used as a control terminal of the shunt switching means. The switching means is turned on and the transistor is turned off, so that the output voltage is lowered without performing the oscillation operation. On the other hand, if the output of the rectifier circuit is lower than the reference voltage, the switching means is turned off and the transistor is turned off, and the output voltage is controlled to rise by performing the oscillation operation. In this way, the voltage held at the specified charging voltage is controlled.
On the other hand, the current flowing through the transistor is input voltage / (inductance of the primary winding of the transformer) × ON time, and increases in proportion to the ON time or the input voltage. Therefore, the increasing current is detected as a voltage drop by the current detection resistor.
Now, when the voltage drop of the current detection resistor becomes large, the voltage for charging the capacitor of the parallel circuit constituting the trigger circuit is raised. Then, the time for charging the capacitor through the first resistor and the first Zener diode is shorter than the current flowing through the transistor. By doing so, the switching means can be turned ON quickly, the ON time of the transistor can be shortened, and the current can be reduced. In this way, the conventional output voltage-output current characteristics are controlled (cancelled) by preventing the output (charging) current increase (lower right portion) from flowing along with the decrease in the secondary output voltage. Make the current drooping.

このとき、上記起動抵抗を、第三の抵抗の一端と第四の抵抗の他端を接続した第二の直列回路と、第二及び第三の２個のツェナーダイオードで構成し、前記第二の直列回路の一方をトランスの一次巻き線と直流電源間に接続し、他方を上記トランジスタの制御端子とカップリングコンデンサ間に接続するとともに、前記制御端子とカップリングコンデンサ間に第三のツェナーダイオードのカソード端子を接続してアノード端子を電流検出抵抗と直流電源間に接続し、一方、第二のツェナーダイオードのカソード端子を第二の直列回路の第三と第四の抵抗の接続点と接続し、アノード端子を電流検出抵抗と直流電源間に接続した構成を採用することができる。 At this time, the starting resistor is composed of a second series circuit in which one end of the third resistor and the other end of the fourth resistor are connected, and second and third zener diodes, and the second resistor One of the series circuits is connected between the primary winding of the transformer and the DC power source, and the other is connected between the control terminal of the transistor and the coupling capacitor, and a third Zener diode is connected between the control terminal and the coupling capacitor. And the anode terminal is connected between the current detection resistor and the DC power supply, while the cathode terminal of the second Zener diode is connected to the connection point of the third and fourth resistors of the second series circuit. In addition, a configuration in which the anode terminal is connected between the current detection resistor and the DC power supply can be employed.

このような構成を採用することにより、第三の抵抗と第二のツェナーダイオードを用いてトランジスタの制御端子の最大定格電圧より低い電圧を生成する。そして、その電圧から第四の抵抗と第三のツェナーダイオードを用いて起動用の電圧を生成する。このように、予め安定度が高い電圧を生成し、その電圧を使用して起動用の電圧を生成する。こうすることで、外来ノイズが入力側（直流電源側）から伝播した場合でも、前記トランジスタの制御端子への印加電圧を第二のツェナーダイオードが吸収して過電圧から保護することができる。また、第三のツェナーダイオードによって、前記トランジスタが線形領域内でＯＮ／ＯＦＦができるようにバイアスを与えることで、スイッチング速度を早くできる。
さらに、第四の抵抗を通して短時間で制御端子の入力容量を充電してＯＮさせることができる。このとき、制御端子の電圧の上昇は第三のツェナーダイオードで規制されるので、過充電することはない。
一方、第三のツェナーダイオードは、トランジスタがＯＦＦしたときの制御端子の過電圧保護もできる。
また、トランジスタがＯＦＦした際に、トランスの制御巻き線には、出力電圧との巻き線比に比例する電圧が発生し、発生した電圧によってトランジスタの制御端子には逆極性（マイナス）の電圧が印加される。このとき、第三のツェナーダイオードが導通してクランプすることで、前記トランジスタの制御端子を過電圧から保護することもできる。 By adopting such a configuration, a voltage lower than the maximum rated voltage of the control terminal of the transistor is generated using the third resistor and the second Zener diode. Then, a starting voltage is generated from the voltage using the fourth resistor and the third Zener diode. In this way, a voltage having high stability is generated in advance, and a starting voltage is generated using the voltage. In this way, even when external noise propagates from the input side (DC power supply side), the voltage applied to the control terminal of the transistor can be absorbed by the second Zener diode and protected from overvoltage. In addition, the switching speed can be increased by applying a bias so that the transistor can be turned ON / OFF in the linear region by the third Zener diode.
Furthermore, the input capacitance of the control terminal can be charged and turned on in a short time through the fourth resistor. At this time, the increase in the voltage of the control terminal is regulated by the third Zener diode, so that it is not overcharged.
On the other hand, the third Zener diode can also protect the control terminal from overvoltage when the transistor is turned off.
Also, when the transistor is turned off, a voltage proportional to the winding ratio with the output voltage is generated in the control winding of the transformer, and a reverse polarity (minus) voltage is generated in the control terminal of the transistor due to the generated voltage. Applied. At this time, the control terminal of the transistor can be protected from overvoltage by conducting and clamping the third Zener diode.

このとき、上記トランジスタの制御端子とシャント用スイッチング手段間に保護抵抗を設けるとともに、上記カップリングコンデンサと制御巻き線間に制限抵抗を設けた構成を採用することができる。 At this time, it is possible to employ a configuration in which a protective resistor is provided between the control terminal of the transistor and the shunt switching means, and a limiting resistor is provided between the coupling capacitor and the control winding.

このような構成を採用することにより、スイッチング手段がＯＮしたときに、トランジスタの制御端子の入力容量に蓄えられている電荷を保護抵抗が規制する。また、コンデンサに蓄えられている電荷は制限抵抗が規制する。このように、入力容量とコンデンサに蓄えられた電荷を規制することで、スイッチング手段を過電流から保護する。 By adopting such a configuration, when the switching means is turned on, the protective resistance regulates the charge stored in the input capacitance of the control terminal of the transistor. The limiting resistance regulates the charge stored in the capacitor. Thus, the switching means is protected from overcurrent by regulating the input capacitance and the charge stored in the capacitor.

また、このとき、上記シャント用スイッチング手段の制御端子と、上記電流検出抵抗と直流電源間に、カソード端子を前記制御端子側にしてダイオードを接続した構成を採用することができる。 Further, at this time, it is possible to adopt a configuration in which a diode is connected between the control terminal of the shunt switching means, the current detection resistor, and the DC power supply with the cathode terminal on the control terminal side.

このような構成を採用することにより、ダイオードは、スイッチング手段に逆極性（マイナス）の過電圧が印加されると、導通してスイッチング手段を逆極性の過電圧から保護する。 By adopting such a configuration, when an overvoltage having a reverse polarity (minus) is applied to the switching means, the diode conducts and protects the switching means from the overvoltage having the reverse polarity.

この発明は、以上のように構成したことにより、バッテリーの充電が短時間でできる。また、充電は、定電流による垂下特性を呈するので、充電時間が予測できる。 Since the present invention is configured as described above, the battery can be charged in a short time. Further, since charging exhibits a drooping characteristic due to a constant current, the charging time can be predicted.

以下、この発明の実施の形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１のバッテリー充電器は、ＲＣＣ（リンギング・チョーク・コンバータ）スイッチング方式を採用したもので、図1のように、スイッチング用トランジスタにＭＯＳＦＥＴトランジスタ３０を使用して、前記ＦＥＴ３０にトランスＴ１を用いて正帰還をかけて自励発振を行うようにしたものである。 The battery charger in FIG. 1 employs an RCC (ringing choke converter) switching system, and as shown in FIG. 1, a MOSFET transistor 30 is used as a switching transistor and a transformer T1 is used in the FET 30. Self-oscillation is performed by applying positive feedback.

すなわち、この回路では、トランスＴ１の一次巻き線Ｍ１と直流電源（図１では整流回路を省略してある）Ｖ_ＩＮ間に前記ＦＥＴ３０のドレイン端子Ｄとソース端子Ｓを接続し、前記ＦＥＴ３０の制御（ゲート）端子Ｇに、制御巻き線Ｍ３を接続して、一次巻き線出力を正帰還するようにしてある。そのため、この形態では、制御巻き線Ｍ３の巻き線方向を一次巻き線Ｍ１と同じにしてある。 That is, in this circuit, the drain terminal D and the source terminal S of the FET 30 are connected between the primary winding M1 of the transformer T1 and the DC power source (the rectifier circuit is omitted in FIG. 1) _VIN to control the FET 30. The control winding M3 is connected to the (gate) terminal G so that the primary winding output is positively fed back. Therefore, in this embodiment, the winding direction of the control winding M3 is the same as that of the primary winding M1.

その際、前記ＦＥＴ３０のゲート端子Ｇと制御巻き線Ｍ３の間にカップリングコンデンサＣ５を設けて、後述の起動回路Ｓｃの起動電流が制御巻き線Ｍ３へ流れ込まないようにしてある。そのため、このコンデンサＣ５は、後述の起動回路Ｓｃとの接続点よりも制御巻き線Ｍ３の側に設けてある。 At this time, a coupling capacitor C5 is provided between the gate terminal G of the FET 30 and the control winding M3 so that a starting current of a starting circuit Sc described later does not flow into the control winding M3. Therefore, the capacitor C5 is provided on the control winding M3 side with respect to a connection point with a starting circuit Sc described later.

また、直流電源Ｖ_ＩＮを前記ＦＥＴ３０のゲート端子Ｇに起動回路Ｓｃを介して接続し、そのＦＥＴ３０と直流電源Ｖ_ＩＮ間に（ＦＥＴのソース端子）、電流検出抵抗Ｒ４を設けてある。 Further, a DC power source _VIN is connected to the gate terminal G of the FET 30 via a starting circuit Sc, and a current detection resistor R4 is provided between the FET 30 and the DC power source _VIN (source terminal of the FET).

起動回路Ｓｃは、この形態では、第三の抵抗Ｒ１の一端と第四の抵抗Ｒ７の一端を直列に接続した第二の直列回路Ｓ２と、第二及び第三の2個のツェナーダイオードＺＤ２とＺＤ３で構成されている。
前記第二の直列回路は、一方をトランスＴ１の一次巻き線Ｍ１と直流電源Ｖ_ＩＮ間に接続し、他方を前記ＦＥＴ３０のゲート端子Ｇに接続してある。また、第三のツェナーダイオードＺＤ３のカソード端子は前記ＦＥＴ３０のゲート端子Ｇと接続し、そのツェナーダイオードＺＤ３のアノード端子を電流検出抵抗Ｒ４と直流電源Ｖ_ＩＮ間に（アースに）接続してある。
そして、他方の第二のツェナーダイオードＺＤ２のカソード端子を前記第二の直列回路Ｓ２の第三の抵抗Ｒ１と第四の抵抗Ｒ７の接続点と接続し、アノード端子を電流検出抵抗Ｒ４と直流電源Ｖ_ＩＮ間（アース）に接続した構成となっている。 In this embodiment, the starting circuit Sc includes a second series circuit S2 in which one end of the third resistor R1 and one end of the fourth resistor R7 are connected in series, the second and third zener diodes ZD2, It is composed of ZD3.
One of the second series circuits is connected between the primary winding M1 of the transformer T1 and the DC power source _VIN , and the other is connected to the gate terminal G of the FET 30. The cathode terminal of the third Zener diode ZD3 is connected to the gate terminal G of the FET 30, and the anode terminal of the Zener diode ZD3 is connected between the current detection resistor R4 and the DC power source _VIN (to ground).
The cathode terminal of the other second Zener diode ZD2 is connected to the connection point of the third resistor R1 and the fourth resistor R7 of the second series circuit S2, and the anode terminal is connected to the current detection resistor R4 and the DC power source. It is configured to be connected between _VIN (ground).

この起動回路Ｓｃでは、第三の抵抗Ｒ１と第二のツェナーダイオードＺＤ２が、前記ＦＥＴ３０のゲート最大定格電圧よりも低く、かつ、前記ゲート電圧よりも高い電圧を生成する。そして、その生成電圧から第四の抵抗Ｒ７と第三のツェナーダイオードＺＤ３がゲート駆動電圧（バイアス電圧）を生成する。このように、一旦、直流電源Ｖ_ＩＮから第四の抵抗Ｒ７と第三のツェナーダイオードＺＤ３で安定化した電圧を生成するので、外来ノイズが入力側から伝播した場合でも、前記ノイズを吸収してゲート端子Ｇを保護することができる。
さらに、第三のツェナーダイオードＺＤ３により、ゲート駆動電圧（バイアス電圧）を前記ＦＥＴ３０のドレイン〜ソース間の線形領域内に設定することで、ＯＮ／ＯＦＦのスイッチング速度を高速にすることができる。
加えて、前記ＦＥＴ３０のゲート端子Ｇには、第三の抵抗Ｒ１と第二のツェナーダイオードＺＤ２が生成するゲート電圧より低い電圧を印加することで、第四の抵抗Ｒ７を介してゲート端子Ｇの入力容量を短時間で充電することができる。このため、前記ＦＥＴ３０のＯＦＦの速度を高速にすることができる。このとき、この充電によってゲート電圧が上昇すると、上昇した電圧を第三のツェナーダイオードＺＤ３がクランプして前記ＦＥＴ３０を保護する。
同様に、第三のツェナーダイオードＺＤ３は、前記ＦＥＴ３０のゲート端子Ｇを制御巻き線Ｍ３のスパイク電圧から保護することもできる。
すなわち、前記ＦＥＴ３０がＯＦＦすると、制御巻き線Ｍ３には、逆向きの電圧（約Ｖ_ｏｕｔ×Ｎ３／Ｎ２）が発生する。このとき、前記ＦＥＴ３０のゲート端子Ｇには、ソース電位から見て逆極性（マイナス方向）の電圧が印加されるが、第三のツェナーダイオードＺＤ３が順方向に導通して、ゲート電位をソース電位よりも約０．６Ｖ低い電圧でクランプする。このため、ゲート端子Ｇを逆極性の過電圧から保護することができる。 In the starter circuit Sc, the third resistor R1 and the second Zener diode ZD2 generate a voltage lower than the maximum gate rated voltage of the FET 30 and higher than the gate voltage. Then, the fourth resistor R7 and the third Zener diode ZD3 generate a gate drive voltage (bias voltage) from the generated voltage. In this way, since a voltage stabilized by the fourth resistor R7 and the third Zener diode ZD3 is once generated from the DC power source _VIN, even when external noise propagates from the input side, the noise is absorbed. The gate terminal G can be protected.
Furthermore, by setting the gate drive voltage (bias voltage) in the linear region between the drain and source of the FET 30 by the third Zener diode ZD3, the ON / OFF switching speed can be increased.
In addition, by applying a voltage lower than the gate voltage generated by the third resistor R1 and the second Zener diode ZD2 to the gate terminal G of the FET 30, the gate terminal G of the FET 30 is connected via the fourth resistor R7. The input capacity can be charged in a short time. For this reason, the OFF speed of the FET 30 can be increased. At this time, when the gate voltage increases due to this charging, the third Zener diode ZD3 clamps the increased voltage to protect the FET 30.
Similarly, the third Zener diode ZD3 can protect the gate terminal G of the FET 30 from the spike voltage of the control winding M3.
That is, when the FET 30 is turned off, a reverse voltage (about _Vout × N3 / N2) is generated in the control winding M3. At this time, a voltage having a reverse polarity (minus direction) as viewed from the source potential is applied to the gate terminal G of the FET 30, but the third Zener diode ZD3 conducts in the forward direction and the gate potential is changed to the source potential. Clamp at a voltage about 0.6V lower than that. For this reason, the gate terminal G can be protected from an overvoltage having a reverse polarity.

また、前記ＦＥＴ３０のゲート端子Ｇと、前記電流検出抵抗Ｒ４と直流電源Ｖ_ＩＮ間（アース）に、ＮＰＮトランジスタ４０を並列に設けてある。すなわち、このトランジスタ４０は、制御端子（ベース端子）Ｂを備えたシャント用のスイッチング手段として設けたもので、前記ゲート端子Ｇに保護抵抗Ｒ６を介してコレクタ端子Ｃを接続するとともに、エミッタ端子Ｅを前記電流検出抵抗Ｒ４と直流電源Ｖ_ＩＮ間（アース）に接続してある。なお、シャント用のスイッチング手段としては、バイポーラトランジスタの他にもユニポーラトランジスタやサイリスタなどの使用も可能である。 Further, an NPN transistor 40 is provided in parallel between the gate terminal G of the FET 30 and between the current detection resistor R4 and the DC power source _VIN (ground). That is, the transistor 40 is provided as a shunt switching means having a control terminal (base terminal) B. The transistor 40 has a collector terminal C connected to the gate terminal G via a protective resistor R6 and an emitter terminal E. Is connected between the current detection resistor R4 and the DC power source _VIN (ground). As the shunt switching means, a unipolar transistor or a thyristor can be used in addition to the bipolar transistor.

このシャント用のトランジスタ４０のベース端子Ｂには、トリガ回路ＳＬが接続されている。
すなわち、前記トリガ回路ＳＬは、第一の抵抗Ｒ９の一端と第一のツェナーダイオードＺＤ１のカソード端子を接続した第一の直列回路Ｓ１のアノード端子と、コンデンサＣ４と抵抗Ｒ５を並列に接続した並列回路Ｐ１の他端を接続したものである。このトリガ回路ＳＬは、第一の直列回路の抵抗Ｒ９の他端を、トランスＴ１の制御巻き線Ｍ３と制限抵抗Ｒ８との間に接続し、並列回路Ｐ１の一端を前記ＦＥＴ３０と電流検出抵抗Ｒ４間に接続して、第一の直列回路と並列回路Ｐ１の接続点をシャント用トランジスタ４０のベース端子Ｂに接続してある。 A trigger circuit SL is connected to the base terminal B of the shunt transistor 40.
That is, the trigger circuit SL includes a parallel connection in which one end of the first resistor R9 and the anode terminal of the first series circuit S1 connected to the cathode terminal of the first Zener diode ZD1, and the capacitor C4 and the resistor R5 are connected in parallel. The other end of the circuit P1 is connected. In the trigger circuit SL, the other end of the resistor R9 of the first series circuit is connected between the control winding M3 of the transformer T1 and the limiting resistor R8, and one end of the parallel circuit P1 is connected to the FET 30 and the current detection resistor R4. The connection point between the first series circuit and the parallel circuit P1 is connected to the base terminal B of the shunt transistor 40, connected in between.

このようなトリガ回路ＳＬでは、前記ＦＥＴ３０がＯＮしたとき、制御巻き線Ｍ３（ターン数：Ｎ３）には、
Ｖ＝Ｖｉｎ×Ｎ３／Ｎ１（Ｖ）
の電圧が生じ、第一の抵抗Ｒ９と第一のツェナーダイオードＺＤ１を介してコンデンサＣ４を充電する。そして、充電されたコンデンサＣ４の電圧がシャント用トランジスタ４０のベース端子Ｂの閾値（飽和電圧）を超えると、前記トランジスタ４０がＯＮして前記ＦＥＴ３０のゲート端子Ｇを遮断して、前記ＦＥＴ３０をＯＦＦにする。
このとき、前記ＦＥＴ３０の最大ＯＮ時間は、コンデンサＣ４、第一の抵抗Ｒ９の時定数によってコンデンサＣ４が充電されて、前記シャント用トランジスタ４０がＯＮするまでの時間である。 In such a trigger circuit SL, when the FET 30 is turned on, the control winding M3 (number of turns: N3)
V = Vin × N3 / N1 (V)
And the capacitor C4 is charged via the first resistor R9 and the first Zener diode ZD1. When the charged voltage of the capacitor C4 exceeds the threshold value (saturation voltage) of the base terminal B of the shunt transistor 40, the transistor 40 is turned on, the gate terminal G of the FET 30 is shut off, and the FET 30 is turned off. To.
At this time, the maximum ON time of the FET 30 is a time from when the capacitor C4 is charged by the time constant of the capacitor C4 and the first resistor R9 until the shunt transistor 40 is turned ON.

また、このコンデンサＣ５の左右には、保護抵抗Ｒ６と制限抵抗Ｒ８が設けられている。前記保護抵抗Ｒ６は、シャント用トランジスタ４０がＯＮしたとき、前記トランジスタ４０のコレクタ電流として前記ＦＥＴ３０のゲート入力容量から流れる電荷を（ゲート電圧／Ｒ６）に制限する。また、制限抵抗Ｒ８は、コンデンサＣ５から流れ出る電流を（巻き線Ｍ３の電圧−ＶＺＤ１／Ｒ８）に制限する。 Further, a protective resistor R6 and a limiting resistor R8 are provided on the left and right sides of the capacitor C5. When the shunt transistor 40 is turned on, the protective resistor R6 limits the charge flowing from the gate input capacitance of the FET 30 to (gate voltage / R6) as the collector current of the transistor 40. The limiting resistor R8 limits the current flowing out of the capacitor C5 to (the voltage of the winding M3—VZD1 / R8).

さらに、このシャント用トランジスタ４０のベース端子Ｂには、保護用のダイオードＤ２が設けられている。このダイオードＤ２は、カソード端子をシャント用トランジスタ４０のベース端子と接続し、アノード端子を電流検出抵抗Ｒ４と直流電源Ｖ_ＩＮ間（アース）に接続したもので、スパイク電圧からシャント用トランジスタ４０を保護する。
すなわち、前記ＦＥＴ３０がＯＦＦした際に、制御巻き線Ｍ３には、逆極性の電圧（約Ｖ_ｏｕｔ×Ｎ３／Ｎ２）が発生する（Ｎ３／Ｎ２：一次、二次巻き線のターン数）。そのため、シャント用トランジスタ４０のベース端子Ｂには、エミッタＥから見て逆極性（マイナス）の電位が印加されることになる。このとき、この電圧は、前記保護ダイオードＤ２に対して順方向となるので、前記ダイオードＤ２が導通して、ベース電位をエミッタ電位より約０．６Ｖ低い電位にクランプして保護する。 Further, a protective diode D2 is provided at the base terminal B of the shunt transistor 40. The diode D2 has a cathode terminal connected to the base terminal of the shunt transistor 40 and an anode terminal connected between the current detection resistor R4 and the DC power source _VIN (ground), and protects the shunt transistor 40 from spike voltage. To do.
That is, when the FET 30 is turned OFF, a reverse polarity voltage (about _Vout × N3 / N2) is generated in the control winding M3 (N3 / N2: the number of turns of the primary and secondary windings). Therefore, a reverse polarity (minus) potential as viewed from the emitter E is applied to the base terminal B of the shunt transistor 40. At this time, since this voltage is in the forward direction with respect to the protection diode D2, the diode D2 is turned on to protect the base potential by clamping it to a potential about 0.6V lower than the emitter potential.

一方、トランスＴ１の二次側巻き線Ｍ２には、ダイオード半波整流回路５０を接続して、その整流出力をバッテリー充電出力Ｖ_ｏｕｔとしている。
また、半波整流出力Ｖ_ｏｕｔには、図1に示すように、基準電圧ＩＣ３１を設けて前記出力Ｖ_ｏｕｔを入力するようにしてある。このＩＣ３１は、内部基準電圧と電圧比較手段を備えたもので、図1のように、分圧抵抗Ｒ１４、Ｒ１５を設けて、前記出力Ｖ_ｏｕｔを検出する。このように検出された出力Ｖ_ｏｕｔは、電圧比較手段によって基準電圧と比較され、比較出力を出力する。この出力はフォトカプラーＰＣ１を介してシャント用のトランジスタ４０のベース端子Ｂに接続して入力するようにしてある。その際、逆流防止用ダイオードＤ３を介して接続することにより、フォトカプラーＰＣ１を保護するようになっている。 On the other hand, a diode half-wave rectifier circuit 50 is connected to the secondary winding M2 of the transformer T1, and the rectified output is used as a battery charge output _Vout .
Further, as shown in FIG. 1, the half-wave rectified output _Vout is provided with a reference voltage IC31 to input the output _Vout . The IC 31 is provided with an internal reference voltage and voltage comparison means, and as shown in FIG. 1, voltage dividing resistors R14 and R15 are provided to detect the output _Vout . The output V _out detected in this way is compared with a reference voltage by the voltage comparison means and outputs a comparison output. This output is connected to the base terminal B of the shunt transistor 40 via the photocoupler PC1 and input. At this time, the photocoupler PC1 is protected by connection via a backflow prevention diode D3.

例えば、基準電圧ＩＣ３１は、入力された分圧電圧と内部基準電圧とを比較し、分圧電位が高ければフォトカプラーＰＣ１を介し、前記シャント用トランジスタ４０をＯＮして、前記ＦＥＴ３０のゲート端子Ｇを遮断し、前記ＦＥＴ３０の発振を停止して出力電圧Ｖ_ｏｕｔを降下させるように制御する。
一方、出力（充電）Ｖ_ｏｕｔ電圧が低下して、分圧抵抗Ｒ１４とＲ１５の電位が前記ＩＣ３１の内部基準電圧より低くなると、前記ＩＣ３１は動作せず、フォトカプラーＰＣ１がＯＦＦとなり、シャント用トランジスタ４０は、前記ＦＥＴ３０をＯＦＦする動作（発振の停止）は行わず、発振させることで出力電圧を上昇させるように制御する。 For example, the reference voltage IC31 compares the input divided voltage with the internal reference voltage. If the divided potential is high, the shunt transistor 40 is turned on via the photocoupler PC1, and the gate terminal G of the FET 30 is turned on. And the oscillation of the FET 30 is stopped and the output voltage _Vout is controlled to drop.
On the other hand, when the output (charge) _Vout voltage decreases and the potentials of the voltage dividing resistors R14 and R15 become lower than the internal reference voltage of the IC31, the IC31 does not operate, the photocoupler PC1 is turned OFF, and the shunt transistor 40 does not perform the operation of turning off the FET 30 (stopping the oscillation), and controls the output voltage to increase by oscillating.

なお、図中の符合６０は、スパイク電流防止用のスナバ回路である。 Note that reference numeral 60 in the figure denotes a snubber circuit for preventing spike current.

この形態は、上記のように構成されており、この形態の充電器は、二次側出力電圧のフィードバックによる定電圧制御、最大ＯＮ時間制御とドレイン電流制御によって出力（充電）電流を制御する。 This embodiment is configured as described above, and the charger of this embodiment controls the output (charge) current by constant voltage control by feedback of the secondary side output voltage, maximum ON time control and drain current control.

いま、充電出力Ｖ_ｏｕｔに未充電の鉛シール充電池を接続して、最大充電電流で充電を開始する。すると、二次側の出力は規定の電圧を維持できなくなるため、出力電圧Ｖ_ｏｕｔが降下する。そのため、分圧抵抗Ｒ１４とＲ１５による検出電位が基準電圧ＩＣ３１の内部基準電圧よりも低くなる。このとき、基準電圧ＩＣ３１、フォトカプラーＰＣ１はＯＦＦのまま動作せず、フィードバック制御は機能せず、代わって最大ＯＮ時間制御が機能する。 Now, an uncharged lead-sealed rechargeable battery is connected to the charging output _Vout , and charging is started at the maximum charging current. Then, since the output on the secondary side cannot maintain the specified voltage, the output voltage _Vout drops. Therefore, the potential detected by the voltage dividing resistors R14 and R15 is lower than the internal reference voltage of the reference voltage IC31. At this time, the reference voltage IC31 and the photocoupler PC1 do not operate while being OFF, the feedback control does not function, and the maximum ON time control functions instead.

最大ＯＮ時間制御では、前記ＦＥＴ３０のドレイン電流Ｉｄは、
Ｉｄ＝ＶＩＮ／（Ｍ１のインダクタンス）×ＯＮ時間
で表され、ＯＮ時間または入力電圧に比例して大きくなる。このとき、前記ＦＥＴ３０を流れるドレイン電流Ｉｄは電流検出抵抗Ｒ４での電圧降下（Ｉｄ×Ｒ４）として検出され、規定以上のドレイン電流Ｉｄが流れれば抵抗Ｒ５を通して前記トランジスタ４０をＯＮし、前記ＦＥＴ３０のゲート電荷を引き抜いてゲートを遮断し、前記ＦＥＴ３０をＯＦＦすることで、出力電流を減少させる。 In the maximum ON time control, the drain current Id of the FET 30 is
Id = VIN / (inductance of M1) × ON time, and increases in proportion to the ON time or input voltage. At this time, the drain current Id flowing through the FET 30 is detected as a voltage drop (Id × R4) at the current detection resistor R4. If a drain current Id exceeding a specified value flows, the transistor 40 is turned on through the resistor R5, and the FET 30 The gate charge is extracted to shut off the gate, and the FET 30 is turned off, thereby reducing the output current.

この二次側の電圧が規定値以下で最大ＯＮ時間制御のみを行っている場合は、一次側がＯＮの間に蓄えるエネルギーは、
ドレイン電流Ｉｄのピークの値
Ｉｄ_ｐ＝Ｖｉｎ／（Ｍ１のインピーダンス）×最大ＯＮ時間（Ａ）
となり、
１／２×（Ｍ１のインダクタンス）×（ドレイン電流ピーク値Ｉｄｐ）^２（Ｊ）
となって、一定値となる。 When the secondary side voltage is below the specified value and only the maximum ON time control is performed, the energy stored while the primary side is ON is
Peak value of drain current Id Id _p = Vin / (impedance of M1) × maximum ON time (A)
And
1/2 × (inductance of M1) × (drain current peak value Idp) ² (J)
And becomes a constant value.

このとき、２次側には、前記ＦＥＴ３０がＯＦＦの時に（Ｎ１／Ｎ２×Ｉｄ_ｐ）（Ａ）のピーク電流が流れ、出力電圧は、
Ｖｏｕｔ＝Ｎ１／Ｎ２×Ｉｄｐ×（Ｍ２のインダクタンス／ＯＦＦ時間）
となり、Ｖ_ｏｕｔが低くなるのに応じてＯＦＦ時間が長くなる。 At this time, the peak current of (N1 / N2 × Id _p ) (A) flows on the secondary side when the FET 30 is OFF, and the output voltage is
Vout = N1 / N2 × Idp × (M2 inductance / OFF time)
Thus, the OFF time becomes longer as _Vout becomes lower.

ここで、一次側に入力される電力は、
１／２×（Ｍ１のインダクタンス）×（ドレイン電流ピーク値Ｉｄｐ）^２／（ＯＮ時間＋ＯＦＦ時間）（Ｗ）
なので、Ｖ_ｏｕｔが低くなればなるほど、ＯＦＦ時間が長くなり、一次側に入力する電力が減少して、二次側に伝達する電力も減少し、Ｖ_ｏｕｔの低下に伴うＩ_ｏｕｔの増加分が相殺するように動作するが、完全には相殺されずに出力電流が徐々に大きくなる。 Here, the power input to the primary side is
1/2 × (inductance of M1) × (drain current peak value Idp) ² / (ON time + OFF time) (W)
Therefore, as V _out becomes lower, the OFF time becomes longer, the power input to the primary side decreases, the power transmitted to the secondary side also decreases, and the increase in I _out accompanying the decrease in V _out increases. Although it operates to cancel, the output current gradually increases without being completely canceled.

そのため、ドレイン電流Ｉｄの大きさに比例して電流検出抵抗Ｒ４の電圧降下が大きくなると、コンデンサＣ４を充電する基準電位が持ち上がり、抵抗Ｒ９、ツェナーダイオードＺＤ３を通してコンデンサＣ４を充電する時間がドレイン電流Ｉｄに反比例して短くなる。その結果、短くなった分シャント用トランジスタが早くＯＮして前記ＦＥＴ３０をＯＦＦにするため、電流が制限される。
このとき、前記トランジスタ４０が早くＯＮして前記ＦＥＴ３０をＯＦＦにする電力分が、図２の破線（イ）で示すように、相殺できなかった出力電流Ｉ_ｏｕｔを絞り込むように動作（制限）するため、出力電圧−出力電流特性は、図２のように、ほぼ垂下特性となる。 Therefore, when the voltage drop of the current detection resistor R4 increases in proportion to the magnitude of the drain current Id, the reference potential for charging the capacitor C4 rises, and the time for charging the capacitor C4 through the resistor R9 and the Zener diode ZD3 is increased. Shorter in inverse proportion to As a result, the shunt transistor is turned on earlier and the FET 30 is turned off as much as the shortened time, so that the current is limited.
At this time, the power amount to OFF the FET30 is turned ON faster the transistor 40, as shown by the broken line in FIG. 2 (b), operating (limited) to refine the output current _{I out,} which could not be canceled Therefore, the output voltage-output current characteristic is substantially a drooping characteristic as shown in FIG.

そのため、規定の電圧により定電流で充電された鉛シール電池の電圧が上昇すると、この充電器では、二次側出力電圧のフィードバック制御により、規定の出力電圧で充電が行われる。 For this reason, when the voltage of the lead-sealed battery charged at a constant current with a specified voltage rises, the charger is charged with a specified output voltage by feedback control of the secondary side output voltage.

すなわち、二次側出力電圧のフィードバック制御では、基準電圧ＩＣ３１が、出力電圧を分圧した電圧と内部基準電圧とを比較し、分圧した電位が高ければフォトカプラーＰＣ１を介し、前記シャント用トランジスタ４０をＯＮにして、前記ＦＥＴ３０のゲート端子Ｇを遮断し、前記ＦＥＴ３０の発振を停止して出力電圧Ｖ_ｏｕｔを降下させるように制御する。
一方、出力（充電）Ｖ_ｏｕｔ電圧が低下して、分圧抵抗Ｒ１４とＲ１５の電位が前記ＩＣ３１の内部基準電圧より低くなると、前記ＩＣ３１は動作せず、フォトカプラーＰＣ１がＯＦＦとなり、シャント用トランジスタ４０は、前記ＦＥＴ３０をＯＦＦする動作（発振の停止）は行わず、発振させることで出力電圧を上昇させるように制御する。このように制御することで、出力電圧を一定に保持する。 That is, in the feedback control of the secondary side output voltage, the reference voltage IC31 compares the voltage obtained by dividing the output voltage with the internal reference voltage, and if the divided potential is high, the shunt transistor passes through the photocoupler PC1. 40 is turned on, the gate terminal G of the FET 30 is cut off, the oscillation of the FET 30 is stopped, and the output voltage _Vout is lowered.
On the other hand, when the output (charge) _Vout voltage decreases and the potentials of the voltage dividing resistors R14 and R15 become lower than the internal reference voltage of the IC31, the IC31 does not operate, the photocoupler PC1 is turned OFF, and the shunt transistor 40 does not perform the operation of turning off the FET 30 (stopping the oscillation), and controls the output voltage to increase by oscillating. By controlling in this way, the output voltage is kept constant.

このとき、入力電圧Ｖ_ＩＮが定格入力電圧より高くなると、ドレイン電流は大きくなる（ＯＮ時間が定格入力時のＯＮ時間と同じであれば）。このとき、制御巻き線Ｍ３に生成される電圧は、一次巻き線Ｍ１との巻き線比（Ｎ３／Ｎ１）に応じて高くなる。その結果、コンデンサＣ４は、この高くなった電圧によって充電されるので、シャント用トランジスタ４０がＯＮするまでの時間が短くなり、ドレイン電流Ｉｄの増加が抑えられる。 At this time, if the input voltage _VIN becomes higher than the rated input voltage, the drain current increases (if the ON time is the same as the ON time at the rated input). At this time, the voltage generated in the control winding M3 increases in accordance with the winding ratio (N3 / N1) with the primary winding M1. As a result, since the capacitor C4 is charged by this increased voltage, the time until the shunt transistor 40 is turned on is shortened, and an increase in the drain current Id is suppressed.

逆に、入力電圧Ｖ_ＩＮが定格入力電圧より低くなると、ドレイン電流は小さくなる（ＯＮ時間が定格入力時のＯＮ時間と同じであれば）。このとき、制御巻き線Ｍ３に生じる電圧も、一次巻き線との巻き線比（Ｎ３／Ｎ１）に応じて低くなる。その結果、コンデンサＣ４は、低い電圧で充電されるので、コンデンサＣ４の充電によるシャント用トランジスタ４０がＯＮするまでの時間が長くなり、ドレイン電流Ｉｄの減少が抑えられる。このため、一定電圧が維持される。 Conversely, when the input voltage V _IN becomes lower than the rated input voltage, the drain current decreases (if the ON time is the same as the ON time at the rated input). At this time, the voltage generated in the control winding M3 also decreases according to the winding ratio (N3 / N1) with the primary winding. As a result, since the capacitor C4 is charged with a low voltage, the time until the shunt transistor 40 is turned on due to the charging of the capacitor C4 becomes longer, and the decrease in the drain current Id is suppressed. For this reason, a constant voltage is maintained.

このように、図２の垂下特性で充電を行うことができるので、充電を短時間で完了することができる。 As described above, since charging can be performed with the drooping characteristic of FIG. 2, charging can be completed in a short time.

また、このとき、駆動する負荷電力量が既知の場合、使用した電力量を充電すればよい。そのため、バッテリー特性として、充電する容量別に充電電流（定電流値）と充電時間の特性が既知であれば、定電流充電による充電時間が予測可能となる。
仮に、駆動する負荷電力量が未知の場合でも、１００％放電が放電量の最大値となるため、１００％放電の場合の充電電流（定電流）と充電時間の特性が既知であれば、充電に要する時間の最大値が予測可能となる。 At this time, when the load power amount to be driven is known, the used power amount may be charged. Therefore, if the characteristics of the charging current (constant current value) and the charging time are known for each capacity to be charged as battery characteristics, the charging time by constant current charging can be predicted.
Even if the load power amount to be driven is unknown, 100% discharge is the maximum value of the discharge amount. Therefore, if the characteristics of the charging current (constant current) and charging time in the case of 100% discharging are known, charging is performed. It is possible to predict the maximum time required for.

なお、この形態ではトランジスタにＭＯＳＦＥＴを用いたが、これに限定されるものではない。例えば、バイポーラトランジスタを使用することもできる。 In this embodiment, a MOSFET is used as a transistor, but the present invention is not limited to this. For example, a bipolar transistor can be used.

実施形態の回路図Circuit diagram of the embodiment 実施形態の出力電圧−出力電流の特性図Output voltage-output current characteristic diagram of the embodiment 従来例の回路図Circuit diagram of conventional example 従来例の出力電圧−出力電流の特性図Conventional output voltage vs. output current characteristics

Explanation of symbols

３０ＭＯＳＦＥＴ
３１基準電圧ＩＣ
４０シャント用トランジスタ
５０半波整流回路
Ｃ４コンデンサ
Ｃ５カップリングコンデンサ
Ｄ２ダイオード
Ｇゲート端子
Ｍ１一次巻き線
Ｍ３制御巻き線
Ｐ１並列回路
Ｒ１第三の抵抗
Ｒ４電流検出抵抗
Ｒ５第二の抵抗
Ｒ６保護抵抗
Ｒ７第四の抵抗
Ｒ８制限抵抗
Ｒ９第一の抵抗
Ｓ１第一の直列回路
Ｓ２第二の直列回路
Ｓｃ起動回路
ＳＬトリガ回路
Ｔ１トランス
Ｖ_ＩＮ直流電源
Ｖ_ＯＵＴ充電出力
ＺＤ１第一のツェナーダイオード
ＺＤ２第二のツェナーダイオード
ＺＤ３第三野ツェナーダイオード 30 MOSFET
31 Reference voltage IC
40 Shunt transistor 50 Half-wave rectifier circuit C4 Capacitor C5 Coupling capacitor D2 Diode G Gate terminal M1 Primary winding M3 Control winding P1 Parallel circuit R1 Third resistor R4 Current detection resistor R5 Second resistor R6 Protection resistor R7 First Four resistors R8 Limiting resistor R9 First resistor S1 First series circuit S2 Second series circuit Sc Start circuit SL Trigger circuit T1 Transformer V _IN DC power supply V _OUT charge output ZD1 First Zener diode ZD2 Second Zener Diode ZD3 Third field Zener diode

Claims

A switching transistor (30) is provided in series between the primary winding (M1) of the transformer (T1) and the DC power supply (VIN), and a coupling capacitor (C5) is connected to the control terminal (G) of the transistor (30). The control winding (M3) of the transformer (T1) is connected to positively feed back the primary winding output, and the starting resistance (Sc) is connected between the primary winding (M1) of the transformer (T1) and the DC power supply (VIN). And the other end of the starting resistor (Sc) is connected between the control terminal (G) of the transistor (30) and the coupling capacitor (C5) to connect the transistor (30) and the DC power source (VIN). A current detection resistor (R4) is provided between the current detection resistor (R4) and the DC power source (VIN), the control terminal (G) of the transistor (30), and a coupling capacitor ( 5) During, provided switching means for shunting with a control terminal (B) (40) in parallel,
On the other hand, a diode half-wave rectifier circuit (50) is connected to the secondary winding (M2) of the transformer (T1), and the rectified output (Vout) is used as a battery charge output, and the output (Vout) is used as a reference voltage. A battery charger that inputs to the control terminal (B) of the shunt switching means (40) via the voltage detection means (31) to be compared with and feeds back to the control terminal (G) of the transistor (30);
An anode terminal of the first series circuit (S1) in which one end of the first resistor (R9) and a cathode terminal of the first Zener diode (ZD1) are connected, a second resistor (R5), and a capacitor (C4) A trigger circuit (SL) connected to the other end of the parallel circuit (P1) connected in parallel;
The other end of the resistor of the first series circuit (S1) of the trigger circuit (SL) is connected to the control winding (M3) of the transformer (T1), and one end of the parallel circuit (P1) is connected to the transistor (30). And a current detection resistor (R4), and a battery charger in which the connection point of the first series circuit (S1) and the parallel circuit (P1) is connected to the control terminal (B) of the shunt switching means (40) .

The starting resistor (Sc) is connected to the second series circuit (S2) in which one end of the third resistor (R1) and the other end of the fourth resistor (R7) are connected, and the second and third two resistors It is composed of Zener diodes (ZD2, ZD3),
One end of the second series circuit (S2) is connected between the primary winding (M1) of the transformer (T1) and the DC power supply (V _IN ), and the other is connected to the control terminal (G) of the transistor (30). The cathode terminal of the third Zener diode (ZD3) is connected between the control terminal (G) and the coupling capacitor (C5), and the anode terminal is connected to the current detection resistor (R4). ) And a DC power source (V _IN ), while the cathode terminal of the second Zener diode (ZD2) is connected to the third and fourth resistors (R1, R7) of the second series circuit (S2). The battery charger according to claim 1, wherein the battery charger is connected to a point and the anode terminal is connected between the current detection resistor (R4) and the DC power source (V _IN ).

A protective resistor (R6) is provided between the control terminal (G) of the transistor (30) and the shunt switching means (40), and a limiting resistor (R8) is connected between the coupling capacitor (C5) and the control winding (M3). The battery charger according to claim 1 or 2 provided.

A diode (D2) is connected between the control terminal (B) of the shunt switching means (40), the current detection resistor (R4), and the DC power supply (V _IN ) with the cathode terminal on the control terminal (B) side. The battery charger according to any one of claims 1 to 3, wherein the battery charger is connected.