JP5227557B2 - 半導体リソグラフィー用のミラーアレンジメントを製造する方法 - Google Patents

Description

発明の詳細な説明

［背景技術］
本発明は、基板を有する半導体リソグラフィー用、具体的には、ＥＵＶリソグラフィー用のミラーアレンジメントを製造する方法に関し、ミラーアレンジメントは、ミラー領域を形成する目的のための複数の光学層が前面に設けられた基板を備えている。

本発明は、同様に、請求項１０のプリアンブルによる電磁放射線の反射用の半導体リソグラフィー用の、ＥＵＶ投影オブジェクティブまたは照射システムのためのミラーアレンジメントに関する。本発明は、同様に、複数の光学素子を備えた光学システム、及び、半導体部品を製造するためのマイクロリソグラフィー用の投影露光装置に関する。

ミラーアレンジメントは、ミラー領域を備え、ミラー領域の形状がミラーの光学特性を特定する。ミラーアレンジメントは、光学システムに統合されうると共に、光学システムにおけるビーム経路を特定する。光学システムは、具体的には、小型部品の製造の間、具体的には、半導体部品の製造の間に、感光層上にマスクを結像するためのリソグラフ法において用いられるようなオブジェクティブとなりうる。
［背景技術］
ミラーアレンジメントの製造方法、及び、電磁放射線を反射するための一般的なミラーアレンジメント、さらに、ＥＵＶ投影オブジェクティブは、ＪＰ ２００６ １９４ ６９０ Ａにて知られている。

ＤＥ １０２ １４ ２５９ Ａ１は、ＥＵＶ領域における波長にて動作する照射システム、さらに、この形式の照射システムを備えた投影露光装置、及び、微細構造物への露光のための方法を開示している。

電磁放射線、具体的には、波長が２６０ｎｍよりも小さい電磁放射線を反射するための従来から知られているミラーアレンジメントについて不利な点は、主としてＥＵＶ領域の波長で、高エネルギ放射線（光電効果）により、電子がミラー領域から放出されることである。電子がミラー領域から放出されることは、ミラーアレンジメントを囲む構成部品に対するミラー領域の電位の変化を引き起こし、それにより、ミラーアレンジメント及びミラーアレンジメントを囲む構成部品の両方を損傷し、さらには、ミラーアレンジメントが統合された光学システムまたは投影露光装置全体を損傷するスパークフラッシュオーバーが発生しうる。
［発明の概要］
半導体部品の製造のための電磁放射線を反射するためのＥＵＶリソグラフィー用のＥＵＶ投影オブジェクティブは、反射される放射線に対向する前面を有する基板を備えたＪＰ ２００６ １９４ ６９０ Ａにて知られている。この特許公報においては、基板の前面には、層状構造を用いてミラー領域を設けるために、複数の光学層（多層）が設けられている。ミラー領域に取り付けられる、換言すれば、光学層の最上面に取り付けられる複数の電気的導電経路が設けられている。電気的導電経路は、金属導体経路にて形成されることが好ましい。

ＥＵＶ投影オブジェクティブのためのミラーアレンジメント、さらには、半導体リソグラフィー用の照射システムのミラーアレンジメントのためのミラーアレンジメントである場合に不可欠なことは、ミラー面の寸法精度である。ミラー面の寸法精度はまた、鏡面精度(fit)として言及される。ミラー面の寸法精度は、ＪＰ ２００６ １９４ ６９０ Ａに基づいて、電気的導電性経路を、ミラー面、換言すると、光学層（多層）の最上面に対して適用することにより変化される。これは、例えば、電気的導電性経路の適用により引き起こされ、また、ミラー領域の寸法精度を変化させるストレスによるものであることがわかる。ミラーアレンジメントの精度は、寸法精度の変化により悪影響を受ける。

ＷＯ ２００６／０３３４４２は、半導体部品を製造するための半導体リソグラフィー用の投影露光装置のためのマスクを開示している。このマスクにおいては、基板は、電気的な導電層にて設けられている。マスクは、投影露光装置の一部であるけれども、マスクは、投影オブジェクティブまたは照射システムとは全く異なる機能を実現する。

それゆえに、本発明は、半導体リソグラフィー用のミラーアレンジメント、及び、
電磁放射線を反射するための半導体リソグラフィー用のＥＵＶ投影オブジェクティブまたは照射システムのためのミラーアレンジメントを製造するための方法を提供するという目的に基づくものである。具体的には、ＥＵＶマイクロリソグラフィーにて用いられるものであり、従来技術の不利な点、具体的には、ミラーアレンジメントにより引き起こされるスパークフラッシュオーバー及び寸法精度（鏡面精度）の低下を回避するものである。

この目的は、請求項１に基づく方法及び請求項１０に基づくミラーアレンジメントを用いることにより、本発明によって実現される。
ミラー領域にて電子交換する（供給する、及び／または、運び去る）手段が設けられているという事実により、電位の相違、及び、それゆえにスパークフラッシュオーバーが回避される。放射線、具体的には、ＥＵＶ領域の放射線により電子が放出されるので、一般に、フラッシュオーバーの回避は、ミラー領域に電子を供給する手段により実現される。しかしながら、本発明による解決方法は、原則として、ミラー領域から（余剰の）電子を取り去ることもまた可能とする。

それゆえに、ミラーアレンジメント、または、ミラー領域の電位は、電子の供給により一定に保たれる。スパークフラッシュオーバーの結果として生じるミラーアレンジメント、または、他の光学システムへの損傷は、本発明を用いて確実に回避される。

発明者が発見したように、光学特性に影響を及ぼさず、且つ、表面被覆が汚染されないような方法で、電子がミラー領域に供給されうる。本発明による解決方法は、真空対応及び熱安定性のある方法にて実施される。本発明による解決方法は、原子状酸素及び原子状水素に対して耐性があり、また、ＵＶ及びＥＵＶ放射線の両方に対しても耐性があるような方法で実施される。

ＪＰ ２００６ １９４ ６９０ Ａに基づくミラーアレンジメントと対照的に、電気的導電性経路がミラー領域、つまり、光学層（多層）の最上面に適用されず、むしろ、ミラー領域の面の下方に適用されるという事実により、電気的導電性経路の適用によりもたらされる寸法精度における機械的な変化を相殺することが可能である。ＪＰ ２００６ １９４ ６９０ Ａに基づくミラーアレンジメントの場合には、ミラー領域上の寸法変化が相殺され得ないので、機械的な変化を相殺することは不可能であった。

半導体リソグラフィー用、具体的には、ＥＵＶリソグラフィー用のミラーアレンジメントを製造するための本発明による方法は、第１作業ステップにて、ミラー領域を形成する目的のために複数の光学層が設けられる前面が基板に設けられる。前面は、光学層の適用に先立って、ミラー領域に要求される寸法精度（いわゆる、鏡面精度、または、最終鏡面精度(final fit)）を有する。換言すると、基板の前面が、光学層（多層）を供給しうるように、精度や面粗さのような機械的寸法や表面の要求が存在する。第２作業ステップにおいては、少なくとも１つの電気的導電性経路が、光学有効領域の外側で基板の前面に適用される。電気的導電性経路は、金属被膜として形成されることが好ましい。金属被膜は、様々な方法にて適用されうる。そして、具体的には、金属被膜の蒸着、または、物理的または化学的方法の使用、例えば、物理蒸着（ＰＶＤ）または化学蒸着（ＣＶＤ）が有利である。

電気的導電性経路の適用の後、第３作業ステップにおいては、基板の前面は、少なくとも電気的導電性経路に隣接する領域にて後処理される。この場合、電気的導電性経路そのものは、処理されるべきではない。電気的導電性経路の適用により変化された寸法精度の機械的変化を、基板の前面への処理により、または、基板の前面への後処理により補正されることが意図されている。基板の前面への処理、または、後処理により、基板の前面に関する機械的寸法及び面粗さが、再度要求された許容範囲内の状態となることが実現される。この後処理の後、光学層、例えば、ＭＯ／ＳＩ積層の形状の光学層が周知の方法で適用される。

基板の前面は、周知の方法、例えば、ＩＢＦ法または超研磨法を用いて後処理されうる。超研磨法は、基板の前面の電気的導電性経路に隣接する領域にて実行されることが好ましい。しかしながら、超研磨法は、電気的導電性経路を除く基板の前面全体に渡って実行されるようにされていてもよい。電気的導電性経路を適用した結果生じた変形は、例えば、１から１０ｎｍの値となりうる。

例えばＵＳ ７，０７７，５３３ Ｂ２に記載されたＩＢＦ（イオンビーム処理：ion beam figuring）法を用いて、または、それにより、０．２ｎｍという要求された寸法精度が実現されうる超研磨法を用いることにより、０．２ｎｍ ｒｍｓより小さい面粗さが達成されうる。これらの方法を用いることにより、電気的導電性経路の適用による基板の前面の変形が、本発明によって今や補正されうる。

基板は、非常に低い熱膨張係数（ＣＴＥ）を有する材料から形成されることが好ましい。熱膨張係数は、最大０．１ｐｐｍ／Ｋであるべきであり、具体的には、最大０．０２ｐｐｍ／Ｋであることが好ましい。これは、好ましくは“ほとんど膨張しない材料”に伴って起こる。ほとんど膨張しない材料は、原則として、−４０℃から＋４００℃の温度範囲、好ましくは、０℃から５０℃の温度範囲で寸法が変化せず、換言すれば、最大でも１０ｐｐｂ／Ｋの熱膨張係数を有する。基板は、セラミック、ガラス、または、ガラスセラミックを含むか、または、これらにより形成されることが好ましい。具体的には、ゼロデュア(Zerodur)（登録商標）、ゼロデュアＭ(Zerodur-M)（登録商標）、クリアセラム（ClearCERAM）（登録商標）、または、ＵＬＥ（登録商標）、また、低熱膨張の他のガラスセラミックのような市販製品がここでは適当である。

ガラスセラミックは、結晶層と、ガラス層とを含む非多孔質の無機材料である。
ゼロデュア(Zerodur)（登録商標）は、例えば、ＤＥ−Ａ−１ ９０２ ４３２に記載されている。ゼロデュアＭ(Zerodur-M)（登録商標）は、原則として酸化マグネシウムを含まない組成で登録されたゼロデュア(Zerodur)（登録商標）であり、例えば、ＵＳ−Ａ−４ ８５１ ３７２に記載されている。

処理された領域が、光学層（多層）として提供されるように、要求された寸法精度を実現するための基板の前面の処理は、周知の方法、好ましくは、ビーム加工法（ＩＢＦ）または超研磨法を用いて達成される。ここでは、基板の前面の０．２ｎｍという寸法精度が実現されうる。つまり、実際に実現された面の形状においては、面は、ノミナル面からわずか０．２ｎｍ以下の波面精度を有している。超研磨法を用いることにより、基板の前面は、面粗さが０．１から０．３ｎｍ ｒｍｓとなるように研磨されうる。後に、想定内の寸法精度とするために、基板の処理中に発生する問題及び解決方法は、ＵＳ ７，０７７，５３３ Ｂ２及びＵＳ ６，４５３，００５ Ｂ２に記載されている。表面処理のための具体的に好ましい方法もまた、これらの文献に記載されている。方法の説明、具体的には、良好なＨＳＦＲ（高空間周波数粗さ：high spatial frequency roughness）及び、良好なＭＳＦＲ（中間空間周波数粗さ：mid spatial frequency roughness）の値を導く方法の説明が、ここに与えられている。これらの方法においては、基板の前面が、要求された寸法精度（鏡面精度）を有する場合、換言すれば、研磨法または超研磨法後である場合には、光学層（多層）が適用される前に、内層が基板の前面に適用されるようにされている。内層は、ＵＳ ７，０７７，５３３ Ｂ２に従い、ビーム処理法（ＩＢＦ）の後にその面粗さが著しく増加しない材料で形成されうる。ＵＳ ７，０７７，５３３ Ｂ２おいては、シリコン、石英ガラス、または、金属が、内層用の材料として特定される。ＵＳ ６，４５３，００５ Ｂ２においては、酸化シリコンが、内層として特に提案されている。それゆえに、適切な被覆層は、基板の他の特性を損なわないことを意図して設けられている。

ＥＰ １ ４５０ １８２ Ａ２は、光学部品、具体的には、ミラーを製造する間において、基板の前面が予め準備されるか、または、予め研磨された後で、光学部品を好ましい形状とするために最初にＩＢＦ法を用いて前面を処理することを開示している。その後、シリコン製の内層が、５００ｎｍから２（ｍの層厚で、イオンビームスパッタリングにより適用され、内層が適用された光学部品は、順にＩＢＦ法により最終形状に加工される。

本発明によれば、基板の前面が要求された寸法精度に加工される第１作業ステップの前、または後に、酸化シリコン層、または、ＥＰ １ ４５０ １８２ Ａ２、ＵＳ ６，４５３，００５ Ｂ２、または、ＵＳ ７，０７７，５３３ Ｂ２において周知のいくつかの他の層が、基板と、第４作業ステップにて適用される光学層（多層）との間の内層として適用されるように提供されうる。このため、内層は、本発明による第２作業ステップ（電気的導電性経路の適用）の前に適用される。内層の適用に関しては、前述した３つの特許公報において、内層の加工は、ＩＢＦ法が用いられることが特に好ましいとされている。

ＩＢＦ後処理の実現性に関しては、ＵＬＥ（登録商標）は、面粗さに関する問題が発生し難いので、ＵＬＥ（登録商標）にて構成される基板が、ゼロデュア(Zerodur)（登録商標）にて構成される基板よりも好ましい。

本発明の方法によれば、ミラー領域の光学特性を損なうことなく、電気的導電性経路、具体的には、金属被膜を適用することが可能である。光学有効領域におけるＥＵＶ被覆の精度は、導電性被膜により影響されない。

ミラー領域にて電子交換する手段が、少なくとも１つの電気的導電性経路を介して電子をミラー領域に供給する少なくとも１つの電子源を有するとすれば有利である。損失を生じない方法でミラー領域に接触するために、実際の接触部、つまり、電子の供給部は、ミラー領域の光学有効領域からできるだけ離れて成立するとすれば有利である。この場合、少なくとも１つの電気的導電性経路、及び、光学有効領域との間の半径方向距離は、少なくとも１０ｍｍであれば有利である。この目的のために、電気的導電性経路は、基板、または、被覆されていないミラーに適用されうる。

接触位置、つまり、電気的導電性経路が、ケーブル、リード等を介して電子源に接続される位置、は、ミラー領域から離れて配置されれば有利である。この場合、ミラー領域と接触部の位置との間の電気的な抵抗が、５００オームより小さければ有利である。

電気的経路との接触は、プローブ素子、例えば、プローブ端を介しても形成されうる。
適切な長さで、且つ、ミラー領域またはミラー被覆が設けられていない基板の外側に沿って延びるように形成された電気的導電性経路により、接触位置の配置は、接触位置が、ミラー領域から離れるように、非常に簡単な方法にて実現されうる。接触位置の可能性の多様性は、このような電気的導電性経路に起因しうる。

電気的導電性経路は、様々な方法で形成され、様々な方法に関しては、一般的な従来技術に記載されている。蒸着されること、且つ、金属導体経路として形成されることが、少なくとも１つの電気的導電性経路として、特に適切である。適切な材料は、例えば、Ａｕ、Ａｇ、Ｐｔ及びＣｕである。電気的導電性経路を非金属導体経路として形成することも同様に可能である。この目的として例えば、ＴｉＮまたはドープされたＳｉが用いられうる。電気的導電性経路のさらなる可能な構成は、電気的導電性経路を、金属フィルム、例えば、金箔からなる金属フィルムとして形成することからなる。

また、ＪＰ ０６１２４８７６にてストラクチャーキャリーマスク(structure-carrying mask)として知られるように、除去する層(release layer)を金にて形成することも可能である。

ケーブルまたはリードの電気的導電性経路への接触接続は、様々な方法で達成されうる。この場合、リードが、はんだを用いて電気的導電性経路に接続されることが有利となりうる。この場合、接触位置が、保護用のエポキシ系接着剤にて上塗りされるか、または、このような接着剤にて設けられることで、さらに有利となりうる。リードまたはケーブルは、ボンディングによっても電気的導電性経路に接続されうる。また、接着接合によっても、この接続は達成されうる。この目的のために、好ましくは、導電性接着剤（例えば、銀導電性接着剤）が用いられる。さらなる他の方法においては、リードまたはケーブルの電気的導電性経路への接続は、接触ばねを用いて構成される。

言及したいくつかの可能性のある接続方法は、それらの接続方法により、接触位置が、散乱光及び／または物理的／化学的な影響に対して同時に保護されるという有利な点を提供する。この場合、接続手段による汚染が生じないことを確実にするために注意されなければならない。ケーブルまたはリードの電気的導電性経路への接続は、さらに、接触位置を保護しうる金属ラミナを介しても成立される。接触位置には、さらに、ストレインリリーフが設けられることが有利である。ストレインリリーフを設けるような解決方法は、一般的な従来技術にて十分に開示されている。

冗長のために、複数の電気的導電性経路を用いることが有利であることが証明されている。
費用効率の良好な代替の構成においては、電気的導電性経路を用いず、プローブを直接ミラー領域に接触させることも可能である。一例として、ケーブルを介して電子源に接続されたプローブ端がこの目的に用いられうる。この構成においては、コンタクトが、いわゆる“オーバーフロー”と呼ばれる、光学有効領域の外側のミラー領域にて形成されることが有利である。

さらなる代替の構成においては、非接触でミラー領域に電子を照射するために適切な少なくとも１つの電子源を有する手段が設けられうる。電子源と照射されるミラー領域とが対応して取り付けられることで、非接触での照射が成立されうるという有利性を有する。しかしながら、この解決方法は、複雑で且つ費用がかかり、必要であれば、材料の除去を引き起こす点で不利である。

ミラーアレンジメントそのものに加えて、本発明は、光学システムを提供する。光学システムは、複数の光学素子、及び、半導体部品を製造するための半導体リソグラフィー用、具体的には、ＥＵＶリソグラフィー用の投影露光装置を備えている。この場合、少なくとも１つの光学素子は、請求項１０によるミラーアレンジメントとして形成される。

さらには、本発明は、露光システムにて小型部品を製造するためのリソグラフ法を提供する。本リソグラフ法は、以下のステップを含む。
−露光システムの結像光学系の対象面の領域において結像されるパターンストラクチャーを配置する。

−結像光学系の結像面の領域、及び、露光システムを用いてパターンストラクチャーが結像される基板の露光領域において、感光層を支持する基板を配置する。
−露光システムは、複数の光学素子を備え、複数の光学素子のうちの少なくとも１つは、請求項１によるミラーアレンジメントにより構成される。

本発明のさらなる有利な構成及び有利な進歩は、残りの従属項にて示される。
基本的な実施形態は、図面を参照して以下に説明される。
［発明の実施形態の詳細な説明］
図１は、電磁放射線、具体的には、半導体部品を製造するためのＥＵＶ領域の波長を有する電磁放射線、を反射するための半導体リソグラフィー用のＥＵＶ投影オブジェクティブまたは照射システム、のためのミラーアレンジメント１を示している。図２から図５は、図１の平面図にて見られうるミラーアレンジメント１の様々な実施形態を断面図にて示す。

ミラーアレンジメント１は、模範的な実施形態において、反射される放射線に対向する前面３を有する基板（キャリア基板）２と、基板２の前面に設けられたミラー領域４とを備えている。基板２は、例えば、熱膨張係数の低いガラス材料、ゼロデュア(Zerodur)（登録商標）またはＵＬＥ（登録商標）のようなガラス材料にて形成されうる。例えば、シリコンにて形成されたような、他のいかなる適切な基板もまた用いられうる。

基板２の前面３は、金属的に反射するミラー領域４を設けるために金属化されうる。しかしながら、模範的な実施形態においては、層状構造（多層）を用いたミラー領域４を設けるために、前面３に複数の光学層５が設けられるようにされている。

図１から図５に見られるように、ミラー領域４の電子を交換する手段６が設けられている。模範的な実施形態においては、この手段は、電気的導電性経路７を介してミラー領域４に電子を供給する電子源６として形成されている。模範的な実施形態においては、電気的導電性経路７は、基板２の前面３上に蒸着された金属導体経路として形成されている。図１から図４に示された実施形態によれば、電気的導電性経路７は、ミラー領域４の面４ａの下方に走っている。この場合は、電気的導電性経路７が、基板２の外周に沿って、基板２のミラー領域４が設けられていない領域に延びている。電気的導電性経路７の長さに応じて、複数の接触位置８は、図２に示されるように、接触位置にて、電気的導電性経路７が、リード９またはプローブ素子１０にコンタクト接続されるようになりうる。この場合は、リード９またはプローブ素子１０が、電子源６に接続されている。プローブ素子１０と電子源６との接続は、従来の接続ケーブル１１を介して達成されうる。

図２、図３及び図４に示された実施形態によれば、接触位置８は、ミラー領域４から遠く離れて配置されるように設けられており、換言すれば、コンタクト接続は、ミラー領域４からある距離をおいて達成されている。

図１から図４に示された実施形態によれば、電気的導電性経路７が、ミラー領域４の光学有効領域の外側を走るように設けられている。実施形態においては、この場合は、電気的導電性経路７は、有効領域としては用いられない“オーバーフロー”として設計された環状領域Ｂにて終端するように設けられていると、言及されている。この場合は、電気的導電性経路７と光学有効領域Ａとの間の半径方向距離が、少なくとも１０ｍｍとなるようにされている。

図２に示された実施形態は、基板２の裏面の範囲まで延びた電気的導電性経路７を示している。そのとき、コンタクト接続は、基板２の裏面、あるいは、その代わりとして、終端側にて達成されることが好ましい。

図３に示された実施形態は、基板２の最上面における電気的導電性経路７とリード９のコンタクト接続を示している。図３にて示された実施形態によれば、さらに、接触位置８が、散乱光及び／または物理的／化学的な影響に対して保護されるように設けられている。接触位置８を保護するという目的のために、接触位置８は、同時にストレインリリーフとしても機能する金属ラミナ１２（好ましくは、アンバーからなる）を用いて覆われている。この場合、金属ラミナは、リード９が電気的導電性経路７と同時に接続されるように、はんだ付けされる（その代わりとしては、接着接合される）。

図４に示された実施形態は、変形例を示しており、変形例においては、プローブ素子が、電気的導電性経路７のケーブル９へのコンタクト接続の代わりに用いられるプローブピン１０として形成されている。散乱光及び／または物理的／化学的な影響に対して接触位置８を保護することは、この場合においては必要ではない。さらに、ストレインリリーフを回避しうる。プローブ素子１０が、基板２の最上面において、しかしながら、ミラー領域４から離れて、電気的導電性経路７に接触するようにされている。

図５に示された実施形態は、特に単純で、費用効率の良い他の例を示している。この例においては、プローブピン１０が、ミラー領域４の面４ａに直接接触するようにされている。この場合、接触は、環状オーバーフローＢの領域、換言すれば、ミラー領域４の有効領域Ａの外側でなされている。

それゆえに、高エネルギＥＵＶ放射線により放出された電子は、特に、費用効率の良い方法において、ゲインを与えられうる。
図６は、ＥＵＶ投影露光装置３０の基本的な実例を示している。このＥＵＶ投影露光装置３０は、光源３１、ストラクチャーキャリーマスク(structure-carrying mask)が配置された対象面３３の領域を照らすためのＥＵＶ照射システム３２を備えている。ＥＵＶ投影露光装置３０は、ストラクチャーキャリーマスクを、半導体部品の製造のための感光性基板３６上に結像するための、ハウジング３４ａ及び光線経路３５、を備えた投影オブジェクティブ３４もまた備えている。この場合、ＥＵＶ投影露光装置３０は、光線経路３５に影響を与えるための複数の光学素子と、（対象面３３と基板３６との間の）投影オブジェクティブの光学素子３７のうちの少なくとも１つと、または、（対象面３３またはマスクに到達する前の）照射システム３２の光学素子３８のうちの１つと、を備えており、これらの光学素子は、本発明によるミラーアレンジメント１に相当する。図６に基づく実施形態においては、少なくとも、光線経路３５を屈折させるための光学素子３７の全ては、本発明による解決方法に従って、ミラーアレンジメント１として形成されている。

半導体リソグラフィー用、具体的には、ＥＵＶリソグラィー用の好ましいミラーアレンジメントを特に製造するための本発明による方法の説明が以下になされている。まずは、基板２である。基板２の前面３には、ミラー領域４を形成する目的で、層状構造（多層）を用いて、複数の光学層が設けられている。この場合、基板２は、反射層、つまり、光学層５が設けられるために適切な寸法精度（鏡面精度）を有する前面３を予め備えていてもよい。本発明によれば、この場合、第１作業ステップＩは、要求された寸法精度を備えた基板２の前面３を設けることになりうる。第２作業ステップＩＩでは、光学有効領域Ａの外側、換言すれば、図２から図４に基づく領域Ｂにおいて、少なくとも１つの電気的導電性経路７が、基板２の前面３の光学層５の下方に適用される。この場合、複数の電気的導電性経路７は、本発明により設けられる。第３作業ステップＩＩＩにおいては、基板２の前面３が、電気的導電性経路７の適用により引き起こされる寸法精度上の変形または変化を補正するために、少なくとも電気的導電性経路７に隣接する領域において、後処理される。この場合、第３作業ステップが実行された後、換言すれば、後処理の後、基板２の前面３は、第１作業ステップの後の寸法精度、換言すれば、電気的導電性経路の適用の前の寸法精度と一致する寸法精度を可能な限り、備えている。第４ステップＩＶにおいては、光学層５が、周知の方法を用いて適用される。

本発明による方法は、金属被膜（７）として形成された電気的導電性経路を提供しうる。具体的には、蒸着または物理蒸着（ＰＶＤ）または化学蒸着（ＣＶＤ）が、金属被覆を行うために適切である。模範的な実施形態においては、金属被膜は、蒸着された金被膜である。

本発明による方法は、加えて、ゼロデュア(Zerodur)（登録商標）または、ＵＬＥ（登録商標）から形成された基板を提供しうる。第１作業ステップＩ、及び／または、第３作業ステップＩＩＩにおける基板２の前面３の処理は、ＩＢＦ法または超研磨法(superpolishing method)を用いることにより達成される。原則として、基板の表面を処理し、表面を、許容範囲内の好ましい形状とするための周知の他の方法を用いることもまた可能である。

模範的な実施形態においては、電気的導電性経路７に隣接する基板２の前面３の領域のみにおいて、超研磨法が実行されるようにされている。このような場合には、電気的導電性経路７そのものが、処理も損傷も受けないことが意図されている。電気的導電性経路７の領域における前面３の処理は、好ましくは、電気的経路７の適用という理由で、もはや、寸法精度を要求されないか、または、既に変形された前面３においてのみ達成される。
本発明による方法の模範的な実施形態を示す図７に見られるように、作業ステップＩの実行は、さらなる作業ステップＸに先行しうるか、または、後に続きうる。後者の作業ステップにおいては、酸化シリコン層または金属層が、基板２または基板２の前面３と、第４作業ステップＩＶで適用される光学層（多層）と、の間で、内部層（具体的には図示されていない）として、適用される。図７による模範的な実施形態においては、作業ステップＸは、第１作業ステップＩの実行の後、且つ、第２作業ステップＩＩの実行の前に実行される。模範的な実施形態においては、この場合、内層はＩＢＦ法を用いて処理される。

本発明による解決方法は、具体的には、波長が１３ｎｍであるＥＵＶ放射線が用いられる照射システムにて小型部品を製造するための投影露光装置、または、リソグラフ法に適している。しかしながら、本発明は制限されることなく、それに加えて、本発明によるミラーアレンジメントは、ＵＶ放射線の場合、及び、全ての他の電磁放射線の場合に用いられうることは言うまでもない。

電磁放射線を反射する半導体リソグラフィー用のＥＵＶ投影オブジェクティブまたは照射システムのためのミラーアレンジメントの基本的な平面図を電子源と共に示しており、電子源は、電気的導電性経路を介してミラー領域に電子を供給する。 基板を有するミラーアレンジメントの一部を通る基本的な断面図を示しており、反射される放射線と対向する基板の前面には、層状構造（多層）を有するミラー領域が設けられている。電気的導電性経路は、電気的導電性経路を介して、電子がミラー領域に供給されうるように設けられている。 図２に対応する例を、代替構成の電気的導電経路を用いて示しており、電気的導電経路は、接触位置にてリードを介して電子源と接続されている。 図３の他の例を示しており、この例においては、電気的導電経路との接触は、プローブピンの形をしたプローブ素子を用いて形成されている。 図４の代替構成を示しており、この構成においては、電気的導電経路は設けられておらず、プローブピンとして形成され、電子源と接続されたプローブ素子が、ミラー領域の表面にて接触されている。 ＥＵＶ投影露光装置の斜視図を光源、照射システム、及び、投影オブジェクティブを用いて示している。 本発明による方法の作業ステップの基本的な例を示している。

符号の説明

１ ミラーアレンジメント
２ 基板
３ 前面
４ ミラー領域
４ａ ミラー領域の最上面
５ 光学層
６ 電子源、中心
７ 電気的導電性経路
８ 接触位置
９ リード
１０ プローブ素子
１１ ケーブル
１２ 金属ラミナ
３０ ＥＵＶ投影露光装置
３１ 光源
３２ ＥＵＶ照射システム
３３ 対象面
３４ 投影オブジェクティブ
３４ａ ハウジング
３５ 光線経路
３６ 基板
Ａ 有効領域
Ｂ 環状領域（“オーバーフロー”）

Claims (9)

1. 半導体リソグラフィー用、具体的には、ＥＵＶリソグラフィー用のミラーアレンジメント（１）を製造する方法であって、
   前面（３）に、ミラー領域（４）を形成する目的のための複数の光学層（５）が設けられた基板（２）を備え、
   前記基板（２）の前面（３）は、光学層（５）の適用に先立って、第１作業ステップ（Ｉ）にて、前記前面（３）が、要求された寸法精度を有するような方法で処理され、
   その後、第２作業ステップ（ＩＩ）にて、少なくとも１つの電気的導電性経路（７）が、光学有効領域（Ａ）の外側で基板（２）の前面（３）に適用され、
   その後、第３作業ステップ（ＩＩＩ）にて、前記電気的導電性経路（７）の適用により引き起こされた寸法精度における変化の補正のために、少なくとも前記電気的導電性経路（７）に隣接する領域において、後処理が行われ、
   その後、第４作業ステップ（ＩＶ）にて、前記光学層（５）が適用される
   方法。
2. 前記電気的導電性経路は、金属被膜（７）として形成されることを特徴とする請求項１に記載の方法。
3. 前記金属被膜（７）は、蒸着されるか、または、物理蒸着（ＰＶＤ）または化学蒸着（ＣＶＤ）が適用されることを特徴とする請求項２に記載の方法。
4. 前記基板（２）は、ゼロデュア(Zerodur)（登録商標）または、ＵＬＥ（登録商標）から形成されたことを特徴とする請求項１〜請求項３の何れか記載の方法。
5. 前記基板（２）の前面（３）は、ＩＢＦ法(IBF method)を用いて処理されることを特徴とする請求項１〜請求項４の何れか記載の方法。
6. 前記基板（２）の前面（３）は、超研磨法(superpolishing method)を用いて処理されることを特徴とする請求項１〜請求項４の何れか記載の方法。
7. 前記超研磨法は、前記電気的導電性経路（７）に隣接する前記基板（２）の前面（３）の領域において、または、前記電気的導電性経路（７）を除く前記基板（２）の前面（３）全体に渡って実行されることを特徴とする請求項６に記載の方法。
8. 前記第１作用ステップ（Ｉ）の前または後で、前記基板（２）の前面（３）が要求された寸法精度となるように処理され、酸化シリコン層または金属層が、前記基板（２）と、前記第４作業ステップ（ＩＶ）にて適用された光学層（５）との間の内層として適用されることを特徴とする請求項１〜請求項７に記載の方法。
9. 前記内層は、前記ＩＢＦ法を用いて処理されることを特徴とする請求項８に記載の方法。

Images