JP5222478B2 - Method for manufacturing nonvolatile semiconductor memory device - Google Patents
Method for manufacturing nonvolatile semiconductor memory device Download PDFInfo
- Publication number
- JP5222478B2 JP5222478B2 JP2007028806A JP2007028806A JP5222478B2 JP 5222478 B2 JP5222478 B2 JP 5222478B2 JP 2007028806 A JP2007028806 A JP 2007028806A JP 2007028806 A JP2007028806 A JP 2007028806A JP 5222478 B2 JP5222478 B2 JP 5222478B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- semiconductor
- storage layer
- charge storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、電気的に書き込み、読み出し及び消去が可能な不揮発性半導体記憶装置及びその作製方法に関する。特に、当該不揮発性半導体記憶装置における電荷蓄積層の構成に関する。 The present invention relates to a nonvolatile semiconductor memory device that can be electrically written, read, and erased, and a manufacturing method thereof. In particular, the present invention relates to the structure of the charge storage layer in the nonvolatile semiconductor memory device.
半導体メモリの一つとして、データを電気的に書き換え可能であり、電源を切ってもデータを記憶しておくことのできる不揮発性メモリの市場が拡大している。不揮発性メモリは、MOSトランジスタと類似の構造を有し、電荷を長期間蓄積することのできる領域がチャネル形成領域上に設けられているところに特徴がある。フローティングゲート型の不揮発性メモリは、チャネル形成領域上のトンネル絶縁膜を通してフローティングゲートに電荷を注入して保持させるものである。また、MONOS(Metal−Oxide−Nitride−Oxide Semiconductor)型の不揮発性メモリでは、窒化シリコン膜のトラップ若しくはシリコンクラスタを電荷保持担体として利用している。 As one of semiconductor memories, the market of nonvolatile memories that can electrically rewrite data and store data even when the power is turned off is expanding. The non-volatile memory has a structure similar to that of a MOS transistor, and is characterized in that a region in which charges can be stored for a long time is provided on a channel formation region. A floating gate type nonvolatile memory is one in which charges are injected and held in a floating gate through a tunnel insulating film on a channel formation region. In a MONOS (Metal-Oxide-Nitride-Oxide Semiconductor) type nonvolatile memory, a trap or silicon cluster of a silicon nitride film is used as a charge holding carrier.
図16に不揮発性メモリの代表的な構造を示す。不揮発性メモリは、チャネル形成領域を形成する半導体膜800の上方に、トンネル絶縁膜とも呼ばれる第1絶縁膜801、フローティングゲートとも呼ばれる電荷蓄積層802、第2絶縁膜803、コントロールゲート電極804、ソース805及びドレイン806を有している。
FIG. 16 shows a typical structure of a nonvolatile memory. The nonvolatile memory includes a first
このような不揮発性メモリは、一つのトランジスタで1ビットのデータを記憶することができる。データを書き込む場合には、ソース805とドレイン806間と、半導体膜800とコントロールゲート電極804間に電圧を印加し、第1絶縁膜801を介して電荷を半導体膜800から電荷蓄積層802に注入し、電気的に周囲と絶縁されている電荷蓄積層802に電荷を蓄積させる。データを読み出す場合には、電荷蓄積層802における電荷の有無により、MOSトランジスタのしきい値電圧が変化するので、その特性を利用して情報を読み出すことができる。すなわち、”0”と”1”の情報を記憶させ、読み出すことができる。データを消去する時は、逆に半導体膜800若しくはソース805に高い電圧を印加して、第1絶縁膜801を介して電荷蓄積層802から電荷を引き抜いている。
Such a nonvolatile memory can store 1-bit data with one transistor. In the case of writing data, a voltage is applied between the
電荷蓄積層802への電荷の注入は、半導体膜800とコントロールゲート電極804間に印加する電圧を高くし、強電界によって第1絶縁膜801を流れるファウラー・ノルドハイム(Fowler−Nordheim)型(F−N型)トンネル電流(NAND型)や、熱電子(NOR型)によって行われている。いずれにしても、半導体膜800とコントロールゲート電極804の間には、高い電界が印加されることとなり、薄く形成された絶縁膜中に電荷が注入されることになる。
Charge injection into the
電荷蓄積層802を有する不揮発性メモリは、信頼性を保証するために、電荷蓄積層802に貯えた電荷を10年以上保持できる特性が要求されている。そのため、第1絶縁膜801及び第2絶縁膜803は、電荷蓄積層802から電荷が漏れてしまわないように、高い絶縁性が求められている。フローティングゲート型の不揮発性メモリは、F−N型トンネル電流を流すために第1絶縁膜801を薄くすることに難があり(SiO2膜で7〜8nm)、書き込み電圧と消去電圧の低電圧化(10〜20V)を図ることが困難となっている。また、MONOS型の不揮発性メモリでは、窒化シリコン膜中のトラップ若しくはシリコンクラスタに電荷を保持させ、かつMOSトランジスタのしきい値電圧を変化させるため、窒化シリコン膜に比較的大きな体積が必要である。したがって、素子の微細化に限界があり、低電圧化にも限界があると考えられている。
The nonvolatile memory having the
不揮発性メモリの書き込み電圧の低電圧化や、電荷保持特性の改善を図るために、図16における第2絶縁膜803を複数の絶縁膜で構成し、深いトラップ準位を高濃度に設けたものがある(例えば、特許文献1参照)。また、MONOS型の不揮発性メモリにおいて、電荷蓄積層802に用いる窒化シリコンの水素濃度を制御して電荷保持特性の改善を図ったものが知られている(例えば、特許文献2参照)。
しかし、図16における第2絶縁膜803や電荷蓄積層802を改善しても、電荷保持特性を維持するためには、第1絶縁膜801を薄くすることに限界があり、その膜厚を薄く出来なければ書き込み電圧を下げることが出来ないという問題が依然残っていた。また、電荷蓄積層802の電荷保持特性のみを改良しても、書き込み電圧を下げることは出来なかった。
However, even if the second
また、ガラス等の耐熱性が低い基板上に薄膜トランジスタ等の素子を用いて不揮発性半導体記憶装置を形成する場合には、絶縁膜の形成に熱酸化法を用いることが困難である。そのため、第1絶縁膜801を薄く形成する場合には、CVD法やスパッタ法により数nmの膜厚で形成する必要があった。しかし、CVD法やスパッタ法により数nmの膜厚で形成した第1絶縁膜801は、膜の内部に欠陥を有し膜質が十分でないため、リーク電流の発生や半導体膜800と電荷蓄積層802とのショート等が発生し、不揮発性半導体記憶装置の信頼性が低下(書き込み又は読み込み不良)するといった問題がある。
In the case where a nonvolatile semiconductor memory device is formed using an element such as a thin film transistor over a substrate having low heat resistance such as glass, it is difficult to use a thermal oxidation method for forming an insulating film. Therefore, when forming the first
本発明は上記問題を鑑み、低電圧で高効率な書き込みをすることが出来、電荷保持特性に優れた不揮発性半導体記憶装置及びその作製方法を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a nonvolatile semiconductor memory device that can perform high-efficiency writing at a low voltage and has excellent charge retention characteristics, and a manufacturing method thereof.
本発明の不揮発性半導体記憶装置は、互いに離間して形成された一対の不純物領域と、その間のチャネル形成領域とを有する半導体膜と、チャネル形成領域の上方に設けられる第1の絶縁膜、電荷蓄積層、第2の絶縁膜、ゲート電極層として機能する導電膜とを有し、半導体膜の電荷に対する第1の絶縁膜により形成される第1障壁に対し、電荷蓄積層の電荷に対する第1の絶縁膜により形成される第2障壁が、エネルギー的に高いことを特徴としている。 A nonvolatile semiconductor memory device according to the present invention includes a semiconductor film having a pair of impurity regions formed apart from each other and a channel formation region therebetween, a first insulating film provided above the channel formation region, a charge A storage layer, a second insulating film, and a conductive film functioning as a gate electrode layer, and a first barrier for the charge of the charge storage layer with respect to the first barrier formed by the first insulating film for the charge of the semiconductor film. The second barrier formed by the insulating film is high in energy.
本発明の不揮発性半導体記憶装置は、互いに離間して形成された一対の不純物領域と、その間のチャネル形成領域とを有する半導体膜と、チャネル形成領域の上方に設けられる第1の絶縁膜、電荷蓄積層、第2の絶縁膜、ゲート電極層として機能する導電膜とを有し、半導体膜よりもエネルギーギャップ(バンドギャップ)の小さい材料、若しくは電子親和力が大きい材料で電荷蓄積層が形成されていることを特徴とする。 A nonvolatile semiconductor memory device according to the present invention includes a semiconductor film having a pair of impurity regions formed apart from each other and a channel formation region therebetween, a first insulating film provided above the channel formation region, a charge The charge storage layer is formed of a material having a storage layer, a second insulating film, and a conductive film functioning as a gate electrode layer, and having a smaller energy gap (band gap) or a higher electron affinity than the semiconductor film. It is characterized by being.
本発明の不揮発性半導体記憶装置の作製方法は、基板上に半導体膜を形成し、高密度プラズマ処理を行うことにより、半導体膜の表面に酸素と窒素の一方又は両方を含む第1の絶縁膜を形成し、第1の絶縁膜上に、半導体膜よりエネルギーギャップが小さい材料、若しくは電子親和力が大きい材料を有する電荷蓄積層を形成し、電荷蓄積層上に窒素を含む第2の絶縁膜を形成し、第2の絶縁膜上に導電膜を形成し、半導体膜の上方にレジストを選択的に形成し、第1の絶縁膜、電荷蓄積層、第2の絶縁膜及び導電膜を選択的に除去することによって、半導体膜の少なくとも一部と重なるように第1の絶縁膜、電荷蓄積層、第2の絶縁膜及び導電膜と残存させ、残存した導電膜をマスクとして不純物元素を導入することにより、半導体膜に不純物領域を形成することを特徴としている。 According to the method for manufacturing a nonvolatile semiconductor memory device of the present invention, a semiconductor film is formed over a substrate and a high-density plasma treatment is performed, whereby a first insulating film containing one or both of oxygen and nitrogen on the surface of the semiconductor film A charge storage layer having a material with a smaller energy gap than the semiconductor film or a material with a higher electron affinity is formed on the first insulating film, and a second insulating film containing nitrogen is formed on the charge storage layer. A conductive film is formed over the second insulating film, a resist is selectively formed over the semiconductor film, and the first insulating film, the charge storage layer, the second insulating film, and the conductive film are selectively formed. Then, the first insulating film, the charge storage layer, the second insulating film, and the conductive film are left so as to overlap with at least part of the semiconductor film, and an impurity element is introduced using the remaining conductive film as a mask. Impurities in the semiconductor film It is characterized by forming the region.
本発明の不揮発性半導体記憶装置の作製方法は、基板上に半導体膜を形成し、酸素雰囲気下において第1の高密度プラズマ処理を行った後、続けて窒素雰囲気下において第2の高密度プラズマ処理を行うことにより半導体膜の表面に酸化膜と酸素と窒素を有する膜の積層膜を含む第1の絶縁膜を形成し、第1の絶縁膜上に、半導体膜よりエネルギーギャップが小さい材料、若しくは電子親和力が大きい材料を有する電荷蓄積層を形成し、電荷蓄積層上に窒素を含む第2の絶縁膜を形成し、酸素雰囲気下において第3の高密度プラズマ処理を行うことにより、窒素を含む第2の絶縁膜の表面を酸化し、表面が酸化された第2の絶縁膜上に導電膜を形成し、第1の絶縁膜、電荷蓄積層、第2の絶縁膜及び導電膜を選択的に除去することによって、半導体膜の少なくとも一部と重なるように第1の絶縁膜、電荷蓄積層、第2の絶縁膜及び導電膜と残存させ、残存した導電膜をマスクとして不純物元素を導入することにより、半導体膜に不純物領域を形成することを特徴としている。 According to the method for manufacturing a nonvolatile semiconductor memory device of the present invention, a semiconductor film is formed over a substrate, a first high-density plasma treatment is performed in an oxygen atmosphere, and then a second high-density plasma is performed in a nitrogen atmosphere. By performing the treatment, a first insulating film including a stacked film of an oxide film and a film containing oxygen and nitrogen is formed on the surface of the semiconductor film, and a material having an energy gap smaller than that of the semiconductor film is formed on the first insulating film; Alternatively, a charge storage layer having a material with a high electron affinity is formed, a second insulating film containing nitrogen is formed over the charge storage layer, and a third high-density plasma treatment is performed in an oxygen atmosphere, whereby nitrogen is removed. The surface of the second insulating film is oxidized, a conductive film is formed on the oxidized second insulating film, and the first insulating film, the charge storage layer, the second insulating film, and the conductive film are selected. By removing The first insulating film, the charge storage layer, the second insulating film, and the conductive film are left to overlap with at least part of the conductor film, and an impurity element is introduced into the semiconductor film using the remaining conductive film as a mask. An impurity region is formed.
本発明の不揮発性半導体記憶装置の作製方法は、基板上に第1の半導体膜と第2の半導体膜とを形成し、酸素雰囲気下において第1の高密度プラズマ処理を行った後、続けて窒素雰囲気下において第2の高密度プラズマ処理を行うことにより第1の半導体膜の表面と第2の半導体膜の表面に第1の絶縁膜を形成し、第1の絶縁膜上に、第1の半導体膜及び第2の半導体膜よりエネルギーギャップが小さい材料、若しくは電子親和力が大きい材料を有する電荷蓄積層を形成し、電荷蓄積層上に窒素を含む第2の絶縁膜を形成し、第2の半導体膜上に形成された第1の絶縁膜、電荷蓄積層及び第2の絶縁膜を選択的に除去して第2の半導体膜の表面を露出させ、酸素雰囲気下において第3の高密度プラズマ処理を行うことにより、第1の半導体膜の上方に形成された窒素を含む第2の絶縁膜の表面を酸化すると同時に、第2の半導体膜の表面にゲート絶縁膜を形成し、表面が酸化された第2の絶縁膜上及びゲート絶縁膜上に導電膜を形成し、第1の絶縁膜、電荷蓄積層、第2の絶縁膜、ゲート絶縁膜及び導電膜を選択的に除去することによって、第1の半導体膜の少なくとも一部と重なるように第1の絶縁膜、電荷蓄積層、第2の絶縁膜及び導電膜を残存させ、第2の半導体膜の少なくとも一部と重なるようにゲート絶縁膜及び導電膜を残存させ、残存した導電膜をマスクとして不純物元素を導入することにより、第1の半導体膜及び第2の半導体膜に不純物領域を形成することを特徴としている。 The method for manufacturing a nonvolatile semiconductor memory device of the present invention is continued after forming a first semiconductor film and a second semiconductor film on a substrate and performing a first high-density plasma treatment in an oxygen atmosphere. By performing the second high-density plasma treatment in a nitrogen atmosphere, a first insulating film is formed on the surface of the first semiconductor film and the surface of the second semiconductor film, and the first insulating film is formed on the first insulating film. A charge storage layer having a material with a smaller energy gap than that of the semiconductor film and the second semiconductor film or a material with a higher electron affinity is formed, and a second insulating film containing nitrogen is formed on the charge storage layer. The first insulating film, the charge storage layer, and the second insulating film formed on the first semiconductor film are selectively removed to expose the surface of the second semiconductor film, and a third high density is obtained in an oxygen atmosphere. By performing plasma treatment, the first semiconductor film At the same time that the surface of the second insulating film containing nitrogen formed above is oxidized, a gate insulating film is formed on the surface of the second semiconductor film, and the surface of the oxidized second insulating film and the gate insulating film are oxidized. A conductive film is formed thereover, and the first insulating film, the charge storage layer, the second insulating film, the gate insulating film, and the conductive film are selectively removed to overlap with at least part of the first semiconductor film. As described above, the first insulating film, the charge storage layer, the second insulating film, and the conductive film are left, and the gate insulating film and the conductive film are left so as to overlap at least part of the second semiconductor film. An impurity region is formed in the first semiconductor film and the second semiconductor film by introducing an impurity element using the film as a mask.
本発明の不揮発性半導体記憶装置において、前記半導体膜は絶縁表面を有する基板上に形成されてもよい。また、本発明の不揮発性半導体記憶装置において、前記一対の不純物領域と、前記チャネル形成領域は単結晶シリコン基板に形成されてもよい。 In the nonvolatile semiconductor memory device of the present invention, the semiconductor film may be formed on a substrate having an insulating surface. In the nonvolatile semiconductor memory device of the present invention, the pair of impurity regions and the channel formation region may be formed on a single crystal silicon substrate.
なお、高密度プラズマ処理とは、高周波を用いて電子密度が1×1011cm−3以上1×1013cm−3以下、且つ電子温度が0.5eV以上1.5eV以下の条件下で行うプラズマ処理をさしている。 Note that the high-density plasma treatment is performed using high frequency under conditions where the electron density is 1 × 10 11 cm −3 or more and 1 × 10 13 cm −3 or less and the electron temperature is 0.5 eV or more and 1.5 eV or less. It is plasma processing.
半導体膜上にトンネル酸化膜として機能する絶縁膜を介して電荷蓄積層を形成する場合に、半導体膜の電荷に対する絶縁膜により形成される第1障壁に対して電荷蓄積層の電荷に対する絶縁膜により形成される第2障壁がエネルギー的に高い構成とすることにより、半導体膜から電荷蓄積層への電荷を注入しやすくし且つ電荷蓄積層から電荷が消失することを防ぐことができる。 In the case where the charge storage layer is formed on the semiconductor film via the insulating film functioning as a tunnel oxide film, the insulating film for the charge of the charge storage layer is formed with respect to the first barrier formed by the insulating film for the charge of the semiconductor film. By adopting a structure in which the formed second barrier is high in energy, it is possible to easily inject charges from the semiconductor film to the charge storage layer and to prevent the charge from being lost from the charge storage layer.
また、半導体膜上にトンネル酸化膜として機能する絶縁膜を介して電荷蓄積層を形成する場合に、半導体膜の材料よりエネルギーギャップの小さい材料、若しくは電子親和力が大きい材料を用いて電荷蓄積層を設けることにより、半導体膜から電荷蓄積層への電荷を注入しやすくし且つ電荷蓄積層から電荷が消失することを防ぐことができる。その結果、低電圧で高効率な書き込みをすることが出来、電荷保持特性に優れた信頼性の高い不揮発性半導体記憶装置を作製することができる。 In addition, when a charge storage layer is formed on a semiconductor film via an insulating film functioning as a tunnel oxide film, the charge storage layer is formed using a material having a smaller energy gap than that of the semiconductor film or a material having a higher electron affinity. By providing, it is possible to easily inject charges from the semiconductor film into the charge storage layer and to prevent the charge from being lost from the charge storage layer. As a result, high-efficiency writing can be performed at a low voltage, and a highly reliable nonvolatile semiconductor memory device having excellent charge retention characteristics can be manufactured.
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。 Embodiments of the present invention will be described below with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals may be used in common in different drawings.
(実施の形態1)
本実施の形態では、不揮発性半導体記憶装置の一例に関して図面を参照して説明する。なお、ここでは、不揮発性半導体記憶装置におけるメモリ部を構成する記憶素子と、当該メモリ部と同一の基板上に設けられ記憶素子への書き込みや読み込みの制御等を行うロジック部を構成するトランジスタ等の素子とを同時に形成する場合を示す。
(Embodiment 1)
In this embodiment, an example of a nonvolatile semiconductor memory device is described with reference to drawings. Note that here, a memory element that constitutes a memory portion in a nonvolatile semiconductor memory device, a transistor that constitutes a logic portion that is provided on the same substrate as the memory portion and performs control of writing to and reading from the memory element, and the like The case where these elements are simultaneously formed is shown.
まず、基板101上に絶縁膜102を介して島状の半導体膜103a、103bを形成する(図1(A))。島状の半導体膜103a、103bは、基板101上にあらかじめ形成された絶縁膜102上にスパッタ法、LPCVD法、プラズマCVD法等を用いてシリコン(Si)を主成分とする材料(例えばSixGe1−x等)等を用いて非晶質半導体膜を形成し、当該非晶質半導体膜を結晶化させた後に選択的にエッチングすることにより設けることができる。なお、非晶質半導体膜の結晶化は、レーザー結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法またはこれら方法を組み合わせた方法等により行うことができる。
First, island-shaped
基板101としては、ガラス基板、石英基板、金属基板(例えば、ステンレス基板など)、セラミック基板、Si基板等の半導体基板から選択されるものである。他にもプラスチック基板として、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフィン(PES)、アクリルなどの基板を選択することもできる。
The
絶縁膜102としては、CVD法やスパッタリング法等を用いて、酸化シリコン(SiOx)、窒化シリコン(SiNx)、酸化窒化シリコン(SiOxNy)(x>y>0)、窒化酸化シリコン(SiNxOy)(x>y>0)等の絶縁材料を用いて形成する。例えば、絶縁膜102を2層構造とする場合、第1層目の絶縁膜として窒化酸化シリコン膜を形成し、第2層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第1層目の絶縁膜として窒化シリコン膜を形成し、第2層目の絶縁膜として酸化シリコン膜を形成してもよい。このように、ブロッキング層として機能する絶縁膜102を形成することによって、基板101からNaなどのアルカリ金属やアルカリ土類金属が、この上に形成する素子に悪影響を与えることを防ぐことができる。なお、基板101として石英を用いるような場合には絶縁膜102を省略してもよい。
As the insulating
次に、高密度プラズマ処理を行い半導体膜103a、103bに酸化処理、窒化処理又は酸窒化処理を行うことによって、当該半導体膜103a、103bの表面にそれぞれ酸化膜、窒化膜または酸素と窒素とを有する膜となる第1の絶縁膜104(以下、絶縁膜104と記す)を形成する(図1(B))。
Next, by performing high-density plasma treatment and performing oxidation treatment, nitridation treatment, or oxynitridation treatment on the
例えば、半導体膜103a、103bとしてSiを主成分とする半導体膜を用いて酸化処理又は窒化処理を行った場合、絶縁膜104として酸化シリコン膜、窒化シリコン膜が形成される。また、高密度プラズマ処理により半導体膜103a、103bに酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、半導体膜103a、103bに接して酸化シリコン膜が形成され、当該酸化シリコン膜上に酸素と窒素を有する膜(酸窒化膜)が形成され、絶縁膜104は酸化シリコン膜と酸窒化膜とが積層された膜となる。
For example, in the case where oxidation treatment or nitridation treatment is performed using a semiconductor film containing Si as a main component as the
ここでは、絶縁膜104を1〜10nm、好ましくは1〜5nmで形成する。例えば、高密度プラズマ処理により半導体膜103a、103bに酸化処理を行うことにより半導体膜103a、103bの表面に概略5nmの酸化シリコン膜を形成した後、高密度プラズマ処理により酸化シリコン膜の表面に概略2nmの酸窒化膜を形成する。この場合、半導体膜103a、103bの表面に形成された酸化シリコン膜の膜厚は、概略3nmとなっている。これは、酸窒化膜が形成された分だけ減少するためである。また、このとき、高密度プラズマ処理による酸化処理と窒化処理は大気に一度も曝されることなく連続して行うことが好ましい。高密度プラズマ処理を連続して行うことによって、汚染物の混入の防止や生産効率の向上を実現することができる。
Here, the insulating
なお、高密度プラズマ処理により半導体膜を酸化する場合には、酸素雰囲気下(例えば、酸素(O2)又は一酸化二窒素(N2O)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下、若しくは酸素又は一酸化二窒素と水素(H2)と希ガス雰囲気下)で行う。一方、高密度プラズマ処理により半導体膜を窒化する場合には、窒素雰囲気下(例えば、窒素(N2)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下、窒素と水素と希ガス雰囲気下、若しくはNH3と希ガス雰囲気下)でプラズマ処理を行う。 Note that in the case where a semiconductor film is oxidized by high-density plasma treatment, oxygen (O 2 ) or dinitrogen monoxide (N 2 O) and a rare gas (He, Ne, Ar, Kr, Xe) are used. Or in an atmosphere of oxygen or dinitrogen monoxide and hydrogen (H 2 ) and a rare gas). On the other hand, in the case of nitriding a semiconductor film by high-density plasma treatment, under a nitrogen atmosphere (for example, an atmosphere containing nitrogen (N 2 ) and a rare gas (including at least one of He, Ne, Ar, Kr, and Xe), Plasma treatment is performed in an atmosphere of nitrogen, hydrogen, and a rare gas, or NH 3 and a rare gas.
希ガスとしては、例えばArを用いることができる。また、ArとKrを混合したガスを用いてもよい。高密度プラズマ処理を希ガス雰囲気中で行った場合、絶縁膜104は、プラズマ処理に用いた希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)を含んでいる場合があり、Arを用いた場合には絶縁膜104にArが含まれている場合がある。
As the rare gas, for example, Ar can be used. A gas in which Ar and Kr are mixed may be used. When the high-density plasma treatment is performed in a rare gas atmosphere, the insulating
また、高密度プラズマ処理は、上記ガスの雰囲気中において、電子密度が1×1011cm−3以上であり、プラズマの電子温度が1.5eV以下で行う。より詳しくは、電子密度が1×1011cm−3以上1×1013cm−3以下で、プラズマの電子温度が0.5eV以上1.5eV以下で行う。プラズマの電子密度が高密度であり、基板101上に形成された被処理物(ここでは、半導体膜103a、103b)付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が1×1011cm−3以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化膜または窒化膜は、CVD法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が1.5eV以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。例えば、ガラス基板の歪点よりも100度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。プラズマを形成するための周波数としては、マイクロ波(例えば、2.45GHz)等の高周波を用いることができる。
The high-density plasma treatment is performed in an atmosphere of the above gas at an electron density of 1 × 10 11 cm −3 or more and an electron temperature of plasma of 1.5 eV or less. More specifically, the electron density is 1 × 10 11
本実施の形態において、メモリ部における半導体膜103a上に形成された絶縁膜104は、後に完成する記憶素子において、トンネル酸化膜として機能する。従って、絶縁膜104の膜厚が薄いほど、トンネル電流が流れやすく、メモリとして高速動作が可能となる。また、絶縁膜104の膜厚が薄いほど、後に形成される電荷蓄積層に低電圧で電荷を蓄積させることが可能となるため、半導体装置の消費電力を低減することができる。そのため、絶縁膜104は、膜厚を薄く形成することが好ましい。
In this embodiment, the insulating
一般的に、半導体膜上に絶縁膜を薄く形成する方法として熱酸化法があるが、ガラス基板等の融点が十分に高くない基板上に記憶素子を設ける場合には、熱酸化法により絶縁膜104を形成することは非常に困難である。また、CVD法やスパッタ法により形成した絶縁膜は、膜の内部に欠陥を含んでいるため膜質が十分でなく、膜厚を薄く形成した場合にはピンホール等の欠陥が生じる問題がある。また、CVD法やスパッタ法により絶縁膜を形成した場合には、半導体膜の端部の被覆が十分でなく、後に絶縁膜104上に形成される導電膜等と半導体膜とが接触してリークする場合がある。従って、本実施の形態で示すように、高密度プラズマ処理により絶縁膜104を形成することによって、CVD法やスパッタ法等により形成した絶縁膜より緻密な絶縁膜を形成することができ、また、半導体膜の端部を絶縁膜で十分に被覆することができる。その結果、メモリとして高速動作を可能とし、半導体装置の消費電力を低減させることができる。
In general, there is a thermal oxidation method as a method for forming a thin insulating film on a semiconductor film. However, when a memory element is provided on a substrate such as a glass substrate whose melting point is not sufficiently high, the insulating film is formed by a thermal oxidation method. Forming 104 is very difficult. In addition, an insulating film formed by a CVD method or a sputtering method includes defects inside the film, so that the film quality is not sufficient, and there is a problem that defects such as pinholes occur when the film thickness is thin. In addition, in the case where an insulating film is formed by a CVD method or a sputtering method, the end portion of the semiconductor film is not sufficiently covered, and the conductive film or the like formed later on the insulating
次に、絶縁膜104上に電荷蓄積層105を形成する(図1(C))。電荷蓄積層105は、後に完成する記憶素子において、電荷を蓄積する層として機能し、一般的にフローティングゲート(浮遊ゲート)と呼ぶこともある。電荷蓄積層105としては、半導体膜103a、103bに用いる物質よりエネルギーギャップ(バンドギャップ)が小さい材料を用いることが好ましく、例えば、ゲルマニウム(Ge)、シリコンゲルマニウム合金等で形成することができる。また、他にも、半導体膜103a、103bに用いる物質よりエネルギーギャップ(バンドギャップ)が小さくなる材料であれば電荷蓄積層105として他の導電膜や半導体膜を用いることができる。また、電荷蓄積層105としては、半導体膜103a、103bに用いる物質より電子親和力が大きい材料を用いてもよい。
Next, the
ここでは、電荷蓄積層105として、ゲルマニウム元素を含む雰囲気中(例えば、GeH4)でプラズマCVD法を行うことにより、ゲルマニウムを主成分とする膜を1〜20nm、好ましくは5〜10nmで形成する。このように、半導体膜としてSiを主成分とする材料を用いて形成し、当該半導体膜上にトンネル酸化膜として機能する絶縁膜を介してSiよりエネルギーギャップの小さいゲルマニウムを含む膜を電荷蓄積層として設けた場合、半導体膜の電荷に対する絶縁膜により形成される第1の障壁に対して電荷蓄積層の電荷に対する絶縁膜により形成される第2の障壁がエネルギー的に高くなる。その結果、半導体膜から電荷蓄積層へ電荷を注入しやすくすることができ、電荷蓄積層から電荷が消失することを防ぐことができる。つまり、メモリとして動作する場合に、低電圧で高効率な書き込みをすることが出来、且つ電荷保持特性を向上させることができる。
Here, as the
次に、電荷蓄積層105上に酸化窒化シリコン膜、窒化シリコン膜又は窒化酸化シリコン膜等を含む第2の絶縁膜107を形成する(図1(D))。絶縁膜107は、LPCVD法、プラズマCVD法等を用いて形成することができ、ここでは、絶縁膜107としてプラズマCVD法により窒化シリコン膜又は窒化酸化シリコン膜を1〜20nm、好ましくは5〜10nmで形成する。また、電荷蓄積層105に高密度プラズマ処理を行い、電荷蓄積層105の表面に窒化処理を行うことによって窒化膜(例えば、電荷蓄積層105としてゲルマニウムを主成分とする膜を用いた場合には、GeNx)を形成してもよい。この場合、窒化処理により得られた窒化膜を絶縁膜107として用いてもよいし、窒化処理により得られた窒化膜上に別途絶縁膜107として上述した絶縁膜を形成してもよい。また、他にも第2の絶縁膜107を、酸化アルミニウム(AlOx)、酸化ハフニウム(HfOx)又は酸化タンタル(TaOx)で形成してもよい。
Next, a second
なお、上記工程において、電荷蓄積層105と絶縁膜107を大気に一度も曝されることなく連続して形成することが好ましい。電荷蓄積層105と絶縁膜107を連続して形成することによって、汚染物の混入の防止や生産効率の向上を実現することができる。例えば、プラズマCVD法を用いて、電荷蓄積層105と絶縁膜107を大気に一度も曝されることなく連続して形成する。
Note that in the above steps, it is preferable that the
次に、メモリ部を構成する素子を覆うようにレジスト108を選択的に形成した後、ロジック部を構成する素子の上方に形成された絶縁膜104、電荷蓄積層105及び絶縁膜107を選択的に除去する(図1(E))。ここでは、半導体膜103aの上方に形成された絶縁膜107を覆うようにレジスト108を選択的に形成した後、半導体膜103bの上方に形成された絶縁膜104、電荷蓄積層105及び絶縁膜107を選択的に除去し、半導体膜103bを露出させる。
Next, after a resist 108 is selectively formed so as to cover the elements constituting the memory portion, the insulating
次に、高密度プラズマ処理を行い酸化処理、窒化処理又は酸窒化処理を行う(図2(A))。その結果、第2の絶縁膜107の表面に絶縁膜110が形成され、半導体膜103bの表面に絶縁膜109が形成される。ここでは、窒化シリコン膜又は窒化酸化シリコン膜によって形成された絶縁膜107に酸素雰囲気下で高密度プラズマ処理を行うことにより、絶縁膜107の表面に酸窒化膜(ここでは、窒化酸化シリコン膜又は酸化窒化シリコン膜)を有する絶縁膜110が形成される。また、同時に、半導体膜103bの表面に酸化シリコン膜を有する絶縁膜109が形成される。絶縁膜109は、ゲート絶縁膜として機能する。なお、第2の絶縁膜107をマスク等で覆うことにより、絶縁膜110を形成しないようにしてもよい。なお、高密度プラズマ処理は、上記図1(B)において、半導体膜103a、103bに高密度プラズマ処理を行った条件や方法と同様に行えばよい。
Next, high-density plasma treatment is performed, and oxidation treatment, nitridation treatment, or oxynitridation treatment is performed (FIG. 2A). As a result, the insulating
また、図2(A)において、高密度プラズマ処理を行うかわりにプラズマCVD法等によって、絶縁膜109を形成してもよい。この場合は、第2の絶縁膜107上に絶縁膜を形成してもよいし、しなくともよい。
In FIG. 2A, the insulating
次に、半導体膜103a及び半導体膜103bの上方に、導電膜を形成する(図2(B))。ここでは、導電膜として、導電膜111aと導電膜111bを積層して形成した例を示している。もちろん、導電膜は、単層又は3層以上の積層構造で形成してもよい。
Next, a conductive film is formed over the
導電膜111a、111bとしては、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。ここでは、導電膜111aとして窒化タンタルを用いて形成し、その上に導電膜111bとしてタングステンを用いて積層構造で設ける。また、他にも、導電膜111aとして、窒化タングステン、窒化モリブデン、窒化チタンを用い、導電膜111bとして、タンタル、モリブデン、チタン等を用いることができ、これらの材料を自由に組み合わせて導電膜111a及び導電膜111bを形成することができる。
The
次に、半導体膜103a、103bの上方に形成された導電膜111b上に選択的にレジスト112を形成し、当該レジスト112をマスクとして、半導体膜103a上に設けられた絶縁膜104、電荷蓄積層105、絶縁膜107、絶縁膜110、導電膜111a及び導電膜111bと、半導体膜103b上に設けられた絶縁膜109、導電膜111a及び導電膜111bとを選択的に除去する(図2(C))。
Next, a resist 112 is selectively formed over the
次に、半導体膜103a及び半導体膜103bに不純物元素を導入することによって、半導体膜103aと半導体膜103bにソース領域又はドレイン領域として機能しうる不純物領域114aと、離間して設けられた不純物領域114a間にチャネル形成領域114bとを形成する(図2(D))。なお、半導体膜103a、103bに不純物元素を導入する際に、ゲート電極として機能する導電膜113a、113bをマスクとして用いることにより、自己整合的(セルフアライン)に不純物領域114a及びチャネル形成領域114bを形成することができる。
Next, an impurity element is introduced into the
次に、半導体膜103a、103b及び導電膜113a、113bの上方に絶縁膜を形成する(図2(E))。ここでは、絶縁膜として、絶縁膜115aと絶縁膜115bを積層して形成した例を示している。なお、絶縁膜は、単層又は3層以上の積層構造で形成してもよい。その後、絶縁膜115a、115bにコンタクトホールを選択的に形成して半導体膜103a、103bを露出させ、当該コンタクトホールを充填するように導電膜116を選択的に形成する。導電膜116は、半導体膜103a、103bの不純物領域114aと電気的に接続している。
Next, an insulating film is formed over the
以上の工程により、記憶素子を有する記憶素子部とロジック部とを有する不揮発性半導体記憶装置を作製することができる。また、図1、図2で示した作製方法においては、絶縁膜104と絶縁膜109とを異なる厚さ又は異なる材料で設けることが可能となる。
Through the above steps, a nonvolatile semiconductor memory device including a memory element portion having a memory element and a logic portion can be manufactured. In the manufacturing method illustrated in FIGS. 1 and 2, the insulating
なお、本実施の形態では、基板上に形成された半導体膜を用いて薄膜トランジスタ(TFT)を形成した例を示したが、本発明の不揮発性半導体記憶装置はこれに限られない。例えば、図8に示すように、Si等の半導体基板を用いて直接基板にチャネル形成領域を形成した電界効果トランジスタ(FET)を用いてもよい。 Note that although an example in which a thin film transistor (TFT) is formed using a semiconductor film formed over a substrate is described in this embodiment mode, the nonvolatile semiconductor memory device of the present invention is not limited to this. For example, as shown in FIG. 8, a field effect transistor (FET) in which a channel formation region is directly formed on a substrate using a semiconductor substrate such as Si may be used.
電界効果トランジスタは、単結晶半導体基板301上に形成される。単結晶半導体基板301は、nウェル又はpウェル302が形成され、フィールド酸化膜303によってそれぞれ分離されている。また、n型の単結晶半導体基板を用いるときにはpウェルを、p型の単結晶半導体基板を用いるときにはnウェルのみをそれぞれ設けた構成とすることが好ましい。ゲート絶縁膜304〜305は、高密度プラズマ処理又は熱酸化法により形成された薄膜である。電荷蓄積層105、絶縁膜107、絶縁膜110、導電膜113a、113b、116等は、本実施の形態で示した材料や方法を用いて形成することができる。
The field effect transistor is formed over the single
以上のように、半導体膜上にトンネル酸化膜として機能する絶縁膜を介して電荷蓄積層を形成する場合に、半導体膜の電荷に対する絶縁膜により形成される第1障壁に対して電荷蓄積層の電荷に対する絶縁膜により形成される第2障壁がエネルギー的に高い構成とすることにより、半導体膜から電荷蓄積層への電荷を注入しやすくし且つ電荷蓄積層から電荷が消失することを防ぐことができる。また、半導体膜上にトンネル酸化膜として機能する絶縁膜を介して電荷蓄積層を形成する場合に、半導体膜の材料よりエネルギーギャップ(バンドギャップ)の小さい材料を用いて電荷蓄積層を設けることにより、半導体膜から電荷蓄積層への電荷を注入しやすくし且つ電荷蓄積層から電荷が消失することを防ぐことができる。その結果、低電圧で高効率な書き込みをすることが出来、電荷保持特性に優れた不揮発性半導体記憶装置を作製することができる。 As described above, when the charge storage layer is formed on the semiconductor film via the insulating film functioning as a tunnel oxide film, the charge storage layer is not exposed to the first barrier formed by the insulating film with respect to the charge of the semiconductor film. By adopting a structure in which the second barrier formed by the insulating film against charges is high in energy, it is easy to inject charges from the semiconductor film to the charge storage layer and prevent the charge from disappearing from the charge storage layer. it can. In addition, when a charge storage layer is formed on a semiconductor film via an insulating film functioning as a tunnel oxide film, the charge storage layer is provided using a material having an energy gap (band gap) smaller than that of the semiconductor film. Further, it is possible to easily inject charges from the semiconductor film into the charge storage layer and to prevent the charge from being lost from the charge storage layer. As a result, high-efficiency writing can be performed at a low voltage, and a nonvolatile semiconductor memory device having excellent charge retention characteristics can be manufactured.
(実施の形態2)
本実施の形態では、上記実施の形態に示した不揮発性半導体記憶装置のメモリ部における電荷蓄積層に電荷の注入、保持に関して図15を参照して説明する。
(Embodiment 2)
In this embodiment, injection and retention of charges in the charge storage layer in the memory portion of the nonvolatile semiconductor memory device described in the above embodiment are described with reference to FIGS.
図15は、上記実施の形態1の記憶素子のバンド図を示しており、半導体膜103a、第1の絶縁膜104、電荷蓄積層105、第2の絶縁膜107(又は第2の絶縁膜107と絶縁膜110の積層膜)、ゲート電極として機能する導電膜113aが積層された状態を示している。なお、図15では、半導体膜103aはp型の場合について示している。
FIG. 15 shows a band diagram of the memory element of
図15(A)は導電膜113aに電圧を印加していない場合であって、半導体膜103aのフェルミ準位Efと、導電膜113aのフェルミ準位Efmが等しい場合を示している。図15(B)は導電膜113aに電圧を印加して電荷蓄積層105に電子が保持されている場合を示している。
FIG. 15A illustrates a case where no voltage is applied to the
第1の絶縁膜104を挟んで、半導体膜103aと電荷蓄積層105は異なる材料で形成している。この場合、半導体膜103aのバンドギャップ(伝導帯の下端Ecと価電子帯の上端Evのエネルギー差)と電荷蓄積層105のバンドギャップは異なるものとし、後者のバンドギャップは小さくなるように組み合わせる。例えは、半導体膜103aをシリコン(1.12eV)とすると、電荷蓄積層105はゲルマニウム(0.72eV)、シリコンゲルマニウム(0.73〜1.1eV)を組み合わせることができる。この場合、電子に対するエネルギー障壁、すなわち第1障壁Be1と第2障壁Be2は異なる値となり、Be2>Be1の関係を持つことになる。
The
電荷蓄積層105に電子を注入するには、熱電子を利用する方法と、F−N型トンネル電流を利用する方法がある。熱電子を利用する場合には、正の電圧をゲート電極として機能する導電膜113aに印加する。この状態で、ドレインに高電圧を印加して熱電子を発生させると、第1障壁を乗り越えることのできる熱電子を電荷蓄積層105に注入することができる。F−N型トンネル電流を利用する場合には、第1障壁を乗り越えるエネルギーを電子に与える必要はなく量子力学的トンネル現象により、電荷蓄積層105に電子が注入される。
In order to inject electrons into the
電荷蓄積層105に電子が保持されている間は、トランジスタのしきい値電圧は正の方にずれる。この状態を、情報”0”が書き込まれた状態とすることができる。この”0”情報の検出は、電荷蓄積層105に電荷が保持されていない状態でトランジスタがオンするゲート電圧を印加したとき、トランジスタがオンしないことをセンス回路によって検出することで可能である。
While electrons are held in the
電荷蓄積層105に蓄積される電子は、その保持特性が重要であるが、第2障壁Be2を大きくすることにより、量子力学的なトンネル電流により半導体膜103aに流れ込む電子は確率的に少なくなり、また第2絶縁膜104を通して導電膜113aに流れ込む電子も少なくすることができる。すなわち、電荷蓄積層105が蓄積する電子を長期間保持する方法として、第2障壁Be2の高さを第1障壁Be1よりも大きくすることで、導電膜113aに電圧を印加していない記憶保持の状態で、電荷が半導体膜103aの方に流れて消失してしまうことを防ぐことができる。
The retention characteristics of the electrons stored in the
上述した構造で記憶素子を設けることによって、半導体膜から電荷蓄積層へ電荷を注入しやすくすることができ、電荷蓄積層から電荷が消失することを防ぐことができる。つまり、メモリとして動作する場合に、低電圧で高効率な書き込みをすることが出来、且つ電荷保持特性を向上させることが可能となる。 By providing the memory element with the above structure, it is possible to easily inject charges from the semiconductor film into the charge storage layer, and it is possible to prevent the charge from being lost from the charge storage layer. That is, when operating as a memory, high-efficiency writing can be performed at a low voltage, and charge retention characteristics can be improved.
(実施の形態3)
本実施の形態では、上記実施の形態と異なる不揮発性半導体記憶装置の作製方法に関して図面を参照して説明する。具体的には、電荷蓄積層として分散粒子を含む絶縁膜を用いた場合について説明する。
(Embodiment 3)
In this embodiment, a method for manufacturing a nonvolatile semiconductor memory device, which is different from that in the above embodiment, will be described with reference to drawings. Specifically, a case where an insulating film containing dispersed particles is used as the charge storage layer will be described.
まず、基板101上に絶縁膜102を介して島状の半導体膜103a、103bを形成し、高密度プラズマ処理により半導体膜103a、103bの表面に第1の絶縁膜104を形成する(図3(A))。具体的な形成方法は、上記図1(B)までと同様に行えばよい。
First, island-shaped
次に、絶縁膜104を覆うように、電荷をトラップする性質を有する絶縁膜106b(電荷蓄積層106b)を形成する。絶縁膜106bとしては、膜中に電荷をトラップする欠陥を有している絶縁膜、又は導電性粒子又は半導体粒子106a(以下、分散粒子106aとも記す)を含む絶縁膜を用いることが好ましく、例えば、酸化ゲルマニウム(GeOx)膜、窒化ゲルマニウム(GeNx)膜等で形成することができる(図3(B))。分散粒子106aを含む電荷蓄積層106bとしては、例えば、金属元素を含んだ絶縁膜を用いることができ、具体的には、金属酸化膜、金属窒化膜、又は金属酸窒化膜等を用いることができる。分散粒子106aとしては、ゲルマニウム(Ge)、シリコンゲルマニウム合金等の粒子を含ませることができる。
Next, an insulating
例えば、電荷蓄積層106bとして、ゲルマニウム元素を含む雰囲気中(例えば、GeH4)でプラズマCVD法を行うことにより、ゲルマニウムが含有された絶縁膜を1〜20nm、好ましくは5〜10nmで形成することができる。ゲルマニウムが含有された絶縁膜としては、GeH4と酸素及び/又は窒素を含む雰囲気中でプラズマCVD法を行うことにより、酸化ゲルマニウム(GeOx)膜、窒化ゲルマニウム(GeNx)膜等を形成することができる。
For example, as the
半導体膜としてSiを主成分とする材料で形成し、当該半導体膜上にトンネル酸化膜として機能する絶縁膜を介して膜中に電荷をトラップする欠陥を有するゲルマニウムを含有した絶縁膜(例えば、GeNx)又はゲルマニウム粒子を含有した絶縁膜で電荷蓄積層を設けた構造とした場合、半導体膜から絶縁膜を介して注入されたキャリアは、電荷蓄積層に含まれる欠陥又はゲルマニウム粒子にトラップされることにより保持される。 An insulating film containing germanium, which is formed of a material mainly containing Si as a semiconductor film and has a defect that traps charges in the film through an insulating film that functions as a tunnel oxide film on the semiconductor film (for example, GeNx ) Or a structure in which a charge storage layer is provided with an insulating film containing germanium particles, carriers injected from the semiconductor film through the insulating film are trapped by defects or germanium particles included in the charge storage layer. Held by.
その後、上記図1(D)〜図2(E)に示した工程を行うことによって、記憶素子を有する不揮発性半導体記憶装置を作製することができる(図3(C))。 After that, by performing the steps shown in FIGS. 1D to 2E, a nonvolatile semiconductor memory device having a memory element can be manufactured (FIG. 3C).
本実施の形態で示したように、電荷蓄積層として膜中に電荷をトラップする欠陥を有する絶縁膜又は分散粒子を含む絶縁膜で形成することにより、トンネル酸化膜として機能する絶縁膜に欠陥があった場合でも、電荷蓄積層に蓄積した電荷全てが、当該絶縁膜の欠陥から半導体膜に流れ出ることを回避することができる。分散粒子を含むゲルマニウムの酸化膜又は窒化膜で形成される電荷蓄積層は、該分散粒子が作るエネルギーバンドが図15のようになり、同様な作用効果を得ることができる。従って、本実施の形態で示した構造を用いることによって、データを書き込みやすく、蓄積電荷が消失しにくい、信頼性の高い記憶素子を得ることが可能となる。 As shown in this embodiment mode, when the charge storage layer is formed using an insulating film having defects that trap charges in the film or an insulating film containing dispersed particles, the insulating film functioning as a tunnel oxide film has defects. Even in such a case, it is possible to avoid that all charges accumulated in the charge accumulation layer flow out from the defect of the insulating film to the semiconductor film. The charge storage layer formed of a germanium oxide film or nitride film containing dispersed particles has an energy band formed by the dispersed particles as shown in FIG. Therefore, with the use of the structure described in this embodiment, a highly reliable memory element in which data can be easily written and stored charge is not easily lost can be obtained.
(実施の形態4)
本実施の形態では、上記実施の形態と異なる不揮発性半導体記憶装置の作製方法に関して図面を参照して説明する。
(Embodiment 4)
In this embodiment, a method for manufacturing a nonvolatile semiconductor memory device, which is different from that in the above embodiment, will be described with reference to drawings.
まず、基板101上に絶縁膜102を介して島状の半導体膜103a、103bを形成し、当該島状の半導体膜103a、103bを覆うように、絶縁膜104、電荷蓄積層106b、絶縁膜107を形成する(図4(A))。なお、作製方法は、上述した図1(A)〜(D)と同様の方法を用いることができる。また、本実施の形態では、電荷蓄積層として、上記実施の形態2で示した電荷蓄積層で形成しているが、上記実施の形態1で示した電荷蓄積層105を形成しても良い。
First, island-shaped
次に、メモリ部を構成する素子の少なくとも一部を覆うようにレジスト108を選択的に形成した後、レジスト108に覆われていないメモリ部を構成する素子の上方及びロジック部を構成する素子の上方に形成された絶縁膜104、電荷蓄積層105及び絶縁膜107を選択的に除去する(図4(B))。ここでは、半導体膜103aの上方に形成された絶縁膜107の少なくとも一部を覆うようにレジスト108を選択的に形成した後、レジスト108に覆われていない半導体膜103aの上方及び半導体膜103bの上方に形成された絶縁膜104、電荷蓄積層105及び絶縁膜107を選択的に除去する。その結果、半導体膜103aの一部と半導体膜103bの表面が露出する。
Next, after the resist 108 is selectively formed so as to cover at least a part of the elements constituting the memory portion, the upper portion of the elements constituting the memory portion and the elements constituting the logic portion which are not covered with the resist 108 are formed. The insulating
次に、高密度プラズマ処理を行い酸化処理、窒化処理又は酸窒化処理を行う(図4(C))。その結果、絶縁膜107の表面に絶縁膜110が形成され、露出した半導体膜103a、103bの表面に絶縁膜109が形成される。ここでは、窒化シリコン膜又は窒化酸化シリコン膜によって形成された絶縁膜107に酸素雰囲気下で高密度プラズマ処理を行うことにより、絶縁膜107の表面に酸窒化膜(ここでは、窒化酸化シリコン膜又は酸化窒化シリコン膜)を有する絶縁膜110が形成される。また、同時に、半導体膜103bの表面に酸化シリコン膜を有する絶縁膜109が形成される。なお、高密度プラズマ処理は、上記図1(B)で示した条件や方法を用いることによって行うことができる。
Next, high-density plasma treatment is performed, and oxidation treatment, nitridation treatment, or oxynitridation treatment is performed (FIG. 4C). As a result, the insulating
次に、半導体膜103a及び半導体膜103bの上方に、導電膜を形成する(図4(D))。ここでは、導電膜として、導電膜111aと導電膜111bを積層して形成した例を示している。もちろん、導電膜は、単層又は3層以上の積層構造で形成してもよい。
Next, a conductive film is formed over the
導電膜111a、111bとしては、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。ここでは、導電膜111aとして窒化タンタルを用いて形成し、その上に導電膜111bとしてタングステンを用いて積層構造で設ける。また、他にも、導電膜111aとして、窒化タングステン、窒化モリブデン、窒化チタンを用い、導電膜111bとして、タンタル、モリブデン、チタン等を用いることができ、これらの材料を自由に組み合わせて導電膜111a及び導電膜111bを形成することができる。
The
次に、半導体膜103a、103bの上方に形成された導電膜111b上に選択的にレジスト112を形成し、当該レジスト112をマスクとして、半導体膜103a上に設けられた絶縁膜104、電荷蓄積層105、絶縁膜107、絶縁膜110、導電膜111a及び導電膜111bと、半導体膜103b上に設けられた絶縁膜109、導電膜111a及び導電膜111bとを選択的に除去する(図5(A))。
Next, a resist 112 is selectively formed over the
本実施の形態においては、半導体膜103aの上方に形成されるレジスト112は、導電膜111a及び111bの下方に形成された絶縁膜104、電荷蓄積層105、絶縁膜107及び絶縁膜110の積層構造における幅と概略一致するように又は小さくなるように形成する。その結果、得られた導電膜113aの幅は、導電膜111a及び111bの下方に形成された絶縁膜104、電荷蓄積層105、絶縁膜107及び絶縁膜110の積層構造の幅と概略一致するか又は小さくなる。
In this embodiment mode, the resist 112 formed above the
次に、半導体膜103a及び半導体膜103bに不純物元素を導入することによって、半導体膜103aと半導体膜103bにソース領域又はドレイン領域として機能しうる不純物領域114aと、離間して設けられた不純物領域114a間にチャネル形成領域114bとを形成する(図5(B))。なお、半導体膜103bに不純物元素を導入する際に、ゲート電極として機能する導電膜113bをマスクとして用いることにより、自己整合的(セルフアライン)に半導体膜103bに不純物領域114a及びチャネル形成領域114bを形成することができる。
Next, an impurity element is introduced into the
次に、半導体膜103a、103b及び導電膜113a、113bの上方に絶縁膜を形成する(図5(C))。ここでは、絶縁膜として、絶縁膜115aと絶縁膜115bを積層して形成した例を示している。なお、絶縁膜は、単層又は3層以上の積層構造で形成してもよい。その後、絶縁膜115a、115bにコンタクトホールを選択的に形成して半導体膜103a、103bを露出させ、当該コンタクトホールを充填するように導電膜116を選択的に形成する。導電膜116は、半導体膜103a、103bの不純物領域114aと電気的に接続している。
Next, an insulating film is formed over the
なお、半導体膜103aの上方に形成された導電膜113aの幅が絶縁膜104、電荷蓄積層105、絶縁膜107及び絶縁膜110の積層構造の幅より小さい場合、上記図5(B)における半導体膜103a、103bに不純物元素を導入する際の条件を制御することによって、半導体膜103aに不純物領域114aより低濃度の不純物元素が導入された低濃度不純物領域117を形成することができる(図6(A))。低濃度不純物領域は、絶縁膜104の下方に位置する半導体膜103aであって、導電膜113aと絶縁膜104、電荷蓄積層105、絶縁膜107及び絶縁膜110の積層構造とが重ならない領域の下方に位置する半導体膜103a(チャネル形成領域114bと導電膜113aが重ならない領域)に形成される。
Note that in the case where the width of the
その後、図5(C)と同様に絶縁膜115a、115b及び導電膜116を形成することによって、記憶素子を有する不揮発性半導体記憶装置を得ることができる(図6(B))。
After that, by forming the insulating
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。 Note that this embodiment mode can be freely combined with the above embodiment modes.
(実施の形態5)
本実施の形態では、不揮発性半導体記憶装置の作製工程において、絶縁膜、導電膜または半導体膜の成膜およびプラズマ処理を連続して行う半導体装置の作製方法に関して図面を用いて説明する。
(Embodiment 5)
In this embodiment, a method for manufacturing a semiconductor device in which formation of an insulating film, a conductive film, or a semiconductor film and plasma treatment are sequentially performed in a manufacturing process of a nonvolatile semiconductor memory device will be described with reference to drawings.
絶縁膜、導電膜または半導体膜の成膜およびプラズマ処理を連続して行う場合には、複数のチャンバーを備えた装置を用いることができる。複数のチャンバーを備えた装置の一例を図7(A)に示す。なお、図7(A)は、本実施の形態で示す装置(連続成膜システム)の一構成例を上面からみた図である。 In the case where an insulating film, a conductive film, or a semiconductor film is continuously formed and plasma treatment is performed, an apparatus including a plurality of chambers can be used. An example of an apparatus provided with a plurality of chambers is shown in FIG. Note that FIG. 7A is a top view of a structural example of the apparatus (continuous film formation system) described in this embodiment.
図7(A)に示す装置は、第1のチャンバー311、第2のチャンバー312、第3のチャンバー313、第4のチャンバー314、ロードロック室310、315、共通室320を有しており、それぞれのチャンバーは気密性を有している。各チャンバーには、真空排気ポンプ、不活性ガスの導入系が備えられている。
The apparatus shown in FIG. 7A includes a
ロードロック室310、315は、試料(処理基板)をシステムに搬入するための部屋である。また、第1〜第4のチャンバーは、基板101に導電膜、絶縁膜または半導体膜の成膜や、エッチングやプラズマ処理等を行うための部屋である。共通室320は、それぞれのロードロック室310、315および第1〜第4のチャンバーに対して共通に配置されている。また、共通室320とロードロック室310、315、第1〜第4のチャンバー311〜314との間にはゲート弁322〜327が設けられている。なお、共通室320には、ロボットアーム321が設けてあり、ロボットアーム321によって、基板101が各部屋へ運ばれる。
The
以下に、具体例として、基板101に対して、第1のチャンバー311において半導体膜をプラズマ処理により酸化し、第2のチャンバー312においてプラズマ処理を用いて窒化し、第3のチャンバー313において電荷蓄積層を成膜、第4のチャンバー314において絶縁膜を形成する例を示す。
Hereinafter, as a specific example, a semiconductor film is oxidized with respect to the
まず、基板101は複数枚が収納されたカセット328ごとロードロック室310に搬入される。カセット328の搬入後、ロードロック室310の搬入扉を閉鎖する。この状態において、ゲート弁322を開けてカセット328から処理基板を1枚取り出し、ロボットアーム321によって共通室320に配置させる。この際、共通室320において基板101の位置合わせが行われる。
First, the
次に、ゲート弁322を閉鎖し、ついでゲート弁324を開ける。そして、第1のチャンバー311へ島状の半導体膜が形成された基板101を移送する。第1のチャンバー311内で、第1の高密度プラズマ処理を行う。ここでは、第1のチャンバー311において、酸素雰囲気下において高密度プラズマ処理を行い、半導体膜の表面に酸化膜を形成する。なお、高密度プラズマ処理は上記実施の形態1に示した条件を用いて行えばよい。
Next, the
次に、基板101はロボットアーム321によって共通室320に引き出され、第2のチャンバー312に移送される。第2のチャンバー312内では、第2の高密度プラズマ処理を行う。ここでは、窒素雰囲気下において高密度プラズマ処理を行い、半導体膜の表面に形成された酸化膜を窒化する。
Next, the
次に、基板101はロボットアーム321によって共通室320に引き出され、第3のチャンバー313に移送される。第3のチャンバー313内では、プラズマCVD法により電荷蓄積層を形成する。電荷蓄積層としては、上記実施の形態1又は2で示した材料で形成すればよい。ここでは、プラズマCVD法によりゲルマニウムを含む膜を形成する。なお、ここではプラズマCVD法を用いて形成する例を示したが、ターゲットを用いたスパッタ法を用いて形成してもよい。
Next, the
次に、基板101はロボットアーム321によって共通室320に引き出され、第4のチャンバー314に移送される。第4のチャンバー314内では、プラズマCVD法により絶縁膜を形成する。例えば、プラズマCVD法を用いて窒素を含む絶縁膜を形成する。
Next, the
そして、基板101はロボットアーム321によってロードロック室315に移送され、カセット329に収納される。
Then, the
なお、図7(A)に示したのはあくまで一例であり、さらにチャンバーの数を増やすことも可能である。また、図7(A)において第1〜第4のチャンバー311〜314はシングル型のチャンバーを用いた例を示したが、バッチ型のチャンバーを用いて複数枚を一度に処理する構成としてもよい。
Note that FIG. 7A is just an example, and the number of chambers can be increased. 7A shows an example in which single-type chambers are used as the first to
このように、本実施の形態で示した装置を用いることによって、大気に一度も曝されることなく導電膜、絶縁膜または半導体膜の成膜や高密度プラズマ処理を連続して行うことができる。そのため、汚染物の混入の防止や生産効率の向上を実現することができる。 In this manner, by using the apparatus described in this embodiment mode, a conductive film, an insulating film, or a semiconductor film can be continuously formed and high-density plasma treatment can be performed without being exposed to the atmosphere. . Therefore, it is possible to prevent contamination from being mixed and improve production efficiency.
次に、本発明において、高密度プラズマ処理を行う場合の装置の一例に関して図7(B)を参照して説明する。 Next, an example of an apparatus for performing high-density plasma treatment in the present invention will be described with reference to FIG.
図7(B)に示す装置は、高密度プラズマ処理を行う被処理物331を配置するための支持台351と、ガスを導入するためのガス供給部352と、排気口353と、アンテナ354と、誘電板355と、高密度プラズマ発生用の高周波を供給する高周波供給部356とを有している。また、支持台351に温度制御部357を設けることによって、被処理物331の温度を制御することも可能である。以下に、高密度プラズマ処理の一例に関して説明する。なお、被処理物としては、上記実施の形態においてプラズマ処理を行うものであれば用いることができる。
The apparatus shown in FIG. 7B includes a
まず、処理室内を真空にし、ガス供給部352から酸素または窒素を含むガスを導入する。例えば、酸素を含むガスとしては、酸素(O2)と希ガスまたは酸素と水素と希ガスの混合ガスを導入することができる。また窒素を含むガスとしては、窒素と希ガスまたはNH3と希ガスの混合ガスを導入することができる。次に、被処理物331を温度制御部357を有する支持台351に配置させ、被処理物331を100℃〜550℃に加熱する。なお、被処理物331と誘電板355との間隔は、20〜80mm(好ましくは20〜60mm)の範囲内とする。
First, the processing chamber is evacuated and a gas containing oxygen or nitrogen is introduced from the
次に、高周波供給部356からアンテナ354にマイクロ波を供給する。ここでは、周波数2.45GHzのマイクロ波を供給する。そして、マイクロ波をアンテナ354から誘電板355を通して処理室内に導入することによって、プラズマ励起により活性化された高密度プラズマ358が生成される。例えば、NH3ガスとArガス雰囲気中でプラズマ処理を行った場合、マイクロ波によりNH3ガスとArガスとが混合された高密度励起プラズマが生成される。NH3ガスとArガスとが混合された高密度励起プラズマ中では、導入されたマイクロ波によりArガスが励起されてラジカル(Ar・)が生成され、当該ArラジカルとNH3分子とが衝突することによりラジカル(NH・)が生成される。このNH・と被処理物331とが反応して、当該被処理物331の窒化を行うことができる。その後、NH3ガスとArガスとが、排気口353から処理室外へ排気される。
Next, microwaves are supplied from the high-
このように、図7(B)に示した装置を用いてプラズマ処理を行うことによって、低電子温度(1.5eV以下)で且つ高電子密度(1×1011cm−3以上)であるので、プラズマダメージが非常に少ない被処理物を形成することができる。 Thus, by performing plasma treatment using the apparatus shown in FIG. 7B, a low electron temperature (1.5 eV or less) and a high electron density (1 × 10 11 cm −3 or more) are obtained. It is possible to form an object to be processed with very little plasma damage.
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。 Note that this embodiment mode can be freely combined with the above embodiment modes.
(実施の形態6)
本実施の形態では、上記実施の形態と異なる不揮発性半導体記憶装置の作製方法に関して図面を参照して説明する。具体的には、メモリ部とロジック部とを有する半導体装置において、ロジック部に設けられる複数のトランジスタにおけるゲート絶縁膜を異なる膜厚で形成する場合について説明する。
(Embodiment 6)
In this embodiment, a method for manufacturing a nonvolatile semiconductor memory device, which is different from that in the above embodiment, will be described with reference to drawings. Specifically, a case where gate insulating films of a plurality of transistors provided in a logic portion are formed with different thicknesses in a semiconductor device having a memory portion and a logic portion will be described.
ロジック部に複数の薄膜トランジスタを用いて複数の機能回路を設ける場合、当該回路毎に求められる特性が異なるため、各々の機能回路に設けられる薄膜トランジスタのゲート絶縁膜を異なる厚さに形成することが好ましい場合がある。例えば、駆動電圧が小さくしきい値電圧のばらつきを小さくしたい場合にはゲート絶縁膜が薄い薄膜トランジスタを設けることが好ましく、駆動電圧が大きくゲート絶縁膜の耐圧性が求められる場合にはゲート絶縁膜が厚い薄膜トランジスタを設けることが好ましい。例えば、駆動電圧が小さくしきい値電圧のばらつきを小さくしたい回路に対しては、上記実施の形態で示した高密度プラズマ処理により形成した膜厚が小さい絶縁膜を適用し、駆動電圧が大きくゲート絶縁膜の耐圧性が求められる回路に対しては、膜厚が大きい絶縁膜を適用する。以下、図面を参照して説明する。 In the case where a plurality of functional circuits are provided using a plurality of thin film transistors in the logic portion, characteristics required for each circuit are different. Therefore, it is preferable that gate insulating films of the thin film transistors provided in the respective functional circuits are formed with different thicknesses. There is a case. For example, it is preferable to provide a thin film transistor with a thin gate insulating film when the driving voltage is small and it is desired to reduce the variation in threshold voltage. When the driving voltage is large and the gate insulating film is required to have a withstand voltage, the gate insulating film is It is preferable to provide a thick thin film transistor. For example, for a circuit with a low driving voltage and a small threshold voltage variation, an insulating film with a small film thickness formed by the high-density plasma treatment described in the above embodiment is applied, and a gate with a large driving voltage is applied. An insulating film having a large film thickness is applied to a circuit that requires the pressure resistance of the insulating film. Hereinafter, description will be given with reference to the drawings.
まず、基板101上に絶縁膜102を介して島状の半導体膜103a〜103cを形成する(図9(A))。ここでは、半導体膜103aはメモリ部の素子を形成し、半導体膜103b、103cがロジック部の素子を形成する。
First, island-shaped
半導体膜103a、103bは、結晶性半導体膜で形成することが好ましい。結晶性半導体膜は、絶縁膜102上に形成した非晶質半導体膜を熱処理やレーザー光の照射によって結晶化させたもの、絶縁膜102上に形成した結晶性半導体膜を非晶質化した後、再結晶化させたものなどが含まれる。
The
レーザー光の照射によって結晶化若しくは再結晶化を行う場合には、レーザー光の光源としてLD励起の連続発振(CW)レーザー(YVO4、第2高調波(波長532nm))を用いることができる。特に第2高調波に限定する必要はないが、第2高調波はエネルギー効率の点で、さらに高次の高調波より優れている。CWレーザー光を半導体膜に照射すると、連続的に半導体膜にエネルギーが与えられるため、一旦半導体膜を溶融状態にすると、溶融状態を継続させることができる。さらに、CWレーザー光を走査することによって半導体膜の固液界面を移動させ、この移動の方向に沿って一方向に長い結晶粒を形成することができる。また、固体レーザーを用いるのは、気体レーザー等と比較して、出力の安定性が高く、安定した処理が見込まれるためである。なお、CWレーザーに限らず、繰り返し周波数が10MHz以上のパルスレーザを用いることも可能である。繰り返し周波数が高いパルスレーザを用いると、半導体膜が溶融してから固化するまでの時間よりもレーザーのパルス間隔が短ければ、常に半導体膜を溶融状態にとどめることができ、固液界面の移動により一方向に長い結晶粒で構成される半導体膜を形成することができる。その他のCWレーザー及び繰り返し周波数が10MHz以上のパルスレーザを使用することもできる。例えば、気体レーザーとしては、Arレーザー、Krレーザー、CO2レーザー等がある。固体レーザーとして、YAGレーザー、YLFレーザー、YAlO3レーザー、GdVO4レーザー、KGWレーザー、KYWレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、Y2O3レーザー、YVO4レーザー等がある。また、YAGレーザー、Y2O3レーザー、GdVO4レーザー、YVO4レーザーなどのセラミックスレーザがある。金属蒸気レーザーとしてはヘリウムカドミウムレーザ等が挙げられる。また、レーザー発振器において、レーザー光をTEM00(シングル横モード)で発振して射出すると、被照射面において得られる線状のビームスポットのエネルギー均一性を上げることができるので好ましい。その他にも、パルス発振のエキシマレーザーを用いても良い。 When crystallization or recrystallization is performed by laser light irradiation, an LD-excited continuous wave (CW) laser (YVO 4 , second harmonic (wavelength 532 nm)) can be used as a laser light source. The second harmonic is not particularly limited to the second harmonic, but the second harmonic is superior to higher harmonics in terms of energy efficiency. When the semiconductor film is irradiated with CW laser light, energy is continuously given to the semiconductor film. Therefore, once the semiconductor film is in a molten state, the molten state can be continued. Furthermore, the solid-liquid interface of the semiconductor film can be moved by scanning with CW laser light, and crystal grains that are long in one direction can be formed along the direction of this movement. The solid laser is used because the output stability is higher than that of a gas laser or the like, and stable processing is expected. Note that not only the CW laser but also a pulse laser having a repetition frequency of 10 MHz or more can be used. If a pulse laser with a high repetition frequency is used, the semiconductor film can always remain in a molten state if the laser pulse interval is shorter than the time from when the semiconductor film melts until it solidifies. A semiconductor film including crystal grains that are long in one direction can be formed. Other CW lasers and pulse lasers with a repetition frequency of 10 MHz or more can also be used. For example, examples of the gas laser include an Ar laser, a Kr laser, and a CO 2 laser. Examples of the solid-state laser include a YAG laser, a YLF laser, a YAlO 3 laser, a GdVO 4 laser, a KGW laser, a KYW laser, an alexandrite laser, a Ti: sapphire laser, a Y 2 O 3 laser, and a YVO 4 laser. Further, there are ceramic lasers such as YAG laser, Y 2 O 3 laser, GdVO 4 laser, and YVO 4 laser. Examples of the metal vapor laser include a helium cadmium laser. In addition, it is preferable to emit laser light in TEM 00 (single transverse mode) in a laser oscillator because energy uniformity of a linear beam spot obtained on the irradiated surface can be improved. In addition, a pulsed excimer laser may be used.
次に、半導体膜103a〜103c上に絶縁膜104、電荷蓄積層105及び絶縁膜107を形成する(図9(B))。
Next, the insulating
絶縁膜104は、高密度プラズマ処理を用いて半導体膜103a〜103cに酸化処理又は窒化処理を行うことにより1〜10nm、好ましくは5〜10nmで形成する。ここでは、半導体膜103a〜103cとしてSiを主成分とする材料を用い、高密度プラズマ処理により酸化処理を行うことにより半導体膜103a〜103cの表面に酸化シリコン膜を形成した後、高密度プラズマ処理により窒化処理を行うことにより酸化シリコン膜の表面に酸窒化膜を形成する。
The insulating
電荷蓄積層105は、絶縁膜104上に形成することによって設ける。電荷蓄積層105としては、半導体膜103a、103bに用いる物質よりエネルギーギャップ(バンドギャップ)が小さい材料を用いることが好ましい。ここでは、電荷蓄積層105として、GeH4を含む雰囲気中でプラズマCVD法を行うことにより、ゲルマニウムを主成分とする膜を1〜20nm、好ましくは5〜10nmで形成する。なお、電荷蓄積層105は、上記実施の形態3で示した電荷蓄積層で形成してもよい。
The
半導体膜103a〜103cとしてSiを主成分とする材料を用い、当該半導体膜103a〜103c上にトンネル酸化膜として機能する絶縁膜104を介してSiよりエネルギーギャップの小さいゲルマニウムを含む膜を電荷蓄積層105として設けた場合、半導体膜103aの電荷に対する絶縁膜104により形成される第1の障壁に対して電荷蓄積層105の電荷に対する絶縁膜104により形成される第2の障壁がエネルギー的に高くなる。その結果、半導体膜103aから電荷蓄積層105へ電荷を注入しやすくすることができ、電荷蓄積層105から電荷が消失することを防ぐことができる。つまり、メモリとして動作する場合に、低電圧で高効率な書き込みをすることが出来、且つ電荷保持特性を向上させることができる。
A material containing Si as a main component is used as the
絶縁膜107は、電荷蓄積層105上に酸化窒化シリコン膜、窒化シリコン膜又は窒化酸化シリコン膜等を形成することにより設ける。ここでは、絶縁膜107としてプラズマCVD法により窒化シリコン膜又は窒化酸化シリコン膜を1〜20nm、好ましくは5〜10nmで形成する。また、電荷蓄積層105に窒素雰囲気下で高密度プラズマ処理を行い、電荷蓄積層105の表面に窒化処理を行うことによって窒化膜(例えば、電荷蓄積層105としてゲルマニウムを主成分とする膜を用いた場合には、GeNx)を形成してもよい。この場合、窒化処理により得られた窒化膜を絶縁膜107として用いてもよいし、窒化処理により得られた窒化膜上に別途絶縁膜107として上述した絶縁膜を形成してもよい。また、他にも絶縁膜107を、酸化アルミニウム(AlOx)、酸化ハフニウム(HfOx)又は酸化タンタル(TaOx)で形成してもよい。
The insulating
次に、メモリ部を構成する素子を覆うようにレジスト108を選択的に形成した後、ロジック部を構成する素子の上方に形成された絶縁膜104、電荷蓄積層105及び絶縁膜107を選択的に除去する(図9(C))。ここでは、半導体膜103aの上方に形成された絶縁膜107を覆うようにレジスト108を選択的に形成した後、半導体膜103b、103cの上方に形成された絶縁膜104、電荷蓄積層105及び絶縁膜107を除去し、半導体膜103b、103cを選択的に露出させる。
Next, after a resist 108 is selectively formed so as to cover the elements constituting the memory portion, the insulating
次に、高密度プラズマ処理を行い酸化処理、窒化処理又は酸窒化処理を行う(図10(A))。その結果、半導体膜103aの上方に形成された絶縁膜107の表面に絶縁膜110が形成され、半導体膜103b、103cの表面に絶縁膜109が形成される。ここでは、窒化シリコン膜又は窒化酸化シリコン膜によって形成された絶縁膜107に酸素雰囲気下で高密度プラズマ処理を行うことにより、絶縁膜107の表面に酸窒化膜(ここでは、窒化酸化シリコン膜又は酸化窒化シリコン膜)を有する絶縁膜110が形成される。また、同時に、半導体膜103bの表面に酸化シリコン膜を有する絶縁膜109が形成される。
Next, high-density plasma treatment is performed, and oxidation treatment, nitridation treatment, or oxynitridation treatment is performed (FIG. 10A). As a result, the insulating
次に、半導体膜103a〜103cの上方に導電膜を形成し、半導体膜103aと半導体膜103bの上方に位置する導電膜上に選択的にレジスト112を形成し、導電膜を選択的にエッチングすることによって、半導体膜103a、103bに導電膜113a、113bを形成し、半導体膜103c上に形成された導電膜は除去する(図10(B))。導電膜113a、導電膜113bは、上記実施の形態で示した導電膜111a、111bに用いる材料を用いることができる。
Next, a conductive film is formed over the
次に、半導体膜103a〜103cの露出した表面及び導電膜113a、113bを覆うように絶縁膜121を形成し、その後、絶縁膜121上に導電膜122を形成する(図10(C))。絶縁膜121は、半導体膜103cを含む薄膜トランジスタのゲート絶縁膜として機能する。
Next, the insulating
次に、半導体膜103cの上方に形成された導電膜122上に選択的にレジスト123を形成し、当該レジスト123をマスクとして、導電膜122と絶縁膜121を選択的に除去する(図11(A))。
Next, a resist 123 is selectively formed over the
次に、半導体膜103a〜103cに不純物元素を導入することによって、半導体膜103a〜103cにソース領域又はドレイン領域として機能しうる不純物領域114aと、離間して設けられた不純物領域114a間にチャネル形成領域114bとを形成する(図11(B))。なお、半導体膜103a〜103cに不純物元素を導入する際に、ゲート電極として機能する導電膜113a、113b、124をマスクとして用いることにより、自己整合的(セルフアライン)に不純物領域114a及びチャネル形成領域114bを形成することができる。
Next, by introducing an impurity element into the
次に、導電膜113a、113b、124及び露出した半導体膜103a〜103cの上方に絶縁膜を形成する(図11(C))。ここでは、絶縁膜として、絶縁膜115aと絶縁膜115bを積層して形成した例を示している。なお、絶縁膜は、単層又は3層以上の積層構造で形成してもよい。その後、絶縁膜115a、115bにコンタクトホールを選択的に形成して半導体膜103a〜103cを露出させ、当該コンタクトホールを充填するように導電膜116を選択的に形成する。導電膜116は、半導体膜103a〜103cの不純物領域114aと電気的に接続している。
Next, an insulating film is formed over the
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。 Note that this embodiment mode can be freely combined with the above embodiment modes.
(実施の形態7)
本実施の形態では、上記実施の形態で示した不揮発性半導体記憶装置を備えた非接触でデータの入出力が可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によっては、RFIDタグ、IDタグ、ICタグ、ICチップ、RFタグ、無線タグ、電子タグまたは無線チップともよばれる。
(Embodiment 7)
In this embodiment, application examples of a semiconductor device including the nonvolatile semiconductor memory device described in the above embodiment and capable of inputting and outputting data without contact will be described below with reference to drawings. A semiconductor device in which data can be input / output without contact is also referred to as an RFID tag, an ID tag, an IC tag, an IC chip, an RF tag, a wireless tag, an electronic tag, or a wireless chip depending on the application.
まず、本実施の形態で示す半導体装置の上面構造の一例について、図12(A)を参照して説明する。図12(A)に示す半導体装置80は、メモリ部やロジック部を構成する複数の素子が設けられた薄膜集積回路131と、アンテナとして機能する導電膜132を含んでいる。アンテナとして機能する導電膜132は、薄膜集積回路131に電気的に接続されている。なお、本実施の形態では、アンテナとして機能する導電膜132をコイル状に設け、電磁誘導方式または電磁結合方式を適用する例を示すが、本発明の半導体装置はこれに限られずマイクロ波方式を適用することも可能である。マイクロ波方式の場合は、用いる電磁波の波長によりアンテナとして機能する導電膜132の形状を適宜決めればよい。
First, an example of the top structure of the semiconductor device described in this embodiment is described with reference to FIG. A
また、図12(B)に図12(A)の断面の模式図を示す。アンテナとして機能する導電膜132は、メモリ部及びロジック部を構成する素子の上方に設ければよく、例えば、上記実施の形態で示した構造において、絶縁膜115b上に絶縁膜133を介してアンテナとして機能する導電膜132を設けることができる。
FIG. 12B is a schematic view of the cross section of FIG. The
次に、本実施の形態で示す半導体装置の動作について説明する。 Next, operation of the semiconductor device described in this embodiment is described.
半導体装置80は、非接触でデータを交信する機能を有し、高周波回路81、電源回路82、リセット回路83、クロック発生回路84、データ復調回路85、データ変調回路86、他の回路の制御を行う制御回路87、記憶回路88およびアンテナ89を有している(図13(A))。高周波回路81はアンテナ89より信号を受信して、データ変調回路86より受信した信号をアンテナ89から出力する回路であり、電源回路82は受信信号から電源電位を生成する回路であり、リセット回路83はリセット信号を生成する回路であり、クロック発生回路84はアンテナ89から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路85は受信信号を復調して制御回路87に出力する回路であり、データ変調回路86は制御回路87から受信した信号を変調する回路である。また、制御回路87としては、例えばコード抽出回路91、コード判定回路92、CRC判定回路93および出力ユニット回路94が設けられている。なお、コード抽出回路91は制御回路87に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路92は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、CRC判定回路93は判定されたコードに基づいて送信エラー等の有無を検出する回路である。
The
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ89により無線信号が受信される。無線信号は高周波回路81を介して電源回路82に送られ、高電源電位(以下、VDDと記す)が生成される。VDDは半導体装置80が有する各回路に供給される。また、高周波回路81を介してデータ復調回路85に送られた信号は復調される(以下、復調信号)。さらに、高周波回路81を介してリセット回路83およびクロック発生回路84を通った信号及び復調信号は制御回路87に送られる。制御回路87に送られた信号は、コード抽出回路91、コード判定回路92およびCRC判定回路93等によって解析される。そして、解析された信号にしたがって、記憶回路88内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路94を通って符号化される。さらに、符号化された半導体装置80の情報はデータ変調回路86を通って、アンテナ89により無線信号として送信される。なお、半導体装置80を構成する複数の回路においては、低電源電位(以下、VSS)は共通であり、VSSはGNDとすることができる。
Next, an example of operation of the above-described semiconductor device will be described. First, a radio signal is received by the antenna 89. The radio signal is sent to the power supply circuit 82 via the high frequency circuit 81, and a high power supply potential (hereinafter referred to as VDD) is generated. VDD is supplied to each circuit included in the
このように、リーダ/ライタから半導体装置80に信号を送り、当該半導体装置80から送られてきた信号をリーダ/ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。
As described above, by transmitting a signal from the reader / writer to the
また、半導体装置80は、各回路への電源電圧の供給を電源(バッテリー)を搭載せず電磁波により行うタイプとしてもよいし、電源(バッテリー)を搭載して電磁波と電源(バッテリー)により各回路に電源電圧を供給するタイプとしてもよい。
Further, the
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部3210を含む携帯端末の側面には、リーダ/ライタ3200が設けられ、品物3220の側面には半導体装置3230が設けられる(図13(B))。品物3220が含む半導体装置3230にリーダ/ライタ3200をかざすと、表示部3210に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品3260をベルトコンベアにより搬送する際に、リーダ/ライタ3240と、商品3260に設けられた半導体装置3250を用いて、該商品3260の検品を行うことができる(図13(C))。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
Next, an example of a usage pattern of a semiconductor device capable of inputting and outputting data without contact will be described. A reader /
なお、上述した以外にも本発明の不揮発性半導体記憶装置を備えた半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図14を用いて説明する。 In addition to the above, the application of the semiconductor device provided with the nonvolatile semiconductor memory device of the present invention is wide-ranging, so long as it is a product that clarifies information such as the history of the object in a non-contact manner and is useful for production and management. It can be applied to anything. For example, banknotes, coins, securities, certificate documents, bearer bonds, packaging containers, books, recording media, personal belongings, vehicles, foods, clothing, health supplies, daily necessities, chemicals, etc. It can be provided and used in an electronic device or the like. These examples will be described with reference to FIG.
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの(金券)、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す(図14(A))。証書類とは、運転免許証、住民票等を指す(図14(B))。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す(図14(C))。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す(図14(D))。書籍類とは、書物、本等を指す(図14(E))。記録媒体とは、DVDソフト、ビデオテープ等を指す(図14(F))。乗物類とは、自転車等の車両、船舶等を指す(図14(G))。身の回り品とは、鞄、眼鏡等を指す(図14(H))。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(テレビ受像機、薄型テレビ受像機)、携帯電話機等を指す。 Banknotes and coins are money that circulates in the market, and include those that are used in the same way as money in a specific area (cash vouchers), commemorative coins, and the like. Securities refer to checks, securities, promissory notes, etc. (FIG. 14A). Certificates refer to driver's licenses, resident's cards, etc. (FIG. 14B). Bearer bonds refer to stamps, gift tickets, various gift certificates, etc. (FIG. 14C). Packaging containers refer to wrapping paper for lunch boxes, plastic bottles, and the like (FIG. 14D). Books refer to books, books, and the like (FIG. 14E). The recording media refer to DVD software, video tapes, and the like (FIG. 14F). The vehicles refer to vehicles such as bicycles, ships, and the like (FIG. 14G). Personal belongings refer to bags, glasses, and the like (FIG. 14H). Foods refer to food products, beverages, and the like. Clothing refers to clothing, footwear, and the like. Health supplies refer to medical equipment, health equipment, and the like. Livingware refers to furniture, lighting equipment, and the like. Chemicals refer to pharmaceuticals, agricultural chemicals, and the like. Electronic devices refer to liquid crystal display devices, EL display devices, television devices (television receivers, thin television receivers), cellular phones, and the like.
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置80を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置80を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置80を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置80の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。
Forgery can be prevented by providing the
このように、包装用容器類、本、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込むことによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。 In this way, by providing semiconductor devices in packaging containers, books, recording media, personal items, foods, clothing, daily necessities, electronic devices, etc., the efficiency of inspection systems and rental store systems is improved. be able to. Further, forgery or theft can be prevented by providing a semiconductor device in the vehicles. Moreover, by embedding it in creatures such as animals, it is possible to easily identify individual creatures. For example, by embedding a semiconductor device equipped with a sensor in a living creature such as livestock, it is possible to easily manage the health state such as the current body temperature as well as the year of birth, gender or type.
以上の様に、本発明の半導体装置の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。 As described above, the applicable range of the semiconductor device of the present invention is so wide that the semiconductor device can be used for electronic devices in various fields. Note that this embodiment mode can be freely combined with the above embodiment modes.
80 半導体装置
81 高周波回路
82 電源回路
83 リセット回路
84 クロック発生回路
85 データ復調回路
86 データ変調回路
87 制御回路
88 記憶回路
89 アンテナ
91 コード抽出回路
92 コード判定回路
93 CRC判定回路
94 出力ユニット回路
101 基板
102 絶縁膜
104 絶縁膜
105 電荷蓄積層
107 絶縁膜
108 レジスト
109 絶縁膜
110 絶縁膜
112 レジスト
116 導電膜
117 低濃度不純物領域
121 絶縁膜
122 導電膜
123 レジスト
131 薄膜集積回路
132 導電膜
133 絶縁膜
301 単結晶半導体基板
302 pウェル
303 フィールド酸化膜
304 ゲート絶縁膜
310 ロードロック室
311 チャンバー
312 チャンバー
313 チャンバー
314 チャンバー
315 ロードロック室
320 共通室
321 ロボットアーム
322 ゲート弁
324 ゲート弁
328 カセット
329 カセット
331 被処理物
351 支持台
352 ガス供給部
353 排気口
354 アンテナ
355 誘電板
356 高周波供給部
357 温度制御部
358 高密度プラズマ
402 絶縁膜
800 半導体膜
801 絶縁膜
802 電荷蓄積層
803 絶縁膜
804 コントロールゲート電極
805 ソース
806 ドレイン
103a 半導体膜
103b 半導体膜
103c 半導体膜
106a 半導体粒子
106a 分散粒子
106b 電荷蓄積層
106b 絶縁膜
111a 導電膜
111b 導電膜
113a 導電膜
113b 導電膜
114a 不純物領域
114b チャネル形成領域
115a 絶縁膜
115b 絶縁膜
3200 リーダ/ライタ
3210 表示部
3220 品物
3230 半導体装置
3240 リーダ/ライタ
3250 半導体装置
3260 商品
80 Semiconductor Device 81 High Frequency Circuit 82 Power Supply Circuit 83 Reset Circuit 84 Clock Generation Circuit 85 Data Demodulation Circuit 86 Data Modulation Circuit 87 Control Circuit 88 Memory Circuit 89 Antenna 91 Code Extraction Circuit 92 Code Determination Circuit 93 CRC Determination Circuit 94 Output Unit Circuit 101 Substrate 102 Insulating film 104 Insulating film 105 Charge storage layer 107 Insulating film 108 Resist 109 Insulating film 110 Insulating film 112 Resist 116 Conductive film 117 Low concentration impurity region 121 Insulating film 122 Conductive film 123 Resist 131 Thin film integrated circuit 132 Conductive film 133 Insulating film 301 Single crystal semiconductor substrate 302 p well 303 field oxide film 304 gate insulating film 310 load lock chamber 311 chamber 312 chamber 313 chamber 314 chamber 315 load lock chamber 320 Chamber 321 Robot arm 322 Gate valve 324 Gate valve 328 Cassette 329 Cassette 331 Processed object 351 Support base 352 Gas supply unit 353 Exhaust port 354 Antenna 355 Dielectric plate 356 High frequency supply unit 357 Temperature control unit 358 High density plasma 402 Insulating film 800 Semiconductor Film 801 Insulating film 802 Charge storage layer 803 Insulating film 804 Control gate electrode 805 Source 806 Drain 103a Semiconductor film 103b Semiconductor film 103c Semiconductor film 106a Semiconductor particles 106a Dispersed particles 106b Charge storage layer 106b Insulating film 111a Conductive film 111b Conductive film 113a Conductive film 113b Conductive film 114a Impurity region 114b Channel formation region 115a Insulating film 115b Insulating film 3200 Reader / writer 3210 Display unit 3220 Product 3230 Semiconductor device 3240 Reader / Writer 3250 Semiconductor Device 3260
Claims (5)
酸素雰囲気下において第1の高密度プラズマ処理を行った後、続けて窒素雰囲気下において第2の高密度プラズマ処理を行うことにより、前記第1の半導体膜の表面と前記第2の半導体膜の表面に第1の絶縁膜を形成し、
前記第1の絶縁膜上に、前記第1の半導体膜及び前記第2の半導体膜よりエネルギーギャップが小さい材料を有する電荷蓄積層を形成し、
前記電荷蓄積層上に窒素を含む第2の絶縁膜を形成し、
前記第2の半導体膜上に形成された前記第1の絶縁膜、前記電荷蓄積層及び前記第2の絶縁膜を選択的に除去して前記第2の半導体膜の表面を露出させ、
酸素雰囲気下において第3の高密度プラズマ処理を行うことにより、前記第1の半導体膜の上方に形成された前記窒素を含む第2の絶縁膜の表面を酸化すると同時に、前記第2の半導体膜の表面にゲート絶縁膜を形成し、
表面が酸化された前記第2の絶縁膜上及び前記ゲート絶縁膜上に導電膜を形成し、
前記第1の絶縁膜、前記電荷蓄積層、前記第2の絶縁膜、前記ゲート絶縁膜及び前記導電膜を選択的に除去することによって、前記第1の半導体膜の少なくとも一部と重なるように前記第1の絶縁膜、前記電荷蓄積層、前記第2の絶縁膜及び前記導電膜を残存させ、前記第2の半導体膜の少なくとも一部と重なるように前記ゲート絶縁膜及び前記導電膜を残存させることを特徴とする不揮発性半導体記憶装置の作製方法。 Forming a first semiconductor film and a second semiconductor film on a substrate;
After performing the first high-density plasma treatment in an oxygen atmosphere, and subsequently performing a second high-density plasma treatment in a nitrogen atmosphere, the surface of the first semiconductor film and the second semiconductor film Forming a first insulating film on the surface;
Forming a charge storage layer having a material having an energy gap smaller than that of the first semiconductor film and the second semiconductor film on the first insulating film;
Forming a second insulating film containing nitrogen on the charge storage layer;
Selectively removing the first insulating film, the charge storage layer, and the second insulating film formed on the second semiconductor film to expose a surface of the second semiconductor film;
By performing a third high-density plasma treatment in an oxygen atmosphere, the surface of the second insulating film containing nitrogen formed above the first semiconductor film is oxidized, and at the same time, the second semiconductor film Forming a gate insulating film on the surface of
Forming a conductive film on the second insulating film and the gate insulating film whose surfaces are oxidized;
By selectively removing the first insulating film, the charge storage layer, the second insulating film, the gate insulating film, and the conductive film, the first insulating film overlaps at least a part of the first semiconductor film. The first insulating film, the charge storage layer, the second insulating film, and the conductive film are left, and the gate insulating film and the conductive film are left so as to overlap with at least part of the second semiconductor film. A method for manufacturing a nonvolatile semiconductor memory device.
前記第1の高密度プラズマ処理と前記第2の高密度プラズマ処理は、前記半導体膜が大気に曝されることなく連続的に行うことを特徴とする不揮発性半導体記憶装置の作製方法。 Oite to claim 1,
The method for manufacturing a nonvolatile semiconductor memory device, wherein the first high-density plasma treatment and the second high-density plasma treatment are continuously performed without exposing the semiconductor film to the atmosphere.
前記電荷蓄積層と前記第2の絶縁膜は、大気に曝されることなく連続的に形成することを特徴とする不揮発性半導体記憶装置の作製方法。 In claim 1 or claim 2 ,
The method for manufacturing a nonvolatile semiconductor memory device, wherein the charge storage layer and the second insulating film are formed continuously without being exposed to the atmosphere.
前記電荷蓄積層は、ゲルマニウムを主成分とする膜で形成することを特徴とする不揮発性半導体記憶装置の作製方法。 In any one of Claims 1 thru | or 3 ,
The method of manufacturing a nonvolatile semiconductor memory device, wherein the charge storage layer is formed of a film containing germanium as a main component.
前記導電膜は、窒素原子を含む導電膜で形成することを特徴とする不揮発性半導体記憶装置の作製方法。 In any one of Claims 1 thru | or 4 ,
The method for manufacturing a nonvolatile semiconductor memory device, wherein the conductive film is formed using a conductive film containing nitrogen atoms.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007028806A JP5222478B2 (en) | 2006-02-10 | 2007-02-08 | Method for manufacturing nonvolatile semiconductor memory device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006034543 | 2006-02-10 | ||
JP2006034543 | 2006-02-10 | ||
JP2007028806A JP5222478B2 (en) | 2006-02-10 | 2007-02-08 | Method for manufacturing nonvolatile semiconductor memory device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007243171A JP2007243171A (en) | 2007-09-20 |
JP2007243171A5 JP2007243171A5 (en) | 2010-02-25 |
JP5222478B2 true JP5222478B2 (en) | 2013-06-26 |
Family
ID=38588348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007028806A Expired - Fee Related JP5222478B2 (en) | 2006-02-10 | 2007-02-08 | Method for manufacturing nonvolatile semiconductor memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5222478B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009123762A (en) * | 2007-11-12 | 2009-06-04 | Sharp Corp | Semiconductor memory and manufacturing method thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3495889B2 (en) * | 1997-10-03 | 2004-02-09 | シャープ株式会社 | Semiconductor storage element |
JP4792620B2 (en) * | 2000-06-21 | 2011-10-12 | ソニー株式会社 | Nonvolatile semiconductor memory device and manufacturing method thereof |
JP4713752B2 (en) * | 2000-12-28 | 2011-06-29 | 財団法人国際科学振興財団 | Semiconductor device and manufacturing method thereof |
JP4216707B2 (en) * | 2003-12-25 | 2009-01-28 | 株式会社東芝 | Manufacturing method of semiconductor device |
-
2007
- 2007-02-08 JP JP2007028806A patent/JP5222478B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007243171A (en) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI397993B (en) | Nonvolatile semiconductor storage device and manufacturing method thereof | |
JP5285235B2 (en) | Semiconductor device | |
US7760552B2 (en) | Verification method for nonvolatile semiconductor memory device | |
US7692223B2 (en) | Semiconductor device and method for manufacturing the same | |
KR101406766B1 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
US8729620B2 (en) | Nonvolatile semiconductor memory device | |
US7842992B2 (en) | Nonvolatile semiconductor memory device having floating gate that includes two layers | |
US7875931B2 (en) | Semiconductor device with isolation using impurity | |
JP5337380B2 (en) | Semiconductor device and manufacturing method thereof | |
KR101342871B1 (en) | Semiconductor and manufacturing method thereof | |
JP5674856B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5222478B2 (en) | Method for manufacturing nonvolatile semiconductor memory device | |
JP5183946B2 (en) | Nonvolatile semiconductor memory device | |
JP5674747B2 (en) | Semiconductor device | |
JP5337346B2 (en) | Method for manufacturing semiconductor device | |
JP2007294936A (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
JP5259977B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2007294910A (en) | Nonvolatile semiconductor memory device | |
JP2007273968A (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130311 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5222478 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |