JP5213621B2 - Switching regulator control circuit, control method, switching regulator using them, and charging device - Google Patents
Switching regulator control circuit, control method, switching regulator using them, and charging device Download PDFInfo
- Publication number
- JP5213621B2 JP5213621B2 JP2008257588A JP2008257588A JP5213621B2 JP 5213621 B2 JP5213621 B2 JP 5213621B2 JP 2008257588 A JP2008257588 A JP 2008257588A JP 2008257588 A JP2008257588 A JP 2008257588A JP 5213621 B2 JP5213621 B2 JP 5213621B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- current detection
- detection signal
- switching transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、スイッチングレギュレータに関し、特に出力電圧の制御技術に関する。 The present invention relates to a switching regulator, and more particularly to an output voltage control technique.
近年の携帯電話端末、PDA(Personal Digital Assistance)などの情報端末は、供給される電源電圧よりも高い電圧、あるいは低い電圧を必要とするデバイスを備える。この場合、スイッチングレギュレータ(DC/DCコンバータ)を利用して電源電圧を昇圧もしくは降圧し、各デバイスに供給すべき適切な電圧を生成している。 2. Description of the Related Art Information terminals such as mobile phone terminals and PDAs (Personal Digital Assistance) in recent years include devices that require a voltage that is higher or lower than a supplied power supply voltage. In this case, an appropriate voltage to be supplied to each device is generated by stepping up or down the power supply voltage using a switching regulator (DC / DC converter).
スイッチングレギュレータは、出力インダクタ、出力キャパシタ、スイッチングトランジスタおよびスイッチングトランジスタのオンオフを制御するための制御回路を備える。この制御回路がスイッチング素子を制御する方法として、出力のインダクタ(もしくはスイッチングトランジスタ)に流れるコイル電流(リアクトル電流)をモニタし、このコイル電流にもとづいてスイッチング素子のオン、オフを制御する方式が知られている。
スイッチングレギュレータの起動時には突入電流が発生するおそれがある。また、スイッチングレギュレータに接続される負荷に大電流が流れる場合もある。スイッチングレギュレータのコイル(インダクタ)に大電流が流れると損失が増加し、回路の信頼性を損なうおそれがある。 An inrush current may occur when the switching regulator is started. In addition, a large current may flow through a load connected to the switching regulator. If a large current flows through the coil (inductor) of the switching regulator, the loss increases, which may impair the reliability of the circuit.
本発明はこうした課題に鑑みてなされたものであり、その包括的な目的は、保護機能を有するスイッチングレギュレータの提供にある。 The present invention has been made in view of these problems, and a comprehensive object thereof is to provide a switching regulator having a protection function.
本発明のある態様は、スイッチングレギュレータの制御回路に関する。スイッチングレギュレータは、スイッチング素子と、入力端子と固定電圧端子の間にスイッチングトランジスタと直列に接続されたコイルと、出力端子に接続された出力キャパシタと、コイルによって誘起される電流を整流し出力キャパシタへと供給する整流素子と、を有する。制御回路は、スイッチングレギュレータの出力端子に生ずる出力電圧に応じた帰還電圧と所定の基準電圧との誤差を増幅し、誤差信号を生成する誤差増幅器と、スイッチングトランジスタに流れる入力電流に応じたピーク電流検出信号を生成するピーク電流検出部と、スイッチングトランジスタに流れる入力電流の時間平均値に応じた入力電流検出信号を生成する入力電流検出部と、整流素子を介して負荷に流れる出力電流に応じた出力電流検出信号を生成する出力電流検出部と、ピーク電流検出信号を、誤差信号、入力電流検出信号、出力電流検出信号のいずれかの信号と比較し、2つの信号の値が一致するとアサートされるオフ信号を生成するコンパレータと、所定の周期ごとにスイッチングトランジスタをオンし、オフ信号がアサートされるごとに、スイッチングトランジスタをオフする駆動部と、を備える。 One embodiment of the present invention relates to a control circuit for a switching regulator. The switching regulator includes a switching element, a coil connected in series with the switching transistor between the input terminal and the fixed voltage terminal, an output capacitor connected to the output terminal, and a current rectified by the coil to the output capacitor. And a rectifying element to be supplied. The control circuit amplifies an error between a feedback voltage corresponding to the output voltage generated at the output terminal of the switching regulator and a predetermined reference voltage, generates an error signal, and a peak current corresponding to the input current flowing through the switching transistor. A peak current detection unit that generates a detection signal, an input current detection unit that generates an input current detection signal corresponding to the time average value of the input current flowing through the switching transistor, and an output current that flows through the load via the rectifier element The output current detection unit that generates the output current detection signal and the peak current detection signal are compared with any one of the error signal, input current detection signal, and output current detection signal, and are asserted when the values of the two signals match. Comparator that generates an off signal that turns on the switching transistor at every predetermined period, and the off signal is asserted Every time it is, and a drive unit for turning off the switching transistor.
この態様によると、コイルに流れる電流のピーク値に加えて、入力電流および出力電流をスイッチングトランジスタの制御に反映するため、出力電圧を安定化しつつ、入力電流および出力電流を制限することができ、回路保護が実現される。 According to this aspect, since the input current and the output current are reflected in the control of the switching transistor in addition to the peak value of the current flowing through the coil, the input current and the output current can be limited while stabilizing the output voltage. Circuit protection is achieved.
ある態様の制御回路は、誤差信号、入力電流検出信号、出力電流検出信号を受け、いずれかを選択してコンパレータへと出力する選択回路をさらに備えてもよい。 The control circuit according to an aspect may further include a selection circuit that receives the error signal, the input current detection signal, and the output current detection signal, and selects any of them to output to the comparator.
選択回路は、誤差信号、入力電流検出信号、出力電流検出信号のうち、その値が最も小さな信号を選択する最小値回路を含んでもよい。この場合、入力電流や出力電流が増加すると、スイッチングトランジスタがオフするタイミングが早まるため、好適に回路を保護できる。 The selection circuit may include a minimum value circuit that selects a signal having the smallest value among the error signal, the input current detection signal, and the output current detection signal. In this case, when the input current or the output current increases, the switching transistor is turned off earlier, so that the circuit can be suitably protected.
本発明の別の態様もまた、スイッチングレギュレータの制御回路に関する。この制御回路は、スイッチングレギュレータの出力端子に生ずる出力電圧に応じた帰還電圧と所定の基準電圧との誤差を増幅し、誤差信号を生成する誤差増幅器と、スイッチングトランジスタに流れる入力電流に応じたピーク電流検出信号を生成するピーク電流検出部と、スイッチングトランジスタに流れる入力電流の時間平均値に応じた入力電流検出信号を生成する入力電流検出部と、整流素子を介して負荷に流れる出力電流に応じた出力電流検出信号を生成する出力電流検出部と、ピーク電流検出信号を、誤差信号と比較し、2つの信号の値が一致するとアサートされるオフ信号を生成するコンパレータと、所定の周期ごとにスイッチングトランジスタをオンし、オフ信号がアサートされるごとに、スイッチングトランジスタをオフする駆動部と、を備える。駆動部は、スイッチングトランジスタのオフするタイミングの制御に、入力電流検出信号および出力電流検出信号を反映させる。 Another embodiment of the present invention also relates to a control circuit for a switching regulator. This control circuit amplifies an error between a feedback voltage corresponding to the output voltage generated at the output terminal of the switching regulator and a predetermined reference voltage, generates an error signal, and a peak corresponding to the input current flowing through the switching transistor. A peak current detection unit that generates a current detection signal, an input current detection unit that generates an input current detection signal according to the time average value of the input current flowing through the switching transistor, and an output current that flows through the load via the rectifier element An output current detection unit that generates an output current detection signal, a peak current detection signal that is compared with an error signal, a comparator that generates an off signal that is asserted when the values of the two signals match, and a predetermined period Turn on the switching transistor and turn off the switching transistor each time the off signal is asserted It includes a dynamic unit. The drive unit reflects the input current detection signal and the output current detection signal in the control of the timing when the switching transistor is turned off.
この態様によると、入力電流および出力電流を抑制しつつ、出力電圧を安定化できる。 According to this aspect, it is possible to stabilize the output voltage while suppressing the input current and the output current.
本発明のさらに別の態様は、スイッチングレギュレータである。このスイッチングレギュレータは、スイッチングトランジスタと、入力端子と固定電圧端子の間に、スイッチングトランジスタと直列に接続されたコイルと、出力端子に接続された出力キャパシタと、コイルによって誘起される電流を整流し出力キャパシタへと供給する整流素子と、を有する出力回路と、スイッチングトランジスタを駆動する制御回路と、を備える。 Yet another embodiment of the present invention is a switching regulator. This switching regulator rectifies and outputs the current induced by the coil, the switching transistor, the coil connected in series with the switching transistor between the input terminal and the fixed voltage terminal, the output capacitor connected to the output terminal, and And an output circuit having a rectifying element that supplies the capacitor, and a control circuit that drives the switching transistor.
本発明のさらに別の態様は、スイッチングレギュレータの制御方法である。スイッチングレギュレータは、スイッチング素子と、入力端子と固定電圧端子の間にスイッチングトランジスタと直列に接続されたコイルと、出力端子に接続された出力キャパシタと、コイルによって誘起される電流を整流し出力キャパシタへと供給する整流素子と、を有する。この方法は、スイッチングレギュレータの出力端子に生ずる出力電圧に応じた帰還電圧と所定の基準電圧との誤差を増幅し、誤差信号を生成するステップと、スイッチングトランジスタに流れる入力電流に応じたピーク電流検出信号を生成するステップと、スイッチングトランジスタに流れる入力電流の時間平均値に応じた入力電流検出信号を生成するステップと、整流素子を介して負荷に流れる出力電流に応じた出力電流検出信号を生成するステップと、ピーク電流検出信号を、誤差信号、入力電流検出信号、出力電流検出信号のいずれかと比較し、2つの信号の値が一致するとスイッチングトランジスタをオフし、所定の周期ごとにスイッチングトランジスタをオンするステップと、を備える。 Yet another embodiment of the present invention is a method for controlling a switching regulator. The switching regulator includes a switching element, a coil connected in series with the switching transistor between the input terminal and the fixed voltage terminal, an output capacitor connected to the output terminal, and a current rectified by the coil to the output capacitor. And a rectifying element to be supplied. This method amplifies an error between a feedback voltage corresponding to an output voltage generated at an output terminal of a switching regulator and a predetermined reference voltage, generates an error signal, and detects a peak current according to an input current flowing through the switching transistor. A step of generating a signal, a step of generating an input current detection signal according to a time average value of the input current flowing through the switching transistor, and an output current detection signal according to the output current flowing through the load via the rectifier element Step and peak current detection signal are compared with any of error signal, input current detection signal, and output current detection signal. When the values of the two signals match, the switching transistor is turned off and the switching transistor is turned on every predetermined period. And a step of.
なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。 It should be noted that any combination of the above-described constituent elements, and those obtained by replacing constituent elements and expressions of the present invention with each other among methods, apparatuses, systems, etc. are also effective as embodiments of the present invention.
本発明のある態様によれば、回路を好適に保護することができる。 According to an aspect of the present invention, a circuit can be suitably protected.
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。 The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.
本明細書において、「部材Aが部材Bに接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。また、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。 In this specification, “the state in which the member A is connected to the member B” means that the member A and the member B are electrically connected in addition to the case where the member A and the member B are physically directly connected. The case where it is indirectly connected through another member that does not affect the state is also included. In addition, “the state in which the member C is provided between the member A and the member B” means that the member A and the member C or the member B and the member C are directly connected, as well as an electrical connection. The case where it is indirectly connected through another member that does not affect the state is also included.
図1は、実施の形態に係るスイッチングレギュレータ200の構成を示す回路図である。実施の形態に係るスイッチングレギュレータ200は、制御回路100と、スイッチングレギュレータ出力回路(以下、出力回路という)40と、を含む昇降圧型DC/DCコンバータである。このスイッチングレギュレータ200は、入力端子202、出力端子204を備え、それぞれの端子に印加され、または現れる電圧を入力電圧Vin、出力電圧Voutという。スイッチングレギュレータ200は、出力電圧Voutが目標値に一致するように入力電圧Vinを昇圧または降圧する。
FIG. 1 is a circuit diagram showing a configuration of a
出力回路40は、誘導素子であるトランスTRN、出力キャパシタC1、C2、整流ダイオードD1、平滑キャパシタC11、結合キャパシタC12を含む。平滑キャパシタC11は入力端子202と接地端子間に設けられ、入力電圧Vinを安定化する。出力キャパシタC1は、出力端子204と接地端子間に設けられる。トランスTRNは、1次コイルL1と2次コイルL2を含み、1次コイルは、入力端子202と制御回路100のスイッチング端子SWの間に設けられる。2次コイルL2は、一端が接地される。結合キャパシタC12は、スイッチング端子SWと整流ダイオードD1のアノードの間に設けられる。整流ダイオードD1は、2次コイルL2の他端と出力端子204との間に、そのカソードが出力端子204側となる向きで設けられる。出力回路のトポロジーは、適宜変更可能である。たとえばトランスTRNに代えて、コイルが設けられた非絶縁型のスイッチングレギュレータであってもよいし、整流ダイオードD1に代えて同期整流スイッチが設けられてもよい。
The
検出抵抗R4は、整流ダイオードD1のカソードと、出力端子204の間、すなわち整流ダイオードD1を介して負荷に流れる出力電流Ioutの経路上に設けられる。検出抵抗R4には、出力電流Ioutに比例した電圧降下が発生する。
The detection resistor R4 is provided between the cathode of the rectifier diode D1 and the
制御回路100は、スイッチング端子SW、帰還端子OUT1、OUT2を備える。帰還端子OUT2には、スイッチングレギュレータ200の出力電圧Voutが帰還される。出力電圧Voutは、抵抗R10、R11によって分圧され、帰還電圧Vfbが生成される。
The
制御回路100は、1次コイルL1もしくはスイッチングトランジスタM1に流れる電流をモニタし、検出した電流のピーク値IpeakにもとづいてスイッチングトランジスタM1のオン、オフを制御する。この方式はピークカレントモードと呼ばれる。
The
スイッチングトランジスタM1は、NチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。スイッチングトランジスタM1をバイポーラトランジスタで構成してもよい。スイッチングトランジスタM1のドレインは、スイッチング端子SWと接続され、ソースは検出抵抗R3を介して接地される。図1の制御回路100は、スイッチングトランジスタM1を内蔵しているが、スイッチングトランジスタM1は制御回路100に外付けされてもよい。
The switching transistor M1 is an N-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor). The switching transistor M1 may be a bipolar transistor. The drain of the switching transistor M1 is connected to the switching terminal SW, and the source is grounded via the detection resistor R3. Although the
誤差増幅器(gmアンプ)10は、スイッチングレギュレータ200の出力電圧Voutと所定の基準電圧Vref1の誤差を増幅し、誤差信号(以下、誤差信号Verrという)を生成する。gmアンプ10の反転入力端子には、帰還電圧Vfbが入力され、非反転入力端子には基準電圧Vref1が入力される。
The error amplifier (gm amplifier) 10 amplifies an error between the output voltage Vout of the
gmアンプ10は、帰還電圧Vfbと基準電圧Vref1の差に応じた電流を出力する。第2抵抗R2および第2キャパシタC2は、gmアンプ10の出力端子と、接地端子間に直列に接続される。gmアンプ10の出力電流は、第2抵抗R2および第2キャパシタC2によって電圧に変換される。変換された電圧は、誤差信号Verrとして出力される。
The
ピーク電流検出部16は、スイッチングトランジスタM1に流れる入力電流に応じた検出電圧Vpeakを生成する。ピーク電流検出部16は、1次コイルL1およびスイッチングトランジスタM1を経て接地PGNDに至る経路上に設けられた検出抵抗R3に生ずる電圧降下を増幅し、検出電圧Vpeakを出力する。なお、検出電圧Vpeakの生成方法は特に限定されるものではなく、その他の公知の技術を利用してもよい。
The peak
オシレータ24は所定の周波数のクロック信号CKを生成する。また、オシレータ24は、クロック信号CKと同期したのこぎり波形(ランプ波形)の周期信号Voscを生成する。周期信号Voscの振幅は、検出電圧Vpeakのレベルに対して小さく設定される。加算器26は、検出電圧Vpeakに周期信号Voscを重畳する。周期信号Voscを重畳することによりサブハーモニック発振が抑制される。
The
抵抗R5、キャパシタC5は、ローパスフィルタを形成し、検出抵抗R3の電圧降下を平滑化する。平滑化された電圧は、スイッチングトランジスタM1に流れる入力電流Iinの時間平均値を示す。入力電流検出部17は、この入力電流Iinに応じた電圧を増幅し、入力電流検出信号V1を生成する。入力電流検出信号V1の値は、入力電流Iinが大きいほど、小さくなる。つまり入力電流検出部17は反転増幅器を利用して構成されてもよい。
The resistor R5 and the capacitor C5 form a low-pass filter and smooth the voltage drop of the detection resistor R3. The smoothed voltage indicates a time average value of the input current Iin flowing through the switching transistor M1. The input
出力電流検出部18は、出力回路40に設けられた検出抵抗R4の電圧降下を増幅する。検出抵抗R4の電圧降下は、整流ダイオードD1を介して負荷に供給される出力電流Ioutに比例する。出力電流検出部18の出力電圧は、キャパシタC6によって平滑化される。平滑化された電圧V2は、出力電流Ioutに応じた出力電流検出信号V2として出力される。出力電流検出信号V2の値は、入力電流Iinが大きいほど、小さくなる。つまり出力電流検出部18は反転増幅器を利用して構成されてもよい。
The output
選択回路19は、誤差信号Verr、入力電流検出信号V1、出力電流検出信号V2を受け、いずれかを選択して出力する。
具体的には、入力電流Iinおよび出力電流Ioutが定格状態であるとき、選択回路19は誤差信号Verrを選択する。入力電流Iinが過電流状態となると、選択回路19は入力電流検出信号V1を選択する。また出力電流Ioutが過電流状態となると、選択回路19は入力電流検出信号V2を選択する。
The
Specifically, when the input current Iin and the output current Iout are in the rated state, the
上述したように、入力電流検出信号V1、出力電流検出信号V2はそれぞれ、入力電流Iin、出力電流Ioutが増加するほど、値が小さくなる。したがって、選択回路19は、3つの信号Verr、V1、V2のうち、最も値の小さな信号を選択し、選択された信号に応じた値を有する信号を出力する最小値回路が利用できる。
As described above, the values of the input current detection signal V1 and the output current detection signal V2 decrease as the input current Iin and the output current Iout increase. Therefore, the
選択回路19により選択された信号(選択信号V3)は、PWMコンパレータ14の反転入力端子に入力される。PWMコンパレータ14の非反転入力端子には、周期信号Voscが重畳された検出電圧Vpeak’が入力される。PWMコンパレータ14は、検出電圧Vpeak’が誤差信号Verrに達する(Vpeak’>Verr)とアサートされる(ハイレベルとなる)オフ信号Soffを出力する。
The signal selected by the selection circuit 19 (selection signal V3) is input to the inverting input terminal of the
RSフリップフロップ22、ドライバ回路30は、駆動部を構成する。駆動部は、コンパレータ14からのオフ信号Soffと、オシレータ24からのクロック信号CKを受ける。
The RS flip-
駆動部は、オフ信号Soffがアサートされる(ハイレベルとなる)と、スイッチングトランジスタM1をオフし、クロック信号CKが所定レベル(ハイレベル)に遷移すると、スイッチングトランジスタM1をオンする。つまり、クロック信号CKのポジティブエッジのタイミングから、コイル電流のピーク値に応じた検出電圧Vpeak’が誤差信号Verrに達するタイミングまでの期間が、スイッチングトランジスタM1のオン時間となる。 The driving unit turns off the switching transistor M1 when the off signal Soff is asserted (becomes high level), and turns on the switching transistor M1 when the clock signal CK transitions to a predetermined level (high level). That is, the period from the timing of the positive edge of the clock signal CK to the timing at which the detection voltage Vpeak ′ corresponding to the peak value of the coil current reaches the error signal Verr is the ON time of the switching transistor M1.
具体的には、クロック信号CKは、RSフリップフロップ22のセット端子に入力され、オフ信号Soffは、リセット端子に入力される。RSフリップフロップ22の出力信号Qは、クロック信号CKがハイレベルとなるポジティブエッジのタイミングでハイレベルとなり、オフ信号Soffがハイレベルとなるポジティブエッジのタイミングで、ローレベルとなる。
Specifically, the clock signal CK is input to the set terminal of the RS flip-
ドライバ回路30は、RSフリップフロップ22の出力信号Qにもとづいて、スイッチングトランジスタM1のオン、オフを切り換える。具体的には、出力信号Qがハイレベルとなると、スイッチングトランジスタM1がオンとなり、出力信号Qがローレベルとなると、スイッチングトランジスタM1がオフする。
The
以上が制御回路100の構成である。次に、制御回路100の動作について説明する。図2は、図1の制御回路100の動作を示すタイムチャートである。入力電流Iinおよび出力電流Ioutが定格で動作する場合、V3=Verrとなるから、帰還電圧Vfbが基準電圧Vrefと一致するようにフィードバックがかかり、出力電圧Voutが安定化される。
The above is the configuration of the
入力電流Iinが定格を超えると、入力電流検出信号V1の値が誤差信号Verrよりも低くなり、結果として選択信号V3の値が低下する。その結果、RSフリップフロップ22がリセットされるタイミング、つまりスイッチングトランジスタM1がオフするタイミングが早まるため、入力電流Iinが抑制される。
入力電流Iinは、スイッチングレギュレータ200の起動直後において、出力キャパシタC1、C2の電荷が0に近い状況で大きくなるところ、図1の制御回路100によれば、入力電流Iinを好適に抑制できる。たとえばUSB(Universal Serial Bus)電源から入力電圧Vinを受ける場合、入力電流Iinは、USBの定格電流500mAより低く設定する必要がある。実施の形態に係る制御回路100は、こうした用途にマッチする。
When the input current Iin exceeds the rating, the value of the input current detection signal V1 becomes lower than the error signal Verr, and as a result, the value of the selection signal V3 decreases. As a result, the timing at which the RS flip-
Immediately after the
同様に、入力電流Ioutが定格を超えると、出力電流検出信号V2の値が誤差信号Verrよりも低くなり、結果として選択信号V3の値が低下する。その結果、RSフリップフロップ22がリセットされるタイミング、つまりスイッチングトランジスタM1がオフするタイミングが早まるため、出力電流Ioutが抑制される。
Similarly, when the input current Iout exceeds the rating, the value of the output current detection signal V2 becomes lower than the error signal Verr, and as a result, the value of the selection signal V3 decreases. As a result, the timing at which the RS flip-
このように、実施の形態に係る制御回路100によれば、入力電流Iinおよび出力電流Ioutを抑制して回路保護を図りつつ、出力電圧Voutを所望の値に安定化することができる。
従来では、過電流状態においてスイッチングトランジスタのスイッチングを一時的に停止し、その後復帰させていたため、出力電圧の変動が大きくなるという問題があった。これに対して図1の制御回路100では、回路保護がスイッチングトランジスタM1のオン時間を短縮することによりなされるため、出力電圧Voutの安定性を損なわずにすむ。
As described above, the
Conventionally, switching of the switching transistor is temporarily stopped in an overcurrent state, and then restored, so that there has been a problem that fluctuation in output voltage becomes large. On the other hand, in the
続いて、実施の形態に係る制御回路100の好適なアプリケーションを説明する。図3は、図1のスイッチングレギュレータ200を利用した充電装置300の構成を示す図である。充電装置300は、パーソナルコンピュータをはじめとするUSB端子を備えた電子機器から、定格5V、最大定格電流500mAのバス電圧VBUSを受け、これを利用して2次電池306を充電する。充電装置300は、USBアダプタ302、スイッチングレギュレータ200、充電回路304を含む。
Subsequently, a suitable application of the
スイッチングレギュレータ200は、バス電圧VBUSを入力電圧として受け、上述したように入力電圧Vinを昇圧または降圧して安定化し、出力電圧Voutを充電回路304に出力する。充電回路304は、スイッチングレギュレータ200からの出力電圧Voutを受け、2次電池306を充電する。
The
USBバスは、最大定格電流が500mAと規定されているところ、制御回路100は、入力電流Iinを定格の500mA以下に制限することができる。また充電回路304によっては、USBアダプタ302から可能な限り大きな電流を引き出して急速充電するものがある。制御回路100の出力電流Ioutの安定化機能によって、充電回路304に対する出力電流Ioutを制御すれば、充電回路304、USBアダプタ302およびそれに接続される電子機器を保護することができる。
In the USB bus, the maximum rated current is defined as 500 mA, but the
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。 Those skilled in the art will understand that the above-described embodiment is an exemplification, and that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are also within the scope of the present invention. is there.
実施の形態は昇降圧型のスイッチングレギュレータについて説明したが、本発明は昇圧型、降圧型のスイッチングレギュレータにも適用可能である。 Although the embodiment has been described with reference to a step-up / step-down switching regulator, the present invention is also applicable to a step-up and step-down switching regulator.
本実施の形態において、信号のハイレベル、ローレベルの論理値、電圧信号の大小の関係は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。 In this embodiment, the relationship between the high level and low level logic values of the signal and the magnitude of the voltage signal is an example, and can be freely changed by appropriately inverting it with an inverter or the like.
実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。 Although the present invention has been described using specific words and phrases based on the embodiments, the embodiments are merely illustrative of the principles and applications of the present invention, and the embodiments are defined in the claims. Many modifications and arrangements can be made without departing from the spirit of the present invention.
C1…出力キャパシタ、D1…整流ダイオード、L1…1次コイル、L2…2次コイル、10…gmアンプ、14…PWMコンパレータ、16…ピーク電流検出部、17…入力電流検出部、18…出力電流検出部、19…選択回路、22…RSフリップフロップ、24…オシレータ、26…加算器、30…ドライバ回路、40…出力回路、100…制御回路、SW…スイッチング端子、OUT1…帰還端子、OUT2…帰還端子、200…スイッチングレギュレータ、202…入力端子、204…出力端子、M1…スイッチングトランジスタ、R3…検出抵抗。 C1 ... Output capacitor, D1 ... Rectifier diode, L1 ... Primary coil, L2 ... Secondary coil, 10 ... gm amplifier, 14 ... PWM comparator, 16 ... Peak current detector, 17 ... Input current detector, 18 ... Output current Detection unit, 19 ... selection circuit, 22 ... RS flip-flop, 24 ... oscillator, 26 ... adder, 30 ... driver circuit, 40 ... output circuit, 100 ... control circuit, SW ... switching terminal, OUT1 ... feedback terminal, OUT2 ... Feedback terminal, 200 ... switching regulator, 202 ... input terminal, 204 ... output terminal, M1 ... switching transistor, R3 ... detection resistor.
Claims (7)
前記スイッチングレギュレータの出力端子に生ずる出力電圧に応じた帰還電圧と所定の基準電圧との誤差を増幅し、誤差信号を生成する誤差増幅器と、
前記スイッチングトランジスタに流れる入力電流に応じたピーク電流検出信号を生成するピーク電流検出部と、
前記スイッチングトランジスタに流れる入力電流の時間平均値に応じた入力電流検出信号を生成する入力電流検出部と、
前記整流素子を介して負荷に流れる出力電流に応じた出力電流検出信号を生成する出力電流検出部と、
前記ピーク電流検出信号を、前記誤差信号、前記入力電流検出信号、前記出力電流検出信号のいずれかの信号と比較し、2つの信号の値が一致するとアサートされるオフ信号を生成するコンパレータと、
所定の周期ごとに前記スイッチングトランジスタをオンし、前記オフ信号がアサートされるごとに、前記スイッチングトランジスタをオフする駆動部と、
を備えることを特徴とする制御回路。 A switching element, a coil connected in series with the switching transistor between the input terminal and the fixed voltage terminal, an output capacitor connected to the output terminal, and a current rectified by the coil and supplied to the output capacitor A switching regulator control circuit comprising:
An error amplifier that amplifies an error between a feedback voltage corresponding to an output voltage generated at an output terminal of the switching regulator and a predetermined reference voltage, and generates an error signal;
A peak current detection unit that generates a peak current detection signal corresponding to the input current flowing through the switching transistor;
An input current detection unit that generates an input current detection signal according to a time average value of the input current flowing through the switching transistor;
An output current detection unit that generates an output current detection signal corresponding to an output current flowing through the load via the rectifying element;
A comparator that compares the peak current detection signal with any one of the error signal, the input current detection signal, and the output current detection signal, and generates an off signal that is asserted when the values of the two signals match;
A drive unit that turns on the switching transistor every predetermined period and turns off the switching transistor each time the off signal is asserted;
A control circuit comprising:
前記スイッチングレギュレータの出力端子に生ずる出力電圧に応じた帰還電圧と所定の基準電圧との誤差を増幅し、誤差信号を生成する誤差増幅器と、
前記スイッチングトランジスタに流れる入力電流に応じたピーク電流検出信号を生成するピーク電流検出部と、
前記スイッチングトランジスタに流れる入力電流の時間平均値に応じた入力電流検出信号を生成する入力電流検出部と、
前記整流素子を介して負荷に流れる出力電流に応じた出力電流検出信号を生成する出力電流検出部と、
前記ピーク電流検出信号を、前記誤差信号と比較し、2つの信号の値が一致するとアサートされるオフ信号を生成するコンパレータと、
所定の周期ごとに前記スイッチングトランジスタをオンし、前記オフ信号がアサートされるごとに、前記スイッチングトランジスタをオフする駆動部と、
を備え、
前記駆動部は、前記スイッチングトランジスタのオフするタイミングの制御に、前記入力電流検出信号および前記出力電流検出信号を反映させることを特徴とする制御回路。 A switching element, a coil connected in series with the switching transistor between the input terminal and the fixed voltage terminal, an output capacitor connected to the output terminal, and a current rectified by the coil and supplied to the output capacitor A switching regulator control circuit comprising:
An error amplifier that amplifies an error between a feedback voltage corresponding to an output voltage generated at an output terminal of the switching regulator and a predetermined reference voltage, and generates an error signal;
A peak current detection unit that generates a peak current detection signal corresponding to the input current flowing through the switching transistor;
An input current detection unit that generates an input current detection signal according to a time average value of the input current flowing through the switching transistor;
An output current detection unit that generates an output current detection signal corresponding to an output current flowing through the load via the rectifying element;
A comparator that compares the peak current detection signal with the error signal and generates an off signal that is asserted when the values of the two signals match;
A drive unit that turns on the switching transistor every predetermined period and turns off the switching transistor each time the off signal is asserted;
With
The control circuit, wherein the drive unit reflects the input current detection signal and the output current detection signal in control of timing for turning off the switching transistor.
入力端子と固定電圧端子の間に、スイッチングトランジスタと直列に接続されたコイルと、出力端子に接続された出力キャパシタと、前記コイルによって誘起される電流を整流し前記出力キャパシタへと供給する整流素子と、を有する出力回路と、
前記スイッチングトランジスタを駆動する請求項1から4のいずれかに記載の制御回路と、
を備えることを特徴とするスイッチングレギュレータ。 A switching transistor;
Between the input terminal and the fixed voltage terminal, a coil connected in series with the switching transistor, an output capacitor connected to the output terminal, and a rectifying element that rectifies current induced by the coil and supplies the current to the output capacitor And an output circuit comprising:
The control circuit according to any one of claims 1 to 4, which drives the switching transistor;
A switching regulator comprising:
前記USBアダプタからの入力電圧を安定化する請求項5に記載のスイッチングレギュレータと、
前記スイッチングレギュレータの出力電圧を受け、電池を充電する充電回路と、
を備えることを特徴とする充電装置。 A USB adapter that receives USB (Universal Serial Bus) bus power from an electronic device;
The switching regulator according to claim 5, which stabilizes an input voltage from the USB adapter;
A charging circuit that receives the output voltage of the switching regulator and charges the battery;
A charging device comprising:
前記スイッチングレギュレータの出力端子に生ずる出力電圧に応じた帰還電圧と所定の基準電圧との誤差を増幅し、誤差信号を生成するステップと、
スイッチングトランジスタに流れる入力電流に応じたピーク電流検出信号を生成するステップと、
前記スイッチングトランジスタに流れる入力電流の時間平均値に応じた入力電流検出信号を生成するステップと、
前記整流素子を介して負荷に流れる出力電流に応じた出力電流検出信号を生成するステップと、
前記ピーク電流検出信号を、前記誤差信号、前記入力電流検出信号、前記出力電流検出信号のいずれかと比較し、2つの信号の値が一致すると前記スイッチングトランジスタをオフし、所定の周期ごとに前記スイッチングトランジスタをオンするステップと、
を備えることを特徴とする方法。 A switching element, a coil connected in series with the switching transistor between the input terminal and the fixed voltage terminal, an output capacitor connected to the output terminal, and a current rectified by the coil and supplied to the output capacitor A switching regulator control method comprising:
Amplifying an error between a feedback voltage corresponding to an output voltage generated at an output terminal of the switching regulator and a predetermined reference voltage, and generating an error signal;
Generating a peak current detection signal corresponding to the input current flowing through the switching transistor;
Generating an input current detection signal according to a time average value of an input current flowing through the switching transistor;
Generating an output current detection signal corresponding to the output current flowing through the load via the rectifying element;
The peak current detection signal is compared with any one of the error signal, the input current detection signal, and the output current detection signal, and when the values of the two signals match, the switching transistor is turned off, and the switching is performed at predetermined intervals. Turning on the transistor;
A method comprising the steps of:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008257588A JP5213621B2 (en) | 2008-10-02 | 2008-10-02 | Switching regulator control circuit, control method, switching regulator using them, and charging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008257588A JP5213621B2 (en) | 2008-10-02 | 2008-10-02 | Switching regulator control circuit, control method, switching regulator using them, and charging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010088274A JP2010088274A (en) | 2010-04-15 |
JP5213621B2 true JP5213621B2 (en) | 2013-06-19 |
Family
ID=42251671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008257588A Expired - Fee Related JP5213621B2 (en) | 2008-10-02 | 2008-10-02 | Switching regulator control circuit, control method, switching regulator using them, and charging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5213621B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9899926B2 (en) | 2015-12-02 | 2018-02-20 | Kabushiki Kaisha Toshiba | Power supply device and semiconductor device |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8629649B2 (en) * | 2011-07-14 | 2014-01-14 | O2Micro International, Ltd. | Battery charging apparatus with a common control loop for a low drop-out voltage regulator and a boost regulator |
JP6050127B2 (en) * | 2013-01-16 | 2016-12-21 | 株式会社デンソー | Power converter |
JP2015211545A (en) * | 2014-04-25 | 2015-11-24 | ローム株式会社 | Power supply device, ac adapter, ac charger, electronic apparatus, and power supply system |
CN105356546B (en) * | 2015-12-01 | 2018-05-25 | 黄钦阳 | A kind of switched charge control circuit |
DE102018114926B4 (en) * | 2018-06-21 | 2023-08-24 | Tridonic Gmbh & Co Kg | Synchronous flyback converter circuits for operating a lighting system, luminaire with a synchronous flyback converter circuit, and method for operating a synchronous flyback converter circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09140130A (en) * | 1995-11-13 | 1997-05-27 | Yokogawa Electric Corp | Switching power supply apparatus |
JP3415759B2 (en) * | 1998-02-17 | 2003-06-09 | 富士通アクセス株式会社 | Overcurrent protection circuit for switching power supply |
-
2008
- 2008-10-02 JP JP2008257588A patent/JP5213621B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9899926B2 (en) | 2015-12-02 | 2018-02-20 | Kabushiki Kaisha Toshiba | Power supply device and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2010088274A (en) | 2010-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10135336B2 (en) | Control architecture with improved transient response | |
TWI632764B (en) | A dc-dc voltage converter and associated control method | |
CN108063553B (en) | DC/DC converter | |
US8248040B2 (en) | Time-limiting mode (TLM) for an interleaved power factor correction (PFC) converter | |
US7876073B2 (en) | Switching regulator with slope compensation and control method therefor | |
US8624572B2 (en) | Switching control circuit and switching power-supply apparatus | |
JP5341627B2 (en) | Semiconductor device and switching power supply device | |
JP6255577B2 (en) | DC power supply circuit | |
CN203840204U (en) | Switching power converter, clock module and control circuit | |
JP2010154639A (en) | Switching power supply circuit | |
JP2010233439A (en) | Power supply control device, and power supply apparatus using the same | |
JP5213621B2 (en) | Switching regulator control circuit, control method, switching regulator using them, and charging device | |
JP6091088B2 (en) | DC stabilized power supply | |
JP5974563B2 (en) | Step-up switching power supply | |
JP2012253953A (en) | Step-up dc-dc converter | |
JP2009136064A (en) | Circuit and method for controlling switching regulator and switching regulator using the same | |
JP5282067B2 (en) | Power factor correction circuit and start-up operation control method thereof | |
JP5642349B2 (en) | Pulse width modulation circuit, pulse width modulation method and regulator | |
JP2010124567A (en) | Switching power supply device | |
JP2005287249A (en) | Switching power supply | |
JP6829957B2 (en) | Insulated DC / DC converter and its primary controller, control method, power adapter and electronic equipment using it | |
JP2007274852A (en) | Dc/dc converter | |
JP6815495B2 (en) | Ripple injection circuit and electronic equipment equipped with it | |
JP2006166613A (en) | Switching power supply | |
JP5729762B2 (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130226 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |