JP5201260B2

JP5201260B2 - 高周波モジュール

Info

Publication number: JP5201260B2
Application number: JP2011502753A
Authority: JP
Inventors: 昌志早川
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2009-03-03
Filing date: 2010-03-02
Publication date: 2013-06-05
Anticipated expiration: 2030-03-02
Also published as: WO2010101130A1; JPWO2010101130A1; CN102342028B; CN102342028A

Description

この発明は、携帯電話機のフロントエンド部などに採用される高周波モジュールに関する。

携帯電話のフロントエンド部などでは、周波数帯域の異なる複数の通信システムでの携帯電話の利用を可能にするために、マルチバンド対応の高周波モジュールが採用されることがある（例えば特許文献１の図２参照。）。

上記文献に開示された高周波モジュールは、PCSとDCSとEGSMとの３つの通信システムを利用するトリプルバンド対応のものである。この高周波モジュールは、個別信号入出力ポートと共用アンテナポートとを接続する複数の信号ラインを備える。共用アンテナポートにはダイプレクサが接続される。ダイプレクサはPCSおよびDCSの信号とEGSMの信号とを分離する。また、信号ラインにおけるダイプレクサよりも後段の分岐部は第１および第２のダイオードを備える。第１のダイオードは分岐する一方の信号ラインにシリーズに接続される。第２のダイオードは分岐する他方の信号ラインにシャントに接続される。また、送信信号が伝搬する信号ライン中にはローパスフィルタを備える。ローパスフィルタは送信信号の高調波を除く。

各分岐部の第１および第２のダイオードは、ON／OFFの切り替えが同期する。第１のダイオードと第２のダイオードとをONにする時に、第２のダイオードのインダクタンス成分とキャパシタとが直列共振回路を構成する。第２のダイオードが設けられる信号ラインを分岐部から見たインピーダンスは、一方の信号ラインを通過する信号の周波数において直列共振時に無限大になるように設定される。これにより、第２のダイオードが設けられる信号ラインへの不要な信号の伝搬が抑えられる。また第１および第２のダイオードのOFF時には、第１のダイオードが遮断される。これにより第１のダイオードが設けられる信号ラインへの不要な信号の伝搬が抑えられる。

この高周波モジュールの、ダイプレクサよりも後段のPCSおよびDCSの信号を伝搬する信号ライン側では、1段目の分岐部でPCSおよびDCSの受信信号と送信信号とを分離する。そして、PCSおよびDCSの受信信号が伝搬する信号ライン中に２段目の分岐部を設けている。これにより、各分岐部でのスイッチを適切なタイミングとすることで、周波数帯域の一部が重なるPCSの送信信号（1850〜1910MHz）とDCSの受信信号（1805〜1880MHz）との間でのアイソレーションを確保している。

特開２００４−１２８７９９号公報

携帯電話通信システムではGPRS方式からEDGE方式への移行が進展している。このため、帯域の重なるPCSの送信信号とDCSの受信信号との間でのアイソレーションに加え、帯域の重ならないPCSの送信信号（1850〜1910MHz）と受信信号（1930〜1990MHz）との間でのアイソレーションを高める必要が生じている。

しかしながら従来の回路構成では、PCSの送信信号とDCSの受信信号との間でのアイソレーションを確保しながら、さらにPCSの送信信号と受信信号との間でのアイソレーションまでもGPRS方式の場合より高めることは困難であった。

仮に、従来の回路構成にスイッチ回路やフィルタを追加すれば、PCSの送信信号と受信信号との間でのアイソレーションを高めることは可能になる。しかしながらその場合、スイッチ回路やフィルタを追加することによる各信号ラインの通過特性の劣化や、モジュールサイズの大型化を招来する虞がある。この問題は、PCSの送信信号と受信信号との間でのアイソレーションに限らず、任意の信号間でのアイソレーションを高める場合であってもスイッチ回路やフィルタの追加により生じてしまう。

そこで本発明は、所望する信号間のアイソレーションを改善するための新たなスイッチ回路やフィルタを回路構成に追加することなく、所望する信号間のアイソレーションを確保することが可能な高周波モジュールの提供を目的とする。

この発明は、複数の個別信号入出力ポート、共用アンテナポート、スイッチ回路、第１の信号ライン、および、第２の信号ラインを備える高周波モジュールであって、フィルタとフィルタ調整用キャパシタとを備える。スイッチ回路は、共用アンテナポートと複数の個別信号入出力ポートとの接続を切り替える。第１および第２の信号ラインは個別信号入出力ポートと共用アンテナポートとを接続する。スイッチ回路は、第１および第２の信号ラインそれぞれに接続したスイッチ素子を含んで構成している。フィルタは、第１の信号ラインにおけるスイッチ回路の接続位置よりも個別信号入出力ポート側にシリーズに接続されている。フィルタ調整用キャパシタは、第１の信号ラインにおけるフィルタの接続位置よりも個別信号入出力ポート側に第一端が接続されている。また、第２の信号ラインに接続したスイッチ素子に第二端が接続されている。

この構成では、フィルタ調整用キャパシタと第２の信号ラインとが接続される際に、フィルタを構成するインダクタとフィルタ調整用キャパシタとによる並列回路での共振が生じる。そのため、この共振とフィルタ単体での共振との２つの共振を利用して、高周波モジュールの周波数特性に所望の変化を与えることが可能になる。具体的には、フィルタ調整用キャパシタのキャパシタンスを設定することで、第１の信号ラインを伝搬する信号の周波数帯域や第２の信号ラインを伝搬する信号の周波数帯域での減衰量を確保する。これにより、第１の信号ラインを伝搬する信号と第２の信号ラインを伝搬する信号との間のアイソレーションを改善できる。

この発明のフィルタは、並列に接続される並列共振キャパシタと並列共振インダクタとを備え、並列共振キャパシタと並列共振インダクタとによる並列共振の共振周波数が、第１の信号ラインを伝搬する信号の高次高調波の周波数に設定されてもよい。この構成により、第１の信号ラインにおける高次高調波を除去できる。また、フィルタ調整用キャパシタと並列共振インダクタとによる共振回路の共振周波数が、第１の信号ラインを伝搬する信号の基本波あるいは高次高調波の周波数に設定されてもよい。この構成により、第１の信号ラインを伝搬する信号と第２の信号ラインを伝搬する信号との間のアイソレーションを改善できる。

この発明の第１の信号ラインに接続したスイッチ素子は第１のダイオードであり、第２の信号ラインに接続したスイッチ素子は第２のダイオードであってもよい。第１のダイオードは、第１の信号ラインにおける共用アンテナポート側にアノードが接続され、個別信号入出力ポート側にカソードが接続される。第２のダイオードは、第２の信号ラインにカソードが接続され、制御端子にアノードが接続される。この第２のダイオードのアノードは直列共振キャパシタを介してグランドに接続される。また、フィルタ調整用キャパシタは、第２のダイオードと直列共振キャパシタとの接続位置に第二端が接続される。

この構成によれば、制御端子からバイアス電圧を加えて第２の信号ラインに接続するダイオードをONにすることで、第１の信号ラインに接続するダイオードもONになる。このとき、第２の信号ラインに接続されるスイッチ回路で直列共振が生じ、その直列共振を利用して、第２の信号ラインに流入しようとする信号の伝搬を抑えることが可能になる。また、第２の信号ラインに接続するダイオードをOFFにすることで、第１の信号ラインに接続するダイオードもOFFになり、第２の信号ラインとフィルタ調整用キャパシタとの接続を切った状態で、第２の信号ラインに信号を伝搬させることが可能になる。したがって、第２の信号ラインにおける信号伝搬時にフィルタ調整用キャパシタの接続を切り、フィルタ調整用キャパシタによって第２の信号ラインの通過特性に及ぶ影響を除くことが可能になる。

この発明の高周波モジュールは、並列共振キャパシタの個別信号入出力ポート側に接続されている電極と、直列共振キャパシタの少なくとも一部を構成するパターン電極と、を多層基板の主面法線方向に対向させてフィルタ調整用キャパシタを構成すると好適である。または、並列共振キャパシタに接続される配線電極と、直列共振キャパシタに接続される配線電極と、を多層基板の主面法線方向に対向させてフィルタ調整用キャパシタを構成すると好適である。

このようにしてフィルタ調整用キャパシタを構成することで、モジュールサイズの増大を抑えながら、フィルタ調整用キャパシタを設けることができる。また、フィルタ調整用キャパシタの接続配線による寄生容量の発生を抑えることができ、直列共振キャパシタとダイオードとの直列共振を安定させ、第２の信号ラインにおける通過特性の変動を抑制できる。

この発明によれば、フィルタ調整用キャパシタを設けてキャパシタンス調整することで、高周波モジュールの周波数特性に所望の変化を与えることができる。具体的には、フィルタ調整用キャパシタを接続する第１の信号ラインと第２の信号ラインとの間でのアイソレーションを確保することが可能になる。

本発明の第１の実施形態に係る高周波モジュールの概略の回路図である。図１に示す高周波モジュールの特性図である。図１に示す高周波モジュールの積み図である。図１に示す高周波モジュールの積み図である。本発明の第２の実施形態に係る高周波モジュールの概略の回路図である。図５に示す高周波モジュールの特性図である。本発明の第３の実施形態に係る高周波モジュールの概略の回路図である。図７に示す高周波モジュールの特性図である。

以下、本発明の第１の実施形態に係る高周波モジュールの構成例を説明する。

本実施形態の高周波モジュールは、EDGE方式の携帯電話機のフロントエンド部に採用され、PCSとDCSとEGSMとの３つの通信システムを利用するトリプルバンド対応のものである。

図１は、本実施形態に係る高周波モジュールの概略の回路図である。

高周波モジュール１は、ダイプレクサDPX、分岐部１１Ａ〜１１Ｃ、ローパスフィルタLPF1，LPF2、および、フィルタ調整用キャパシタCCCを備える。また、外部接続ポートとして、本発明の共用アンテナポートに相当するアンテナポートANTと、本発明の個別信号入出力ポートに相当する信号ポート1800/1900-Tx，1900-Rx，1800-Rx，850/900-Tx，850/900-Rxと、本発明の制御端子に相当する制御ポートVc1〜Vc3と、を備える。

ダイプレクサDPXは、ローパスフィルタLPFとハイパスフィルタHPFとを備え、ローパスフィルタLPFとハイパスフィルタHPFとの接続点に直流カット用のキャパシタを介してアンテナポートANTが接続される。ダイプレクサDPXは、ローパスフィルタLPFにEGSMの信号を通過させ、PCSおよびDCSの信号を減衰させる。また、ハイパスフィルタHPFにPCSおよびDCSの信号を通過させ、EGSMの信号を減衰させる。

ローパスフィルタLPFはアンテナポートANTと分岐部１１Ｃとの間に接続される。このローパスフィルタLPFは、キャパシタCt1とインダクタLt1とキャパシタCu1とを備え、EGSMの信号帯域を通過帯域とする低域通過フィルタを構成する。インダクタLt1は第一端がアンテナポートANTに接続され、第二端が分岐部１１Ｃに接続される。キャパシタCt1はインダクタLt1に対して並列に接続される。インダクタLt1の第二端はキャパシタCu1を介してグランドに接続される。

ハイパスフィルタHPFはアンテナポートANTと分岐部１１Ａとの間に接続される。このハイパスフィルタHPFはキャパシタCc1，Cc2とインダクタLt2とキャパシタCt2とを備え、PCSおよびDCSの信号帯域を通過帯域とする高域通過フィルタを構成する。キャパシタCc1は、第一端がアンテナポートANTに接続され、第二端がキャパシタCc2に接続される。キャパシタCc2は、第一端がキャパシタCc1に接続され、第二端が分岐部１１Ａに接続される。インダクタLt2の第一端は、キャパシタCc1の第二端とキャパシタCc2の第一端とに接続される。インダクタLt2の第二端は、キャパシタCt2を介してグランドに接続される。

分岐部１１Ｃは、スイッチ回路SW5，SW6を備え、スイッチ回路SW5とスイッチ回路SW6との接続点でローパスフィルタLPFに接続される。分岐部１１Ｃは、外部から制御ポートVc1に入力される電圧に基づいてEGSM送信状態とEGSM受信状態とが切り替わる。

スイッチ回路SW5は、ローパスフィルタLPFとローパスフィルタLPF2との間に接続される。このスイッチ回路SW5は、ダイオードGD1とインダクタGSL1とを備える。ダイオードGD1は、アノードがローパスフィルタLPFに、カソードがローパスフィルタLPF2に接続される。ダイオードGD1のカソードは、インダクタGSL1を介してグランドに接続される。

スイッチ回路SW6はローパスフィルタLPFと信号ポート850/900-Rxとの間に接続される。このスイッチ回路SW6は、インダクタGSL2とキャパシタGCu3とダイオードGD2とキャパシタGC5と抵抗Rgとを備える。インダクタGSL2は、第一端がローパスフィルタLPFに接続され、第二端が直流カット用キャパシタを介して信号ポート850/900-Rxに接続される。インダクタGSL2の第二端は、キャパシタGCu3を介してグランドに接続されるとともに、ダイオードGD2のカソードが接続される。ダイオードGD2のアノードは、抵抗Rgを介して制御ポートVc1に接続され、キャパシタGC5を介してグランドに接続される。

分岐部１１ＣがEGSM送信状態のとき、スイッチ回路SW6はEGSMの送信信号の伝搬を抑制し、スイッチ回路SW5はEGSMの送信信号を伝搬する。その際には制御ポートVc1からの電圧印加により、ダイオードGD2のアノードにスイッチング電圧より高い電圧が印加される。このため、ダイオードGD2がONになってインダクタGSL2の第二端がキャパシタGC5を介してグランドに接続され、ダイオードGD2のインダクタンス成分とキャパシタGC5とが直列共振する。インダクタGSL2の線路長は、EGSMの送信信号周波数帯における波長のほぼ１／４の長さに設定されており、インダクタGSL2のダイオードGD2側が直列共振により接地されるため、スイッチ回路SW5側からインダクタGSL2側を見るとインピーダンスが無限大のオープン状態になるように設定されている。したがって、スイッチ回路SW6におけるEGSMの送信信号の伝搬が抑えられる。一方、スイッチ回路SW5では、ダイオードGD1のアノードにスイッチング電圧より高い電圧が印加される。このため、ダイオードGD1がONになって、スイッチ回路SW5をEGSMの送信信号が伝搬する。

分岐部１１ＣがEGSM受信状態のとき、スイッチ回路SW6はEGSMの受信信号を伝搬し、スイッチ回路SW5はEGSMの受信信号の伝搬を抑制する。その際には制御ポートVc1からの電圧印加により、ダイオードGD2のアノードにスイッチング電圧より低い電圧が印加される。このため、ダイオードGD2がOFFになる。これにより、スイッチ回路SW6をEGSMの受信信号が伝搬する。一方、スイッチ回路SW5では、ダイオードGD1のアノードにスイッチング電圧より低い電圧が印加される。このため、ダイオードGD1がOFFになって、スイッチ回路SW5におけるEGSMの受信信号の伝搬が抑制される。

ローパスフィルタLPF2は、スイッチ回路SW5と信号ポート850/900-Txとの間に接続される。このローパスフィルタLPF2は、インダクタGLt1とキャパシタGCc1とキャパシタGCu1，GCu2とを備え、EGSMの送信信号の２次高調波および３次高調波成分を除去する低域通過フィルタを構成する。インダクタGLt1は、第一端がスイッチ回路SW5に接続され、第二端が直流カット用キャパシタを介して信号ポート850/900-Txに接続される。キャパシタGCc1はインダクタGLt1に対して並列に接続される。インダクタGLt1の第一端はキャパシタGCu1を介してグランドに接続される。インダクタGLt1の第二端は、キャパシタGCu2を介してグランドに接続される。

分岐部１１Ａは、スイッチ回路SW1，SW2を備え、スイッチ回路SW1とスイッチ回路SW2との接続点でハイパスフィルタHPFに接続される。分岐部１１Ａは、外部から制御ポートVc2に入力される電圧に基づいて、送信状態と受信状態とが切り替わる。

スイッチ回路SW1はハイパスフィルタHPFとローパスフィルタLPF1との間に接続される。このスイッチ回路SW1は、ダイオードDD1とインダクタDPSLtとキャパシタDPCt1とインダクタDPSL1とを備える。ダイオードDD1は、アノードがハイパスフィルタHPFに、カソードがローパスフィルタLPF1に接続される。インダクタDPSLtの第一端はダイオードDD1のアノードに接続され、第二端はキャパシタDPCt1の第一端に接続される。キャパシタDPCt1の第一端は、インダクタDPSLtの第一端に接続され、第二端はダイオードDD1のカソードに接続される。ダイオードDD1のカソードは、インダクタDPSL1を介してグランドに接続される。

スイッチ回路SW2はハイパスフィルタHPFと分岐部１１Ｂとの間に接続される。このスイッチ回路SW2は、インダクタDSL2とキャパシタCDPrとキャパシタDCu4とダイオードDD2とキャパシタDC5と抵抗Rdとを備える。インダクタDSL2は、第一端がハイパスフィルタHPFに接続され、第二端がキャパシタCDPrの第一端とダイオードDD2のカソードとに接続される。キャパシタCDPrの第二端はキャパシタDCu4を介してグランドに接続されるとともに、分岐部１１Ｂに接続される。ダイオードDD2のアノードは、抵抗Rdを介して制御ポートVc2に接続され、本発明の直列共振キャパシタに相当するキャパシタDC5を介してグランドに接続され、詳細を後述するフィルタ調整用キャパシタCCCの第二端が接続される。

分岐部１１Ａが送信状態のとき、スイッチ回路SW2はPCSおよびDCSの送信信号の伝搬を抑制し、スイッチ回路SW1はPCSおよびDCSの送信信号を伝搬する。その際には制御ポートVc2からの電圧印加により、ダイオードDD2のアノードにスイッチング電圧より高い電圧が印加される。このため、ダイオードDD2がONになってインダクタDSL2の第二端がキャパシタDC5を介してグランドに接続され、ダイオードDD2のインダクタンス成分とキャパシタDC5とが直列共振する。インダクタDSL2の線路長は、PCSおよびDCSの送信信号周波数帯における波長のほぼ１／４の長さに設定されており、インダクタDSL2のダイオードDD2側が直列共振により接地されるため、スイッチ回路SW1側からインダクタDSL2側を見るとインピーダンスが無限大のオープン状態になるように設定されている。したがって、スイッチ回路SW2におけるPCSおよびDCSの送信信号の伝搬が抑えられる。一方、スイッチ回路SW1ではダイオードDD1のアノードにスイッチング電圧より高い電圧が印加される。このため、ダイオードDD1がONになって、スイッチ回路SW1をPCSおよびDCSの送信信号が伝搬する。

分岐部１１Ａが受信状態のとき、スイッチ回路SW2はPCSおよびDCSの受信信号を伝搬し、スイッチ回路SW1はPCSおよびDCSの受信信号の伝搬を抑制する。その際には制御ポートVc2からの電圧印加により、ダイオードDD2のアノードにスイッチング電圧より低い電圧が印加される。このため、ダイオードDD2がOFFになる。これにより、スイッチ回路SW2をPCSおよびDCSの受信信号が伝搬する。一方、スイッチ回路SW1では、ダイオードDD1のアノードにスイッチング電圧より低い電圧が印加される。このため、ダイオードDD1がOFFになって、スイッチ回路SW1におけるPCSおよびDCSの受信信号の伝搬が抑制される。

ローパスフィルタLPF1は、スイッチ回路SW1と信号ポート1800/1900-Txとの間に接続される。このローパスフィルタLPF1は、インダクタDLt1，DLt2とキャパシタDCc1とキャパシタDCu1，DCu2とを備え、PCSおよびDCSの送信信号の２次高調波および３次高調波成分を除去する低域通過フィルタを構成する。インダクタDLt1は本発明の並列共振インダクタに相当し、第一端がスイッチ回路SW1に接続され、第二端がインダクタDLt2の第一端に接続される。インダクタDLt2の第一端はインダクタDLt1の第一端に接続され、インダクタDLt2の第二端は直流カット用キャパシタを介して信号ポート1800/1900-Txに接続される。キャパシタDCc1は本発明の並列共振キャパシタに相当し、インダクタDLt1に並列に接続される。インダクタDLt1の第一端はキャパシタDCu1を介してグランドに接続される。インダクタDLt1の第二端は、キャパシタDCu2を介してグランドに接続されるとともに、後述するフィルタ調整用キャパシタCCCの第一端が接続される。

分岐部１１Ｂは、スイッチ回路SW3，SW4を備え、スイッチ回路SW3とスイッチ回路SW4との接続点でスイッチ回路SW2に接続される。分岐部１１Bは、外部から制御ポートVc3に入力される電圧に基づいて、PCS受信状態とDCS受信状態とが切り替わる。

スイッチ回路SW3は、スイッチ回路SW2と信号ポート1900-Rxとの間に接続される。このスイッチ回路SW3は、ダイオードPD1とインダクタPSL1とキャパシタPCu3とを備える。ダイオードPD1は、アノードがスイッチ回路SW2に、カソードが直流カット用キャパシタを介して信号ポート1900-Rxに接続される。ダイオードPD1のカソードは、インダクタPSL1を介してグランドに接続され、キャパシタPCu3を介してグランドに接続される。

スイッチ回路SW4はスイッチ回路SW2と信号ポート1800-Rxとの間に接続される。このスイッチ回路SW4は、インダクタPSL2とキャパシタDCu3とダイオードPD2とキャパシタPC5と抵抗Rpとを備える。インダクタPSL2は、第一端がスイッチ回路SW2に接続され、第二端が直流カット用キャパシタを介して信号ポート1800-Rxに接続される。インダクタPSL2の第二端は、キャパシタDCu3を介してグランドに接続され、ダイオードPD2のカソードが接続される。ダイオードPD2のアノードは、抵抗Rpを介して制御ポートVc3に接続され、キャパシタPC5を介してグランドに接続される。

分岐部１１BがPCS受信状態のとき、スイッチ回路SW4はPCSの受信信号の伝搬を抑制し、スイッチ回路SW3はPCSの受信信号を伝搬する。その際には制御ポートVc3からの電圧印加により、ダイオードPD2のアノードにスイッチング電圧より高い電圧が印加される。このため、ダイオードPD2がONになってインダクタPSL2の第二端がキャパシタPC5を介してグランドに接続され、ダイオードPD2のインダクタンス成分とキャパシタPC5とが直列共振する。インダクタPSL2の線路長は、PCSの受信信号周波数帯における波長のほぼ１／４の長さに設定されており、インダクタPSL2のダイオードPD2側が直列共振により接地されるため、スイッチ回路SW3側からインダクタPSL2側を見るとインピーダンスが無限大のオープン状態になるように設定されている。したがって、スイッチ回路SW4におけるPCSの受信信号の伝搬が抑えられる。一方、スイッチ回路SW3では、ダイオードPD1のアノードにスイッチング電圧より高い電圧が印加される。このため、ダイオードPD1がONになってスイッチ回路SW3をPCSの受信信号が伝搬する。

分岐部１１BがDCS受信状態のとき、スイッチ回路SW4はDCSの受信信号を伝搬し、スイッチ回路SW3はDCSの受信信号の伝搬を抑制する。その際には制御ポートVc3からの電圧印加により、ダイオードPD2のアノードにスイッチング電圧より低い電圧が印加される。このため、ダイオードPD2がOFFになる。これにより、スイッチ回路SW4をDCSの受信信号が伝搬する。一方、スイッチ回路SW3では、ダイオードPD1のアノードにスイッチング電圧より低い電圧が印加される。このため、ダイオードPD1がOFFになって、スイッチ回路SW3におけるDCSの受信信号の伝搬が抑制される。

ここで、フィルタ調整用キャパシタCCCとしては、約0.2pFのキャパシタンスのものを採用している。フィルタ調整用キャパシタCCCの第一端はローパスフィルタLPF1の、インダクタDLt1とキャパシタDCc1とが構成するLC並列共振回路よりも信号ポート1800/1900-Tx側に接続している。また、その第二端はスイッチ回路SW2に設けたダイオードDD2のアノードに接続している。これにより、分岐部１１Ａでは、ダイオードDD2がONになり、フィルタ調整用キャパシタCCCがインダクタDSL2の第二端に接続されている送信状態の間に、ローパスフィルタLPF1のインダクタDLt1とフィルタ調整用キャパシタCCCとによる並列回路での共振が生じることになる。そのため、この共振を利用して、高周波モジュールの周波数特性に所望の変更を与えることができる。

なお、フィルタ調整用キャパシタCCCのキャパシタンス値が大きすぎると、フィルタ調整用キャパシタCCCにより接続される信号ライン間のアイソレーションや、各信号ラインの通過特性が劣化する虞がある。そのため、フィルタ調整用キャパシタCCCのキャパシタンスは十分小さく、例えば0.1pF〜0.6pFに設定すると好適であり、そのようにフィルタ調整用キャパシタCCCのキャパシタンスが小さくてもローパスフィルタLPF1の回路定数などを適正にキャリブレーションすることで、高周波モジュールの周波数特性に所望の変更を与えることが可能である。

以上の構成では、ローパスフィルタLPF1がスイッチ回路SW1よりも信号ポート1800/1900-Tx側にシリーズに接続された本発明のフィルタに相当する。そして、アンテナポートANTと信号ポート1800/1900-Txとを接続する信号ラインが、本発明の第1の信号ラインに相当する。また、アンテナポートANTと信号ポート1900-Rxとを接続する信号ラインと、アンテナポートANTと信号ポート1800-Rxとを接続する信号ラインと、がそれぞれ本発明の第２の信号ラインに相当する。

図２は、本実施形態に係る高周波モジュールの周波数特性を例示する特性図である。なお、本構成例でのデータを図中に実線で、フィルタ調整用キャパシタCCCを設けない比較構成例でのデータを図中に破線で示す。

図２（Ａ）は、アンテナポートANTと信号ポート1800/1900-Txとの間での通過特性を例示する特性図である。これらのポート間の通過特性において、本構成例では約3.37GHzに通過帯域の高周波側の減衰極が位置した。一方、比較構成例では約3.57GHzに通過帯域の高周波側の減衰極が位置した。これらの通過帯域の高周波側の減衰極は、ローパスフィルタLPF1の主作用によってPCS信号およびDCS信号の高次高調波が遮断される周波数である。本構成例では通過帯域の高周波側の減衰極の周波数は比較構成例からあまり遷移せず、フィルタ調整用キャパシタCCCを設けても信号ポート1800/1900-Txを伝搬する信号の高次高調波を十分に遮断できることが確認された。

このことから、ローパスフィルタLPF1が設けられる信号ラインにおける通過特性は、ローパスフィルタLPF1単体の共振と、フィルタ調整用キャパシタCCCとによる影響を受けることがわかる。しかしながら、フィルタ調整用キャパシタCCCによる影響はローパスフィルタLPF1単体の共振による影響よりも小さく、この信号ラインにおける通過特性は、フィルタ調整用キャパシタCCCを設けても、あまり損なわれないといえる。このため、本発明によれば、第１の信号ラインにおける通過特性を損なわずに、第１の信号ラインを伝搬する信号と第２の信号ラインを伝搬する信号との間のアイソレーションを改善することが可能であるといえる。

図２（Ｂ）および図２（Ｃ）は、信号ポート1800/1900-Txと信号ポート1900-Rxとの間でのアイソレーション特性を例示する特性図である。これらのポート間での周波数特性において、比較構成例では、ローパスフィルタLPF1単体による減衰極が図２（Ａ）の破線に示す周波数特性における減衰極とほぼ等しい周波数の約3.57GHzに位置した。一方、本構成例ではローパスフィルタLPF1単体による減衰極が図２（Ａ）の実線に示す周波数特性における減衰極よりも約370MHz 低い約3.00GHzに位置した（図２（Ｂ）の実線を参照）。本構成例ではフィルタ調整用キャパシタCCCを設けることで、ローパスフィルタLPFを構成するインダクタDLt1ともう１つの並列共振回路を構成することができ、信号ポート1800/1900-Txと信号ポート1900-Rxとの間での周波数特性において、通過帯域の高周波側の減衰極の周波数を比較構成例より低くできることが確認された。さらに本構成例では、比較構成例ではあまり減衰のない約1.71GHz付近での減衰を大きくできることが確認された。これらのことにより、比較構成例では約1.71GHz〜約1.91GHzの帯域にわたって確保された減衰量は約23.9dBであったが、本構成例では約1.71GHz〜約1.91GHzの帯域にわたって約31.1dBの減衰量を確保することができた。すなわち、PCSの送信信号の周波数帯域（1850〜1910MHz）での減衰量を約31.1dB確保し、信号ポート1800/1900-Txと信号ポート1900-Rxとの間のアイソレーションを改善できた。

図３，４は、本実施形態に係る高周波モジュールの積み図である。図３（Ａ）〜（Ｏ），図４（Ｐ）〜（Ｙ）は最下層から最上層まで順に基板（Ａ）〜（Ｙ）を下面視した平面図である。また図４（Ｚ）は多層基板の最上層の基板（Ｙ）を上面視した平面図である。なお、基板（Ａ）〜（Ｙ）におけるビア電極は図中に丸印で示す。

基板（Ａ）は多層基板の最下層に積層され、下面が高周波モジュールの実装面になっていて、複数の実装電極が形成されている。図中に示す矢印は、実装電極のポート名を示す。

基板（Ｂ）は多層基板の最下層から２層目に積層され、基板下面に内装グランド電極が設けられ、基板内部にビア電極が設けられる。

基板（Ｃ）は多層基板の最下層から３層目に積層され、基板下面にキャパシタGCu3を構成するパターン電極と、キャパシタGC5を構成するパターン電極とが設けられ、基板内部にビア電極が設けられる。

基板（Ｄ）は多層基板の最下層から４層目に積層され、基板下面に内装グランド電極が設けられ、基板内部にビア電極が設けられる。基板（Ｄ）のグランド電極および基板（Ｂ）のグランド電極と、両グランド電極にはさみこまれる基板（Ｃ）パターン電極との間でキャパシタGCu3，GC5を構成している。

基板（Ｅ）は多層基板の最下層から５層目に積層され、基板下面にキャパシタPC5を構成するパターン電極と、キャパシタGC5を構成するパターン電極と、キャパシタDC5を構成するパターン電極と、キャパシタGCu2を構成するパターン電極とが設けられ、基板内部にビア電極が設けられる。

基板（Ｆ）は多層基板の最下層から６層目に積層され、基板下面にキャパシタDCu2を構成するパターン電極と、内装グランド電極とが設けられ、基板内部にビア電極が設けられる。基板（Ｆ）のグランド電極および基板（Ｄ）のグランド電極と、両グランド電極にはさみこまれる基板（Ｅ）のパターン電極との間でキャパシタPC5，GC5，DC5，GCu2を構成している。

ここで、基板（Ｅ）のキャパシタDC5を構成するパターン電極と、基板（Ｆ）のキャパシタDCu2を構成するパターン電極とは基板（Ｅ）を介して対向させていて、これらのパターン電極の重なりによりフィルタ調整用キャパシタCCCとして機能させている。

基板（Ｇ）は多層基板の最下層から７層目に積層され、基板下面にキャパシタCt2を構成するパターン電極と、キャパシタCu1を構成するパターン電極と、キャパシタDCu2を構成するパターン電極と、キャパシタGCu1を構成するパターン電極とが設けられ、基板内部にビア電極が設けられる。

基板（Ｈ）は多層基板の最下層から８層目に積層され、基板下面に内層グランド電極が設けられ、基板内部にビア電極が設けられる。このグランド電極は、基板（Ｇ）に形成したパターン電極との間でキャパシタCt2，Cu1，DCu2，GCu1を構成している。

基板（Ｉ）は多層基板の最下層から９層目に積層され、基板下面にキャパシタDCu4を構成するパターン電極と、キャパシタDCu1を構成するパターン電極とが設けられ、基板（Ｈ）に形成したグランド電極との間でキャパシタDCu4，DCu1を構成している。基板内部にはビア電極が設けられている。

基板（Ｊ）は多層基板の最下層から１０層目に積層され、基板内部にビア電極が設けられる。

基板（Ｋ）〜（Ｙ）は多層基板の最下層から１１〜２５層目に積層され、基板下面に複数のインダクタを構成する複数のパターン電極が設けられ、基板内部にビア電極が設けられる。基板（Ｙ）の上面には、ディスクリート部品の回路素子を接続する複数の表面電極が設けられる。

本実施形態のように、基板（Ｅ）のキャパシタDC5を構成するパターン電極と、基板（Ｆ）のキャパシタDCu2を構成するパターン電極とをフィルタ調整用キャパシタCCCとして機能させることにより、フィルタ調整用キャパシタCCCを構成するためのパターン電極を別途設ける必要がなくなりモジュールサイズの増大を抑えることができる。また、フィルタ調整用キャパシタCCCを他の回路素子と接続するための線路電極が必要なくなるので、不要な寄生容量の発生を抑えることができ、キャパシタDC5とダイオードDD2との直列共振を安定させ、第２の信号ラインにおける通過特性の変動を抑制できる。

なお、他にも、キャパシタDC5に接続する配線電極と、キャパシタDCu2に接続する配線電極とを対向させることで、フィルタ調整用キャパシタCCCを構成することも可能である。なお、本実施形態のように多層基板の最下層あるいはその近傍の層にグランド電極を配置することでグランド電極部での寄生インダクタンスの発生が抑えられる。このため、グランド電極の近傍にキャパシタ電極を配置することにより、片端を接地するキャパシタで発生する寄生インダクタンスを低減でき、前記の直列共振のＱが向上し、第１の信号ラインと第２の信号ラインとの間のアイソレーションを改善することができる。

次に、本発明の第２の実施形態に係る高周波モジュールの構成例を説明する。以下の説明では、第１の実施形態に係る高周波モジュールと同じ構成には同じ記号を付し、説明を省く。

図５は、本実施形態に係る高周波モジュールの概略の回路図である。本実施形態は、フィルタ調整用キャパシタCCCの第一端を、ローパスフィルタLPF1におけるインダクタDLt2の第二端に接続している。このような回路構成を採用しても、本発明は好適に実施できる。

図６は、本実施形態に係る高周波モジュールの周波数特性を例示する特性図である。なお、本構成例でのデータを図中に実線で、フィルタ調整用キャパシタCCCを設けない比較構成例でのデータを図中に破線で示す。

図６（Ａ）は、アンテナポートANTと信号ポート1800/1900-Txとの間での通過特性を例示する特性図である。これらのポート間の通過特性において、本構成例も比較構成例も約3.03GHzに通過帯域の高周波側の減衰極が位置した。本構成例では通過帯域の高周波側の減衰極の周波数は比較構成例からほとんど遷移せず、フィルタ調整用キャパシタCCCを設けても信号ポート1800/1900-Txを伝搬する信号の高次高調波を十分に遮断できることが確認された。

図６（Ｂ）は、信号ポート1800/1900-Txと信号ポート1900-Rxとの間でのアイソレーション特性を例示する特性図である。これらのポート間でのアイソレーション特性において、比較構成例では約1.71GHz〜約1.91GHzの帯域にわたって確保された減衰量は約22.5dBであったが、本構成例ではPCSの送信信号の周波数帯域を含む約1.71GHz〜約1.91GHzの帯域にわたって約31.1dBの減衰量を確保することができた。

次に、本発明の第３の実施形態に係る高周波モジュールの構成例を説明する。以下の説明では、第１の実施形態に係る高周波モジュールと同じ構成には同じ記号を付し、説明を省く。

図７は、本実施形態に係る高周波モジュールの概略の回路図である。本実施形態は、フィルタ調整用キャパシタCCCの第一端を、ローパスフィルタLPF2におけるインダクタGLt1の第二端に接続している。そして、フィルタ調整用キャパシタCCCの第二端を、スイッチ回路SW6におけるダイオードGD2のアノードに接続している。なお、ここではフィルタ調整用キャパシタCCCのキャパシタンスを約0.5pFとしている。このような回路構成を採用しても、本発明は好適に実施できる。

図８は、本実施形態に係る高周波モジュールの周波数特性を例示する特性図である。なお、本構成例でのデータを図中に実線で、フィルタ調整用キャパシタCCCを設けない比較構成例でのデータを図中に破線で示す。

図８（Ａ）は、アンテナポートANTと信号ポート850/900-Txとの間での通過特性を例示する特性図である。これらのポート間の通過特性において、本構成例も比較構成例も約1.83GHzに通過帯域の高周波側の減衰極が位置した。これらの通過帯域の高周波側の減衰極は、ローパスフィルタLPF2の主作用によってEGSM信号の高次高調波が遮断される周波数である。本構成例では通過帯域の高周波側の減衰極の周波数は比較構成例からほとんど遷移せず、フィルタ調整用キャパシタCCCを設けても信号ポート850/900-Txを伝搬する信号の高次高調波を十分に遮断できることが確認された。

図８（Ｂ）は、信号ポート850/900-Txと信号ポート900-Rxとの間でのアイソレーション特性を例示する特性図である。これらのポート間でのアイソレーション特性において、比較構成例では約820MHz〜920MHzの帯域にわたって確保された減衰量は約26.4dBであったが、本構成例ではEGSMの送信信号の周波数帯域を含む820MHz〜920MHzの帯域にわたって約29.6dBの減衰量を確保することができた。

上述の各実施形態に示す他にも、本発明は上述の回路構成でフィルタ調整用キャパシタCCCの接続箇所を変更するようにしても好適に実施できる。例えば、フィルタ調整用キャパシタCCCの第一端をローパスフィルタLPF1の後段に接続し、第二端をダイオードPD2のアノードなどに接続して構成することも可能である。

また、本発明は他の回路構成であっても好適に実施できる。例えば、上述の回路構成の信号ポート1900-Rxなどにフィルタの構成を追加し、そのフィルタの信号ポート側にフィルタ調整用キャパシタCCCの第一端を接続し、フィルタ調整用キャパシタCCCの第二端をダイオードPD2のアノードに接続するように構成することも可能である。

１…高周波モジュール
DPX…ダイプレクサ
HPF…ハイパスフィルタ
LPF，LPF1，LPF2…ローパスフィルタ
１１Ａ〜１１Ｃ…分岐部
SW1〜SW6…スイッチ回路
DD1，DD2，GD1，GD2，PD1，PD2…ダイオード
CCC…フィルタ調整用キャパシタ

Claims

複数の個別信号入出力ポートと、共用アンテナポートと、前記共用アンテナポートと前記複数の個別信号入出力ポートとの接続を切り替えるスイッチ回路と、前記共用アンテナポートと前記個別信号入出力ポートとを接続する第１および第２の信号ラインと、を備える高周波モジュールであって、
前記スイッチ回路を、前記第１および第２の信号ラインそれぞれに接続したスイッチ素子を含んで構成し、
前記第１の信号ラインにおける前記スイッチ回路の接続位置よりも前記個別信号入出力ポート側にシリーズに接続されたフィルタと、
前記第１の信号ラインにおける前記フィルタの接続位置よりも前記個別信号入出力ポート側に第一端が接続され、前記第２の信号ラインに接続した前記スイッチ素子に第二端が接続されたフィルタ調整用キャパシタと、を備える、
高周波モジュール。
前記フィルタは、並列に接続される並列共振キャパシタと並列共振インダクタとを備え、前記並列共振キャパシタと前記並列共振インダクタとによる並列共振の共振周波数が、前記第１の信号ラインを伝搬する信号の高次高調波の周波数に設定される、請求項１に記載の高周波モジュール。
前記フィルタ調整用キャパシタと前記並列共振インダクタとによる共振回路の共振周波数が、前記第１の信号ラインを伝搬する信号の基本波あるいは高次高調波の周波数に設定される、請求項２に記載の高周波モジュール。
前記第１の信号ラインに接続した前記スイッチ素子は、前記第１の信号ラインにおける前記共用アンテナポート側にアノードが接続され、前記個別信号入出力ポート側にカソードが接続された第１のダイオードであり、
前記第２の信号ラインに接続した前記スイッチ素子は、前記第２の信号ラインにカソードが接続され、制御端子にアノードが接続される第２のダイオードであって、前記アノードが直列共振キャパシタを介してグランドに接続され、
前記フィルタ調整用キャパシタは、前記第２のダイオードと前記直列共振キャパシタとの接続位置に前記第二端が接続される、請求項３に記載の高周波モジュール。
前記並列共振キャパシタの前記個別信号入出力ポート側に接続されている電極と、前記直列共振キャパシタの少なくとも一部を構成するパターン電極と、を多層基板の主面法線方向に対向させて前記フィルタ調整用キャパシタを構成した、請求項４に記載の高周波モジュール。
前記並列共振キャパシタに接続される配線電極と、前記直列共振キャパシタに接続される配線電極と、を多層基板の主面法線方向に対向させて前記フィルタ調整用キャパシタを構成した、請求項４に記載の高周波モジュール。
前記フィルタ調整用キャパシタのキャパシタンスを0.1pF〜0.6pFとした、請求項１〜６のいずれかに記載の高周波モジュール。