JP5195293B2 - Oscillator circuit - Google Patents
Oscillator circuit Download PDFInfo
- Publication number
- JP5195293B2 JP5195293B2 JP2008279975A JP2008279975A JP5195293B2 JP 5195293 B2 JP5195293 B2 JP 5195293B2 JP 2008279975 A JP2008279975 A JP 2008279975A JP 2008279975 A JP2008279975 A JP 2008279975A JP 5195293 B2 JP5195293 B2 JP 5195293B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- gain
- signal
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 58
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000001514 detection method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 230000010356 wave oscillation Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
本発明は、一対の外部端子間に振動子を外付けされて発振を行う発振回路に関する。 The present invention relates to an oscillation circuit that oscillates by attaching an oscillator between a pair of external terminals.
図5は、従来の発振回路の一例の構成図を示す。同図中、発振回路1は半導体集積回路化されており、外部端子2,3間に入出力端子を接続されたインバータ4及び帰還抵抗5を有している。外部端子2,3間には振動子6が外付けされると共に、振動子6の両端はコンデンサ7,8を介して接地されている。発振回路1で発生した発振信号は端子9から出力される。
FIG. 5 shows a configuration diagram of an example of a conventional oscillation circuit. In the figure, an
なお、特許文献1には、制御信号によって利得調整可能に構成された反転増幅器と、制御信号によって波形整形の際の利得調整可能に構成された波形整形回路を備えた発振回路が記載されている。
一般に、水晶等の振動子6を外付けする発振回路1は、異常発振や不要輻射ノイズを防ぐために、振動子6に応じて最適な利得に設定されている。一方で、振動子6として水晶を用いた場合に利得を最適化した発振回路1を設計したものであっても、顧客によってはコスト削減のため又は所望の発振周波数を得るために、セラミック振動子等の水晶とは固有振動数の異なる振動子を振動子6として接続して使用する場合がある。
In general, the
このような場合、発振回路1の利得がセラミック振動子に最適化されていないために、発振信号の振幅レベルが小さくなる等の発振不良が発生するという問題があった。
In such a case, since the gain of the
本発明は、上記の点に鑑みてなされたもので、外付けされた振動子に応じた最適の利得を自動選択することができ、発振不良を抑制することができる発振回路を提供することを目的とする。 The present invention has been made in view of the above points, and provides an oscillation circuit capable of automatically selecting an optimum gain according to an externally attached vibrator and suppressing oscillation failure. Objective.
本発明の一実施態様による発振回路は、一対の外部端子間に振動子(16)を外付けされて発振を行う半導体集積化された発振回路であって、
前記一対の外部端子間に接続された反転増幅器(21〜25)及び帰還抵抗(20)を有し前記反転増幅器の利得を可変して発振信号を出力する発振回路部(12)と、
前記発振回路部の出力する発振信号の振幅を検出して前記反転増幅器の利得を制御する制御信号を生成する振幅モニタ部(13)と、を有し、
前記振幅モニタ部は、前記反転増幅器の利得を前記一対の外部端子間に外付けされた前記振動子に応じた最適の利得に制御し、
前記発振回路部は、利得の異なる複数の反転増幅器を有しており、前記制御信号に応じた反転増幅器を選択して動作させ、
更に、前記振幅モニタ部は、ヒステリシスの異なる複数のシュミット回路(26〜29)を有しており、前記複数のシュミット回路の出力する矩形波信号から前記発振信号の振幅を検出する。
An oscillation circuit according to an embodiment of the present invention is a semiconductor integrated oscillation circuit that oscillates by externally attaching a vibrator (16) between a pair of external terminals,
An oscillation circuit section (12) having an inverting amplifier (21 to 25) and a feedback resistor (20) connected between the pair of external terminals and outputting an oscillation signal by varying a gain of the inverting amplifier;
An amplitude monitor unit (13) for detecting the amplitude of the oscillation signal output from the oscillation circuit unit and generating a control signal for controlling the gain of the inverting amplifier;
The amplitude monitor unit controls the gain of the inverting amplifier to an optimum gain according to the vibrator externally attached between the pair of external terminals ,
The oscillation circuit unit includes a plurality of inverting amplifiers having different gains, and selects and operates an inverting amplifier according to the control signal,
Furthermore, the amplitude monitor unit includes a plurality of Schmitt circuits (26 to 29) having different hysteresis, and detects the amplitude of the oscillation signal from the rectangular wave signals output from the plurality of Schmitt circuits .
好ましくは、前記発振回路部(12)は、利得の異なる複数の反転増幅器(21〜25)を有しており、前記制御信号に応じた反転増幅器を選択して動作させる。 Preferably, the oscillation circuit unit (12) includes a plurality of inverting amplifiers (21 to 25) having different gains, and selects and operates the inverting amplifier according to the control signal.
好ましくは、前記振幅モニタ部(13)は、ヒステリシスの異なる複数のシュミット回路(26〜29)を有しており、前記複数のシュミット回路(26〜29)の出力する矩形波信号から前記発振信号の振幅を検出する。 Preferably, the amplitude monitor unit (13) includes a plurality of Schmitt circuits (26 to 29) having different hysteresis, and the oscillation signal is generated from a rectangular wave signal output from the plurality of Schmitt circuits (26 to 29). Detect the amplitude of.
好ましくは、前記振幅モニタ部(13)は、生成した制御信号を保持したのち、前記複数のシュミット回路(26〜29)の動作を停止させる。 Preferably, the amplitude monitor unit (13) stops the operation of the plurality of Schmitt circuits (26 to 29) after holding the generated control signal.
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。 Note that the reference numerals in the parentheses are given for ease of understanding, are merely examples, and are not limited to the illustrated modes.
本発明によれば、外付けされた振動子に応じた最適の利得を自動選択することができ、発振不良を抑制することができる。 According to the present invention, it is possible to automatically select an optimum gain according to an externally attached vibrator, and to suppress an oscillation failure.
<発振回路の構成>
図1は本発明の発振回路の一実施形態のブロック構成図、図2は本発明の発振回路の一実施形態の回路構成図を示す。両図中、半導体集積回路11内には発振回路部12と振幅モニタ部13が設けられている。半導体集積回路11の外部端子14,15間には振動子16が外付けされると共に、振動子16の両端はコンデンサ17,18を介して接地されている。
<Configuration of oscillation circuit>
FIG. 1 is a block configuration diagram of an embodiment of the oscillation circuit of the present invention, and FIG. 2 is a circuit configuration diagram of an embodiment of the oscillation circuit of the present invention. In both figures, an
図2において、発振回路部12は、帰還抵抗20とノア回路21,22,23,24,25を有している。帰還抵抗20は外部端子14,15間に接続されている。ノア回路21,22,23,24,25それぞれは出力端子を外部端子14に接続され、一方の入力端子を外部端子15に接続されている。
In FIG. 2, the
ノア回路21,22,23,24,25それぞれの利得A1,A2,A3,A4,A5は異なっており、利得A1<利得A2<利得A3<利得A4<利得A5とされている。つまり、ノア回路21の出力するハイレベルの電圧<ノア回路22の出力するハイレベルの電圧<ノア回路23の出力するハイレベルの電圧<ノア回路24の出力するハイレベルの電圧<ノア回路25の出力するハイレベルの電圧の関係にある。
The gains A1, A2, A3, A4, and A5 of the
また、ノア回路21,22,23,24,25それぞれの他方の入力端子には後述する判定回路31からセレクト信号が供給され、ノア回路21,22,23,24,25それぞれはセレクト信号が0(ローレベル)のときノア演算動作を行い、セレクト信号が1(ハイレベル)のときノア演算動作を停止する。
A select signal is supplied from a
ノア回路21,22,23,24,25の出力端子は、出力端子19及び振幅モニタ部13に共通に接続されている。出力端子19は発振回路12で発生した発振信号を出力する端子である。
The output terminals of the
振幅モニタ部13は、シュミット回路26,27,28,29と判定回路31を有している。シュミット回路26,27,28,29それぞれの一方の入力端子は出力端子19に接続されており、発振回路部12の出力する発振信号が供給される。シュミット回路26,27,28,29それぞれの他方の入力端子には後述する判定回路31からストップ信号が供給されており、シュミット回路26,27,28,29それぞれはストップ信号がローレベルのとき動作を行い、ストップ信号がハイレベルのとき動作を停止してローレベルの信号を出力する。
The
シュミット回路26は第1の閾値Va1と第2の閾値Va2(Va1>Va2)を有し、ヒステリシスHa=Va1−Va2とされている。シュミット回路27は第1の閾値Vb1と第2の閾値Vb2(Vb1>Vb2)を有し、ヒステリシスHb=Vb1−Vb2とされている。
The Schmitt
シュミット回路28は第1の閾値Vc1と第2の閾値Vc2(Vc1>Vc2)を有し、ヒステリシスHc=Vc1−Vc2とされている。シュミット回路29は第1の閾値Vd1と第2の閾値Vd2(Vd1>Vd2)を有し、ヒステリシスHd=Vd1−Vd2とされている。
The Schmitt
なお、各シュミット回路のヒステリシスは、Ha<Hb<Hc<Hdとされており、半導体集積回路11の電源電圧Vccが2.2Vとすると、例えばHa=0.5v、Hb=1.0v、Hc=1.5v、Hd=2.0vとされている。 The hysteresis of each Schmitt circuit is Ha <Hb <Hc <Hd. When the power supply voltage Vcc of the semiconductor integrated circuit 11 is 2.2 V, for example, Ha = 0.5 v, Hb = 1.0 v, Hc = 1.5v and Hd = 2.0v.
このため、シュミット回路26はストップ信号がローレベルのとき、発振回路部12から供給される発振信号の最大値と最小値との差がヒステリシスHaを超えたときに矩形波の発振信号を出力し、差がヒステリシスHa以下のとき例えばローレベルで一定の信号を出力する。
Therefore, the Schmitt
また、シュミット回路27はストップ信号がローレベルのとき、発振回路部12からの発振信号の最大値と最小値との差がヒステリシスHbを超えたときに矩形波の発振信号を出力し、差がヒステリシスHb以下のとき例えばローレベルで一定の信号を出力する。
The Schmitt
また、シュミット回路28はストップ信号がローレベルのとき、発振回路部12からの発振信号の最大値と最小値との差がヒステリシスHcを超えたときに矩形波の発振信号を出力し、差がヒステリシスHc以下のとき例えばローレベルで一定の信号を出力する。
The Schmitt
また、シュミット回路29はストップ信号がローレベルのとき、発振回路部12からの発振信号の最大値と最小値との差がヒステリシスHdを超えたときに矩形波の発振信号を出力し、差がヒステリシスHd以下のとき例えばローレベルで一定の信号を出力する。
The Schmitt
判定回路31は、シュミット回路26〜29それぞれの出力信号を積分して閾値と比較することにより矩形波検出を行い、矩形波の検出時に1(ハイレベル),矩形波の非検出時に0(ローレベル)となる4系統の矩形波検出結果を得る。そして、上記4系統の矩形波検出結果に応じて5系統のセレクト信号を生成する。
The
図3は、4系統の矩形波検出結果に対する5系統のセレクト信号の関係を示すテーブルの内容を示す。すなわち、シュミット回路26〜29からの端子a〜d入力の矩形波検出結果が"0000"のとき、端子e〜i出力を"11110"とする。つまり、矩形波検出結果からノア回路21では利得がかなり小さすぎノア回路25の利得A5が最適として、ノア回路25のみがノア演算動作を行うようにしている。
FIG. 3 shows the contents of a table indicating the relationship of five systems of select signals to four systems of rectangular wave detection results. That is, when the rectangular wave detection results of the terminals a to d input from the Schmitt
また、シュミット回路26〜29からの端子a〜d入力の矩形波検出結果が"1000"のとき、端子e〜i出力を"11101"とする。つまり、矩形波検出結果からノア回路21では利得が小さすぎノア回路24の利得A4が最適として、ノア回路24のみがノア演算動作を行うようにしている。
When the rectangular wave detection results of the terminals a to d input from the
また、シュミット回路26〜29からの端子a〜d入力の矩形波検出結果が"1100"のとき、端子e〜i出力を"11011"とする。つまり、矩形波検出結果からノア回路21では利得が少し小さくノア回路23の利得A3が最適として、ノア回路23のみがノア演算動作を行うようにしている。
When the rectangular wave detection results of the terminals a to d input from the
また、シュミット回路26〜29からの端子a〜d入力の矩形波検出結果が"1110"のとき、端子e〜i出力を"10111"とする。つまり、矩形波検出結果からノア回路21では利得が僅かに小さくノア回路22の利得A2が最適として、ノア回路22のみがノア演算動作を行うようにしている。
When the rectangular wave detection results of the terminals a to d input from the
また、シュミット回路26〜29からの端子a〜d入力の矩形波検出結果が"1111"のとき、端子e〜i出力を"01111"とする。つまり、矩形波検出結果からノア回路21の利得A1が最適として、ノア回路21のみがノア演算動作を行うようにしている。
When the rectangular wave detection results of the terminals a to d input from the
図4は、判定回路31が実行する動作の一実施形態の動作シーケンスを示す。この動作は半導体集積回路11の電源投入により開始される。
FIG. 4 shows an operation sequence of an embodiment of the operation executed by the
同図中、判定回路31はステップS1で、端子e〜i出力を"01111"とし、ノア回路21にのみ0(ローレベル)のセレクト信号を供給し、他のノア回路22,23,24に1(ハイレベル)のセレクト信号を供給する。また、シュミット回路26〜29それぞれに0(ローレベル)のストップ信号を供給して動作させる。これにより、ノア回路21を反転増幅器とする発振回路部12は帰還抵抗20及び振動子16を用いて発振を開始する。
In the figure, the
次に、判定回路31はステップS2で、図3に示すテーブルを用いて5系統のセレクト信号を生成し端子e〜iからノア回路21〜25に供給する。これによって、外付けされた振動子16に最適な利得を持つノア回路21〜25のいずれか1つがノア演算動作を行うことになる。そして、選択された最適な利得を持つ1つのノア回路を反転増幅器とする発振回路部12は帰還抵抗20及び振動子16を用いて発振を開始する。
Next, in step S2, the
こののち、判定回路31はステップS3で、シュミット回路26〜29それぞれに1(ハイレベル)のストップ信号を供給する。これにより、シュミット回路26〜29は動作を停止し、消費電力を低減することができる。なお、判定回路31はステップS2で生成した5系統のセレクト信号を電源が遮断するまで保持し、端子e〜iからノア回路21〜25に供給し続ける。
Thereafter, the
このようにして、外付けされた振動子16に応じた最適の利得を自動選択でき、発振不良を抑制することができる。
In this way, the optimum gain according to the externally attached
11 半導体集積回路
12 発振回路部
13 振幅モニタ部
14,15 外部端子
16 振動子
17,18 コンデンサ
19 出力端子
20 帰還抵抗
21,22,23,24,25 ノア回路
26,27,28,29 シュミット回路
31 判定回路
DESCRIPTION OF SYMBOLS 11 Semiconductor integrated
Claims (2)
前記一対の外部端子間に接続された反転増幅器及び帰還抵抗を有し前記反転増幅器の利得を可変して発振信号を出力する発振回路部と、
前記発振回路部の出力する発振信号の振幅を検出して前記反転増幅器の利得を制御する制御信号を生成する振幅モニタ部と、
を有し、
前記振幅モニタ部は、前記反転増幅器の利得を前記一対の外部端子間に外付けされた前記振動子に応じた最適の利得に制御し、
前記発振回路部は、利得の異なる複数の反転増幅器を有しており、前記制御信号に応じた反転増幅器を選択して動作させ、
更に、前記振幅モニタ部は、ヒステリシスの異なる複数のシュミット回路を有しており、前記複数のシュミット回路の出力する矩形波信号から前記発振信号の振幅を検出することを特徴とする発振回路。 A semiconductor integrated oscillation circuit that oscillates with an external oscillator connected between a pair of external terminals,
An oscillation circuit unit having an inverting amplifier connected between the pair of external terminals and a feedback resistor, and changing the gain of the inverting amplifier to output an oscillation signal;
An amplitude monitor unit that detects an amplitude of an oscillation signal output from the oscillation circuit unit and generates a control signal for controlling a gain of the inverting amplifier;
Have
The amplitude monitor unit controls the gain of the inverting amplifier to an optimum gain according to the vibrator externally attached between the pair of external terminals ,
The oscillation circuit unit includes a plurality of inverting amplifiers having different gains, and selects and operates an inverting amplifier according to the control signal,
Furthermore, the amplitude monitor unit includes a plurality of Schmitt circuits having different hysteresis, and detects the amplitude of the oscillation signal from rectangular wave signals output from the plurality of Schmitt circuits.
前記振幅モニタ部は、生成した制御信号を保持したのち、前記複数のシュミット回路の動作を停止させることを特徴とする発振回路。 The oscillation circuit according to claim 1 ,
The amplitude monitor unit holds the generated control signal and then stops the operations of the plurality of Schmitt circuits.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008279975A JP5195293B2 (en) | 2008-10-30 | 2008-10-30 | Oscillator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008279975A JP5195293B2 (en) | 2008-10-30 | 2008-10-30 | Oscillator circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010109715A JP2010109715A (en) | 2010-05-13 |
JP5195293B2 true JP5195293B2 (en) | 2013-05-08 |
Family
ID=42298706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008279975A Expired - Fee Related JP5195293B2 (en) | 2008-10-30 | 2008-10-30 | Oscillator circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5195293B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031740A (en) * | 1998-07-08 | 2000-01-28 | Hitachi Ltd | Oscillator circuit |
DE19856932A1 (en) * | 1998-12-10 | 2000-06-15 | Bosch Gmbh Robert | Distortion-damped oscillator circuit |
JP2003283249A (en) * | 2002-03-25 | 2003-10-03 | Ricoh Co Ltd | Quartz oscillator circuit and electronic apparatus using the same |
JP2006319628A (en) * | 2005-05-12 | 2006-11-24 | Nec Electronics Corp | Oscillation circuit and semiconductor device provided with oscillation circuit |
US7332979B2 (en) * | 2005-10-28 | 2008-02-19 | Freescale Semiconductor, Inc. | Low noise reference oscillator with fast start-up |
JP4867385B2 (en) * | 2006-02-20 | 2012-02-01 | セイコーエプソン株式会社 | Oscillation circuit and physical quantity transducer |
-
2008
- 2008-10-30 JP JP2008279975A patent/JP5195293B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010109715A (en) | 2010-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5034808B2 (en) | Drive device, physical quantity measuring device and electronic device | |
JP2008515283A (en) | Clock generation circuit and method | |
US8653901B2 (en) | Oscillator and control circuit thereof | |
JP2015104035A5 (en) | ||
JP2009211667A (en) | Constant voltage circuit | |
JP5195293B2 (en) | Oscillator circuit | |
JP2008306269A (en) | Power amplifying circuit | |
JP5904167B2 (en) | Reset signal control device | |
US9021879B2 (en) | Oscillation type inertia force sensor | |
JP2015056730A (en) | Semiconductor integrated circuit and oscillation system | |
JP4293350B2 (en) | Switching power supply | |
JP2009130587A (en) | Oscillation circuit and oscillator | |
JP4983412B2 (en) | Power amplifier circuit | |
JP5344955B2 (en) | Solid oscillator oscillation circuit and physical quantity sensor using the same | |
JP2008294904A (en) | Crystal oscillation circuit | |
JP4631537B2 (en) | Sensor circuit of capacitive physical quantity sensor | |
JP6339252B2 (en) | Oscillation control device and oscillation device | |
JP4274520B2 (en) | Oscillation amplitude detection circuit, oscillation circuit, and integrated circuit for oscillation | |
JP2012147171A (en) | Diagnostic circuit and oscillation circuit | |
JP2007235484A (en) | Piezoelectric oscillation circuit | |
JP6322378B2 (en) | Detection device | |
EP3205979B1 (en) | Self-oscillation circuit | |
JP2010237137A (en) | Angular velocity sensor | |
JP2004304332A (en) | Oscillation circuit | |
JP4613932B2 (en) | Amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5195293 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |