JP5191456B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP5191456B2
JP5191456B2 JP2009168009A JP2009168009A JP5191456B2 JP 5191456 B2 JP5191456 B2 JP 5191456B2 JP 2009168009 A JP2009168009 A JP 2009168009A JP 2009168009 A JP2009168009 A JP 2009168009A JP 5191456 B2 JP5191456 B2 JP 5191456B2
Authority
JP
Japan
Prior art keywords
lottery
value
address
winning
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009168009A
Other languages
Japanese (ja)
Other versions
JP2011019759A (en
Inventor
有亮 永曽
Original Assignee
株式会社藤商事
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社藤商事 filed Critical 株式会社藤商事
Priority to JP2009168009A priority Critical patent/JP5191456B2/en
Publication of JP2011019759A publication Critical patent/JP2011019759A/en
Application granted granted Critical
Publication of JP5191456B2 publication Critical patent/JP5191456B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Slot Machines And Peripheral Devices (AREA)

Description

本発明は、コンピュータ装置を内蔵する電子遊技機に関し、特に、弾球遊技機や回胴遊技機に好適に適用される。   The present invention relates to an electronic game machine incorporating a computer device, and is particularly suitably applied to a ball game machine and a spinning game machine.

スロットマシンなどの回胴遊技機では、遊技者がメダル投入口にメダルを投入してスタートレバーを操作すると、これに応じて、回転リールの回転が開始される。そして、遊技者がストップボタンを押して回転リールを停止させたとき、有効な停止ライン（以下、有効ラインという）に図柄が揃うと、その図柄に応じた配当メダルが払い出されるようになっている。但し、実際には、各ゲームの当否状態は、遊技者が停止操作を開始するまでに、内部抽選処理によって予め決定されており、この抽選処理によって内部当選した図柄を、遊技者が有効ライン上に揃えることで配当メダルが払出される。   In a spinning machine such as a slot machine, when a player inserts a medal into a medal slot and operates a start lever, the rotation of the rotating reel is started accordingly. When the player presses the stop button to stop the rotating reel, when the symbols are aligned on an effective stop line (hereinafter referred to as an effective line), a payout medal corresponding to the symbol is paid out. However, in reality, the success / failure state of each game is determined in advance by an internal lottery process before the player starts the stop operation. Dividend medals will be paid out.

当選図柄のうち特に価値が高いのが、ビッグボーナス（ＢＢ）図柄である。このＢＢ図柄に内部当選して、遊技者がＢＢ図柄を有効ライン上に揃えると、ビッグボーナスゲームが開始され、その後は、小役図柄の当選確率が格段に高く維持されることで、大量の配当メダル数が期待できるようになっている。   Of the winning symbols, the Big Bonus (BB) symbol is particularly valuable. When the BB symbol is won internally and the player aligns the BB symbol on the active line, a big bonus game is started. After that, the winning probability of the small role symbol is maintained at a very high level. The number of dividend medals can be expected.

しかし、ビッグボーナスゲームは、ゲーム価値が高いので、その分だけ当選確率を低く設定せざるを得ない。そのため、ビッグボーナスゲーム以外でも遊技者を十分に楽しませるよう、それ以外の当選状態も用意されている。例えば、リプレイタイム（ＲＴ）と称する当選状態を設け、このリプレイタイム中のゲームでは、リプレイ図柄の当選確率を通常時より増加させることで、メダル消費を抑制してゲームを進行させている。   However, since the big bonus game has a high game value, the winning probability has to be set lower accordingly. Therefore, other winning states are also prepared so that players other than the big bonus game can fully enjoy themselves. For example, a winning state called replay time (RT) is provided, and in the game during this replay time, the winning probability of the replay symbol is increased from the normal time, so that the medal consumption is suppressed and the game proceeds.

また、アシストタイム（ＡＴ）と称する当選状態を設け、このアシストタイム中のゲームでは、内部当選した特定の小役図柄を、確実に有効ライン上に揃えることができるよう遊技者をアシストしている。具体的には、例えば、３つの回転リールの停止順序を遊技者に報知し、その順番に回転リールを停止させれば、必ず内部当選した小役図柄を整列できるようにしている。   In addition, a winning state called an assist time (AT) is provided, and in the game during the assist time, the player is assisted to ensure that a specific small role symbol that has been won internally is aligned on the active line. . Specifically, for example, if the player is notified of the stop order of the three rotating reels, and the rotating reels are stopped in that order, the small winning symbols that have been internally won can always be aligned.

なお、アシストタイム（ＡＴ）中に、リプレイ図柄の当選確率を増加させるアシストリプレイタイム（ＡＲ）と称する当選状態を設けることもある。また、複数種類のリプレイタイムＲＴ１〜ＲＴｉを設けたり、価値が異なる複数のビッグボーナスゲームＢＢ１〜ＢＢｉを設けることもある。   In addition, during the assist time (AT), a winning state called an assist replay time (AR) for increasing the winning probability of the replay symbol may be provided. In addition, a plurality of types of replay times RT1 to RTi may be provided, or a plurality of big bonus games BB1 to BBi having different values may be provided.

特開２００７−１１１３９３号公報JP 2007-111393 A

このように、スロットマシンでは、当選状態のバリエーションを豊富化することが強く望まれるが、一方、この種の遊技機では、制御プログラムやデータを格納するメモリの記憶容量が法的に制限されるので、簡単には要請に応えることができないという問題がある。例えば、特許文献１のような構成では、メモリの消費量が大きいので、当選状態のバリエーションを増加させる上で限界がある（段落０５３８、図４６参照）。また、当選状態のバリエーションを豊富化しても、そのために、抽選処理などに過大な処理時間を要したのでは、それ以外の遊技制御に支障が生じる。   As described above, in the slot machine, it is strongly desired to enrich the winning state variations. On the other hand, in this type of gaming machine, the storage capacity of the memory for storing the control program and data is legally limited. Therefore, there is a problem that the request cannot be easily met. For example, in the configuration as in Patent Document 1, since the memory consumption is large, there is a limit in increasing the winning state variation (see paragraph 0538 and FIG. 46). Moreover, even if the variation of the winning state is enriched, if excessive processing time is required for the lottery process or the like, the game control other than that will be hindered.

本発明は、上記の問題に鑑みてなされたものであって、メモリの記憶領域を無闇に消費することなく、また、ＣＰＵの制御負担を過大化させることなく、当選状態のバリエーションを豊富化できる構成を有する遊技機を提供することを目的とする。   The present invention has been made in view of the above-described problem, and it is possible to enrich the variation of the winning state without consuming the storage area of the memory and without increasing the control burden of the CPU. An object is to provide a gaming machine having a configuration.

上記の目的を達成するため、本発明は、遊技中の所定タイミングで取得された乱数値と、抽選値テーブルに格納されている抽選値とを使用する当否判定による抽選処理を実行して、遊技者に有利な遊技状態を発生させるか否かを決定する遊技機であって、合計Ｎ種類（＝Ｍ×Ｌ）の当選状態（Ｈ１〜ＨＮ）を、各グループに各々Ｍ個設けたＬグループにグループ化し（Ｈ１１〜Ｈ１Ｍ／Ｈ２１〜Ｈ２Ｍ／・・・／ＨＬ１〜ＨＬＭ）、前記Ｎ種類の当選状態の当否判定に使用される所定の抽選値テーブルである特定抽選値テーブルには、前記Ｍ個の当選状態についての当否判定に各々使用されるＭ個の抽選値が記憶され、前記特定抽選値テーブルのアドレス情報を記憶するアドレステーブルには、同一値である特定アドレス情報がＬ個記憶されており、前記抽選処理は、前記アドレステーブルを参照して、前記特定アドレス情報を取得する第一処理（ＳＴ３５）と、第一処理が取得した前記特定アドレス情報に対応する特定抽選値テーブルを参照して、この特定抽選値テーブルを使用する当否判定の判定回数であって、前記各グループに属する当選状態の個数Ｍを取得する第二処理（ＳＴ５２）と、前記特定抽選値テーブルに記憶されているＭ個の抽選値と、前記乱数値とに基づいて、当該グループ（ｉ）に属する何れか（Ｈ ｉ１ 〜Ｈ ｉＭ ）に当選状態か否かを判定する当否判定を、第二処理が取得した個数Ｍに対応して、最大Ｍ回実行し、当選状態と判定されると、その当選番号を特定する第三処理（ＳＴ６５，ＳＴ３８）と、を有して構成され、第三処理において当選番号が特定されない限り、合計Ｎ種類の当選状態について、第一処理〜第三処理が、最大Ｌ回実行されるよう構成されている。 In order to achieve the above object, the present invention executes a lottery process based on whether or not to use a random number value acquired at a predetermined timing during a game and a lottery value stored in a lottery value table. a game machine which determines whether or not to generate the advantageous gaming state in person, a total of N types (= M × L) selected status of (H 1 to H N), provided each M number in each group Identification that is a predetermined lottery value table that is grouped into L groups (H 11 to H 1M / H 21 to H 2M /... / H L1 to H LM ) and used to determine whether or not the N types of winning states are successful. The lottery value table stores M lottery values respectively used for determination of success / failure for the M winning states, and the address table storing the address information of the specific lottery value table has the same value. Specific address information is L And the lottery process refers to a first lottery process (ST35) for acquiring the specific address information with reference to the address table, and a specific lottery value corresponding to the specific address information acquired by the first process. Referring to the table, a second process (ST52) of obtaining the number M of winning / notifying states belonging to each group, the number of determinations of success / failure determination using this specific lottery value table, and the specific lottery value table Based on the stored M lottery values and the random number value , a second determination is made as to whether or not any one of the groups (i) (H i1 to H iM ) is in a winning state. Corresponding to the acquired number M, the process is executed a maximum of M times, and if the winning state is determined, the third process (ST65, ST38) for specifying the winning number is included. In processing Unless a selection number is specified, the first process to the third process are configured to be executed a maximum of L times for a total of N types of winning states .

本発明では、同一の抽選値ＷＤｉが、各グループに属するｉ番目の当選状態（Ｈ１ｉ，Ｈ２ｉ，・・・ＨＬｉ）を決定するために共通して使用される。そのためメモリの消費量を抑制しつつ多様な当選状態を作ることができる。 In the present invention, the same lottery value WDi is commonly used to determine the i-th winning state (H 1i , H 2i ,... H Li ) belonging to each group. Therefore, various winning states can be created while suppressing the memory consumption.

本発明の抽選値テーブルは、実施例では、例えば、抽選値テーブルＤＡＴ２がこれに該当する。この抽選値テーブルＤＡＴ２で抽選決定される当選状態は、ＦＲ１〜ＦＲ２７の合計２７個である。この実施例では、この２７種類の当選状態を、遊技者にとっての価値が互いに同一又はほぼ同一の９個の当選状態毎に、３個のグループにまとめ（ＦＲ１〜ＦＲ９／ＦＲ１０〜ＦＲ１８／ＦＲ１９〜ＦＲ２７）、抽選値テーブルＤＡＴ２には、９個の抽選値が記憶されている。   In the embodiment, the lottery value table of the present invention corresponds to, for example, the lottery value table DAT2. There are a total of 27 winning states FR1 to FR27 that are determined in the lottery value table DAT2. In this embodiment, the 27 types of winning states are grouped into 3 groups (9 to FR1 / FR9 / FR10 to FR18 / FR19 to 9 winning states each having the same or almost the same value for the player). FR27), the lottery value table DAT2 stores nine lottery values.

一方、抽選テーブルＤＡＴ２を指示するアドレス領域ＡＤ２，ＡＤ３，ＡＤ４，ＡＤ５には、抽選値テーブルＤＡＴ２の先頭アドレス（１３Ｃ５Ｈ）が３個記憶されている。そのため、同一の抽選処理が３回実行されることになり、且つ、各回の抽選処理において、９個の抽選値と乱数値との対比処理が実行されるので、同一の抽選処理を合計３×９＝２７回繰り返される。このように、実施例では、２７種類の多様な当選状態の何れか一つが抽選決定されるが、この抽選処理のためのプログラム処理は、単一であって何ら複雑化されることがなく、且つ、メモリの記憶領域の消費量も最低限で足りる。   On the other hand, in the address areas AD2, AD3, AD4, and AD5 instructing the lottery table DAT2, three leading addresses (13C5H) of the lottery value table DAT2 are stored. Therefore, the same lottery process is executed three times, and in each lottery process, the comparison process of nine lottery values and random number values is executed. 9 = repeated 27 times. As described above, in the embodiment, any one of 27 various winning states is determined by lottery, but the program processing for the lottery processing is single and is not complicated at all. In addition, the consumption of the storage area of the memory is minimal.

本発明は、好ましくは、前記抽選処理に内部当選した後、内部当選で規定されている図柄を、有効な停止ライン上に整列させることで、内部当選状態が実効化される遊技機であって、前記内部当選状態には、そのゲーム終了と共に消滅する小役当選状態が含まれ、前記小役当選状態の中に前記Ｎ種類の当選状態が含まれ、前記小役当選状態を実効化するための図柄として、外観が一致しない複数組の図柄の組合せが規定されている。   The present invention is preferably a gaming machine in which an internal winning state is made effective by aligning symbols defined in the internal winning on an effective stop line after the internal winning in the lottery process. The internal winning state includes a small role winning state that disappears at the end of the game, and the N types of winning states are included in the small role winning state, in order to activate the small role winning state As the symbols, a plurality of symbol combinations whose appearances do not match are defined.

合計Ｎ種類の当選状態Ｈ１〜ＨＮは、好ましくは、実施例のように、その何れに当選しても遊技者にとっての価値が同一又はほぼ同一に設定されている。また、前記Ｍ個の抽選値は、各々異なる数値でも良いが、全て同一値に設定するとＮ種類の当選状態の当選確率を同一にすることができる。 The total N types of winning states H 1 to H N are preferably set to have the same or almost the same value for the player regardless of which one is won, as in the embodiment. In addition, the M lottery values may be different numbers, but if all are set to the same value, the winning probabilities of the N types of winning states can be made the same.

前記遊技機の遊技状態として、通常ゲーム状態と、各ゲームで払出される遊技媒体の期待値が通常ゲーム状態より格段に高いボーナスゲーム状態とが設けられ、前記特定抽選値テーブルは、前記通常ゲーム状態における抽選処理において参照されるのが好適である。このような構成を採ることで、もっとも頻繁に実行される抽選処理を多様化することができる。
As the gaming state of the gaming machine, there are provided a normal game state and a bonus game state in which an expected value of game media paid out in each game is significantly higher than the normal game state, and the specific lottery value table includes the normal game value It is preferable to refer to the lottery process in the state. By adopting such a configuration, it is possible to diversify the lottery process executed most frequently.

また、前記アドレステーブルは、インデックス領域と、遊技状態に対応して複数区分されたアドレス領域とを有して構成され、前記インデックス領域には、複数区分された遊技状態と、各遊技状態での抽選処理において参照すべきアドレス領域との対応関係が記憶されているのが好ましい。また、前記アドレス領域には、前記テーブル選択手段によって選択される一個または複数個の抽選値テーブルのアドレス情報が格納されており、前記インデックス領域には、前記アドレス領域との相対アドレス値が１バイト長で格納されているのがメモリを有効利用する上で効果的である。ここで、前記各アドレス領域には、そこに格納されているアドレス情報の個数を特定する数値情報が格納されているのが更に好ましい。   The address table includes an index area and a plurality of divided address areas corresponding to gaming states, and the index area includes a plurality of divided gaming states and each gaming state. It is preferable that the correspondence with the address area to be referred to in the lottery process is stored. The address area stores address information of one or a plurality of lottery value tables selected by the table selection means, and the index area has a 1-byte relative address value relative to the address area. It is effective to effectively use the memory that is stored in a long length. Here, it is more preferable that each address area stores numerical information for specifying the number of address information stored therein.

また、前記遊技機には、遊技者にとっての遊技価値を規定する複数Ｎ区分の何れに属するかを特定する設定値が付与されており、前記抽選値テーブルの全部又は一部は、前記設定値に対応して選択的に使用される抽選値が、前記区分数Ｎの整数倍だけ格納されているのも好適である。ここで、前記識別データは、その抽選値テーブルを使用する抽選処理が、前記設定値に対応して選択的に実行されるか否かを特定しているのが好ましい。   In addition, the gaming machine is given a setting value that specifies which of a plurality of N sections that define the gaming value for the player, and all or part of the lottery value table includes the setting value It is also preferable that lottery values that are selectively used corresponding to the number N are stored by an integer multiple of the division number N. Here, it is preferable that the identification data specifies whether or not a lottery process using the lottery value table is selectively executed corresponding to the set value.

上記した本発明によれば、メモリの記憶領域を無闇に消費することなく、また、ＣＰＵの制御負担を過大化させることなく、当選状態のバリエーションを豊富化できる。   According to the above-described present invention, it is possible to enrich the winning state variations without consuming the storage area of the memory and without increasing the control burden of the CPU.

実施例に係るスロットマシンの正面図である。It is a front view of the slot machine which concerns on an Example. 図１のスロットマシンの右側面図（ａ）と平面図（ｂ）である。FIG. 2 is a right side view (a) and a plan view (b) of the slot machine of FIG. 1. スロットマシンの前面パネルを背面から図示した図面である。It is the figure which illustrated the front panel of the slot machine from the back. スロットマシンの本体ケースの内部正面図である。It is an internal front view of the main body case of the slot machine. 図１のスロットマシンの回路構成を示すブロック図である。FIG. 2 is a block diagram showing a circuit configuration of the slot machine of FIG. 1. 主制御基板の回路構成を示すブロック図である。It is a block diagram which shows the circuit structure of a main control board. カウンタ回路を示す回路図である。It is a circuit diagram which shows a counter circuit. 電源基板の回路構成を示すブロック図である。It is a block diagram which shows the circuit structure of a power supply board. 主制御部におけるメイン処理と、タイマ割込み処理を説明するフローチャートである。It is a flowchart explaining the main process in a main control part, and a timer interruption process. 内部抽選処理を説明するフローチャートである。It is a flowchart explaining an internal lottery process. 一般遊技中に実行される最高８３回の抽選処理の内容を示す図面である。It is drawing which shows the content of the lottery process of a maximum of 83 times performed during a general game. アドレステーブルのデータ構造を示す図面である。It is drawing which shows the data structure of an address table. アドレステーブルのデータ構造を示す図面である。It is drawing which shows the data structure of an address table. 抽選値テーブルを例示したものである。It illustrates a lottery value table. 抽選値テーブルを例示したものである。It illustrates a lottery value table. 抽選値テーブルを例示したものである。It illustrates a lottery value table. 内部当選状態と、回転リールの図柄配列と、有効ラインとを例示した図面である。It is drawing which illustrated the internal winning state, the symbol arrangement | sequence of a rotating reel, and an effective line.

以下、実施例に基づいて本発明を更に詳細に説明する。図１〜図４は、実施例に係るスロットマシンＳＬを図示したものである。本スロットマシンＳＬは、矩形箱状の本体ケース１と、各種の遊技部材を装着した前面パネル２とが、ヒンジ３を介して連結され、前面パネル２が本体ケース１に対して開閉可能に構成されている（図２）。そして、図１は前面パネル２の正面図、図２はスロットマシンＳＬの右側面図（ａ）と平面図（ｂ）、図３は前面パネル２の背面図、図４は本体ケース１の内部正面図を示している。   Hereinafter, the present invention will be described in more detail based on examples. 1 to 4 illustrate a slot machine SL according to an embodiment. In this slot machine SL, a rectangular box-shaped main body case 1 and a front panel 2 fitted with various game members are connected via a hinge 3 so that the front panel 2 can be opened and closed with respect to the main body case 1. (FIG. 2). 1 is a front view of the front panel 2, FIG. 2 is a right side view (a) and a plan view (b) of the slot machine SL, FIG. 3 is a rear view of the front panel 2, and FIG. A front view is shown.

図４に示す通り、本体ケース１の略中央には、３つの回転リール４ａ〜４ｃを備える図柄回転ユニット４が配置され、その下側に、メダル払出装置５が配置されている。各回転リール４ａ〜４ｃには、ＢＢ図柄、ＲＢ図柄、各種のフルーツ図柄、及びリプレイ図柄などが描かれている。メダル払出装置５には、メダルを貯留するメダルホッパー５ａと、払出モータＭと、メダル払出制御基板５５と、払出中継基板６３と、払出センサ（不図示）などが設けられている。ここで、メダルは、払出モータＭの回転に基づいて、払出口５ｂから図面手前に向けて導出される。なお、限界量を越えて貯留されたメダルは、オーバーフロー部５ｃを通して、補助タンク６に落下するよう構成されている。   As shown in FIG. 4, a symbol rotating unit 4 including three rotating reels 4 a to 4 c is disposed in the approximate center of the main body case 1, and a medal payout device 5 is disposed below the symbol rotating unit 4. On each of the rotating reels 4a to 4c, a BB symbol, an RB symbol, various fruit symbols, a replay symbol, and the like are drawn. The medal payout device 5 is provided with a medal hopper 5a for storing medals, a payout motor M, a medal payout control board 55, a payout relay board 63, a payout sensor (not shown), and the like. Here, the medal is derived from the payout opening 5b toward the front of the drawing based on the rotation of the payout motor M. Note that medals stored exceeding the limit amount are configured to fall into the auxiliary tank 6 through the overflow portion 5c.

上記のメダル払出装置５に隣接して電源基板６２が配置され、また、図柄回転ユニット４の上部に主制御基板５０が配置され、主制御基板５０に隣接して回胴設定基板５４が配置されている。なお、図柄回転ユニット４の内部には、回胴ＬＥＤ中継基板５８と回胴中継基板５７とが設けられ、図柄回転ユニット４に隣接して外部集中端子板５６が配置されている。   A power supply board 62 is arranged adjacent to the medal payout device 5, a main control board 50 is arranged above the symbol rotation unit 4, and a rotating drum setting board 54 is arranged adjacent to the main control board 50. ing. In addition, inside the symbol rotating unit 4, a rotating LED relay substrate 58 and a rotating relay substrate 57 are provided, and an external concentrated terminal plate 56 is disposed adjacent to the symbol rotating unit 4.

図１に示すように、前面パネル２の上部には液晶表示ユニット７が配置され、その下部には、回転リール４ａ〜４ｃに対応する３つの表示窓８ａ〜８ｃが配置されている。表示窓８ａ〜８ｃを通して、各回転リール４ａ〜４ｃの回転方向に、各々３個程度の図柄が見えるようになっており、合計９個の図柄の水平方向の三本と、対角線方向の二本が仮想的な停止ラインとなる。但し、本実施例では有効ラインは、図１７（ｃ）に示す４本である。   As shown in FIG. 1, a liquid crystal display unit 7 is disposed on the upper portion of the front panel 2, and three display windows 8a to 8c corresponding to the rotating reels 4a to 4c are disposed on the lower portion thereof. Through the display windows 8a to 8c, about 3 symbols can be seen in the rotational direction of each of the rotating reels 4a to 4c, and a total of 9 symbols in the horizontal direction and 2 in the diagonal direction. Becomes a virtual stop line. However, in this embodiment, there are four effective lines as shown in FIG.

このような表示窓８ａの左側には、遊技状態を示すＬＥＤ群９が設けられ、その下方には、遊技成果として払出されるメダル数を表示する払出表示部１０や、クレジット状態のメダル数を表示する貯留数表示部１１が設けられている。   On the left side of the display window 8a, an LED group 9 indicating a gaming state is provided. Below that, a payout display unit 10 for displaying the number of medals to be paid out as a gaming result, and the number of medals in a credit state are displayed. The storage number display part 11 to display is provided.

前面パネル２の垂直方向中央には、メダルを投入するメダル投入口１２が設けられ、これに隣接して、メダル投入口１２に詰まったメダルを返却させるための返却ボタン１３が設けられている。また、クレジット状態のメダルを払出すクレジット精算ボタン１４と、メダル投入口１２へのメダル投入に代えてクレジット状態のメダルを擬似的に一枚投入する投入ボタン１５と、クレジット状態のメダルを擬似的に三枚投入するマックス投入ボタン１６とが設けられている。   In the center of the front panel 2 in the vertical direction, a medal insertion slot 12 for inserting medals is provided, and adjacent thereto, a return button 13 for returning medals filled in the medal insertion slot 12 is provided. Also, a credit check button 14 for paying out a credit medal, an insertion button 15 for artificially inserting one credit medal in place of inserting a medal into the medal slot 12, and a credit medal in a pseudo manner A maximum loading button 16 for loading three sheets is provided.

これらの遊技部材の下方には、回転リール４ａ〜４ｃの回転を開始させるスタートレバー１７と、回転中の回転リール４ａ〜４ｃを停止させるためのストップボタン１８ａ〜１８ｃが設けられている。その他、前面パネル２の下方には、メダルを蓄える横長の受け皿１９と、払出装置５の払出口５ｂに連通するメダル導出口２０とが設けられている。なお、メダル導出口２０の左右にはスピーカＳＰが配置されている。   Below these game members, a start lever 17 for starting the rotation of the rotating reels 4a to 4c and stop buttons 18a to 18c for stopping the rotating reels 4a to 4c are provided. In addition, below the front panel 2, a horizontally long tray 19 for storing medals and a medal outlet 20 communicating with the payout port 5b of the payout device 5 are provided. Speakers SP are arranged on the left and right sides of the medal outlet 20.

図３に示すように、前面パネル３の裏側には、メダル投入口１２に投入されたメダルの選別を行うメダル選別装置２１と、メダル選別装置２１により不適正と判別されたメダルをメダル導出口２０に案内する返却通路２２とが設けられている。また、前面パネル３の裏側上部には、演出制御基板５１、演出インタフェイス基板５２、及び液晶制御基板６１などを収容する基板ケース２３が配置されている。そして、メダル選別装置２１の上部には、図１に示す各種の遊技部材と主制御基板５０との間の信号を中継する遊技中継基板５３が設けられている。   As shown in FIG. 3, on the back side of the front panel 3, a medal sorting device 21 that sorts medals inserted into the medal slot 12, and medals that are determined to be inappropriate by the medal sorting device 21 A return passage 22 that guides the vehicle 20 is provided. A substrate case 23 that houses the effect control board 51, the effect interface board 52, the liquid crystal control board 61, and the like is disposed on the upper back side of the front panel 3. A game relay board 53 that relays signals between the various game members shown in FIG. 1 and the main control board 50 is provided on the medal sorting device 21.

図５は、実施例に係るスロットマシンＳＬの回路構成を示すブロック図である。図示の通り、このスロットマシンＳＬは、回転リール４ａ〜４ｃを含む各種の遊技部材の動作を制御する主制御基板５０と、主制御基板５０から受けた制御コマンドに基づいて演出動作を実現する演出制御基板５１と、交流電圧（２４Ｖ）を直流電圧（５Ｖ，１２Ｖ，２４Ｖ）に変換して装置各部に供給する電源基板６２とを中心に構成されている。   FIG. 5 is a block diagram illustrating a circuit configuration of the slot machine SL according to the embodiment. As shown in the figure, this slot machine SL realizes an effect operation based on a main control board 50 that controls the operation of various game members including the rotating reels 4a to 4c and a control command received from the main control board 50. The control board 51 and a power supply board 62 that converts an alternating voltage (24V) into a direct voltage (5V, 12V, 24V) and supplies them to each part of the apparatus are mainly configured.

主制御基板５０は、演出制御基板５１に対して、スピーカＳＰによる音声演出、ＬＥＤランプや冷陰極線管放電管によるランプ演出、及び、液晶表示ユニット７による図柄演出を実現するための制御コマンドを出力している。そして、演出制御基板５１は、演出インタフェイス基板５２を通して、液晶制御基板６１に接続されており、液晶制御基板６１は、液晶表示（ＬＣＤ）ユニット７における図柄演出を実現している。   The main control board 50 outputs, to the effect control board 51, control commands for realizing the sound effect by the speaker SP, the lamp effect by the LED lamp or the cold cathode ray tube discharge tube, and the symbol effect by the liquid crystal display unit 7. doing. The effect control board 51 is connected to the liquid crystal control board 61 through the effect interface board 52, and the liquid crystal control board 61 realizes a design effect in the liquid crystal display (LCD) unit 7.

演出制御基板５１は、演出インタフェイス基板５２と共に、ＬＥＤ基板５９やインバータ基板６０や回胴ＬＥＤドライブ基板５８を経由して、各種のＬＥＤや冷陰極線管放電管におけるランプ演出を実現している。また、演出制御基板５１は、演出インタフェイス基板５２を通してスピーカＳＰを駆動して音声演出を実現している。   The effect control board 51 realizes lamp effects in various LEDs and cold cathode ray tube discharge tubes via the LED board 59, the inverter board 60, and the rotary LED drive board 58 together with the effect interface board 52. In addition, the effect control board 51 drives the speaker SP through the effect interface board 52 to realize an audio effect.

主制御基板５０は、遊技中継基板５３を通して、スロットマシンの各種遊技部材に接続されている。具体的には、スタートレバー１７の始動スイッチ、ストップボタン１８ａ〜１８ｃの停止スイッチ、投入ボタン１５，１６の投入スイッチ、清算ボタン１４の清算スイッチ、投入枚数判定部２１ｄを構成するフォトインタラプタＰＨ１，ＰＨ２、投入メダル返却部２１ｃを構成するブロッカーソレノイド３１、及び、各種ＬＥＤ素子９〜１１などに接続されている。   The main control board 50 is connected to various game members of the slot machine through the game relay board 53. Specifically, the start switch of the start lever 17, the stop switch of the stop buttons 18a to 18c, the input switch of the input buttons 15 and 16, the liquidation switch of the checkout button 14, and the photointerrupters PH1 and PH2 constituting the input number determination unit 21d The blocker solenoid 31 constituting the inserted medal return unit 21c and the various LED elements 9 to 11 are connected.

また、主制御基板５０は、回胴中継基板５７を経由して、回転リール４ａ〜４ｃを回転させる３つのステッピングモータ、及び、回転リール４ａ〜４ｃの基準位置を検出するためのインデックスセンサに接続されている。そして、ステッピングモータを駆動又は停止させることによって、回転リール４ａ〜４ｃの回転動作と、目的位置での停止動作を実現している。   Further, the main control board 50 is connected to the three stepping motors for rotating the rotating reels 4a to 4c and the index sensor for detecting the reference position of the rotating reels 4a to 4c via the rotating relay board 57. Has been. Then, by rotating or stopping the stepping motor, the rotating operation of the rotating reels 4a to 4c and the stopping operation at the target position are realized.

主制御基板５０は、払出中継基板６３を通してメダル払出装置５にも接続されている。メダル払出装置５には、メダル払出制御基板５５と、メダル払出センサと、払出モータＭとが設けられており、メダル払出制御基板５５は、主制御基板５０からの制御コマンドに基づいて払出モータＭを回転させて、所定量のメダルを払出している。   The main control board 50 is also connected to the medal payout device 5 through the payout relay board 63. The medal payout device 5 is provided with a medal payout control board 55, a medal payout sensor, and a payout motor M. The medal payout control board 55 is based on a control command from the main control board 50. Is rotated to pay out a predetermined amount of medals.

その他、主制御基板５０は、外部集中端子板５６と、回胴設定基板５４にも接続されている。外部集中端子板５６は、例えばホールコンピュータＨＣに接続されており、主制御基板５０は、外部集中端子板５６を通して、メダルの投入枚数やメダルの払出枚数などを出力している。また、回胴設定基板５４は、係員が設定キーで設定した設定値を示す設定キー信号などを出力している。   In addition, the main control board 50 is also connected to the external concentration terminal board 56 and the rotary setting board 54. The external concentrated terminal board 56 is connected to, for example, the hall computer HC, and the main control board 50 outputs the number of inserted medals and the number of paid out medals through the external concentrated terminal board 56. Further, the rotating drum setting board 54 outputs a setting key signal indicating a setting value set by the staff using the setting key.

ここで、設定値とは、当該遊技機で実行される抽選処理の当選確率などを、設定１から設定６まで６段階で規定するもので、遊技ホールの営業戦略に基づいて適宜に設定される。例えば、最高ランクに設定された遊技機は、メダル払出枚数の期待値が最高レベルであるため、遊技者にとって最も有利である。   Here, the set value defines the winning probability of the lottery process executed on the gaming machine in six stages from setting 1 to setting 6, and is appropriately set based on the sales strategy of the gaming hall. . For example, a gaming machine set to the highest rank is most advantageous to the player because the expected value of the number of medals to be paid out is the highest level.

図６は、主制御基板５０の回路構成を図示したものである。図示の通り、主制御基板５０は、ワンチップマイコン６４と、８ｂｉｔパラレルデータを入出力するＩ／Ｏポート回路６５と、ハードウェア的に乱数値を生成するカウンタ回路６６と、演出制御基板５１などの外部基板とのインタフェイス回路とを中心に構成されている。ここで、ワンチップマイコン６４は、Ｚ８０相当品のＣＰＵコア６４ａ、ＲＯＭ、ＲＡＭなどの他に、ＣＴＣ(Counter/Timer Circuit)６４ｂや、割込みコントローラ６４ｃなどを内蔵している。   FIG. 6 illustrates the circuit configuration of the main control board 50. As shown in the figure, the main control board 50 includes a one-chip microcomputer 64, an I / O port circuit 65 for inputting / outputting 8-bit parallel data, a counter circuit 66 for generating random numbers in hardware, an effect control board 51, and the like. The interface circuit with the external board is mainly configured. Here, the one-chip microcomputer 64 incorporates a CTC (Counter / Timer Circuit) 64b, an interrupt controller 64c, and the like in addition to a Z80 equivalent CPU core 64a, ROM, RAM, and the like.

ＣＴＣ６４ｂは、８ｂｉｔのカウンタやタイマを集積した回路であり、Ｚ８０システムに、周期的割り込みや一定周期のパルス出力作成機能（ビットレートジェネレータ）や時間計測の機能を付与するものである。そこで、本実施例では、ＣＴＣ６４ｂを利用して、Ｚ８０ＣＰＵ６４ａに１．５ｍＳ程度の時間間隔τでタイマ割込み（図１３（ａ））をかけている。   The CTC 64b is a circuit in which an 8-bit counter and a timer are integrated, and adds a periodic interrupt, a pulse output creation function (bit rate generator) and a time measurement function to the Z80 system. Therefore, in this embodiment, a timer interrupt (FIG. 13A) is applied to the Z80 CPU 64a at a time interval τ of about 1.5 mS using the CTC 64b.

インタフェイス回路としては、電源回路とのインタフェイス回路６７、遊技中継基板５３とのインタフェイス回路６８と、回胴モータ駆動回路６９と、演出制御基板と５１のインタフェイス回路７０などが設けられている。そして、電源遮断時には、インタフェイス回路６７を通して、Ｚ８０ＣＰＵ６４ａに電圧降下割込みをかけている。なお、回胴モータ駆動回路６９は、回転リール４ａ〜４ｃのステッピングモータの駆動信号を生成する回路であり、インタフェイス回路７０は、演出制御基板５１に制御コマンドを出力するための８ビットパラレルポートである。   As an interface circuit, an interface circuit 67 with a power supply circuit, an interface circuit 68 with a game relay board 53, a rotary motor driving circuit 69, an effect control board and an interface circuit 70 with 51 are provided. Yes. When the power is shut off, a voltage drop interrupt is applied to the Z80 CPU 64a through the interface circuit 67. Note that the rotating motor driving circuit 69 is a circuit that generates a driving signal for the stepping motors of the rotating reels 4 a to 4 c, and the interface circuit 70 is an 8-bit parallel port for outputting a control command to the effect control board 51. It is.

図７は、カウンタ回路６６をより詳細に例示した回路図である。図示のカウンタ回路６６は、スタートレバー１７のＯＮ操作を示す始動スイッチ信号ＳＧを受ける入力部２４と、２つのＤ型フリップフロップ２５ａ，２５ｂによる信号取得部２５と、ハードウェア乱数の下位８ビット（ＬＯＷ）を生成するＩＣカウンタ２６Ｌと、ハードウェア乱数の上位８ビット（ＨＩ）を生成するＩＣカウンタ２６Ｈとを中心に構成されている。そして、ＩＣカウンタ２６Ｈ，２６Ｌの各出力端子（ＱＡ〜ＱＨ）は、データバスを通して、ワンチップマイコン６４（ＣＰＵコア６４ａ）に接続されている。   FIG. 7 is a circuit diagram illustrating the counter circuit 66 in more detail. The counter circuit 66 shown in the figure includes an input unit 24 that receives a start switch signal SG indicating ON operation of the start lever 17, a signal acquisition unit 25 by two D-type flip-flops 25a and 25b, and the lower 8 bits of hardware random numbers ( LOW) and an IC counter 26H that generates upper 8 bits (HI) of hardware random numbers. The output terminals (QA to QH) of the IC counters 26H and 26L are connected to the one-chip microcomputer 64 (CPU core 64a) through a data bus.

入力部２４は、抵抗とコンデンサによるローパスフィルタと、シュミットトリガ型のインバータとで構成されている。そのため、負論理の始動スイッチ信号ＳＧは、論理変換されて信号取得部２５に供給される。   The input unit 24 includes a low-pass filter including a resistor and a capacitor, and a Schmitt trigger type inverter. Therefore, the negative logic start switch signal SG is logically converted and supplied to the signal acquisition unit 25.

信号取得部２５は、直列接続された２つのＤ型フリップフロップ２５ａ，２５ｂで構成されている。そして、各クロック端子ＣＬＫには、基準パルスΦが供給されており、基準パルスΦの立ち上がりエッヂのタイミングで、Ｄ入力端子のデータが取得されてＱ出力端子に出力される。したがって、始動スイッチ信号ＳＧがＬレベルに変化した後、２つ目の基準パルスΦの立ち上がりエッヂで、各ＩＣカウンタ２６Ｌ，２６Ｈのロック端子ＲＣＬＫが、Ｈレベルに立ち上がる。   The signal acquisition unit 25 includes two D-type flip-flops 25a and 25b connected in series. A reference pulse Φ is supplied to each clock terminal CLK, and data at the D input terminal is acquired and output to the Q output terminal at the rising edge timing of the reference pulse Φ. Therefore, after the start switch signal SG changes to L level, the lock terminal RCLK of each IC counter 26L, 26H rises to H level at the rising edge of the second reference pulse Φ.

基準パルスΦは、専用の発振回路によって、システムクロックとは別に発振させるのが好ましいが、簡易的には、ワンチップマイコン６４を動作させるシステムクロックを基準パルスΦに代用しても良い。   The reference pulse Φ is preferably oscillated separately from the system clock by a dedicated oscillation circuit, but for simplicity, a system clock for operating the one-chip microcomputer 64 may be substituted for the reference pulse Φ.

２つのＩＣカウンタ２６は、いずれも、８ビットのバイナリカウンタと８ビットの出力レジスタとを内蔵している。そして、クロック端子ＣＣＬＫに供給されるクロック信号を２進カウントする一方、ロック端子ＲＣＬＫに保持信号を受けると、その瞬間のバイナリカウンタのカウンタ値が、内蔵する出力レジスタに記憶されるようになっている。なお、出力レジスタに記憶されたカウンタ値は、出力イネーブル端子ＯＥがＬレベルであることを条件に、外部出力端子（ＱＡ〜ＱＨ）に出力される。   Each of the two IC counters 26 includes an 8-bit binary counter and an 8-bit output register. When the clock signal supplied to the clock terminal CCLK is binary counted, when the holding signal is received at the lock terminal RCLK, the counter value of the binary counter at that moment is stored in the built-in output register. Yes. The counter value stored in the output register is output to the external output terminals (QA to QH) on condition that the output enable terminal OE is at the L level.

図示の通り、このカウンタ回路６６では、電源電圧値（ＤＣ５Ｖ）が正常値である限り、基準パルスΦが、ＮＡＮＤゲートを経由して下位ＩＣカウンタ２６Ｌのクロック端子ＣＣＬＫに供給される。一方、上位ＩＣカウンタ２６Ｈには、下位ＩＣカウンタ２６Ｌの桁上げ信号ＲＣＯが供給されている。そのため、２つのＩＣカウンタ２６は、全体として１６ビットカウンタとして機能することになり、２つの内部カウンタは、００００Ｈ〜ＦＦＦＦＨ（１０進数６５５３５）カウンタ値の間で循環することになる。なお、添字Ｈは、以下の場合も含め、１６進数を意味する。   As illustrated, in the counter circuit 66, as long as the power supply voltage value (DC5V) is a normal value, the reference pulse Φ is supplied to the clock terminal CCLK of the lower IC counter 26L via the NAND gate. On the other hand, the carry signal RCO of the lower IC counter 26L is supplied to the upper IC counter 26H. Therefore, the two IC counters 26 function as a 16-bit counter as a whole, and the two internal counters circulate between 0000H to FFFFH (decimal number 65535) counter values. The subscript H means a hexadecimal number including the following cases.

先に説明した通り、始動スイッチ信号ＳＧがＬレベルに変化すると、これに対応して、各ＩＣカウンタ２６Ｌ，２６Ｈのロック端子ＲＣＬＫがＨレベルに立ち上がり、内部のバイナリカウンタの値が出力レジスタに保持される。一方、各ＩＣカウンタ２６Ｌ，２６Ｈの出力イネーブル端子ＯＥには、ワンチップマイコン６４からチップセレクト信号ＣＳ０，ＣＳ１が供給されている。そのため、ワンチップマイコン６４は、必要時に、チップセレクト信号ＣＳ０，ＣＳ１をＬレベルに変化させることによって、ＩＣカウンタ２６Ｌ，２６Ｈに内蔵の出力レジスタが保持するデータＱＡ〜ＱＨを取得できることになる。   As described above, when the start switch signal SG changes to L level, the lock terminal RCLK of each IC counter 26L, 26H rises to H level correspondingly, and the value of the internal binary counter is held in the output register. Is done. On the other hand, chip select signals CS0 and CS1 are supplied from the one-chip microcomputer 64 to the output enable terminals OE of the IC counters 26L and 26H. Therefore, the one-chip microcomputer 64 can acquire the data QA to QH held in the output registers built in the IC counters 26L and 26H by changing the chip select signals CS0 and CS1 to L level when necessary.

図８は、電源基板６２の回路構成を示すブロック図である。この電源基板６２は、交流２４Ｖを受けて脈流電圧に変換する整流部８０と、脈流電圧を直流５Ｖに変換する第１電圧変換部８１と、脈流電圧を直流１２Ｖに変換する第２電圧変換部８２と、脈流電圧を直流２４Ｖに変換する第３電圧変換部８３と、第１電圧変換部８１の出力電圧を蓄電する蓄電部８４と、電源遮断状態を検出して検出信号ＲＥＳを出力する電源監視部８５とで構成されている。   FIG. 8 is a block diagram showing a circuit configuration of the power supply board 62. The power supply board 62 includes a rectifying unit 80 that receives AC 24V and converts it into a pulsating voltage, a first voltage converting unit 81 that converts the pulsating voltage into DC 5V, and a second that converts the pulsating voltage into DC 12V. A voltage conversion unit 82; a third voltage conversion unit 83 that converts the pulsating voltage into 24V DC; a power storage unit 84 that stores the output voltage of the first voltage conversion unit 81; And a power supply monitoring unit 85 that outputs

蓄電部８４は、大容量（１ファラッド程度）のコンデンサＣと、過電流用の制限抵抗ｒ１、ｒ２と、逆方向電流を阻止するダイオードＤとで構成されている。なお、制限抵抗ｒ１は７５Ω程度、制限抵抗ｒ２は１０Ω程度である。コンデンサＣの両端電圧は、バックアップ電源として、ワンチップマイコン６４に供給されている。   The power storage unit 84 includes a capacitor C having a large capacity (about 1 Farad), limiting resistors r1 and r2 for overcurrent, and a diode D that blocks reverse current. The limiting resistance r1 is about 75Ω, and the limiting resistance r2 is about 10Ω. The voltage across the capacitor C is supplied to the one-chip microcomputer 64 as a backup power source.

このバックアップ電源は、ワンチップマイコン６４に内蔵されたＳＲＡＭ(static ram)に供給されており、電源電圧の遮断状態でも、通常７〜８日はＲＡＭ(Random Access Memory)の記憶内容を保持するようにしている。なお、ＲＡＭの記憶容量は、この実施例では、遊技機のワークエリアとして使用される５１２バイト程度である。   This backup power is supplied to an SRAM (static ram) built in the one-chip microcomputer 64, and even if the power supply voltage is cut off, the stored contents of the RAM (Random Access Memory) are usually held for 7 to 8 days. I have to. In this embodiment, the storage capacity of the RAM is about 512 bytes used as a work area for the gaming machine.

電源監視部８５は、交流入力電圧２４Ｖの電圧レベルと、直流電源電圧５Ｖの電圧レベルとを監視している。そして、何れか一方のレベルが所定値を下回ると、検出信号ＲＥＳがＬレベルに変化するよう構成されている。瞬停や停電などの異常時には、先ず、交流入力電圧の電圧降下に対応して、検出信号ＲＥＳが素早く出力される。   The power supply monitoring unit 85 monitors the voltage level of the AC input voltage 24V and the voltage level of the DC power supply voltage 5V. Then, when any one level falls below a predetermined value, the detection signal RES changes to the L level. When an abnormality such as a momentary power failure or a power failure occurs, first, the detection signal RES is quickly output in response to the voltage drop of the AC input voltage.

この検出信号ＲＥＳは、主制御基板５０のインタフェイス回路６７（図６）に供給されて、正論理の異常信号ＡＬＭと、負論理の異常信号ＡＬＭバーとなる。そして、正論理の異常信号ＡＬＭがＩ／Ｏポート回路６５に供給される一方、負論理の異常信号ＡＬＭバーは、ワンチップマイコン６４の割込み端子ＩＮＴ(maskable Interrupt)に供給される。したがって、この時、ＣＰＵコア６４ａが割込み許可状態であれば、負論理の異常信号ＡＬＭバーに基づいて、電圧降下割込み処理が開始されることになる。   This detection signal RES is supplied to the interface circuit 67 (FIG. 6) of the main control board 50, and becomes a positive logic abnormality signal ALM and a negative logic abnormality signal ALM bar. A positive logic abnormality signal ALM is supplied to the I / O port circuit 65, while a negative logic abnormality signal ALM bar is supplied to an interrupt terminal INT (maskable Interrupt) of the one-chip microcomputer 64. Therefore, at this time, if the CPU core 64a is in the interrupt enabled state, the voltage drop interrupt process is started based on the negative logic abnormality signal ALM bar.

図６のインタフェイス回路６７には電源リセット回路も内蔵されている。そして、電源投入時には、インタフェイス回路６７で生成されたリセット信号が、ワンチップマイコン６４のリセット端子ＲＳＴ０に供給される。その結果、ＣＰＵコア６４ａがリセット状態となり、ＲＯＭの先頭アドレス以降の制御プログラムの実行が開始されることになる。   The interface circuit 67 in FIG. 6 also includes a power reset circuit. When the power is turned on, the reset signal generated by the interface circuit 67 is supplied to the reset terminal RST0 of the one-chip microcomputer 64. As a result, the CPU core 64a is reset, and execution of the control program after the head address of the ROM is started.

続いて、主制御基板５０のワンチップマイコン６４（以下、主制御部５０という）が実現する制御動作を説明する。図９〜図１１は、主制御部５０が実行する制御プログラムを説明するフローチャートである。主制御部５０の制御プログラムは、電源投入時に開始される無限ループ状のメイン処理（図９（ａ））と、ＣＴＣからの定時割込みで起動されるタイマ割込み処理（図９（ｂ））と、電源遮断時に電源基板６２からの検出信号ＲＥＳで起動される電圧降下割込み処理（不図示）とで構成されている。ここで、タイマ割込み、及び電圧降下割込みは、共にマスク可能な割込みであり(maskable interrupt)、タイマ割込みの割込み周期τは、１．５ｍＳ程度である。   Next, the control operation realized by the one-chip microcomputer 64 (hereinafter referred to as the main control unit 50) of the main control board 50 will be described. 9 to 11 are flowcharts for explaining a control program executed by the main control unit 50. The control program of the main control unit 50 includes an infinite loop main process (FIG. 9 (a)) started when the power is turned on, a timer interrupt process (FIG. 9 (b)) started by a scheduled interrupt from the CTC, , And a voltage drop interrupt process (not shown) that is activated by a detection signal RES from the power supply board 62 when the power is shut off. Here, the timer interrupt and the voltage drop interrupt are both maskable interrupts, and the interrupt period τ of the timer interrupt is about 1.5 mS.

先ず、図９（ａ）のメイン処理から説明すると、電源が投入されると初期処理（ＳＴ１）の後、ＣＰＵを割込み許可状態に設定すると共に、ＲＡＭのワークエリアをクリアする（ＳＴ２）。   First, the main process of FIG. 9A will be described. When the power is turned on, after the initial process (ST1), the CPU is set in the interrupt enabled state and the work area of the RAM is cleared (ST2).

ステップＳＴ２の処理が終われば、次に、メダル投入口１２から実際に投入されたメダル、及び、投入ボタン１５、１６の押下によって擬似的に投入されたメダルについてのメダル投入処理を行う（ＳＴ３）。メダル投入処理（ＳＴ３）では、遊技者が投入又は擬似投入したメダルを検出して、その投入枚数を判定し、スタートレバー１７がＯＮ操作されるとサブルーチン処理を終了する。なお、図７に関して説明した通り、スタートレバー１７がＯＮ操作されると、始動スイッチ信号ＳＧがＬレベルに変化し、その瞬間のカウンタ値が、各ＩＣカウンタ２６Ｈ，２６Ｌに内蔵された出力レジスタに保持記憶される（図７参照）。   When the process of step ST2 is completed, the medal insertion process for the medal actually inserted from the medal insertion slot 12 and the medal actually inserted by pressing the insertion buttons 15 and 16 is performed (ST3). . In the medal insertion process (ST3), a medal inserted or pseudo inserted by the player is detected, the number of inserted medals is determined, and when the start lever 17 is turned on, the subroutine process is terminated. As described with reference to FIG. 7, when the start lever 17 is turned ON, the start switch signal SG changes to the L level, and the counter value at that moment is stored in the output register built in each IC counter 26H, 26L. It is retained and stored (see FIG. 7).

そこで、メダル投入処理（ＳＴ３）に続いて、乱数取得処理（ＳＴ４）が実行される。具体的には、ワンチップマイコン６４は、チップセレクト信号ＣＳ０，ＣＳ１をＬレベルに変化させて、カウンタ回路６６に保持されているカウンタ値を取得し、これを、乱数値ＲＮＤ（数値範囲：０〜６５５３５）としてＲＡＭの該当番地に記憶する。   Therefore, the random number acquisition process (ST4) is executed following the medal insertion process (ST3). Specifically, the one-chip microcomputer 64 changes the chip select signals CS0 and CS1 to the L level, acquires the counter value held in the counter circuit 66, and obtains the random value RND (numerical range: 0). ~ 65535) is stored in the corresponding address of the RAM.

＜内部抽選処理で使用する抽選値テーブルＤＡＴｉ＞
次に、記憶した乱数値ＲＮＤに基づいて内部抽選処理を実行する（ＳＴ５）。この実施例では、内部抽選処理（ＳＴ５）のために、１８種類の抽選値テーブルＤＡＴ１〜ＤＡＴ１８（図１４〜図１６）が用意されており、これらが複雑に組み合わされて特有の多様な内部抽選処理（ＳＴ５）が実行される。 <Lottery value table DATi used in internal lottery processing>
Next, an internal lottery process is executed based on the stored random number value RND (ST5). In this embodiment, 18 kinds of lottery value tables DAT1 to DAT18 (FIGS. 14 to 16) are prepared for the internal lottery process (ST5), and these are combined in a complex manner to provide a variety of unique internal lotteries. Processing (ST5) is executed.

図１４〜図１６に示す通り、各抽選値テーブルＤＡＴ１〜ＤＡＴ１８には、先頭１バイト長のデータ識別子に続いて、１バイト長または２バイト長の抽選値ＷＤ１〜ＷＤｎが連続して格納されている。   As shown in FIGS. 14 to 16, each lottery value table DAT <b> 1 to DAT <b> 18 sequentially stores 1-byte or 2-byte long lottery values WD <b> 1 to WDn following the first 1-byte data identifier. Yes.

各抽選値ＷＤｉは、これに対応する抽選処理において当選状態となるか否かを決定する数値範囲を意味する。具体的に説明すると、ｎ個の抽選値ＷＤ１〜ＷＤｎは、この順番で乱数値ＲＮＤと比較され、先ず、ＷＤ１＞ＲＮＤであれば第１番目の抽選処理が当選状態となり、この段階で内部抽選処理（ＳＴ５）が完了する。一方、第１番目の抽選処理がハズレ状態であると、次に、ＲＮＤ−ＷＤ１と２番目の抽選値ＷＤ２とが対比され、ＷＤ２＞ＲＮＤ−ＷＤ１（つまり、ＷＤ１＋ＷＤ２＞ＲＮＤ）であれば、第２番目の抽選処理が当選状態となり、この段階で内部抽選処理（ＳＴ５）が完了する。   Each lottery value WDi means a numerical range for determining whether or not a winning state is obtained in a lottery process corresponding to the lottery value WDi. Specifically, the n lottery values WD1 to WDn are compared with the random number value RND in this order. First, if WD1> RND, the first lottery process is in the winning state, and at this stage the internal lottery The process (ST5) is completed. On the other hand, if the first lottery process is in a lost state, then RND-WD1 is compared with the second lottery value WD2, and if WD2> RND-WD1 (ie, WD1 + WD2> RND), The second lottery process is in a winning state, and the internal lottery process (ST5) is completed at this stage.

以下、同様の処理が繰り返されるので、ＷＤ１＋ＷＤ２＋・・・・＋ＷＤｉ＞ＲＮＤであれば、第ｉ番目の抽選処理が当選状態となる。したがって、ＷＤ１＋ＷＤ２＋・・・・＋ＷＤｎ≦ＲＮＤの場合には、ｎ回全ての抽選処理でハズレ状態となることになる。以上の処理から明らかな通り、各抽選値ＷＤｉは、当選数値範囲（当選幅）を意味し、その値が大きいほど、その抽選処理における当選確率が高いことになる。   Thereafter, the same process is repeated, so that if WD1 + WD2 +... + WDi> RND, the i-th lottery process is in a winning state. Therefore, in the case of WD1 + WD2 +... + WDn ≦ RND, all the lottery processes n times result in a losing state. As is clear from the above processing, each lottery value WDi means a winning numerical value range (winning width), and the larger the value, the higher the winning probability in the lottery processing.

先に説明した通り、各抽選値テーブルＤＡＴ１〜ＤＡＴ１８の先頭には、１バイト長のデータ識別子が格納されている。ここで、データ識別子の最上位ビット（ｂｉｔ７）は、その抽選値テーブルＤＡＴｉを使用した抽選処理が、遊技機に設定されている設定値ごとに実行されるか否かを規定している。設定値は、設定１から設定６まで６区分されており、遊技機毎に予め適宜に設定されているが、ｂｉｔ７＝１の場合には、その遊技機の設定値に対応した抽選処理が実行される。逆に、ｂｉｔ７＝０であれば、その遊技機の設定値の相違に拘らず、共通した抽選処理が実行される。   As described above, a 1-byte data identifier is stored at the head of each of the lottery value tables DAT1 to DAT18. Here, the most significant bit (bit 7) of the data identifier defines whether or not the lottery process using the lottery value table DATi is executed for each set value set in the gaming machine. The setting values are divided into six categories from setting 1 to setting 6 and are appropriately set in advance for each gaming machine. When bit7 = 1, a lottery process corresponding to the setting value of the gaming machine is executed. Is done. Conversely, if bit7 = 0, a common lottery process is executed regardless of the difference in the setting value of the gaming machine.

データ識別子のｂｉｔ６は、その抽選値テーブルＤＡＴｉに格納されている抽選値が１バイト長か２バイト長かを規定している。抽選値ＷＤｉが大きいほど、その抽選処理における当選確率が高いので、当選確率が高い場合には抽選値を２バイト長とする必要があり、逆に、ボーナス図柄（ＢＢ１〜ＢＢ３，ＢＧ１〜ＢＧ２）のように当選確率が低い場合には抽選値が１バイト長で足りることになる。例えば、抽選値テーブルＤＡＴ１２は、ボーナス図柄（ＢＢ１〜ＢＢ３，ＢＧ１〜ＢＧ２）の当否抽選に使用されるが、抽選値は全て１バイト長であり、これに対応してデータ識別子（２０Ｈ）のｂｉｔ６は、０となっている。なお、抽選値テーブルＤＡＴ１２では、全ての抽選値ＷＤ１〜ＷＤ３２を加算しても１３９にしかならないので、何れかのボーナス図柄（ＢＢ１〜ＢＢ３，ＢＧ１〜ＢＧ２）に当選する当選確率は、０．２％程度（１３９／６５５３６）である。   Data identifier bit 6 defines whether the lottery value stored in the lottery value table DATi is 1 byte or 2 bytes long. The larger the lottery value WDi, the higher the winning probability in the lottery process. Therefore, when the winning probability is high, the lottery value needs to be 2 bytes long. Conversely, the bonus symbols (BB1 to BB3, BG1 to BG2) If the winning probability is low as shown in FIG. For example, the lottery value table DAT12 is used for the winning lottery of the bonus symbols (BB1 to BB3, BG1 to BG2), but the lottery values are all 1 byte long, and corresponding to this, bit 6 of the data identifier (20H) Is 0. In addition, in the lottery value table DAT12, even if all the lottery values WD1 to WD32 are added, the result is only 139. Therefore, the winning probability of winning one of the bonus symbols (BB1 to BB3, BG1 to BG2) is 0.2. % (139/65536).

ところで、データ識別子のｂｉｔ５〜Ｂｉｔ０は、データ識別子（１バイト）に続いて各抽選値テーブルＤＡＴｉに格納されている抽選値ＷＤ（１バイト長または２バイト長）の個数を意味している。抽選値ＷＤは、各抽選処理での当否結果を一意に規定する数値であるので、データ識別子のｂｉｔ５〜Ｂｉｔ０は、その抽選値テーブルＤＡＴｉを使用する場合における抽選回数を意味することになる。なお、図１４〜図１６の抽選値テーブルＤＡＴ１〜ＤＡＴ１８の右欄には、２進数表示されたデータ識別子と、その２進数の意味を、参考のために記載している。   By the way, the data identifiers bit5 to Bit0 mean the number of lottery values WD (1 byte length or 2 byte length) stored in each lottery value table DATi following the data identifier (1 byte). Since the lottery value WD is a numerical value that uniquely defines the result of acceptance in each lottery process, the data identifiers bit5 to Bit0 mean the number of lotteries when the lottery value table DATi is used. In the right column of the lottery value tables DAT1 to DAT18 in FIG. 14 to FIG. 16, the data identifiers expressed in binary numbers and the meanings of the binary numbers are described for reference.

＜内部抽選処理で使用するアドレステーブルＡＤＲ＞
抽選値テーブルＤＡＴ１〜ＤＡＴ１８は、上記の通りに構成されているが、各抽選処理時には、その抽選処理で使用する単一または複数個の抽選値テーブルＤＡＴｉを特定する必要がある。そこで、本実施例では、アドレステーブルＡＤＲ（図１２〜図１３）を設け、そこに、抽選値テーブルＤＡＴｉの先頭アドレス（２バイト長）を記憶している。 <Address table ADR used in internal lottery processing>
Although the lottery value tables DAT1 to DAT18 are configured as described above, at the time of each lottery process, it is necessary to specify one or a plurality of lottery value tables DATi used in the lottery process. Therefore, in this embodiment, an address table ADR (FIGS. 12 to 13) is provided, and the start address (2 bytes length) of the lottery value table DATi is stored therein.

アドレステーブルＡＤＲ（図１２〜図１３）は、具体的には、例えば、６バイト長のインデックス領域ＩＮＤＸと、６区分されたアドレス領域ＡＤ１〜ＡＤ６とに大別されている。６区分されたアドレス領域ＡＤ１〜ＡＤ６は、各々、先頭１バイト領域と、残り複数バイト領域とに区分され、残り複数バイト領域には、抽選値テーブルＤＡＴｉの先頭アドレス（２バイト長）が、一個又は複数個記憶されている。一方、先頭１バイト領域は、これに続いて記憶されている一連のアドレス情報（２バイト長）の個数を意味しており、したがって、アドレス情報の個数は、各遊技状態において参照される抽選値テーブルＤＡＴｉの個数を意味する。   Specifically, the address table ADR (FIGS. 12 to 13) is roughly divided into, for example, an index area INDX having a length of 6 bytes and address areas AD1 to AD6 divided into six sections. Each of the six divided address areas AD1 to AD6 is divided into a leading 1-byte area and a remaining multiple-byte area, and the remaining multiple-byte area has one leading address (2-byte length) of the lottery value table DATi. Or, a plurality is stored. On the other hand, the first 1-byte area means the number of a series of address information (2-byte length) stored subsequent thereto, and therefore the number of address information is determined by a lottery value referenced in each gaming state. This means the number of tables DATi.

アドレステーブルＡＤＲのインデックス領域ＩＮＤＸは、遊技状態に対応して区分されており、具体的には、（１）ＲＢ１作動中、（２）ボーナス内部当選中、（３）非ＲＴ中、（４）ＲＴ１作動中、（５）ＲＴ２作動中、（６）ＲＢ２作動中の６つの遊技状態に対応して区分されている。   The index area INDX of the address table ADR is divided according to the gaming state. Specifically, (1) RB1 is operating, (2) Bonus internal winning, (3) Non-RT, (4) The game is divided into six game states during RT1 operation, (5) RT2 operation, and (6) RB2 operation.

そして、インデックス領域ＩＮＤＸには、各遊技状態に対応して参照すべきアドレス領域ＡＤ１〜ＡＤ６を特定する相対アドレス（１バイト長）が格納されている。例えば、その時の遊技状態が「非ＲＴ中」であれば、インデックス領域ＩＮＤＸの該当番地の格納データ（１ＥＨ）から、１３５６Ｈ番地（＝１３３８Ｈ＋１ＥＨ）以降に確保された、アドレス領域ＡＤ３を参照すべきことが特定される。   The index area INDX stores a relative address (1 byte length) that specifies the address areas AD1 to AD6 to be referred to corresponding to each gaming state. For example, if the gaming state at that time is “Non-RT”, the address area AD3 secured after address 1356H (= 1338H + 1EH) should be referred to from the stored data (1EH) at the corresponding address in the index area INDX. Is identified.

インデックス領域ＩＮＤＸで規定されている６種類の遊技状態のうち、「ＲＢ１作動中」と「ＲＢ２作動中」は、いわゆるビッグボーナス状態を意味し、メダル払出枚数の期待値の相違に基づいて二段階（ＲＢ１，ＲＢ２）に区分されている。なお、ＲＢ１のボーナスゲーム（ＲＢ１作動中）は、「ＢＢ図柄」が有効ラインに整列すると開始され、ＲＢ２のボーナスゲーム（ＲＢ２作動中）は、「ＢＧ図柄」が有効ラインに整列すると開始される。   Of the six game states defined in the index area INDX, “RB1 in operation” and “RB2 in operation” mean a so-called big bonus state, which is based on the difference in expected value of the number of paid-out medals. (RB1, RB2). The RB1 bonus game (when RB1 is active) starts when the “BB symbol” is aligned with the active line, and the RB2 bonus game (when RB2 is active) is started when the “BG symbol” is aligned with the active line. .

このようなＢＢ図柄とＢＧ図柄として、この実施例では複数種類が用意されており、ＢＢ図柄は、ＢＢ１図柄（赤色７・赤色７・赤色７）と、ＢＢ２図柄（緑色７・緑色７・緑色７）と、ＢＢ３図柄（ＢＡＲ・ＢＡＲ・ＢＡＲ）の３種類がこれに該当する。また、ＢＧ図柄は、ＢＧ１図柄（ＢＡＲ・ＢＡＲ・赤色７）と、ＢＧ２図柄（ＢＡＲ・ＢＡＲ・緑色７）の２種類がこれに該当する。   In this embodiment, multiple types of BB symbols and BG symbols are prepared. The BB symbols are BB1 symbol (red 7, red 7, red 7) and BB2 symbol (green 7, green 7, green). 7) and BB3 symbols (BAR, BAR, BAR) correspond to this. In addition, the BG symbol corresponds to two types of BG1 symbol (BAR, BAR, red 7) and BG2 symbol (BAR, BAR, green 7).

そして、ＢＢ図柄が整列した後のボーナスゲーム（ＲＢ１作動中）では、アドレス領域ＡＤ１で特定される抽選値テーブルＤＡＴ１（１３ＡＡＨ番地以降）の抽選値が使用されて、図１４の最上段の枠内に規定された１３種類の小役当選状態の何れかに、極めて高確率（ＦＦＦＤＨ／１００００Ｈ）で当選する。   Then, in the bonus game after the BB symbols are aligned (RB1 is in operation), the lottery values in the lottery value table DAT1 (after address 13AAH) specified in the address area AD1 are used, and within the uppermost frame in FIG. One of the 13 types of small role winning states defined in the above is won with extremely high probability (FFFFH / 10000H).

また、ＲＢ図柄が整列した後のボーナスゲーム（ＲＢ２作動中）では、アドレス領域ＡＤ６で特定される抽選値テーブルＤＡＴ１８（１４Ｃ４Ｈ番地以降）の抽選値が使用されて、図１６の最下段の枠内に規定された５種類の小役当りの何れかに、１００％の確率で当選する。   In addition, in the bonus game after the RB symbols are arranged (RB2 is operating), the lottery values in the lottery value table DAT18 (after address 14C4H) specified in the address area AD6 are used, and within the bottom frame of FIG. One of the five types of small roles specified in the above will be elected with a probability of 100%.

ところで、本実施例では、小役図柄として、「チェリー」「ベル」「赤丸」「緑丸」「青丸」が用意されている。なお、「全丸」とは、「赤丸」「緑丸」「青丸」の何れかを意味する。そのため、例えば、抽選値テーブルＤＡＴ１に規定された「全丸」に内部当選すると、その後、有効ライン上に「丸図柄」が３つ揃うと、各「丸図柄」の色彩の相違に拘らず、例えば９枚の配当メダルが払出される。したがって、「全丸」に内部当選した場合には、有効ライン上の停止可能な「丸図柄」の組合せは、３×３×３＝２７通りあることになる。   By the way, in this embodiment, “cherry”, “bell”, “red circle”, “green circle”, and “blue circle” are prepared as small role symbols. “Full circle” means “red circle”, “green circle”, or “blue circle”. Therefore, for example, when “Zenmaru” defined in the lottery value table DAT1 is internally won, and after three “Circle Designs” are arranged on the active line, regardless of the color difference of each “Circle Design”, For example, nine payout medals are paid out. Therefore, when “Zenmaru” is won internally, there are 3 × 3 × 3 = 27 combinations of “round symbols” that can be stopped on the active line.

なお、有効ライン上に「ベル・ベル・ベル」と整列した場合には、８枚の配当メダルが払出され、「チェリー・ＡＮＹ・ＡＮＹ」と整列した場合には、４枚の配当メダルが払出される。ここで、ＡＮＹは、任意の図柄を意味する。   When aligned with "Bell Bell Bell" on the active line, 8 dividend medals are paid out, and when aligned with "Cherry ANY ANY", 4 dividend medals are paid out. Is done. Here, ANY means an arbitrary symbol.

また、ＢＦＲ１〜ＢＦＲ９は、各々、複数種類の小役に重複して内部当選した状態を意味している。例えば、ＢＦＲ１に内部当選した場合には、有効ライン上に、「全丸・全丸・全丸」、「青丸・ベル・全丸」、「緑丸・ベル・全丸」、「青丸・全丸・ベル」、「緑丸・全丸・ベル」のいずれかの組合せの図柄が揃うと、９枚の配当メダルが払い出される。   Further, BFR1 to BFR9 each mean a state in which a plurality of types of small roles are duplicated and won internally. For example, when BFR1 is elected internally, “Full circle, full circle, full circle”, “Blue circle, bell, full circle”, “Green circle, bell, full circle”, “Blue circle” are displayed on the active line.・ Nine dividend medals will be paid out when any combination of “Marumaru / Bell” and “Green Circle / Zenmaru / Bell” is available.

その他、抽選値テーブルＤＡＴ２に規定されたＦＲ１〜ＦＲ２７や、抽選値テーブルＤＡＴ１８に規定されたＧＦＲ１〜ＧＦＲ３も同様である。例えば、抽選値テーブルＤＡＴ２のＦＲ１に内部当選した場合には、有効ライン上に、「全丸・全丸・全丸」、「赤丸・ベル・赤丸」、「赤丸・赤丸・ベル」のいずれかの組合せの図柄が揃うと、９枚の配当メダルが払い出される。一方、抽選値テーブルＤＡＴ１８のＧＦＲ１に内部当選した場合には、有効ライン上に、「全丸・全丸・全丸」、「全丸・ベル・全丸」、「全丸・全丸・ベル」のいずれかの組合せの図柄が揃うと、９枚の配当メダルが払い出される。   The same applies to FR1 to FR27 defined in the lottery value table DAT2 and GFR1 to GFR3 defined in the lottery value table DAT18. For example, when FR1 of the lottery value table DAT2 is won internally, any of “Full circle / Full circle / Full circle”, “Red circle / Bell / Red circle”, “Red circle / Red circle / Bell” on the active line Nine payout medals will be paid out when the symbols of the combination are aligned. On the other hand, when GFR1 of the lottery value table DAT18 is won internally, “Full circle / Full circle / Full circle”, “Full circle / Bell / Full circle”, “Full circle / Full circle / Bell” When the symbols of any combination of "" are prepared, nine payout medals are paid out.

ところで、前記したボーナスゲーム（「ＲＢ１作動中」または「ＲＢ２作動中」）でない状態は、これを総称すると「一般遊技中」ということになる。この一般遊技中は、図１２のアドレステーブルＡＤＲのインデックス領域ＩＮＤＸに示すように、本実施例では、「ボーナス内部当選中」と、「非ＲＴ中」と、「ＲＴ１作動中」と、「ＲＴ２作動中」とに区分される。ここで、ＲＴ（リプレイタイム）とは、リプレイ当選の当選確率が上昇しているゲーム状態を意味し、当選確率の違いに応じて、ＲＴ１とＲＴ２に区分されている。なお、リプレイ当選状態となると、新規にメダルを投入することなく、次回のゲームに移行できるのでメダル消費が抑制される。   By the way, the state that is not the bonus game (“RB1 in operation” or “RB2 in operation”) is collectively referred to as “general game”. During this general game, as shown in the index area INDX of the address table ADR in FIG. 12, in this embodiment, “bonus internal winning”, “non-RT”, “RT1 in operation”, “RT2 It is classified as “in operation”. Here, RT (replay time) means a game state in which the winning probability of replay winning is increased, and is classified into RT1 and RT2 according to the difference in winning probability. In the replay winning state, it is possible to shift to the next game without newly inserting medals, so that medal consumption is suppressed.

本実施例では、このようなリプレイ当選状態を可能にする図柄の組合せについても、複数種類を用意しており、例えば、有効ライン上に「リプレイ・リプレイ・リプレイ」と本来の図柄が整列した場合だけでなく、有効ライン上に「リプレイ・リプレイ・全丸」や「緑７・チェリー・リプレイ」や「ＢＡＲ・チェリー・リプレイ」の変則図柄が整列した場合にもリプレイ当選状態としている。   In the present embodiment, a plurality of types of symbol combinations that enable such a replay winning state are prepared. For example, when “Replay / Replay / Replay” is aligned with the original symbol on the active line In addition, the replay winning state is also set when an irregular pattern such as “Replay / Replay / Zenmaru”, “Green 7 / Cherry / Replay” or “BAR / Cherry / Replay” is aligned on the active line.

なお、抽選値テーブルＤＡＴ１〜ＤＡＴ１８では、再遊技Ａ、再遊技Ｂ、再遊技Ｃ、再遊技Ｄと表現されているが、これらは、重複したリプレイ当選状態を意味している。例えば、再遊技Ａは、再遊技１の単独当選状態を意味するが、その他は、再遊技Ｂ＝再遊技１＆再遊技２＆再遊技４、再遊技Ｃ＝再遊技１＆再遊技２、再遊技Ｄ＝再遊技１＆再遊技２＆再遊技３の重複当選状態を意味している。なお、最遊技１、再遊技２、再遊技３、再遊技４は、各々、「リプレイ・リプレイ・リプレイ」、「リプレイ・リプレイ・全丸」、「緑７・チェリー・リプレイ」、「ＢＡＲ・チェリー・リプレイ」の図柄を意味し、これらが有効ライン上に揃うと、対応する再遊技ｉのリプレイ当選状態となる。   In the lottery value tables DAT1 to DAT18, replay A, replay B, replay C, and replay D are represented, and these mean overlapping replay winning states. For example, replay A means a single winning state of replay 1, but in other cases, replay B = replay 1 & replay 2 & replay 4, replay C = replay 1 & replay 2, replay D = Replay 1 & Replay 2 & Replay 3 are duplicated winning states. The most replay 1, replay 2, replay 3, and replay 4 are “replay / replay / replay”, “replay / replay / zenmaru”, “green 7 / cherry replay”, “BAR • "Cherry Replay" symbol means that when they are aligned on the active line, the corresponding replay i is in the replay winning state.

「ＲＴ１」や「ＲＴ２１」とは、このようなリプレイ当選の当選確率が上昇しているゲーム状態を意味するが、「ＲＴ１作動中」であれば、アドレス領域ＡＤ４で特定される１３個の抽選値テーブルを、その順番に使用して抽選処理が実行され、「ＲＴ２作動中」であれば、アドレス領域ＡＤ５で特定される１３個の抽選値テーブルを、その順番に使用して抽選処理が実行される。   “RT1” and “RT21” mean a game state in which the winning probability of such replay winning is increased, but if “RT1 is in operation”, 13 lotteries specified in the address area AD4 The lottery process is executed using the value tables in that order. If “RT2 is in operation”, the lottery process is executed using the 13 lottery value tables specified in the address area AD5 in that order. Is done.

２つのアドレス領域ＡＤ４，ＡＤ５の格納データを対比すれば明らかな通り、この実施例では、テーブル参照回数を規定する１バイトを除いた合計１３行のうち、最初２欄（［１］欄と［２］欄）で特定される抽選値テーブルを除いて、残り１１欄（［３］欄〜［１３］欄）で特定される抽選値テーブルは共通している。したがって、この実施例では、リプレイ図柄の当選確率以外は、「ＲＴ１作動中」と「ＲＴ２作動中」とで、当選確率に差異がないことになる。   In this embodiment, as apparent from comparison between the data stored in the two address areas AD4 and AD5, in this embodiment, the first two columns ([1] column and [[ The lottery value tables specified in the remaining 11 columns ([3] column to [13] column) are common except for the lottery value table specified in (2) column). Therefore, in this embodiment, there is no difference in the winning probability between “RT1 in operation” and “RT2 in operation” except for the replay symbol winning probability.

次に「非ＲＴ中」とは、「ＲＴ１作動中」でも「ＲＴ２作動中」でもない遊技状態であって、リプレイ図柄の当選確率が通常値である一般遊技中を意味する。このような遊技状態（非ＲＴ中）では、アドレス領域ＡＤ３で特定される１３個の抽選値テーブルを、その順番に使用して抽選処理が実行される。   Next, “non-RT” means a game state that is neither “RT1 in operation” nor “RT2 in operation”, and a normal game in which the winning probability of the replay symbol is a normal value. In such a gaming state (during non-RT), the lottery process is executed using the 13 lottery value tables specified in the address area AD3 in that order.

一方、「ボーナス内部当選中」の遊技状態とは、ボーナス図柄であるＢＢ図柄又はＲＢ図柄の何れかに内部当選したものの、該当する当選図柄を、未だ有効ラインに整列できていないゲーム状態を意味する。なお、一旦、内部当選したボーナス当選状態は、実際にボーナスゲームが開始されるまで消滅することはなく複数ゲームにわたって持ち越される。そして、ボーナス当選状態を持ち越したボーナス内部当選中のゲームでは、アドレス領域ＡＤ２で特定される１３個の抽選値テーブルを、その順番に使用して抽選処理が実行される。   On the other hand, the game state of “Bonus Internal Winning” means a game state in which the winning symbol has been internally won for either the BB symbol or the RB symbol which is a bonus symbol, but the corresponding winning symbol has not been aligned with the active line yet. To do. The bonus winning state once won internally is not lost until the bonus game is actually started and is carried over over a plurality of games. Then, in the bonus winning game that has been carried over the bonus winning state, the lottery process is executed using the 13 lottery value tables specified in the address area AD2 in that order.

アドレス領域ＡＤ２（１３３ＦＨ番地以降）の［２］欄〜［１１］欄のアドレス値と、アドレス領域ＡＤ３（１３５６Ｈ番地以降）の［３］欄〜［１２］欄のアドレス値とを対比すると明らかな通り、「ボーナス内部当選中」に使用される１０個の抽選値テーブルは、「非ＲＴ中」に使用する１０個の抽選値テーブルと共通している。そのため、本実施例では、抽選値テーブルを簡素化してＲＯＭ領域の消費を抑制できる利点がある。もっとも、その結果、「ボーナス内部当選中」に、再度、ボーナス図柄（ＢＢ１〜ＢＢ３など）に当選する可能性もあるが、仮に、重複当選しても、そのボーナス図柄を除く小役当選だけが有効とされる。   It is clear when the address values in the [2] to [11] fields of the address area AD2 (address 133FH and later) are compared with the address values in the [3] to [12] fields of the address area AD3 (address 1356H and later). As described above, the ten lottery value tables used for “in bonus winning” are common to the ten lottery value tables used for “non-RT”. Therefore, in this embodiment, there is an advantage that the lottery value table can be simplified and consumption of the ROM area can be suppressed. However, as a result, there is a possibility that a bonus symbol (BB1 to BB3, etc.) will be won again during “Bonus Internal Winning”. Valid.

なお、図１２〜図１３のアドレス領域ＡＤ１〜ＡＤ６の右欄には、各抽選値テーブルＤＡＴｉを選択した場合の抽選回数と、抽選回数の合計値を、参考のために記載している。また、インデックス領域ＩＮＤＸの右欄には、相対アドレス値から算出される絶対アドレス値を、参考のために記載している。   In the right column of the address areas AD1 to AD6 in FIGS. 12 to 13, the number of lotteries and the total number of lotteries when each lottery value table DATi is selected are described for reference. In the right column of the index area INDX, the absolute address value calculated from the relative address value is described for reference.

＜小役当選状態のグループ化＞
ところで、抽選テーブルＤＡＴ２に着目すると、そのデータ識別子は、４９Ｈであり、２バイト長の抽選値を使用した抽選を９回繰り返すことが規定されている。一方、アドレステーブルＡＤＲのアドレス領域ＡＤ２，ＡＤ３，ＡＤ４，ＡＤ５には、抽選値テーブルＤＡＴ２の先頭アドレス（１３Ｃ５Ｈ）が３個連続的に記憶されている。そのため、同一の抽選処理が３回連続して実行されることになり、且つ、各回の抽選処理において、９個の抽選値と乱数値との対比処理が実行されるので、同一の抽選処理を連続的に合計３×９＝２７回繰り返さすことになる。 <Grouping of small roles selected>
By the way, paying attention to the lottery table DAT2, the data identifier is 49H, and it is specified that the lottery using the lottery value of 2 bytes length is repeated nine times. On the other hand, three start addresses (13C5H) of the lottery value table DAT2 are continuously stored in the address areas AD2, AD3, AD4, and AD5 of the address table ADR. Therefore, the same lottery process is executed three times in succession, and in each lottery process, the comparison process of nine lottery values and random values is executed. This is repeated 3 × 9 = 27 times continuously.

この構成は、合計２７個の当選状態ＦＲ１〜ＦＲ２７を、９個の当選状態毎に３組のグループにまとめたことを意味する。各当選状態の具体的内容は、図１７（ａ）に示す通りである。ＦＲ１〜ＦＲ９の第１グループの内部当選状態は、停止操作時に左側の回転リールを最初に停止操作すると確実に内部当選状態を実効化でき、９枚の配当メダルを取得できるよう構成されている。したがって、配当メダル数を評価すると全ての当選状態ＦＲ１〜ＦＲ２７は、その価値が同一である。   This configuration means that a total of 27 winning states FR1 to FR27 are grouped into three groups for every nine winning states. The specific contents of each winning state are as shown in FIG. The internal winning state of the first group of FR1 to FR9 is configured such that the internal winning state can be surely effected and nine payout medals can be acquired when the left rotating reel is first stopped during the stop operation. Therefore, when the number of payout medals is evaluated, all the winning states FR1 to FR27 have the same value.

一方、ＦＲ１０〜ＦＲ１８の第２グループの内部当選状態は、停止操作時に中央の回転リールを最初に停止操作すると確実に内部当選状態を実効化でき、９枚の配当メダルを取得できるよう構成されており、配当メダルは全て同一である。   On the other hand, the internal winning state of the second group of FR10 to FR18 is configured so that the internal winning state can be surely realized when the central rotating reel is first stopped during the stop operation, and nine payout medals can be obtained. The payout medals are all the same.

また、ＦＲ１９〜ＦＲ２７の第３グループの内部当選状態は、停止操作時に右側の回転リールを最初に停止操作すると確実に内部当選状態を実効化でき、９枚の配当メダルを取得できるよう構成されており、配当メダルは全て同一である。   Further, the internal winning state of the third group of FR19 to FR27 is configured so that the internal winning state can be surely realized when the right rotating reel is first stopped during the stop operation, and nine payout medals can be obtained. The payout medals are all the same.

本実施例では、このように、遊技者にとっての価値が類似している合計２７個の当選状態を、遊技者にとっての価値が共通する９個の当選状態毎にＬ個のグループにまとめているので、抽選処理プログラムを複雑化することなく、且つ、記憶容量を浪費することなく多様な当選状態を設けることができる。   In this embodiment, a total of 27 winning states having similar values for the player are grouped into L groups for each of the nine winning states having a common value for the player. Therefore, various winning states can be provided without complicating the lottery processing program and without wasting storage capacity.

＜内部抽選処理（ＳＴ５）の内容＞
続いて、アドレステーブルＡＤＲと抽選値テーブルＤＡＴ１〜ＤＡＴ１８を使用して実行する内部抽選処理（ＳＴ５）について、図１０（ａ）、図１０（ｂ）を参照しつつ具体的に説明する。 <Contents of internal lottery process (ST5)>
Next, the internal lottery process (ST5) executed using the address table ADR and the lottery value tables DAT1 to DAT18 will be specifically described with reference to FIGS. 10 (a) and 10 (b).

内部抽選処理（ＳＴ５）では、ＣＰＵは、最初に、その時の遊技状態を特定する（ＳＴ３１）。具体的には、その遊技機が、その時に、「ＲＢ１作動中」、「ボーナス内部当選中」、「非ＲＴ中」、「ＲＴ１作動中」、「ＲＴ２作動中」、又は、「ＲＢ２作動中」の何れの遊技状態であるかを特定する。   In the internal lottery process (ST5), the CPU first specifies the gaming state at that time (ST31). Specifically, the gaming machine at that time is “RB1 in operation”, “Bonus internal winning”, “Non-RT”, “RT1 in operation”, “RT2 in operation”, or “RB2 in operation” ”Is specified.

次に、アドレステーブルＡＤＲのインデックス領域ＩＮＤＸに格納されている相対アドレス値（１バイト長）に基づいて、現在の遊技状態に対応するアドレス領域ＡＤｉの先頭アドレス（２バイト長）を特定する（ＳＴ３２）。そして、特定されたアドレス領域ＡＤｉの先頭１バイトに格納されているテーブル参照回数を、第１ループ回数としてＲＡＭワーク領域の該当番地に記憶する（ＳＴ３３）。   Next, based on the relative address value (1 byte length) stored in the index area INDX of the address table ADR, the head address (2 bytes length) of the address area ADi corresponding to the current gaming state is specified (ST32). ). Then, the table reference count stored in the first byte of the identified address area ADi is stored as the first loop count at the corresponding address in the RAM work area (ST33).

次に、アドレス領域ＡＤｉを特定しているアドレス値Ｘａをインクリメント（＋１）して更新する（ＳＴ３４）。そして、更新後のアドレス値Ｘａをメモリに格納すると共に、更新後のアドレス値Ｘａで特定される２バイト長のアドレス値Ｙａをメモリに格納して（ＳＴ３５）、図１０（ｂ）に示す抽選判定処理（ＳＴ３６）を実行する。なお、アドレス値Ｙａは、アドレス領域ＡＤｉの記憶値であり、要するに、選択された抽選値テーブルＤＡＴｉの先頭アドレス値を意味する。   Next, the address value Xa specifying the address area ADi is incremented (+1) and updated (ST34). Then, the updated address value Xa is stored in the memory, and the 2-byte address value Ya specified by the updated address value Xa is stored in the memory (ST35), and the lottery shown in FIG. The determination process (ST36) is executed. Note that the address value Ya is a stored value of the address area ADi, and in short, means the head address value of the selected lottery value table DATi.

このようにして開始される抽選判定処理（ＳＴ３６）では、最初に、抽選値テーブルＤＡＴｉの先頭アドレス（Ｙａ）に格納されているデータ識別子を取得する（ＳＴ５１）。そして、データ識別子のｂｉｔ０〜ｂｉｔ５の数値を、第２ループ処理回数とオフセット値ＯＦＦとして、ＲＡＭワーク領域の該当番地に各々記憶して、アドレス値Ｙａをインクリメントする（ＳＴ５２）。   In the lottery determination process (ST36) started in this way, first, the data identifier stored in the leading address (Ya) of the lottery value table DATi is acquired (ST51). Then, the numerical values of bit 0 to bit 5 of the data identifier are stored in the corresponding addresses of the RAM work area as the second loop processing count and the offset value OFF, respectively, and the address value Ya is incremented (ST52).

次に、データ識別子のｂｉｔ７に基づいて、設定値別の抽選処理を実行するか否かを判定して、ｂｉｔ７＝０であれば、次の処理をステップＳＴ５７までスキップする。一方、ｂｉｔ７＝１であって、設定値別の抽選処理を実行する場合には、データ識別子のｂｉｔ６に基づいて、抽選値ＷＤｉが１バイト長か２バイト長かを判定する（ＳＴ５４）。そして、抽選値ＷＤｉが２バイト長である場合には、ＯＦＦ←ＯＦＦ＊２の演算によって、初期状態のオフセット値ＯＦＦを２倍の値に更新する（ＳＴ５５）。この処理によってオフセット値ＯＦＦは、抽選回数の２倍の値となる。一方、抽選値ＷＤｉが１バイト長であれば、初期設定されたオフセット値ＯＦＦが、そのまま使用される。   Next, it is determined whether or not the lottery process for each set value is executed based on the bit 7 of the data identifier. If bit7 = 0, the next process is skipped to step ST57. On the other hand, when bit7 = 1 and the lottery process for each set value is executed, it is determined whether the lottery value WDi is 1 byte length or 2 byte length based on bit6 of the data identifier (ST54). If the lottery value WDi is 2 bytes long, the offset value OFF in the initial state is updated to a double value by the calculation of OFF ← OFF * 2 (ST55). By this processing, the offset value OFF becomes a value twice the number of lotteries. On the other hand, if the lottery value WDi is 1 byte long, the initially set offset value OFF is used as it is.

そして、初期状態又は更新後のオフセット値ＯＦＦと、その遊技機の設定値Ｓｉとに基づいて、アドレス値Ｙａを更新する（ＳＴ５６）。設定値Ｓｉは、１〜６の何れかであるので、具体的には、Ｙａ←Ｙａ＋（Ｓｉ−１）＊ＯＦＦの演算によってアドレス値Ｙａを更新する。なお、更新前のアドレス値Ｙａは、現在選択されている抽選値テーブルＤＡＴｉの先頭アドレス＋１の値であり（ＳＴ５２参照）、更新後のアドレス値Ｙａは、設定値毎の抽選値ＷＤｉが格納された先頭アドレス値である。   Then, the address value Ya is updated based on the initial state or the updated offset value OFF and the set value Si of the gaming machine (ST56). Since the set value Si is any one of 1 to 6, specifically, the address value Ya is updated by the calculation of Ya ← Ya + (Si−1) * OFF. The address value Ya before update is the value of the top address + 1 of the currently selected lottery value table DATi (see ST52), and the lottery value WDi for each set value is stored as the updated address value Ya. This is the start address value.

次に、選択されている抽選値テーブルＤＡＴｉから特定される抽選番号ＮＵＭを、ＲＡＭワーク領域の該当番地に記憶する（ＳＴ５７）。また、更新後のアドレス値Ｙａによって特定される抽選値ＷＤｉの下位１バイトを取得し、Ｚ８０ＣＰＵのＥレジスタに格納する（ＳＴ５８）。また、アドレス値Ｙａをインクリメントする（ＳＴ５９）。   Next, the lottery number NUM specified from the selected lottery value table DATi is stored in the corresponding address of the RAM work area (ST57). Further, the lower 1 byte of the lottery value WDi specified by the updated address value Ya is acquired and stored in the E register of the Z80 CPU (ST58). Further, the address value Ya is incremented (ST59).

次に、データ識別子のｂｉｔ６に基づいて、抽選値ＷＤｉが１バイト長か２バイト長かを判定し、抽選値ＷＤｉが１バイト長であれば、次の処理をステップＳＴ６３までスキップする。一方、抽選値ＷＤｉが２バイト長であれば、インクリメント後のアドレス値Ｙａによって特定される抽選値の上位１バイトを取得し、Ｚ８０ＣＰＵのＤレジスタに格納する（ＳＴ６１）。また、アドレス値Ｙａをインクリメントする（ＳＴ６２）。なお、Ｄレジスタの値は、ステップＳＴ６１の処理が実行されない限り、初期値０のままである。   Next, based on the bit 6 of the data identifier, it is determined whether the lottery value WDi is 1 byte length or 2 bytes long. If the lottery value WDi is 1 byte length, the next process is skipped to step ST63. On the other hand, if the lottery value WDi is 2 bytes long, the higher 1 byte of the lottery value specified by the incremented address value Ya is acquired and stored in the D register of the Z80 CPU (ST61). Further, the address value Ya is incremented (ST62). Note that the value of the D register remains at the initial value 0 unless the process of step ST61 is executed.

次に、ステップＳＴ４（図９（ａ））の処理で記憶された乱数値ＲＮＤを読み出し、Ｚ８０ＣＰＵのＨＬレジスタに格納する（ＳＴ６３）。そして、ＤレジスタとＥレジスタとを組み合わせたＤＥレジスタとの関係で、ＨＬ←ＨＬ−ＤＥの演算処理を実行する（ＳＴ６４）。なお、この減算処理は、乱数値ＲＮＤと抽選値ＷＤｉとの大小比較による抽選処理に他ならず、ＲＮＤ＜ＷＤｉであれば、その抽選処理に当選したことを意味する。   Next, the random number value RND stored in the process of step ST4 (FIG. 9A) is read and stored in the HL register of the Z80 CPU (ST63). Then, the calculation process of HL ← HL-DE is executed in relation to the DE register that combines the D register and the E register (ST64). This subtraction process is nothing other than a lottery process based on a comparison between the random value RND and the lottery value WDi. If RND <WDi, it means that the lottery process is won.

抽選処理の当否に拘らず、減算処理（抽選処理）後のＨＬレジスタの値によって、乱数値ＲＮＤに書き換えられるが、もし当選状態であればＺ８０ＣＰＵのキャリフラグＣＹがＣＹ＝１となっている。そこで、キャリフラグＣＹの値に基づいて、当否結果を判定し（ＳＴ６５）、当選状態であれば、このサブルーチン処理（ＳＴ５１〜ＳＴ６５）を完了する。   Regardless of whether the lottery process is successful or not, the value of the HL register after the subtraction process (lottery process) is rewritten to the random value RND. However, if it is in the winning state, the carry flag CY of the Z80 CPU is CY = 1. Therefore, the result of the success / failure is determined based on the value of the carry flag CY (ST65), and if it is in the winning state, the subroutine processing (ST51 to ST65) is completed.

一方、キャリフラグＣＹがＣＹ＝０であってハズレ状態であれば、第１ループ回数をデクリメント（−１）し、デクリメント後の値が０でない限り、ステップＳＴ５７〜ＳＴ６５の処理を繰り返す。   On the other hand, if carry flag CY is CY = 0 and is in a lost state, the first loop count is decremented (−1), and the processes of steps ST57 to ST65 are repeated unless the value after decrement is 0.

例えば、抽選値テーブルＤＡＴ１が選択されている場合であれば、ＲＮＤ←ＲＮＤ−ＷＤｉの演算を実行しつつ、最高１３個の抽選値ＷＤｉ（ＢＡ５２Ｈ・０７１ＣＨ・０７１ＣＨ・０７１ＣＨ・０７１ＣＨ・０７１ＣＨ・０７１ＣＨ・０７１ＣＨ・０７１ＣＨ・０７１ＣＨ・０２８ＦＨ・０２５８Ｈ・００Ｃ８）との対比処理が、この順番に繰返される。なお、抽選値ＷＤｉの総和ΣＷＤｉがＦＦＦＤＨであることから、何れかの役に当選する確率がほぼ１００％（＝ＦＦＦＤＨ／１００００Ｈ）であり、この点は先に説明した通りである。   For example, if the lottery value table DAT1 is selected, a maximum of 13 lottery values WDi (BA52H · 071CH · 071CH · 071CH · 071CH · 071CH · 071CH · 071CH, 071CH, 071CH, 028FH, 0258H, and 00C8) are repeated in this order. Since the sum ΣWDi of the lottery values WDi is FFFDH, the probability of winning any combination is almost 100% (= FFFDH / 10000H), and this point is as described above.

また、例えば、抽選値テーブルＤＡＴ１３が選択されており、その遊技機の設定値Ｓｉが４の場合（Ｓｉ＝４）には、ＲＮＤ←ＲＮＤ−ＷＤｉの演算を実行しつつ、最高４個の抽選値ＷＤｉ（２８Ｈ・０ＦＨ・０１Ｈ・０５Ｈ）との対比処理が順番に繰返される。   Further, for example, when the lottery value table DAT13 is selected and the set value Si of the gaming machine is 4 (Si = 4), a maximum of four lotteries are executed while executing the calculation of RND ← RND-WDi. The comparison processing with the value WDi (28H · 0FH · 01H · 05H) is repeated in order.

このような抽選判定処理（ＳＴ３６）によって、特定の抽選値テーブルＤＡＴｉを使用した一連の抽選処理が実行され、当否結果は、Ｚ８０ＣＰＵのキャリフラグＣＹに保存されてサブルーチン処理（ＳＴ３６）が完了される。なお、当選状態（ＣＹ＝１）の抽選番号ＮＵＭは、ＲＡＭワーク領域の該当番地に記憶されている（ＳＴ５７参照）。   By such lottery determination processing (ST36), a series of lottery processing using the specific lottery value table DATi is executed, and the result is stored in the carry flag CY of the Z80 CPU, and the subroutine processing (ST36) is completed. . The lottery number NUM in the winning state (CY = 1) is stored at the corresponding address in the RAM work area (see ST57).

抽選判定処理（ＳＴ３６）が終われば、アドレステーブルＡＤＲのアドレス領域ＡＤｉを特定しているアドレス値Ｘａを＋２して更新すると共に（ＳＴ３７）、キャリフラグＣＹに基づいて抽選判定処理（ＳＴ３６）の当否結果を判定する（ＳＴ３８）。そして、ハズレ状態であれば、第１ループ回数をデクリメントし、デクリメント後の値が０でない限り、ステップＳＴ３５〜ＳＴ３９の処理を繰り返す。   When the lottery determination process (ST36) is completed, the address value Xa specifying the address area ADi of the address table ADR is updated by +2 (ST37), and whether or not the lottery determination process (ST36) is determined based on the carry flag CY. The result is determined (ST38). If it is a loss state, the first loop count is decremented, and the processes of steps ST35 to ST39 are repeated unless the value after decrement is 0.

例えば、遊技状態が「非ＲＴ中」であれば、アドレステーブルＡＤＲのアドレス領域ＡＤ３が選択されているので、抽選判定処理（ＳＴ３６）においてＲＮＤ←ＲＮＤ−ＷＤｉの演算を繰返しつつ、最高１３個の抽選値テーブル（ＤＡＴ６・ＤＡＴ７・ＤＡＴ２・ＤＡＴ２・ＤＡＴ２・ＤＡＴ３・ＤＡＴ４・ＤＡＴ１２・ＤＡＴ１３・ＤＡＴ１４・ＤＡＴ１５・ＤＡＴ１６・ＤＡＴ１７）が、この順番に選択されることになる。   For example, if the gaming state is “Non-RT”, the address area AD3 of the address table ADR is selected, and therefore, in the lottery determination process (ST36), the calculation of RND ← RND-WDi is repeated and a maximum of 13 The lottery value tables (DAT6, DAT7, DAT2, DAT2, DAT2, DAT3, DAT4, DAT12, DAT13, DAT14, DAT15, DAT16, and DAT17) are selected in this order.

図１２の右欄に記載の通り、これら１３個の抽選値テーブルＤＡＴｉでは、各々、１回・３回・９回・９回・９回・２回・１回・３２回・４回・４回・２回・２回・５回の抽選処理（ＳＴ６４の減算処理）が実行されるので、全ての抽選処理がハズレ状態であると、合計８３回の抽選を実行することになる。図１１は、８３回の抽選処理の内容を図示したものである。そして、このような場合には、ハズレ状態を示すデータをＲＡＭの第１アドレスＰＴ１に記憶する（ＳＴ４０）。   As shown in the right column of FIG. 12, in these 13 lottery value tables DATi, 1 time, 3 times, 9 times, 9 times, 9 times, 2 times, 1 time, 32 times, 4 times, 4 times, respectively. Since the lottery process (subtraction process in ST64) is performed twice, twice, twice, and five times, if all the lottery processes are in a lost state, a total of 83 lotteries are executed. FIG. 11 illustrates the contents of the 83 lottery processes. In such a case, data indicating the lost state is stored in the first address PT1 of the RAM (ST40).

一方、一連の抽選判定処理（ＳＴ３６）の途中で当選状態となれば、ステップＳＴ３８からステップＳＴ４１の処理に移行して、抽選番号ＮＵＭを、当選番号としてＲＡＭの第２アドレスＰＴ２に記憶し、第１アドレスＰＴ１や第２アドレスＰＴ２のデータに基づいて内部当選フラグを設定する（ＳＴ４２）。なお、ここで設定された内部当選フラグは、回胴停止処理（ＳＴ８）や入賞判定処理（ＳＴ９）で参照される。   On the other hand, if a winning state is achieved during a series of lottery determination processes (ST36), the process proceeds from step ST38 to step ST41, and the lottery number NUM is stored as the winning number in the second address PT2 of the RAM. An internal winning flag is set based on the data of the first address PT1 and the second address PT2 (ST42). Note that the internal winning flag set here is referred to in the turning stop processing (ST8) and the winning determination processing (ST9).

そして、最後に、試験用信号の出力準備をすると共に（ＳＴ４３）、遊技開始コマンドをセットして（ＳＴ４４）、内部抽選処理を終える。なお、説明の便宜上、ここでは、第１アドレスＰＴ１と第２アドレスＰＴ２を使用する旨説明したが、ハズレ状態を示すデータと、当選状態を示すデータを同一のＲＡＭ領域に記憶しても良いのは勿論である。この場合、ハズレ状態の場合には、例えば００Ｈを記憶し、当選状態の場合には、例えば、その抽選番号ＮＵＭを記憶すれば良い。   Finally, preparation for outputting a test signal is made (ST43), a game start command is set (ST44), and the internal lottery process is completed. For convenience of explanation, it has been described here that the first address PT1 and the second address PT2 are used. However, the data indicating the lost state and the data indicating the winning state may be stored in the same RAM area. Of course. In this case, for example, 00H is stored in the lost state, and the lottery number NUM may be stored in the winning state.

＜内部抽選処理（ＳＴ５）以降＞
以上、図１０に基づいて、内部抽選処理について詳細に説明したので、図９に戻って、その後の処理を説明する。乱数値ＲＮＤによる内部抽選処理（ＳＴ５）が終われば、次に、回転リール４ａ〜４ｃを回転させるための準備作業を行い、タイマ割込みによる回転リール４ａ〜４ｃの回転制御を可能にし（ＳＴ６〜ＳＴ８）、その後、ストップボタン１８ａ〜１８ｃが押されたら、対応する回転リール４ａ〜４ｃを停止させる回胴停止処理を行う（ＳＴ８）。 <After internal lottery process (ST5)>
As described above, the internal lottery process has been described in detail based on FIG. 10, and the subsequent process will be described with reference to FIG. When the internal lottery process (ST5) with the random number value RND is completed, next, preparation work for rotating the rotating reels 4a to 4c is performed, and the rotation control of the rotating reels 4a to 4c by the timer interruption is enabled (ST6 to ST8). Thereafter, when the stop buttons 18a to 18c are pressed, a rotating cylinder stop process for stopping the corresponding rotating reels 4a to 4c is performed (ST8).

この回胴停止処理では、内部抽選処理（ＳＴ５）の当否結果に沿うように、停止制御が実行される。すなわち、内部抽選処理（ＳＴ５）の結果、何らかの内部当選状態であれば、遊技者の適切な停止操作を条件として、当選結果に合うよう回転リール４ａ〜４ｃの図柄を整列させる。但し、遊技者がストップボタンを押すタイミングや、停止操作の順番が不適切である場合には、ハズレ状態の図柄で停止される。この結果、折角の小役当選も無駄になるが、ボーナス当選については、次回のゲーム以降も持ち越される。   In this spinning cylinder stop process, stop control is executed so as to follow the result of the internal lottery process (ST5). That is, as a result of the internal lottery process (ST5), if there is any internal winning state, the symbols of the rotating reels 4a to 4c are aligned so as to match the winning result on condition that the player performs an appropriate stop operation. However, if the timing at which the player presses the stop button or the order of the stop operation is inappropriate, the player is stopped in a lost state pattern. As a result, the small winning combination at the corner is wasted, but the bonus winning is carried over after the next game.

このようにして、全ての回転リール４ａ〜４ｃが停止したら、有効ライン上に、当選図柄が揃ったか否かが判定され（ＳＴ９）、必要数のメダルが払出される（ＳＴ１０）。   When all the rotating reels 4a to 4c are stopped in this way, it is determined whether or not the winning symbols are aligned on the effective line (ST9), and the required number of medals are paid out (ST10).

そして、ＲＴ（リプレイタイム）のゲーム消化数などを管理して必要な処理を実行する（ＳＴ１１）。次に、リプレイ当選状態か否か判定され（ＳＴ１２）、リプレイ当選状態であれば、再遊技動作の開始処理（ＳＴ１５）を実行した後、ステップＳＴ２に移行する。なお、リプレイ当選状態となる図柄の組合せは、１種類ではなく、多種類存在することは前記した通りである。   Then, a necessary process is executed by managing the game digest number of RT (replay time) (ST11). Next, it is determined whether or not the player is in the replay winning state (ST12). If the player is in the replay winning state, a re-game operation start process (ST15) is executed, and then the process proceeds to step ST2. Note that, as described above, there are multiple types of symbol combinations that are in the replay winning state.

リプレイ当選状態でない場合には、現在がボーナスゲーム中（ＲＢ１作動中、又はＲＢ２作動中）か否か判定され、ボーナスゲーム中であれば、対応する処理を実行してステップＳＴ２に移行する。   If it is not in the replay winning state, it is determined whether or not the bonus game is currently in progress (RB1 is in operation or RB2 is in operation). If the bonus game is in progress, the corresponding processing is executed and the process proceeds to step ST2.

一方、ステップＳＴ１３の判定がＮＯの場合には、ボーナス図柄が揃っているか否か判定され（ＳＴ１４）、ボーナス図柄が揃っている場合には、ボーナスゲームの開始処理（ＳＴ１７）を実行した後、ステップＳＴ２に移行する。なお、ボーナス図柄の組合せについても多種類が用意されている。   On the other hand, if the determination in step ST13 is NO, it is determined whether or not the bonus symbol is aligned (ST14). If the bonus symbol is aligned, the bonus game start process (ST17) is executed. The process proceeds to step ST2. There are many types of combinations of bonus symbols.

＜タイマ割込み処理＞
続いて、図９（ｂ）に示すタイマ割込み処理について説明する。なお、このタイマ割込み処理は、ワンチップマイコン６４内部のＣＴＣからのマスク可能な割込み信号（タイマ信号）に基づいて、一定時間間隔τで起動される。 <Timer interrupt processing>
Next, the timer interrupt process shown in FIG. 9B will be described. This timer interrupt process is started at a constant time interval τ based on a maskable interrupt signal (timer signal) from the CTC inside the one-chip microcomputer 64.

タイマ割込みがかかると、ＣＰＵのレジスタを退避した後（ＳＴ２１）、ポート入力処理を行う（ＳＴ２２）。ポート入力処理では、始動スイッチ、停止スイッチ、貯留メダルスイッチ、清算スイッチ、ドアスイッチなど、スロットマシンに配置された全てのスイッチからの信号が、Ｉ／Ｏポート回路６５を通して入力される。また、ポート入力処理では、フォトインタラプタＰＨ１、ＰＨ２からの検出信号Ｓ１，Ｓ２も、Ｉ／Ｏポート回路６５を通して入力される。なお、検出信号Ｓ１，Ｓ２は、メダルの通過を、通路の上流側と下流側とで検出したことを示す信号である。   When a timer interruption occurs, the CPU register is saved (ST21), and then port input processing is performed (ST22). In the port input process, signals from all switches arranged in the slot machine, such as a start switch, a stop switch, a stored medal switch, a clearing switch, and a door switch, are input through the I / O port circuit 65. In the port input process, the detection signals S1 and S2 from the photo interrupters PH1 and PH2 are also input through the I / O port circuit 65. The detection signals S1 and S2 are signals indicating that medals have been detected on the upstream side and the downstream side of the passage.

次に、３つの回転リール４ａ〜４ｃの現在位置を常に把握するために、回胴回転制御処理が実行される（ＳＴ２３）。主制御部５０は、インデックセンサからの入力信号の入力タイミングと、その後、ステッピングモータに供給する駆動パルスの個数によって、各回転リール４ａ〜４ｃの現在位置を把握することができる。なお、回胴回転制御処理（ＳＴ２３）では、回転リール４ａ〜４ｃの起動処理や停止処理も実施しており、例えば、停止状態から定速回転まで、段階的に回転リールを加速させる駆動信号も生成している。   Next, in order to keep track of the current positions of the three rotary reels 4a to 4c, a rotating rotation control process is executed (ST23). The main control unit 50 can grasp the current position of each of the rotating reels 4a to 4c based on the input timing of the input signal from the index sensor and the number of drive pulses supplied to the stepping motor thereafter. Note that in the rotation rotation control process (ST23), the start-up process and stop process of the rotating reels 4a to 4c are also performed. Is generated.

回胴回転制御処理（ＳＴ２３）が終われば、定期更新処理を実行する（ＳＴ２４）。定時更新処理では、遊技動作を管理する各種のソフトウェアタイマ値が、デクリメント処理（−１）によって更新される。   When the rotation rotation control process (ST23) is completed, the periodic update process is executed (ST24). In the scheduled update process, various software timer values for managing the game operation are updated by the decrement process (−1).

続いて、演出制御部５１に対して制御コマンドの１バイト分を出力する（ＳＴ２５）。１つの制御コマンドは２バイト長であるので、連続する二回のタイマ割込みで１つの制御コマンドを送信することになる。なお、制御コマンドは、主制御部５０の遊技状態を示すもので、スタートレバー１７やストップボタン１８ａ〜１８ｃが操作されたことも含んだ遊技状態が、制御コマンドによって演出制御部５１に通知される。これのような制御コマンドを受けた演出制御部５１ではＬＥＤランプを点灯させたり、効果音を発生させるべく制御動作を実行する。   Subsequently, one byte of the control command is output to the effect control unit 51 (ST25). Since one control command is 2 bytes long, one control command is transmitted by two successive timer interrupts. The control command indicates the game state of the main control unit 50, and the game state including the operation of the start lever 17 and the stop buttons 18a to 18c is notified to the effect control unit 51 by the control command. . Upon receiving such a control command, the effect control unit 51 performs a control operation to turn on the LED lamp or generate a sound effect.

次に、メダル情報出力処理を実行して、外部集中端子板５６に対して、例えば、各々１ビット信号であるメダル投入信号やメダル払出信号を出力する（ＳＴ２６）。このメダル投入信号や払出信号によって、ホールコンピュータＨＣは、各スロットマシンＳＬの投入されたメダル数や、各スロットマシンＳＬから払出されたメダル数を把握することができる。また、主制御部５０は、各ＬＥＤランプ群を駆動するための駆動データを、遊技中継基板５３や回胴中継基板５７に対して出力する（ＳＴ２７）。   Next, a medal information output process is executed, and for example, a medal insertion signal and a medal payout signal, each of which is a 1-bit signal, are output to the external concentration terminal board 56 (ST26). From this medal insertion signal and payout signal, the hall computer HC can grasp the number of medals inserted into each slot machine SL and the number of medals paid out from each slot machine SL. Further, the main control unit 50 outputs drive data for driving each LED lamp group to the game relay board 53 and the rotary relay board 57 (ST27).

その後、メダル払出センサやドア開放センサなどの異常の有無を判定した後（ＳＴ２８）、退避しておいたレジスタを復帰させて割込み処理を終える（ＳＴ２９）。   Thereafter, after determining the presence / absence of an abnormality such as a medal payout sensor or a door opening sensor (ST28), the saved register is restored and the interrupt process is completed (ST29).

以上、本発明の実施例について具体的に説明したが、具体的な記載内容は特に本発明を限定する趣旨ではなく、適宜に変更可能である。   Although the embodiments of the present invention have been specifically described above, the specific description is not particularly intended to limit the present invention and can be appropriately changed.

ＤＡＴｉ 抽選値テーブル
ＷＤ 抽選値
ＲＮＤ 乱数値
ＳＴ３５ テーブル選択手段
ＳＴ３６ 連続抽選手段 DATi lottery value table WD lottery value RND random value ST35 table selection means ST36 continuous lottery means

Claims (10)

遊技中の所定タイミングで取得された乱数値と、抽選値テーブルに格納されている抽選値とを使用する当否判定による抽選処理を実行して、遊技者に有利な遊技状態を発生させるか否かを決定する遊技機であって、
合計Ｎ種類（＝Ｍ×Ｌ）の当選状態（Ｈ１〜ＨＮ）を、各グループに各々Ｍ個設けたＬグループにグループ化し（Ｈ１１〜Ｈ１Ｍ／Ｈ２１〜Ｈ２Ｍ／・・・／ＨＬ１〜ＨＬＭ）、
前記Ｎ種類の当選状態の当否判定に使用される所定の抽選値テーブルである特定抽選値テーブルには、前記Ｍ個の当選状態についての当否判定に各々使用されるＭ個の抽選値が記憶され、
前記特定抽選値テーブルのアドレス情報を記憶するアドレステーブルには、同一値である特定アドレス情報がＬ個記憶されており、
前記抽選処理は、
前記アドレステーブルを参照して、前記特定アドレス情報を取得する第一処理（ＳＴ３５）と、
第一処理が取得した前記特定アドレス情報に対応する特定抽選値テーブルを参照して、この特定抽選値テーブルを使用する当否判定の判定回数であって、前記各グループに属する当選状態の個数Ｍを取得する第二処理（ＳＴ５２）と、
前記特定抽選値テーブルに記憶されているＭ個の抽選値と、前記乱数値とに基づいて、当該グループ（ｉ）に属する何れか（Ｈ ｉ１ 〜Ｈ ｉＭ ）に当選状態か否かを判定する当否判定を、第二処理が取得した個数Ｍに対応して、最大Ｍ回実行し、当選状態と判定されると、その当選番号を特定する第三処理（ＳＴ６５，ＳＴ３８）と、を有して構成され、
第三処理において当選番号が特定されない限り、合計Ｎ種類の当選状態について、第一処理〜第三処理が、最大Ｌ回実行されるよう構成されていることを特徴とする遊技機。 Whether or not to generate a gaming state advantageous to the player by executing lottery processing based on whether or not to use the random number value acquired at a predetermined timing during the game and the lottery value stored in the lottery value table A game machine that determines
Total N kinds (= M × L) selected status of the (H 1 ~H N), grouped in each L group provided the M in the group (H 11 ~H 1M / H 21 ~H 2M / ··· / H L1 to H LM ),
A specific lottery value table, which is a predetermined lottery value table used for determining whether or not the N types of winning states are successful, stores M lottery values respectively used for determining whether or not the M winning states are successful. ,
In the address table storing the address information of the specific lottery value table, L pieces of specific address information having the same value are stored,
The lottery process
A first process (ST35) for acquiring the specific address information with reference to the address table;
Referring to the specific lottery value table corresponding to the specific address information acquired by the first process, the number of determinations of success / failure determination using this specific lottery value table, which is the number M of the winning states belonging to each group, A second process (ST52) to be acquired;
Based on the M lottery values stored in the specific lottery value table and the random number value, it is determined whether any of the groups (i) (H i1 to H iM ) is in a winning state. The determination is performed at most M times corresponding to the number M acquired by the second process, and when it is determined to be in the winning state, the third process (ST65, ST38) for specifying the winning number is included. Configured
Unless specified the winning number in the third process, the winning state of total N type, a game machine first processing to third processing, characterized in that it is configured to run up to L times. 前記抽選処理に内部当選した後、内部当選で規定されている図柄を、有効な停止ライン上に整列させることで、内部当選状態が実効化される遊技機であって、
前記内部当選状態には、そのゲーム終了と共に消滅する小役当選状態が含まれ、前記小役当選状態の中に前記Ｎ種類の当選状態が含まれ、
前記小役当選状態を実効化するための図柄として、外観が一致しない複数組の図柄の組合せが規定されている請求項１に記載の遊技機。 A game machine in which the internal winning state is made effective by aligning the symbols stipulated in the internal winning on the effective stop line after the internal winning in the lottery process,
The internal winning state includes a small role winning state that disappears with the end of the game, and the N types of winning states are included in the small role winning state,
The gaming machine according to claim 1, wherein a combination of a plurality of symbols whose appearances do not match is defined as a symbol for realizing the small role winning state. 合計Ｎ種類の当選状態Ｈ１〜ＨＮは、その何れに当選しても遊技者にとっての価値が同一又はほぼ同一に設定されている請求項１又は２に記載の遊技機。 Total N kinds of winning state H 1 to H N, the gaming machine according to claim 1 or 2 is set to the same or substantially the same value to be the player to win in any thereof. 前記Ｍ個の抽選値は、全て同一値である請求項１〜３の何れかに記載の遊技機。   The gaming machine according to claim 1, wherein all of the M lottery values are the same value. 前記遊技機の遊技状態として、通常ゲーム状態と、各ゲームで払出される遊技媒体の期待値が通常ゲーム状態より格段に高いボーナスゲーム状態とが設けられ、
前記特定抽選値テーブルは、前記通常ゲーム状態における抽選処理において参照される請求項１〜４の何れかに記載の遊技機。 As the gaming state of the gaming machine, a normal game state and a bonus game state in which an expected value of game media paid out in each game is significantly higher than the normal game state,
The gaming machine according to claim 1, wherein the specific lottery value table is referred to in a lottery process in the normal game state. 前記特定抽選値テーブル特定を含んで、抽選処理時に使用すべき抽選値テーブルを特定するアドレステーブルを設け、
前記アドレステーブルは、インデックス領域と、遊技状態に対応して複数区分されたアドレス領域とを有して構成され、
前記インデックス領域には、複数区分された遊技状態と、各遊技状態での抽選処理において参照すべきアドレス領域との対応関係が記憶されている請求項１〜５の何れかに記載の遊技機。 Including the specific lottery value table specification, an address table for specifying a lottery value table to be used during the lottery process is provided,
The address table includes an index area and an address area divided into a plurality according to the gaming state,
The gaming machine according to any one of claims 1 to 5, wherein a correspondence relationship between a plurality of divided gaming states and an address region to be referred to in a lottery process in each gaming state is stored in the index region. 前記アドレス領域には、前記テーブル選択手段によって選択される一個または複数個の抽選値テーブルのアドレス情報が格納されており、
前記インデックス領域には、前記アドレス領域との相対アドレス値が１バイト長で格納されている請求項６に記載の遊技機。 In the address area, address information of one or a plurality of lottery value tables selected by the table selection means is stored,
The gaming machine according to claim 6, wherein a relative address value with respect to the address area is stored in the index area with a length of 1 byte. 前記各アドレス領域には、そこに格納されているアドレス情報の個数を特定する数値情報が格納されている請求項７に記載の遊技機。   The gaming machine according to claim 7, wherein each address area stores numerical information for specifying the number of address information stored therein. 前記遊技機には、遊技者にとっての遊技価値を規定する複数区分の何れに属するかを特定する設定値が付与されており、
前記抽選値テーブルの全部又は一部は、前記設定値に対応して選択的に使用される抽選値が、前記複数区分の区分数の整数倍だけ格納されている請求項１〜８の何れかに記載の遊技機。 The gaming machine is provided with a setting value that specifies which of a plurality of categories that define the gaming value for the player,
The whole or a part of the lottery value table stores any lottery value selectively used corresponding to the set value by an integer multiple of the number of sections of the plurality of sections. The gaming machine described in 1. 前記識別データは、その抽選値テーブルを使用する抽選処理が、前記設定値に対応して選択的に実行されるか否かを特定している請求項９に記載の遊技機。   The gaming machine according to claim 9, wherein the identification data specifies whether or not a lottery process using the lottery value table is selectively executed corresponding to the set value.
JP2009168009A 2009-07-16 2009-07-16 Game machine Expired - Fee Related JP5191456B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009168009A JP5191456B2 (en) 2009-07-16 2009-07-16 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009168009A JP5191456B2 (en) 2009-07-16 2009-07-16 Game machine

Publications (2)

Publication Number Publication Date
JP2011019759A JP2011019759A (en) 2011-02-03
JP5191456B2 true JP5191456B2 (en) 2013-05-08

Family

ID=43630352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009168009A Expired - Fee Related JP5191456B2 (en) 2009-07-16 2009-07-16 Game machine

Country Status (1)

Country Link
JP (1) JP5191456B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6647658B2 (en) * 2016-02-08 2020-02-14 サミー株式会社 Gaming machine

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003033521A (en) * 2001-07-24 2003-02-04 Maruhon Ind Co Ltd Game machine, computer program and recording medium
JP2004041262A (en) * 2002-07-08 2004-02-12 Fuji Shoji:Kk Game machine
JP4005991B2 (en) * 2004-08-20 2007-11-14 株式会社三共 Slot machine
JP2008043390A (en) * 2006-08-11 2008-02-28 Sankyo Kk Slot machine using game balls
JP2009072475A (en) * 2007-09-21 2009-04-09 Aruze Corp Game machine
JP5237611B2 (en) * 2007-11-07 2013-07-17 山佐株式会社 Game machine

Also Published As

Publication number Publication date
JP2011019759A (en) 2011-02-03

Similar Documents

Publication Publication Date Title
JP5048039B2 (en) Game machine
JP6279532B2 (en) Game machine
JP5837637B2 (en) Game machine
JP5191455B2 (en) Game machine
JP5607666B2 (en) Game machine
JP5554755B2 (en) Game machine
JP5715090B2 (en) Game machine
JP4510737B2 (en) Game machine
JP2021069852A (en) Game machine
JP5502942B2 (en) Game machine
JP5191457B2 (en) Game machine
JP5587924B2 (en) Game machine
JP5191456B2 (en) Game machine
JP5587925B2 (en) Game machine
JP5191458B2 (en) Game machine
JP7520590B2 (en) Slot Machines
JP5554754B2 (en) Game machine
JP5715089B2 (en) Game machine
JP2012105781A (en) Game machine
JP7496238B2 (en) Slot Machines
JP2015107400A (en) Game machine
JP7496237B2 (en) Slot Machines
JP7504656B2 (en) Slot Machines
JP7491733B2 (en) Gaming Machines
JP7496236B2 (en) Slot Machines

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5191456

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees