JP5175623B2 - System circuit diagram design apparatus, system circuit diagram design method, program, and computer-readable recording medium - Google Patents
System circuit diagram design apparatus, system circuit diagram design method, program, and computer-readable recording medium Download PDFInfo
- Publication number
- JP5175623B2 JP5175623B2 JP2008143728A JP2008143728A JP5175623B2 JP 5175623 B2 JP5175623 B2 JP 5175623B2 JP 2008143728 A JP2008143728 A JP 2008143728A JP 2008143728 A JP2008143728 A JP 2008143728A JP 5175623 B2 JP5175623 B2 JP 5175623B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit diagram
- board
- system circuit
- physical connector
- diagram design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 title claims description 228
- 238000013461 design Methods 0.000 title claims description 211
- 238000000034 method Methods 0.000 title claims description 88
- 239000000758 substrate Substances 0.000 claims description 42
- 238000000605 extraction Methods 0.000 claims description 19
- 238000012545 processing Methods 0.000 description 56
- 230000001174 ascending effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000011960 computer-aided design Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Description
本発明は、システム回路図設計装置、システム回路図設計方法、プログラムおよびコンピュータ読み取り可能な記録媒体に関し、さらに詳細には、複数のプリント基板(本明細書においては冗長な記載を避けるため、「プリント基板」を単位「基板」と適宜に称する。)間を接続する物理コネクタを、回路図設計において配置し、複数基板間の接続を回路図設計において予め設定およびチェックする技術に係るシステム回路図設計装置、システム回路図設計方法、プログラムおよびコンピュータ読み取り可能な記録媒体に関するものである。 The present invention relates to a system circuit diagram design apparatus, a system circuit diagram design method, a program, and a computer-readable recording medium. More specifically, the present invention relates to a plurality of printed circuit boards (in order to avoid redundant description in this specification, “print A system circuit diagram design according to a technique in which physical connectors for connecting between “boards” are appropriately referred to as units “boards”) are arranged in the circuit diagram design, and connections between a plurality of substrates are preset and checked in the circuit diagram design. The present invention relates to an apparatus, a system circuit diagram design method, a program, and a computer-readable recording medium.
なお、本明細書において、「システム回路図」とは、「複数の基板設計間の接続状態を示した回路図」を意味するものとする。
In the present specification, the “system circuit diagram” means a “circuit diagram showing a connection state between a plurality of board designs”.
また、本明細書において、「物理コネクタ」とは、ある基板とある基板との間、即ち、基板間を接続するために各基板上に設けられているコネクタを意味するものとする。 Further, in this specification, the “physical connector” means a connector provided on each board in order to connect between the boards, that is, between the boards.
さらに、本明細書においては、物理コネクタを画面上に表示するためにシンボル化したものを「物理コネクタ基板シンボル」と称することとする。 Further, in the present specification, a symbol formed so that the physical connector is displayed on the screen is referred to as a “physical connector board symbol”.
近年、電子回路の高機能化や製品の小型化等が進むにつれて、1つの筐体内に複数の基板が収容されるケースが生じている。 In recent years, there have been cases in which a plurality of substrates are accommodated in one housing as electronic circuits have higher functions and smaller products.
その際に、複数の基板間を接続するための接続部材として、フレキシブル基板やハーネスケーブルなどが用いられており、これらフレキシブル基板やハーネスケーブルなどの接続部材を介して、ある基板とある基板との間、即ち、基板間の接続が図られている。 At that time, as a connection member for connecting a plurality of substrates, a flexible substrate, a harness cable, or the like is used, and a certain substrate and a certain substrate are connected via the connection member such as the flexible substrate or the harness cable. In other words, connection between the substrates is made.
ここで、フレキシブル基板とは、薄いポリイミドやポリエステルなどのフイルム上に銅箔配線を形成したものであり、こうしたフレキシブル基板を用いて基板間を接続する場合には、薄いポリイミドやポリエステルなどのフイルム上の銅箔配線と基板上の銀箔配線とを接合することにより、フレキシブル基板を介して複数の基板間の接続が実現される。 Here, the flexible substrate is a thin film of polyimide or polyester formed with copper foil wiring. When connecting between substrates using such a flexible substrate, the film on the thin polyimide or polyester film is used. By joining the copper foil wiring and the silver foil wiring on the substrate, connection between the plurality of substrates is realized through the flexible substrate.
また、ハーネスケーブルは、配線線の両端に付随するコネクタを備えており、こうしたハーネスケーブルを用いて基板間を接続する場合には、ハーネスケーブルの両端に付随するコネクタと基板上に形成されたコネクタとを接続することにより、ハーネスケーブルを介して複数の基板間の接続が実現される。 In addition, the harness cable includes connectors attached to both ends of the wiring line, and when connecting between the boards using such a harness cable, a connector attached to both ends of the harness cable and a connector formed on the board. Are connected to each other through a harness cable.
ところで、回路図設計や基板設計においては、一般的にCAD(Computer Aided Design)システムが利用されているが、回路図設計の情報はネットリストや部品表などとして出力され、これらの情報を元に基板設計がおこなわれている。
By the way, CAD (Computer Aided Design) system is generally used in circuit diagram design and board design, but circuit diagram design information is output as a netlist, a parts list, etc. The board is being designed.
こうしたCADシステムを用いた従来の設計手法によれば、1つの基板設計に対する回路図設計(本明細書においては、「1つの基板設計に対する回路図設計」を「基板回路図設計」と適宜に称することとする。)は行われているが、複数の基板設計間の接続を考慮してシステム回路図を作成するための回路図設計(本明細書においては、「複数の基板設計間の接続を考慮してシステム回路図を作成するための回路図設計」を「システム回路図設計」と適宜に称することとする。)までは行われていないという問題点があった。 According to a conventional design method using such a CAD system, a circuit diagram design for one substrate design (in this specification, “circuit diagram design for one substrate design” is appropriately referred to as “substrate circuit diagram design”). However, in the present specification, “a connection between a plurality of board designs is referred to as“ a connection between a plurality of board designs ”. The circuit diagram design for creating a system circuit diagram in consideration of the above is referred to as “system circuit diagram design” as appropriate)).
また、こうした問題点のため、以下に説明するような問題点をも招来するということが指摘されていた。 Moreover, it has been pointed out that due to these problems, problems described below are also invited.
即ち、基板回路図設計から基板設計へ渡される接続情報により、基板設計では当該基板設計内での接続情報のチェックはおこなわれるが、複数の基板設計間における接続情報のチェックまではおこなわれないため、複数の基板設計間における接続情報のミスを見過ごすリスクが生じていたという問題点があり、基板設計でミスを修正した場合には、基板回路図設計においても当該ミスを修正する必要があった。 In other words, the connection information passed from the board circuit diagram design to the board design is checked in the board design, but the connection information between the board designs is not checked. There was a problem that there was a risk of overlooking mistakes in connection information between multiple board designs, and when mistakes were corrected in board design, it was necessary to correct the mistakes in board circuit diagram design as well .
また、基板回路図設計における部品表の出力においては、1つの基板設計に使用される部品の種類や数を把握することは可能であるが、複数の基板設計間で使用される全ての部品の種類や数を一度に把握することができないので、複数の基板設計間で使用される全ての部品の種類や数を知るためには、別途に集計をおこなう必要があるという問題点があった。 Also, in the output of the bill of materials in the board circuit diagram design, it is possible to grasp the type and number of parts used for one board design, but for all parts used between multiple board designs Since the type and number cannot be grasped at a time, in order to know the type and number of all the parts used between a plurality of board designs, there is a problem that it is necessary to separately count.
なお、本願出願人が特許出願時に知っている先行技術は、上記において説明したようなものであって文献公知発明に係る発明ではないため、記載すべき先行技術情報はない。
The prior art that the applicant of the present application knows at the time of filing a patent is as described above and is not an invention related to a known literature, so there is no prior art information to be described.
本発明は、上記したような従来の技術の有する種々の問題点に鑑みてなされたものであり、その目的とするところは、複数の基板設計間の接続を考慮した回路図設計を行うことを可能にしたシステム回路図設計装置、システム回路図設計方法、プログラムおよびコンピュータ読み取り可能な記録媒体を提供しようとするものである。 The present invention has been made in view of the various problems of the prior art as described above, and the object of the present invention is to perform a circuit diagram design considering the connection between a plurality of board designs. An object of the present invention is to provide a system circuit diagram design apparatus, a system circuit diagram design method, a program, and a computer-readable recording medium that are made possible.
また、本発明の目的とするところは、複数の基板設計間における接続情報のチェックを行うことを可能にしたシステム回路図設計装置、システム回路図設計方法、プログラムおよびコンピュータ読み取り可能な記録媒体を提供しようとするものである。 In addition, an object of the present invention is to provide a system circuit diagram design apparatus, a system circuit diagram design method, a program, and a computer-readable recording medium capable of checking connection information between a plurality of board designs. It is something to try.
さらに、本発明の目的とするところは、複数の基板設計間で使用される全ての部品の種類や数を容易に把握することを可能にしたシステム回路図設計装置、システム回路図設計方法、プログラムおよびコンピュータ読み取り可能な記録媒体を提供しようとするものである。 Furthermore, an object of the present invention is to provide a system circuit diagram design apparatus, a system circuit diagram design method, and a program that make it possible to easily grasp the types and numbers of all parts used between a plurality of board designs. And a computer-readable recording medium.
上記目的を達成するために、本発明は、複数の基板の接続関係を回路図設計において予め設定するとともにチェックするようにしたものである。 In order to achieve the above object, according to the present invention, the connection relation of a plurality of substrates is set and checked in advance in the circuit diagram design.
従って、本発明によれば、複数の基板設計間の接続を考慮して回路図設計を行うことができるようになる。 Therefore, according to the present invention, circuit diagram design can be performed in consideration of connection between a plurality of board designs.
また、本発明によれば、複数の基板設計間における接続情報のチェックを行うことができるようになる。 In addition, according to the present invention, it is possible to check connection information between a plurality of board designs.
さらに、本発明によれば、複数の基板設計間で使用される全ての部品の種類や数を容易に把握することができるようになる。 Furthermore, according to the present invention, it is possible to easily grasp the types and numbers of all the parts used between a plurality of board designs.
即ち、本発明のうち請求項1に記載のシステム回路図設計装置は、複数の基板設計間の接続状態を示したシステム回路図を生成するシステム回路図設計装置であって、複数の基板外形を設定する基板外形設定手段と、上記基板外形設定手段により基板外形を設定した複数の基板のそれぞれに対応する基板回路図設計から物理コネクタを抽出する物理コネクタ抽出手段と、上記物理コネクタ抽出手段により抽出された物理コネクタを、上記基板外形設定手段により設定された基板外形の領域内に配置する物理コネクタ配置手段と、上記物理コネクタ配置手段により基板外形の領域内に配置された物理コネクタ間を信号線により接続し、上記基板外形設定手段により基板外形を設定した基板間の接続状態を示すシステム回路図を生成する物理コネクタ間接続手段とを有するようにしたものである。
That is, a system circuit diagram design apparatus according to claim 1 of the present invention is a system circuit diagram design apparatus that generates a system circuit diagram showing a connection state between a plurality of board designs. Substrate outline setting means for setting, physical connector extraction means for extracting a physical connector from a board circuit diagram design corresponding to each of a plurality of boards whose board outlines have been set by the board outline setting means, and extraction by the physical connector extraction means Between the physical connector arranged in the board outline area set by the board outline setting means and the physical connector arranged in the board outline area by the physical connector arrangement means And a physical connector for generating a system circuit diagram showing a connection state between the boards having the board outline set by the board outline setting means. It is obtained so as to have a data connection between means.
また、本発明のうち請求項2に記載のシステム回路図設計装置は、本発明のうち請求項1に記載のシステム回路図設計装置において、上記物理コネクタ間接続手段は、上記物理コネクタ配置手段により基板外形の領域内に配置された物理コネクタ間の接続関係をチェックするようにしたものである。 A system circuit diagram design apparatus according to claim 2 of the present invention is the system circuit diagram design apparatus according to claim 1 of the present invention. The connection relationship between the physical connectors arranged in the area of the board outline is checked.
また、本発明のうち請求項3に記載のシステム回路図設計装置は、本発明のうち請求項1または請求項2のいずれか1項に記載のシステム回路図設計装置において、さらに、上記物理コネクタ間接続手段により生成されたシステム回路図にかかる部品情報を出力する部品表出力手段と、上記物理コネクタ間接続手段により生成されたシステム回路図にかかる接続情報を出力する接続情報出力手段との少なくともいずれか一方を有するようにしたものである。 A system circuit diagram design apparatus according to claim 3 of the present invention is the system circuit diagram design apparatus according to claim 1 or 2, wherein the physical connector is further provided. At least a parts table output unit that outputs component information related to the system circuit diagram generated by the inter-connection unit, and a connection information output unit that outputs connection information related to the system circuit diagram generated by the inter-physical connector connection unit Either one is provided.
また、本発明のうち請求項4に記載のシステム回路図設計方法は、複数の基板設計間の接続状態を示したシステム回路図をシステム回路図設計装置により生成するシステム回路図設計方法であって、複数の基板外形を設定する基板外形設定工程と、上記基板外形設定工程により基板外形を設定した複数の基板のそれぞれに対応する基板回路図設計から物理コネクタを抽出する物理コネクタ抽出工程と、上記物理コネクタ抽出工程により抽出された物理コネクタを、上記基板外形設定工程により設定された基板外形の領域内に配置する物理コネクタ配置工程と、上記物理コネクタ配置工程により基板外形の領域内に配置された物理コネクタ間を信号線により接続し、上記基板外形設定工程により基板外形を設定した基板間の接続状態を示すシステム回路図を生成する物理コネクタ間接続工程とを上記システム回路図設計装置が実行するようにしたものである。 A system circuit diagram design method according to claim 4 of the present invention is a system circuit diagram design method for generating a system circuit diagram showing a connection state between a plurality of board designs by a system circuit diagram design apparatus . A board outer shape setting step for setting a plurality of board outer shapes, a physical connector extracting step for extracting a physical connector from a board circuit diagram design corresponding to each of the plurality of boards whose board outer shapes are set by the board outer shape setting step, and The physical connector extracted in the physical connector extraction process is arranged in the area of the board outline set in the board outline setting process, and the physical connector arrangement process is arranged in the area of the board outline in the physical connector arrangement process. A physical connection between physical connectors using signal lines, and a system that shows the connection status between boards that have been set in the board outline setting process. A physical connector between connecting step of generating a beam circuit diagram is obtained as the system schematic design device executes.
また、本発明のうち請求項5に記載のシステム回路図設計方法は、本発明のうち請求項4に記載のシステム回路図設計方法において、上記物理コネクタ間接続工程は、上記物理コネクタ配置工程により基板外形の領域内に配置された物理コネクタ間の接続関係をチェックするようにしたものである。 Further, the system circuit diagram design method according to claim 5 of the present invention is the system circuit diagram design method according to claim 4 of the present invention, wherein the inter-physical connector connection step is performed by the physical connector arrangement step. The connection relationship between the physical connectors arranged in the area of the board outline is checked.
また、本発明のうち請求項6に記載のシステム回路図設計方法は、本発明のうち請求項4または請求項5のいずれか1項に記載のシステム回路図設計方法において、さらに、上記物理コネクタ間接続工程により生成されたシステム回路図にかかる部品情報を出力する部品表出力工程と、上記物理コネクタ間接続工程により生成されたシステム回路図にかかる接続情報を出力する接続情報出力工程との少なくともいずれか一方を上記システム回路設計装置が実行するようにしたものである。 A system circuit diagram design method according to a sixth aspect of the present invention is the system circuit diagram design method according to any one of the fourth or fifth aspects of the present invention, further comprising the physical connector. At least a parts table output step for outputting component information related to the system circuit diagram generated by the inter-connection step, and a connection information output step for outputting connection information related to the system circuit diagram generated by the inter-physical connector connection step Either one is executed by the system circuit design apparatus .
また、本発明のうち請求項7に記載の発明は、本発明のうち請求項1、2または3のいずれか1項に記載のシステム回路図設計装置としてコンピュータを機能させるためのプログラムである。 The invention according to claim 7 of the present invention is a program for causing a computer to function as the system circuit diagram design apparatus according to any one of claims 1, 2, or 3 of the present invention.
また、本発明のうち請求項8に記載の発明は、本発明のうち請求項4、5または6のいずれか1項に記載のシステム回路図設計方法をコンピュータに実行させるためのプログラムである。 An invention according to an eighth aspect of the present invention is a program for causing a computer to execute the system circuit diagram designing method according to any one of the fourth, fifth and sixth aspects of the present invention.
また、本発明のうち請求項9に記載の発明は、本発明のうち請求項7または8のいずれか1項に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体である。 The invention according to claim 9 is a computer-readable recording medium on which the program according to claim 7 or 8 is recorded.
本発明は、以上説明したように構成されているので、複数の基板設計間の接続を考慮した回路図設計を行うことを可能にしたシステム回路図設計装置、システム回路図設計方法、プログラムおよびコンピュータ読み取り可能な記録媒体を提供することができるようになるという優れた効果を奏する。 Since the present invention is configured as described above, a system circuit diagram design apparatus, a system circuit diagram design method, a program, and a computer that can perform circuit diagram design considering connection between a plurality of board designs There is an excellent effect that a readable recording medium can be provided.
また、本発明は、以上説明したように構成されているので、複数の基板設計間における接続情報のチェックを行うことを可能にしたシステム回路図設計装置、システム回路図設計方法、プログラムおよびコンピュータ読み取り可能な記録媒体を提供することができるようになるという優れた効果を奏する。 In addition, since the present invention is configured as described above, a system circuit diagram design apparatus, a system circuit diagram design method, a program, and a computer reading that can check connection information between a plurality of board designs There is an excellent effect that a possible recording medium can be provided.
さらに、本発明は、以上説明したように構成されているので、複数の基板設計間で使用される全ての部品の種類や数を容易に把握することを可能にしたシステム回路図設計装置、システム回路図設計方法、プログラムおよびコンピュータ読み取り可能な記録媒体を提供することができるようになるという優れた効果を奏する。 Furthermore, since the present invention is configured as described above, a system circuit diagram design apparatus and system that can easily grasp the types and number of all parts used between a plurality of board designs. The circuit diagram designing method, program, and computer-readable recording medium can be provided.
以下、添付の図面を参照しながら、本発明によるシステム回路図設計装置、システム回路図設計方法、プログラムおよびコンピュータ読み取り可能な記録媒体の実施の形態の一例を詳細に説明するものとする。 Hereinafter, an example of an embodiment of a system circuit diagram design apparatus, a system circuit diagram design method, a program, and a computer-readable recording medium according to the present invention will be described in detail with reference to the accompanying drawings.
図1には、本発明によるシステム回路図設計装置の実施の形態の一例のハードウェア構成を表すブロック構成図が示されている。
FIG. 1 is a block diagram showing a hardware configuration of an example of an embodiment of a system circuit diagram design apparatus according to the present invention.
即ち、この本発明によるシステム回路図設計装置(以下、単に「システム回路図設計装置」と適宜に称する。)100は、公知のパーソナルコンピュータシステムや汎用コンピュータシステムなどで実現されており、その全体の動作を中央処理装置(CPU)10を用いて制御するように構成されている。 That is, the system circuit diagram design apparatus (hereinafter simply referred to as “system circuit diagram design apparatus”) 100 according to the present invention is realized by a known personal computer system, general-purpose computer system, or the like. The operation is controlled by using a central processing unit (CPU) 10.
そして、このCPU10には、バス12を介して、後述するCPU10の制御のためのプログラムや各種のデータなどを記憶するリードオンリメモリ(ROM)やCPU10のワーキングエリアとして用いられる記憶領域などを備えたランダムアクセスメモリ(RAM)などから構成される記憶装置14と、CPU10の制御に基づいて各種の表示を行うCRTや液晶パネルなどの画面を備えた表示装置16と、CPU10の制御により生成された各種データを出力するプリンターなどの出力装置18と、表示装置16の画面上における任意の位置を指定する入力装置たるマウスなどのポインティングデバイス20と、任意の文字を入力するための入力装置たるキーボードなどの文字入力デバイス22と、外部に接続される各種機器の入出力インターフェース回路(I/O)24とが接続されている。 The CPU 10 is provided with a read-only memory (ROM) for storing a program for controlling the CPU 10 to be described later and various data via the bus 12, a storage area used as a working area for the CPU 10, and the like. A storage device 14 composed of a random access memory (RAM) or the like, a display device 16 having a screen such as a CRT or a liquid crystal panel for performing various displays based on the control of the CPU 10, and various types generated by the control of the CPU 10 An output device 18 such as a printer that outputs data, a pointing device 20 such as a mouse that specifies an arbitrary position on the screen of the display device 16, a keyboard that is an input device for inputting arbitrary characters, and the like Input / output of the character input device 22 and various devices connected to the outside And centers face circuit (I / O) 24 is connected.
また、システム回路図設計装置100においては、ハードディスクなどの外部記憶装置26がI/O24を介して接続されているとともに、コンパクトディスク(CD)やフレキシブルディスク(FD)などのようなコンピュータ読み取り可能な記録媒体(以下、単に「記録媒体」と適宜に称する。)30へCPU10の制御に基づき生成された各種データを書き込んで記憶させたり記録媒体30に記憶された各種データを記憶装置14へ読み込むためのリードライト装置28がI/O24を介して接続されている。 In the system circuit diagram designing apparatus 100, an external storage device 26 such as a hard disk is connected via the I / O 24 and is readable by a computer such as a compact disk (CD) or a flexible disk (FD). Various types of data generated based on the control of the CPU 10 are written and stored in a recording medium (hereinafter simply referred to simply as “recording medium”) 30, and various types of data stored in the recording medium 30 are read into the storage device 14. The read / write device 28 is connected via the I / O 24.
ここで、後述するシステム回路図設計装置100による処理を実行するためのプログラムや当該処理に用いる各種データは、記憶装置14のリードオンリメモリやランダムアクセスメモリへ予め記憶するようにしておいてもよいし、外部記憶装置26や記録媒体30から記憶装置14のランダムアクセスメモリへ読み込むようにしてもよい。 Here, a program for executing processing by the system circuit diagram designing apparatus 100 described later and various data used for the processing may be stored in advance in a read-only memory or a random access memory of the storage device 14. However, the random access memory of the storage device 14 may be read from the external storage device 26 or the recording medium 30.
また、システム回路図設計装置100に通信機能を設けるようにして、システム回路図設計装置100による処理を実行するためのプログラムや当該処理に用いる各種データを、通信により外部からシステム回路図設計装置100の記憶装置14のランダムアクセスメモリへ読み込むようにしてもよい。 Further, the system circuit diagram design apparatus 100 is provided with a communication function so that a program for executing processing by the system circuit diagram design apparatus 100 and various data used for the process are communicated from outside by the system circuit diagram design apparatus 100. You may make it read in the random access memory of the memory | storage device 14.
なお、以下の説明においては、システム回路図設計装置100の理解を容易にするために、記憶装置14に後述するシステム回路図設計装置100による処理を実行するためのプログラムや当該処理に用いる各種データが予め記憶されているものとする。 In the following description, in order to facilitate understanding of the system circuit diagram design device 100, a program for executing processing by the system circuit diagram design device 100 described later in the storage device 14 and various data used for the processing. Is stored in advance.
ここで、図2には、システム回路図設計装置100の機能的特徴をブロック化した機能ブロック図が示されており、また、図3には、基板外形設定処理(後述する。)の処理ルーチンのフローチャートが示されており、また、図4には、物理コネクタ抽出処理(後述する。)の処理ルーチンのフローチャートが示されており、また、図5には、物理コネクタ配置処理(後述する。)の処理ルーチンのフローチャートが示されており、また、図6には、物理コネクタ間接続処理(後述する。)の処理ルーチンのフローチャートが示されており、これら図2乃至図6を参照しながら、システム回路図設計装置100により実行される処理内容を説明する。
Here, FIG. 2 shows a functional block diagram in which functional features of the system circuit diagram designing apparatus 100 are made into blocks, and FIG. 3 shows a processing routine of a board outer shape setting process (described later). FIG. 4 shows a flowchart of a processing routine of a physical connector extraction process (described later), and FIG. 5 shows a physical connector arrangement process (described later). ) Is shown, and FIG. 6 is a flowchart of the physical connector connection process (described later), which is described with reference to FIGS. Processing contents executed by the system circuit diagram design apparatus 100 will be described.
このシステム回路図設計装置100においては、後述する各種の処理により、複数基板設計間の接続を回路図設計において予め設定およびチェックすることができる。 In this system circuit diagram design apparatus 100, connection between a plurality of board designs can be set and checked in advance in circuit diagram design by various processes described later.
即ち、システム回路図設計装置100においては、はじめに、CPU10の制御により、基板の外形形状たる基板外形を設定する基板外形設定処理102が行われる。
That is, in the system circuit diagram design apparatus 100, first, the board outer shape setting process 102 for setting the board outer shape, which is the outer shape of the substrate, is performed under the control of the CPU 10.
より詳細には、システム回路図設計装置100のユーザーが、表示装置16の画面上において、ポインティングデバイス20の操作により基板の外形形状として所望の大きさおよび形状の枠形状を所定の領域において指定すると、当該指定した枠形状が基板外形として設定され(ステップS302)、設定された基板外形を表示装置16の画面上の当該所定の領域上に表示する(ステップS304)処理が行われる。 More specifically, when a user of the system circuit diagram design apparatus 100 designates a frame shape having a desired size and shape as a substrate outer shape on a screen of the display device 16 by operating the pointing device 20 in a predetermined region. Then, the designated frame shape is set as the board outline (step S302), and the set board outline is displayed on the predetermined area on the screen of the display device 16 (step S304).
そして、この基板外形設定処理102においては、システム回路図設計装置100によるシステム回路図設計の対象となる全ての基板について、基板外形を設定する処理が行われるものであり、結果として、少なくとも2以上の複数の基板の基板外形が設定されることになる。 In this board outline setting process 102, the process of setting the board outline is performed for all the boards that are the target of the system circuit diagram design by the system circuit diagram design apparatus 100. As a result, at least two or more are set. The substrate outlines of the plurality of substrates are set.
なお、図7乃至図13を参照しながら後述するシステム回路図設計装置100の動作例においては、基板外形を設定するための領域を「シート」として設定することができ、当該シートのシート名を特定することにより、上記した所定の領域が定義されている。 In the operation example of the system circuit diagram designing apparatus 100 to be described later with reference to FIGS. 7 to 13, an area for setting the board outer shape can be set as “sheet”, and the sheet name of the sheet can be set. By specifying, the above-mentioned predetermined area is defined.
次に、システム回路図設計装置100においては、CPU10の制御により、記憶装置14に記憶されているデータである各種シンボルを示す情報の中から、物理コネクタのシンボル(本明細書においては、物理コネクタのシンボルを「物理コネクタ基板シンボル」と適宜に称する。)を示す情報のみを抽出する物理コネクタ抽出処理104が行われる。
Next, in the system circuit diagram designing apparatus 100, a physical connector symbol (in this specification, a physical connector is selected from information indicating various symbols as data stored in the storage device 14 under the control of the CPU 10. This symbol is referred to as “physical connector board symbol” as appropriate.
より詳細には、基板外形設定処理102により設定した複数の基板のそれぞれに対応する基板回路図設計上に配置された各種のシンボルを示す情報(以下、「シンボルを示す情報」を「シンボル情報」と適宜に称する。)を検索し(ステップS402)、検索した各種シンボルのシンボル情報の中から物理コネクタ基板シンボルのシンボル情報のみを抽出し(ステップS404)、抽出した物理コネクタ基板シンボルのシンボル情報に基づいて当該シンボル情報により示される物理コネクタ基板シンボルを表示装置16の画面に表示する(ステップS406)処理が行われる。 More specifically, information indicating various symbols arranged on the board circuit diagram design corresponding to each of the plurality of boards set by the board outline setting processing 102 (hereinafter, “symbol information” is referred to as “symbol information”). (Step S402), only the symbol information of the physical connector board symbol is extracted from the searched symbol information of the various symbols (step S404), and the symbol information of the physical connector board symbol is extracted. Based on this, the physical connector board symbol indicated by the symbol information is displayed on the screen of the display device 16 (step S406).
なお、ステップS406の処理において物理コネクタ基板シンボルを表示装置16の画面に表示する際には、基板外形設定処理102のステップS304の処理において基板外形を表示した領域と同一の領域内に表示するようにしてもよいし、また、基板外形を表示した領域とは異なる領域に表示するようにしてもよい。 When the physical connector board symbol is displayed on the screen of the display device 16 in the process of step S406, it is displayed in the same area as the area where the board outline is displayed in the process of step S304 of the board outline setting process 102. Alternatively, it may be displayed in an area different from the area where the board outline is displayed.
次に、システム回路図設計装置100においては、CPU10の制御により、物理コネクタ抽出処理104により抽出された物理コネクタ基板シンボルを、基板外形設定処理102のステップS304の処理において表示された基板外形の領域内に配置する物理コネクタ配置処理106が行われる。
Next, in the system circuit diagram design apparatus 100, the physical connector board symbol extracted by the physical connector extraction process 104 under the control of the CPU 10 is displayed on the board outline area displayed in the process of step S 304 of the board outline setting process 102. A physical connector placement process 106 to be placed inside is performed.
より詳細には、システム回路図設計装置100のユーザーがポインティングデバイス20の操作により、基板外形設定処理102のステップS304の処理において表示装置16の画面に表示された物理コネクタ基板シンボルの中から任意の物理コネクタ基板シンボルを指定すると、当該指定された物理コネクタ基板シンボルが物理コネクタ配置処理106による処理対象として設定される(ステップS502)。 More specifically, the user of the system circuit diagram designing apparatus 100 operates any of the physical connector board symbols displayed on the screen of the display device 16 in the process of step S304 of the board outline setting process 102 by operating the pointing device 20. When the physical connector board symbol is designated, the designated physical connector board symbol is set as a processing target by the physical connector placement processing 106 (step S502).
なお、例えば、ポインティングデバイス20がマウスの場合には、当該マウスのマウスポインタを任意の物理コネクタ基板シンボル上に位置させてクリックする操作により、当該クリックされた物理コネクタ基板シンボルが物理コネクタ配置処理106による処理対象として設定されるように構成することができる。 For example, when the pointing device 20 is a mouse, the clicked physical connector board symbol is changed to the physical connector placement processing 106 by an operation of positioning the mouse pointer of the mouse on an arbitrary physical connector board symbol and clicking. It can be configured to be set as a processing target.
その後に、上記ユーザーがポインティングデバイス20の操作により、当該処理対象として設定された物理コネクタ基板シンボルを、基板外形設定処理102のステップS304の処理において表示された基板外形の領域内の移動して当該領域内における所望の位置に置くと、当該所望の位置が当該処理対象として設定された物理コネクタ基板シンボルの当該基板外形の領域内の配置位置として設定され(ステップS504)、当該設定された配置位置の位置情報に基づいて当該基板外形の領域内の当該配置位置に当該処理対象として設定された物理コネクタ基板シンボルが位置するようにして表示装置16の画面に表示する(ステップS506)処理が行われる。 Thereafter, the user operates the pointing device 20 to move the physical connector board symbol set as the processing target within the board outline area displayed in the process of step S304 of the board outline setting process 102. When placed at a desired position in the area, the desired position is set as an arrangement position in the area of the board outline of the physical connector board symbol set as the processing target (step S504), and the set arrangement position is set. Based on the positional information, the physical connector board symbol set as the processing target is displayed on the screen of the display device 16 so as to be positioned at the arrangement position in the area of the board outline (step S506). .
なお、例えば、ポインティングデバイス20がマウスの場合には、当該マウスによるドラッグアンドドロップの操作により、当該処理対象として設定された物理コネクタ基板シンボルを当該基板外形の領域内における当該所望の位置に配置するように構成することができる。 For example, when the pointing device 20 is a mouse, the physical connector board symbol set as the processing target is arranged at the desired position in the area of the board outline by a drag-and-drop operation with the mouse. It can be constituted as follows.
次に、システム回路図設計装置100においては、CPU10の制御により、物理コネクタ配置処理106により基板外形の領域内における所望の位置に配置された物理コネクタ基板シンボルについて、接続関係にある物理コネクタ基板シンボル同士を信号線により接続し、基板外形設定処理102により基板外形を設定した基板間の接続状態を示すシステム回路図を生成する物理コネクタ間接続処理108が行われる。
Next, in the system circuit diagram design apparatus 100, physical connector board symbols that are in a connection relationship with respect to the physical connector board symbols placed at desired positions in the board outline area by the physical connector placement processing 106 under the control of the CPU 10. A physical connector connection process 108 for generating a system circuit diagram showing a connection state between the boards which are connected to each other by signal lines and whose board outline is set by the board outline setting process 102 is performed.
より詳細には、システム回路図設計装置100のユーザーがポインティングデバイス20や文字入力デバイス22の操作により、物理コネクタ配置処理106により基板外形の領域内に配置された物理コネクタ基板シンボルの中から、信号線により接続する対象として一対の物理コネクタ基板シンボル、即ち、2個の物理コネクタ基板シンボルを指定すると、当該指定された一対の物理コネクタ基板シンボルが物理コネクタ間接続処理108による処理対象として設定される(ステップS602)。 More specifically, the user of the system circuit diagram design apparatus 100 operates the pointing device 20 or the character input device 22 to select a signal from the physical connector board symbols placed in the board outline area by the physical connector placement processing 106. When a pair of physical connector board symbols, that is, two physical connector board symbols are designated as targets to be connected by lines, the designated pair of physical connector board symbols are set as processing targets by the inter-physical connector connection processing 108. (Step S602).
そして、上記したステップS602の処理により、物理コネクタ間接続処理108の処理対象として一対の物理コネクタ基板シンボルが指定されると、予め設定された任意のルールに従って上記一対の物理コネクタ基板シンボル同士を接続する信号線が自動的に設定され(ステップS604)、これによりシステム回路図が得られる。 When a pair of physical connector board symbols is designated as a processing target of the inter-physical connector connection process 108 by the process in step S602 described above, the pair of physical connector board symbols are connected to each other according to a predetermined rule. The signal line to be set is automatically set (step S604), whereby a system circuit diagram is obtained.
また、当該設定された信号線の情報に基づいて、当該処理対象の一対の物理コネクタ基板シンボル同士を接続する信号線を表示装置16の画面に表示する(ステップS606)処理が行われ、これによりユーザーはシステム回路図を視認することができる。 Further, based on the set signal line information, a signal line for connecting the pair of physical connector board symbols to be processed is displayed on the screen of the display device 16 (step S606). The user can view the system circuit diagram.
ここで、上記により得られたシステム回路図は、記憶装置14に記憶され、また、出力装置18により出力するようようにしてもよい。 Here, the system circuit diagram obtained as described above may be stored in the storage device 14 and may be output by the output device 18.
なお、上記した信号線を設定するための任意のルールの一例については、図7乃至図13に示すシステム回路図設計装置100の動作例を参照しながら後に詳述する。 An example of an arbitrary rule for setting the above signal line will be described in detail later with reference to an operation example of the system circuit diagram design apparatus 100 shown in FIGS.
また、ステップS604の処理により一対の物理コネクタ基板シンボル同士を自動的に接続する処理において、図7乃至図13に示すシステム回路図設計装置100の動作例を参照しながら後に詳述するように、信号線により接続された物理コネクタ基板シンボル間の接続チェックを行う物理コネクタ間接続チェック処理を実行するようにしてもよい。 Further, in the process of automatically connecting a pair of physical connector board symbols by the process of step S604, as will be described in detail later with reference to the operation example of the system circuit diagram design apparatus 100 shown in FIGS. You may make it perform the connection check process between physical connectors which performs the connection check between the physical connector board | substrate symbols connected by the signal wire | line.
上記のようにして基板外形の領域内における所望の位置に配置された物理コネクタ基板シンボル同士を信号線で接続する物理コネクタ間接続処理108が行われると、CPU10の制御により、システム回路図設計装置100における処理対象の複数の基板に係る物理コネクタ基板シンボルを含めた全シンボルの部品情報を部品表として出力する部品表出力処理110を実行することができる。なお、この部品表の情報たる部品表情報は、記憶装置14にも記憶される。
When the physical connector connection processing 108 for connecting the physical connector board symbols arranged at desired positions in the board outer area with signal lines as described above is performed, the system circuit diagram design apparatus is controlled by the CPU 10. A parts table output process 110 that outputs part information of all symbols including physical connector board symbols related to a plurality of boards to be processed in 100 as a parts table can be executed. Note that the bill of material information, which is the bill of material information, is also stored in the storage device 14.
より詳細には、システム回路図設計装置100のユーザーがポインティングデバイス20や文字入力デバイス22の操作により部品表の出力を指示すると、出力装置18により部品表を出力する。 More specifically, when the user of the system circuit diagram design apparatus 100 instructs the output of the parts table by operating the pointing device 20 or the character input device 22, the output unit 18 outputs the parts table.
同様に、上記のようにして基板外形の領域内における所望の位置に配置された物理コネクタ基板シンボル同士を信号線で接続する物理コネクタ間接続処理108が行われると、CPU10の制御により、システム回路図設計装置100における処理対象の複数の基板に係る接続情報を出力する接続情報出力処理112を実行することができる。なお、この接続情報は、記憶装置14にも記憶される。 Similarly, when the physical connector connection processing 108 for connecting the physical connector board symbols arranged at desired positions in the board outline area with signal lines as described above is performed, the system circuit is controlled under the control of the CPU 10. A connection information output process 112 for outputting connection information relating to a plurality of substrates to be processed in the diagram design apparatus 100 can be executed. This connection information is also stored in the storage device 14.
より詳細には、システム回路図設計装置100のユーザーがポインティングデバイス20や文字入力デバイス22の操作により接続情報の出力を指示すると、出力装置18により接続情報としてネットリストを出力する。 More specifically, when the user of the system circuit diagram design device 100 instructs the output of connection information by operating the pointing device 20 or the character input device 22, the output device 18 outputs a net list as connection information.
なお、上記した各処理において発生する部品表情報および接続情報以外の各種の情報も、記憶装置14に適宜に記憶されるものである。
Various information other than the parts table information and connection information generated in each process described above is also stored in the storage device 14 as appropriate.
次に、図7乃至図13に示すシステム回路図設計装置100の動作例を参照しながら、システム回路図設計装置100により実行される処理内容についてさらに詳細に説明する。
Next, details of processing executed by the system circuit diagram design device 100 will be described with reference to an operation example of the system circuit diagram design device 100 shown in FIGS.
ここで、図7(a)(b)(c)(d)には、システム回路図設計装置100の表示装置16に表示される主要な表示例を模式的に示す説明図が示されている。
Here, FIGS. 7A, 7 </ b> B, 7 </ b> C, and 7 </ b> D are explanatory diagrams schematically showing main display examples displayed on the display device 16 of the system circuit diagram designing apparatus 100. .
より詳細には、図7(a)は、ファイルマネージャーの表示画面7−1の一例を示し、システム回路図設計装置100において処理対象とする基板外形を設定するシート(システム回路図設計装置100においては、複数のシートを設定することができる。)を特定するためのシート名を表示するシート名表示領域7−2および物理コネクタ基板シンボルで構成された基板回路名を表示する基板回路名表示領域7−3がツリー構造で表示されることになる。 More specifically, FIG. 7A shows an example of the display screen 7-1 of the file manager, and a sheet (in the system circuit diagram design apparatus 100) for setting the board outline to be processed in the system circuit diagram design apparatus 100. A plurality of sheets can be set.) A sheet name display area 7-2 for displaying a sheet name for specifying a board circuit name display area for displaying a board circuit name composed of physical connector board symbols 7-3 is displayed in a tree structure.
ここで、ファイルマネージャーの表示画面の基板回路名表示領域7−3には、システム回路図設計上に配置された物理コネクタ基板シンボルで構成された基板回路と同数の基板回路名が表示されることになり、物理コネクタ基板シンボルが基板外形に配置されていない場合には、基板回路名表示領域7−3には基板回路名が表示されることはない。 Here, the board circuit name display area 7-3 on the display screen of the file manager displays the same number of board circuit names as the board circuits configured with the physical connector board symbols arranged on the system circuit diagram design. When the physical connector board symbol is not arranged on the board outline, the board circuit name is not displayed in the board circuit name display area 7-3.
なお、図7(a)に示す例においては、図7乃至図13に示すシステム回路図設計装置100の動作例において用いるシートのシート名として、シート001を意味する「001.sht」がシート名表示領域7−2に表示されており、また、図7乃至図13に示すシステム回路図設計装置100の動作例において用いる基板回路の基板回路名として、セグメント回路を意味する「セグメント」およびコントロール回路を意味する「コントロール」が基板回路名表示領域7−3に表示されている。 In the example shown in FIG. 7A, “001.sht” meaning the sheet 001 is the sheet name as the sheet name used in the operation example of the system circuit diagram designing apparatus 100 shown in FIGS. As a board circuit name of the board circuit displayed in the display area 7-2 and used in the operation example of the system circuit diagram designing apparatus 100 shown in FIGS. Is displayed in the board circuit name display area 7-3.
次に、図7(b)は、システム回路図設計装置100のエディタ画面の一例であり、このエディタ画面上において、上記したシステム回路図設計装置100の各種の処理が行われる。
Next, FIG. 7B is an example of an editor screen of the system circuit diagram design device 100, and various processes of the system circuit diagram design device 100 described above are performed on this editor screen.
即ち、このエディタ画面上で基板外形の設定、物理コネクタ基板シンボルの配置あるいは物理コネクタ基板シンボル間の接続の処理などが行われるものである。 That is, setting of the board outline, arrangement of physical connector board symbols, processing of connection between physical connector board symbols, and the like are performed on this editor screen.
なお、図7(b)において、符号7−4はシート001の領域たるシート領域を示している。 In FIG. 7B, reference numeral 7-4 indicates a sheet area which is an area of the sheet 001.
そして、このシート領域7−4内において破線で示されている基板外形7−5−1、7−5−2ならびに物理コネクタ基板シンボル7−6−1、7−6−2、7−6−3、7−6−4は、この動作例においてエディタ画面上に設定されることになる基板外形ならびに物理コネクタ基板シンボルである。 The board outlines 7-5-1 and 7-5-2 and physical connector board symbols 7-6-1, 7-6-2, and 7-6 shown by broken lines in the sheet region 7-4. 3 and 7-6-4 are the board outline and physical connector board symbols to be set on the editor screen in this operation example.
なお、上記したように基板外形7−5−1、7−5−2は、システム回路図設計を構成する基板回路図設計に対応してユーザーにより設定される。 As described above, the board outlines 7-5-1 and 7-5-2 are set by the user corresponding to the board circuit diagram design constituting the system circuit diagram design.
ここで、図7(b)において、左側に示された基板外形7−5−1は、この動作例を説明するために用いる第1の基板回路図設計たるコントロール回路の基板回路図設計(「第1の基板回路図設計たるコントロール回路の基板回路図設計」を「基板回路図設計A」と称する。)に対応してユーザーが設定した基板外形に対応し、また、右側に示された基板外形7−5−2は、この動作例を説明するために用いる第2の基板回路図設計たるセグメント回路の基板回路図設計(「第2の基板回路図設計たるセグメント回路の基板回路図設計」を「基板回路図設計B」と称する。)に対応している。 Here, in FIG. 7B, the board outline 7-5-1 shown on the left side is a board circuit diagram design of the control circuit ("" The board circuit diagram design of the control circuit, which is the first circuit board diagram design, is referred to as “board circuit diagram design A”). The board shown on the right side corresponds to the board outline set by the user. The external shape 7-5-2 is a substrate circuit diagram design of a segment circuit which is a second substrate circuit diagram design used to explain this operation example ("substrate circuit diagram design of a segment circuit which is a second substrate circuit diagram design"). Is referred to as “substrate circuit diagram design B”).
次に、図7(c)(d)は、従来の基板回路図設計におけるエディタ画面の一例であり、従来の基板回路図設計、即ち、IC部品シンボルやディスクリート部品シンボルあるいは物理コネクタ基板シンボルなどの配置や接続などは、このエディタ画面において行われる。
Next, FIGS. 7C and 7D are examples of an editor screen in the conventional board circuit diagram design, such as a conventional board circuit diagram design, that is, an IC component symbol, a discrete component symbol, a physical connector board symbol, or the like. Arrangement and connection are performed on this editor screen.
なお、図7(c)は基板回路図設計Aのエディタ画面であり、また、図7(d)は基板回路図設計Bのエディタ画面である。 FIG. 7C shows an editor screen for board circuit diagram design A, and FIG. 7D shows an editor screen for board circuit diagram design B.
即ち、このシステム回路図設計装置100の動作例においては、基板回路図設計Aと基板回路図設計Bとを処理対象としてシステム回路図設計が行われるものであり、基板回路図設計Aにおける物理コネクタ基板シンボル7−6−1、7−6−2がシステム回路図設計に反映されるとともに、基板回路図設計Bにおける物理コネクタ基板シンボル7−6−3、7−6−4がシステム回路図設計に反映されることになる。 That is, in the operation example of the system circuit diagram design apparatus 100, the system circuit diagram design is performed with the substrate circuit diagram design A and the substrate circuit diagram design B as processing targets. The board symbols 7-6-1 and 7-6-2 are reflected in the system circuit diagram design, and the physical connector board symbols 7-6-3 and 7-6-4 in the board circuit diagram design B are system circuit diagram designs. Will be reflected.
次に、図8(a)(b)は、物理コネクタ抽出処理104において表示装置16に表示される表示例の一例を示している。
Next, FIGS. 8A and 8B show an example of a display example displayed on the display device 16 in the physical connector extraction process 104.
より詳細には、図8(a)は、物理コネクタ基板シンボル入力ツールの表示画面8−1の一例を示し、名称指定領域8−2に基板回路図設計の名称を入力して当該基板回路図設計を指定し、OKボタン8−3をマウスなどでクリックすることにより、当該基板回路図設計に含まれる物理コネクタ基板シンボルを自動的に抽出する物理コネクタ抽出処理104が実行される。 More specifically, FIG. 8A shows an example of the display screen 8-1 of the physical connector board symbol input tool, and the board circuit diagram is inputted by inputting the name of the board circuit diagram design in the name designation area 8-2. When a design is designated and the OK button 8-3 is clicked with a mouse or the like, a physical connector extraction process 104 for automatically extracting a physical connector board symbol included in the board circuit diagram design is executed.
なお、基板回路図設計に含まれる物理コネクタ基板シンボルを自動的に抽出する処理においては、例えば、物理コネクタ基板シンボルに含まれる種別コードなどをキーとして自動的に抽出するようにすればよい。 In the process of automatically extracting the physical connector board symbol included in the board circuit diagram design, for example, the type code included in the physical connector board symbol may be automatically extracted as a key.
また、図8(b)は、物理コネクタ抽出処理104により基板回路図設計データから物理コネクタ基板シンボルを抽出した状態の表示例の一例を示している。 FIG. 8B shows an example of a display example in which the physical connector board symbol is extracted from the board circuit diagram design data by the physical connector extraction process 104.
なお、この図8(b)には、基板回路図設計Aにおける物理コネクタ基板シンボル7−6−1、7−6−2を抽出した状態が示されている。 FIG. 8B shows a state where physical connector board symbols 7-6-1 and 7-6-2 in the board circuit diagram design A are extracted.
次に、図9は、物理コネクタ配置処理106において表示装置16に表示される表示例の一例であり、基板外形7−5−1の領域内に物理コネクタ基板シンボル7−6−1、7−6−2を配置するとともに、基板外形7−5−2の領域内に物理コネクタ基板シンボル7−6−3、7−6−4を配置した後の状態を示している。
Next, FIG. 9 is an example of a display example displayed on the display device 16 in the physical connector placement processing 106, and physical connector board symbols 7-6-1 and 7- are displayed in the area of the board outline 7-5-1. 6B shows a state after the physical connector board symbols 7-6-3 and 7-6-4 are arranged in the area of the board outer shape 7-5-2.
次に、図10(a)(b)は、ピン数が同一の物理コネクタ同士を接続する、即ち、同一ピン数の物理コネクタ同士を接続する物理コネクタ間接続処理108において表示装置16に表示される表示例の一例を示している。
Next, FIGS. 10A and 10B are displayed on the display device 16 in the inter-physical connector connection process 108 in which physical connectors having the same number of pins are connected, that is, physical connectors having the same number of pins are connected. An example of a display example is shown.
より詳細には、図10(a)は、基板シンボル自動接続ツールの表示画面10−1の一例を示し、接続対象とする一対の物理コネクタ基板シンボル間の接続を自動的に一括で行うように設定されている。 More specifically, FIG. 10A shows an example of the display screen 10-1 of the board symbol automatic connection tool, and the connection between a pair of physical connector board symbols to be connected is automatically performed collectively. Is set.
即ち、接続対象とする一対の物理コネクタ基板シンボルの一方を指定する第1指定欄10−2に、接続対象とする一対の物理コネクタ基板シンボルの一方の名称を入力して当該一方の物理コネクタ基板シンボルを指定し、また、接続対象とする一対の物理コネクタ基板シンボルの他方を指定する第2指定欄10−3に、接続対象とする一対の物理コネクタ基板シンボルの他方の名称を入力して当該他方の物理コネクタ基板シンボルを指定すると、第1指定欄10−2および第2指定欄10−3で指定した物理コネクタ基板シンボルの属性として、接続ピン情報表示領域10−4に第1指定欄10−2および第2指定欄10−3で指定した物理コネクタ基板シンボルの接続ピン情報が一覧表形式で表示される。 That is, the name of one of the pair of physical connector board symbols to be connected is input to the first designation field 10-2 for designating one of the pair of physical connector board symbols to be connected, and the one physical connector board In the second designation field 10-3 for designating the symbol and designating the other of the pair of physical connector board symbols to be connected, enter the name of the other of the pair of physical connector board symbols to be connected. When the other physical connector board symbol is designated, the first designation field 10 is displayed in the connection pin information display area 10-4 as the attribute of the physical connector board symbol designated in the first designation field 10-2 and the second designation field 10-3. -2 and the connection pin information of the physical connector board symbol designated in the second designation column 10-3 are displayed in a list form.
ここで、図10(a)における接続ピン情報表示領域10−4の左半分の欄10−4−1が、第1指定欄10−2で指定した物理コネクタ基板シンボルの接続ピン情報を示しており、一方、図10(a)における接続ピン情報表示領域10−4の右半分の欄10−4−2が、第2指定欄10−3で指定した物理コネクタ基板シンボルの接続ピン情報を示しているものであって、同一行が接続関係にあるピンとして認識されるものである。 Here, the left half column 10-4-1 of the connection pin information display area 10-4 in FIG. 10A shows the connection pin information of the physical connector board symbol designated in the first designation column 10-2. On the other hand, the right half column 10-4-2 of the connection pin information display area 10-4 in FIG. 10A shows the connection pin information of the physical connector board symbol designated in the second designation column 10-3. And the same row is recognized as a pin having a connection relationship.
なお、接続ピン情報としては、ピン番号、IO属性、コメントあるいはユーザラベルなどの属性設定を可能としてもよい。 In addition, as connection pin information, it may be possible to set attributes such as pin number, IO attribute, comment, or user label.
そして、符号10−5はOKボタンであり、このOKボタン10−5をマウスなどでクリックすることにより、物理コネクタ同士を接続する物理コネクタ間接続処理108が実行される。 Reference numeral 10-5 denotes an OK button. When this OK button 10-5 is clicked with a mouse or the like, a physical connector connection process 108 for connecting the physical connectors is executed.
また、図10(b)は、物理コネクタ間接続処理108により物理コネクタ基板シンボル間を信号線10−6、10−7で接続した後の状態のシステム回路図の表示例の一例を示している。 FIG. 10B shows an example of a display example of a system circuit diagram in a state after the physical connector board symbols are connected by the signal lines 10-6 and 10-7 by the physical connector connection processing 108. .
なお、信号線10−6による接続は、信号線同士が交差しないストレート接続の例を示し、また、信号線10−7による接続は、信号線同士が交差するクロス接続の例を示している。 The connection by the signal line 10-6 shows an example of straight connection in which the signal lines do not cross each other, and the connection by the signal line 10-7 shows an example of cross connection by which the signal lines cross each other.
次に、図11(a)(b)(c)(d)(e)(f)(g)は、ピン数が異なる物理コネクタ同士を接続する、即ち、異なるピン数の物理コネクタ同士を接続する物理コネクタ間接続処理108において表示装置16に表示される表示例の一例を示している。
Next, FIGS. 11A, 11B, 11C, 11D, 11E, 11F, and 11G connect physical connectors having different numbers of pins, that is, connect physical connectors having different numbers of pins. 7 shows an example of a display example displayed on the display device 16 in the physical connector connection process 108.
より詳細には、図11(a)は、物理コネクタ同士を信号線により接続する前のシステム回路図設計のエディタ画面11−1、即ち、物理コネクタ配置処理106において表示装置16に表示される表示例の一例である。 More specifically, FIG. 11A shows a system circuit diagram design editor screen 11-1 before physical connectors are connected to each other by signal lines, that is, a table displayed on the display device 16 in the physical connector arrangement processing 106. It is an example of an example.
なお、図11(a)に示すエディタ画面11−1においては、シート領域や基板外形の図示を省略して、5ピンの物理コネクタ基板シンボル11−2と3ピンの物理コネクタ基板シンボル11−3と2ピンの物理コネクタ基板シンボル11−4とが示されている。 In the editor screen 11-1 shown in FIG. 11A, the sheet area and the board outline are not shown, and the 5-pin physical connector board symbol 11-2 and the 3-pin physical connector board symbol 11-3. And a 2-pin physical connector board symbol 11-4.
また、図11(b)は、基板シンボル自動接続ツールの表示画面11−5の一例を示し、基板シンボル自動接続ツールにおいて5ピンの物理コネクタ基板シンボル11−2と3ピンの物理コネクタ基板シンボル11−3とを接続する設定例が示されている。 FIG. 11B shows an example of a display screen 11-5 of the board symbol automatic connection tool. In the board symbol automatic connection tool, a 5-pin physical connector board symbol 11-2 and a 3-pin physical connector board symbol 11 are displayed. A setting example for connecting -3 is shown.
また、図11(c)は、図11(b)に示す表示画面においてOKボタン11−6をマウスなどでクリックすることにより、物理コネクタ同士を接続する物理コネクタ間接続処理108を実行させて、5ピンの物理コネクタ基板シンボル11−2と3ピンの物理コネクタ基板シンボル11−3とを信号線11−7で接続した後の状態のシステム回路図の表示例の一例を示している。 Also, FIG. 11C causes the physical connector connection process 108 for connecting the physical connectors to be executed by clicking the OK button 11-6 on the display screen shown in FIG. An example of a display of a system circuit diagram in a state after a 5-pin physical connector board symbol 11-2 and a 3-pin physical connector board symbol 11-3 are connected by a signal line 11-7 is shown.
また、図11(d)は、基板シンボル自動接続ツールにおける、図11(b)に示す表示画面11−5での物理コネクタ間接続処理108を実行した後の表示例である。 FIG. 11D shows a display example after the physical connector connection process 108 on the display screen 11-5 shown in FIG. 11B in the board symbol automatic connection tool.
また、図11(e)は、基板シンボル自動接続ツールの表示画面11−8の一例を示し、接続対象とする一対の物理コネクタ基板シンボルの他方を指定する第2指定欄11−9に、新たに2ピンの物理コネクタ基板シンボル11−4を指定する状態を示しており、基板シンボル自動接続ツールにおける5ピンの物理コネクタ基板シンボル11−2の残り2ピンと2ピンの物理コネクタ基板シンボル11−4とを接続するための設定例が示されている。 FIG. 11E shows an example of the display screen 11-8 of the board symbol automatic connection tool. A new designation field 11-9 for designating the other of the pair of physical connector board symbols to be connected is newly added. Shows a state in which the 2-pin physical connector board symbol 11-4 is designated, and the remaining 2 pins of the 5-pin physical connector board symbol 11-2 and the 2-pin physical connector board symbol 11-4 in the automatic board symbol connection tool. A setting example for connecting to is shown.
また、図11(f)は、図11(e)に示す表示画面においてOKボタン11−10をマウスなどでクリックすることにより、物理コネクタ同士を接続する物理コネクタ間接続処理108を実行させて、5ピンの物理コネクタ基板シンボル11−2の残り2ピンと2ピンの物理コネクタ基板シンボル11−4とを信号線11−11で接続した後の状態のシステム回路図の表示例の一例を示している。 Further, FIG. 11 (f) causes the physical connector connection processing 108 for connecting the physical connectors to be executed by clicking the OK button 11-10 with a mouse or the like on the display screen shown in FIG. 11 (e). An example of display of a system circuit diagram in a state after the remaining 2 pins of the 5-pin physical connector board symbol 11-2 and the 2-pin physical connector board symbol 11-4 are connected by the signal line 11-11 is shown. .
また、図11(g)は、基板シンボル自動接続ツールにおける、図11(e)に示す表示画面での物理コネクタ間接続処理108を実行した後の表示例である。 FIG. 11G is a display example after the physical connector connection process 108 on the display screen shown in FIG. 11E in the board symbol automatic connection tool.
次に、図12は、物理コネクタ間接続チェック処理において表示装置16に表示される表示画面12−1の表示例の一例であり、第1ピン名表示領域12−2には接続対象にある一対の物理コネクタ基板シンボルの一方のピン名が表示され、また、第2ピン名表示領域12−3には接続対象にある一対の物理コネクタ基板シンボルの他方のピン名が表示される。
Next, FIG. 12 is an example of a display example of the display screen 12-1 displayed on the display device 16 in the connection check process between physical connectors, and the first pin name display area 12-2 includes a pair of connection targets. One pin name of the physical connector board symbol is displayed, and the other pin name of the pair of physical connector board symbols to be connected is displayed in the second pin name display area 12-3.
次に、図13(a)(b)(c)(d)は、部品表出力処理110において表示装置16に表示される表示画面の表示例の一例を示している。
Next, FIGS. 13A, 13 </ b> B, 13 </ b> C, and 13 </ b> D show an example of a display screen displayed on the display device 16 in the parts table output process 110.
より詳細には、図13(a)は、部品表出力ツールの表示画面13−1の一例を示し、部品表の出力対象とするシステム回路図設計の開始シート番号を入力する開始シート番号入力領域13−2や部品表の出力対象とするシステム回路図設計の終了シート番号を入力する終了シート番号入力領域13−3が設けられている。 More specifically, FIG. 13A shows an example of the display screen 13-1 of the BOM output tool, and a start sheet number input area for inputting the start sheet number of the system circuit diagram design to be output from the BOM. An end sheet number input area 13-3 for inputting an end sheet number of the system circuit diagram design to be output in 13-2 or the parts table is provided.
また、図13(b)は、図13(a)に示す部品表出力ツールのOKボタン13−4をマウスなどでクリックして部品表出力処理110を実行することにより、出力装置18から出力される部品表の一例を示す説明図である。 13B is output from the output device 18 by clicking the OK button 13-4 of the BOM output tool shown in FIG. 13A with a mouse or the like to execute the BOM output processing 110. It is explanatory drawing which shows an example of a parts table.
また、図13(c)は、システム回路図設計のファイルマネージャーにおける物理コネクタ基板シンボルの選択例を示す表示装置16における表示画面13−5である。 FIG. 13C is a display screen 13-5 on the display device 16 showing an example of selection of physical connector board symbols in the file manager of system circuit diagram design.
また、図13(d)は、基板回路図設計の起動コマンドを示す表示装置16におけるアシストメニューの表示画面13−6である。 FIG. 13D shows a display screen 13-6 of the assist menu in the display device 16 showing the start command for designing the circuit board diagram.
以下、上記した図7乃至図13を参照しながらシステム回路図設計装置100の動作例として、システム回路図設計装置100によりシステム回路図設計の新規作成を行う場合について説明する。
Hereinafter, as an example of the operation of the system circuit diagram design apparatus 100, a case where a system circuit diagram design is newly created by the system circuit diagram design apparatus 100 will be described with reference to FIGS.
その場合には、まず、ファイルマネージャーにシステム回路図設計用のシートとしてシート名「シート001(001.sht)」(シート名表示領域7−2を参照する。)が作成され(図7(a)を参照する。)、かつ、表示装置16にシステム回路図設計のエディタ画面(図7(b)を参照する。)が表示される。 In this case, first, a sheet name “sheet 001 (001. sht)” (refer to the sheet name display area 7-2) is created as a system circuit diagram design sheet in the file manager (see FIG. 7A). ) And a system circuit diagram design editor screen (see FIG. 7B) is displayed on the display device 16.
次に、基板外形設定処理102により、システム回路図設計のエディタ画面上のシート001のシート領域7−4に、マウスなどのポインティングデバイス20を用いて基板外形7−5−1、7−5−2を設定する(ステップS302、ステップS304)。
Next, by the board outline setting process 102, the board outline 7-5-1, 7-5-5 is applied to the sheet area 7-4 of the sheet 001 on the system circuit diagram design editor screen using the pointing device 20 such as a mouse. 2 is set (step S302, step S304).
なお、基板外形の形状を厳密に設定するか、あるいは、目安程度に設定するかは、ユーザーの判断に委ねられるが、厳密に設定した場合には、基板設計側に基板外形の設定情報が渡されるようにしてもよい。 Whether to set the board outline shape strictly or to a standard level is left to the user's judgment, but if it is set strictly, board outline setting information is passed to the board design side. You may be made to do.
次に、物理コネクタ抽出処理104により、システム回路図設計のエディタ画面上に設定された基板外形7−5−1、7−5−2の領域内に配置する物理コネクタ基板シンボル7−6−1、7−6−2、7−6−3、7−6−4を抽出する(ステップS402、ステップS404、ステップS406)。
Next, a physical connector board symbol 7-6-1 arranged in the area of the board outlines 7-5-1 and 7-5-2 set on the system circuit diagram design editor screen by the physical connector extraction processing 104. , 7-6-2, 7-6-3, 7-6-4 are extracted (step S402, step S404, step S406).
具体的な操作としては、物理コネクタ基板シンボル入力ツール(図8(a)を参照する。)を用いて、基板回路図設計Aの名称を指定して実行することで、基板回路図設計Aに含まれる物理コネクタ基板シンボル7−6−1、7−6−2を抽出する(図7(c)、図8(b)を参照する。)。また、同様に、物理コネクタ基板シンボル入力ツールを用いて、基板回路図設計Bの名称を指定して実行することで、基板回路図設計Bに含まれる物理コネクタ基板シンボル7−6−3、7−6−4を抽出する(図7(d)を参照する。)。 As a specific operation, by using the physical connector board symbol input tool (see FIG. 8A) and specifying the name of the board circuit diagram design A, the board circuit diagram design A can be executed. The included physical connector board symbols 7-6-1 and 7-6-2 are extracted (refer to FIGS. 7C and 8B). Similarly, by using the physical connector board symbol input tool to designate and execute the name of the board circuit diagram design B, the physical connector board symbols 7-6-3, 7 included in the board circuit diagram design B are executed. -6-4 is extracted (see FIG. 7D).
次に、物理コネクタ配置処理106により、システム回路図設計のエディタ画面上においてマウスなどのポインティングデバイス20を用いて、図9に示すように、基板外形7−5−1の領域内に物理コネクタシンボル7−6−1、7−6−2を配置するとともに、基板外形7−5−2の領域内に物理コネクタシンボル7−6−3、7−6−4を配置する(ステップS502、ステップS504、ステップS506)。
Next, the physical connector symbol 106 is placed in the area of the board outline 7-5-1 by using the pointing device 20 such as a mouse on the system circuit diagram design editor screen by the physical connector placement processing 106 as shown in FIG. 7-6-1 and 7-6-2 are arranged, and physical connector symbols 7-6-3 and 7-6-4 are arranged in the area of the board outline 7-5-2 (Steps S502 and S504). Step S506).
次に、物理コネクタ間接続処理108により、それぞれ接続関係にある物理コネクタ基板シンボル同士を接続する(ステップS602、ステップS604、ステップS606)。
Next, physical connector board symbols having a connection relationship are connected to each other through the physical connector connection processing 108 (steps S602, S604, and S606).
具体的には、基板シンボル自動接続ツール(図10(a)を参照する。)を用いて、接続ピン情報表示領域10−4に表示される同じ行のピン同士を一括で自動接続する。 Specifically, using the board symbol automatic connection tool (see FIG. 10A), the pins in the same row displayed in the connection pin information display area 10-4 are automatically connected together.
ところで、物理コネクタ基板シンボル間の接続は一般的にストレート接続あるいはクロス接続のいずれかとなるが、シンボル自動接続ツールを用いる場合に、図10(a)における接続ピン情報表示領域10−4の表示例のように、基板シンボル1と基板シンボル2とが共に昇順でピン番号が並べられ、この状態で基板シンボル自動接続ツールを実行すると、信号線10−6で示すようなストレート接続となる(図10(b)を参照する。)。 By the way, the connection between the physical connector board symbols is generally either a straight connection or a cross connection, but when the symbol automatic connection tool is used, a display example of the connection pin information display area 10-4 in FIG. As shown in FIG. 10, when the board symbol 1 and the board symbol 2 are both arranged in ascending order, the pin numbers are arranged in this order, and when the board symbol automatic connection tool is executed in this state, a straight connection as shown by the signal line 10-6 is obtained (FIG. 10). (See (b)).
これに対し、接続ピン情報表示領域10−4において、基板シンボル1と基板シンボル2とのいずれか一方が昇順であり、かつ、他方が降順でピン番号が並べられた状態で基板シンボル自動接続ツールを実行すると、信号線10−7で示すようなクロス接続となる(図10(b)を参照する。)。 On the other hand, in the connection pin information display area 10-4, the substrate symbol automatic connection tool with one of the substrate symbol 1 and the substrate symbol 2 arranged in ascending order and the other arranged in the descending order Is executed, the cross connection as shown by the signal line 10-7 is made (see FIG. 10B).
なお、図10(a)(b)に示す表示例は、同一ピン数の物理コネクタ基板シンボル同士の接続の例であるが、異なるピン数の物理コネクタ基板シンボルを接続する場合は以下の通りである。 The display examples shown in FIGS. 10A and 10B are examples of connection between physical connector board symbols having the same number of pins. However, when connecting physical connector board symbols having different numbers of pins, the display is as follows. is there.
図11(a)(b)(c)(d)(e)(f)(g)は、図11(a)に示した5ピンの物理コネクタ基板シンボル11−2と3ピンの物理コネクタ基板シンボル11−3および2ピンの物理コネクタ基板シンボル11−4との接続例を示している。 11A, 11B, 11C, 11D, 11E, 11F, and 11G are the 5-pin physical connector board symbol 11-2 and 3-pin physical connector board shown in FIG. An example of connection between a symbol 11-3 and a 2-pin physical connector board symbol 11-4 is shown.
この場合には、まず、基板シンボル自動接続ツールを用いて(図11(b)を参照する。)、5ピンの物理コネクタ基板シンボル11−2と3ピンの物理コネクタ基板シンボル11−3とをそれぞれ昇順で設定して実行すると、図11(c)に示すように5ピンの物理コネクタ基板シンボル11−2と3ピンの物理コネクタ基板シンボル11−3とが信号線11−7によりストレート接続され、基板シンボル自動接続ツールには5ピンの物理コネクタ基板シンボル11−2の残り2ピンのみ表示される(図11(d)を参照する。)。 In this case, first, using a board symbol automatic connection tool (see FIG. 11B), a 5-pin physical connector board symbol 11-2 and a 3-pin physical connector board symbol 11-3 are connected. When set and executed in ascending order, as shown in FIG. 11C, the 5-pin physical connector board symbol 11-2 and the 3-pin physical connector board symbol 11-3 are connected straight through the signal line 11-7. Only the remaining two pins of the 5-pin physical connector board symbol 11-2 are displayed on the board symbol automatic connection tool (see FIG. 11D).
そこで、基板シンボル自動接続ツールにおいて、図11(e)に示すように新たに2ピンの物理コネクタ基板シンボル11−4を指定し、上記と同様にそれぞれ昇順に設定して実行すると、図11(f)に示すように5ピンの物理コネクタ基板シンボル11−2の残りの2ピンと2ピンの物理コネクタ基板シンボル11−4とが信号線11−11によりストレート接続され、基板シンボル自動接続ツールには未接続のピンが無くなり無表示となる(図11(g)を参照する。)。 Therefore, when the board symbol automatic connection tool designates a new 2-pin physical connector board symbol 11-4 as shown in FIG. 11E and sets and executes them in the same ascending order as shown above, As shown in f), the remaining two pins of the 5-pin physical connector board symbol 11-2 and the 2-pin physical connector board symbol 11-4 are connected straight through the signal line 11-11. The unconnected pins disappear and no display is made (see FIG. 11G).
ここで、物理コネクタ基板シンボル間の自動接続の際に、さらに物理コネクタ間接続チェック処理により、信号線で接続する前に物理コネクタ基板シンボル間の接続状態をチェックするようにしても良い。
Here, in the automatic connection between the physical connector board symbols, the connection state between the physical connector board symbols may be checked before the connection with the signal line by the connection check process between the physical connectors.
即ち、このシステム回路図設計装置100においては、物理コネクタ基板シンボルの接続ピン情報として、ピン番号、IO属性、コメント、ユーザラベルなどの属性設定が可能であるものとし、これらの属性の中からチェック実行対象とする属性を選択する。 That is, in this system circuit diagram design apparatus 100, it is possible to set attributes such as pin numbers, IO attributes, comments, user labels, etc. as connection pin information of physical connector board symbols. Select the attribute to be executed.
例えば、ピン名をチェック実行対象とした場合は、ピン名の相違がチェック対象とされる。 For example, when a pin name is a check execution target, a difference in pin names is a check target.
図12に示す例では、第1ピン名表示領域12−2における1行目と3行目とのピン名はそれぞれA、Cであるのに対し、第2ピン名表示領域12−3における1行目と3行目とのピン名はそれぞれC、Aであるため、物理コネクタ間接続チェック処理の結果がエラーとして検出され、エラー箇所のセルが強調表示される。 In the example shown in FIG. 12, the pin names of the first and third lines in the first pin name display area 12-2 are A and C, respectively, whereas 1 in the second pin name display area 12-3. Since the pin names of the row and the third row are C and A, respectively, the result of the physical connector connection check process is detected as an error, and the cell at the error location is highlighted.
従って、このようなチェック機能が備わることで、基板回路図設計で設定した接続ピン情報のエラーチェックが可能となり、システム回路図設計時において、物理コネクタ基板シンボル間の接続ミスや物理コネクタ基板シンボルの属性記入ミスなどを防ぐことが可能となる。 Therefore, with such a check function, it is possible to check the error of the connection pin information set in the board circuit diagram design. When designing the system circuit diagram, the connection error between the physical connector board symbols and the physical connector board symbol It becomes possible to prevent attribute entry mistakes.
次に、部品表出力処理110により、システム回路図設計の部品表を出力するものであり、具体的には、システム回路図設計上で部品表出力ツールを用いて(図13(a)を参照する。)、出力対象とするシート番号の開始番号を開始シート番号入力領域13−2に入力して指定するとともに、出力対象とするシート番号の終了番号を終了シート番号入力領域13−3に入力して指定して部品表出力を実行すると、システム回路図設計上に配置されている物理コネクタ基板シンボルを通じて展開される基板回路図設計に配置されている全てのシンボルに対して、種別毎にシンボル数が集計され部品表として出力される(図13(b)を参照する。)。
Next, the parts table of the system circuit diagram design is output by the parts table output process 110. Specifically, the parts table output tool is used on the system circuit diagram design (see FIG. 13A). The start number of the sheet number to be output is input and specified in the start sheet number input area 13-2, and the end number of the sheet number to be output is input in the end sheet number input area 13-3. If you specify and execute BOM output, all symbols placed in the board schematic design that are deployed through the physical connector board symbols placed on the system schematic design are symbols for each type. The numbers are totaled and output as a parts table (see FIG. 13B).
このようにシステム回路図設計上で物理コネクタ基板シンボルを配置することにより、基板回路図設計に含まれる全てのシンボルに対する部品表を容易に作成することができるようになる。 By arranging the physical connector board symbols in the system circuit diagram design in this way, it becomes possible to easily create a bill of materials for all symbols included in the board circuit diagram design.
なお、物理コネクタ基板シンボルを通じて基板回路図設計への展開が可能であることから、システム回路図設計のファイルマネージャーで基板回路を選択した後に(図13(c)を参照する。)、アシストメニューで「基板回路を開く」を選択すると(図13(d)を参照する。)、基板回路図設計が起動され。また、アシストメニューで「基板シンボルを選択」を選択すると(図13(d)を参照する。)、物理コネクタ基板シンボルの選択が可能となる。 Since it is possible to develop the board circuit diagram design through the physical connector board symbol, after selecting the board circuit in the system circuit diagram design file manager (see FIG. 13C), in the assist menu. When “Open board circuit” is selected (see FIG. 13D), the board circuit diagram design is activated. When “Select board symbol” is selected in the assist menu (see FIG. 13D), the physical connector board symbol can be selected.
具体的には、図13(c)に示すシステム回路図設計のファイルマネージャーで基板回路として、例えば、セグメント回路をポインティングデバイス20で指定してクリックすると、図13(d)に示すアシストメニューが表示され、このアシストメニューで「基板回路を開く」をポインティングデバイス20で指定してクリックすると、セグメント回路にかかる基板回路図設計の起動がされ、一方、図13(d)に示すアシストメニューが表示され、このアシストメニューで「基板シンボルを選択」をポインティングデバイス20で指定してクリックすると、セグメント回路にかかる物理コネクタ基板シンボルが全て選択される。 Specifically, when the system circuit diagram design file manager shown in FIG. 13C designates and clicks, for example, a segment circuit as a substrate circuit with the pointing device 20, an assist menu shown in FIG. 13D is displayed. When “Open substrate circuit” is designated and clicked on the pointing device 20 in this assist menu, the board circuit diagram design for the segment circuit is activated, while the assist menu shown in FIG. 13D is displayed. In this assist menu, when “select board symbol” is designated and clicked with the pointing device 20, all the physical connector board symbols related to the segment circuit are selected.
なお、この際に、図13(c)に示すシステム回路図設計のファイルマネージャーで基板回路をポインティングデバイス20で指定する際に、例えば、ダブルクリックで指定すると、図13(d)に示すアシストメニューを経ることなく、自動的に当該指定した基板回路の基板回路図設計が起動されるように設定してもよい。 At this time, when the substrate circuit is designated by the pointing device 20 in the file manager of the system circuit diagram design shown in FIG. 13C, for example, if it is designated by double-clicking, the assist menu shown in FIG. It may be set so that the board circuit diagram design of the designated board circuit is automatically started without going through the above.
また、基板回路図設計の起動および物理コネクタ基板シンボルの選択は、ファイルマネージャーからではなく、システム回路図設計上の物理コネクタ基板シンボルに対しておこなわれてもよいことは勿論である。 In addition, the activation of the board circuit diagram design and the selection of the physical connector board symbol may be performed not on the file manager but on the physical connector board symbol on the system circuit diagram design.
即ち、システム回路図設計上の物理コネクタ基板シンボルを選択することにより、当該選択した物理コネクタ基板シンボルが配置されている基板回路の基板回路図設計を起動させるようにしてもよい。 That is, by selecting a physical connector board symbol on the system circuit diagram design, the board circuit diagram design of the board circuit on which the selected physical connector board symbol is arranged may be activated.
なお、詳細な説明は図示ならびに説明は省略するが、部品表出力処理110に対し、出力対象を部品表から接続情報にすることで、接続情報出力処理112によるネットリスト出力をおこなうようにしてもよい。
Although detailed explanation is omitted, the net list output by the connection information output process 112 is performed by changing the connection target from the parts table to the connection information for the parts table output process 110. Good.
システム回路図設計装置100は、以上説明したように構成されているので、以下に記載するような優れた効果を奏する。
Since the system circuit diagram design apparatus 100 is configured as described above, the system circuit diagram design apparatus 100 has excellent effects as described below.
即ち、システム回路図設計装置100により、基板設計で使用される物理コネクタおよび基板外形などをイメージしながらのシステム回路図の設計、即ち、基板外形設定、物理コネクタ抽出/配置、物理コネクタ間接続/チェック、部品表出力、接続情報出力などがなされることで、後工程となる基板設計において、複数基板間の接続をミス無く行うことが可能となる。 That is, the system circuit diagram design apparatus 100 designs system circuit diagrams while imagining physical connectors and board outlines used in board design, that is, board outline setting, physical connector extraction / placement, physical connector connection / By performing the check, the parts table output, the connection information output, etc., it becomes possible to connect the plurality of boards without any mistake in the board design as a subsequent process.
なお、上記した実施の形態は、以下に示す(1)乃至(7)に説明するように変形してもよい。
The embodiment described above may be modified as described in (1) to (7) below.
(1)上記した実施の形態においては、信号線により接続する対象である一対の物理コネクタ基板シンボルがいずれも複数のピンを有する場合について説明したが、これに限られるものではないことは勿論である。 (1) In the above-described embodiment, the case where each of the pair of physical connector board symbols to be connected by the signal line has a plurality of pins has been described, but the present invention is not limited to this. is there.
即ち、信号線により接続する対象である一対の物理コネクタ基板シンボルがいずれも単数のピンを有する場合についても、本発明を適用することができ、また、信号線により接続する対象である一対の物理コネクタ基板シンボルのうちの一方が単数のピンを有するとともに他方が複数のピンを有する場合についても、本発明を適用することができ、
(2)上記した実施の形態においては、本発明の理解を容易にするために詳細な説明を省略したが、物理コネクタ基板シンボルを基板外形の領域内に配置する際に、基板回路図設計における物理コネクタ基板シンボルのピンの相対的な位置関係を保持するようにして配置させてもよい。
That is, the present invention can also be applied to a case where each of a pair of physical connector board symbols to be connected by signal lines has a single pin, and a pair of physical connectors to be connected by signal lines. The present invention can also be applied to the case where one of the connector board symbols has a single pin and the other has a plurality of pins,
(2) In the above-described embodiment, detailed description is omitted to facilitate the understanding of the present invention. However, when the physical connector board symbol is arranged in the area of the board outline, the board circuit diagram design is omitted. You may arrange | position so that the relative positional relationship of the pin of a physical connector board | substrate symbol may be hold | maintained.
(3)上記した実施の形態においては、物理コネクタ間接続処理108では予め定義されたルールやパラメータに従って信号線を自動接続する場合について説明したが、これに限られるものではないことは勿論であり、マウスなどの入力デバイスを用いてマニュアル(手動操作)により信号線を一本ずつ接続するようにしてもよい。 (3) In the above-described embodiment, the case where the signal lines are automatically connected according to the rules and parameters defined in advance has been described in the inter-physical connector connection processing 108. However, the present invention is not limited to this. The signal lines may be connected one by one manually (manual operation) using an input device such as a mouse.
(4)上記した実施の形態においては、部品表出力処理110では物理コネクタ基板シンボルを含めた全シンボルを出力する場合について説明したが、これに限られるものではないことは勿論であり、物理コネクタ基板シンボルのみを出力するようにしてもよいし、あるいは、物理コネクタ基板シンボルを除く他のシンボルのみを出力するようにしてもよい。 (4) In the above-described embodiment, the case where all symbols including the physical connector board symbols are output in the parts table output processing 110 has been described. However, the present invention is not limited to this. Only the board symbols may be output, or only other symbols excluding the physical connector board symbols may be output.
(5)上記した実施の形態においては、物理コネクタ間接続チェック処理ではチェック対象をピン名としたが、これに限られるものではないことは勿論であり、ピン番号などの他のパラメータでもよい。 (5) In the above-described embodiment, the check target is the pin name in the inter-physical connector connection check process, but it is not limited to this, and other parameters such as a pin number may be used.
(6)上記した実施の形態においては、本発明の理解を容易にするために詳細な説明を省略したが、接続ピン情報として、ピン番号、IO属性、コメント、ユーザラベルなどの属性設定を可能としてもよい。 (6) In the above-described embodiment, detailed description is omitted to facilitate understanding of the present invention. However, it is possible to set attributes such as pin number, IO attribute, comment, and user label as connection pin information. It is good.
(7)上記した実施の形態ならびに上記した(1)乃至(6)に示す変形例は、適宜に組み合わせるようにしてもよい。 (7) You may make it combine suitably the embodiment shown above and the modification shown in said (1) thru | or (6).
本発明は、1つの筐体内に複数の基板を収容する各種機器を設計する際に利用すると好適である。 The present invention is preferably used when designing various devices that accommodate a plurality of substrates in one housing.
10 中央処理装置(CPU)
12 バス
14 記憶装置
16 表示装置
18 出力装置
20 ポインティングデバイス
22 文字入力デバイス
24 入出力インターフェース回路(I/O)
26 外部記憶装置
28 リードライト装置
30 記録媒体
100 システム回路図設計装置
102 基板外形設定処理
104 物理コネクタ抽出処理
106 物理コネクタ配置処理
108 物理コネクタ間接続処理
110 部品表出力処理
112 接続情報出力処理
10 Central processing unit (CPU)
12 bus 14 storage device 16 display device 18 output device 20 pointing device 22 character input device 24 input / output interface circuit (I / O)
26 External storage device 28 Read / write device 30 Recording medium 100 System circuit diagram design device 102 Substrate outline setting processing 104 Physical connector extraction processing 106 Physical connector placement processing 108 Physical connector connection processing 110 Parts table output processing 112 Connection information output processing
Claims (9)
複数の基板外形を設定する基板外形設定手段と、
前記基板外形設定手段により基板外形を設定した複数の基板のそれぞれに対応する基板回路図設計から物理コネクタを抽出する物理コネクタ抽出手段と、
前記物理コネクタ抽出手段により抽出された物理コネクタを、前記基板外形設定手段により設定された基板外形の領域内に配置する物理コネクタ配置手段と、
前記物理コネクタ配置手段により基板外形の領域内に配置された物理コネクタ間を信号線により接続し、前記基板外形設定手段により基板外形を設定した基板間の接続状態を示すシステム回路図を生成する物理コネクタ間接続手段と
を有することを特徴とするシステム回路図設計装置。 A system circuit diagram design apparatus for generating a system circuit diagram showing a connection state between a plurality of board designs,
Board outline setting means for setting a plurality of board outlines;
Physical connector extraction means for extracting a physical connector from a board circuit diagram design corresponding to each of a plurality of boards whose board outline is set by the board outline setting means;
Physical connector placement means for placing the physical connector extracted by the physical connector extraction means in a region of the board outline set by the board outline setting means;
A physical circuit for generating a system circuit diagram showing a connection state between the boards in which the physical connectors arranged in the area of the board outline by the physical connector arrangement means are connected by signal lines and the board outline is set by the board outline setting means. A system circuit diagram design apparatus comprising: a connector connecting means.
前記物理コネクタ間接続手段は、前記物理コネクタ配置手段により基板外形の領域内に配置された物理コネクタ間の接続関係をチェックする
ことを特徴とするシステム回路図設計装置。 In the system circuit diagram design apparatus according to claim 1,
The system circuit diagram design apparatus, wherein the inter-physical connector connecting means checks a connection relation between physical connectors arranged in a region of a board outline by the physical connector arranging means.
前記物理コネクタ間接続手段により生成されたシステム回路図にかかる部品情報を出力する部品表出力手段と、
前記物理コネクタ間接続手段により生成されたシステム回路図にかかる接続情報を出力する接続情報出力手段と
の少なくともいずれか一方を有する
ことを特徴とするシステム回路図設計装置。 The system circuit diagram design apparatus according to any one of claims 1 and 2, further comprising:
A parts table output means for outputting part information relating to a system circuit diagram generated by the physical connector connecting means;
A system circuit diagram design apparatus comprising: at least one of connection information output means for outputting connection information relating to a system circuit diagram generated by the inter-physical connector connection means.
複数の基板外形を設定する基板外形設定工程と、
前記基板外形設定工程により基板外形を設定した複数の基板のそれぞれに対応する基板回路図設計から物理コネクタを抽出する物理コネクタ抽出工程と、
前記物理コネクタ抽出工程により抽出された物理コネクタを、前記基板外形設定工程により設定された基板外形の領域内に配置する物理コネクタ配置工程と、
前記物理コネクタ配置工程により基板外形の領域内に配置された物理コネクタ間を信号線により接続し、前記基板外形設定工程により基板外形を設定した基板間の接続状態を示すシステム回路図を生成する物理コネクタ間接続工程と
を前記システム回路図設計装置が実行する
ことを特徴とするシステム回路図設計方法。 A system circuit diagram design method for generating a system circuit diagram showing a connection state between a plurality of board designs by a system circuit diagram design apparatus ,
A board outline setting step for setting a plurality of board outlines;
A physical connector extraction step of extracting a physical connector from a board circuit diagram design corresponding to each of a plurality of boards whose board outline has been set by the board outline setting step;
A physical connector placement step for placing the physical connector extracted in the physical connector extraction step in a region of the board outer shape set in the substrate outer shape setting step;
A physical circuit for generating a system circuit diagram showing a connection state between the boards in which the physical connectors arranged in the area of the board outline by the physical connector arrangement process are connected by signal lines and the board outline is set by the board outline setting process. A system circuit diagram design method, wherein the system circuit diagram design device executes a connector connection step.
前記物理コネクタ間接続工程は、前記物理コネクタ配置工程により基板外形の領域内に配置された物理コネクタ間の接続関係をチェックする
ことを特徴とするシステム回路図設計方法。 In the system circuit diagram design method according to claim 4,
The system circuit diagram design method, wherein the connection step between the physical connectors is performed by checking a connection relation between the physical connectors arranged in the region of the board outline by the physical connector arrangement step.
前記物理コネクタ間接続工程により生成されたシステム回路図にかかる部品情報を出力する部品表出力工程と、
前記物理コネクタ間接続工程により生成されたシステム回路図にかかる接続情報を出力する接続情報出力工程と
の少なくともいずれか一方を前記システム回路設計装置が実行する
ことを特徴とするシステム回路図設計方法。 The system circuit diagram design method according to claim 4, further comprising:
A parts table output step for outputting part information relating to the system circuit diagram generated by the physical connector connection step;
A system circuit diagram design method, wherein the system circuit design device executes at least one of a connection information output step of outputting connection information relating to a system circuit diagram generated by the inter-physical connector connection step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008143728A JP5175623B2 (en) | 2008-05-30 | 2008-05-30 | System circuit diagram design apparatus, system circuit diagram design method, program, and computer-readable recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008143728A JP5175623B2 (en) | 2008-05-30 | 2008-05-30 | System circuit diagram design apparatus, system circuit diagram design method, program, and computer-readable recording medium |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009289208A JP2009289208A (en) | 2009-12-10 |
JP5175623B2 true JP5175623B2 (en) | 2013-04-03 |
Family
ID=41458331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008143728A Active JP5175623B2 (en) | 2008-05-30 | 2008-05-30 | System circuit diagram design apparatus, system circuit diagram design method, program, and computer-readable recording medium |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5175623B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5989655B2 (en) * | 2011-10-20 | 2016-09-07 | 株式会社図研 | Multi-board design apparatus, multi-board design method, program, and computer-readable recording medium |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3031311B2 (en) * | 1997-08-26 | 2000-04-10 | 日本電気株式会社 | Printed circuit board CAD system |
JP2001325315A (en) * | 2000-05-16 | 2001-11-22 | Fujitsu Ltd | Design supporting device for inter-multi-pcb connection |
JP5090362B2 (en) * | 2006-10-11 | 2012-12-05 | 株式会社図研 | Electric information processing apparatus in CAD system, electric information processing method and program in CAD system |
EP1930824A1 (en) * | 2006-12-07 | 2008-06-11 | Fujitsu Limited | CAD apparatus, method and computer product for designing printed circuit board |
-
2008
- 2008-05-30 JP JP2008143728A patent/JP5175623B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009289208A (en) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5050810B2 (en) | CAD apparatus and CAD program | |
US9047435B2 (en) | Multi-board design apparatus, multi-board design method, program and computer-readable recording medium | |
JP5050811B2 (en) | Mating Check Support Device and Mating Check Support Program | |
US20080141183A1 (en) | CAD apparatus, method, and computer product for designing printed circuit board | |
WO2008047650A1 (en) | Processing method, processing device, program and computer readable storage medium | |
JP2008310573A (en) | Display method for cad drawing | |
JP5175623B2 (en) | System circuit diagram design apparatus, system circuit diagram design method, program, and computer-readable recording medium | |
US20080140323A1 (en) | Check support apparatus and computer product | |
JPWO2008047644A1 (en) | Electrical information processing method, apparatus, program and computer-readable storage medium in CAD system | |
JP2010165141A (en) | Method for extracting specific location from text log, and program | |
JP5283985B2 (en) | Automatic recognition device, program and computer-readable recording medium | |
CN104462681B (en) | The method for aiding in interference checking | |
US20060076547A1 (en) | Three-dimensional viewing and editing of microcircuit design | |
JP2008112388A (en) | Cad system | |
JP5927690B2 (en) | Display control apparatus, method and program | |
KR101217747B1 (en) | Apparatus and Method for Generating Bill of Material for Electronic Part Auto-Inserting System and CAD System | |
JP2009251852A (en) | Ladder diagram monitoring device | |
JP3037232B2 (en) | Circuit diagram display method in circuit diagram data editing device | |
CN106777519A (en) | The output intent and system of a kind of graphic documentation | |
JP2009104434A (en) | Method for displaying ladder diagram on monitor screen | |
JP3095308B2 (en) | Electrical component approximate position determination device | |
JP2006139524A (en) | Printed board designing device, printed board designing method, recording medium to which program is recorded, and computer-readable program | |
JP5151671B2 (en) | Display control apparatus, display control method, and display control program | |
JP2000155768A (en) | Wiring route display method | |
JP2014119776A (en) | Programming method and device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5175623 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |