JP5175465B2 - DDC circuit and liquid crystal projector in display device - Google Patents

DDC circuit and liquid crystal projector in display device Download PDF

Info

Publication number
JP5175465B2
JP5175465B2 JP2006254721A JP2006254721A JP5175465B2 JP 5175465 B2 JP5175465 B2 JP 5175465B2 JP 2006254721 A JP2006254721 A JP 2006254721A JP 2006254721 A JP2006254721 A JP 2006254721A JP 5175465 B2 JP5175465 B2 JP 5175465B2
Authority
JP
Japan
Prior art keywords
edid data
nonvolatile memory
dvi
connector
ddc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006254721A
Other languages
Japanese (ja)
Other versions
JP2008076653A (en
Inventor
直紀 海瀬
聡 中條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006254721A priority Critical patent/JP5175465B2/en
Publication of JP2008076653A publication Critical patent/JP2008076653A/en
Application granted granted Critical
Publication of JP5175465B2 publication Critical patent/JP5175465B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Controls And Circuits For Display Device (AREA)

Description

この発明は、ＤＤＣ( Display Data Channel) 機能を備えかつＥＤＩＤデータが異なる複数種類の入力信号が入力可能な表示装置におけるＤＤＣ回路および液晶プロジェクタに関する。   The present invention relates to a DDC circuit and a liquid crystal projector in a display device having a DDC (Display Data Channel) function and capable of inputting a plurality of types of input signals having different EDID data.

ＤＤＣ機能は、コンピュータシステム上で自動環境設定機能、いわゆるプラグアンドプレイ方式を実現するためのＤＤＣ規格において規定される機能である。ＤＤＣ規格によると、コンピュータと表示装置間においてデータを交換する際の信号ラインとその手順が規定されている。   The DDC function is a function defined in the DDC standard for realizing an automatic environment setting function, a so-called plug and play method, on a computer system. According to the DDC standard, signal lines and procedures for exchanging data between a computer and a display device are defined.

つまり、ＤＤＣ規格を支援する表示装置をコンピュータに接続した場合、当該コンピュータは表示装置とのＤＤＣ通信により、表示装置からプラグアンドプレイに必要な表示装置に関する情報（ＥＤＩＤ（ Extended Display Identification) ）を取り出すことが可能である。   That is, when a display device supporting the DDC standard is connected to a computer, the computer extracts information (EDID (Extended Display Identification)) related to the display device necessary for plug and play from the display device by DDC communication with the display device. It is possible.

このＥＤＩＤデータは、表示装置内の例えば、ＥＥＰＲＯＭ等の不揮発性メモリに記憶されており、製造者／製品ＩＤ、モニタの仕様、支援タイミング等の情報が含まれている。   The EDID data is stored in a nonvolatile memory such as an EEPROM in the display device, and includes information such as manufacturer / product ID, monitor specifications, and support timing.

複数種類のＥＤＩＤデータを切り替える機能を備えたＤＤＣ回路が既に開発されている。例えば、特開２００３−２９７２９号公報には、アナログ用ＥＤＩＤデータが格納されたＥＥＰＲＯＭと、デジタル用ＥＤＩＤデータが格納されたＥＥＰＲＯＭとをスイッチによって切り替えるようにしたＤＤＣ回路が開示されている。このように、異なる種類のＥＤＩＤデータが格納された複数のＥＥＰＲＯＭをスイッチによって切り替えるＤＤＣ回路では、ＥＤＩＤデータの種類数に応じた数のＥＥＰＲＯＭが必要となる。したがって、切り替えられるＥＤＩＤデータの種類数が多くなると、ＥＥＰＲＯＭの数も多くなるとともに、スイッチの数も多くなるため、その回路が複雑となるという問題がある。   A DDC circuit having a function of switching a plurality of types of EDID data has already been developed. For example, Japanese Patent Laid-Open No. 2003-29729 discloses a DDC circuit in which an EEPROM storing analog EDID data and an EEPROM storing digital EDID data are switched by a switch. As described above, in a DDC circuit that switches a plurality of EEPROMs in which different types of EDID data are stored, the number of EEPROMs corresponding to the number of types of EDID data is required. Therefore, when the number of types of EDID data to be switched increases, the number of EEPROMs increases and the number of switches also increases, resulting in a problem that the circuit becomes complicated.

図５を参照して、切り替えられるＥＤＩＤデータの種類が３種類の場合の、従来のＤＤＣ回路について、詳しく説明する。   With reference to FIG. 5, a conventional DDC circuit when there are three types of EDID data to be switched will be described in detail.

図５は、ＤＤＣ機能を有する液晶プロジェクタ内に設けられた従来のＤＤＣ回路の構成を示している。   FIG. 5 shows a configuration of a conventional DDC circuit provided in a liquid crystal projector having a DDC function.

１０１は、アナログ仕様、ＤＶＩ（Digital Visual Interface) 仕様（第１のデジタル仕様）およびＨＤＣＰ（High-bandwidth Digital Content Protection system) 仕様（第２のデジタル仕様）の３系統の入力信号に対応したＤＶＩ−Ｉコネクタであり、液晶プロジェクタはＤＶＩ−Ｉコネクタ１０１を介して外部のコンピュータに接続される。なお、ＤＤＣ通信に使用される信号ラインは、データラインであるＳＤＡラインとクロックとして使用されるＳＣＬラインである。アナログ仕様の場合には、さらに、外部コンピュータから送られてくる同期信号ＶＳＹＮＣの通信ラインも、ＤＤＣ通信に使用されるラインとして使用される。   101 is a DVI-compatible with three systems of input signals: analog specification, DVI (Digital Visual Interface) specification (first digital specification), and HDCP (High-bandwidth Digital Content Protection system) specification (second digital specification). The liquid crystal projector is connected to an external computer via the DVI-I connector 101. Signal lines used for DDC communication are an SDA line that is a data line and an SCL line that is used as a clock. In the case of the analog specification, the communication line of the synchronization signal VSYNC sent from the external computer is also used as a line used for DDC communication.

１２１は、アナログ用ＥＤＩＤデータが格納されたＥＥＰＲＯＭ（アナログ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ）である。１２２は、ＤＶＩ用（第１のデジタル用）ＥＤＩＤデータが格納されたＥＥＰＲＯＭ（ＤＶＩ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ）である。１２３は、ＨＤＣＰ用（第２のデジタル用）ＥＤＩＤデータが格納されたＥＥＰＲＯＭ（ＨＤＣＰ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ）である。   Reference numeral 121 denotes an EEPROM (analog EDID data storage EEPROM) in which analog EDID data is stored. Reference numeral 122 denotes an EEPROM (DVI EDID data storage EEPROM) in which DVI (first digital) EDID data is stored. Reference numeral 123 denotes an EEPROM (HDCP EDID data storage EEPROM) in which HDCP (second digital) EDID data is stored.

１１０は、マイコンである。１１１は、アナログ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ１２１を、ＤＶＩ−Ｉコネクタ１０１またはマイコン１１０に接続するためのスイッチ回路である。１１２、１１３は、ＤＶＩ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ１２２またはＨＤＣＰ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ１２３を、ＤＶＩ−Ｉコネクタ１０１またはマイコン１１０に接続するためのスイッチ回路である。各スイッチ回路１１１、１１２、１１３は、マイコン１１０によって制御される。   Reference numeral 110 denotes a microcomputer. Reference numeral 111 denotes a switch circuit for connecting the analog EDID data storage EEPROM 121 to the DVI-I connector 101 or the microcomputer 110. Reference numerals 112 and 113 denote switch circuits for connecting the DVI EDID data storage EEPROM 122 or the HDCP EDID data storage EEPROM 123 to the DVI-I connector 101 or the microcomputer 110. Each switch circuit 111, 112, 113 is controlled by the microcomputer 110.

マイコン１１０とスイッチ回路１１１とは、アナログ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ１２１にアナログ用ＥＤＩＤデータを格納する際に使用されるＩ２Ｃバスで接続されている。また、マイコン１１０とスイッチ回路１１２とは、ＤＶＩ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ１２２にＤＶＩ用ＥＤＩＤデータを格納する際またはＨＤＣＰ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ１２３にＨＤＣＰ用ＥＤＩＤデータを格納する際に使用されるＩ２Ｃバスで接続されている。   The microcomputer 110 and the switch circuit 111 are connected via an I2C bus used when analog EDID data is stored in the analog EDID data storage EEPROM 121. The microcomputer 110 and the switch circuit 112 are an I2C bus used when storing DVI EDID data in the DVI EDID data storage EEPROM 122 or storing HDCP EDID data in the HDCP EDID data storage EEPROM 123. Connected with.

マイコン１１０は、液晶プロジェクタ側において、ユーザによって入力信号の種類が切り替えられる毎に、ユーザによって切り替えられた入力信号の種類に基づいて、各スイッチ回路１１１、１１２、１１３を制御する。   On the liquid crystal projector side, the microcomputer 110 controls the switch circuits 111, 112, and 113 based on the type of the input signal switched by the user every time the type of the input signal is switched by the user.

ユーザによって入力信号の種類がアナログ信号に切り替えられた場合には、マイコン１１０は、各スイッチ回路１１１、１１２、１１３を制御して、ＤＶＩ−Ｉコネクタ１０１をアナログ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ１２１に接続させる。この状態においては、ＤＤＣ回路は、アナログ用のＤＤＣ回路として機能する。   When the type of the input signal is switched to an analog signal by the user, the microcomputer 110 controls each switch circuit 111, 112, 113 to connect the DVI-I connector 101 to the analog EDID data storage EEPROM 121. . In this state, the DDC circuit functions as an analog DDC circuit.

ユーザによって入力信号の種類がＤＶＩ（第１のデジタル信号）に切り替えられた場合には、マイコン１１０は、各スイッチ回路１１１、１１２、１１３を制御して、ＤＶＩ−Ｉコネクタ１０１をＤＶＩ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ１２２に接続させる。この状態においては、ＤＤＣ回路は、ＤＶＩ用のＤＤＣ回路として機能する。   When the type of the input signal is switched to DVI (first digital signal) by the user, the microcomputer 110 controls the switch circuits 111, 112, and 113 to connect the DVI-I connector 101 to the EDID data for DVI. The storage EEPROM 122 is connected. In this state, the DDC circuit functions as a DDC circuit for DVI.

ユーザによって入力信号の種類がＨＤＣＰ（第２のデジタル信号）に切り替えられた場合には、マイコン１１０は、各スイッチ回路１１１、１１２、１１３を制御して、ＤＶＩ−Ｉコネクタ１０１をＨＤＣＰ用ＥＤＩＤデータ格納用ＥＥＰＲＯＭ１２３に接続させる。この状態においては、ＤＤＣ回路は、ＨＤＣＰ用のＤＤＣ回路として機能する。   When the type of the input signal is switched to HDCP (second digital signal) by the user, the microcomputer 110 controls the switch circuits 111, 112, and 113 to connect the DVI-I connector 101 to the EDID data for HDCP. The storage EEPROM 123 is connected. In this state, the DDC circuit functions as an HDCP DDC circuit.

上記従来例では、スイッチ回路１１１、１１２、１１３を制御するために必要なマイコン１１０のＩＯポートは３個となる。また、ＥＤＩＤデータを各ＥＥＰＲＯＭ１２１、１２２、１２３に格納するために使用されるマイコン１１０のＩ２Ｃバスが２系統必要となる。また、３つのスイッチ回路が必要となるとともに、３個のＥＥＰＲＯＭが必要となる。したがって、従来例では、回路が複雑であるという問題がある。
特開２００３−２９７２９号公報 In the above conventional example, the number of IO ports of the microcomputer 110 required to control the switch circuits 111, 112, and 113 is three. Further, two I2C buses for the microcomputer 110 used for storing the EDID data in each of the EEPROMs 121, 122, and 123 are required. In addition, three switch circuits are required and three EEPROMs are required. Therefore, the conventional example has a problem that the circuit is complicated.
JP 2003-29729 A

この発明は、回路構成が簡単となる表示装置におけるＤＤＣ回路を提供することを目的とする。   An object of the present invention is to provide a DDC circuit in a display device having a simple circuit configuration.

請求項１に記載の発明は、ＤＤＣ機能を備え、ＥＤＩＤデータが異なる複数種類の入力信号が入力可能な表示装置におけるＤＤＣ回路において、上記複数種類の入力信号に対応したＤＶＩ−Ｉコネクタと、上記複数種類の入力信号に対応したＥＤＩＤデータが格納された第１の不揮発性メモリを備えた制御装置と、第１不揮発性メモリ内に格納されている複数種類のＥＤＩＤデータのうちから制御装置によって選択される１種類のＥＤＩＤデータが書き込まれる第２の不揮発性メモリと、第２の不揮発性メモリに対して、ＤＶＩ−Ｉコネクタを接続するか、または、制御装置を接続するかを切り替えるためのスイッチ回路とを備え、前記スイッチ回路は、前記制御装置からの第１制御信号及び第２制御信号により制御され、第１制御信号により、第２の不揮発性メモリに対して、ＤＶＩ−Ｉコネクタを接続するかまたは制御装置を接続するかが切り替えられ、第２制御信号により、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリとが接続されるか、または、切断されるかが切り替えられ、前記入力信号がアナログ信号の場合には、第２の不揮発性メモリと制御装置が接続されると共に、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリとの接続が切断され、第１の不揮発性メモリから第２の不揮発性メモリへのアナログ用ＥＤＩＤデータの書き込み終了後に、第２の不揮発性メモリとＤＶＩ−Ｉコネクタが接続されると共に、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリが接続されるように前記第１制御信号及び第２制御信号は制御され、前記入力信号がデジタル信号の場合には、第２の不揮発性メモリと制御装置が接続されると共に、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリとの接続が切断され、第１の不揮発性メモリから第２の不揮発性メモリへのデジタル用ＥＤＩＤデータの書き込み終了後に、第２の不揮発性メモリとＤＶＩ−Ｉコネクタが接続されると共に、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリとの接続が切断された状態を継続させるように前記第１制御信号及び第２制御信号は制御されることを特徴とする。 The invention according to claim 1 is a DDC circuit in a display device having a DDC function and capable of inputting a plurality of types of input signals having different EDID data, and a DVI-I connector corresponding to the plurality of types of input signals, A control device including a first nonvolatile memory storing EDID data corresponding to a plurality of types of input signals, and a plurality of types of EDID data stored in the first nonvolatile memory. Switch for switching whether to connect a DVI-I connector or a control device to the second nonvolatile memory to which one kind of EDID data is written and the second nonvolatile memory And the switch circuit is controlled by a first control signal and a second control signal from the control device, and is controlled by the first control signal. , The second non-volatile memory, or is switched to connect or control device to connect the DVI-I connector, the second control signal, the synchronizing signal line and a second nonvolatile DVI-I connector Whether the memory is connected or disconnected is switched, and when the input signal is an analog signal, the second nonvolatile memory and the control device are connected and the DVI-I connector is synchronized. The connection between the signal line and the second nonvolatile memory is disconnected, and after the writing of the analog EDID data from the first nonvolatile memory to the second nonvolatile memory is completed, the second nonvolatile memory and the DVI-I The first control signal and the second control signal are controlled so that the connector is connected and the synchronization signal line of the DVI-I connector and the second nonvolatile memory are connected. When the input signal is a digital signal, the second nonvolatile memory and the control device are connected, and the connection between the synchronization signal line of the DVI-I connector and the second nonvolatile memory is disconnected, After the writing of the digital EDID data from the first nonvolatile memory to the second nonvolatile memory is completed, the second nonvolatile memory and the DVI-I connector are connected, and the synchronization signal line of the DVI-I connector and the first The first control signal and the second control signal are controlled so as to continue the state in which the connection with the second nonvolatile memory is disconnected .

請求項２に記載の発明は、請求項１に記載の表示装置におけるＤＤＣ回路において、前記第１制御信号により、第２の不揮発性メモリと制御装置とが接続され、入力信号の種類に対応したＥＤＩＤデータを第１の不揮発性メモリから第２の不揮発性メモリに書き込む際には、その時点において第２の不揮発性メモリに書き込まれているＥＤＩＤデータと、今回において第２の不揮発性メモリに書き込もうとするＥＤＩＤデータとの差分のみを第２の不揮発性メモリに書き込むことを特徴とする。 According to a second aspect of the present invention, in the DDC circuit in the display device according to the first aspect, the second non-volatile memory and the control device are connected by the first control signal and correspond to the type of the input signal. When writing EDID data from the first non-volatile memory to the second non-volatile memory, the EDID data written in the second non-volatile memory at that time and the current writing to the second non-volatile memory are also possible. Only a difference from the EDID data to be written is written in the second nonvolatile memory.

請求項３に記載の発明は、液晶プロジェクタにおいて、請求項１乃至請求項２に記載のＤＤＣ回路を備えていることを特徴とする。   According to a third aspect of the present invention, a liquid crystal projector includes the DDC circuit according to the first or second aspect.

請求項１に係る発明によれば、回路構成が簡単となる表示装置におけるＤＤＣ回路が得られる。   According to the first aspect of the present invention, a DDC circuit in a display device having a simple circuit configuration can be obtained.

請求項２に係る発明によれば、回路構成が簡単となる表示装置におけるＤＤＣ回路が得られるとともに、第２の不揮発性メモリ内のＥＤＩＤデータを書き換える際に、その書き換え処理時間の短縮化が図れるようになる。   According to the second aspect of the present invention, a DDC circuit in a display device with a simple circuit configuration can be obtained, and when the EDID data in the second nonvolatile memory is rewritten, the rewrite processing time can be shortened. It becomes like this.

請求項３に係る発明によれば、回路構成が簡単となるＤＤＣ回路を備えた液晶プロジェクタまたは回路構成が簡単となるＤＤＣ回路を備えかつ第２の不揮発性メモリ内のＥＤＩＤデータを書き換える際に、その書き換え処理時間の短縮化が図れるようになる液晶プロジェクタが得られる。   According to the invention of claim 3, when rewriting the EDID data in the second nonvolatile memory including the liquid crystal projector provided with the DDC circuit having a simple circuit configuration or the DDC circuit having a simple circuit configuration. A liquid crystal projector capable of shortening the rewrite processing time can be obtained.

以下、図面を参照して、この発明を液晶プロジェクタに適用した場合の実施例について説明する。   Embodiments in which the present invention is applied to a liquid crystal projector will be described below with reference to the drawings.

図１は、ＤＤＣ機能を有する液晶プロジェクタの外観を示している。
液晶プロジェクタ本体１０の前面には、投射レンズ１１およびリモコン受光器１２が設けられている。液晶プロジェクタ本体１０の上面には、複数のＬＥＤ２１〜２４、複数の操作ボタン３１〜３７が設けられている。また、液晶プロジェクタ本体１０の上面には、開口部４１が形成されている。液晶プロジェクタ本体１０には、開口部４１を開閉するためのスライドシャッター４２が設けられている。液晶プロジェクタ本体内には、開口部４１の内側に、レンズ調整ダイヤル４３が設けられている。 FIG. 1 shows the appearance of a liquid crystal projector having a DDC function.
A projection lens 11 and a remote control light receiver 12 are provided on the front surface of the liquid crystal projector main body 10. A plurality of LEDs 21 to 24 and a plurality of operation buttons 31 to 37 are provided on the upper surface of the liquid crystal projector main body 10. An opening 41 is formed on the upper surface of the liquid crystal projector main body 10. The liquid crystal projector main body 10 is provided with a slide shutter 42 for opening and closing the opening 41. A lens adjustment dial 43 is provided inside the opening 41 in the liquid crystal projector main body.

図２は、図１の液晶プロジェクタ内に設けられたＤＤＣ回路の構成を示している。   FIG. 2 shows a configuration of a DDC circuit provided in the liquid crystal projector of FIG.

１は、アナログ仕様、ＤＶＩ（Digital Visual Interface) 仕様（第１のデジタル仕様）およびＨＤＣＰ（High-bandwidth Digital Content Protection system) 仕様（第２のデジタル仕様）の３系統の入力信号に対応したＤＶＩ−Ｉコネクタであり、液晶プロジェクタはＤＶＩ−Ｉコネクタ１を介して外部のコンピュータに接続される。なお、ＤＤＣ通信に使用される信号ラインには、データラインであるＳＤＡラインとクロックとして使用されるＳＣＬラインがある。アナログ仕様の場合には、さらに、外部コンピュータから送られてくる同期信号ＶＳＹＮＣの通信ラインも、ＤＤＣ通信に使用されるラインとして使用される。   1 is an analog specification, DVI (Digital Visual Interface) specification (first digital specification), and HDCP (High-bandwidth Digital Content Protection system) specification (second digital specification). The liquid crystal projector is connected to an external computer via the DVI-I connector 1. Note that signal lines used for DDC communication include an SDA line that is a data line and an SCL line that is used as a clock. In the case of the analog specification, the communication line of the synchronization signal VSYNC sent from the external computer is also used as a line used for DDC communication.

２は、スイッチ回路である。３は、ＥＤＩＤデータ格納用ＥＥＰＲＯＭ（第２の不揮発性メモリ）である。４は、マイコンである。マイコン４は、アナログ用ＥＤＩＤデータ、ＤＶＩ用（第１のデジタル用）ＥＤＩＤデータおよびＨＤＣＰ用（第２のデジタル用）ＥＤＩＤデータが格納されているフラッシュメモリ（第１の不揮発性メモリ）５を備えている。マイコン４は、スイッチ回路２を制御するとともに、フラッシュメモリ５内のＥＤＩＤデータのＥＤＩＤデータ格納用ＥＥＰＲＯＭ３への書き込み制御を行なう。   Reference numeral 2 denotes a switch circuit. Reference numeral 3 denotes an EDID data storage EEPROM (second non-volatile memory). 4 is a microcomputer. The microcomputer 4 includes a flash memory (first nonvolatile memory) 5 in which analog EDID data, DVI (first digital) EDID data, and HDCP (second digital) EDID data are stored. ing. The microcomputer 4 controls the switch circuit 2 and controls writing of EDID data in the flash memory 5 to the EDID data storage EEPROM 3.

マイコン４とスイッチ回路２とは、ＥＤＩＤデータ格納用ＥＥＰＲＯＭ３に各種ＥＤＩＤデータを格納するために使用されるＩ２Ｃバスで接続されている。スイッチ回路２は、マイコン４からの第１制御信号SWICH1および第２制御信号SWICH2によって制御される。   The microcomputer 4 and the switch circuit 2 are connected by an I2C bus used for storing various EDID data in the EEPROM 3 for storing EDID data. The switch circuit 2 is controlled by a first control signal SWICH1 and a second control signal SWICH2 from the microcomputer 4.

第１制御信号SWICH1がHIGHレベルにされると、マイコン４とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３とがＩ２Ｃバスを介して接続されるので、マイコン４は、フラッシュメモリ５内の３種類のＥＤＩＤデータのうちから選択した１種類のＥＤＩＤデータをＥＤＩＤデータ格納用ＥＥＰＲＯＭ３に書き込むことが可能となる。   When the first control signal SWICH1 is set to the HIGH level, the microcomputer 4 and the EEPROM 3 for storing EDID data are connected via the I2C bus, so the microcomputer 4 can select one of the three types of EDID data in the flash memory 5. One type of selected EDID data can be written to the EEPROM 3 for storing EDID data.

第１制御信号SWICH1がLOW レベルにされると、ＤＶＩ−Ｉコネクタ１とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３とがＩ２Ｃバス（ＳＤＡラインおよびＳＣＬライン）を介して接続される。   When the first control signal SWICH1 is set to the LOW level, the DVI-I connector 1 and the EDID data storage EEPROM 3 are connected via the I2C bus (SDA line and SCL line).

第２制御信号SWICH2がHIGHレベルにされると、ＤＶＩ−Ｉコネクタ１の同期信号ライン（ＶＳＹＮＣ）とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３との接続が切断される。   When the second control signal SWICH2 is set to HIGH level, the connection between the synchronization signal line (VSYNC) of the DVI-I connector 1 and the EEPROM 3 for storing EDID data is disconnected.

第２制御信号SWICH2がLOW レベルにされると、ＤＶＩ−Ｉコネクタ１の同期信号ライン（ＶＳＹＮＣ）がＥＤＩＤデータ格納用ＥＥＰＲＯＭ３に接続される。   When the second control signal SWICH2 is set to the LOW level, the synchronization signal line (VSYNC) of the DVI-I connector 1 is connected to the EDID data storage EEPROM 3.

図３は、マイコン４による制御処理手順を示している。   FIG. 3 shows a control processing procedure by the microcomputer 4.

液晶プロジェクタ側において、ユーザによって入力信号の種類が切り替えられると（ステップＳ１）、マイコン４は切り替え後の入力信号の種類を判別し（ステップＳ２）、その判別結果に応じた処理を実行する。   When the type of the input signal is switched by the user on the liquid crystal projector side (step S1), the microcomputer 4 determines the type of the input signal after switching (step S2), and executes processing according to the determination result.

上記ステップＳ２において、入力信号の種類がアナログ信号に切り替えられたと判別した場合には、マイコン４は、第１制御信号SWICH1をHIGHレベルにするとともに、第２制御信号SWICH2をHIGHレベルにする（ステップＳ３）。これにより、マイコン４とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３とがＩ２Ｃバスを介して接続され、ＤＶＩ−Ｉコネクタ１の同期信号ライン（ＶＳＹＮＣ）とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３との接続が切断される。   If it is determined in step S2 that the type of the input signal has been switched to the analog signal, the microcomputer 4 sets the first control signal SWICH1 to the HIGH level and sets the second control signal SWICH2 to the HIGH level (step S2). S3). As a result, the microcomputer 4 and the EDID data storage EEPROM 3 are connected via the I2C bus, and the connection between the synchronization signal line (VSYNC) of the DVI-I connector 1 and the EDID data storage EEPROM 3 is disconnected.

そこで、マイコン４は、フラッシュメモリ５内のアナログ用ＥＤＩＤデータをＥＤＩＤデータ格納用ＥＥＰＲＯＭ３に書き込む（ステップＳ４）。アナログ用ＥＤＩＤデータのＥＤＩＤデータ格納用ＥＥＰＲＯＭ３への書き込みが終了すると、マイコン４は、第１制御信号SWICH1をLOW レベルにするとともに、第２制御信号SWICH2をLOW レベルにする（ステップＳ５）。そして、今回の処理を終了する。   Therefore, the microcomputer 4 writes the analog EDID data in the flash memory 5 to the EEPROM 3 for storing EDID data (step S4). When the writing of the analog EDID data to the EEPROM 3 for storing EDID data is completed, the microcomputer 4 sets the first control signal SWICH1 to the LOW level and sets the second control signal SWICH2 to the LOW level (step S5). And this process is complete | finished.

上記ステップＳ５の処理により、ＤＶＩ−Ｉコネクタ１とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３とがＩ２Ｃバスを介して接続され、ＤＶＩ−Ｉコネクタ１の同期信号ライン（ＶＳＹＮＣ）がＥＤＩＤデータ格納用ＥＥＰＲＯＭ３に接続される。したがって、当該ＤＤＣ回路は、アナログ用のＤＤＣ回路として機能することになる。   Through the processing in step S5, the DVI-I connector 1 and the EDID data storage EEPROM 3 are connected via the I2C bus, and the synchronization signal line (VSYNC) of the DVI-I connector 1 is connected to the EDID data storage EEPROM 3. . Therefore, the DDC circuit functions as an analog DDC circuit.

上記ステップＳ２において、入力信号の種類がＤＶＩ（第１のデジタル信号）に切り替えられたと判別した場合には、マイコン４は、第１制御信号SWICH1をHIGHレベルにするとともに、第２制御信号SWICH2をHIGHレベルにする（ステップＳ６）。これにより、マイコン４とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３とがＩ２Ｃバスを介して接続され、ＤＶＩ−Ｉコネクタ１の同期信号ライン（ＶＳＹＮＣ）とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３との接続が切断される。   If it is determined in step S2 that the type of the input signal has been switched to DVI (first digital signal), the microcomputer 4 sets the first control signal SWICH1 to the high level and sets the second control signal SWICH2 to the high level. Set to HIGH level (step S6). As a result, the microcomputer 4 and the EDID data storage EEPROM 3 are connected via the I2C bus, and the connection between the synchronization signal line (VSYNC) of the DVI-I connector 1 and the EDID data storage EEPROM 3 is disconnected.

そこで、マイコン４は、フラッシュメモリ５内のＤＶＩ用ＥＤＩＤデータをＥＤＩＤデータ格納用ＥＥＰＲＯＭ３に書き込む（ステップＳ７）。ＤＶＩ用ＥＤＩＤデータのＥＤＩＤデータ格納用ＥＥＰＲＯＭ３への書き込みが終了すると、マイコン４は、第１制御信号SWICH1をLOW レベルにするとともに、第２制御信号SWICH2をHIGHレベルにする（ステップＳ８）。そして、今回の処理を終了する。   Therefore, the microcomputer 4 writes the EDID data for DVI in the flash memory 5 to the EEPROM 3 for storing EDID data (step S7). When the writing of the DVI EDID data to the EDID data storage EEPROM 3 is completed, the microcomputer 4 sets the first control signal SWICH1 to the LOW level and sets the second control signal SWICH2 to the HIGH level (step S8). And this process is complete | finished.

上記ステップＳ８の処理により、ＤＶＩ−Ｉコネクタ１とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３とがＩ２Ｃバスを介して接続され、ＤＶＩ−Ｉコネクタ１の同期信号ライン（ＶＳＹＮＣ）とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３との接続が切断される。したがって、当該ＤＤＣ回路は、ＤＶＩ（第１のデジタル信号）用のＤＤＣ回路として機能することになる。   Through the processing in step S8, the DVI-I connector 1 and the EDID data storage EEPROM 3 are connected via the I2C bus, and the connection between the DVI-I connector 1 synchronization signal line (VSYNC) and the EDID data storage EEPROM 3 is established. Disconnected. Therefore, the DDC circuit functions as a DDC circuit for DVI (first digital signal).

上記ステップＳ２において、入力信号の種類がＨＤＣＰ（第２のデジタル信号）に切り替えられたと判別した場合には、マイコン４は、第１制御信号SWICH1をHIGHレベルにするとともに、第２制御信号SWICH2をHIGHレベルにする（ステップＳ９）。これにより、マイコン４とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３とがＩ２Ｃバスを介して接続され、ＤＶＩ−Ｉコネクタ１の同期信号ライン（ＶＳＹＮＣ）とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３との接続が切断される。   If it is determined in step S2 that the type of the input signal has been switched to HDCP (second digital signal), the microcomputer 4 sets the first control signal SWICH1 to the HIGH level and sets the second control signal SWICH2 to the high level. The HIGH level is set (step S9). As a result, the microcomputer 4 and the EDID data storage EEPROM 3 are connected via the I2C bus, and the connection between the synchronization signal line (VSYNC) of the DVI-I connector 1 and the EDID data storage EEPROM 3 is disconnected.

そこで、マイコン４は、フラッシュメモリ５内のＨＤＣＰ用ＥＤＩＤデータをＥＤＩＤデータ格納用ＥＥＰＲＯＭ３に書き込む（ステップＳ１０）。ＨＤＣＰ用ＥＤＩＤデータのＥＤＩＤデータ格納用ＥＥＰＲＯＭ３への書き込みが終了すると、マイコン４は、第１制御信号SWICH1をLOW レベルにするとともに、第２制御信号SWICH2をHIGHレベルにする（ステップＳ１１）。そして、今回の処理を終了する。   Therefore, the microcomputer 4 writes the HDCP EDID data in the flash memory 5 into the EDID data storage EEPROM 3 (step S10). When the writing of the HDCP EDID data to the EDID data storage EEPROM 3 is completed, the microcomputer 4 sets the first control signal SWICH1 to the LOW level and sets the second control signal SWICH2 to the HIGH level (step S11). And this process is complete | finished.

上記ステップＳ１１の処理により、これにより、ＤＶＩ−Ｉコネクタ１とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３とがＩ２Ｃバスを介して接続され、ＤＶＩ−Ｉコネクタ１の同期信号ライン（ＶＳＹＮＣ）とＥＤＩＤデータ格納用ＥＥＰＲＯＭ３との接続が切断される。したがって、当該ＤＤＣ回路は、ＨＤＣＰ（第２のデジタル信号）用のＤＤＣ回路として機能することになる。   With the processing in step S11, the DVI-I connector 1 and the EDID data storage EEPROM 3 are thereby connected via the I2C bus, and the synchronization signal line (VSYNC) of the DVI-I connector 1 and the EDID data storage EEPROM 3 Is disconnected. Therefore, the DDC circuit functions as a DDC circuit for HDCP (second digital signal).

上記実施例では、スイッチ回路２を制御するために必要なマイコン４のＩＯポートは２個となる。また、ＥＤＩＤデータをＥＥＰＲＯＭ３に書き込むために必要なマイコン４のＩ２Ｃバスは、１系統となる。また、スイッチ回路は１個となる。したがって、図５に示す従来例に比べて回路構成が簡単となる。   In the above embodiment, the number of IO ports of the microcomputer 4 necessary for controlling the switch circuit 2 is two. Further, the I2C bus of the microcomputer 4 necessary for writing the EDID data into the EEPROM 3 is one system. Further, there is one switch circuit. Therefore, the circuit configuration is simplified as compared with the conventional example shown in FIG.

ところで、ＨＤＣＰ用のＥＤＩＤデータを書き込むには、ＥＥＰＲＯＭとして例えば２５６バイトのデータ容量が必要となり、ＤＶＩ用のＥＤＩＤデータまたはアナログ用のＥＤＩＤデータを書き込むには、ＥＥＰＲＯＭとして例えば１２８バイトのデータ容量が必要となる。したがって、図２のＥＤＩＤデータ格納用ＥＥＰＲＯＭ３としては、容量が２５６バイト以上のものが用いられる。   By the way, to write EDID data for HDCP, for example, a data capacity of 256 bytes is required as an EEPROM, and to write EDID data for DVI or EDID data for analog, for example, a data capacity of 128 bytes is required as an EEPROM. It becomes. Accordingly, the EEPROM 3 for storing EDID data in FIG. 2 has a capacity of 256 bytes or more.

しかしながら、ＥＤＩＤデータ格納用ＥＥＰＲＯＭ３内のＥＤＩＤデータを書き換える場合、書き換えられるＥＤＩＤデータ間においては、共通する部分があるため、その差分のみを書き換えるようにしてもよい。そのようにすると、ＥＤＩＤデータの書き換えを高速に行なえるようになる。   However, when the EDID data in the EEPROM 3 for storing EDID data is rewritten, there is a common part between the rewritten EDID data, and only the difference may be rewritten. By doing so, the EDID data can be rewritten at high speed.

図４は、ＨＤＣＰ用（第２のデジタル用）ＥＤＩＤデータ、ＤＶＩ用（第１のデジタル用）ＥＤＩＤデータおよびアナログ用ＥＤＩＤデータの一部を示している。図４において、Ａｄｄｒｅｓｓは、各ＥＤＩＤデータがＥＤＩＤデータ格納用ＥＥＰＲＯＭ３に書き込まれた場合のＥＤＩＤデータ格納用ＥＥＰＲＯＭ３のアドレスを示している。   FIG. 4 shows a part of HDCP (second digital) EDID data, DVI (first digital) EDID data, and analog EDID data. In FIG. 4, Address indicates an address of the EDID data storage EEPROM 3 when each EDID data is written in the EDID data storage EEPROM 3.

図４から分かるように、３種類のＥＤＩＤデータ間で共通するデータや、２種類のＥＤＩＤデータ間で共通するデータが多く含まれていることがわかる。このため、ＥＤＩＤデータ格納用ＥＥＰＲＯＭ３内のＥＤＩＤデータを書き換える場合、差分のみを書換えるようにすると、ＥＤＩＤデータの書き換えを高速に行なえるようになる。   As can be seen from FIG. 4, it can be seen that there is a lot of data common to the three types of EDID data and data common to the two types of EDID data. For this reason, when rewriting the EDID data in the EEPROM 3 for storing EDID data, if only the difference is rewritten, the EDID data can be rewritten at high speed.

ＤＤＣ機能を有する液晶プロジェクタの外観を示す斜視図である。It is a perspective view which shows the external appearance of the liquid crystal projector which has a DDC function. ＤＤＣ機能を有する液晶プロジェクタ内に設けられたＤＤＣ回路の構成を示すブロック図である。It is a block diagram which shows the structure of the DDC circuit provided in the liquid crystal projector which has a DDC function. マイコン４による制御処理手順を示すフローチャートである。It is a flowchart which shows the control processing procedure by the microcomputer. ＨＤＣＰ用（第２のデジタル用）ＥＤＩＤデータ、ＤＶＩ用（第１のデジタル用）ＥＤＩＤデータおよびアナログ用ＥＤＩＤデータの一部を示す模式図である。It is a schematic diagram showing a part of HDCP (second digital) EDID data, DVI (first digital) EDID data, and analog EDID data. ＤＤＣ機能を有する液晶プロジェクタ内に設けられた従来のＤＤＣ回路の構成を示すブロック図である。It is a block diagram which shows the structure of the conventional DDC circuit provided in the liquid crystal projector which has a DDC function.

符号の説明Explanation of symbols

１ ＤＶＩ−Ｉコネクタ
２ スイッチ回路
３ ＥＤＩＤデータ格納用ＥＥＰＲＯＭ
４ マイコン
５ フラッシュメモリ 1 DVI-I connector 2 Switch circuit 3 EEPROM for EDID data storage
4 Microcomputer 5 Flash memory

Claims (3)

ＤＤＣ機能を備え、ＥＤＩＤデータが異なる複数種類の入力信号が入力可能な表示装置におけるＤＤＣ回路において、
上記複数種類の入力信号に対応したＤＶＩ−Ｉコネクタと、
上記複数種類の入力信号に対応したＥＤＩＤデータが格納された第１の不揮発性メモリを備えた制御装置と、
第１不揮発性メモリ内に格納されている複数種類のＥＤＩＤデータのうちから制御装置によって選択される１種類のＥＤＩＤデータが書き込まれる第２の不揮発性メモリと、
第２の不揮発性メモリに対して、ＤＶＩ−Ｉコネクタを接続するか、または、制御装置を接続するかを切り替えるためのスイッチ回路とを備え、
前記スイッチ回路は、前記制御装置からの第１制御信号及び第２制御信号により制御され、
第１制御信号により、第２の不揮発性メモリに対して、ＤＶＩ−Ｉコネクタを接続するかまたは制御装置を接続するかが切り替えられ、
第２制御信号により、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリとが接続されるか、または、切断されるかが切り替えられ、
前記入力信号がアナログ信号の場合には、第２の不揮発性メモリと制御装置が接続されると共に、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリとの接続が切断され、第１の不揮発性メモリから第２の不揮発性メモリへのアナログ用ＥＤＩＤデータの書き込み終了後に、第２の不揮発性メモリとＤＶＩ−Ｉコネクタが接続されると共に、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリが接続されるように前記第１制御信号及び第２制御信号は制御され、
前記入力信号がデジタル信号の場合には、第２の不揮発性メモリと制御装置が接続されると共に、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリとの接続が切断され、第１の不揮発性メモリから第２の不揮発性メモリへのデジタル用ＥＤＩＤデータの書き込み終了後に、第２の不揮発性メモリとＤＶＩ−Ｉコネクタが接続されると共に、ＤＶＩ−Ｉコネクタの同期信号ラインと第２の不揮発性メモリとの接続が切断された状態を継続させるように前記第１制御信号及び第２制御信号は制御されることを特徴とする表示装置におけるＤＤＣ回路。 In a DDC circuit in a display device having a DDC function and capable of inputting a plurality of types of input signals having different EDID data,
A DVI-I connector corresponding to the plurality of types of input signals;
A control device including a first nonvolatile memory storing EDID data corresponding to the plurality of types of input signals;
A second nonvolatile memory in which one type of EDID data selected by the control device from among a plurality of types of EDID data stored in the first nonvolatile memory is written;
A switch circuit for switching whether to connect a DVI-I connector or a control device to the second nonvolatile memory;
The switch circuit is controlled by a first control signal and a second control signal from the control device,
The first control signal switches between connecting the DVI-I connector or the control device to the second nonvolatile memory,
The second control signal switches whether the synchronization signal line of the DVI-I connector and the second nonvolatile memory are connected or disconnected,
When the input signal is an analog signal, the second nonvolatile memory and the control device are connected, and the connection between the synchronization signal line of the DVI-I connector and the second nonvolatile memory is disconnected, and the first nonvolatile memory is disconnected. After the completion of the writing of the analog EDID data from the non-volatile memory to the second non-volatile memory, the second non-volatile memory and the DVI-I connector are connected, and the synchronization signal line of the DVI-I connector and the second The first control signal and the second control signal are controlled such that the non-volatile memory is connected,
When the input signal is a digital signal, the second nonvolatile memory and the control device are connected, and the connection between the synchronization signal line of the DVI-I connector and the second nonvolatile memory is disconnected, and the first nonvolatile memory is disconnected. After the writing of the digital EDID data from the non-volatile memory to the second non-volatile memory is completed, the second non-volatile memory and the DVI-I connector are connected, and the synchronization signal line of the DVI-I connector and the second The DDC circuit in the display device , wherein the first control signal and the second control signal are controlled so as to continue the state in which the connection with the non-volatile memory is disconnected . 前記第１制御信号により、第２の不揮発性メモリと制御装置とが接続され、入力信号の種類に対応したＥＤＩＤデータを第１の不揮発性メモリから第２の不揮発性メモリに書き込む際には、その時点において第２の不揮発性メモリに書き込まれているＥＤＩＤデータと、今回において第２の不揮発性メモリに書き込もうとするＥＤＩＤデータとの差分のみを第２の不揮発性メモリに書き込むことを特徴とする請求項１に記載の表示装置におけるＤＤＣ回路。   When the EDID data corresponding to the type of the input signal is written from the first nonvolatile memory to the second nonvolatile memory, the second nonvolatile memory and the control device are connected by the first control signal. Only the difference between the EDID data written in the second nonvolatile memory at that time and the EDID data to be written in the second nonvolatile memory at this time is written in the second nonvolatile memory. A DDC circuit in the display device according to claim 1. 請求項１乃至請求項２に記載のＤＤＣ回路を備えていることを特徴とする液晶プロジェクタ。 A liquid crystal projector comprising the DDC circuit according to claim 1.
JP2006254721A 2006-09-20 2006-09-20 DDC circuit and liquid crystal projector in display device Active JP5175465B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006254721A JP5175465B2 (en) 2006-09-20 2006-09-20 DDC circuit and liquid crystal projector in display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006254721A JP5175465B2 (en) 2006-09-20 2006-09-20 DDC circuit and liquid crystal projector in display device

Publications (2)

Publication Number Publication Date
JP2008076653A JP2008076653A (en) 2008-04-03
JP5175465B2 true JP5175465B2 (en) 2013-04-03

Family

ID=39348798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006254721A Active JP5175465B2 (en) 2006-09-20 2006-09-20 DDC circuit and liquid crystal projector in display device

Country Status (1)

Country Link
JP (1) JP5175465B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230035521A1 (en) * 2021-07-29 2023-02-02 Wiwynn Corporation Solid state disk device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5482629B2 (en) 2010-11-16 2014-05-07 株式会社Ｊｖｃケンウッド Wireless device and communication method
US20140085278A1 (en) * 2011-05-12 2014-03-27 Sharp Kabushiki Kaisha Display device
CN111399922B (en) * 2020-03-17 2024-02-23 北京星网锐捷网络技术有限公司 Dual-system display device and system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09128330A (en) * 1995-11-06 1997-05-16 Sony Corp Video display device
JP3945355B2 (en) * 2002-09-11 2007-07-18 ソニー株式会社 Video display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230035521A1 (en) * 2021-07-29 2023-02-02 Wiwynn Corporation Solid state disk device
US11797226B2 (en) * 2021-07-29 2023-10-24 Wiwynn Corporation Solid state disk device

Also Published As

Publication number Publication date
JP2008076653A (en) 2008-04-03

Similar Documents

Publication Publication Date Title
US20060114248A1 (en) Displaying apparatus and control method thereof
EP2023332B1 (en) Display apparatus and control method thereof
KR101457158B1 (en) Circuit board and liquid crystal display comprising the same
TWI518673B (en) Video switch and switching method thereof
JP2008276067A (en) Video display device and its control method
JP6773294B2 (en) Video display equipment, connection method of video display equipment and multi-display system
JP5175465B2 (en) DDC circuit and liquid crystal projector in display device
CN104834619B (en) A kind of I2C bus circuit, implementation method and electronic equipment
JP2009177269A (en) Video receiver
US7414619B2 (en) Display unit and control method thereof
CN111399922B (en) Dual-system display device and system
KR20070076728A (en) Timing controller, method for driving the same and display apparatus having the same
KR20080105482A (en) Display apparatus and control method of the same
EP2055081B1 (en) Ddc communication module
US8375378B2 (en) Circuit for updating firmware of display apparatus and method thereof
US10147389B2 (en) Control circuit and associated control method applied to digital visual interface
USRE47206E1 (en) Display controller device and method for reprogramming the function of a display system
US6697058B2 (en) Device and method for repeatedly updating the function of a LCD monitor
US8570315B2 (en) Method for fully automatically aligning quality of image
TWM556390U (en) Smart simulator for extended display identification data
JP2007256611A (en) Image display device
KR101101815B1 (en) Display apparatus and control method of the same
KR100748509B1 (en) Display identification data managing method and update apparatus thereof
TWI754984B (en) Switch and operating method thereof
TW201415456A (en) EDID burn-in method for display having multiple video ports

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

R151 Written notification of patent or utility model registration

Ref document number: 5175465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160111

Year of fee payment: 3