JP5174838B2 - Driving method of plasma display panel - Google Patents
Driving method of plasma display panel Download PDFInfo
- Publication number
- JP5174838B2 JP5174838B2 JP2010022661A JP2010022661A JP5174838B2 JP 5174838 B2 JP5174838 B2 JP 5174838B2 JP 2010022661 A JP2010022661 A JP 2010022661A JP 2010022661 A JP2010022661 A JP 2010022661A JP 5174838 B2 JP5174838 B2 JP 5174838B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pulse
- voltage
- discharge
- plasma display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
本発明はパーソナルコンピュータやワークステーション等のディスプレイ装置、平面型の壁掛けテレビジョン、広告や情報等の表示用のディスプレイに使用して好適なプラズマディスプレイパネルの駆動方法及び装置に関する。 The present invention relates to a plasma display panel driving method and apparatus suitable for use in display devices such as personal computers and workstations, flat wall-mounted televisions, and displays for displaying advertisements and information.
AC型プラズマディスプレイパネル(以下、プラズマディスプレイパネルをPDPと云う。)は、電極を誘電体層等によって被覆し、電荷をその誘電体上に蓄積して放電を制御し、放電により発生する紫外線で蛍光体を励起して画像を表示するデバイスである。一般的なAC型PDPは、1フィールド(1画面)を階調の異なる複数個のサブフィールドに分割し、その重ね合わせによって画像の階調を表現する。各サブフィールドは、画素(セル)内の電極近傍の誘電体及び蛍光体上に蓄積した電荷(壁電荷)を減少させると共に、放電のきっかけとなる空間電荷を形成し、これに続く書き込み放電を起こしやすくする予備放電期間、発光させるセルを選択する書き込み放電期間、発光表示を行う維持放電期間に分けられる。この駆動方法に於いて、各サブフィールドの予備放電期間の予備放電は、表示画像とは無関係な発光であり、コントラストや色再現性を悪くしていた。そこで、表示画像と無関係な発光を減らすため、立ち上りの鈍い高圧パルスで予備放電を行なう方法が、特開平8−160910号公報(従来例1)に開示されている。また、米国特許第5,745,086号公報(従来例2)では、立ち上りの鈍い高圧パルスで壁電荷を形成し、その壁電荷を利用して書き込み放電を行なう方法が開示されている。 An AC plasma display panel (hereinafter referred to as a plasma display panel is referred to as a PDP) is an ultraviolet ray generated by a discharge in which an electrode is covered with a dielectric layer and charges are accumulated on the dielectric to control discharge. It is a device that displays an image by exciting a phosphor. A general AC type PDP divides one field (one screen) into a plurality of subfields having different gradations, and expresses the gradation of an image by superimposing them. Each subfield reduces the charge (wall charge) accumulated on the dielectric and phosphor in the vicinity of the electrode in the pixel (cell) and forms a space charge that triggers the discharge, followed by a write discharge. It is divided into a preliminary discharge period for facilitating occurrence, an address discharge period for selecting a cell to emit light, and a sustain discharge period for performing light emission display. In this driving method, the preliminary discharge in the preliminary discharge period of each subfield is light emission unrelated to the display image, which deteriorates contrast and color reproducibility. Therefore, in order to reduce light emission unrelated to the display image, a method of performing preliminary discharge with a high-voltage pulse with a slow rise is disclosed in Japanese Patent Laid-Open No. 8-160910 (conventional example 1). Further, US Pat. No. 5,745,086 (conventional example 2) discloses a method in which wall charges are formed by a high-voltage pulse with a slow rise and write discharge is performed using the wall charges.
AC型PDPに於いて、コントラストが高く、特に低階調での色の再現性の良い画像の表示を行うためには、上記従来例に示されているように立ち上りの鈍い高圧パルスで予備放電を行う方法がある。しかし、従来例1では、この予備放電によって電極近傍の誘電体上にプラスまたはマイナスの電荷が形成される。この電荷は消去するか、或いは電極に合わせて極性を入れ替える必要がある。ところが、そのための放電も表示画像とは無関係な発光である。このように表示画像と無関係な発光を起こす放電としては、維持放電期間に形成された誘電体上の電荷を消去する放電と、書き込み放電を起こしやすくするための空間電荷を形成するプライミング放電と、プライミング放電で形成された誘電体上の電荷を消去する放電の3種類がある。コントラストを高くするにはこれらの放電を弱くする必要がある。 In the AC type PDP, in order to display an image with high contrast and particularly good color reproducibility at a low gradation, preliminary discharge is performed with a high-pressure pulse having a slow rise as shown in the conventional example. There is a way to do. However, in Conventional Example 1, positive or negative charges are formed on the dielectric near the electrodes by this preliminary discharge. It is necessary to erase this charge or change the polarity according to the electrode. However, the discharge for that purpose is light emission unrelated to the display image. As a discharge that causes light emission unrelated to the display image in this way, a discharge that erases the charge on the dielectric formed during the sustain discharge period, a priming discharge that forms a space charge to easily cause a write discharge, There are three types of discharges that erase charges on the dielectric formed by priming discharge. In order to increase the contrast, it is necessary to weaken these discharges.
また、従来例2では、放電により形成される壁電荷量のばらつきが、性能のばらつきとなるためセルの均一性、及び放電の均一性が要求される。例えば、縦横480×640のテレビジョン並みのPDPでは約92万セル、1024×1280の高精細PDPでは約390万セル必要であるため、高精細PDPのように、セル数が多くなるほど、均一性を得ることは困難になる。 Further, in the conventional example 2, since the variation in the wall charge amount formed by the discharge becomes the performance variation, the uniformity of the cell and the uniformity of the discharge are required. For example, about 920,000 cells are required for a PDP that is similar to a television of 480 × 640 in length and breadth, and about 3.9 million cells are required for a high-definition PDP of 1024 × 1280. Therefore, as the number of cells increases, the uniformity increases. It will be difficult to get.
さらに、高精細PDPでは書き込み動作を行なうセル数が増えるため、1セルの書き込みに割り当てられる時間が短くなり、放電の遅れ時間が問題となる。すなわち、アドレスパルスの印加時間内に書き込み放電が行われない場合がある。そのため、プライミング放電の効果を十分に生かす必要が生じる。 Furthermore, in the high-definition PDP, since the number of cells for performing the writing operation increases, the time allocated for writing one cell is shortened, and the delay time of discharge becomes a problem. That is, there is a case where the write discharge is not performed within the application time of the address pulse. Therefore, it is necessary to make full use of the effect of priming discharge.
本発明の目的はかかる表示画像とは無関係な発光を起こすすべての放電を弱くして表示画像とは無関係な発光を減らし、コントラストを高くして、色の再現性を向上させるプラズマディスプレイパネルの駆動方法及び装置を提供することにある。 It is an object of the present invention to drive a plasma display panel that weakens all discharges that cause light emission unrelated to the display image, reduces light emission unrelated to the display image, increases contrast, and improves color reproducibility. It is to provide a method and apparatus.
本発明の他の目的は全てのセルを同じように高い電圧で放電させる予備放電を無くすことにより、回路に流れる電流を減らして回路負荷を低減するプラズマディスプレイパネルの駆動方法及び装置を提供することにある。 Another object of the present invention is to provide a plasma display panel driving method and apparatus for reducing the circuit load by reducing the current flowing in the circuit by eliminating the preliminary discharge for discharging all the cells at the same high voltage. It is in.
本発明の更に他の目的は書き込み放電期間の駆動電圧を下げ、プライミング効果を有効に利用して、短い書き込み時間でも安定に駆動できるプラズマディスプレイパネルの駆動方法及び装置を提供することにある。 Still another object of the present invention is to provide a driving method and apparatus for a plasma display panel which can be stably driven even in a short writing time by lowering the driving voltage in the writing discharge period and effectively utilizing the priming effect.
本発明の目的を達成するために、本発明においては、維持放電期間に形成された誘電体上の電荷を消去する放電と、書き込み放電を起こりやすくするための空間電荷を形成するプライミング放電と、プライミング放電で形成された壁電荷を消去する放電のすべてを立ち上りの鈍いパルスで行ない、これらの放電を弱くして表示画像と無関係な発光を減らしている。また、プライミング放電で形成された壁電荷を消去する際に、アドレス側の電位を制御することでアドレス側に電荷を持たせアドレスの駆動電圧を下げるものである。さらに、プライミング放電で形成された壁電荷の消去を例えば、奇数行と偶数行にわけ、奇数行の壁電荷消去と書き込み、偶数行の壁電荷消去と書き込みの順で駆動することにより、予備放電(この場合は壁電荷消去の放電)から、最後のスキャンパルスまでの時間を短くしてプライミング効果を有効に利用する。 In order to achieve the object of the present invention, in the present invention, a discharge for erasing the charge on the dielectric formed during the sustain discharge period, a priming discharge for forming a space charge for facilitating the write discharge, All of the discharges for erasing the wall charges formed by the priming discharge are performed with a slow rising pulse, and these discharges are weakened to reduce light emission unrelated to the display image. In addition, when erasing wall charges formed by priming discharge, the address side voltage is controlled by controlling the potential on the address side to lower the address driving voltage. Further, the wall charges formed by the priming discharge can be erased into, for example, an odd row and an even row, and the preliminary discharge is performed by driving the wall charge erasure and writing of the odd row and the wall charge erasing and writing of the even row in this order. The priming effect is effectively utilized by shortening the time from (in this case, wall charge erasing discharge) to the last scan pulse.
本発明の目的を達成するために、本発明によるプラズマディスプレイパネルの駆動方法は、第1の基板に平行に配置された第1の電極群及び第2の電極群を誘電体で覆い、前記第1及び前記第2の電極群に対してし直交するように第3の電極群を第2の基板に配置し、前記第1の電極群と前記第2の電極群の間に交互にパルスを印加することによって発光表示を行うAC型プラズマディスプレイパネルの駆動方法において、前記第1の電極群に交互に印加される前記パルスの内最後のパルスを印加し、前記第2の電極群に徐々に電圧が上昇し、主に壁電荷を消去するための放電を行う第1のパルスを印加し、前記第1の電極群に徐々に電圧が上昇し、主に空間電荷の形成を行う第2のパルスを印加し、次に前記第2の電極群に徐々に電圧が上昇し、主に前記第2のパルスの印加によって生じた壁電荷を消去するための第3のパルスを印加する。 In order to achieve an object of the present invention, a driving method of a plasma display panel according to the present invention covers a first electrode group and a second electrode group arranged in parallel to a first substrate with a dielectric, A third electrode group is disposed on the second substrate so as to be orthogonal to the first electrode group and the second electrode group, and pulses are alternately applied between the first electrode group and the second electrode group. In the driving method of an AC type plasma display panel that performs light emission display by applying, the last pulse of the pulses alternately applied to the first electrode group is applied, and the second electrode group is gradually applied. A second pulse for increasing the voltage and applying a first pulse for mainly performing discharge for erasing the wall charges, and gradually increasing the voltage to the first electrode group to mainly form space charges. Apply a pulse and then gradually increase the voltage across the second electrode group. And, applying a third pulse for erasing wall charges generated by the application of primarily the second pulse.
本発明の目的を達成するために、本発明によるプラズマディスプレイパネルの駆動方法は、第1の基板に配置された第1の電極群と、前記第1の電極群と平行になるように前記第1の基板に配置された第2の電極群と、前記第1及び第2の電極群を覆う誘電体層と、第2の基板に前記第1及び第2の電極群と直交するように配置された第3の電極群とを有し、前記第1の電極群及び前記第2の電極群に交互にパルス電圧を印加して繰り返し放電させることにより発光表示を行うAC型プラズマディスプレイパネルの駆動方法に於いて、前記第1または第2の電極群のうち、繰り返し放電のための最後のパルス電圧が印加された電極群とは異なる電極群に、前記繰り返し放電のための最後のパルス電圧に続いて時間とともに徐々に電圧が高くなり、繰り返し放電のための印加電圧と略等しい電圧まで上昇する第1のパルスを印加し、前記第1のパルスを印加した電極群とは異なる電極群に、前記第1のパルスに続いて時間とともに徐々に電圧が高くなり、放電開始電圧を越える電圧まで上昇する第2のパルスを印加し、前記第2のパルスを印加した電極群とは異なる電極群に、前記第2のパルスに続いて時間とともに徐々に電圧が高くなり繰り返し放電のための印加電圧と略等しい電圧まで上昇する第3のパルスを印加する。 In order to achieve the object of the present invention, a driving method of a plasma display panel according to the present invention includes a first electrode group disposed on a first substrate and the first electrode group parallel to the first electrode group. A second electrode group disposed on one substrate, a dielectric layer covering the first and second electrode groups, and a second substrate disposed perpendicular to the first and second electrode groups. An AC plasma display panel that performs light emission display by alternately applying a pulse voltage to the first electrode group and the second electrode group and repeatedly discharging them. In the method, the electrode group different from the electrode group to which the last pulse voltage for repetitive discharge is applied among the first or second electrode groups is changed to the last pulse voltage for repetitive discharge. The voltage gradually increases over time Applying a first pulse that rises to a voltage substantially equal to the applied voltage for repeated discharge, and applying the first pulse to an electrode group different from the electrode group to which the first pulse has been applied, with time following the first pulse. A second pulse that gradually increases in voltage and rises to a voltage that exceeds the discharge start voltage is applied, and a time subsequent to the second pulse is applied to an electrode group different from the electrode group to which the second pulse is applied. At the same time, a third pulse is applied which gradually increases in voltage and rises to a voltage substantially equal to the applied voltage for repeated discharge.
これらのプラズマディスプレイパネルの駆動方法に於いて、前記第2のパルスは電圧の増加率が時間に比例して高くなり、放電開始電圧を越える電圧まで上昇する。また、前記第2のパルスの立ち上り部を繰り返し放電のための印加電圧と略等しい電圧までは急峻に立ち上がり、その後、時間とともに徐々に電圧が高くなり、放電開始電圧を越える電圧まで上昇させると好適である。また、前記第2のパルスの立ち下がり部を高電圧から時間とともに徐々に電圧が低下し、グランド電位まで下げると好適である。 In these plasma display panel driving methods, the voltage increase rate of the second pulse increases in proportion to time and rises to a voltage exceeding the discharge start voltage. Further, it is preferable that the rising portion of the second pulse rises steeply to a voltage substantially equal to the applied voltage for repeated discharge, and then gradually increases with time to a voltage exceeding the discharge start voltage. It is. In addition, it is preferable that the voltage gradually decreases from the high voltage to the ground potential at the falling portion of the second pulse to the ground potential.
これらプラズマディスプレイパネルの駆動方法に於いて、前記第1のパルスと前記第2のパルスとの間に、前記第1、第2、第3のいずれの電極群にも電圧を印加しないブランク期間を設けると好適である。また、前記第2のパルスと前記第3のパルスとの間に、前記第1、第2、第3のいずれの電極群にも電圧を印加しないブランク期間を設けると好適である。また、前記第1のパルスと前記第2のパルスとの間に前記第1、前記第2及び前記第3の電極群に電圧を印加しない第1のブランク期間を設け、前記第2のパルスと前記第3のパルスとの間に前記第1、前記第2及び前記第3の電極群に電圧を印加しない第2のブランク期間を設けると更に好適である。 In these plasma display panel driving methods, a blank period during which no voltage is applied to any of the first, second, and third electrode groups is provided between the first pulse and the second pulse. It is preferable to provide it. In addition, it is preferable to provide a blank period in which no voltage is applied to any of the first, second, and third electrode groups between the second pulse and the third pulse. Also, a first blank period in which no voltage is applied to the first, second, and third electrode groups is provided between the first pulse and the second pulse, and the second pulse and It is more preferable to provide a second blank period in which no voltage is applied to the first, second and third electrode groups between the third pulse and the third pulse.
これらのプラズマディスプレイパネルの駆動方法に於いて、前記第1のパルスと前記第2のパルスとの間に、前記第1のパルスを印加した電極群に前記第1のパルスとは逆の極性の第4のパルスを印加すると好適である。また、前記第3のパルスの後に、前記第3のパルスを印加した電極群に前記第3のパルスとは逆の極性の第5のパルスを印加すると好適である。また、前記第1のパルスと前記第2のパルスとの間に前記第1のパルスを印加した電極群に前記第1のパルスとは逆の極性の第4のパルスを印加し、前記第3のパルスの後に前記第3のパルスを印加した電極群に前記第3のパルスとは逆の極性の第5のパルスを印加すると更に好適である。 In these plasma display panel driving methods, a polarity opposite to that of the first pulse is applied to the electrode group to which the first pulse is applied between the first pulse and the second pulse. It is preferable to apply the fourth pulse. In addition, it is preferable that a fifth pulse having a polarity opposite to that of the third pulse is applied to the electrode group to which the third pulse is applied after the third pulse. In addition, a fourth pulse having a polarity opposite to that of the first pulse is applied to an electrode group to which the first pulse is applied between the first pulse and the second pulse, and the third pulse is applied. More preferably, a fifth pulse having a polarity opposite to that of the third pulse is applied to the electrode group to which the third pulse is applied after the first pulse.
これらのプラズマディスプレイパネルの駆動方法に於いて、前記第4のパルスはその電圧の絶対値が前記繰り返し放電を行なう前記パルス電圧の絶対値より低く、電圧の印加期間は略10μs以上であると好適である。また、前記第5のパルスはその電圧の絶対値が前記繰り返し放電を行なう前記パルス電圧の絶対値より低く、電圧の印加期間は略10μs以上であると好適である。 In these plasma display panel driving methods, it is preferable that the absolute value of the voltage of the fourth pulse is lower than the absolute value of the pulse voltage for performing the repeated discharge, and the voltage application period is approximately 10 μs or more. It is. Further, it is preferable that the absolute value of the voltage of the fifth pulse is lower than the absolute value of the pulse voltage for performing the repeated discharge, and the voltage application period is approximately 10 μs or more.
これらのプラズマディスプレイパネルの駆動方法に於いて、1フィールドを複数のサブフィールドに分割し、各サブフィールド毎に発光表示を行い、前記第2のパルスを印加しないサブフィールドを少なくとも1つ以上設けると好適である。また、1フィールドを複数のサブフィールドに分割し、各サブフィールド毎に発光表示を行い、前記第2のパルスを印加しないサブフィールドを少なくとも1つ以上設けると共に、前記第2のパルスを印加しないサブフィールドが連続しないようにすると更に好適である。また、前記第3のパルスを印加している間、前記第3の電極群に電圧を印加しないようにすると好適である。 In these plasma display panel driving methods, when one field is divided into a plurality of subfields, light emission display is performed for each subfield, and at least one subfield to which the second pulse is not applied is provided. Is preferred. In addition, one field is divided into a plurality of subfields, light emission display is performed for each subfield, and at least one subfield to which the second pulse is not applied is provided, and the second pulse is not applied. More preferably, the fields are not continuous. It is preferable that no voltage is applied to the third electrode group while the third pulse is applied.
本発明の目的を達成するために、本発明によるプラズマディスプレイパネルの駆動方法は、第1の基板に平行に配置された第1の電極群及び第2の電極群を誘電体で覆い、前記第1及び前記第2の電極群に対してし直交するように第3の電極群を第2の基板に配置し、前記第1の電極群と前記第2の電極群の間に交互にパルスを印加することによって発光表示を行うAC型プラズマディスプレイパネルの駆動方法において、前記第1の電極群を第1のグループと第2のグループに分けると共に、前記第2の電極群を第1のグループと第2のグループとに分け、前記第1の電極群の前記第1のグループ及び前記第2のグループに交互に印加される前記パルスの内の最後のパルスを印加し、前記第2の電極群の前記第1のグループ及び前記第2のグループに徐々に電圧が上昇し、主に壁電荷を消去するための放電を行う第1のパルスを印加し、前記第1の電極群の前記第1のグループ及び前記第2のグループに徐々に電圧が上昇し、主に空間電荷の形成を行う第2のパルスを印加し、前記第2の電極群の前記第1のグループに徐々に電圧が上昇し、主に前記第2のパルスの印加によって生じた壁電荷を消去するための第3のパルスを印加した後書込み放電を行い、その後前記第2の電極群の前記第2のグループに徐々に電圧が上昇し、主に前記第2のパルスの印加によって生じた壁電荷を消去するための前記第3のパルスを印加する。 In order to achieve an object of the present invention, a driving method of a plasma display panel according to the present invention covers a first electrode group and a second electrode group arranged in parallel to a first substrate with a dielectric, A third electrode group is disposed on the second substrate so as to be orthogonal to the first electrode group and the second electrode group, and pulses are alternately applied between the first electrode group and the second electrode group. In the driving method of an AC type plasma display panel that performs light emission display by applying the first electrode group, the first electrode group is divided into a first group and a second group, and the second electrode group is divided into the first group. The second group of electrodes is divided into a second group, the last pulse of the pulses applied alternately to the first group and the second group of the first group of electrodes is applied, and the second group of electrodes is applied. The first group and the second group of A voltage gradually rises in the loop, and a first pulse for performing a discharge mainly for erasing wall charges is applied, and the first group and the second group of the first electrode group are gradually applied to the loop. The voltage rises and a second pulse that mainly forms space charge is applied, the voltage gradually rises to the first group of the second electrode group, and the application of the second pulse mainly. After applying the third pulse for erasing the wall charges generated by the above, an address discharge is performed, and then the voltage gradually rises to the second group of the second electrode group, mainly the second The third pulse for erasing wall charges generated by applying the pulse is applied.
また、本発明によるプラズマディスプレイパネルの駆動方法は、基板に配置された第1の電極群と、前記第1の電極群に平行に配置された第2の電極群と、前記第1及び第2の電極群を覆う誘電体層とを有するAC型プラズマディスプレイパネルの駆動方法に於いて、前記第1の電極群及び第2の電極群の2本一組で発光の最小単位であるセルを構成し、前記セルの集合体を少なくとも第1のセル群と第2のセル群とに分け、前記第1または第2の電極群のうち、繰り返し放電のための最後のパルス電圧を印加した電極群とは異なる電極群に、前記繰り返し放電のための最後のパルス電圧に続いて時間とともに徐々に電圧が高くなり、繰り返し放電のための印加電圧と略等しい電圧まで上昇する第1のパルスを印加し、前記第1のパルスを印加した電極群とは異なる電極群に、前記第1のパルスに続いて時間とともに徐々に電圧が高くなり、放電開始電圧を越える電圧まで上昇する第2のパルスを印加し、前記第2のパルスを印加した電極群とは異なる電極群の内、前記第1のセル群の電極群に第3のパルスを印加した後、放電するセルを決める書き込み放電を行ない、続いて前記第2のパルスを印加した電極群とは異なる電極群の内、前記第2のセル群の電極群に前記第3のパルスを印加した後、放電するセルを決める書き込み放電を行なう。前記第3のパルスは時間とともに徐々に電圧が高くなり繰り返し放電のための印加電圧と略等しい電圧まで上昇するように構成される。 The plasma display panel driving method according to the present invention includes a first electrode group disposed on a substrate, a second electrode group disposed in parallel to the first electrode group, and the first and second electrodes. In a driving method of an AC type plasma display panel having a dielectric layer covering a plurality of electrode groups, a cell which is a minimum unit of light emission is constituted by a pair of the first electrode group and the second electrode group. The cell assembly is divided into at least a first cell group and a second cell group, and an electrode group to which the last pulse voltage for repetitive discharge is applied among the first or second electrode groups. A first pulse is applied to a different electrode group from the last pulse voltage for the repeated discharge, the voltage gradually increasing with time and rising to a voltage substantially equal to the applied voltage for the repeated discharge. , Imprint the first pulse A second pulse that gradually increases in voltage with time following the first pulse and rises to a voltage exceeding the discharge start voltage is applied to an electrode group different from the first electrode group, and the second pulse is Of the electrode groups different from the applied electrode group, after applying a third pulse to the electrode group of the first cell group, an address discharge is performed to determine a cell to be discharged, and then the second pulse is applied. After applying the third pulse to the electrode group of the second cell group among the electrode groups different from the electrode group, the address discharge is performed to determine the cell to be discharged. The third pulse is configured such that the voltage gradually increases with time and rises to a voltage substantially equal to the applied voltage for repeated discharge.
本発明の目的を達成するために、本発明によるプラズマディスプレイパネル装置は、第1の基板に平行に配置された第1の電極群及び第2の電極群を誘電体で覆い、前記第1及び前記第2の電極群に対してし直交するように第3の電極群を第2の基板に配置し、前記第1の電極群と前記第2の電極群の間に交互にパルスを印加することによって発光表示を行うAC型プラズマディスプレイパネル装置において、前記交互に印加される前記パルスの内最後のパルスを前記第1の電極群に印加する手段と、徐々に電圧が上昇し、主に壁電荷を消去するための放電を行う第1のパルスを前記第2の電極群に印加する手段と、徐々に電圧が上昇し、主に空間電荷の形成を行う第2のパルスを前記第1の電極群に印加する手段と、徐々に電圧が上昇し、主に前記第2のパルスの印加によって生じた壁電荷を消去するための第3のパルスを前記第2の電極群に印加する手段とを備える。 In order to achieve the object of the present invention, a plasma display panel apparatus according to the present invention covers a first electrode group and a second electrode group arranged in parallel with a first substrate with a dielectric, A third electrode group is arranged on the second substrate so as to be orthogonal to the second electrode group, and pulses are alternately applied between the first electrode group and the second electrode group. In the AC type plasma display panel apparatus for performing light emission display by the above, means for applying the last pulse of the alternately applied pulses to the first electrode group, and the voltage gradually increases, mainly the wall Means for applying a first pulse for discharging to erase the electric charge to the second electrode group, and a second pulse for gradually increasing the voltage and mainly forming the space charge. Means to apply to the electrode group, the voltage gradually increases, A third pulse for erasing wall charges generated by the application of the second pulse and means for applying to said second electrode group.
また、本発明によるプラズマディスプレイパネル装置は、第1の基板に配置された第1の電極群と、前記第1の電極群に平行になるように前記第1の基板に配置された第2の電極群と、前記第1及び第2の電極群を覆う誘電体層と、前記第1及び第2の電極群と直交するように第2の基板に配置された第3の電極群とを有し、前記第1の電極群に所定の波形で電圧を印加する第1の駆動回路と、前記第2の電極群に所定の波形で電圧を印加する第2の駆動回路と、前記第3の電極群に所定の波形で電圧を印加する第3の駆動回路とを有し、前記第1の電極群及び第2の電極群に交互にパルスを印加して繰り返し放電させることにより発光表示を行うAC型プラズマディスプレイパネル装置に於いて、前記第1または第2の電極群のうち、繰り返し放電のための最後のパルス電圧を印加した電極群とは異なる電極群に、前記繰り返し放電のための最後のパルス電圧に続いて時間とともに徐々に電圧が高くなり、繰り返し放電のための印加電圧と略等しい電圧まで上昇する第1のパルスを印加する手段と、前記第1のパルスを印加した電極群とは異なる電極群に、前記第1のパルスに続いて時間とともに徐々に電圧が高くなり、放電開始電圧を越える電圧まで上昇する第2のパルスを印加する手段と、前記第2のパルスを印加した電極群とは異なる電極群に、前記第2のパルスに続いて時間とともに徐々に電圧が高くなり繰り返し放電のための印加電圧と略等しい電圧まで上昇する第3のパルスを印加する手段とを備える。 The plasma display panel device according to the present invention includes a first electrode group disposed on the first substrate and a second electrode disposed on the first substrate so as to be parallel to the first electrode group. An electrode group; a dielectric layer covering the first and second electrode groups; and a third electrode group disposed on the second substrate so as to be orthogonal to the first and second electrode groups. A first driving circuit for applying a voltage with a predetermined waveform to the first electrode group; a second driving circuit for applying a voltage with a predetermined waveform to the second electrode group; A third driving circuit for applying a voltage to the electrode group with a predetermined waveform, and performing light emission display by repeatedly applying pulses to the first electrode group and the second electrode group and repeatedly discharging them. In the AC type plasma display panel apparatus, the repetitive electrode of the first or second electrode group is selected. In the electrode group different from the electrode group to which the last pulse voltage for the discharge is applied, the voltage gradually increases with time following the last pulse voltage for the repeated discharge, and the applied voltage for the repeated discharge. The voltage gradually increases with time following the first pulse to the electrode group different from the electrode group to which the first pulse is applied and the electrode group to which the first pulse is applied. A means for applying a second pulse that rises to a voltage exceeding the discharge start voltage, and an electrode group different from the electrode group to which the second pulse has been applied to a voltage gradually with time following the second pulse. Means for applying a third pulse that rises to a voltage substantially equal to the applied voltage for repeated discharge.
これらのプラズマディスプレイパネル装置に於いて、前記第2のパルスは時間に比例して電圧が高くなり、放電開始電圧を越える電圧まで上昇する構成とすると好適である。また、前記第2のパルスの立ち上り部は繰り返し放電のための印加電圧と略等しい電圧までは急峻に立ち上がり、その後、時間とともに徐々に電圧が高くなり、放電開始電圧を越える電圧まで上昇するように構成すると好適である。また、前記第2のパルスの立ち下がり部を高電圧から時間とともに徐々に電圧が低下し、グランド電位まで下がるように構成すると好適である。 In these plasma display panel devices, it is preferable that the voltage of the second pulse increases in proportion to time and rises to a voltage exceeding the discharge start voltage. The rising edge of the second pulse rises steeply to a voltage substantially equal to the applied voltage for repeated discharge, and then gradually increases with time to rise to a voltage exceeding the discharge start voltage. It is preferable to configure. In addition, it is preferable that the falling portion of the second pulse is configured so that the voltage gradually decreases with time from a high voltage to a ground potential.
前記第1のパルスと前記第2のパルスとの間に、前記第1、前記第2及び前期第3のいずれの電極群にも電圧を印加しないブランク期間を設けると好適である。また、前記第2のパルスと前記第3のパルスとの間に、前記第1、第2、第3のいずれの電極群にも電圧を印加しないブランク期間を設けると好適である。また、前記第1のパルスと前記第2のパルスとの間に前記第1、前記第2及び前記第3の電極群に電圧を印加しない第1のブランク期間を設け、前記第2のパルスと前記第3のパルスとの間に前記第1、前記第2及び前記第3の電極群に電圧を印加しない第2のブランク期間を設けると更に好適である。 It is preferable that a blank period in which no voltage is applied to any of the first, second, and third electrode groups is provided between the first pulse and the second pulse. In addition, it is preferable to provide a blank period in which no voltage is applied to any of the first, second, and third electrode groups between the second pulse and the third pulse. Also, a first blank period in which no voltage is applied to the first, second, and third electrode groups is provided between the first pulse and the second pulse, and the second pulse and It is more preferable to provide a second blank period in which no voltage is applied to the first, second and third electrode groups between the third pulse and the third pulse.
これらのプラズマディスプレイパネルの駆動方法に於いて、前記第1のパルスと前記第2のパルスとの間に、前記第1のパルスを印加した電極群に前記第1のパルスとは逆の極性の第4のパルスを印加する。また、前記第3のパルスの後に、前記第3のパルスを印加した電極群に前記第3のパルスとは逆の極性の第5のパルスを印加すると好適である。前記第1のパルスと前記第2のパルスとの間に前記第1のパルスを印加した電極群に前記第1のパルスとは逆の極性の第4のパルスを印加し、前記第3のパルスの後に、前記第3のパルスを印加した電極群に前記第3のパルスとは逆の極性の第5のパルスを印加すると更に好適である。 In these plasma display panel driving methods, a polarity opposite to that of the first pulse is applied to the electrode group to which the first pulse is applied between the first pulse and the second pulse. A fourth pulse is applied. In addition, it is preferable that a fifth pulse having a polarity opposite to that of the third pulse is applied to the electrode group to which the third pulse is applied after the third pulse. A fourth pulse having a polarity opposite to that of the first pulse is applied to an electrode group to which the first pulse is applied between the first pulse and the second pulse, and the third pulse is applied. More preferably, a fifth pulse having a polarity opposite to that of the third pulse is applied to the electrode group to which the third pulse has been applied.
これらのプラズマディスプレイパネル装置に於いて、1フィールドを複数のサブフィールドに分割し、各サブフィールド毎に発光表示を行い、前記第2のパルスを印加しないサブフィールドを少なくとも1つ以上設ける。また、1フィールドを複数のサブフィールドに分割し、各サブフィールド毎に発光表示を行い、前記第2のパルスを印加しないサブフィールドを少なくとも1つ以上設けると共に、前記第2のパルスを印加しないサブフィールドが連続しないようにする。また、前記第3のパルスを印加する間、前記第3の電極群に電圧を印加しないと好適である。 In these plasma display panel devices, one field is divided into a plurality of subfields, light emission display is performed for each subfield, and at least one subfield to which the second pulse is not applied is provided. In addition, one field is divided into a plurality of subfields, light emission display is performed for each subfield, and at least one subfield to which the second pulse is not applied is provided, and the second pulse is not applied. Make sure the fields are not contiguous. In addition, it is preferable that no voltage be applied to the third electrode group during the application of the third pulse.
本発明によるプラズマディスプレイパネル装置は、第1の基板に平行に配置された第1の電極群及び第2の電極群を誘電体で覆い、前記第1及び前記第2の電極群に対してし直交するように第3の電極群を第2の基板に配置し、前記第1の電極群と前記第2の電極群の間に交互にパルスを印加することによって発光表示を行うAC型プラズマディスプレイパネル装置において、前記第1の電極群を第1のグループと第2のグループに分けると共に、前記第2の電極群を第1のグループと第2のグループとに分け、前記交互に印加される前記パルスの内の最後のパルスを前記第1の電極群の前記第1のグループ及び前記第2のグループに印加する手段と、徐々に電圧が上昇し、主に壁電荷を消去するための放電を行う第1のパルスを前記第2の電極群の前記第1のグループ及び前記第2のグループに印加する手段と、徐々に電圧が上昇し、主に空間電荷の形成を行う第2のパルスを前記第1の電極群の前記第1のグループ及び前記第2のグループに印加する手段と、徐々に電圧が上昇し、主に前記第2のパルスの印加によって生じた壁電荷を消去するための第3のパルスを前記第2の電極群の前記第1のグループに印加した後書込み放電を行う手段と、その後徐々に電圧が上昇し、主に前記第2のパルスの印加によって生じた壁電荷を消去するための前記第3のパルスを前記第2の電極群の前記第2のグループに印加する手段とを備える。 In the plasma display panel device according to the present invention, the first electrode group and the second electrode group arranged in parallel with the first substrate are covered with a dielectric, and the first and second electrode groups are covered. An AC type plasma display in which a third electrode group is arranged on the second substrate so as to be orthogonal to each other, and light emission is displayed by alternately applying a pulse between the first electrode group and the second electrode group. In the panel device, the first electrode group is divided into a first group and a second group, and the second electrode group is divided into a first group and a second group, which are applied alternately. Means for applying the last pulse of the pulses to the first group and the second group of the first electrode group, and a discharge for mainly erasing wall charges, the voltage gradually increasing. A first pulse to perform the second pulse Means for applying to the first group and the second group of pole groups, and a second pulse of which the voltage gradually rises and mainly forms space charge is applied to the first group of the first electrode group. Means for applying to the second group and the second group, and a third pulse for erasing wall charges mainly caused by application of the second pulse, the voltage of which gradually increases, and the second electrode Means for performing an address discharge after being applied to the first group of groups, and then the third pulse for erasing wall charges generated by the application of the second pulse, the voltage gradually increasing thereafter. For applying to the second group of the second electrode group.
また、本発明によるプラズマディスプレイパネル装置は、基板に配置された第1の電極群と、前記第1の電極群に平行に配置された第2の電極群と、前記第1及び第2の電極群を覆う誘電体層とを有するAC型プラズマディスプレイパネル装置に於いて、前記第1の電極群及び第2の電極群の2本一組で発光の最小単位であるセルを構成し、前記セルの集合体を少なくとも第1のセル群と第2のセル群とに分け、前記第1または第2の電極群のうち、繰り返し放電のための最後のパルス電圧が印加された電極群とは異なる電極群に、前記繰り返し放電のための最後のパルス電圧に続いて時間とともに徐々に電圧が高くなり、繰り返し放電のための印加電圧と略等しい電圧まで上昇する第1のパルスを印加する手段と、前記第1のパルスを印加した電極群とは異なる電極群に、前記第1のパルスに続いて時間とともに徐々に電圧が高くなり、放電開始電圧を越える電圧まで上昇する第2のパルスを印加する手段と、前記第2のパルスを印加した電極群とは異なる電極群の内、前記第1のセル群の電極群に第3のパルスを印加した後、放電するセルを決める書き込み放電を行なう手段と、続いて前記第2のパルスを印加した電極群とは異なる電極群の内、前記第2のセル群の電極群に前記第3のパルスを印加した後、放電するセルを決める書き込み放電を行なう手段とを備える。前記第3のパルスは時間とともに徐々に電圧が高くなり繰り返し放電のための印加電圧と略等しい電圧まで上昇するように構成されると好適である。 The plasma display panel device according to the present invention includes a first electrode group disposed on a substrate, a second electrode group disposed in parallel to the first electrode group, and the first and second electrodes. In an AC type plasma display panel device having a dielectric layer covering a group, a cell which is a minimum unit of light emission is constituted by a pair of the first electrode group and the second electrode group, and the cell Is divided into at least a first cell group and a second cell group, and the first or second electrode group is different from the electrode group to which the last pulse voltage for repeated discharge is applied. Means for applying a first pulse to the electrode group, the voltage gradually increasing with time following the last pulse voltage for the repeated discharge and rising to a voltage substantially equal to the applied voltage for the repeated discharge; Apply the first pulse Means for applying to the electrode group different from the electrode group a second pulse whose voltage gradually increases with time following the first pulse and rises to a voltage exceeding the discharge start voltage; Means for performing an address discharge for determining a cell to be discharged after applying a third pulse to the electrode group of the first cell group among the electrode groups different from the electrode group to which the pulse is applied; Means for performing a write discharge for determining a cell to be discharged after the third pulse is applied to the electrode group of the second cell group among the electrode groups different from the electrode group to which the pulse is applied. The third pulse is preferably configured such that the voltage gradually increases with time and rises to a voltage substantially equal to the applied voltage for repeated discharge.
本発明によれば、プラズマディスプレイパネルのコントラストを向上させることができる。また、回路負荷を低減することができる。また、本発明によって、駆動電圧を低減したり、アドレス放電を安定に行なうことができる。 According to the present invention, the contrast of the plasma display panel can be improved. In addition, the circuit load can be reduced. Further, according to the present invention, the driving voltage can be reduced and the address discharge can be performed stably.
以下本発明に実施の形態について、幾つかの実施例を用い、図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings using some examples.
図1は本発明によるプラズマディスプレイパネルの駆動波形の第1の実施例を示す波形図であり、図に示す波形図を用いて、本発明のPDPの駆動方法の一実施例について後述する。 FIG. 1 is a waveform diagram showing a first embodiment of the driving waveform of the plasma display panel according to the present invention, and an embodiment of the PDP driving method of the present invention will be described later with reference to the waveform diagram shown in FIG.
図2は本発明を適用するプラズマディスプレイパネルの構造の一部を示す分解斜視図である。図に示すように、前面ガラス基板21の下面には透明なX電極22と、透明なY電極23が平行に交互に付設されている。また、X電極22とY電極23には、それぞれXバス電極24とYバス電極25が積層付設される。さらに、X電極22、Y電極23、Xバス電極24、Yバス電極25は誘電体26によって被覆され、その上にMgO等の保護層27が付設される。
FIG. 2 is an exploded perspective view showing a part of the structure of the plasma display panel to which the present invention is applied. As shown in the figure,
一方、背面ガラス基板28の上面には、X電極22、Y電極23と垂直に立体交差する電極(以降アドレス電極と称す)29が付設され、アドレス電極29は誘電体30によって被覆されている、この誘電体30の上には隔壁31がアドレス電極29と平行に設けられている。さらに、隔壁31の壁面と誘電体30の上面には蛍光体32が塗布されている。
On the other hand, on the upper surface of the
図3は図2において矢印Aの方向から見たプラズマディスプレイパネルの断面図であり、画素の最小単位であるセル1個を示している。この図に於いて、アドレス電極29は2つの隔壁31の中間に位置し、前面ガラス基板21と背面ガラス基板28、隔壁31に囲まれた放電空間33には放電を行わせるためのガスが充填されている。
FIG. 3 is a cross-sectional view of the plasma display panel as viewed from the direction of arrow A in FIG. 2, and shows one cell which is the minimum unit of a pixel. In this figure, the
図4は図2において矢印Bの方向からみたプラズマディスプレイパネルの断面図であり、1個のセルを示している。セルの境界は概略点線で示す位置であるが、実際には隔壁等によって区切られているわけではない。 FIG. 4 is a cross-sectional view of the plasma display panel as viewed from the direction of arrow B in FIG. 2, and shows one cell. The cell boundary is a position indicated by a dotted line, but is not actually separated by a partition wall or the like.
図5は本発明を適用するプラズマディスプレイパネルの電極配置と回路構成を示す模式図である。図に示すように、X電極22はX駆動回路34に、Y電極23はY駆動回路35に、アドレス電極29はアドレス駆動回路36に接続され、それぞれの駆動回路により電圧が印加される。
FIG. 5 is a schematic diagram showing the electrode arrangement and circuit configuration of a plasma display panel to which the present invention is applied. As shown in the figure, the
図6は図2に示したプラズマディスプレイパネルに1枚の画を表示するのに要する1フィールドの構成を示す模式図である。本実施例に於いて、1フィールド40は8個のサブフィールド41乃至48に分割される。各サブフィールドは、セル内の電極近傍の誘電体及び蛍光体上に蓄積された電荷を減少させる予備放電期間41a〜48a、発光セルを規定する書き込み放電期間41b〜48b、規定されたセルを所定の明るさで発光させる発光表示期間41c〜48cから構成される。また、最後のサブフィールドの後には放電を行なわないブランク期間49がある。
FIG. 6 is a schematic diagram showing the configuration of one field required to display one image on the plasma display panel shown in FIG. In this embodiment, one
図6に示すように、各サブフィールド毎に放電回数を変化させているため、発光表示を行う期間の長さが異なり、異なる明るさの表示ができる。この発光表示期間41c〜48cを選択的に発光させることにより、表示する画像の階調を表現する。 As shown in FIG. 6, since the number of discharges is changed for each subfield, the length of the period during which light emission display is performed is different, and display with different brightness is possible. By selectively emitting light during the light emission display periods 41c to 48c, the gradation of an image to be displayed is expressed.
図6において、1フィールドを構成するサブフィールドはサステインパルス数が多い順に配置されているが、サブフィールドの並び順は任意でよい。 In FIG. 6, the subfields constituting one field are arranged in the descending order of the number of sustain pulses, but the arrangement order of the subfields may be arbitrary.
図1はプラズマディスプレイパネルを駆動する電圧波形の第1の実施例を示す波形図である。図において、略1つのサブフィールドとその直前の発光表示期間に各電極に印加される電圧波形を示しており、(a)は1本のX電極22に印加される電圧波形、(b)は1本のY電極23に印加される電圧波形、(c)は1本のアドレス電極29に印加される電圧波形である。また、(d)は放電による発光(例えば、波長が828nm近傍の赤外光)を示す。また、横軸は時間tを示す。
FIG. 1 is a waveform diagram showing a first embodiment of a voltage waveform for driving a plasma display panel. In the figure, a voltage waveform applied to each electrode during approximately one subfield and the immediately preceding light emission display period is shown, (a) is a voltage waveform applied to one
図1(a)に示す1本のX電極22に印加される電圧波形は、発光表示期間41c〜48cのサステインパルス1、サステインパルス列の最後でパルス幅を2μs以上にした最終サステインパルス2、予備放電期間41a〜48aで立ち上りが鈍く、放電を開始する電圧よりも高い電圧を印加するXプライミングパルス3、書き込み放電期間41b〜48bのXスキャンパルス4よりなる。
A voltage waveform applied to one
図1(b)に示す1本のY電極23に印加される電圧波形は、発光表示期間41c〜48cのサステインパルス5、予備放電期間41a〜48aにおいて発光表示期間41c〜48cで誘電体上に形成された電荷を消去するための立ち上りが鈍く、サステインパルス5と略同じ電圧を印加するY1消去パルス6、Xプライミングパルス3で誘電体上に形成された電荷を消去するための立ち上りが鈍く、サステインパルス5と略同じ電圧を印加するY2消去パルス7、書き込み放電期間41b〜48bのスキャンパルス8、発光表示期間41c〜48cの最初のサステインパルス5aよりなる。尚、最初のサステインパルス5aの幅は他のサステインパルスの幅と同等又は長く設定する。
The voltage waveform applied to one
図1(c)に示す1本のアドレス電極29に印加され電圧波形は予備放電期間41a〜48aと発光表示期間41c〜48cにおいて、X電極22またはY電極23に印加される正極性の電圧に合わせて印加される規制パルス10と書き込み放電期間41b〜48bにおいて発光するセルを規定するアドレス放電を起こすためのアドレスパルス9よりなる。
The voltage waveform applied to one
図1(d)に示す放電発光は、サステインパルス1、2、5、5aによるサステイン放電11と、Y1消去パルス6による1乃至複数回の弱い消去放電12と、Xプライミングパルス3による1乃至複数回の弱いプライミング放電13と、Y2消去パルス7による1乃至複数回の弱い消去放電14と、アドレスパルス9によるアドレス放電15による発光がある。この場合、発光しないサブフィールドでは、アドレスパルス9が無く、アドレス放電15が起こらないため、続くサステイン放電11と消去放電12も起こらない。
The discharge light emission shown in FIG. 1D includes a sustain
次に、駆動動作について説明する。 Next, the driving operation will be described.
図7は発光表示期間の最終サステインパルスで放電が行われた後の第1の実施例におけるセル内の電荷の状態を示す模式図である。また、図8はXプライミングパルスで放電が行われた後の第1の実施例における電荷の状態を示す模式図である。図7に示すように、最終サステインパルス2の放電が終了すると、セル内には放電ガスが電離して正電荷38(プラスイオン)と負電荷39(電子)が生じる。最終サステインパルス2の電圧はX電極22に印加されるため、負電荷39はX電極22近傍の誘電体26上に集まり、正電荷38はY電極23近傍の誘電体26上に集まる。尚、誘電体26上には保護層27が設けられているが、この保護層27は厚さが1μm以下で有り、非常に薄いため、誘電体26の一部として説明を省略する。
FIG. 7 is a schematic diagram showing the state of charge in the cell in the first embodiment after the discharge is performed with the final sustain pulse in the light emission display period. FIG. 8 is a schematic diagram showing the state of charge in the first embodiment after the discharge is performed with the X priming pulse. As shown in FIG. 7, when the discharge of the final sustain
このように、X電極22近傍の誘電体26上に負電荷39、Y電極23近傍の誘電体26上に正電荷38が集まった状態で、続く予備放電期間41a〜48aではY電極23に正電圧のY1消去パルス6が印加される。Y1消去パルス6は立ち上りが鈍いため、徐々に高くなる正電圧と、Y電極23近傍の誘電体26上の正電荷38で生ずる正電圧との和と、X電極22近傍の誘電体26上の負電荷39で生ずる負電圧との差が、放電開始電圧に達した時点で放電が起こる。この放電により空間に発生した正電荷38と負電荷39がそれぞれ誘電体26上の逆極性の電荷と引き合って中和消去し、誘電体26上の電荷が減少する。これにより、放電空間に生じる電圧差が小さくなって、放電が停止する。この時の放電は最小の電圧で起こる弱い放電であり、流れる電流は少なく、発生する紫外線量も少ない。この現象は1μs以下の短時間に起こる。この後、Y1消去パルス6の電圧がさらに上がると、再び放電が起こり、誘電体26上に残っている電荷を中和消去する。このようにY1消去パルス6によって、1回乃至数回の消去放電12が起こる。この放電12による電荷の消去作用が、1回乃至数回繰り返されて、誘電体26上の電荷を消去する。
In this way, the
続いてX電極22に立ち上りが鈍く、放電を開始する電圧よりも高い電圧を印加するXプライミングパルス3が印加される。Xプライミングパルス3は立ち上りが鈍いため、徐々に電圧が高くなり、Y電極23側との電圧差が放電開始電圧に達した時点で放電が起こる。この場合、誘電体26上には電荷が残っていないため、X電極22に印加する電圧が放電開始電圧を越える必要が有り、概略300V以上である。この放電により、空間に生じた電荷は、電極に印加されている電圧に従って、X電極22近傍の誘電体26上に負電荷39、Y電極23近傍の
誘電体26上に正電荷38が集まる。この電荷によって、放電空間に生じる電圧差が小さくなると放電は停止する。この後、Xプライミングパルス3の電圧がさらに上がると再び放電が起こり、X電極22近傍の誘電体26上に負電荷39、Y電極23近傍の誘電体26上に正電荷38が集まると共に放電も停止する。このように、Xプライミングパルス3によって、1回乃至数回のプライミング放電13が起こる。この放電13による電荷生成作用が、1回乃至数回繰り返されることによって、図8に示すように放電空間および誘電体26上に電荷が生成される。このうち、放電空間に残った電荷は続く書き込み期間のアドレス放電のきっかけとなり、電圧が印加されてから放電が始まるまでの遅れ時間(放電遅れ)を少なくする働きを持つ。以降、この効果をプライミング効果と呼ぶ。尚、この時の放電13は最小の電圧で起こる弱い放電であり、流れる電流は少なく、発生する紫外線量も少ない。また、この時の誘電体26上の電荷は図7に示す電荷状態と略同じである。
Subsequently, the
発光表示期間の最終サステインパルス2で放電が行われなかった場合には誘電体26上には電荷はなく、Y1消去パルス6での放電は発生しないが、Xプライミングパルス3の放電は発生する。
When no discharge is performed in the final sustain
続いてY電極23には正電圧のY2消去パルス7が印加される。この際の誘電体26上の電荷状態とY2消去パルス7の波形は、Y1消去パルス6の場合と略同じである。従って、Y電極23にY2消去パルス7が印加されると、同様のメカニズムで1回乃至数回の消去放電14が発生して誘電体26上の電荷は中和消去される。
Subsequently, a
図9はY2消去パルスによって誘電体上の電荷が消去された後の第1の実施例におけるセル内の電荷状態を示す模式図であり、放電空間には放電開始のきっかけとなる電荷が生成されている。この放電でもプライミング効果があり、アドレス放電の放電遅れを少なくしている。 FIG. 9 is a schematic diagram showing the charge state in the cell in the first embodiment after the charge on the dielectric is erased by the Y2 erase pulse, and the charge that triggers the start of discharge is generated in the discharge space. ing. This discharge also has a priming effect and reduces the discharge delay of the address discharge.
なお、規制パルス10はアドレス電極29側に正電荷が集まるのを防止するためにアドレス電極29に印加される。
The
以上の説明より明らかなように、Y1消去パルス6によって、発光表示期間に誘電体26近傍に集められた電荷(壁電荷)を消去させ、Xプライミングパルス3によって、空間に電荷を形成させ、Y2消去パルス7によって、Xプライミングパルス3による放電によって形成された壁電荷を消去して空間に電荷を形成している。このように、空間に電荷を形成することによって、スキャンパルス8及びアドレスパルス9によって、放電遅れを少なくしてアドレス放電15を発生させることができる。
As is clear from the above description, the charges (wall charges) collected in the vicinity of the dielectric 26 during the light emitting display period are erased by the Y1 erase
以上のように黒表示のセルで発生する放電はXプライミングパルス3による放電とY2消去パルス7による放電だけであり、どちらも弱い放電であるため、発光量が少なく、コントラストが高くなる。また、放電電流が少なく、回路の負荷を低減することができる。
As described above, the discharge generated in the black display cell is only the discharge due to the
以上の実施例ではすべてのサブフィールドにおいて同じ電圧波形を印加しているが、サブフィールド毎に電圧波形を変えてもよい。1例として1乃至複数のサブフィールドにおいてXプライミングパルス3を印加しなくてもよい。これは、その直前のサブフィールドにおいて放電したセルではY1消去パルス6による放電で、アドレス放電のきっかけとなる放電空間の電荷を形成でき、放電しなかったセルではその前のXプライミングパルス3による放電空間の電荷が残留しているからである。但し、Xプライミングパルス3を印加しないサブフィールドが連続した場合、放電空間の電荷は時間とともに急速に減少するため、望ましくはXプライミングパルス3を印加しないサブフィールドは連続させない方が良い。これにより、さらに表示画像とは関係ない発光を減らし、コントラストを高くすることができる。
In the above embodiment, the same voltage waveform is applied to all subfields, but the voltage waveform may be changed for each subfield. As an example, the
次に第2の実施例について、図10を用いて説明する。 図10はプラズマディスプレイパネルを駆動する電圧波形の第2の実施例を示す波形図であり、略1つのサブフィールドとその直前の発光表示期間に各電極に印加される電圧波形を示している。図において、(a)は1本のX電極22に印加される電圧波形、(b)は1本のY電極23に印加される電圧波形、(c)は1本のアドレス電極29に印加される電圧波形である。また、(d)は放電による発光を示す。また、横軸は時間tを示す。
Next, a second embodiment will be described with reference to FIG. FIG. 10 is a waveform diagram showing a second embodiment of a voltage waveform for driving the plasma display panel, and shows a voltage waveform applied to each electrode in approximately one subfield and the immediately preceding light emission display period. In the figure, (a) is a voltage waveform applied to one
本実施例においては、Xプライミングパルス51を除くと、図1に示す第1の実施例と同じであり、同一番号を付けて説明を省略する。本実施例において、Xプライミングパルス51はサステインパルス1、2と略等しい電圧までは短時間で立ち上り、その後、立ち上りを鈍くして放電開始電圧を越え、300V前後の電圧を印加する。尚、この電圧は、放電ギャップ、放電ガス組成、放電ガス圧力等の条件で変わるものであり、1例として上げたものである。本実施例においても、Xプライミングパルス51が印加される以前に誘電体26上の電荷は消去さ
れているため、サステインパルスと略等しい電圧では放電することはなく、第1の実施例と同じ動作が得られる上、Xプライミングパルス51の幅を短くすることができる。
In the present embodiment, except for the
次に図11を用いて、本発明により駆動電圧波形の第3の実施例について説明する。 Next, a third embodiment of the driving voltage waveform according to the present invention will be described with reference to FIG.
図11はプラズマディスプレイパネルを駆動する電圧波形の第3の実施例を示す波形図であり、略1つのサブフィールドとその直前の発光表示期間に各電極に印加される電圧波形を示している。図において、(a)は1本のX電極22に印加される電圧波形、(b)は1本のY電極23に印加される電圧波形、(c)は1本のアドレス電極29に印加される電圧波形である。また、(d)は放電による発光を示す。また、横軸は時間tを示す。
FIG. 11 is a waveform diagram showing a third embodiment of a voltage waveform for driving the plasma display panel, and shows a voltage waveform applied to each electrode in approximately one subfield and the immediately preceding light emission display period. In the figure, (a) is a voltage waveform applied to one
本実施例においては、規制パルス52、53を除いて、図10に示す第2の実施例と同じであり、同一番号を付けて説明を省略する。本実施例においてアドレス電極29に印加される規制パルスは発光表示期間のサステインパルス列1、2、5、5aからY1消去パルス6まで続く規制パルス52とXプライミングパルス51からY2消去パルス7まで続く規制パルス53に分かれる。これにより、Y1消去パルス6とXプライミングパルス51の間にX電極22、Y電極23、アドレス電極29のいずれにも電圧を印加しない休止期間54を設ける。この、休止期間54はサステインパルスによる放電で、セル内に過剰に生成された電荷を中和消去する期間であり、略10μs以上が適当である。休止期間54を設けることにより、放電空間に過剰に残留した電荷によってXプライミングパルス51で誤った放電が起こるのを防止する。すなわち、この残留電荷によって、Xプライミングパルス51を印加すると、強い放電が起き、強く発光することがある。これを防ぐために、残留電荷を中和する休止期間54を設けている。
This embodiment is the same as the second embodiment shown in FIG. 10 except for the
尚、この休止期間54はサブフィールド毎にその直前のサステイン放電の回数に応じて長さを変えてもよい。
Note that the length of the
次に、図12を用いて、第4の実施例について説明する。 Next, a fourth embodiment will be described with reference to FIG.
図12はプラズマディスプレイパネルを駆動する電圧波形の第4の実施例を示す波形図であり、略1つのサブフィールドとその直前の発光表示期間に各電極に印加される電圧波形を示している。図において、(a)は1本のX電極22に印加される電圧波形、(b)は1本のY電極23に印加される電圧波形、(c)は1本のアドレス電極29に印加される電圧波形である。また、(d)は放電による発光を示す。また、横軸は時間tを示す。
FIG. 12 is a waveform diagram showing a fourth embodiment of a voltage waveform for driving the plasma display panel, and shows a voltage waveform applied to each electrode in approximately one subfield and the immediately preceding light emission display period. In the figure, (a) is a voltage waveform applied to one
本実施例においては、Xプライミングパルス55、56を除いて、図11に示す第3の実施例と同じであり、同一番号を付けて説明を省略する。本実施例において、Xプライミングパルス55は立ち下がりを鈍くしてグランド電位まで落ちる電圧降下部56を有する。X電極22およびY電極23近傍の誘電体上に電荷が集まっている場合、Xプライミングパルス55の立ち下がり電圧を急峻に降下させると、この立ち下がりで誤って放電する場合がある。この立ち下がりで放電すると、残留電荷が少なくなり、Y2消去パルス7で放電しなくなることがある。本実施例では立ち下がりを鈍くした電圧降下部56を設けることにより、この誤放電を防止している。この電圧降下部56は必ずしもこのような形状にする必要はなく、例えば徐々に立ち下がる直線であってもよいし、他の曲線であってもよい。
This embodiment is the same as the third embodiment shown in FIG. 11 except for the
次に、図13を用いて本発明の第5の実施例について説明する。 Next, a fifth embodiment of the present invention will be described with reference to FIG.
図13はプラズマディスプレイパネルを駆動する電圧波形の第5の実施例を示す波形図であり、略1つのサブフィールドとその直前の発光表示期間に各電極に印加する電圧波形を示している。図13において、(a)は1本のX電極22に印加される電圧波形、(b)は1本のY電極23に印加される電圧波形、(c)は1本のアドレス電極29に印加される電圧波形である。また、(d)は放電による発光を示す。また、横軸は時間tを示す。
FIG. 13 is a waveform diagram showing a fifth embodiment of a voltage waveform for driving the plasma display panel, and shows a voltage waveform applied to each electrode in approximately one subfield and the immediately preceding light emission display period. In FIG. 13, (a) is a voltage waveform applied to one
本実施例においては、規制パルス57、58を除いて、図11に示す第3の実施例と同じであり、同一番号を付けて説明を省略する。本実施例においてアドレス電極29に印加される規制パルスは発光表示期間のサステインパルス列1、2、5、5aからY1消去パルス6まで続く規制パルス52と、Xプライミングパルス51の規制パルス57と、Y2消去パルス7の規制パルス58に分かれる。これにより、Xプライミングパルス51とY2消去パルス7との間にX電極22、Y電極23、アドレス電極29のいずれにも電圧を印加しない休止期間59を設ける。この、休止期間59はXプライミングパルス51による放電で、セル内に過剰に生成された電荷を中和消去する期間であり、略10μs以上が適当である。これにより、放電空間に過剰に残留した電荷により、Y2消去パルス7によって誤った放電が起こるのを防止する。
This embodiment is the same as the third embodiment shown in FIG. 11 except for the
次に図14を用いて本発明の第6の実施例について説明する。 Next, a sixth embodiment of the present invention will be described with reference to FIG.
図14はプラズマディスプレイパネルを駆動する電圧波形の第6の実施例を示す波形図であり、略1つのサブフィールドとその直前の発光表示期間に各電極に印加される電圧波形を示している。図において、(a)は1本のX電極22に印加される電圧波形、(b)は1本のY電極23に印加される電圧波形、(c)は1本のアドレス電極29に印加される電圧波形である。また、(d)は放電による発光を示す。また、横軸は時間tを示す。
FIG. 14 is a waveform diagram showing a sixth embodiment of a voltage waveform for driving the plasma display panel, and shows a voltage waveform applied to each electrode in approximately one subfield and the immediately preceding light emission display period. In the figure, (a) is a voltage waveform applied to one
本実施例においては、Y電極23に印加する第1の幅広消去パルス60を除いて、図11に示す第3の実施例と同じであり、同一番号を付けて説明を省略する。本実施例において、第1の幅広消去パルス60は誘電体26上に電荷を有する場合に弱い放電を起こし、電荷を消去するように、略−150Vに設定されている。尚、この電圧は、放電ギャップ、放電ガス組成、放電ガス圧力等の条件で変わるものであり、1例として上げたものである。隣接セルからの電荷のクロストーク等により、Y電極23近傍の誘電体26上に負電荷39が集まるか、X電極22近傍の誘電体上に正電荷38が集まった場合、Xプライミングパルス51で強い放電が起こり、誤動作につながる場合がある。第1の幅広消去パルス60はこの誘電体上の電荷を放電61により消去し、Xプライミングパルス51での誤放電を防止する。
This embodiment is the same as the third embodiment shown in FIG. 11 except for the first wide erase
次に、図15を用いて本発明の第7の実施例について説明する。 Next, a seventh embodiment of the present invention will be described with reference to FIG.
図15はプラズマディスプレイパネルを駆動する電圧波形の第7の実施例を示す波形図であり、略1つのサブフィールドとその直前の発光表示期間に各電極に印加される電圧波形を示している。図において(a)は1本のX電極22に印加される電圧波形、(b)は1本のY電極23に印加される電圧波形、(c)は1本のアドレス電極29に印加される電圧波形である。また、(d)は放電による発光を示す。また、横軸は時間tを示す。
FIG. 15 is a waveform diagram showing a seventh embodiment of the voltage waveform for driving the plasma display panel, and shows the voltage waveform applied to each electrode in approximately one subfield and the immediately preceding light emission display period. In the figure, (a) is a voltage waveform applied to one
本実施例においては、Y電極23に印加する第2の幅広消去パルス62を除いて、図14に示す第6の実施例と同じであり、同一番号を付けて説明を省略する。本実施例において、第2の幅広消去パルス62は誘電体26上に電荷を有する場合に弱い放電を起こし、電荷を消去するように、略−150Vに設定されている。尚、この電圧は、放電ギャップ、放電ガス組成、放電ガス圧力等の条件で変わるものであり、1例として上げたものである。隣接セルからの電荷のクロストークやY2消去パルス7が強く放電した場合等により、Y電極23近傍の誘電体26上に負電荷39が集まるか、X電極22近傍の誘電体26上に正電荷38が集まった場合、アドレスパルス9がなくても、スキャンパルス8によって、X電極22とY電極23間で誤放電が起こり、誤動作につながる場合がある。第2の幅広消去パルス62はこの誘電体26上の電荷を放電63により消去し、書込み放電期間での誤放電を防止する。
This embodiment is the same as the sixth embodiment shown in FIG. 14 except for the second wide erase
次に、図16を用いて、本発明の第8の実施例について説明する。 Next, an eighth embodiment of the present invention will be described with reference to FIG.
図16はプラズマディスプレイパネルを駆動する電圧波形の第8の実施例を示す波形図であり、略1つのサブフィールドとその直前の発光表示期間に各電極に印加される電圧波形を示している。図において、(a)は1本のX電極22に印加される電圧波形、(b)は1本のY電極23に印加される電圧波形、(c)は1本のアドレス電極29に印加される電圧波形である。また、(d)は放電による発光を示す。また、横軸は時間tを示す。
FIG. 16 is a waveform diagram showing an eighth embodiment of a voltage waveform for driving the plasma display panel, and shows a voltage waveform applied to each electrode in approximately one subfield and the immediately preceding light emission display period. In the figure, (a) is a voltage waveform applied to one
本実施例においては、Xプライミングパルス64とその放電65を除いて、図1に示す第1の実施例と同じであり、同一番号を付けて説明を省略する。本実施例においてXプライミングパルス64はグランド電位から時間に対して直線的に立ち上り、放電開始電圧を越えて略300V以上の電圧を印加する。これにより、セルの放電特性のばらつき、電荷の残留状態のばらつき等があっても、各セルが放電を開始してからの時間的電圧変化が一定であり、動作を均一にすることができる。すなわち、Xプライミングパルス64が放電開始電圧を超えて放電が開始されると、電荷が蓄積される。この電荷の蓄積が一定値を越えると放電が停止される。Xプライミングパルス64の電圧は上昇し続けるため再び放電が開始される。所が、Xプライミングパルス64の電圧は直線的に上昇するため、この放電開始から放電停止に至るサイクル、特に電荷の集積時間が略一定となるため、放電強度の変化を防ぐことができる。尚、Xプライミングパルス64の電圧は、放電ギャップ、放電ガス組成、放電ガス圧力等の条件で変わるものであり、1例として上げたものである。 This embodiment is the same as the first embodiment shown in FIG. 1 except for the X priming pulse 64 and its discharge 65, and is given the same reference numerals and description thereof is omitted. In this embodiment, the X priming pulse 64 rises linearly with respect to time from the ground potential, and a voltage of about 300 V or more is applied beyond the discharge start voltage. As a result, even if there are variations in the discharge characteristics of the cells, variations in the residual state of charge, etc., the temporal voltage change after each cell starts discharge is constant, and the operation can be made uniform. That is, when the X priming pulse 64 exceeds the discharge start voltage and discharge is started, charge is accumulated. When this charge accumulation exceeds a certain value, the discharge is stopped. Since the voltage of the X priming pulse 64 continues to rise, the discharge is started again. However, since the voltage of the X priming pulse 64 rises linearly, the cycle from the start of discharge to the stop of discharge, particularly the charge integration time becomes substantially constant, so that the change in discharge intensity can be prevented. Note that the voltage of the X priming pulse 64 varies depending on conditions such as a discharge gap, a discharge gas composition, and a discharge gas pressure, and is given as an example.
本実施例において、Y1消去パルス6及びY2消去パルス7をパルス64に示すように時間に対して直線的に立ち上がるように構成してもよい。
In this embodiment, the Y1 erase
以上のように、本実施例1から8では表示に関係ない黒部の発光を低減すると
共に放電電流を低減できる。
As described above, in the first to eighth embodiments, it is possible to reduce the light emission of the black portion not related to the display and the discharge current.
次に、図17、図18を用いて、本発明の第9の実施例について説明する。 Next, a ninth embodiment of the present invention will be described with reference to FIGS.
図17はプラズマディスプレイパネルを駆動する電圧波形の第9の実施例を示す波形図であり、略1つのサブフィールドとその直前の発光表示期間に各電極に印加される電圧波形を示している。 FIG. 17 is a waveform diagram showing a ninth embodiment of the voltage waveform for driving the plasma display panel, and shows the voltage waveform applied to each electrode in approximately one subfield and the immediately preceding light emission display period.
図18はY2消去パルスによる放電後の第9の実施例におけるセル内の電荷状態を示す模式図である。 FIG. 18 is a schematic diagram showing the charge state in the cell in the ninth embodiment after discharge by the Y2 erase pulse.
図17において、(a)は1本のX電極22に印加される電圧波形、(b)は1本のY電極23に印加される電圧波形、(c)は1本のアドレス電極29に印加される電圧波形である。また、(d)は放電による発光を示す。また、横軸は時間tを示す。
17A is a voltage waveform applied to one
図17に示すように、本実施例においては、規制パルス66はY2消去パルス7の印加されている期間、グランドレベルに保たれる。Y2消去パルス7の放電67が異なることを除いて、図1に示す第1の実施例と同じであり、同一番号を付けて説明を省略する。本実施例においては、Y2消去パルス7での放電により生成された電荷は、X電極22およびY電極23近傍の誘電体26上の電荷を中和消去すると共に、アドレス電極29の電圧がグランド電圧であるために、図18に示すように、一部の正電荷38はアドレス電極29側の蛍光体上に蓄積される。このため、一部の負電荷39はY電極23近傍の誘電体26上に残り、X電極22側にも、正電荷38が残る。この、残留した電荷は、書き込み放電の際に各電極に印加する電圧の極性と同じであるため、電荷が残留しなかった場合より低い電圧のスキャンパルス8及びアドレスパルス9で放電を起こさせることができる。
As shown in FIG. 17, in this embodiment, the
次に、図19、図20を用いて、本発明の第10の実施例について説明する。 図19は本発明によるプラズマディスプレイパネルの電極配置と回路構成の一実施例を示す模式図である。 Next, a tenth embodiment of the present invention will be described with reference to FIGS. FIG. 19 is a schematic diagram showing one embodiment of the electrode arrangement and circuit configuration of the plasma display panel according to the present invention.
図に示すように、X電極は第1のX電極22a、第2のX電極22bの二つの群に分けられ、それぞれ、X駆動回路34a、34bに接続されている。Y電極も同様に第1のY電極23a、第2のY電極23bの二つの群に分けられ、それぞれ、Y駆動回路35a、35bに接続されている。尚、第1のX電極22aと第1のY電極23a、第2のX電極22bと第2のY電極23bはそれぞれ、同じセル内に配置され、これらの電極の間で放電を行なう。本実施例では第1の電極群は奇数行目のセルの電極であり、第2の電極群は偶数行目のセルの電極である。他の構成要素は図5に示す第1の実施例と同じであり、同一番号を付けて説明を省略する。
As shown in the figure, the X electrodes are divided into two groups of a
図20はプラズマディスプレイパネルを駆動する電圧波形の第10の実施例を示す波形図であり、略1つのサブフィールドとその直前の発光表示期間に各電極に印加する電圧波形を示している。図20において(a1)、(a2)はそれぞれ奇数行、偶数行の1本のX電極に印加される電圧波形、(b1)(b2)はそれぞれ奇数行、偶数行の1本のY電極に印加される電圧波形、(c)は1本のアドレス電極29に印加される電圧波形である。また、(d1)、(d2)はそれぞれ奇数行、偶数行のセルの放電による発光を示す。図において、4a、4bはXスキャンパルス、8a、8bはスキャンパルス、7a、7bはY2消去パルス、9a、9bはアドレスパルス、62a、62bは第2の幅広消去パルス、58aは規制パルス、14aはY2消去パルス7aによる放電、14bはY2消去パルス7bによる放電、63aは第1の幅広消去パルス62aによる放電、63bは第2の幅広消去パルス62bによる放電、15aはアドレスパルス9aによる書込み放電、15bはアドレスパルス9bによる書込み放電である
本実施例においては、Y2消去パルス7a、7bから最初のサステインパルス5aの前までの期間、すなわち、Y2消去パルス7a、第2の幅広消去パルス62a、及び書き込み放電期間のスキャンパルス8aを連続する期間の間に、第1電極群である奇数行目のセルの第1のY電極23aに印加し、第1のY電極23aにこれらのパルスを印加した後、Y2消去パルス7b、第2の幅広消去パルス62b、及び書き込み放電期間のスキャンパルス8bを第2のY電極23bに印加している。このように本実施例においては、第1の電極群である奇数行のセルの電極と第2電極群である偶数行のセルの電極とでパルスを印加する期間を変えている。
FIG. 20 is a waveform diagram showing a tenth embodiment of a voltage waveform for driving the plasma display panel, and shows a voltage waveform applied to each electrode in approximately one subfield and the immediately preceding light emission display period. 20, (a1) and (a2) are voltage waveforms applied to one X electrode in odd rows and even rows, respectively, and (b1) and (b2) are respectively applied to one Y electrode in odd rows and even rows. An applied voltage waveform, (c) is a voltage waveform applied to one
X電極及びY電極を第1の電極群及び第2の電極群に分けない場合、Y2消去パルス7で放電を行ない、プライミング効果を持つ電荷を空間に形成しても、空間の電荷は急速に減少するため、Y2消去パルス7印加時から最後のアドレス放電までの時間が長いと、空間に残留している電荷量が少なくなり、プライミング効果が薄れる。従って、Y2消去パルス7印加後から最後のアドレス放電までの時間は短い方が良い。例えば、縦に1000ラインあるパネルではスキャンパルスの幅を1.5μsにしても、最後のアドレス放電までの経過時間は1500μsである。これに対して、本実施例ではX電極及びY電極をそれぞれ第1、第2のX電極22a、22b群、第1、第2のY電極23a、23b群に分け、第1の電極群と第2の電極群とでY2消去パルス印加期間と書き込み放電期間の期間を分けて放電を行なっているため、半分のラインのアドレス放電を行えばよいので、最後のアドレス放電までの経過時間は半分の750μsである。従って、空間に残留している電荷の量も多いため、プライミング効果によって放電遅れが小さくなる。これにより、動作が安定する。さらに、上下を2分割して、上下の領域に同時にスキャンパルスを印加する方式では、上下のそれぞれの領域の電極を2群に分けることによって、最後のアドレス放電までの経過時間を1/4にできる。
If the X electrode and the Y electrode are not divided into the first electrode group and the second electrode group, the discharge in the
本実施例においては、X電極及びY電極を2群に分けているが、3群以上に別けてもよい。 In this embodiment, the X electrode and the Y electrode are divided into two groups, but may be divided into three or more groups.
尚、Xプライミングパルス64も第1電極群である奇数行目のセルの電極と第2電極群である偶数行目のセルの電極で印加する期間を変える手段もあるが、この場合には、回路または回路とパネルをつなぐ線材の部分で隣り合うX電極間に300V以上の電圧が印加されることになり、線間の耐圧が問題となる。本実施例では隣り合うY電極間にかかる電圧はサステインパルスの電圧であり、この電圧は約180Vであり、低く押さえることができる。 The X priming pulse 64 also has means for changing the period of application between the electrodes of the odd-numbered cells as the first electrode group and the electrodes of the even-numbered cells as the second electrode group. A voltage of 300 V or more is applied between the X electrodes adjacent to each other at the part of the wire connecting the circuit or the circuit and the panel, and the withstand voltage between the lines becomes a problem. In this embodiment, the voltage applied between adjacent Y electrodes is a sustain pulse voltage, which is about 180 V, and can be kept low.
以上述べたように、本発明によれば、プラズマディスプレイパネルのコントラストを向上させることができる。また、回路負荷を低減することができる。また、本発明によって、駆動電圧を低減したり、アドレス放電を安定に行なうことができる。 As described above, according to the present invention, the contrast of the plasma display panel can be improved. In addition, the circuit load can be reduced. Further, according to the present invention, the driving voltage can be reduced and the address discharge can be performed stably.
1、5…サステインパルス、3…Xプライミングパルス、6…Y1消去パルス、7…Y2消去パルス、8、8a、8b…スキャンパルス、9、9a、9b…アドレスパルス、10…規制パルス、21…前面ガラス基板、22、22a、22b…X電極、23、23a、23b…Y電極、24…Xバス電極、25…Yバス電極、26…誘電体、27…保護層、28…背面ガラス基板、29…アドレス電極、30…誘電体、31…隔壁、32…蛍光体、33…放電空間、38…正電荷、39…負電荷、40…1フィールド、41〜48…サブフィールド、41〜48−A…予備放電期間、41〜48−B…書き込み放電期間、41〜48−C…発光表示期間、60…第1の幅広消去パルス、62、62a、62b…第2の幅広消去パルス。
DESCRIPTION OF
Claims (7)
前記第三の電極にアドレスパルスを印加することによりセルを選択するアドレス期間と、前記セルを放電させる維持放電期間とを有し、
前記維持放電期間の後に前記第一の電極と前記第二の電極との電極間電位差が、第一の極性で時間の経過に伴って徐々に増大する第一のパルスを前記第一の電極又は前記第二の電極の何れかに印加し、
前記第一のパルスの印加後に、前記第一の電極と前記第二の電極との前記電極間電位差が、前記第一の極性とは異なる第二の極性で時間の経過に伴って徐々に増大する第二のパルスを前記第一の電極又は前記第二の電極の何れかに印加し、
前記第二のパルスの印加後に、前記第一の電極と前記第二の電極との前記電極間電位差が、前記第一の極性で時間の経過に伴って徐々に増大する第三のパルスを前記第一の電極又は前記第二の電極の何れかに印加し、
前記第三のパルスの印加後に前記アドレス期間が配置され、
前記第二のパルスの印加時の第一の電極と第二の電極の前記電極間電位差の絶対値は、前記第一のパルス印加時の第一の電極と第二の電極の前記電極間電位差の絶対値および前記第三のパルス印加時の第一の電極と第二の電極の前記電極間電位差の絶対値よりも大きく、
前記第一、第二、第三のパルスが印加される期間に、前記第一、第二、第三のパルスの印加により前記電極間電位差が最大となる時点での前記第一の電極の電圧と前記第二の電極の電圧の中間の電圧となる、所定の直流電圧が前記第三の電極に印加され、
前記第二のパルスが印加される期間と前記第三のパルスが印加される期間の間に、前記第一の電極、前記第二の電極および前記第三の電極を全てグランド電位とする期間を設けることを特徴とするプラズマディスプレイパネルの駆動方法。 A first electrode, a second electrode paired with the first electrode, a third electrode intersecting the first electrode and the second electrode, and using a plurality of subfields A plasma display driving method for displaying an image, comprising:
An address period for selecting a cell by applying an address pulse to the third electrode; and a sustain discharge period for discharging the cell;
After the sustain discharge period, a first pulse in which the interelectrode potential difference between the first electrode and the second electrode gradually increases with the passage of time with the first polarity is applied to the first electrode or Applying to any of the second electrodes ,
After application of the first pulse, the interelectrode potential difference between the first electrode and the second electrode gradually increases as time passes with a second polarity different from the first polarity. Applying a second pulse to either the first electrode or the second electrode ;
After application of the second pulse, the inter-electrode potential difference between the second electrode and the first electrode, the third pulse gradually increases with time in the first polarity the Applied to either the first electrode or the second electrode ;
The address period is arranged after application of the third pulse,
The absolute value of the interelectrode potential difference between the first electrode and the second electrode when the second pulse is applied is the interelectrode potential difference between the first electrode and the second electrode when the first pulse is applied. Greater than the absolute value of and the absolute value of the interelectrode potential difference between the first electrode and the second electrode when the third pulse is applied,
The voltage of the first electrode at the time when the potential difference between the electrodes is maximized by the application of the first, second, and third pulses during the period in which the first, second, and third pulses are applied. And a predetermined DC voltage, which is a voltage intermediate between the voltages of the second electrode and the second electrode, is applied to the third electrode,
Between the period in which the second pulse is applied and the period in which the third pulse is applied, a period in which the first electrode, the second electrode, and the third electrode are all ground potentials. A method for driving a plasma display panel, comprising: providing a plasma display panel.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010022661A JP5174838B2 (en) | 2010-02-04 | 2010-02-04 | Driving method of plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010022661A JP5174838B2 (en) | 2010-02-04 | 2010-02-04 | Driving method of plasma display panel |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008098865A Division JP4484935B2 (en) | 2008-04-07 | 2008-04-07 | Driving method of plasma display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010122708A JP2010122708A (en) | 2010-06-03 |
JP5174838B2 true JP5174838B2 (en) | 2013-04-03 |
Family
ID=42324025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010022661A Expired - Fee Related JP5174838B2 (en) | 2010-02-04 | 2010-02-04 | Driving method of plasma display panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5174838B2 (en) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06175607A (en) * | 1992-07-22 | 1994-06-24 | Nec Corp | Method for driving plasma display panel |
JP2772753B2 (en) * | 1993-12-10 | 1998-07-09 | 富士通株式会社 | Plasma display panel, driving method and driving circuit thereof |
JP3555995B2 (en) * | 1994-10-31 | 2004-08-18 | 富士通株式会社 | Plasma display device |
JP3549597B2 (en) * | 1994-12-12 | 2004-08-04 | 三菱電機株式会社 | Driving method of plasma display panel |
US5745086A (en) * | 1995-11-29 | 1998-04-28 | Plasmaco Inc. | Plasma panel exhibiting enhanced contrast |
JP3348610B2 (en) * | 1996-11-12 | 2002-11-20 | 富士通株式会社 | Method and apparatus for driving plasma display panel |
JP3033546B2 (en) * | 1997-01-28 | 2000-04-17 | 日本電気株式会社 | Driving method of AC discharge memory type plasma display panel |
JP3573968B2 (en) * | 1997-07-15 | 2004-10-06 | 富士通株式会社 | Driving method and driving device for plasma display |
-
2010
- 2010-02-04 JP JP2010022661A patent/JP5174838B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010122708A (en) | 2010-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4481131B2 (en) | Plasma display device | |
JP3573705B2 (en) | Plasma display panel and driving method thereof | |
JP4541108B2 (en) | Plasma display device | |
JP4443998B2 (en) | Driving method of plasma display panel | |
JP4724473B2 (en) | Plasma display device | |
JP4008902B2 (en) | Driving method of plasma display panel | |
JP5174838B2 (en) | Driving method of plasma display panel | |
JP5174839B2 (en) | Driving method of plasma display panel | |
JP2009258465A (en) | Plasma display device | |
JP2000259120A (en) | Driving method and device for plasma display panel | |
JP4484935B2 (en) | Driving method of plasma display panel | |
JP4018129B2 (en) | Driving method of plasma display panel | |
JP4441368B2 (en) | Plasma display panel driving method and plasma display apparatus | |
KR20060088224A (en) | Plasma display device and driving method thereof | |
JP4569136B2 (en) | Driving method of plasma display panel | |
JP4029079B2 (en) | Plasma display panel driving method and plasma display device | |
EP1768092A2 (en) | Plasma display apparatus and driving method thereof | |
JP4844624B2 (en) | Plasma display device and driving method thereof | |
JP4259601B2 (en) | Plasma display device and driving method thereof | |
JPWO2007088607A1 (en) | Plasma display panel driving method and plasma display apparatus | |
JP2009175201A (en) | Driving method of plasma display and plasma display device | |
WO2009128235A1 (en) | Plasma display device | |
JP2006091742A (en) | Driving method of plasma display panel and plasma display device | |
JP2012022223A (en) | Plasma display device and driving method of plasma display device | |
JPWO2012049840A1 (en) | Plasma display panel driving method and plasma display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121114 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121228 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |