JP5173762B2 - Switching power supply - Google Patents
Switching power supply Download PDFInfo
- Publication number
- JP5173762B2 JP5173762B2 JP2008297855A JP2008297855A JP5173762B2 JP 5173762 B2 JP5173762 B2 JP 5173762B2 JP 2008297855 A JP2008297855 A JP 2008297855A JP 2008297855 A JP2008297855 A JP 2008297855A JP 5173762 B2 JP5173762 B2 JP 5173762B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- input
- circuit
- power supply
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010363 phase shift Effects 0.000 claims description 35
- 230000010355 oscillation Effects 0.000 claims description 27
- 238000001514 detection method Methods 0.000 claims description 26
- 239000000872 buffer Substances 0.000 claims description 18
- 238000009499 grossing Methods 0.000 claims description 12
- 230000000903 blocking effect Effects 0.000 claims 1
- 230000004913 activation Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 230000001360 synchronised effect Effects 0.000 description 9
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 5
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 5
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 5
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 5
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 5
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 5
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Description
本発明は、多出力型電源システムの構成に好適なスイッチング電源装置に関し、特にスイッチング周波数を外部から同期可能なスイッチング電源装置に関する。 The present invention relates to a switching power supply suitable for the configuration of a multi-output power supply system, and more particularly to a switching power supply capable of synchronizing a switching frequency from the outside.
性質の異なる複数の負荷に応じて複数の個々のスイッチング電源装置を組み合わせて構成した多出力型電源システムでは、各々のスイッチング電源装置のスイッチング周波数の違いでスイッチングビートが発生する。例えば、2個のスイッチング電源装置がスイッチング周波数f1とf2を動作している場合は、その周波数差「f1−f2」に相当する周波数のスイッチングビートが発生する。これを避けるために、個々のスイッチング電源装置同士のスイッチング周波数およびスイッチングタイミングを同期させる必要がある。 In a multi-output type power supply system configured by combining a plurality of individual switching power supply devices according to a plurality of loads having different properties, a switching beat is generated due to a difference in switching frequency of each switching power supply device. For example, when two switching power supply devices operate at the switching frequencies f1 and f2, a switching beat having a frequency corresponding to the frequency difference “f1−f2” is generated. In order to avoid this, it is necessary to synchronize the switching frequency and switching timing of the individual switching power supply devices.
そこで、従来では、特許文献1に記載のように、複数のスイッチング電源回路を駆動制御するためにマスタ・スレーブ機能を有する複数の制御装置を用意して、その1つをマスタ用制御装置として1つのスイッチング電源回路と組み合わせてマスタ側スイッチング電源装置とし、そのマスタ側スイッチング電源装置を独立した動作タイミングによりあらかじめ設定されたクロック周波数で動作させ、その他のスレーブ用制御装置を他のスイッチング電源回路と組み合わせてスレーブ側スイッチング電源装置とし、それらスレーブ側スイッチング電源装置を、マスタ側スイッチング電源装置から同期信号を受信してマスタ側スイッチング電源装置と同期した動作タイミングと同一の発振周波数で動作させるようにしている。
しかしながら、個々のスイッチング電源装置のクロックを同期させてスイッチング周波数を制御する場合に、マスタ側スイッチング電源装置とスレーブ側スイッチング電源装置を予め分ける必要がある。 However, when the switching frequency is controlled by synchronizing the clocks of the individual switching power supply devices, it is necessary to separate the master switching power supply device and the slave switching power supply device in advance.
ところが、個々のスイッチング電源装置のうちで最初に起動するスイッチング電源装置が入れ替わるような場合や、個々のスイッチング電源装置が起動する順番を設計の途中、あるいは最後に調整する場合には、マスタ側スイッチング電源装置およびスレーブ側スイッチング電源装置を固定することができないという問題点があった。 However, when the switching power supply that starts first among the individual switching power supplies is switched, or when the order in which the individual switching power supplies start is adjusted during the design or at the end, the master side switching There was a problem that the power supply device and the slave side switching power supply device could not be fixed.
本発明の目的は、多出力型電源システムを構成する際の個々のスイッチング電源装置をマスタ側又はスレーブ側に自由に設定または変更できるようにして、上記した問題を解決したスイッチング電源装置を提供することである。 SUMMARY OF THE INVENTION An object of the present invention is to provide a switching power supply device that solves the above-mentioned problems by allowing individual switching power supply devices in configuring a multi-output power supply system to be freely set or changed to a master side or a slave side. That is.
上記目的を達成するために、請求項1にかかる発明は、交流電圧を出力するスイッチング電源回路と、該スイッチング電源回路の出力電圧を整流平滑する整流平滑回路とを備えたスイッチング電源装置において、前記スイッチング電源回路が、前記交流電圧生成用のパワートランジスタをスイッチングするスイッチング制御回路と、該スイッチング制御回路に供給する発振信号およびクロックを生成する発振器と、該発振器が発振する発振信号を外部入力クロックに同期させるクロック同期回路と、設定端子の設定信号が第1の論理値のときクロック入出力端子から外部入力クロックを入力し、第2の論理値のとき前記発振器で発振したクロックを前記クロック入出力端子から外部に出力するクロック切替器と、前記設定端子の設定信号が前記第1の論理値でかつ基準電圧を超えるとき前記外部入力クロックの位相シフト量を第1のシフト量又は第2のシフト量の一方として前記クロック同期回路に入力させ、前記設定端子の設定信号が前記第1の論理値でかつ前記基準電圧未満のとき前記外部入力クロックの位相を前記第1のシフト量又は第2のシフト量の他方として前記クロック同期回路に入力させるクロック位相シフト回路とを具備することを特徴とする。 To achieve the above object, the invention according to claim 1 is a switching power supply comprising a switching power supply circuit that outputs an alternating voltage, and a rectifying and smoothing circuit that rectifies and smoothes the output voltage of the switching power supply circuit. A switching power supply circuit that switches the power transistor for generating the AC voltage; an oscillator that generates an oscillation signal and a clock to be supplied to the switching control circuit; and an oscillation signal that the oscillator oscillates as an external input clock A clock synchronization circuit to be synchronized and an external input clock is input from the clock input / output terminal when the setting signal of the setting terminal is the first logic value, and a clock oscillated by the oscillator is input to the clock input / output when the setting signal is the second logic value The clock switcher output from the terminal to the outside and the setting signal of the setting terminal When the first logical value exceeds a reference voltage, the phase shift amount of the external input clock is input to the clock synchronization circuit as one of the first shift amount or the second shift amount, and the setting signal of the setting terminal is A clock phase shift circuit for inputting the phase of the external input clock to the clock synchronization circuit as the other of the first shift amount or the second shift amount when the first logical value is less than the reference voltage. It is characterized by doing.
請求項2にかかる発明は、請求項1に記載のスイッチング電源装置において、前記クロック切替器は、前記発振回路から出力するクロックを前記クロック入出力端子の方向に伝送/遮断させる第1のバッファと、前記クロック入出力端子に入力する外部入力クロックを前記クロック位相シフト回路のクロック入力側に伝送/遮断させる第2のバッファと、前記設定端子が前記第1の論理値のとき前記第2のバッファを伝送に制御するとともに前記第1のバッファを遮断に制御し、前記設定端子が前記第2の論理値のとき前記第2のバッファを遮断に制御するとともに前記第1のバッファを伝送に制御する制御回路とを具備し、前記クロック位相シフト回路は、前記クロック切替器から入力する外部入力クロックの位相を前記第1のシフト量だけシフトさせる第1の位相シフト回路と、前記第2のシフト量だけシフトさせる第2の位相シフト回路と、前記設定端子が前記第1の論理値で且つ前記基準電圧を超えるとき前記第1の位相シフト回路又は前記第2の位相シフト回路の一方を動作させるとともに他方を非動作にさせ、前記設定端子が前記第1の論理値で且つ前記基準電圧未満のとき前記一方を非動作にさせるとともに他方を動作させる比較器とを具備する、ことを特徴とする。 According to a second aspect of the present invention, in the switching power supply device according to the first aspect, the clock switch includes a first buffer that transmits / cuts off a clock output from the oscillation circuit toward the clock input / output terminal. A second buffer for transmitting / cutting off an external input clock input to the clock input / output terminal to a clock input side of the clock phase shift circuit; and the second buffer when the setting terminal is at the first logic value. And the first buffer is controlled to be cut off, and the second buffer is controlled to be cut off and the first buffer is controlled to be transmitted when the setting terminal is at the second logical value. And the clock phase shift circuit is configured such that the phase of the external input clock input from the clock switch is the first shift amount. A first phase shift circuit to shift, a second phase shift circuit to shift by the second shift amount, and the first phase when the setting terminal has the first logic value and exceeds the reference voltage. One of the shift circuit or the second phase shift circuit is operated and the other is inactivated, and when the setting terminal is at the first logic value and less than the reference voltage, the one is inactivated and the other And a comparator for operating the device.
請求項3にかかる発明は、交流電圧を出力するスイッチング電源回路と、該スイッチング電源回路の出力電圧を整流平滑する整流平滑回路とを備えたスイッチング電源装置において、前記スイッチング電源回路が、前記交流電圧生成用のパワートランジスタをスイッチングするスイッチング制御回路と、該スイッチング制御回路に供給する発振信号およびクロックを生成する発振器と、該発振器が発振する発振信号を外部入力クロックに同期させるクロック同期回路と、前記発振器で発振するクロックをクロック入出力端子に出力し又は該クロック入出力端子から入力する前記外部入力クロックを前記クロック同期回路に入力させるクロック切替器と、制御端子から起動信号が入力することにより前記クロック入出力端子に入力する前記外部入力クロックを検出するために一定時間だけ待機するクロック入力判定回路とを備え、該クロック入力判定回路は、前記一定時間内に前記外部入力クロックを検出したときは、前記クロック切替器をクロック入力用に切り替えて、前記外部入力クロックを前記クロック同期回路に供給し、前記一定時間内に外部入力クロックを検出しないときは、前記クロック切替器をクロック出力用に切り替えて、前記発振器から出力するクロックを前記クロック入出力端子から外部に出力する、ことを特徴とする。 The invention according to claim 3 is a switching power supply comprising a switching power supply circuit that outputs an alternating voltage and a rectifying / smoothing circuit that rectifies and smoothes the output voltage of the switching power supply circuit, wherein the switching power supply circuit includes the alternating voltage. A switching control circuit for switching a power transistor for generation, an oscillator for generating an oscillation signal and a clock to be supplied to the switching control circuit, a clock synchronization circuit for synchronizing an oscillation signal oscillated by the oscillator with an external input clock, A clock switch for outputting a clock oscillated by an oscillator to a clock input / output terminal or inputting the external input clock input from the clock input / output terminal to the clock synchronization circuit; The external input to the clock input / output terminal A clock input determination circuit that waits for a predetermined time in order to detect a power clock, and when the external input clock is detected within the predetermined time, the clock input determination circuit sets the clock switch for clock input. When the external input clock is supplied to the clock synchronization circuit and the external input clock is not detected within the predetermined time, the clock switch is switched for clock output and the clock output from the oscillator is Output from the clock input / output terminal to the outside.
請求項4にかかる発明は、交流電圧を出力するスイッチング電源回路と、該スイッチング電源回路の出力電圧を整流平滑する整流平滑回路とを備えたスイッチング電源装置において、前記スイッチング電源回路が、前記交流電圧生成用のパワートランジスタをスイッチングするスイッチング制御回路と、該スイッチング制御回路に供給する発振信号およびクロックを生成する発振器と、該発振器が発振する発振信号を外部入力クロックに同期させるクロック同期回路と、制御端子から起動信号が入力することによりクロック入出力端子から入力する前記外部入力クロックを入力するクロック入力用に一時的に切り替えられるクロック切替器と、前記制御端子から起動信号が入力することにより、クロック入力用に一次的に切り替えられた前記クロック切替器から出力する前記外部入力クロックを検出するために一定時間だけ待機するクロック入力検出回路とを備え、該クロック入力検出回路は、前記一定時間内に外部入力クロックを検出したときは、前記クロック切替器をクロック入力用に固定するとともに前記外部入力クロックを前記クロック同期回路に供給し、前記一定時間内に外部入力クロックを検出しないときは、前記クロック切替器をクロック出力用に切り替えて、前記発振器から出力するクロックを前記クロック入出力端子から外部に出力する、ことを特徴とする。 The invention according to claim 4 is a switching power supply comprising a switching power supply circuit that outputs an alternating voltage and a rectifying and smoothing circuit that rectifies and smoothes the output voltage of the switching power supply circuit, wherein the switching power supply circuit includes the alternating voltage. A switching control circuit for switching a power transistor for generation, an oscillator for generating an oscillation signal and a clock to be supplied to the switching control circuit, a clock synchronization circuit for synchronizing an oscillation signal oscillated by the oscillator with an external input clock, and a control A clock switch that is temporarily switched for clock input for inputting the external input clock that is input from the clock input / output terminal by inputting a start signal from the terminal, and a clock that is input by the start signal from the control terminal Said switched primarily for input A clock input detection circuit that waits for a predetermined time to detect the external input clock output from the lock switch, and the clock input detection circuit detects the external input clock within the predetermined time, A clock switch is fixed for clock input and the external input clock is supplied to the clock synchronization circuit, and when the external input clock is not detected within the predetermined time, the clock switch is switched for clock output, The clock output from the oscillator is output to the outside from the clock input / output terminal.
請求項5にかかる発明は、交流電圧を出力するスイッチング電源回路と、該スイッチング電源回路の出力電圧を整流平滑する整流平滑回路とを備えたスイッチング電源装置において、前記スイッチング電源回路が、前記交流電圧生成用のパワートランジスタをスイッチングするスイッチング制御回路と、該スイッチング制御回路に供給する発振信号およびクロックを生成する発振器と、該発振器が発振する発振信号を外部入力クロックに同期させるクロック同期回路と、前記発振器で発振するクロックをクロック入出力端子に出力し又は該クロック入出力端子から入力する前記外部入力クロックを前記クロック同期回路に入力させるクロック切替器と、制御端子から起動信号が入力することにより前記クロック入出力端子に入力する外部入力電流を検出するために一定時間だけ待機する電流検出/CK切替制御回路と、定電流源とを備え、該電流検出/CK切替制御回路は、前記一定時間内に前記外部入力電流を検出したときは、前記クロック切替器をクロック入力用に切り替えて、前記クロック入出力端子から入力する前記外部入力クロックを前記クロック同期回路に供給し、前記一定時間内に前記外部入力電流を検出しないときは、前記定電流源からの電流を前記クロック入出力端子から所定時間だけ出力させた後に前記クロック切替器をクロック出力用に切り替えて、前記発振器から出力するクロックを前記クロック入出力端子から外部に出力する、ことを特徴とする。 The invention according to claim 5 is a switching power supply device comprising a switching power supply circuit that outputs an alternating voltage and a rectifying / smoothing circuit that rectifies and smoothes the output voltage of the switching power supply circuit, wherein the switching power supply circuit includes the alternating voltage. A switching control circuit for switching a power transistor for generation, an oscillator for generating an oscillation signal and a clock to be supplied to the switching control circuit, a clock synchronization circuit for synchronizing an oscillation signal oscillated by the oscillator with an external input clock, A clock switch for outputting a clock oscillated by an oscillator to a clock input / output terminal or inputting the external input clock input from the clock input / output terminal to the clock synchronization circuit; External input to clock input / output terminal A current detection / CK switching control circuit that waits for a predetermined time to detect a current and a constant current source, and the current detection / CK switching control circuit detects the external input current within the predetermined time. Switching the clock switch for clock input, supplying the external input clock input from the clock input / output terminal to the clock synchronization circuit, and not detecting the external input current within the predetermined time, After the current from the constant current source is output from the clock input / output terminal for a predetermined time, the clock switch is switched for clock output, and the clock output from the oscillator is output from the clock input / output terminal to the outside. It is characterized by that.
請求項1〜5にかかる発明のスイッチング電源装置によれば、当該スイッチング電源装置のパワートランジスタのオン/オフのタイミングを外部入力クロックと同期させること、および他のスイッチング電源装置のパワートランジスタのオン/オフのタイミングを当該スイッチング電源装置から出力するクロックにより同期させることが可能である。このため、複数のスイッチング電源装置のクロック入出力端子を共通接続して多出力型電源システムを構成した場合に、任意の1つのスイッチング電源装置からクロックを出力し、他のスイッチング電源装置にそのクロック入力にすることで、すべてのスイッチング電源装置のスイッチング周波数とスイッチングタイミングを同期させることができる。よって、構成された多出力型電源システムは、システム外部からクロックを受けることなく、当該多出力型電源システムの内部のみで、スイッチング周波数とスイッチングタイミングとを合わせ、ビートノイズの発生を抑制することができる。また、個々のスイッチング電源装置は1箇所に集積する必要がなく、負荷の近傍にそれらのスイッチング電源装置を配置することが可能となる。 According to the switching power supply device of the invention according to claims 1 to 5, the on / off timing of the power transistor of the switching power supply device is synchronized with the external input clock, and the on / off of the power transistor of the other switching power supply device It is possible to synchronize the OFF timing with a clock output from the switching power supply device. For this reason, when a multi-output type power supply system is configured by commonly connecting clock input / output terminals of a plurality of switching power supply devices, a clock is output from any one switching power supply device and the clock is output to the other switching power supply devices. By using the input, the switching frequency and switching timing of all the switching power supply devices can be synchronized. Therefore, the configured multi-output power supply system can suppress the occurrence of beat noise by combining the switching frequency and the switching timing only within the multi-output power supply system without receiving a clock from outside the system. it can. In addition, the individual switching power supply devices do not need to be integrated at one place, and the switching power supply devices can be arranged near the load.
請求項1〜2にかかる発明のスイッチング電源装置によれば、設定端子でクロックの入力/出力の設定が可能であるので、第1から第nまでのスイッチング電源装置で多出力電源システムが構成されている場合、第1番目の起動タイミングでは第1のスイッチング電源装置はクロック出力(マスタ側)、それ以外のスイッチング電源装置はクロック入力(スレーブ側)にし、第2番目の起動タイミングでは第2のスイッチング電源装置がクロック出力(マスタ側)、それ以外のスイッチング電源装置はクロック入力(スレーブ側)にするというように、起動タイミングによって設定端子を制御して任意にクロックの入力/出力を設定することができ、マスタ側、スレーブ側のスイッチング電源装置を任意に設定変更できる。また、スレーブ側では、設定端子の設定により、外部入力クロックに対して、パワートランジスタのスイッチングで用いるクロックの位相をずらすことが可能となるので、複数のスイッチング電源装置のパワートランジスタが同時にオンして入力電源が低下するという現象を回避できる。さらに、設定端子でクロックのクロック入出力設定と外部入力クロックの位相シフト量の設定が同時にできるので、スイッチング電源回路の制御ICのピン数を増やさなくてすむという利点もある。 According to the switching power supply device of the first and second aspects of the present invention, since the clock input / output can be set by the setting terminal, the multi-output power supply system is configured by the first to nth switching power supply devices. In the first activation timing, the first switching power supply device is set to clock output (master side), the other switching power supply devices are set to clock input (slave side), and the second activation timing is set to the second output timing. Set the clock input / output arbitrarily by controlling the setting terminal according to the start timing so that the switching power supply is clock output (master side) and the other switching power supply is clock input (slave side) The switching power supply on the master side and slave side can be arbitrarily changed. On the slave side, the phase of the clock used for power transistor switching can be shifted with respect to the external input clock by setting the setting terminal, so that the power transistors of multiple switching power supplies are turned on simultaneously. The phenomenon that the input power supply is reduced can be avoided. Further, since the clock input / output setting of the clock and the phase shift amount of the external input clock can be set simultaneously at the setting terminal, there is an advantage that it is not necessary to increase the number of pins of the control IC of the switching power supply circuit.
請求項3〜5にかかる発明のスイッチング電源装置によれば、制御端子を利用して、各々のスイッチング電源装置の起動タイミングを独立して設定できるので、複数のスイッチング電源装置のクロック入出力端子を共通接続して多出力電源システムを構成したとき、起動タイミングが1番早いスイッチング電源装置がクロック入出力端子からクロックを出力(マスタ側)し、2番目以降に起動したスイッチング電源装置はそのクロックをクロック入出力端子から入力する(スレーブ側)ことになり、2番目以降に起動したスイッチング電源装置は1番早く起動したスイッチング電源装置のスイッチング周波数とスイッチングタイミングに同期するようになる。つまり、複数のスイッチング電源装置のうち、最初に起動したスイッチング電源装置がマスタ側、その後に起動したスイッチング電源装置がスレーブ側となり、いずれのスイッチング電源装置を最初に起動させるかで、マスタ側、スレーブ側のスイッチング電源装置を任意に設定変更できる。 According to the switching power supply device of the inventions according to claims 3 to 5, since the start timing of each switching power supply device can be set independently using the control terminal, the clock input / output terminals of the plurality of switching power supply devices are provided. When a multi-output power supply system is configured with a common connection, the switching power supply with the earliest start-up timing outputs the clock from the clock input / output terminal (master side), and the switching power supply that is started second or later The input from the clock input / output terminal (slave side) is performed, and the switching power supply activated after the second is synchronized with the switching frequency and switching timing of the switching power supply activated first. That is, among the plurality of switching power supply devices, the first switching power supply device activated is the master side, and the subsequent switching power supply device is the slave side. The side switching power supply can be arbitrarily changed.
<第1の実施例>
図1は本発明の第1の実施例のスイッチング電源装置100の構成を示す図である。このスイッチング電源装置100は、ICからなるスイッチング電源回路10Aと、その出力側に接続されるダイオードD1、インダクタL1、コンデンサC1からなる整流平滑回路と、出力電圧VOUTを検出して帰還信号とする分圧用の抵抗R1,R2とからなる。
<First embodiment>
FIG. 1 is a diagram showing a configuration of a switching
スイッチング電源回路10Aは、入力電圧VINをスイッチングするパワートランジスタ11、そのパワートランジスタ11をドライブするスイッチング制御回路12、そのスイッチング制御回路12に発振信号(三角波等)P1を供給したり外部出力用のクロックCK1を出力する発振器13、その発振器13に外部入力クロックに同期した同期信号P2を供給してその発振信号P1を外部入力クロックに同期させるクロック同期回路14、クロックの入出力を切り替えるクロック切替器15、そのクロック切替器15に接続されたクロック入出力端子16、クロック切替器15から出力する外部入力クロックの位相を反転するかまたはそのまま伝送させてクロック同期回路14に送るクロック位相シフト回路17、およびクロック切替器15とクロック位相シフト回路17を制御する設定端子18を備える。
The switching
クロック切替器15は、図2に示すように、発振器13から出力するクロックCK1をクロック入出力端子16に対して伝送/遮断するバッファ151、クロック入出力端子16から入力する外部入力クロックをクロック位相シフト回路17に対して伝送/遮断するバッファ152、設定端子18に印加された信号の論理値に応じてバッファ151と152の一方を伝送に制御し、他方を遮断に制御する制御回路としてのインバータINV1,INV2からなる。
As shown in FIG. 2, the
このクロック切替器15は、設定端子18を“L”に設定するとバッファ151が伝送、バッファ152が遮断となってクロック出力用に切り替えられ、発振器13で発生したクロックCK1がクロック入出力端子16に出力する。また、設定端子18を“H”に設定するとバッファ151が遮断、バッファ152が伝送となってクロック入力用に切り替えられ、クロック入出力端子16に入力する外部入力クロックがクロック位相シフト回路17に出力する。
In this
クロック位相シフト回路17は、図3に示すように、ノア回路NOR1,NOR2と、アンド回路AND1と、基準電圧V1が設定された比較器171と、電流源I1と抵抗R3によるバイアス回路172とを備える。ノア回路NOR1とNOR2は第1の位相シフト回路を、アンド回路AND1とノア回路NOR2は第2の位相シフト回路を構成する。
As shown in FIG. 3, the clock
このクロック位相シフト回路17は、設定端子18が“H”であって、且つバイアス回路172によって比較器171の反転入力端子の電圧が基準電圧V1よりも低くなっているとき、つまり設定端子18がオープンのときは、その比較器171の出力が“H”となって、ノア回路NOR1がゲートを閉じ、アンド回路AND1がゲートを開く。このため、クロック切替器15から入力する外部入力クロックCK2が、アンド回路AND1とノア回路NOR2を経由することで、位相シフト量=180度となり、クロック同期回路14にクロックCK3として出力する。
The clock
一方、設定端子18が“H”であって、且つバイアス回路172によって比較器171の反転端子の電圧が基準電圧V1よりも高くなっているとき、つまり設定端子18が高電位の電源端子に接続されているときは、その比較器171の出力が“L”となって、ノア回路NOR1がゲートを開き、アンド回路AND1がゲートを閉じる。このため、クロック切替器15から入力する外部入力クロックCK2が、ノア回路NOR1、NOR2を経由することで、位相シフト量=0度となり、クロックCK3としてクロック同期回路14に出力する。
On the other hand, when the
以上から、本実施例のスイッチング電源装置100は、設定端子18を“L”にセットすると、発振器13で発振しているクロックCK1をクロック切替器15から外部に出力する。このとき、スイッチング制御回路12は発振器13で発振した発振信号P1(クロックCK1と同期)によって制御され、パワートランジスタ11がスイッチングされて、入力電圧VINがオン/オフされ、所定周波数の交流成分が生成される。そして、この交流成分がダイオードD1で整流され、コイルL1とコンデンサC1で平滑され出力する。このときの出力電圧VOUTが抵抗R1,R2で分圧されてスイッチング制御回路12に帰還され、設定電圧(図示せず)と比較され、その誤差成分に応じてパワートランジスタ11が制御されることで、出力電圧VOUTが設定電圧に応じた一定電圧に制御される。
From the above, when the setting
一方、設定端子18を“H”にセットすると、クロック入出力端子16に入力する外部入力クロックが、クロック切替器15を経由してクロックCK2としてクロック位相シフト回路17に入力する。そして、このとき設定端子18の電圧が基準電圧V1よりも高いときは、クロック位相シフト回路17が位相シフト量=0度に設定されるので、そのクロックCK2がそのままクロック同期回路14にクロックCK3として取り込まれ、発振器13で発振する発振信号P1がそのクロック同期回路14からの同期信号P2に同期するようになる。この結果、パワートランジスタ11が外部入力クロックに同期してスイッチングを行う。設定端子18の電圧が基準電圧V1よりも低いときは、クロック位相シフト回路17が位相シフト量=180度に設定されるので、そのクロックCK2が180度反転されてクロック同期回路14にクロックCK3として取り込まれ、発振器13で発振する発振信号P1がそのクロック同期回路14からの同期信号P2に同期するようになる。この結果、パワートランジスタ11が外部入力クロックに対し180度の位相差に同期してスイッチングを行う。
On the other hand, when the setting
図4は本実施例のスイッチング電源装置100を3台使用して、3出力型電源システムを構成した図である。スイッチング電源装置100A〜100Cは、クロック入出力端子16が共通接続され、外部電源Vsが電源電圧VDD,VINとして共通に入力している。ここでは、スイッチング電源装置100Aは設定端子18を接地して“L”に設定し、クロック入出力端子16からクロックを外部に出力するようにしている。また、スイッチ電源装置100Bは設定端子18を電源Vsに接続して“H”レベルに設定し、クロック入出力端子16にスイッチング電源装置100Aのクロック入出力端子16から出力する外部入力クロックを入力している。このとき、スイッチ電源装置100Bのクロック位相シフト回路17は位相シフト量=0度となる。さらに、スイッチ電源装置100Cは設定端子18をオープンにして“H”レベルに設定し、クロック入出力端子16にスイッチング電源装置100Aのクロック入出力端子16から出力する外部入力クロックを入力している。このとき、スイッチ電源装置100Cのクロック位相シフト回路17は位相シフト量=180度となる。
FIG. 4 is a diagram showing a three-output type power supply system using three switching
この結果、スイッチング電源装置100Aがマスタ側となり、スイッチング電源装置100B,100Cがスレーブ側となる。そして、スイッチング電源装置100Aと100Bはパワートランジスタ11が同じ周波数(スイッチング電源装置100AのクロックCK1)で同期してスイッチングを行う。スイッチング電源装置100Cのパワートランジスタ11も同じ周波数であるが180度の位相差をもってスイッチングを行う。このようにすると、全部のスイッチング電源装置100A〜100Cのスイッチング周波数が同期するため、ビートノイズの発生を抑制することができる。また、全部のスイッチング電源装置100A〜100Cをすべて同じ位相(スイッチング電源装置100AのクロックCK1)でスイッチングさせる場合に比較して、同時にオンするパワートランジスタ11の数が3個から2個に減るので、同時に流れる入力電圧VINによる合計の電源電流が低減され、入力電圧VIN(ここでは電源Vs)の電源容量を小さくできる。
As a result, the switching
<第2の実施例>
図5は本発明の第2の実施例のスイッチング電源装置200の構成を示す図である。このスイッチング電源装置200は、ICからなるスイッチング電源回路10Bと、その出力側に接続されるダイオードD2、インダクタL2、コンデンサC2からなる整流平滑回路と、出力電圧VOUTを検出して帰還信号とする分圧用の抵抗R4,R5とからなる。
<Second embodiment>
FIG. 5 is a diagram showing the configuration of the switching
スイッチング電源回路10Bにおいて、図1のスイッチング電源装置10Aで示したものと同じものは同じ符号を付けた。19はクロック入力判定回路、20は起動信号が入力する制御端子である。スイッチング制御回路12Aは、制御端子20からの起動信号P3が入力することによりソフトスタートし、その後の一定時間、待機信号P4を出力する。クロック入力判定回路19は、スイッチング制御回路12Aから待機信号P4を入力している期間に、クロック入出力端子16からクロックが入力しているか否かを判定し、クロック入力のときはクロック切替器15をクロック入力用に切り替え、外部入力クロックをクロック同期回路14に入力させる。待機信号P4を入力している一定時間内にクロック入力が判定できないときは、クロック切替器15をクロック出力用に切り替え、発振器13からのクロックCK1をクロック入出力端子16に出力させる。待機信号P4は、クロック切替器15が最終的にクロック入力用又はクロック出力用に切り替わると、解除される。
In the switching
図6は図4のスイッチング電源装置200の動作のフローチャートである。制御端子20に起動信号P3が入力すると、スイッチング制御回路12Aが起動され(S21)、クロック入力判定回路19に待機信号P4が出力し、クロック入力判定回路19がクロック入力待機状態になる(S22)。
FIG. 6 is a flowchart of the operation of the switching
待機信号P4が入力している期間内にクロック入出力端子16からクロックが入力されたことが判定される(S23−YES)と、クロック切替器15がクロック入力用に切り替えられ(S24)、クロック同期回路14に外部入力クロックCK2が入力され(S25)、発振器13はその外部入力クロックCK2に同期して発振信号P1を出力し、スイッチング制御回路12Aがパワートランジスタ11をその外部入力クロックCK2に同期してスイッチングされる。
If it is determined that the clock is input from the clock input /
待機信号P4がクロック入力判定回路19に入力している期間内にクロック入出力端子16からクロックが入力されたことが判定されない(S23−NO)ときは、クロック切替器15をクロック出力用に切り替え(S26)、発振器13で発振しているクロックCK1をクロック入出力端子16から外部に出力する(S27)。
When it is not determined that the clock is input from the clock input /
本実施例のスイッチング電源装置200は、これを複数使用して図4に示したのと同様に多出力型電源システムを構成するときは、制御端子20に入力した起動信号P3により最初にクロック入出力端子16からクロックを出力したスイッチング電源装置、つまり最初に起動したスイッチング電源装置がマスタ側となり、その後に起動したスイッチング電源装置はスレーブ側となり、スレーブ側はマスタ側と同期して動作する。なお、起動信号P3が入力しないスイッチング電源装置200は動作しない。
The switching
<第3の実施例>
図7は本発明の第3の実施例のスイッチング電源装置300の構成を示す図である。このスイッチング電源装置300は、ICからなるスイッチング電源回路10Cと、その出力側に接続されるダイオードD3、インダクタL3、コンデンサC3からなる整流平滑回路と、出力電圧VOUTを検出して帰還信号とする分圧用の抵抗R6,R7とからなる。
<Third embodiment>
FIG. 7 is a diagram showing a configuration of a switching
スイッチング電源回路10Cにおいて、図1のスイッチング電源装置10Aおよび図4のスイッチング電源装置10Bで示したものと同じものは同じ符号を付けた。15Aは起動信号P3が入力すると一定時間だけクロック入力用に切り替えられるクロック切替器、21は外部入力クロックを検出するクロック検出回路である。このクロック検出回路21は、スイッチング制御回路12Aから待機信号P4が入力すると、一定時間だけクロック入力待機状態となり、その間に外部入力クロックを検出するとクロック切替器15Aをクロック入力用に固定し、検出されない場合はクロック出力用に切り替える。クロック切替器15Aは、図2に示したクロック切替器15と同じであるが、インバータINV1の入力側に、設定端子20とクロック検出回路21の検出出力側が接続される。待機信号P4は、クロック切替器15Aが最終的にクロック入力用又はクロック出力用に切り替わると、解除される。
In the switching power supply circuit 10C, the same components as those shown in the switching
図8は図7のスイッチング電源装置300の動作のフローチャートである。制御端子20に起動信号P3が入力すると、スイッチング制御回路12Aが起動され(S31)、クロック切替器15Aがクロック入力側に切り替えられる(S32)。また、スイッチング制御回路12Aがクロック検出回路21に待機信号P4が出力し、クロック検出回路21が一定時間だけクロック入力待機状態になる(S33)。
FIG. 8 is a flowchart of the operation of the switching
待機信号P4が入力してから一定時間の内にクロック入出力端子16からクロックが入力されたことがクロック検出回路21で検出される(S34−YES)と、クロック同期回路14にその外部入力クロックがクロックCK2として入力され(S35)、発振器13はその外部入力クロックCK2に同期して発振信号P1を出力し、スイッチング制御回路12Aがパワートランジスタ11をそのクロックCK2に同期してスイッチングさせる。
When the
前記一定時間の内にクロック入出力端子16からクロックが入力されたことがクロック入力検出回路21で検出されない(S34−NO)ときは、クロック切替器15をクロック出力用に切り替え(S36)、発振器13で発振しているクロックCK1をクロック入出力端子16から外部に出力する(S37)。
When the clock
本実施例のスイッチング電源装置300も、これを複数使用して図4に示したのと同様に多出力型電源システムを構成するときは、制御端子20に入力した起動信号P3により最初にクロック入出力端子16からクロックを出力したスイッチング電源装置、つまり最初に起動したスイッチング電源装置がマスタ側となり、その後に起動したスイッチング電源装置はスレーブ側となり、スレーブ側はマスタ側と同期して動作する。なお、起動信号P3が入力しないスイッチング電源装置300は動作しない。
The switching
<第4の実施例>
図9は本発明の第4の実施例のスイッチング電源装置400の構成を示す図である。このスイッチング電源装置400は、ICからなるスイッチング電源回路10Dと、その出力側に接続されるダイオードD4、インダクタL4、コンデンサC4からなる整流平滑回路と、出力電圧VOUTを検出して帰還信号とする分圧用の抵抗R8,R9とからなる。
<Fourth embodiment>
FIG. 9 is a diagram showing a configuration of a switching
スイッチング電源回路10Dにおいて、図1のスイッチング電源装置10Aおよび図4のスイッチング電源装置10Bで示したものと同じものは同じ符号を付けた。22は電流検出/CK切替制御回路、I2は定電流源である。この電流検出/CK切替制御回路22は、スイッチング制御回路12Aから待機信号P4が入力すると、クロック入出力端子16から流入する電流について、一定時間だけ入力電流検出の待機状態となり、入力電流が検出されるとクロック入力検出と判断し、クロック切替器15をクロック入力用に切り替える。入力電流検出の待機時間内に電流検出ができないときは、定電流源I2を所定時間だけ駆動してその定電流源I2からの電流をクロック入出力端子16から外部に出力する。待機信号P4は、クロック切替器15がクロック入力用又はクロック出力用に切り替われると、解除される。
In the switching
図10は図9のスイッチング電源装置400の動作のフローチャートである。制御端子20に起動信号P3が入力すると、スイッチング制御回路12Aが起動され(S41)、電流検出/CK切替制御回路22に待機信号P4が出力し、電流検出/CK切替制御回路22が一定時間だけクロック入出力端子16への入力電流検出の待機状態となる(S42)。
FIG. 10 is a flowchart of the operation of the switching
この入力電流検出の待機中に、クロック入出力端子16に入力する電流が検出される(S44−YES)と、これを外部入力クロックと判定して、クロック切替器15がクロック入力用に切り替えられ(S43)、クロック同期回路14にその外部入力クロックがクロックCK2として入力され(S45)、発振器13はその外部入力クロックCK2に同期して発振信号P1を出力し、スイッチング制御回路12Aがパワートランジスタ11をその外部入力クロックCK2に同期してスイッチングさせる。
If the current input to the clock input /
入力電流検出の待機中に入力電流が検出されないとき(S44−NO)は、定電流源I2が駆動され、その定電流源I2からの電流が所定時間だけクロック入出力端子16から出力する(S46)。そして、その後、クロック切替器15をクロック出力用に切り替え(S47)、発振器13で発振しているクロックCK1をクロック入出力端子16から外部に出力する(S48)。
When the input current is not detected during the standby of the input current detection (S44-NO), the constant current source I2 is driven, and the current from the constant current source I2 is output from the clock input /
本実施例のスイッチング電源装置400は、その複数を使用して図4に示したのと同様に多出力型電源システムを構成するときは、制御端子20に入力した起動信号P3により最初にクロック入出力端子16から電流を出力したスイッチング電源装置、つまり最初に起動したスイッチング電源装置がマスタ側となり、その後に起動したスイッチング電源装置はスレーブ側となり、、スレーブ側はマスタ側と同期して動作する。なお、起動信号P3が入力しないスイッチング電源装置400は動作しない。
In the switching
100〜400:スイッチング電源装置
10A〜10D:スイッチング電源回路
11:パワートランジスタ、12:スイッチング制御回路、13:発振器、14:クロック同期回路、15,15A:クロック切替器、16:クロック入出力端子、17:クロック位相シフト回路、18:設定端子、19:クロック入力判定回路、20:制御端子、21:クロック検出回路、22:電流検出/CK切替制御回路
100 to 400: switching
Claims (5)
前記スイッチング電源回路が、前記交流電圧生成用のパワートランジスタをスイッチングするスイッチング制御回路と、該スイッチング制御回路に供給する発振信号およびクロックを生成する発振器と、該発振器が発振する発振信号を外部入力クロックに同期させるクロック同期回路と、設定端子の設定信号が第1の論理値のときクロック入出力端子から外部入力クロックを入力し、第2の論理値のとき前記発振器で発振したクロックを前記クロック入出力端子から外部に出力するクロック切替器と、前記設定端子の設定信号が前記第1の論理値でかつ基準電圧を超えるとき前記外部入力クロックの位相シフト量を第1のシフト量又は第2のシフト量の一方として前記クロック同期回路に入力させ、前記設定端子の設定信号が前記第1の論理値でかつ前記基準電圧未満のとき前記外部入力クロックの位相を前記第1のシフト量又は第2のシフト量の他方として前記クロック同期回路に入力させるクロック位相シフト回路とを具備することを特徴とするスイッチング電源装置。 In a switching power supply device comprising a switching power supply circuit that outputs an alternating voltage and a rectifying and smoothing circuit that rectifies and smoothes the output voltage of the switching power supply circuit,
A switching control circuit for switching the power transistor for generating the AC voltage; an oscillator for generating an oscillation signal and a clock to be supplied to the switching control circuit; and an oscillation signal generated by the oscillator for an external input clock. A clock synchronization circuit for synchronizing with the external input clock, an external input clock is input from the clock input / output terminal when the setting signal of the setting terminal is the first logic value, and a clock oscillated by the oscillator is input to the clock when the setting signal of the setting terminal is the second logic value. A clock switch that outputs from an output terminal to the outside; and a phase shift amount of the external input clock when the setting signal of the setting terminal exceeds the reference voltage with the first logic value, One of the shift amounts is input to the clock synchronization circuit, and the setting signal of the setting terminal is the first logic. And a clock phase shift circuit for inputting the phase of the external input clock to the clock synchronization circuit as the other of the first shift amount or the second shift amount when the voltage is lower than the reference voltage. Switching power supply.
前記クロック切替器は、前記発振回路から出力するクロックを前記クロック入出力端子の方向に伝送/遮断させる第1のバッファと、前記クロック入出力端子に入力する外部入力クロックを前記クロック位相シフト回路のクロック入力側に伝送/遮断させる第2のバッファと、前記設定端子が前記第1の論理値のとき前記第2のバッファを伝送に制御するとともに前記第1のバッファを遮断に制御し、前記設定端子が前記第2の論理値のとき前記第2のバッファを遮断に制御するとともに前記第1のバッファを伝送に制御する制御回路とを具備し、
前記クロック位相シフト回路は、前記クロック切替器から入力する外部入力クロックの位相を前記第1のシフト量だけシフトさせる第1の位相シフト回路と、前記第2のシフト量だけシフトさせる第2の位相シフト回路と、前記設定端子が前記第1の論理値で且つ前記基準電圧を超えるとき前記第1の位相シフト回路又は前記第2の位相シフト回路の一方を動作させるとともに他方を非動作にさせ、前記設定端子が前記第1の論理値で且つ前記基準電圧未満のとき前記一方を非動作にさせるとともに他方を動作させる比較器とを具備する、
ことを特徴とするスイッチング電源装置。 The switching power supply device according to claim 1,
The clock switch includes a first buffer for transmitting / cutting a clock output from the oscillation circuit in the direction of the clock input / output terminal, and an external input clock input to the clock input / output terminal of the clock phase shift circuit. A second buffer for transmitting / blocking to a clock input side, and when the setting terminal is at the first logical value, the second buffer is controlled to be transmitted and the first buffer is controlled to be blocked, and the setting A control circuit for controlling the second buffer to be shut off when the terminal is at the second logic value and controlling the first buffer to transmit,
The clock phase shift circuit includes a first phase shift circuit that shifts the phase of the external input clock input from the clock switch by the first shift amount, and a second phase that shifts the phase by the second shift amount. When the shift circuit and the setting terminal are at the first logic value and exceed the reference voltage, one of the first phase shift circuit or the second phase shift circuit is operated and the other is not operated, A comparator that disables the one and operates the other when the setting terminal is at the first logical value and less than the reference voltage;
The switching power supply device characterized by the above-mentioned.
前記スイッチング電源回路が、前記交流電圧生成用のパワートランジスタをスイッチングするスイッチング制御回路と、該スイッチング制御回路に供給する発振信号およびクロックを生成する発振器と、該発振器が発振する発振信号を外部入力クロックに同期させるクロック同期回路と、前記発振器で発振するクロックをクロック入出力端子に出力し又は該クロック入出力端子から入力する前記外部入力クロックを前記クロック同期回路に入力させるクロック切替器と、制御端子から起動信号が入力することにより前記クロック入出力端子に入力する前記外部入力クロックを検出するために一定時間だけ待機するクロック入力判定回路とを備え、
該クロック入力判定回路は、前記一定時間内に前記外部入力クロックを検出したときは、前記クロック切替器をクロック入力用に切り替えて、前記外部入力クロックを前記クロック同期回路に供給し、前記一定時間内に外部入力クロックを検出しないときは、前記クロック切替器をクロック出力用に切り替えて、前記発振器から出力するクロックを前記クロック入出力端子から外部に出力する、
ことを特徴とするスイッチング電源装置。 In a switching power supply device comprising a switching power supply circuit that outputs an alternating voltage and a rectifying and smoothing circuit that rectifies and smoothes the output voltage of the switching power supply circuit,
A switching control circuit for switching the power transistor for generating the AC voltage; an oscillator for generating an oscillation signal and a clock to be supplied to the switching control circuit; and an oscillation signal generated by the oscillator for an external input clock. A clock synchronizing circuit that synchronizes with the clock, a clock switch that outputs the clock oscillated by the oscillator to the clock input / output terminal, or inputs the external input clock input from the clock input / output terminal to the clock synchronizing circuit, and a control terminal A clock input determination circuit that waits for a predetermined time to detect the external input clock that is input to the clock input / output terminal when a start signal is input from
When the external input clock is detected within the predetermined time, the clock input determination circuit switches the clock switch for clock input and supplies the external input clock to the clock synchronization circuit. When the external input clock is not detected within, the clock switch is switched for clock output, and the clock output from the oscillator is output to the outside from the clock input / output terminal.
The switching power supply device characterized by the above-mentioned.
前記スイッチング電源回路が、前記交流電圧生成用のパワートランジスタをスイッチングするスイッチング制御回路と、該スイッチング制御回路に供給する発振信号およびクロックを生成する発振器と、該発振器が発振する発振信号を外部入力クロックに同期させるクロック同期回路と、制御端子から起動信号が入力することによりクロック入出力端子から入力する前記外部入力クロックを入力するクロック入力用に一時的に切り替えられるクロック切替器と、前記制御端子から起動信号が入力することにより、クロック入力用に一次的に切り替えられた前記クロック切替器から出力する前記外部入力クロックを検出するために一定時間だけ待機するクロック入力検出回路とを備え、
該クロック入力検出回路は、前記一定時間内に外部入力クロックを検出したときは、前記クロック切替器をクロック入力用に固定するとともに前記外部入力クロックを前記クロック同期回路に供給し、前記一定時間内に外部入力クロックを検出しないときは、前記クロック切替器をクロック出力用に切り替えて、前記発振器から出力するクロックを前記クロック入出力端子から外部に出力する、
ことを特徴とするスイッチング電源装置。 In a switching power supply device comprising a switching power supply circuit that outputs an alternating voltage and a rectifying and smoothing circuit that rectifies and smoothes the output voltage of the switching power supply circuit,
A switching control circuit for switching the power transistor for generating the AC voltage; an oscillator for generating an oscillation signal and a clock to be supplied to the switching control circuit; and an oscillation signal generated by the oscillator for an external input clock. A clock synchronization circuit that synchronizes with the clock, a clock switch that is temporarily switched for clock input for inputting the external input clock that is input from the clock input / output terminal when a start signal is input from the control terminal, and the control terminal A clock input detection circuit that waits for a predetermined time in order to detect the external input clock output from the clock switcher that is temporarily switched for clock input when a start signal is input;
When the external input clock is detected within the predetermined time, the clock input detection circuit fixes the clock switch for clock input and supplies the external input clock to the clock synchronization circuit. When the external input clock is not detected, the clock switch is switched for clock output, and the clock output from the oscillator is output to the outside from the clock input / output terminal.
The switching power supply device characterized by the above-mentioned.
前記スイッチング電源回路が、前記交流電圧生成用のパワートランジスタをスイッチングするスイッチング制御回路と、該スイッチング制御回路に供給する発振信号およびクロックを生成する発振器と、該発振器が発振する発振信号を外部入力クロックに同期させるクロック同期回路と、前記発振器で発振するクロックをクロック入出力端子に出力し又は該クロック入出力端子から入力する前記外部入力クロックを前記クロック同期回路に入力させるクロック切替器と、制御端子から起動信号が入力することにより前記クロック入出力端子に入力する外部入力電流を検出するために一定時間だけ待機する電流検出/CK切替制御回路と、定電流源とを備え、
該電流検出/CK切替制御回路は、前記一定時間内に前記外部入力電流を検出したときは、前記クロック切替器をクロック入力用に切り替えて、前記クロック入出力端子から入力する前記外部入力クロックを前記クロック同期回路に供給し、前記一定時間内に前記外部入力電流を検出しないときは、前記定電流源からの電流を前記クロック入出力端子から所定時間だけ出力させた後に前記クロック切替器をクロック出力用に切り替えて、前記発振器から出力するクロックを前記クロック入出力端子から外部に出力する、
ことを特徴とするスイッチング電源装置。
In a switching power supply device comprising a switching power supply circuit that outputs an alternating voltage and a rectifying and smoothing circuit that rectifies and smoothes the output voltage of the switching power supply circuit,
A switching control circuit for switching the power transistor for generating the AC voltage; an oscillator for generating an oscillation signal and a clock to be supplied to the switching control circuit; and an oscillation signal generated by the oscillator for an external input clock. A clock synchronizing circuit that synchronizes with the clock, a clock switch that outputs the clock oscillated by the oscillator to the clock input / output terminal, or inputs the external input clock input from the clock input / output terminal to the clock synchronizing circuit, and a control terminal A current detection / CK switching control circuit that waits for a predetermined time in order to detect an external input current input to the clock input / output terminal when a start signal is input from, and a constant current source,
When the current detection / CK switching control circuit detects the external input current within the predetermined time, the current detection / CK switching control circuit switches the clock switch for clock input and outputs the external input clock input from the clock input / output terminal. When supplying the clock synchronization circuit and not detecting the external input current within the predetermined time, the clock switch is clocked after outputting the current from the constant current source from the clock input / output terminal for a predetermined time. Switching to output, outputting the clock output from the oscillator to the outside from the clock input / output terminal,
The switching power supply device characterized by the above-mentioned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008297855A JP5173762B2 (en) | 2008-11-21 | 2008-11-21 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008297855A JP5173762B2 (en) | 2008-11-21 | 2008-11-21 | Switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010124641A JP2010124641A (en) | 2010-06-03 |
JP5173762B2 true JP5173762B2 (en) | 2013-04-03 |
Family
ID=42325470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008297855A Active JP5173762B2 (en) | 2008-11-21 | 2008-11-21 | Switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5173762B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5462810B2 (en) * | 2011-01-17 | 2014-04-02 | コーセル株式会社 | Switching power supply device and switching power supply system using the same |
JP5764517B2 (en) * | 2012-03-30 | 2015-08-19 | コーセル株式会社 | Switching power supply device and power supply system using the same |
JP5879248B2 (en) * | 2012-11-20 | 2016-03-08 | コーセル株式会社 | Switching power supply device and power supply system using the same |
CN105553302A (en) * | 2016-03-01 | 2016-05-04 | 湖南师范大学 | Modular structure high-power and high-voltage switch direct-current power supply |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5563780A (en) * | 1993-12-08 | 1996-10-08 | International Power Systems, Inc. | Power conversion array applying small sequentially switched converters in parallel |
JP4156324B2 (en) * | 2002-09-30 | 2008-09-24 | ローム株式会社 | DC-AC converter and AC power supply method |
JP4270945B2 (en) * | 2003-05-30 | 2009-06-03 | 富士通テレコムネットワークス株式会社 | Power supply |
JP4578198B2 (en) * | 2004-09-30 | 2010-11-10 | 株式会社リコー | Switching regulator |
JP4729331B2 (en) * | 2005-04-18 | 2011-07-20 | コーセル株式会社 | Multiple power supply system |
-
2008
- 2008-11-21 JP JP2008297855A patent/JP5173762B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010124641A (en) | 2010-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7751274B2 (en) | Extended synchronized clock | |
EP2693629B1 (en) | Crystal resonator-based oscillator and control method thereof | |
JP5173762B2 (en) | Switching power supply | |
US8558600B2 (en) | Clock signal generation circuit | |
JP4038134B2 (en) | Power supply control apparatus and information processing apparatus | |
US9432011B2 (en) | Semiconductor integrated circuit, apparatus with semiconductor integrated circuit, and clock control method in semiconductor integrated circuit | |
CN103227638B (en) | Method and layout | |
JP4655683B2 (en) | Slew rate adjustment circuit and slew rate adjustment method | |
JP2004328843A (en) | Dc-dc converter | |
KR20130032505A (en) | Semiconductor system | |
US8510576B2 (en) | Semiconductor integrated circuit and control method of semiconductor integrated circuit | |
US7092313B2 (en) | Semiconductor integrated circuit | |
US20050128667A1 (en) | Power source apparatus supplying multiple output | |
JP2014033425A (en) | Oscillator | |
JP2010171727A (en) | Clock generating circuit | |
JP3808716B2 (en) | Power supply | |
JP2015119311A (en) | Semiconductor device | |
JP2009145738A (en) | Image forming apparatus | |
JP2008289119A (en) | Phase locked loop and method for operating the same | |
JP3821825B2 (en) | Timing generator | |
KR100935606B1 (en) | Semiconductor integrated circuit | |
JP2007304909A (en) | Electrical apparatus | |
JP6410538B2 (en) | Semiconductor integrated circuit, device including semiconductor integrated circuit, clock control method in semiconductor integrated circuit, and program. | |
JP4430018B2 (en) | Power supply | |
JP2704102B2 (en) | Clock synchronization method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5173762 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |