JP5172250B2 - Semiconductor device, display device and manufacturing method thereof - Google Patents
Semiconductor device, display device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5172250B2 JP5172250B2 JP2007229306A JP2007229306A JP5172250B2 JP 5172250 B2 JP5172250 B2 JP 5172250B2 JP 2007229306 A JP2007229306 A JP 2007229306A JP 2007229306 A JP2007229306 A JP 2007229306A JP 5172250 B2 JP5172250 B2 JP 5172250B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- intermediate member
- sets
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、半導体装置、表示装置及びそれらの製造方法に関する。より詳しくは、アクティブマトリクス駆動の表示装置等に用いられる半導体装置、表示装置及びそれらの製造方法に関するものである。 The present invention relates to a semiconductor device, a display device, and a manufacturing method thereof. More particularly, the present invention relates to a semiconductor device used for an active matrix driving display device, a display device, and a manufacturing method thereof.
従来、液晶表示パネルや有機エレクトロルミネセンス(以下「有機EL」という。)パネル等で高品位の表示を行うために、ガラス基板上に形成したアモルファスシリコン等を用いた薄膜トランジスタ(TFT)により駆動を行うアクティブマトリクス駆動が行われてきた。また、周辺ドライバの集積化のため、アモルファスシリコンを使用したときよりも、高速で動作する多結晶シリコンTFTを用いた周辺駆動回路の開発が行われており、中小型の高精細液晶表示パネルや画素を微細化した液晶プロジェクタ用パネル等が作られてきた。 Conventionally, in order to perform high-quality display on a liquid crystal display panel, an organic electroluminescence (hereinafter referred to as “organic EL”) panel, etc., driving is performed by a thin film transistor (TFT) using amorphous silicon or the like formed on a glass substrate. Active matrix driving has been performed. In addition, for the integration of peripheral drivers, peripheral drive circuits using polycrystalline silicon TFTs that operate at a higher speed than when amorphous silicon is used have been developed. Panels for liquid crystal projectors with finer pixels have been made.
しかしながら、アクティブマトリクス駆動の液晶表示パネル等の生産では、生産性の向上、及び、表示の大画面化に対応するために、マザーガラス基板が大型化の一途をたどり、生産設備への投資額の増加を抑制することが求められている。そこで、その解決策として、高密度に形成したTFT等を中間基板に転写(トランスファ)した後、そのTFTを最終基板に転写することにより、小さな基板から大きなパネルを形成するという方式が提案されている。例えば、アクティブ素子を素子形成基板に形成し、中間基板にこれを転写した後、さらに、高さ制御部材とこれに囲まれた接着剤を形成した転写先基板に転写し、配線等を形成してアクティブマトリクス基板を形成する方式が開示されている(例えば、特許文献1及び非特許文献1参照。)。 However, in the production of liquid crystal display panels, etc. driven by active matrix, the mother glass substrate has been increasing in size in order to respond to the improvement of productivity and the increase in the display screen. There is a demand to suppress the increase. Therefore, as a solution, a method has been proposed in which a large panel is formed from a small substrate by transferring (transferring) a high-density TFT or the like to an intermediate substrate and then transferring the TFT to the final substrate. Yes. For example, an active element is formed on an element formation substrate, transferred to an intermediate substrate, and further transferred to a transfer destination substrate on which a height control member and an adhesive surrounded by the height control member are formed, thereby forming wirings and the like. A method of forming an active matrix substrate is disclosed (for example, see Patent Document 1 and Non-Patent Document 1).
また、駆動のための集積回路(IC)ドライバを形成した単結晶半導体基板及び絶縁基板の表面を、過酸化水素水を含むSC1等の洗浄水により洗浄することによって、又は、酸素を含むプラズマに曝すことによって、活性化した後、基板の接合工程を行う方式が開示されている(例えば、特許文献2参照。)。 In addition, the surfaces of the single crystal semiconductor substrate and the insulating substrate on which the integrated circuit (IC) driver for driving is formed are cleaned with cleaning water such as SC1 containing hydrogen peroxide, or plasma containing oxygen is used. A method of performing a substrate bonding step after activation by exposure is disclosed (see, for example, Patent Document 2).
更に、ガラス基板等の材料の有効利用及び良品率の向上を図るべく、マザー基板上に複数の電極部(表示部)を所定の数配置し、それ以外の領域に該複数の電極を駆動するための駆動回路部を所定の数配置し、複数の電極部と駆動回路の双方が完成後、それぞれを個々の部分に分断し、良品同士を接続し、電極基板を完成させる方式が開示されている(例えば、特許文献3参照。)。
しかしながら、特許文献1及び非特許文献1の方式では、アクティブ素子と素子形成基板との接合に接着剤を使用することや、最終基板への転写工程に中間基板と最終基板との接合強度差を利用して分離を行うことから、耐熱性や接合強度等の信頼性の面で改善の余地があった。 However, in the methods of Patent Document 1 and Non-Patent Document 1, an adhesive is used for bonding the active element and the element forming substrate, and the bonding strength difference between the intermediate substrate and the final substrate is transferred to the final substrate. Since the separation is performed by using, there is room for improvement in terms of reliability such as heat resistance and bonding strength.
また、特許文献2の方式では、単結晶半導体基板に形成されたICドライバを1つの絶縁基板にしか転写することができないため、1つの単結晶半導体基板から1つのアクティブマトリクス基板しか製造することができず、生産性の面で改善の余地があった。 In the method of Patent Document 2, since an IC driver formed on a single crystal semiconductor substrate can be transferred only to one insulating substrate, only one active matrix substrate can be manufactured from one single crystal semiconductor substrate. There was room for improvement in terms of productivity.
更に、特許文献3の方法では、表示部に適用した場合に、ガラスの切断精度、エッジの直線性、貝殻割れ及び欠け等又はつなぎ目が表示に現れてしまうため、表示部に適用することは困難であるという点で改善の余地があった。そして、1枚の素子形成基板から1枚のアクティブマトリクス基板しか得られないため、生産性の面でも改善の余地があった。 Furthermore, in the method of Patent Document 3, when applied to the display unit, glass cutting accuracy, edge linearity, shell cracks and chipping, or joints appear in the display, and thus it is difficult to apply to the display unit. There was room for improvement in that. Since only one active matrix substrate can be obtained from one element formation substrate, there is room for improvement in terms of productivity.
本発明は、上記現状に鑑みてなされたものであり、耐熱性や接合強度等の信頼性を高めることができるとともに、高い生産性を得ることができる半導体装置、表示装置及びそれらの製造方法を提供することを目的とするものである。 The present invention has been made in view of the above-described situation, and provides a semiconductor device, a display device, and a method for manufacturing the same that can improve reliability such as heat resistance and bonding strength and can obtain high productivity. It is intended to provide.
本発明者らは、基板上に半導体素子を有する半導体装置について種々検討したところ、半導体素子と基板との配置関係に着目した。そして、基板に対して、半導体素子が配置されている側の面に凸部を設け、上記凸部の上面に半導体素子を配置することにより、半導体素子又はその構成要素が並設された中間部材等から半導体素子又はその構成要素を基板の凸部の上面に転写することができるため、1つの中間部材から複数の半導体装置を製造することができる結果、高い生産性を得ることができることを見いだした。また、中間部材の上面と基板の凸部の上面とを活性化処理することにより、接着剤の介在なく、半導体素子又はその構成要素を基板の凸部の上面に接合することができるため、耐熱性や接合強度等の信頼性を高めることができることも見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。 The inventors of the present invention have made various studies on a semiconductor device having a semiconductor element on a substrate, and have paid attention to the arrangement relationship between the semiconductor element and the substrate. Then, an intermediate member in which semiconductor elements or components thereof are arranged in parallel by providing a convex part on the surface on the side where the semiconductor element is arranged with respect to the substrate and arranging the semiconductor element on the upper surface of the convex part. As a result, it is possible to transfer a semiconductor element or its constituent elements to the upper surface of the convex portion of the substrate, and as a result, it is possible to manufacture a plurality of semiconductor devices from one intermediate member, resulting in high productivity. It was. Further, by activating the upper surface of the intermediate member and the upper surface of the convex portion of the substrate, the semiconductor element or its component can be bonded to the upper surface of the convex portion of the substrate without any adhesive. It has also been found that the reliability such as the property and the bonding strength can be improved, and the inventors have arrived at the present invention by conceiving that the above problems can be solved brilliantly.
すなわち本発明は、基板上に半導体素子を有する半導体装置であって、上記基板は、半導体素子が配置されている側の面に凸部を有し、上記半導体素子は、基板の凸部の上面に配置されている半導体装置である。
以下に本発明を詳述する。
That is, the present invention is a semiconductor device having a semiconductor element on a substrate, wherein the substrate has a convex portion on a surface on which the semiconductor element is disposed, and the semiconductor element is an upper surface of the convex portion of the substrate. It is a semiconductor device arranged in.
The present invention is described in detail below.
本発明の半導体装置は、基板上に半導体素子を有するものである。基板としては、ガラス基板、石英基板といった透明絶縁基板等が挙げられるが、半導体素子が配置されている側の面が絶縁材料を含んで構成されるものでもよく、例えば、半導体素子が配置されている側の面に絶縁層が配置された金属基板等も用いることができる。耐熱性が要求される場合には、ガラス基板は、耐熱性の観点から、歪点が高いものが好ましい。例えば、多結晶シリコン等のデバイスを形成するには、一般的に400〜600℃程度の耐熱性が必要となるため、これに耐え得る歪点の高いガラス基板が好ましい。ICの生産に準ずる工程で用いられる場合には、耐熱性の観点から、石英基板が好ましく、フレキシブルディスプレイの場合には、曲げの容易性の観点からは、可撓性を有する基板が好ましく、プラスチック基板や、ステンレス基板等が好ましい。本明細書で「半導体素子」とは、半導体の電気伝導の電子工学的な特性を利用した固体能動素子、又は、キャパシタ等の固体非能動素子のことである。固体能動素子としては、例えば、MIM(Metal Insulator Metal)やダイオードに代表される2端子素子、トランジスタに代表される3端子素子等が挙げられるが、スイッチング性能の観点から、トランジスタがより好ましい。固体非能動素子としては、例えば、画素のメモリ容量等のキャパシタ等が挙げられる。 The semiconductor device of the present invention has a semiconductor element on a substrate. Examples of the substrate include a transparent insulating substrate such as a glass substrate and a quartz substrate, but the surface on which the semiconductor element is disposed may include an insulating material. For example, the semiconductor element is disposed. A metal substrate or the like in which an insulating layer is disposed on the surface on the other side can also be used. When heat resistance is required, the glass substrate preferably has a high strain point from the viewpoint of heat resistance. For example, since a heat resistance of about 400 to 600 ° C. is generally required to form a device such as polycrystalline silicon, a glass substrate having a high strain point that can withstand this is preferable. When used in a process similar to IC production, a quartz substrate is preferable from the viewpoint of heat resistance, and in the case of a flexible display, a flexible substrate is preferable from the viewpoint of ease of bending. A substrate, a stainless steel substrate, or the like is preferable. In the present specification, the “semiconductor element” refers to a solid active element that utilizes an electronic characteristic of electrical conduction of a semiconductor, or a solid inactive element such as a capacitor. Examples of the solid active element include a 2-terminal element typified by MIM (Metal Insulator Metal) and a diode, and a 3-terminal element typified by a transistor. A transistor is more preferable from the viewpoint of switching performance. Examples of the solid inactive element include a capacitor such as a memory capacity of a pixel.
上記基板は、半導体素子が配置されている側の面に凸部を有し、上記半導体素子は、基板の凸部の上面に配置されている。すなわち、本明細書で「凸部の上面」とは、基板の半導体素子が配置される側の面のことである。これによれば、半導体素子又はその構成要素が並設された中間部材から半導体素子又はその構成要素を基板の凸部の上面に転写することができるため、1つの中間部材から複数の半導体装置を製造することができる結果、高い生産性を得ることができる。また、本明細書で「並設」とは、重畳せずに並べて設けられた形態をいう。 The said board | substrate has a convex part in the surface by which the semiconductor element is arrange | positioned, and the said semiconductor element is arrange | positioned at the upper surface of the convex part of a board | substrate. That is, in the present specification, the “upper surface of the convex portion” is a surface of the substrate on the side where the semiconductor element is disposed. According to this, since it is possible to transfer the semiconductor element or its component from the intermediate member in which the semiconductor element or its component is arranged in parallel to the upper surface of the convex portion of the substrate, a plurality of semiconductor devices can be formed from one intermediate member. As a result of being manufactured, high productivity can be obtained. Further, in this specification, “parallel arrangement” refers to a form in which they are arranged side by side without overlapping.
本明細書で「凸部」とは、基板の底面(半導体素子が配置されない側の面)からの高さが相対的に高い部分をいう。凸部は上面及び側面から構成されるものであり、半導体素子は、凸部の上面に配置される。凸部の数は、一基板の上面において、単一でもよく、複数でもよい。凸部が複数ある場合、通常、凸部の上面は全て、底面から同一の高さにあるが、凸部以外の部分(凹部)の上面の高さは、全て同一である必要はない。凸部の上面とその他の部分の上面との段差の最小値は、5μm×5μmの領域において、10〜50nmであることが好ましい。10nm未満であると、接合工程において凸部以外の部分も中間部材の上面と接合してしまうため、選択的な転写が行えなくなるおそれがある。50nm以上であると、エッチング法等を用いて凸部を形成する際にエッチング等に時間が掛かり、スループットが低下するおそれがある。また、50nm以上であると、後の工程で配線の断線やエッチング残りによる短絡の原因となったり、例えば、液晶表示装置に半導体基板を用いた場合には、表示部で液晶表示品位低下のおそれがある。凸部の形成方法は特に限定されないが、上面の平坦性維持の観点から、エッチングで形成されることが好ましく、ドライエッチング、ウエットエッチング等を用いることができる。 In the present specification, the term “convex portion” refers to a portion having a relatively high height from the bottom surface of the substrate (the surface on which the semiconductor element is not disposed). A convex part is comprised from an upper surface and a side surface, and a semiconductor element is arrange | positioned at the upper surface of a convex part. The number of convex portions may be single or plural on the upper surface of one substrate. When there are a plurality of convex portions, all the upper surfaces of the convex portions are usually at the same height from the bottom surface, but the heights of the upper surfaces of the portions other than the convex portions (concave portions) are not necessarily the same. The minimum value of the step between the upper surface of the convex portion and the upper surface of other portions is preferably 10 to 50 nm in a region of 5 μm × 5 μm. If the thickness is less than 10 nm, the portion other than the convex portion is also joined to the upper surface of the intermediate member in the joining step, so that selective transfer may not be performed. When the thickness is 50 nm or more, etching or the like takes time when forming the convex portion using an etching method or the like, and the throughput may be reduced. Further, if it is 50 nm or more, it may cause a disconnection of wiring or a short circuit due to an etching residue in a later process, or, for example, when a semiconductor substrate is used for a liquid crystal display device, there is a risk of deterioration in liquid crystal display quality in the display unit. There is. The method for forming the convex portion is not particularly limited, but is preferably formed by etching from the viewpoint of maintaining the flatness of the upper surface, and dry etching, wet etching, or the like can be used.
本発明の半導体装置は、上記基板及び半導体素子を構成要素として有するものである限り、その他の構成要素を有していても有していなくてもよく、特に限定されるものではない。本発明の半導体装置としては、アクティブマトリクス基板、イメージセンサ等が挙げられる。 The semiconductor device of the present invention is not particularly limited as long as it has the substrate and the semiconductor element as constituent elements and may or may not have other constituent elements. Examples of the semiconductor device of the present invention include an active matrix substrate and an image sensor.
本発明の半導体装置の好ましい形態について、以下に詳しく説明する。
上記半導体素子は、接着剤の介在なく、基板の凸部の上面に接合されていることが好ましい。このように、熱に弱い接着剤を用いることなく、半導体素子を基板の上面に接合することにより、耐熱性や接合強度等の信頼性を高めることができる。本明細書で「接着剤」とは、同種又は異種の物体を貼り合わせるために使用される物質であり、粘着剤をも含むものである。
A preferred embodiment of the semiconductor device of the present invention will be described in detail below.
The semiconductor element is preferably bonded to the upper surface of the convex portion of the substrate without an adhesive. In this manner, reliability such as heat resistance and bonding strength can be improved by bonding the semiconductor element to the upper surface of the substrate without using an adhesive that is weak against heat. In the present specification, the “adhesive” is a substance used for bonding objects of the same kind or different kinds, and includes an adhesive.
上記半導体素子は、画素スイッチング素子、又は、画素スイッチング素子と補助容量素子とを含むことが好ましい。現在、アクティブマトリクス駆動の表示装置の生産においては、生産性の向上又は表示画面の大型化に対応するため、マザーガラスが大型化の一途をたどり、生産設備の投資額が途方もなく膨らむという現象が起こっている。本発明によれば、中間部材内に画素スイッチング素子(若しくはその構成要素)、又は、画素スイッチング素子(若しくはその構成要素)及び補助容量素子(若しくはその構成要素)の両方を高密度に同時形成し、複数の基板に分散配置することで、1つの小さな中間部材から複数の大きなアクティブマトリクス基板を形成することができるため、生産設備の投資額の増大を抑制することができる。上記補助容量素子は、半導体装置が液晶表示装置に設けられる場合に、液晶に印加される電圧の保持特性改善のために設けられるものであり、通常、液晶容量と並列に付加され、液晶とは別の誘電体の電気容量を有するものである。例えば、補助容量電極と補助容量共通配線とから構成することができ、補助容量電極としてはTFTから引き出されたドレイン引き出し配線等を用い、補助容量共通配線としてはゲートバス配線を形成するときに同時形成した金属膜等を用い、これらをゲート絶縁膜等を介して重畳させることによって形成することもできる。 The semiconductor element preferably includes a pixel switching element, or a pixel switching element and an auxiliary capacitance element. Currently, in the production of display devices driven by an active matrix, the phenomenon that the mother glass continues to increase in size and the investment amount of production equipment expands tremendously in order to respond to the improvement of productivity or the increase in the size of the display screen. Is happening. According to the present invention, the pixel switching element (or its component), or both the pixel switching element (or its component) and the auxiliary capacitance element (or its component) are simultaneously formed in the intermediate member at high density. By distributing and arranging on a plurality of substrates, a plurality of large active matrix substrates can be formed from one small intermediate member, so that an increase in the investment amount of production equipment can be suppressed. The auxiliary capacitance element is provided for improving the holding characteristics of the voltage applied to the liquid crystal when the semiconductor device is provided in the liquid crystal display device, and is usually added in parallel with the liquid crystal capacitance. It has another dielectric capacitance. For example, an auxiliary capacitance electrode and an auxiliary capacitance common line can be used. A drain lead line or the like drawn from a TFT is used as the auxiliary capacity electrode and a gate bus line is formed as the auxiliary capacity common line. It can also be formed by using the formed metal film or the like and superposing these via a gate insulating film or the like.
本明細書で「画素スイッチング素子」とは、画素ごとに設けられるスイッチング素子のことである。画素スイッチング素子には、ガラス基板等の絶縁基板上に堆積した薄膜を加工して形成した薄膜トランジスタ(TFT)、シリコン単結晶基板の一部を半導体活性層材料として用いた薄膜トランジスタ等を用いることができる。すなわち、上記画素スイッチング素子は、TFTであることが好ましい。TFTの構造としては特に限定されず、ボトムゲート構造(ゲート電極が活性層よりも下にある構造)であってもよく、トップゲート構造(ゲート電極が活性層よりも上にある構造)であってもよい。なお、1つの半導体装置内で、ボトムゲート構造のTFTとトップゲート構造のTFTとが混在していてもよい。TFTの活性層を構成する材料としては特に限定されず、アモルファスシリコン、多結晶シリコン、連続粒界結晶(CG)シリコン、単結晶シリコン等が挙げられる。 In the present specification, the “pixel switching element” is a switching element provided for each pixel. As the pixel switching element, a thin film transistor (TFT) formed by processing a thin film deposited on an insulating substrate such as a glass substrate, a thin film transistor using a part of a silicon single crystal substrate as a semiconductor active layer material, or the like can be used. . That is, the pixel switching element is preferably a TFT. The TFT structure is not particularly limited, and may be a bottom gate structure (a structure in which the gate electrode is below the active layer) or a top gate structure (a structure in which the gate electrode is above the active layer). May be. Note that a bottom-gate TFT and a top-gate TFT may be mixed in one semiconductor device. The material constituting the active layer of the TFT is not particularly limited, and examples thereof include amorphous silicon, polycrystalline silicon, continuous grain boundary crystal (CG) silicon, and single crystal silicon.
上記半導体素子は、画素アレイを含むことが好ましい。すなわち、上記半導体装置は、アクティブマトリクス基板であることが好ましい。これによれば、中間部材内に画素アレイ又はその構成要素を高密度に同時形成し、複数の基板に分散配置することで、1つの中間部材から複数のアクティブマトリクス基板を形成することができるため、生産設備の投資額の増大を抑制することができる。本明細書で「画素アレイ」とは、マトリクス状に配置されたゲート配線及びソース配線と、上記ゲート配線とソース配線との交点に配置されかつ上記ゲート配線及びソース配線に電気的に接続された画素スイッチング素子と、画素スイッチング素子に接続された画素電極とを含んで構成されるもののことである。 The semiconductor element preferably includes a pixel array. That is, the semiconductor device is preferably an active matrix substrate. According to this, a plurality of active matrix substrates can be formed from one intermediate member by simultaneously forming the pixel array or its constituent elements in the intermediate member at a high density and dispersively arranging them on the plurality of substrates. The increase in the investment amount of production equipment can be suppressed. In this specification, the “pixel array” means a gate wiring and a source wiring arranged in a matrix and an intersection of the gate wiring and the source wiring and electrically connected to the gate wiring and the source wiring. The pixel switching element includes a pixel switching element and a pixel electrode connected to the pixel switching element.
上記半導体素子は、周辺駆動回路を含むことが好ましい。これによれば、中間部材内に周辺駆動回路又はその構成要素を高密度に同時形成し、複数の基板に分散配置して、1つの小さな中間部材から複数の大きなアクティブマトリクス基板を形成することができるため、生産設備の投資額の増大を抑制することができる。本明細書で「周辺駆動回路」とは、液晶表示パネル、有機EL表示パネル等の表示パネルを駆動する回路のことであり、代表例として、走査電極ドライバ及びデータ信号電極ドライバの2種類が挙げられる。また、周辺駆動回路には、TFTが含まれることが好ましく、上記周辺駆動回路に含まれるTFTとしては特に限定されず、上記画素スイッチング素子として用いることができるTFTと同様の構造、材料で構成されるもの等を用いることができる。 The semiconductor element preferably includes a peripheral drive circuit. According to this, it is possible to simultaneously form a peripheral drive circuit or its constituent elements in the intermediate member at a high density and to disperse and arrange them on a plurality of substrates to form a plurality of large active matrix substrates from one small intermediate member. Therefore, an increase in the investment amount of production equipment can be suppressed. In this specification, the “peripheral drive circuit” is a circuit for driving a display panel such as a liquid crystal display panel or an organic EL display panel, and two types of scan electrode drivers and data signal electrode drivers are given as typical examples. It is done. The peripheral drive circuit preferably includes a TFT, and the TFT included in the peripheral drive circuit is not particularly limited, and is configured with the same structure and material as the TFT that can be used as the pixel switching element. A thing etc. can be used.
上記半導体素子は、画素アレイと周辺駆動回路とを含むことが好ましい。すなわち、上記半導体装置は、ドライバモノリシック型アクティブマトリクス基板であることが好ましい。これによれば、基板上に画素アレイ又はその構成要素と周辺駆動回路又はその構成要素とを2組ずつ同時形成することで中間部材を製造し、この中間部材から1組の画素アレイ又はその構成要素、及び、1組の周辺駆動回路又はその構成要素を他の基板に転写することで、2つのドライバモノリシック型アクティブマトリクス基板を同時に製造することができるため、生産性を向上させることができる。また、ドライバモノリシック化により、パネル実装工程を簡略化することができ、低コスト化を期待することができる。更に、ドライバモノリシック化により、実装エリアを縮小することができ、狭額縁化が可能となる。そして、実装ピッチに制限されることなく、高精細化を実現することができ、信頼性の向上を図ることができる。 The semiconductor element preferably includes a pixel array and a peripheral drive circuit. That is, the semiconductor device is preferably a driver monolithic active matrix substrate. According to this, an intermediate member is manufactured by simultaneously forming two sets of pixel arrays or components thereof and peripheral drive circuits or components thereof on a substrate, and one set of pixel arrays or configurations thereof is formed from the intermediate members. By transferring the element and a set of peripheral driver circuits or components thereof to another substrate, two driver monolithic active matrix substrates can be manufactured at the same time, so that productivity can be improved. In addition, the driver monolithic structure can simplify the panel mounting process and can be expected to reduce the cost. Furthermore, the mounting area can be reduced and the frame can be narrowed by the driver monolithic. Further, high definition can be realized without being limited by the mounting pitch, and reliability can be improved.
本明細書で「ドライバモノリシック」とは、画素部と周辺駆動回路とを同一の基板上に形成することである。ドライバモノリシック型アクティブマトリクス基板の形態としては、(1)画素スイッチング素子がアモルファスシリコンTFTであるアモルファスシリコンドライバモノリシック型アクティブマトリクス基板、(2)画素スイッチング素子が多結晶シリコンTFTである多結晶シリコンドライバモノリシック型アクティブマトリクス基板、又は、(3)画素スイッチング素子が単結晶シリコンTFTである単結晶シリコンドライバモノリシック型アクティブマトリクス基板等が挙げられる。なお、上記半導体素子は周辺駆動回路以外の周辺回路を含んでいてもよく、周辺駆動回路以外の周辺回路としては、メモリ、制御ロジック、超小型処理装置(microprocessor unit:MPU)等が挙げられる。 In this specification, “driver monolithic” means that the pixel portion and the peripheral driving circuit are formed on the same substrate. The driver monolithic active matrix substrate includes (1) an amorphous silicon driver monolithic active matrix substrate in which the pixel switching element is an amorphous silicon TFT, and (2) a polycrystalline silicon driver monolithic in which the pixel switching element is a polycrystalline silicon TFT. And a (3) single crystal silicon driver monolithic active matrix substrate in which the pixel switching element is a single crystal silicon TFT. Note that the semiconductor element may include a peripheral circuit other than the peripheral driver circuit, and examples of the peripheral circuit other than the peripheral driver circuit include a memory, a control logic, and a micro processor unit (MPU).
上記半導体素子は、単結晶シリコンデバイスを含むことが好ましい。例えば、プロジェクション等の投写型液晶表示装置においては、半導体素子の活性層材料に多結晶シリコンを用いた場合、結晶粒界(グレインバウンダリー)を反映した表示むらが発生する(画面全体がざらつく)ことがある。したがって、半導体素子の活性層材料として結晶粒界のない単結晶シリコンを用いることにより、このような表示むら(画面のざらつき)をなくすことができる。また、1枚のシリコンウエハ上の回路及び画素トランジスタから2枚以上のウエハを製造可能であり、このため、低コスト化を実現することができる。また、透明基板に転写することができるので透過型の液晶表示パネルを容易に製造可能である。上記半導体装置は、ドライバモノリシック型単結晶シリコンデバイスであることがより好ましい。 The semiconductor element preferably includes a single crystal silicon device. For example, in a projection type liquid crystal display device such as a projection, when polycrystalline silicon is used as an active layer material of a semiconductor element, display unevenness reflecting a grain boundary is generated (the entire screen is rough). Sometimes. Therefore, such display unevenness (roughness of the screen) can be eliminated by using single crystal silicon having no grain boundary as the active layer material of the semiconductor element. In addition, two or more wafers can be manufactured from a circuit and a pixel transistor on one silicon wafer, so that cost reduction can be realized. Further, since it can be transferred to a transparent substrate, a transmissive liquid crystal display panel can be easily manufactured. The semiconductor device is more preferably a driver monolithic single crystal silicon device.
上記画素アレイは、アモルファスシリコンを含む画素スイッチング素子を有し、上記周辺駆動回路は、多結晶シリコンを含む薄膜トランジスタを有することが好ましい。アモルファスシリコンは、画素スイッチング素子の半導体活性層材料として用いられることが好ましく、多結晶シリコンは、周辺駆動回路を構成する薄膜トランジスタの半導体活性層材料として用いられることが好ましい。アモルファスシリコンを含む画素スイッチング素子は、暗条件でのオフのリーク電流が極めて低く、更に、多結晶シリコンを含む薄膜トランジスタよりもトランジスタ特性の均一性が優れている。また、多結晶シリコンを含む薄膜トランジスタは、アモルファスシリコンを含む画素スイッチング素子よりも、移動度が高く電流駆動能力が高いため高速で動作し、かつ形成面積を小さくすることができるため、周辺駆動回路の高性能化を図ることができる。このように、画素スイッチング素子には、アモルファスシリコンを含む画素スイッチング素子を使用し、更に、周辺駆動回路を構成する薄膜トランジスタには、形成する面積を小さくすることができる多結晶シリコンを含む薄膜トランジスタを使用することによって、それぞれの特徴を活かした半導体装置とすることができる。 Preferably, the pixel array includes a pixel switching element including amorphous silicon, and the peripheral driver circuit includes a thin film transistor including polycrystalline silicon. Amorphous silicon is preferably used as a semiconductor active layer material for a pixel switching element, and polycrystalline silicon is preferably used as a semiconductor active layer material for a thin film transistor constituting a peripheral driver circuit. A pixel switching element including amorphous silicon has an extremely low off-leakage current under dark conditions, and further has better transistor characteristics uniformity than a thin film transistor including polycrystalline silicon. In addition, a thin film transistor including polycrystalline silicon has higher mobility and higher current driving capability than a pixel switching element including amorphous silicon. High performance can be achieved. As described above, a pixel switching element including amorphous silicon is used as the pixel switching element, and a thin film transistor including polycrystalline silicon that can reduce the area to be formed is used as the thin film transistor constituting the peripheral driver circuit. By doing so, it is possible to obtain a semiconductor device utilizing each feature.
上記画素アレイ及び周辺駆動回路は、多結晶シリコンを含む薄膜トランジスタを有することが好ましい。これによれば、多結晶シリコンを含む画素アレイ及び周辺駆動回路の製造工程を共通化することができるため、製造工程の簡略化を図ることができる。また、画素アレイ及び周辺駆動回路に含まれる薄膜トランジスタの両方を、移動度が高く電流駆動能力が高いため高速で動作するものとすることができ、かつ形成面積を小さくできるため、周辺駆動回路では高性能化を図ることができ、画素アレイでは、画素の開口率を増大させることができる。 The pixel array and the peripheral driver circuit preferably include a thin film transistor including polycrystalline silicon. According to this, since the manufacturing process of the pixel array including the polycrystalline silicon and the peripheral driving circuit can be made common, the manufacturing process can be simplified. In addition, both the pixel array and the thin film transistor included in the peripheral driver circuit can operate at high speed because of high mobility and high current driving capability, and the formation area can be reduced. The performance can be improved, and in the pixel array, the aperture ratio of the pixel can be increased.
本発明はまた、上記半導体装置を含んで構成される表示装置でもある。本発明の半導体装置によれば、高い生産性を得ることができることから、高信頼性かつ高生産性の表示装置を提供することができる。表示装置としては特に限定されないが、薄型軽量及び低消費電力の観点から、液晶表示装置、有機EL表示装置が好ましく、クロストークを防止する観点から、アクティブマトリクス駆動の表示装置がより好ましく、更なる信頼性の向上を図る観点から、ドライバモノリシック型アクティブマトリクス駆動の表示装置が更に好ましい。 The present invention is also a display device including the semiconductor device. According to the semiconductor device of the present invention, since high productivity can be obtained, a display device with high reliability and high productivity can be provided. The display device is not particularly limited, but a liquid crystal display device and an organic EL display device are preferable from the viewpoint of thin and light weight and low power consumption, and an active matrix drive display device is more preferable from the viewpoint of preventing crosstalk. From the viewpoint of improving reliability, a driver monolithic active matrix drive display device is more preferable.
本発明の表示装置は、上記半導体装置を構成要素として有するものである限り、その他の構成要素を有していても有していなくてもよく、特に限定されない。本発明の液晶表示装置の形態としては、例えば、アクティブマトリクス基板(半導体装置)と、対向基板と、アクティブマトリクス基板と対向基板との間に配置された液晶層とを有する形態等が挙げられる。本発明の有機EL表示装置の形態としては、例えばアクティブマトリクス基板(半導体装置)上に、陰極、有機発光層及び陽極が積層された形態等が挙げられる。 The display device of the present invention is not particularly limited as long as it has the above-described semiconductor device as a component and may or may not have other components. Examples of the form of the liquid crystal display device of the present invention include a form having an active matrix substrate (semiconductor device), a counter substrate, and a liquid crystal layer disposed between the active matrix substrate and the counter substrate. Examples of the form of the organic EL display device of the present invention include a form in which a cathode, an organic light emitting layer and an anode are laminated on an active matrix substrate (semiconductor device).
本発明は更に、上記半導体装置の製造方法であって、上記製造方法は、半導体素子又はその構成要素を基板の凸部の上面に転写する工程を含む半導体装置の製造方法でもある。このように半導体素子又はその構成要素を基板上に直接形成するのではなく、基板に転写するという手法を採ることにより、半導体装置の大型化に柔軟に対応することができる。また、基板に高い耐熱性が要求されなくなるため、耐熱性の低い基板を使用することも可能となり、低コスト化を図ることができるし、フレキシブル基板を使用することも可能となる。 The present invention further relates to a method for manufacturing the semiconductor device, wherein the manufacturing method is a method for manufacturing a semiconductor device including a step of transferring a semiconductor element or a component thereof onto an upper surface of a convex portion of a substrate. In this way, by adopting a method of transferring a semiconductor element or a component thereof to a substrate instead of directly forming it on the substrate, it is possible to flexibly cope with an increase in the size of the semiconductor device. In addition, since high heat resistance is not required for the substrate, it is possible to use a substrate having low heat resistance, to reduce the cost, and to use a flexible substrate.
本明細書で「半導体素子の構成要素」とは、半導体素子の未完成品のことである。すなわち、本発明の製造方法では、半導体素子を完成させた後、完成した半導体素子を基板に転写してもよく、半導体素子を途中まで形成した後、未完成の半導体素子を基板に転写し、その後、基板上で半導体素子を完成させてもよい。 In the present specification, the “component of the semiconductor element” refers to an incomplete product of the semiconductor element. That is, in the manufacturing method of the present invention, after the semiconductor element is completed, the completed semiconductor element may be transferred to the substrate. After forming the semiconductor element halfway, the unfinished semiconductor element is transferred to the substrate, Thereafter, the semiconductor element may be completed on the substrate.
本発明の半導体装置の製造方法は、上記転写工程を必須工程として含むものである限り、その他の工程を含んでいても含んでいなくてもよく、特に限定されるものではない。例えば、本発明の半導体装置の製造方法は、基板をエッチングすることで、半導体素子又はその構成要素を転写するための基板を形成する工程を含むことが好ましい。 The semiconductor device manufacturing method of the present invention is not particularly limited as long as it includes the above-described transfer step as an essential step, and may or may not include other steps. For example, the semiconductor device manufacturing method of the present invention preferably includes a step of forming a substrate for transferring a semiconductor element or a component thereof by etching the substrate.
本発明の半導体装置の製造方法の好ましい形態について以下に詳しく説明する。
上記転写工程は、2組以上の半導体素子又はその構成要素が並設された中間部材の上面、及び、基板の凸部の上面の少なくとも一方を活性化する処理と、少なくとも一方が活性化された中間部材の上面と基板の凸部の上面とを接合する処理と、上記基板の凸部の上面に接合された中間部材の上面の直下(凸部の上面に接合された領域での中間部材の上面から、中間部材の底面方向)にある1組の半導体素子又はその構成要素を中間部材から分離する処理とを含むことが好ましい。中間部材の上面と基板の凸部の上面とを活性化することにより、接着剤を用いることなく、原子相互間の力を利用して、中間部材に設けられた半導体素子又はその構成要素の一部を基板の凸部の上面に接合させることができるため、半導体装置の耐熱性や接合強度等の信頼性を高めることができる。また、2組以上の半導体素子又はその構成要素を1つの中間部材に並設することにより、1つの中間部材から複数の半導体装置を製造することができる結果、高い生産性を得ることができる。更に、基板の凸部の上面に接合された中間部材の上面下にある1組の半導体素子又はその構成要素を中間部材から分離することにより、基板の凸部の上面に半導体素子又はその構成要素を薄膜として転写することができる。そして、中間部材の上面と基板の凸部の上面とは活性化される前に平坦化されていることが好ましく、これにより、接合強度をより高めることができる。
A preferred embodiment of the method for manufacturing a semiconductor device of the present invention will be described in detail below.
In the transfer step, at least one of the upper surface of the intermediate member on which two or more sets of semiconductor elements or components thereof are arranged and the upper surface of the convex portion of the substrate is activated, and at least one of them is activated. The process of joining the upper surface of the intermediate member and the upper surface of the convex portion of the substrate, and the process of joining the upper surface of the intermediate member joined to the upper surface of the convex portion of the substrate (the intermediate member in the region joined to the upper surface of the convex portion) It is preferable to include a process of separating a set of semiconductor elements or components thereof from the upper surface to the bottom surface of the intermediate member. By activating the upper surface of the intermediate member and the upper surface of the convex portion of the substrate, one of the semiconductor elements provided on the intermediate member or a component thereof can be utilized by using the force between atoms without using an adhesive. Since the portion can be bonded to the upper surface of the convex portion of the substrate, reliability such as heat resistance and bonding strength of the semiconductor device can be improved. Further, by arranging two or more sets of semiconductor elements or their constituent elements in parallel on one intermediate member, a plurality of semiconductor devices can be manufactured from one intermediate member, resulting in high productivity. Further, by separating a set of semiconductor elements or components thereof under the upper surface of the intermediate member bonded to the upper surface of the convex portion of the substrate from the intermediate member, the semiconductor elements or components thereof on the upper surface of the convex portion of the substrate. Can be transferred as a thin film. And it is preferable that the upper surface of the intermediate member and the upper surface of the convex part of the substrate are flattened before being activated, whereby the bonding strength can be further increased.
上記中間部材の上面とは、基板の凸部の上面と接合される側の面のことである。上記活性化処理とは、接着剤を用いなくても接合することができるように、表面を活性化(改質)する処理をいう。例えば、SiO2又はSiO2を主成分とする絶縁膜の表面を活性化するとは、上記表面をヒドロキシル基(OH基)で終端し、親水性にすることを意味する。なお、活性化処理により、絶縁基板の凸部の表面の炭化水素の除去等を行ってもよい。中間部材については、基板の凸部の上面と接触する領域の上面のみを活性化すればよいが、その領域以外の上面をマスクで覆う工程等を削減する観点からは、中間部材の上面全体を活性化してもよい。また、基板についても、凸部の上面のみを活性化すればよいが、凸部以外の上面をマスクで覆う工程等を削減する観点からは、基板の上面全体を活性化してもよい。 The upper surface of the intermediate member is a surface on the side bonded to the upper surface of the convex portion of the substrate. The activation treatment refers to treatment for activating (modifying) the surfaces so that bonding can be performed without using an adhesive. For example, activating the surface of an insulating film containing SiO 2 or SiO 2 as a main component means that the surface is terminated with a hydroxyl group (OH group) to make it hydrophilic. In addition, you may perform the removal of the hydrocarbon of the surface of the convex part of an insulated substrate, etc. by an activation process. For the intermediate member, it is only necessary to activate only the upper surface of the region in contact with the upper surface of the convex portion of the substrate, but from the viewpoint of reducing the step of covering the upper surface other than that region with a mask, the entire upper surface of the intermediate member is It may be activated. Also, for the substrate, only the upper surface of the convex portion may be activated. However, from the viewpoint of reducing the step of covering the upper surface other than the convex portion with a mask, the entire upper surface of the substrate may be activated.
上記中間部材の上面、及び、基板の凸部の上面の両方がクリーンで平坦かつ親水性が高い場合には、中間部材の上面、及び、基板の凸部の上面の一方のみを活性化処理すれば、接合することができるが、これは例外的である。すなわち、中間部材の上面と基板の凸部の上面とを接合する観点からは、上記転写工程は、中間部材の上面、及び、基板の凸部の上面の両方を活性化することが好ましい。また、同様の観点から、中間部材の上面、及び、基板の凸部の上面の両方をCMP等で平坦化した後、中間部材の上面、及び、基板の凸部の上面の両方を活性化することがより好ましい。なお、中間部材の上面、及び、基板の凸部の上面を構成する材料としては、SiO2、SiO2を主成分とするものが好ましい。これによれば、SC1等の過酸化水素(H2O2)を含む水溶液等に浸漬させることにより、ファンデルワールス力及び水素結合を用いて、中間部材の上面と基板の凸部の上面とを接合させることができる。 When both the upper surface of the intermediate member and the upper surface of the convex portion of the substrate are clean, flat and highly hydrophilic, only one of the upper surface of the intermediate member and the upper surface of the convex portion of the substrate is activated. Can be joined, but this is exceptional. That is, from the viewpoint of joining the upper surface of the intermediate member and the upper surface of the convex portion of the substrate, it is preferable that the transfer step activates both the upper surface of the intermediate member and the upper surface of the convex portion of the substrate. From the same point of view, after flattening both the upper surface of the intermediate member and the upper surface of the convex portion of the substrate by CMP or the like, both the upper surface of the intermediate member and the upper surface of the convex portion of the substrate are activated. It is more preferable. Incidentally, the upper surface of the intermediate member, and, as the material constituting the top surface of the convex portion of the substrate, those based on SiO 2, SiO 2 is preferable. According to this, by immersing in an aqueous solution containing hydrogen peroxide (H 2 O 2 ) such as SC1, the upper surface of the intermediate member and the upper surface of the convex portion of the substrate are obtained using van der Waals force and hydrogen bonding. Can be joined.
上記中間部材は、2組以上の半導体素子又はその構成要素が中間部材の上面の面内方向に並設されたものである限り、特に限定されない。半導体素子又はその構成要素は、中間部材の上面と基板の凸部の上面とを接合したときに、基板の凸部の上面、及び、凸部以外の上面のそれぞれに対向する位置に設けられていてもよい。なお、転写される領域の端領域で転写不良を生じないよう、中間部材は、転写される半導体素子又はその構成要素の外周に凹部(少なくともアライメントマージン以上)を有することが好ましい。また、基板の凸部の上面1つ当たりに設けられる半導体素子又はその構成要素の数は、特に限定されない。 The intermediate member is not particularly limited as long as two or more sets of semiconductor elements or components thereof are arranged in parallel in the in-plane direction of the upper surface of the intermediate member. When the upper surface of the intermediate member and the upper surface of the convex portion of the substrate are joined, the semiconductor element or the component thereof is provided at a position facing the upper surface of the convex portion of the substrate and the upper surface other than the convex portion. May be. It is preferable that the intermediate member has a recess (at least an alignment margin or more) on the outer periphery of the semiconductor element to be transferred or its constituent elements so as not to cause a transfer failure in the end area of the transferred area. Further, the number of semiconductor elements or components thereof provided per one upper surface of the convex portion of the substrate is not particularly limited.
上記2組以上の半導体素子又はその構成要素は、物理的に互いに分離されていてもよく、接続されていてもよいが、通常、物理的に接続されているもの同士は、同一の転写工程で同一の基板に転写されることとなる。したがって、中間部材の上面と基板の凸部の上面とを接合したときに基板の凸部の各面と対向する半導体素子又はその構成要素同士は、物理的に互いに分離されていてもよく、接続されていてもよいが、基板の凸部の上面に対向する半導体素子又はその構成要素と、基板の凸部以外の上面に対向する半導体素子又はその構成要素とは、物理的に互いに分離されていることが好ましい。また、半導体素子又はその構成要素は、高密度で配置されていることが好ましい。これによれば、多数の基板に転写される半導体素子又はその構成要素を1つの中間部材に設けることができるため、中間部材と半導体装置との半導体素子の密度比の分だけコストを低減することができる。中間部材に設けられる半導体素子又はその構成要素は、一種類であってもよく、複数の種類であってもよい。 The two or more sets of semiconductor elements or components thereof may be physically separated from each other or may be connected. Usually, those physically connected are in the same transfer step. It is transferred to the same substrate. Therefore, when the upper surface of the intermediate member and the upper surface of the convex portion of the substrate are joined, the semiconductor elements or the components facing the respective surfaces of the convex portion of the substrate may be physically separated from each other and connected. However, the semiconductor element or the component facing the upper surface of the convex portion of the substrate and the semiconductor element or the component facing the upper surface other than the convex portion of the substrate are physically separated from each other. Preferably it is. Moreover, it is preferable that the semiconductor element or its component is arrange | positioned with high density. According to this, since the semiconductor element or its component transferred to a large number of substrates can be provided on one intermediate member, the cost is reduced by the density ratio of the semiconductor element between the intermediate member and the semiconductor device. Can do. The semiconductor element provided on the intermediate member or the component thereof may be one type or a plurality of types.
上記中間部材の上面、及び、基板の凸部の上面は、充分な接合エネルギーが得られるように、実質的に平坦であることが好ましい。本明細書で「実質的に平坦」とは、完全に平坦な状態のみならず、本発明の作用効果に鑑みて平坦と同視し得る状態をも含むものであり、5μm×5μmの領域において、0.4nm(rms値)以下であることが好ましい。0.4nm(rms値)を超えると、充分な接合強度が得られなくなるおそれがある。また、接合強度を高めるためには、0.3nm(rms値)以下であることがより好ましい。なお、表面の平坦性の測定方法としては、光の干渉を利用したFPD用自動膜厚測定装置(商品名:ナノスペック6500A、ナノメトリックス社製)、又は、原子間力顕微鏡(Atomic Force Microscope:AFM)等の走査型プローブ顕微鏡(Scanning Probe Microscope:SPM)等が挙げられ、SPMとしては、例えば、セイコーインスツルメンツ社製のSPI4000を用いることができる。 The upper surface of the intermediate member and the upper surface of the convex portion of the substrate are preferably substantially flat so that sufficient bonding energy can be obtained. In this specification, “substantially flat” includes not only a completely flat state but also a state that can be regarded as flat in view of the operational effects of the present invention. In a region of 5 μm × 5 μm, It is preferably 0.4 nm (rms value) or less. If it exceeds 0.4 nm (rms value), there is a possibility that sufficient bonding strength cannot be obtained. In order to increase the bonding strength, it is more preferably 0.3 nm (rms value) or less. As a method for measuring the flatness of the surface, an automatic film thickness measuring apparatus for FPD (trade name: Nanospec 6500A, manufactured by Nanometrics) using light interference, or an atomic force microscope (Atomic Force Microscope): Scanning Probe Microscope (SPM) such as AFM) and the like. For example, SPI4000 manufactured by Seiko Instruments Inc. can be used as the SPM.
上記活性化処理は、過酸化水素を含む水溶液処理で行う、又は、過酸化水素を含む水溶液処理に大気圧プラズマ処理を組み合わせて行うことが好ましい。これによれば、SC1溶液等の過酸化水素を含む水溶液処理に浸漬させる、又は、SC1溶液等の過酸化水素を含む水溶液処理に浸漬させた後に大気圧下でプラズマに曝すことにより、中間部材の上面、及び/又は、基板の凸部の上面に付着した炭化水素等の異物を除去することができるとともに、表面の親水性を高める(改質する)ことができるため、ファンデルワールス力及び水素結合により、接着剤を用いることなく、中間部材の上面と基板の凸部の上面とをより強固に接合させることができる。なお、大気圧プラズマ処理を行った後に過酸化水素を含む水溶液処理を行ってもよく、これらの順番は特に限定されない。また、大気圧プラズマを用いて活性化処理を行う場合には、減圧下で行うプラズマ処理より工程が簡略であり、かつ、高エネルギーの粒子による損傷が少ないと考えられる。SC1溶液の組成は、シリコンへの影響、有機物除去、パーティクル除去のどれを重視するか等により変更されるため、特に限定されるものではないが、通常は、NH4OH:H2O2:H2O=1:1:5〜1:2:7のものが用いられる。 The activation treatment is preferably performed by an aqueous solution treatment containing hydrogen peroxide, or an aqueous plasma treatment containing hydrogen peroxide is combined with an atmospheric pressure plasma treatment. According to this, the intermediate member is immersed in an aqueous solution treatment containing hydrogen peroxide such as an SC1 solution or exposed to plasma under atmospheric pressure after being immersed in an aqueous solution treatment containing hydrogen peroxide such as an SC1 solution. And / or foreign substances such as hydrocarbons adhering to the upper surface of the convex portion of the substrate can be removed and the hydrophilicity of the surface can be improved (modified). By hydrogen bonding, the upper surface of the intermediate member and the upper surface of the convex portion of the substrate can be more firmly bonded without using an adhesive. Note that an aqueous solution treatment containing hydrogen peroxide may be performed after the atmospheric pressure plasma treatment, and the order of these is not particularly limited. In addition, when the activation process is performed using atmospheric pressure plasma, the process is simpler than the plasma process performed under reduced pressure, and it is considered that the damage due to high energy particles is small. The composition of the SC1 solution is not particularly limited because it is changed depending on the influence on silicon, organic matter removal, particle removal, etc., but usually NH 4 OH: H 2 O 2 : H 2 O = 1: 1: 5 to 1: 2: 7 is used.
上記転写工程は、熱処理(アニール)を行うことが好ましい。上記熱処理は、接合処理と分離処理との間に行われることが好ましい。例えば、中間部材の上面、及び、基板の凸部の上面が酸化シリコンを含んで構成される場合に、SC1溶液等の過酸化水素水溶液に浸漬させて両方の上面を活性化した後、接合処理を行い、続いて、熱処理を行うことにより、強固なSi−O結合に変換することができるため、接合強度を更に高めることができる。接合強度の点からは、熱処理の温度は、100〜200℃以上、800〜900℃以下が好ましいが、ガラス基板の耐熱温度や、デバイスの耐熱温度からは、100〜600℃が妥当であると考えられる。熱処理は、真空中や減圧下で行ってもよく、大気中で行ってもよい。なお、熱処理の時間は、中間部材の上面を構成する材料、基板の凸部の上面を構成する材料、活性化処理の方法等、個々の事情を考慮して決定される。 The transfer step is preferably performed by heat treatment (annealing). The heat treatment is preferably performed between the bonding process and the separation process. For example, when the upper surface of the intermediate member and the upper surface of the convex portion of the substrate are configured to include silicon oxide, after immersing both surfaces in a hydrogen peroxide solution such as SC1 solution and activating both surfaces, a bonding process is performed. Then, heat treatment can be performed to convert into a strong Si—O bond, so that the bonding strength can be further increased. From the viewpoint of bonding strength, the heat treatment temperature is preferably 100 to 200 ° C. or more and 800 to 900 ° C. or less, but 100 to 600 ° C. is appropriate from the heat resistance temperature of the glass substrate or the heat resistance temperature of the device. Conceivable. The heat treatment may be performed in a vacuum, under reduced pressure, or in the air. Note that the heat treatment time is determined in consideration of individual circumstances such as the material constituting the upper surface of the intermediate member, the material constituting the upper surface of the convex portion of the substrate, and the activation treatment method.
上記中間部材は、絶縁基板上に2組以上の半導体素子又はその構成要素が並設され、かつ上記絶縁基板と半導体素子又はその構成要素との間に、中間部材から半導体素子又はその構成要素を分離するための分離層を有するものであり、上記分離処理は、分離層を用いて、基板の凸部の上面に接合された中間部材の上面の直下にある1組の半導体素子又はその構成要素を中間部材から分離することが好ましい。このように、中間部材に予め形成しておいた分離層を用いて分離工程を行うことにより、基板の凸部の上面に接合された中間部材の上面下にある1組の半導体素子又はその構成要素を中間部材から容易に分離することができるとともに、該半導体素子又はその構成要素が分離された中間部材を新たな転写に用いることができる。上記中間部材の絶縁基板としては特に限定されないが、ステンレス等の不透明基板、ガラス等の透明基板等が挙げられる。 In the intermediate member, two or more sets of semiconductor elements or components thereof are arranged in parallel on an insulating substrate, and the semiconductor element or components thereof are inserted from the intermediate member between the insulating substrate and the semiconductor elements or components thereof. A separation layer for separating, wherein the separation treatment is performed by using the separation layer to form a set of semiconductor elements or components thereof immediately below the upper surface of the intermediate member bonded to the upper surface of the convex portion of the substrate Is preferably separated from the intermediate member. In this way, by performing the separation process using the separation layer formed in advance on the intermediate member, a set of semiconductor elements under the upper surface of the intermediate member bonded to the upper surface of the convex portion of the substrate or the configuration thereof The element can be easily separated from the intermediate member, and the intermediate member from which the semiconductor element or its component is separated can be used for a new transfer. The insulating substrate for the intermediate member is not particularly limited, and examples thereof include an opaque substrate such as stainless steel and a transparent substrate such as glass.
上記分離層は、水素化アモルファスシリコン(a−Si:H)で構成され、上記分離処理は、レーザーアブレーションで分離層を液化又は分離層から気体を発生させることが好ましい。これによれば、レーザー光を照射する位置の指定ができることから分離領域を任意に選択できるため、大面積の半導体素子又はその構成要素を分離する場合や、半導体素子又はその構成要素を入り込んだパターン状に分離する場合にも、当該半導体素子又はその構成要素を中間部材から容易に分離することができる。ここでは、レーザー光を分離する部分に照射することにより、分離層が局所的に熱せられて液化、又は、分離層に含まれている元素を急激に離脱させることにより気泡を発生させ、分離層を破壊させる。例えば、分離層をa−Si:Hの膜で形成している場合には、a−Si:H膜中に多量に含まれている水素がレーザーによる加熱で急激に脱離する。これにより、a−Si膜からの気泡発生と、それに伴うa−Si膜の破壊を生じさせることで分離を行うことができる。なお、水素化アモルファスシリコン(a−Si:H)で構成される分離層の形成方法としては、プラズマCVD法等が挙げられる。プラズマCVD法により形成した場合、水素を多量に含むため、水素イオンを注入する必要はないが、注入してもよく、水素イオンを注入することにより、より分離処理しやくなる可能性がある。 The separation layer is preferably made of hydrogenated amorphous silicon (a-Si: H), and the separation treatment preferably liquefies the separation layer by laser ablation or generates gas from the separation layer. According to this, since the position to irradiate the laser beam can be specified, the separation region can be arbitrarily selected, so when separating a large-area semiconductor element or its component, or a pattern containing the semiconductor element or its component Also in the case of separation into a shape, the semiconductor element or a component thereof can be easily separated from the intermediate member. Here, by irradiating the part to be separated with laser light, the separation layer is locally heated and liquefied, or the elements contained in the separation layer are abruptly released to generate bubbles, and the separation layer To destroy. For example, when the separation layer is formed of an a-Si: H film, a large amount of hydrogen contained in the a-Si: H film is rapidly desorbed by heating with a laser. Thereby, separation can be performed by generating bubbles from the a-Si film and causing the destruction of the a-Si film. Note that as a method for forming the separation layer formed of hydrogenated amorphous silicon (a-Si: H), a plasma CVD method or the like can be given. When formed by the plasma CVD method, since hydrogen is contained in a large amount, it is not necessary to inject hydrogen ions. However, it may be injected, and by injecting hydrogen ions, it may be easier to perform a separation process.
上記中間部材は、単結晶シリコン基板内に活性領域を有する2組以上の半導体素子又はその構成要素が並設され、かつ活性領域よりも単結晶シリコン基板の底面側の単結晶シリコン基板内に、中間部材から半導体素子又はその構成要素を分離するための分離領域を有するものであり、上記分離処理は、分離領域を用いて、基板の凸部の上面に接合された中間部材の上面の直下にある1組の半導体素子又はその構成要素を中間部材から分離することが好ましい。これによっても、中間部材に予め形成しておいた分離領域を用いることにより、基板の凸部の上面に接合された中間部材の上面の直下にある1組の半導体素子又はその構成要素を中間部材から容易に分離することができるとともに、上記半導体素子又はその構成要素が分離された中間部材を新たな転写に用いることができる。 The intermediate member includes two or more sets of semiconductor elements having active regions in the single crystal silicon substrate or components thereof arranged in parallel, and in the single crystal silicon substrate on the bottom side of the single crystal silicon substrate from the active region, It has a separation region for separating the semiconductor element or its component from the intermediate member, and the separation process is performed immediately below the upper surface of the intermediate member bonded to the upper surface of the convex portion of the substrate using the separation region. It is preferable to separate a set of semiconductor elements or components thereof from the intermediate member. Even in this case, by using the separation region formed in advance in the intermediate member, a set of semiconductor elements or components thereof immediately below the upper surface of the intermediate member joined to the upper surface of the convex portion of the substrate The intermediate member from which the semiconductor element or its component is separated can be used for a new transfer.
上記分離領域は、単結晶シリコン基板内に水素イオン及び/又は希ガスイオンを注入することで形成されたものであることが好ましい。水素イオン及び/又は希ガスイオンを注入することで充分な分離機能を有する分離領域を形成することができる。また、上記分離領域は、単結晶シリコン基板内に水素イオン及び希ガスイオンを注入することで形成されたものであることがより好ましい。例えば、水素イオン単独で充分な分離機能を有する分離領域の形成を行う場合には、分離領域の形成に5〜6(×1016ion/cm2)程度のイオン注入を行う方がよいが、水素イオン及びヘリウムイオンを用いて分離領域の形成を行う場合には、水素イオンが1〜1.5(×1016ion/cm2)、Heイオンが1〜1.5(×1016ion/cm2)程度のイオン注入量で充分な分離機能を有する分離領域を形成することができるため、イオン注入量を1/2程度にすることができる。そのため、分離工程を容易に行うことができ、コストの低減を図ることができる。また、水素イオン及び/又は希ガスイオン注入量低減により望ましくないアクセプタ不活性化等のデバイス特性への影響を低減できる。希ガスイオンとしては、例えばヘリウム(He)等が挙げられる。なお、上記分離領域は、単結晶シリコン基板内に水素イオン及び/又は希ガスイオンを注入した後、熱処理をすることがより好ましい。これによれば、接合強度を高めると同時に、上記分離領域に微小気泡を生じさせることができ、より容易に分離を行うことができる。 The separation region is preferably formed by implanting hydrogen ions and / or rare gas ions into a single crystal silicon substrate. By injecting hydrogen ions and / or rare gas ions, a separation region having a sufficient separation function can be formed. The isolation region is more preferably formed by implanting hydrogen ions and rare gas ions into a single crystal silicon substrate. For example, when forming a separation region having a sufficient separation function with hydrogen ions alone, it is better to perform ion implantation of about 5 to 6 (× 10 16 ions / cm 2 ) for the formation of the separation region. when performing the formation of isolation regions with hydrogen ions and helium ions, hydrogen ions 1~1.5 (× 10 16 ion / cm 2), ions 1~1.5 (× 10 16 ion / Since an isolation region having a sufficient isolation function can be formed with an ion implantation amount of about cm 2 ), the ion implantation amount can be reduced to about ½. Therefore, the separation process can be easily performed, and the cost can be reduced. Moreover, the influence on device characteristics, such as undesirable acceptor deactivation, can be reduced by reducing the hydrogen ion and / or rare gas ion implantation amount. Examples of rare gas ions include helium (He). Note that the separation region is more preferably heat-treated after hydrogen ions and / or rare gas ions are implanted into the single crystal silicon substrate. According to this, at the same time as increasing the bonding strength, microbubbles can be generated in the separation region, and separation can be performed more easily.
上記分離層又は分離領域は、隙間のある構造(脆弱構造)を有し、上記分離処理は、分離層又は分離領域に剪断応力、引張り応力、若しくは、ねじれの応力を加える、又は、分離層又は分離領域をエッチングすることが好ましい。これによれば、剪断応力、引張り応力、若しくは、ねじれの応力を加える、又は、エッチングすることにより、基板の凸部の上面に接合された中間部材の上面下にある1組の半導体素子又はその構成要素を中間部材から機械的に分離するため、大面積の半導体素子又はその構成要素を分離する場合や、半導体素子又はその構成要素を複雑なパターン状(例えば、図8に示す2組の画素アレイを並進対称に配置したパターンや、図9−1に示す2組の画素アレイを回転対称に配置したパターン等)に分離する場合にも、半導体素子又はその構成要素を中間部材から容易に分離することができる。脆弱構造としては、特に限定されないが、ピラー構造(キノコ断面、例えば図6−5に示す断面構造)や、ポーラスシリコン(porous Si)から構成された形態、平面視したときに隙間が格子状に形成された形態(例えば図6−1に示す平面構造)等が挙げられる。なお、分離層の形状は、特に限定されず、ランダムな形状であってもよいが、エッチングや応力を加えることにより分離を行う場合には、中間部材を平面視したときに、分離層同士が間隔をあけて形成されていることが好ましい。 The separation layer or the separation region has a structure with a gap (fragile structure), and the separation treatment applies a shear stress, a tensile stress, or a torsional stress to the separation layer or the separation region, or the separation layer or It is preferable to etch the isolation region. According to this, by applying shearing stress, tensile stress, torsional stress, or etching, a set of semiconductor elements below the upper surface of the intermediate member bonded to the upper surface of the convex portion of the substrate or the semiconductor device In order to mechanically separate the constituent elements from the intermediate member, a large-area semiconductor element or a constituent element thereof is separated, or the semiconductor element or the constituent elements are formed in a complicated pattern (for example, two sets of pixels shown in FIG. Even when separating the array into a translationally symmetrical pattern or a pattern in which the two pixel arrays shown in FIG. 9-1 are rotationally symmetrical, etc., the semiconductor element or its components can be easily separated from the intermediate member. can do. The fragile structure is not particularly limited, but a pillar structure (mushroom cross-section, for example, the cross-sectional structure shown in FIG. 6-5), a form composed of porous silicon, or a gap in a lattice shape when seen in plan view. The formed form (for example, the planar structure shown in FIG. 6A) and the like can be mentioned. The shape of the separation layer is not particularly limited, and may be a random shape. However, when separation is performed by applying etching or stress, when the intermediate member is viewed in plan, the separation layers are separated from each other. It is preferable that they are formed at intervals.
上記分離層又は分離領域は、酸化モリブデン、酸化ゲルマニウム、酸化亜鉛及びアルミニウムからなる群より選択された少なくとも一種、又は、シリコンで構成され、上記分離処理は、分離層又は分離領域をエッチングすることが好ましい。これによれば、デバイスへの影響(クラック、熱損傷等)が生じさせることなく、穏やかに分離処理を行うことができる点で好適である。なお、分離層又は分離領域が、酸化モリブデン、酸化ゲルマニウム、酸化亜鉛及びアルミニウムからなる群より選択された少なくとも一種で構成される場合には、エッチング液として、塩酸系溶液又はリン酸系溶液又はアルカリ溶液を用いることにより、分離処理を容易に行うことができ、分離層又は分離領域がシリコンで構成される場合には、エッチング液として、アルカリ性溶液を用いることにより、分離処理を容易に行うことができる。 The isolation layer or isolation region is made of at least one selected from the group consisting of molybdenum oxide, germanium oxide, zinc oxide, and aluminum, or silicon, and the isolation treatment may etch the isolation layer or isolation region. preferable. According to this, it is suitable at the point which can perform a separation process gently, without producing the influence (a crack, heat damage, etc.) to a device. When the separation layer or the separation region is composed of at least one selected from the group consisting of molybdenum oxide, germanium oxide, zinc oxide, and aluminum, the hydrochloric acid solution, the phosphoric acid solution, or the alkali is used as the etching solution. By using a solution, the separation process can be easily performed. When the separation layer or the separation region is made of silicon, the separation process can be easily performed by using an alkaline solution as an etching solution. it can.
上記中間部材は、2組以上の画素スイッチング素子又はその構成要素が並設されたものであり、上記2組以上の画素スイッチング素子又はその構成要素は、画素領域内で、回転対称、並進対称又はミラー対称に配置されていることが好ましい。また、上記中間部材は、2組以上の画素スイッチング素子又はその構成要素と、2組以上の補助容量素子又はその構成要素とがそれぞれ並設されたものであり、上記2組以上の画素スイッチング素子又はその構成要素、及び、2組以上の補助容量素子と補助容量素子又はその構成要素はそれぞれ、画素領域内で、回転対称、並進対称又はミラー対称に配置されていることが好ましい。更に、上記中間部材は、2組以上の画素アレイ又はその構成要素が並設されたものであり、上記2組以上の画素アレイ又はその構成要素は、回転対称、並進対称又はミラー対称に配置されていることが好ましい。回転対称又は並進対称の場合は、転写されたもの同士は同じ対称性を持ち表示特性の差異が生じない。また、ミラー対称の場合には転写したものと転写しないものが同一の対称性を持ち表示特性の差異も生じない。これらによれば、例えば、図8及び図9−1に示すように互いのパターン同士が干渉し合わないので面積利用効率がよい。本明細書で「回転対称」とは、一定軸のまわりに回転移動したときに、両者が重なるような関係にあることである。「並進対称」とは、一定の方向に平行移動したときに、両者が重なるような関係にあることである。「ミラー対称」とは、反転(裏返し)させ、一定方向に平行移動、又は、一定軸のまわりに回転移動したときに、両者が重なるような関係にあることである。 The intermediate member is formed by arranging two or more sets of pixel switching elements or components thereof, and the two or more sets of pixel switching elements or components thereof are rotationally symmetric, translationally symmetric, or within the pixel region. The mirrors are preferably arranged symmetrically. The intermediate member includes two or more sets of pixel switching elements or components thereof and two or more sets of auxiliary capacitance elements or components thereof arranged in parallel, and the two or more sets of pixel switching elements. Alternatively, it is preferable that the constituent elements and two or more sets of auxiliary capacitive elements and auxiliary capacitive elements or constituent elements thereof are arranged in a rotational symmetry, a translational symmetry, or a mirror symmetry in the pixel region. Further, the intermediate member has two or more sets of pixel arrays or components thereof arranged in parallel, and the two or more sets of pixel arrays or components thereof are arranged in rotational symmetry, translational symmetry, or mirror symmetry. It is preferable. In the case of rotational symmetry or translational symmetry, the transferred ones have the same symmetry and no difference in display characteristics occurs. In the case of mirror symmetry, the transferred image and the non-transferred image have the same symmetry, and there is no difference in display characteristics. According to these, for example, as shown in FIG. 8 and FIG. 9A, since the patterns do not interfere with each other, the area utilization efficiency is good. In this specification, “rotation symmetry” means that the two are overlapped when rotating around a certain axis. “Translational symmetry” means that the two are overlapped when translated in a certain direction. “Mirror symmetry” means that when they are reversed (inverted) and translated in a certain direction or rotated around a certain axis, they overlap each other.
上記画素スイッチング素子又はその構成要素は、薄膜トランジスタ又はその構成要素であることが好ましい。これによれば、本発明の半導体装置の製造方法をアクティブマトリクス基板の製造方法に好適に用いることができる。本発明の半導体装置の製造方法の好ましい態様としては、(1)画素アレイをゲート電極及びゲート配線まで形成した後、基板に転写し、その後、ソース配線及び画素電極等を形成する態様、(2)画素アレイを半導体層(多結晶シリコン層等)まで形成した後、基板に転写し、その後、ゲート電極及びゲート配線、ソース配線並びに画素電極等を形成する態様等が挙げられる。 The pixel switching element or a component thereof is preferably a thin film transistor or a component thereof. According to this, the manufacturing method of the semiconductor device of this invention can be used suitably for the manufacturing method of an active matrix substrate. As a preferable aspect of the method for manufacturing a semiconductor device of the present invention, (1) an aspect in which a pixel array is formed up to a gate electrode and a gate wiring, then transferred to a substrate, and then a source wiring and a pixel electrode are formed. ) After the pixel array is formed up to the semiconductor layer (polycrystalline silicon layer, etc.), it is transferred to the substrate, and then the gate electrode, the gate wiring, the source wiring, the pixel electrode, etc. are formed.
上記中間部材は、2組の周辺駆動回路が並設されたものであり、上記2組の周辺駆動回路は、回転対称に配置されていることが好ましい。これによれば、例えば、アクティブマトリクス駆動で表示を行う表示装置に、当該半導体装置を用いる場合には、無理なく2組のゲート(走査)ドライバ回路とソース(データ)ドライバ回路とを配置することができる。 It is preferable that the intermediate member has two sets of peripheral drive circuits arranged side by side, and the two sets of peripheral drive circuits are arranged rotationally symmetrically. According to this, for example, when the semiconductor device is used for a display device that performs display by active matrix driving, two sets of gate (scanning) driver circuits and source (data) driver circuits are arranged without difficulty. Can do.
上記中間部材は、2組の画素スイッチング素子又はその構成要素と、2組の補助容量素子又はその構成要素と、2組の周辺駆動回路又はその構成要素とがそれぞれ並設されたものであり、上記2組の画素スイッチング素子又はその構成要素、及び、2組の補助容量素子又はその構成要素はそれぞれ、画素領域内で、回転対称に配置されており、上記2組の周辺駆動回路又はその構成要素は、回転対称に配置されていることが好ましい。これによれば、本発明の半導体装置の製造方法をドライバモノリシック型アクティブマトリクス基板の製造方法に好適に用いることができる。 The intermediate member includes two sets of pixel switching elements or components thereof, two sets of auxiliary capacitance elements or components thereof, and two sets of peripheral drive circuits or components thereof, respectively. The two sets of pixel switching elements or components thereof, and the two sets of auxiliary capacitance elements or components thereof are arranged rotationally symmetrical in the pixel region, respectively, and the two sets of peripheral drive circuits or configurations thereof The elements are preferably arranged in rotational symmetry. According to this, the manufacturing method of the semiconductor device of this invention can be used suitably for the manufacturing method of a driver monolithic type active matrix substrate.
上記中間部材は、アモルファスシリコンを含む画素スイッチング素子又はその構成要素を有する2組以上の画素アレイ又はその構成要素が並設された第一中間部材と、多結晶シリコンを含む薄膜トランジスタ又はその構成要素を有する2組以上の周辺駆動回路又はその構成要素とが並設された第二中間部材とを含み、上記半導体装置の製造方法は、第一中間部材から画素アレイ又はその構成要素を基板の第一凸部の上面に転写する工程と、第二中間部材から周辺駆動回路又はその構成要素を上記基板の第二凸部の上面に転写する工程とを含むことが好ましい。これによれば、異なる中間部材内に形成したアモルファスシリコンを含む画素スイッチング素子又はその構成要素と、多結晶シリコンを含む薄膜トランジスタ又はその構成要素とを一つの基板に転写することができ、それぞれの利点を活かした半導体装置とすることができる。また、その半導体装置を用いた表示装置とすることができる。更に、アモルファスシリコンを含む画素スイッチング素子は、多結晶を含む薄膜トランジスタよりもマスク数の少ないプロセスで形成することが可能であるため、それぞれを別の中間部材に形成することによって、効率よく画素スイッチング素子又はその構成要素と、周辺駆動回路又はその構成要素との形成を行うことができる。なお、第一凸部と第二凸部とは、連結していてもよいし、していなくてもよく特に限定されない。なお、画素アレイに含まれる薄膜トランジスタと、周辺駆動回路に含まれる薄膜トランジスタとの半導体活性層を共通の材料(例えば、多結晶シリコン、アモルファスシリコン等)で形成する場合には、製造工程を共通化して簡略化を図る観点から、一つの中間部材中に画素アレイと周辺駆動回路とを形成することが好ましい。 The intermediate member includes a pixel switching element containing amorphous silicon or a first intermediate member in which two or more pixel arrays having the component thereof, or a component thereof, and a thin film transistor containing polycrystalline silicon or a component thereof. And a second intermediate member in which two or more sets of peripheral drive circuits or components thereof are juxtaposed, and the manufacturing method of the semiconductor device includes the pixel array or the component from the first intermediate member to the first of the substrate. Preferably, the method includes a step of transferring to the upper surface of the convex portion, and a step of transferring the peripheral drive circuit or a component thereof from the second intermediate member to the upper surface of the second convex portion of the substrate. According to this, the pixel switching element including amorphous silicon formed in different intermediate members or the component thereof and the thin film transistor including polycrystalline silicon or the component thereof can be transferred to one substrate, and each advantage can be obtained. It is possible to make a semiconductor device utilizing the above. Further, a display device using the semiconductor device can be obtained. Furthermore, since the pixel switching element containing amorphous silicon can be formed by a process having a smaller number of masks than a thin film transistor containing polycrystal, the pixel switching element can be efficiently formed by forming each on a separate intermediate member. Alternatively, the component and the peripheral driver circuit or the component can be formed. In addition, the 1st convex part and the 2nd convex part may be connected, may not be, and are not specifically limited. In the case where the semiconductor active layer of the thin film transistor included in the pixel array and the thin film transistor included in the peripheral driver circuit is formed of a common material (for example, polycrystalline silicon, amorphous silicon, etc.), the manufacturing process is shared. From the viewpoint of simplification, it is preferable to form the pixel array and the peripheral drive circuit in one intermediate member.
本発明の半導体装置の製造方法によれば、上述したような構成を有することから、耐熱性や接合強度等の信頼性を高めることができるとともに、高い生産性を得ることができる。 According to the method for manufacturing a semiconductor device of the present invention, since it has the above-described configuration, reliability such as heat resistance and bonding strength can be improved, and high productivity can be obtained.
以下に実施例を掲げ、本発明を図面を参照して更に詳細に説明するが、本発明はこれらの実施例のみに限定されるものではない。 EXAMPLES Although an Example is hung up below and this invention is demonstrated still in detail with reference to drawings, this invention is not limited only to these Examples.
(実施例1)
図1−1〜1−10は、実施例1に係る半導体装置の製造フローを示す断面模式図である。
まず、図1−1に示すように、基板10上に分離層11を設け、分離層11上にシリコン酸化膜12を設ける。本実施例では、基板10には、高歪点ガラスであるアルカリ土類−アルミノ硼珪酸ガラス(商品名:code1737、コーニング社製)を用いる。分離層11としては、隙間のある構造を有するものや、酸化モリブデン(MoO3)、酸化ゲルマニウム(GeO)、酸化亜鉛(ZnO)、アルミニウム(Al)等の塩酸及び/若しくはリン酸可溶物質、又は、シリコン(Si)等のアルカリ可溶物質で構成されるものを形成する。分離層11の形成方法は、実施例6及び7で詳細に説明する。以下、基板10上に設けた分離層11の上にシリコン酸化膜12を形成した基板を第一基板100ともいう。
Example 1
FIGS. 1-1 to 1-10 are schematic cross-sectional views illustrating the manufacturing flow of the semiconductor device according to the first embodiment.
First, as shown in FIG. 1A, the
本実施例では、第一基板100上に2組のTFTアレイ(マトリクス状に配置されたTFT及び補助容量素子の集合)を形成し、そのうちの1組のTFTアレイを第二基板に転写する。本実施例では、分離層11は、転写される1組のTFTアレイの下部にのみ形成する。
In this embodiment, two sets of TFT arrays (a set of TFTs and auxiliary capacitance elements arranged in a matrix) are formed on the
次に、図1−2に示すように、第一基板100上にゲート電極層を成膜し、パターニングすることにより、ゲート電極21及び補助容量共通配線22を形成する。
次に、図1−3に示すように、プラズマ化学気相成長(PECVD)法等を用いて、ゲート絶縁膜23と、TFTの活性層となるアモルファスシリコン層(以下「a−Si:H層」という。)24と、TFTのソース電極及びドレイン電極となるアモルファスシリコン層(以下「n+a−Si:H層」という。)25とをこの順に連続的に成膜する。なお、a−Si:H層は、不純物を添加していないアモルファスシリコン層のことである。n+a−Si:H層とは、リン等の不純物を添加したアモルファスシリコン層のことである。a−Si:H層及びn+a−Si:H層は、通常、数%〜十数%の水素原子を含んでいる。
Next, as shown in FIG. 1B, a gate electrode layer is formed on the
Next, as shown in FIG. 1C, the plasma insulating chemical vapor deposition (PECVD) method or the like is used to form the
次に、図1−4に示すように、a−Si:H層24、及び、n+a−Si:H層25を島状にパターニングする。
次に、図1−5に示すように、TFTのソース−ドレイン間のギャップ部に対応するn+a−Si:H層25をエッチング除去し、その後、金属配線26をTFT近傍にだけ形成する。金属配線26は、TFTのソース電極及びドレイン電極として機能し、また、金属配線26と補助容量共通配線22とが重畳する領域で補助容量素子が形成される。なお、本実施例のように、第一基板100上に2組のTFTアレイ71及び72を形成する場合には、その1組のTFTアレイに対してのみ、ソースバスラインを形成しておくことも可能である。なお、ゲートバスラインとソースバスラインとは互いに交差する関係にあるため、複数回転写する場合、パターンが互いに排他関係にある2組のソースバスラインは同時に転写することができない。また、図1−5では、n+a−Si:H層25をエッチング除去する際に、a−Si:H層24の一部も同時にエッチングされているが、これは、完全にn+a−Si:H層25のソース電極部分とドレイン電極部分とを完全に分離するためにオーバーエッチングを行っているためであり、n+a−Si:H層25が完全に分離されている状態であれば、a−Si:H層24の一部はエッチングされている必要はない。
Next, as shown in FIGS. 1-4, the a-Si:
Next, as shown in FIG. 1-5, the n + a-Si:
次に、層間絶縁膜27としてSiO2又はSiNxを堆積する。なお、分離処理をエッチングで行う場合は、必要に応じ、層間絶縁膜27上にエッチングストッパ層28を形成してもよい。エッチングストッパ層28としては、例えば、薄いSiNx膜等を用いることができる。
Next, SiO 2 or SiN x is deposited as the
その後、最上層として、SiO2膜29を堆積する。本実施例においては、正珪酸四エチル(化学式はSi(OC2H5)4であり、英語表記ではTetra Ethoxy Silane:TEOS)と酸素(O2)との混合ガスを用いてPECVD法により、SiO2膜29を堆積した。最後に、化学的機械研磨(Chemical Mechanical Polishing:CMP)等により最上層のSiO2膜29の表面を平坦化することにより、中間部材500が得られる。
Thereafter, a SiO 2 film 29 is deposited as the uppermost layer. In this example, tetraethyl orthosilicate (chemical formula is Si (OC 2 H 5 ) 4 , in English notation Tetra Ethoxy Silane: TEOS) and a mixed gas of oxygen (O 2 ) by PECVD method, A SiO 2 film 29 was deposited. Finally, the surface of the uppermost SiO 2 film 29 is flattened by chemical mechanical polishing (CMP) or the like, whereby the
次に、図1−6に示すように、TFTアレイを転写するための第二基板200を用意する。具体的には、高歪点ガラスであるアルカリ土類−アルミノ硼珪酸ガラス(商品名:code1737、コーニング社製)について、TFTアレイが転写される側の面のうち、TFTアレイが転写される領域を凸部200aとして残し、他の部分の表面をエッチングして凹部200bを形成する。第二基板200をエッチングする深さは、面積と表面の平坦性とによるが、一般には数十nm以上有ればよい。
Next, as shown in FIGS. 1-6, a
次に、図1−7に示すように、中間部材500の上面500sと第二基板200の凸部200aの上面200sとを接合する。具体的には、中間部材500の上面500s及び第二基板200の上面200sを、過酸化水素水を含むSC1溶液等に浸漬する、又は、SC1溶液等に浸漬した後大気圧プラズマ中に暴露することにより、中間部材500の上面500s及び第二基板200の上面200sを活性化し、密着させることによって接合する。
Next, as shown in FIGS. 1-7, the
次に、図1−8に示すように、分離層11に対して、剪断応力、引張り応力、若しくは、ねじれの応力を加える、又はエッチング液をしみ込ませる等の方法により、転写しない1組のTFTアレイ72を分離除去する。これにより、図1−9及び1−10に示すように、ゲート電極21と半導体活性層であるa−Si:H層24との位置関係が上下逆転した2枚のTFTアレイ基板が得られる。
Next, as shown in FIGS. 1-8, a set of TFTs that are not transferred by a method such as applying shearing stress, tensile stress, or twisting stress to the
本実施例によれば、図1−6及び1−7に示すように、基板表面を活性化し接合することによって接着剤を使用することなく転写工程を行うことが可能であるため、耐熱性及び接合強度に優れたTFTアレイ基板を形成することができる。また、2つのTFTアレイを形成した1枚のTFTアレイ基板(中間部材)から2枚のTFTアレイ基板が得られることから、生産性も改善し、製造コストを低減することが可能である。更に、1組のTFTアレイの転写で工程が終了するため、それ以上の転写に係る工程が不必要であるという利点も有する。そして、接着剤を使わないので極めて平坦性が優れており、液晶表示デバイスを形成した場合、セルギャップの均一性が優れている。 According to the present embodiment, as shown in FIGS. 1-6 and 1-7, the transfer process can be performed without using an adhesive by activating and bonding the substrate surface. A TFT array substrate having excellent bonding strength can be formed. In addition, since two TFT array substrates can be obtained from one TFT array substrate (intermediate member) on which two TFT arrays are formed, productivity can be improved and manufacturing cost can be reduced. Furthermore, since the process is completed by transferring a set of TFT arrays, there is an advantage that no further transfer-related processes are necessary. Since no adhesive is used, the flatness is extremely excellent. When a liquid crystal display device is formed, the uniformity of the cell gap is excellent.
なお、本実施例においては、基板10及び第二基板200としルカリ土類−アルミノ硼珪酸ガラス(商品名:code1737、コーニング社製)を用いたが、バリウム−硼珪酸ガラス(商品名:code7059、コーニング社製)、又は、無アルカリガラス(商品名:AN100、旭ガラス社製)等を用いてもよい。また、基板10及び第二基板200には、表面にTEOSを用いてSiO2膜を堆積したガラス基板及び素ガラス基板を用いてもよい。なお、フレキシブルディスプレイ等のような表示装置に対応するような場合には、第二基板200にプラスチック又はステンレス等の金属基板等の可撓性を有する基板を用いてもよい。
In this example, Lucari earth-aluminoborosilicate glass (trade name: code 1737, manufactured by Corning) was used as the
また、本実施例では、2組のTFTアレイ71及び72の配置は、互いに並進対称の関係にあり(例えば、図8に示す配置パターン)、互いに並進対称の関係にある2組のTFTアレイは排他関係にあるが、互いに回転対称の関係かつ排他関係にすることも可能である。なお、本明細書で「互いに排他関係にある」とは、別々の基板に転写される関係にあることを示している。また、2組のTFTアレイ71及び72の配置は、これらに限定されるものではない。
In this embodiment, the arrangement of the two sets of
(実施例2)
実施例2に係る半導体装置の製造方法について、図2−1〜2−3を用いて以下に説明する。
本実施例では、TFTアレイを転写する工程を2回行う。本実施例に係る半導体装置の製造方法は、中間部材500から1組目のTFTアレイを転写する工程まで、(1)分離層11が水素化アモルファスシリコンで構成され、かつ第一基板100の基板全面に設けられていること、及び、(2)分離処理をレーザーアブレーションで行うこと以外は、実施例1と同様である。
(Example 2)
A method for manufacturing a semiconductor device according to the second embodiment will be described below with reference to FIGS.
In this embodiment, the process of transferring the TFT array is performed twice. In the method of manufacturing a semiconductor device according to this embodiment, from the
レーザーアブレーション等の方法を用いて、1回目の転写工程を行った後、中間部材500の上面500sと第三基板300の上面300sとを活性化することにより、図2−1及び2−2に示すように、中間部材500の上面500sと第三基板300の凸部300aの上面300sとを接合する。その後、図2−3に示すように、基板10を分離除去する。なお、中間部材500上に転写すべきTFTアレイが他にない場合には、第三基板300の上面300sは、平面であっても構わない。
After performing the first transfer process using a method such as laser ablation, the
本実施例においては、2組のTFTアレイを転写する場合について示した。しかしながら、本実施例のように、分離処理をレーザーアブレーションで行う場合には、レーザー光を分離層に選択的に照射することにより、1枚のTFTアレイ基板(中間部材)から2枚以上のTFTアレイ基板を得ることが可能であり、実施例1と比較しても、生産性をより向上させることができる。また、本実施例においても、実施例1と同様、基板表面を活性化し接合することによって接着剤を使用することなく転写工程を行うことが可能であり、耐熱性及び接合強度に優れたTFTアレイ基板を形成することができる。 In this embodiment, the case where two sets of TFT arrays are transferred has been shown. However, when the separation process is performed by laser ablation as in this embodiment, two or more TFTs can be formed from one TFT array substrate (intermediate member) by selectively irradiating the separation layer with laser light. An array substrate can be obtained, and productivity can be further improved as compared with Example 1. Also in this example, as in Example 1, it is possible to perform a transfer step without using an adhesive by activating and bonding the substrate surfaces, and a TFT array having excellent heat resistance and bonding strength. A substrate can be formed.
(実施例3)
実施例3に係る半導体装置の製造方法について、図3−1〜3−11を用いて以下に説明する。
まず、図3−1に示すように、実施例1と同様に第一基板100を形成する。続いて、第一基板100のシリコン酸化膜12の上面全体に膜厚が略100nmのSiO2膜(図示せず)を形成し、次に、シラン(以下、「SiH4」という。)ガスを用いてPECVD法により、TFTの活性層となる膜厚が略50nmのa−Si:H層を堆積した後、脱水素アニールを行う。続いて、エキシマレーザーによるレーザー照射加熱を行い、a−Si:H層を結晶化することにより、多結晶シリコン膜30が得られる。なお、a−Si:H層への加熱は、エキシマレーザーによる照射加熱に限らず、例えば、他のレーザーによる照射加熱であってもよいし、炉を用いる加熱であってもよい。
(Example 3)
A method for manufacturing a semiconductor device according to the third embodiment will be described below with reference to FIGS.
First, as shown in FIG. 3A, the
次に、図3−2に示すように、多結晶シリコン膜30を島状にパターニングする。その後、図3−3に示すように、SiH4ガスと酸化窒素(N2O)ガスとを用い、PECVD法により膜厚が30〜100nmのゲート絶縁膜23を堆積する。次に、図3−4に示すように、タングステン等の耐熱性を有する金属によりゲート電極21及び補助容量共通配線22を形成する。
Next, as shown in FIG. 3B, the
続いて、図3−5に示すように、ソース及びドレインの形成領域に対して、不純物イオンを注入後、活性化アニールを行い、ソース及びドレイン領域34を形成する。ゲート電極の材料には高濃度に不純物を添加した多結晶シリコンとタングステンシリサイドとを用いているが、材料は多結晶シリコン単独、他の高融点金属又はシリサイドでもよく、必要な抵抗や耐熱性を考慮して選択される。
Subsequently, as shown in FIG. 3-5, after implanting impurity ions into the source and drain formation regions, activation annealing is performed to form the source and drain
次に、図3−6に示すように、層間絶縁膜27として、SiO2又はSiNxを堆積する。本実施例のように分離をエッチングで行う場合は必要に応じエッチングストッパ28として薄いSiNx膜等をその上に形成し、最上層にはSiO2膜29を堆積する。ここではTEOSを用いてPECVD法によりSiO2膜29を堆積した。最後に、最上層のSiO2膜29の表面をCMP等により研磨し平坦化することにより、中間部材500が得られる。
Next, as shown in FIG. 3-6, SiO 2 or SiN x is deposited as the
次に、図3−7及び図3−8に示すように、中間部材500の上面500sと第二基板200の凸部200aの上面200sとを接合する。まず、転写に対応する領域を凸部200aとして残し、他の部分の表面をエッチングして凹部200bを形成した第二基板200を用意する。次に、中間部材500の上面500s及び第二基板200の上面200sを過酸化水素水を含むSC1溶液等に浸漬する、又は、SC1溶液等に浸漬した後、大気圧プラズマ中に暴露することにより、中間部材500の上面500s及び第二基板200の上面200sを活性化し、密着させることによって接合する。
Next, as shown in FIGS. 3-7 and 3-8, the
次に、図3−9に示すように、分離層11に対して、転写しない1組のTFTアレイ74を第一基板100とともに分離除去する。これにより、図3−10及び3−11に示すように、ゲート電極21と半導体活性層であるa−Si:H層24との位置関係が互いに上下逆転した2種類のTFTアレイ基板が得られる。
Next, as shown in FIG. 3-9, a set of
本実施例の手法を用いることによって、実施例1と同様に、1枚のTFTアレイ基板(中間部材)から2枚のTFTアレイ基板を得ることが可能であるため、生産性を向上させることができる。また、基板表面を活性化し接合することによって接着剤を使用することなく転写工程を行うことが可能であり、耐熱性及び接合強度に優れたアレイを形成することができる。更に、実施例1と同様に1つのTFTアレイの転写で工程が終了するため、それ以上の転写に係る工程が不必要であるという利点も有する。 By using the method of the present embodiment, it is possible to obtain two TFT array substrates from one TFT array substrate (intermediate member) as in the first embodiment, so that productivity can be improved. it can. Further, by activating and bonding the substrate surfaces, the transfer process can be performed without using an adhesive, and an array having excellent heat resistance and bonding strength can be formed. Furthermore, since the process is completed by transferring one TFT array as in the first embodiment, there is an advantage that no further transfer-related process is necessary.
(実施例4)
本発明の一実施例である半導体装置の製造方法について、図4−1〜4−3を用いて以下に説明する。
本実施例に係る半導体装置の製造方法は、中間部材500から1組目のTFTアレイを転写する工程までは、(1)分離層11が水素化アモルファスシリコンで構成されていること、(2)分離処理をレーザーアブレーションで行うこと、(3)第一基板100の基板全面に分離層11を設けており2組以上のTFTアレイを選択的に転写することができること以外は、実施例3と同様であるため省略する。
Example 4
A method for manufacturing a semiconductor device according to an embodiment of the present invention will be described below with reference to FIGS.
In the manufacturing method of the semiconductor device according to the present embodiment, (1) the
1回目の転写工程を、レーザーアブレーション等の方法を用いて行った後、図4−1及び4−2に示すように、中間部材500の上面500sと第三基板300の凸部300aの上面300sとを接合する。まず、少なくとも第一基板100上のTFTアレイ74の上に形成されているSiO2膜29の表面500sと第三基板300の凸部300aの上面300sとを活性化処理し、接合する。その後、図4−3に示すように、剪断応力、引張り応力、若しくは、ねじれの応力を加える、又は、エッチング液をしみ込ませる等の方法により、第一基板100を第三基板300から分離除去する。
After performing the first transfer process using a method such as laser ablation, as shown in FIGS. 4-1 and 4-2, the
本実施例の手法を用いることによって、実施例1と同様に、1枚のTFTアレイ基板(中間部材)から2枚以上のTFTアレイ基板を得ることが可能となり、実施例3と比較しても、生産性をより向上させることができる。また、基板表面を活性化し接合することによって接着剤を使用することなく転写工程を行うことが可能であり、耐熱性及び接合強度に優れたTFTアレイ基板を形成することができる。 By using the method of this embodiment, it is possible to obtain two or more TFT array substrates from one TFT array substrate (intermediate member) as in the first embodiment. , Productivity can be further improved. In addition, the transfer process can be performed without using an adhesive by activating and bonding the substrate surfaces, and a TFT array substrate having excellent heat resistance and bonding strength can be formed.
なお、本実施例においては、第三基板300の凸部300aの上面300sに接合されたTFTアレイ74を中間部材500から分離するのにレーザーアブサーション等の方法を用いるとしているが、その方法には限定されない。例えば、転写を行うそれぞれのTFTアレイ毎に異なるエッチャントで溶解する材料を用いて分離層11を形成しておく。このような分離層を形成しておくことによって、エッチングによる分離を行っても、3組以上のTFTアレイを選択的に分離することが可能となる。
In the present embodiment, a method such as laser ablation is used to separate the
(実施例5)
図5−1〜5−8は、実施例5に係る半導体装置の製造フローを示す断面模式図である。
まず、単結晶シリコン基板400を用い、標準的なLSIの製造工程により、バルクMOS(Metal Oxide Semiconductor)トランジスタのゲート、ソース・ドレイン、LDD(Lightly Doped Drain)、閾値コントロール及び短チャネル効果の対策のためのPocket注入又はHALO注入等の不純物イオン注入工程を行う。次に、また、高濃度に不純物を添加した多結晶シリコン膜を用いて、ゲート電極21を形成する。また、同時に周辺駆動回路も形成する。これにより、本実施例では、単結晶シリコン基板400を用いて、互いに回転対称の関係かつ排他関係にある2組の画素アレイ(例えば、図9−1に示す配置)と回転対称の関係にある2組の周辺駆動回路(図示せず)とを含むドライバモノリシック型アクティブマトリクスアレイを形成する。なお、回路全体を考えた場合には、2組の周辺駆動回路を形成する画素アレイは、排他関係にある2組の画素アレイ、又は、周辺駆動回路は、全てが回転対称である必要はなく、一部が並進対称であってもよく特に限定されない。
(Example 5)
FIGS. 5-1 to 5-8 are schematic cross-sectional views illustrating the manufacturing flow of the semiconductor device according to the fifth embodiment.
First, using a single-
次に、SiO2膜38を堆積し、表面をCMP等で平坦化後、モリブデン(Mo)、タングステン(W)等の金属膜をイオン注入マスクとして選択的に形成する。具体的には、モリブデン(Mo)、タングステン(W)等の金属膜を形成した後、一般的なフォトリソグラフィにより、2回目に転写する1組のドライバモノリシック型アクティブマトリクスアレイ76の上層に残すように、金属膜をパターニングする。それをマスク41として、水素イオン及び/又は希ガスイオンを、1回目に転写する1組のドライバモノリシック型アクティブマトリクスアレイ75を形成した領域の所定の深さに注入し、分離領域11を形成する。これにより、中間部材600が得られる。
Next, an SiO 2 film 38 is deposited and the surface is planarized by CMP or the like, and a metal film such as molybdenum (Mo) or tungsten (W) is selectively formed as an ion implantation mask. Specifically, after a metal film such as molybdenum (Mo) or tungsten (W) is formed, it is left on the upper layer of a set of driver monolithic
次に、図5−2に示すように、実施例1と同様に第二基板200を用意し、図5−3に示すように、中間部材600の上面600sと第二基板200の凸部200aの上面200sとを接合する。具体的には、中間部材600の上面600s及び第二基板200の上面200sを、過酸化水素水を含むSC1溶液等に浸漬する、又は、SC1溶液等に浸漬した後大気圧プラズマ中に暴露することにより、中間部材600の上面600s及び第二基板200の上面200sを活性化し、密着させることによって接合する。更に、熱処理を行うことにより、接合強度を高める。
Next, as shown in FIG. 5B, the
次に、分離層11に対して、加熱を行い、そして、剪断応力、引張り応力、若しくは、ねじれの応力を加える、又は、エッチング液をしみ込ませる等の方法により、図5−4に示すように、転写しない1組のドライバモノリシック型アクティブマトリクスアレイ76を単結晶シリコン基板400と共に分離除去する。なお、加熱を行うことのみで、転写する1組のドライバモノリシック型アクティブマトリクスアレイを分離してもよいし、加熱に加え、剪断応力、引張り応力、若しくは、ねじれの応力を加えてもよい。
Next, the
その後、図5−5に示すように、シリコン膜厚調整、素子分離のためのエッチング及び研磨等を行い、層間絶縁膜35を堆積し、ソース及びドレイン領域上にコンタクトホールを形成し、ソース配線及びドレイン配線42及び画素電極(図示せず)等を形成する。
Thereafter, as shown in FIG. 5-5, silicon film thickness adjustment, element isolation etching, polishing, and the like are performed, an
また、1回目の転写工程と同様にして、図5−6に示すように、単結晶シリコン基板400上の残り1組のドライバモノリシック型アクティブマトリクスアレイ76に対し水素イオン及び/又は希ガスイオンを所定の深さに注入し、分離領域11を形成する。
Similarly to the first transfer step, as shown in FIG. 5-6, hydrogen ions and / or rare gas ions are applied to the remaining set of driver monolithic
次に、第三基板300を用意し、中間部材600の上面600sと第三基板300の凸部300aの上面300sとを接合する。具体的には、中間部材600の上面600s及び第三基板300の上面300sを、過酸化水素水を含むSC1溶液等に浸漬する、又は、SC1溶液等に浸漬した後大気圧プラズマ中に暴露することにより、中間部材600の上面600s及び第三基板300の上面300sを活性化し、密着させることによって接合する。更に、図5−7に示すように熱処理を行うことにより、接合強度を高め、分離層11で分離することにより単結晶シリコン基板400を分離除去し、1回目の転写と同様の工程を行うことによって、図5−8に示すような、もう1つのドライバモノリシック型アクティブマトリクスアレイ基板を得る。
Next, the
本実施例では、2回目の転写で第三基板300のドライバモノリシック型アクティブマトリクスアレイ76が転写される部分以外をエッチングして低くした。しかし、最後の転写に用いられる基板については、エッチング等で凸部又は凹部を形成する必要はない。なお、中間部材は不透明であってもよく、ガラス基板や石英基板等の透明基板にTFTアレイを転写することで透過型ディスプレイパネルを形成することも可能である。
In this embodiment, the portions other than the portion where the driver monolithic
以上のようにして、低コストのガラス基板上に単結晶シリコンTFTで形成されたドライバモノリシック型アクティブマトリクスアレイ基板を製造することが可能となり、1枚のドライバモノリシック型アクティブマトリクスアレイ基板(中間部材)から、2枚のドライバモノリシック型アクティブマトリクスアレイ基板を製造できるため、生産性、コスト及び性能に優れた半導体装置を実現することができる。本実施例における半導体装置は、特に、プロジェクション用パネルとして適用するとき、高照度の投射光下でも、多結晶シリコンの粒界に起因した表示むらを生じない、美しい表示が得られる。また、本実施例の手法を用いることによって、実施例1〜4と同様に、基板表面を活性化し接合することによって接着剤を使用することなく転写工程を行うことが可能であり、耐熱性及び接合強度に優れ、かつ平坦性が優れた液晶表示パネルとして好適なTFTアレイを形成することができる。 As described above, a driver monolithic active matrix array substrate formed of single crystal silicon TFTs on a low-cost glass substrate can be manufactured, and one driver monolithic active matrix array substrate (intermediate member) Since two driver monolithic active matrix array substrates can be manufactured, a semiconductor device having excellent productivity, cost, and performance can be realized. In particular, when the semiconductor device according to the present embodiment is applied as a projection panel, a beautiful display that does not cause display unevenness due to the grain boundary of polycrystalline silicon can be obtained even under high illumination light. In addition, by using the method of this example, it is possible to perform a transfer process without using an adhesive by activating and bonding the substrate surface in the same manner as in Examples 1-4. A TFT array suitable as a liquid crystal display panel having excellent bonding strength and flatness can be formed.
なお、本実施例では、互いに回転対称の関係かつ排他関係にある2組の画素アレイと回転対称の関係にある2組の周辺駆動回路(例えば、図9−2に示す配置)とを含むドライバモノリシック型アクティブマトリクスアレイを形成し、ドライバモノリシック型アクティブマトリクスアレイを1組ずつ転写する場合について説明したが、単結晶シリコン基板400を用いて形成される画素アレイは、互いに並進対称の関係にあってもよい。
In this embodiment, the driver includes two sets of pixel arrays that are rotationally symmetric and exclusive with each other and two sets of peripheral drive circuits (for example, the arrangement shown in FIG. 9-2) that are rotationally symmetric. The case where the monolithic active matrix array is formed and the driver monolithic active matrix array is transferred one by one has been described. However, the pixel arrays formed using the single
(実施例6)
実施例6では、隙間のある構造を有する分離層を形成する方法につき、図6−1〜6−5を用いて以下に説明する。
図6−1は、分離層の構成を示す平面模式図である。図6−2〜6−5は、分離層の製造フローを示す断面模式図である。なお、図6−2は、図6−1中に示される線分A−Bにより切断した断面を示している。
(Example 6)
In Example 6, a method for forming a separation layer having a structure with a gap will be described below with reference to FIGS.
FIG. 6A is a schematic plan view illustrating the configuration of the separation layer. FIGS. 6-2 to 6-5 are schematic cross-sectional views illustrating the manufacturing flow of the separation layer. FIG. 6B shows a cross section taken along line A-B shown in FIG.
まず、石英基板、高歪点ガラス又は表面に絶縁膜を設けたステンレス等の金属基板の上に、MoO2、GeO、ZnO、Al等の塩酸及び/又はリン酸可溶物質、又は、アモルファスシリコン、多結晶シリコン等のアルカリ可溶物質からなる可溶物質層53を、堆積する。
First, on a quartz substrate, high strain point glass, or a metal substrate such as stainless steel provided with an insulating film on the surface, hydrochloric acid and / or phosphate-soluble substances such as MoO 2 , GeO, ZnO, Al, or amorphous silicon A
次に、PECVD法を用いて、可溶物質層53上にSiO2膜を略0.3μm堆積した後、フォトリソグラフィ法を用いて、SiO2膜をパターニングすることにより、図6−1に示すように、できる限り微細な格子状の溝パターン51を形成する。このとき、図6−2に示すように、溝パターン51が可溶物質層53まで到達するようにエッチングすることにより、微細な柱状のSiO2膜52を複数形成する。なお、本実施例においては、溝パターン51の幅は略1μmである。また、溝のピッチは分離層の機械的強度により決定される。
Next, after depositing a SiO 2 film of approximately 0.3 μm on the
次に、図6−3に示すように、エッチャントを用いて、可溶物質層53をエッチングすることにより、アンダーカット54を作る。次に、図6−4に示すように、PECVD法を用いて、膜厚が略0.5〜1μmのSiO2膜12を堆積する。続いてSiO2膜12に研磨を行い、図6−5に示す最終構造を形成する。この研磨工程は、平坦性が後の工程で特に問題無い場合には省略してもよい。この分離層の上に実施例1〜4に係るデバイスを形成する。なお、第一基板100に2組のTFTアレイ等を形成し、その1組は第一基板100から分離しないような実施例1及び3の場合には、分離しないTFTアレイの下部には分離層は形成しないものとする。
Next, as shown in FIG. 6C, an undercut 54 is formed by etching the
本実施形態のような部分的に隙間のある構造を有する分離層を形成することによって、転写工程におけるTFTアレイ等の分離を容易にすることができる。特に、MoO3、GeO、ZnO、Al等のアルカリ、塩酸及び/又はリン酸可溶物質を材料として形成した分離層は、分離にエッチングを用いた場合においても、SiO2を主原料として構成される基板や形成した半導体素子に影響を与える可能性が少ないため、より好適な材料といえる。 By forming a separation layer having a partially spaced structure as in this embodiment, it is possible to facilitate separation of the TFT array and the like in the transfer process. In particular, the separation layer formed using alkali, hydrochloric acid and / or phosphoric acid soluble materials such as MoO 3 , GeO, ZnO, Al, etc. as a material is composed of SiO 2 as a main material even when etching is used for separation. Therefore, it can be said to be a more suitable material because it has less possibility of affecting the substrate and the formed semiconductor element.
(実施例7)
実施例7では、本発明の一実施例である基板10上へ部分的に隙間のある構造を有する分離層を形成する方法につき、図7−1〜7−4を用いて以下に説明する。
図7−1〜7−4は、分離層の製造フローを示す断面模式図である。
まず、PECVD法を用いて、基板10上にSiNxを略0.2μm堆積する。次に、フォトリソグラフィ法を用いて、実施例6における図6−1と同様に、できる限り微細な格子状の溝パターン51を形成する。このとき、図7−1に示すように、溝パターン51がガラス基板又は金属基板まで達するようにエッチングすることにより、微細な柱状のSiNx膜53を複数形成する。本実施例においては、溝パターン51の幅は略1μmである。また、溝のピッチは分離層の機械的強度により決定される。
(Example 7)
In Example 7, a method for forming a separation layer having a partially spaced structure on a
FIGS. 7-1 to 7-4 are schematic cross-sectional views illustrating the manufacturing flow of the separation layer.
First, approximately 0.2 μm of SiN x is deposited on the
更に、図7−2に示すように、基板10にガラス基板を用いた場合は緩衝フッ酸(バッファードフッ酸:BHF)を用い、基板10に金属基板を用いた場合はその金属をエッチングできる適切なエッチャントを用い、SiNx膜53をマスクとして基板10をエッチングすることにより、アンダーカット54を作る。なお、基板10にガラス基板を用いた場合には、図7−3に示すように、SiNx膜53の上にSiO2膜12が更に形成されることになる。そのため、エッチングによる分離では、基板10の最表面と同時に、SiO2膜12を溶解させてしまう可能性があるため、分離は剪断応力により行う。ただし、デバイス側にSiNx膜を1層挟んでおけば、エッチングで分離することも可能となる。
Further, as shown in FIG. 7-2, when a glass substrate is used as the
次に、図7−3に示すように、膜厚が略0.5〜1μmのSiO2膜をPECVD法により堆積する。続いて、全体が平坦となるように研磨を行い、図7−4に示す最終構造を形成する。この分離層の上に実施例1〜4に係るデバイスを形成する。 Next, as shown in FIG. 7C, a SiO 2 film having a film thickness of about 0.5 to 1 μm is deposited by PECVD. Then, it grind | polishes so that the whole may become flat, and the final structure shown to FIGS. 7-4 is formed. Devices according to Examples 1 to 4 are formed on the separation layer.
本実施例において作製される分離層は、基板10を可溶物質層として使用しているため、実施例6における可溶物質層53に対応する層を設ける必要がない。そのため、実施例6の場合と比較すると工程数を減少させることができる利点を有する。また、本実施例のような部分的に隙間のある構造を有する分離層を形成することによって、転写工程におけるTFTアレイ等の分離を容易にすることができる。
Since the separation layer produced in this example uses the
(実施例8)
図8は、第一基板100上に、互いに排他関係にある2組の画素アレイの構成要素を並進対称の関係で配置したときの平面模式図である。なお、図8中に点線で示しているソース配線68a及び68bについては、2組の画素アレイを転写した後に、転写された基板上で形成されるものであり、ソース配線が配置される予定の位置関係を示している。
(Example 8)
FIG. 8 is a schematic plan view when components of two sets of pixel arrays that are mutually exclusive are arranged on the
図8に示すような配置で2組の画素アレイを形成することにより、TFT58a又は58b、補助容量電極59a又は59b、ゲート配線69a又は69b、及び、補助容量共通配線70a又は70bを含む各々1組の画素アレイを転写することができ、1枚の画素アレイ基板から2枚の画素アレイ基板を製造することが可能となる。また、補助容量電極59a又は59bと、補助容量共通配線70a又は70bとが重畳する領域で補助容量素子は形成されている。
By forming two sets of pixel arrays in the arrangement shown in FIG. 8, one set each including the
(実施例9)
図9−1は、第一基板上に配置された、互いに排他関係にある2組のドライバモノリシック型アクティブマトリクスアレイの画素アレイ部分の構成を示す平面模式図である。なお、図9−1中に点線で示しているソース配線68a及び68bについては、2組の画素アレイを転写した後に、転写された基板上で形成されるものであり、ソース配線が配置される予定の位置を示している。図9−2は、第一基板上に配置された、互いに排他関係にある2組のドライバモノリシック型アクティブマトリクスアレイの配置関係を示す平面模式図である。
図9−1に示すように回転対称で配置された2組の画素アレイを形成することによって、図9−2に示すように、TFT58a、補助容量電極59a、ゲート配線69a及び補助容量共通配線70aを含む画素アレイに対応する周辺駆動回路60と、TFT58b、補助容量電極59b、ゲート配線69b及び補助容量共通配線70bを含む画素アレイに対応する周辺駆動回路61を回転対称の位置に配置することができる。また、補助容量電極59a又は59bと、補助容量共通配線70a又は70bとが重畳する領域で補助容量素子は形成されている。
Example 9
FIG. 9A is a schematic plan view illustrating a configuration of a pixel array portion of two sets of driver monolithic active matrix arrays which are disposed on the first substrate and are mutually exclusive. Note that the
By forming two sets of pixel arrays arranged in a rotationally symmetrical manner as shown in FIG. 9A, as shown in FIG. 9B, the
このことによって、同じ領域に2組のドライバモノリシック型アクティブマトリクスアレイを形成することが可能となる。また、この回転対称の関係で配置することにより、図10に示すように、周辺駆動回路60と周辺駆動回路60に対応する画素アレイ、及び、周辺駆動回路61と周辺駆動回路61に対応する画素アレイとを配置することができ、1つのマザーガラス上に2組のドライバモノリシック型アクティブマトリクスアレイを高密度に配置することが可能となる。この回転対称の関係にある2組のドライバモノリシック型アクティブマトリクスアレイの配置は、本発明の実施例5に係る半導体装置の製造において使用することができる。また、ドライバモノリシック型アクティブマトリクスアレイを形成しない、TFTアレイや画素アレイの場合には、図8及び図9−1における画素アレイの配置を実施例1、3及び5に係る半導体装置の製造において適用することができる。周辺駆動回路と画素アレイとを一つの基板に形成する場合、周辺駆動回路に含まれるTFTの半導体活性層を多結晶シリコンで形成し、画素アレイに含まれるTFTの半導体活性層をアモルファスシリコンで形成する形態、周辺駆動回路及び画素アレイに含まれるTFTの半導体活性層を、両方とも多結晶シリコンで形成する形態を好ましく用いることができる。これによれば、駆動回路の高性能化等を図ることができる。
This makes it possible to form two sets of driver monolithic active matrix arrays in the same region. Further, by arranging them in this rotationally symmetrical relationship, as shown in FIG. 10, the
(実施例10)
図11は、第一基板100に4組のTFTアレイを形成したときの一例を示している。
図11のように配置されたTFTを1回目に転写されるTFT63、2回目に転写されるTFT64、3回目に転写されるTFT65、4回目に転写されるTFT66と順番に第二基板に転写を行う。このような配置は、本発明に係る実施例2、4及び5に係る半導体装置の製造において使用することができる。ここでは、4組のTFTアレイを形成した第一基板100における一例を示したが、その限りではなく、TFTアレイの組の数は3組であっても、5組であってもよいし、また、それ以上の数でもよい。なお、TFTアレイの組の数は3組以上である場合は、完全につながったバスライン配線を各々の組に対して用意することができないため、別途全体をつなぐ配線を転写後に形成する必要がある。
(Example 10)
FIG. 11 shows an example when four sets of TFT arrays are formed on the
The TFTs arranged as shown in FIG. 11 are transferred to the second substrate in order of the TFT 63 transferred the first time, the
10:基板
11:分離層、分離領域
12、29、38:酸化シリコン膜(SiO2膜)
21:ゲート電極
22、70a、70b:補助容量共通配線
23:ゲート絶縁膜
24:a−Si:H層
25:n+a−Si:H層
26:金属配線
27、35:層間絶縁膜
28:エッチングストッパ
30:多結晶シリコン膜
34:ソース及びドレイン領域
37:LOCOS酸化膜
41:フォトレジスト
42:ソース配線及びドレイン配線
51:格子状の溝パターン
52:微細な柱状の酸化シリコン膜
53:可溶物質
54:アンダーカット
57:微細な柱状の窒化シリコン膜
58a、58b:TFT
59a、59b:補助容量電極
60、61:周辺駆動回路
62:2つの画素アレイ
63、75、76:ドライバモノリシック型アクティブマトリクスアレイ
64:1回目に転写される半導体素子
65:2回目に転写される半導体素子
66:3回目に転写される半導体素子
67:4回目に転写される半導体素子
68a、68b:ソース配線
69a、69b:ゲート配線
71〜74:TFTアレイ
100:第一基板
200:第二基板
200a:第二基板の凸部
200b:第二基板の凹部
200s:第二基板の上面
300:第三基板
300a:第三基板の凸部
300b:第三基板の凹部
300s:第三基板の上面
400:単結晶シリコン基板
500、600:中間部材
500s、600s:中間部材の上面
10: Substrate 11: Separation layer,
21:
59a, 59b:
Claims (28)
該基板は、半導体素子が配置されている側の面に凸部を有し、
該半導体素子は、基板の凸部の上面に配置されており、
該半導体素子は、接着剤の介在なく、基板の凸部の上面に接合されていることを特徴とする半導体装置。 A semiconductor device having a semiconductor element on a substrate,
The substrate has a convex portion on the surface on which the semiconductor element is disposed,
The semiconductor element is disposed on the upper surface of the convex portion of the substrate ,
The semiconductor device, wherein the semiconductor element is bonded to the upper surface of the convex portion of the substrate without an adhesive .
前記周辺駆動回路は、多結晶シリコンを含む薄膜トランジスタを有することを特徴とする請求項7記載の半導体装置。 The pixel array includes a pixel switching element including amorphous silicon,
8. The semiconductor device according to claim 7 , wherein the peripheral driver circuit includes a thin film transistor including polycrystalline silicon.
該製造方法は、半導体素子又はその構成要素を基板の凸部の上面に転写する工程を含むことを特徴とする半導体装置の製造方法。 It is a manufacturing method of the semiconductor device in any one of Claims 1-10 ,
The manufacturing method includes a step of transferring a semiconductor element or a component thereof to an upper surface of a convex portion of a substrate.
少なくとも一方が活性化された中間部材の上面と基板の凸部の上面とを接合する処理と、
該基板の凸部の上面に接合された中間部材の上面の直下にある1組の半導体素子又はその構成要素を中間部材から分離する処理とを含むことを特徴とする請求項12記載の半導体装置の製造方法。 The transfer step is a process of activating at least one of the upper surface of the intermediate member in which two or more sets of semiconductor elements or components thereof are arranged side by side, and the upper surface of the convex portion of the substrate;
A process of joining the upper surface of the intermediate member at least one of which is activated and the upper surface of the convex portion of the substrate;
13. A semiconductor device according to claim 12 , further comprising a process of separating a set of semiconductor elements or components thereof immediately below the upper surface of the intermediate member bonded to the upper surface of the convex portion of the substrate from the intermediate member. Manufacturing method.
前記分離処理は、分離層を用いて、基板の凸部の上面に接合された中間部材の上面の直下にある1組の半導体素子又はその構成要素を中間部材から分離することを特徴とする請求項13〜16のいずれかに記載の半導体装置の製造方法。 In the intermediate member, two or more sets of semiconductor elements or components thereof are arranged in parallel on an insulating substrate, and the semiconductor elements or components thereof are inserted from the intermediate member between the insulating substrate and the semiconductor elements or components thereof. Having a separation layer for separation,
The separation process is characterized in that a separation layer is used to separate a set of semiconductor elements or components thereof immediately below the upper surface of the intermediate member bonded to the upper surface of the convex portion of the substrate from the intermediate member. Item 17. A method for manufacturing a semiconductor device according to any one of Items 13 to 16 .
前記分離処理は、レーザーアブレーションで分離層を液化又は分離層から気体を発生させることを特徴とする請求項17記載の半導体装置の製造方法。 The separation layer is composed of hydrogenated amorphous silicon,
18. The method of manufacturing a semiconductor device according to claim 17 , wherein the separation process liquefies the separation layer by laser ablation or generates a gas from the separation layer.
前記分離処理は、分離領域を用いて、基板の凸部の上面に接合された中間部材の上面の直下にある1組の半導体素子又はその構成要素を中間部材から分離することを特徴とする請求項13〜16のいずれかに記載の半導体装置の製造方法。 The intermediate member includes two or more sets of semiconductor elements having active regions in the single crystal silicon substrate or components thereof arranged in parallel, and in the single crystal silicon substrate on the bottom side of the single crystal silicon substrate from the active region, It has a separation region for separating the semiconductor element or its component from the intermediate member,
The separation process is characterized in that the separation region is used to separate a set of semiconductor elements or components thereof immediately below the upper surface of the intermediate member bonded to the upper surface of the convex portion of the substrate from the intermediate member. Item 17. A method for manufacturing a semiconductor device according to any one of Items 13 to 16 .
前記分離処理は、分離層又は分離領域に剪断応力、引張り応力、若しくは、ねじれの応力を加える、又は、分離層又は分離領域をエッチングすることを特徴とする請求項17又は19記載の半導体装置の製造方法。 The separation layer or separation region has a structure with a gap,
20. The semiconductor device according to claim 17 , wherein in the separation process, a shear stress, a tensile stress, or a torsional stress is applied to the separation layer or the separation region, or the separation layer or the separation region is etched. Production method.
前記分離処理は、分離層又は分離領域をエッチングすることを特徴とする請求項17又は19記載の半導体装置の製造方法。 The isolation layer or isolation region is composed of at least one selected from the group consisting of molybdenum oxide, germanium oxide, zinc oxide and aluminum, or silicon,
20. The method of manufacturing a semiconductor device according to claim 17 , wherein the separation process is performed by etching a separation layer or a separation region.
該2組以上の画素スイッチング素子又はその構成要素は、画素領域内で、回転対称又は並進対称に配置されていることを特徴とする請求項13〜22のいずれかに記載の半導体装置の製造方法。 The intermediate member includes two or more sets of pixel switching elements or components thereof arranged in parallel,
23. The method of manufacturing a semiconductor device according to claim 13 , wherein the two or more sets of pixel switching elements or components thereof are arranged in a rotational symmetry or a translational symmetry in a pixel region. .
該2組以上の画素スイッチング素子又はその構成要素、及び、2組以上の補助容量素子と補助容量素子又はその構成要素はそれぞれ、画素領域内で、回転対称、並進対称又はミラー対称に配置されていることを特徴とする請求項23記載の半導体装置の製造方法。 The intermediate member includes two or more sets of pixel switching elements or components thereof and two or more sets of auxiliary capacitance elements or components thereof, respectively.
The two or more sets of pixel switching elements or components thereof, and the two or more sets of auxiliary capacitance elements and auxiliary capacitance elements or components thereof are arranged in rotational symmetry, translational symmetry, or mirror symmetry in the pixel region, respectively. 24. A method of manufacturing a semiconductor device according to claim 23 .
該2組の周辺駆動回路は、回転対称に配置されていることを特徴とする請求項13〜25のいずれかに記載の半導体装置の製造方法。 The intermediate member has two sets of peripheral drive circuits arranged side by side,
26. The method of manufacturing a semiconductor device according to claim 13 , wherein the two sets of peripheral drive circuits are arranged rotationally symmetrically.
該2組の画素スイッチング素子又はその構成要素、及び、2組の補助容量素子又はその構成要素はそれぞれ、画素領域内で、回転対称に配置されており、
該2組の周辺駆動回路又はその構成要素は、回転対称に配置されていることを特徴とする請求項13〜26のいずれかに記載の半導体装置の製造方法。 The intermediate member includes two sets of pixel switching elements or components thereof, two sets of auxiliary capacitance elements or components thereof, and two sets of peripheral drive circuits or components thereof, respectively.
The two sets of pixel switching elements or components thereof, and the two sets of auxiliary capacitance elements or components thereof are respectively arranged rotationally symmetrically within the pixel region,
27. The method of manufacturing a semiconductor device according to claim 13 , wherein the two sets of peripheral drive circuits or components thereof are arranged rotationally symmetrically.
前記半導体装置の製造方法は、第一中間部材から画素アレイ又はその構成要素を基板の第一凸部の上面に転写する工程と、第二中間部材から周辺駆動回路又はその構成要素を該基板の第二凸部の上面に転写する工程とを含むことを特徴とする請求項13〜27のいずれかに記載の半導体装置の製造方法。 The intermediate member includes a pixel switching element including amorphous silicon or a first intermediate member in which two or more pixel arrays each including the component are arranged in parallel, and a thin film transistor including polycrystalline silicon or a component thereof. A second intermediate member in which two or more sets of peripheral drive circuits or components thereof are arranged side by side;
The method of manufacturing the semiconductor device includes a step of transferring a pixel array or a component thereof from the first intermediate member to the upper surface of the first convex portion of the substrate, and a peripheral drive circuit or a component thereof from the second intermediate member of the substrate. The method for manufacturing a semiconductor device according to claim 13, further comprising a step of transferring to the upper surface of the second convex portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007229306A JP5172250B2 (en) | 2007-09-04 | 2007-09-04 | Semiconductor device, display device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007229306A JP5172250B2 (en) | 2007-09-04 | 2007-09-04 | Semiconductor device, display device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009064831A JP2009064831A (en) | 2009-03-26 |
JP5172250B2 true JP5172250B2 (en) | 2013-03-27 |
Family
ID=40559194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007229306A Expired - Fee Related JP5172250B2 (en) | 2007-09-04 | 2007-09-04 | Semiconductor device, display device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5172250B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102754185B (en) * | 2009-12-11 | 2015-06-03 | 夏普株式会社 | Method for manufacturing semiconductor device, and semiconductor device |
JP5631343B2 (en) | 2012-02-08 | 2014-11-26 | 東京応化工業株式会社 | Manufacturing method of laminate |
FR3094559B1 (en) | 2019-03-29 | 2024-06-21 | Soitec Silicon On Insulator | METHOD FOR TRANSFERRING PAVELS FROM A DONOR SUBSTRATE TO A RECEIVING SUBSTRATE |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3696131B2 (en) * | 2001-07-10 | 2005-09-14 | 株式会社東芝 | Active matrix substrate and manufacturing method thereof |
JP4151420B2 (en) * | 2003-01-23 | 2008-09-17 | セイコーエプソン株式会社 | Device manufacturing method |
JP2004319538A (en) * | 2003-04-10 | 2004-11-11 | Seiko Epson Corp | Process for manufacturing semiconductor device,integrated circuit, electrooptic device and electronic apparatus |
JP5183874B2 (en) * | 2004-12-28 | 2013-04-17 | 信越化学工業株式会社 | Manufacturing method of SOI wafer |
-
2007
- 2007-09-04 JP JP2007229306A patent/JP5172250B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009064831A (en) | 2009-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7262464B2 (en) | Semiconductor device with single crystal semiconductor layer(s) bonded to insulating surface of substrate | |
KR100641209B1 (en) | Single-crystal silicon substrate, soi substrate, and display device | |
US7244990B2 (en) | Semiconductor device | |
JP5060738B2 (en) | Image display device | |
JP4319078B2 (en) | Manufacturing method of semiconductor device | |
WO2011070855A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
US8946820B2 (en) | Method for manufacturing semiconductor substrate, substrate for forming semiconductor substrate, stacked substrate, semiconductor substrate, and electronic device | |
US8569147B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5172250B2 (en) | Semiconductor device, display device and manufacturing method thereof | |
WO2010109712A1 (en) | Insulating substrate for semiconductor device, and semiconductor device | |
JP4693439B2 (en) | Method for manufacturing active matrix substrate | |
JP2008042218A (en) | Manufacturing method of thin film transistor panel | |
US8174078B2 (en) | Flat-panel display semiconductor process for efficient manufacturing | |
TWI223454B (en) | Semiconductor apparatus | |
JPH098311A (en) | Fabrication and structure of thin film semiconductor device | |
JP2006269665A (en) | Thin-film transistor circuit and its manufacturing method | |
WO2009144870A1 (en) | Semiconductor device and manufacturing method thereof | |
US8354329B2 (en) | Semiconductor device manufacturing method, semiconductor device and display apparatus | |
JP4515525B2 (en) | Semiconductor device | |
JP4102788B2 (en) | Manufacturing method of liquid crystal display device | |
JP2008205104A (en) | Method for fabricating semiconductor device | |
JP4267528B2 (en) | Manufacturing method of active matrix type liquid crystal display device using thin film transistor | |
JP4076930B2 (en) | Manufacturing method of semiconductor device | |
JP5202673B2 (en) | Method for manufacturing semiconductor device | |
JP2004006974A (en) | Method of manufacturing active matrix circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090416 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5172250 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |