JP5171407B2 - Circuit board, manufacturing method thereof, and electronic apparatus - Google Patents

Circuit board, manufacturing method thereof, and electronic apparatus Download PDF

Info

Publication number
JP5171407B2
JP5171407B2 JP2008149018A JP2008149018A JP5171407B2 JP 5171407 B2 JP5171407 B2 JP 5171407B2 JP 2008149018 A JP2008149018 A JP 2008149018A JP 2008149018 A JP2008149018 A JP 2008149018A JP 5171407 B2 JP5171407 B2 JP 5171407B2
Authority
JP
Japan
Prior art keywords
circuit board
layer
electrode layer
dielectric film
titanium dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008149018A
Other languages
Japanese (ja)
Other versions
JP2009295843A (en
Inventor
彰彦 白川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2008149018A priority Critical patent/JP5171407B2/en
Publication of JP2009295843A publication Critical patent/JP2009295843A/en
Application granted granted Critical
Publication of JP5171407B2 publication Critical patent/JP5171407B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、コンデンサが回路基板上または回路基板中に組み込まれた回路基板およびその製造方法、並びに該回路基板に電子部品が実装された電子装置に関する。   The present invention relates to a circuit board in which a capacitor is incorporated on or in a circuit board, a method for manufacturing the circuit board, and an electronic device in which electronic components are mounted on the circuit board.

パーソナルコンピュータや、携帯電話や、モバイル機器等の電子機器は、小型化・高性能化が急速に進んでいる。このような電子機器の小型化のために、回路基板中または回路基板上にコンデンサ、レジスタ、インダクタ、アンテナ、フィルタなどの受動素子を組み込むことによって実装電子部品の高密度化・高集積化が図られている。   Electronic devices such as personal computers, mobile phones, and mobile devices have been rapidly reduced in size and performance. In order to reduce the size of such electronic equipment, mounting electronic components can be made more dense and highly integrated by incorporating passive elements such as capacitors, resistors, inductors, antennas, and filters in or on the circuit board. It has been.

GHzオーダーの高周波電流が使用される電子機器では、コンデンサにおける漏れ電流の増大が問題となっている。
回路基板中または回路基板上に組み込まれるコンデンサとして、特許文献1に、シリコンウエハ(ベース基板)上に、クロムのスパッタリングに形成された下部電極と、テトラエトキシシランをプラズマCVDして形成されたSiO2層と、スパッタリングによって形成されたTiNの上部電極とからなるものが記載されている。
In an electronic device using a high-frequency current in the order of GHz, an increase in leakage current in the capacitor is a problem.
As a capacitor incorporated in or on a circuit board, Patent Document 1 discloses that a lower electrode formed by sputtering of chromium on a silicon wafer (base substrate) and SiO formed by plasma CVD of tetraethoxysilane. It describes what consists of two layers and a TiN upper electrode formed by sputtering.

特許文献2には、第一電極層と、エアロゾルデポジション法によって形成された誘電体膜と、第二電極層とからなるコンデンサを組み込んだ回路基板が記載されている。該誘電体膜に用いられる微粒子材料としてAl23、TiO2などの酸化物セラミックス、ペロブスカイト構造を有する酸化物セラミックスが開示されている。さらにアルミニウム系化合物、鉛系化合物を上記微粒子に添加または被覆することが提案されている。
また、特許文献3には、誘電体層にSrTiO3、(Ba,Sr)TiO3、BaTiO3、(Pb、La)(Zr,Ti)O3、Pb(Zr,Ti)O3、PbTiO3、Pb(Mg1/3Nb2/3)O3等のペロブスカイト構造複合酸化物を用い、導電体層にクロム、チタン、ニッケル、タングステン、タンタル、モリブデンなどの高融点金属を用いたコンデンサを組み込んだ回路基板が記載されている。
Patent Document 2 describes a circuit board in which a capacitor including a first electrode layer, a dielectric film formed by an aerosol deposition method, and a second electrode layer is incorporated. As fine particle materials used for the dielectric film, oxide ceramics such as Al 2 O 3 and TiO 2 and oxide ceramics having a perovskite structure are disclosed. Further, it has been proposed to add or coat aluminum compounds and lead compounds to the fine particles.
Patent Document 3 discloses that the dielectric layers are SrTiO 3 , (Ba, Sr) TiO 3 , BaTiO 3 , (Pb, La) (Zr, Ti) O 3 , Pb (Zr, Ti) O 3 , PbTiO 3. , Pb (Mg 1/3 Nb 2/3 ) O 3 and other perovskite structure composite oxides, and a capacitor using a refractory metal such as chromium, titanium, nickel, tungsten, tantalum and molybdenum in the conductor layer A circuit board is described.

特開2007−221036号公報JP 2007-221036 A 特開2004−342831号公報JP 2004-342831 A 特開2001−250885号公報JP 2001-250885 A

しかしながら、上記特許文献に記載のコンデンサ内臓回路基板では、コンデンサの耐電圧が低く、漏れ電流が未だ高い。
本発明の目的は、高容量密度で、漏れ電流が低く、且つ容量の温度依存性・バイアス電圧依存性が小さいコンデンサ内臓回路基板を提供することである。
However, in the circuit board with a built-in capacitor described in the above patent document, the withstand voltage of the capacitor is low and the leakage current is still high.
An object of the present invention is to provide a capacitor built-in circuit board having a high capacitance density, a low leakage current, and a small capacitance temperature dependency and bias voltage dependency.

本発明者は、上記目的を達成するために検討した結果、ベース基板または絶縁層上にチタンまたはチタン合金からなる金属層を形成し、過酸化水素を含む温度3℃以下の電解液中で陽極酸化して金属層表面をアモルファス二酸化チタン層に化成し、該アモルファス二酸化チタン層上に金属層を形成することによって、回路基板中または回路基板上に第一電極層と誘電体膜と第二電極層とからなるコンデンサを組み込んだ回路基板を製造したところ、該回路基板は容量が高く、漏れ電流が低く、且つ容量の温度依存性・バイアス電圧依存性が小さくなることを見出した。本発明は、この知見に基づきさらに検討した結果、完成するに至ったものである。   As a result of investigations to achieve the above object, the present inventor formed a metal layer made of titanium or a titanium alloy on a base substrate or an insulating layer, and formed an anode in an electrolyte containing hydrogen peroxide at a temperature of 3 ° C. or lower. The first electrode layer, the dielectric film, and the second electrode are formed in or on the circuit board by oxidizing to form an amorphous titanium dioxide layer on the surface of the metal layer and forming a metal layer on the amorphous titanium dioxide layer. When a circuit board incorporating a capacitor composed of layers was manufactured, the circuit board was found to have a high capacity, a low leakage current, and a low temperature dependence and bias voltage dependence of the capacity. As a result of further investigation based on this finding, the present invention has been completed.

すなわち、本発明は、以下のものである。
(1)ベース基板と絶縁層とが積層された構造を有する回路基板であって、該回路基板中または回路基板上に第一電極層とアモルファス二酸化チタン層を有する誘電体膜と第二電極層とからなるコンデンサが組み込まれた回路基板。
(2)誘電体膜がさらにペロブスカイト構造の複合酸化物層を有するものである前記(1)に記載の回路基板。
(3)ペロブスカイト構造の複合酸化物が、Ca、Sr及びBaからなる群から選択される少なくとも一種の金属とTiとの複合酸化物である前記(2)に記載の回路基板。
(4)コンデンサが、第一電極層と第二電極層とを誘電体膜を挟んで複数交互に積層させたものである前記(1)〜(3)のいずれか1項に記載の回路基板。
(5)ベース基板が樹脂材料からなる前記(1)〜(4)のいずれか1項に記載の回路基板。
(6)ベース基板が、エポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂、フッ素系共重合体及びファイバガラスからなる群から選ばれる少なくとも一つの材料からなる前記(1)〜(4)のいずれか1項に記載の回路基板。
That is, the present invention is as follows.
(1) A circuit board having a structure in which a base substrate and an insulating layer are laminated, and a dielectric film and a second electrode layer having a first electrode layer and an amorphous titanium dioxide layer in or on the circuit board A circuit board with a built-in capacitor.
(2) The circuit board according to (1), wherein the dielectric film further has a composite oxide layer having a perovskite structure.
(3) The circuit board according to (2), wherein the complex oxide having a perovskite structure is a complex oxide of Ti and at least one metal selected from the group consisting of Ca, Sr, and Ba.
(4) The circuit board according to any one of (1) to (3), wherein the capacitor is formed by alternately stacking a plurality of first electrode layers and second electrode layers with a dielectric film interposed therebetween. .
(5) The circuit board according to any one of (1) to (4), wherein the base board is made of a resin material.
(6) In any one of the above (1) to (4), the base substrate is made of at least one material selected from the group consisting of an epoxy resin, a polyimide resin, a polyester resin, a fluorocopolymer, and fiber glass. Circuit board as described.

(7)前記(1)〜(6)のうちいずれか1項に記載の回路基板と電子部品とを備えた電子装置。
(8)チタンまたはチタン合金からなる金属層を形成する工程、
過酸化水素を含む温度3℃以下の電解液中で陽極酸化して金属層表面をアモルファス二酸化チタン層に化成する工程、および
アモルファス二酸化チタン層上に金属層を形成する工程を含む、前記(1)〜(6)に記載の回路基板の製造方法。
(9)チタンまたはチタン合金からなる金属層を形成する工程、
過酸化水素を含む温度3℃以下の電解液中で陽極酸化して金属層表面をアモルファス二酸化チタン層に化成する工程、
アモルファス二酸化チタン層上にペロブスカイト構造の複合酸化物層を形成する工程、および
ペロブスカイト構造の複合酸化物層の上に金属層を形成する工程を含む、前記(1)〜(6)に記載の回路基板の製造方法。
(10)アモルファス二酸化チタン層またはペロブスカイト構造の複合酸化物層の上に金属層を形成する工程において、金属層がチタンまたはチタン合金からなるものである前記(8)または(9)に記載の回路基板の製造方法。
(7) An electronic device comprising the circuit board according to any one of (1) to (6) and an electronic component.
(8) forming a metal layer made of titanium or a titanium alloy;
(1) including a step of anodizing in an electrolyte containing hydrogen peroxide at a temperature of 3 ° C. or less to form a surface of the metal layer into an amorphous titanium dioxide layer, and a step of forming a metal layer on the amorphous titanium dioxide layer. The manufacturing method of the circuit board as described in (6)-(6).
(9) forming a metal layer made of titanium or a titanium alloy;
A process of anodizing in an electrolyte containing hydrogen peroxide at a temperature of 3 ° C. or less to form a metal layer surface into an amorphous titanium dioxide layer;
The circuit according to any one of (1) to (6), including a step of forming a composite oxide layer having a perovskite structure on an amorphous titanium dioxide layer, and a step of forming a metal layer on the composite oxide layer having a perovskite structure. A method for manufacturing a substrate.
(10) The circuit according to (8) or (9), wherein in the step of forming the metal layer on the amorphous titanium dioxide layer or the composite oxide layer having a perovskite structure, the metal layer is made of titanium or a titanium alloy. A method for manufacturing a substrate.

本発明の回路基板は、容量密度が高く、漏れ電流が低く、且つ容量の温度依存性・バイアス電圧依存性が低く、可撓性にも優れるので、GHzオーダーの高周波電流が使用されるパーソナルコンピュータや、携帯電話や、モバイル機器等の電子機器に好適である。本発明の回路基板によれば、回路基板中または回路基板上にコンデンサ、レジスタ、インダクタ、アンテナ、フィルタなどの受動素子を組み込み、実装電子部品の高密度化・高集積化を図ることができる。   The circuit board of the present invention has a high capacity density, a low leakage current, a low temperature dependence of the capacity and a bias voltage dependence, and excellent flexibility, so that a personal computer using a high-frequency current on the order of GHz is used. It is also suitable for electronic devices such as mobile phones and mobile devices. According to the circuit board of the present invention, passive elements such as capacitors, resistors, inductors, antennas, and filters can be incorporated in or on the circuit board to achieve higher density and higher integration of the mounted electronic components.

本発明の回路基板の製法は、基板を高温にさらすことなくコンデンサを多数形成することができ、多層化が容易である。表面に形成するコンデンサを低減することができ、他の素子を近接して配置することができるので高集積化・小型化を図ることができる。
また、アモルファス二酸化チタン層に更にチタン酸バリウムなどのペロブスカイト構造の複合酸化物層を積層することにより、ほとんど容量を低下させずに耐電圧を高くすることができる。
According to the method for manufacturing a circuit board of the present invention, a large number of capacitors can be formed without exposing the board to a high temperature, and multilayering is easy. Capacitors formed on the surface can be reduced, and other elements can be arranged close to each other, so that high integration and miniaturization can be achieved.
Further, by stacking a composite oxide layer having a perovskite structure such as barium titanate on the amorphous titanium dioxide layer, the withstand voltage can be increased without substantially reducing the capacity.

本発明によれば、回路基板表面にLSI等の電子部品を高集積化して搭載することができる。その結果、電子部品間の距離が短くなるので伝送時間を短縮することができ、高速動作が可能となる。   According to the present invention, electronic components such as LSI can be highly integrated and mounted on the circuit board surface. As a result, the distance between the electronic components is shortened, so that the transmission time can be shortened and high-speed operation is possible.

次に本発明を図面を参照して説明する。図1は、本発明の一実施形態に係る回路基板の要部断面図である。
本発明に係る回路基板10は、ベース基板11と絶縁層16とが積層されてなるものである。図1では絶縁層16の上に絶縁層17が積層されているが、所望に応じて、絶縁層17が無くてもよいし、また絶縁層17の上にさら別の絶縁層(図示せず)が1以上積層されていてもよい。また、ベース基板11の下側に絶縁層があってもよい。
Next, the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view of a main part of a circuit board according to an embodiment of the present invention.
The circuit board 10 according to the present invention is formed by laminating a base substrate 11 and an insulating layer 16. In FIG. 1, the insulating layer 17 is laminated on the insulating layer 16, but the insulating layer 17 may be omitted if desired, and another insulating layer (not shown) may be formed on the insulating layer 17. 1) or more may be laminated. Further, an insulating layer may be provided on the lower side of the base substrate 11.

ベース基板11は、従来の回路基板用のベース基板として公知のものである。ベース基板には、エポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂、フッ素樹脂、フッ素系共重合体など樹脂材料、ファイバガラスなどの無機繊維や有機繊維に熱硬化性樹脂を含浸させてなるプリプレグなどが用いられる。もちろん、ベース基板11と第一電極層12との間に絶縁層を設けることにより、ベース基板11にはFe、Ni、Ti、Mo、W、Al、Cu、Ag、Au等の金属単体またはそれらを含む合金よりなる金属材料を用いることができる。また、ベース基板として半導体基板を用いると本発明の回路基板は半導体パッケージとして用いることができる。   The base substrate 11 is known as a conventional base substrate for circuit boards. For the base substrate, a resin material such as epoxy resin, polyimide resin, polyester resin, fluororesin, fluorocopolymer, prepreg made by impregnating a thermosetting resin into inorganic fibers or organic fibers such as fiberglass, etc. are used. . Of course, by providing an insulating layer between the base substrate 11 and the first electrode layer 12, the base substrate 11 has a single metal such as Fe, Ni, Ti, Mo, W, Al, Cu, Ag, Au or the like. A metal material made of an alloy containing can be used. When a semiconductor substrate is used as the base substrate, the circuit board of the present invention can be used as a semiconductor package.

絶縁層は、電気絶縁性材料で構成される層であれば特に制限されず、例えば、エポキシ樹脂系絶縁層、ポリイミド樹脂系絶縁層、ポリベンゾオキサゾール系絶縁層等を用いることができる。   The insulating layer is not particularly limited as long as it is a layer made of an electrically insulating material. For example, an epoxy resin insulating layer, a polyimide resin insulating layer, a polybenzoxazole insulating layer, or the like can be used.

図1に示す回路基板10にはコンデンサ15が組み込まれている。コンデンサ15は、第一電極層12と誘電体膜13と第二電極層14とから構成され、第一電極層12と第二電極層14によって誘電体膜13が挟さまれている。図1では、コンデンサをベース基板11と絶縁層16の間に設けているが、所望に応じて、コンデンサを絶縁層16と絶縁層17の間や回路基板の最外層に設けることができる。また、ベース基板を挟んで両面にそれぞれコンデンサを設けることができる。   A capacitor 15 is incorporated in the circuit board 10 shown in FIG. The capacitor 15 includes a first electrode layer 12, a dielectric film 13, and a second electrode layer 14, and the dielectric film 13 is sandwiched between the first electrode layer 12 and the second electrode layer 14. In FIG. 1, the capacitor is provided between the base substrate 11 and the insulating layer 16, but the capacitor may be provided between the insulating layer 16 and the insulating layer 17 or in the outermost layer of the circuit board as desired. Capacitors can be provided on both sides of the base substrate.

第一電極層および第二電極層は、導電性材料で構成される層であれば特に制限されない。導電性材料としては、Fe、Ni、Ti、Mo、W、Al、Cu、At、Pd、Ag、Auなどの金属単体またはそれらを含む合金などが挙げられる。これらのうち、後述する誘電体膜を形成しやすいという観点から、チタンまたはチタン合金が好ましい。第一電極層および第二電極層の厚さは、0.1μm〜100μmであることが好ましく、0.5μm〜50μmであることがより好ましく、1μm〜30μmであることが特に好ましい。   The first electrode layer and the second electrode layer are not particularly limited as long as they are layers made of a conductive material. Examples of the conductive material include simple metals such as Fe, Ni, Ti, Mo, W, Al, Cu, At, Pd, Ag, Au, and alloys containing them. Of these, titanium or a titanium alloy is preferable from the viewpoint of easily forming a dielectric film to be described later. The thicknesses of the first electrode layer and the second electrode layer are preferably 0.1 μm to 100 μm, more preferably 0.5 μm to 50 μm, and particularly preferably 1 μm to 30 μm.

本発明の回路基板に用いられる誘電体膜は、アモルファス二酸化チタン層を有するものである。二酸化チタンは、通常、ルチル型またはアナターゼ型の結晶構造をなしているが、本発明ではアモルファス二酸化チタンを用いる。アモルファス二酸化チタン層は透過型電子顕微鏡による観察で確認することができる。アモルファス二酸化チタン層の632.8nmの光に対する屈折率は、通常1.90〜2.35である。また、アモルファス二酸化チタン層の比誘電率は、通常30以上である。   The dielectric film used for the circuit board of the present invention has an amorphous titanium dioxide layer. Titanium dioxide usually has a rutile or anatase crystal structure, but amorphous titanium dioxide is used in the present invention. The amorphous titanium dioxide layer can be confirmed by observation with a transmission electron microscope. The refractive index of the amorphous titanium dioxide layer with respect to light of 632.8 nm is usually 1.90 to 2.35. The relative dielectric constant of the amorphous titanium dioxide layer is usually 30 or more.

アモルファス二酸化チタン層は、チタンまたはチタン合金を陽極酸化することによって得られる。
前記の陽極酸化では、第一電極層の最表面がチタンまたはチタン合金で形成されていることが必要である。第一電極層をチタンおよびチタン合金以外の金属、例えば銅で形成した場合には、該金属表面にスパッタ法などを用いてチタンまたはチタン合金膜を形成すればよい。第一電極層をチタンまたはチタン合金で形成した場合は、そのまま次の工程を行うことができる。なお、チタン合金はチタンを70質量%以上含むものが好ましい。好ましいチタン合金として、β−チタンが挙げられる。チタンまたはチタン合金の表面に自然酸化物膜や汚れや傷などがある場合は、それらを陽極酸化の前にエッチング処理等によって除去しておくことが好ましい。陽極酸化の前処理に用いられるエッチング法としては、フッ酸などを用いた化学エッチング法や、電解エッチング法が挙げられる。また、陽極酸化を望まない部位はマスキング材で覆うことができる。マスキング材としては、耐熱性樹脂またはその前駆体、無機微粒子とセルロースからなる組成物(例えば、特開平11−80596号公報参照)などが挙げられる。
The amorphous titanium dioxide layer is obtained by anodizing titanium or a titanium alloy.
The anodic oxidation requires that the outermost surface of the first electrode layer be formed of titanium or a titanium alloy. When the first electrode layer is formed of a metal other than titanium and a titanium alloy, for example, copper, a titanium or titanium alloy film may be formed on the metal surface using a sputtering method or the like. When the first electrode layer is formed of titanium or a titanium alloy, the next step can be performed as it is. The titanium alloy preferably contains 70 mass% or more of titanium. A preferred titanium alloy is β-titanium. If there is a natural oxide film, dirt or scratches on the surface of titanium or a titanium alloy, it is preferable to remove them by etching or the like before anodic oxidation. Examples of the etching method used for the pretreatment of the anodic oxidation include a chemical etching method using hydrofluoric acid and the like, and an electrolytic etching method. Further, a portion where anodic oxidation is not desired can be covered with a masking material. Examples of the masking material include a heat-resistant resin or a precursor thereof, a composition comprising inorganic fine particles and cellulose (for example, see JP-A-11-80596).

次に、陽極酸化を行う。陽極酸化によって、チタンまたはチタン合金がアモルファス二酸化チタンに化成する。本発明では、過酸化水素を含む温度3℃以下の電解液中で陽極酸化することが好ましい。電解液中の過酸化水素の濃度は、0.1質量%以上50質量%未満が好ましく、0.1質量%以上40質量%以下がより好ましく、0.2質量%以上20質量%以下が特に好ましい。電解液中に含まれる電解質としては、リン酸、硫酸、シュウ酸、ホウ酸、アジピン酸などの酸およびそれらの塩が挙げられる。これらのうち、生成するアモルファス二酸化チタン層の抵抗がより高くなるので、リン酸またはその塩を含む水溶液からなる電解液が好ましい。電解液には、さらに凍結防止剤が少量含まれていても良い。凍結防止剤としてはエチレングリコール、イソプロパノール、エタノール、ジエチレングリコールなどが挙げられる。   Next, anodization is performed. By anodization, titanium or a titanium alloy is formed into amorphous titanium dioxide. In the present invention, it is preferable to anodize in an electrolytic solution containing hydrogen peroxide at a temperature of 3 ° C. or lower. The concentration of hydrogen peroxide in the electrolytic solution is preferably from 0.1% by weight to less than 50% by weight, more preferably from 0.1% by weight to 40% by weight, and particularly preferably from 0.2% by weight to 20% by weight. preferable. Examples of the electrolyte contained in the electrolytic solution include acids such as phosphoric acid, sulfuric acid, oxalic acid, boric acid, and adipic acid, and salts thereof. Among these, since the resistance of the generated amorphous titanium dioxide layer becomes higher, an electrolytic solution made of an aqueous solution containing phosphoric acid or a salt thereof is preferable. The electrolytic solution may further contain a small amount of an antifreezing agent. Examples of the antifreezing agent include ethylene glycol, isopropanol, ethanol, diethylene glycol and the like.

陽極酸化時の電解液の温度は、好ましくは3℃以下、より好ましくは0℃以下である。3℃以下とすることによって安定してアモルファス二酸化チタン層が得られやすくなる。電解液温度の下限は電解液の凍結の観点から好ましくは−30℃である。
陽極酸化における電流密度は好ましくは0.1〜1000mA/cm2、より好ましくは0.1〜100mA/cm2である。また電圧は好ましくは2〜400V、より好ましくは5〜90Vである。陽極酸化時間は適宜選択できるが、好ましくは1ミリ秒間〜400分間、より好ましくは1秒間〜300分間である。
The temperature of the electrolytic solution at the time of anodization is preferably 3 ° C. or lower, more preferably 0 ° C. or lower. By setting the temperature to 3 ° C. or less, an amorphous titanium dioxide layer can be easily obtained stably. The lower limit of the electrolyte temperature is preferably −30 ° C. from the viewpoint of freezing of the electrolyte.
The current density in anodization is preferably 0.1 to 1000 mA / cm 2 , more preferably 0.1 to 100 mA / cm 2 . The voltage is preferably 2 to 400V, more preferably 5 to 90V. The anodic oxidation time can be appropriately selected, but is preferably 1 millisecond to 400 minutes, more preferably 1 second to 300 minutes.

本発明の回路基板に用いられる誘電体膜は、耐電圧の向上および漏れ電流の低減の観点から、さらにペロブスカイト構造の複合酸化物層を有するものであることが好ましい。ペロブスカイト構造の複合酸化物としては、SrTiO3、(Ba,Sr)TiO3、BaTiO3、(Pb、La)(Zr,Ti)O3、Pb(Zr,Ti)O3、PbTiO3、Pb(Mg1/3Nb2/3)O3等が挙げられる。これらのうち、Ca、Sr及びBaからなる群から選択される少なくとも一種の金属とTiとの複合酸化物が好ましい。Ca、Sr及びBaからなる群から選択される少なくとも一種の金属とTiとの複合酸化物層は、例えば、上記二酸化チタン層にCa、Sr及びBaからなる群から選択される少なくとも一種の金属元素を含むpH11以上の水溶液を80℃〜沸点の範囲で反応させることによって得られる。 The dielectric film used for the circuit board of the present invention preferably further has a composite oxide layer having a perovskite structure from the viewpoint of improving withstand voltage and reducing leakage current. As the composite oxide having a perovskite structure, SrTiO 3 , (Ba, Sr) TiO 3 , BaTiO 3 , (Pb, La) (Zr, Ti) O 3 , Pb (Zr, Ti) O 3 , PbTiO 3 , Pb ( Mg 1/3 Nb 2/3 ) O 3 and the like. Among these, a composite oxide of at least one metal selected from the group consisting of Ca, Sr and Ba and Ti is preferable. The composite oxide layer of Ti and at least one metal selected from the group consisting of Ca, Sr and Ba is, for example, at least one metal element selected from the group consisting of Ca, Sr and Ba in the titanium dioxide layer. It is obtained by reacting an aqueous solution containing 11 or more in the range of 80 ° C. to boiling point.

本発明の回路基板に用いられる誘電体膜は、耐電圧や容量密度などの観点から、厚さが1nm〜300nmであることが好ましい。誘電体膜の厚さは陽極酸化条件などを調整することによって制御できる。   The dielectric film used for the circuit board of the present invention preferably has a thickness of 1 nm to 300 nm from the viewpoint of withstand voltage, capacitance density, and the like. The thickness of the dielectric film can be controlled by adjusting the anodic oxidation conditions.

本発明の回路基板は、前記のコンデンサ以外に、レジスタ、インダクタ、アンテナ、フィルタ、電池、水晶発振子、バリスタ、圧電素子などの受動素子が組み込まれていてもよい。本発明の回路基板の製造方法によれば、基板を高温にさらすことなくコンデンサを多数形成することができるので、他の受動素子を近接して配置することができ、高集積化・小型化を容易に図ることができる。また、回路基板上に、LSI、VLSI、ULSI、GSIのごとき集積回路や発光ダイオードなどの能動素子、または前記のような受動素子を実装することによって、電子装置を構成することができる。   The circuit board of the present invention may incorporate passive elements such as a resistor, an inductor, an antenna, a filter, a battery, a crystal oscillator, a varistor, and a piezoelectric element in addition to the capacitor. According to the circuit board manufacturing method of the present invention, a large number of capacitors can be formed without exposing the board to high temperatures, so that other passive elements can be arranged close to each other, and high integration and miniaturization can be achieved. It can be easily achieved. Further, an electronic device can be configured by mounting an active element such as an integrated circuit or a light emitting diode such as an LSI, VLSI, ULSI, or GSI on the circuit board, or a passive element as described above.

次に、本発明の実施例を図面に基づいて説明する。
[第一実施例]
図3は、第一実施例に係る回路基板を備えた電子装置の概略構成を示す断面図である。回路基板50Aは、スルーホール52A及び導電体層52Bが形成された両面銅張り板FR−4基板よりなるベース基板51と、ベース基板51の一方の主面上に形成された絶縁層53−1〜53−4と、絶縁層53−1〜53−4間に配置された誘電体膜54−1〜54−3を下側電極層56−1〜56−3と上側電極層58−1〜58−3により挟んで形成されたコンデンサ57−1〜57−3と、ベース基板51の他方の主面上に形成された、第一電極層66/誘電体膜64/第二電極層68/誘電体膜64が交互に繰り返されて形成されたコンデンサ67と、回路基板50Aの表面に形成された抵抗体膜61を有する抵抗素子62などから構成され、電子装置50は回路基板50Aと、回路基板50Aの表面に搭載されたLSI70とから構成されている。
Next, embodiments of the present invention will be described with reference to the drawings.
[First embodiment]
FIG. 3 is a cross-sectional view illustrating a schematic configuration of an electronic device including the circuit board according to the first embodiment. The circuit board 50A includes a base substrate 51 made of a double-sided copper-clad board FR-4 substrate on which a through hole 52A and a conductor layer 52B are formed, and an insulating layer 53-1 formed on one main surface of the base substrate 51. To 53-4 and the dielectric films 54-1 to 54-3 disposed between the insulating layers 53-1 to 53-4, the lower electrode layers 56-1 to 56-3 and the upper electrode layers 58-1 to 58-3. Capacitors 53-1 to 57-3 sandwiched between 58-3 and the other main surface of the base substrate 51, the first electrode layer 66 / dielectric film 64 / second electrode layer 68 / The electronic device 50 includes a capacitor 67 formed by alternately repeating dielectric films 64, a resistance element 62 having a resistor film 61 formed on the surface of the circuit board 50A, and the electronic device 50 includes a circuit board 50A, a circuit LSI 70 mounted on the surface of substrate 50A It is constructed from.

本実施例に係る回路基板を備えた電子装置50では誘電体膜54−1〜54−3がアモルファス二酸化チタン層である。
図2A〜図2Hは、本実施例にかかる回路基板の製造工程を示す図である。まず、ベース基板51として両面銅張り板FR−4基板を用意した(図2A)。ベース基板51には表裏面の通電を可能にするスルーホール52Aが設けられ、両面に配線となる導電体層52Bが設けられている。
In the electronic device 50 including the circuit board according to the present embodiment, the dielectric films 54-1 to 54-3 are amorphous titanium dioxide layers.
2A to 2H are diagrams illustrating a manufacturing process of the circuit board according to the present embodiment. First, a double-sided copper-clad plate FR-4 substrate was prepared as the base substrate 51 (FIG. 2A). The base substrate 51 is provided with through holes 52A that allow energization of the front and back surfaces, and a conductor layer 52B that serves as a wiring is provided on both sides.

次に、ベース基板51の両面に、絶縁層53−1および63−1としてのエポキシ樹脂シート(味の素社製ABF−SH−9K(厚さ50μm))を接着した(図2B)。   Next, epoxy resin sheets (ABF-SH-9K (Ajinomoto Co., Inc., thickness 50 μm)) as the insulating layers 53-1 and 63-1 were bonded to both surfaces of the base substrate 51 (FIG. 2B).

絶縁層53−1の表面に、膜厚40μmのデスミア保護膜(ニチゴー・モートン社製NIT215)を、密着ロール温度105℃、線圧4kg/cmにてラミネートした。ラミネートされたデスミア保護膜を介して絶縁層53−1表面にUV−YAGレーザを3mWのエネルギーで照射し、直径約50μmの穴を穿った。酸素プラズマ装置を用いて、酸素圧力0.15mPa、500Wの出力で5分間処理した。次いで、水酸化テトラメチルアンモニウム(TMAH)5%溶液に浸漬しデスミア保護膜を剥離し、水洗乾燥してビアホール73を得た。
さらに、ビアホール73が形成された絶縁層53−1の表面に、無電解めっき法よりなるCuを鍍金し、めっきシード層74を形成した。めっきシード層74表面に膜厚40μmのドライフィルムレジスト(ニチゴー・モートン社製NIT215)を、密着ロール温度105℃、線圧4kg/cmにてラミネートした。次いで配線パターンを全波長使用の平行光紫外線を用いて露光し、炭酸ナトリウム1質量%水溶液を用いてスプレー法により現像し、配線パターンが形成されたレジスト膜75を得た(図2C)。
On the surface of the insulating layer 53-1, a desmear protective film (NIT215 manufactured by Nichigo Morton Co., Ltd.) having a film thickness of 40 μm was laminated at an adhesion roll temperature of 105 ° C. and a linear pressure of 4 kg / cm. The surface of the insulating layer 53-1 was irradiated with UV-YAG laser with an energy of 3 mW through the laminated desmear protective film, and a hole having a diameter of about 50 μm was formed. Using an oxygen plasma apparatus, treatment was performed for 5 minutes at an oxygen pressure of 0.15 mPa and an output of 500 W. Subsequently, it was immersed in a tetramethylammonium hydroxide (TMAH) 5% solution, the desmear protective film was peeled off, washed with water and dried to obtain a via hole 73.
Further, Cu made of an electroless plating method was plated on the surface of the insulating layer 53-1 on which the via hole 73 was formed to form a plating seed layer 74. A dry film resist (NIT215 manufactured by Nichigo-Morton) having a film thickness of 40 μm was laminated on the surface of the plating seed layer 74 at an adhesion roll temperature of 105 ° C. and a linear pressure of 4 kg / cm. Next, the wiring pattern was exposed using parallel light ultraviolet rays using all wavelengths, and developed by a spray method using a 1% by mass aqueous solution of sodium carbonate to obtain a resist film 75 on which the wiring pattern was formed (FIG. 2C).

電解めっき法により金属層を積層した。次いで、レジスト膜75を剥離して、レジスト膜75で覆われていた部分のめっきシード層をパネルエッチングにより除去した。エッチング液としては過酸化水素水と硫酸の混合液を用いた。これにより配線パターニングされた金属層56−1’が形成された(図2D)。   A metal layer was laminated by an electrolytic plating method. Next, the resist film 75 was peeled off, and a portion of the plating seed layer covered with the resist film 75 was removed by panel etching. As the etching solution, a mixed solution of hydrogen peroxide and sulfuric acid was used. As a result, a metal layer 56-1 'patterned by wiring was formed (FIG. 2D).

金属層56−1’のパターンに合わせてマスキングをし、チタンをスパッタ法で金属層56−1’に500nm積層して、下側電極層(チタン層)56−1を形成させた(図2E)。   Masking was performed in accordance with the pattern of the metal layer 56-1 ′, and titanium was laminated on the metal layer 56-1 ′ by sputtering to form a lower electrode layer (titanium layer) 56-1 (FIG. 2E). ).

3質量%過酸化水素、0.1質量%リン酸、及び25体積%エチレングリコールを含む水溶液を電解液として用い、下側電極層56−1の表面を−10℃、60Vで陽極酸化して誘電体膜54−1を形成した。誘電体膜54−1は、厚さ約140nmのアモルファス二酸化チタン層であった(図2F)。   An aqueous solution containing 3% by mass hydrogen peroxide, 0.1% by mass phosphoric acid, and 25% by volume ethylene glycol was used as the electrolyte, and the surface of the lower electrode layer 56-1 was anodized at −10 ° C. and 60V. A dielectric film 54-1 was formed. The dielectric film 54-1 was an amorphous titanium dioxide layer having a thickness of about 140 nm (FIG. 2F).

なお、チタンを積層後、できるだけ速やかに陽極酸化をすることが望ましい。これは、チタン表面の酸化膜は非晶質の陽極酸化膜だけであることが望ましいため、チタン表面で結晶性の自然酸化膜が成長することをできるだけ避けるためである。結晶性の酸化膜はコンデンサを形成したときに漏れ電流を増加させる。通常、チタン表面が空気中にさらされる時間が5分間程度以内であれば、作成されるコンデンサの性能にほとんど影響ない。   It is desirable to anodize as soon as possible after laminating titanium. This is because it is desirable that the oxide film on the titanium surface is only an amorphous anodic oxide film, so that the growth of a crystalline natural oxide film on the titanium surface is avoided as much as possible. A crystalline oxide film increases leakage current when a capacitor is formed. Usually, if the time during which the titanium surface is exposed to the air is within about 5 minutes, the performance of the capacitor to be produced is hardly affected.

誘電体膜54−1のパターンに合わせたマスクを用い、銅を誘電体膜54−1上に蒸着し、さらに電解めっき法により上側電極層58−1を5μm積層した(図2G)。下側電極層56−1、誘電体膜54−1および上側電極層58−1によってコンデンサが形成された。   Using a mask matched to the pattern of the dielectric film 54-1, copper was vapor-deposited on the dielectric film 54-1, and an upper electrode layer 58-1 was laminated by 5 μm by electrolytic plating (FIG. 2G). A capacitor was formed by the lower electrode layer 56-1, the dielectric film 54-1, and the upper electrode layer 58-1.

次いで、構造体の表面に絶縁層53−2としてのエポキシ樹脂シート(味の素社製ABF−SH−9K(厚さ50μm))を接着した(図2H)。   Next, an epoxy resin sheet (ABF-SH-9K (Ajinomoto Co., Inc., thickness 50 μm)) as the insulating layer 53-2 was adhered to the surface of the structure (FIG. 2H).

上記の操作を繰り返すことによって、図3に示すような、絶縁層53−1〜53−4と誘電体膜54−11〜54−3とがそれぞれ交互に積層された多層構造を形成させた。なお、各下側電極層56及び上側電極層58間にはビアなどの配線59が形成されている。   By repeating the above operation, a multilayer structure in which insulating layers 53-1 to 53-4 and dielectric films 54-11 to 54-3 were alternately laminated as shown in FIG. 3 was formed. A wiring 59 such as a via is formed between each lower electrode layer 56 and upper electrode layer 58.

ベース基板51の他方の主面上に形成された絶縁層63−1上に、無電解めっき法によるめっきシード層(図示せず)と電解メッキ法による第一電極層66を形成した。次いで第一電極層66上に、上記誘電体膜54−1と同様に誘電体膜64を形成した。次いで第一電極層と同様にして第二電極層68を形成し、さらに誘電体膜64を形成した。さらに第一電極層66/誘電体膜54−1/第二電極層68/誘電体膜54−1/第一電極層66を形成し、第一電極層66同士、または第二電極層68同士を接続するビア69Aおよび69Bを形成し大容量のコンデンサ67を形成した。   On the insulating layer 63-1 formed on the other main surface of the base substrate 51, a plating seed layer (not shown) by an electroless plating method and a first electrode layer 66 by an electrolytic plating method were formed. Next, a dielectric film 64 was formed on the first electrode layer 66 in the same manner as the dielectric film 54-1. Next, a second electrode layer 68 was formed in the same manner as the first electrode layer, and a dielectric film 64 was further formed. Further, the first electrode layer 66 / dielectric film 54-1 / second electrode layer 68 / dielectric film 54-1 / first electrode layer 66 are formed, and the first electrode layers 66 or the second electrode layers 68 are formed. Vias 69A and 69B are formed to form a large-capacitance capacitor 67.

さらに、回路基板50Aの表面には電極79を形成した。次いで真空積層プレスにより回路基板50Aの構造体全体を一体化・貼り合わせた。具体的には60Torr以下の圧力で、温度180℃の状態で70分間に亘り線圧30kg/cmの条件を用いた。これを断面観察により確認したところ良好な多層からなる回路基板を得た。さらに、表面のオーバーコート層をスクリーン印刷とフォトリソ法を併用して形成した。次いで、回路基板50Aの表面にLSI70等の電子部品を半田付けした。以上により、図3に示す第一実施例に係る回路基板及び電子装置が形成された。   Further, an electrode 79 was formed on the surface of the circuit board 50A. Next, the entire structure of the circuit board 50A was integrated and bonded by a vacuum lamination press. Specifically, the pressure of 60 Torr or less and the temperature of 180 ° C. and the linear pressure of 30 kg / cm for 70 minutes were used. When this was confirmed by cross-sectional observation, a good multi-layer circuit board was obtained. Furthermore, a surface overcoat layer was formed by using both screen printing and a photolithographic method. Next, electronic components such as LSI 70 were soldered to the surface of the circuit board 50A. Thus, the circuit board and electronic device according to the first example shown in FIG. 3 were formed.

本実施例によれば、コンデンサ57−1〜57−3および67を絶縁層間に形成することにより多層化が容易であり、また、大容量のコンデンサを形成することができる。したがって、回路基板50Aの表面に実装されるコンデンサの数を低減し、LSI70等の能動素子の実装可能な数を増加すると共に回路基板を小型化することができる。ひいては、能動素子間を近接することにより電子装置の動作速度の高速化することができる。   According to the present embodiment, the capacitors 57-1 to 57-3 and 67 are formed between the insulating layers, so that multilayering is easy and a large-capacity capacitor can be formed. Therefore, the number of capacitors mounted on the surface of the circuit board 50A can be reduced, the number of active elements such as the LSI 70 that can be mounted can be increased, and the circuit board can be downsized. As a result, the operation speed of the electronic device can be increased by bringing the active elements close to each other.

[第二実施例]
第二実施例は、第一実施例の誘電体膜54−1〜54−3および64として、アモルファス二酸化チタン層とチタン酸バリウム層とが積層されたものを用いた以外は第一実施例と同じである。
アモルファス二酸化チタン層とチタン酸バリウム層とが積層された誘電体膜は以下の方法で得た。
まず、20%水酸化テトラメチルアンモニウム水溶液1Lに水酸化バリウム八水和物10gを溶解して処理液を得た。
第一実施例と同様にして誘電体膜(アモルファス二酸化チタン層)を形成し、次いで、該二酸化チタン層表面を前記処理液に4時間接触させた。次に0.1N硝酸で付着している炭酸バリウムを溶解除去し、さらに水洗した。水洗後、乾燥した。アモルファス二酸化チタン層の表面から平均して約20nmの深さの部分までがチタン酸バリウムに化成された。
[Second Example]
The second embodiment is the same as the first embodiment except that the dielectric films 54-1 to 54-3 and 64 of the first embodiment are formed by laminating an amorphous titanium dioxide layer and a barium titanate layer. The same.
A dielectric film in which an amorphous titanium dioxide layer and a barium titanate layer were laminated was obtained by the following method.
First, 10 g of barium hydroxide octahydrate was dissolved in 1 L of a 20% tetramethylammonium hydroxide aqueous solution to obtain a treatment solution.
A dielectric film (amorphous titanium dioxide layer) was formed in the same manner as in the first example, and then the surface of the titanium dioxide layer was brought into contact with the treatment liquid for 4 hours. Next, barium carbonate adhering with 0.1N nitric acid was dissolved and removed, and further washed with water. After washing with water, it was dried. Barium titanate was formed from the surface of the amorphous titanium dioxide layer to an average depth of about 20 nm.

[第三実施例]
第三実施例は、第一実施例で行ったチタンの陽極酸化を5Vで行い、誘電体膜54−1〜54−3の厚さを12nmにした以外は第一実施例と同じである。
[Third embodiment]
The third example is the same as the first example except that the anodic oxidation of titanium performed in the first example is performed at 5 V and the thickness of the dielectric films 54-1 to 54-3 is set to 12 nm.

[第四実施例]
第四実施例は、第一実施例で行ったチタンの陽極酸化を90Vで行い、誘電体膜54−1〜54−3の厚さを210nmにした以外は第一実施例と同じである。
[Fourth embodiment]
The fourth embodiment is the same as the first embodiment except that the anodic oxidation of titanium performed in the first embodiment is performed at 90 V and the thickness of the dielectric films 54-1 to 54-3 is set to 210 nm.

[第五実施例]
図4は、第五実施例に係る回路基板を備えた電子装置80の概略構成を示す断面図である。回路基板80Aは、絶縁層81−1〜81−4とプリプレグ85−1〜85−4が交互に積層され、且つスルーホール86が設けられたベース基板80Bと、ベース基板80B上に形成された絶縁層53−1〜53−4と、回路基板80A表面に形成された抵抗素子92などから構成されている。さらに電子装置80は回路基板80Aと、回路基板80Aの表面に搭載されたLSI70とから構成されている。
[Fifth Example]
FIG. 4 is a cross-sectional view showing a schematic configuration of an electronic device 80 including a circuit board according to the fifth embodiment. The circuit board 80A is formed on the base substrate 80B and the base substrate 80B in which the insulating layers 81-1 to 81-4 and the prepregs 85-1 to 85-4 are alternately stacked and the through hole 86 is provided. Insulating layers 53-1 to 53-4 and a resistance element 92 formed on the surface of the circuit board 80A. Furthermore, the electronic device 80 includes a circuit board 80A and an LSI 70 mounted on the surface of the circuit board 80A.

コンデンサ87は、絶縁層81−1〜81−4上に選択的に形成された下側電極層82−1〜82−4と、絶縁層81−1〜81−4及び下側電極層82−1〜82−4を覆う誘電体膜83−1〜83−4と、誘電体膜83−1〜83−4上に下側電極層82−1〜82−4に対向して形成された上側電極層84−1〜84−4とから構成されている。下側電極層82−1〜82−4および上側電極層84−1〜84−4はスルーホール86によってそれぞれが並列に接続されている。誘電体膜83−1〜83−4はアモルファス二酸化チタンで形成されている。   The capacitor 87 includes lower electrode layers 82-1 to 82-4 selectively formed on the insulating layers 81-1 to 81-4, the insulating layers 81-1 to 81-4, and the lower electrode layer 82-. Dielectric films 83-1 to 83-4 covering 1 to 82-4 and upper sides formed on the dielectric films 83-1 to 83-4 so as to face the lower electrode layers 82-1 to 82-4 It is comprised from the electrode layers 84-1 to 84-4. The lower electrode layers 82-1 to 82-4 and the upper electrode layers 84-1 to 84-4 are connected in parallel by through holes 86, respectively. The dielectric films 83-1 to 83-4 are made of amorphous titanium dioxide.

回路基板80Aは以下の方法で製造した。まず、絶縁層81及び下側電極層82用の導電層が形成された片面銅張り板FR−4基板を用意し、基板表面の銅膜をエッチングして下側電極層82を形成した。次いで、第一実施例と同様に、下側電極層82上にチタンを積層し、陽極酸化により誘電体膜83を形成した。誘電体膜83上に第一実施例において説明した方法と同様の方法で下側電極層82に対向する上側電極層84を形成した。以上によりコンデンサ87が形成された。
コンデンサ87が形成された絶縁層81を4枚用意し、絶縁層81間にプレプリグ85を配置し、加熱温度80℃、線圧4kg/cmにてラミネートして密着させた。ドリル穿孔および電気めっき法によりスルーホールを形成した。コンデンサ87を並列接続させて内蔵するビルドアップ基板用のベース基板が形成された。
The circuit board 80A was manufactured by the following method. First, a single-sided copper-clad board FR-4 substrate on which a conductive layer for the insulating layer 81 and the lower electrode layer 82 was formed was prepared, and the lower electrode layer 82 was formed by etching the copper film on the substrate surface. Next, as in the first example, titanium was laminated on the lower electrode layer 82, and a dielectric film 83 was formed by anodic oxidation. An upper electrode layer 84 facing the lower electrode layer 82 was formed on the dielectric film 83 in the same manner as described in the first embodiment. Thus, a capacitor 87 was formed.
Four insulating layers 81 on which capacitors 87 were formed were prepared, prepregs 85 were placed between the insulating layers 81, and laminated and adhered at a heating temperature of 80 ° C. and a linear pressure of 4 kg / cm. Through holes were formed by drilling and electroplating. A base substrate for a build-up substrate in which capacitors 87 were connected in parallel was formed.

次いで、ベース基板の両側に絶縁層53−1〜53−4としてのエポキシ樹脂シート(味の素社製ABF−SH−9K(厚さ50μm))を接着し、配線89〜91及び回路基板80A表面に電極79を形成した。次いで、回路基板80Aの表面にLSI70等の電子部品を半田付けした。以上により、図4に示す本実施例に係る回路基板80Aを備えた電子装置80が形成された。   Next, epoxy resin sheets (ABF-SH-9K manufactured by Ajinomoto Co., Inc. (thickness 50 μm)) as the insulating layers 53-1 to 53-4 are bonded to both sides of the base substrate, and the surfaces of the wirings 89 to 91 and the circuit board 80A are adhered. An electrode 79 was formed. Next, electronic components such as LSI 70 were soldered to the surface of the circuit board 80A. As a result, the electronic device 80 including the circuit board 80A according to the present embodiment shown in FIG. 4 was formed.

本実施例によれば、ベース基板80A中に大容量のコンデンサを形成することができる。また、ベース基板80A上にもコンデンサを形成することができるので、第一〜第四実施例と比較して、回路基板の単位面積当たりの静電容量、いわゆる静電容量密度を増加することができる。さらに、第一〜第四実施例と比較して、ベース基板80A上に形成される配線の自由度を高めることができる。   According to the present embodiment, a large-capacity capacitor can be formed in the base substrate 80A. Further, since the capacitor can be formed on the base substrate 80A, the capacitance per unit area of the circuit board, that is, the so-called capacitance density can be increased as compared with the first to fourth embodiments. it can. Furthermore, the degree of freedom of the wiring formed on the base substrate 80A can be increased as compared with the first to fourth embodiments.

[第六実施例]
第六実施例に係る回路基板は、ポリイミド樹脂からなる絶縁層が積層されたフレキシブル基板に係るものであり、絶縁層間に形成されたコンデンサがアモルファス二酸化チタン層を有する誘電体膜を有するものである。
図5は、第六実施例に係る回路基板を備えた電子装置100の概略構成を示す断面図である。回路基板100Aは、ポリイミド樹脂よりなる絶縁層101−1〜101−4間あるいは絶縁層111−1〜111−2間に形成されたコンデンサ105、115と、回路基板100A表面に形成された抵抗素子108などから構成されている。電子装置100は回路基板100Aと、回路基板100Aの表面に搭載されたLSI70などから構成されている。
[Sixth embodiment]
The circuit board according to the sixth embodiment relates to a flexible board on which an insulating layer made of polyimide resin is laminated, and a capacitor formed between the insulating layers has a dielectric film having an amorphous titanium dioxide layer. .
FIG. 5 is a cross-sectional view showing a schematic configuration of the electronic device 100 including the circuit board according to the sixth embodiment. The circuit board 100A includes capacitors 105 and 115 formed between insulating layers 101-1 to 101-4 or between insulating layers 111-1 to 111-2 made of polyimide resin, and a resistance element formed on the surface of the circuit board 100A. 108 or the like. The electronic device 100 includes a circuit board 100A and an LSI 70 mounted on the surface of the circuit board 100A.

コンデンサ105は、絶縁層101−1〜101−3を覆うようにまたは選択的に形成された下側電極層102−1〜102−3と、絶縁層101−1〜101−3及び下側電極層102−1〜102−3を覆う誘電体膜103−1〜103−3と、誘電体膜上に選択的に形成された上側電極層104−1〜104−3より構成され、ビア106により電気的に接続されている。   The capacitor 105 includes lower electrode layers 102-1 to 102-3 that are selectively formed so as to cover the insulating layers 101-1 to 101-3, and the insulating layers 101-1 to 101-3 and the lower electrodes. The dielectric films 103-1 to 103-3 covering the layers 102-1 to 102-3 and the upper electrode layers 104-1 to 104-3 selectively formed on the dielectric film are formed by vias 106. Electrically connected.

また、コンデンサ115は、絶縁層111−1を覆うようにまたは選択的に形成された下側電極層112と、絶縁層111及び下側電極層112を覆う誘電体膜113と、誘電体膜113上に選択的に形成された上側電極層114より構成され、ビア116等により他の配線に電気的に接続されている。
本実施例に係る回路基板100Aを備えた電子装置100は、絶縁層がポリイミド樹脂により形成され、誘電体膜103−1〜103−3、113がアモルファス二酸化チタンにより形成されている。
The capacitor 115 includes a lower electrode layer 112 that is selectively formed so as to cover the insulating layer 111-1, a dielectric film 113 that covers the insulating layer 111 and the lower electrode layer 112, and a dielectric film 113. The upper electrode layer 114 is selectively formed on the upper electrode layer 114 and is electrically connected to other wirings by vias 116 or the like.
In the electronic device 100 including the circuit board 100A according to the present embodiment, the insulating layer is formed of polyimide resin, and the dielectric films 103-1 to 103-3 and 113 are formed of amorphous titanium dioxide.

回路基板100Aは以下の方法で製造した。図6(A)〜(C)は第六実施例に係る回路基板の製造工程の一部を示す図である。
まず、パイレックス(登録商標)ガラスのプロセス用基板PSの表面に、非感光性のポリイミド樹脂膜111−1をスピンコート法により約10μmの厚さで形成した。なお、塗布方法としては、スピンコート法の替わりにスクリーン印刷法,スプレー法,カーテンコート法,ロールコート法,ディップ法を用いてもよい。
プロセス用基板上に形成されたポリイミド樹脂膜を温度80℃で30分間の乾燥、そして350℃で30分間の加熱を行って硬化させ絶縁層111−1を形成した。次いで、CMP(化学機械研磨)法によりこの絶縁層111−1を研磨・平坦化した。
絶縁層111−1表面にスパッタ法により厚さ1μmのチタン層112を形成し、下側電極層102とした。
チタン層形成後速やかに、下側電極層112の表面を、1質量%過酸化水素、0.3質量%アジピン酸、及び25体積%エチレングリコールを含む水溶液を電解液として用い、−10℃、60Vで陽極酸化し、厚さ約140nmのアモルファス二酸化チタン層113を形成させた(図6(A))。
The circuit board 100A was manufactured by the following method. 6A to 6C are views showing a part of the manufacturing process of the circuit board according to the sixth embodiment.
First, a non-photosensitive polyimide resin film 111-1 having a thickness of about 10 μm was formed on the surface of a Pyrex (registered trademark) glass process substrate PS by spin coating. As a coating method, a screen printing method, a spray method, a curtain coating method, a roll coating method, or a dip method may be used instead of the spin coating method.
The polyimide resin film formed on the process substrate was cured by drying at a temperature of 80 ° C. for 30 minutes and heating at 350 ° C. for 30 minutes to form an insulating layer 111-1. Next, the insulating layer 111-1 was polished and planarized by a CMP (Chemical Mechanical Polishing) method.
A titanium layer 112 having a thickness of 1 μm was formed on the surface of the insulating layer 111-1 by sputtering to form the lower electrode layer 102.
Immediately after the formation of the titanium layer, the surface of the lower electrode layer 112 is −10 ° C. using an aqueous solution containing 1% by mass of hydrogen peroxide, 0.3% by mass of adipic acid and 25% by volume of ethylene glycol as an electrolyte. Anodization was performed at 60 V to form an amorphous titanium dioxide layer 113 having a thickness of about 140 nm (FIG. 6A).

次に、誘電体膜113上にスパッタ法でCr/Cuよりなる積層導電体(図示せず)を成膜し、その上に電解めっき法により厚さ約5μmのCu膜(上側電極層)114を形成した。さらに、上側電極層114の表面に厚さ約10μmのレジスト膜118を塗布し、ガラスマスクを重ねて水銀ランプにて400MmJ/cm2の露光を行い、アルカリを含む現像液にて露光部分を溶解除去した(図6(B))。 Next, a laminated conductor (not shown) made of Cr / Cu is formed on the dielectric film 113 by sputtering, and a Cu film (upper electrode layer) 114 having a thickness of about 5 μm is formed thereon by electrolytic plating. Formed. Further, a resist film 118 having a thickness of about 10 μm is applied to the surface of the upper electrode layer 114, a glass mask is overlaid, exposure is performed at 400 MmJ / cm 2 with a mercury lamp, and the exposed portion is dissolved with a developer containing alkali. It was removed (FIG. 6 (B)).

レジスト膜118をマスクとして、上側電極層114のエッチングを行ない、パターン化された上側電極層114を形成した。以上により下側電極層112と上側電極層114とそれらに挟まれた誘電体膜113とからなるコンデンサ115が形成された。次いで絶縁層111−2を形成した(図6(C))。さらに、同様の方法により、誘電体膜103−1〜103−3を有するコンデンサ105を同様にして形成した。   Using the resist film 118 as a mask, the upper electrode layer 114 was etched to form a patterned upper electrode layer 114. Thus, the capacitor 115 including the lower electrode layer 112, the upper electrode layer 114, and the dielectric film 113 sandwiched between them was formed. Next, an insulating layer 111-2 was formed (FIG. 6C). Further, the capacitor 105 having the dielectric films 103-1 to 103-3 was similarly formed by the same method.

誘電体膜103中のビア107は、誘電体膜103上にレジスト膜を形成し、レジスト膜をパターニングして、フッ化水素酸等により誘電体膜103をエッチングしてビアホール(図示せず)を形成し、さらに、上述した無電解めっき法によるメッキシード層を形成し、次いで電解メッキ法によりメッキシード層上にめっき膜を成長させて形成した。なお、誘電体膜103上に上側電極層104および絶縁層101を形成後に、これらの層を貫通して誘電体膜を露出させるビアホールを予め形成し、次いで誘電体膜104をエッチングしてもよい。以上により形成された回路基板をパイレックス(登録商標)ガラスから剥離してフィルム化した。   Via 107 in dielectric film 103 forms a resist film on dielectric film 103, patterns the resist film, and etches dielectric film 103 with hydrofluoric acid or the like to form via holes (not shown). Then, a plating seed layer was formed by the above-described electroless plating method, and then a plating film was grown on the plating seed layer by the electrolytic plating method. Note that after forming the upper electrode layer 104 and the insulating layer 101 on the dielectric film 103, via holes that expose the dielectric film through these layers may be formed in advance, and then the dielectric film 104 may be etched. . The circuit board formed as described above was peeled from Pyrex (registered trademark) glass to form a film.

本実施例によれば、従来のようにプロセス基板PSの直上にコンデンサ115を形成できるだけでなく、ポリイミド樹脂からなる積層された絶縁層101−1〜101−4間にコンデンサ105を形成することが可能である。したがって、従来と比較して大容量のコンデンサを形成することができる。また、本実施例の回路基板を曲率半径1mmで180度に曲げてもコンデンサの性能に影響は無かった。これは、誘電体のアモルファス二酸化チタンが可撓性に優れているからであると考えられる。   According to the present embodiment, not only can the capacitor 115 be formed directly on the process substrate PS as in the prior art, but also the capacitor 105 can be formed between the laminated insulating layers 101-1 to 101-4 made of polyimide resin. Is possible. Therefore, it is possible to form a capacitor having a larger capacity than in the conventional case. Further, even if the circuit board of this example was bent at 180 degrees with a curvature radius of 1 mm, the performance of the capacitor was not affected. This is presumably because the dielectric amorphous titanium dioxide is excellent in flexibility.

[第七実施例]
第七実施例に係る回路基板は、電子装置の筐体をベース基板としたものである。本実施例では、エポキシ系樹脂コートマグネシウムよりなる筐体を用いた。
図7は、第七実施例に係る回路基板を備えた電子装置の概略構成を示す断面図である。
回路基板140Aは、電子装置の筐体であるベース基板141と、ベース基板141上に形成されたコンデンサ147と、ベース基板141及びコンデンサ147を覆う絶縁層145と、回路基板140A表面に形成された抵抗素子148などから構成されている。電子装置140は、回路基板140Aと、回路基板140A表面に搭載されたLSI70などから構成されている。
[Seventh embodiment]
The circuit board according to the seventh embodiment uses the casing of the electronic device as a base board. In this example, a casing made of epoxy resin coated magnesium was used.
FIG. 7 is a cross-sectional view showing a schematic configuration of an electronic device including a circuit board according to a seventh embodiment.
The circuit board 140A is formed on the surface of the circuit board 140A, a base board 141 that is a housing of the electronic device, a capacitor 147 formed on the base board 141, an insulating layer 145 that covers the base board 141 and the capacitor 147, and the like. It consists of a resistance element 148 and the like. The electronic device 140 includes a circuit board 140A and an LSI 70 mounted on the surface of the circuit board 140A.

回路基板140Aは以下の方法で製造した。まず、ベース基板上にパターニングしたメタルマスクを設置し、スパッタ法を用いて厚さ1.2μmのチタン膜を形成して下側電極層142とした。
その後速やかに、下側電極層142の表面を、1質量%過酸化水素、0.1質量%リン酸、及び25体積%エチレングリコールを含む水溶液を電解液として用い、−10℃、60Vで陽極酸化し、厚さ約140nmのアモルファス二酸化チタンからなる誘電体膜143を形成した。
誘電体膜143上にスパッタ法でCr/Cuよりなる積層導電体(図示せず)を成膜し、その上に電解めっき法により厚さ約5μmのCu膜(上側電極層)144を形成した。さらにその上に、絶縁層145としてエポキシ樹脂シート(味の素社製ABF−SH−9K(厚さ50μm))を接着した。
The circuit board 140A was manufactured by the following method. First, a patterned metal mask was placed on the base substrate, and a titanium film having a thickness of 1.2 μm was formed using a sputtering method to form the lower electrode layer 142.
Immediately thereafter, the surface of the lower electrode layer 142 was anoded at −10 ° C. and 60 V using an aqueous solution containing 1% by mass hydrogen peroxide, 0.1% by mass phosphoric acid, and 25% by volume ethylene glycol as an electrolyte. Oxidized to form a dielectric film 143 made of amorphous titanium dioxide having a thickness of about 140 nm.
A laminated conductor (not shown) made of Cr / Cu was formed on the dielectric film 143 by sputtering, and a Cu film (upper electrode layer) 144 having a thickness of about 5 μm was formed thereon by electrolytic plating. . Further, an epoxy resin sheet (ABF-SH-9K (Ajinomoto Co., Inc., thickness: 50 μm)) as an insulating layer 145 was adhered thereon.

アモルファス二酸化チタンを誘電体膜143とするコンデンサは、高容量密度で漏れ電流が少なく、電子装置の筐体であるベース基板141を損傷させることなく、かつ高い付着強度を有するので、信頼性の高い回路を形成することができる。さらに、筐体上に回路基板140A及び電子部品を備えた電子装置140を形成することが可能であるので、一層の電子装置の小型化を図ることができる。   A capacitor using amorphous titanium dioxide as a dielectric film 143 has high capacitance density, low leakage current, high damage strength without damaging the base substrate 141 which is a casing of the electronic device, and high reliability. A circuit can be formed. Furthermore, since the electronic device 140 including the circuit board 140A and the electronic components can be formed over the housing, the electronic device can be further reduced in size.

本発明の一実施形態に係る回路基板の要部断面図である。It is principal part sectional drawing of the circuit board which concerns on one Embodiment of this invention. (A)〜(H)は第一実施例に係る回路基板の製造工程を示す図である。(A)-(H) are figures which show the manufacturing process of the circuit board based on a 1st Example. 本発明の第一実施例に係る回路基板を備えた電子装置の要部断面図である。It is principal part sectional drawing of the electronic apparatus provided with the circuit board based on the 1st Example of this invention. 本発明の第五四実施例に係る回路基板を備えた電子装置の要部断面図である。It is principal part sectional drawing of the electronic apparatus provided with the circuit board based on 5th 4th Example of this invention. 本発明の第六実施例に係る回路基板を備えた電子装置の要部断面図である。It is principal part sectional drawing of the electronic apparatus provided with the circuit board based on 6th Example of this invention. (A)〜(C)は第六実施例に係る回路基板の製造工程の一部を示す図である。(A)-(C) are figures which show a part of manufacturing process of the circuit board based on 6th Example. 本発明の第七実施例に係る回路基板を備えた電子装置の要部断面図である。It is principal part sectional drawing of the electronic apparatus provided with the circuit board based on 7th Example of this invention.

符号の説明Explanation of symbols

10、50A、80A、100A、140A:回路基板
11:ベース基板
12:第一電極層
13:誘電体膜
14:第二電極層
15:コンデンサ
16:絶縁層
50、80、100、140:電子装置
10, 50A, 80A, 100A, 140A: Circuit board 11: Base board 12: First electrode layer 13: Dielectric film 14: Second electrode layer 15: Capacitor 16: Insulating layer 50, 80, 100, 140: Electronic device

Claims (7)

ベース基板と絶縁層とが積層された構造を有する回路基板であって、
該回路基板中または回路基板上に
第一電極層と
陽極酸化によって得られるアモルファス二酸化チタン層、および該アモルファス二酸化チタン層にCa、Sr及びBaからなる群から選択される少なくとも一種の金属元素を含むpH11以上の水溶液を80℃〜沸点の範囲で反応させることによって得られるペロブスカイト構造の複合酸化物層を有する誘電体膜と
第二電極層と
からなるコンデンサが組み込まれた回路基板。
A circuit board having a structure in which a base substrate and an insulating layer are laminated,
A first electrode layer in or on the circuit board;
An amorphous titanium dioxide layer obtained by anodization , and an aqueous solution having a pH of 11 or more containing at least one metal element selected from the group consisting of Ca, Sr and Ba are reacted in the range of 80 ° C. to boiling point. A circuit board in which a capacitor comprising a dielectric film having a complex oxide layer having a perovskite structure and a second electrode layer is incorporated.
コンデンサが、第一電極層と第二電極層とを誘電体膜を挟んで複数交互に積層させたものである請求項に記載の回路基板。 Capacitors, circuit board according to claim 1 and the first electrode layer and a second electrode layer is obtained by laminating a plurality alternately across the dielectric film. ベース基板が樹脂材料からなる請求項1または2に記載の回路基板。 The circuit board according to claim 1 or 2 base substrate made of a resin material. ベース基板が、エポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂、フッ素系共重合体及びファイバガラスからなる群から選ばれる少なくとも一つの材料からなる請求項1〜のいずれか1項に記載の回路基板。 Base substrate, an epoxy resin, the circuit board according to the polyimide resin, any one of a polyester resin, according to claim 1 to 3 comprising at least one material selected from the group consisting of fluorine-based copolymer and fiber glass. 請求項1〜のいずれか1項に記載の回路基板と電子部品とを備えた電子装置。 Electronic device that includes a circuit board and an electronic component according to any one of claims 1-4. チタンまたはチタン合金からなる金属層を形成する工程、
過酸化水素を含む温度3℃以下の電解液中で陽極酸化して金属層表面をアモルファス二酸化チタン層に化成する工程、
アモルファス二酸化チタン層にCa、Sr及びBaからなる群から選択される少なくとも一種の金属元素を含むpH11以上の水溶液を80℃〜沸点の範囲で反応させることによってペロブスカイト構造の複合酸化物層を形成する工程、および
ペロブスカイト構造の複合酸化物層の上に金属層を形成する工程を含む、請求項1〜に記載の回路基板の製造方法。
Forming a metal layer made of titanium or a titanium alloy;
A process of anodizing in an electrolyte containing hydrogen peroxide at a temperature of 3 ° C. or less to form a metal layer surface into an amorphous titanium dioxide layer;
A complex oxide layer having a perovskite structure is formed by reacting an amorphous titanium dioxide layer with an aqueous solution having a pH of 11 or more containing at least one metal element selected from the group consisting of Ca, Sr and Ba in the range of 80 ° C. to boiling point. process, and on the complex oxide layer having a perovskite structure comprising the steps of forming a metal layer, the manufacturing method of circuit board of claim 1-4.
ロブスカイト構造の複合酸化物層の上に金属層を形成する工程において、金属層がチタンまたはチタン合金からなるものである請求項に記載の回路基板の製造方法。 In the step of forming a metal layer on the complex oxide layer of the perovskite structure, method of manufacturing a circuit board according to claim 6 metal layers are made of titanium or a titanium alloy.
JP2008149018A 2008-06-06 2008-06-06 Circuit board, manufacturing method thereof, and electronic apparatus Expired - Fee Related JP5171407B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008149018A JP5171407B2 (en) 2008-06-06 2008-06-06 Circuit board, manufacturing method thereof, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008149018A JP5171407B2 (en) 2008-06-06 2008-06-06 Circuit board, manufacturing method thereof, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2009295843A JP2009295843A (en) 2009-12-17
JP5171407B2 true JP5171407B2 (en) 2013-03-27

Family

ID=41543755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008149018A Expired - Fee Related JP5171407B2 (en) 2008-06-06 2008-06-06 Circuit board, manufacturing method thereof, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5171407B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018117111A1 (en) * 2016-12-21 2018-06-28 大日本印刷株式会社 Through electrode substrate, semiconductor device and method for producing through electrode substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313469A (en) * 2000-02-23 2001-11-09 Ngk Spark Plug Co Ltd Capacitor including wiring board
JP4103502B2 (en) * 2002-08-28 2008-06-18 株式会社トッパンNecサーキットソリューションズ Multilayer wiring board and manufacturing method thereof
WO2005080074A1 (en) * 2004-02-19 2005-09-01 Hitachi Chemical Co., Ltd. Thin film composite material, method for producing same, and multilayer wiring board and electronic component using such thin film composite material
JP4653033B2 (en) * 2005-07-12 2011-03-16 日本特殊陶業株式会社 Wiring board
JP2007165814A (en) * 2005-11-15 2007-06-28 Hitachi Chem Co Ltd Member for capacitor embedded in substrate, and substrate with embedded capacitor using it and manufacturing method of the substrate

Also Published As

Publication number Publication date
JP2009295843A (en) 2009-12-17

Similar Documents

Publication Publication Date Title
JP4332533B2 (en) Capacitor-embedded printed circuit board and manufacturing method thereof
JP4971152B2 (en) Printed wiring board
JP4700332B2 (en) Multilayer printed circuit board
JP4288266B2 (en) Manufacturing method of printed circuit board with built-in multilayer capacitor
US20080248596A1 (en) Method of making a circuitized substrate having at least one capacitor therein
TWI302159B (en)
US7361568B2 (en) Embedded capacitors and methods for their fabrication and connection
CN109964544B (en) Electronic component and electronic component manufacturing method
US8730647B2 (en) Printed wiring board with capacitor
JP2007281466A (en) Method of producing printed-circuit board with capacitor incorporated therein
JP2008533749A (en) Embedded capacitive layer patterned on printed circuit
WO2012161074A1 (en) Treatment solution for forming migration suppression layer, and production method for laminate having migration suppression layer
US7079373B2 (en) Dielectric sheet, method for fabricating the dielectric sheet, printed circuit and patch antenna using the dielectric sheet, and method for fabricating the printed circuit
JP4734369B2 (en) Capacitor and manufacturing method thereof
JP4192946B2 (en) MATERIAL FOR MULTILAYER WIRING BOARD CONTAINING CAPACITOR, MULTILAYER WIRING BOARD SUBSTRATE, MULTILAYER WIRING BOARD AND METHOD FOR PRODUCING THE SAME
JP5171407B2 (en) Circuit board, manufacturing method thereof, and electronic apparatus
JP4089520B2 (en) Printed wiring board, multilayer wiring board, and semiconductor device
KR100665367B1 (en) Thin film capacitor embedded printed circuit board, and its manufacturing method
JP2006229097A (en) Capacitor film and manufacturing method therefor
JP4492071B2 (en) Wiring board manufacturing method
CN114501810A (en) Fine pitch circuit board structure and manufacturing method thereof
WO2005065274A2 (en) Dielectric sheet, method for fabricating the dielectric sheet, printed circuit and patch antenna using the dielectric sheet, and method for fabricating the printed circuit
JP2008112815A (en) Manufacturing method for capacitor element incorporated in wiring circuit board, and wiring circuit board
JP2006019407A (en) Manufacturing method of multilayer wiring board with built-in capacitor, and the multilayer wiring board
JP2010103556A (en) Circuit board, electronic device and method of manufacturing circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121225

R150 Certificate of patent or registration of utility model

Ref document number: 5171407

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees