JP5163134B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5163134B2 JP5163134B2 JP2008001657A JP2008001657A JP5163134B2 JP 5163134 B2 JP5163134 B2 JP 5163134B2 JP 2008001657 A JP2008001657 A JP 2008001657A JP 2008001657 A JP2008001657 A JP 2008001657A JP 5163134 B2 JP5163134 B2 JP 5163134B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- gap
- underfill resin
- nozzle
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Description
本発明は、回路基板の表面に半導体素子を実装する半導体装置の製造方法に関し、特に、半導体素子と回路基板の隙間に樹脂を充填して封止する半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device in which a semiconductor element is mounted on a surface of a circuit board, and more particularly to a method for manufacturing a semiconductor device in which a gap between a semiconductor element and a circuit board is filled with a resin and sealed.
従来、フリップチップボンディング技術を用いた半導体装置では、半田バンプの接続信頼性の向上が要求されている。この要求を満たすために、まず、表面に半田バンプが形成された半導体素子をフリップチップボンディングにより回路基板に搭載する。そして、半導体素子と回路基板の間隙にアンダーフィル樹脂を充填させ、そのアンダーフィル樹脂を硬化させて封止する実装方法が行われている。 2. Description of the Related Art Conventionally, semiconductor devices using flip chip bonding technology have been required to improve solder bump connection reliability. In order to satisfy this requirement, first, a semiconductor element having a solder bump formed on the surface is mounted on a circuit board by flip chip bonding. Then, a mounting method is performed in which a gap between a semiconductor element and a circuit board is filled with an underfill resin, and the underfill resin is cured and sealed.
また、このアンダーフィルの充填方法として、液状のアンダーフィル樹脂を半導体素子の近傍に滴下する技術が知られている(例えば、特許文献1参照)。これにより、回路基板と半導体素子との間の接続強度を増加したり、回路基板と半導体素子との熱膨張差から生じる応力を分散させて緩衝することにより半導体装置100の破壊および損傷を防止したり、半田バンプおよびその他の導体部分が保護されることによる絶縁性の向上などを期待したりすることができる。
As a method for filling the underfill, a technique of dropping a liquid underfill resin in the vicinity of a semiconductor element is known (see, for example, Patent Document 1). As a result, the strength of the connection between the circuit board and the semiconductor element is increased, or the stress generated from the difference in thermal expansion between the circuit board and the semiconductor element is dispersed and buffered to prevent the
この特許文献1に記載の技術に基づき、ロボットディスペンサ等を用いて、液状のアンダーフィル樹脂を供給するノズルを半導体素子の側面に沿って移動させることが行われている。
Based on the technique described in
ここで、従来行われている、フリップチップボンディングで搭載された半導体素子と回路基板との隙間部分にアンダーフィル樹脂を充填する方法を、図8および図9を参照して説明する。 Here, a conventional method of filling an underfill resin in a gap portion between a semiconductor element mounted by flip chip bonding and a circuit board will be described with reference to FIGS.
図8は、従来の方法のノズルおよび半導体装置を説明する平面模式図である。図9は、従来の方法においてノズルから供給されたアンダーフィル樹脂が充填される様子を示す説明図である。 FIG. 8 is a schematic plan view illustrating a nozzle and a semiconductor device according to a conventional method. FIG. 9 is an explanatory view showing a state in which the underfill resin supplied from the nozzle is filled in the conventional method.
半導体装置50は、回路基板51、および回路基板51にフリップチップボンディングにより搭載された半導体素子52で構成されている。この半導体装置50における回路基板51と半導体素子52との隙間に対して、ノズル53を備えたロボットディスペンサ等を用いて、図8に示すように、半導体素子52の一側面に沿って(図8および図9では、矢印Aによって示した向きに)ノズル53を移動させながらアンダーフィル樹脂を滴下させて供給する。半導体装置50は、図中の上側が高く、下側が低くなるように傾斜させてあるため、供給されたアンダーフィル樹脂54は、図中の矢印Bが示す向きに流れていく。これによって、アンダーフィル樹脂が回路基板51と半導体素子52との隙間に充填される。
The
図9(A)に示すように、矢印Aによって示した向きに移動するノズル53によって半導体素子52の一側面から隙間Sに供給されたアンダーフィル樹脂54は、図9(B)、そして図9(C)に示すように隙間Sの一側面から反対側の側面に向けて流れていく。このようにして、アンダーフィル樹脂54が回路基板51および半導体素子52の隙間Sに充填されていくことになる。また、これに伴って、未だアンダーフィル樹脂54が到達せずに空気が残留している未充填領域は縮小していく。
As shown in FIG. 9A, the
そして次に、回路基板51と半導体素子52との隙間Sを流れるアンダーフィル樹脂54は、図9(D)、そして図9(E)に示すように、隙間Sを充填していく。これに伴い、未充填領域はさらに縮小していき、最終的には、図9(F)に示すように、隙間Sの全体にアンダーフィル樹脂54が充填される。そしてさらに、隙間Sの全体にアンダーフィル樹脂54が充填された半導体装置50を過熱することによって、充填されているアンダーフィル樹脂54が硬化する。この硬化したアンダーフィル樹脂54により、回路基板51と半導体素子52との隙間Sが封止される。これにより、アンダーフィル樹脂が半田バンプを保護する結果、半田バンプの接続信頼性が向上する。
ところで、図8および図9の例では、ノズル53が矢印Aに示した向きに移動しながらアンダーフィル樹脂54を供給している。このため、図9(B)〜図9(C)に示すように、アンダーフィル樹脂54の流れは、ノズル53がアンダーフィル樹脂54の供給を開始した位置であって、先に供給される図9における右側(矢印Aの向きと反対側)の進行が早く、後から供給される左側の進行が遅くなっている。
8 and 9, the
そしてさらに、ノズル53から供給されたアンダーフィル樹脂54は、図9(D)、そして図9(E)に示すように、回路基板51と半導体素子52との隙間Sを流れながら充填していく。
Further, the
ここで、回路基板51とフリップチップボンディングにより搭載された半導体素子52との隙間Sに充填されるアンダーフィル樹脂54は、隙間Sの中央部では遅く流れる一方、隙間Sの周辺部では、各側面に沿って速く流れる傾向があることが知られている。これは、上記の隙間Sの内部に設けられた半田バンプなどがアンダーフィル樹脂54の流れに対して抵抗となる一方、上記の隙間Sの周囲には半田バンプなどの抵抗となるものがほとんど設けられていないことによる。
Here, the
このため、この例のようにノズル53を半導体素子52の一側面に沿って移動させた場合には、図9(D),図9(E)の未充填領域に示すように、ノズル53が供給開始した位置の対角に、アンダーフィル樹脂54が最後に流れ着くことが多い。
For this reason, when the
また、これによって、図9(F)に示すように、隙間を左回りに流れて対角にたどり着いたアンダーフィル樹脂54と、隙間を右回りに流れて巻き込むように側面に沿って速く流れて対角にたどり着いたアンダーフィル樹脂54とが結合する際に、中央部を流れるアンダーフィル樹脂54の流れが遅いことによって残留した空気が取り残されて、ボイド55が発生し易かった。
Also, as shown in FIG. 9 (F), the
このように、アンダーフィル樹脂54の流れの偏りによって生じるアンダーフィル樹脂54の進行するタイミングの差が、流動する樹脂が残留している空気を巻き込むことによるボイド55の発生の原因となっていた。
As described above, the difference in timing of the
その結果、このボイド55によって、十分な接続強度および/または熱の緩衝作用が得られない場合があるという問題点があった。
また、ボイド55によって、半導体装置50を実装する工程など、後の工程における再加熱時において、ボイド55内の溶融した半田バンプが流れてしまい、そのボイド55内の他の半田バンプまたは半導体素子52の想定外の箇所とショートするバンプショートが発生することにより、不良の原因となってしまうという問題点があった。
As a result, there is a problem in that sufficient void strength and / or heat buffering action may not be obtained by the
In addition, the melted solder bump in the
本発明はこのような点に鑑みてなされたものであり、回路基板と半導体素子との隙間に充填されたアンダーフィル樹脂内のボイドの発生を防止することによって、より半田バンプの接続信頼性が高い半導体装置の製造方法を提供することを目的とする。 The present invention has been made in view of the above points, and by preventing the occurrence of voids in the underfill resin filled in the gap between the circuit board and the semiconductor element, the connection reliability of the solder bumps is further improved. It is an object of the present invention to provide a method for manufacturing a high semiconductor device.
本発明では上記課題を解決するために、回路基板の表面に半導体素子を実装する工程と、前記回路基板と前記半導体素子との隙間に、流動性を有する樹脂を充填する工程と、前記隙間に充填された前記樹脂を硬化させる工程と、を備え、前記隙間に前記樹脂を充填する工程では、前記半導体素子の側面に対向するとともに、前記半導体素子の対向する側面と平行な方向における当該側面の中心部からの距離が離れるにつれて、前記半導体素子の側面から離間するように配列される複数の位置から前記隙間に前記樹脂を供給することを特徴とする半導体装置の製造方法が提供される。
In the present invention, in order to solve the above problems, a step of mounting a semiconductor element on the surface of a circuit board, a step of filling a fluid between the circuit board and the semiconductor element with a fluid resin, and the gap Curing the filled resin, and in the step of filling the gap with the resin, the side surface of the semiconductor element faces the side surface of the semiconductor element and is parallel to the facing side surface of the semiconductor element. A semiconductor device manufacturing method is provided in which the resin is supplied to the gap from a plurality of positions arranged so as to be separated from the side surface of the semiconductor element as the distance from the center portion increases .
このような半導体装置の製造方法によれば、回路基板の表面に半導体素子が実装される。次に、回路基板と半導体素子との隙間に、半導体素子の側面に対向する複数の位置から、流動性を有する樹脂が充填される。次に、隙間に充填された樹脂が硬化される。 According to such a method for manufacturing a semiconductor device, the semiconductor element is mounted on the surface of the circuit board. Next, a resin having fluidity is filled into a gap between the circuit board and the semiconductor element from a plurality of positions facing the side surface of the semiconductor element. Next, the resin filled in the gap is cured.
本発明によれば、半導体素子の側面に対向する複数の位置から隙間に樹脂を供給することにより、樹脂の供給される位置が分散されるので、隙間を流動する樹脂の流れの偏りを減少させることができる。これにより、樹脂の流れの偏りによる樹脂が到達するタイミングの差によるボイドの発生を防止することが可能になる。この結果、半導体装置の、半田バンプによる接続強度および樹脂による熱の緩衝作用が向上するとともに、半導体装置が再加熱されることによって溶融した半田バンプによるショートを防止することができる。 According to the present invention, by supplying the resin to the gap from a plurality of positions facing the side surface of the semiconductor element, the resin supply positions are dispersed, so that the uneven flow of the resin flowing through the gap is reduced. be able to. This makes it possible to prevent the occurrence of voids due to the difference in the timing at which the resin arrives due to the uneven flow of resin. As a result, the connection strength of the semiconductor device by the solder bumps and the buffering effect of heat by the resin are improved, and a short circuit by the solder bumps melted by reheating the semiconductor device can be prevented.
以下、本発明の実施の形態について、図面を参照して説明する。
[第1の実施の形態]
まず、本発明の第1の実施の形態について説明する。
Embodiments of the present invention will be described below with reference to the drawings.
[First Embodiment]
First, a first embodiment of the present invention will be described.
最初に、本実施の形態の半導体装置の構成について説明する。図1は、第1の実施の形態のノズルおよび半導体装置を説明する平面模式図である。図2は、第1の実施の形態のノズルおよび半導体装置を説明する断面模式図である。 First, the configuration of the semiconductor device of this embodiment will be described. FIG. 1 is a schematic plan view illustrating a nozzle and a semiconductor device according to the first embodiment. FIG. 2 is a schematic cross-sectional view illustrating the nozzle and the semiconductor device according to the first embodiment.
図1および図2に示すように、本実施の形態の半導体装置100は、回路基板101、半導体素子102および半田バンプ103で構成されている。本実施の形態では、この半導体装置100における回路基板101と半導体素子102との隙間S1に対して、ノズル104からアンダーフィル樹脂105を流下させて供給することによって、アンダーフィル樹脂105を回路基板101と半導体素子102との間の隙間Sに充填することにより構成されている。
As shown in FIGS. 1 and 2, the
このような半導体装置100の製造方法について説明する。本実施の形態の半導体装置100は、回路基板101の表面に半導体素子102を実装する工程と、回路基板101と半導体素子102との隙間S1に、流動性を有するアンダーフィル樹脂105を充填する工程と、隙間S1に充填されたアンダーフィル樹脂105を硬化させる工程とを備えており、隙間S1にアンダーフィル樹脂105を充填する工程では、半導体素子102の側面に対向する複数の位置から、隙間S1にアンダーフィル樹脂105を供給することによって製造される。
A method for manufacturing such a
まず、図1に示すように、シリコンなどが基材として用いられた半導体素子102が、ガラスエポキシ、セラミック等の材料で製造された回路基板101の表面に、例えば、錫(Sn)−鉛(Pb)系の半田から構成された複数の半田バンプ103を用いたフリップチップボンディングによってフェースダウンで搭載される。これによって、半導体素子102と回路基板101との間で電源供給および信号の入出力を行うための電気的接続が実現される。
First, as shown in FIG. 1, a
次に、図2に示すように、ノズル104によってアンダーフィル樹脂105が供給され、回路基板101と半導体素子102との間の隙間S1に充填される。ここで、図1に示すように、四角形である半導体素子102の4つの側面のうちの一の側面の近傍には、ノズル104が複数個(例えば、4個)、半導体素子102の対向する側面と平行に、等間隔に配列されている。そして、このノズル104からアンダーフィル樹脂105が同時に供給される。
Next, as shown in FIG. 2, the
ここで、半導体装置100は、図2に示すように、ノズル104によってアンダーフィル樹脂105が供給される側が高く、反対側が低くなるように傾斜させてあるため、供給されたアンダーフィル樹脂105は、図1の矢印Xが示す向きに流れていく。
Here, as shown in FIG. 2, the
アンダーフィル樹脂105は、エポキシ系組成物、ウレタン系組成物などによる、絶縁性および熱硬化性を備えた樹脂である。また、アンダーフィル樹脂105には、回路基板101と半導体素子102との熱膨張差を緩衝するための材料が微小粒子の状態で混入されている。本実施の形態の半導体装置100の製造に適したアンダーフィル樹脂105の粘度は、低くとも0.5Pa・s以上であり、通常1.4Pa・s以上である。なお、アンダーフィル樹脂105の粘度は、必ずしもこれに限られない。
The
ノズル104から供給されたアンダーフィル樹脂105によって、回路基板101と半導体素子102との間の隙間S1が充填されると、アンダーフィル樹脂105を加熱して硬化させることにより、回路基板101と半導体素子102との間の隙間S1が封止される。これにより、回路基板101と半導体素子102との接続強度が増加し、回路基板101と半導体素子102との熱膨張差から半導体装置100が保護されるとともに、半田バンプ103が、隙間S1内において半導体装置100の実装時における再加熱によって溶融した場合にも、他の半田バンプおよび/または導体部分とのショートを防止することができる。
When the gap S1 between the
なお、図1の例では、ノズル104の個数は4個としたが、ノズル104の個数はこれに限らず、半導体素子102の幅、半田バンプ103の個数または配置などの条件に基づき、必要に応じて増減することができる。
In the example of FIG. 1, the number of
また、アンダーフィル樹脂105をノズル104で半導体装置100に供給する際、図1の矢印Xが示す向きにアンダーフィル樹脂105が流れるように、半導体装置100を、ノズル104によってアンダーフィル樹脂105が供給される側を上にして、垂直に立てて配置してもよい。
Further, when the
次に、本実施の形態の複数のノズルから構成されるマルチノズルについて説明する。図3は、第1の実施の形態のマルチノズルを説明する図である。図3(A)は、本実施の形態のマルチノズルの側面図である。図3(B)は、本実施の形態のマルチノズルの下面図である。 Next, a multi-nozzle composed of a plurality of nozzles according to the present embodiment will be described. FIG. 3 is a diagram illustrating the multi-nozzle according to the first embodiment. FIG. 3A is a side view of the multi-nozzle of the present embodiment. FIG. 3B is a bottom view of the multi-nozzle of the present embodiment.
本実施の形態のマルチノズル150は、図3(A)および図3(B)に示すように、複数個のノズル104が下面に一列に並ぶように配列されている。この各ノズル104は、マルチノズル150の胴部151から、すべて同一の長さで図3の下方に向けて平行に伸びている。マルチノズル150の上部152は、アンダーフィル樹脂105を供給する図示しない供給装置に接続されている。供給装置からのアンダーフィル樹脂105の供給に基づいて、マルチノズル150の下面のノズル104のそれぞれから、図1および図2に示すように、アンダーフィル樹脂105が半導体装置100に滴下される。
As shown in FIGS. 3A and 3B, the multi-nozzle 150 of the present embodiment has a plurality of
ここで、ノズル104の内径は、0.1mm程度に構成することが望ましい。低粘度の樹脂(0.5Pa・s程度)の場合、この程度まで細くすることによって、ノズルの先端から樹脂が垂れることを防止してアンダーフィル樹脂105の供給を滞りなく行うことができる。
Here, the inner diameter of the
また、これに基づき、ノズル104の外径は、最少で0.3mm程度に構成する。そしてこれらに基づいて、複数個のノズル104をマルチノズル150に配列する場合、ノズル104の間隔は0.5mm程度以上に構成する。
Also, based on this, the outer diameter of the
なお、本実施の形態では、ノズル104を等間隔に配置したが、これに限らず、アンダーフィル樹脂105の組成、気温に基づく粘度、回路基板101と半導体素子102との隙間の状態、半田バンプ103の個数または配置などの条件に基づき、必要に応じて間隔を変更することができる。
In this embodiment, the
また、本実施の形態におけるノズル104の内径を、ノズル104が半導体素子102の対向する一側面と平行な方向における、複数のノズル104が配置されたそれぞれの位置と半導体素子102の側面の中心部との距離に応じて異なるようにしてもよい。例えば、ノズル104の内径は、上記の方向における、複数のノズル104が配置されたそれぞれの位置と半導体素子102の側面の中心部との距離が離れるにつれて小さくなるようにしてもよい。
In addition, the inner diameter of the
また、本実施の形態におけるアンダーフィル樹脂105を供給するタイミングは、ノズル104が半導体素子102の対向する一側面と平行な方向における、複数設けられたノズル104のそれぞれの位置と当該側面の中心部との距離に応じて異ならせてもよい。
In addition, the timing of supplying the
例えば、アンダーフィル樹脂105を供給するタイミングは、上記の方向における、複数のノズル104が配置されたそれぞれの位置と半導体素子102の側面の中心部との距離が離れるにつれて遅くなるようにしてもよい。これにより、ノズル104から供給されたアンダーフィル樹脂105が隙間S1を進行するタイミングを調節することができ、アンダーフィル樹脂105内のボイドの発生を防止することができる。
For example, the timing for supplying the
また、本実施の形態のノズル104は、マルチノズル150の胴部151から、すべて同一の長さで下方に向けて平行に伸びているが、これに限らず、各ノズル104の長さおよび向きを必要に応じて変更することができる。
Further, the
次に、本実施の形態においてアンダーフィル樹脂が回路基板と半導体素子との隙間S1に充填される様子について説明する。図4は、第1の実施の形態においてノズルから供給されたアンダーフィル樹脂が充填される様子を示す説明図である。 Next, how the underfill resin is filled in the gap S1 between the circuit board and the semiconductor element in this embodiment will be described. FIG. 4 is an explanatory diagram showing a state in which the underfill resin supplied from the nozzle is filled in the first embodiment.
半導体装置100は、上記のように、回路基板101、および回路基板101にフリップチップボンディングにより搭載された半導体素子102で構成されている。図1でも示したように、マルチノズル150の複数のノズル104が、半導体素子102の一側面(図では、図1の矢印Xが示す向きの反対側の側面)に沿って横に一列に並ぶように配列されている。この半導体装置100における回路基板101と半導体素子102との間の隙間S1に対して、これらのノズル104から同時にアンダーフィル樹脂105を滴下させて供給する。これによって、アンダーフィル樹脂105が回路基板101と半導体素子102との隙間S1に充填される。
As described above, the
図4の隙間S1に示すように、横に一列に並んでいるノズル104によって半導体素子102の上側の側面から隙間S1に供給されたアンダーフィル樹脂105は、時間の経過によって、図4(B)〜図4(D)に示すように、隙間の上側から下側に向けて流れていく。このようにして、アンダーフィル樹脂105が回路基板101および半導体素子102の隙間に充填されていくことになる。また、これに伴って、未だアンダーフィル樹脂105が到達せず空気が残留している未充填領域が縮小していく。
As shown in the gap S1 in FIG. 4, the
ここで、本実施の形態では、横に一列に並んだノズル104がアンダーフィル樹脂105を同時に供給している。このため、図4(B)〜図4(D)に示すように、アンダーフィル樹脂105の流れは、従来技術(図9参照)に比較して偏りが減少し、図4の下方に向かって、横並びの状態でほぼ同時に進行するようになる。
Here, in the present embodiment, the
そして最終的に、図4(E)に示すように、隙間S1の全体にアンダーフィル樹脂105が充填される。その後、隙間にアンダーフィル樹脂105が充填された半導体装置100を過熱することによって、充填されているアンダーフィル樹脂105が硬化する。この硬化したアンダーフィル樹脂105により、回路基板101と半導体素子102との隙間S1が封止される。
Finally, as shown in FIG. 4E, the entire gap S1 is filled with the
以上のように、第1の実施の形態の半導体装置100では、半導体素子102の側面に対向する複数の位置から隙間S1にアンダーフィル樹脂105を供給することにより、アンダーフィル樹脂105の供給される位置が分散されるので、隙間S1を流動するアンダーフィル樹脂105の供給による、流れの進行のタイミングの偏りを減少させることができる。これにより、アンダーフィル樹脂105の流れの偏りによるアンダーフィル樹脂105が到達するタイミングの差により、流動するアンダーフィル樹脂105に、残留している空気が巻き込まれて生じるボイドの発生を防止することが可能になる。この結果、半導体装置100の、半田バンプ103による接続強度およびアンダーフィル樹脂105による熱の緩衝作用が向上するとともに、半導体装置100が実装されるときなどに再加熱されることによって溶融した半田バンプ103によるショートを防止することができる。
[第2の実施の形態]
次に、第2の実施の形態について説明する。前述の第1の実施の形態との相違点を中心に説明し、同様の事項については同一の符号を用いるとともに説明を省略する。
As described above, in the
[Second Embodiment]
Next, a second embodiment will be described. Differences from the first embodiment described above will be mainly described, and the same reference numerals are used for the same matters, and descriptions thereof are omitted.
第2の実施の形態は、ノズルが対向する半導体素子の側面の中心部から離れるにつれて、半導体素子の側面から離間するように複数のノズルが配列されている点で、第1の実施の形態と異なる。 The second embodiment is different from the first embodiment in that a plurality of nozzles are arranged so as to be separated from the side surfaces of the semiconductor elements as the nozzles are separated from the central part of the side surfaces of the semiconductor elements facing each other. Different.
最初に、本実施の形態の半導体装置の構成について説明する。図5は、第2の実施の形態のノズルおよび半導体装置を説明する平面模式図である。
図5に示すように、本実施の形態の半導体装置200は、第1の実施の形態と同様に、回路基板201、半導体素子202および半田バンプ103で構成されている。本実施の形態では、この半導体装置200における回路基板201と半導体素子202との隙間である、図7において後述する隙間S2に対して、ノズル204から、第1の実施形態のアンダーフィル樹脂105と同等の、図7において後述するアンダーフィル樹脂205を流下させて供給することによって、アンダーフィル樹脂205を回路基板201と半導体素子202との間の隙間S2に充填することにより構成されている。
First, the configuration of the semiconductor device of this embodiment will be described. FIG. 5 is a schematic plan view illustrating the nozzle and the semiconductor device according to the second embodiment.
As shown in FIG. 5, the
このような半導体装置200の製造方法について説明する。本実施の形態の半導体装置200は、回路基板201の表面に半導体素子202を実装する工程と、回路基板201と半導体素子202との隙間S2に、流動性を有するアンダーフィル樹脂205を充填する工程と、隙間S2に充填されたアンダーフィル樹脂205を硬化させる工程とを備えている。この隙間S2にアンダーフィル樹脂205を充填する工程では、複数のノズル204を半導体素子202の側面に対向するとともに、複数のノズル204のそれぞれの位置をこの側面と平行な方向における当該側面の中心部からの距離が離れるにつれて、半導体素子202の側面から離間するように配列し、隙間S2にアンダーフィル樹脂205を供給することによって製造される。
A method for manufacturing such a
まず、第1の実施の形態と同様、図5に示すように、半導体素子202が、回路基板201の表面に、複数の半田バンプによりフリップチップボンディングによってフェースダウンで搭載される。これによって、半導体素子202と回路基板201との間で電源供給および信号の入出力を行うための電気的接続が実現される。
First, as in the first embodiment, as shown in FIG. 5, the
次に、第1の実施の形態と同様に、ノズル204によってアンダーフィル樹脂205が供給され、回路基板201と半導体素子202との間の隙間S2に充填される。ここで、図5に示すように、四角形である半導体素子202の4つの側面のうちの一の側面の近傍には、複数個(例えば、5個)のノズル204が、ノズル204が対向する半導体素子202の側面の中心部から離れるにつれて、半導体素子202の側面から離間するように、半導体素子202の対向する側面を下に向けた「V」字型に配列されている。そして、このノズル204からアンダーフィル樹脂205が同時に供給される。
Next, as in the first embodiment, the
ここで、半導体装置200は、第1の実施の形態と同様に、図の上側であるノズル204によってアンダーフィル樹脂205が供給される側が高く、反対側が低くなるように傾斜させてあるため、供給されたアンダーフィル樹脂205は、図中の矢印Xが示す向きに流れていく。
Here, as in the first embodiment, the
このノズル204から供給されたアンダーフィル樹脂205によって、第1の実施の形態と同様に、回路基板201と半導体素子202との間の隙間S2が充填されると、第1の実施の形態と同様に、アンダーフィル樹脂205を加熱して硬化させることにより、回路基板201と半導体素子202との間の隙間S2が封止される。これにより、回路基板201と半導体素子202との接続強度が増加し、回路基板201と半導体素子202との熱膨張差から半導体装置200が保護されるとともに、半田バンプが、隙間空間内において半導体装置200の実装時における再加熱によって溶融した場合にも、他の半田バンプおよび/または導体部分とのショートを防止することができる。
When the gap S2 between the
なお、図5の例では、ノズル204の個数は5個としたが、ノズル204の個数はこれに限らず、半導体素子202の幅、半田バンプ103の個数または配置などの条件に基づき、必要に応じて増減することができる。
In the example of FIG. 5, the number of
また、ノズル204の配列のV字の角度は、120°以上であることが望ましいが、必ずしも120°に限られず、半導体素子202のチップサイズ、半田バンプ103の配置状況などの条件に基づき、必要に応じて自由に定めることができる。
The V-shaped angle of the
また、アンダーフィル樹脂205をノズル204で半導体装置200に供給する際、図中の矢印Xが示す向きにアンダーフィル樹脂205が流れるように、半導体装置200を、図の上側であるノズル204によってアンダーフィル樹脂205が供給される側を上にして、垂直に立てて配置してもよい。
Further, when the
次に、本実施の形態の複数のノズルから構成されるマルチノズルについて説明する。図6は、第2の実施の形態のマルチノズルを説明する図である。図6(A)は、本実施の形態のマルチノズルの一構成例の下面図である。図6(B)は、本実施の形態のマルチノズルの他の構成例の下面図である。 Next, a multi-nozzle composed of a plurality of nozzles according to the present embodiment will be described. FIG. 6 is a diagram illustrating a multi-nozzle according to the second embodiment. FIG. 6A is a bottom view of a configuration example of the multi-nozzle of the present embodiment. FIG. 6B is a bottom view of another configuration example of the multi-nozzle of the present embodiment.
本実施の形態では、第1の実施の形態のマルチノズル150と異なり、図6(A)に示すように、マルチノズル250Aは、複数個のノズル204がV字型に、等間隔に配列して構成する。この各ノズル204は、第1の実施の形態と同様に、マルチノズル250Aの胴部から、すべて同一の長さで下方(ここでは、図の平面に対して垂直方向であって図の平面から手前に向かう向き)に向けて平行に伸びている。マルチノズル250Aの上部は、アンダーフィル樹脂205を供給する図示しない供給装置に接続されている。供給装置からのアンダーフィル樹脂205の供給に基づいて、マルチノズル250Aの下面のノズル204のそれぞれから、図5に示すように、アンダーフィル樹脂205が半導体装置200に滴下される。
In the present embodiment, unlike the multi-nozzle 150 of the first embodiment, as shown in FIG. 6A, the multi-nozzle 250A has a plurality of
ここで、ノズル204の内径は、第1の実施の形態と同様に、0.1mm程度に構成することが望ましい。低粘度の樹脂(0.5Pa・s程度)の場合、この程度まで細くすることによって、ノズルの先端から樹脂が垂れることを防止してアンダーフィル樹脂205の供給を滞りなく行うことができる。
Here, it is desirable that the inner diameter of the
また、これに基づき、第1の実施の形態と同様に、ノズル204の外径は、最少で0.3mm程度に構成する。そしてこれらに基づいて、第1の実施の形態と同様に、複数個のノズル204をマルチノズル250Aに配列する場合、ノズル204の間隔は0.5mm程度以上に構成する。
Also, based on this, as in the first embodiment, the outer diameter of the
また、本実施の形態の他の構成例として図6(B)に示すように、複数個のノズル204が弧を描くように配列して構成されたマルチノズル250Bを用いてもよい。このマルチノズル250Bによっても、本実施の形態のマルチノズル250Aと同等の効果を得ることができる。
Further, as another configuration example of the present embodiment, as shown in FIG. 6B, a multi-nozzle 250B configured by arranging a plurality of
なお、本実施の形態では、ノズル204を等間隔に配置したが、これに限らず、アンダーフィル樹脂205の組成、気温に基づく粘度、回路基板201と半導体素子202との隙間の状態、半田バンプの個数または配置などの条件に基づき、必要に応じて間隔を変更することができる。
In this embodiment, the
また、本実施の形態におけるノズル204の内径を、ノズル204が半導体素子202の対向する一側面と平行な方向における、複数のノズル204が配置されたそれぞれの位置と半導体素子202の側面の中心部との距離に応じて異なるようにしてもよい。例えば、ノズル204の内径は、上記の方向における、複数のノズル204が配置されたそれぞれの位置と半導体素子202の側面の中心部との距離が離れるにつれて小さくなるようにしてもよい。
In addition, the inner diameter of the
また、本実施の形態におけるアンダーフィル樹脂205を供給するタイミングは、ノズル204が半導体素子202の対向する一側面と平行な方向における、複数設けられたノズル204のそれぞれの位置と当該側面の中心部との距離に応じて異ならせてもよい。
In addition, the timing of supplying the
例えば、アンダーフィル樹脂205を供給するタイミングは、上記の方向における、複数のノズル204が配置されたそれぞれの位置と半導体素子202の側面の中心部との距離が離れるにつれて遅くなるようにしてもよい。これにより、ノズル204から供給されたアンダーフィル樹脂205が隙間空間を進行するタイミングをさらに大幅に調節することができ、アンダーフィル樹脂205内のボイドの発生を防止することができる。
For example, the timing for supplying the
また、本実施の形態のノズル204は、マルチノズル250Aの胴部から、すべて同一の長さで下方に向けて平行に伸びているが、これに限らず、各ノズル204の長さおよび向きを必要に応じて変更することができる。
Further, the
次に、本実施の形態においてアンダーフィル樹脂が回路基板と半導体素子との隙間に充填される様子について説明する。図7は、第2の実施の形態においてノズルから供給されたアンダーフィル樹脂が充填される様子を示す説明図である。 Next, how the underfill resin is filled in the gap between the circuit board and the semiconductor element in this embodiment will be described. FIG. 7 is an explanatory diagram illustrating a state in which the underfill resin supplied from the nozzle is filled in the second embodiment.
半導体装置200は、上記のように、回路基板201、および回路基板201にフリップチップボンディングにより搭載された半導体素子202で構成されている。図5でも示したように、マルチノズル250Aの複数のノズル204が、半導体素子202の上側の側面(図5において、矢印Xによって示される向きと反対側に位置する側面)に対して下を向けたV字型に並ぶように配列されている。この半導体装置200における回路基板201と半導体素子202との間の隙間S2に対して、これらのノズル204から同時にアンダーフィル樹脂205を滴下させて供給する。これによって、アンダーフィル樹脂205が回路基板201と半導体素子202との隙間S2に充填される。
As described above, the
ここで、回路基板201とフリップチップボンディングにより搭載された半導体素子202との隙間S2に充填されるアンダーフィル樹脂205は、隙間S2の中央部では遅く流れる一方、隙間S2の周辺部では、各側面に沿って速く流れる傾向があることが知られている。これは、上記の隙間S2の内部に設けられた半田バンプなどがアンダーフィル樹脂205の流れに対して抵抗となる一方、上記の隙間S2の周囲には半田バンプ103などの抵抗となるものがほとんど設けられていないことによる。
Here, the
これに対して本実施の形態では、図5〜図7に示すように、マルチノズル250Aが有するノズル204のうち、中央のノズル204を半導体素子202に近く配置し、その他のノズル204を中央から外側に外れるにつれて半導体素子202から遠ざかるように配置している。
In contrast, in the present embodiment, as shown in FIGS. 5 to 7, among the
すなわち、進行が遅れる隙間S2の中央部を流れるアンダーフィル樹脂205の進行が、進行の早い側部を流れるアンダーフィル樹脂205の流れの進行を上回るように、V字型の頂点に配置された中央のノズル204が半導体素子202に近づけられて配置されている一方、V字型の両端のノズル204が半導体素子202から遠ざけられて配置されている。この結果、中央部を流れるアンダーフィル樹脂205の進行の遅れを補正するとともに、両側を流れるアンダーフィル樹脂205の進行を遅らせて、中央部を流れるアンダーフィル樹脂205を隙間S2の下端に先に到達させることができる。
That is, the center disposed at the apex of the V-shape so that the progress of the
以下に、本実施の形態のノズル204から供給されたアンダーフィル樹脂205が充填する様子の詳細について、図7に基づいて説明する。
図7(A)に示すように、V字型に並んでいるノズル204によって半導体素子202の上側の側面から隙間に供給されたアンダーフィル樹脂205は、時間の経過によって、図7(B)〜図7(D)に示すように、流れの中央の先端から両側にかけてのV字型を維持しながら隙間の上側から下側に向けて流れていく。このようにして、アンダーフィル樹脂205が回路基板201および半導体素子202の隙間に充填されていくことになる。また、これに伴って、未だアンダーフィル樹脂205が到達せずに空気が残留している未充填領域が縮小していく。
The details of how the
As shown in FIG. 7A, the
ここで、本実施の形態では、V字型に並んだノズル204によってアンダーフィル樹脂205を同時に供給している。このため、図7(B)〜図7(D)に示すように、アンダーフィル樹脂205の流れは、従来技術(図9参照)および第1の実施の形態(図4参照)に比較して、隙間の中央部の流れ(すなわち、隙間内を流れるアンダーフィル樹脂205が形成しているV字型の先端)の進行が早まっている。
Here, in this embodiment, the
そしてこれに基づいて、図7(D)に示すように、隙間S2の中央部を流れるアンダーフィル樹脂205が、最も早いタイミングで隙間S2の下端に到達する。その一方、隙間S2の両側を流れるアンダーフィル樹脂205は、未だ隙間S2の下端に到達しておらず、未充填領域が下端の両側の角に残っている。この下端の両側の未充填領域は、アンダーフィル樹脂205がさらに供給され、隙間S2から残留している空気がアンダーフィル樹脂205によって左右に押し出されるにつれて縮小していく。
Based on this, as shown in FIG. 7D, the
そして最終的に、図7(E)に示すように、下端の両側の未充填領域は、やがて消滅し、隙間S2の全体にアンダーフィル樹脂205が充填される。その後、隙間S2にアンダーフィル樹脂205が充填された半導体装置200を過熱することによって、充填されているアンダーフィル樹脂205が硬化する。この硬化したアンダーフィル樹脂205により、回路基板201と半導体素子202との隙間S2が封止される。
Finally, as shown in FIG. 7E, the unfilled regions on both sides of the lower end disappear before long, and the entire gap S2 is filled with the
すなわち、各ノズル204を用いてアンダーフィル樹脂205を半導体素子202の一側面の付近から滴下させた場合には、図7(D)の未充填領域に示すように、半導体素子202の中央部を流れるアンダーフィル樹脂205が先に隙間S2の下端まで到達する。そしてこの時点では、隙間S2の側面を流れるアンダーフィル樹脂205が隙間S2の下端まで到達していない。
That is, when the
そしてさらに、隙間S2の中央部を流れて先に隙間S2の下端に到達したアンダーフィル樹脂205が、さらに充填されていくにつれて、図7(E)に示すように、左右の両隅の未充填領域に残留している空気を左右に追い出すので、ボイドの発生を防止することができる。
Further, as the
また、例えば、半導体素子202のチップサイズが、例えば15mm以上程度などに大きくなった場合、隙間S2の周辺部の流れが速いことにより、アンダーフィル樹脂205の回りこみの影響が大きいことが考えられる。すなわち、チップサイズが大きいことにより、アンダーフィル樹脂205が流れる距離も長くなる。その結果、半導体素子202の中央部と側部の流れ易さの差の影響が大きくなる。これに基づき、側部を経由して流れるアンダーフィル樹脂205が、中央部を流れるアンダーフィル樹脂205に比較して、より早く隙間S2の下端に到達することになる。これによって、隙間S2に残留している空気が、先に隙間S2の下端に到達する側部を経由するアンダーフィル樹脂205に巻き込まれて、ボイドが発生し易くなる可能性がある。
Further, for example, when the chip size of the
本実施の形態は、このような場合に対しても、ノズル204の配置について、各ノズル204から半導体素子202までの距離の差を設けることによって、それぞれのノズル204から滴下されたアンダーフィル樹脂205が隙間S2に到達して充填が開始されるタイミングに差を設けて、中央部を流れるアンダーフィル樹脂205の隙間S2の下端への到達のタイミングを早めることにより、ボイドの発生を防止するものである。
In this embodiment, even in such a case, the
すなわち、アンダーフィル樹脂205が早く流れることにより充填の進行が早い半導体素子202の両側は、ノズル204の位置を遠ざけて配置することでアンダーフィル樹脂205の隙間S2の下端への到達のタイミングを遅くでき、充填の進行が相対的に遅い中央部は、ノズル204の位置が近くなるように配置することでアンダーフィル樹脂205の隙間S2の下端への到達のタイミングを早めることができる。
In other words, both sides of the
このように、本実施の形態のマルチノズル250Aによれば、回路基板201と半導体素子202との隙間S2の側面の各部におけるアンダーフィル樹脂205が隙間S2の下端に到達するタイミングを調整することで、アンダーフィル樹脂205が残留した空気を巻き込むことによるボイドの発生を防止することができる。
As described above, according to the multi-nozzle 250A of the present embodiment, by adjusting the timing at which the
以上のように、第2の実施の形態によれば、第1の実施の形態の作用および効果に加えて、マルチノズルが備えるノズル204について、各ノズル204と半導体素子202の隙間の一側面との距離を適宜調節して、この側面における各部のアンダーフィル樹脂205が隙間の下端に到達するタイミングを調節することによって、ボイドの発生をより確実に防止することができる。この結果、さらに、半導体装置200の半田バンプによる接続強度およびアンダーフィル樹脂105による熱の緩衝作用が向上するとともに、再加熱によって溶融した半田バンプによるショートを防止することができる。
As described above, according to the second embodiment, in addition to the operation and effect of the first embodiment, with respect to the
なお、上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。 The above merely shows the principle of the present invention. In addition, many modifications and changes can be made by those skilled in the art, and the present invention is not limited to the precise configuration and application shown and described above, and all corresponding modifications and equivalents may be And the equivalents thereof are considered to be within the scope of the invention.
以上の第1の実施の形態および第2の実施の形態に関し、さらに以下の付記を開示する。
(付記1) 回路基板の表面に半導体素子を実装する工程と、
前記回路基板と前記半導体素子との隙間に、流動性を有する樹脂を充填する工程と、
前記隙間に充填された前記樹脂を硬化させる工程と、
を備え、
前記隙間に前記樹脂を充填する工程では、
前記半導体素子の側面に対向する複数の位置から前記隙間に前記樹脂を供給することを特徴とする半導体装置の製造方法。
Regarding the first embodiment and the second embodiment, the following additional notes are disclosed.
(Additional remark 1) The process of mounting a semiconductor element on the surface of a circuit board,
Filling the gap between the circuit board and the semiconductor element with a resin having fluidity;
Curing the resin filled in the gap;
With
In the step of filling the gap with the resin,
A method of manufacturing a semiconductor device, comprising: supplying the resin to the gap from a plurality of positions facing a side surface of the semiconductor element.
(付記2) 前記複数の位置は、前記半導体素子の対向する側面と平行に配列されることを特徴とする付記1記載の半導体装置の製造方法。
(付記3) 前記複数の位置は、前記半導体素子の対向する側面と平行な方向における当該側面の中心部からの距離が離れるにつれて、前記半導体素子の側面から離間するように配列されることを特徴とする付記1記載の半導体装置の製造方法。
(Additional remark 2) The said several position is arranged in parallel with the side surface which the said semiconductor element opposes, The manufacturing method of the semiconductor device of
(Supplementary Note 3) The plurality of positions are arranged so as to be separated from the side surface of the semiconductor element as the distance from the central portion of the side surface in a direction parallel to the opposing side surface of the semiconductor element increases. The manufacturing method of the semiconductor device of
(付記4) 前記複数の位置にそれぞれノズルを配置して、当該それぞれのノズルから前記樹脂を供給することを特徴とする付記1記載の半導体装置の製造方法。
(付記5) 前記複数の位置に配置されたそれぞれのノズルの内径は、前記半導体素子の対向する側面と平行な方向における、前記それぞれのノズルが配置されている位置と当該側面の中心部との距離に応じて異なることを特徴とする付記4記載の半導体装置の製造方法。
(Additional remark 4) The manufacturing method of the semiconductor device of
(Additional remark 5) The internal diameter of each nozzle arrange | positioned in these positions is the position where each said nozzle is arrange | positioned in the direction parallel to the side surface which the said semiconductor element opposes, and the center part of the said side surface. The method of manufacturing a semiconductor device according to appendix 4, wherein the method differs depending on the distance.
(付記6) 前記それぞれのノズルの内径は、前記方向における、前記それぞれのノズルが配置されている位置と前記側面の中心部との距離が離れるにつれて小さくなることを特徴とする付記5記載の半導体装置の製造方法。 (Additional remark 6) The internal diameter of each said nozzle becomes small as the distance of the position where each said nozzle is arrange | positioned in the said direction and the center part of the said side surface leaves | separates, The semiconductor of Additional remark 5 characterized by the above-mentioned Device manufacturing method.
(付記7) 前記複数の位置から前記樹脂を供給するタイミングは、前記半導体素子の対向する側面と平行な方向における、前記複数の位置のそれぞれの位置と当該側面の中心部との距離に応じて異なることを特徴とする付記1記載の半導体装置の製造方法。
(Supplementary Note 7) The timing of supplying the resin from the plurality of positions depends on the distance between each position of the plurality of positions and the center of the side surface in a direction parallel to the opposing side surface of the semiconductor element. The method for manufacturing a semiconductor device according to
(付記8) 前記それぞれの位置において前記樹脂を供給するタイミングは、前記方向における、前記それぞれの位置と当該側面の中心部との距離が離れるにつれて遅くなることを特徴とする付記7記載の半導体装置の製造方法。 (Supplementary note 8) The semiconductor device according to supplementary note 7, wherein the timing of supplying the resin at each of the positions is delayed as the distance between the respective position and the central portion of the side surface increases in the direction. Manufacturing method.
(付記9) 前記半導体素子は、複数の半田バンプにより前記回路基板の表面にフリップチップ接続されることを特徴とする付記1記載の半導体装置の製造方法。
(付記10) 前記樹脂は、熱硬化性を有することを特徴とする付記1記載の半導体装置の製造方法。
(Additional remark 9) The said semiconductor element is flip-chip connected to the surface of the said circuit board by several solder bump, The manufacturing method of the semiconductor device of
(Additional remark 10) The said resin has thermosetting, The manufacturing method of the semiconductor device of
100 半導体装置
101 回路基板
102 半導体素子
104 ノズル
DESCRIPTION OF
Claims (6)
前記回路基板と前記半導体素子との隙間に、流動性を有する樹脂を充填する工程と、
前記隙間に充填された前記樹脂を硬化させる工程と、
を備え、
前記隙間に前記樹脂を充填する工程では、
前記半導体素子の側面に対向するとともに、前記半導体素子の対向する側面と平行な方向における当該側面の中心部からの距離が離れるにつれて、前記半導体素子の側面から離間するように配列される複数の位置から前記隙間に前記樹脂を供給することを特徴とする半導体装置の製造方法。 Mounting a semiconductor element on the surface of the circuit board;
Filling the gap between the circuit board and the semiconductor element with a resin having fluidity;
Curing the resin filled in the gap;
With
In the step of filling the gap with the resin,
A plurality of positions opposed to the side surface of the semiconductor element and arranged so as to be separated from the side surface of the semiconductor element as the distance from the central portion of the side surface in a direction parallel to the opposite side surface of the semiconductor element increases. A method of manufacturing a semiconductor device, wherein the resin is supplied to the gap.
前記回路基板と前記半導体素子との隙間に、流動性を有する樹脂を充填する工程と、 Filling the gap between the circuit board and the semiconductor element with a resin having fluidity;
前記隙間に充填された前記樹脂を硬化させる工程と、 Curing the resin filled in the gap;
を備え、 With
前記隙間に前記樹脂を充填する工程では、 In the step of filling the gap with the resin,
前記半導体素子の側面と平行な方向に配列される複数の位置から前記隙間に前記樹脂を供給し、前記各位置における前記供給のタイミングは、前記各位置が前記側面の中心部から離れるにつれて遅くなり、前記中心部の位置における供給のタイミングは、前記側面のいずれの端部の位置における供給のタイミングより早いことを特徴とする半導体装置の製造方法。 The resin is supplied to the gap from a plurality of positions arranged in a direction parallel to the side surface of the semiconductor element, and the supply timing at each position becomes slower as the positions move away from the center of the side surface. The supply timing at the position of the central portion is earlier than the supply timing at any end position of the side surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008001657A JP5163134B2 (en) | 2008-01-08 | 2008-01-08 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008001657A JP5163134B2 (en) | 2008-01-08 | 2008-01-08 | Manufacturing method of semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009164430A JP2009164430A (en) | 2009-07-23 |
JP2009164430A5 JP2009164430A5 (en) | 2010-11-18 |
JP5163134B2 true JP5163134B2 (en) | 2013-03-13 |
Family
ID=40966682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008001657A Expired - Fee Related JP5163134B2 (en) | 2008-01-08 | 2008-01-08 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5163134B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014103183A (en) | 2012-11-19 | 2014-06-05 | Mitsubishi Electric Corp | Electronic circuit, manufacturing method of the same, and electronic component |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08153738A (en) * | 1994-11-29 | 1996-06-11 | Toshiba Corp | Manufacture of semiconductor device |
JPH1050769A (en) * | 1996-07-30 | 1998-02-20 | Toshiba Corp | Method and apparatus for manufacturing semiconductor package |
JP4641837B2 (en) * | 2005-03-17 | 2011-03-02 | 株式会社リコー | Resin discharge nozzle and resin sealing method |
-
2008
- 2008-01-08 JP JP2008001657A patent/JP5163134B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009164430A (en) | 2009-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5250524B2 (en) | Semiconductor device and manufacturing method thereof | |
US9698072B2 (en) | Low-stress dual underfill packaging | |
US9263426B2 (en) | PoP structure with electrically insulating material between packages | |
US8377745B2 (en) | Method of forming a semiconductor device | |
JP5261255B2 (en) | Semiconductor device | |
US20150318228A1 (en) | Module and method for producing module | |
JP2002026072A (en) | Manufacturing method for semiconductor device | |
US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
US20150171043A1 (en) | Die-die stacking structure and method for making the same | |
JPH11186322A (en) | Flip-chip mounting substrate and flip-chip mounting structure | |
JP4569605B2 (en) | Filling method of underfill of semiconductor device | |
US8546191B2 (en) | Disposing underfill in an integrated circuit structure | |
US6331446B1 (en) | Process for underfilling a controlled collapse chip connection (C4) integrated circuit package with an underfill material that is heated to a partial gel state | |
JP5163134B2 (en) | Manufacturing method of semiconductor device | |
US6160308A (en) | Semiconductor device | |
JP2012064991A (en) | Flip-chip bonded package | |
JP2005085931A (en) | Semiconductor chip and circuit board for its mounting | |
US6528345B1 (en) | Process line for underfilling a controlled collapse | |
JPH11345834A (en) | Semiconductor element manufacture of semiconductor device using the same, and semiconductor device | |
JP2008283004A (en) | Semiconductor device | |
JP2004186213A (en) | Circuit substrate and semiconductor device | |
JP5328837B2 (en) | Non-array bump flip chip mold structure | |
JP5576528B2 (en) | Semiconductor device | |
JP2015133367A (en) | Method of manufacturing electronic apparatus and electronic apparatus | |
JP6812919B2 (en) | Semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5163134 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |