JP5161557B2

JP5161557B2 - Power converter

Info

Publication number: JP5161557B2
Application number: JP2007329971A
Authority: JP
Inventors: 賢司藤原; 明彦岩田; 知之川上; 寛伊藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-12-21
Filing date: 2007-12-21
Publication date: 2013-03-13
Anticipated expiration: 2027-12-21
Also published as: JP2009153316A

Description

本発明は、MOSFETなどのような半導体スイッチング素子を用いた電力変換装置に関するものである。 The present invention relates to a power conversion device using a semiconductor switching element such as a MOSFET.

半導体素子を用いて構成される電力変換装置では、半導体素子のスイッチングの際にサージ電圧が発生する。スイッチングする際に電流が変化率di/dtで増減する場合、配線自身が持つ浮遊インダクタンスLに対して誘導電圧（L・di/dt）がスパイク状に発生する。
近年の技術の進歩により半導体スイッチング素子のスイッチング速度の高速化が進んでいるが、これにより電流変化率が高くなるため、発生するサージ電圧が高くなり破壊に至るケースがある。このため、上記サージ電圧抑制のために、スナバ技術、インダクタンス低減技術が考案されている（例えば、特許文献１参照）。 In a power conversion device configured using a semiconductor element, a surge voltage is generated when the semiconductor element is switched. When the current increases or decreases at the rate of change di / dt during switching, an induced voltage (L · di / dt) is generated in a spike shape with respect to the floating inductance L of the wiring itself.
With recent technological advances, the switching speed of the semiconductor switching element has been increased. However, since the current change rate is increased, the surge voltage generated may be increased, leading to destruction. For this reason, a snubber technique and an inductance reduction technique have been devised to suppress the surge voltage (see, for example, Patent Document 1).

特開平８−２５１９０８号公報JP-A-8-251908

従来のこの種の電力変換装置は、インバータ出力の正負が切り替わるときのみスイッチングする出力極性固定アームと常時ＰＷＭスイッチングし出力を調整しているＰＷＭスイッチングアームで構成され、その電力変換部のインバータを形成している。このＰＷＭスイッチングアームが高速にスイッチングした場合、回路内に存在するインダクタンスにより過大なサージ電圧が発生し、その際直流母線のＰＮライン間の電圧変動が同期して起こるため、出力極性固定アームのオフしている素子にもサージ電圧が重畳され、このオフしていた素子が破壊に至るケースがあった。特に還流ダイオードにより発生するリカバリーによるサージ電圧は非常に高い電圧変化率(dV/dt)、電圧ピーク値となること多い。この高い電圧変化率、電圧ピーク値を抑制するために、回路内にて特許文献1に用いられているようなＣＲスナバを用いた場合は電力変換装置の大型化、高コスト化に繋がるという問題点があった。 This type of conventional power conversion device is composed of an output polarity fixed arm that switches only when the polarity of the inverter output switches, and a PWM switching arm that constantly performs PWM switching and adjusts the output, and forms an inverter of the power conversion unit doing. When this PWM switching arm is switched at high speed, an excessive surge voltage is generated due to the inductance present in the circuit, and voltage fluctuation between the PN lines of the DC bus occurs at that time, so the output polarity fixing arm is turned off. In some cases, a surge voltage is also superimposed on the element being turned on, and this turned-off element is destroyed. In particular, a surge voltage due to recovery generated by a freewheeling diode often has a very high voltage change rate (dV / dt) and a voltage peak value. In order to suppress this high voltage change rate and voltage peak value, the use of a CR snubber as used in Patent Document 1 in the circuit leads to an increase in the size and cost of the power converter. There was a point.

本発明は、前記のような問題点を解消するためになされたもので、電力変換装置の小型化及び低損失化が可能となる対策にて効果的にサージを抑え半導体スイッチング素子の破壊を防止する電力変換装置を得ることを目的とする。 The present invention has been made to solve the above-described problems, and effectively suppresses surges and prevents destruction of semiconductor switching elements by measures that enable downsizing and low loss of power converters. It aims at obtaining the power converter device which carries out.

本発明に係る電力変換装置は、直流ライン間に接続した入力コンデンサと、半導体スイッチング素子を備えた２つのアームを前記直流ライン間に直列接続し、前記各半導体スイッチング素子にはそれぞれ逆並列にダイオードを接続し、出力極性が正から負、又は負から正に切り替わるときにスイッチングする出力極性固定アームと、半導体スイッチング素子を備えた２つのアームを前記直流ライン間に直列接続し、前記各半導体スイッチング素子にはそれぞれ逆並列にダイオードを接続し、ＰＷＭスイッチングし出力値を調整するＰＷＭスイッチングアームとを備え、前記各直列接続点を交流端子として直流と交流間で電力変換する電力変換装置において、前記出力極性固定アームの前記各半導体スイッチング素子のドレイン端子とソース端子間にはそれぞれコンデンサを接続し、前記ＰＷＭスイッチングアームの前記各半導体スイッチング素子にはそれぞれコンデンサを接続しないものである。 The power conversion device according to the present invention includes an input capacitor connected between DC lines and two arms each provided with a semiconductor switching element connected in series between the DC lines, and each semiconductor switching element has a diode in antiparallel. An output polarity fixed arm that switches when the output polarity switches from positive to negative or from negative to positive, and two arms provided with semiconductor switching elements are connected in series between the DC lines, and each semiconductor switching In the power converter for converting power between direct current and alternating current using each of the series connection points as an alternating current terminal, the device includes a PWM switching arm for connecting a diode in antiparallel and PWM switching and adjusting an output value. Drain terminal and source end of each semiconductor switching element of the output polarity fixing arm Each connecting a capacitor between, on the respective semiconductor switching devices of the PWM switching arm is one that does not connect a capacitor.

また、本発明に係る電力変換装置は、直流ライン間に接続した入力コンデンサと、半導体スイッチング素子を備えた２つのアームを前記直流ライン間に直列接続し、前記各半導体スイッチング素子にはそれぞれ逆並列にダイオードを接続し、出力極性が正から負、又は負から正に切り替わるときにスイッチングする出力極性固定アームと、半導体スイッチング素子を備えた２つのアームを前記直流ライン間に直列接続し、前記各半導体スイッチング素子にはそれぞれ逆並列にダイオードを接続し、ＰＷＭスイッチングし出力値を調整するＰＷＭスイッチングアームとを備え、前記各直列接続点を交流端子として直流と交流間で電力変換する単相インバータである電力変換装置において、前記出力極性固定アームの前記各半導体スイッチング素子のドレイン端子とソース端子間にはそれぞれコンデンサを接続し、前記ＰＷＭスイッチングアームの前記各半導体スイッチング素子のドレイン端子とソース端子間には、前記出力極性固定アームの前記半導体スイッチング素子に接続した前記コンデンサの静電容量よりも小さい静電容量のコンデンサをそれぞれ接続したものである。 The power conversion device according to the present invention includes an input capacitor connected between DC lines and two arms having semiconductor switching elements connected in series between the DC lines, and each semiconductor switching element is anti-parallel. An output polarity fixed arm that switches when the output polarity is switched from positive to negative or from negative to positive, and two arms provided with semiconductor switching elements are connected in series between the DC lines, A semiconductor switching element is provided with a PWM switching arm for connecting diodes in antiparallel, PWM switching and adjusting an output value, and a single-phase inverter that converts power between direct current and alternating current with each series connection point as an alternating current terminal. In a certain power converter, each said semiconductor switching element of the said output polarity fixed arm A capacitor is connected between the drain terminal and the source terminal of the PWM switching arm, and the capacitor connected to the semiconductor switching element of the output polarity fixing arm is between the drain terminal and the source terminal of the semiconductor switching element of the PWM switching arm. Capacitors with capacitances smaller than the capacitances are respectively connected.

本発明の電力変換装置によれば、電力変換回路内に存在する浮遊インダクタンスにより発生するサージ電圧を、出力極性固定アーム側の各半導体スイッチング素子の両端にそれぞれコンデンサを接続することにより、半導体スイッチング素子に対してサージ電圧を効果的に抑制し半導体スイッチング素子の破壊を防止することができる。またＰＷＭスイッチングアーム側よりスイッチング回数の少ない出力極性固定アームの各半導体スイッチング素子にそれぞれコンデンサを接続しているので、コンデンサの充放電損失も少ない。そのため、電力変換装置の小型化及び低損失化が可能となる。 According to the power conversion device of the present invention, the surge voltage generated by the stray inductance existing in the power conversion circuit is connected to both ends of each semiconductor switching element on the output polarity fixed arm side, thereby connecting the semiconductor switching element. On the other hand, it is possible to effectively suppress the surge voltage and prevent the semiconductor switching element from being destroyed. Further, since the capacitors are connected to the respective semiconductor switching elements of the output polarity fixed arm having a smaller number of switching than the PWM switching arm side, the charge / discharge loss of the capacitor is also small. Therefore, it is possible to reduce the size and loss of the power converter.

また、本発明の電力変換装置によれば、電力変換回路内に存在する浮遊インダクタンスにより発生するサージ電圧を、半導体スイッチング素子の両端に取り付けたコンデンサにより抑制しており、スイッチング回数の少ない出力極性固定アーム側に取り付けるコンデンサの静電容量を大きくし、スイッチング回数の多いＰＷＭスイッチングアーム側に取り付けるコンデンサの静電容量を小さくすることで、破壊しやすい半導体スイッチング素子に対してサージ電圧抑制効果を高め、且つコンデンサの充放電に伴う損失を低減できる。そのため電力変換装置の小型化及び低損失化が可能となる。 In addition, according to the power conversion device of the present invention, the surge voltage generated by the stray inductance existing in the power conversion circuit is suppressed by the capacitors attached to both ends of the semiconductor switching element, and the output polarity is fixed with a small number of switching times. By increasing the capacitance of the capacitor attached to the arm side and reducing the capacitance of the capacitor attached to the PWM switching arm side where the number of times of switching is high, the surge voltage suppression effect is enhanced for semiconductor switching elements that are easily destroyed, In addition, loss due to charging / discharging of the capacitor can be reduced. Therefore, it is possible to reduce the size and loss of the power converter.

実施の形態１．
図１は、本発明の実施の形態１による電力変換装置の構成を示す回路図である。電力変換装置は、直流ライン間に半導体スイッチング素子Ｑａ，Ｑｂを直列接続して構成する出力極性固定アーム５、及び直流ライン間に半導体スイッチング素子Ｑｃ,Ｑｄを直列接続して構成するＰＷＭスイッチングアーム６をスイッチング制御し、（直流ＰラインとＮライン間の）直流電源１から得られる直流電力（電圧Ｖdd）を交流電力（電圧Ｖac）に変換し、出力フィルタ１１を通して電力系統に代表される交流負荷１２に供給する単相のフルブリッジインバータである。また実施の形態１では各半導体スイッチング素子は自己消弧形MOSFETであり、そのMOSFETにはそれぞれ逆並列にダイオードが接続されている。半導体スイッチング素子はゲート信号発生回路（図示せず）で制御される。図６は半導体スイッチング素子MOSFETを示し、ドレイン端子Ｄ、ソース端子Ｓ、ゲート端子Ｇを有し、ダイオード１３が半導体スイッチング素子に逆並列に接続されている。 Embodiment 1 FIG.
FIG. 1 is a circuit diagram showing a configuration of a power conversion device according to Embodiment 1 of the present invention. The power converter includes an output polarity fixing arm 5 configured by connecting semiconductor switching elements Qa and Qb in series between DC lines, and a PWM switching arm 6 configured by connecting semiconductor switching elements Qc and Qd in series between DC lines. Switching control, DC power (voltage Vdd) obtained from the DC power source 1 (between the DC P line and N line) is converted into AC power (voltage Vac), and the AC load represented by the power system through the output filter 11 12 is a single-phase full-bridge inverter to be supplied to 12. In the first embodiment, each semiconductor switching element is a self-extinguishing MOSFET, and a diode is connected in antiparallel to each MOSFET. The semiconductor switching element is controlled by a gate signal generation circuit (not shown). FIG. 6 shows a semiconductor switching element MOSFET, which has a drain terminal D, a source terminal S, and a gate terminal G, and a diode 13 is connected in antiparallel to the semiconductor switching element.

またインバータ回路内には、図1のように配線によって、直流母線の入力コンデンサからMOSFETに代表される半導体スイッチング素子のドレイン端子とソース端子までに浮遊インダクタンス３,４が存在している。実際は他の配線部にもインダクタンスが存在するが浮遊インダクタンス３,４より十分小さいため説明を省略する。半導体スイッチング素子Ｑａのドレイン・ソース端子間にはコンデンサ（Ｃａ）７が、半導体スイッチング素子Ｑｂのドレイン・ソース端子間にはコンデンサ（Ｃｂ）８が取り付けられている。そして外部にて出力フィルタ１１（のＵ相とＶ相）,直流電源１,及び入力コンデンサ（Ｃin）２と接続される。入力コンデンサ（Ｃin）２は直流ライン間に接続されている。 Further, in the inverter circuit, floating inductances 3 and 4 exist from the input capacitor of the DC bus to the drain terminal and the source terminal of the semiconductor switching element represented by the MOSFET by wiring as shown in FIG. Actually, inductance exists in other wiring portions, but the description is omitted because it is sufficiently smaller than the floating inductances 3 and 4. A capacitor (Ca) 7 is attached between the drain and source terminals of the semiconductor switching element Qa, and a capacitor (Cb) 8 is attached between the drain and source terminals of the semiconductor switching element Qb. The output filter 11 (the U phase and the V phase), the DC power source 1 and the input capacitor (Cin) 2 are connected to the outside. The input capacitor (Cin) 2 is connected between the DC lines.

図１の電力変換装置は次のように動作する。インバータが負荷１２に対して正極性の交流を出力する場合、出力極性固定アーム５のＱｂをオンさせ、半導体スイッチング素子ＱｃとＱｄをＰＷＭにてスイッチングし所定の電圧を出力する。同様に負電圧を出力する場合半導体スイッチング素子Ｑａをオンさせ、ＱｃとＱｄをＰＷＭにてスイッチングし所定の電圧を出力する。この動作にて上記インバータは直流電力を交流電力に変換している。 The power conversion apparatus of FIG. 1 operates as follows. When the inverter outputs positive AC to the load 12, Qb of the output polarity fixing arm 5 is turned on, the semiconductor switching elements Qc and Qd are switched by PWM, and a predetermined voltage is output. Similarly, when outputting a negative voltage, the semiconductor switching element Qa is turned on, Qc and Qd are switched by PWM, and a predetermined voltage is output. With this operation, the inverter converts DC power into AC power.

次にスイッチングにより半導体スイッチング素子に発生するサージ電圧について説明する。正極性の交流を出力する場合、半導体スイッチング素子Ｑｃがオフしている間は、半導体スイッチング素子Ｑｄ又はこの半導体スイッチング素子Ｑｄに逆並列に接続されているフリーホイールダイオード（以下FWD）とオン状態である半導体スイッチング素子Ｑｂを通り還流モードで電流が流れる。ブリッジされているアームの２個の半導体スイッチング素子Ｑｃ,Ｑｄ間にはスイッチングの際、短絡が生じないようデッドタイムと呼ばれる短絡防止期間が設けられており、そのアームの両素子は共にオフしているため、半導体スイッチング素子Ｑｃがオンする前には必ずＱｄのFWDを電流が流れている。よって半導体スイッチング素子ＱｄのFWDにはダイオードリカバリーが発生し、そのリカバリー電流は直流母線を半導体スイッチング素子ＱｃとＱｄのダイオードで短絡する経路で流れる短絡電流となる。 Next, a surge voltage generated in the semiconductor switching element by switching will be described. When a positive alternating current is output, while the semiconductor switching element Qc is turned off, the semiconductor switching element Qd or a free wheel diode (hereinafter referred to as FWD) connected in reverse parallel to the semiconductor switching element Qd is turned on. A current flows through the semiconductor switching element Qb in the reflux mode. A short-circuit prevention period called dead time is provided between the two semiconductor switching elements Qc and Qd of the bridged arm so as not to cause a short circuit during switching, and both elements of the arm are turned off. Therefore, the current always flows through the FWD of Qd before the semiconductor switching element Qc is turned on. Therefore, diode recovery occurs in the FWD of the semiconductor switching element Qd, and the recovery current becomes a short-circuit current that flows along a path in which the DC bus is short-circuited by the diodes of the semiconductor switching elements Qc and Qd.

半導体スイッチング素子Ｑｄのドレイン・ソース端子間には、図２に示されるようなサージ電圧Ｖsg1が発生し、このサージ電圧は非常に高い電圧変化率（dV/dt）及びピーク値であることが多い。なお、Ｖ_DSは半導体スイッチング素子のドレイン・ソース間電圧である。半導体スイッチング素子Ｑｃでは、図３のような自己のスイッチング速度により発生するターンオフサージＶsg2が発生する。 A surge voltage Vsg1 as shown in FIG. 2 is generated between the drain and source terminals of the semiconductor switching element Qd, and this surge voltage often has a very high voltage change rate (dV / dt) and peak value. . V _DS is a drain-source voltage of the semiconductor switching element. In the semiconductor switching element Qc, a turn-off surge Vsg2 generated at its own switching speed as shown in FIG. 3 is generated.

同様にインバータが負極性の交流を出力する場合、半導体スイッチング素子Ｑｄがオフしている間は半導体スイッチング素子Ｑｃ又はこの半導体スイッチング素子Ｑｃに逆並列に接続されているFWDと半導体スイッチング素子Ｑａを通り還流モードで電流が流れる。よって半導体スイッチング素子Ｑｃには、図２のようなダイオードリカバリーによるサージ電圧が、半導体スイッチング素子Ｑｄには、図３のような自己のスイッチング速度により発生するターンオフサージが発生する。 Similarly, when the inverter outputs negative alternating current, while the semiconductor switching element Qd is off, the semiconductor switching element Qc or the FWD connected in reverse parallel to the semiconductor switching element Qc and the semiconductor switching element Qa pass through. Current flows in reflux mode. Therefore, a surge voltage due to diode recovery as shown in FIG. 2 is generated in the semiconductor switching element Qc, and a turn-off surge generated due to its own switching speed as shown in FIG. 3 is generated in the semiconductor switching element Qd.

図２に示されたダイオードリカバリーにより発生するサージ電圧Ｖsg1は次の式で求められる。
Ｖsg1＝L・d(irr)/dt
但し、irrはリカバリー電流である。
図３に示されたターンオフサージ電圧Ｖsg2は次の式で求められる。
Ｖsg2＝L・−d(ioff)/dt
但し、ioffはターンオフ電流である。
上式中のLはインバータ回路内部の浮遊インダクタンス３と４の総和となるインダクタンス値である。 The surge voltage Vsg1 generated by the diode recovery shown in FIG.
Vsg1 ＝ L ・ d (irr) / dt
However, irr is a recovery current.
The turn-off surge voltage Vsg2 shown in FIG. 3 is obtained by the following equation.
Vsg2 = L ・ −d (ioff) / dt
Here, ioff is a turn-off current.
L in the above equation is an inductance value that is the sum of the floating inductances 3 and 4 inside the inverter circuit.

上述のサージ電圧の発生はそのまま直流母線ＰＮライン間の電圧変動として現れる。よってＰＷＭスイッチングアーム６にて発生するサージ電圧は、出力極性固定アーム５のオフしている側の半導体スイッチング素子のドレイン・ソース間電圧に重畳する形で現れる。図４はＰＷＭスイッチングアーム６にてダイオードリカバリーによるサージ電圧が発生した場合の出力極性固定アーム５のオフしている半導体スイッチング素子のドレイン・ソース間電圧Ｖ_DSとリカバリーしているFWDに流れている電流Ｉを示している。リカバリー電流は母線であるＰＮライン間を短絡する経路であるため、その電流は大きくＰＮライン間電圧は低下しＶsg3も低下する。そしてリカバリーしているFWDの両端にサージ電圧が発生するとそのサージ電圧に同期してＶsg3が跳ね上がる。 The generation of the surge voltage described above appears as a voltage fluctuation between the DC bus PN lines as it is. Therefore, the surge voltage generated in the PWM switching arm 6 appears in a form superimposed on the drain-source voltage of the semiconductor switching element on the off side of the output polarity fixing arm 5. In FIG. 4, when a surge voltage is generated by diode recovery in the PWM switching arm 6, the output polarity fixing arm 5 flows to the drain-source voltage V _{DS of the} semiconductor switching element turned off and the FWD being recovered. Current I is shown. Since the recovery current is a path for short-circuiting between the PN lines as the bus lines, the current is large, the voltage between the PN lines is lowered, and Vsg3 is also lowered. When a surge voltage is generated at both ends of the recovered FWD, Vsg3 jumps in synchronization with the surge voltage.

浮遊のインダクタンス３と４が非常に大きく、発生するサージ電圧がその母線電圧Ｖddに対して無視できない大きさとなるような場合、そのサージ電圧は素子定格を超え破壊に至る結果となる。特にMOSFETの場合、そのMOSFETがアバランシェ耐量保証品であっても、通常スイッチングにより自己に発生するサージに関してはアバランシェ耐量保証されているが、オフ状態のままで起こるドレイン・ソース間の電圧変動に対しては、アバランシェ耐量による保証は難しく、破壊が起こり易いため、出力極性固定アーム５の半導体スイッチング素子ＱａとＱｂには特にサージの抑制が必要であった。 When the floating inductances 3 and 4 are very large and the generated surge voltage is not negligible with respect to the bus voltage Vdd, the surge voltage exceeds the element rating and results in destruction. In particular, in the case of a MOSFET, even if the MOSFET is an avalanche withstand guarantee product, the avalanche withstand is normally guaranteed for the surge generated by switching itself. As a result, since it is difficult to guarantee by the avalanche resistance and the breakdown is likely to occur, the semiconductor switching elements Qa and Qb of the output polarity fixing arm 5 particularly need to suppress the surge.

そこで実施の形態1では図１に示すように、出力極性固定アーム５の半導体スイッチング素子ＱａとＱｂのドレイン・ソース端子間にのみセラミックコンデンサに代表される高周波数特性の良い小型のコンデンサ７と８を挿入する。出力極性固定アーム５の半導体スイッチング素子ＱａとＱｂは、電力変換装置が運転中であるとき、どちらかがオンしているので、そのドレインとソース間に接続されたコンデンサは見かけ上、直流母線のＰＮライン間に接続されていることとなる。 Therefore, in the first embodiment, as shown in FIG. 1, small capacitors 7 and 8 having good high frequency characteristics represented by ceramic capacitors only between the drain and source terminals of the semiconductor switching elements Qa and Qb of the output polarity fixing arm 5. Insert. Since the semiconductor switching elements Qa and Qb of the output polarity fixing arm 5 are turned on when the power converter is in operation, the capacitor connected between the drain and the source is apparently a DC bus. It is connected between PN lines.

半導体スイッチング素子ＱａとＱｂに関しては、ドレインとソースの直近にコンデンサ７と８を取り付けできることから、直流母線のＰＮライン間に接続するよりもインダクタンス低減効果は高く、サージ発生による半導体スイッチング素子のドレイン端子とソース端子間の電圧変動の電圧変化率（dV/dt）及び電圧ピーク値を抑えることができる。そしてＰＷＭスイッチングアーム６の半導体スイッチング素子に対してもＰＮライン間のコンデンサとなるため浮遊インダクタンスが低減されサージが抑制可能であるため、ＰＷＭスイッチングアーム６の半導体スイッチング素子Ｑｃ,Ｑｄへのコンデンサ又はスナバ回路の挿入は省略できる。 With respect to the semiconductor switching elements Qa and Qb, since the capacitors 7 and 8 can be attached in the immediate vicinity of the drain and the source, the inductance reduction effect is higher than that between the PN lines of the DC bus, and the drain terminal of the semiconductor switching element due to the occurrence of surge The voltage change rate (dV / dt) and the voltage peak value of the voltage fluctuation between the source terminal and the source terminal can be suppressed. And since it becomes a capacitor | condenser between PN lines also with respect to the semiconductor switching element of the PWM switching arm 6, since a floating inductance is reduced and a surge can be suppressed, the capacitor | condenser or snubber to the semiconductor switching elements Qc and Qd of the PWM switching arm 6 is suppressed. Insertion of the circuit can be omitted.

またコンデンサをドレイン・ソース端子間に挿入した場合、その素子がターンオンするごとにコンデンサに溜まった電荷が全て放電されエネルギー損失となるため、高周波数でスイッチングしているＰＷＭスイッチングアーム６ではなく、スイッチング回数の少ない（通常の正弦波を出力する場合は1周期にターンオン、ターンオフそれぞれ1回ずつ）出力極性固定アーム５側の半導体スイッチング素子のドレイン・ソース端子間に挿入（接続）したことによりエネルギー損失の増加を抑えることが可能である。 When a capacitor is inserted between the drain and source terminals, every time the device is turned on, all charges accumulated in the capacitor are discharged, resulting in energy loss. Therefore, the switching is not performed by the PWM switching arm 6 that is switching at a high frequency. Energy loss due to insertion (connection) between the drain and source terminals of the semiconductor switching element on the output polarity fixed arm 5 side with a small number of times (when a normal sine wave is output, turn on and turn off once in each cycle once each) Can be suppressed.

コンデンサ７と８の静電容量については、実際に観測されるサージ電圧の電圧変化率（dV/dt）により決定する。MOSFETに代表されるような半導体スイッチング素子には、電圧変化率（dV/dt）による破壊特性が存在しており、ある電圧変化率（dV/dt）を超えて高くなると急激に破壊が起こりやすくなる。このときの電圧変化率（dV/dt）をdV/dt破壊耐量閾値と呼ぶことにする。特に実施の形態１で取り上げているダイオードリカバリー時に発生するサージ電圧は非常に高い電圧変化率（dV/dt）で発生することが多い。よって実施の形態１にてサージ抑制のために取り付けるコンデンサには、使用する半導体スイッチング素子が持つdV/dt破壊耐量閾値未満にサージ電圧の電圧変化率（dV/dt）を低下させる効果のある静電容量以上の大きさとなるコンデンサを使用する。 The capacitances of the capacitors 7 and 8 are determined by the voltage change rate (dV / dt) of the actually observed surge voltage. Semiconductor switching elements such as MOSFETs have breakdown characteristics due to the voltage change rate (dV / dt), and if the voltage exceeds a certain voltage change rate (dV / dt), breakdown is likely to occur rapidly. Become. The voltage change rate (dV / dt) at this time is called a dV / dt breakdown tolerance threshold. In particular, the surge voltage generated during diode recovery described in the first embodiment is often generated at a very high voltage change rate (dV / dt). Therefore, the capacitor attached to suppress the surge in the first embodiment is effective in reducing the voltage change rate (dV / dt) of the surge voltage below the dV / dt breakdown tolerance threshold of the semiconductor switching element used. Use a capacitor that is larger than the capacitance.

実施の形態1では、高周波特性の良い、小型のセラミックコンデンサ２個のみでサージ電圧による半導体スイッチング素子の破壊防止を可能にしている。実施の形態１では、特許文献1に記載されているＣＲスナバを代表としたスナバ回路を用いる必要も無く、回路の小型化、低価格化及び電力変換装置としての低損失化を達成できる。
また、実施の形態1では、直流母線であるＰＮライン間にコンデンサを挿入するよりも、半導体スイッチング素子の各端子とコンデンサまで配線が短くなり、出力極性固定アームの各半導体スイッチング素子のドレイン・ソース端子間電圧を安定化させる効果は大きく、発生するサージ電圧のピーク値及び電圧変化率(dV/dt)を抑制可能である。 In the first embodiment, it is possible to prevent the semiconductor switching element from being destroyed by a surge voltage with only two small ceramic capacitors having good high frequency characteristics. In the first embodiment, it is not necessary to use a snubber circuit typified by the CR snubber described in Patent Document 1, and it is possible to reduce the size and cost of the circuit and reduce the loss as a power converter.
Further, in the first embodiment, the wiring to each terminal of the semiconductor switching element and the capacitor is shorter than inserting a capacitor between the PN lines that are DC buses, and the drain / source of each semiconductor switching element of the output polarity fixing arm The effect of stabilizing the voltage between terminals is great, and the peak value of the generated surge voltage and the voltage change rate (dV / dt) can be suppressed.

また、実施の形態１では、電力変換装置のＰＷＭスイッチングアームの半導体スイッチング素子がスイッチングした場合に、出力極性固定アームの半導体スイッチング素子に印加されるサージ電圧が直流母線電圧に対して無視できない大きさとなり、半導体スイッチング素子のドレイン端子とソース端子間の電圧がその素子の静耐圧を超えるような浮遊インダクタンスを直流母線の入力コンデンサからMOSFETに代表される半導体スイッチング素子のドレイン端子及びソース端子までに持つ場合に、出力極性固定アームを構成する半導体スイッチング素子のドレイン端子とソース端子間にコンデンサを挿入したものである。 In the first embodiment, when the semiconductor switching element of the PWM switching arm of the power conversion device is switched, the surge voltage applied to the semiconductor switching element of the output polarity fixed arm cannot be ignored with respect to the DC bus voltage. And has a floating inductance from the input capacitor of the DC bus to the drain and source terminals of the semiconductor switching element represented by the MOSFET, such that the voltage between the drain and source terminals of the semiconductor switching element exceeds the static withstand voltage of the element. In this case, a capacitor is inserted between the drain terminal and the source terminal of the semiconductor switching element constituting the output polarity fixing arm.

そのため、インバータ回路内に存在する浮遊インダクタンスが、素子を破壊させるレベルのサージ電圧を発生する場合に、出力極性固定アーム側の半導体スイッチング素子の両端にコンデンサを取り付けるのみで、破壊しやすい特定の素子に対してサージ電圧を効果的に抑制し破壊を防ぎ、またＰＷＭスイッチングアーム側のサージ電圧も抑制できるため、ＰＷＭスイッチングアーム側への対策は省略できる。またスイッチング回数の少ない素子にコンデンサを挿入しているので、コンデンサの充放電損失も少ない。 Therefore, when the stray inductance that exists in the inverter circuit generates a surge voltage at a level that destroys the element, a specific element that is easily destroyed can be destroyed simply by attaching capacitors to both ends of the semiconductor switching element on the output polarity fixed arm side. Therefore, the surge voltage can be effectively suppressed to prevent destruction, and the surge voltage on the PWM switching arm side can be suppressed, so that the countermeasure on the PWM switching arm side can be omitted. In addition, since a capacitor is inserted in an element with a small number of switching times, the charge / discharge loss of the capacitor is small.

実施の形態２．
図５は、実施の形態２による電力変換装置の構成を示す回路図である。各図において、同一符号は同一または相当部分を示し、説明を省略する。全ての半導体スイッチング素子Ｑａ,Ｑｂ,Ｑｃ,Ｑｄのドレイン・ソース間にはそれぞれセラミックコンデンサ（Ｃａ）７,（Ｃｂ）８，（Ｃｃ）９及び（Ｃｄ）１０が取り付けられている。 Embodiment 2. FIG.
FIG. 5 is a circuit diagram showing a configuration of the power conversion device according to the second embodiment. In each figure, the same reference numerals indicate the same or corresponding parts, and description thereof is omitted. Ceramic capacitors (Ca) 7, (Cb) 8, (Cc) 9 and (Cd) 10 are attached between the drains and sources of all the semiconductor switching elements Qa, Qb, Qc, Qd, respectively.

実施の形態１では、半導体スイッチング素子のスイッチングにより発生するサージの抑制に対して、出力極性固定アーム５の半導体スイッチング素子にコンデンサを挿入した。実施の形態２では、出力極性固定アーム５の半導体スイッチング素子と、ＰＷＭスイッチングアーム６の半導体スイッチング素子にそれぞれコンデンサを挿入した。ＰＷＭスイッチングアーム側にもドレイン・ソース間に直近でコンデンサを挿入したことにより、スイッチングした素子自体のサージ抑制効果が大きくなり、また出力極性固定アーム５のオフしている半導体スイッチング素子のドレイン・ソース端子間の電圧変動も抑えることができる。よって実施の形態1よりも高いサージ抑制効果を得ることができる。 In the first embodiment, a capacitor is inserted into the semiconductor switching element of the output polarity fixing arm 5 to suppress the surge generated by the switching of the semiconductor switching element. In the second embodiment, capacitors are inserted into the semiconductor switching element of the output polarity fixing arm 5 and the semiconductor switching element of the PWM switching arm 6, respectively. By inserting a capacitor between the drain and source on the PWM switching arm side as well, the effect of suppressing the surge of the switched element itself is increased, and the drain and source of the semiconductor switching element in which the output polarity fixing arm 5 is turned off. Voltage fluctuation between terminals can also be suppressed. Therefore, a surge suppression effect higher than that of the first embodiment can be obtained.

但し、ＰＷＭスイッチングアーム６は高い周波数でスイッチング動作するため、スイッチング回数に比例して増加するコンデンサの充放電に伴う損失がコンデンサ９とコンデンサ１０では非常に多くなるため、ＰＷＭスイッチングアーム６の半導体スイッチング素子のドレイン・ソース端子間に付けるコンデンサ９とコンデンサ１０には、出力極性固定アーム５の半導体スイッチング素子に付けるコンデンサ７とコンデンサ８の静電容量よりも小さな静電容量のコンデンサを選定する。また充放電損失を十分少なくするために、５分の１以下となる静電容量のコンデンサを選択し、損失の増加を抑制する。 However, since the PWM switching arm 6 performs a switching operation at a high frequency, the loss due to the charging / discharging of the capacitor that increases in proportion to the number of switching operations is very large in the capacitor 9 and the capacitor 10, so that the semiconductor switching of the PWM switching arm 6 is performed. Capacitors 9 and 10 attached between the drain and source terminals of the element are selected to have a capacitance smaller than that of the capacitors 7 and 8 attached to the semiconductor switching elements of the output polarity fixing arm 5. Further, in order to sufficiently reduce the charge / discharge loss, a capacitor having a capacitance of 1/5 or less is selected to suppress an increase in loss.

すべての実施の形態において、半導体スイッチング素子としてＳｉ（シリコン）のMOSFETを用いてもよいが、Ｓｉ（シリコン）のMOSFETよりもオン抵抗の小さいＳｉＣ（炭化珪素）のMOSFETを用いてもよい。ＳｉＣのMOSFETを半導体スイッチング素子として用いることにより，通電損失も低減されるため、低損失化と回路の小型化を実現することが可能となる。 In all the embodiments, a Si (silicon) MOSFET may be used as the semiconductor switching element, but a SiC (silicon carbide) MOSFET having a smaller on-resistance than the Si (silicon) MOSFET may be used. By using the SiC MOSFET as a semiconductor switching element, the conduction loss is also reduced, so that it is possible to reduce the loss and the circuit size.

本発明の実施の形態１による電力変換装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the power converter device by Embodiment 1 of this invention. ダイオードのリカバリー時に発生するサージ電圧とリカバリー電流を示す図である。It is a figure which shows the surge voltage and recovery current which generate | occur | produce at the time of recovery of a diode. 半導体スイッチング素子のターンオフ時の電圧と電流を示す図である。It is a figure which shows the voltage and electric current at the time of turn-off of a semiconductor switching element. ＰＷＭスイッチングアームでリカバリーサージが発生したときの出力極性固定アームのオフしている半導体スイッチング素子のドレイン・ソース間電圧と半導体スイッチング素子に流れている電流を示す図である。It is a figure which shows the drain-source voltage of the semiconductor switching element which the output polarity fixed arm is OFF, and the electric current which flows into a semiconductor switching element when a recovery surge generate | occur | produces in a PWM switching arm. 実施の形態２による電力変換装置の構成を示す回路図である。FIG. 6 is a circuit diagram showing a configuration of a power conversion device according to a second embodiment. 半導体スイッチング素子MOSFETの端子説明図である。It is terminal explanatory drawing of semiconductor switching element MOSFET.

Explanation of symbols

１直流電源２入力コンデンサ
３浮遊インダクタンス４浮遊インダクタンス
５出力極性固定アーム６ＰＷＭスイッチングアーム
７コンデンサ８コンデンサ
９コンデンサ１０コンデンサ
１１出力フィルタ１２交流負荷
１３ダイオード DESCRIPTION OF SYMBOLS 1 DC power supply 2 Input capacitor 3 Floating inductance 4 Floating inductance 5 Output polarity fixed arm 6 PWM switching arm 7 Capacitor 8 Capacitor 9 Capacitor 10 Capacitor 11 Output filter 12 AC load 13 Diode

Claims

An input capacitor connected between the DC lines;
When two arms having semiconductor switching elements are connected in series between the DC lines, diodes are connected in antiparallel to the semiconductor switching elements, and the output polarity is switched from positive to negative or from negative to positive. An output polarity fixed arm for switching,
Two arms each having a semiconductor switching element are connected in series between the DC lines, each semiconductor switching element is connected to a diode in antiparallel, and a PWM switching arm for PWM switching and adjusting an output value is provided,
In the power conversion device that converts power between direct current and alternating current with each series connection point as an alternating current terminal, a capacitor is connected between the drain terminal and the source terminal of each semiconductor switching element of the output polarity fixing arm, respectively .
A power conversion device , wherein a capacitor is not connected to each of the semiconductor switching elements of the PWM switching arm .

The capacitance of the capacitor connected to the semiconductor switching element of the output polarity fixed arm is a voltage change rate of a surge voltage applied to the semiconductor switching element of the output polarity fixed arm when the capacitor is connected ( dV / dt) for the breakdown characteristics due to the voltage change rate (dV / dt) of the semiconductor switching element of the output polarity fixed arm,
The power conversion device according to claim 1, wherein the power conversion device has a capacitance that is not less than a magnitude that allows a surge voltage to be suppressed below a threshold value of the breakdown tolerance.

The power converter according to claim 1, wherein the capacitor connected to the semiconductor switching element of the output polarity fixing arm is a ceramic capacitor.

An input capacitor connected between the DC lines;
When two arms having semiconductor switching elements are connected in series between the DC lines, diodes are connected in antiparallel to the semiconductor switching elements, and the output polarity is switched from positive to negative or from negative to positive. An output polarity fixed arm for switching,
Two arms each having a semiconductor switching element are connected in series between the DC lines, each semiconductor switching element is connected to a diode in antiparallel, and a PWM switching arm for PWM switching and adjusting an output value is provided,
In the power conversion device that is a single-phase inverter that converts power between direct current and alternating current with each series connection point as an alternating current terminal,
A capacitor is connected between the drain terminal and the source terminal of each semiconductor switching element of the output polarity fixing arm,
A capacitor having a capacitance smaller than the capacitance of the capacitor connected to the semiconductor switching element of the output polarity fixing arm is connected between the drain terminal and the source terminal of each semiconductor switching element of the PWM switching arm. The power converter characterized by having performed.

5. The capacitance of a capacitor connected to the semiconductor switching element of the PWM switching arm is one fifth or less of a capacitance of a capacitor connected to the semiconductor switching element of the output polarity fixed arm. Power conversion device.

The power converter according to claim 4, wherein the capacitor connected to the semiconductor switching element of the output polarity fixed arm and the capacitor connected to the semiconductor switching element of the PWM switching arm are ceramic capacitors.