JP5160940B2

JP5160940B2 - ハードディスク装置

Info

Publication number: JP5160940B2
Application number: JP2008107003A
Authority: JP
Inventors: 伸行金井
Original assignee: 株式会社沖情報システムズ
Priority date: 2008-04-16
Filing date: 2008-04-16
Publication date: 2013-03-13
Anticipated expiration: 2028-04-16
Also published as: JP2009258979A

Description

本発明は、サーバ、ＲＡＩＤ装置、およびパーソナルコンピュータ等の情報処理装置に備えられるハードディスク装置に関し、特に盗難等されたときに記憶している情報の漏洩を防止するハードディスク装置に関する。

従来のハードディスク装置（以下、「ＨＤＤ」という。）は、記憶している情報の漏洩を防止するため、そのＨＤＤを備えたパーソナルコンピュータで使用者の操作により正しいパスワードを所定回数内に入力されない場合はＨＤＤ内の自己消去プログラムを起動してＨＤＤ内のデータを消去するようにしている（例えば、特許文献１参照）。
また、ＨＤＤ用情報漏洩装置を経由させてパーソナルコンピュータで入力されたパスワードをＨＤＤに設定し、パスワードが一致しない限りＨＤＤのデータへのアクセスを禁止しているものもある（例えば、特許文献２参照）。

さらに、データを暗号化／復号化するデータ漏洩防止システムをホストとＨＤＤとの間に設け、ＨＤＤに暗号化したデータを記憶させるようにしているものもある（例えば、特許文献３参照）。
またさらに、登録された抜き取り条件と異なる操作手順で抜き取りが行われたことを検知すると、ＨＤＤに高電圧を印加して破壊するようにしているものもある（例えば、特許文献４参照）。
特開２００６−３４４１１２号公報（段落「００２２」〜段落「００２３」、図２）特開２００６−５９０２５号公報（段落「００２６」〜段落「００３５」、図１）特開２００５−１７５９４８号公報（段落「０００６」、図１）特開２００６−２０９２３２号公報（段落「００２２」〜段落「００２６」、図４）

しかしながら、上述した従来の技術において、パスワードや暗号化したデータを復号化するための復号化コード、およびＨＤＤを抜取る操作手順は、第三者に漏洩する可能性があり、また第三者により解析されてしまう可能性があるため、パスワード等を得た第三者は容易にＨＤＤに記録された情報を読み取ることができるようになり、ＨＤＤの盗難に伴う情報漏洩の防止は充分でないという問題がある。

本発明は、このような問題を解決することを課題とし、ＨＤＤが盗難等された場合であっても確実に情報の漏洩を防止することを目的とする。

そのため、本発明は、電源投入の都度、上位装置から転送される回路データに基づいてディスクをアクセスする回路として形成されるプログラマブル回路と、ディスクに記録された情報を消去する回路として機能するように前記プログラマブル回路を形成するためのディスク消去回路データを記憶する記憶部と、電源投入時に、上位装置から転送され、前記プログラマブル回路を、ディスクをアクセスする回路として形成する前記回路データを監視し、その回路データの異常を検知する回路データ監視部とを設け、前記異常を検知したとき、前記記憶部から読み出した前記ディスク消去回路データに基づいて前記プログラマブル回路を形成し、該プログラマブル回路が、記憶したディスク消去回路データに基づいてディスクに記録された情報を消去し、情報の漏洩を防止するようにしたことを特徴とする。

このようにした本発明は、ＨＤＤが盗難等にあった場合であってもディスクに記録された情報の漏洩を確実に防止することができるという効果が得られる。

以下、図面を参照して本発明によるハードディスク装置（ＨＤＤ）の実施例を説明する。

図１は第１の実施例におけるＨＤＤの構成を示すブロック図である。
図１において、１は上位装置としてのＰＣであり、キーボードや液晶ディスプレイ等の入出力手段を備えた通常のパーソナルコンピュータである。本実施例では、上位装置をＰＣ１として説明するが、上位装置はサーバやＲＡＩＤ装置であってもよい。
２はＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）であり、図示しないメモリ等の記憶部に記憶された制御プログラム（ソフトウェア）に基づいてＰＣ１全体の動作を制御するものである。

３はインターフェース部であり、例えばＡＴＡ／ＡＴＡＰＩ、ＵＳＢ等の規格でデータの転送を行うものである。
４はＢＩＯＳ（ＢａｓｉｃＩｎｐｕｔ／ＯｕｔｐｕｔＳｙｓｔｅｍ）であり、ＰＣ１に接続されたキーボードやディスプレイ等の周辺機器を制御するためにメモリ等の記憶部に記憶された情報である。本実施例では、ＢＩＯＳ４は後述するＨＤＤを制御するための回路データも記憶し、電源投入時にインターフェース部３を介してその回路データが転送され、後述するＦＰＧＡにコンフィグレーションするものとする。

このようにＰＣ１は入出力手段、インターフェース部３、ＢＩＯＳ４、および図示しないメモリ等の記憶部で構成され、その記憶部に記憶された制御プログラム（ソフトウェア）に基づいてＣＰＵ２が入出力手段、インターフェース部３等を含むＰＣ１全体の動作を制御する。
５はＨＤＤであり、ＰＣ１との間でＡＴＡ／ＡＴＡＰＩ等の規格でデータの転送を行うハードディスクドライブ（ハードディスク装置）である。

６は制御部としてのＣＰＵであり、メモリ等の記憶部に記憶された制御プログラム（ソフトウェア）に基づいてＨＤＤ５全体の動作を制御するものである。
７は通信部としてのインターフェース部であり、上位装置との間でデータの転送（通信）を行う、例えばＡＴＡ／ＡＴＡＰＩ、ＵＳＢ等の規格で通信を行うものである。
８はプログラマブル回路としてのＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）であり、内部に記憶した回路データに基づいてディスクにデータを書き込み、またディスクに書き込まれたデータを読み出すための制御を行う回路として機能するものである。

９はディスクアクセス部であり、ＦＰＧＡ８の信号に基づいて記憶媒体としての磁気ディスクや光ディスク等のディスク１０にデータを書き込み、またディスク１０に書き込まれたデータを読み出すものである。
１１はディスクキャッシュメモリ等のメモリであり、ディスク１０に書き込むデータやディスク１０から読取ったデータを一時的に記憶するためのものである。

ＦＰＧＡ８は、ＣＰＵ６、インターフェース部７、ディスクアクセス部９、メモリ１１と内部バスで接続され、ＣＰＵ６の指示にしたがってディスク１０にデータを書き込み、またディスク１０に書き込まれたデータを読み出すことができるようになっている。
１３はモード設定部であり、ＦＰＧＡ８にコンフィグレーションする回路データをＰＣ１のＢＩＯＳ４に記憶した回路データを採用するかＨＤＤ５のＲＯＭやフラッシュメモリ等の記憶部１４に記憶した回路データを採用するかを設定するためのものである。このモード設定部１３はメモリ等で構成され、また記憶部１４にはディスク１０に記録された情報を消去するためのディスク消去回路データが予め記憶されているものとする。

１２は回路データ監視部としてのコンフィグレーション監視部であり、モード設定部１３の設定内容およびＰＣ１からコンフィグレーションされる回路データを監視し、その設定内容および回路データにより、ＦＰＧＡ８にコンフィグレーションする回路データをＰＣ１のＢＩＯＳ４に記憶した回路データ、または記憶部１４に記憶した回路データとするように切り替えるものである。

なお、インターフェース部７は、ＰＣ１のアクセスに対して任意のデータをダミーデータとして返送する機能を有している。
このように構成されたＨＤＤ５は、回路データをコンフィグレーションしたＦＰＧＡ８（ハードウェア）および記憶部に記憶された制御プログラム（ソフトウェア）を実行するＣＰＵ６でＨＤＤ５全体の動作を制御する。

なお、ＦＰＧＡ８はコンフィグレーションした回路データに基づいてＣＰＵ６およびインターフェース部７を内部バスから切り離し（ＦＰＧＡ８はＣＰＵ６およびインターフェース部７との間の内部バスを不通にする）、ＣＰＵ６の制御を無効にしてＦＰＧＡ８のみでＨＤＤ５の動作を制御することができるようになっている。
上述した構成の作用を図２の第１の実施例におけるＨＤＤの状態遷移を示すブロック図に基づいて説明する。

図２（ａ）は電源投入時において回路データをＦＰＧＡ８にコンフィグレーションする動作を示している。
ＰＣ１およびＨＤＤ５に電源が投入されるとＰＣ１のＢＩＯＳ４からインターフェース部３を介して回路データが転送され、その回路データはＨＤＤ５のＦＰＧＡ８にコンフィグレーションされる。

コンフィグレーションが完了すると図２（ｂ）に示すようにＦＰＧＡ８はコンフィグレーションされた回路データに基づいてＨＤＤ５の内部バスを接続し、ＣＰＵ６およびＦＰＧＡ８の制御によりＨＤＤ５はディスク１０に記録されたデータの読出しやデータの書込みを行う通常のハードディスクドライブとして動作する。
一方、電源が投入されてから所定の時間内に、回路データの転送を検知しないこと、またはチェックサム等の回路データを識別するための識別情報が不正な回路データが転送された等の回路データのコンフィグレーションが正常に完了しないこと（回路データのコンフィグレーションの異常）をコンフィグレーション監視部１２が検知した場合、ＨＤＤ５が盗難等されたものとして図２（ｃ）に示すようにコンフィグレーション監視部１２は記憶部１４に記憶されたディスク消去回路データを読み出し、そのディスク消去回路データでＦＰＧＡ８のコンフィグレーションを行う。

ディスク消去回路データがコンフィグレーションされると図２（ｄ）に示すようにＦＰＧＡ８はコンフィグレーションされたディスク消去回路データに基づいてＣＰＵ６およびインターフェース部７との内部バスを切り離し、外部からの制御およびＣＰＵ６の制御を無効にするとともにディスク１０を消去する。
また、インターフェース部７はＰＣ１からのアクセスがあった場合、任意のダミーデータをＰＣ１へ返送するモードに切り替える。

コンフィグレーション監視部１２は、一旦ディスク消去回路データのコンフィグレーションを行うとモード設定部１３を、ＰＣ１からコンフィグレーションするモードから記憶部１４に記憶されたディスク消去回路データをコンフィグレーションするモードに切替え、固定する。
したがって、次の電源投入から常に記憶部１４に記憶されたディスク消去回路データをコンフィグレーションし、電源を投入する度にディスク１０を消去する動作を続ける。また、インターフェース部７はＰＣ１からのアクセスがあった場合、任意のダミーデータをＰＣ１へ返送し続ける。

なお、ＰＣ１からの回路データおよび記憶部１４に記憶されたディスク消去回路データを暗号化するようにしてもよい。
この場合、コンフィグレーション監視部１２は、暗号化された回路データを復号するための復号キーを内部の記憶部に記憶し、またその復号キーによる復号化機能を備え、ＰＣ１からの暗号化された回路データはコンフィグレーション監視部１２に格納されている復号キーによりコンフィグレーション監視部１２で復号化され、その復号化された回路データがＦＰＧＡ８にコンフィグレーションされる。

このとき、復号キーはＰＣ１からのコンフィグレーション成功毎に次回のコンフィグレーションのための復号キーに更新され、コンフィグレーション監視部１２に格納される。
一方、記憶部１４に暗号化されて記憶されたディスク消去回路データはコンフィグレーション監視部１２に格納されているディスク消去回路データ用の復号キーによりコンフィグレーション監視部１２で復号化され、その復号化された回路データがＦＰＧＡ８にコンフィグレーションされる。

このディスク消去回路データ用の復号キーはＨＤＤ５毎にユニークなものとする。
このようにＰＣ１のＢＩＯＳ４に記憶した回路データをＨＤＤ５へ転送するようにし、その回路データのコンフィグレーションが正常に終了しないことをＨＤＤ５のコンフィグレーション監視部１２が検知したとき、そのコンフィグレーション監視部１２は記憶部１４に記憶されたディスク消去回路データでＦＰＧＡ８のコンフィグレーションを行い、ディスク１０を消去する。

したがって、ＢＩＯＳ４に回路データを記憶していないＰＣ１ではＨＤＤ５のディスク１０に記憶された情報を読み出すことができず、ＨＤＤ５が盗難にあった場合でもディスク１０に記憶された情報の漏洩や解析を防止することができるようになる。
また、ディスク消去回路データでＦＰＧＡ８のコンフィグレーションが行われるとＣＰＵ６およびインターフェース部７（ＡＴＡ／ＡＴＡＰＩ）との内部バスが切り離されるためソフトウェアによるディスク１０に記憶された情報のアクセスを禁止することができる。

また、ＨＤＤ５自身には正常動作させる回路データが存在しなくなるので（電源が切断されるとＦＰＧＡ８のコンフィグレーションされた回路データは消滅する）ＨＤＤ５が盗難にあった場合でも正常動作させる回路データの漏洩や解析を防止することができるようになる。
さらに、回路データを暗号化することにより、回路データの解析を防止することができるようになる。

以上説明したように、第１の実施例では、ＰＣのＢＩＯＳに記憶した回路データをＨＤＤへ転送するようにし、その回路データのコンフィグレーションが正常に終了しないことをＨＤＤのコンフィグレーション監視部が検知したとき、そのコンフィグレーション監視部は記憶部に記憶されたディスク消去回路データでＦＰＧＡのコンフィグレーションを行い、ディスクを消去することにより、ＨＤＤが盗難等にあった場合でもディスクに記憶された情報の漏洩を防止することができるという効果が得られる。

また、ディスク消去回路データでＦＰＧＡのコンフィグレーションが行われるとＣＰＵおよびインターフェース部との内部バスが切り離されるためソフトウェアによるディスクに記憶された情報のアクセスや解析を禁止することができるという効果が得られる。

図３は第２の実施例におけるＨＤＤの構成を示すブロック図である。
第２の実施例の構成は、第１の実施例の構成にＩＤ信号をＨＤＤ５のコンフィグレーション監視部１２に入力するためのインターフェースを備えたものである。なお、上述した第１の実施例と同様の部分は、同一の符号を付してその説明を省略する。
図３において、１５は入力部であり、ＨＤＤ５を識別するためのハードディスク識別情報としてのＩＤをコンフィグレーション監視部（識別情報監視部）１２に入力するためのインターフェースである。

この入力部１５は、例えば図４（ａ）に示すようにＰＣ１から供給されるＨＤＤ５の電源線２０にＩＤ信号をのせるようにしたものである。ＨＤＤ５の電源入力部にフィルタ回路を設け、電源線２０からのＩＤ信号の復調を行い、その復調したＩＤ信号をコンフィグレーション監視部１２に出力する。
また、入力部１５は、例えば図４（ｂ）に示すようにＨＤＤ５に赤外線受信部２１を設けてＩＤ信号を受信するようにしたものであってもよく、さらにＨＤＤ５にＲＦＩＤ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙＩＤｅｎｔｉｆｉｃａｔｉｏｎ）受信部を設けて図４（ｃ）に示すように非接触型ＩＣカード（ＩＣチップ）２２からＩＤ信号を受信するようにしたものであってもよい。

このようにして入力部１５は、入力されたＩＤ信号をＩＤとしてコンフィグレーション監視部１２に出力するものとし、またコンフィグレーション監視部１２はＨＤＤ５毎にユニークなＩＤを格納しているものとする。
上述した構成の作用について説明する。
ＰＣ１およびＨＤＤ５に電源が投入されるとＨＤＤ５のＩＤ入力手段１５は電源線２０、赤外線受信部２１、ＲＦＩＤ受信部等を介してＩＤ信号を入力（受信）し、そのＩＤ信号を復調等してコンフィグレーション監視部１２にＩＤを出力する。

識別情報監視部としてのコンフィグレーション監視部１２は入力したＩＤと内部に格納しているＩＤとを比較し、一致した場合、ＰＣ１のＢＩＯＳ４からインターフェース部３を介して転送された回路データをＨＤＤ５のＦＰＧＡ８にコンフィグレーションする。
コンフィグレーションが完了するとＦＰＧＡ８はコンフィグレーションされた回路データに基づいてＨＤＤ５の内部バスを接続し、ＣＰＵ６およびＦＰＧＡ８の制御によりＨＤＤ５はディスク１０に記録されたデータの読出しやデータの書込みを行う通常のハードディスクドライブとして動作する。

なお、ＩＤが一致している場合は、ＰＣ１からのコンフィグレーションに失敗した場合であっても即不正なアクセスが発生したと判定することなくコンフィグレーションのリトライを行う。これによりＰＣ１からのコンフィグレーションに失敗した場合であっても再度コンフィグレーションを行うことができるようになり、予期せぬディスク消去回路データのコンフィグレーションを防止することができるようになる。

一方、電源が投入されてから所定の時間内に、ＩＤを検知しないこと、または受信したＩＤが格納してあるＩＤと一致しないことをコンフィグレーション監視部１２が検知した場合、ＨＤＤ５が盗難等されたものとしてコンフィグレーション監視部１２は記憶部１４に記憶されたディスク消去回路データを読み出し、そのディスク消去回路データでＦＰＧＡ８のコンフィグレーションを行う。

ディスク消去回路データがコンフィグレーションされるとＦＰＧＡ８はコンフィグレーションされたディスク消去回路データに基づいてＣＰＵ６およびインターフェース部７との内部バスを切り離し、外部からの制御およびＣＰＵ６の制御を無効にするとともにディスク１０を消去する。
また、インターフェース部７はＰＣ１からのアクセスがあった場合、任意のダミーデータをＰＣ１へ返送するモードに切り替える。

なお、ＲＦＩＤ受信部を設けた場合、コンフィグレーション監視部１２は複数のＩＤを記憶することにより、非接触型ＩＣカード（ＩＣチップ）２２から受信したＩＤにより機能を切り替えることも可能である。一旦、ディスク消去回路データのコンフィグレーションを行ってしまったＨＤＤ５でも所定のＩＤを受信することでＰＣ１のＢＩＯＳ４からインターフェース部３を介して転送された回路データをＨＤＤ５のＦＰＧＡ８にコンフィグレーションする復旧機能を備えるようにしてもよい。

このようにすることにより、ディスク１０の消去を行う場合は、電源が投入されてから所定の時間が経過してもＩＤ信号を検知させないようにしてディスク消去回路データをコンフィグレーションし、ディスク１０を消去させ、その後に所定のＩＤを入力することでＰＣ１のＢＩＯＳ４からインターフェース部３を介して転送された回路データをＨＤＤ５のＦＰＧＡ８にコンフィグレーションさせてＨＤＤ５を通常のアクセスができるようにしてもよい。このようにすることによりディスク１０の消去を容易に行うことができる。

このように入力部１５を介して入力されるＩＤを検知しないこと、または受信したＩＤが格納してあるＩＤと一致しないことをコンフィグレーション監視部１２が検知した場合、コンフィグレーション監視部１２は記憶部１４に記憶されたディスク消去回路データでＦＰＧＡ８のコンフィグレーションを行い、ディスク１０を消去する。
したがって、ＩＤを入力することができないＰＣ１やＨＤＤ５ではディスク１０に記憶された情報を読み出すことができず、ＨＤＤ５が盗難にあった場合でもディスク１０に記憶された情報の漏洩や解析を防止することができるようになる。

以上説明したように、第２の実施例では、第１の実施例の効果に加え、ＩＤが一致している場合は、ＰＣからのコンフィグレーションに失敗した場合であっても再度コンフィグレーションを行うことができるようになり、予期せぬディスク消去回路データのコンフィグレーションを防止することができるという効果が得られる。

図５は第３の実施例におけるＨＤＤの構成を示すブロック図である。
第３の実施例の構成は、第１の実施例の構成に回路データをＨＤＤ５のコンフィグレーション監視部１２に入力するためのインターフェースを備えたものである。なお、上述した第１の実施例と同様の部分は、同一の符号を付してその説明を省略する。
図５において、１６は入力部であり、ＨＤＤ５のＦＰＧＡ８にコンフィグレーションするための回路データを上位装置からコンフィグレーション監視部１２に入力するためのインターフェースである。

この入力部１６は、例えば図４（ａ）に示すようにＰＣ１から供給されるＨＤＤ５の電源線２０に回路データ信号をのせるようにしたものである。ＨＤＤ５の電源入力部にフィルタ回路を設け、電源線２０からの回路データ信号の復調を行い、その復調した回路データをコンフィグレーション監視部１２に出力する。
また、入力部１６は、例えば図４（ｂ）に示すようにＨＤＤ５に赤外線受信部２１を設けて上位装置から回路データを受信するようにしたものであってもよく、さらにＨＤＤ５にＲＦＩＤ受信部を設けて図４（ｃ）に示すように非接触型ＩＣカード（ＩＣチップ）２２から回路データを受信するようにしたものであってもよい。

上述した構成の作用について説明する。
ＰＣ１およびＨＤＤ５に電源が投入されると電源線２０、赤外線受信部２１、ＲＦＩＤ受信部等の入力部１６を介して回路データが転送され、その回路データはＨＤＤ５のＦＰＧＡ８にコンフィグレーションされる。
コンフィグレーションが完了するとＦＰＧＡ８はコンフィグレーションされた回路データに基づいてＨＤＤ５の内部バスを接続し、ＣＰＵ６およびＦＰＧＡ８の制御によりＨＤＤ５はディスク１０に記録されたデータの読出しやデータの書込みを行う通常のハードディスクドライブとして動作する。

一方、電源が投入されてから所定の時間内に、入力部１６を介して回路データの転送を検知しないこと、またはチェックサム等の回路データを識別するための識別情報が不正な回路データが転送された等の回路データのコンフィグレーションが正常に完了しないこと（回路データのコンフィグレーションの異常）をコンフィグレーション監視部１２が検知した場合、ＨＤＤ５が盗難等されたものとしてコンフィグレーション監視部１２は記憶部１４に記憶されたディスク消去回路データを読み出し、そのディスク消去回路データでＦＰＧＡ８のコンフィグレーションを行う。

コンフィグレーション監視部１２は、一旦ディスク消去回路データのコンフィグレーションを行うとモード設定部１３を、入力部１６を介して回路データをコンフィグレーションするモードから記憶部１４に記憶されたディスク消去回路データをコンフィグレーションするモードに切替え、固定する。
したがって、次の電源投入から常に記憶部１４に記憶されたディスク消去回路データをコンフィグレーションし、電源を投入する度にディスク１０を消去する動作を続ける。また、インターフェース部７はＰＣ１からのアクセスがあった場合、任意のダミーデータをＰＣ１へ返送し続ける。

なお、入力部１６を介して転送される回路データおよび記憶部１４に記憶されたディスク消去回路データを暗号化するようにしてもよい。
この場合、コンフィグレーション監視部１２は、暗号化された回路データを復号するための復号キーを内部の記憶部に記憶し、またその復号キーによる復号化機能を備え、入力部１６からの暗号化された回路データはコンフィグレーション監視部１２に格納されている復号キーによりコンフィグレーション監視部１２で復号化され、その復号化された回路データがＦＰＧＡ８にコンフィグレーションされる。

このとき、復号キーは電源線２０または赤外線受信部２１を介する場合、コンフィグレーション成功毎に次回のコンフィグレーションのための復号キーに更新され、コンフィグレーション監視部１２に格納される。また、ＲＦＩＤ受信部を介する場合、非接触型ＩＣカード（ＩＣチップ）２２に格納されたＨＤＤ５毎にユニークな復号キーと同一の復号キーをコンフィグレーション監視部１２に格納するものとする。

一方、記憶部１４に暗号化されて記憶されたディスク消去回路データはコンフィグレーション監視部１２に格納されているディスク消去回路データ用の復号キーによりコンフィグレーション監視部１２で復号化され、その復号化された回路データがＦＰＧＡ８にコンフィグレーションされる。
このディスク消去回路データ用の復号キーはＨＤＤ５毎にユニークなものとする。

なお、ＲＦＩＤ受信部を設けた場合、非接触型ＩＣカード（ＩＣチップ）２２から受信した回路データをＦＰＧＡ８にコンフィグレーションすることにより機能を切り替えることも可能である。したがって、一旦ディスク消去回路データをコンフィグレーションするモードになってしまったＨＤＤ５であってもＲＦＩＤ受信部から回路データをコンフィグレーションするモードへ切り替える復旧機能をもつ非接触型ＩＣカード（ＩＣチップ）２２を用意することにより、再びＲＦＩＤ受信部から回路データをコンフィグレーションするモードへ戻すようにしてもよい。

また、復号キーが一致していれば、通常の回路データだけでなく、ディスクチェック回路やライトプロテクト回路、ディスク使用領域制限回路等の回路データを記憶した非接触型ＩＣカード（ＩＣチップ）２２を用意することにより、用途別にＨＤＤ５の機能を切り替えることも可能になる。
このように入力部１５を介して回路データをＨＤＤ５へ転送するようにし、その回路データのコンフィグレーションが正常に終了しないことをＨＤＤ５のコンフィグレーション監視部１２が検知したとき、そのコンフィグレーション監視部１２は記憶部１４に記憶されたディスク消去回路データでＦＰＧＡ８のコンフィグレーションを行い、ディスク１０を消去する。

したがって、入力部１５を介して回路データを転送することができないＰＣ１またはＨＤＤ５ではディスク１０に記憶された情報を読み出すことができず、ＨＤＤ５が盗難にあった場合でもディスク１０に記憶された情報の漏洩や解析を防止することができるようになる。
また、ディスク消去回路データでＦＰＧＡ８のコンフィグレーションが行われるとＣＰＵ６およびインターフェース部７（ＡＴＡ／ＡＴＡＰＩ）との内部バスが切り離されるためソフトウェアによるディスク１０に記憶された情報のアクセスを禁止することができる。

また、ＨＤＤ５自身には正常動作させる回路データが存在しなくなるので（電源が切断されるとＦＰＧＡ８のコンフィグレーションされた回路データは消滅する）ＨＤＤ５が盗難にあった場合でも正常動作させる回路データの漏洩や解析を防止することができるようになる。
以上説明したように、第３の実施例では、第１の実施例の効果に加え、回路データを記憶した非接触型ＩＣカード（ＩＣチップ）の電波が届く範囲内であれば、ＨＤＤに回路データをコンフィグレーションすることが可能であるため、ＰＣの操作者が回路データを記憶した非接触型ＩＣカード（ＩＣチップ）を所持してその回路データをＨＤＤにコンフィグレーションし、ＰＣおよびＨＤＤの稼動中はその非接触型ＩＣカード（ＩＣチップ）を別途保管することにより、ＰＣ自体が盗難された場合もＨＤＤに記憶された情報の漏洩や解析を防止することができるという効果が得られる。

また、回路データを記憶した非接触型ＩＣカード（ＩＣチップ）の電波が届く範囲内であれば、ＰＣを介すことなくＨＤＤに回路データをコンフィグレーションすることが可能であるため、本発明のＨＤＤの専用ＰＣでなくても本発明の効果が得られる。

図６は第４の実施例におけるＨＤＤの構成を示すブロック図である。
第４の実施例の構成は、第１の実施例の構成にＨＤＤ５の取外しを検知する手段を備えたものである。なお、上述した第１の実施例と同様の部分は、同一の符号を付してその説明を省略する。
図６において、１７は取外し検知部であり、ＨＤＤ５を取外すために必ず行われる行為を検知してＨＤＤ５の取外しを検知するとともに検知した旨をコンフィグレーション監視部１２へ通知するものである。ＨＤＤ５が取外されたことを検知した旨の通知を受けたコンフィグレーション監視部１２はモード設定部１３を記憶部１４に記憶したディスク消去回路データをコンフィグレーションするモードに設定する。

図７は第４の実施例におけるＨＤＤの取外し検知手段を示す説明図であり、本実施例では、取外し検知部１７は図７（ａ）に示すようにＨＤＤ５を正しく装着した場合のみに遮光部材３２が光軸を遮る光学式センサ３１、図７（ｂ）に示すようにＨＤＤ５を正しく装着した場合のみに当接部材３４が当接するスイッチ３３、図７（ｃ）に示すようにＨＤＤ５の固定ネジ３５が外されたことを検知するスイッチ、図７（ｄ）に示すようにＨＤＤ５から外すと極性が変化するコネクタやケーブル等の接続線３６で構成されているものとする。

なお、ＨＤＤ５は図示しないバッテリを備え、取外し検知部１７はそのバッテリによりＨＤＤ５に電源が供給されていない状態でも取外しを検知することができるようになっている。
上述した構成の作用について説明する。
ＨＤＤ５の盗難等により取外し検知部１７がＨＤＤ５の取外しを検知するとその旨をコンフィグレーション監視部１２へ通知し、その通知を受けたコンフィグレーション監視部１２はモード設定部１３を記憶部１４に記憶したディスク消去回路データをコンフィグレーションするモードに設定する。

ここで、ディスク１０は消去せず、モード設定部１３のモードを切り替えるだけとする。ディスクを消去する動作を行うと盗難者にＨＤＤ５が動作していることを気付かれてしまうからである。
次にＨＤＤ５に電源が投入されるとコンフィグレーション監視部１２は記憶部１４に記憶されたディスク消去回路データを読み出し、そのディスク消去回路データでＦＰＧＡ８のコンフィグレーションを行い、ＦＰＧＡ８はコンフィグレーションされたディスク消去回路データに基づいてＣＰＵ６およびインターフェース部７との内部バスを切り離し、外部からの制御およびＣＰＵ６の制御を無効にするとともにディスク１０を消去する。

したがって、ＨＤＤ５の盗難等により取外し検知部１７がＨＤＤ５の取外しを検知するとディスク１０に記憶された情報を読み出すことができず、ＨＤＤ５が盗難にあった場合でもディスク１０に記憶された情報の漏洩や解析を防止することができるようになる。
なお、取外し検知部１７は電源が供給されていない状態でもバッテリによりＨＤＤ５の取外しを検知するのは上述したとおりであり、そのバッテリにより取外し検知部１７がＨＤＤ５の取外しを検知するとその旨をコンフィグレーション監視部１２へ通知し、その通知を受けたコンフィグレーション監視部１２はモード設定部１３を記憶部１４に記憶したディスク消去回路データをコンフィグレーションするモードに設定する。

ここで、取外し検知部１７がＨＤＤ５の取外しを検知する条件は、光学式センサ３１、スイッチ３３、固定ネジ３５が外されたことを検知するスイッチ、および接続線３６のすべてにおいてＨＤＤ５が取外されたことを検知したときとしてもよく、またいずれかにおいてＨＤＤ５が取外されたことを検知したときとしてもよく、さらにいずれかを組み合わせてＨＤＤ５が取外されたことを検知したときとしてもよい。

また、盗難以外でＨＤＤ５を取外した場合でもモード設定部１３にディスク消去回路データをコンフィグレーションするモードが設定されてしまうため、以下の場合はＨＤＤ５が正当に取外されたと認識するようにしてディスク消去回路データをコンフィグレーションするモードに設定しないようにする。
例えば、取外しの手順が所定の手順で行われたことを取外し検知部１７が検知した場合、所定時間内に取外し検知を解除する操作が行われたことを検知部１７が検知した場合、取外し検知の回数が所定の回数を超えない場合等はＨＤＤ５が正当に取外されたと認識するようにしてディスク消去回路データをコンフィグレーションするモードに設定しないようにする。

ただし、ＨＤＤ５に電源が供給されたとき、光学式センサ３１、スイッチ３３、固定ネジ３５が外されたことを検知するスイッチ、および接続線３６のすべてにおいてＨＤＤ５が取外されていないことを検知していない場合、コンフィグレーション監視部１２はモード設定部１３を記憶部１４に記憶したディスク消去回路データをコンフィグレーションするモードに設定する。

以上説明したように、第４の実施例では、ＨＤＤの取外しに必要な行為を検知する取外し検知手段として、光学式センサ、スイッチ、固定ネジが外されたことを検知するスイッチ、および接続線が外されたことを検知する取外し検知部を設け、バッテリ駆動により電源を供給していない状態であってもＨＤＤの取外しを監視するようにしたことにより、ＨＤＤの取外し行為を確実に検知することができるようになり、その検知後にディスク消去回路データをコンフィグレーションするモードに設定するため、ＨＤＤが盗難等にあった場合でもディスクに記憶された情報の漏洩や解析を防止することができるようになる。

第１の実施例におけるＨＤＤの構成を示すブロック図第１の実施例におけるＨＤＤの状態遷移を示すブロック図第２の実施例におけるＨＤＤの構成を示すブロック図第２の実施例におけるＩＤ信号の入力方法を示す説明図第３の実施例におけるＨＤＤの構成を示すブロック図第４の実施例におけるＨＤＤの構成を示すブロック図第４の実施例におけるＨＤＤの取外し検知手段を示す説明図

符号の説明

１ＰＣ（パーソナルコンピュータ）
２、６ＣＰＵ
３、７インターフェース部
４ＢＩＯＳ
５ＨＤＤ（ハードディスクドライブ）
８ＦＰＧＡ
９ディスクアクセス部
１０ディスク
１１メモリ
１２コンフィグレーション監視部
１３モード設定部
１４記憶部
１５、１６入力部

Claims

電源投入の都度、上位装置から転送される回路データに基づいてディスクをアクセスする回路として形成されるプログラマブル回路と、
ディスクに記録された情報を消去する回路として機能するように前記プログラマブル回路を形成するためのディスク消去回路データを記憶する記憶部と、
電源投入時に、上位装置から転送され、前記プログラマブル回路を、ディスクをアクセスする回路として形成する前記回路データを監視し、その回路データの異常を検知する回路データ監視部とを設け、
前記異常を検知したとき、前記記憶部から読み出した前記ディスク消去回路データに基づいて前記プログラマブル回路を形成し、該プログラマブル回路が、記憶したディスク消去回路データに基づいてディスクに記録された情報を消去し、情報の漏洩を防止するようにしたことを特徴とするハードディスク装置。
請求項１のハードディスク装置において、
前記上位装置から転送される回路データおよびディスク消去回路データを暗号化したことを特徴とするハードディスク装置。
電源投入の都度、上位装置から転送される回路データに基づいてディスクをアクセスする回路として形成されるプログラマブル回路と、
ディスクに記録された情報を消去する回路として機能するように前記プログラマブル回路を形成するためのディスク消去回路データを記憶する記憶部と、
ハードディスク装置の識別情報を入力する入力部と、
電源投入時に、前記入力部から入力された識別情報が予め記憶した識別情報と一致しないこと、または所定時間内に前記入力部から識別情報が入力されないことを異常として検知する識別情報監視部とを設け、
前記異常を検知したとき、前記記憶部から読み出した前記ディスク消去回路データに基づいて前記プログラマブル回路を形成し、該プログラマブル回路が、記憶したディスク消去回路データに基づいてディスクに記録された情報を消去し、情報の漏洩を防止するようにしたことを特徴とするハードディスク装置。
電源投入の都度、上位装置から転送される回路データに基づいてディスクをアクセスする回路として形成されるプログラマブル回路と、
ディスクに記録された情報を消去する回路として機能するように前記プログラマブル回路を形成するためのディスク消去回路データを記憶する記憶部と、
回路データを入力する入力部と、
電源投入時に、前記入力部から入力され、前記プログラマブル回路を、ディスクをアクセスする回路として形成する前記回路データを監視し、その回路データの異常を検知する回路データ監視部とを設け、
前記異常を検知したとき、前記記憶部から読み出した前記ディスク消去回路データに基づいて前記プログラマブル回路を形成し、該プログラマブル回路が、記憶したディスク消去回路データに基づいてディスクに記録された情報を消去し、情報の漏洩を防止するようにしたことを特徴とするハードディスク装置。
請求項４のハードディスク装置において、
前記入力部を、非接触型ＩＣカードから回路データを受信する手段とし、非接触型ＩＣカードから受信した回路データを前記プログラマブル回路に記憶させ、その回路データに基づいて機能を切り替えるようにしたことを特徴とするハードディスク装置。
請求項１、請求項２、請求項４または請求項５のハードディスク装置において、
前記回路データ監視部は、電源投入時から所定時間内に回路データの転送／入力がないとき、または不正な回路データが転送／入力されたとき、回路データの異常を検知するようにしたことを特徴とするハードディスク装置。
電源投入の都度、上位装置から転送される回路データに基づいてディスクをアクセスする回路として形成されるプログラマブル回路と、
ディスクに記録された情報を消去する回路として機能するように前記プログラマブル回路を形成するためのディスク消去回路データを記憶する記憶部と、
上位装置から取外されたことを検知する取外し検知部と、
前記取外し検知部により上位装置から取外されたことを監視し、上位装置から取外されたことを検知する回路データ監視部とを設け、
前記上位装置から取外されたことを検知した後の電源投入時に、前記記憶部から読み出した前記ディスク消去回路データに基づいて前記プログラマブル回路を形成し、該プログラマブル回路が、記憶したディスク消去回路データに基づいてディスクに記録された情報を消去し、情報の漏洩を防止するようにしたことを特徴とするハードディスク装置。
請求項１から請求項７のいずれか１項に記載のハードディスク装置において、
前記プログラマブル回路は、記憶したディスク消去回路データに基づいてディスクに記録された情報を消去するとき、制御プログラムに基づいて制御する制御部および上位装置との間で通信を行う通信部との間のバスを不通にするようにしたことを特徴とするハードディスク装置。