JP5147857B2 - Switchable capacitor array - Google Patents

Switchable capacitor array Download PDF

Info

Publication number
JP5147857B2
JP5147857B2 JP2009546036A JP2009546036A JP5147857B2 JP 5147857 B2 JP5147857 B2 JP 5147857B2 JP 2009546036 A JP2009546036 A JP 2009546036A JP 2009546036 A JP2009546036 A JP 2009546036A JP 5147857 B2 JP5147857 B2 JP 5147857B2
Authority
JP
Japan
Prior art keywords
capacitor
cell
voltage
input
capacitance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009546036A
Other languages
Japanese (ja)
Other versions
JP2010517354A5 (en
JP2010517354A (en
Inventor
バン−ベゾーイェン,アドリアヌス
デ・ヨング,モーリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2010517354A publication Critical patent/JP2010517354A/en
Publication of JP2010517354A5 publication Critical patent/JP2010517354A5/ja
Application granted granted Critical
Publication of JP5147857B2 publication Critical patent/JP5147857B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38Impedance-matching networks
    • H03H7/40Automatic matching of load impedance to source impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Micromachines (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Description

本発明は、切替可能なキャパシタアレイに関し、特定的には、微小電気機械システム(Micro Electromechanical System:MEMS)を用いた切替可能なキャパシタアレイに関する。   The present invention relates to a switchable capacitor array, and more particularly to a switchable capacitor array using a micro electromechanical system (MEMS).

国際公開WO2006/054246号パンフレットは、たとえば、携帯電話の用途において、電力増幅段がアンテナ段とマッチングされるように、複数の段をマッチングするための制御マッチング段を含む装置について記載されている。この制御マッチング段は、切替式MEMS素子を含む。制御マッチング段は、MEMS素子によって切替えられるキャパシタを含む場合もある。このMEMS素子は、比較的高電圧で駆動される必要があるが、この高電圧での駆動は、特に素子の寿命の観点から問題となりうる。   International Publication WO 2006/054246 describes an apparatus that includes a control matching stage for matching multiple stages such that, for example, in mobile phone applications, the power amplification stage is matched to the antenna stage. The control matching stage includes a switchable MEMS element. The control matching stage may include a capacitor that is switched by the MEMS element. The MEMS element needs to be driven at a relatively high voltage, but driving at the high voltage can be a problem particularly from the viewpoint of the lifetime of the element.

本発明によれば、請求項1に記載の切替可能なキャパシタアレイが提供される。
無線周波数(Radio Frequency:RF)信号を切替えるために、MEMSキャパシタが用いられる、国際公開WO2006/054246号パンフレットにおいて開示されたような回路において、特に高出力電力かつ低容量の状態において、大きな信号がMEMSキャパシタに現れることを発明者は見出した。これらの状態においては、MEMS素子の自己作動(self-actuation)が起こりうる。
According to the present invention, a switchable capacitor array according to claim 1 is provided.
In a circuit as disclosed in WO 2006/054246, in which a MEMS capacitor is used to switch a radio frequency (RF) signal, a large signal is generated particularly in a high output power and low capacity state. The inventors have found that it appears in MEMS capacitors. In these states, the MEMS element can be self-actuated.

発明者は、2つの異なった種類の自己作動が可能であることを発見した。
第1には、「自動プルイン(auto pull-in)」が発生するが、この場合には、たとえ制御信号がなくとも、MEMS素子がプルインされ素子が切替えられる。これは、切替られている信号のRMS(root mean square)電圧がプルイン電圧より大きいときに特に問題になる。第2には、非開放(non-release)が発生するが、この場合には、MEMS素子は開放できなくなる。これは、RMS電圧が素子のプルアウト電圧より大きいときに発生する。したがって、いずれの場合においても、信号が高出力の場合に問題となる。
The inventor has discovered that two different types of self-operation are possible.
First, “auto pull-in” occurs. In this case, even if there is no control signal, the MEMS element is pulled in and the element is switched. This is particularly problematic when the RMS (root mean square) voltage of the signal being switched is greater than the pull-in voltage. Second, non-release occurs. In this case, the MEMS element cannot be opened. This occurs when the RMS voltage is greater than the device pullout voltage. Therefore, in any case, it becomes a problem when the signal is high output.

これらの問題を防ぐために、比較的高いプルアウト電圧およびプルイン電圧、すなわち比較的高い自己作動電圧を有するMEMS素子を用いることが必要となる。   In order to prevent these problems, it is necessary to use a MEMS element having a relatively high pull-out voltage and pull-in voltage, that is, a relatively high self-operation voltage.

しかしながら、MEMS素子の他の課題としては、素子の寿命の問題がある。MEMS素子の寿命は、誘電体充電(dielectric charging)によって制限される。これは比較的低い作動電圧を用いることによって最小化することができる。   However, another problem with MEMS devices is the lifetime of the devices. The lifetime of a MEMS device is limited by dielectric charging. This can be minimized by using a relatively low operating voltage.

したがって、長寿命化の要求に関しては、切替の信頼性との調整が困難である。   Therefore, it is difficult to adjust the switching reliability with respect to the demand for longer life.

本発明によれば、各素子にかかるRF電圧降下を低減し、素子を通過するRF信号の影響を低減するために、キャパシタセルのうちの少なくともいくつかは、直列接続された複数のMEMS素子を含む。   According to the present invention, at least some of the capacitor cells have a plurality of MEMS elements connected in series in order to reduce the RF voltage drop across each element and to reduce the effect of the RF signal passing through the element. Including.

より好ましい構成では、切替可能なキャパシタアレイを駆動するための駆動回路がさらに備えられる。予め決められた所定の高出力状態が発生した場合に、そのような状況における自己作動の可能性を減少させるために、駆動回路は、回路の静電容量(キャパシタン
ス)を切替えるように構成される。
In a more preferred configuration, a drive circuit for driving the switchable capacitor array is further provided. The drive circuit is configured to switch the capacitance of the circuit in order to reduce the possibility of self-actuation in such situations when a predetermined predetermined high power condition occurs .

本発明をよく理解するために、添付の図面を参照して実施の形態を説明する。   For better understanding of the present invention, embodiments will be described with reference to the accompanying drawings.

本発明の第1の実施の形態におけるキャパシタアレイを示す図である。It is a figure which shows the capacitor array in the 1st Embodiment of this invention. 本発明の第2の実施の形態におけるキャパシタアレイを示す図である。It is a figure which shows the capacitor array in the 2nd Embodiment of this invention. 本発明の第3の実施の形態におけるキャパシタアレイを示す図である。It is a figure which shows the capacitor array in the 3rd Embodiment of this invention. 図1〜3のいずれかに示されるキャパシタアレイを用いた回路図である。FIG. 4 is a circuit diagram using the capacitor array shown in any of FIGS. キャパシタアレイを駆動するドライバを示す図である。It is a figure which shows the driver which drives a capacitor array. 遷移期間を表わすタイミングチャートである。It is a timing chart showing a transition period. 本発明の実施の形態において、MEMS素子を駆動するために用いられる駆動電圧を示す図である。In embodiment of this invention, it is a figure which shows the drive voltage used in order to drive a MEMS element. 本発明の実施の形態において、MEMS素子を駆動するために用いられる駆動電圧を示す図である。In embodiment of this invention, it is a figure which shows the drive voltage used in order to drive a MEMS element. 駆動回路を制御するために実施の形態で用いられる信号のタイミングチャートである。6 is a timing chart of signals used in the embodiment for controlling the drive circuit. 本発明の実施の形態のパッケージを示す図である。It is a figure which shows the package of embodiment of this invention. 本発明の実施の形態における容量補償回路を示す図である。It is a figure which shows the capacity | capacitance compensation circuit in embodiment of this invention. 本発明のさらに他の実施の形態における容量補償回路を示す図である。It is a figure which shows the capacity | capacitance compensation circuit in other embodiment of this invention. 本発明のさらに他の実施の形態における追加回路を示す図である。It is a figure which shows the additional circuit in other embodiment of this invention. 本発明のさらに他の実施の形態を示す図である。It is a figure which shows other embodiment of this invention.

図は、概略図であり、縮尺通りではない。また、異なる図において、同じまたは同様の構成要素については、同じ参照番号が付される。   The figures are schematic and not to scale. In the different drawings, the same reference numerals are given to the same or similar components.

本発明の第1の実施の形態による、切替可能なキャパシタアレイを図1に示す。これは、たとえば携帯電話や類似の装置において、RF信号切替を行なう場合の使用を意図したものである。このアレイは、その他の用途においても使用可能である。   A switchable capacitor array according to a first embodiment of the invention is shown in FIG. This is intended for use when switching RF signals in, for example, mobile phones and similar devices. This array can also be used in other applications.

キャパシタアレイ22についての実施の形態は、キャパシタのタイプとして2端子RF−MEMSスイッチ38を用いる。RF−MEMSスイッチは、活性化されると所定の静電容量が得られる。スイッチが非活性の状態では、静電容量も非活性状態でずっと小さくなる。   The embodiment for the capacitor array 22 uses a two-terminal RF-MEMS switch 38 as the capacitor type. When the RF-MEMS switch is activated, a predetermined capacitance is obtained. When the switch is inactive, the capacitance is much smaller in the inactive state.

アレイは、入力ノード30と出力ノード32との間に並列に設けられた、複数のキャパシタセル34を含む。各セル34は、切替えられると、所与の静電容量が得られるように構成される。本実施の形態においては、0.5pF、1pF、2pF、4pFおよび8pFの静電容量が与えられる5つのセルがあり、8pFのセルは並列に2つの分岐により構成される。したがって、各セルは、最小0.5pF単位で15.5pFまでを示す、デジタルキャパシタアレイ22の連続ビットに対応する静電容量を表わしている。たとえば、「10000」は8pFを表わし、「00011」は1.5pFを表わす。制御入力42は、各々のセルに対して1つずつ備えられ、最下位ビットから最上位ビットまでをそれぞれ表わす符合b0からb4が付される。制御入力42は、バイアス抵抗43を経由してMEMSスイッチ38に各々接続される。   The array includes a plurality of capacitor cells 34 provided in parallel between input node 30 and output node 32. Each cell 34 is configured to provide a given capacitance when switched. In the present embodiment, there are five cells to which capacitances of 0.5 pF, 1 pF, 2 pF, 4 pF, and 8 pF are given, and the 8 pF cell is configured by two branches in parallel. Thus, each cell represents a capacitance corresponding to consecutive bits of the digital capacitor array 22 that represents a minimum of 0.5 pF to 15.5 pF. For example, “10000” represents 8 pF, and “00011” represents 1.5 pF. One control input 42 is provided for each cell, and is assigned codes b0 to b4 representing the least significant bit to the most significant bit, respectively. The control inputs 42 are each connected to the MEMS switch 38 via the bias resistor 43.

本アレイは、複数のRF−MEMSスイッチ38から成り、各々が直流阻止キャパシタ40と直列接続されて用いられる。   This array is composed of a plurality of RF-MEMS switches 38, each being connected in series with a DC blocking capacitor 40.

本アレイでは、4pFのセルについては、単独のRF−MEMSスイッチ38が、直列接続された直流阻止キャパシタ40と伴に用いられる。8pFのセルは、共通に駆動される2つの4pFのセルが単純に並列に接続されたものである。しかしながら、より下位ビット(2pF、1pFおよび0.5pF)においては、各々のセル34は直列接続された2つのRF−MEMSスイッチ38を含み、各々のスイッチは直流阻止キャパシタと直列接続されている。   In this array, for a 4 pF cell, a single RF-MEMS switch 38 is used with a DC blocking capacitor 40 connected in series. The 8 pF cell is simply a parallel connection of two 4 pF cells driven in common. However, in the lower bits (2 pF, 1 pF, and 0.5 pF), each cell 34 includes two RF-MEMS switches 38 connected in series, each switch connected in series with a DC blocking capacitor.

2つのスイッチを直列接続して用いることにより、使用時には、入力および出力ノード30,32間のRF電圧の1/2が、下位ビットのRF−MEMSスイッチ38の各々に印加される。このことは、非開放の問題、すなわち、それぞれの制御入力42の制御電圧がRF−MEMS素子をオフとする電圧まで低下された場合に、キャパシタにかかるRF電圧がRF−MEMS素子をオン状態のままにするリスクを大幅に減少する。   By using two switches connected in series, in use, ½ of the RF voltage between the input and output nodes 30 and 32 is applied to each of the lower-order bits of the RF-MEMS switch 38. This is a non-opening problem, that is, when the control voltage of each control input 42 is lowered to a voltage that turns off the RF-MEMS element, the RF voltage applied to the capacitor turns on the RF-MEMS element. Significantly reduce the risk of leaving.

制御装置24(図4参照)は、駆動されるべき電圧を決定するために用いられる。これは、ドライバ44(図5参照)を制御する。しかし、本発明の目的のために、制御装置は追加機能を有することが注目される。具体的には、自己作動がとても発生しやすい状態において、最小静電容量値が用いられる。本実施の形態においては、不一致にも関らず、最下位ビットのセルをオンすることによって実現される。   The controller 24 (see FIG. 4) is used to determine the voltage to be driven. This controls the driver 44 (see FIG. 5). However, for the purposes of the present invention, it is noted that the controller has additional functions. Specifically, the minimum capacitance value is used in a state where self-operation is very likely to occur. In the present embodiment, it is realized by turning on the cell of the least significant bit despite the mismatch.

自己作動が発生しやすい状態は、具体的には、最大のRF電力が用いられた最高出力状態を含み、ここで表わされる電力は、モードおよび周波数帯域に依存する。制御装置24は、これらの状態の存在を検出するとともに、最下位ビットをオンとする。   The state where self-actuation is likely to occur specifically includes the highest output state where the maximum RF power is used, and the power represented here depends on the mode and frequency band. The control device 24 detects the presence of these states and turns on the least significant bit.

このようにして、最下位ビットのキャパシタが図らずもオンされるリスクが減少される。   In this way, the risk that the least significant bit capacitor is turned on unintentionally is reduced.

なお、図1において、回路はコモンバイアス入力68をさらに含むことが注目される。このバイアス入力68は、入力42とは反対側のRF−MEMSスイッチ38を、適切な直流電圧で駆動するために用いられる。以下、詳細を説明する。   Note that in FIG. 1, the circuit further includes a common bias input 68. This bias input 68 is used to drive the RF-MEMS switch 38 opposite the input 42 with an appropriate DC voltage. Details will be described below.

高出力時に、最下位ビットのセルをオンとする代わりとして、高出力時の最小静電容量を確保するために、高出力時にオンされる追加のキャパシタが設けられる。この手法では、最下位ビットが利用可能となるので、高出力時においても静電容量の微調整が可能なままであるという利点がある。この追加のキャパシタは、追加のセルとして考えることができる。追加キャパシタは、静電容量を有しているが、この静電容量は最下位ビットの静電容量と同じである必要はない。したがって、全てのセルにおいて、1:2:4:…2の関係が成立しなくてもよい。 As an alternative to turning on the least significant bit cell at high power, an additional capacitor is provided that is turned on at high power to ensure minimum capacitance at high power. In this method, since the least significant bit can be used, there is an advantage that the fine adjustment of the capacitance is possible even at high output. This additional capacitor can be thought of as an additional cell. The additional capacitor has a capacitance, but this capacitance need not be the same as the least significant bit capacitance. Therefore, the relationship of 1: 2: 4:... 2n does not have to be established in all cells.

他の実施の形態を、図2を参照して説明する。図1における2端子の容量型RF−MEMSスイッチ38のかわりに、3端子の容量型RF−MEMSスイッチ38が用いられる。このようなスイッチは、国際公開WO2006/117709号パンフレットに開示されており、この特許文献で説明されているように、個別の直流阻止キャパシタ40は必要とされない。   Another embodiment will be described with reference to FIG. Instead of the two-terminal capacitive RF-MEMS switch 38 in FIG. 1, a three-terminal capacitive RF-MEMS switch 38 is used. Such a switch is disclosed in WO 2006/117709 and no separate DC blocking capacitor 40 is required as described in this patent document.

図2に示される構成においては、直列接続された2つの3端子RF−MEMSスイッチ38が、0.5pFおよび1pFのセルにおいて用いられており、単独の3端子RF−MEMSスイッチ38が、2pF、4pFおよび8pFのセルに用いられる。   In the configuration shown in FIG. 2, two 3-terminal RF-MEMS switches 38 connected in series are used in 0.5 pF and 1 pF cells, and a single 3-terminal RF-MEMS switch 38 is 2 pF, Used for 4pF and 8pF cells.

図1の構成のように、最下位ビットのセルに直列接続した複数のスイッチ38を用いることにより、素子にかかる電圧が減少し、これによって、非開放の問題を引き起こす、入
力および出力端子30,32の間を通過するRF電力信号の電圧のリスクが減少される。
By using a plurality of switches 38 connected in series with the least significant bit cell, as in the configuration of FIG. 1, the voltage across the element is reduced, thereby causing a non-opening problem. The risk of voltage of the RF power signal passing between 32 is reduced.

さらに、モードおよび周波数帯域の関数として決定される高出力時に、最下位ビットがオンとされる駆動方法も適用される。   Furthermore, a driving method in which the least significant bit is turned on at a high output determined as a function of the mode and the frequency band is also applied.

図2の構成には、さらになる利点がある。図2の構成においては、1pF、2pF、4pFおよび8pFのセルに使用されるキャパシタは、2pFのセルと同じデザインである。4pFのセルは2つの2pFのキャパシタを並列接続することにより得られる。また、8pFのセルは、4つの2pFのセルを並列接続することにより得られる。1pFのセルは、2つのキャパシタを直列接続して使用する。この単独デザインの使用は、1:2:4:8:16となる静電容量値の正確さ、特に同じデザインを使用するこれらの静電容量値の正確さを増加する。   The configuration of FIG. 2 has further advantages. In the configuration of FIG. 2, the capacitors used for the 1pF, 2pF, 4pF and 8pF cells have the same design as the 2pF cell. A 4 pF cell is obtained by connecting two 2 pF capacitors in parallel. An 8 pF cell can be obtained by connecting four 2 pF cells in parallel. A 1 pF cell uses two capacitors connected in series. The use of this single design increases the accuracy of the capacitance values being 1: 2: 4: 8: 16, especially the accuracy of these capacitance values using the same design.

なお、3端子の容量型RF−MEMS素子には、さらに多くの有利な点がある。3端子型MEMS素子は、2つのキャパシタが直列接続されるように効果的に構成されているので、MEMS基板(plates)に印加する有効RF電圧は、与えられる電力レベルおよび静電容量値について、2の倍数だけ小さくなる。このことは、自動プルインおよび非開放の要求をさらに減少させる。これは、MEMSスイッチを、ずっと低い電圧で駆動でき、誘電体充電を減少させるとともに寿命を改善するように設計できることを意味している。   The three-terminal capacitive RF-MEMS element has many more advantages. Since the three-terminal MEMS element is effectively configured so that two capacitors are connected in series, the effective RF voltage applied to the MEMS plates is about a given power level and capacitance value. Decrease by a multiple of 2. This further reduces the need for automatic pull-in and non-opening. This means that MEMS switches can be driven at much lower voltages and can be designed to reduce dielectric charging and improve lifetime.

図3は、その他のアプローチを示す図である。このアプローチでは、下位ビットのセル34は、2つのMEMS素子38と、1つの直流阻止キャパシタ40とを含む。したがって、この構成は、図1の構成のセルと同じように、直列接続された2つのキャパシタの各々の1/2の静電容量を有する。この構成は、チップエリアを節約し、図1の2つのバイアス抵抗43のうちの1つを不要とする。これにより、特に最下位ビットのみを使用する場合に、回路の損失を低下させることができる。   FIG. 3 is a diagram illustrating another approach. In this approach, the lower bit cell 34 includes two MEMS elements 38 and a DC blocking capacitor 40. Thus, this configuration has half the capacitance of each of the two capacitors connected in series, similar to the cell of the configuration of FIG. This configuration saves chip area and eliminates one of the two bias resistors 43 of FIG. This can reduce circuit loss, particularly when only the least significant bit is used.

図1、図2または図3に示すキャパシタアレイ22は、以下、図4〜図14を参照して説明するように、適応マッチング(adaptive matching)のために用いることができる。   The capacitor array 22 shown in FIG. 1, FIG. 2, or FIG. 3 can be used for adaptive matching, as will be described below with reference to FIGS.

図4を参照して、携帯装置の一部の高レベルな機能ブロック図が示される。
携帯装置は、複数の出力段10を含み、各々の出力段10は、異なった携帯電話標準によって送受信できるように構成される。具体的には、第1の出力段12は、UMTS標準により送受信するように構成され、第2の出力段14は、GSM標準により送受信するように構成される。
With reference to FIG. 4, a high level functional block diagram of a portion of a portable device is shown.
The portable device includes a plurality of output stages 10, each output stage 10 configured to be able to transmit and receive according to different mobile phone standards. Specifically, the first output stage 12 is configured to transmit and receive according to the UMTS standard, and the second output stage 14 is configured to transmit and receive according to the GSM standard.

アンテナ切替部16は、出力段の間を切替えるための複数のFETスイッチ18を含む。FETスイッチ18は、たとえばGSM出力段において、送信と受信とを切替える必要がある場合に、送信と受信とを切替えるために用いられる。   The antenna switching unit 16 includes a plurality of FET switches 18 for switching between output stages. The FET switch 18 is used to switch between transmission and reception when it is necessary to switch between transmission and reception, for example, in the GSM output stage.

アンテナ切替部16は、制御されたインピーダンス段21を経由して、アンテナ20に接続される。制御されたインピーダンス段21により、以下で詳細を説明するように、切替可能な、可変インピーダンスが得られる。   The antenna switching unit 16 is connected to the antenna 20 via the controlled impedance stage 21. The controlled impedance stage 21 provides a switchable variable impedance, as will be described in detail below.

したがって、さまざまな出力段10が、制御されたインピーダンス段21およびアンテナ切替部16を経由して、アンテナ20と接続される。   Accordingly, various output stages 10 are connected to the antenna 20 via the controlled impedance stage 21 and the antenna switching unit 16.

制御装置24は、制御されたインピーダンス段21を制御する。
制御されたインピーダンス段21は、上述の図1〜3の構成のいずれかによる複数のRF−MEMSスイッチセルを含む、切替式キャパシタアレイ22を含む。
The control device 24 controls the controlled impedance stage 21.
The controlled impedance stage 21 includes a switched capacitor array 22 that includes a plurality of RF-MEMS switch cells according to any of the configurations of FIGS.

図5は、制御インピーダンス段21内のドライバ44の詳細を示した図である。ドライバは、シリコン基板上で実現され、多くのことが考慮されて設計される。特に、設計に必要となるシリコンの領域を減少させることが望まれる。   FIG. 5 is a diagram showing details of the driver 44 in the controlled impedance stage 21. The driver is realized on a silicon substrate and designed with many considerations. In particular, it is desirable to reduce the silicon area required for the design.

特に、以下で述べるように、本実施の形態は、MEMS素子を高速で、かつ、スプリアス放出(spurious emission)を減少させる態様でオン/オフすることができる必要性を考慮して、誘電体充電を減少させるように、双方の極性で、および1つまたはより多くの特定の駆動信号で、複数のMEMS素子を駆動するドライバを提供する。   In particular, as will be described below, the present embodiment takes into account the need to be able to turn on / off the MEMS device at a high speed and in a manner that reduces spurious emission. A driver for driving a plurality of MEMS elements with both polarities and with one or more specific drive signals is provided.

ドライバは、切替式キャパシタアレイ22の制御入力42を駆動するために用いられる。ドライバ44は、信号入力46,48を含む。第1の信号入力46は、遷移期間信号TPを受信し、第2の信号入力48は、作動/保持信号を受信する。なお、遷移期間信号TPは、遷移期間の全ての事象を示し、作動/保持信号は高電圧出力(60V)と低電圧出力(30V)とを選択するために用いられる。   The driver is used to drive the control input 42 of the switched capacitor array 22. The driver 44 includes signal inputs 46 and 48. The first signal input 46 receives the transition period signal TP and the second signal input 48 receives the activation / hold signal. The transition period signal TP indicates all events in the transition period, and the operation / holding signal is used to select a high voltage output (60 V) or a low voltage output (30 V).

ドライバは、また、さらなる信号入力、すなわち、電圧選択入力49およびブリッジ入力47を含む。これらの重要性は以下で説明する。   The driver also includes additional signal inputs, a voltage selection input 49 and a bridge input 47. Their importance will be explained below.

ドライバ44は、60Vの出力を供給するためにキャパシタ52と協同するチャージポンプ50を含む。   Driver 44 includes a charge pump 50 that cooperates with capacitor 52 to provide a 60V output.

制御スイッチ54は、このキャパシタとノード56とを選択可能に接続するために用いられる。このノード56は、並列に設けられ、かつ各々がプッシュプル回路58を含む複数のHV駆動回路のHigh側に順に接続される。各プッシュプル回路のLow側は接地される。   Control switch 54 is used to selectably connect this capacitor and node 56. The nodes 56 are provided in parallel and are connected in sequence to the High side of a plurality of HV drive circuits each including a push-pull circuit 58. The low side of each push-pull circuit is grounded.

複数のHV駆動回路70は、複数のMEMSスイッチを駆動するために並列に設けられる。各HV駆動回路70は、プッシュプル回路58を駆動するためのスイッチ制御部60を含む。各回路は、ノード56と接地との間に並列に接続される。(図示されているような)第1のHV駆動回路70は、第1のビットのキャパシタを駆動するための第1の制御入力42(b0)に接続される。スイッチ制御部60およびプッシュプル回路58を含む他の4つのHV駆動回路70は、その他の制御入力(b1〜b4)を駆動するために設けられる。さらなるHV駆動回路70は、後述するように、フルブリッジのためのコモンバイアス入力68を駆動するために用いられる。また、他のさらなるHV駆動回路70は、後述するバンド切替入力69(図10参照)を駆動するために用いられる。したがって、単独の駆動回路44は、切替式MEMSの全てを駆動するために用いられる。   The plurality of HV drive circuits 70 are provided in parallel to drive the plurality of MEMS switches. Each HV drive circuit 70 includes a switch control unit 60 for driving the push-pull circuit 58. Each circuit is connected in parallel between node 56 and ground. A first HV drive circuit 70 (as shown) is connected to a first control input 42 (b0) for driving the capacitor of the first bit. The other four HV drive circuits 70 including the switch control unit 60 and the push-pull circuit 58 are provided to drive other control inputs (b1 to b4). A further HV drive circuit 70 is used to drive a common bias input 68 for the full bridge, as described below. Another further HV driving circuit 70 is used to drive a band switching input 69 (see FIG. 10) described later. Therefore, the single drive circuit 44 is used to drive all of the switchable MEMS.

電圧制御は、ノード56と、第1の信号入力46に接続される高電圧検出部62との接続によって行なわれる。第1の信号入力46は、30Vモードおよび60Vモードを切替えるTP信号を受信する。高電圧検出部62のLow出力およびHigh出力は、出力がノード56に接続された低電圧制御部64と、ANDゲート回路67を経由してポンプ50を駆動する発信器66とに接続される。ANDゲート回路67は、TP信号がHighのときのみポンプを駆動するための第1の信号入力46と接続される。低電圧制御部64は、一対のチャージポンプでキャパシタを駆動するウインドウ比較器により実現される。チャージポンプのうちの1つは、電圧が低ウインドウ値(たとえば、29V)より低くなるとキャパシタを正に充電し、もう1つのチャージポンプは、電圧が高ウインドウ値(たとえば、31V)より高くなるとキャパシタを放電するように構成される。電圧を制御するために、フリップフロップ回路を用いてもよい。   The voltage control is performed by connection between the node 56 and the high voltage detector 62 connected to the first signal input 46. The first signal input 46 receives a TP signal for switching between 30V mode and 60V mode. The Low output and High output of the high voltage detection unit 62 are connected to a low voltage control unit 64 whose output is connected to the node 56, and an oscillator 66 that drives the pump 50 via an AND gate circuit 67. The AND gate circuit 67 is connected to the first signal input 46 for driving the pump only when the TP signal is High. The low voltage control unit 64 is realized by a window comparator that drives a capacitor with a pair of charge pumps. One of the charge pumps charges the capacitor positive when the voltage falls below a low window value (eg, 29V), and the other charge pump charges the capacitor when the voltage rises above a high window value (eg, 31V). Configured to discharge. A flip-flop circuit may be used to control the voltage.

チャージポンプ50、キャパシタ52、高電圧検出部62、および発信器66は、60Vを発生するための高電圧(60V)制御ループを形成する。そして、高電圧検出部62および30V制御部64は、30Vを発生するための低電圧(30V)制御ループを形成する。   The charge pump 50, the capacitor 52, the high voltage detection unit 62, and the transmitter 66 form a high voltage (60V) control loop for generating 60V. The high voltage detection unit 62 and the 30V control unit 64 form a low voltage (30V) control loop for generating 30V.

なお、キャパシタ52は、高電圧ループには設けられるが、低電圧ループには設けられない。これは、高電圧はMEMSキャパシタスイッチを作動(スイッチオン)させるために用いられ、低電圧はMEMSキャパシタスイッチのオン状態を保持するために用いられるためである。したがって、キャパシタ52は、極端に大きなチャージポンプ50を使用することなく、高速にスイッチを切替えるために、適切な充電が行なわれる必要がある。   The capacitor 52 is provided in the high voltage loop but not in the low voltage loop. This is because the high voltage is used to actuate (switch on) the MEMS capacitor switch and the low voltage is used to maintain the on state of the MEMS capacitor switch. Therefore, the capacitor 52 needs to be appropriately charged in order to switch the switch at high speed without using the extremely large charge pump 50.

図6は、UMTS段12における、レベル間で50μsの遷移期間を示すW−CDMA信号を示す図である。遷移期間信号TPは、この50μsの遷移期間中はHighとなる。なお、GSM/EDGE信号が用いられる場合は、遷移期間信号TPは、アイドルスロット中にHighとなることに注目すべきである。   FIG. 6 is a diagram showing a W-CDMA signal indicating a 50 μs transition period between levels in the UMTS stage 12. The transition period signal TP is High during the 50 μs transition period. It should be noted that when the GSM / EDGE signal is used, the transition period signal TP is High during idle slots.

ドライバ44によって行なわれるいくつかの駆動パターンを図7に示す。
図7aに示す駆動パターンは、遷移期間中のみMEMSスイッチが切替えられるように構成される。第1の所定期間において、遷移期間の開始の時点でより高い電圧(例においては60V)でスイッチが駆動される。遷移期間はより長い時間を任意で選択してもよい。その後、駆動電圧が、MEMSスイッチをスイッチングせず保持する電圧である30Vに低下する。この所定期間は、たとえば50〜500μsとすることができる。
Several drive patterns performed by the driver 44 are shown in FIG.
The drive pattern shown in FIG. 7a is configured such that the MEMS switch is switched only during the transition period. In the first predetermined period, the switch is driven with a higher voltage (60 V in the example) at the start of the transition period. A longer period may be arbitrarily selected as the transition period. Thereafter, the drive voltage drops to 30 V, which is a voltage that holds the MEMS switch without switching. This predetermined period can be set to, for example, 50 to 500 μs.

この所定期間経過後、第2の所定期間に渡って、より低い電圧に低下されてもよい。第2の所定期間は、たとえば150〜500μsとすることができる。第1および第2の所定期間は、同じとする必要はない。実際、第2の所定期間は制御される必要はないが、単純に、低電圧制御部64が高電圧から低電圧へ電圧を低下する時間としてもよい。過渡影響を避けるために、高電圧から低電圧への変化は滑らかにすべきである。この理由から、電流源を放電することが好ましい。   After the predetermined period, the voltage may be lowered to a lower voltage over a second predetermined period. The second predetermined period can be set to 150 to 500 μs, for example. The first and second predetermined periods need not be the same. Actually, the second predetermined period does not need to be controlled, but may be simply a time for the low voltage control unit 64 to reduce the voltage from the high voltage to the low voltage. To avoid transient effects, the transition from high voltage to low voltage should be smooth. For this reason, it is preferable to discharge the current source.

本構成のさらなる特徴は、MEMS素子の整定時間を50μs近くにできることである。これが遷移期間の長さとなるので、MEMS素子は遷移期間の開始時、好ましくは最初の5μsにおいてオンされるべきである。   A further feature of this configuration is that the settling time of the MEMS element can be close to 50 μs. Since this is the length of the transition period, the MEMS element should be turned on at the beginning of the transition period, preferably in the first 5 μs.

バッファキャパシタ52を用いずにこれを実施するためには、半導体基板上に必要なチャージポンプの領域は非常に大きくなる。その代わりに、1〜2nFのバッファキャパシタ52を使用することによって、遷移期間の終了時までオン状態が無理なく安定的に達成できるために、200pFのMEMS素子を5μsで充電することができる。   In order to implement this without using the buffer capacitor 52, the area of the charge pump required on the semiconductor substrate becomes very large. Instead, by using a 1-2 nF buffer capacitor 52, the on-state can be reasonably and stably achieved until the end of the transition period, so that a 200 pF MEMS element can be charged in 5 μs.

なお図5に示されるように、高電圧ループとは対照的に、低電圧の30Vでノード56を保持するための同様のバッファキャパシタは設けられない。この電圧への急速な変更は必要ないからである。このことは、駆動回路44によって占められるシリコンの領域を減少させる。それに代わって、低電圧制御ループはほぼ正しい電圧を保持する。このことは、電圧が低すぎるときには電流源をオンし、電圧が高すぎるときには電流シンクをオンするウインドウ比較器によって達成される。漏洩電流はおよそ5nA(典型的には10nA未満)に過ぎないので、電流源は大電流を生成することができる必要はない。   Note that, as shown in FIG. 5, in contrast to the high voltage loop, a similar buffer capacitor for holding node 56 at a low voltage of 30V is not provided. This is because rapid changes to this voltage are not necessary. This reduces the area of silicon occupied by the drive circuit 44. Instead, the low voltage control loop maintains a near correct voltage. This is accomplished by a window comparator that turns on the current source when the voltage is too low and turns on the current sink when the voltage is too high. Since the leakage current is only about 5 nA (typically less than 10 nA), the current source need not be able to generate a large current.

なお、電流シンクを通って放電される電流量は、高電圧が低電圧まで低下されるまでの時間を設定する。これが非常に短い場合には、個別選択放電を行なうことができる。   The amount of current discharged through the current sink sets the time until the high voltage is lowered to the low voltage. When this is very short, individual selective discharge can be performed.

なお、電圧が高電圧で保持されている時間、および低電圧に変化するための時間は、いずれも遷移期間よりもずっと長い。たとえば、MEMS素子は50μs後には安定しているが、50μsの後にスイッチAHが低電圧を供給する必要は特になく、スイッチングはたとえば200μs後に実行される。高電圧の開始のタイミングが重要であって、終了のタイミングは重要ではない。   Note that the time during which the voltage is held at a high voltage and the time for changing to a low voltage are both much longer than the transition period. For example, the MEMS element is stable after 50 μs, but it is not particularly necessary for the switch AH to supply a low voltage after 50 μs, and switching is performed, for example, after 200 μs. The start timing of the high voltage is important, and the end timing is not important.

この30Vの保持用低電圧を使用することで、このパターンを使用しない場合と比べて、MEMSスイッチの寿命が増加する。   By using this holding voltage of 30 V, the lifetime of the MEMS switch is increased as compared with the case where this pattern is not used.

なお、ここで述べたタイプのMEMSスイッチは、素子の両側に同じ電圧が印加されることによってオフにされ得る。すなわち、図2の構成において、同じ電圧(接地電圧、または高/低電圧)を、コモンバイアス端子68とそれぞれの制御入力42とに供給する。同様に、これらのMEMSスイッチをオンさせるには、高電圧を、一方のコモンバイアス端子に、接地を他方のコモンバイアス端子とそれぞれの制御入力42に印加する。   It should be noted that a MEMS switch of the type described here can be turned off by applying the same voltage on both sides of the device. That is, in the configuration of FIG. 2, the same voltage (ground voltage or high / low voltage) is supplied to the common bias terminal 68 and the respective control inputs 42. Similarly, to turn on these MEMS switches, a high voltage is applied to one common bias terminal and ground is applied to the other common bias terminal and the respective control inputs 42.

図8は、図7の結果を得るために、図5に記載のドライバに与えられる信号を示す図である。入力46に与えられるTP信号は、遷移期間であることを示す。そして、入力48に与えられるAH信号は、ドライバ44が、AHがHighのときには高電圧を生成し、AHがLowのときには低電圧を生成することを、効果的に示している。 FIG. 8 is a diagram showing signals given to the driver shown in FIG. 5 in order to obtain the result of FIG. The TP signal applied to input 46 indicates a transition period. The AH signal applied to the input 48 effectively indicates that the driver 44 generates a high voltage when AH is High and generates a low voltage when AH is Low.

第1に、AH、TPおよびVS信号が、どのように高電圧または低電圧を供給するのかを考える。   First, consider how the AH, TP and VS signals provide high or low voltage.

入力49に与えられるVS信号は、単に、高電圧の電圧値(たとえば、60V)、および、本実施の形態においては高電圧の半分である低電圧の電圧値を決定する。   The VS signal applied to input 49 simply determines a high voltage value (eg, 60V) and a low voltage value, which in this embodiment is half the high voltage.

図8の最初のTPパルスは、AH信号との組み合わせにより、選択されたプッシュプル回路58をオンとするとともに、図7aおよび図7bに示されるように、選択可能なキャパシタアレイ22の、選択された制御入力42およびコモンバイアス入力68を駆動する。   The first TP pulse in FIG. 8 turns on the selected push-pull circuit 58 in combination with the AH signal, and selects the selectable capacitor array 22 as shown in FIGS. 7a and 7b. The control input 42 and the common bias input 68 are driven.

なお、TP信号がLowになった後(遷移期間の終了後)であって、AHがまだHighの状態では、低電圧制御ループは、高電圧の60Vを保持するように機能する。AHがLowとなったときのみ、例においては遷移期間開始から200μs後に、HV検出回路62が低電圧を検出するように動作し、そして低電圧制御部64がノード56の電圧を低電圧に制御するように切替えられる。   Note that after the TP signal becomes Low (after the end of the transition period) and the AH is still High, the low voltage control loop functions to hold the high voltage of 60V. Only when AH becomes Low, in the example, after 200 μs from the start of the transition period, the HV detection circuit 62 operates to detect a low voltage, and the low voltage control unit 64 controls the voltage of the node 56 to a low voltage. To be switched.

このことは、スイッチングが行なわれない期間中に、キャパシタ52を再充電するために用いられる。たとえば、TPは0.005秒毎に(すなわち、周波数200Hzで)Highとなり、キャパシタ52が再充電されるとともに、高い電圧で充電された状態が維持される。AHは、MEMS素子を切替えるために、0.1秒毎にしかHighにならない。   This is used to recharge capacitor 52 during periods of no switching. For example, TP becomes High every 0.005 seconds (that is, at a frequency of 200 Hz), the capacitor 52 is recharged, and the state of being charged at a high voltage is maintained. AH only goes High every 0.1 seconds to switch MEMS elements.

TPが再びLowとなったときには、スイッチ71が閉じられ、HV検出回路62および低電圧制御器64の低電圧制御ループが、再びノード56を低電圧で駆動する。なお、このループにおいてキャパシタが30Vを保持することを防止することによって、キャパシタ52の充電動作期間中に、キャパシタを切離すための追加のスイッチは不要となる。   When TP becomes Low again, the switch 71 is closed, and the low voltage control loop of the HV detection circuit 62 and the low voltage controller 64 drives the node 56 again at a low voltage. Note that by preventing the capacitor from holding 30 V in this loop, an additional switch for disconnecting the capacitor during the charging operation of the capacitor 52 becomes unnecessary.

第2に、ブリッジ信号BRの影響について考える。図7aの駆動パターンを実現するために、ブリッジ信号BRがブリッジ入力47に与えられ、遷移期間の開始時、すなわち、
実質的にAHおよびTP信号と同じタイミングで切替えられる。図8に示されるように、ブリッジ信号BRはLowからHigh,またはHighからLowに切替えられる。
Second, consider the effect of the bridge signal BR. In order to realize the drive pattern of FIG. 7a, a bridge signal BR is applied to the bridge input 47 and at the start of the transition period, ie
Switching is performed at substantially the same timing as the AH and TP signals. As shown in FIG. 8, the bridge signal BR is switched from Low to High, or from High to Low.

オンしているMEMS素子の制御入力42が接地状態に保持され、かつコモンバイアス68がドライバ44によって生成された駆動電圧である状態を開始ポイントとする。駆動電圧は、サイクルのこのポイントにおいては低電圧30Vである。オフしているMEMS素子は、制御入力およびコモンバイアス入力とも同じ電圧であり、サイクルのこのポイントにおいては低電圧30Vである。   A state in which the control input 42 of the MEMS element that is turned on is held in the ground state and the common bias 68 is the drive voltage generated by the driver 44 is a starting point. The drive voltage is a low voltage of 30V at this point in the cycle. The MEMS element that is off is at the same voltage for both the control input and the common bias input, and is at a low voltage of 30 V at this point in the cycle.

BR信号の切替後、コモンバイアス68は接地状態が保持され、オンとなっている素子の制御入力はドライバ44によって生成された駆動電圧に接続される。この駆動電圧は、AH信号の同時変化によって、高電圧60Vとなる。この高電圧は200μs後に低下し始め、図示される実施の形態においては、さらに200μs経過後に低電圧30Vに到達する。   After the switching of the BR signal, the common bias 68 is maintained in the ground state, and the control input of the element that is turned on is connected to the drive voltage generated by the driver 44. This driving voltage becomes a high voltage of 60 V due to the simultaneous change of the AH signal. The high voltage starts to decrease after 200 μs, and in the illustrated embodiment, reaches the low voltage of 30 V after another 200 μs.

オフになっているMEMS素子は、制御入力およびバイアス入力とも同じ電圧であり、サイクルのこのポイントにおいては接地電圧の0Vである。   The MEMS element that is off is at the same voltage for both the control input and the bias input, and at this point in the cycle is 0V of ground voltage.

次のスイッチング、すなわち次の遷移期間の開始においては、AH、BRおよびTPは、再び同時に切り替えられる。コモンバイアス68は、高電圧60Vに保持されており、オンしている素子の制御入力は接地状態である。   At the next switching, i.e. the start of the next transition period, AH, BR and TP are again switched simultaneously. The common bias 68 is held at a high voltage of 60 V, and the control input of the turned-on element is in the ground state.

オフになっているMEMS素子は、制御入力およびバイアス入力とも同じ電圧であり、サイクルのこのポイントにおいては高電圧60Vである。   The MEMS element that is off is at the same voltage for both the control input and the bias input, and is at a high voltage of 60V at this point in the cycle.

この高電圧は200μs後に低下し始め、図示される実施の形態においては、さらに200μs経過後に低電圧30Vに到達する。これにより開始ポイントに戻る。   The high voltage starts to decrease after 200 μs, and in the illustrated embodiment, reaches the low voltage of 30 V after another 200 μs. This returns to the starting point.

したがって、上述のような回路を使用することで、サイクル毎に電圧の極性が反転し、これによって素子の寿命が増加する。   Therefore, by using the circuit as described above, the polarity of the voltage is reversed every cycle, thereby increasing the lifetime of the device.

さらに、図8において、制御入力についても、各遷移期間の開始においてオンに保持されているMEMS素子を変化させるスイッチAH、BRおよびTPと同じタイミングで切替えることができる。   Further, in FIG. 8, the control input can also be switched at the same timing as the switches AH, BR, and TP that change the MEMS element held on at the start of each transition period.

なお、制御入力42およびコモンバイアス入力68の識別は、MEMS素子のタイプによって決まる。2端子素子の場合は、これらの2つの入力がそのまま2つの端子に対応する。3端子素子の場合は、中央の入力が制御入力であり、残りの両端子をコモンバイアス入力68として使用することができる。   The identification of the control input 42 and the common bias input 68 is determined by the type of the MEMS element. In the case of a two-terminal element, these two inputs correspond to the two terminals as they are. In the case of a three-terminal element, the central input is the control input, and the remaining both terminals can be used as the common bias input 68.

上記の説明では、MEMSスイッチがオンに切替えられる場合について述べた。MEMSスイッチは、サイクル中の同じポイント、すなわち遷移期間の開始のとき(たとえば、この期間の最初の5μsの間)に、適当な電圧で駆動されることによってオフに切替えられる。オフ状態においては誘電体充電がなされないので、素子にかかる電圧を0Vに切替え、そして、その状態で電圧を保持すればよい。   In the above description, the case where the MEMS switch is turned on has been described. The MEMS switch is switched off by being driven with the appropriate voltage at the same point in the cycle, ie at the beginning of the transition period (eg during the first 5 μs of this period). Since dielectric charging is not performed in the off state, the voltage applied to the element is switched to 0 V, and the voltage may be held in that state.

切替式キャパシタアレイを遷移期間中に限ってオフおよびオンに切替えることによって、高電圧過渡現象による影響が大幅に減少される。そうでなければ、MEMSスイッチが切替えられるときに発生する過渡現象は、容易にスプリアス放出を起こしうる。   By switching the switched capacitor array off and on only during the transition period, the effects of high voltage transients are greatly reduced. Otherwise, transients that occur when the MEMS switch is switched can easily cause spurious emissions.

スプリアス放出を引き起こすその他の影響としては、リプルを生成する発信器66の高電圧クロック出力の影響がある。このリプルはRF搬送波(キャリア)に混合されてスプリアス放出の原因となり得る。   Another effect that causes spurious emissions is the effect of the high voltage clock output of the oscillator 66 that generates the ripple. This ripple can be mixed with the RF carrier and cause spurious emissions.

本実施の形態においては、チャージポンプ50を駆動する発信器66は、遷移期間中にのみ切替えられる(すなわち、オンからオフ、またはその逆)。遷移期間中にのみチャージポンプを活性化することによって、チャージポンプからのスプリアス放出を最小限に抑えることができる。具体的には、ポンプを駆動する発信器66は、TP信号がHighのときのみ活性化される。遷移期間の残りの期間は、キャパシタ52は60V一定を維持し、クロック信号は、遷移期間中以外は作動されない。なお、クロック信号が、たとえば200μsのフルタイムより短い時間だけ活性化されると、自身で過渡現象を引き起こすような電圧の突然の変化を防止するために、キャパシタ52は、その200μs間は60Vを供給し、それに引き続く次の200μsでは、電圧が60Vから30Vに低下される。   In the present embodiment, the oscillator 66 that drives the charge pump 50 is switched only during the transition period (ie, from on to off or vice versa). By activating the charge pump only during the transition period, spurious emissions from the charge pump can be minimized. Specifically, the transmitter 66 that drives the pump is activated only when the TP signal is High. For the remainder of the transition period, the capacitor 52 remains constant at 60V and the clock signal is not activated except during the transition period. Note that when the clock signal is activated for a time shorter than the full time of, for example, 200 μs, the capacitor 52 is set to 60 V for 200 μs in order to prevent a sudden change of voltage that causes a transient phenomenon by itself. In the next 200 μs that is applied and subsequently, the voltage is reduced from 60V to 30V.

本実施の形態のさらなる有利な効果は、本実施の形態を用いなければ、切替式キャパシタアレイ22を切替えることによる、適応中の伝達関数の変化が、出力信号の歪を引き起こしうるということである。   A further advantageous effect of this embodiment is that if this embodiment is not used, a change in the transfer function during adaptation due to switching of the switchable capacitor array 22 can cause distortion of the output signal. .

したがって、本実施の形態では、クロックからのスプリアス放出を減少させるために、遷移期間中のみクロックを作動させること、および、作動バイアス電圧のリプルを減少させ、それによってRF搬送波に混合されるリプルからのスプリアス放出を減少させるために、より長い期間高電圧でMEMS素子を駆動することを組み合わせて実行する。   Therefore, in this embodiment, to reduce spurious emissions from the clock, the clock is only operated during the transition period, and the ripple of the operating bias voltage is reduced, thereby reducing the ripple that is mixed into the RF carrier. In order to reduce the spurious emission, a combination of driving the MEMS element with a high voltage for a longer period is performed.

さらに、MEMS素子が作動された状態を保持するための低駆動電圧(30V)を供給することにより、MEMS素子の寿命を増加させる。   Furthermore, the lifetime of the MEMS element is increased by supplying a low driving voltage (30 V) for maintaining the state in which the MEMS element is operated.

上記の実施の形態においては、高電圧を60Vとし、低電圧を30Vとして説明した。しかし、この電圧選択は特定のMEMS素子を使用した場合に基づいており、この選択は変更してもよい。   In the above embodiment, the high voltage is 60V and the low voltage is 30V. However, this voltage selection is based on the use of a specific MEMS element, and this selection may be changed.

MEMS素子は、一般的に多少のヒステリシスを有しており、スイッチを活性化するために必要な電圧であるプルイン電圧と、スイッチを非活性化するために必要な低い電圧であるプルアウト電圧とがある。ドライバはプルイン電圧よりも十分に高い電圧、およびプルイン電圧とプルアウト電圧との間の低い電圧を生成する必要がある。   The MEMS element generally has some hysteresis, and a pull-in voltage that is a voltage necessary for activating the switch and a pull-out voltage that is a low voltage necessary for deactivating the switch are provided. is there. The driver needs to generate a voltage sufficiently higher than the pull-in voltage and a low voltage between the pull-in voltage and the pull-out voltage.

なお、駆動回路44は、高電圧を特定する電圧入力を供給するための電圧選択入力49を有する。好都合なことに、この電圧は比例的な電圧(scaled voltage)であり、たとえば、60V出力用として電圧選択入力49に2.8Vの電圧が供給され、30V出力用として1.4Vが入力される。このようにして、駆動回路は単にこの電圧を調整することによって、異なる電圧を生成することができる。しかしながら、この入力は任意であって、製造装置(production device)においては、この電圧選択入力49は省略してもよい。   The drive circuit 44 has a voltage selection input 49 for supplying a voltage input that specifies a high voltage. Conveniently, this voltage is a scaled voltage, for example a voltage of 2.8V is supplied to the voltage selection input 49 for 60V output and 1.4V is input for 30V output. . In this way, the drive circuit can generate different voltages simply by adjusting this voltage. However, this input is arbitrary and the voltage selection input 49 may be omitted in the production device.

切替式キャパシタアレイ22のRF−MEMSスイッチ38は密閉される。これは、典型的には、図9に示されるように、共通基板84上をキャップ82で覆い、密閉リングとして機能するはんだリングを用いて密閉することによって実現される。   The RF-MEMS switch 38 of the switchable capacitor array 22 is sealed. Typically, this is realized by covering the common substrate 84 with a cap 82 and sealing with a solder ring that functions as a sealing ring, as shown in FIG.

バイアス抵抗43およびMEMSスイッチ38(図2参照)は、共通基板84上で集積される。また、検出インダクタも同様に集積してもよい。   The bias resistor 43 and the MEMS switch 38 (see FIG. 2) are integrated on the common substrate 84. Further, the detection inductor may be similarly integrated.

これらすべては、密閉用はんだリング86と交差する配線の数を減少させ、素子の性能
に対するはんだリング86の影響を最小化する。
All of this reduces the number of wires crossing the sealing solder ring 86 and minimizes the influence of the solder ring 86 on device performance.

入力30および出力32は、自己インダクタンスを最小化するために近接して配置される。さらに、上位ビットにおける最大キャパシタについても、自己インダクタンスを最小化するために、入力30および出力32に近接して配置される。   Input 30 and output 32 are placed in close proximity to minimize self-inductance. In addition, the largest capacitor in the upper bits is also placed close to the input 30 and output 32 to minimize self-inductance.

任意的に、回路は、はんだリング86により構成された接地に対する大きな静電容量に対処するための追加要素を含んでもよい。なお、これは、0.3〜0.5pFのオーダであるので、最下位ビットと同程度である。一般的に、回路は大きく異なった周波数で動作することが必要とされる場合があり、はんだリングの接地に対する静電容量を補償するためのどのようなマッチングも、いずれの周波数帯域でも機能する必要がある。そのために、回路は、切替式キャパシタアレイ22(図3参照)の端子69へのバンド信号入力に基づいて切替えられる要素を用いてもよい。   Optionally, the circuit may include additional elements to cope with the large capacitance to ground constituted by the solder ring 86. Since this is on the order of 0.3 to 0.5 pF, it is comparable to the least significant bit. In general, the circuit may need to operate at very different frequencies, and any matching to compensate for the capacitance to the solder ring ground must work in any frequency band. There is. To that end, the circuit may use elements that are switched based on a band signal input to terminal 69 of switchable capacitor array 22 (see FIG. 3).

1つの手法としては、切替キャパシタと直列にインダクタを用いることが可能であるが、この場合、たとえば、1.5mm2くらいの非常に広い領域を有する切替式キャパシタのような、大きなRF−MEMSキャパシタスイッチが必要である。さらに、大きなRF−MEMSキャパシタスイッチは、動作の高帯域に不適切に近接した自己共振周波数を有する。 One approach is to use an inductor in series with the switching capacitor, but in this case a large RF-MEMS capacitor such as a switching capacitor having a very large area of about 1.5 mm 2 , for example. A switch is needed. Furthermore, large RF-MEMS capacitor switches have a self-resonant frequency that is inappropriately close to the high band of operation.

したがって、好ましい実施の形態は、不要な寄生周波数(parasitics)を共振により除去するために、切替可能な並列LC回路を用いる。図10は、2つの切替式LC補償回路90を備えた構成例を示す図であり、一方は出力ノード32と接地間に配置され、他方は入力信号経路(input signal chain)と接地間に配置される。   Therefore, the preferred embodiment uses a switchable parallel LC circuit to remove unwanted parasitics by resonance. FIG. 10 is a diagram showing a configuration example including two switchable LC compensation circuits 90, one being arranged between the output node 32 and the ground, and the other being arranged between the input signal path and the ground. Is done.

複数の周波数帯域におけるインピーダンス補償範囲を拡大するために、切替可能なインピーダンスを得るためのマルチスイッチを用いた切替式並列LC配列92が備えられる。   In order to expand the impedance compensation range in a plurality of frequency bands, a switchable parallel LC array 92 using a multi-switch for obtaining a switchable impedance is provided.

図11には、図8の切替式並列LC配列92を、入力信号経路にインダクタとキャパシタを並列接続した非切替式並列LC配列94に置き換えた、他の構成例が示される。非切替式並列LC配列94は、低い帯域ではインダクタとして動作し、高い帯域ではキャパシタとして動作するように、低い帯域および高い帯域の間で自己共振を起こすように構成される。これによって、図10に示されるLC配列92に用いられる複数のスイッチを追加することなく、低い帯域および高い帯域での両方の動作が可能となる。   FIG. 11 shows another configuration example in which the switchable parallel LC array 92 of FIG. 8 is replaced with a non-switchable parallel LC array 94 in which an inductor and a capacitor are connected in parallel to the input signal path. Non-switchable parallel LC array 94 is configured to self-resonate between the low and high bands so that it operates as an inductor in the low band and as a capacitor in the high band. This allows both low and high band operation without adding a plurality of switches used in the LC array 92 shown in FIG.

さらに他の実施の形態の概略図を図12に示す。明確にするために、全素子のうちのいくつかの構成要素は省略されている。省略された構成要素は前述の実施の形態と同じである。   A schematic diagram of still another embodiment is shown in FIG. For clarity, some components of all elements are omitted. The omitted constituent elements are the same as those in the above-described embodiment.

この実施の形態においては、スイッチングの過渡現象の影響を減少させるために、追加のフィルタ機能が備えられる。   In this embodiment, an additional filter function is provided to reduce the effects of switching transients.

第1の追加フィルタは、キャパシタ52とプッシュプル回路58との間の抵抗71によって構成される。このフィルタは、キャパシタ52と協同することにより、プッシュプル回路がオンされたときに、バイアスパルスの傾きを減少させる。   The first additional filter is constituted by a resistor 71 between the capacitor 52 and the push-pull circuit 58. This filter cooperates with the capacitor 52 to reduce the slope of the bias pulse when the push-pull circuit is turned on.

第2には、実施の形態においてRCフィルタとして示されているような、直列ローパスフィルタ72が、プッシュプル回路58と切替式キャパシタアレイ22との間に設けられる。   Second, a series low-pass filter 72, as shown as an RC filter in the embodiment, is provided between the push-pull circuit 58 and the switchable capacitor array 22.

第3には、プッシュプルアレイのトランジスタについて、その大きさを小さくして、トランジスタの抵抗を増加させる。これもまた、ローパスフィルタの効果を有する。   Third, the push-pull array transistors are reduced in size to increase the transistor resistance. This also has the effect of a low pass filter.

第4には、過渡現象を減少させるために、RF経路に沿って、接地されたシャントインダクタ74,76が設けられる。これはまた、アンテナ20と駆動回路のインピーダンスを適合させるための、インピーダンスマッチングに不可欠な経路となる。さらに、アンテナ20と切替式キャパシタアレイ22との間のシャントインダクタ74は、アンテナ20から切替式キャパシタアレイ22およびドライバ回路に戻ってくる、静電放電現象の伝達を減少させる。これによって、これらの回路要素のこの点における要件を緩和できる。   Fourth, grounded shunt inductors 74 and 76 are provided along the RF path to reduce transients. This is also an indispensable path for impedance matching in order to match the impedance of the antenna 20 and the drive circuit. Further, the shunt inductor 74 between the antenna 20 and the switchable capacitor array 22 reduces the transmission of electrostatic discharge phenomena returning from the antenna 20 to the switchable capacitor array 22 and the driver circuit. This relaxes the requirements of these circuit elements in this respect.

第5には、アンテナスイッチ16と切替式キャパシタアレイ22との間に、直流阻止キャパシタ80と組み合わされて接地されたシャント抵抗78によって、ハイパスフィルタが形成される。   Fifth, a high-pass filter is formed between the antenna switch 16 and the switchable capacitor array 22 by the shunt resistor 78 grounded in combination with the DC blocking capacitor 80.

これらの追加のフィルタ技術の一部またはすべてを用いることによって、ネットワークを伝播する過渡現象の原因となる高電圧スイッチングの影響を減少することができる。   By using some or all of these additional filter techniques, the impact of high voltage switching that causes transients to propagate through the network can be reduced.

これは、およそ2.5Vの電圧で切替えできるp型高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)によって簡便に実現されるアンテナスイッチ16を用いた場合の特定の問題点であるが、切替式キャパシタアレイ22のMEMSキャパシタを切替えるための60V切替信号は、これらHEMTと容易に干渉し、スプリアス効果の原因となり得る。   This is a specific problem when the antenna switch 16 that is simply realized by a p-type high electron mobility transistor (HEMT) that can be switched at a voltage of about 2.5 V is used. The 60V switching signal for switching the MEMS capacitors of the capacitor array 22 can easily interfere with these HEMTs and cause spurious effects.

図12の実施の形態においては、抵抗71によるローパスフィルタ、ローパスフィルタ72およびプッシュプル回路58の高抵抗トランジスタによって、バイアスパルスの傾きが低下させられる。RF信号ラインにハイパスフィルタを備えることにより、更なる改善を行なうことができる。   In the embodiment of FIG. 12, the slope of the bias pulse is lowered by the low-pass filter by the resistor 71, the low-pass filter 72, and the high-resistance transistor of the push-pull circuit 58. Further improvements can be made by providing a high pass filter in the RF signal line.

MEMS素子を駆動するために、30Vや60Vのような固定の高電圧および低電圧を用いる必要はないが、その代替として、具体的に決められた電圧を用いることができ、同じ電圧を各素子に並列に用いてもよいし、または各素子ごとに異なった電圧を用いてもよい。   It is not necessary to use fixed high and low voltages such as 30V and 60V to drive the MEMS element, but as an alternative, a specifically determined voltage can be used, and the same voltage is applied to each element. May be used in parallel, or different voltages may be used for each element.

上述の実施の形態においては、高電圧(60V)は、電圧選択入力49における入力であり、電圧選択入力49は正しい電圧を選択する。   In the above-described embodiment, the high voltage (60 V) is an input at the voltage selection input 49, and the voltage selection input 49 selects the correct voltage.

さらに他の実施の形態においては、ドライバは、図13に示されるようにスイッチの静電容量を測定しながらMEMSスイッチに印加される電圧を徐々に増加する、特別な較正(キャリブレーション)モードを有する。これには、制御装置24(図2参照)によって駆動される電圧選択入力49、および静電容量測定部80が用いられる。スイッチが切替えられ、静電容量が増加する電圧が測定される。その後、スイッチがオフするまで、電圧を徐々に低下する。そして、スイッチが切替えられる電圧が高電圧として用いられ、スイッチがオフされる電圧よりも少し高い電圧が低電圧として用いられる。   In yet another embodiment, the driver uses a special calibration mode that gradually increases the voltage applied to the MEMS switch while measuring the capacitance of the switch as shown in FIG. Have. For this, a voltage selection input 49 driven by the control device 24 (see FIG. 2) and a capacitance measuring unit 80 are used. The switch is switched and the voltage at which the capacitance increases is measured. Thereafter, the voltage is gradually decreased until the switch is turned off. The voltage at which the switch is switched is used as the high voltage, and a voltage slightly higher than the voltage at which the switch is turned off is used as the low voltage.

特別な較正モードは、起動時、あるいは、その代替としてまたはそれに追加して特定の時間間隔で、あるいは、ある使用量経過後に実行される。   A special calibration mode is performed at start-up, as an alternative or in addition to it at specific time intervals, or after a certain amount of usage.

なお、上述の実施の形態はすべてを網羅したものではなく、この分野の技術に精通した当業者であれば、必要とされる他の要素や構成を用いることができるであろう。本実施の形態または回路図の説明において、特定の要素を特定の機能のために使用することを提言
している場合であっても、この分野の技術に精通した当業者であれば、他の代替要素が使用可能であることに気づくであろう。
The above-described embodiments are not exhaustive, and those skilled in the art who are familiar with the technology in this field can use other necessary elements and configurations. Even if it is recommended that a specific element be used for a specific function in the description of this embodiment mode or circuit diagram, a person skilled in the art who is familiar with the technology in this field You will notice that alternative elements can be used.

図1〜3の切替可能なキャパシタアレイは、携帯電話に関する特定の用途において上記のように説明したが、上述した切替可能なキャパシタアレイは、その他の負荷(load-line)に対して適用される用途、およびその他の構成可能なRFネットワークにおいて使用してもよい。   Although the switchable capacitor array of FIGS. 1-3 has been described above in a particular application for mobile phones, the switchable capacitor array described above is applicable to other load-lines. It may be used in applications and other configurable RF networks.

Claims (9)

切替可能なキャパシタアレイ(22)であって、
入力(30)と出力(32)との間に並列接続された複数のキャパシタセル(34)を備え、
各前記キャパシタセルは、
前記キャパシタセルを切替えるための少なくとも1つのMEMSスイッチ(38)と、
前記または各MEMSスイッチを切替えるための制御信号を受けるための少なくとも1つの制御入力とを含み、
各前記セル(34)は、セルが活性化されたときのセルの静電容量値であるそれぞれの静電容量値を有し、
前記静電容量値は、最低値から最高値まで増加するとともに、少なくとも1つのセルが低静電容量値を有し、かつ少なくとも1つのセルが高容量値を有するように変化し、
低静電容量値の各セルは、予め決められた値よりも低い静電容量値を有し、
高静電容量値の各セルは、前記予め決められた値よりも高い静電容量値を有し、
前記予め決められた値までの静電容量値の各キャパシタセルは、直列接続された2つのMEMSスイッチ(38)を使用し、
前記予め決められた値より大きい静電容量値の各キャパシタセルは、単独のMEMSスイッチ(38)を使用する、切替可能なキャパシタアレイ。
A switchable capacitor array (22) comprising:
Comprising a plurality of capacitor cells (34) connected in parallel between an input (30) and an output (32);
Each said capacitor cell is
At least one MEMS switch (38) for switching the capacitor cell;
At least one control input for receiving a control signal for switching said or each MEMS switch;
Each cell (34) has a respective capacitance value that is the capacitance value of the cell when the cell is activated;
The capacitance value increases from the lowest value to the highest value and changes such that at least one cell has a low capacitance value and at least one cell has a high capacitance value;
Each cell with a low capacitance value has a capacitance value lower than a predetermined value,
Each cell with a high capacitance value has a capacitance value higher than the predetermined value,
Each capacitor cell with a capacitance value up to the predetermined value uses two MEMS switches (38) connected in series,
Each capacitor cell having a capacitance value greater than the predetermined value uses a single MEMS switch (38) , a switchable capacitor array.
最低静電容量値から最高静電容量値までの比が、実質的に1:2:…:2m−1となるm個のキャパシタセル(34)を含む、請求項に記載の切替可能なキャパシタアレイ。The ratio of the minimum capacitance value to a maximum capacitance value is substantially 1: 2: ...: containing 2m-1 to become the m capacitor cells (34), can be switched according to Motomeko 1 Capacitor array. 各前記MEMSスイッチ(38)は、3端子容量型RF−MEMSスイッチである、請求項1または2のいずれか1項に記載の切替可能なキャパシタアレイ。Each said MEMS switch (38) is 3 a terminal capacitive RF-MEMS switches, switchable capacitor array according to any one of claims 1 or 2. 各前記MEMSスイッチ(38)は、2端子容量型RF−MEMSスイッチである、請求項1または2のいずれか1項に記載の切替可能なキャパシタアレイ。The switchable capacitor array according to claim 1 or 2 , wherein each MEMS switch (38) is a two-terminal capacitive RF-MEMS switch. 請求項1〜4のいずれか1項に記載の切替可能なキャパシタアレイ(22)と、
前記キャパシタセル(38)の前記制御入力に接続され、可変容量を選択するために前記キャパシタセルを制御するように構成されたドライバ(44)とを含む、可変インピーダンス回路。
Switchable capacitor array (22) according to any one of claims 1 to 4 ,
A variable impedance circuit comprising a driver (44) connected to the control input of the capacitor cell (38) and configured to control the capacitor cell to select a variable capacitance.
前記ドライバ(44)は、前記切替可能なキャパシタアレイ(22)の前記入力(30)および前記出力(32)の間を通過する信号の所定の高出力状態であることを決定するとともに、前記所定の高出力状態であることが決定されたときには入出力間の所定のキャパシタを切替える、請求項に記載の可変インピーダンス回路。The driver (44) determines a predetermined high output state of a signal passing between the input (30) and the output (32) of the switchable capacitor array (22), and the predetermined The variable impedance circuit according to claim 5 , wherein a predetermined capacitor between input and output is switched when it is determined that the high output state is determined. 前記所定の高出力状態は、RF出力があるレベル以上であり、
前記レベルは、使用されるモードおよび/または周波数帯域の関数である、請求項に記載の可変インピーダンス回路。
The predetermined high output state is an RF output above a certain level,
The variable impedance circuit of claim 6 , wherein the level is a function of the mode and / or frequency band used.
前記所定のキャパシタは、前記所定の高出力状態が決定されたときにオンに切替えられ
る最低静電容量値のセル(34)である、請求項6または7に記載の可変インピーダンス回路。
The variable impedance circuit according to claim 6 or 7 , wherein the predetermined capacitor is a cell (34) having a lowest capacitance value that is switched on when the predetermined high power state is determined.
切替式キャパシタアレイ(22)の作動方法であって、
前記切替式キャパシタアレイは、
入力(30)と出力(32)の間に並列接続された、最低値から最高値まで増加する異なる容量の複数のキャパシタセル(34)を含み、
各前記キャパシタセルは、
それぞれの静電容量値と、
前記キャパシタセルを切替えるための、少なくとも1つのMEMSスイッチとを含み、
低静電容量の前記キャパシタセルのうちの少なくとも1つは、直列接続された少なくとも2つのMEMSスイッチを使用し、
高静電容量の各キャパシタセルは、単独のMEMSスイッチを使用し、
前記作動方法は、
前記切替可能なキャパシタアレイ(22)の前記入力(30)および前記出力(32)の間を通過する信号の所定の高出力状態を決定するステップと、
前記所定の高出力状態が決定されたときには入出力間の所定のキャパシタ(34)を切替えるステップとを備える、切替式キャパシタアレイの作動方法。
A method of operating the switched capacitor array (22), comprising:
The switched capacitor array is:
A plurality of capacitor cells (34) of different capacitance values increasing in parallel from the lowest value to the highest value , connected in parallel between the input (30) and the output (32);
Each said capacitor cell is
Each capacitance value,
At least one MEMS switch for switching the capacitor cell;
At least one of the low capacitance capacitor cells uses at least two MEMS switches connected in series;
Each high capacitance capacitor cell uses a single MEMS switch,
The operating method is:
Determining a predetermined high power state of a signal passing between the input (30) and the output (32) of the switchable capacitor array (22);
Switching the predetermined capacitor (34) between input and output when the predetermined high output state is determined.
JP2009546036A 2007-01-18 2008-01-15 Switchable capacitor array Expired - Fee Related JP5147857B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP07100723.1 2007-01-18
EP07100723 2007-01-18
PCT/IB2008/050122 WO2008087583A2 (en) 2007-01-18 2008-01-15 Switchable capacitor array

Publications (3)

Publication Number Publication Date
JP2010517354A JP2010517354A (en) 2010-05-20
JP2010517354A5 JP2010517354A5 (en) 2010-11-11
JP5147857B2 true JP5147857B2 (en) 2013-02-20

Family

ID=39278285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009546036A Expired - Fee Related JP5147857B2 (en) 2007-01-18 2008-01-15 Switchable capacitor array

Country Status (4)

Country Link
JP (1) JP5147857B2 (en)
KR (1) KR101379100B1 (en)
DE (1) DE112008000067B4 (en)
WO (1) WO2008087583A2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866561B2 (en) 2009-02-17 2014-10-21 Qualcomm Technologies, Inc. Adaptive impedance matching network
JP5488962B2 (en) * 2009-08-06 2014-05-14 日立金属株式会社 Antenna circuit
US9413337B2 (en) 2012-04-30 2016-08-09 Wispry, Inc. Mixed-technology combination of programmable elements
US9496110B2 (en) 2013-06-18 2016-11-15 Globalfoundries Inc. Micro-electro-mechanical system (MEMS) structure and design structures
US9641201B2 (en) 2014-04-29 2017-05-02 Infineon Technologies Ag System and method for a radio frequency integrated circuit
US9590592B2 (en) 2014-11-24 2017-03-07 Cypress Semiconductor Corporation Configurable capacitor arrays and switched capacitor circuits

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232847B1 (en) * 1997-04-28 2001-05-15 Rockwell Science Center, Llc Trimmable singleband and tunable multiband integrated oscillator using micro-electromechanical system (MEMS) technology
US6593672B2 (en) * 2000-12-22 2003-07-15 Intel Corporation MEMS-switched stepped variable capacitor and method of making same
US6961368B2 (en) * 2001-01-26 2005-11-01 Ericsson Inc. Adaptive antenna optimization network
US6992543B2 (en) * 2002-11-22 2006-01-31 Raytheon Company Mems-tuned high power, high efficiency, wide bandwidth power amplifier
US6693573B1 (en) * 2003-03-19 2004-02-17 Raytheon Company Mixed technology MEMS/BiCMOS LC bandpass sigma-delta for direct RF sampling
DE102004028068A1 (en) * 2004-06-09 2005-12-29 Epcos Ag oscillator
CN101036227A (en) * 2004-10-08 2007-09-12 皇家飞利浦电子股份有限公司 Array of capacitors switched by MOS transistors
EP1815603B1 (en) 2004-11-19 2014-09-17 Qualcomm Technologies, Inc. Device comprising a controlled matching stage
JP2006216763A (en) * 2005-02-03 2006-08-17 Toshiba Corp Capacitor array circuit and voltage-controlled oscillator
EP1880403B1 (en) 2005-05-02 2012-06-13 Epcos Ag Capacitive rf-mems device with integrated decoupling capacitor

Also Published As

Publication number Publication date
KR20090101315A (en) 2009-09-24
WO2008087583A2 (en) 2008-07-24
WO2008087583A3 (en) 2008-11-27
DE112008000067B4 (en) 2016-03-24
KR101379100B1 (en) 2014-03-28
DE112008000067T5 (en) 2009-11-26
JP2010517354A (en) 2010-05-20

Similar Documents

Publication Publication Date Title
JP5275252B2 (en) MEMS capacitor circuit and method
JP5147857B2 (en) Switchable capacitor array
JP6533251B2 (en) Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
KR101802648B1 (en) System and method for driving a radio frequency switch
JP5156774B2 (en) Charge pump device and output power generation method
JP5074465B2 (en) switch
US8564985B2 (en) Charge pump voltage converter with charging current limiting
US9780774B2 (en) System and method for a switchable capacitance
US20090066399A1 (en) Level shift circuit
CN106797180A (en) The circuit and method of three level signal are provided at synchronous buck converter
KR20160003202A (en) Dc-dc converter enabling rapid output voltage changes
US8212596B2 (en) PLL circuit
TW200405679A (en) High frequency switch circuit and mobile communication terminal equipment therefrom
KR20150114910A (en) System and method for driving a radio frequency switch
KR20150105230A (en) Apparatus and methods for input bias current reduction
US20200014357A1 (en) Dual-mode filtering actuator driver apparatus, systems and methods
JP2017522853A (en) Programmable snubber circuit
Hong et al. Low operating voltage and short settling time CMOS charge pump for MEMS applications
WO2008087585A2 (en) Mems capacitor switch array
TW200409456A (en) Switch mode power supply and driving method for efficient RF amplification
WO2006019437A1 (en) Programmable filter
US11641161B1 (en) Charge pump circuit
JP5566738B2 (en) Semiconductor switch circuit
WO2023194828A1 (en) Single-fet pulsed laser diode driver
JP2007329333A (en) Resonator

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100922

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121127

R150 Certificate of patent or registration of utility model

Ref document number: 5147857

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees