JP5143104B2 - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP5143104B2
JP5143104B2 JP2009226004A JP2009226004A JP5143104B2 JP 5143104 B2 JP5143104 B2 JP 5143104B2 JP 2009226004 A JP2009226004 A JP 2009226004A JP 2009226004 A JP2009226004 A JP 2009226004A JP 5143104 B2 JP5143104 B2 JP 5143104B2
Authority
JP
Japan
Prior art keywords
signal
circuit
voltage
output
triangular wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009226004A
Other languages
Japanese (ja)
Other versions
JP2011078188A (en
Inventor
優 寺垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cosel Co Ltd
Original Assignee
Cosel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cosel Co Ltd filed Critical Cosel Co Ltd
Priority to JP2009226004A priority Critical patent/JP5143104B2/en
Publication of JP2011078188A publication Critical patent/JP2011078188A/en
Application granted granted Critical
Publication of JP5143104B2 publication Critical patent/JP5143104B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、出力電圧をパルス幅制御によって定電圧化する絶縁型のスイッチング電源装置に関する。   The present invention relates to an insulation type switching power supply apparatus that makes an output voltage constant by pulse width control.

スイッチング電源装置の制御方法として、出力電圧と基準電圧との誤差分を増幅した出力電圧信号と所定の基準三角波電圧とを比較してパルス幅変調(PWM)し、出力電圧が一定になるように主スイッチング素子のオン・オフの時比率を自動的に制御するパルス幅制御がある。ここで、入力側と出力側を主トランスで分離する絶縁型のスイッチング電源の場合、出力電圧を高精度に検出するため、一般に、出力電圧信号を生成する誤差増幅回路が出力側に設けられる。従って、パルス幅制御を行うとき、出力電圧信号等を、何らかの絶縁手段を介して入力側の主スイッチング素子に伝達する必要がある。   As a control method of the switching power supply device, an output voltage signal obtained by amplifying an error between the output voltage and the reference voltage is compared with a predetermined reference triangular wave voltage, and pulse width modulation (PWM) is performed so that the output voltage becomes constant. There is a pulse width control that automatically controls the on / off time ratio of the main switching element. Here, in the case of an insulating switching power supply in which the input side and the output side are separated by a main transformer, an error amplifier circuit that generates an output voltage signal is generally provided on the output side in order to detect the output voltage with high accuracy. Therefore, when performing pulse width control, it is necessary to transmit an output voltage signal or the like to the main switching element on the input side through some insulating means.

従来、この種のスイッチング電源装置として、例えば、特許文献1に開示されているように、誤差増幅回路が出力側に設けられ、主スイッチング素子の駆動回路を含むPWM回路が入力側に設けられ、誤差増幅回路が出力する出力電圧信号を、絶縁手段である伝達手段を介して入力側に伝達する構成のスイッチング電源回路がある。このスイッチング電源回路は、伝達手段に対して常に所定のバイアス電圧をかけておく構成を備え、負荷の急変に対する出力電圧の変動を比較的小さく抑えることができる。   Conventionally, as this type of switching power supply device, for example, as disclosed in Patent Document 1, an error amplification circuit is provided on the output side, and a PWM circuit including a drive circuit for the main switching element is provided on the input side, There is a switching power supply circuit configured to transmit an output voltage signal output from an error amplifier circuit to an input side via a transmission means that is an insulation means. This switching power supply circuit has a configuration in which a predetermined bias voltage is always applied to the transmission means, and fluctuations in the output voltage due to sudden changes in the load can be kept relatively small.

また、特許文献2に従来例として開示されているように、誤差増幅回路及びPWM回路が出力側に設けられ、PWM回路が出力する矩形の駆動パルスを、駆動回路の絶縁トランスを介して入力側の主スイッチング素子に伝達する構成のDC−DCコンバータがある。また、このDC−DCコンバータは、出力側の誤差増幅回路及びPWM回路に動作用電源を供給する専用の補助電源(スイッチング電源)が設けられている。   Further, as disclosed in Patent Document 2 as a conventional example, an error amplification circuit and a PWM circuit are provided on the output side, and a rectangular driving pulse output from the PWM circuit is input to the input side via an insulating transformer of the driving circuit. There is a DC-DC converter configured to transmit to the main switching element. In addition, this DC-DC converter is provided with a dedicated auxiliary power supply (switching power supply) for supplying operation power to the error amplifier circuit and PWM circuit on the output side.

さらに、特許文献2に係る発明として開示されているように、誤差増幅回路が出力側に設けられ、PWM回路と主スイッチング素子の駆動回路が入力側に設けられ、出力電圧信号を、主トランスに設けた第3巻線から第4巻線を通して入力側に伝達する構成のDC−DCコンバータがある。特許文献2の実施例を説明する図面には、誤差増幅回路が出力する出力電圧信号が変換された交流電圧を第3巻線に印加し、第4巻線に発生した当該交流電圧をダイオードとコンデンサで平均化し、その平均化電圧を基準三角波電圧でパルス幅変調(PWM)する回路が記載されている。   Further, as disclosed in the invention according to Patent Document 2, an error amplifier circuit is provided on the output side, a PWM circuit and a drive circuit for the main switching element are provided on the input side, and an output voltage signal is supplied to the main transformer. There is a DC-DC converter configured to transmit from the third winding provided to the input side through the fourth winding. In the drawing for explaining the embodiment of Patent Document 2, an AC voltage obtained by converting an output voltage signal output from the error amplifier circuit is applied to the third winding, and the AC voltage generated in the fourth winding is used as a diode. A circuit that averages with a capacitor and performs pulse width modulation (PWM) on the averaged voltage with a reference triangular wave voltage is described.

また、特許文献3に開示されているように、上記の誤差増幅回路及びPWM回路に相当するオン期間制御回路及びランプ波発生回路が出力側に設けられ、主スイッチング素子を一定周期毎にオフからオンに反転させる駆動回路(PWM制御回路)が入力側に設けられ、オン期間制御回路が出力するオフタイミング信号を、パルストランスを介して駆動回路に伝達する構成の絶縁型DC−DCコンバータがある。特許文献3の実施例を説明する図面には、パルス幅変調を行うための基準三角波電圧(ランプ波)を、整流平滑回路が有するインダクタの両端に発生する矩形波電圧を利用して生成するランプ波発生回路の構成が記載されている。   Further, as disclosed in Patent Document 3, an on-period control circuit and a ramp wave generation circuit corresponding to the above-described error amplification circuit and PWM circuit are provided on the output side, and the main switching element is turned off at regular intervals. There is an insulated DC-DC converter having a configuration in which a drive circuit (PWM control circuit) that is turned on is provided on the input side and an off-timing signal output from the on-period control circuit is transmitted to the drive circuit via a pulse transformer . In the drawing for explaining the embodiment of Patent Document 3, a ramp for generating a reference triangular wave voltage (ramp wave) for performing pulse width modulation using a rectangular wave voltage generated at both ends of an inductor of a rectifying and smoothing circuit is shown. The configuration of the wave generation circuit is described.

特開2002−186254号公報JP 2002-186254 A 特開昭59−178969号公報JP 59-178969 A 特開2009−124849号公報JP 2009-124849 A

特許文献1のスイッチング電源回路は、伝達手段としてフォトカプラを用いるのが一般的である。しかし、この種の用途に用いられる汎用フォトカプラは、数kHz以上の高周波帯域の信号を伝達するときに位相遅れを発生させ、スイッチング電源装置の制御回路全体を発振させる要因になる。この発振を回避するためには、制御回路全体で位相特性を補正したり、高周波帯域の利得を低く抑えたりする配慮が必要になる。例えば、LCフィルタ構成の出力平滑回路の高域遮断周波数を低めに抑えるために平滑用コンデンサの容量を増やしたり、誤差増幅回路等に位相補正用の回路を追加したりする等の方法が考えられるが、いずれの方法も、装置が大型化したり回路構成が複雑化するという問題が生じる。   The switching power supply circuit of Patent Document 1 generally uses a photocoupler as a transmission means. However, the general-purpose photocoupler used for this type of application causes a phase delay when transmitting a signal in a high frequency band of several kHz or more, and causes the entire control circuit of the switching power supply device to oscillate. In order to avoid this oscillation, consideration must be given to correcting the phase characteristics in the entire control circuit and keeping the gain in the high frequency band low. For example, a method of increasing the capacity of the smoothing capacitor in order to keep the high frequency cutoff frequency of the output smoothing circuit of the LC filter configuration low, or adding a circuit for phase correction to the error amplifier circuit etc. can be considered. However, each method has a problem that the apparatus becomes large and the circuit configuration becomes complicated.

また、フォトカプラ自身の利得は変換効率(発光素子に流れる電流と受光素子に流れる電流の比率)によって規定されるが、この変換効率は、使用環境や使用条件によって変動し、素子ごとの個体差も大きい。従って、制御回路全体の高周波帯域の利得を設定するとき、フォトカプラの変換効率の変動や個体差も考慮して、中心値を十分に低く設定しなければならず、発振の余裕を確保するための設計や評価が面倒であった。   In addition, the gain of the photocoupler itself is defined by the conversion efficiency (ratio of the current flowing through the light emitting element to the current flowing through the light receiving element), but this conversion efficiency varies depending on the usage environment and usage conditions, and varies from element to element. Is also big. Therefore, when setting the gain in the high frequency band of the entire control circuit, the center value must be set sufficiently low in consideration of fluctuations in the conversion efficiency of the photocoupler and individual differences in order to ensure an oscillation margin. The design and evaluation of was difficult.

また、上記のように高周波帯域の利得を低く設定し、一定の位相遅れを是認する構成にすると、スイッチング電源装置の外部環境の過渡的な変化(負荷の急変など)に対して、出力電圧の変動を抑える制御を高速に行なうことができない。従って、特許文献1のスイッチング電源装置のように、フォトカプラに所定のバイアスをかけておくという構成であっても、出力電圧の変動を格段に小さくすることはできなかった。   In addition, when the gain of the high frequency band is set low as described above and a certain phase delay is approved, the output voltage can be controlled against a transient change (such as a sudden change in load) of the external environment of the switching power supply. Control that suppresses fluctuations cannot be performed at high speed. Therefore, even in a configuration in which a predetermined bias is applied to the photocoupler as in the switching power supply device of Patent Document 1, the fluctuation of the output voltage cannot be remarkably reduced.

一方、特許文献2の従来例に係るDC−DCコンバータは、主スイッチング素子がオン・オフ動作を開始するためには、出力側のPWM回路を先に立ち上げる必要があるので、専用の補助電源(スイッチング電源)やバッテリー等を必ず設けなければならない。従って、装置が大型化したりコストアップするという問題がある。さらに、特許文献2の発明に係るDC−DCコンバータは、出力電圧信号を平均化する処理が行われるので、その段階で大きな位相遅れが生じる。従って、特許文献1のスイッチング電源回路と同様に、出力電圧の変動を抑える制御を高速に行うことができないという問題があった。   On the other hand, in the DC-DC converter according to the conventional example of Patent Document 2, it is necessary to start up the PWM circuit on the output side first in order for the main switching element to start on / off operation. (Switching power supply) and a battery must be provided. Therefore, there is a problem that the apparatus is increased in size or cost. Furthermore, since the DC-DC converter according to the invention of Patent Document 2 performs a process of averaging the output voltage signal, a large phase delay occurs at that stage. Therefore, similarly to the switching power supply circuit of Patent Document 1, there is a problem that control for suppressing fluctuations in output voltage cannot be performed at high speed.

特許文献3の絶縁型DC−DCコンバータは、パルス幅変調を行うための基準三角波電圧(ランプ波)が、整流平滑回路のインダクタ両端の矩形波電圧を利用して生成される。しかし、当該矩形波電圧の立ち上がりや立下りの速度は、出力電流の大小によって変化し、当該矩形波電圧の振幅も、入力電圧が変動すると変化する。従って、この基準三角波電圧の不安定さが、制御回路全体を発振させる要因になる。さらに、同期整流器に代えてダイオードを用いた場合、出力電流が小さいときに主スイッチング素子を非常に短いオン幅で駆動する必要があるが、このオン期間制御回路とランプ波発生回路の構成では、主スイッチング素子のオン幅を一定時間以下に狭めることができず、制御不能になって出力電圧が上昇するおそれもある。   In the insulated DC-DC converter disclosed in Patent Document 3, a reference triangular wave voltage (ramp wave) for performing pulse width modulation is generated using a rectangular wave voltage across the inductor of the rectifying and smoothing circuit. However, the rising and falling speeds of the rectangular wave voltage change depending on the magnitude of the output current, and the amplitude of the rectangular wave voltage also changes when the input voltage varies. Therefore, the instability of the reference triangular wave voltage causes the entire control circuit to oscillate. Furthermore, when a diode is used instead of the synchronous rectifier, it is necessary to drive the main switching element with a very short on-width when the output current is small. In the configurations of the on-period control circuit and the ramp wave generation circuit, There is a possibility that the ON width of the main switching element cannot be narrowed to a certain time or less, and the output voltage increases due to the inability to control.

この発明は、上記背景技術に鑑みて成されたもので、高速応答性を備えた安定度の高い制御回路を備え、小型で安価な絶縁型のスイッチング電源装置を提供することを目的とする。   The present invention has been made in view of the above-described background art, and an object thereof is to provide a small and inexpensive isolated switching power supply device including a highly stable control circuit having high-speed response.

この発明は、主スイッチング素子のオン・オフによって直流の入力電圧を断続し、交流電圧を発生させるインバータ回路と、前記インバータ回路が発生させた交流電圧が入力巻線に印加され、その交流電圧を変圧して出力巻線から出力する主トランスと、前記出力巻線の両端電圧を整流平滑し、直流の出力電圧を生成して負荷に電力供給する整流平滑回路とを備え、前記主スイッチング素子のオン・オフをパルス幅制御することによって前記出力電圧を定電圧化する絶縁型のスイッチング電源装置であって、前記出力電圧を基準電圧と比較し、誤差分を増幅した出力電圧信号を出力する誤差増幅回路と、比較器と所定の周期で繰り返す基準三角波電圧を生成する三角波発生回路とで構成され、前記出力電圧信号と前記基準三角波電圧とを前記比較器で比較することによって、前記出力電圧信号をパルス幅変調したPWM信号を出力するPWM回路と、前記PWM信号に基づき、前記主スイッチング素子をオフさせるタイミングで発生する短幅パルスであるOFF信号を生成するOFF信号発生回路と、前記OFF信号が二次巻線に入力され、絶縁された一次巻線に伝達して出力する信号トランスと、前記主スイッチング素子をオンさせるタイミングで発生する一定周期の矩形のパルスであるON信号を生成する基本パルス発生回路と、前記ON信号が発生したタイミングで前記基準三角波電圧を初期値にリセットするための短幅パルスである三角波リセット信号を生成し、前記信号トランスの前記一次巻線及び前記二次巻線を介して前記三角波発生回路に向けて出力する三角波リセット信号発生回路と、前記ON信号及び前記OFF信号に基づき、前記主スイッチング素子をオン・オフさせる矩形の駆動パルスを生成する駆動パルス発生回路とを備え、前記誤差増幅回路、前記PWM回路及び前記OFF信号発生回路は、前記三角波リセット信号が発生し該パルス幅の期間が経過した後であって、次の三角波リセット信号が発生する前に、前記OFF信号を発生させるように構成されたスイッチング電源装置である。   According to the present invention, a DC input voltage is intermittently generated by turning on and off a main switching element to generate an AC voltage, and an AC voltage generated by the inverter circuit is applied to an input winding. A main transformer that transforms and outputs from the output winding; and a rectifying and smoothing circuit that rectifies and smoothes the voltage across the output winding, generates a DC output voltage, and supplies power to the load. An insulation type switching power supply device that makes the output voltage constant by controlling on / off pulse width, and compares the output voltage with a reference voltage and outputs an output voltage signal obtained by amplifying the error. An amplification circuit, a comparator, and a triangular wave generation circuit that generates a reference triangular wave voltage that repeats at a predetermined cycle, and the output voltage signal and the reference triangular wave voltage are A PWM circuit that outputs a PWM signal obtained by pulse-width-modulating the output voltage signal by comparing with a comparator, and an OFF signal that is a short-width pulse that is generated at a timing for turning off the main switching element based on the PWM signal An OFF signal generating circuit for generating the signal, a signal transformer for inputting the OFF signal to the secondary winding, transmitting it to the insulated primary winding and outputting it, and a fixed period generated at the timing of turning on the main switching element A basic pulse generating circuit that generates an ON signal that is a rectangular pulse of the above, and a triangular wave reset signal that is a short-width pulse for resetting the reference triangular wave voltage to an initial value at a timing when the ON signal is generated, A triangular wave reset output to the triangular wave generation circuit via the primary winding and the secondary winding of the signal transformer. Based on the ON signal and the OFF signal, and a drive pulse generation circuit that generates a rectangular drive pulse for turning on and off the main switching element, the error amplification circuit, the PWM circuit, and the An OFF signal generation circuit is a switching power supply configured to generate the OFF signal after the triangular wave reset signal is generated and the period of the pulse width has elapsed and before the next triangular wave reset signal is generated. Device.

また、前記駆動パルス発生回路は、セット・リセット・フリップフロップを含むラッチ回路で構成され、該セット・リセット・フリップフロップは、前記ON信号がセット信号として入力され、一次巻線が出力する前記OFF信号の反転信号がリセット信号として入力されて処理を行い、前記主スイッチング素子をオンさせるために前記駆動パルスがハイレベルを示す期間は、前記ON信号が発生し該パルス幅の期間が経過した後に開始するようゲートがかけられ、前記ON信号のパルス幅は、前記三角波リセット信号のパルス幅と前記OFF信号のパルス幅の合算値よりも広く設定されている。   The drive pulse generation circuit includes a latch circuit including a set / reset flip-flop, and the set / reset flip-flop receives the ON signal as a set signal and outputs the OFF from the primary winding. An inversion signal is input as a reset signal to perform processing, and a period in which the drive pulse is at a high level to turn on the main switching element is after the ON signal is generated and the period of the pulse width has elapsed. The gate is set to start, and the pulse width of the ON signal is set wider than the sum of the pulse width of the triangular wave reset signal and the pulse width of the OFF signal.

また、前記三角波リセット信号発生回路は、前記ON信号を微分する微分回路と、前記微分回路が出力した微分信号が自己の駆動端子・グランド端子間に入力され、前記微分信号がハイレベルのときにオンする第一のトランジスタ素子とで構成され、前記信号トランスの前記一次巻線は、一端が一次側制御回路用電圧源に接続され、前記OFF信号を出力する他の一端が前記トランジスタ素子のコレクタ端子に接続され、前記誤差増幅回路は、出力電圧を反転増幅して出力電圧信号を出力するよう構成され、前記PWM回路の前記三角波発生回路は、充電用抵抗及びタイマコンデンサの直列回路と、前記タイマコンデンサの両端に接続された第二のトランジスタ素子と、前記信号トランスの前記二次巻線の一端であって、前記一次巻線の前記一次側制御回路用電圧源に接続された一端と同極性側の一端に接続された第二のトランジスタ駆動回路とで構成され、前記PWM回路の前記比較器は、非反転入力端子に入力された出力電圧信号と、反転入力端子に入力された基準三角波電圧とを比較して矩形のPWM信号を出力するよう構成され、前記OFF信号発生回路は、前記PWM信号を微分する微分回路と、前記微分回路が出力する微分信号を受けて動作するバッファ回路と、二次側制御回路用電圧源にアノード端子が接続され、前記二次巻線と前記第二のトランジスタ駆動回路との接続点にカソード端子が接続されたダイオードとで構成され、該バッファ回路の出力は、前記二次巻線の第二のトランジスタ駆動回路が接続されていない側の一端に接続され、前記微分信号がハイレベルのときに二次側制御用電圧源の電源電圧を出力し、前記微分信号がローレベルのときにローレベル電圧を出力するよう構成され、前記第二のトランジスタ駆動回路は、前記二次巻線と前記第二のトランジスタ駆動回路との接続点の電位が、前記第一のトランジスタ素子がオンしたときに前記二次側制御用電圧源の電源電圧を超えたときに、前記第二のトランジスタ素子をオンさせるよう構成されている。   The triangular wave reset signal generating circuit includes a differentiating circuit for differentiating the ON signal, and a differential signal output from the differentiating circuit is input between its own drive terminal and a ground terminal, and the differential signal is at a high level. The primary winding of the signal transformer is connected at one end to the voltage source for the primary side control circuit, and the other end that outputs the OFF signal is the collector of the transistor element. The error amplification circuit is configured to invert and amplify an output voltage to output an output voltage signal, and the triangular wave generation circuit of the PWM circuit includes a series circuit of a charging resistor and a timer capacitor, A second transistor element connected to both ends of the timer capacitor, and one end of the secondary winding of the signal transformer, wherein the primary winding It is composed of one end connected to the voltage source for the secondary control circuit and a second transistor drive circuit connected to one end on the same polarity side, and the comparator of the PWM circuit is input to the non-inverting input terminal Comparing an output voltage signal with a reference triangular wave voltage input to an inverting input terminal and outputting a rectangular PWM signal, the OFF signal generation circuit includes a differentiation circuit for differentiating the PWM signal, and the differentiation A buffer circuit that operates in response to a differential signal output from the circuit, an anode terminal connected to the voltage source for the secondary side control circuit, and a cathode terminal at a connection point between the secondary winding and the second transistor drive circuit The output of the buffer circuit is connected to one end of the secondary winding on the side to which the second transistor drive circuit is not connected, and the differential signal is high-level. The second transistor drive circuit is configured to output a power supply voltage of a secondary-side control voltage source at a low level and to output a low level voltage when the differential signal is at a low level. When the potential of the connection point between the line and the second transistor drive circuit exceeds the power supply voltage of the secondary control voltage source when the first transistor element is turned on, the second transistor The device is configured to turn on.

また、この発明は、主スイッチング素子のオン・オフによって直流の入力電圧を断続し、交流電圧を発生させるインバータ回路と、前記インバータ回路が発生させた交流電圧が入力巻線に印加され、その交流電圧を変圧して出力巻線から出力する主トランスと、前記出力巻線の両端電圧を整流平滑し、直流の出力電圧を生成して負荷に電力供給する整流平滑回路とを備え、前記主スイッチング素子のオン・オフをパルス幅制御することによって前記出力電圧を定電圧化する絶縁型のスイッチング電源装置であって、前記出力電圧を基準電圧と比較し、誤差分を増幅した出力電圧信号を出力する誤差増幅回路と、比較器と所定の周期で繰り返す基準三角波電圧を生成する三角波発生回路とで構成され、前記出力電圧信号と前記基準三角波電圧とを前記比較器で比較することによって、前記出力電圧信号をパルス幅変調したPWM信号を出力するPWM回路と、前記PWM信号に基づき、前記主スイッチング素子をオフさせるタイミングで発生する短幅パルスであるOFF信号を生成するOFF信号発生回路と、前記OFF信号が二次巻線に入力され、絶縁された一次巻線に伝達して出力する第一の信号トランスと、前記主スイッチング素子をオンさせるタイミングで発生する一定周期の矩形のパルスであるON信号を生成する基本パルス発生回路と、前記ON信号が発生したタイミングで前記基準三角波電圧を初期値にリセットするための短幅パルスである三角波リセット信号を生成する三角波リセット信号発生回路と、
前記三角波リセット信号が一次巻線に入力され、絶縁された二次巻線から前記三角波発生回路に向けて出力する第二の信号トランスと、前記ON信号及び前記OFF信号に基づき、前記主スイッチング素子をオン・オフさせる矩形の駆動パルスを生成する駆動パルス発生回路とを備えたスイッチング電源装置である。
The present invention also provides an inverter circuit that generates an AC voltage by intermittently switching a DC input voltage by turning on and off the main switching element, and an AC voltage generated by the inverter circuit is applied to the input winding. A main transformer that transforms the voltage and outputs it from the output winding; and a rectifying and smoothing circuit that rectifies and smoothes the voltage across the output winding, generates a DC output voltage, and supplies the load to the load. An insulation type switching power supply device that makes the output voltage constant by controlling the pulse width of on / off of the element, compares the output voltage with a reference voltage, and outputs an output voltage signal in which an error is amplified An error amplifier circuit, a comparator, and a triangular wave generation circuit that generates a reference triangular wave voltage that repeats at a predetermined cycle, and the output voltage signal and the reference triangular wave voltage A PWM circuit that outputs a PWM signal obtained by pulse-width-modulating the output voltage signal by comparing with the comparator, and an OFF that is a short-width pulse generated at a timing for turning off the main switching element based on the PWM signal An OFF signal generation circuit for generating a signal, a first signal transformer in which the OFF signal is input to the secondary winding, transmitted to the insulated primary winding, and output; and the timing at which the main switching element is turned on A basic pulse generation circuit that generates an ON signal that is a rectangular pulse having a fixed period, and a triangular wave reset signal that is a short-width pulse for resetting the reference triangular wave voltage to an initial value at the timing when the ON signal is generated. A triangular wave reset signal generation circuit to generate,
Based on the ON signal and the OFF signal, the main switching element based on the second signal transformer that the triangular wave reset signal is input to the primary winding and output from the insulated secondary winding to the triangular wave generating circuit And a drive pulse generation circuit that generates a rectangular drive pulse for turning on and off the switching power supply device.

前記駆動パルス発生回路は、セット・リセット・フリップフロップを含むラッチ回路で構成され、該セット・リセット・フリップフロップは、前記ON信号がセット信号として入力され、一次巻線が出力する前記OFF信号の反転信号がリセット信号として入力されて処理を行い、前記主スイッチング素子をオンさせるために前記駆動パルスがハイレベルを示す期間は、前記ON信号が発生し該パルス幅の期間が経過した後に開始するようゲートがかけられ、前記ON信号のパルス幅は、前記三角波リセット信号のパルス幅と前記OFF信号のパルス幅の合算値よりも広く設定されている。   The drive pulse generation circuit includes a latch circuit including a set / reset flip-flop, and the set / reset flip-flop receives the ON signal as a set signal and outputs the OFF signal from the primary winding. A period in which the inverted pulse is input as a reset signal to perform processing and the drive pulse shows a high level to turn on the main switching element starts after the ON signal is generated and the pulse width period elapses. The ON signal pulse width is set wider than the sum of the triangular wave reset signal pulse width and the OFF signal pulse width.

また、前記主スイッチング素子に流れるスイッチング電流をスイッチング周期毎に検出し、スイッチング電流のピーク値が基準値を超えたときに過電流信号を前記セット・リセット・フリップフロップに向けて出力する過電流検出回路を備え、前記駆動パルス発生回路は、前記過電流信号を受けて前記セット・リセット・フリップフロップが動作し、前記主スイッチング素子がオフするように前記駆動パルスを反転させる動作を行う。   In addition, the switching current flowing through the main switching element is detected for each switching period, and an overcurrent signal is output to the set / reset flip-flop when the peak value of the switching current exceeds a reference value. The drive pulse generation circuit includes a circuit, receives the overcurrent signal, operates the set / reset flip-flop, and inverts the drive pulse so that the main switching element is turned off.

本願発明の請求項1乃至3記載のスイッチング電源装置によれば、出力側のOFF信号発生回路が発生したOFF信号が信号トランスを介して入力側の駆動パルス発生回路に伝達されるとき、信号伝達の位相遅れが生じない。また、基準三角波電圧も固定的に生成される波形であり、上述したフォトカプラのように利得のばらつきや変動が大きい素子を含まない構成である。従って、制御回路全体の発振を容易に回避することができ、高速応答性も実現することができる。 PWM回路の三角波発生回路を駆動パルス発生回路と同期をとって動作させるための三角波リセット信号も、上記の信号トランスを通して入力側から出力側に伝達することができるので、絶縁手段である信号トランスを複数個設けなくてもよい。さらに、信号トランスを通過する三角波リセット信号及びOFF信号は、スイッチング周期に対して十分に短幅のパルス電圧であるので、信号トランスを小型に実現することができる。   According to the switching power supply of the present invention, when the OFF signal generated by the output-side OFF signal generation circuit is transmitted to the input-side drive pulse generation circuit via the signal transformer, signal transmission is performed. No phase lag occurs. Further, the reference triangular wave voltage is also a waveform that is generated in a fixed manner, and does not include an element that has a large gain variation or variation, such as the photocoupler described above. Therefore, oscillation of the entire control circuit can be easily avoided, and high-speed response can be realized. A triangular wave reset signal for operating the triangular wave generation circuit of the PWM circuit in synchronization with the drive pulse generation circuit can also be transmitted from the input side to the output side through the signal transformer. It is not necessary to provide a plurality. Furthermore, since the triangular wave reset signal and the OFF signal that pass through the signal transformer are pulse voltages that are sufficiently short with respect to the switching period, the signal transformer can be realized in a small size.

また、駆動パルス生成回路をセット・リセット・フリップフロップを含むラッチ回路で構成し、主スイッチング素子を駆動する駆動パルスのオン幅を徐々にゼロまで狭めることができる構成を備えているので、制御不能になることがなく、主スイッチング素子が狭いオン幅で動作するときでもほぼ線形で安定な制御を行うことができる。しかも、このセット・リセット・フリップフロップを利用すれば、主スイッチング素子のスイッチング電流のピーク値を制限するパルス・バイ・パルス方式の高速過電流保護回路を容易に構成することができる。   In addition, the drive pulse generation circuit is configured with a latch circuit that includes a set / reset flip-flop, and the on-pulse width for driving the main switching element can be gradually reduced to zero, making it impossible to control. Therefore, even when the main switching element operates with a narrow ON width, it is possible to perform almost linear and stable control. Moreover, if this set / reset flip-flop is used, a pulse-by-pulse high-speed overcurrent protection circuit that limits the peak value of the switching current of the main switching element can be easily configured.

また、ON信号を入力側制御回路部分で発生させ、OFF信号を出力側制御回路部分で発生させる構成のため、上述した特許文献2の従来例のように専用の補助電源(スイッチング電源)やバッテリー等を設けなくとも、スイッチング電源装置を起動させることができる。   Further, since the ON signal is generated in the input side control circuit portion and the OFF signal is generated in the output side control circuit portion, a dedicated auxiliary power source (switching power source) or battery is used as in the conventional example of Patent Document 2 described above. The switching power supply device can be started up without providing such as.

本願発明の請求項4乃至6記載のスイッチング電源装置によれば、上記のスイッチング電源装置と同様の高速応答性を実現しつつ、上記の三角波リセット信号とOFF信号を通過させる信号トランスを別個に設けることによって、三角波リセット信号発生回路とOFF信号発生回路の動作上の干渉が生じない。従って、当該干渉を防止するための回路手段が不要になり、二つの信号発生回路の構成を簡単化することができる。   According to the switching power supply device according to claims 4 to 6 of the present invention, a signal transformer that allows the triangular wave reset signal and the OFF signal to pass is provided separately while realizing the same high-speed response as the switching power supply device. Thus, there is no operational interference between the triangular wave reset signal generation circuit and the OFF signal generation circuit. Therefore, circuit means for preventing the interference is not required, and the configuration of the two signal generation circuits can be simplified.

この発明のスイッチング電源装置の第一の実施形態を示すブロック図である。1 is a block diagram showing a first embodiment of a switching power supply device of the present invention. 第一の実施形態の具体的な構成を示す回路図である。It is a circuit diagram which shows the specific structure of 1st embodiment. 図2の回路の動作を説明するタイムチャートである。3 is a time chart for explaining the operation of the circuit of FIG. 2. 第一の実施形態の主スイッチン素子のオン時間がゼロになる動作を説明するタイムチャートである。It is a time chart explaining the operation | movement from which the ON time of the main switch element of 1st embodiment becomes zero. 第一の実施形態に過電流検出回路を付加した構成を示す回路図である。It is a circuit diagram which shows the structure which added the overcurrent detection circuit to 1st embodiment. この発明のスイッチング電源装置の第二の実施形態の回路の具体的な構成を示す入力側の回路図(a)と、出力側の回路図(b)である。It is the circuit diagram (a) on the input side which shows the concrete structure of the circuit of 2nd embodiment of the switching power supply device of this invention, and the circuit diagram (b) on the output side. 図6の回路の動作を説明するタイムチャートである。7 is a time chart for explaining the operation of the circuit of FIG. 6. この発明のスイッチング電源装置の第三の実施形態を示すブロック図である。It is a block diagram which shows 3rd embodiment of the switching power supply device of this invention. 第三の実施形態の具体的な構成を示す回路図である。It is a circuit diagram which shows the specific structure of 3rd embodiment. 図9の回路の動作を説明するタイムチャートである。10 is a time chart for explaining the operation of the circuit of FIG. 9.

以下、この発明のスイッチング電源装置の第一の実施形態について、図1〜図4に基づいて説明する。第一の実施形態のスイッチング電源装置10は、入力電圧を出力電圧に変換して負荷に電力を供給する電力変換回路部分と、主スイッチング素子のオン・オフ動作をパルス幅制御することによって出力電圧を定電圧化する制御回路部分を備えている。   Hereinafter, a first embodiment of a switching power supply device of the present invention will be described with reference to FIGS. The switching power supply device 10 of the first embodiment includes a power conversion circuit portion that converts an input voltage into an output voltage and supplies power to a load, and an output voltage by controlling on / off operation of a main switching element by pulse width control. Is provided with a control circuit portion for making the voltage constant.

電力変換回路部分は、図1に示すように、直流入力電源12から入力電圧が供給され、主スイッチング素子14のオン・オフ動作によって入力電圧を断続するインバータ回路16と、入力電圧を断続することによって発生する交流電圧が入力巻線18aに印加され、出力巻線18bに絶縁された交流電圧を出力する主トランス18を備えている。主スイッチ素子14は、例えば、N−chのMOS型FET等のトランジスタ素子が好適で、ゲート・ソース端子間に、オンの閾値を超えるハイレベル電圧が印加されるとオンし、ローレベル電圧が印加されるとオフする動作を行う。さらに、出力巻線18bには、その両端に発生する交流電圧を整流平滑して直流の出力電圧Voutを生成し、負荷20に電力を供給する整流平滑回路22が接続されている。   As shown in FIG. 1, the power conversion circuit portion is supplied with an input voltage from a DC input power supply 12, and the input circuit is intermittently connected with an inverter circuit 16 that interrupts the input voltage by ON / OFF operation of the main switching element 14. Is provided to the input winding 18a, and the output transformer 18b is provided with a main transformer 18 that outputs an insulated AC voltage. The main switch element 14 is preferably, for example, a transistor element such as an N-channel MOS FET, and is turned on when a high level voltage exceeding an ON threshold is applied between the gate and source terminals, and the low level voltage is When applied, it turns off. Further, the output winding 18 b is connected to a rectifying / smoothing circuit 22 that rectifies and smoothes the AC voltage generated at both ends thereof to generate a DC output voltage Vout and supplies power to the load 20.

制御回路部分は、互いに絶縁された入力側制御回路部分と出力側制御回路部分で構成され、2つの制御回路部分は、信号トランス24の一次巻線24aと二次巻線24bを介して接続されている。入力側制御回路部分は、基本パルス発生回路26、三角波リセット信号発生回路28及び駆動パルス発生回路30で構成されている。基本パルス発生回路26は、主スイッチング素子14をオンさせるタイミングで発生する所定のパルス幅を有した一定周期の矩形のパルスであるON信号Vaを生成して出力する。   The control circuit portion is composed of an input side control circuit portion and an output side control circuit portion that are insulated from each other, and the two control circuit portions are connected via a primary winding 24a and a secondary winding 24b of the signal transformer 24. ing. The input side control circuit portion is composed of a basic pulse generation circuit 26, a triangular wave reset signal generation circuit 28, and a drive pulse generation circuit 30. The basic pulse generation circuit 26 generates and outputs an ON signal Va, which is a rectangular pulse having a predetermined period and having a predetermined pulse width that is generated when the main switching element 14 is turned on.

三角波リセット信号発生回路28は、ON信号Vaが発生したタイミングで、基準三角波電圧Vd1を初期値にリセットするための短幅パルスである三角波リセット信号Vbを生成して出力し、その三角波リセット信号Vbは、一次巻線24aから二次巻線24bを介して後述する三角波発生回路42に伝達される。駆動パルス発生回路30は、基本パルス発生回路26のON信号Vaと、信号トランス24の一次巻線24aから出力されるOFF信号Vgとを受け、主スイッチング素子14をオン・オフさせる矩形の駆動パルスViを生成する。OFF信号Vgについては後述する。   The triangular wave reset signal generation circuit 28 generates and outputs a triangular wave reset signal Vb, which is a short pulse for resetting the reference triangular wave voltage Vd1 to the initial value at the timing when the ON signal Va is generated, and outputs the triangular wave reset signal Vb. Is transmitted from the primary winding 24a to the triangular wave generating circuit 42 described later via the secondary winding 24b. The drive pulse generation circuit 30 receives the ON signal Va from the basic pulse generation circuit 26 and the OFF signal Vg output from the primary winding 24a of the signal transformer 24, and receives a rectangular drive pulse that turns the main switching element 14 on and off. Vi is generated. The OFF signal Vg will be described later.

一方、出力側制御回路部分は、誤差増幅回路34、PWM回路36及びOFF信号発生回路38で構成されている。誤差増幅回路34は、出力電圧Voutを基準電圧と比較し、基準電圧との誤差分を増幅した出力電圧信号Vd2を出力する増幅回路である。PWM回路36は、比較器40と、所定の周期で繰り返される鋸波状の基準三角波電圧Vd1を生成する三角波発生回路42とで構成され、出力電圧信号Vd2と基準三角波電圧Vd1とを比較器40で比較することによって、出力電圧信号Vd2をパルス幅変調し、主スイッチング素子14をオフさせるタイミングで反転する矩形パルスであるPWM信号Veを出力する。OFF信号発生回路38は、PWM信号Veに基づき、主スイッチング素子14をオフさせるタイミングを示す短幅パルスであるOFF信号Vfを生成して出力し、そのOFF信号Vfは、二次巻線24bから一次巻線24bを介して電圧値の異なるOFF信号Vgに変換され、上述した駆動パルス発生回路30に伝達される。さらに、上記の入力側制御回路部分は、入力側制御回路用電圧源32から電源電圧Vcc1の供給を受けて動作し、出力側制御回路部分は、出力側制御回路用電圧源44から電源電圧Vcc2の供給を受けて動作する。   On the other hand, the output side control circuit portion is constituted by an error amplification circuit 34, a PWM circuit 36, and an OFF signal generation circuit 38. The error amplification circuit 34 is an amplification circuit that compares the output voltage Vout with a reference voltage and outputs an output voltage signal Vd2 obtained by amplifying an error from the reference voltage. The PWM circuit 36 includes a comparator 40 and a triangular wave generation circuit 42 that generates a sawtooth reference triangular wave voltage Vd1 that is repeated at a predetermined cycle. The comparator 40 generates the output voltage signal Vd2 and the reference triangular wave voltage Vd1. By comparison, the output voltage signal Vd2 is subjected to pulse width modulation, and the PWM signal Ve which is a rectangular pulse that is inverted at the timing of turning off the main switching element 14 is output. Based on the PWM signal Ve, the OFF signal generation circuit 38 generates and outputs an OFF signal Vf, which is a short pulse indicating the timing for turning off the main switching element 14, and the OFF signal Vf is output from the secondary winding 24b. It is converted into an OFF signal Vg having a different voltage value via the primary winding 24b and transmitted to the drive pulse generation circuit 30 described above. Further, the input side control circuit portion operates by receiving the power supply voltage Vcc1 from the input side control circuit voltage source 32, and the output side control circuit portion operates from the power supply voltage Vcc2 from the output side control circuit voltage source 44. Operates in response to supply.

図1のスイッチング電源装置10は、例えば、図2に示すような具体的な回路素子で構成することができる。以下、図2に示すスイッチング電源装置10の構成について説明する。電力変換回路部分のインバータ回路16は、直流入力電源12の両端に、主スイッチング素子14が主トランス18の入力巻線18aを介して接続され、主スイッチング素子14がオンのときに入力巻線18aの両端に入力電圧Vinを印加し、オフのときに入力巻線18aを開放する。整流平滑回路22は、主スイッチング素子14がオンのときに二次巻線18bに発生する電圧を整流する2つのダイオード素子で成る整流回路22aと、その整流電圧をLCフィルタ構成の高域遮断フィルタで平滑する平滑回路22bを備えている。すなわち、この電力変換回路部分は、一般的なシングルエンディッドフォワード型の一石式コンバータ回路である。   The switching power supply device 10 of FIG. 1 can be configured with specific circuit elements as shown in FIG. 2, for example. Hereinafter, the configuration of the switching power supply device 10 shown in FIG. 2 will be described. In the inverter circuit 16 of the power conversion circuit portion, the main switching element 14 is connected to both ends of the DC input power supply 12 via the input winding 18a of the main transformer 18, and the input winding 18a is turned on when the main switching element 14 is on. An input voltage Vin is applied to both ends of the input winding 18a, and the input winding 18a is opened when it is off. The rectifying / smoothing circuit 22 includes a rectifying circuit 22a composed of two diode elements for rectifying a voltage generated in the secondary winding 18b when the main switching element 14 is ON, and a high-frequency cutoff filter having an LC filter configuration. And a smoothing circuit 22b for smoothing. That is, this power conversion circuit part is a general single-ended forward type single-stone converter circuit.

三角波リセット信号発生回路28は、ON信号Vaを微分する微分回路50と、微分回路50の微分出力である三角波リセット信号Vbがベース・エミッタ端子間に入力される第一のトランジスタ素子52とで構成されている。微分回路50は、ON信号Vaが入力されると、当該信号がローレベルからハイレベルに反転したタイミングで、ON信号Vaよりも短幅のパルスである三角波リセット信号Vbを出力する。ここでは、コンデンサと抵抗の直列回路で低域遮断フィルタを構成した微分回路50を用いているが、例えば、各種のゲート回路と受動素子を組み合わせて成るパルス幅短縮回路の構成であってもよい。第一のトランジスタ素子52は、ここではNPNトランジスタが用いられ、三角波リセット信号Vbがハイレベルのときにオンし、ローレベルのときにオフする。   The triangular wave reset signal generation circuit 28 includes a differentiating circuit 50 for differentiating the ON signal Va and a first transistor element 52 to which a triangular wave reset signal Vb, which is a differential output of the differentiating circuit 50, is input between the base and emitter terminals. Has been. When the ON signal Va is input, the differentiating circuit 50 outputs a triangular wave reset signal Vb that is a pulse having a shorter width than the ON signal Va at a timing when the signal is inverted from a low level to a high level. Here, the differentiation circuit 50 in which a low-frequency cutoff filter is configured by a series circuit of a capacitor and a resistor is used. However, for example, a configuration of a pulse width shortening circuit formed by combining various gate circuits and passive elements may be used. . Here, an NPN transistor is used as the first transistor element 52, and is turned on when the triangular wave reset signal Vb is at a high level and turned off when the triangular wave reset signal Vb is at a low level.

信号トランス24の一次巻線24aは、ドットが付された側の一端が入力側制御回路用電圧源32に接続され、他の一端が第一のトランジスタ素子52のコレクタ端子に接続されている。従って、第一のトランジスタ素子52にハイレベルの三角波リセット信号Vbが入力されると、一次巻線24aの両端に、三角波リセット信号Vbと同じパルス幅で、ピーク値がVcc1のパルス電圧が発生する。   The primary winding 24 a of the signal transformer 24 has one end connected to the dot-side control circuit voltage source 32 and the other end connected to the collector terminal of the first transistor element 52. Therefore, when a high-level triangular wave reset signal Vb is input to the first transistor element 52, a pulse voltage having the same pulse width as that of the triangular wave reset signal Vb and a peak value of Vcc1 is generated at both ends of the primary winding 24a. .

なお、一次巻線24aに並列接続されたダイオード54は、信号トランス24の励磁エネルギーを放出するリセット時に動作するダイオードで、一次及び二次巻線24a,24bに負方向(ドットを付した側と逆の側)に高電圧が発生するのを防止することによって正方向(ドットを付した側)にリンギング電圧が発生するのを抑制し、且つ、信号トランス24の偏磁を防止するリセット動作が円滑に行われよう補助する働きをする。このダイオード54は、必要に応じて削除しても構わない。   A diode 54 connected in parallel to the primary winding 24a is a diode that operates during reset to release the excitation energy of the signal transformer 24. The primary and secondary windings 24a and 24b are in the negative direction (on the dot-attached side). By preventing the occurrence of a high voltage on the opposite side), a reset operation that suppresses the occurrence of a ringing voltage in the forward direction (the side with dots) and prevents the signal transformer 24 from being demagnetized is performed. Helps to ensure smooth operation. The diode 54 may be deleted as necessary.

駆動パルス発生回路30は、一般的なセット・リセット・フリップフロップ55(以下、RS−FF55と称す)とアンド・ゲート56(以下、AND56と称す)を用いたラッチ回路の構成を有している。RS−FF55は、ノット・ゲート1(以下、NOT1と称す)と、互いの入力と出力がたすき掛けに接続された2つのナンド・ゲート1,2(以下、NAND1,2と称す)で構成され、NOT1の出力がNAND1の第二の入力に接続されている。NOT1の入力には基本パルス発生回路26の出力が接続され、ON信号Vaがセット信号として取り扱われる。また、NAND2の第二の入力には、信号トランス24の一次巻線24aのドットが付されていない側の一端が接続され、OFF信号Vgがリセット信号の反転信号として取り扱われる。   The drive pulse generation circuit 30 has a configuration of a latch circuit using a general set / reset flip-flop 55 (hereinafter referred to as RS-FF 55) and an AND gate 56 (hereinafter referred to as AND 56). . The RS-FF 55 is composed of a knot gate 1 (hereinafter referred to as NOT 1) and two NAND gates 1 and 2 (hereinafter referred to as NAND 1 and 2) in which inputs and outputs are connected to each other. The output of NOT1 is connected to the second input of NAND1. The output of the basic pulse generation circuit 26 is connected to the input of NOT1, and the ON signal Va is handled as a set signal. Further, the second input of the NAND 2 is connected to one end of the primary winding 24a of the signal transformer 24 on which the dot is not attached, and the OFF signal Vg is handled as an inverted signal of the reset signal.

NAND1の出力には、論理演算の結果として電圧信号Vhが発生する。電圧信号Vhは、直接的に主スイッチング素子14の駆動パルスとして使用することも可能であるが、ここでは、さらにAND56を設け、NAND1の出力とNOT1の出力とをAND56に入力し、AND56から出力される電圧信号を主スイッチング素子14の駆動パルスViとして使用している。このようにAND56を用いてゲートをかける構成することによって、駆動パルスViのハイレベルの期間(主スイッチング素子14がオンする期間)が、ON信号Vaのハイレベルの期間が経過した後から始まるよう設定されている。   At the output of NAND1, a voltage signal Vh is generated as a result of the logical operation. The voltage signal Vh can be directly used as a drive pulse for the main switching element 14, but here, an AND 56 is further provided, and the output of the NAND 1 and the output of the NOT 1 are input to the AND 56 and output from the AND 56. This voltage signal is used as the drive pulse Vi for the main switching element 14. By configuring the gate using the AND 56 in this manner, the high level period of the drive pulse Vi (the period in which the main switching element 14 is turned on) starts after the high level period of the ON signal Va has elapsed. Is set.

出力側制御回路部分は、出力電圧Voutが電源電圧Vcc2として利用されている。スイッチング電源装置10は、入力電圧Vinが投入されると、入力電圧Vinから電源供給を受けた入力側制御回路用電圧源32が電源電圧Vcc1を発生させ、上記の入力側制御回路部分が動作を開始する。すなわち、出力側制御回路部分の動作状態に関わらず、主スイッチング素子14のオン・オフ動作を開始させることができる。従って、出力側制御回路用電圧源44は、主スイッチング素子14がオン・オフを開始した後に確立してもよいので、特許文献2の従来例に係るDC−DCコンバータのように、専用の補助電源(スイッチング電源)を設ける必要がない。よって、ここでは、出力電圧Voutをそのまま電源電圧Vcc2として利用した簡単な出力側制御回路用電圧源44が設けられている。出力電圧Voutが電源電圧Vcc2として適さない電圧値である場合は、主トランス18に第三の巻線を設ける等の簡単な方法により、適正な電源電圧Vcc2を得る構成にしてもよい。 誤差増幅回路34は、出力側制御回路用電圧源44から電源供給を受けて動作するオペアンプ57を備え、オペアンプ57の反転入力端子に、出力電圧Voutを分圧する2つの分圧抵抗58の出力が接続されている。また、カソード端子がオペアンプ57の非反転入力端子に接続され、アノード端子がグランドに接続されたツェナーダイオード60aと、出力側制御回路用電圧源44からツェナーダイオード60aにバイアス電流を供給する抵抗60bとで成る基準電圧発生回路60が設けられ、基準電圧発生回路60は、オペアンプ57の非反転入力端子に向け、ツェナーダイオード60aのツェナー電圧で定まる基準電圧を供給する。さらに、オペアンプ57の反転入力端子と出力端子の間に、信号増幅の利得や位相を調整する帰還回路62が接続されている。そして、誤差増幅回路34は、出力電圧Voutと基準電圧との誤差分を反転増幅した電圧であって、電源電圧Vcc2以下の範囲を連続的に変化するアナログ信号である出力電圧信号Vd2を出力する。   In the output side control circuit portion, the output voltage Vout is used as the power supply voltage Vcc2. In the switching power supply device 10, when the input voltage Vin is input, the input-side control circuit voltage source 32 that receives power supply from the input voltage Vin generates the power supply voltage Vcc1, and the above-described input-side control circuit portion operates. Start. That is, the on / off operation of the main switching element 14 can be started regardless of the operation state of the output side control circuit portion. Therefore, since the output-side control circuit voltage source 44 may be established after the main switching element 14 starts to be turned on / off, a dedicated auxiliary circuit as in the DC-DC converter according to the conventional example of Patent Document 2. There is no need to provide a power supply (switching power supply). Therefore, here, a simple output-side control circuit voltage source 44 that uses the output voltage Vout as it is as the power supply voltage Vcc2 is provided. When the output voltage Vout has a voltage value that is not suitable as the power supply voltage Vcc2, the power supply voltage Vcc2 may be obtained by a simple method such as providing a third winding in the main transformer 18. The error amplifying circuit 34 includes an operational amplifier 57 that operates by receiving power supply from the output-side control circuit voltage source 44, and outputs of two voltage dividing resistors 58 that divide the output voltage Vout are applied to the inverting input terminal of the operational amplifier 57. It is connected. Further, a Zener diode 60a having a cathode terminal connected to the non-inverting input terminal of the operational amplifier 57 and an anode terminal connected to the ground, and a resistor 60b for supplying a bias current from the output-side control circuit voltage source 44 to the Zener diode 60a A reference voltage generation circuit 60 is provided, and the reference voltage generation circuit 60 supplies a reference voltage determined by the Zener voltage of the Zener diode 60a toward the non-inverting input terminal of the operational amplifier 57. Further, a feedback circuit 62 for adjusting the gain and phase of signal amplification is connected between the inverting input terminal and the output terminal of the operational amplifier 57. The error amplifying circuit 34 outputs an output voltage signal Vd2 that is an analog signal that is a voltage obtained by inverting and amplifying an error between the output voltage Vout and the reference voltage, and that continuously changes in a range equal to or lower than the power supply voltage Vcc2. .

PWM回路36の比較器40は、非反転入力端子に誤差増幅回路34の出力から出力電圧信号Vd2が入力される。一方、反転入力端子には三角波発生回路42の出力から基準三角波電圧Vd1が入力される。そして、比較器40は、基準三角波電圧Vd1が出力電圧信号Vd2がよりも低い期間はハイレベルを出力し、高い期間はローレベルを出力する。このとき、比較器40は、電源電圧Vcc2から電源供給を受けて動作しているので、ハイレベルの電圧は電源電圧Vcc2にほぼ等しくなる。   The comparator 40 of the PWM circuit 36 receives the output voltage signal Vd2 from the output of the error amplifier circuit 34 at the non-inverting input terminal. On the other hand, the reference triangular wave voltage Vd1 is input from the output of the triangular wave generating circuit 42 to the inverting input terminal. The comparator 40 outputs a high level during a period when the reference triangular wave voltage Vd1 is lower than the output voltage signal Vd2, and outputs a low level during a high period. At this time, since the comparator 40 operates by receiving power supply from the power supply voltage Vcc2, the high level voltage becomes substantially equal to the power supply voltage Vcc2.

PWM回路36の三角波発生回路42は、比較器40の反転入力端子とグランドの間に接続されたタイマコンデンサ64と、出力側制御回路用電圧源44からタイマコンデンサ64に充電電流を供給する充電抵抗66と、タイマコンデンサ64に並列接続されたNPNトランジスタである第二のトランジスタ素子68と、第二のトランジスタ素子68のベース端子を駆動する第二のトランジスタ素子駆動回路70で構成されている。   The triangular wave generating circuit 42 of the PWM circuit 36 includes a timer capacitor 64 connected between the inverting input terminal of the comparator 40 and the ground, and a charging resistor for supplying a charging current from the output-side control circuit voltage source 44 to the timer capacitor 64. 66, a second transistor element 68 that is an NPN transistor connected in parallel to the timer capacitor 64, and a second transistor element drive circuit 70 that drives the base terminal of the second transistor element 68.

第二のトランジスタ素子駆動回路70は、信号トランス24の二次巻線24bのドットが付された側の一端にカソード端子が接続されたツェナーダイオード70aと、ツェナーダイオード70aのアノード端子とグランドとの間に設けられた2つの分圧抵抗70bで構成され、2つの分圧抵抗70bの接続点が、第二のトランジスタ素子68のベース端子に接続されている。そして、ツェナーダイオード70aのカソード端子に印加される三角波リセット信号Vcが、第一のトランジスタ素子52がオンして電源電圧Vcc2を超えたときに、第二のトランジスタ素子68がオンするように設定されている。   The second transistor element drive circuit 70 includes a Zener diode 70a having a cathode terminal connected to one end of the secondary winding 24b of the signal transformer 24 on the dot-attached side, an anode terminal of the Zener diode 70a, and a ground. The voltage dividing resistor 70 b is provided between the two voltage dividing resistors 70 b, and the connection point between the two voltage dividing resistors 70 b is connected to the base terminal of the second transistor element 68. The triangular wave reset signal Vc applied to the cathode terminal of the Zener diode 70a is set so that the second transistor element 68 is turned on when the first transistor element 52 is turned on and exceeds the power supply voltage Vcc2. ing.

第二のトランジスタ素子68は、第二のトランジスタ素子駆動回路70に駆動されてオンし、タイマコンデンサ64の両端を短絡することによってその両端電圧を瞬時に低下させ、電圧をリセットする。その後、第二のトランジスタ68がオフしてタイマコンデンサ64の両端が解放されると、充電抵抗66を介してタイマコンデンサ64に充電電流が流れ込み、タイマコンデンサ64の両端電圧が電源電圧Vcc2を目指して上昇する。この動作を繰り返すことによって、タイマコンデンサ64の両端に鋸波状の基本三角波電圧Vd1を生成し、比較器40に向けて出力する。従って、基本三角波電圧Vd1は、入力電圧Vinや負荷20に供給する出力電流に依存しない一定の波形になる。   The second transistor element 68 is turned on by being driven by the second transistor element driving circuit 70, and the voltage across the timer capacitor 64 is instantaneously reduced by short-circuiting both ends of the timer capacitor 64 to reset the voltage. Thereafter, when the second transistor 68 is turned off and both ends of the timer capacitor 64 are released, a charging current flows into the timer capacitor 64 via the charging resistor 66, and the voltage across the timer capacitor 64 aims at the power supply voltage Vcc2. To rise. By repeating this operation, a sawtooth basic triangular wave voltage Vd1 is generated at both ends of the timer capacitor 64 and output to the comparator 40. Accordingly, the basic triangular wave voltage Vd1 has a constant waveform that does not depend on the input voltage Vin or the output current supplied to the load 20.

OFF信号発生回路38は、PWM信号Veを微分する微分回路72と、微分回路72の微分信号が入力され、信号トランス24の二次巻線24bのドットが付されていない側の一端に信号出力するバッファ回路74と、二次側制御回路用電圧源44にアノード端子が接続され、二次巻線24bのドットが付された側の一端にカソード端子が接続されたダイオード76とで構成されている。   The OFF signal generation circuit 38 receives a differentiation circuit 72 for differentiating the PWM signal Ve, and a differentiation signal from the differentiation circuit 72, and outputs a signal to one end of the signal transformer 24 on the side of the secondary winding 24b where no dot is attached. And a diode 76 having an anode terminal connected to the secondary-side control circuit voltage source 44 and a cathode terminal connected to one end of the secondary winding 24b on the dot-attached side. Yes.

微分回路72は、PWM信号Veが入力されると、ハイレベルからローレベルに反転するタイミングで、PWM信号よりも短幅のローレベル・パルスである微分信号を出力する。ここでは、コンデンサと抵抗の直列回路で低域遮断フィルタを構成した微分回路72を用いているが、例えば、各種のゲート回路と受動素子を組み合わせて成るパルス幅短縮回路の構成であってもよい。   When the PWM signal Ve is input, the differentiating circuit 72 outputs a differential signal that is a low-level pulse having a width shorter than that of the PWM signal at the timing of inversion from the high level to the low level. Here, the differentiation circuit 72 in which a low-frequency cutoff filter is configured by a series circuit of a capacitor and a resistor is used. However, for example, a configuration of a pulse width shortening circuit formed by combining various gate circuits and passive elements may be used. .

バッファ回路74は、二次側制御回路用電圧源44から電圧供給を受けて動作するバッファ素子であり、入力された電圧を低インピーダンスに出力する。従って、その出力信号であるOFF信号Vfは、微分回路72の出力がハイレベルのときは、ハイレベル電圧である電源電圧Vcc2となり、微分信号がローレベルの短い期間だけ、ほぼゼロ電圧となる。   The buffer circuit 74 is a buffer element that operates by receiving a voltage supply from the voltage source 44 for the secondary side control circuit, and outputs the input voltage to a low impedance. Therefore, the OFF signal Vf which is the output signal becomes the power supply voltage Vcc2 which is a high level voltage when the output of the differentiating circuit 72 is at a high level, and becomes almost zero voltage only during a period in which the differential signal is at a low level.

ダイオード76は、第一のトランジスタ素子52がオンして二次巻線24bに三角波リセット信号Vcが発生する期間を除いた期間に、信号トランス24の二次巻線24bのドットが付された側の一端を、電源電圧Vcc2に保持する働きをする。従って、OFF信号Vfが短幅のローレベルを示しているとき、二次巻線24bの両端に、正方向(ドットを付した側)に電源電圧Vcc2が発生し、一次巻線24aに正方向(ドットを付した側)に電圧が発生する。そして、OFF信号Vfがローレベルのときに一次巻線24に発生した当該正電圧が、上述したOFF信号Vgとして、駆動パルス発生回路30に入力される。   The diode 76 is provided on the side where the dots of the secondary winding 24b of the signal transformer 24 are attached during the period excluding the period in which the first transistor element 52 is turned on and the triangular wave reset signal Vc is generated in the secondary winding 24b. One end of the power supply voltage is held at the power supply voltage Vcc2. Therefore, when the OFF signal Vf indicates a short low level, the power supply voltage Vcc2 is generated in the positive direction (dotted side) at both ends of the secondary winding 24b, and the positive direction is applied to the primary winding 24a. A voltage is generated at the doted side. Then, the positive voltage generated in the primary winding 24 when the OFF signal Vf is at the low level is input to the drive pulse generation circuit 30 as the above-described OFF signal Vg.

次に、図2に示すスイッチング電源装置10の動作を、図3のタイムチャートに基づいて説明する。ここで、説明の便宜のため、電源電圧Vcc1と電源電圧Vcc2は等しくVccであり、信号トランス24の一次及び二次巻線24a,24bの巻数は互いに等しいとする。また、制御回路部分の各トランジスタ素子は、オンしたときの飽和電圧が十分小さく、ダイオード76の順方向電圧も十分小さいとして無視する。また、比較器40やバッファ回路74の出力は、ローレベルはゼロ電圧であり、同じくハイレベルは電源電圧Vccに等しく、出力反転の遅延時間は十分短く無視できるものする。   Next, the operation of the switching power supply device 10 shown in FIG. 2 will be described based on the time chart of FIG. Here, for convenience of explanation, it is assumed that the power supply voltage Vcc1 and the power supply voltage Vcc2 are equal to Vcc, and the number of turns of the primary and secondary windings 24a and 24b of the signal transformer 24 is equal to each other. Further, each transistor element in the control circuit portion is ignored because the saturation voltage when turned on is sufficiently small and the forward voltage of the diode 76 is also sufficiently small. The outputs of the comparator 40 and the buffer circuit 74 have a low level of zero voltage. Similarly, the high level is equal to the power supply voltage Vcc, and the delay time of output inversion is sufficiently short and can be ignored.

スイッチング電源装置10は、図3に示すように、一定のスイッチング周波数(周期T)で動作する。以下、1周期T内の動作を期間T1〜T5に分けて説明する。   As shown in FIG. 3, the switching power supply device 10 operates at a constant switching frequency (period T). Hereinafter, the operation within one cycle T will be described by being divided into periods T1 to T5.

期間T1になると、基本パルス発生回路26が出力するON信号Vaがローレベルからハイレベルに反転する。ON信号Vaは、期間T1が開始する毎にローレベルからハイレベルに反転し、所定の時間tckが経過した時点でローレベルに反転する固定の信号である。三角波リセット信号発生回路28の微分回路50は、ハイレベルのON信号Vaを通過させ、第一のトランジスタ素子52のベース・エミッタ間に、ハイレベルの三角波リセット信号Vbが発生する。そして、第一のトランジスタ素子52がオンし、信号トランス24の二次巻線24bの両端に、正方向の電圧Vccが発生する。   In the period T1, the ON signal Va output from the basic pulse generation circuit 26 is inverted from the low level to the high level. The ON signal Va is a fixed signal that is inverted from the low level to the high level every time the period T1 starts and that is inverted to the low level when a predetermined time tck elapses. The differentiating circuit 50 of the triangular wave reset signal generating circuit 28 passes the high level ON signal Va and generates a high level triangular wave reset signal Vb between the base and emitter of the first transistor element 52. Then, the first transistor element 52 is turned on, and a positive voltage Vcc is generated at both ends of the secondary winding 24b of the signal transformer 24.

このとき、二次巻線24bのドットが付されていない側の一端の電圧は、OFF信号Vfの波形に示されるように、バッファ回路74の動作によってVccになっているので、二次巻線24bのドットが付された側の一端の電圧として現れる三角波リセット信号Vcは、ピーク値がVccの2倍の電圧になる。すると、第二のトランジスタ素子駆動回路70が第二のトランジスタ素子68をオンさせ、タイマコンデンサ64の両端電圧である基準三角波電圧Vd1が初期値のゼロ電圧に低下し、いわゆるリセット状態になる。   At this time, the voltage at one end of the secondary winding 24b to which no dot is attached is Vcc by the operation of the buffer circuit 74 as shown in the waveform of the OFF signal Vf. The triangular wave reset signal Vc that appears as a voltage at one end on the side to which the dot 24b is attached has a peak value that is twice as high as Vcc. Then, the second transistor element driving circuit 70 turns on the second transistor element 68, and the reference triangular wave voltage Vd1, which is the voltage across the timer capacitor 64, drops to the initial zero voltage, which is a so-called reset state.

基準三角波電圧Vd1がゼロ電圧に低下すると、直流的に発生している出力電圧信号Vd2の方が高電圧になるので、比較器40の出力であるPWM信号Veがローレベルからハイレベルに反転する。しかし、PWM信号Veが反転しても、バッファ回路74の出力はハイレベルを継続し、OFF信号Vfはハイレベルのまま変化しない。従って、主スイッチング素子14をオフさせるための信号が一次巻線24aに発生することはない。   When the reference triangular wave voltage Vd1 drops to zero voltage, the output voltage signal Vd2 generated in a DC manner becomes a higher voltage, so that the PWM signal Ve output from the comparator 40 is inverted from the low level to the high level. . However, even if the PWM signal Ve is inverted, the output of the buffer circuit 74 continues to be at a high level, and the OFF signal Vf remains at a high level. Therefore, a signal for turning off the main switching element 14 is not generated in the primary winding 24a.

一次巻線24aのドットが付されていない一端の電圧は、OFF信号Vgの波形に示されるように、第一のトランジスタ素子52がオンすることによって、ハイレベル(電圧Vcc)から、ローレベルに反転する。そして、ローレベルのOFF信号Vgが駆動パルス発生回路30に入力される。駆動パルス発生回路30にON信号VaとOFF信号Vgが入力されると、RS−FF55の出力信号Vhはローレベルからハイレベルに反転する。しかし、上述したAND56の働きによって、駆動パルスViはローレベルのままなので、主スイッチング素子14はオフを継続する。   As shown in the waveform of the OFF signal Vg, the voltage at one end where the dot of the primary winding 24a is not attached is changed from the high level (voltage Vcc) to the low level when the first transistor element 52 is turned on. Invert. Then, the low level OFF signal Vg is input to the drive pulse generation circuit 30. When the ON signal Va and the OFF signal Vg are input to the drive pulse generation circuit 30, the output signal Vh of the RS-FF 55 is inverted from the low level to the high level. However, since the drive pulse Vi remains at a low level by the above-described operation of the AND 56, the main switching element 14 continues to be turned off.

期間T2になると、ON信号Vaはハイレベルを継続するが、三角波リセット信号Vbが微分回路50の動作によってローレベルに反転する。三角波リセット信号Vbがローレベルになると、第一のトランジスタ素子52がオフし、信号トランス24の一次巻線24aが開放される。このとき、二次巻線24bのドットが付された側の一端は、ダイオード76が導通して電圧Vccに保持され、ドットが付されていない側の一端の電圧もバッファ回路74の動作によって電圧Vccになっているので、各巻線24a,24bの両端電圧は、ほぼゼロ電圧になる。そして、二次巻線24bのドットが付された側の一端の電圧として現れる三角波リセット信号Vcの電圧値はVccになる。すると、第二のトランジスタ素子駆動回路70が第二のトランジスタ素子68をオフさせ、タイマコンデンサ64のリセット状態が解除される。   In the period T2, the ON signal Va continues to be high level, but the triangular wave reset signal Vb is inverted to low level by the operation of the differentiating circuit 50. When the triangular wave reset signal Vb becomes low level, the first transistor element 52 is turned off, and the primary winding 24a of the signal transformer 24 is opened. At this time, one end of the secondary winding 24b on the side to which the dot is attached is held at the voltage Vcc by the conduction of the diode 76, and the voltage on the other end on the side to which the dot is not attached is also increased by the operation of the buffer circuit 74. Since it is Vcc, the voltage across the windings 24a and 24b is almost zero. The voltage value of the triangular wave reset signal Vc that appears as the voltage at one end of the secondary winding 24b to which dots are attached becomes Vcc. Then, the second transistor element driving circuit 70 turns off the second transistor element 68, and the reset state of the timer capacitor 64 is released.

第二のトランジスタ素子68がオフすると、タイマコンデンサ64に充電抵抗66を介して充電電流が流れ込み、基準三角波電圧Vd1は、タイマコンデンサ64と充電抵抗66で決定される時定数に従って上昇し始める。しかし、期間T2の間は、出力電圧信号Vd2の方が基準三角波電圧Vd1よりの高電圧なので、比較器40の出力であるPWM信号Veはハイレベルを継続し、さらにバッファ回路74の出力もハイレベルを継続し、OFF信号Vfはハイレベルのまま変化しない。   When the second transistor element 68 is turned off, a charging current flows into the timer capacitor 64 via the charging resistor 66, and the reference triangular wave voltage Vd1 starts to rise according to a time constant determined by the timer capacitor 64 and the charging resistor 66. However, since the output voltage signal Vd2 is higher than the reference triangular wave voltage Vd1 during the period T2, the PWM signal Ve, which is the output of the comparator 40, continues to be at a high level, and the output of the buffer circuit 74 is also high. The level continues, and the OFF signal Vf remains high and does not change.

第一のトランジスタ素子52がオフすると、一次巻線24aの両端電圧は、二次巻線24bの両端電圧と同様にほぼゼロ電圧になるため、一次巻線24aのドットが付されていない一端の電圧は、OFF信号Vgの波形に示されるように、ローレベルからハイレベルに反転する。駆動パルス発生回路30にON信号Vaと反転したOFF信号Vgが入力されても、RS−FF55の出力信号Vhはラッチ機能によりハイレベルを継続し、AND56の出力である駆動パルスViもローレベルを継続する。   When the first transistor element 52 is turned off, the voltage at both ends of the primary winding 24a becomes substantially zero voltage as the voltage at both ends of the secondary winding 24b. As shown in the waveform of the OFF signal Vg, the voltage is inverted from the low level to the high level. Even if the ON signal Va and the inverted OFF signal Vg are input to the drive pulse generation circuit 30, the output signal Vh of the RS-FF 55 continues to be at a high level by the latch function, and the drive pulse Vi that is the output of the AND 56 also has a low level. continue.

期間T3になると、ON信号Vaがハイレベルからローレベルに反転する。このとき、三角波リセット信号発生回路28の微分回路50から、ハイレベルの三角波リセット信号Vbが出力されることがないので、第一のトランジスタ素子52のオフが継続する。従って、出力側制御回路部分及び信号トランス24は期間T2の動作を継続し、OFF信号Vgも変化しない。駆動パルス発生回路30にON信号VaとOFF信号Vgが入力されると、RS−FF55の出力信号Vhはハイレベルを継続するが、NOT1の出力がローレベルからハイレベルに反転するので、AND56の働きによって、駆動パルスViがローレベルからハイレベルに反転する。そして主スイッチング素子14がオンに転じる。   In the period T3, the ON signal Va is inverted from the high level to the low level. At this time, since the high-level triangular wave reset signal Vb is not output from the differentiating circuit 50 of the triangular wave reset signal generation circuit 28, the first transistor element 52 continues to be turned off. Therefore, the output side control circuit portion and the signal transformer 24 continue the operation in the period T2, and the OFF signal Vg does not change. When the ON signal Va and the OFF signal Vg are input to the drive pulse generation circuit 30, the output signal Vh of the RS-FF 55 continues to be high level, but the output of NOT1 is inverted from low level to high level. As a result, the drive pulse Vi is inverted from the low level to the high level. Then, the main switching element 14 turns on.

期間T4になると、上昇する基準三角波電圧Vd1が出力電圧信号Vd2を超え、比較器40の出力であるPWM信号Veが、ハイレベルからローレベルに反転する。すると、PWM信号Veが微分回路72を通じてバッファ回路74に入力され、バッファ回路74の出力がハイレベルからローレベルに反転し、OFF信号Vfはゼロ電圧になる。また、二次巻線24bのドットが付された側の一端の電圧は、三角波リセット信号Vcの波形に示されるように、電圧Vccに保持されている。   In the period T4, the rising reference triangular wave voltage Vd1 exceeds the output voltage signal Vd2, and the PWM signal Ve output from the comparator 40 is inverted from the high level to the low level. Then, the PWM signal Ve is input to the buffer circuit 74 through the differentiation circuit 72, the output of the buffer circuit 74 is inverted from the high level to the low level, and the OFF signal Vf becomes zero voltage. Further, the voltage at one end of the secondary winding 24b on which the dots are attached is held at the voltage Vcc as shown by the waveform of the triangular wave reset signal Vc.

一方、ON信号Va及び三角波リセット信号Vbはローレベルを継続しているので、第一のトランジスタ素子52はオフを継続する。従って、一次巻線24aの両端電圧は、二次巻線24bの両端電圧と同様の電圧Vccが正方向に発生し、一次巻線24aのドットが付されていない一端の電圧は、OFF信号Vgの波形に示されるように、ハイレベルからローレベルに反転する。駆動パルス発生回路30にON信号VaとOFF信号Vgが入力されると、RS−FF55の出力信号Vhがハイレベルからローレベルに反転し、AND56の出力である駆動パルスViもハイレベルからローレベルに反転する。従って、主スイッチング素子14がオフに転じる。   On the other hand, since the ON signal Va and the triangular wave reset signal Vb are kept at the low level, the first transistor element 52 is kept off. Accordingly, the voltage at both ends of the primary winding 24a is generated in the positive direction as the voltage Vcc at both ends of the secondary winding 24b, and the voltage at one end of the primary winding 24a without the dot is applied to the OFF signal Vg. As shown in the waveform, the high level is inverted to the low level. When the ON signal Va and the OFF signal Vg are input to the drive pulse generation circuit 30, the output signal Vh of the RS-FF 55 is inverted from the high level to the low level, and the drive pulse Vi output from the AND 56 is also changed from the high level to the low level. Invert to. Therefore, the main switching element 14 turns off.

期間T5になると、PWM信号Veはローレベルを継続するが、バッファ回路74の入力は、微分回路72の動作によってハイレベルに反転する。よって、バッファ回路74の出力がローレベルからハイレベルに反転し、OFF信号VfはVccになる。また、二次巻線24bのドットが付された側の一端の電圧は、三角波リセット信号Vcの波形に示されるように、電圧Vccに保持される。   In the period T5, the PWM signal Ve continues to be at the low level, but the input of the buffer circuit 74 is inverted to the high level by the operation of the differentiating circuit 72. Therefore, the output of the buffer circuit 74 is inverted from the low level to the high level, and the OFF signal Vf becomes Vcc. In addition, the voltage at one end of the secondary winding 24b on which the dots are attached is held at the voltage Vcc as shown by the waveform of the triangular wave reset signal Vc.

一方、ON信号Va及び三角波リセット電圧Vbはローレベルを継続しているので、第一のトランジスタ素子52はオフを継続している。従って、一次巻線24aの両端電圧は、二次巻線24bの両端電圧と同様にゼロ電圧となり、一次巻線24aのドットが付されていない一端の電圧は、OFF信号Vgの波形に示されるように、ローレベルからハイレベルに反転する。駆動パルス発生回路30にON信号VaとOFF信号Vgが入力されると、RS−FF55の出力信号Vhはローレベルを継続し、AND56の出力である駆動パルスViもローレベルを継続する。従って、主スイッチング素子14もオフを継続する。   On the other hand, since the ON signal Va and the triangular wave reset voltage Vb are kept at the low level, the first transistor element 52 is kept off. Therefore, the voltage across the primary winding 24a is zero voltage, as is the voltage across the secondary winding 24b, and the voltage at one end of the primary winding 24a without a dot is shown in the waveform of the OFF signal Vg. Thus, the low level is inverted to the high level. When the ON signal Va and the OFF signal Vg are input to the drive pulse generating circuit 30, the output signal Vh of the RS-FF 55 continues to be low level, and the drive pulse Vi that is the output of the AND 56 also continues to be low level. Accordingly, the main switching element 14 continues to be turned off.

そして、上述した期間T1〜T5の動作を繰り返し、主スイッチング素子14のオン期間(期間T3,T4)とオフ時間(期間T1,T2,T5)の時比率が制御され、出力電圧Voutが定電圧化される。   Then, the operation in the above-described periods T1 to T5 is repeated, the time ratio between the on-period (periods T3, T4) and the off-time (periods T1, T2, T5) of the main switching element 14 is controlled, and the output voltage Vout It becomes.

以上説明したように、スイッチング電源装置10は、OFF信号発生回路38が発生したOFF信号Vfを、信号トランス24を介して入力側の駆動パルス発生回路32に伝達するが、このとき伝達の位相遅れがほとんど生じないので、高速応答性を実現することができ、制御回路全体の発振も容易に回避することができる。   As described above, the switching power supply 10 transmits the OFF signal Vf generated by the OFF signal generation circuit 38 to the drive pulse generation circuit 32 on the input side via the signal transformer 24. At this time, the phase delay of the transmission is transmitted. Therefore, high-speed response can be realized, and oscillation of the entire control circuit can be easily avoided.

ところで、スイッチング電源装置10は、入力電圧Vinが高くなったり、出力電流が少なくなると、誤差増幅回路26の出力である出力電圧信号Vd2を低下させることによって期間T3を短くし、主スイッチング素子14のオン幅を狭くする制御を行い、出力電圧Voutが上昇するのを抑制する。そして、主スイッチング素子14のオン時間が非常に短い状態で制御されるとき、図4に示すような特徴的な動作を行う。以下、主スイッチング素子14のオン幅を狭くする方向に制御が行われてオン時間がゼロになる動作を、図4に基づいて説明する。   By the way, when the input voltage Vin increases or the output current decreases, the switching power supply 10 shortens the period T3 by reducing the output voltage signal Vd2 that is the output of the error amplifying circuit 26. Control to narrow the ON width is performed to suppress the output voltage Vout from rising. Then, when the on-time of the main switching element 14 is controlled in a very short state, a characteristic operation as shown in FIG. 4 is performed. Hereinafter, an operation in which the ON time of the main switching element 14 is controlled to be narrowed and the ON time becomes zero will be described with reference to FIG.

図4のタイムチャートには、主スイッチング素子14のオン期間(T3,T4)が存在しない。また、期間1と期間5の動作は図3の動作と同じである。しかし、三角波リセット信号Vbがハイレベルからローレベルに反転した後、ON信号Vaがハイレベルからローレベルに反転するまでの期間(期間T2)の動作が図3のときと異なる。以下、特徴的な動作を行う期間T2について、期間T21,T22,T23に分けて説明する。   In the time chart of FIG. 4, there is no ON period (T3, T4) of the main switching element 14. Further, the operations in the period 1 and the period 5 are the same as those in FIG. However, the operation in the period (period T2) from when the triangular wave reset signal Vb is inverted from the high level to the low level until the ON signal Va is inverted from the high level to the low level is different from that in FIG. Hereinafter, the period T2 in which the characteristic operation is performed will be described by being divided into periods T21, T22, and T23.

なお、スイッチング電源装置10は、三角波リセット信号Vbのパルス幅tb(ハイレベルの期間)と、OFF信号Vfのパルス幅Vf(ローレベルの期間)との合計値が、ON信号Vaのパルス幅Tck(ハイレベルの期間)よりも短くなるように設定されている。さらに、OFF信号Vfは、三角波リセット信号Vbがハイレベルからローレベルに転じた後に発生するように設定され、OFF信号Vfと三角波リセット信号Vbが重ならないようになっている。これらは適正な動作を行うための条件であり、その目的や作用についても、以下の動作説明の中で述べる。   Note that the switching power supply device 10 is configured such that the total value of the pulse width tb (high level period) of the triangular wave reset signal Vb and the pulse width Vf (low level period) of the OFF signal Vf is the pulse width Tck of the ON signal Va. It is set to be shorter than (high level period). Further, the OFF signal Vf is set so as to be generated after the triangular wave reset signal Vb changes from the high level to the low level, so that the OFF signal Vf and the triangular wave reset signal Vb do not overlap. These are conditions for performing an appropriate operation, and the purpose and action thereof will also be described in the following operation description.

期間21は、図3における期間2と同様の動作を行う。すなわち、ON信号Vaはハイレベルを継続するが、三角波リセット信号Vbは、微分回路50の動作によってローレベルに反転する。そして、二次巻線24bのドットが付された側の一端の電圧である三角波リセット信号Vcが電圧Vccまで低下し、タイマコンデンサ64のリセット状態が解除され、基準三角波電圧Vd1が上昇し始める。しかし、出力電圧信号Vbは、基準三角波電圧Vd1のリセット状態の電圧値よりも常に高くなるように設定されているので、期間T21の間は、必ず出力電圧信号Vd2の方が基準三角波電圧Vd1よりの高電圧になる。従って、PWM信号Veはハイレベルを継続し、OFF信号VfはハイレベルであるVccのまま変化しない。一次巻線24aの両端電圧は、二次巻線24bの両端電圧と同様にほぼゼロ電圧になるため、OFF信号Vgはローレベルからハイレベルに反転する。駆動パルス発生回路30にON信号VaとOFF信号Vgが入力されると、RS−FF55の出力信号Vhはハイレベルを継続し、AND56の出力である駆動パルスViもローレベルを継続する。   In the period 21, an operation similar to that in the period 2 in FIG. 3 is performed. That is, the ON signal Va continues to be high level, but the triangular wave reset signal Vb is inverted to low level by the operation of the differentiation circuit 50. Then, the triangular wave reset signal Vc, which is the voltage at one end of the secondary winding 24b, is lowered to the voltage Vcc, the reset state of the timer capacitor 64 is released, and the reference triangular wave voltage Vd1 starts to rise. However, since the output voltage signal Vb is always set to be higher than the reset triangular voltage value of the reference triangular wave voltage Vd1, the output voltage signal Vd2 is always higher than the reference triangular wave voltage Vd1 during the period T21. High voltage. Therefore, the PWM signal Ve continues to be at the high level, and the OFF signal Vf remains at the high level Vcc. Since the voltage at both ends of the primary winding 24a becomes almost zero voltage as the voltage at both ends of the secondary winding 24b, the OFF signal Vg is inverted from the low level to the high level. When the ON signal Va and the OFF signal Vg are input to the drive pulse generation circuit 30, the output signal Vh of the RS-FF 55 continues to be high level, and the drive pulse Vi that is the output of the AND 56 also continues to be low level.

期間T22になると、上昇する基準三角波電圧Vd1が、ON信号Vaがローレベルに反転する前に出力電圧信号Vd2を超え、比較器40の出力であるPWM信号Veが、ハイレベルからローレベルに反転する。すると、PWM信号Veが微分回路72を通じてバッファ回路74に入力され、バッファ回路74の出力がハイレベルからローレベルに反転し、OFF信号Vfはゼロ電圧になる。また、二次巻線24bのドットが付された側の一端の電圧は、三角波リセット信号Vcの波形に示すように、電圧Vccに保持されている。   In period T22, the rising reference triangular wave voltage Vd1 exceeds the output voltage signal Vd2 before the ON signal Va is inverted to the low level, and the PWM signal Ve output from the comparator 40 is inverted from the high level to the low level. To do. Then, the PWM signal Ve is input to the buffer circuit 74 through the differentiation circuit 72, the output of the buffer circuit 74 is inverted from the high level to the low level, and the OFF signal Vf becomes zero voltage. Further, the voltage at one end of the secondary winding 24b on which the dots are attached is held at the voltage Vcc as shown by the waveform of the triangular wave reset signal Vc.

一方、ON信号Vaはハイレベル、三角波リセット信号Vbはローレベルを継続し、第一のトランジスタ素子52がオフを継続する。従って、一次巻線24aの両端電圧には、二次巻線24bの両端電圧と同様に、正方向の電圧Vccが発生し、一次巻線24aのドットが付されていない一端の電圧は、OFF信号Vgの波形に示されるように、ハイレベルからローレベルに反転する。駆動パルス発生回路30にON信号VaとOFF信号Vgが入力されると、RS−FF55の出力信号Vhはハイレベルからローレベルに反転するが、AND56の出力である駆動パルスViはローレベルを継続する。従って、主スイッチング素子14はオフを継続する。   On the other hand, the ON signal Va continues to be high level, the triangular wave reset signal Vb continues to be low level, and the first transistor element 52 continues to be turned off. Therefore, the voltage Vcc in the positive direction is generated in the voltage across the primary winding 24a, as is the voltage across the secondary winding 24b, and the voltage at one end of the primary winding 24a without the dot is OFF. As shown in the waveform of the signal Vg, the high level is inverted to the low level. When the ON signal Va and OFF signal Vg are input to the drive pulse generation circuit 30, the output signal Vh of the RS-FF 55 is inverted from the high level to the low level, but the drive pulse Vi that is the output of the AND 56 continues to be at the low level. To do. Therefore, the main switching element 14 continues to be turned off.

期間T23になると、PWM信号Veはローレベルを継続するが、バッファ回路74に入力は、微分回路72の動作によってハイレベルに反転する。よって、バッファ回路74の出力がローレベルからハイレベルに反転し、OFF信号VfはVccになる。また、二次巻線24bのドットが付された側の一端の電圧は、三角波リセット信号Vcの波形に示されるように、電圧Vccに保持されている。   In the period T23, the PWM signal Ve continues to be low level, but the input to the buffer circuit 74 is inverted to high level by the operation of the differentiating circuit 72. Therefore, the output of the buffer circuit 74 is inverted from the low level to the high level, and the OFF signal Vf becomes Vcc. Further, the voltage at one end of the secondary winding 24b on which the dots are attached is held at the voltage Vcc as shown by the waveform of the triangular wave reset signal Vc.

一方、ON信号Vaはハイレベルを継続し、三角波リセット信号Vbはローレベルを継続しているので、第一のトランジスタ素子52もオフを継続する。従って、一次巻線24aの両端電圧は、二次巻線24bの両端電圧と同様にゼロ電圧となり、一次巻線24aのドットが付されていない一端の電圧は、OFF信号Vgの波形に示されるように、ローレベルからハイレベルに反転する。駆動パルス発生回路30にON信号Vaと反転したOFF信号Vgが入力されると、RS−FF55の出力信号Vhはローレベルを継続し、AND56の出力である駆動パルスViもローレベルを継続する。従って、主スイッチング素子14はオフを継続する。そして、期間T5においても、図3における期間T5と同様に、主スイッチング素子14がオフを継続する。   On the other hand, since the ON signal Va continues to be high level and the triangular wave reset signal Vb continues to be low level, the first transistor element 52 continues to be turned off. Therefore, the voltage across the primary winding 24a is zero voltage, as is the voltage across the secondary winding 24b, and the voltage at one end of the primary winding 24a without a dot is shown in the waveform of the OFF signal Vg. Thus, the low level is inverted to the high level. When the ON signal Va and the inverted OFF signal Vg are input to the drive pulse generation circuit 30, the output signal Vh of the RS-FF 55 continues to be low level, and the drive pulse Vi that is the output of the AND 56 also continues to be low level. Therefore, the main switching element 14 continues to be turned off. Also in the period T5, as in the period T5 in FIG. 3, the main switching element 14 continues to be turned off.

以上の動作により、駆動パルスViは期間T1,T2(T21,T22,T23),T5の全期間においてローレベルとなり、主スイッチング素子14のオン幅をゼロにすることができる。従って、出力電圧信号Vd2が図3に示す高い状態から図2に示す低い状態に移行する過程で、当該オン幅を徐々に狭くして滑らかにゼロにする動作が行われ、特許文献3の絶縁型DC−DCコンバータのようにオン幅を一定以下に短くできずに制御不能になるようなことはない。また、主スイッチング素子14が狭いオン幅で動作するときでも、ほぼ線形で安定なパルス幅制御を行うことができる。   With the above operation, the drive pulse Vi becomes a low level in all the periods T1, T2 (T21, T22, T23) and T5, and the ON width of the main switching element 14 can be made zero. Therefore, in the process in which the output voltage signal Vd2 shifts from the high state shown in FIG. 3 to the low state shown in FIG. 2, the operation of gradually reducing the ON width to zero is performed. There is no case where the ON width cannot be shortened below a certain level and control becomes impossible unlike the DC-DC converter. Further, even when the main switching element 14 operates with a narrow ON width, it is possible to perform a substantially linear and stable pulse width control.

また、上記の動作説明から分かるように、当該オン幅を徐々に狭くしてゼロにする動作を線形に制御するため、三角波リセット信号Vbのパルス幅tb(ハイレベルの期間)と、OFF信号Vfのパルス幅Vf(ローレベルの期間)との合計値が、ON信号Vaのパルス幅Tck(ハイレベルの期間)よりも短く設定し、且つ、ON信号Vaがハイレベルの間は駆動パルスViがハイレベルに反転しないように、駆動パルス発生回路30のAND56でゲートをかけることによって実現されている。しかし、例えば、整流回路22aが双方向に導通可能な同期整流素子で構成され、主スイッチング素子14が狭いオン幅で動作しない態様のスイッチング電源装置等の場合は、上記の条件を満たす必要がないので、AND56でゲートをかける構成を削除し、NAND1の出力信号Vhをそのまま駆動パルスViとして使用してもよい。   As can be seen from the above description of the operation, the pulse width tb (high level period) of the triangular wave reset signal Vb and the OFF signal Vf are used in order to linearly control the operation of gradually reducing the ON width to zero. The drive pulse Vi is set while the total value with the pulse width Vf (low level period) is set shorter than the pulse width Tck (high level period) of the ON signal Va and the ON signal Va is high level. This is realized by applying a gate with AND 56 of the drive pulse generation circuit 30 so as not to invert to the high level. However, for example, in the case of a switching power supply device or the like in which the rectifier circuit 22a is configured by a synchronous rectifier capable of conducting in both directions and the main switching element 14 does not operate with a narrow on-width, the above conditions need not be satisfied. Therefore, the configuration in which the gate is gated by the AND 56 may be deleted, and the output signal Vh of the NAND 1 may be used as it is as the drive pulse Vi.

また、上記の動作説明から分かるように、三角波リセット信号Vbがハイレベルからローレベルに転じた後でOFF信号Vfが発生するように設定するという条件は、1つの信号トランス24の中で2つの信号Vf,Vbが互いに干渉しないようにするために必要な条件である。また、駆動パルス発生回路30のRS−FF55は、ハイレベルのON信号VaとローレベルのOFF信号Vgとを同時に受けると、出力が不定になってしまうという問題もある。従って、主スイッチング素子14の動作不良を回避するため、この条件を満たす必要がある。   As can be seen from the above description of the operation, the condition for setting the OFF signal Vf to be generated after the triangular wave reset signal Vb changes from the high level to the low level is that two signal transformers 24 have two conditions. This is a condition necessary for preventing the signals Vf and Vb from interfering with each other. Further, when the RS-FF 55 of the drive pulse generation circuit 30 receives the high level ON signal Va and the low level OFF signal Vg at the same time, there is also a problem that the output becomes unstable. Therefore, this condition must be satisfied in order to avoid malfunction of the main switching element 14.

また、三角波リセット信号Vb及びOFF信号Vfは、短幅パルスであることが好ましい。ここで、短幅とは、微分回路50によって決定される三角波リセット信号Vb,Vcのパルス幅tb(ハイレベルの期間)と、微分回路72によって決定されるOFF信号Vfのパルス幅tf(ローレベルの期間)が可及的に短いことを言う。パルス幅tb,tfを短くすれば、信号トランス24の磁性コア内に発生する磁束を小さく抑えることができるので、所定のインダクタンスと飽和特性を備えた信号トランス24を、比較的小さな磁性コアと少ない巻数の巻線24a,24bで構成することができ、信号トランス24を小型で安価に実現することができる。その一方で、三角波リセット信号Vb及びOFF信号Vfは、ノイズと識別可能なものであり、また、信号トランス24に寄生する浮遊容量などが存在しても信号として正確に伝達可能なものでなければならないので、ある程度のパルス幅を確保する必要がある。従って、三角波リセット信号VbとOFF信号Vfは、10〜100nsec程度の短幅に設定することが望ましい。   Further, the triangular wave reset signal Vb and the OFF signal Vf are preferably short pulses. Here, the short width means the pulse width tb (high level period) of the triangular wave reset signals Vb and Vc determined by the differentiation circuit 50 and the pulse width tf (low level) of the OFF signal Vf determined by the differentiation circuit 72. ) Is as short as possible. If the pulse widths tb and tf are shortened, the magnetic flux generated in the magnetic core of the signal transformer 24 can be kept small. Therefore, the signal transformer 24 having a predetermined inductance and saturation characteristics is small with a relatively small magnetic core. The number of windings 24a and 24b can be used, and the signal transformer 24 can be realized in a small size at low cost. On the other hand, the triangular wave reset signal Vb and the OFF signal Vf can be distinguished from noise and must not be able to be accurately transmitted as a signal even if there is a parasitic capacitance in the signal transformer 24. Therefore, it is necessary to secure a certain pulse width. Therefore, it is desirable to set the triangular wave reset signal Vb and the OFF signal Vf to a short width of about 10 to 100 nsec.

また、パルス幅tb,tfを短幅にすることによって、ON信号Vaのパルス幅tck(ハイレベルの期間)も合わせて短く設定することができる。スイッチング電源装置10は、パルス幅tckの期間は主スイッチング素子14がオンできない期間なので、パルス幅Tckを短くすれば、主スイッチング素子14の最大オン幅を広くすることができる。従って、パルス幅tb,tf及びtckを短く設定し、主スイッチング素子14の最大オン幅を広げることによって、パルス幅制御の制御可能範囲を広げることができる。   In addition, by shortening the pulse widths tb and tf, the pulse width tck (high level period) of the ON signal Va can be set shorter. Since the switching power supply 10 is a period in which the main switching element 14 cannot be turned on during the period of the pulse width tck, the maximum on-width of the main switching element 14 can be increased by reducing the pulse width Tck. Therefore, the controllable range of the pulse width control can be expanded by setting the pulse widths tb, tf and tck short and widening the maximum ON width of the main switching element 14.

次に、図2のスイッチング電源装置10の変形例について、図5に基づいて説明する。ここで、図2と同様の構成は、同一の符号を付して説明を省略する。図5に示す変形例のスイッチング電源装置10は、図2の構成に加え、パルス状に流れるスイッチング電流を監視するパルス・バイ・パルス方式の過電流保護回路が付加されている。   Next, a modification of the switching power supply device 10 of FIG. 2 will be described based on FIG. Here, the same components as those in FIG. The switching power supply 10 of the modification shown in FIG. 5 is added with a pulse-by-pulse overcurrent protection circuit that monitors the switching current flowing in a pulsed manner in addition to the configuration of FIG.

一般的なスイッチング電源装置には、負荷が故障したとき等に負荷の焼損事故を防止する目的で、出力電流を所定の値以下に制限する過電流保護回路が設けられる。過電流を検出する箇所は様々に選択できるが、主スイッチング素子に流れるスイッチング電流を観測して行う場合が多い。これは、スイッチング電流の増加を制限すれば、出力電流を制限できると同時に、主スイッチング素子を含むスイッチング電源装置自体の故障も回避できるからである。特に、スイッチング電流をスイッチング周期ごとに毎パルス観測し、そのピーク値が所定の基準値を超えると瞬時に主スイッチング素子をオフさせるパルス・バイ・パルス方式の過電保護は、高速応答性に優れており、主スイッチング素子などの半導体素子を保護するのに好適である。   A general switching power supply device is provided with an overcurrent protection circuit that limits an output current to a predetermined value or less in order to prevent a load burnout accident when the load fails. Although the location where the overcurrent is detected can be selected in various ways, it is often performed by observing the switching current flowing through the main switching element. This is because if the increase in the switching current is limited, the output current can be limited, and at the same time, the failure of the switching power supply itself including the main switching element can be avoided. In particular, the pulse-by-pulse overcurrent protection that observes the switching current every pulse for each switching cycle and instantaneously turns off the main switching element when the peak value exceeds a predetermined reference value provides excellent high-speed response. It is suitable for protecting semiconductor elements such as main switching elements.

スイッチング電源装置10は、図5に示すように、主スイッチング素子14に流れるスイッチング電流を観測して過電流状態であるか否かを検出する過電流検出回路80が設けられている。過電流検出回路80は、主スイッチング素子14のソース端子とグランドとの間に挿入され、スイッチング電流を電圧に変換する電流検出抵抗82と、比較器83と、一定の電源電圧Vccを分圧し、比較器83の非反転入力端子に基準電圧を供給する分圧抵抗84と、電流検出抵抗82の両端電圧に重畳したノイズを除去して比較器83の反転入力端子に出力するRCフィルタ86とで構成されている。そして、比較器83の出力は、駆動パルス発生回路30のNAND2が有する第三の入力に接続されている。その他の構成は、図2の構成と同様である。   As shown in FIG. 5, the switching power supply device 10 is provided with an overcurrent detection circuit 80 that detects whether or not it is in an overcurrent state by observing a switching current flowing through the main switching element 14. The overcurrent detection circuit 80 is inserted between the source terminal of the main switching element 14 and the ground, divides the current detection resistor 82 that converts the switching current into a voltage, the comparator 83, and a constant power supply voltage Vcc, A voltage dividing resistor 84 that supplies a reference voltage to the non-inverting input terminal of the comparator 83 and an RC filter 86 that removes noise superimposed on the voltage across the current detection resistor 82 and outputs it to the inverting input terminal of the comparator 83. It is configured. The output of the comparator 83 is connected to the third input of the NAND 2 of the drive pulse generating circuit 30. Other configurations are the same as those in FIG.

図5の電流スイッチング電源装置10は、適正なスイッチング電流が流れているときは、比較器83の出力はハイレベルを継続し、図3及び図4に基づいて説明した動作を妨げない。しかし、負荷が故障する等してスイッチング電流が増加すると、電流検出抵抗82に発生するパルス状電圧のピーク値が上昇し、分圧抵抗84が出力する基準電圧を超えると、比較器83の出力が瞬時に反転し、NAND2にローレベルが入力される。すると、AND56が出力する駆動パルスViがハイレベルからローレベルに反転し、主スイッチング素子14をオフさせる。また、主スイッチング素子14がオフすると、スイッチング電流が流れなくなるので、比較器83の出力はハイレベルからローレベルに反転するが、駆動パルス発生回路30のラッチ動作により、ON信号Vaがハイレベルに反転する次の周期Tが開始するまでは、主スイッチング素子14のオフが継続する。この動作は、出力電圧を定電圧化するための信号であるOFF信号Vgの状態に関係なく行われ、過電流が検出されると、出力電圧Voutも同時に低下する。   In the current switching power supply device 10 of FIG. 5, when an appropriate switching current flows, the output of the comparator 83 continues to be at a high level and does not hinder the operation described with reference to FIGS. 3 and 4. However, when the switching current increases due to a load failure or the like, the peak value of the pulse voltage generated in the current detection resistor 82 increases, and when the voltage exceeds the reference voltage output by the voltage dividing resistor 84, the output of the comparator 83 is increased. Is instantaneously inverted, and a low level is input to NAND2. Then, the drive pulse Vi output from the AND 56 is inverted from the high level to the low level, and the main switching element 14 is turned off. When the main switching element 14 is turned off, the switching current stops flowing, so the output of the comparator 83 is inverted from the high level to the low level. However, the ON signal Va is set to the high level by the latch operation of the drive pulse generation circuit 30. The main switching element 14 continues to be turned off until the next period T to be reversed starts. This operation is performed regardless of the state of the OFF signal Vg, which is a signal for making the output voltage constant, and when an overcurrent is detected, the output voltage Vout also decreases simultaneously.

このように、駆動パルス生成回路30は、RS−FF55を含むラッチ回路の構成を備えているので、簡単な構成の過電流検出装置80を付加することによって、パルス・バイ・パルス方式の高速過電流保護回路を容易に構成することができる。また、主スイッチング素子のオン幅を原理的にゼロまで狭めることができるので、出力電圧が垂下したときに出力電流が急増してしまう問題、すなわち、出力電流のすそ引きの問題も容易に回避することができる。   As described above, the drive pulse generation circuit 30 has a configuration of a latch circuit including the RS-FF 55. Therefore, by adding the overcurrent detection device 80 having a simple configuration, a high-speed pulse-by-pulse method The current protection circuit can be easily configured. In addition, since the ON width of the main switching element can be reduced to zero in principle, it is possible to easily avoid the problem that the output current rapidly increases when the output voltage droops, that is, the problem of the output current. be able to.

次に、この発明のスイッチング電源装置の第二の実施形態について、図6、図7に基づいて説明する。ここで、上記のスイッチング電源装置10と同様の構成は、同一の符号を付して説明を省略する。第二の実施形態のスイッチング電源装置90は、図6に示すように、電力変換回路部分であるインバータ回路16、主トランス18及び整流平滑回路22が、一般的なハーフ・ブリッジ型の2石式コンバータ回路の構成になっている。また、入力側制御回路部分は、2つの主スイッチング素子92a,94bを駆動するため、2出力の駆動パルス発生回路94を備え、さらに、過電流検出回路96が設けられている。その他の構成は、スイッチング電源回路10と同様である。   Next, a second embodiment of the switching power supply device according to the present invention will be described with reference to FIGS. Here, the same configuration as that of the above-described switching power supply device 10 is denoted by the same reference numeral, and description thereof is omitted. As shown in FIG. 6, the switching power supply device 90 of the second embodiment includes an inverter circuit 16, a main transformer 18, and a rectifying / smoothing circuit 22, which are power conversion circuit portions, in a general half-bridge type two-stone type. It has a converter circuit configuration. Further, the input side control circuit portion includes a two-output drive pulse generation circuit 94 for driving the two main switching elements 92a and 94b, and further includes an overcurrent detection circuit 96. Other configurations are the same as those of the switching power supply circuit 10.

インバータ回路16は、図6(a)に示すように、直流入力電源12の両端に接続された主スイッチング素子92a,92bの直列回路を有し、ハイサイド側が主スイッチング素子92aで、ローサイド側が主スイッチング素子92bである。また、同じく直流入力電源12の両端に接続された2つのコンデンサ96a,96bの直列回路を有し、ハイサイド側がコンデンサ96aで、ローサイド側がコンデンサ96bである。そして、主スイッチング素子92a,92bの接続点とコンデンサ96a,96bの接続点の間に、主トランス18の入力巻線18aが接続されている。   As shown in FIG. 6A, the inverter circuit 16 has a series circuit of main switching elements 92a and 92b connected to both ends of the DC input power supply 12, and the high side is the main switching element 92a and the low side is the main circuit. This is a switching element 92b. Similarly, it has a series circuit of two capacitors 96a and 96b connected to both ends of the DC input power supply 12, with the high side being a capacitor 96a and the low side being a capacitor 96b. The input winding 18a of the main transformer 18 is connected between the connection point of the main switching elements 92a and 92b and the connection point of the capacitors 96a and 96b.

また、図6(b)に示すように、主トランス18は2つの二次巻線18bを有し、整流平滑回路22は、2つのダイオードで2つの二次巻線18bに発生する電圧を全波整流する整流回路98aと、その整流電圧をLCフィルタ構成の高域遮断断フィルタで平滑する平滑回路98bを備えている。   Further, as shown in FIG. 6B, the main transformer 18 has two secondary windings 18b, and the rectifying / smoothing circuit 22 generates all voltages generated in the two secondary windings 18b by two diodes. A rectifier circuit 98a that rectifies the wave and a smoothing circuit 98b that smoothes the rectified voltage with a high-frequency cutoff filter of an LC filter configuration are provided.

主スイッチング素子92a,92bは、スイッチング周期Tごとに交代で動作し、1周期Tの中で行われるオン・オフ動作は、スイッチング電源装置10の主スイッチング素子14が行う動作と同じである。また、主スイッチング素子92aがオン・オフ動作している周期Tにおいては、他方の主スイッチング素子92bは継続的にオフし、反対に主スイッチング素子92bがオン・オフ動作する周期Tにおいても、他方の主スイッチング素子92aは継続的にオフする。そして、スイッチング電源装置90は、スイッチング電源装置10と同様のパルス幅制御を、スイッチング周期Tごとに交代で、主スイッチング素子92a及び主スイッチング素子92bに施すことによって、出力電圧Voutを定電圧化することができる。従って、スイッチング電源装置90における信号トランス24、三角波リセット信号発生回路28、及び、図示しない誤差増幅回路34、PWM回路36、OFF信号発生回路38は、スイッチング電源装置10のものと構成が同じである。   The main switching elements 92a and 92b operate alternately every switching period T, and the on / off operation performed in one period T is the same as the operation performed by the main switching element 14 of the switching power supply device 10. Further, in the period T in which the main switching element 92a is turned on / off, the other main switching element 92b is continuously turned off. Conversely, in the period T in which the main switching element 92b is turned on / off, the other The main switching element 92a is continuously turned off. Then, the switching power supply device 90 applies the same pulse width control as that of the switching power supply device 10 to the main switching element 92a and the main switching element 92b alternately at every switching period T, thereby making the output voltage Vout constant. be able to. Therefore, the signal transformer 24, the triangular wave reset signal generation circuit 28, the error amplification circuit 34, the PWM circuit 36, and the OFF signal generation circuit 38 (not shown) in the switching power supply 90 have the same configuration as that of the switching power supply 10. .

駆動パルス発生回路94は、主スイッチング素子92a,92bを、スイッチング周期Tごとに交代で動作させる駆動パルスVk,Vjを発生する。具体的には、上述した駆動パルス生成回路30が有するRS−FF55とAND56の構成に加え、トリガ・フリップフロップ100(以下、T−FF100と称す)と2つのアンド・ゲート102,104(以下、AND102,104と称す)を図6(a)のように接続する。そして、AND102,104の出力に駆動パルスVk,Vjを発生させ、駆動パルスVkを絶縁トランス等のハイサイド駆動手段106を介して主スイッチング素子92aの駆動端子に入力し、駆動パルスVkは主スイッチング素子92bの駆動端子に直接入力する。   The drive pulse generation circuit 94 generates drive pulses Vk and Vj that cause the main switching elements 92a and 92b to operate alternately every switching period T. Specifically, in addition to the configuration of the RS-FF 55 and AND 56 included in the drive pulse generation circuit 30 described above, a trigger flip-flop 100 (hereinafter referred to as T-FF 100) and two AND gates 102 and 104 (hereinafter referred to as “T-FF 100”). ANDs 102 and 104) are connected as shown in FIG. Then, drive pulses Vk and Vj are generated at the outputs of the ANDs 102 and 104, and the drive pulse Vk is input to the drive terminal of the main switching element 92a via the high-side drive means 106 such as an insulating transformer. Directly input to the drive terminal of the element 92b.

また、スイッチング電源装置90は、パルス状に流れるスイッチング電流を監視するパルス・バイ・パルス方式の過電流保護回路が設けられている。主スイッチング素子92a及び92bの各スイッチング電流は、何れもトランス18の入力巻線18aに流れ、その流れる向きがスイッチング周期Tごとに反転する。従って、過電流検出回路96は、上述した過電流検出回路80の構成に加え、主トランス18の入力巻線18aに流れるスイッチング電流を巻数比変換して出力するカレント・トランス108と、カレント・トランス108の出力電流を全波整流する整流回路110を図6に示すように接続し、整流回路110が出力する電流が電流検出抵抗82で電圧に変換され、RCフィルタ86に入力される構成になっている。従って、2つの主スイッチング素子92a,92bに流れるスイッチング電流を1つの過電流検出回路96で観測することができる。   In addition, the switching power supply 90 is provided with a pulse-by-pulse overcurrent protection circuit that monitors the switching current that flows in a pulsed manner. Each of the switching currents of the main switching elements 92a and 92b flows in the input winding 18a of the transformer 18, and the flowing direction is inverted every switching period T. Therefore, in addition to the configuration of the overcurrent detection circuit 80 described above, the overcurrent detection circuit 96 includes a current transformer 108 that outputs the switching current flowing through the input winding 18a of the main transformer 18 by performing a turns ratio conversion, and a current transformer. A rectifier circuit 110 for full-wave rectifying the output current 108 is connected as shown in FIG. 6, and the current output from the rectifier circuit 110 is converted into a voltage by the current detection resistor 82 and input to the RC filter 86. ing. Accordingly, the switching current flowing through the two main switching elements 92a and 92b can be observed by one overcurrent detection circuit 96.

スイッチング電源装置90がパルス幅制御を行う動作は、図7のタイムチャートに示す通りである。すなわち、各部の信号Va,Vb,Vc,Vd1,Vd2,Ve,Vf,Vg,Vh,Viの動作は、図3に示す動作と同じであるが、駆動パルス発生回路90は、さらに、ON信号Vaと出力信号ViをT−FF100とAND102,104に入力して処理を行い、2つの主スイッチング素子92a,92bの駆動パルスVj,Vkを発生させる。そして、図7に示すように、先の周期Tの間に発生する駆動パルスVjは、当該先の周期Tの信号Viと同様の動作を示し、後の周期Tの間に発生する駆動パルスVkは、当該後の周期Tの信号Viと同様の動作を示す。   The operation in which the switching power supply 90 performs the pulse width control is as shown in the time chart of FIG. That is, the operations of the signals Va, Vb, Vc, Vd1, Vd2, Ve, Vf, Vg, Vh, Vi of each part are the same as those shown in FIG. 3, but the drive pulse generation circuit 90 further includes an ON signal. Va and the output signal Vi are input to the T-FF 100 and the ANDs 102 and 104 for processing, and drive pulses Vj and Vk for the two main switching elements 92a and 92b are generated. Then, as shown in FIG. 7, the drive pulse Vj generated during the previous cycle T shows the same operation as the signal Vi of the previous cycle T, and the drive pulse Vk generated during the subsequent cycle T. Indicates the same operation as the signal Vi of the subsequent period T.

このように、電力変換回路部分がハーフ・ブリッジ型に例示される2石式のコンバータ回路の構成であっても、駆動パルス発生回路94のようなRS−FF55を含むラッチ回路に構成すれば、スイッチング電源装置10のような一石式のコンバータ回路で説明したのと同様の優れた効果を得ることができる。また、フル・ブリッジ型に例示される4石式のコンバータ回路の構成であっても、同様の考え方の4出力の駆動パルス発生回路を構成すれば、スイッチング電源装置10,90と同様の作用効果を得ることができる。   In this way, even if the power conversion circuit portion has a configuration of a two-stone converter circuit exemplified as a half-bridge type, if configured in a latch circuit including the RS-FF 55 such as the drive pulse generation circuit 94, The same excellent effect as described in the one-stone converter circuit such as the switching power supply device 10 can be obtained. Further, even if the configuration of the four-stone converter circuit exemplified by the full bridge type is used, the same effect as the switching power supply devices 10 and 90 can be obtained if a four-output drive pulse generation circuit of the same concept is configured. Can be obtained.

次に、この発明のスイッチング電源装置の第三の実施形態について、図8〜図10に基づいて説明する。ここで、上記のスイッチング電源装置10と同様の構成は、同一の符号を付して説明する。第三の実施形態のスイッチング電源装置110の電力変換部分は、図8に示すように、上記のスイッチング電源装置10と同様に、インバータ回路16と、入力巻線18a,出力巻線18bを有する主トランス18と、整流平滑回路22で構成されている。   Next, a third embodiment of the switching power supply device according to the present invention will be described with reference to FIGS. Here, the same configuration as that of the above-described switching power supply device 10 will be described with the same reference numerals. As shown in FIG. 8, the power conversion portion of the switching power supply 110 of the third embodiment has an inverter circuit 16, an input winding 18a, and an output winding 18b, similar to the switching power supply 10 described above. It comprises a transformer 18 and a rectifying / smoothing circuit 22.

制御回路部分は、互いに絶縁された入力側制御回路部分と出力側制御回路部分で構成され、2つの制御回路部分は、第一の信号トランス112の一次巻線112aと二次巻線112b、及び第二の信号トランス114の一次巻線114aと二次巻線114bを介して接続されている。入力側制御回路部分は、基本パルス発生回路26、三角波リセット信号発生回路28及び駆動パルス発生回路30で構成されている。基本パルス発生回路26は、上記のスイッチング電源装置10のものと同様である。   The control circuit part is composed of an input side control circuit part and an output side control circuit part which are insulated from each other, and the two control circuit parts are a primary winding 112a and a secondary winding 112b of the first signal transformer 112, and The second signal transformer 114 is connected via a primary winding 114a and a secondary winding 114b. The input side control circuit portion is composed of a basic pulse generation circuit 26, a triangular wave reset signal generation circuit 28, and a drive pulse generation circuit 30. The basic pulse generation circuit 26 is the same as that of the switching power supply device 10 described above.

三角波リセット信号発生回路28は、ON信号Vaがハイレベルに反転するタイミングで基準三角波電圧Vd1を初期値にリセットするための短幅パルスである三角波リセット信号Vbを生成して出力し、その三角波リセット信号Vbは、第二の信号トランス114の一次巻線114aから二次巻線114bを介して三角波発生回路42に伝達される。駆動パルス発生回路30は、基本パルス発生回路26のON信号Vaと、第一の信号トランス112の一次巻線112aから出力されるOFF信号Vgとを受け、主スイッチング素子14をオン・オフさせる矩形の駆動パルスViを生成する。   The triangular wave reset signal generation circuit 28 generates and outputs a triangular wave reset signal Vb, which is a short pulse for resetting the reference triangular wave voltage Vd1 to an initial value at the timing when the ON signal Va is inverted to a high level, and resets the triangular wave. The signal Vb is transmitted from the primary winding 114a of the second signal transformer 114 to the triangular wave generation circuit 42 via the secondary winding 114b. The drive pulse generation circuit 30 receives the ON signal Va from the basic pulse generation circuit 26 and the OFF signal Vg output from the primary winding 112a of the first signal transformer 112, and turns the main switching element 14 on and off. Drive pulse Vi is generated.

一方、出力側制御回路部分は、誤差増幅回路34、PWM回路36及びOFF信号発生回路120で構成されている。誤差増幅回路34、出力電圧Voutを基準電圧と比較し、基準電圧との誤差分を増幅した出力電圧信号Vd2を出力する増幅回路である。PWM回路36は、比較器40と、所定の周期で繰り返される鋸波状の基準三角波Vd1を生成する三角波発生回路42とで構成され、出力電圧信号Vd2と基準三角波Vd1とを比較器40で比較することによって、出力電圧信号Vd2をパルス幅変調し、主スイッチング素子14をオフさせるタイミングで反転する矩形パルスであるPWM信号Veを出力する。OFF信号発生回路120は、PWM信号Veに基づいて、主スイッチング素子14をオフさせるタイミングで反転する矩形のパルスであるOFF信号Vfを生成して出力し、OFF信号Vfは、第一の信号トランス112の二次巻線112bから一次巻線112bを介してOFF信号Vgに変換され、駆動パルス発生回路30に伝達される。さらに、上記の入力側制御回路部分は、入力側制御回路用電圧源32から電源電圧Vcc1の供給を受けて動作を行い、出力側制御回路部分は、出力側制御回路用電圧源44から電源電圧Vcc2の供給を受けて動作を行う。   On the other hand, the output side control circuit portion is configured by an error amplifier circuit 34, a PWM circuit 36, and an OFF signal generation circuit 120. The error amplifier circuit 34 is an amplifier circuit that compares the output voltage Vout with a reference voltage and outputs an output voltage signal Vd2 obtained by amplifying an error from the reference voltage. The PWM circuit 36 includes a comparator 40 and a triangular wave generation circuit 42 that generates a sawtooth reference triangular wave Vd1 that is repeated at a predetermined period. The comparator 40 compares the output voltage signal Vd2 with the reference triangular wave Vd1. As a result, the output voltage signal Vd2 is subjected to pulse width modulation, and the PWM signal Ve, which is a rectangular pulse that is inverted at the timing of turning off the main switching element 14, is output. Based on the PWM signal Ve, the OFF signal generation circuit 120 generates and outputs an OFF signal Vf that is a rectangular pulse that is inverted when the main switching element 14 is turned off. The OFF signal Vf is output from the first signal transformer. The secondary winding 112 b of 112 is converted to an OFF signal Vg via the primary winding 112 b and transmitted to the drive pulse generation circuit 30. Further, the input side control circuit portion operates by receiving the supply voltage Vcc1 from the input side control circuit voltage source 32, and the output side control circuit portion receives the supply voltage from the output side control circuit voltage source 44. The operation is performed with the supply of Vcc2.

スイッチング電源装置110は、例えば、図9に示すような具体的な回路素子で構成することができる。以下、図9に示すスイッチング電源装置110の構成について説明する。電力変換回路部分のインバータ回路16、主トランス18、及び整流平滑回路22は、一般的なシングルエンディッドフォワード型の一石式コンバータ回路である。三角波リセット信号発生回路28は、入力側制御回路部分の基本パルス発生回路26のON信号Va受け、三角波リセット信号Vbを出力する機能を有し、上記スイッチング電源装置10のものと同様の構成である。   The switching power supply device 110 can be configured with specific circuit elements as shown in FIG. 9, for example. Hereinafter, the configuration of the switching power supply device 110 shown in FIG. 9 will be described. The inverter circuit 16, the main transformer 18, and the rectifying / smoothing circuit 22 in the power conversion circuit portion are general single-ended forward type one-stone converter circuits. The triangular wave reset signal generation circuit 28 has a function of receiving the ON signal Va of the basic pulse generation circuit 26 in the input side control circuit portion and outputting the triangular wave reset signal Vb, and has the same configuration as that of the switching power supply device 10. .

第二の信号トランス114の一次巻線114aは、ドットが付された側の一端が入力側制御回路用電圧源32に接続され、他の一端が第一のトランジスタ素子52のコレクタ端子に接続されている。従って、第一のトランジスタ素子52に三角波リセット信号Vbが入力されると、一次巻線24aの両端に、三角波リセット信号Vbと同じパルス幅で、ピーク値がVcc1のパルス電圧が発生する。   The primary winding 114a of the second signal transformer 114 has one end connected to the dot-side control circuit voltage source 32 and the other end connected to the collector terminal of the first transistor element 52. ing. Therefore, when the triangular wave reset signal Vb is input to the first transistor element 52, a pulse voltage having the same pulse width as that of the triangular wave reset signal Vb and a peak value of Vcc1 is generated at both ends of the primary winding 24a.

駆動パルス発生回路30は、上記スイッチング電源装置10と同様のもので、NOT1の入力に基本パルス発生回路26の出力が接続され、ON信号Vaがセット信号として取り扱われる。また、NAND2の第二の入力には、第二の信号トランス114の一次巻線114aのドットが付されていない側の一端が接続され、OFF信号Vgがリセット信号の反転信号として取り扱われる。そして、AND56の出力から主スイッチング素子14を駆動するための駆動パルスViを出力する。   The drive pulse generation circuit 30 is the same as the switching power supply device 10 described above. The output of the basic pulse generation circuit 26 is connected to the input of NOT1, and the ON signal Va is handled as a set signal. The second input of the NAND 2 is connected to one end of the primary winding 114 a of the second signal transformer 114 on the side where no dot is attached, and the OFF signal Vg is handled as an inverted signal of the reset signal. And the drive pulse Vi for driving the main switching element 14 is output from the output of AND56.

出力側制御回路部分は、出力電圧Voutが電源電圧Vcc2として利用されている。これは、スイッチング電源装置110の構成であれば、特許文献2のような専用の補助電源(スイッチング電源)を設けなくても、入力投入時にスイッチング素子14がオン・オフ動作を開始することができるからである。誤差増幅回路34は、出力電圧Voutと基準電圧との誤差分を反転増幅した電圧であって、電源電圧Vcc2以下の範囲を連続的に変化する出力電圧信号Vd2を出力する機能を有し、スイッチング電源装置10のものと同様の構成である。PWM回路28の比較器40は、スイッチング電源装置10のものと同様に、非反転入力端子には誤差増幅回路34の出力から出力電圧信号Vd2が入力され、反転入力端子には三角波発生回路42の出力から基準三角波電圧Vd1が入力される。従って、基準三角波電圧Vd1が出力電圧信号Vd2がよりも低い期間はハイレベル(電圧Vcc)を出力し、高い期間はローレベルを出力する。PWM回路28の三角波発生回路34は、三角波リセット信号Vcを受けて第二のトランジスタ素子68がタイマコンデンサ64の両端電圧をリセットし、その後、第二のトランジスタ68がオフしてタイマコンデンサ64の両端を解放し、鋸波状の基準三角波電圧Vd1を発生させる機能を有し、構成は、上記のスイッチング電源装置10のものと同様である。   In the output side control circuit portion, the output voltage Vout is used as the power supply voltage Vcc2. If this is the configuration of the switching power supply device 110, the switching element 14 can start the on / off operation when the input is turned on without providing a dedicated auxiliary power supply (switching power supply) as in Patent Document 2. Because. The error amplifying circuit 34 is a voltage obtained by inverting and amplifying an error between the output voltage Vout and the reference voltage, and has a function of outputting an output voltage signal Vd2 that continuously changes in a range equal to or lower than the power supply voltage Vcc2. The configuration is the same as that of the power supply device 10. The comparator 40 of the PWM circuit 28 receives the output voltage signal Vd2 from the output of the error amplifying circuit 34 at the non-inverting input terminal and the triangular wave generating circuit 42 at the inverting input terminal, as in the switching power supply device 10. A reference triangular wave voltage Vd1 is input from the output. Therefore, a high level (voltage Vcc) is output during a period when the reference triangular wave voltage Vd1 is lower than the output voltage signal Vd2, and a low level is output during a high period. The triangular wave generation circuit 34 of the PWM circuit 28 receives the triangular wave reset signal Vc, the second transistor element 68 resets the voltage across the timer capacitor 64, and then the second transistor 68 is turned off and the both ends of the timer capacitor 64. And has a function of generating a sawtooth reference triangular wave voltage Vd1, and the configuration is the same as that of the switching power supply device 10 described above.

第一の信号トランス112の二次巻線112bは、ドットが付された側の一端が出力側制御回路用電圧源44に接続され、他の一端がバッファ回路74の出力に接続されている。OFF信号発生回路120は、上記スイッチング電源装置10と同様に、PWM信号Veを微分する微分回路72と、微分回路72の微分信号が入力され、信号トランス24の二次巻線24bのドットが付されていない側の一端に信号出力するバッファ回路74を備えているが、ダイオード76は削除されている。従って、その出力信号であるOFF信号Vfは、微分回路72の出力がハイレベルのときは、ハイレベル電圧である電源電圧Vcc2となり、微分信号がローレベルの短い期間だけ、ほぼゼロ電圧となる。
第一の信号トランス112の一次巻線112aは、ドットが付された一端が入力側制御回路用電圧源32に接続され、他の一端が駆動パルス発生回路30のNAND2の入力に接続されている。従って、OFF信号Vfが短幅のローレベルを示しているとき、一次巻線112aに正方向(ドットを付した側)に電圧が発生する。そして、OFF信号Vfがローレベルのときに一次巻線112aに発生した正電圧が、上述したOFF信号Vgとして、駆動パルス発生回路30に入力される。
The secondary winding 112 b of the first signal transformer 112 has one end connected to the dot side connected to the output-side control circuit voltage source 44 and the other end connected to the output of the buffer circuit 74. Similarly to the switching power supply device 10, the OFF signal generation circuit 120 receives a differential circuit 72 for differentiating the PWM signal Ve and a differential signal of the differential circuit 72, and a dot of the secondary winding 24 b of the signal transformer 24 is attached. A buffer circuit 74 for outputting a signal is provided at one end of the non-side, but the diode 76 is omitted. Therefore, the OFF signal Vf which is the output signal becomes the power supply voltage Vcc2 which is a high level voltage when the output of the differentiating circuit 72 is at a high level, and becomes almost zero voltage only during a period in which the differential signal is at a low level.
The primary winding 112 a of the first signal transformer 112 has one end with a dot attached to the input side control circuit voltage source 32 and the other end connected to the input of the NAND 2 of the drive pulse generation circuit 30. . Accordingly, when the OFF signal Vf indicates a short low level, a voltage is generated in the primary winding 112a in the positive direction (dotted side). The positive voltage generated in the primary winding 112a when the OFF signal Vf is at a low level is input to the drive pulse generation circuit 30 as the OFF signal Vg described above.

スイッチング電源装置110がパルス幅制御を行う動作は、図10のタイムチャートに示す通りである。各信号Va,Vb,Vc,Vd1,Vd2,Ve,Vf,Vh,Viの動作は、図3に示す動作と同じであるが、OFF信号Vgだけが異なり、三角波リセット信号Vcが信号トランス114に発生する期間T1も、ハイレベルを維持する。これは、三角波リセット信号を伝達する信号トランスとOFF信号を伝達する信号トランスとが別個に設けられて、互いに干渉することがないからである。   The operation in which the switching power supply 110 performs the pulse width control is as shown in the time chart of FIG. The operation of each signal Va, Vb, Vc, Vd1, Vd2, Ve, Vf, Vh, Vi is the same as that shown in FIG. 3, but only the OFF signal Vg is different, and the triangular wave reset signal Vc is sent to the signal transformer 114. The generated period T1 also maintains the high level. This is because the signal transformer for transmitting the triangular wave reset signal and the signal transformer for transmitting the OFF signal are provided separately and do not interfere with each other.

このように、スイッチング電源装置110は、2つの信号トランス112,114を備えているので、三角波リセット信号発生回路28とOFF信号発生回路120の動作上の干渉が発生することがないので、当該干渉による不安定動作を回避するための補助的回路などを付加する必要がなく、回路構成をより簡単にすることができる。また、2つの信号トランス112,114は、短幅パルスを通過させ得る性能を備えていればよいので、いずれも小型で安価に構成することができる。   As described above, since the switching power supply device 110 includes the two signal transformers 112 and 114, there is no operational interference between the triangular wave reset signal generation circuit 28 and the OFF signal generation circuit 120. It is not necessary to add an auxiliary circuit for avoiding unstable operation due to the above, and the circuit configuration can be further simplified. Further, since the two signal transformers 112 and 114 only need to have a performance capable of passing a short-width pulse, both can be configured to be small and inexpensive.

なお、この発明のスイッチング電源装置は、上記実施形態に限定されるものではない。例えば、三角波リセット信号発生回路やOFF信号発生回路は、入力されたパルス信号に基づいて、信号トランスの巻線の両端に所定のパルス信号を発生させる機能を備えた回路であればよく、周知のトランス励磁回路の中から適宜選択することができる。また、三角波発生回路についても、三角波リセット信号に基づいてリセット可能なPWM変調用の基準三角波電圧を発生させる構成であれば、自由に変更できる。   The switching power supply device of the present invention is not limited to the above embodiment. For example, the triangular wave reset signal generation circuit and the OFF signal generation circuit may be any circuit that has a function of generating a predetermined pulse signal at both ends of the winding of the signal transformer based on the input pulse signal. The transformer excitation circuit can be selected as appropriate. Further, the triangular wave generating circuit can be freely changed as long as it is configured to generate a reference triangular wave voltage for PWM modulation that can be reset based on a triangular wave reset signal.

また、制御用の各信号のロジックは、必ずしも図3、図7及び図10で例示した動作と同一である必要はなく、駆動パルスViが主スイッチング素子14をオン・オフするための所定のロジックを有し、且つ、信号トランスの二次巻線にハイレベルの電圧が印加される時間が短幅であれば、各信号のハイレベルとローレベルが逆位相になる回路構成であってもよい。   Further, the logic of each signal for control is not necessarily the same as the operation illustrated in FIG. 3, FIG. 7, and FIG. 10, and a predetermined logic for turning on / off the main switching element 14 by the drive pulse Vi is shown. If the time during which the high level voltage is applied to the secondary winding of the signal transformer is short, the circuit configuration may be such that the high level and the low level of each signal are in opposite phases. .

また、入力側制御回路部分及び出力側制御回路部分は、アナログ/デジタル変換器(A/D変換器)、クロック、CPU、メモリ等を備えたマイクロコンピュータ内に集積して設けてもよい。   Further, the input side control circuit portion and the output side control circuit portion may be integrated and provided in a microcomputer provided with an analog / digital converter (A / D converter), a clock, a CPU, a memory, and the like.

10,90,110 スイッチング電源装置
14,92a,92b 主スイッチング素子
16 インバータ回路
18 主トランス
18a 入力巻線
18b 出力巻線
22 整流平滑回路
22a,98a 整流回路
22b,98b 平滑回路
24 信号トランス
24a 一次巻線
24b 二次巻線
26 基本パルス発生回路
28 三角波リセット信号発生回路
30,94 駆動パルス発生回路
32 入力側制御回路用電圧源
34 誤差増幅回路
36 PWM回路
38,120 OFF信号発生回路
40 比較器
42 三角波発生回路
44 出力側制御回路用電圧源
50 微分回路
52 第一のトランジスタ素子
54 ダイオード
58 分圧抵抗
57 オペアンプ
60 基準電圧発生回路
62 帰還回路
64 タイマコンデンサ
66 充電抵抗
68 第二のトランジスタ素子
70 第二のトランジスタ素子駆動回路
72 微分回路
74 バッファ回路
76 ダイオード
80 過電流検出回路
82 電流検出抵抗
83 比較器
84 分圧抵抗
86 RCフィルタ
96a,96b コンデンサ
106 ハイサイド駆動手段
108 カレント・トランス
110 整流回路
112 第一の信号トランス
112a 一次巻線
112b 二次巻線
114 第二の信号トランス
114a 一次巻線
114b 二次巻線
Va ON信号
Vb,Vc 三角波リセット信号
Vd1 基準三角波電圧
Vd2 誤差増幅回路
Ve PWM信号
Vf,Vg OFF信号
Vi,Vk,Vj 駆動パルス
Vcc,Vcc1,Vcc2 電源電圧
10, 90, 110 Switching power supply device 14, 92a, 92b Main switching element 16 Inverter circuit 18 Main transformer 18a Input winding 18b Output winding 22 Rectifier smoothing circuit 22a, 98a Rectifier circuit 22b, 98b Smoothing circuit 24 Signal transformer 24a Primary winding Line 24b Secondary winding 26 Basic pulse generation circuit 28 Triangular wave reset signal generation circuit 30, 94 Drive pulse generation circuit 32 Voltage source for input side control circuit 34 Error amplification circuit 36 PWM circuit 38, 120 OFF signal generation circuit 40 Comparator 42 Triangular wave generation circuit 44 Output side control circuit voltage source 50 Differentiation circuit 52 First transistor element 54 Diode 58 Voltage dividing resistor 57 Operational amplifier 60 Reference voltage generation circuit 62 Feedback circuit 64 Timer capacitor 66 Charging resistor 68 Second transistor element 70 Second run Star element drive circuit 72 differentiation circuit 74 buffer circuit 76 diode 80 overcurrent detection circuit 82 current detection resistor 83 comparator 84 voltage dividing resistor 86 RC filter 96a, 96b capacitor 106 high side drive means 108 current transformer 110 rectifier circuit 112 first Signal transformer 112a Primary winding 112b Secondary winding 114 Second signal transformer 114a Primary winding 114b Secondary winding Va ON signal Vb, Vc Triangular wave reset signal Vd1 Reference triangular wave voltage Vd2 Error amplification circuit Ve PWM signals Vf, Vg OFF signal Vi, Vk, Vj Drive pulse Vcc, Vcc1, Vcc2 Power supply voltage

Claims (6)

主スイッチング素子のオン・オフによって直流の入力電圧を断続し、交流電圧を発生させるインバータ回路と、
前記インバータ回路が発生させた交流電圧が入力巻線に印加され、その交流電圧を変圧して出力巻線から出力する主トランスと、
前記出力巻線の両端電圧を整流平滑し、直流の出力電圧を生成して負荷に電力供給する整流平滑回路とを備え、
前記主スイッチング素子のオン・オフをパルス幅制御することによって前記出力電圧を定電圧化する絶縁型のスイッチング電源装置において、
前記出力電圧を基準電圧と比較し、誤差分を増幅した出力電圧信号を出力する誤差増幅回路と、
比較器と所定の周期で繰り返す基準三角波電圧を生成する三角波発生回路とで構成され、前記出力電圧信号と前記基準三角波電圧とを前記比較器で比較することによって、前記出力電圧信号をパルス幅変調したPWM信号を出力するPWM回路と、
前記PWM信号に基づき、前記主スイッチング素子をオフさせるタイミングで発生する短幅パルスであるOFF信号を生成するOFF信号発生回路と、
前記OFF信号が二次巻線に入力され、絶縁された一次巻線に伝達して出力する信号トランスと、
前記主スイッチング素子をオンさせるタイミングで発生する一定周期の矩形のパルスであるON信号を生成する基本パルス発生回路と、
前記ON信号が発生したタイミングで前記基準三角波電圧を初期値にリセットするための短幅パルスである三角波リセット信号を生成し、前記信号トランスの前記一次巻線及び前記二次巻線を介して前記三角波発生回路に向けて出力する三角波リセット信号発生回路と、
前記ON信号及び前記OFF信号に基づき、前記主スイッチング素子をオン・オフさせる矩形の駆動パルスを生成する駆動パルス発生回路とを備え、
前記誤差増幅回路、前記PWM回路及び前記OFF信号発生回路は、前記三角波リセット信号が発生し該パルス幅の期間が経過した後であって、次の三角波リセット信号が発生する前に、前記OFF信号を発生させるように構成されていることを特徴とするスイッチング電源装置。
An inverter circuit that generates an AC voltage by intermittently switching a DC input voltage by turning on and off the main switching element;
An AC voltage generated by the inverter circuit is applied to the input winding, a main transformer that transforms the AC voltage and outputs it from the output winding;
A rectifying / smoothing circuit for rectifying and smoothing the voltage across the output winding, generating a DC output voltage and supplying power to the load;
In an insulation type switching power supply device that makes the output voltage constant by controlling on / off of the main switching element by pulse width control,
An error amplification circuit that compares the output voltage with a reference voltage and outputs an output voltage signal obtained by amplifying an error; and
Comprising a comparator and a triangular wave generating circuit for generating a reference triangular wave voltage that repeats at a predetermined cycle, and comparing the output voltage signal and the reference triangular wave voltage with the comparator, the output voltage signal is pulse width modulated. A PWM circuit for outputting the PWM signal,
An OFF signal generation circuit that generates an OFF signal that is a short pulse generated at a timing of turning off the main switching element based on the PWM signal;
A signal transformer for inputting the OFF signal to the secondary winding and transmitting the OFF signal to the isolated primary winding;
A basic pulse generating circuit for generating an ON signal which is a rectangular pulse having a fixed period generated at a timing of turning on the main switching element;
A triangular wave reset signal that is a short pulse for resetting the reference triangular wave voltage to an initial value at a timing when the ON signal is generated is generated, and the triangular winding reset signal is transmitted through the primary winding and the secondary winding of the signal transformer. A triangular wave reset signal generating circuit for output to the triangular wave generating circuit;
A drive pulse generation circuit that generates a rectangular drive pulse for turning on and off the main switching element based on the ON signal and the OFF signal;
The error amplifying circuit, the PWM circuit, and the OFF signal generation circuit are configured so that the OFF signal is generated after the triangular wave reset signal is generated and the period of the pulse width has elapsed, and before the next triangular wave reset signal is generated. A switching power supply device configured to generate
前記駆動パルス発生回路は、セット・リセット・フリップフロップを含むラッチ回路で構成され、該セット・リセット・フリップフロップは、前記ON信号がセット信号として入力され、一次巻線が出力する前記OFF信号の反転信号がリセット信号として入力されて処理を行い、
前記主スイッチング素子をオンさせるために前記駆動パルスがハイレベルを示す期間は、前記ON信号が発生し該パルス幅の期間が経過した後に開始するようゲートがかけられ、
前記ON信号のパルス幅は、前記三角波リセット信号のパルス幅と前記OFF信号のパルス幅の合算値よりも広く設定されている請求項1記載のスイッチング電源装置。
The drive pulse generation circuit includes a latch circuit including a set / reset flip-flop, and the set / reset flip-flop receives the ON signal as a set signal and outputs the OFF signal from the primary winding. An inverted signal is input as a reset signal and processed
In order to turn on the main switching element, the period in which the drive pulse is at a high level is gated to start after the ON signal is generated and the period of the pulse width has elapsed,
2. The switching power supply device according to claim 1, wherein a pulse width of the ON signal is set wider than a sum of a pulse width of the triangular wave reset signal and a pulse width of the OFF signal.
前記三角波リセット信号発生回路は、前記ON信号を微分する微分回路と、前記微分回路が出力した微分信号が自己の駆動端子・グランド端子間に入力され、前記微分信号がハイレベルのときにオンする第一のトランジスタ素子とで構成され、
前記信号トランスの前記一次巻線は、一端が一次側制御回路用電圧源に接続され、前記OFF信号を出力する他の一端が前記トランジスタ素子のコレクタ端子に接続され、
前記誤差増幅回路は、出力電圧を反転増幅して出力電圧信号を出力するよう構成され、
前記PWM回路の前記三角波発生回路は、充電用抵抗及びタイマコンデンサの直列回路と、前記タイマコンデンサの両端に接続された第二のトランジスタ素子と、前記信号トランスの前記二次巻線の一端であって、前記一次巻線の前記一次側制御回路用電圧源に接続された一端と同極性側の一端に接続された第二のトランジスタ駆動回路とで構成され、
前記PWM回路の前記比較器は、非反転入力端子に入力された出力電圧信号と、反転入力端子に入力された基準三角波電圧とを比較して矩形のPWM信号を出力するよう構成され、
前記OFF信号発生回路は、前記PWM信号を微分する微分回路と、前記微分回路が出力する微分信号を受けて動作するバッファ回路と、二次側制御回路用電圧源にアノード端子が接続され、前記二次巻線と前記第二のトランジスタ駆動回路との接続点にカソード端子が接続されたダイオードとで構成され、該バッファ回路の出力は、前記二次巻線の第二のトランジスタ駆動回路が接続されていない側の一端に接続され、前記微分信号がハイレベルのときに二次側制御用電圧源の電源電圧を出力し、前記微分信号がローレベルのときにローレベル電圧を出力するよう構成され、
前記第二のトランジスタ駆動回路は、前記二次巻線と前記第二のトランジスタ駆動回路との接続点の電位が、前記第一のトランジスタ素子がオンしたときに前記二次側制御用電圧源の電源電圧を超えたときに、前記第二のトランジスタ素子をオンさせるよう構成された請求項1又は2記載のスイッチング電源装置。
The triangular wave reset signal generation circuit is turned on when a differentiation circuit for differentiating the ON signal and a differentiation signal output from the differentiation circuit are input between its own drive terminal and ground terminal, and the differentiation signal is at a high level. It is composed of a first transistor element,
One end of the primary winding of the signal transformer is connected to a voltage source for a primary side control circuit, and the other end that outputs the OFF signal is connected to a collector terminal of the transistor element,
The error amplifier circuit is configured to invert and amplify an output voltage to output an output voltage signal,
The triangular wave generating circuit of the PWM circuit includes a series circuit of a charging resistor and a timer capacitor, a second transistor element connected to both ends of the timer capacitor, and one end of the secondary winding of the signal transformer. A first transistor connected to the primary-side control circuit voltage source of the primary winding and a second transistor drive circuit connected to one end of the same polarity side,
The comparator of the PWM circuit is configured to compare the output voltage signal input to the non-inverting input terminal with the reference triangular wave voltage input to the inverting input terminal and output a rectangular PWM signal.
The OFF signal generation circuit has a differentiation circuit that differentiates the PWM signal, a buffer circuit that operates in response to a differentiation signal output from the differentiation circuit, and an anode terminal connected to a voltage source for a secondary side control circuit, It consists of a diode whose cathode terminal is connected to the connection point between the secondary winding and the second transistor drive circuit, and the output of the buffer circuit is connected to the second transistor drive circuit of the secondary winding The power supply voltage of the secondary control voltage source is output when the differential signal is high level, and the low level voltage is output when the differential signal is low level. And
The second transistor drive circuit is configured such that a potential at a connection point between the secondary winding and the second transistor drive circuit is such that when the first transistor element is turned on, the secondary-side control voltage source 3. The switching power supply device according to claim 1, wherein the second transistor element is turned on when a power supply voltage is exceeded.
主スイッチング素子のオン・オフによって直流の入力電圧を断続し、交流電圧を発生させるインバータ回路と、
前記インバータ回路が発生させた交流電圧が入力巻線に印加され、その交流電圧を変圧して出力巻線から出力する主トランスと、
前記出力巻線の両端電圧を整流平滑し、直流の出力電圧を生成して負荷に電力供給する整流平滑回路とを備え、
前記主スイッチング素子のオン・オフをパルス幅制御することによって前記出力電圧を定電圧化する絶縁型のスイッチング電源装置において、
前記出力電圧を基準電圧と比較し、誤差分を増幅した出力電圧信号を出力する誤差増幅回路と、
比較器と所定の周期で繰り返す基準三角波電圧を生成する三角波発生回路とで構成され、前記出力電圧信号と前記基準三角波電圧とを前記比較器で比較することによって、前記出力電圧信号をパルス幅変調したPWM信号を出力するPWM回路と、
前記PWM信号に基づき、前記主スイッチング素子をオフさせるタイミングで発生する短幅パルスであるOFF信号を生成するOFF信号発生回路と、
前記OFF信号が二次巻線に入力され、絶縁された一次巻線に伝達して出力する第一の信号トランスと、
前記主スイッチング素子をオンさせるタイミングで発生する一定周期の矩形のパルスであるON信号を生成する基本パルス発生回路と、
前記ON信号が発生したタイミングで前記基準三角波電圧を初期値にリセットするための短幅パルスである三角波リセット信号を生成する三角波リセット信号発生回路と、
前記三角波リセット信号が一次巻線に入力され、絶縁された二次巻線から前記三角波発生回路に向けて出力する第二の信号トランスと、
前記ON信号及び前記OFF信号に基づき、前記主スイッチング素子をオン・オフさせる矩形の駆動パルスを生成する駆動パルス発生回路とを備えたことを特徴とするスイッチング電源装置。
An inverter circuit that generates an AC voltage by intermittently switching a DC input voltage by turning on and off the main switching element;
An AC voltage generated by the inverter circuit is applied to the input winding, a main transformer that transforms the AC voltage and outputs it from the output winding;
A rectifying / smoothing circuit for rectifying and smoothing the voltage across the output winding, generating a DC output voltage and supplying power to the load;
In an insulation type switching power supply device that makes the output voltage constant by controlling on / off of the main switching element by pulse width control,
An error amplification circuit that compares the output voltage with a reference voltage and outputs an output voltage signal obtained by amplifying an error; and
Comprising a comparator and a triangular wave generating circuit for generating a reference triangular wave voltage that repeats at a predetermined cycle, and comparing the output voltage signal and the reference triangular wave voltage with the comparator, the output voltage signal is pulse width modulated. A PWM circuit for outputting the PWM signal,
An OFF signal generation circuit that generates an OFF signal that is a short pulse generated at a timing of turning off the main switching element based on the PWM signal;
A first signal transformer, wherein the OFF signal is input to the secondary winding and transmitted to the insulated primary winding for output;
A basic pulse generating circuit for generating an ON signal which is a rectangular pulse having a fixed period generated at a timing of turning on the main switching element;
A triangular wave reset signal generating circuit that generates a triangular wave reset signal that is a short-width pulse for resetting the reference triangular wave voltage to an initial value at a timing when the ON signal is generated;
A second signal transformer that inputs the triangular wave reset signal to the primary winding and outputs the insulated secondary winding to the triangular wave generating circuit;
A switching power supply device comprising: a drive pulse generating circuit that generates a rectangular drive pulse for turning on and off the main switching element based on the ON signal and the OFF signal.
前記駆動パルス発生回路は、セット・リセット・フリップフロップを含むラッチ回路で構成され、該セット・リセット・フリップフロップは、前記ON信号がセット信号として入力され、一次巻線が出力する前記OFF信号の反転信号がリセット信号として入力されて処理を行い、
前記主スイッチング素子をオンさせるために前記駆動パルスがハイレベルを示す期間は、前記ON信号が発生し該パルス幅の期間が経過した後に開始するようゲートがかけられ、
前記ON信号のパルス幅は、前記三角波リセット信号のパルス幅と前記OFF信号のパルス幅の合算値よりも広く設定されている請求項4記載のスイッチング電源装置。
The drive pulse generation circuit includes a latch circuit including a set / reset flip-flop, and the set / reset flip-flop receives the ON signal as a set signal and outputs the OFF signal from the primary winding. An inverted signal is input as a reset signal and processed
In order to turn on the main switching element, the period in which the drive pulse is at a high level is gated to start after the ON signal is generated and the period of the pulse width has elapsed,
5. The switching power supply device according to claim 4, wherein a pulse width of the ON signal is set wider than a sum of a pulse width of the triangular wave reset signal and a pulse width of the OFF signal.
前記主スイッチング素子に流れるスイッチング電流をスイッチング周期毎に検出し、スイッチング電流のピーク値が基準値を超えたときに過電流信号を前記セット・リセット・フリップフロップに向けて出力する過電流検出回路を備え、
前記駆動パルス発生回路は、前記過電流信号を受けて前記セット・リセット・フリップフロップが動作し、前記主スイッチング素子がオフするように前記駆動パルスを反転させる請求項2,3又は5のいずれか記載のスイッチング電源装置。
An overcurrent detection circuit that detects a switching current flowing through the main switching element for each switching period and outputs an overcurrent signal toward the set / reset flip-flop when a peak value of the switching current exceeds a reference value; Prepared,
6. The drive pulse generation circuit according to claim 2, 3 or 5, wherein the drive pulse generation circuit receives the overcurrent signal and operates the set / reset flip-flop to invert the drive pulse so that the main switching element is turned off. The switching power supply device described.
JP2009226004A 2009-09-30 2009-09-30 Switching power supply Active JP5143104B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009226004A JP5143104B2 (en) 2009-09-30 2009-09-30 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009226004A JP5143104B2 (en) 2009-09-30 2009-09-30 Switching power supply

Publications (2)

Publication Number Publication Date
JP2011078188A JP2011078188A (en) 2011-04-14
JP5143104B2 true JP5143104B2 (en) 2013-02-13

Family

ID=44021583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009226004A Active JP5143104B2 (en) 2009-09-30 2009-09-30 Switching power supply

Country Status (1)

Country Link
JP (1) JP5143104B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013172286A (en) * 2012-02-21 2013-09-02 Shindengen Electric Mfg Co Ltd Signal transmitter
JP5972127B2 (en) * 2012-09-18 2016-08-17 新電元工業株式会社 Switching power supply
KR20140042310A (en) 2012-09-28 2014-04-07 엘지디스플레이 주식회사 Dc-dc converter control circuit and image display device using the samr and driving method thereof
JP2015089260A (en) * 2013-10-31 2015-05-07 株式会社デンソー Load drive device
CN105490541B (en) * 2014-09-19 2018-08-03 万国半导体(开曼)股份有限公司 Fixed turn-on time suitching type conversion equipment
JP7185609B2 (en) * 2019-09-19 2022-12-07 株式会社東芝 Square wave signal generation circuit and switching power supply
WO2022018959A1 (en) * 2020-07-20 2022-01-27 ローム株式会社 Signal transmission device, electronic equipment, and vehicle
CN114062758A (en) * 2021-10-23 2022-02-18 广州金升阳科技有限公司 Electric signal detection method, circuit and switching power supply

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178969A (en) * 1983-03-29 1984-10-11 Fujitsu Ltd Dc/dc converter
JPH1169781A (en) * 1997-08-28 1999-03-09 Hitachi Ltd Pulse-width modulation circuit and comparator used for it
JP3471750B2 (en) * 2000-12-14 2003-12-02 東北日本電気株式会社 Switching power supply circuit
JP2007174730A (en) * 2005-12-19 2007-07-05 Wako Denken Kk Power supply circuit
JP4821339B2 (en) * 2006-01-31 2011-11-24 株式会社村田製作所 Bidirectional pulse signal transmission circuit and isolated switching power supply
JP5347261B2 (en) * 2007-11-14 2013-11-20 株式会社村田製作所 Isolated DC-DC converter

Also Published As

Publication number Publication date
JP2011078188A (en) 2011-04-14

Similar Documents

Publication Publication Date Title
JP5143104B2 (en) Switching power supply
US7643313B2 (en) Power converter for compensating maximum output power and PWM controller for the same
US8643407B2 (en) High temperature half bridge gate driver
US8300431B2 (en) Constant-current control module using inverter filter multiplier for off-line current-mode primary-side sense isolated flyback converter
US8498135B2 (en) Switching mode power supply with spectrum shaping and the method thereof
CN108880294B (en) Power conversion device and synchronous rectification controller thereof
JP5182503B2 (en) Switching power supply
JP5170241B2 (en) Isolated switching power supply
US8004862B2 (en) Offline synchronous rectifying circuit with current transformer for soft switching power converters
KR20090084292A (en) Resonant converter
CN108418435B (en) Synchronous rectification flyback DC-DC power supply conversion device
JP7212261B2 (en) switching power supply
JP2009284667A (en) Power supply device, its control method, and semiconductor device
TW200539557A (en) Low audible noise power supply method and controller therefor
US20140268914A1 (en) Method of controlling synchronous rectifier for power converter, control circuit, and power converter thereof
JP2016144258A (en) High-frequency insulation gate driver circuit and gate circuit driving method
US20210203239A1 (en) Isolated power supply and control circuit thereof
JP2006254590A (en) Artificial resonance system switching power supply and artificial resonance system switching power circuit using the same
JP2004173480A (en) Dc-dc converter
JP5217535B2 (en) DC-DC converter
JP5533313B2 (en) Level shift circuit and switching power supply device
JP2019080433A (en) Synchronous rectification circuit and switching power unit
JP6218722B2 (en) Switching power supply
JP5471862B2 (en) Level shift circuit and switching power supply device
TWI759736B (en) Signal transmission circuit for providing control information from secondary side to primary side of power converter, and control circuit for power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110513

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121024

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5143104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250