JP5140470B2 - Series cell voltage balance correction circuit - Google Patents
Series cell voltage balance correction circuit Download PDFInfo
- Publication number
- JP5140470B2 JP5140470B2 JP2008078607A JP2008078607A JP5140470B2 JP 5140470 B2 JP5140470 B2 JP 5140470B2 JP 2008078607 A JP2008078607 A JP 2008078607A JP 2008078607 A JP2008078607 A JP 2008078607A JP 5140470 B2 JP5140470 B2 JP 5140470B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- series
- cells
- circuit
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012937 correction Methods 0.000 title claims description 50
- 210000004027 cell Anatomy 0.000 claims description 99
- 238000001514 detection method Methods 0.000 claims description 36
- 210000000352 storage cell Anatomy 0.000 claims description 12
- 230000001960 triggered effect Effects 0.000 claims description 8
- 238000003079 width control Methods 0.000 claims description 7
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 239000002131 composite material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000007599 discharging Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Secondary Cells (AREA)
Description
本発明は、直列セルの電圧バランス補正回路に関し、とくに、二次電池やキャパシタ等の蓄電セルを多数直列接続して使用する場合に用いて有効な技術に関する。 The present invention relates to a voltage balance correction circuit for series cells, and more particularly to a technique that is effective when a plurality of storage cells such as secondary batteries and capacitors are connected in series.
二次電池やキャパシタなどの蓄電セルは多数を直列に接続して使用する場合が多い。たとえば電気自動車の動力電源あるいや負荷平準化用の蓄電システムなどでは、数十〜数百のセルを直列接続して使用する場合が多い。 In many cases, a large number of storage cells such as secondary batteries and capacitors are connected in series. For example, in motive power sources for electric vehicles or power storage systems for load leveling, tens to hundreds of cells are often connected in series.
このような場合、セル間に電圧バラツキが生じると、最も電圧の高いセルで充電が制限され、最も電圧の低いセルで放電が制限され、結果として電池の利用効率が悪化する。この問題は直列接続数が多くなるほど顕著になる。したがって、蓄電セルの直列接続使用では、各セルの電圧の均等化が重要な課題となる。 In such a case, when voltage variation occurs between the cells, charging is restricted in the cell having the highest voltage, and discharging is restricted in the cell having the lowest voltage, resulting in deterioration of battery utilization efficiency. This problem becomes more prominent as the number of series connections increases. Therefore, equalization of the voltage of each cell is an important issue when using the storage cells connected in series.
直列接続された蓄電セルの電圧を均等化させる有効な手段としては、図7の(a)に示すように、インダクタL1、第1および第2のスイッチング素子S1,S2、および2相パルス発生器11を用いた電圧バランス補正回路が知られている(たとえば特許文献1,2参照)。
As an effective means for equalizing the voltages of the storage cells connected in series, as shown in FIG. 7A, an inductor L1, first and second switching elements S1, S2, and a two-phase pulse generator 11 is known (see, for example,
同図において、インダクタL1は、その一端が、2直列セルをなす第1のセルE1と第2のセルE2の中間接続点N1に接続されている。第1のスイッチング素子S1は、上記インダクタL1の他端と2つのセルE1,E2の一方の直列接続端との間に介在して開閉回路を形成する。 In the drawing, one end of the inductor L1 is connected to an intermediate connection point N1 between the first cell E1 and the second cell E2 forming two series cells. The first switching element S1 is interposed between the other end of the inductor L1 and one series connection end of the two cells E1 and E2 to form a switching circuit.
同様に、第2のスイッチング素子S2は、上記インダクタL1の他端と2つのセルE1,E2の他方の直列接続端との間に介在して開閉回路を形成する。2相パルス発生器11は、互いに相補の方形波パルス信号+Φ1,−Φ1(正負符号は論理または位相極性を示す、以下同じ。)を発生して第1と第2のスイッチング素子S1,S2を相補的にオン・オフさせる。 Similarly, the second switching element S2 is interposed between the other end of the inductor L1 and the other series connection end of the two cells E1 and E2 to form a switching circuit. The two-phase pulse generator 11 generates square wave pulse signals + Φ1 and −Φ1 complementary to each other (positive and negative signs indicate logic or phase polarity, the same shall apply hereinafter) to generate the first and second switching elements S1 and S2. Complementary on / off.
同図の(b)は上記電圧バランス補正回路の主要部における動作波形チャートを示す。同図において、第1のセルE1の電圧が第2のセルE2よりも高い場合(E1>E2)は、S1がオンのときに、第1のセルE1からインダクタL1に、E1−S1−L1−N1の電流経路でインダクタ電流Liが実線矢印方向に充電(蓄積)される。 FIG. 2B shows an operation waveform chart in the main part of the voltage balance correction circuit. In the figure, when the voltage of the first cell E1 is higher than that of the second cell E2 (E1> E2), when S1 is on, the first cell E1 transfers to the inductor L1, and E1-S1-L1 The inductor current Li is charged (stored) in the direction of the solid arrow in the current path of −N1.
この後、S1がオフでS2がオンになると、インダクタL1に充電されたインダクタ電流Liが、N1−E2−S2−L1の電流経路で放電される。この放電は、第2のセルE2を充電しながら行われる。 Thereafter, when S1 is turned off and S2 is turned on, the inductor current Li charged in the inductor L1 is discharged through the current path N1-E2-S2-L1. This discharge is performed while charging the second cell E2.
上記とは反対に、第2のセルE2の電圧が第1のセルE1のそれよりも高い場合(E1<E2)は、S2がオンのときに、第2のセルE2からインダクタL1に、E2−N1−L1−S2の電流経路でインダクタ電流Liが破線矢印方向に充電される。 Contrary to the above, when the voltage of the second cell E2 is higher than that of the first cell E1 (E1 <E2), when S2 is on, the second cell E2 switches to the inductor L1 and E2 The inductor current Li is charged in the direction of the broken line arrow through the current path of -N1-L1-S2.
この後、S2がオフでS1がオンになると、インダクタL1に充電されたインダクタ電流Liが、S1−E1−N1−L1の電流経路で放電される。この放電は、第1のセルE1を充電しながら行われる。 Thereafter, when S2 is turned off and S1 is turned on, the inductor current Li charged in the inductor L1 is discharged through the current path of S1-E1-N1-L1. This discharge is performed while charging the first cell E1.
上記のように、2つのセルE1,E2間では、インダクタL1を介した電気エネルギーの授受が行われる。これにより、各セルE1,E2の電圧が均等化される。 As described above, electrical energy is transferred between the two cells E1 and E2 via the inductor L1. Thereby, the voltages of the cells E1, E2 are equalized.
この均等化動作において、インダクタ電流iLは放電により時間と共に減少するが、この放電電流がゼロになると、今度はその放電電流とは逆方向の充電電流が流れるようになる。したがって、2つのセルE1,E2の電圧がほぼ等しいバランス状態(E1≒E2)にある場合、S1,S2のオン期間ごとに、インダクタ電流iLの放電と充電がほぼ等量ずつ行われるようになる。つまり、インダクタL1を介して行われる電気エネルギーの授受が、2つのセルE1,E2間でほぼ等量ずつ行われる。これにより、電圧バランス状態が維持される。 In this equalization operation, the inductor current iL decreases with time due to discharge, but when this discharge current becomes zero, a charging current in a direction opposite to the discharge current flows. Therefore, when the voltages of the two cells E1 and E2 are in a substantially equal balance state (E1≈E2), the inductor current iL is discharged and charged approximately equal amounts for each ON period of S1 and S2. . That is, the transfer of electrical energy performed via the inductor L1 is performed approximately equally between the two cells E1 and E2. Thereby, a voltage balance state is maintained.
ところが、上述した電圧バランス補正回路には次のような問題があった。
すなわち、上述した電圧バランス補正回路では、たとえば図7の(b)に示すように、2つのセルE1,E2の電圧がほぼ等しくなるバランス状態になった場合でも、インダクタ電流iLの充電と放電が、そのバランス状態になる前と同じように行われている。つまり、電圧バランス補正回路は、バランス補正の必要性の有無あるいは程度にかかわらず、常にフル稼動状態にある。
However, the voltage balance correction circuit described above has the following problems.
That is, in the voltage balance correction circuit described above, for example, as shown in FIG. 7B, charging and discharging of the inductor current iL are performed even in a balanced state where the voltages of the two cells E1 and E2 are substantially equal. It ’s done just as it was before it was in balance. That is, the voltage balance correction circuit is always in a full operation state regardless of whether or not the balance correction is necessary.
このインダクタ電流iLの充電と放電には、たとえばインダクタL1やスイッチング素子S1,S2に寄生する抵抗等のインピーダンス成分等により、何がしかの電力損失をともなう。このため、バランス補正の必要性に関係なく常に同じように動作する上記電圧バランス補正回路では、無駄な電力損失が多いという問題があった。 The charging and discharging of the inductor current iL involve some power loss due to impedance components such as resistances parasitic on the inductor L1 and the switching elements S1 and S2, for example. For this reason, the voltage balance correction circuit that always operates in the same manner regardless of the necessity of balance correction has a problem that there is a lot of wasted power loss.
そこで、本発明者は、図8に示すように、第1と第2のスイッチング素子S1,S2のオン期間(tw)をバランス補正の必要性の有無あるいは程度に応じて可変設定することにより、そのバランス補正に伴う電力損失を低減させる技術を検討した。 Therefore, as shown in FIG. 8, the present inventor variably sets the ON period (tw) of the first and second switching elements S1 and S2 depending on whether or not the necessity of balance correction is necessary, We studied a technique to reduce the power loss associated with the balance correction.
この技術は、特許文献3として開示されているが、同図に示すように、第1と第2のスイッチング素子S1,S2の制御パルス信号Φ1,Φ2のデューティ幅tw(S1およびS2のオン期間)を、2直列セルをなす第1のセルE1と第2のセルE2の電圧差Vxに応じて可変制御することにより、電力損失を増大させる過剰動作を回避させることができる。
This technique is disclosed as
図8は、特許文献3に開示されたバランス補正回路の要部における動作波形チャートを示したものであって、(a)と(e)は、第1のセルE1と第2のセルE2間に比較的大きな電圧差が現れた場合の動作(E1>E2またはE1<E2)を示す。
FIG. 8 shows an operation waveform chart in the main part of the balance correction circuit disclosed in
この場合、第1のスイッチング素子S1,S2は一定周期(tw+td)で交互にオン・オフさせられる。これにより、一方のセルE1(またはE2)からインダクタL1にインダクタ電流iLを充電させる充電期間と、そのインダクタ電流iLで他方のセルE2(またはE1)を充電する放電期間とが交互に切換設定される。 In this case, the first switching elements S1 and S2 are alternately turned on and off at a constant cycle (tw + td). As a result, a charging period for charging the inductor current iL from the one cell E1 (or E2) to the inductor L1 and a discharging period for charging the other cell E2 (or E1) with the inductor current iL are alternately switched and set. The
さらに、S1,S2のいずれかがオンとなる充放電期間(tw)が、S1,S2が共にオフとなる休止期間tdに比べて十分に長くなるように設定される。これにより、インダクタL1を介して行われるセルE1(またはE2)からセルE2(またはE1)への充電量(電気エネルギー)が大きくなって、両セルE1,E2間の電圧が急速に均等化されるようになる。 Furthermore, the charging / discharging period (tw) in which one of S1 and S2 is turned on is set to be sufficiently longer than the suspension period td in which both S1 and S2 are turned off. As a result, the amount of charge (electric energy) from the cell E1 (or E2) to the cell E2 (or E1) performed via the inductor L1 increases, and the voltage between the cells E1 and E2 is rapidly equalized. Become so.
(b)と(d)はそれぞれ、2つのセルE1,E2の電圧差が縮小した場合(E1≒E2)の動作を示す。この場合、スイッチング素子S1,S2は一定周期でオン・オフされるが、S1,S2のいずれかがオンとなる充放電期間(tw)は短縮され、代わりに、S1,S2が共にオフとなる休止期間tdが長く設定される。 (B) and (d) show operations when the voltage difference between the two cells E1 and E2 is reduced (E1≈E2), respectively. In this case, the switching elements S1 and S2 are turned on / off at a constant cycle, but the charge / discharge period (tw) in which either S1 or S2 is turned on is shortened, and instead, both S1 and S2 are turned off. The pause period td is set longer.
(c)は、セルE1,E2の電圧が完全にバランスした場合の動作(E1=E2)を示す。この場合、スイッチング素子S1,S2は共にオフ状態を継続し、インダクタL1への充放電がまったく行われない休止期間tdだけとなる。 (C) shows the operation (E1 = E2) when the voltages of the cells E1, E2 are perfectly balanced. In this case, both of the switching elements S1 and S2 continue to be in the off state, and only the idle period td in which charging / discharging of the inductor L1 is not performed at all is performed.
上記ように、2つのセルE1,E2間の電圧差Vxが縮小したときに、第1および第2のスイッチング素子S1,S2を共にオフにさせる休止期間tdを置くことにより、電力損失を増大させる過剰動作を回避させることができる。これにより、直列接続された複数の蓄電セルの電圧を、大きな電力損失をともなうことなく、効率良く均等化させることができる。
しかしながら、上述した従来の技術では、上記スイッチング素子S1,S2を、2つのセルE1,E2間の電圧差Vxに応じて上記のようにオン/オフ制御させるためのパルス信号Φ1,Φ2を作成する必要がある。このためには、特許文献3に記載のように、三角波形発生、アナログゲート制御、レベルシフトおよび位相反転などの複雑な波形処理操作を行うアナログ処理システムが必要となる。このようなアナログ処理システムは、構成が複雑であるとともにIC化が困難であるという問題がある。
However, in the above-described conventional technique, the pulse signals Φ1 and Φ2 for making the switching elements S1 and S2 on / off-controlled as described above according to the voltage difference Vx between the two cells E1 and E2 are generated. There is a need. For this purpose, as described in
本発明は、以上のような問題を解決するものであって、その目的は、直列接続された複数の蓄電セルの電圧を、簡単かつ小規模でIC化にも適した回路でもって、大きな電力損失をともなうことなく、効率良く均等化させることができる直列セルの電圧バランス補正回路を提供することにある。 The present invention solves the above-described problems, and an object of the present invention is to generate a large amount of electric power by using a simple, small-scale circuit suitable for IC integration with a plurality of storage cells connected in series. An object of the present invention is to provide a series cell voltage balance correction circuit capable of efficiently equalizing without loss.
本発明の上記以外の目的および構成については、本明細書の記述および添付図面にてあきらかにする。 Other objects and configurations of the present invention will be clarified in the description of the present specification and the accompanying drawings.
本発明が提供する解決手段は以下のとおりである。
(1)直列接続された複数の蓄電セルの各電圧を均等化させるために、直列接続順で前後して2直列セルをなす第1のセルと第2のセルの中間接続点に一端が接続するインダクタと、上記2直列セルの一方の直列端と上記インダクタの他端との間に介在して開閉回路を形成する第1のスイッチング素子と、上記2直列セルの他方の直列端と上記インダクタの他端との間に介在して開閉回路を形成する第2のスイッチング素子とを備え、
第1と第2のスイッチング素子を交互にオン・オフ動作させることにより、一方のセルから上記インダクタにインダクタ電流を充電させる充電期間と、そのインダクタ電流を、他方のセルを充電する経路で放電させる放電期間とを交互に切換設定するようにした直列セルの電圧バランス補正回路であって、
周期的にトリガー駆動されて第1の単発パルス信号を出力する第1のワンショットマルチバイブレータと、上記第1の単発パルス信号の立ち下がりでトリガー駆動されて第2の単発パルス信号を出力する第2のワンショットマルチバイブレータを備え、
上記第1の単発パルス信号と上記第2の単発パルス信号を用いて上記第1のスイッチング素子と上記第2のスイッチング素子を交互にオン・オフ制御するとともに、上記2つのセル間の電圧差を検出し、この検出値の増大に応じて各単発パルス信号のパルス幅を拡大させるように上記ワンショットマルチバイブレータの動作条件を上記検出値で可変制御することを特徴とする直列セルの電圧バランス補正回路。
The solution provided by the present invention is as follows.
(1) In order to equalize the voltages of a plurality of power storage cells connected in series, one end is connected to an intermediate connection point between the first cell and the second cell that form two series cells in the order of series connection. A first switching element that forms an open / close circuit between one series end of the two series cells and the other end of the inductor, the other series end of the two series cells, and the inductor A second switching element that forms an open / close circuit interposed between the other end of
By alternately turning on and off the first and second switching elements, a charging period in which the inductor current is charged from one cell to the inductor, and the inductor current is discharged through a path for charging the other cell. A voltage balance correction circuit for a series cell configured to alternately switch and set a discharge period,
Outputs the first one-shot multivibrator regulator, a second single pulse signal is triggered driven at the falling of the first single pulse signal to output a first single pulse signal is periodically triggered drive a second one-shot multivibrator regulator,
The first switching element and the second switching element are alternately turned on / off using the first single pulse signal and the second single pulse signal, and the voltage difference between the two cells is set. detecting, voltage balance for series-connected cells, characterized by variably controlling the operating conditions of the one-shot multivibrator regulator so as to enlarge the pulse width of each single pulse signal in response to an increase of the detected value with the detection value Correction circuit.
(2)上記手段(1)において、上記2つのセル間の電圧差の絶対値を出力する絶対値検出回路を備え、この絶対値検出回路の出力電圧で上記ワンショットマルチバイブレータの単発パルス信号のパルス幅を制御することを特徴とする直列セルの電圧バランス補正回路。 (2) In the above means (1) comprises an absolute value detecting circuit for outputting an absolute value of the voltage difference between the two cells, single pulse signal of the one-shot multivibrator regulator output voltage of the absolute value detection circuit A voltage balance correction circuit for a series cell, characterized by controlling the pulse width of the cell.
(3)上記手段(1)または(2)において、上記2つのセル間の電圧差の極性を検出する極性検出回路と、この極性検出回路の検出出力で第1のスイッチング素子と第2のスイッチング素子のオン/オフ動作順を切替設定する信号切替回路を備えたことを特徴とする直列セルの電圧バランス補正回路。 (3) In the means (1) or (2), the polarity detection circuit for detecting the polarity of the voltage difference between the two cells, and the first switching element and the second switching by the detection output of the polarity detection circuit A voltage balance correction circuit for a series cell, comprising a signal switching circuit for switching and setting the order of ON / OFF operation of elements.
(4)上記手段(1)〜(3)のいずれかにおいて、上記ワンショットマルチバイブレータは、所定の電源電圧と可変設定される制御電圧との間に抵抗素子を介して接続されることにより両電圧の電圧差で定常的に充電される容量素子と、この容量素子の高電位側端子に現れる電圧が所定のしきい値以上のときにオン駆動されるトランジスタとを有し、上記容量素子の低電位側端子を基準電位に一時的にスイッチ接続することにより、上記トランジスタが、上記電圧差を可変要素とする時間だけオフとなるトリガーが行われて単発パルス信号が生成されることを特徴とする直列セルの電圧バランス補正回路。 In any one of (4) above means (1) to (3), the one-shot multivibrator regulator, by being connected through a resistor element between the control voltage to be a predetermined power supply voltage and a variable set A capacitor element that is steadily charged with a voltage difference between the two voltages, and a transistor that is turned on when a voltage that appears at a high potential side terminal of the capacitor element is equal to or higher than a predetermined threshold value. When the low potential side terminal of the transistor is temporarily switched to the reference potential, the transistor is triggered to be turned off for a period of time using the voltage difference as a variable element to generate a single pulse signal. A voltage balance correction circuit for the series cell.
(5)上記手段(1)〜(4)のいずれかにおいて、上記インダクタに流れる電流を検出し、この電流が所定の制限値を超えないように上記第1のワンショットマルチバイブレータの単発パルス信号幅を短縮または制限するようなフィードバック制御を行うことを特徴とする直列セルの電圧バランス補正回路。 (5) In any of the above means (1) to (4), detects a current flowing through the inductor, single pulse of the so this current does not exceed a predetermined limit value the first one-shot multivibrator regulator A voltage balance correction circuit for a series cell, which performs feedback control to shorten or limit a signal width.
(6)上記手段(1)〜(5)のいずれかにおいて、上記2つのセル間の電圧差を差動増幅器で増幅し、この差動増幅出力電圧の絶対値を検出して上記ワンショットマルチバイブレータのパルス幅制御電圧を得るとともに、上記差動増幅出力を高利得の単一入力増幅器で飽和増幅することにより上記電圧差の極性検出信号を得ることを特徴とする直列セルの電圧バランス補正回路。 (6) In any one of the means (1) to (5), a voltage difference between the two cells is amplified by a differential amplifier, and an absolute value of the differential amplified output voltage is detected to detect the one-shot multi A voltage balance correction circuit for a series cell, wherein a pulse width control voltage of a vibrator is obtained and a polarity detection signal of the voltage difference is obtained by saturation amplification of the differential amplification output with a high gain single input amplifier .
直列接続された複数の蓄電セルの電圧を、簡単かつ小規模でIC化にも適した回路でもって、大きな電力損失をともなうことなく、効率良く均等化させることができる。 The voltages of a plurality of storage cells connected in series can be efficiently equalized without a large power loss with a simple, small-scale circuit suitable for IC integration.
上記以外の作用/効果については、本明細書の記述および添付図面にてあきらかにする。 The operations / effects other than the above will be clarified in the description of the present specification and the accompanying drawings.
図1は、本発明の技術が適用された電圧バランス補正回路の第1実施形態を示す。同図に示す電圧バランス補正回路は、直列接続された複数の蓄電セルの各電圧を均等化させるものであって、インダクタL1、第1および第2のスイッチング素子S1,S2、および補正制御回路20を備える。
FIG. 1 shows a first embodiment of a voltage balance correction circuit to which the technique of the present invention is applied. The voltage balance correction circuit shown in FIG. 1 equalizes each voltage of a plurality of storage cells connected in series, and includes an inductor L1, first and second switching elements S1, S2, and a
インダクタL1は、その一端が、直列接続順で前後して2直列セルをなす第1のセルE1と第2のセルE2の中間接続点N1に接続する。その他端は、第1および第2の2つのスイッチング素子S1,S2の共通接続点に接続されている。 One end of the inductor L1 is connected to an intermediate connection point N1 between the first cell E1 and the second cell E2 that form two series cells in the order of series connection. The other end is connected to a common connection point of the first and second switching elements S1, S2.
第1のスイッチング素子S1は、上記2つのセルE1,E2の一方の直列接続端と上記インダクタL1の他端との間に介在して開閉回路を形成する。第2のスイッチング素子S2は、上記2つのセルE1,E2の他方の直列接続端と上記インダクタL1の他端との間に介在して開閉回路を形成する。 The first switching element S1 is interposed between one series connection end of the two cells E1 and E2 and the other end of the inductor L1 to form a switching circuit. The second switching element S2 is interposed between the other series connection end of the two cells E1 and E2 and the other end of the inductor L1 to form a switching circuit.
補正制御回路20は、上記2つのセルE1,E2の電圧バランス補正を行うために、第1のスイッチング素子S1と第2のスイッチング素子S2を交互にオン・オフ動作させる制御を行う。この補正制御回路20は、抵抗R1,R2、パルス発振器21、第1および第2の2つのワンショットマルチバイブレータ22,23、インバータ(極性反転回路)24、アナログ加算器25、差動増幅回路26,27、絶対値検出回路28、信号切替回路30などによって構成される。
The
抵抗R1,R2は、上記2つのセルE1,E2の直列電圧を等分割する分圧回路を形成する。このため、抵抗R1とR2は等値に設定されている。差動増幅回路26,27は、セルE1,E2の中間接続点N1に現れる電圧Vmと抵抗R1,R2の分圧電圧Vnとの電圧差(Vm−Vn)を所定利得でリニア増幅する。
The resistors R1 and R2 form a voltage dividing circuit that equally divides the series voltage of the two cells E1 and E2. For this reason, the resistors R1 and R2 are set to be equal. The
差動増幅回路26の出力電圧Vxは絶対値検出回路で28で直流化された後、ワンショットマルチバイブレータ22,23にパルス幅制御電圧として印加される。絶対値検出回路28は、たとえばダイオードの全波整流回路を用いて構成され、上記出力電圧Vxの絶対値レベルを反映する直流化電圧を出力する。
The output voltage Vx of the
今一つの差動増幅回路27は上記電圧差(Vm−Vn)を十分に大きな利得で飽和増幅することにより、上記電圧差(Vm−Vn)の極性検出信号aを出力する。この極性検出信号aはプラスまたはマイナスの一定値(飽和値)をとる一種の2値化信号である。
Another
ワンショットマルチバイブレータ22,23は単安定マルチバイブレータまたモノマルチバイブレータなどとも呼ばれているが、図2に示すように、トリガー入力があったときに所定パルス幅t1,t2の単発パルス信号p1,p2を出力する。
この場合、第1のワンショットマルチバイブレータ22は、パルス発振器21が発生する一定周期の基準パルス信号CKによって周期的にトリガー駆動され、所定パルス幅t1を有する第1の単発パルス信号p1を出力する。
The one-
In this case, the first one-
第2のワンショットマルチバイブレータ22は、上記第1の単発パルス信号p1の立ち下がりでトリガー駆動され、所定パルス幅t2を有する第2の単発パルス信号p2を出力する。
第2の単発パルス信号p2はインバータ24で極性反転された後、アナログ加算器25により、第1の単発パルス信号p1とアナログ加算される。
The second one-
The polarity of the second single pulse signal p2 is inverted by the
この加算により、図2に示すように、プラス側に振幅するパルス信号p1とマイナス側に振幅するパルス信号p2とが連続して現れる複合パルス信号p3が得られる。この複合パルス信号p3が信号切替回路30を介して、第1のスイッチング素子S1と第2のスイッチング素子S2を交互にオン/オフ制御させるパルス信号Φ1,Φ2となる。
By this addition, as shown in FIG. 2, a composite pulse signal p3 in which a pulse signal p1 having an amplitude on the plus side and a pulse signal p2 having an amplitude on the minus side appear continuously is obtained. The composite pulse signal p3 becomes pulse signals Φ1 and Φ2 for alternately turning on / off the first switching element S1 and the second switching element S2 via the
第1および第2の単発パルス信号p1,p2のパルス幅t1,t2は、絶対値検出回路28の出力電圧によって可変制御されるが、この可変制御は、2つのパルス幅t1,t2の合計時間幅(t1+t2)が上記基準パルス信号CKの周期Tよりも常に短くなる範囲で行われる。つまり、第1の単発パルス信号p1と第2の単発パルス信号p2は必ず、互いに部分的にでも重なり合うことなく交互に生成される。このためには、各単発パルス信号p1,p2のパルス幅t1,t2が上記周期Tの半分未満となるように、各ワンショットマルチバイブレータ22,23を構成するとよい。
The pulse widths t1 and t2 of the first and second single pulse signals p1 and p2 are variably controlled by the output voltage of the absolute
信号切替回路30はアナログ乗算器31と論理インバータ32によって構成され、上記極性検出信号aのプラス/マイナス極性に応じて、第1のスイッチング素子S1と第2のスイッチング素子S2のオン/オフ動作順を切替設定する。
The
すなわち、図2に示すように、セルE1,E2の電圧がE2>E1であった場合、極性検出信号aはプラス極性(a>0)となる。この場合、上記複合パルス信号p3は、プラス側に振幅する第1の単発パルス信号p1の後にマイナス側に振幅する第2の単発パルス信号p2が続く複合パルス波形となる。 That is, as shown in FIG. 2, when the voltages of the cells E1 and E2 are E2> E1, the polarity detection signal a has a positive polarity (a> 0). In this case, the composite pulse signal p3 has a composite pulse waveform in which the first single pulse signal p1 having an amplitude on the positive side is followed by the second single pulse signal p2 having an amplitude on the negative side.
プラス側に振幅する第1の単発パルス信号p1は、第2のスイッチング素子S2をオンさせるパルス信号Φ2となる。これにより、E2からインダクタL1にインダクタ電流iLが流れる。 The first single pulse signal p1 that swings to the plus side becomes a pulse signal Φ2 that turns on the second switching element S2. As a result, the inductor current iL flows from E2 to the inductor L1.
この第1の単発パルス信号p1が立ち下がって第1のスイッチング素子S1がオフに復帰すると、第2の単発パルス信号p2がインバータ32で極性反転されることにより、第1のスイッチング素子S1をオンさせるパルス信号Φ1となる。これにより、上記インダクタ電流iLはE1の充電経路を通って放電される。
上記の動作サイクルにより、E2からE1への充電によるバランス補正が行われる。
When the first single pulse signal p1 falls and the first switching element S1 returns to OFF, the polarity of the second single pulse signal p2 is inverted by the
With the above operation cycle, balance correction is performed by charging from E2 to E1.
一方、図2に示すように、セルE1,E2の電圧がE1>E2であった場合、極性検出信号aはマイナス極性(a<0)となる。この場合、上記複合パルス信号p3は、マイナス側に振幅する第1の単発パルス信号p1の後にプラス側に振幅する第2の単発パルス信号p2が続く複合パルス波形となる。 On the other hand, as shown in FIG. 2, when the voltages of the cells E1 and E2 are E1> E2, the polarity detection signal a has a negative polarity (a <0). In this case, the composite pulse signal p3 has a composite pulse waveform in which the first single pulse signal p1 having an amplitude on the minus side is followed by the second single pulse signal p2 having an amplitude on the plus side.
マイナス側に振幅する第1の単発パルス信号p1はインバータ32で極性反転されることにより、第1のスイッチング素子S1をオンさせるパルス信号Φ1となる。これにより、E2からインダクタL1にインダクタ電流iLが流れる。
The first single pulse signal p1 having an amplitude on the minus side is inverted in polarity by the
この第1の単発パルス信号p1が立ち下がって第1のスイッチング素子S1がオフに復帰すると、第2の単発パルス信号p2が第2のスイッチング素子S2をオンさせるパルス信号Φ2となる。これにより、上記インダクタ電流iLはE2の充電経路を通って放電される。
上記の動作サイクルにより、E1からE2への充電によるバランス補正が行われる。
When the first single pulse signal p1 falls and the first switching element S1 returns to OFF, the second single pulse signal p2 becomes a pulse signal Φ2 for turning on the second switching element S2. Thereby, the inductor current iL is discharged through the charging path E2.
According to the above operation cycle, balance correction by charging from E1 to E2 is performed.
上述した電圧バランス補正回路は、その主要部分が2つのワンショットマルチバイブレータ22,23を用いて構成されているが、三角波形発生、アナログゲート制御、レベルシフトおよび位相反転などの複雑な処理操作を行うアナログ処理システムは不要である。
The main part of the voltage balance correction circuit described above is composed of two one-
したがって、直列接続された複数の蓄電セルの電圧を、簡単かつ小規模でIC化にも適した回路でもって、大きな電力損失をともなうことなく、効率良く均等化させることができる。 Therefore, the voltages of a plurality of storage cells connected in series can be efficiently equalized with a simple, small-scale, and suitable circuit-integrated circuit without a large power loss.
また、図示の実施形態では、2つのセルE1,E2間の電圧差の絶対値を出力する絶対値検出回路28を備え、この絶対値検出回路28の出力電圧(Vx)で上記ワンショットマルチバイブレータ22,23の単発パルス信号p1,p2のパルス幅t1,t2を制御するようにしているが、これより、セルE1,E2間の電圧差に基づくスイッチング素子S1,S2のオン期間tw(=t1+t2)制御を簡単かつ確実に行わせることができる。
Further, in the illustrated embodiment, includes an absolute
同様に、2つのセルE1,E2間の電圧差の極性を検出するために、差動増幅器27による極性検出回路を設けるとともに、この極性検出回路の検出出力(a)で第1のスイッチング素子S1と第2のスイッチング素子S2のオン/オフ動作順を切替設定する信号切替回路30を備えたが、これも回路構成の簡略化に大きく寄与している。
Similarly, in order to detect the polarity of the voltage difference between the two cells E1 and E2, a polarity detection circuit by the
図3は、本発明の電圧バランス補正回路に用いてとくに有効なワンショットマルチバイブレータ22,23の具体的回路例を示す。
FIG. 3 shows a specific circuit example of the one-
同図に示すワンショットマルチバイブレータ22,23は、npn型バイポーラ・トランジスタQ1,Q2、トリガー用スイッチング素子Sx、時定数素子をなす容量素子C1,C2、抵抗素子R11,R12,R21,R22,R23、およびダイオードD11等によって構成される。
The one-
同図において、容量素子C1,C2はそれぞれ、所定の電源電圧+Vccと、可変設定される制御電圧Vxとの間に、抵抗素子R11−R12,R21−R22を介して接続されることにより、両電圧の電圧差(Vcc−Vx)で定常的に充電されるようになっている。 In the figure, capacitive elements C1 and C2 are respectively connected between a predetermined power supply voltage + Vcc and a variably set control voltage Vx via resistance elements R11-R12 and R21-R22. The battery is constantly charged with a voltage difference (Vcc-Vx).
トリガー用スイッチング素子Sxがオフを維持する定常状態では、容量素子C1の高電位側端子に現れる電圧が所定のしきい値以上となることにより、第1のワンショットマルチバイブレータ22を形成するトランジスタQ1に抵抗R12を介してベース電流が供給される。これにより、トランジスタQ1は定常的にオンとなり、そのコレクタから取り出される単発パルス信号p1はロウレベルを維持する。つまり、単発パルス信号p1は出力されない。
In a steady state in which the trigger switching element Sx is kept off, the voltage appearing on the high potential side terminal of the capacitive element C1 becomes equal to or higher than a predetermined threshold value, whereby the transistor Q1 forming the first one-
第2のワンショットマルチバイブレータ23を形成するトランジスタQ2は、容量素子C1の高電位側端子に現れる電圧が所定のしきい値以上となることにより、抵抗R22を介してベース電流が供給される。これにより、トランジスタQ2は定常的にオンとなり、そのコレクタから取り出される単発パルス信号p2はロウレベルを維持する。まり、単発パルス信号p2は出力されない。
The transistor Q2 forming the second one-
ここで、トリガー用スイッチング素子Sxが外部からの信号(CK)によって一時的にオン駆動されると、容量素子C1の低電位側端子がシグナルグランドに接続するとともに、C1があらかじめVxに低電位側が+の方向に充電されていることから、電圧差(Vcc+Vx)を可変要素とする時間だけオフとなるトリガーが行われて、そのオフ期間だけ単発パルス信号p1がハイレベルに立ち上がる。つまり、単発パルス信号p1が出力される。 Here, when the trigger switching element Sx is temporarily turned on by an external signal (CK), the low potential side terminal of the capacitive element C1 is connected to the signal ground, and C1 is previously set to Vx and the low potential side is Since the battery is charged in the + direction, a trigger that is turned off only for a time having the voltage difference (Vcc + Vx) as a variable element is performed, and the single pulse signal p1 rises to a high level only during the off period. That is, the single pulse signal p1 is output.
この後、容量素子C1が充電されてQ1のベース・エミッタ間の電圧(Vbe)がオンする電圧に到達すると、トランジスタQ1はオフからオンの定常状態に復帰する。このQ1のオンにより、容量素子C2の低電位側端子がシグナルグランドにスイッチ接続されて、今度は、トランジスタQ2が、上記電圧差(Vcc+Vx)を可変要素とする時間だけオフとなるトリガーが行われて、そのオフ期間だけ単発パルス信号p2がハイレベルに立ち上がる。つまり、単発パルス信号p2が出力される。 Thereafter, when the capacitive element C1 is charged and the voltage between the base and emitter of Q1 (Vbe) reaches a voltage at which it is turned on, the transistor Q1 returns from the off state to the on state. When Q1 is turned on, the low-potential side terminal of the capacitive element C2 is switched to the signal ground, and this time, the transistor Q2 is triggered to turn off only for the time using the voltage difference (Vcc + Vx) as a variable element. Thus, the single pulse signal p2 rises to a high level only during the off period. That is, the single pulse signal p2 is output.
上記のように、本発明では、その主要部に第1と第2の2つのワンショットマルチバイブレータ22,23を使用するが、これらは、図3に示したような回路とすることで、少ない素子数および非常に簡単な回路で構成することができる。
As described above, in the present invention, the first and second one-
なお、図3中のダイオードD11は、制御電圧(Vx)を電源電圧(+Vcc)以下に抑えるクランプ回路として動作する。 Note that the diode D11 in FIG. 3 operates as a clamp circuit that suppresses the control voltage (Vx) to be equal to or lower than the power supply voltage (+ Vcc).
また、図1に示した回路では、スイッチング素子S1,S2にそれぞれ、電流方向に応じてスイッチング動作する整流ダイオードD1,D2が並列接続されている。このダイオードD1,D2は、セルE1,E2の電圧に対しては逆方向となるが、インダクタ電流iLに対しては順方向となる。 In the circuit shown in FIG. 1, rectifier diodes D1 and D2 that perform switching operations according to the current direction are connected in parallel to the switching elements S1 and S2, respectively. The diodes D1 and D2 are in the reverse direction with respect to the voltages of the cells E1 and E2, but are in the forward direction with respect to the inductor current iL.
スイッチング素子S1,S2が共にオフとなった期間にインダクタ電流iLが残留していた場合、その残留インダクタ電流iLはダイオードD1またはD2を通して流れ続けることができる。これにより、インダクタL1にいったん生じたインダクタ電流iLを電圧均等化動作に無駄なく利用できるとともに、そのインダクタ電流iLを遮断した場合に生じるサージ電圧の発生を確実に抑えることができる。 If the inductor current iL remains during the period when both the switching elements S1 and S2 are off, the residual inductor current iL can continue to flow through the diode D1 or D2. Thereby, the inductor current iL once generated in the inductor L1 can be used for the voltage equalization operation without waste, and the generation of the surge voltage generated when the inductor current iL is cut off can be surely suppressed.
スイッチング素子S1,S2としてはパワーMOS−FETの使用が好適である。パワーMOS−FETには通常、そのソース・ドレインに並列なダイオードが等価的に形成されている。このダイオードは寄生ダイオードまたは内部ダイオードなどと呼ばれているが、このダイオードを上記ダイオードD1,D2として利用することにより、回路構成の簡単化および素子数の低減が可能になる、
図4は本発明の第2実施形態を示す。上述した実施形態との相違に着目すると、同図に示す実施形態では、インダクタL1に直列に電流検出用抵抗Rsを挿入し、この抵抗Rsの両端に分圧される電流検出電圧を差動増幅器33で増幅し、この増幅電圧を絶対値検出回路34で直流化した後、バッファ回路35を介して第1のワンショットマルチバイブレータ22にパルス幅制御信号として与える。
Use of power MOS-FETs is suitable as the switching elements S1 and S2. In power MOS-FETs, a diode parallel to the source and drain is normally formed. This diode is called a parasitic diode or an internal diode. By using this diode as the diodes D1 and D2, the circuit configuration can be simplified and the number of elements can be reduced.
FIG. 4 shows a second embodiment of the present invention. Focusing on the difference from the above-described embodiment, in the embodiment shown in the figure, a current detection resistor Rs is inserted in series with the inductor L1, and the current detection voltage divided across the resistor Rs is differential amplifier. amplified by 33, after direct current the amplified voltage by the absolute
この場合、そのパルス幅制御信号は、上記インダクタ電流iLが所定の制限値を超えないように第1のワンショットマルチバイブレータ22の単発パルス信号幅t1を短縮させるようなフィードバック制御信号として与えられる。
In this case, the pulse width control signal is given as a feedback control signal as the inductor current iL to shorten the single pulse signal width t1 of the first one-
これにより、セルE1,E2の電圧差が異常に大きく拡大したような場合でも、インダクタL1に過大なインダクタ電流iLが流れるのを阻止し、電流容量の小さな小型のインダクタL1も使用可能となる。 As a result, even when the voltage difference between the cells E1 and E2 is abnormally large, the inductor L1 is prevented from flowing an excessive inductor current iL, and a small inductor L1 having a small current capacity can be used.
上記構成においては、インダクタ電流iLの検出経路に一定の検出しきい値要素を介在させ、上記インダクタ電流iLが所定の制限値を越えそうになったときだけ、単発パルス信号幅t1の短縮または拡大阻止を行わせるようにするとよい。 In the above configuration, a constant detection threshold element is interposed in the detection path of the inductor current iL, and the single pulse signal width t1 is shortened or expanded only when the inductor current iL is about to exceed a predetermined limit value. It is good to make it stop.
図5は本発明の第3実施形態を示す。上述した実施形態との相違に着目すると、同図に示す実施形態では、2つのセルE1,E2間の電圧差を差動増幅器26で増幅し、この差動増幅出力電圧の絶対値を検出して上記ワンショットマルチバイブレータ22,23のパルス幅制御電圧を得るとともに、上記差動増幅出力電圧を高利得の単一入力増幅器271で飽和増幅することにより上記電圧差の極性検出信号aを得るようにしている。
FIG. 5 shows a third embodiment of the present invention. Focusing on the difference from the above-described embodiment, in the embodiment shown in the figure, the voltage difference between the two cells E1 and E2 is amplified by the
このような構成により、差動増幅器よりも構成および動作が単純な単一入力増幅器を用いることができ、これにより、回路の構成をさらに簡単化することができる。 With such a configuration, it is possible to use a single-input amplifier that is simpler in configuration and operation than the differential amplifier, thereby further simplifying the circuit configuration.
図6は、上述してきた電圧バランス補正回路を3個以上の多直列セルE1〜E6,・・・に適用する場合の結線例を示す。同図に示すように、3個以上の多直列セルE1〜E6,・・・における電圧バランス補正は、セル間の接続点ごとにインダクタL1を設置するとともに、インダクタL1ごとに第1および第2のスイッチング素子S1,S2を設置し、さらに各スイッチング素子S1,S2の組ごとに上述した補正制御回路20を設けることにより、すべてのセルE1〜E6,・・・間で電圧バランス補正を行わせることができる。
FIG. 6 shows a connection example when the voltage balance correction circuit described above is applied to three or more multi-series cells E1 to E6,. As shown in the figure, in the voltage balance correction in three or more multi-series cells E1 to E6,..., An inductor L1 is installed for each connection point between the cells, and the first and second for each inductor L1. Switching elements S1 and S2 are provided, and the
以上、本発明をその代表的な実施形態に基づいて説明したが、本発明は上述した以外にも種々の態様が可能である。 As described above, the present invention has been described based on the representative embodiments, but the present invention can have various modes other than those described above.
直列接続された複数の蓄電セルの電圧を、簡単かつ小規模でIC化にも適した回路でもって、大きな電力損失をともなうことなく、効率良く均等化させることができる。 The voltages of a plurality of storage cells connected in series can be efficiently equalized without a large power loss with a simple, small-scale circuit suitable for IC integration.
20 補正制御回路
21 パルス発振器
22 第1のワンショットマルチバイブレータ
23 第2のワンショットマルチバイブレータ
24 インバータ(極性反転)
25 アナログ加算器
26,27 差動増幅回路
271 高利得の単一入力増幅器
28 絶対値検出回路
30 信号切替回路
31 アナログ乗算器
32 論理インバータ
33 差動増幅器
34 絶対値検出回路
35 バッファ回路
a 極性検出信号
C1,C2 時定数素子をなす容量素子
CK 基準パルス信号
D1,D2,D11 ダイオード
E1〜E6 セル
iL インダクタ電流
L1 インダクタ
N1 中間接続点
p1 第1の単発パルス信号
p2 第2の単発パルス信号
p3 複合パルス信号
Q1,Q2 トランジスタ
R1,R2 抵抗(分圧回路)
R11〜R23 抵抗
S1 第1のスイッチング素子
S2 第2のスイッチング素子
Sx トリガー用スイッチング素子
Vx セル間の検出電圧(パルス幅制御電圧)
+Vcc 電源電圧
Φ1,Φ2 パルス信号
20 Correction Control Circuit 21
25
R11 to R23 Resistance S1 First switching element S2 Second switching element Sx Trigger switching element Vx Detection voltage between cells (pulse width control voltage)
+ Vcc Power supply voltage Φ1, Φ2 Pulse signal
Claims (6)
第1と第2のスイッチング素子を交互にオン・オフ動作させることにより、一方のセルから上記インダクタにインダクタ電流を充電させる充電期間と、そのインダクタ電流を、他方のセルを充電する経路で放電させる放電期間とを交互に切換設定するようにした直列セルの電圧バランス補正回路であって、
周期的にトリガー駆動されて第1の単発パルス信号を出力する第1のワンショットマルチバイブレータと、上記第1の単発パルス信号の立ち下がりでトリガー駆動されて第2の単発パルス信号を出力する第2のワンショットマルチバイブレータを備え、
上記第1の単発パルス信号と上記第2の単発パルス信号を用いて上記第1のスイッチング素子と上記第2のスイッチング素子を交互にオン・オフ制御するとともに、上記2つのセル間の電圧差を検出し、この検出値の増大に応じて各単発パルス信号のパルス幅を拡大させるように上記ワンショットマルチバイブレータの動作条件を上記検出値で可変制御することを特徴とする直列セルの電圧バランス補正回路。 In order to equalize the voltages of a plurality of storage cells connected in series, a first cell that forms two series cells back and forth in the order of series connection, and an inductor having one end connected to an intermediate connection point of the second cells, A first switching element that forms an open / close circuit between one series end of the two series cells and the other end of the inductor; the other series end of the two series cells; and the other end of the inductor And a second switching element that forms an open / close circuit interposed therebetween,
By alternately turning on and off the first and second switching elements, a charging period in which the inductor current is charged from one cell to the inductor, and the inductor current is discharged through a path for charging the other cell. A voltage balance correction circuit for a series cell configured to alternately switch and set a discharge period,
Outputs the first one-shot multivibrator regulator, a second single pulse signal is triggered driven at the falling of the first single pulse signal to output a first single pulse signal is periodically triggered drive a second one-shot multivibrator regulator,
The first switching element and the second switching element are alternately turned on / off using the first single pulse signal and the second single pulse signal, and the voltage difference between the two cells is set. detecting, voltage balance for series-connected cells, characterized by variably controlling the operating conditions of the one-shot multivibrator regulator so as to enlarge the pulse width of each single pulse signal in response to an increase of the detected value with the detection value Correction circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008078607A JP5140470B2 (en) | 2008-03-25 | 2008-03-25 | Series cell voltage balance correction circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008078607A JP5140470B2 (en) | 2008-03-25 | 2008-03-25 | Series cell voltage balance correction circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009232660A JP2009232660A (en) | 2009-10-08 |
JP5140470B2 true JP5140470B2 (en) | 2013-02-06 |
Family
ID=41247428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008078607A Active JP5140470B2 (en) | 2008-03-25 | 2008-03-25 | Series cell voltage balance correction circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5140470B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11876394B2 (en) | 2017-12-21 | 2024-01-16 | Eric Paul Grasshoff | Active cell balancing in batteries using switch mode dividers |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012191679A (en) * | 2011-03-08 | 2012-10-04 | Dendo Sharyo Gijutsu Kaihatsu Kk | Balance correction apparatus and power storage system |
JP5827019B2 (en) | 2011-03-11 | 2015-12-02 | Evtd株式会社 | Balance correction device and power storage system |
KR101478494B1 (en) | 2011-03-18 | 2014-12-31 | 아사히 가세이 일렉트로닉스 가부시끼가이샤 | Circuit for balance-charging serial storage cells and method for balance-charging serial storage cells |
JP5744598B2 (en) | 2011-03-31 | 2015-07-08 | Evtd株式会社 | Balance correction device and power storage system |
JP5126403B1 (en) * | 2011-10-31 | 2013-01-23 | 株式会社豊田自動織機 | Charge / discharge control device |
JP5864320B2 (en) | 2012-03-19 | 2016-02-17 | Evtd株式会社 | Balance correction device and power storage system |
JP6113145B2 (en) | 2012-03-19 | 2017-04-12 | Evtd株式会社 | Balance correction device and power storage system |
JP2014147148A (en) * | 2013-01-25 | 2014-08-14 | Fdk Corp | Balance correction device and power storage device |
WO2014141989A1 (en) * | 2013-03-11 | 2014-09-18 | 株式会社豊田自動織機 | Voltage equalizer and voltage equalization method |
CN105210259B (en) | 2013-04-09 | 2018-07-27 | 日商艾达司股份有限公司 | Balance correction apparatus and accumulating system |
RU2546978C2 (en) | 2013-06-27 | 2015-04-10 | Общество с ограниченной ответственностью "ЭнСол Технологии" | Battery and battery control system |
JP6205247B2 (en) * | 2013-11-18 | 2017-09-27 | Fdk株式会社 | Balance correction device and power storage device |
JP6541310B2 (en) | 2014-06-25 | 2019-07-10 | NExT−e Solutions株式会社 | Module control device, balance correction system and storage system |
JP6814437B2 (en) | 2017-02-13 | 2021-01-20 | NExT−e Solutions株式会社 | Control device, balance correction device, power storage system, and device |
JP7007681B2 (en) | 2017-09-29 | 2022-01-25 | NExT-e Solutions株式会社 | Control device, balance correction system, power storage system, and device |
US10910847B2 (en) * | 2017-12-21 | 2021-02-02 | Eric Paul Grasshoff | Active cell balancing in batteries using switch mode dividers |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088116B2 (en) * | 1988-07-01 | 1996-01-29 | トヨタ自動車株式会社 | Complete discharge method for equalization of metal / halogen battery and metal / halogen battery used for the same |
US5982142A (en) * | 1998-05-22 | 1999-11-09 | Vanner, Inc. | Storage battery equalizer with improved, constant current output filter, overload protection, temperature compensation and error signal feedback |
JP4007266B2 (en) * | 2003-07-07 | 2007-11-14 | 日産自動車株式会社 | Battery assembly |
JP4621635B2 (en) * | 2006-07-05 | 2011-01-26 | Fdk株式会社 | Series cell voltage balance correction circuit |
-
2008
- 2008-03-25 JP JP2008078607A patent/JP5140470B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11876394B2 (en) | 2017-12-21 | 2024-01-16 | Eric Paul Grasshoff | Active cell balancing in batteries using switch mode dividers |
Also Published As
Publication number | Publication date |
---|---|
JP2009232660A (en) | 2009-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5140470B2 (en) | Series cell voltage balance correction circuit | |
JP4621635B2 (en) | Series cell voltage balance correction circuit | |
JP5014714B2 (en) | Switching regulator and switching regulator control circuit | |
JP5113616B2 (en) | Relay drive circuit and battery pack using the same | |
JP5405891B2 (en) | Power supply device, control circuit, and control method for power supply device | |
JP2008206214A (en) | Switching regulator | |
US20170288440A1 (en) | Secondary control device and charging system having the same | |
JP2006320042A (en) | Boost converter | |
JP4938439B2 (en) | Switching control circuit | |
JP2012060854A (en) | Dc-dc converter | |
JP5957373B2 (en) | Charge / discharge device | |
US9000810B2 (en) | Quantizer, comparator circuit, and semiconductor integrated circuit | |
US11362534B2 (en) | Battery with switched accumulators | |
JP5966503B2 (en) | Buck-boost DC-DC converter and portable device | |
KR101988089B1 (en) | Circuit having variable output and controller comprising the same | |
US11876390B2 (en) | Battery with switched accumulators | |
US20220224124A1 (en) | Bi-directional active battery cell balancer and method for bi-directional cell balancing | |
US20010028260A1 (en) | Very low-power comparison device | |
JP5187640B2 (en) | Pulse width modulation circuit and switching amplifier | |
JP5881664B2 (en) | Power supply device, control circuit, and control method for power supply device | |
JP2000201475A (en) | Power supply equipment | |
JPS59141131A (en) | Control circuit for bistable relay | |
JP5499431B2 (en) | Triangular wave generation circuit | |
WO2017175443A1 (en) | Power supply device | |
JP6346571B2 (en) | Power system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5140470 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |