JP5133497B2 - セル間遅延時間を分析するための装置及び方法 - Google Patents

Description

本発明は、ＡＴＭ（Asynchronous Transfer Mode：非同期転送モード）ネットワークのトラフィック管理に関する。より詳細には、トラフィックの契約パラメータの迅速な識別および管理を可能にするセル到着時間を定量化および提示する手法に関する。

ＡＴＭ（Asynchronous Transfer Mode：非同期転送モード）は、世界でもっと広範に使用されているバックボーン技術である。この規格に基づいた搬送媒体は、データ、ビデオ、及び音声を超高速で送信するべく、アクセスポイント及び通信システム端部のコア内において広く使用されている。

ＡＴＭは、セルと呼ばれる単位によってユーザーデータを伝送する接続指向（connection-oriented）の転送モードである。セルを送信する前に、発信元と宛先間において、仮想接続を確立しなければならない。この仮想接続は、ＶＰ（Virtual Path：仮想経路）とＶＣ（Virtual Channel：仮想チャネル）の観点で説明されるものであり、基本的に、１つのＶＰは複数のＶＣを有している。１つの接続のすべてのセルは、ネットワーク内の同一経路を辿ることになる。接続をセットアップする際に、経路上のそれぞれのスイッチにより、ＶＰＩ（Virtual Path Identifier：仮想経路識別子）／ＶＣＩ（Virtual Channel Identifier：仮想チャネル識別子）変換テーブル内にエントリが生成される。これにより、スイッチは、到来したパケットを、そのＶＰ／ＶＣから、対応する送出ＶＰ／ＶＣに移動させることができる。

ＡＴＭネットワークは、所望のＱｏＳ（Quality of Service：サービス品質）に応じて、様々な特性により、データを伝送することができる。アプリケーションごとに、必要とするＱｏＳは異なっている。即ち、電話通信などのアプリケーションの中には、遅延に対して非常に敏感であるが、消失にはそれほど敏感でないものが存在する一方で、圧縮ビデオなどのその他のアプリケーションは、消失に対して非常に敏感である。ＡＴＭにおいては、ＣＢＲ（Constant Bit Rate：固定ビットレート）、ｒｔ−ＶＢＲ（real-time Variable Bit Rate：リアルタイム可変ビットレート）、ｎｒｔ−ＶＢＲ（non-real-time Variable Bit Rate：非リアルタイム可変ビットレート）、ＡＢＲ（Available Bit Rate：使用可能ビットレート）、及びＵＢＲ（Unspecified Bit Rate：未指定ビットレート）といういくつかのＱｏｓカテゴリを指定する。

ＣＢＲ接続では、接続をセットアップする際に、一定量の帯域を予約する。発信元は、いつでも、そして、どれだけの持続時間でも、ネゴシエートされた速度で送信することが許される。又、一時的に低速で送信することも可能である。従って、音声、ビデオ、及び回路エミュレーションなどの小さな遅延変動（ジッタ）を必要とするアプリケーションがＣＢＲ接続の恩恵を受けることになる。

ＶＢＲでは、ＰＣＲ（Peak Cell Rate：ピークセルレート）、ＣＤＶＴ（Cell Delay Variation Tolerance：セル遅延変動許容値）、ＳＣＲ（Sustainable Cell Rate：維持可能セルレート）、並びにＭＢＳ（Maximum Burst Size：最大バーストサイズ）又はＩＢＴ（Intrinsic Burst Tolerance：固有バースト許容値）をネゴシエートする。圧縮音声やビデオなどのＶＢＲに適した発信元は、バースト送信になる傾向がある。このようなアプリケーションは、大きな遅延変動（ジッタ）に耐えることができる。ＶＢＲサービスは、ｒｔ−ＶＢＲ（real-time VBR）とｎｒｔ−ＶＢＲ（non-real-time VBR）に更に分割される。これらは、遅延の上限（upper bound delay）（すなわちMaxCTD（cell transfer delay：セル転送遅延））に対する必要性によって区別されており、ｒｔ−ＶＢＲの場合には、ＭａｘＣＴＤが提供されるが、ｎｒｔ−ＶＢＲには、遅延限度は適用されない。

ＡＢＲ及びＵＢＲサービスは、残りの帯域幅を使用するものであり、これは、ＣＢＲ及びＶＢＲサービスが使用する帯域幅に基づいて、動的である。ＡＢＲ及びＵＢＲでは、エントツーエンド遅延及び遅延変動に関する厳密な制約を必要としないデータを転送する。代表的なアプリケーションは、ファイル転送や電子メールなどのコンピュータ通信である。ＵＢＲサービスにおいては、フィードバックが提供されない。即ち、これは、ネットワークが輻輳すると、ＵＢＲセルは消失する可能性があることを意味している。一方、ＡＢＲの発信元には、ネットワークからフィードバックが提供される。ネットワークは、利用可能な帯域幅と輻輳（congestion）状態に関する情報を提供する。そして、このフィードバック情報に基づいて、発信元の伝送速度が調節される。このような効率的な帯域幅の使用法により、輻輳とセルの消失が軽減される。尚、ＡＢＲサービスの場合には、接続セットアップのネゴシエーションにおいて、保証最小帯域幅（guaranteed minimum bandwidth、ＭＣＲ）がネゴシエートされる。

ネットワークに対して接続要求を提出する際には、要求に、提案トラフィック（トラフィックパラメータ）と所望サービス（Ｑｏｓパラメータ）に関する記述が含まれている。ネットワークは、アドミション制御（admission control）を実行しており、既存接続のＱｏＳに違反することなしに、その提案されたＱｏＳを満足させるのに十分なリソースが利用可能であるかどうかを判定する。そして、この両方の条件を満足させることができると判定した場合に、ネットワークは、当該要求を受け入れる。

トラフィックパラメータには、トラフィックの発信元の固有の特性が記述されている。これらのトラフィックパラメータには、セルレートの上限であるＰＣＲ（Ｐｅａｋ Ｃｅｌｌ Ｒａｔｅ：ピークセルレート）、ある程度の長いインターバルにわたって計測された平均セルレートであるＳＣＲ（Sustained Cell Rate：維持セルレート）、ＭａｘＣＲ（Maximum Cell Rate：最大セルレート）において送信可能な最大バーストサイズを記述するＣＤＶＴ（Cell Delay Variation Tolerance：セル遅延変動許容値）、ピークレートにおいて送信可能な最大バーストサイズであるＭＢＳ（Maximum Burst Size：最大バーストサイズ）、及びユーザーによる送信が許容されている最小セルレートであるＭＣＲ（Minimum Cell Rate：最小セルレート）が含まれる。

ＡＴＭのＱｏＳパラメータは、ＡＴＭレイヤ接続の性能を特徴付けるものである。これらのＱｏＳパラメータには、ネットワークの入口及び出口地点間においてセルが経験する遅延であるＭａｘ ＣＴＤ（Cell Transfer Delay：セル転送遅延）、最大−最小セル転送遅延であるピークツーピークＣＤＶ（Cell Delay Variation：セル遅延変動）、指定サービスカテゴリに属する接続が使用可能な最大容量であるＭａｘＣＲ（Maximum Cell Rate：最大セルレート）、及び消失する可能性のあるセルの割合であるＣＬＲ（Cell Loss Ratio：セル消失比）が含まれる。

ネットワークは、その入口において、ポリシング（policing）とシェイピング（shaping）を実行し、ユーザーのデータフローが合意仕様を遵守するようにしている。ＡＴＭの適合性定義においては、ＧＣＲＡ（Generic Cell Rate Algorithm：一般セルレートアルゴリズム）の１つ又は複数のインスタンスに従い、トラフィック契約に対するインターフェイスにおける適合性を定義している。ＧＣＲＡは、しばしば、「水漏れするバケツ（leaky bucket）」と呼ばれることがある。即ち、「バケツ」内にセルを受け入れるスペースが存在する限り、ＧＣＲＡはセルの通過を許容する。「バケツ」は、指定されたレートでネットワーク上にセルを漏らし、これにより、更なるセルを受け入れるための更なるスペースを生成する。そして、一杯になっている際にバケツに到来したセルは、すべて破棄される。

ＧＣＲＡは、数学的には、次の式１によって定義される。

式１
ＧＣＲＡ（Ｔ，τ）
・ｔ＜tat−τならば、セルは非準拠（nonconforming）
・それ以外ならば、セルは準拠、tat＝max(t, tat) + T
但し、t：セル到達時間、tat：理論到達時間
ＧＣＲＡ（Ｔ，τ）は、次のように機能する。即ち、すべての新しいセルについて、到着時間をＴＡＴ（Theoretical Arrival Time：理論到着時間）と比較する。そして、セルが遅延している場合には（即ち、セルレートがその公称レートよりも小さい場合には）、そのセルはＡＴＭネットワークによって受け入れられる。一方、セルが先行している場合には、その偏差が許容可能な限度内であるどうかを確認するべく検証が行われ、許容限度内であれば、セルは、ＡＴＭネットワークによって受け入れられ、そうでない場合には、破棄される。

このＧＣＲＡを使用し、ＰＣＲ（Peak Cell Rate：ピークセルレート）とＣＤＶＴ（Cell Delay Variation Tolerance：セル遅延変動許容値）間の関係と、ＳＣＲ（Sustained Cell Rate：維持セルレート）とＢＴ（Burst Tolerance：バースト許容値）間の関係を運用可能な方法で定義する。ＣＤＶＴは、ＰＣＲとの関連で定義されるが、トラフィック記述子ではない（即ち、ユーザーが指定することはできない）。実際には、ＰＣＲの発信元が厳格にＰＣＲレートを遵守しており（即ち、ＧＣＲＡ（Ｔ，τ））、ＣＤＶがローカル及び／又はパブリックＡＴＭスイッチによって追加されるという前提が存在している。

ネットワークトラフィックをＧＣＲＡに照らして試験することにより、トラフィックが契約を超過しているかどうか、並びに契約のいずれかの部分（ＰＣＲ又はＳＣＲ）において超過した状態にあるセルの数を明らかにすることができる。尚、ＧＣＲＡに照らしてトラフィックを単純に試験することにより、トラフィックが準拠しているかどうかを判定することは可能であるが、トラフィックを「定量化」したり、その準拠（又は、非準拠）の程度を示したりすることはできないことに留意することが重要である。このＧＣＲＡの使用が、実行する唯一の試験である場合には、当然のことながら、試行錯誤によって理想的な契約パラメータを確立しなければならない。

アジレントテクノロジー社のＪ６８００シリーズネットワークアナライザやＥ４３３４Ａブロードバンドシリーズ試験システムなどの様々なネットワーク試験システムは、進化を遂げ、いまや、ハイレベルな性能計測とプロトコル分析によるＡＴＭネットワークの完全且つ均一な試験を提供している。既存のネットワーク試験システムが取得する主要な計測値の１つが、ＧＣＲＡによって定義されるＣＤＶの計測である。この種の計測値により、指定されたセル到着時間からのジッタレベルの標識が提供される。しかしながら、このＣＤＶの計測が有用なのは、ＣＢＲアプリケーションの場合のみである。その名が示すように、ＣＤＶの計測においては、ＢＴ（Burst Tolerance：バースト許容値）やＳＣＲ（Sustained Cell Rate：維持セルレート）を考慮することなく、ネゴシエートされたＰＣＲを参照している。ＶＢＲアプリケーションは、相対的に大きなＰＣＲと小さなＳＣＲに依存しているのに対し、ＣＢＲアプリケーションで必要とされるのは、１つのレート（ＰＣＲ）のみである（これは、そのビットレートが一定であると想定されているためである）。従って、既知のＣＤＶの計測値は、特定のセルレートの周辺に集中している。変動計測は、この特定のセルレート周辺の時間Δに基づくものである。ＶＢＲ接続においては、対象となる複数のセルレートが存在する可能性がある。

以上のことから、本発明者らは、ユーザーによる固定ビットレートトラフィックと可変ビットレートトラフィックの契約パラメータの迅速な識別及び管理を可能にするセル到着時間を定量化及び提示するための装置及び方法に対するニーズの存在を認知するに至った。

本発明は、セル間遅延時間を分析する方法を提供する。この方法は、ＡＴＭ接続を特定するステップと、前記特定したＡＴＭ接続に係るＡＴＭセルの、続いて受信されるセルの間のセル間遅延時間にそれぞれ対応付けられ、当該対応するセル間遅延時間の発生数を示すカウント値を生成するよう構成された、複数のカウンタを設定するステップと、前記ＡＴＭセルの新しいセルを受信する度に、当該新しいセルの到着時間と該新しいセルの直前のセルの到着時間との間のセル間遅延を計測し、該計測したセル間遅延時間に対応する前記カウンタを確認して当該カウンタをインクリメントするステップと、前記複数のカウンタのカウント値に基づいて、セル間遅延時間の発生数の分布を示すグラフを表示するステップと、を含む。

また、本発明は、ＡＴＭのトラフィックを試験するシステムを提供する。このシステムは、ＡＴＭのトラフィックを搬送するネットワークに接続するインターフェイスと、前記ネットワーク上において前記ＡＴＭのトラフィックの試験を実施するべくソフトウェアによって設定可能なプロセッサと、命令を記憶したメモリと、を含んで構成される。前記命令は、前記ネットワークにおけるＡＴＭ接続を特定し、前記特定したＡＴＭ接続に係るＡＴＭセルの、続いて受信されるセルの間のセル間遅延時間にそれぞれ対応付けられ、当該対応するセル間遅延時間の発生数を示すカウント値を生成するよう構成された、複数のカウンタを設定し、前記ＡＴＭセルの新しいセルを受信する度に、当該新しいセルの到着時間と該新しいセルの直前のセルの到着時間との間のセル間遅延を計測し、該計測したセル間遅延時間に対応する前記カウンタを確認して当該カウンタをインクリメントし、前記複数のカウンタのカウント値に基づいて、セル間遅延時間の発生数の分布を示すグラフを表示する、アルゴリズムを実行するように、当システムを前記プロセッサに制御させる、ことを特徴とする。

以下、本発明について詳細に説明するが、添付の図面には、その例が示されており、これらの図面においては、類似の参照符号によって類似の要素を示している。以下の詳細な説明においては、コンピュータ可読媒体、デジタルロジック回路、関連プロセッサ、組込システム、データ取得カードによって設定された汎用パーソナルコンピュータ、及びこれらに類似するものの内部のデータビットの操作のルーチン及びシンボル表現によって実施可能な方法を提示している。本明細書において提示するこの方法は、所望の結果をもたらすデジタルロジック又はプロセッサによって実装された一連のステップ又は動作によって実施可能であり、従って、「ソフトウェア」、「ハードウェア」、「ファームウェア」、「マイクロコード」、「ルーチン」、「プログラム」、「オブジェクト」、「関数」、「サブルーチン」、「回路」、及び「手順」などの技術用語を包含している。本明細書に記述されているこれらの説明及び表現は、当業者が自らの研究内容をその他の当業者に効果的に伝達するために使用する手段である。

以下、アジレントテクノロジー社（AGILENT TECHNOLOGIES, Inc.）のJ6800シリーズネットワークアナライザやE4334Aブロードバンドシリーズ試験システムなどのアジレントテクノロジー社の試験及び計測システム上における実装との関連で、本発明の方法について説明する。尚、当業者であれば、本明細書に記述されているこの方法は、様々な試験及び計測ハードウェア、汎用コンピュータ、及びこれらの組み合わせ上において実装可能であることを認識するであろう。より端的に表現すれば、本明細書において提示するこの方法は、本質的に特定の装置やオペレーティングシステムに関係するものではなく、本明細書の開示内容に従い、様々な装置及びオペレーティングシステムを使用することが可能である。本発明の機能を実行可能な機械には、アジレントテクノロジー社（AGILENT TECHNOLOGIES, Inc.）、ヒューレットパッカード社（HEWLETT PACKARD）、及びテクトロニクス社（TEKTRONIX）、並びにその他の試験及び計測システム及び汎用演算装置の製造者などの企業によって製造されたものが含まれる。

図１は、本発明の実施例による試験及び計測システム１００のブロックダイアグラムである。この図１に示されているルーター、スイッチ、ネットワーク、又はその他の被検装置（device under test、ＤＵＴ）は、ＷＡＮやインターネットなどのネットワーク１０４に接続されている。このＤＵＴは、ネットワーク及び／又は経路、或いはネットワークを通じた経路の組み合わせ上に存在するどのようなコンポーネント又はコンポーネントの組み合わせであってよい。そして、試験及び計測システム１０６（テスタＡ）がスイッチ１０２の少なくとも１つのポートに接続されている。尚、図１には、この接続が直接的な物理接続として示されているが、必ずしもそうである必要はない。実際に、テスタＡは、ネットワーク１０４を介してスイッチ１０２に接続することも可能である。又、任意選択により、第２の試験及び計測システム１０８（テスタＢ）が、スイッチ１０２の少なくとも１つの他のポートに接続されている。この場合も、図１には、この接続が直接的な物理接続として示されているが、これも必ずしもそうである必要はない。

一例として、テスタＡは、ＤＵＴが存在しているネットワークに接続するための適切なラインインターフェイスモジュールを有するアジレントテクノロジー社のJ6800Aネットワークアナライザの形態を取ることができる。或いは、この代わりに、テスタＡは、アジレントテクノロジー社のE4200ブロードバンドシリーズ試験システムから構成することもできよう。但し、専用のテスタは、好ましくはあるが、本発明を実施するのに必要なものではない。適切なネットワークインターフェイスカードを追加することにより、本発明の計測を実行するべく汎用コンピュータを設定可能である。このような汎用コンピュータは、任意選択により、本発明を実装するための適切なプラットフォームを提供するアジレントテクノロジー社のJ6840Aネットワークアナライザソフトウェアによって設定可能である。

実際のトラフィックを計測し定量化するのに必要とされるのは、通常、１つのテスタのみである。一方、ＡＴＭスイッチのポリシング機能の違反などのシステムの限度を試験するには、制御された試験トラフィックのソース（source of controlled test traffic）が必要となる。これは、テスタＢによって提供されるが、このテスタは、例えば、送信モードで稼働するアジレントテクノロジー社のE4200ブロードバンドシリーズ試験システムの形態を取ることができる。或いは、この代わりに、ＡＴＭネットワークがE7307A 622Mb/s Q/A Robot Cardを具備する場合には、アジレントテクノロジー社のRouter Testerによって試験トラフィックを供給することも可能である。

図２は、本発明の実施例による試験及び計測システム２００のブロックダイアグラムでる。このシステム２００は、通常、バス２１２によって接続されたＣＰＵ２１０、ＲＡＭ２１４、ディスク記憶装置２１６、ＤＭＡ（Direct Memory Access）コントローラ２１８、タイマ２２０、Ｉ／Ｏサブシステム２２２、ディスプレイサブシステム２２４から構成されている。尚、この図２に示されているブロックダイアグラムは、本発明をわかりにくくすることを回避するべく単純化されていることに留意されたい。従って、省略され、或いは、図２に含むべく選択されたその他の機能コンポーネントと便利に組み合わせられた機能コンポーネントが存在している。又、この図２に示されているブロックダイアグラムは、本発明を実施可能な多数のアーキテクチャの中の１つに過ぎない。この図２に示されているアーキテクチャは、組込システムを代表するものであり、初期のパーソナルコンピュータのアーキテクチャと似ているため、「ＰＣアーキテクチャ」と呼ばれることがある。このアーキテクチャは、試験及び計測分野における当業者が普遍的に認識可能であることから、本発明を説明するために選択されたものである。

図３は、本発明の実施例による方法のフローチャートである。本発明の少なくとも１つの実施例によれば、テスタＡは、ソフトウェア、ハードウェア、ファームウェア、又はこれらの組み合わせによって機能拡張され、ＡＴＭネットワークなどのネットワークにおけるセル間遅延時間（intra-cell delay time）のグラフィック表現を提供する。本発明の実施例によれば、まず、セル間の遅延時間を計測する。そして、カウンタを生成し、特定の時間遅延（Δ）又は時間範囲の遅延が発生した回数を保存する。それぞれのΔを計測した際に、そのΔが該当するインターバルを表す個々のカウンタをインクリメントするのである。そして、このカウンタの内容を、リアルタイム又は事前設定されたインターバルにより、グラフの形態で提示する。一実施例においては、この結果生成されるグラフにより、グラフ内のピークのパターンに基づいてトラフィック契約の状態を表すヒストグラム状の表示が提示される。

この方法は、ステップ３０２から始まっている。まず、ステップ３０４において、仮想経路及び接続を指定する。次いで、ステップ３０６において、セル到着時間のカウンタを保存するべく、セル到着時間容器（cell arrival time bins）と呼ばれるメモリロケーションを設定する。尚、このセル到着時間容器の数は、それぞれの容器が表すΔ時間値の範囲と共に決定する。

好適な実施例においては、それぞれのセル到着時間容器のΔ時間値は、最小到着時間の倍数に基づいたものになっている。最小到着時間は、計測対象の特定のＡＴＭ接続のＡＴＭ ＭａｘＣＲ（Maximum Cell Rate：最大セルレート）の関数である。最小到着時間は、１／ＭａｘＣＲによって算出される。ＡＴＭセルは、ＭａｘＣＲ、ＭａｘＣＲ／２、ＭａｘＣＲ／３などのＭａｘＣＲの整数倍においてのみ到着する。

セル到着時間容器の数は、それぞれの容器のΔ時間値に選定した倍数に基づいたものにすることができる。或いは、この代わりに、セル到着時間容器の数は、ユーザーが選択できるようにしてもよい。又、それぞれのセル到着時間容器は、所望の計測の刻みに応じて、１つ又は複数の到着時間を表すことも可能である。この場合にも、これは、自動的に決定するか、或いは、ユーザー入力に基づいたものにすることができる。次いで、ステップ３０８において、終了条件を識別する。この終了条件は、いくつの条件に基づいて設定したものであってよい。例えば、時間、分析したセル、特定のセルの受信、或いは、なんらかの識別可能なネットワーク状態の発生などである。

ステップ３１０〜ステップ３１８から構成されるループがステップ３１０から始まっている。まず、ステップ３１０において、この方法は、次のセルを待つ。そして、次のセルが到着すると、ステップ３１２において、遅延時間（Δ）を算出する。好適な実施例においては、このΔの算出は、ハードウェアによって実施されているが、前述のカウンタと後述するグラフィック表示を含む全体のプロセスは（プロセッサによって実行される）ソフトウェアによって実施される。その後、ステップ３１４において、この算出したΔ時間に対応するセル到着時間容器のカウンタをインクリメントする。次いで、ステップ３１６において、グラフィック表示を更新し、この新しい値を反映させる。このグラフィック表示の内容については、後述するが、一般的に、棒又は線を使用するヒストグラムの形態を取ってセル到着時間容器内のカウンタの値を表している。尚、この図３に示されているループは、グラフィック表示のリアルタイム更新を説明するものである。非リアルタイム表示で十分な場合には、グラフィック表示の更新は、規則的なインターバルで（或いは、全体の試験が完了した後にのみ）実行することになろう。いずれにしても、ループ３１０〜３１４（並びに、リアルタイムの場合には、ステップ３１６も含まれる）は、ステップ３２０において、終了条件が検出されるまで反復され、これが検出された場合に、ステップ３２０において、本方法は終了する。

図４は、本発明の実施例に従って生成されたグラフィック表示４００である。具体的には、このグラフィック表示４００は、図３において説明した方法を使用するＡＴＭネットワーク上における十分に均衡したＶＢＲ接続の分析に基づいて生成されたものである。このグラフ４００は、スペクトルアナライザのグラフと類似しているが、これは、生の波形ではなく、ＡＴＭパケットの到着頻度を示すものになっている。この種のグラフは、これまで既存の試験システムのユーザーから隠蔽されていたＣＢＲ及びＶＢＲ接続の両方のトラフィックシェイピングの特徴を明らかにするのに有用であることが判明している。即ち、ピークの相対的な位置又は所与のピークの欠如を分析することにより、トラフィックの特性を検出し迅速に理解することができるのである。

前述のように、この図４のグラフ４００は、ＡＴＭネットワーク上の正常なＶＢＲ接続を示すものである。それぞれのグラフの初期の上昇は、ＭａｘＣＲにおいて伝送されるデータを表すものである。これは、グラフ４００上の第１のピーク４０２に関連している。第２のピーク４０４は、ＰＣＲ（Peak Cell Rate：ピークセルレート）におけるトラフィックレベルを示している。そして、第３のピーク４０６は、ＳＣＲ（Sustained Cell Rate：維持セルレート）において伝送されるセルを示している。最後に、それぞれのサイクルの末端は、セルが送信されない（又は、セルが非常に低いデータレートで送信される）期間を示すものである。存在する場合には、これは、ＳＲＣピーク４０６の右側に格段に小さなスパイクとして表れることになろう。

図５は、本発明の実施例に従って生成されたグラフィック表示５００である。このグラフィック表示５００は、正常に動作するＣＢＲ接続の一例である。この場合には、0.0005秒のあたりに中心を有する１つのスパイク５０２が存在している。

図６は、本発明の実施例に従って生成されたグラフィック表示６００である。このグラフィック表示６００は、ポリシングされていない（又は、ポリシングのレベルが低い）接続の一例であり、ネゴシエートされたパラメータの外にトラフィックが位置している。このグラフィック表示６００は、基本的に、セル到着時間のランダムな分散を示しており、0.00051秒、0.00075秒、及び0.00088秒に位置する大きなスパイクを有している。

以上のことからわかるように、本発明によれば、ユーザーは、ＣＢＲ又はＶＢＲ接続の状態を迅速に理解することができる。セル間遅延の分析により、ＰＣＲ及びＳＣＲの観点でトラフィックが定量化され、ネゴシエートされたＱｏＳをトラフィックに一致させることが可能になる。これにより、ユーザーは、ＱｏＳ契約を最適化し、この結果、（１）自分のアプリケーションに十分な帯域幅又は「ＱｏＳ」を取得すると共に、（２）自分のアプリケーションが必要としていない過剰な帯域幅の割り当てに対する支出を回避することが可能になる。

以上、本発明の実施例について、図示及び説明したが、当業者であれば、本発明の原理と精神を逸脱することなく、これらの実施例に変更を加えることが可能であることを理解するであろう。本発明の範囲は、添付の特許請求の範囲及びその等価物に定義されているとおりである。

以下の添付図面との関連で、本発明に関する本明細書の詳細な説明を参照することにより、本発明について理解することができよう。

本発明の実施例による試験及び計測システムのブロックダイアグラムである。 本発明の実施例による試験及び計測システム２００のブロックダイアグラムである。 本発明の実施例による方法のフローチャートである。 本発明の実施例に従って生成されたグラフィック表示である。 本発明の実施例に従って生成されたグラフィック表示である。 本発明の実施例に従って生成されたグラフィック表示である。

符号の説明

２００ システム
２１０ プロセッサ
２１４ メモリ
２２４ ディスプレイ

Claims (16)

1. ＡＴＭ（非同期転送モード）接続を特定するステップと、
   前記特定したＡＴＭ接続に係るＡＴＭセルの、続いて受信されるセルの間のセル間遅延時間にそれぞれ対応付けられ、当該対応するセル間遅延時間の発生数を示すカウント値を生成するよう構成された、複数のカウンタを設定するステップと、
   前記ＡＴＭセルの新しいセルを受信する度に、当該新しいセルの到着時間と該新しいセルの直前のセルの到着時間との間のセル間遅延を計測し、該計測したセル間遅延時間に対応する前記カウンタを確認して当該カウンタをインクリメントするステップと、
   前記複数のカウンタのカウント値に基づいて、セル間遅延時間の発生数の分布を示すグラフを表示するステップと、
   を含む方法。
2. 前記特定したＡＴＭ接続に係る仮想経路及び仮想接続を識別するステップをさらに含む、請求項１記載の方法。
3. 既定の期間にわたって前記セル間遅延の計測、前記カウンタの確認及びインクリメントを継続するステップをさらに含む、請求項１記載の方法。
4. 既定のセル数にわたって前記セル間遅延の計測、前記カウンタの確認及びインクリメントを継続するステップをさらに含む、請求項１記載の方法。
5. 前記各カウンタは、前記ＡＴＭ接続のＭＣＲ（最大セルレート）の逆数の整数倍に基づいて前記セル間遅延時間に対応付けられている、請求項１記載の方法。
6. 前記各カウンタは、所定の前記セル間遅延時間を含むセル間遅延時間の範囲に対応付けられている、請求項１記載の方法。
7. ＡＴＭ（非同期転送モード）接続を特定するステップと、
   前記特定したＡＴＭ接続に係るＡＴＭセルの、続いて受信されるセルの間のセル間遅延時間にそれぞれ対応付けられ、当該対応するセル間遅延時間の発生数を示す値を記憶する、複数のメモリロケーションを設定するステップと、
   前記ＡＴＭセルの新しいセルを受信する度に、当該新しいセルの到着時間と該新しいセルの直前のセルの到着時間との間のセル間遅延を計測し、該計測したセル間遅延時間に対応する前記メモリロケーションを確認して当該メモリロケーションに記憶されている値をインクリメントするステップと、
   前記複数のメモリロケーションに記憶された値に基づいて、セル間遅延時間の発生数の分布を示すグラフを表示するステップと、
   を含む方法。
8. 前記各メモリロケーションは、前記ＡＴＭ接続のＭＣＲ（最大セルレート）の逆数の整数倍に基づいて前記セル間遅延時間に対応付けられている、請求項７記載の方法。
9. 前記各メモリロケーションは、所定の前記セル間遅延時間を含むセル間遅延時間の範囲に対応付けられている、請求項７記載の方法。
10. ＡＴＭ（非同期転送モード）トラフィックを搬送するネットワークに接続したインターフェイスと、
    前記ネットワークにおいて前記ＡＴＭトラフィックの試験を実施するべくソフトウェアによって設定可能なプロセッサと、
    命令を記憶したメモリと、
    を含んで構成され、
    前記命令は、
    前記ネットワークにおけるＡＴＭ接続を特定し、
    前記特定したＡＴＭ接続に係るＡＴＭセルの、続いて受信されるセルの間のセル間遅延時間にそれぞれ対応付けられ、当該対応するセル間遅延時間の発生数を示すカウント値を生成するよう構成された、複数のカウンタを設定し、
    前記ＡＴＭセルの新しいセルを受信する度に、当該新しいセルの到着時間と該新しいセルの直前のセルの到着時間との間のセル間遅延を計測し、該計測したセル間遅延時間に対応する前記カウンタを確認して当該カウンタをインクリメントし、
    前記複数のカウンタのカウント値に基づいて、セル間遅延時間の発生数の分布を示すグラフを表示する、
    アルゴリズムを実行するように、当システムを前記プロセッサに制御させる、
    ことを特徴とする、ＡＴＭトラフィックを試験するシステム。
11. 前記命令は、前記プロセッサに、既定の期間にわたって、既定の仮想経路及び仮想チャネルの前記セル間遅延の計測、前記カウンタの確認及びインクリメントを行わせる、請求項１０記載のシステム。
12. 前記命令は、前記プロセッサに、既定の数のセルにわたって、既定の仮想経路及び仮想チャネルの前記セル間遅延の計測、前記カウンタの確認及びインクリメントを行わせる、請求項１０記載のシステム。
13. 前記各カウンタは、所定の前記セル間遅延時間を含むセル間遅延時間の範囲に対応付けられている、請求項１０記載のシステム。
14. ＡＴＭ（非同期転送モード）トラフィックを搬送するネットワークに接続したインターフェイスと、
    前記ネットワークを介して提供されるＡＴＭ接続に係るＡＴＭセルの、続いて受信されるセルの間のセル間遅延時間を計測する手段と、
    所定の前記セル間遅延時間にそれぞれ対応付けられ、当該対応する前記セル間遅延時間の発生数をカウントする手段と、
    前記セル間遅延時間の発生数の分布を示すグラフを表示するディスプレイと、
    を含んで構成されるシステム。
15. 前記カウントする手段が、ソフトウェアによって設定されたプロセッサにより実行される、請求項１４記載のシステム。
16. ＡＴＭ（非同期転送モード）トラフィックを搬送するネットワークに接続したインターフェイスと、
    前記ネットワークを介して提供されるＡＴＭ接続に係るＡＴＭセルの、続いて受信されるセルの間のセル間遅延時間を計測する回路と、
    所定の前記セル間遅延時間にそれぞれ対応付けられ、当該対応する前記セル間遅延時間の発生数をカウントするカウンタを設定し、該カウント値のヒストグラムをディスプレイに表示させるソフトウェアアルゴリズムを実行するプロセッサと、
    を含んで構成されるシステム。

Images