JP5120850B2 - ストリーム・レジスタを用いてスヌープ要求をフィルタする方法、装置及びコンピュータ・プログラム - Google Patents

Description

本発明は、一般的に多重プロセッサ・アーキテクチャを有するコンピュータ・システムに関し、さらに具体的には、かかる多重プロセッサ・システムにおけるメモリ・アクセス要求を処理しキャッシュ・コヒーレンスを実現するための、新しい多重プロセッサ・コンピュータ・システムに関する。

高いパフォーマンスのコンピューティングを実現するために、複数の個別プロセッサが相互連結され、並行処理が可能な多重プロセッサ・コンピュータ・システムが形成されている。複数のプロセッサを単一のチップ又は数個のチップに配置し、各チップに一つ又は数個のプロセッサを包含させ、多重プロセッサ・コンピュータ・システムとして相互連結させることができる。

多重プロセッサ・コンピュータ・システム中のプロセッサは、自己専用のキャッシュ・メモリを使用し、アクセス・タイムの短縮（キャッシュは、プロセッサに対しローカルで、データへの高速なアクセスが得られる）と主メモリに対するメモリ請求の回数低減とを図っている。しかしながら、多重プロセッサ・システムのキャッシュの管理は複雑である。複数の専用キャッシュは、主メモリのデータの複数のコピーが多重プロセッサ・システム中に同時に存在し得ることに起因する、多重キャッシュのコヒーレンシ問題（又はデータ陳腐化問題）を引き起こす。

小規模の共用メモリ多重処理システムは、単一のバスで相互連結された複数プロセッサ（又はその群）を有する。しかし、プロセスの速度が向上するにつれ、バスを効果的に共用できるプロセッサの実施可能数が減少する。

複数プロセッサ間のコヒーレンスを維持するプロトコルは、キャッシュ・コヒーレンス・プロトコルと呼ばれる。キャッシュ・コヒーレンス・プロトコルは、プロセッサ間の一切のデータ・ブロックの共用を追跡する。どのようにデータ共用を追跡するかによって、キャッシュ・コヒーレンス・プロトコルを２つのクラスに分類することができる。すなわち、１）ディレクトリ・ベースと、２）スヌーピングである。

ディレクトリ・ベースのアプローチでは、物理メモリのブロックの共用状態は、コヒーレンシ・ディレクトリと呼ばれるただ一つのロケーションに置かれる。コヒーレンシ・ディレクトリは、一般に、多重プロセッサ・コンピュータ・システム中のどのプロセッサが、どのメモリのラインを有しているかを追跡記録する大きなメモリ・ブロックである。不都合なことに、コヒーレンシ・ディレクトリは、通常、大きくて遅い。これらは、全体的システム・パフォーマンスを大きく低下させる。というのは、これらのディレクトリでは、メモリへの各アクセスが共用ディレクトリを通過することが必要なので、あらゆるメモリ・アクセス要求に対し余分な待ち時間をもたらすからである。

図１は、キャッシュ・コヒーレンシに対しコヒーレンシ・ディレクトリによるアプローチを用いた、典型的な従来技術の多重プロセッサ・システム１０を示す。多重プロセッサ・システム１０は、共用バス２４を介し、それぞれメモリ・コントローラ２２ａ、２２ｂを通して主メモリ２０ａ、２０ｂに相互接続されたいくつかのプロセッサ１５ａ、…、１５ｄを含む。各プロセッサ１５ａ、…、１５ｄは、それぞれ自分専用のキャッシュ１７ａ、…、１７ｄを有し、Ｎウェイ・セット・アソシアティブである。プロセッサからのメモリに対する各要求は、プロセッサ・バス２４上に置かれ、コヒーレンシ・コントローラ２６に向けられる。多くの場合、コヒーレンシ・コントローラ中には、特定のサブシステム中に保持されているキャッシュ・ラインのロケーションを追跡するモジュールが包含されており、キャッシング・エージェントすべてに不必要なスヌープ要求を一せい同報する必要性をなくす。このユニットはしばしば「スヌープ・コントローラ」又は「スヌープ・フィルタ」と呼ばれる。また、Ｉ／Ｏシステム２８からの全メモリ・アクセス要求もコヒーレンシ・コントローラ２６に向けられる。主メモリの代わりに、主メモリに接続された二次的なキャッシュを使うことができる。プロセッサを、プロセッサ・クラスタにグループ化し、各クラスタに自己のクラスタ・バスを持たせ、これをコヒーレンシ・コントローラ２６に連結することができる。各メモリ要求がコヒーレンシ・ディレクトリを通過する際に、各要求に対し、要求されるメモリ・ブロックの状態をチェックするための追加サイクルが加えられる。

スヌーピング・アプローチにおいては、集中体制は取られず、代わりに各キャッシュが、データ・ブロックの共用状態をローカルに保存する。キャッシュは、通常、共用メモリ・バスにつながっており、すべてのキャッシュ・コントローラはバスを探り（モニタし）、コントローラが、要求するデータ・ブロックのコピーを持っているかどうかを判断する。一般に用いられるスヌーピング方法は、「ｗｒｉｔｅ−ｉｎｖａｌｉｄａｔｅ」プロトコルである。このプロトコルでは、プロセッサは、データに書き込みをする前に、当該データに対して自分だけがアクセスすることを確実にする。書き込みをする毎に、他のすべてのキャッシュ中の当該データの他のコピー全部が無効にされる。２つ以上のプロセッサが同時に同一のデータに書き込みをしようとすると、その一つだけが勝ち残り他のプロセッサのコピーは無効にされる。

ｗｒｉｔｅ−ｉｎｖａｌｉｄａｔｅプロトコル・ベースのシステムにおいて書き込みを行うため、プロセッサは共用バスを必要とし、バスを介して無効にされるアドレスを一せい同報する。すべてのプロセッサは、バスをスヌープして、当該データが自分のキャッシュ中にあるかどうかをチェックする。ある場合、それらデータは無効にされる。かくして、共用バスを使って書き込みの逐次化が行われる。

不都合なこととして、スヌーピング・アプローチにおけるあらゆるバス・トランザクションでは、キャッシュ・アドレス・タグを確認しなければならず、これがＣＰＵのキャッシュ・アクセスを妨げる可能性がある。最新式のアーキテクチャでは、通常、アドレス・タグを複製し、ＣＰＵの要求とスヌーピング要求とが並行して進められるようにして、これを低減している。別のアプローチでは、内包型の多層レベル・キャッシュを用い、一次キャッシュへのあらゆる入力を低レベルのキャッシュ中に複製する。こうして、スヌープ作業を二次レベルのキャッシュで行い、ＣＰＵの作業を妨げないようにする。

図２は、キャッシュ・コヒーレンシのためスヌーピング・アプローチを使った典型的な従来技術の多重プロセッサ・システム５０を示す。多重プロセッサ・システム５０は、共用バス５６を介して主メモリ５８に相互接続されたいくつかのプロセッサ５２ａ、…、５２ｃを含む。各プロセッサ５２ａ、…、５２ｃは、それぞれ自分専用のキャッシュ５４ａ、…、５４ｃを有し、Ｎウェイ・セット・アソシアティブである。プロセッサからのメモリに対する各書き込み要求は、プロセッサ・バス５６上に置かれる。すべてのプロセッサは、バスをスヌープし、自分のキャッシュをチェックして書き込み対象アドレスが自分のキャッシュ中に所在しているかどうかを見る。所在する場合、当該アドレスに対応するデータは無効にされる。いくつかの多重プロセッサ・システムでは、各プロセッサに対しローカルにモジュールを付加し、無効にされるキャッシュ・ラインが特定のキャッシュ中に保持されているかどうかを追跡させ、ローカルでのスヌーピング作業を効果的に削減している。このユニットは、しばしば「スヌープ・フィルタ」と呼ばれる。主メモリの代わりに、主メモリに連結された二次キャッシュを使うことができる。

バスにつながるプロセッサ数が増えるにつれ、同様にスヌーピング作業も増加する。キャッシュに対する不必要なスヌープ要求は、プロセッサのパフォーマンスを低下させ、各スヌープ要求のキャッシュ・ディレクトリへのアクセスによりパワーが消費される。さらに、スヌーピング作業を支援するため、あらゆるプロセッサに対しキャッシュ・ディレクトリを複製することは、チップのサイズを大幅に増大させる。このことは、単一チップ上に設けられたパワー量の限定されたシステムに対しては特に重要である。

以下は、多重プロセッサ・システムで判明した、従来のスヌーピング・アプローチのさまざまな問題に取り組んだ従来技術の参考文献の内容である。

具体的には、米国特許出願公開第２００３／０１３５６９６（Ａ１）号、及び米国特許第６，７０４、８４５（Ｂ２）号の双方は、スヌープ・フィルタを含むコヒーレンス・ディレクトリ・ベースのアプローチのための、スヌープ・フィルタのエントリを置換える置換え基準を記載している。このスヌープ・フィルタは、キャッシュ格納されたメモリ・ブロックに関する情報を包含しており、キャッシュ・ラインとその状態がキャッシュ格納されている。米国特許出願公開第２００４／０００３１８４（Ａ１）号は、遠隔ノードにアクセスされるローカル・キャッシュ・ラインを記録する偶数番及び奇数番のアドレス・ラインを記録するためのサブスヌープ・フィルタを包含するスヌープ・フィルタを記載している（サブフィルタは、同じフィルタリング・アプローチを使う）。これらの開示のいずれも、多重プロセッサ・システムにおいて、各キャッシュに送られるスヌープ要求の数をローカル的に低減するためのシステム及び方法については教示も提案もしていない。また、これらは、各種のフィルタリング方法を使っていくつかのスヌープ・フィルタを結合することについても、教示も提案もしておらず、さらに、スヌーピング情報の２点間相互接続をキャッシュに具えることも教示も提案もしていない。

米国特許出願公開第２００３／００７００１６（Ａ１）号及び米国特許出願公開第２００３／０００５８４３（Ａ１）号は、スヌープ・フィルタを包含する中央コヒーレンシ・ディレクトリを備えた多重プロセッサ・システムについて記載している。これらの出願に記載されたスヌープ・フィルタはスヌープ要求を処理するサイクル数を減少させるが、キャッシュに送られるスヌープ要求の数は低減しない。

米国特許第５，９６６，７２９号は、キャッシュ・コヒーレンスのためのスヌーピング・アプローチと各プロセッサ群にローカル的に関連付けられたスヌープ・フィルタとを使う、共用バスの多重プロセッサ・システムを記載している。スヌーピング作業を削減するため、特定キャッシュ・ラインに「関与のある」遠隔プロセッサ群と「関与のない」群とのリストが保持される。スヌープ要求は「関与のある」とマークされたプロセッサ群にだけ送られ、これにより一せい同報されるスヌープ要求の数は削減される。該出願は、ローカルのプロセッサに対するスヌープ要求の数をいかに削減するかでなく、むしろ、「関与のない」とマークされた他のプロセッサ群に送られるスヌープ要求の数をいかに低減するかを記載している。この対処策は、プロセッサ群に対するキャッシュ中の各ライン毎にこれに関与するプロセッサ群の情報を含むリストを保持することが必要となり、これは、サイズにおいて当該プロセッサ群中の各プロセッサのキャッシュ・ディレクトリを複製するのに匹敵し、従ってチップのサイズを大幅に拡大する。

米国特許第６，３８９，５１７（Ｂ１）号は、２つのアクセス・キューを具え、プロセッサ及びスヌープ・アクセスの両方からのキャッシュへの同時アクセスを可能にする、キャッシュ・コヒーレンスをスヌーピングする方法を記載している。開示された実施形態は共用バス構成を対象としている。該特許は、キャッシュに渡されるスヌープ要求の数を減少させる方法については記載していない。

米国特許第５，５７２，７０１号は、低速のバスの高速バス及びプロセッサへの妨害を低減するために、バス・ベースのスヌープ方法を記載している。スヌープ・バス制御ユニットは、プロセッサが高速バスへのリリースを完了するまで、低速のバスからのアドレス及びデータを一時格納する。該ユニットは、その後にデータを転送し、キャッシュ中の対応するラインを無効にする。この開示は、全構成要素が高速バスを介して交信する多重プロセッサ・システムについては記載していない。

Ａ．Ｍｏｓｈｏｖｏｓ（モシュボス）、Ｇ．Ｍｅｍｉｋ（メミク）、Ｂ．Ｆａｌｓａｆｉ（フォルサフィ）及びＡ．Ｃｈｏｕｄｈａｒｙ（チョードリ）は、「ＪＥＴＴＹ：ｆｉｌｔｅｒｉｎｇ ｓｎｏｏｐｓ ｆｏｒ ｒｅｄｕｃｅｄ ｅｎｅｒｇｙ ｃｏｎｓｕｍｐｔｉｏｎ ｉｎ ＳＭＰ ｓｅｒｖｅｒｓ（ＪＥＴＴＹ：ＳＭＰサーバにおける低エネルギー消費のためのフィルタリング・スヌープ）」（「Ｊｅｔｔｙ」）という題名の文献の中で、ハードウエア・フィルタを用いてスヌープ要求を削減するためのいくつかの提案を記載している。該文献は、スヌープ要求が共用システム・バスを介して配送される多重プロセッサ・システムを記載している。プロセッサに送られるスヌープ要求の数を削減するため、一つ又は数個のさまざまなフィルタが用いられる。

しかしながら、Ｊｅｔｔｙに記載されたシステムは、パフォーマンス、支援システム、さらに具体的には相互接続アーキテクチャに関し重大な限界があり、マルチポート化への対応が欠けている。さらに具体的には、Ｊｅｔｔｙに記載されたアプローチは、システム全体に亘って共通イベント順序付けを設定した共用システム・バスに基づいている。このようなグローバルな時間順序付けは、フィルタ・アーキテクチャを単純化する上では望ましいが、単一共用バスを使うシステムに対しては可能なシステム構成を制限してしまう。残念なことに、共用バス・システムは、単一のグローバル資源に対する競合に起因して、拡張性に限界があることが知られている。さらに、グローバルなバスは、これらに付属する複数の構成要素の大きな負荷に起因して低速になりがちで、チップ型多重プロセッサ中に配置するのは非効率的である。

従って、高度に最適化された高帯域システムにおいては、スター型、又は２点間実装のような別のシステム・アーキテクチャを具えるのが望ましい。これらには利点がある、というのは、これらは、単一組の送信者と伝送者とを有し、負荷を低減し、高速プロトコルの使用を可能にし、チップ多重プロセッサのレイアウトを単純化するからである。また、２点間プロトコルを使うことによって、いくつもの送信を同時に進行させることができ、これにより、データ伝送の並行処理及び全体的データ・スループットが増大する。

Ｊｅｔｔｙの他の限界には、いくつもの要求に対するスヌープ・フィルタリングを同時に実施できないことが含まれ、Ｊｅｔｔｙにあるように、いくつものプロセッサからの同時のスヌープ要求は、システム・バスがそれらを逐次化しなければならない。いくつものスヌープ要求の同時処理を可能にすることによって、一度に取り扱える要求の数の大幅な増加が得られ、これにより全体的システム・パフォーマンスが向上されよう。

従来技術の限界を示してきたが、必要とされるものは、システム設計の選択肢を制限することなく、スヌープ・フィルタを組み込み、全体的パフォーマンス及びパワー効率を増進させるシステム、さらに具体的には、共通バスを必要としないシステムにおいてスヌープ・フィルタリングをサポートする方法及び装置であることは明らかである。

さらに、２点間接続を用いるシステムをサポートし、スヌープ・フィルタリングを用いた高パフォーマンスのシステム実行を可能にする、スヌープ・フィルタ・アーキテクチャが必要である。

複数のスヌープ・フィルタ・ユニットを同時に動作させて、複数メモリ書き込み元からの要求を同時にフィルタし、システム・パフォーマンスを向上させることがさらに求められる。

パイプライン方式で実行できる新規の高パフォーマンス・スヌープ・フィルタを実現し、このようなスヌープ・フィルタを利用するシステムにおいて高いシステム・クロック速度を可能にすることがさらに求められる。

従来技術の限界を乗り越えた高いフィルタリング効率持つスヌープ・フィルタがさらに求められる。

従って、本発明の目的は、キャッシュ・コヒーレント多重プロセッサ・システムにおいて、一つのプロセッサに送られるスヌープ要求の数を減らすための簡単な方法及び装置を提供することである。

本発明のさらなる目的は、入来するスヌープ要求をフィルタする簡単なハードウエア・デバイスを、各プロセッサにローカル的に加えることによって、ローカルでのスヌーピング作業を効果的に削減する方法及び装置を提供することである。前述のスヌープ・フィルタは、プロセッシング・ユニットに関連付けられたローカル・キャッシュ・メモリ中にロードされたデータを追跡するためにストリーム・レジスタを活用し、キャッシュ・ミスとなる可能性の高いスヌープ要求を識別し、そのほとんどをフィルタ除去するが、ローカルにキャッシュ格納する対象としてストリーム・レジスタに示されているデータに対するスヌープ要求を除去することはしない。プロセッサあたりのスヌープ要求の数を低減することによってシステム・パフォーマンスが向上されパワーが節減される。

本発明の第一の態様によれば、複数のプロセッシング・ユニットを備えたコンピューティング環境中の単一のプロセッシング・ユニットに関連付けられたスヌープ・フィルタ装置が提供され、各プロセッシング・ユニットはそれに関連付けられた一つ以上のキャッシュ・メモリを有し、該スヌープ・フィルタは、
関連するプロセッサのキャッシュ・メモリ・レベル中にロードされているデータのキャッシュ・ライン・アドレスを追跡するようになされた第一メモリ格納手段と、
一つ以上のメモリ書き込み元からのスヌープ要求を受信するための手段と、
受信したスヌープ要求のアドレスを前記メモリ格納手段に格納されているアドレスと対比する手段と、
メモリ格納手段中のアドレスとの一致を受けて受信したスヌープ要求を転送するか、さもなくば、スヌープ要求を廃棄するための手段と、
を含み、
これらによりプロセッシング・ユニットに転送されるスヌープ要求の数が大幅に削減され、それによって、コンピューティング環境のパフォーマンスが増進される。

さらに具体的には、スヌープ・フィルタは各プロセッシング・ユニットに関連付けられており、ストリーム・レジスタ・セットと関連するストリーム・レジスタ対比ロジックとの使用に基づいてフィルタリング方法を実行する少なくとも一つのスヌープ・フィルタ基本要素を含む。どの時点においても、複数のストリーム・レジスタ・セットの中の少なくとも一つのストリーム・レジスタ・セットはアクチブであり、少なくとも一つのストリーム・レジスタ・セットは履歴と標識される。さらに、スヌープ・フィルタ・ブロックは、キャッシュ・ラップ検知ロジックと動作可能に結合され、これにより、キャッシュ・ラップ状態が検知されると、アクチブなストリーム・レジスタ・セットの内容は履歴ストリーム・レジスタ・セットに移し替えられ、少なくとも一つのアクチブなストリーム・レジスタ・セットの内容がリセットされる。各フィルタ基本要素は、ストリーム・レジスタ対比ロジックを実行し、受信したスヌープ要求をプロセッサに転送するかあるいは廃棄するかを判断する。受信されたスヌープ要求は、ストリーム・レジスタと対比され、判定が行われ、キャッシュ中にエントリがあり得るかどうかが示されるが、その実際のレジデンス状態は示されない。

さらに、ストリーム・レジスタ・セットに基づくフィルタ基本要素は、複数の、ベース・レジスタとマスク・レジスタとの対セットを含む。前述のスヌープ・フィルタ・ユニットが関連付けられたキャッシュ階層中にロードされる各新規データに対し、メモリ要求のアドレスは、きっちりと一つのベース・レジスタに書き込まれ、対となるマスク・レジスタは更新される。本発明によれば、選定されたストリーム・レジスタのマスク・レジスタは更新されて、値弁別性を減ずることによって、前に記録されていたアドレスとの差異を追跡記録する。

本発明の第二の態様によれば、複数のプロセッシング・ユニットを有するコンピューティング環境においてキャッシュ・コヒーレンシをサポートするためのスヌープ・フィルタリング方法が提供され、各プロセッシング・ユニットは、それに関連付けられた一つ以上のキャッシュ・メモリ、及び関連するスヌープ・フィルタ・デバイスを有し、該方法は、
プロセッシング・ユニット中の各スヌープ・フィルタ・デバイスについて、
関連するプロセッサのキャッシュ・メモリ・レベル中にロードされているデータのキャッシュ・ライン・アドレスを追跡記録し、キャッシュ・ライン・アドレスを第一メモリ格納手段に保存するステップと、
複数のメモリ書き込み元からスヌープ要求を受信するステップと、
受信したスヌープ要求のアドレスをメモリ格納手段中に格納されたアドレスと対比するステップと、
メモリ格納手段中のアドレスとの一致を受けて、受信したスヌープ要求をプロセッサに転送するか、さもなくば、スヌープ要求を廃棄するステップと、
を含み、
これにより、プロセッシング・ユニットに転送されるスヌープ要求の数が大幅に削減され、コンピューティング環境のパフォーマンスが向上する。

本発明は、有益にいくつもの要求のスヌープ・フィルタリングを同時に実施することを可能にするが、従来技術のシステムでは、いくつものプロセッサからの同時のスヌープ要求についてはシステム・バスがこれらを逐次化しなければならない。いくつものスヌープ要求の同時処理を可能にすることによって、一度に取り扱える要求の数が大幅に増加でき、これにより全体的システム・パフォーマンスが向上される。

当業者は、添付の図面と組合せ、以下の詳細説明を考察することにより、本発明の目的、特徴及び利点を明確に理解できよう。

ここで、図面類さらに具体的には図３を参照すると、キャッシュ・コヒーレンシに対する、スヌーピング・アプローチを用いた多重プロセッサ・システムの総体的なベース・アーキテクチャが示されている。この好適な実施形態において、多重プロセッサ・システムは、各自のローカルＬ１データ及び命令用のキャッシュと、その各々に関連付けられたＬ２キャッシュ１２０ａ、…、１２０ｎとを備えたＮヶのプロセッサ１００ａ、…、１００ｎ（又はＤＣＵ１〜ＤＣＵＮと名付けられたＣＰＵ群）から成る。主メモリ１３０は共用され、これをオンチップ又はチップ外に実装することができる。別の実施形態において、主メモリの代わりに、主メモリにアクセスを有する共用Ｌ３を使うことができる。該好適な実施形態において、プロセッサ・コア１００ａ、…、１００ｎは、ＰＰＣ４４０又はＰＰＣ４０５のようなＰｏｗｅｒＰＣ（ＩＢＭ社の登録商標）コアであるが、本発明の範囲から逸脱することなく他の任意のコアを用いることができ、あるいは、一つの多重プロセッサ・システムの中にさまざまなプロセッサを組み合わせて用いることもできる。プロセッサ・コア１００ａ、…、１００ｎは、システム・ローカル・バス１５０によって相互連結されている。

プロセッサに渡されるスヌープ要求の数を減らし、これにより、プロセッサ及びシステム・パフォーマンスに対するスヌーピングの影響を低減し、不必要なスヌープ要求によって消費されるアワーを削減するために、多重プロセッサ・システム１０中の各プロセッサ・コア１００ａ、…、１００ｎのそれぞれに対しスヌープ・フィルタ１４０ａ、…、１４０ｎが具えられている。スヌーピング要求を伝送するため、該好適な実施形態は、通常従来技術のシステムで見られるようなシステム・バス１５０は使用せず、代わりに２点間相互接続１６０を実施し、これにより、各プロセッサの関連スヌープ・フィルタは、システム中の他のあらゆるプロセッサに関連付けられた各々のスヌープ・フィルタに直接連結される。かくして、スヌープ要求は、システム・ローカル・バスを介して伝送される他のメモリ要求のすべてから切り離され、しばしばシステムのボトルネックとなるバスの混雑を軽減する。一つのプロセッサに対するすべてのスヌープ要求は、そのスヌープ・フィルタ１４０ａ、…、１４０ｎに送られ、これらのフィルタについては、後記でさらに詳細を説明するように、同一のフィルタリング方法を具備した、又はいくつもの異なるフィルタリング方法を具備した、あるいはその２つの任意の組み合わせのいくつかのサブフィルタを含む。スヌープ・フィルタは各スヌープ要求を処理し、全要求のうち、プロセッサのキャッシュの中にある可能性のある一部だけをプロセッサに渡す。

各プロセッサのスヌープ要求は、２点間相互接続１６０を用いて他のすべてのプロセッサのスヌープ・フィルタに直接接続される。これにより、異なったプロセッサからのいくつものスヌープ要求（書き込み及び無効化の試みからくる）を同時に行うことができる。システム・バスを使いバスが要求の逐次化を行う典型的なスヌーピング・アプローチと違って、これらの要求はもはや逐次化されない。すなわち、後記でさらに詳細を説明するように、複数のスヌープ要求をスヌープ・フィルタで同時に処理することが可能である。プロセッサは一つのスヌープ・ポートしか持たないので、スヌープ・フィルタに除去されなかったスヌープ要求はプロセッサに送られる順にキューに並べられる。しかしながら、プロセッサに渡される要求の数は、フィルタ前の全スヌープ要求の数よりもずっと少なく、キャッシュ・コヒーレンス実行がシステム・パフォーマンスに与える影響を軽減する。

スヌープ・フィルタ・ブロック中に包含されるキューのキュー・オーバーフロー状態を防止するために、各々の２点間リンクに対し、トークンベースのフロー制御システムを実施し、同一時に競合する要求の数を制限する。該トークンベース・フロー制御によれば、各書き込み元は、それが直接２点間接続を有するスヌープ・フィルタ・ブロックの全ポートに対して使えるトークンさえ持っていれば、次の書き込み要求を送信することができ、該要求は、他のすべてのプロセッシング・ユニット及び関連するスヌープ・フィルタ・ブロックに対するスヌープ要求をも起動する。接続されている遠隔ポートの少なくとも一つに対し利用できるトークンがない場合、そのスヌープ・フィルタ・ポートに対し少なくとも一つのトークンが再度利用できるまでは、当該メモリ書き込み元からスヌープ要求を発信することはできない。

図４は、キャッシュ・コヒーレンシのため、スヌーピング要求のための２点間相互接続を使うスヌーピング・アプローチを用いたベース多重プロセッサ・システムを含む本発明の別の実施形態を示しており、該実施形態では、スヌープ・フィルタは、Ｌ２キャッシュと主メモリ２３０との間に配置されている。この実施形態による多重プロセッサ・システムは、各々のデータ及び命令用ローカルＬ１キャッシュと、関連するＬ２キャッシュ２２０ａ、…、２２０ｎとを備えたＮヶのプロセッサ２００ａ、…、２００ｎ（又はＤＣＵ１〜ＤＣＵＮと名付けられたＣＰＵ群）を含む。主メモリ２３０は共用され、これをオンチップ又はチップ外に実装することができる。別の実施形態において、主メモリの代わりに、主メモリにアクセスを有する共用Ｌ３キャッシュを使うことができる。プロセッサ２００ａ、…、２００ｎからのメモリ・アクセス要求のすべては、システム・ローカル・バス２５０を介して伝送される。図４に示された実施形態において、多重プロセッサ・システム中のプロセッサの各々は、それぞれのスヌープ・フィルタ２４０ａ、…、２４０ｎと対になっている。この好適な実施形態では、スヌープ要求を転送するのに２点間相互接続が使われ、システム・バスの混雑が軽減されている。この２点間相互接続スキーム２６０では、各プロセッサに関連付けられたスヌープ・フィルタは、システム中の他のあらゆるプロセッサに関連付けられた各々のスヌープ・フィルタに直接連結される。一つのプロセッサに対するスヌープ要求はすべてそのプロセッサのスヌープ・フィルタに送られ、これが各々のスヌープ要求を処理し、全要求のうち適切な一部だけをプロセッサに渡す。この実施形態においては、スヌープ要求はＬ２キャッシュ・レベルで（図３に示した前の実施形態におけるようなＬ１ではなく）フィルタされるが、本発明は、任意のキャッシュ・レベルに適用でき、本発明の範囲から逸脱することなく他のレベルのキャッシュ階層に対し用いることができる。

ここで図５を参照すると、本発明によるスヌープ・フィルタのハイレベルのブロック図が示されている。１からＮまでの他のすべてのプロセッサからのスヌープ要求は、専用の２点間相互接続入力ライン３００ａ、…、３００ｎを介してスヌープ・ブロック３１０に送られる。スヌープ・ブロック３１０は、入来するスヌープをフィルタし、適切なサブセットをプロセッサ・スヌープ・インタフェース３４０を介してプロセッサ３２０に送る。さらに、スヌープ・ブロック３１０は、プロセッサとＬ１キャッシュとのブロック３２０からＬ２キャッシュ３３０へのメモリ・アクセス要求のすべてをモニタする。これらは、Ｌ１キャッシュ中の欠落に対する要求だけである。スヌープ・ブロックは、読み取りアドレスをすべてモニタし、これに応じ信号３６０及び３６２を制御してそのフィルタを更新する。

図６は、図５に示されたスヌープ・ブロック３１０のハイレベル概略図を示す。図６に示されるように、スヌープ・ブロック３１０は、並行して動作し各々がＮヶのメモリ書き込み元（プロセッサ又はＤＭＡエンジンのサブシステムなど）の一つだけに専任する複数（「Ｎヶ」）のポート・スヌープ・フィルタ４００ａ、…、４００ｎを含む。ポート・スヌープ・フィルタ４００ａ、…、４００ｎの各々は、直接２点間接続された単一の送信元からのスヌープ要求をその専用入力ライン４１０ａ、…、４１０ｎに受信する。後記で説明するように、一つのポート・スヌープ・フィルタには、さまざまなスヌープ・フィルタ方法を含めることができる。スヌープ・ブロック３１０は、ストリーム・レジスタ・ブロック４３０及びスヌープ・トークン制御ブロック４２６をさらに含む。加えて、各ポート・スヌープ・フィルタ４００ａ、…、４００ｎは、関連するプロセッサからの、プロセッサのＬ１レベル・キャッシュ中の欠落に対するメモリ読み取りアクセス要求４１２をすべてモニタする。また、この情報は、後記でさらなる詳細を説明するように、ストリーム・レジスタ・ブロックの使用のために提供される。

作動において、ポート・スヌープ・フィルタ４００ａ、…、４００ｎは、入来するスヌープ要求を処理し、全スヌープ要求からのサブセットを、各スヌープ・ポートに対して各一つのキューが対応するスヌープ・キュー４２０ａ、…、４２０ｎのそれぞれに送る。スヌープ・キュー４２０全部の間を調停し、スヌープ・キュー４２０からのスヌープ要求すべてを適正に逐次化するキュー・アービトレーション・ブロック４２２が具備されている。スヌープ・キューのオーバーフロー状態を検知するロジックが具えられ各キューの状態が、遠隔メモリ書き込み元からのスヌープ要求の流れを制御するスヌープ・トークン制御ユニット４２６に入力される。プロセッサ又はＤＭＡエンジンなどのメモリ書き込み元は、すべてのスヌープ・フィルタに対し利用できるトークンを持ってさえいれば、メモリに対し書き込みを、全スヌープ・フィルタに対してはスヌープ要求を提起することができる。プロセッサが、書き込みを提起するため、相手からの利用可能なトークンを必要としないスヌープ・フィルタは、プロセッサ自体のローカル・スヌープ・フィルタしかない。このメカニズムによって、スヌープ・キューがオーバーフローしないことが確実になる。スヌープ要求は、調停機能４２２に選定されたスヌープ・キューから、プロセッサ・スヌープ・インタフェース４０８を介してプロセッサに送られる。

図７は、一つのスヌープ・ポート・フィルタ４００のハイレベル概略図を示す。スヌープ・ポート・フィルタ・ブロック４００は、さまざまなフィルタリング・アルゴリズムを実行する複数のフィルタ・ユニットを含む。この好適な実施形態では、各々が異なるフィルタ・アルゴリズムを実行する３つのスヌープ・フィルタ・ブロック４４０、４４４、及び４４８が並行して動作している。該スヌープ・フィルタ・ブロックは、スヌープ・キャッシュ４４０、ストリーム・レジスタ・チェック・ユニット４４４、及びレンジ・フィルタ４４８と名付けられている。一つの実施形態において、並列のスヌープ・フィルタ・ブロックの各々は、単一の発信元からの同一のスヌープ要求４１０を同時に各自の入力部に受信する。さらに、スヌープ・キャッシュ４４０は、プロセッサからのＬ１レベル・キャッシュ中の欠落に対するメモリ読み取りアクセス要求４１２をすべてモニタし、ストリーム・レジスタ・チェック・ユニット４４４は、図６に示されたストリーム・レジスタ・ユニット４３０から状態入力４３２を受信する。

該好適な実施形態によれば、スヌープ・キャッシュ・ブロック４４０は、スヌープ要求の現在時の局所的特性に基づいたアルゴリズムを使ってスヌープ要求４１０をフィルタする、すなわち、特定のロケーションに対し一つのスヌープ要求が行われたならば、同じロケーションへの別の要求は迅速に行える可能性があるということである。スヌープ・キャッシュは、ローカル・キャッシュに対し行われるあらゆるロードをモニタし、必要に応じその状態を更新する。ストリーム・レジスタ・チェック・ブロック４４４は、現在のローカル・キャッシュ内容のサブセットを判断するアルゴリズムを使って、スヌープ要求４１０をフィルタする。キャッシュ内容の概要値がストリーム・レジスタ・ブロック４３０（図６）に含まれており、ストリーム・レジスタ状態４３２は各スヌープ・ポート・フィルタ４００に転送される。この状態に基づいて、各新規スヌープ要求４１０に対して、スヌープ・アドレスをローカル・キャッシュに含めることができる可能性が判断される。スヌープ・ポート・フィルタ中の第三のフィルタリング・ユニットは、レンジ・フィルタ４４８である。このフィルタリング・アプローチのため、２つのレンジ・アドレスが指定される、すなわち最小レンジ・アドレスと最大レンジ・アドレスとである。スヌープ要求のフィルタリングは、まず、当該スヌープ要求がこれらの２つのレンジ・アドレスで規定されたアドレス範囲内にあるかどうか判断することから行われる。この条件を満たす場合、スヌープ要求は廃棄され、そうでなければ、スヌープ要求は判断ロジック・ブロック４５０に送られる。逆に、要求がアドレス範囲内に入っていれば送り、そうでなければ廃棄することもでき、これも本発明の要旨の範囲内である。具体的に、判断ロジック・ブロック４５０は、３つのフィルタ・ユニットのすべて、４４０、４４４、及び４４８の結果４５６を、各個別スヌープ・フィルタ・ユニットを有効又は無効にする制御信号４５４とともに受信する。対応する制御信号が有効化されているスヌープ・フィルタ・ユニットの結果だけが各フィルタリング判断の対象となる。フィルタリング・ユニット４４０、４４４、又は４４８のいずれかが、スヌープ要求４１０を廃棄すべきと判断すればそのスヌープ要求は廃棄される。判断ロジック・ユニットの結果出力は、スヌープ要求を対応するスヌープ・キュー４５２に加えるか、あるいは、スヌープ要求を廃棄し、スヌープ・トークン４５８を廃棄されたスヌープ要求を発行した遠隔プロセッサ又はＤＭＡユニットに返却するかのいずれかとなる。

該好適な実施形態においては、上記のアルゴリズムを実行する３つのフィルタリング・ユニットだけがポート・スヌープ・フィルタに含まれているが、当業者は、本発明の範囲から逸脱することなく、他の任意の数のスヌープ・フィルタ・ユニットを一つのポート・スヌープ・フィルタに含めることができること、又はポート・スヌープ・フィルタ中で何らかの他のスヌープ・フィルタ・アルゴリズムを実行できること、又はスヌープ・アルゴリズムの組み合わせが可能なことをよく理解しているであろう。

図８及び９は、図６のスヌープ・フィルタ３１０の２つの別な実施形態のハイレベル概略図を示す。図６に関連して前に説明したように、スヌープ・ブロックには、多様なフィルタリング・アプローチ、同一のフィルタリング・アプローチ、又はこれら２つの組合せを用いた複数のスヌープ・フィルタを含めることができる。図８に示されるように、Ｎヶのポート・スヌープ・フィルタ４６０ａ、…、４６０ｎは、一つずつが並行してＮヶの遠隔メモリ書き込み元の各々に対応して動作している。ポート・スヌープ・フィルタ４６０ａ、…、４６０ｎの各々は、２点間接続された専任の発信元からのスヌープ要求を、それぞれの入力ライン４６２ａ、…、４６２ｎに受信する。さらに、各スヌープ・フィルタ４６０ａ、…、４６０ｎは、ローカル・プロセッサの、Ｌ１レベル・キャッシュ中の欠落に対するメモリ・ロード要求４６４のすべてをモニタする。また、スヌープ・ブロックの他のユニットからの他の信号も、実行されているフィルタ・アルゴリズムが要求する場合にはポート・スヌープ・フィルタに供給する必要があろう。必要とされる信号の内容は、一つのポート・スヌープ・フィルタ４６０内で実行されている一つ以上のスヌープ・フィルタ・アルゴリズムによって決まる。さらに、全ポート・スヌープ・フィルタが、必ずしも同一セットのフィルタリング・アルゴリズムを実行する必要はないことを理解しておくべきである。

ポート・スヌープ・フィルタ４６０ａ、…、４６０ｎは入来するスヌープをフィルタし、フィルタ除去されなかったスヌープ要求の適切なサブセットを、それぞれのキュー４６６ａ、…、４６６ｎ中を経由してキュー・アービトレーション・ブロック４６８に送る。ここでスヌープ要求は逐次化され、次の共用スヌープ・フィルタ４７０に送られ、該共用フィルタは遠隔メモリ書き込み元すべてからの入力を取り扱う。この共用スヌープ・フィルタ４７０は、渡されたスヌープ要求のすべてを処理し、全要求のサブセットをスヌープ・キュー４７２に送る。スヌープ要求は、スヌープ・キュー４７２からプロセッサ・スヌープ・インタフェース４７４を介してプロセッサに送られる。なお、図８に示された構成に換えて、共用スヌープ・フィルタ４７０を複数にしたり省略することも可能である。複数共用フィルタの場合、これらフィルタを並列にも直列にも（この場合、例えば一つのフィルタの出力が次の入力となる）配列することができる。フィルタが複数の発信元からの入力を扱う（すなわち複数発信元の間で共用されている）場合、該フィルタはそれ自体の入力キュー及び調停機能を具え、スヌープ要求を逐次化する必要がある。最終的に順序付けされた全スヌープ要求のサブセットはスヌープ・キュー４７２に置かれ、スヌープ要求は、プロセッサ・スヌープ・インタフェース４７４を介してプロセッサに送られる。随意により、スヌープ・キューが満杯になったとき、それを示すスヌープ・キュー満杯表示信号４７６を具え、スヌープ・キューの中のスヌープの数が所定のレベルを下回るまで、一部又はすべてのメモリ書き込み元がさらなるスヌープ要求を発行するのを止めさせる。

同様に、図９は、スヌープ・ブロック３１０中のスヌープ・フィルタの異なった編成による別の実施形態を示す。各々が遠隔メモリ書き込み元（スヌープ・フィルタが付随されるプロセッサは除く）の一つからのスヌープ要求だけを受信するＮヶのポート・スヌープ・フィルタ４８０ａ、…、４８０ｎは並行して動作する。各ポート・スヌープ・フィルタ４８０ａ、…、４８０ｎは、そのそれぞれの入力ラインに、単一の発信元だけからのスヌープ要求４８２ａ、…、４８０ｎをそれぞれ受信する。共用スヌープ・フィルタ４８４は、ポート・スヌープ・フィルタ・デバイス４８０ａ、…、４８０ｎと並列に連結されている。別の実施形態では、複数の共用スヌープ・フィルタを並列に配置することができる。共用スヌープ・フィルタ４８４は、Ｎヶすべての遠隔メモリ書き込み元からの入力を取り扱う。複数の入力を受信するので、共用フィルタ４８４は、スヌープ要求を逐次化するためにそれ自体の入力キュー４８６及びキュー・調停機能４８８を有する。さらに、図９に示された実施形態において、ポート・スヌープ・フィルタ４８０ａ、…、４８０ｎのすべて及び共用スヌープ・フィルタ４８４は、ローカル・プロセッサからの、Ｌ１レベル・キャッシュ中の欠落に対するメモリ読み取りアクセス要求４９０をすべてモニタする。スヌープ・フィルタ４８０ａ、…、４８０ｎ及び４８４は、入来するスヌープ要求をフィルタし、フィルタ除去されなかった適切なサブセットを次の共用スヌープ・フィルタの入力キュー４９２ａ、…、４９２ｎに送る。次いで、フィルタ除去されなかったスヌープ要求はキュー・調停機能４９４によって逐次化され、プロセッサ・スヌープ・インタフェース４９６を介してプロセッサに送られる。スヌープ・キュー・デバイス４９２ａ、…、４９２ｎの一つ又は４８６が満杯の場合、スヌープ・キュー満杯表示４９８が作動され、スヌープ・キューの中のスヌープの数が所定のレベルを下回るまで、すべての（又は一部の）メモリ書き込み元がさらなるスヌープ要求を発行するのを止めさせる。

次に図１０を参照すると、スヌープ・フィルタ・ブロックのさらなる実施形態３１０が示されている。該ブロックは、ポート・スヌープ・フィルタ４００、（図８及び９の）４６０ａ、…、４６０ｎ、及び４８０ａ、…、４８０ｎに対応する、Ｎヶのポート・スヌープ・フィルタ５００ａ、…、５００ｎを包含する。各ポート・スヌープ・フィルタ５００ａ、…、５００ｎは、スヌープ・キャッシュ・デバイス５０２ａ、…、５０２ｎ、及びスヌープ・チェック・ロジック５０４ａ、…、５０４ｎを含む。スヌープ・キャッシュ・デバイス５０２ａ、…、５０２ｎは、一つの発信元からの最新のスヌープ要求の経過を追跡記録するスヌープ・フィルタリング・アルゴリズムを実行し、このスヌープ要求の発信元を、別のプロセッサ、ＤＭＡエンジン、あるいは何か他のユニットとすることができる。一つのの発信元からの各新規スヌープ要求に対し、該スヌープ要求のアドレスが、スヌープ・チェック・ロジック・ブロック５０４中のスヌープ・キャッシュと照合される。この対比結果が一致すれば、すなわちスヌープ・キャッシュ中に該スヌープ要求が見つかれば、スヌープされたデータはプロセッサのローカルＬ１キャッシュ中にないことが保証される。従って、スヌープ要求は、スヌープ・キュー５０６及びスヌープ・キュー・調停機能５０８には送られない。スヌープ・キャッシュ５０２ａ、…、５０２ｎの中に現下のスヌープ要求に対し一致するものが見つからなければ、信号５１４ａ、…、５１４ｎを使って該スヌープ要求のアドレスがスヌープ・キャッシュに追加される。同時に、スヌープ要求はスヌープ・キュー５０６に送られる。

また、スヌープ・キャッシュ・デバイス５０２ａ、…、５０２ｎのすべては、ローカル・プロセッサから、読み取りアドレス及び要求を受信し、該メモリ読み取りアクセス・アドレスをスヌープ・キャッシュ５０２ａ、…、５０２ｎ中のエントリと対比する。要求がスヌープ・キャッシュ中のエントリの一つと合致すれば、そのエントリは、キャッシュ・ラインがプロセッサの第一レベルのキャッシュに配置されることになり、スヌープ・キャッシュからは除去される。該好適な実施形態において、並行して動作し、各々が一つの遠隔メモリ書き込み元からのスヌープ要求を追跡記録する複数のスヌープ・キャッシュが用いられる。フィルタリングの後、スヌープ要求のフィルタ除去されなかった部分を、実施形態に応じて、次のポート・スヌープ・フィルタに送るなり、又は一つ以上の共用スヌープ・フィルタのキューに入れるなり、又はプロセッサ・インタフェースのスヌープ・キューに置くなりすることができる。

なお、単一のスヌープ・キャッシュ・デバイス５０２は、各エントリが２つのフィールド、すなわちアドレス・タグ・フィールドと有効ライン・ベクトルとを有するＭヶのキャッシュ・ライン（エントリ）の内部編成を含む。スヌープ・キャッシュのアドレス・タグ・フィールドは、通常、ローカル・プロセッサのＬ１キャッシュのアドレス・タグと同じではなく、これより、有効ライン・ベクトル中に表現されるビット数の分短い。具体的には、有効ライン・ベクトルは、いくつかの連続するキャッシュ・ラインの群を符号化し、すべてのラインが、対応するアドレス・タグ・フィールドによって表現される同一の上位ビットを共用している。しかして、２ｎの連続するＬ１キャッシュ・ラインを符号化するためアドレスの最下位ビットｎ桁が使われる。ｎがゼロの極端な場合、スヌープ・キャッシュ中の全エントリはただ１本のＬ１キャッシュ・ラインで表わされる。この場合、有効ライン・ベクトルは「バリッド」ビットに対応するただ一つのビットとなる。

スヌープ・キャッシュ中のアドレス・タグ・フィールドのサイズは、Ｌ１キャッシュ・ラインのサイズ及び有効ライン・ベクトルの符号化に使われたビットの数により決まる。ある実施形態において、３２ビットのアドレス長（３１：０）、Ｌ１キャッシュ・ラインが３２バイトの長さ、及び３２ビットの有効ライン・ベクトルに対し、アドレス・ビット（３１：１０）がアドレス・タグ・フィールドとして使われ、（ビット３１は最上位）、アドレス・ビット（９：５）中に有効ライン・ベクトルが符号化され、アドレス・ビット（４：０）は、これらがキャッシュ・ラインのバイト・オフセットを符号化しているので無視される。例として、３つの異なるメモリ書き込み元（Ｎ＝３）に対する３つのスヌープ・キャッシュを下記に示すが、これら各スヌープ・キャッシュは、Ｍ＝４のエントリを有し、該エントリの左側にアドレス・タグ・フィールドがあり、アドレスの５つのビットは、３２の連続するキャッシュ・ラインを追跡するための有効ライン・ベクトルの符号化に使われる。

この例において、要求元１のエントリ１では、スヌープ・キャッシュは、１６進アドレス０１ｃ０１９ｅｃが最近に無効化され、おそらくＬ１キャッシュ中にあり得ないことを記録している。従って、同じキャッシュ・ラインに対する次のスヌープ要求はフィルタ除去（廃棄）されることになる。同様に、書き込み元１のエントリ４によって、キャッシュ・ライン・アドレス０１４０７ｆｆ７及び０１４０７ｆｆ８に対するスヌープ要求がフィルタ除去されることになる。

次に、図１１を参照すると、単一スヌープ元に対するスヌープ・キャッシュ・デバイスを実行するスヌープ・フィルタの制御フローが示されている。作業開始において、ステップ６００に示されるように、スヌープ・キャッシュ内のＭヶラインのすべてがリセットされる。スヌープ元ｉからの新しいスヌープ要求が受信されると、該スヌープ要求のアドレスは、「アドレス・タグ」フィールド５２６の中と、有効ライン・ベクトル５２４にアクセスするため使われるビットの中とに構文分解される。スヌープ要求の有効ライン・ベクトルは、アドレス・タグ・フィールドに一致するアドレス・ビットを持つ各Ｌ１キャッシュに対応する一つのビットだけを有する。これはステップ６０２で行われる。ステップ６０４において、スヌープ要求の「タグ」フィールドは、スヌープ元ｉに関連するスヌープ・キャッシュ中のすべてのタグ・フィールドに対して照合される。スヌープ要求のアドレス・タグがスヌープ・キャッシュに格納されたアドレス・タグの一つと同じである場合、該アドレス・タグ・フィールドは、スヌープ・キャッシュ中にヒットを有する。この後、ヒットが検知されたスヌープ・キャッシュ・エントリの有効ライン・ベクトルは、スヌープ要求の有効ライン・ベクトルと対比される。スヌープ・キャッシュ・ライン中の有効ライン・ベクトルのビットが、スヌープ要求の有効ライン・ベクトル中のビット・セットに一致してセットされていれば、有効ライン・ベクトルも同様にヒットを有する。一つの好適な実施形態において、ビット・オペランドに対し論理演算を行うことによって、有効ライン・ベクトルのチェックが実施される。しかして、例えば、スヌープ要求の有効ライン・ベクトルとスヌープ・キャッシュ・ラインの有効ライン・ベクトルとをＡＮＤ演算し、結果がゼロになるかどうかを確認することによって有効ライン・ベクトルのチェックを行うことができる。なお、本発明の範囲から逸脱することなく、他の実施方法を追加して用いることができよう。さらに、有効ライン・ベクトルのヒットのチェックは、アドレス・タグのヒットのチェックと並行して実施することができる。

ステップ６０６において、「タグ」フィールドが一致し、且つ有効ライン・ベクトル中に一致するビットがセットされているかどうかの判断が行われる。「タグ」フィールドが一致し、且つ有効ライン・ベクトル中に対応するビットがセットされていれば、ステップ６０６に示されるように、スヌープ要求はキャッシュ中にないことが保証される。しかして、当該スヌープ要求は、キャッシュには送られず、ステップ６０８に示されるようにフィルタ除去される。

それとは別に、「タグ」フィールドはスヌープ・キャッシュ中をヒットしたが有効ライン・ベクトル中のビットが一致していないか、あるいは、スヌープ・キャッシュ中でタグがヒットしない場合、このことは、ラインがキャッシュにあり得ることを示している。従って、スヌープ要求は、ステップ６１２に示されるように、スヌープ・キュー中に置かれて、キャッシュに送られる。また、ステップ６１０に示されるように、このスヌープ要求は、新しいエントリとしてスヌープ・キャッシュに加えられる。

次に図１２を参照すると、スヌープ・キャッシュ中に新しい情報を追加するプロセスを記載した、ステップ６１０（図１１）の詳細が示されている。これは、以下に説明するように、いくつかのタスクによって達成される。ステップ６１４において、まず、アドレス・タグが、既にスヌープ・キャッシュの中に格納されているかどうか（すなわち、アドレス・タグがヒットしたか）を判定する。このステップにおいて、ステップ６０２（図１１）で計算された情報を使うことができる。アドレス・タグがヒットした場合には、プロセスはステップ６２４に進み、そこでスヌープ要求に一致する選定されたスヌープ・キャッシュ・エントリの有効ライン・ベクトル中のビットがセットされる。ステップ６１４においてアドレス・タグ・チェックがヒット無しであった場合、その新しいアドレス・タグに対して新規スヌープ・キャッシュ・エントリを割り当てなければならず、プロセスは６１６に進み、スヌープ・キャッシュの中に利用可能な空きエントリがあるかどうかが判断される。空きエントリが利用可能と判断された場合、ステップ６２０で示されるように最初の利用可能空きエントリが選定される。スヌープ・キャッシュに利用可能な空きエントリが無い場合、ステップ６１８に示されるように、スヌープ・キャッシュ中の有効エントリの一つが置換え用に選定される。この置換え基準については、ラウンド・ロビン処理、最近最少使用、ランダム、又は、本発明の範囲から逸脱することなく当業者にとって公知の他の置換え基準とすることができる。ステップ６２２に進み、次いで新規のアドレス・タグが選定されたスヌープ・キャッシュ・ラインに書き込まれ、対応する有効ライン・ベクトルは消去される。次いで、ステップ６２４に示されるように、スヌープ要求の有効ライン・ベクトル中のビット・セットに一致させて、選定されたスヌープ・キャッシュ・エントリの有効ライン・ベクトル中にビットがセットされる。

さらに別の実施形態では、スヌープ要求がスヌープ・キャッシュの中でヒットしたかミスしたかだけに基づいて新しい情報をスヌープ・キャッシュをスヌープ・キャッシュに加えることはせず、代わりに、スヌープ・キャッシュ・ライン全体であれ、有効ライン・ベクトル中に単一ビットをセットするだけのことであれ、新しい値の追加は、判断ロジック・ブロック４５０（図７）の判断に基づいて行う。この実施形態においては、判断ロジック・ブロックがスヌープ要求をフィルタ除去しない場合にだけ、新しい情報がスヌープ・キャッシュに加えられる。スヌープ・ポート・フィルタ・ブロック４００（図７）中の他のどれかのフィルタがスヌープ要求をフィルタ除去した場合、（すなわち、データがローカルＬ１キャッシュに無いと判断した場合）、スヌープ・キャッシュに新しい情報は加えられないが、作業ステップはスヌープ・キャッシュのヒットの場合と同じである。この実施形態の利点は、冗長な情報の格納が少なくなるのでスヌープ・キャッシュの処理パフォーマンスが良くなることである。

次に図１３を参照すると、スヌープ・キャッシュからエントリを除去するための制御フローが示されている。プロセッサの、ローカルＬ１レベル・キャッシュ中の欠落に対するメモリ読み取りの各要求に対して、メモリ要求のアドレスは、全スヌープ要求元に関連する、すべてのスヌープ・キャッシュ中の全エントリと照合される。ステップ６３０において、メモリ読み取り要求のアドレスは、アドレス・タグ・フィールドの中及び有効ライン・ベクトルの符号化に使われるビットの中に構文分解される。これは、ステップ６３０で行われる。ステップ６３２において、一つ以上のタグ・ヒットがあるかどうかの判断が行われる。これは、メモリ要求の「タグ」フィールドを、全スヌープ元に関連するすべてのスヌープ・キャッシュ中の全タグ・フィールドと照合することによって遂行される。該タグ・チェックがミスの場合、このアドレスはフィルタ除去されず、何もしてはならない。しかして、制御フローはステップ６３０にループ・バックし、プロセッサからの次のキャッシュ欠落読み取りを待つ。

ステップ６３２に戻ると、アドレス・タグの全スヌープ・キャッシュとの対比から一つ以上のヒットが得られたと判断された場合、ヒットされたすべてのスヌープ・キャッシュから情報を除去しなければならない。そこで、ステップ６３４において、メモリ・読み取りアドレスの適切な下位ビットは、有効ライン・ベクトルに復号され、ステップ６３５に示されるように、ヒットされたスヌープ・キャッシュ・エントリの有効ライン・ベクトルと対比される。次に、ステップ６３６に進み、読み取りアドレス・ベクトル中の固有のビット・セットが、同様にスヌープ・キャッシュの有効ライン・ベクトル中にセットされているかどうかが判断される。このような有効ライン・ベクトルのヒットがない場合（アドレス・タグ・フィールドのヒットの如何を問わず）、このメモリ・アドレスはフィルタ除去されず、該特定のスヌープ・キャッシュ中の何も変更してはならない。かくして、制御フローはステップ６４０に進み、すべてのアドレス・タグのヒットの処理が済んだかどうかをチェックし、まだであれば、プロセスはステップ６３５に戻る。

また一方、ステップ６３６で、読み取りアドレス・ベクトルが有効ライン・ベクトル中でヒットしたと判断されれば、該読み取りアドレスはフィルタ除去されることになる。該メモリ読み取りアドレスは第一レベルのキャッシュにロードされることになるので、対応する有効ライン・ベクトルのビットは消去されねばならない。この有効ライン・ベクトルからの対応ビットの消去はステップ６３８で行われる。有効ライン・ベクトルからの対応ビットの除去の後で、該有効ライン・ベクトルのビット・セットの数がゼロになる場合、スヌープ・キャッシュからアドレス・タグ・フィールドがさらに除去され、エントリが空になる。次にステップ６４０に示されるように、有効ライン・ベクトル・ビットのチェック、その消去、及びアドレス・タグの消去の同じプロセスが、必要に応じ、ローカルＬ１キャッシュの欠落に対する要求であるメモリ読み取り要求をヒットした、スヌープ・キャッシュすべてに対して繰り返し行われる。ヒットしたアドレス・タグ・ラインすべてが処理された状態になっているかどうかがステップ６４０でチェックされる。キャッシュ・ラインのすべてがチェックされたならばプロセスはステップ６３０に戻る。

さらに別の実施形態において、当該ローカル・メモリ要求は、全スヌープ・キャッシュ中の全アドレス・タグに対し同時に対比される。同時に、ローカル・メモリ要求の有効ライン・ベクトルの符号を、ヒットがあった全スヌープ・キャッシュ中の全有効ライン・ベクトルと一せいに対比することができる。次いで、これら２つの結果−アドレス・タグのヒット及び有効ライン・ベクトルのヒット−の組合せにより、対応する有効ライン・ベクトルのビットを除去しなければならないすべてのスヌープ・キャッシュ・ラインを判定し、全スヌープ・キャッシュ中のヒットしたキャッシュ・ラインから、これらビットのすべてを同時に除去することができる。

次に図１４を参照すると、ストリーム・レジスタを実装したスヌープ・フィルタ・デバイスのブロック図が示されている。一つの好適な実施形態において、スヌープ・フィルタ・ユニットは以下のエレメントを含む：２つのストリーム・レジスタ及びマスク・セット７００、スヌープ・チェック・ロジック・ブロック７０２、キャッシュ・ラップ検知ロジック・ブロック７０６、ストリーム・レジスタ選択ロジック・ブロック７０４、スヌープ要求キュー７０３、及び、プロセッサ・調停及び多重化ロジック７１０。後述でさらに詳細を説明するように、キャッシュ中に無いものを追跡するスヌープ・キャッシュ・フィルタと違って、ストリーム・レジスタ及びマスク・セット７００は、プロセッサのキャッシュにロードされた最新のデータを追跡記録する。さらに正確には、ストリーム・レジスタは、少なくともキャッシュ中にあるラインを追跡記録するが、一部のラインについて、実際はキャッシュに無いのに、キャッシュ格納されていると想定することがある。しかし、一部の不必要なスヌープ要求をキャッシュに送ったとしても正確さに影響することはない。

ストリーム・レジスタの中心はストリーム・レジスタ７００自体である。キャッシュが新しいラインをロードする毎にこれらレジスタの一つが更新され、新ラインは適切な制御信号７１６とともにストリーム・レジスタに渡される。図１４中のストリーム・レジスタ選択ロジック・ブロック７０４は、特定のレジスタを選択し、現在のストリーム・レジスタの状態と、信号７１６中のキャッシュの中にロードされている新しいラインのアドレスとに基づいて、該レジスタを更新する役割を果たす。

作動において、Ｎヶの遠隔プロセッサの一つから受信されたスヌープ要求は、図１５の右側に示された信号７１４として着信する。スヌープ・チェック・ロジック・ブロック７０２は、着信したスヌープ要求７１４のアドレスをストリーム・レジスタ７００の状態と対比して該スヌープ要求がキャッシュにある可能性を判断するポート・フィルタのセットを含む。可能性がある場合、該要求はスヌープ要求キュー７０３に送られ、そこで、実際のキャッシュ・スヌープとしてキャッシュに送られるのを待つ。図１４の待ち行列構造では、Ｎヶの遠隔プロセッサの各々は専用のスヌープ要求キュー７０３を有し、最大のスヌープ要求レート設定ができるようになっており、大きな数のスヌープ要求をフィルタ除去し、エンキューの対象にならないようにする。本発明の一般的範囲から逸脱することなく、違った待ち行列構造にすることも可能である。

調停及び多重化ロジック・ブロック７１０は、単に、Ｎヶのスヌープ要求キュー７０３の間で、キャッシュのスヌープ・インタフェースを適正に割り振りし、すべての要求に対し転送の進捗を保証する。

以下に、一つのストリーム・レジスタがどのように更新されるのかを説明する。ストリーム・レジスタは、実際は「ベース」及び「マスク」のレジスタ対とバリッド・ビットとを含む。ベース・レジスタは、ストリーム・レジスタによって表されるキャッシュ・ラインのすべてに共通なアドレス・ビットを追跡記録し、対応するマスク・レジスタは、どのビットがあるかを追跡記録する。バリッド・ビットは単に、ストリーム・レジスタが使用中であることと、遠隔スヌープ要求７１４をフィルタするかどうかを決める際にスヌープ・チェック・ロジック・ブロック７０２が参照するのは当該ストリーム・レジスタであることとを示している。以下の例示をわかりやすくするために、３２バイトのキャッシュ・ライン・サイズを備えた２３２バイトのアドレス・スペースを考えてみる。この場合、キャッシュ・ライン・ロード・アドレスは２７ビット長で、ストリーム・レジスタのベース及びマスク・レジスタの長さは２７ビット長である。

まず、バリッド・ビットはゼロにセットされ、ストリーム・レジスタが使用されていないことが示され、ベース及びマスク・レジスタの内容は意味を持たない。最初のキャッシュ・ライン・ロード・アドレスがこのストリーム・レジスタに加えられたとき、バリッド・ビットは１にセットされ、ベース・レジスタは該ライン・アドレスにセットされ、マスク・レジスタの全ビットが１にセットされ、これでベース・レジスタ中のすべてのビットが有効になる。すなわち、ベース・レジスタに格納されたアドレスにちょうど一致するアドレスが、キャッシュ中にあると見なされ、ビットが一つでも異なればそのアドレスは不在とされる。例えば、第１キャッシュ・ライン・ロード・アドレスが、０ｘ１７０８ｆｂ１（接頭部の０ｘは１６進数であることを示す）として与えられれば、ロードの後のストリーム・レジスタの内容は、
ベース＝０ｘ１７０８ｆｂ１ マスク＝０ｘ７ｆｆｆｆｆｆ バリッド＝１
となる。

次に、このストリーム・レジスタに第２のキャッシュ・ライン・ロード・アドレスが加えられると、第２のアドレスがベース・レジスタと対比され、どのビットが異なるかが判断される。ついで、マスク・レジスタが更新され、異なる位置のマスクの中のビットがゼロにされる。しかして、これらのゼロは、ベース・レジスタの対応ビットは「判断外」であり、どの値（ゼロ又は１）をも取れると見なすことができることを示す。従って、これらのビットは、ストリーム・レジスタとの対比にはもはや使えない。例えば、第２のキャッシュ・ライン・ロード・アドレスが０ｘ１７０８ｆｂ２であるとする。このとき、この第２ロードの後のストリーム・レジスタの内容は
ベース＝０ｘ１７０８ｆｂ１ マスク＝０ｘ７ｆｆｆｆｆｃ バリッド＝１
となる。

すなわち、第２アドレスとベース・レジスタとは最下位の２ビットが違っており、これにより、マスク・レジスタ中のこれらのビットは消去された。この時点で、ストリーム・レジスタは、アドレス０ｘ１７０８ｆｂ０、０ｘ１７０８ｆｂ１、０ｘ１７０８ｆｂ２、及び０ｘ１７０８ｆｂ３のすべてがキャッシュ中にあり得ることを表す、なぜなら、該レジスタは最下位２つの有効ビットをもはや区別できないからである。但し、実際にロードされた２つのアドレスは、キャッシュ中にあると見なされていることに留意するのが重要である。かくして、このメカニズムは、ストリーム・レジスタに提示されたことがあるすべてのアドレスが、該レジスタ中に含まれることを確実にする。限界になると、マスク・レジスタはすべてゼロになり、あらゆる可能なアドレスが該レジスタ中に含まれ、キャッシュの中にあると見なされる。記載したメカニズムを使って、ストリーム・レジスタにアドレスを加え続けることができるのは明らかである。

あらゆるキャッシュ・ライン・ロード・アドレスは、きっちりと、複数のストリーム・レジスタの一つに加えられる。従って、ストリーム・レジスタの集合により、完全なキャッシュ状態が表される。どのレジスタを更新するかの判断は、図１４のストリーム・レジスタ選択ロジック・ブロック７０４によって行われる。一つの考えられる選択基準として、ライン・ロード・アドレスから最小のハミング距離を有するストリーム・レジスタ（すなわち、マスク・レジスタのゼロに変化するビットの数が最小になるストリーム・レジスタ）を選択することがある。さらに、別の選定基準としてベース・レジスタの最上位のビット群がライン・ロード・アドレスのものと一致するストリーム・レジスタを選択することがある。他にも選定基準があり、本発明の範囲を逸脱することなくそれらを実施することができる。

更新するストリーム・アドレス・レジスタの選定において、ライン・ロード・アドレスは、対応マスク・レジスタと併せ、ベース・レジスタのすべてと、並行して対比される。次いで、上記のように、該ライン・ロード・アドレスは選定されたストリーム・レジスタに加えられる。

スヌープ・チェック・ロジック・ブロック７０２は、下記のように、スヌープ・アドレス７１４をストリーム・レジスタのすべてと対比することによって、それがキャッシュの中にある可能性を判断する：スヌープ・アドレス７１４は、キャッシュ・ライン内のオフセットに対応する低位のビットを除去することによって、ライン・アドレスに変換される。このライン・アドレスは、一つのストリーム・レジスタと対比され、ベース・レジスタとスヌープ・ライン・アドレスとの間のビット単位で排他的ＯＲ論理が適用され、引き続き、その結果とマスク・レジスタとのビット単位でのＡＮＤ論理が適用される。これら２つの論理演算の最終結果に、いずれかゼロでないビットがある場合、該スヌープ・アドレスは、ストリーム・レジスタにおいて「ミス」となり、そのストリーム・レジスタが関与する範囲ではキャッシュの中にないことが分かる。同じ対比が、ストリーム・レジスタのすべてに対して並行して行われ、スヌープ・ライン・アドレスがストリーム・レジスタすべてにおいてミスであれば、該スヌープ・アドレスは、キャッシュ中にないことが分かり除去することができる（すなわち、キャッシュには送られない）。逆に、スヌープ・アドレスがどれかのストリーム・レジスタの中でヒットすれば、該アドレスをキャッシュに転送する必要がある。

スヌープ・チェック・ロジック７０２は、Ｎヶの遠隔スヌープ要求ポートの各々に対して複製されるが、これらポートは同一のストリーム・レジスタ７００のセットを共用する。

時間が経過し、キャッシュ・ライン・ロード・アドレスがストリーム・レジスタに加えられると、これらレジスタは、実際にキャッシュ中にあるものに対する知識について次第に不正確になる。上記の例で説明したように、ゼロ化したあらゆるマスク・ビットの各々が、対応ストリーム・レジスタが、当該キャッシュ中にあると特定するキャッシュ・ラインの数を２倍にする。一般に、無用なスヌープ要求をプロセッサに送る（すなわち、それらをフィルタし損ねる）問題は、ゼロのマスク・ビットの数が増すにつれ悪化する。従って、ストリーム・レジスタ・スヌープ・フィルタには、レジスタを初期状態に戻しリサイクルするメカニズムが具えられる。一般に、このメカニズムは、キャッシュ中にロードされたラインは既にあるラインと置換わるという事象に基づく。ラインを置換えることによって、何時でも該ラインをストリーム・レジスタから除去することができる、というのは、これらレジスタは、どのラインがキャッシュ中にあるかしか追跡していないからである。キャッシュを完全に置換えてしまう場合は常に、ストリーム・レジスタ・スヌープ・フィルタは、個々のラインを除去するのでなく一回にまとめて除去し、レジスタを一掃する。但し、この置換えを行った新規のキャッシュ・ラインも、ストリーム・レジスタに加えられるので、これらレジスタの中身を簡単に廃棄することはできない。

このジレンマを解決するために、ストリーム・レジスタ・スヌープ・フィルタは、初期キャッシュ状態から始めて、前述のようなストリーム・レジスタの更新を行う。キャッシュ・ラップ検知ロジック・ブロック７０６には、キャッシュ更新信号７１７が表すキャッシュ更新情報をモニタし、初期状態に存在したキャッシュ・ラインのすべてを何時新しいラインで上書きするか、すなわちキャッシュを「ラップ」させるかを判断する機能を具える。この時点で、全ストリーム・レジスタの内容（これを「アクチブ」セットという）はストリーム・レジスタの第二「履歴」セットにコピーされ、アクチブ・セット中のストリーム・レジスタは、無効状態に戻され、改めてキャッシュ・ライン・ロード・アドレスの累積を開始する。さらに、ラップ時のキャッシュ状態が、次のキャッシュ・ラップを検知する目的のための新規の初期状態となる。履歴セット中のストリーム・レジスタが更新されることはない。但し、スヌープ・チェック・ロジック・ブロック７０２が、スヌープ・アドレスがキャッシュにある可能性があるかどうかを判断する際には、アクチブ・セットと同じように取り扱われる。このメカニズムを使って、キャッシュが上書きされて、ストリーム・レジスタは定期的にリサイクルされる。

キャッシュ更新基準及びキャッシュ更新信号７１７に応じて、キャッシュ・ラッピング時を検知できるいくつかのやり方がある。例えば、キャッシュが、上書きされるラインを指定する場合、簡単なスコアボードを用いて、任意の特定ラインが初回に上書きされた時期を知ることができ、カウンタを使ってすべてのラインが上書きされた少なくとも１回の時期を知ることができる。本発明の範囲から逸脱することなく、キャッシュ・ラッピング時を検知するための任意のメカニズムを用いることができる。

図１５は、ストリーム・レジスタ・スヌープ・フィルタの別の実施形態を示し、ここでは、フィルタは、Ｎヶの遠隔プロセッサによって完全に共用されている。すなわち、個別のスヌープ要求ポート７１４は、図１４に関連して説明した実施形態に示されような、それ自体のスヌープ・チェック・ロジック・ブロック７０２を持たない。この実施形態において、スヌープ要求は、共用のスヌープ・チェック・ロジック・ブロック７０１に入力される前に、待ち行列構造７０８にエンキューされる。待ち行列に入れられた要求は、調停及び多重化ロジック７０５を経由して適正にスヌープ・チェック・ロジック・ブロック７０１に送られる。スヌープ・チェック・ロジック・ブロック７０１の機能は、その他の点では、前に図１４に関連して説明した前記のストリーム・レジスタ・スヌープ・チェック・ロジックと同じである。本発明の一般的範囲を逸脱することなく、別の待ち行列構造７０８が可能なのは明らかである。

好適な実施形態において、ストリーム・レジスタの２つのセットが用いられるが、本発明の範囲を逸脱することなく２つ以上のセットを使うことが可能である。例えば、４セットのストリーム・レジスタを実装したある実施形態においては、２セットのアクチブ・レジスタ、Ａ及びＢ、ならびに対応する２セットの履歴レジスタが実装される。該実施形態において、Ａセットのレジスタにはキャッシュの一つのサブセットに関する情報を含めることができ、Ｂセットのレジスタにはキャッシュの別のサブセットに関する情報を含めることができる。ストリーム・レジスタの各セット、Ａ及びＢ、に割り当てられた部分へのキャッシュ区分については、キャッシュを２つの均等な部分に区分けすることができるが、他の区分法を用いることもできる。さらに、ストリーム・レジスタのセットの数を２よりも多くすることができる。例えば、ストリーム・レジスタの一つのセットを、セットアソシアティブ・キャッシュの各キャッシュ・セットに割り当てることができる。

さらに別の実施形態において、ストリーム・レジスタの複数の履歴セットを形成し、アクチブ・セットをもっと高い頻度でリサイクルすることができる。但し、レジスタに含まれているキャッシュラインがまだキャッシュ中にある可能性があるときに、当該レジスタを決して消去しないように、キャッシュ・ラップ検知に関して履歴レジスタの管理には注意を払わなければならない。レジスタが決して消去されないことを確実にする一つのやり方は、ストリーム・レジスタのアクチブ・セットに履歴レジスタを加え、キャッシュをラップさせる際には、これら履歴レジスタ（及びアクチブ・レジスタ）のすべてを履歴レジスタの第二セットにコピーすることである。これは、基本的には、前に記載したストリーム・レジスタ・スヌープ・フィルタの好適な実施形態に、履歴の第二の「次元」を加えることである。

次に図１６を参照すると、対になったベース・レジスタとマスク・レジスタとのセットを用いたスヌープ・フィルタに対する制御フローの詳細プロセス流れ図が示されている。作業の開始において、ステップ７３０に示されるように全ストリーム・レジスタ、全マスク及び全スヌープ・キュートはリセットされ、ステップ７３２に示されるように、システムはいずれかのスヌープ元からの次のスヌープ要求を待つ。新しいスヌープ要求が受信されると、ステップ７３４で示されるように、該スヌープ要求のアドレスはすべてのアドレス・ストリーム・レジスタ及びマスク（ストリーム・レジスタの両セット）と照合される。スヌープ要求のアドレスは、付随するマスクと組み合わされた全ストリーム・レジスタ（すなわち、全アドレス・ストリーム・レジスタとマスク（ストリーム・レジスタの両セット））と照合される。ステップ７３６での判断において、現下のスヌープ要求の照合が、対のマスク・レジスタと組み合わされたあるストリーム・レジスタと一致すると、当該スヌープ・キャッシュ・ラインがキャッシュの中にある可能性があり、スヌープ要求は、ステップ７４０において、スヌープ・キューに置かれてキャッシュに送られる。プロセスはステップ７３２に戻り次のスヌープ要求を待つ。しかしながら、スヌープ要求が、ストリーム・レジスタの両方のセット中の、対のマスクと組み合わされたいずれのストリーム・レジスタとも一致しない場合は、当該スヌープ・キャッシュ・ラインがキャッシュ中にないことが保証される。かくて、このスヌープ要求は、ステップ７３８でフィルタ除去され、プロセスは７３２に戻る。

次に図１７を参照すると、置換えられたキャッシュ・ラインに対し、２つのストリーム・レジスタ・セット、及びキャッシュ・ラップ検知ロジック・ブロックを更新するための制御フローが示されている。作業の開始において、ステップ７５０で示されるように、ストリーム・レジスタ及びマスクのすべてはリセットされ、キャッシュ・ラップ検知ロジックはクリアされて、レジスタの第一セットがアクチブにされる。プロセッサの、Ｌ１キャッシュの欠落に対するメモリ要求（ロード又は格納オペレーション要求のいずれも含む）の各々対し、該メモリ要求のアドレスがストリーム・レジスタの第一セットに加えられ、該セットをアクチブ・アドレス・ストリーム・レジスタ・セットと呼ぶ。レジスタの第一セットからのアドレス・ストリーム・レジスタのすべてがチェックされて、実装されているレジスタ選定基準の指定により最善に一致するものが選定される：又はこれに換えて、最初の空ストリーム・レジスタを選定してもよい。メモリ要求のアドレスは、ステップ７５２に示されるように、アクチブ・レジスタ・セット中の選定されたストリーム・アドレス・レジスタの中に格納され、対となるマスクは更新され、該アドレスのどのビットが関連しどのビットが関連しないのかを反映する。次いで、ステップ７５４において、キャッシュ・ラップ検知ロジックが更新され、キャッシュにロードされた新しいデータを反映する。キャッシュ・ラップ検知ブロックは、アクチブ・レジスタが最初に使用開始されて以来、キャッシュ中のラインすべてが置換えられたかどうかを追跡記録する。かくして、ステップ７５６において、キャッシュ・ラップさせる状態になっているかどうかが判断がされる。ステップ７５６においてキャッシュ・ラップ状態が検知されなければ、制御フローはステップ７５２にループ・バックし、システムは次のプロセッサ・メモリ要求を待つ。一方、キャッシュ・ラップ状態が検知された場合、制御はステップ７５８へと続き、キャッシュ・ラップ検知ロジック・ブロックはクリアされ、第二ストリーム・レジスタ及びマスク・セットがステップ７５８においてクリアされる。次のステップ７６０に進み、システムは次のプロセッサ・メモリ要求を待つ。新しいメモリ要求に対し、レジスタの第二セットの全アドレス・ストリーム・レジスタがチェックされ最善に一致するものが選定され、例えば、実装されたレジスタ選定基準に指定されたレジスタ、又は最初の空ストリーム・レジスタが選定される。メモリ要求のアドレスは、ステップ７６０に示されるように、第二レジスタ・セット中の選定されたストリーム・アドレス・レジスタのなかに格納され、対となるマスクは更新され、該アドレスのどのビットが関連しているかを反映する。ステップ７６２に進み、キャッシュ・ラップ検知ロジックは更新され、キャッシュにロードされた新規データを反映する。キャッシュ・ラップ検知ロジックは、レジスタの第二セットが開始されて以来、置換えられたキャッシュ中のラインすべてを追跡記録しており、これにより、ステップ７６４において、キャッシュ・ラップ状態が存在するかどうかを決める判断が行われる。ステップ７６４においてラップ・イベントが検知されなければ、システムは、ステップ７６０に戻り、次のプロセッサ・メモリ要求を待つ。一方、キャッシュ・ラップ・イベントが検知された場合は、レジスタ及びマスクの第一セットが再び使われることになる。かくして、ステップ７６６において、レジスタの第一セットのレジスタと対のマスクとのすべてがリセットされ、キャッシュ・ラップ検知ロジックはクリアされる。レジスタの第一セットは、再びキャッシュの内容を見積もるためのアクチブとして使われ、制御フローはステップ７５２にループ・バックされる。

ストリーム・レジスタ・スヌープ・フィルタの使用について前に説明したように、ゼロにセットされたマスク・ビットの数が増えるにつれ、各ストリーム・レジスタ・フィルタのスヌープ要求を阻止する力は低減する。例えば、全マスク・ビットがゼロの場合、スヌープ要求はすべて通過してしまう。また一方、仮にこれらのマスク・ビットが一回に１ビットだけゼロにセットされるとすれば（すなわち、各ロードが１ビットだけストリーム・レジスタと異なる）、このような場合、丁度２ビットのストリーム・レジスタと異なるビットを持つアドレスに対するスヌープ要求は、たとえそのアドレスがキャッシュにある可能性がない場合でも通過させることになる。こうして、異なるビットの数など、さらに複雑又は微細な違いの検出を可能にするシグネチャ・フィルタを実装することによって、追加されたフィルタリング能力が具備される。一般的な考え方は、マスク・フィルタとシグネチャ・フィルタとの双方が、該アドレスがキャッシュにある可能性を示す場合に限って、スヌープをストリーム・レジスタから転送するというものである。

図１８を参照すると、入力を取り入れるシグネチャ機能９００、アドレス９０１、ストリーム・レジスタ９０２、及びストリーム・レジスタに関連する、アドレスのシグネチャ９０３の計算がある。下記のような、考えられる多くのシグネチャ機能がある。
１． アドレス中の、ストリーム・レジスタ・アドレスと異なるビットの数。
この数をｓで表す。例えば、シグネチャをある定数Ｍに対するｍｉｎ（Ｍ，ｓ）に設定するなど、短縮係数を用いてスペースを節減することができる。
２． アドレスがＮビットの場合、シグネチャは、あらゆるビットがゼロ値の長さＢ＝（Ｎ＋１）のベクトルである、但し、ｓ＝ｉの場合ビットｉは１とする。スペースを節減するため、これを長さＢ＋１（Ｂ＋１＜Ｎ）に切り詰めることができよう、ｍｉｎ（ｓ，Ｂ）＝ｉの場合ビットｉは１である。
３． アドレスをｋヶ（ｋ＞１）のビット群に分割する。群ｉの長さはＬ（ｉ）であり、Ｍ（ｉ）＝Ｌ（ｉ）＋１とする。ｓ（ｉ）を、群ｉ中のストリーム・レジスタと異なる群ｉ中のアドレス・ビットの数とする。このとき、シグネチャは、（ｓ（１），ｓ（２），…，ｓ（ｋ））で与えられ、これは単に各群の異なったビットの数である。これらの群については、互いに素なビットのセットにも、部分的にオーバーラップしているビットのセット（すなわち、アドレスの一部のビットが複数の群に在る）にも構成することができる。シグネチャの長さは、Ｂ（１）＋…＋Ｂ（ｋ）であり、Ｂ（ｉ）は、ｓ（ｉ）が取り得るあらゆる値を表すために必要なビットの数である。
４． 上記の（２）と（３）との組み合わせ。この組み合わせにおいて、シグネチャは、各々の群に対応するｋビットのベクトルから成る。ｓ（ｊ）＝ｉの場合、群ｊ中のビットｉは１にセットされる。群ｉがＬ（ｉ）ビット長さの場合、ｓ（ｉ）が取り得るあらゆる値を符号化するためにはＭ（ｉ）＝（Ｌ（ｉ）＋１）のビットが必要となる。シグネチャはＭ（１）＋…＋Ｍ（ｋ）ビットの長さとなる。例えば、ある定数Ｍに対して、ｍｉｎ（Ｍ，ｓ（ｊ））＝ｉとし群ｊ中のビットｉを１に設定するなどして、短縮係数を使いスペースを節減することができる。
５． 上記の（３）と同様であるが、ｓ（１），…，ｓ（ｋ）の別の一意的な組み合わせとしてＭ（１）×…×Ｍ（ｋ）がある。
６． アドレスをｋヶ（ｋ＞１）のビット群に分割し、ｐ（ｉ）を、群ｉ中のアドレス・ビットのパリティとする。このとき、シグネチャは、（ｐ（１），ｐ（２），…，ｐ（ｋ））で与えられる。
７． 上記の（６）と同様であるが、２ｋのパリティの組み合わせの各々を整数ｑに符号化し、長さ２ｋのゼロのビット・ベクトルを戻す、但しビットｑは１とする。
この他に多くのシグネチャが可能なことは言うまでもない。

アドレス９０１がキャッシュにロードされると、シグネチャ９０３が、シグネチャ更新機能９０４に供給される。また、更新機能は、入力としてシグネチャ・レジスタ９０５の前の値も取り込み、それを新しい値９０６で置換える。シグネチャ・レジスタを更新する適切な方法は、シグネチャの種類の如何による。Ｓ＿ｏｌｄはシグネチャ・レジスタの旧い値を表し、Ｓ＿ｎｅｗがシグネチャ・レジスタの新しい値を表し、Ｖはシグネチャ９０３の値を表すものとする。上記のシグネチャ機能に対応して、シグネチャ更新機能９０４は、以下の項目を計算する。
１． Ｓ＿ｎｅｗ＝ｍａｘ（Ｓ＿ｏｌｄ，Ｖ）。これは、ストリーム・レジスタと異なるビットの最大数を追跡記録する。
２． Ｓ＿ｎｅｗ＝Ｓ＿ｏｌｄビット単位又は（ｂｉｔ−ｗｉｄｅ−ｏｒ）Ｖ。これは、異なるビットのスコアボードを保持する。
３． Ｓ＿ｎｅｗ＝ｍａｘ（Ｓ＿ｏｌｄ，Ｖ）。これは、各群中のストリーム・レジスタと異なるビットの最大数を追跡記録する。
４． Ｓ＿ｎｅｗ＝Ｓ＿ｏｌｄビット単位又はＶ。これは、各群中の異なるビットのスコアボードを保持する。
５． Ｓ＿ｎｅｗ＝Ｓ＿ｏｌｄビット単位又はＶ。これは、各群中の同時に生じた異なるビットのスコアボードを保持する。
６． Ｓ＿ｎｅｗ＝Ｓ＿ｏｌｄビット単位又はＶ。これは各群中のパリティのスコアボードを保持する。
７． Ｓ＿ｎｅｗ＝Ｓ＿ｏｌｄビット単位又はＶ。これは各群中の同時に生じたパリティのスコアボードを保持する。

スヌープ要求が着信すると、そのシグネチャが計算され、シグネチャ・レジスタと対比される。これが一致しなければ、そのアドレスがキャッシュの中に在ることはなく、通常のストリーム・レジスタ及びマスク・フィルタが要求がキャッシュの中にある可能性を示していたとしても、該要求はフィルタ除去される。スヌープは、シグネチャ・レジスタとマスク・レジスタとの双方ともが当該アドレスがキャッシュ中にある可能性を示した場合にだけ転送される。

シグネチャ・フィルタリングのメカニズムが図１９に示されている。キャッシュへのロード・アドレス１００１は、マスク更新ロジック１００２に送信され、該ロジックは、先に説明したように動作し、前のマスク・レジスタ１００３、ストリーム・レジスタ１００４を取り込み、該マスク・レジスタ１００３を更新する。また、このアドレス１００１はシグネチャ機能１００５にも供給され、該機能も入力としてストリーム・レジスタ１００４を取り込みシグネチャ１００６を生成する。シグネチャ１００６及び前のシグネチャ・レジスタ１００８は、シグネチャ更新ロジック１００７に供給され、該ロジックはシグネチャ・レジスタ１００８に対する新規の値を生成する。

スヌープ・アドレス１００９ａ要求が着信すると、マスク・フィルタ１０１０がこれを受信して処理し、マスク・スヌープ要求１０１１を生成する。さらに、この同じスヌープ・アドレス（１００９ｂとして示す）及びストリーム・レジスタ１００４が、シグネチャ機能１０１２に供給され、シグネチャ１０１３が生成される。なお、シグネチャ機能１００５と１０１２とは同じロジックでなければならない、すなわち、これらは同一の入力を得た場合同一の出力を生成することになる。スヌープ要求１０１３のシグネチャとシグネチャ・レジスタがシグネチャ・フィルタ１０１４に供給される。

このフィルタは、このシグネチャを有する要求がキャッシュ中にある可能性があるかどうかを判定しなければならず、その作業の正確さはシグネチャの種類の如何による。シグネチャ更新機能が「スコアボード」型の場合、スヌープのシグネチャは、ビット単位でシグネチャ・レジスタとの論理積を取られる。この結果がゼロでない場合、スヌープ・シグネチャ要求１０１５が作成される（要求が作成される場合は、当該信号が１にセットされ、されない場合は０となる）。シグネチャ更新機能が「変更されたビットの最大数」型の場合、スヌープ・シグネチャがシグネチャ・レジスタ以下の数かどうかを点検するチェックが行われる（各群毎に一対比）。このような対比のすべてが真であれば、当該アドレスがキャッシュ中にある可能性があり、シグネチャ・スヌープ要求１０１５が作成される。マスク・スヌープ要求１０１１とシグネチャ・スヌープ要求１０１５とは、ロジック・エレメント１０１６において論理積が取られ、スヌープ要求信号１０１７が生成される。この信号が１の場合、スヌープ・ベクトル・リスト、又は適用レンジ・フィルタ（図７参照）によって排除されない限り、スヌープ要求が生成されることになる。但し、正確に言えば、このようなスヌープ要求を、別のストリーム・レジスタによるシグネチャマスク・フィルタの結果によって排除することはできない。

シグネチャ・レジスタは、ストリーム・レジスタが最初にセット又はリセットされるのと同時に適切にセットされる。スコアボード型及び最大型のシグネチャ対しては、シグネチャ・レジスタはすべてゼロにセットされる（ストリーム・レジスタとビット差異がないことを示す）。

ストリーム・レジスタは、特定の開始状態に関連して、キャッシュの全体内容をどの時点で置換えるか−本明細書ではこれをキャッシュ・ラップ状態という−の認知に依存している。セットアソシアティブ・キャッシュは、キャッシュ内のセットのすべてが置換えられたとき、ラップしたと見なされる。通常、一部のセットは、他のものよりも早く置換えられ、セットすべてが置換えられキャッシュがラップする前に、更新状態を継続する。従って、キャッシュ・ラップ検知の開始点は、前回のキャッシュ・ラップ時のキャッシュ・セットの状態である。

一つの実施形態において、キャッシュはセットアソシアティブであり、ラウンドロビン置換えアルゴリズムを用いているが、他の置換え法実施も可能である。例えば、キャッシュが、最近最少使用置換及びランダム置換を含む、任意置換方式を実行している場合、キャッシュ・ラップ検知を活用することができる。以下に述べるように、セットアソシアティブ（ＳＡ）キャッシュは、いくつかの数のセットを含み、各セットは、複数のライン（各々が同一のセット・インデックスを持つ）を格納することができる。セット内のラインは「ウェイ」と呼ばれる。従って、２ウェイ・セットアソシアティブキャッシュは、セットあたり２本のラインを有する。セット内のウェイは、すべてルックアップ時に同時に探索でき、更新時にはその一つだけが置換えられる。さらに、ウェイのサブセット各々のパーティションに割り当てられるように、セットを区分けすることができる。例えば、４ウェイＳＡキャッシュを２つの２ウェイＳＡキャッシュに区分けすることができる。仮想メモリ・ページ・テーブル（及び変換索引バッファ（ＴＬＢ））は、特定のメモリ参照がどのパーティションを対象とするのかを（検索及び更新の双方に対し）特定するパーティション識別子を提供することができる。キャッシュ・ラップで更新されるウェイを格納するレジスタは、ウェイ番号を格納するのに十分な大きさが必要である。例えば、４ウェイＳＡキャッシュに対しては２ビット、又は３２ウェイＳＡキャッシュに対しては５ビットである。各セットが異なった時期にラップできるように、セット毎にこのようなレジスタが一つある。

本発明の一つの実施形態において、キャッシュは３つのパーティションに区分可能であり、各パーティションは、キャッシュ・ウェイの連続するサブセットを含み、これらサブセットは各キャッシュ・セット内では同様である。メモリ参照は、３つのパーティションのいずれかの中にキャッシュ格納される、プロセッサのメモリ管理ユニットにより指定される。あるパーティションに対する更新は、他のパーティションとは関係なく行われ、一つのパーティションが全体のキャッシュ・ラップのずっと前にラップすることができる。しかしながら、パーティションが何時更新されるかが分かれば、パーティションのラッピングを検知するのと、キャッシュ全体のラッピングを検知するのとは同じことである。しかして、以降に述べるように、キャッシュ・ラッッピングは、パーティション・ラッピングもキャッシュ全体ラッピングも含む。

外部のロジックがキャッシュ更新を検知するためには、キャッシュが更新が発生していること、及びどのラインが上書きされるのかの表示を提示しなければならない。該好適な実施形態のロジックは、この情報がセット仕様、ウェイ仕様、及び更新インジケータを使って提示されることを前提としている。

図２０（ａ）及び（ｂ）は、Ｎウェイ・セットアソシアテイブ・キャッシュの好適な実施形態によるキャッシュ・ラップ検知ロジックを示す。この実施形態では、セットの更新は必ずラウンドロビン順序で実施されることが前提となっている。すなわち、選択された「犠牲」ウェイが、前回上書きされたウェイに続いて上書きされる。

図２０（ａ）は、ロジック・ブロック９２０内に、単一のセット（示された実施形態ではセット「ｉ」）の単一のパーティションのラップを検知するため実装されたロジックの一つ実施形態を示す。このロジックがセットｉ中にラップを検知した場合、該ロジックはｓｅｔ＿ｗｒａｐ（ｉ）信号９１０をアサートする。図２０（ｂ）は、キャッシュの全Ｎヶセットからの個々のｓｅｔ＿ｗｒａｐ（ｉ）信号９１０を、ＯＲ論理関数を使って、どのように組合せて、ｃａｓｈ＿ｗｒａｐ９１２を生成するかを示しており、信号９１２は、キャッシュ全体が（すなわち全セット）がラップ完了するとアサートする。なお、図２０（ａ）及び（ｂ）に示されているロジック及び回路は単なる一つの実施例であり、当業者は、本発明の範囲から逸脱することなくこれに多くの変形及び変更を加えることができることを認識するであろう。

図２０（ａ）の左側に、ラッピングのためモニタされているパーティションがキャッシュ更新対象に入る時期を判断する、パーティション検知ロジック・ブロック９２２が示されている。このロジックは、「下部」９１６で特定されるウェイと「上部」９１８で特定されるウェイとの間にあるパーティションを担当している。従って、セット・ラップ・パーティションを検知するロジックは、更新が行われ当該パーティションが更新対象となるときにだけその状態を変える。なお、パーティション検知ロジック９２２は、セット・ラップ検知ロジックのＮヶすべてのコピーに共通のものである。

セット・ラップ検知ロジック内の、共通パーティション更新インジケータは、更新が当該ロジックに関連する特定のセットｉに対するものである場合にだけ作動するようさらに条件付けされている。これは、セット指定子９２４を、セット・ラップ検知ロジック９２６のインデックスと対比することによって実施される。

ロジック回路は次のように機能する。始めに、ｆｌｉｐ−ｆｌｏｐ ｄｒｉｖｉｎｇ ｓｅｔ＿ｗａｐ（ｉ）９３０はクリアされセットがラップしていないことを示しており、レジスタ９２８は、更新してセット・ラップを完了しなければならないウェイを含むと仮定する。この状態で該レジスタはその値を保持する。キャッシュ更新が発生すると、ウェイ９１４は、コンパレータ・デバイス９１９にレジスタ９２８の内容と対比、判断され、ｆｌｉｐ−ｆｌｏｐ ｄｒｉｖｉｎｇ ｓｅｔ＿ｗａｐ（ｉ）９３０にロジック１がロードされて、これによりｓｅｔ＿ｗａｐ（ｉ）９１０がアサートする。その後、キャッシュの更新により更新されたウェイ９１４がレジスタ９２８中に格納され、レジスタ９２８は効果的にこれらの更新を追跡する。キャッシュ・セットのすべてがラップすると、図２０（ｂ）に示されるように、組み合わされたｃａｓｈ＿ｗｒａｐ９１２信号がアサートされ、これによりｆｌｉｐ−ｆｌｏｐ ｄｒｉｖｉｎｇ ｓｅｔ＿ｗａｐ（ｉ）９３０はクリアされる（ＲｅｓｔがＬｏａｄより優先すると仮定する）。これにより、回路は初期の状態に戻り、レジスタ９２８は更新が必要なウェイを格納し、次のセット・ラップを表示する。

しかして、セット毎に一つのレジスタがあり、該レジスタはあるウェイの番号とそのウェイが上書きされ次いでセットがラップされる時期を格納していることが理解される。しかしながら、各セットは異なる時期にラップ（アクセス・パターン如何による）するので、すべてのセットがラップするまではキャッシュ全体がラップしたとは見なされない。この全体ラップ時点で、犠牲ウェイのポインタ（すなわち最後に上書きされたウェイに対するポインタ）の状態は、次のキャッシュ・ラップを検知するため初期状態となる。この第一実施形態は、それ自体がラップした時とキャッシュ全体がラップした時との間に上書きされたウェイの追跡記録をする上記のレジスタを具えることによってこの必要条件を満たしている。キャッシュ全体がラップすると、該実施形態は上書きされたウェイの追跡を止め、セットが次にラップする時期を判断する比較のためのベース状態となる。

キャッシュ・ラップ検出ロジックの第二の実施形態においては、カウンタが実装され、キャッシュ全体がラップすると、すべてのセット・カウンタがパーティションの中のウェイの数にリセットされる。ウェイが上書きされるにつれ、カウンタは、カウント・ダウンされ、カウンタがゼロになると対応セットがラップされる。全カウンタがゼロに達すると、当該キャッシュがラップしたことになり、プロセスが再び開始される。

この第二実施形態によれば、図２０（ａ）に示されたボックス９２０内に具えられたラップ済みセット検知ロジックは、レジスタ及びコンパレータではなく、ロード可能なカウンタに基づいている。このロジックは図２１に示されている。このロジックでは、ダウンカウンタ・デバイス９３２には、パーティション９３６中のウェイの数がロードされており、ｓｅｔ＿ｗｒａｐ（ｉ）９１０がアサートされている（ＬｏａｄはＤｏｗｎに優先すると仮定する）。全セットがラップし、ｃａｓｈ＿ｗｒａｐ９１２がアサートされると、ｆｌｉｐ−ｆｌｏｐ ｄｒｉｖｉｎｇ ｓｅｔ＿ｗａｐ（ｉ）９３０はクリアされ、カウンタ９３２のロードはなくなる。その後、ロジックが、パーティション９１４及びセット９３４の各々の更新を追跡し、その都度カウンタ９３２が１つカウント・ダウンされる。これが０に達するとｆｌｉｐ−ｆｌｏｐ ｄｒｉｖｉｎｇ ｓｅｔ＿ｗａｐ（ｉ）９３０には論理１がロードされ、これによりｓｅｔ＿ｗｒａｐ（ｉ）９１０がアサートされ、ロジックは初期状態に戻る。

図２２に示された、キャッシュ・ラップ検知ロジックの第三の実施形態は、最近最少使用法及びランダム法を含め、どのような置換え基準を実行するキャッシュに対しても機能する。このケースでは、スコアボード９４０を使って、上書きされる正確なキャッシュ・ウェイ９１４が追跡記録される。具体的には、これを使って、一切のウェイに対する最初の書き込みが検知される。さらに、カウンタ９４２は、スコアボード・ビットが最初にセットされた（すなわち、０から１へのセット）回数を追跡記録する。該カウンタは、単に、上書きされたビット（旧いビット）がゼロのスコアボード書き込みをカウントすることによってこれを行う。カウンタ９４２には、パーティション・サイズ９３６（すなわち、当該パーティションの中のウェイの数）がプリロードされ、このカウンタが０に達すると、全部のキャッシュ・パーティションがラップしたことになる。これは、ｃａｓｈ＿ｗｒａｐ９１２信号のアサートによって示され、これにより、カウンタ９４２は再ロードされ（ＬｏａｄはＤｏｗｎに優先すると仮定する）、スコアボード９４０はクリア（リセット）される。

本発明の好適な実施形態は、ライトスルー・キャッシュと併せて実施され、書き込み要求に対してだけスヌーピングが行われてスヌープ処置の結果はローカル・データ・コピーを無効にすることであるが、本発明は前記に限定されない。例えば、ライトバック・キャッシュ編成と併用して本発明を実施できる。ライトバック・キャッシュによる場合は、コヒーレンス・プロトコルは、例えば、以下に限定はされないが、周知のＭＥＳＩプロトコル、又は他のコヒーレンス・プロトコルを含め、追加のトランザクションを包含することになる。ライトバック・キャッシュのコヒーレンス・プロトコルによれば、遠隔プロセッサへの書き込みトランザクションでは、スヌープ処置が実施され、遠隔キャッシュが主メモリに関する最新のコンピュータを有しているかどうかが判断される。この場合、以下に限定はされないが、最新のデータを有するプロセッサに該データを主メモリに書き込ませる方法、最新コピー所有のプロセッサから要求元に直接データを転送する方法、又は、他の任意の特定プロトコルのスヌープ介入によるデータ伝送方法を含め、いくつかのやり方の一つを使ってデータ転送を実施する。本発明によれば、スヌープ・フィルタリング処置を用いてより速くスヌープ対応を決定することができる。

これら好適な実施形態を、固定的な相互接続形態、及び固定的なスヌープ・フィルタリング・オペレーションに関連させて説明してきたが、本発明の一つの態様において、スヌープ・フィルタリング・システムは、一つ又はそれより多くのレベルのスヌープ・フィルタ階層においてプログラムが可能な特質を有する。本発明のプログラム可能な特質面の一つの実施形態によれば、相互接続形態が選択される。プログラム可能な接続形態の一つの実施例によれば、接続形態に関し、各種フィルタの間で１対１関係及び１対多関係を選択できる。プログラム可能な実施形態の別の態様によれば、第一スヌープ・フィルタの次に第二スヌープ・フィルタにアクセスする、又はこれに換えて、第一及び第二スヌープ・フィルタに並行してアクセスする順番をプログラム制御により設定することができる。

本発明のプログラム可能な特質面のさらに別の実施形態のさらに別の態様によれば、フィルタのサブユニットの動作のプログラムが可能である。これは、例えば、スヌープされるキャッシュの結合性、実装されるコヒーレンス・アーキテクチャなどといったプログラム可能な特性の設定を行うことによって、スヌープ・フィルタの構成が可能な態様の形で実施することができる。プログラム可能なフィルタ・サブユニットの別の態様において、フィルタ・サブユニットはプログラム可能なマイクロコードとして実施され、これにより、プログラム可能なエンジンが、命令のシーケンスを実行して本明細書に記載した一つ以上の好適な実施形態の機能を実行する。一つの態様では、これは汎用マイクロコード・エンジンである。別の態様において、これは、用途最適化されたプログラム可能マイクロコード・エンジンであり、該プログラム可能マイクロコード・エンジンは、スヌープ・フィルタ固有の状態を検知するための専用対応ロジック、ならびに随意により、「キャッシュ・ラップ条件分岐」及び、例えば、「キャッシュ・ラップ条件による割り込み」のようなマイクロコード・エンジンに配信されるマイクロコード・エンジン固有の例外通知の形による専用の通知イベントなどの専用のオペレーションを有する。

本発明のプログラム可能な特質面のさらに別の実施形態において、スヌープ・フィルタリング態様の一部又は全部は、プログラム可能スイッチ・マトリックス、又はプログラム可能ゲート・アレイ・ファブリックを組み込んで実施される。これらの態様の一つにおいて、スヌープ・サブユニット間の経路指定は、プログラム可能スイッチ・マトリックスを設定することによって行われる。このプログラム可能な実施形態の別の態様では、スヌープ・フィルタ・ユニットの動作は、プログラム可能ゲート・アレイ・ロジック・ブロックを設定することによって実施される。本発明の別の態様において、スヌープ・フィルタ・ブロック全体が、少なくとも一つのフィールド・プログラマブル・ゲート・アレイ・セルを設定することによって実施される。

本発明のプログラム可能な特質面の別の実施形態によれば、一つ以上のスヌープ・フィルタ・サブシステムを無効化することができ、特定のスヌープ・フィルタリング・ステップをバイパスすることができ、又は、スヌープ・フィルタリングを完全に無効化することができる。一つの実施形態において、これは、コンフィギュレーション・レジスタの中にスヌープ・フィルタの構成を書き込むことによって達成される。別の実施形態では、入力信号によってこの構成を選択することができる。

本発明の好適な実施形態と考えられるものを提示し説明してきたが、当然ながら、本発明の精神から逸脱することなく、形態又は細部についてさまざまな変形及び変更を容易に行えることが理解されよう。従って、本発明は、説明され図示されたとおりの形態に限定されるものでなく、添付の請求範囲内に入るあらゆる変形が含まれると解釈すべきものとして意図されている。

従来技術による、キャッシュ・コヒーレンシのためのコヒーレンシ・ディレクトリを備えたベース多重プロセッサ・アーキテクチャを示す。 従来技術による、キャッシュ・コヒーレンシのためスヌーピング・アプローチを用いるベース多重プロセッサ・アーキテクチャを示す。 本発明に従って描かれた、キャッシュ・コヒーレンシのため２点間接続を使ったスヌーピング・アプローチを用いるベース多重プロセッサ・アーキテクチャを示す。 別の実施形態による、キャッシュ・コヒーレンシのため２点間接続を使ったスヌーピング・アプローチを用いるベース多重プロセッサ・アーキテクチャを示し、この形態では、スヌープ・フィルタはＬ２キャッシュと主メモリとの間に配置されている。 本発明の好適な実施形態によるスヌープ・フィルタ・ブロックのハイレベル概略図を示す。 本発明による、複数のスヌープ・フィルタを包含するスヌープ・ブロックのハイレベル概略図である。 本発明による、単一のスヌープ・ポート・フィルタのハイレベル概略図を示す。 本発明による、スヌープ・ブロックの２つの別の実施形態のハイレベル概略図を示す。 本発明による、スヌープ・ブロックの２つの別の実施形態のハイレベル概略図を示す。 本発明のさらなる実施形態による、複数のポート・スヌープ・フィルタを含むスヌープ・ブロックのハイレベル概略図である。 本発明による、一つのスヌープ元に対しスヌープ・キャッシュを実行するスヌープ・フィルタの制御フローを示す。 本発明による、ポート・スヌープ・キャッシュに新しいエントリを加えるための制御フロー・ロジックを示す。 本発明による、スヌープ・キャッシュからエントリを除去するための制御フロー・ロジックを示す。 本発明による、ストリーム・レジスタを実装したスヌープ・フィルタのブロック図を示す。 本発明による、ストリーム・レジスタのフィルタリング・アプローチを実装したスヌープ・フィルタの別の実施形態を示す。 本発明による、対になったストリーム・レジスタとマスクとのセットを用いるスヌープ・フィルタに対する制御フローを示すブロック図である。 本発明による、置換えられたキャッシュラインに対し、２つのストリーム・レジスタ及びキャッシュ・ラップ検知ロジックを更新するための制御フローを示すブロック図である。 ストリーム・レジスタに追加のフィルタリング能力を付与するためのシグネチャ・フィルタのブロック図を示す。 本発明による、シグネチャ・ファイルを用いるフィルタリング・メカニズムのブロック図である。 Ｎウェイ・セットアソシアティブ・キャッシュに対する例示的キャッシュ・ラップ検知ロジック回路（レジスタ及びコンパレータ）を示す。 本発明の第二実施形態による、Ｎウェイ・セットアソシアティブ・キャッシュのための例示的キャッシュ・ラップ検知ロジック回路を示し、これはロード可能なカウンタに基づいている。 本発明の第三実施形態による、Ｎウェイ・セットアソシアティブ・キャッシュのための例示的キャッシュ・ラップ検知ロジック回路を示し、これはスコアボード・レジスタに基づいている。

２００ａ Ｌ１キャッシュ１
２００ｂ Ｌ１キャッシュ２
２００ｎ Ｌ１キャッシュＮ
２５０ システム・ローカル・バス
２６０ ２点間相互接続
２４０ａ〜２４０ｎ スヌープ・フィルタ
２３０ 主メモリ

Claims (27)

1. 複数のプロセッシング・ユニットを有するコンピューティング環境の各プロセッシング・ユニットに関連付けられたスヌープ・フィルタであって、前記複数のプロセッシング・ユニットの１つのプロセッシング・ユニットそれぞれは当該１つのプロセッシング・ユニットに対応する１つのスヌープ・フィルタに関連付けられており、前記複数のプロセッシング・ユニットの１つのプロセッシング・ユニットそれぞれは、当該１つのプロセッシング・ユニットに関連付けられた一つ以上のキャッシュ・メモリを有し、
   前記スヌープ・フィルタは、
   関連するプロセッシング・ユニットのキャッシュ・メモリ・レベル中にロードされたデータのキャッシュ・ライン・アドレスを追跡するようになされた第一メモリ格納手段であって、前記第一メモリ格納手段は、第一の複数ストリーム・レジスタ・セットを含み、各ストリーム・レジスタ・セットは、１つ又は複数のストリーム・レジスタを含み、各ストリーム・レジスタは、ベース・レジスタおよび対応するマスク・レジスタを含み、前記ベース・レジスタは、前記ストリーム・レジスタによって表される前記キャッシュ・ライン・アドレスすべてに共通するアドレス・ビットを追跡し、前記対応するマスク・レジスタは、これに対応するベース・レジスタに含まれる前に記録されたアドレスとの違いを表すビットを追跡し、当該違いを表すビットの位置は前記ベース・レジスタの対応するビットが判断外であることを示すように前記マスク・レジスタにおいて示される、前記第一メモリ格納手段と、
   一つ以上のメモリ書き込み元からのスヌープ要求を受信する手段と、
   受信したスヌープ要求のアドレスを、前記第一メモリ格納手段の前記複数のストリーム・レジスタ・セットに格納されたアドレス群と対比するためのスヌープ・チェック・ロジック手段と、
   前記複数のストリーム・レジスタ・セットに格納されたアドレスとの一致を受けて、前記受信したスヌープ要求を前記プロセッシング・ユニットに転送し、又は、一致しない場合は前記スヌープ要求を廃棄するための手段と
   を含む、前記スヌープ・フィルタ。
2. これにより、プロセッシング・ユニットに転送されるスヌープ要求の数が削減し、これによって前記コンピューティング環境のパフォーマンスを上げる、請求項１に記載のスヌープ・フィルタ。
3. 前記スヌープ要求のメモリ書き込み元は、前記複数のプロセッシング・ユニットの一つ、又はダイレクト・メモリ・アクセス（ＤＭＡ）エンジンを含む、請求項１に記載のスヌープ・フィルタ。
4. 各前記スヌープ・フィルタは
   複数のポート・スヌープ・フィルタと連通し、スヌープ要求のサブセットを受信し、エンキューし、そして、該スヌープ・フィルタの前記関連するプロセッシング・ユニットに転送する複数のプロセッサ・スヌープ・フィルタ・キュー手段
   をさらに含む、請求項１に記載のスヌープ・フィルタ。
5. 各前記スヌープ・フィルタは
   前記スヌープ・フィルタ・キュー手段間をすべて調停し、前記複数のプロセッサ・スヌープ・フィルタ・キュー手段の各々から送られるすべてのスヌープ要求を逐次化し、前記関連するプロセッシング・ユニットに転送する手段
   をさらに含む、請求項４に記載のスヌープ・フィルタ。
6. 実施された各キャッシュ・ロードに対し、前記第一メモリ格納手段のキャッシュ・ライン・アドレスで更新するための手段をさらに含み、
   前記更新するための手段は、レジスタ選定基準に基づきどのストリーム・ベース・レジスタ及びマスク・レジスタのセットを更新するかを判定するための手段を含む、請求項１に記載のスヌープ・フィルタ。
7. 前記レジスタ選定基準は、前記ストリーム・レジスタ・セットと前記キャッシュ・ライン・ロード・アドレスとの間の最小ハミング距離、又は、前記ベース・レジスタの最上位部のビット群と前記キャッシュ・ライン・ロード・アドレスの同ビットとの最も近い一致を含む、請求項６に記載のスヌープ・フィルタ。
8. 前記判定するための手段は、ライン・ロード・アドレスと、すべてのベース・レジスタの内容とを、その関連マスク・レジスタにより対比し、前記選定基準に従い最も近い一致を選定するための手段を含む、請求項６に記載のスヌープ・フィルタ。
9. 前記第一メモリ格納手段のキャッシュ・ライン・アドレスで更新するための前記手段は、対セットの対応するマスク・レジスタの関連ビットを更新するための手段、又は、対セットの対応するベース・レジスタの内容を置換えるための手段を含む、請求項６に記載のスヌープ・フィルタ。
10. 前記スヌープ・チェック・ロジック手段は、
    キャッシュ・ライン内のオフセットに対応する低位のビットを除去することによって、受信したスヌープ・アドレスをスヌープ・ライン・アドレスに変換するための手段と、
    ベース・レジスタの内容を、対応するマスク・レジスタの内容と組み合わせた前記スヌープ・ライン・アドレスと対比し、当該特定のキャッシュ・ライン・アドレスにおける前記キャッシュ・メモリ・レベル中にデータが所在する可能性を示す結果信号を得るロジックを実行するための第一手段と
    を含む、請求項１に記載のスヌープ・フィルタ。
11. 前記第一手段は、前記スヌープ・ライン・アドレスを、前記第一の複数ストリーム・レジスタ・セットの内容と並行して対比する、請求項１０に記載のスヌープ・フィルタ。
12. 前記スヌープ要求を受信する手段は、前記コンピューティング環境の専用メモリ書き込み元からのスヌープ要求を受信する複数の専用入力ポートを含む、請求項１に記載のスヌープ・フィルタ。
13. 前記スヌープ・フィルタは、前記複数の専用入力ポートと連通し並列に動作する複数のポート・スヌープ・フィルタをさらに含み、
    前記複数のポート・スヌープ・フィルタの各々がスヌープ・チェック・ロジック手段を実行して、それぞれの前記専用書き込み元から受信したスヌープ要求をフィルタリングし、同時にそれら要求のサブセットをその関連するプロセッシング・ユニットに転送する、請求項１２に記載のスヌープ・フィルタ。
14. 前記スヌープ・フィルタは、
    前記複数の専用入力ポートと連通し並列に動作する複数のキュー・デバイスであって、前記複数のキュー・デバイスの各々はそれぞれの専用メモリ書き込み元から受信した受信スヌープ要求をエンキューする、キュー・デバイスと、
    前記エンキューされたスヌープ要求を前記スヌープ・チェック・ロジック手段に転送する調停多重化手段と
    をさらに含む、請求項１２に記載のスヌープ・フィルタ。
15. 前記キャッシュ・メモリ・レベル中のあらゆるキャッシュ・ラップが、前のキャッシュ・ラップ検知状態から置換えられたがどうかを追跡するためのキャッシュ・ラップ検出手段をさらに含む、請求項１に記載のスヌープ・フィルタ。
16. 前記更新するための手段によってキャッシュ・メモリ中にロードされたデータのキャッシュ・ライン・アドレスを追跡するための、前記第一の複数ストリーム・レジスタ・セットと対称になる第二の複数ストリーム・レジスタ・セットを有する第二メモリ格納手段をさらに含み、
    前記スヌープ・チェック・ロジック手段は、前記受信スヌープ要求の前記アドレスを前記第二の複数ストリーム・レジスタ・セット中に格納されたアドレス群と対比する手段を含む、
    請求項６に記載のスヌープ・フィルタ。
17. 前記第一の複数ストリーム・レジスタ・セットにより追跡されるキャッシュ・メモリ・ラインに対しキャッシュ・ラップ検知状態が検出されると、前記第二の複数ストリーム・レジスタ・セットの前記更新が行われる前に、前記第二の複数ストリーム・レジスタ・セットをリセットするための手段をさらに含む、請求項１６に記載のスヌープ・フィルタ。
18. 前記第二の複数ストリーム・レジスタ・セットにより追跡されるキャッシュ・メモリ・ラインに対しキャッシュ・ラップ検知状態が検出されると、前記第一の複数ストリーム・レジスタ・セットをリセットするための手段をさらに含み、
    前記第一の複数ストリーム・レジスタ・セットの更新が再実施される、
    請求項１７に記載のスヌープ・フィルタ。
19. 前記第一の複数ストリーム・レジスタ・セットに対応する第二の複数ストリーム・レジスタ・セットを有する第二メモリ格納手段と、
    全キャッシュ・ラインが置換えられたことを示すキャッシュ・ラップ状態の検出を受けて、前記第二の複数ストリーム・レジスタ・セットを前記第一の複数ストリーム・レジスタ・セットの内容に置き換えるための手段であって、前記スヌープ・チェック・ロジック手段は、前記受信したスヌープ要求の前記アドレスを、前記第二の複数ストリーム・レジスタ・セットとさらに対比する、前記置き換えるための手段と
    をさらに含む、請求項１に記載のスヌープ・フィルタ。
20. 前記第二の複数ストリーム・レジスタ・セットが前記第一の複数ストリーム・レジスタ・セットの前記内容に置き換えられた後、前記第一の複数ストリーム・レジスタ・セットをリセットするための手段をさらに含む、請求項１９に記載のスヌープ・フィルタ。
21. 前記第一メモリ格納手段は、関連するプロセッシング・ユニットのキャッシュ・メモリ・レベル中にロードされたデータのキャッシュ・ライン・アドレスを追跡するようになっており、前記キャッシュの対応する一つ以上の区分化サブセットに関する内容を有する一つ以上の第一の複数ストリーム・レジスタ・セットを含み、
    前記キャッシュ・ラップ検出手段は、前記キャッシュの前記一つ以上の区分化サブセットそれぞれのあらゆるキャッシュ・ラインが、前の各キャッシュ・ラップ検知状態から置き換えられているかどうかを追跡する、
    請求項１５に記載のスヌープ・フィルタ。
22. 各々が前記第二の複数ストリーム・レジスタ・セットとして動作する、一つ以上の第二メモリ格納手段と、
    キャッシュ・ラップ状態の検出に先だって、前記第一の複数ストリーム・レジスタ・セットの内容を前記一つ以上の第二の複数ストリーム・レジスタ・セットの各々にコピーするための手段であって、前記第一の複数ストリーム・レジスタ・セットの内容は、より高い頻度で更新されリセットされる、前記コピーするための手段と
    をさらに含む、請求項２１に記載のスヌープ・フィルタ。
23. 複数のプロセッシング・ユニットを有するコンピューティング環境でキャッシュ・コヒーレンシをサポートするためのスヌープ・フィルタリング方法であって、前記複数のプロセッシング・ユニットの１つのプロセッシング・ユニットそれぞれは当該１つのプロセッシング・ユニットに対応する１つのスヌープ・フィルタに関連付けられており、前記複数のプロセッシング・ユニットの１つのプロセッシング・ユニットそれぞれは、当該１つのプロセッシング・ユニットに関連付けられた一つ以上のキャッシュ・メモリを有し、
    前記方法は、
    プロセッシング・ユニット中の各スヌープ・フィルタに対し、
    関連するプロセッシング・ユニットのキャッシュ・メモリ・レベル中にロードされたデータのキャッシュ・ラインのアドレスを追跡し、キャッシュ・ライン・アドレスを第一メモリ格納手段中に格納するステップであって、前記第一メモリ格納手段は、第一の複数ストリーム・レジスタ・セットを含み、各ストリーム・レジスタ・セットは、１つ又は複数のストリーム・レジスタを含み、各ストリーム・レジスタは、ベース・レジスタおよび対応するマスク・レジスタを含み、前記ベース・レジスタは、前記ストリーム・レジスタによって表される前記キャッシュ・ライン・アドレスすべてに共通するアドレス・ビットを追跡し、前記対応するマスク・レジスタは、これに対応するベース・レジスタに含まれる前に記録されたアドレスとの違いを表すビットを追跡し、当該違いを表すビットの位置は前記ベース・レジスタの対応するビットが判断外であることを示すように前記マスク・レジスタにおいて示される、前記格納するステップと、
    一つ以上のメモリ書き込み元からスヌープ要求を受信するステップと、
    受信したスヌープ要求のアドレスを、前記第一メモリ格納手段の前記複数のストリーム・レジスタ・セットに格納されたアドレス群と対比するステップと、
    前記複数のストリーム・レジスタ・セットに格納されたアドレスとの一致を受けて、前記受信したスヌープ要求を前記プロセッシング・ユニットに転送し、又は一致しない場合は前記スヌープ要求を廃棄するステップと
    を含む、前記方法。
24. これにより、プロセッシング・ユニットに転送されるスヌープ要求の数が削減し、これによって前記コンピューティング環境のパフォーマンスを上げる、請求項２３に記載の方法。
25. 前記各スヌープ・フィルタは、前記メモリ書き込み元の各々と連通する複数のポート・スヌープ・フィルタを含み、
    前記受信したスヌープ要求を転送するステップは、
    前記スヌープ・フィルタの前記関連するプロセッシング・ユニットに転送予定のスヌープ要求のサブセットを、ポート・スヌープ・フィルタに対応するそれぞれのプロセッサ・スヌープ・フィルタ・キュー手段中にエンキューするステップ
    を含む、請求項２３又は２４に記載の方法。
26. 前記第一メモリ格納手段を、実施された各キャッシュ・ロードに対するキャッシュ・ライン・アドレスで更新するステップをさらに含む、請求項２３又は２４に記載の方法。
27. 複数のプロセッシング・ユニットを有するコンピューティング環境においてコンピュータにキャッシュ・コヒーレンシをサポートするためのスヌープ・フィルタリングのためのコンピュータ・プログラムであって、前記複数のプロセッシング・ユニットの１つのプロセッシング・ユニットそれぞれは当該１つのプロセッシング・ユニットに対応する１つのスヌープ・フィルタに関連付けられており、前記複数のプロセッシング・ユニットの１つのプロセッシング・ユニットそれぞれは、当該１つのプロセッシング・ユニットに関連付けられた一つ以上のキャッシュ・メモリを有し、前記コンピュータに請求項２３〜２６のいずれか一項に記載の方法の各ステップを実行させる前記コンピュータ・プログラム。

Images