JP5119501B2 - Frequency measuring device - Google Patents

Frequency measuring device Download PDF

Info

Publication number
JP5119501B2
JP5119501B2 JP2009259222A JP2009259222A JP5119501B2 JP 5119501 B2 JP5119501 B2 JP 5119501B2 JP 2009259222 A JP2009259222 A JP 2009259222A JP 2009259222 A JP2009259222 A JP 2009259222A JP 5119501 B2 JP5119501 B2 JP 5119501B2
Authority
JP
Japan
Prior art keywords
frequency
signal
pulse
counting
modulation signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009259222A
Other languages
Japanese (ja)
Other versions
JP2011106832A (en
Inventor
峡児 吉田
善教 石垣
Original Assignee
株式会社ネットコムセック
株式会社 三光社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ネットコムセック, 株式会社 三光社 filed Critical 株式会社ネットコムセック
Priority to JP2009259222A priority Critical patent/JP5119501B2/en
Publication of JP2011106832A publication Critical patent/JP2011106832A/en
Application granted granted Critical
Publication of JP5119501B2 publication Critical patent/JP5119501B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、周波数測定装置に関し、さらに詳しくは、航空管制帯におけるパルス変調信号のキャリア周波数を測定する周波数測定装置に係る回路構成に関するものである。   The present invention relates to a frequency measurement device, and more particularly to a circuit configuration related to a frequency measurement device that measures a carrier frequency of a pulse modulation signal in an air traffic control band.

航空管制においては、航空機の運航に際してのコントロールを行うために、各航空機から離散的に送信されるパルス変調信号を管制塔で受信することにより、各航空機の位置を確認している。従って、航空機から送信されるパルス変調信号のキャリア周波数は、電波法で定められた正確な周波数で送信される必要があり、このキャリア周波数が正確であるか否かを測定する測定器も高い精度が要求される。   In air traffic control, the position of each aircraft is confirmed by receiving a pulse modulation signal transmitted discretely from each aircraft at a control tower in order to control the operation of the aircraft. Therefore, the carrier frequency of the pulse modulation signal transmitted from the aircraft needs to be transmitted at an accurate frequency specified by the Radio Law, and the measuring instrument for measuring whether this carrier frequency is accurate is also highly accurate. Is required.

図8は従来の測定器の測定原理を説明するブロック図である。この方式はキャリアカウント方式と呼称した場合、パルス変調信号31は、パルス変調信号31に含まれるノイズをバンドパスフィルタ32により除去されてRF信号となり、RF信号は演算器38により周波数φL0と演算されて中間周波IFを生成する。IFは検波回路39により検波されて復調信号40を生成し、AMP41により増幅されて、タイミング生成部42により復調信号40の立ち上がりで所定幅(例えば1マイクロ秒)のタイミング信号を生成する。一方、RF信号はAMP33により増幅されて矩形波34を生成し、位相同期を行うPLL回路35に入力される。PLL回路35はクロック36に矩形波34を同期させて同期クロック信号を生成してカウント回路37に入力する。また、PLL回路35には、タイミング生成部42により生成されたタイミング信号を入力して、その間に同期動作が行なわれる。そして、カウント回路37により矩形波34のパルス数が計数され、その値からパルス変調信号31の周波数を演算する。   FIG. 8 is a block diagram for explaining the measurement principle of a conventional measuring instrument. When this method is referred to as a carrier count method, the pulse modulation signal 31 is removed from the noise contained in the pulse modulation signal 31 by the bandpass filter 32 to become an RF signal, and the RF signal is calculated by the calculator 38 as a frequency φL0. To generate an intermediate frequency IF. The IF is detected by the detection circuit 39 to generate the demodulated signal 40, amplified by the AMP 41, and the timing generator 42 generates a timing signal having a predetermined width (for example, 1 microsecond) at the rising edge of the demodulated signal 40. On the other hand, the RF signal is amplified by the AMP 33 to generate a rectangular wave 34 and input to the PLL circuit 35 that performs phase synchronization. The PLL circuit 35 generates a synchronous clock signal by synchronizing the rectangular wave 34 with the clock 36 and inputs it to the count circuit 37. Further, the timing signal generated by the timing generation unit 42 is input to the PLL circuit 35, and a synchronous operation is performed during that time. Then, the count circuit 37 counts the number of pulses of the rectangular wave 34 and calculates the frequency of the pulse modulation signal 31 from the value.

他の方式として、図9に示すようにPLL回路35を省略して矩形波34を直接カウント回路37により計数するキャリア周期カウント方式がある。同じ構成要素には図8と同じ参照番号を付して説明する。また、他の方式として、図10に示すように、RF信号を一旦演算器38により中間周波IFに変換し、その中間周波IFをカウント回路37により計数する方式(例えば、キャリア周期カウントと呼ぶ)がある。この方式では、図8及び図9の方式に比べて、カウント回路37で計数する周波数が低いため、カウント回路37の精度を落とすことができる。
また、キャリア周波数を測定する従来技術として特許文献1には、I/Q位相弁別回路を備え、パルス変調された入力RF信号の搬送周波数を測定するデジタル周波数測定装置において、入力RF信号の周波数測定タイミングを入力RF信号レベルが増加したときに発生する周波数測定タイミングにより行なうデジタル周波数測定装置について開示されている。
As another method, there is a carrier cycle counting method in which the PLL circuit 35 is omitted and the rectangular wave 34 is directly counted by the counting circuit 37 as shown in FIG. The same components will be described with the same reference numerals as in FIG. As another method, as shown in FIG. 10, a method of once converting an RF signal into an intermediate frequency IF by a calculator 38 and counting the intermediate frequency IF by a count circuit 37 (for example, called carrier cycle counting). There is. In this method, since the frequency counted by the count circuit 37 is lower than in the methods of FIGS. 8 and 9, the accuracy of the count circuit 37 can be reduced.
Further, as a conventional technique for measuring a carrier frequency, Patent Document 1 discloses an I / Q phase discrimination circuit, and a digital frequency measurement device for measuring a carrier frequency of a pulse-modulated input RF signal. A digital frequency measurement device is disclosed that performs timing according to frequency measurement timing that occurs when the input RF signal level increases.

特開平3−248066号公報Japanese Patent Laid-Open No. 3-248066

上記で説明したキャリアカウント方式では、キャリア信号周波数が高くなるにつれ、高速に応答するための回路が必要となる。この場合、高周波回路の実装技術や調整技術が必要となり、熟練した能力を要する。また、回路が複雑になり、使用する部品も高価なものとなる。更に、測定精度を高めるために、常に被測定信号(パルス変調信号31)への同期が必要となるために、被測定信号の連続性が要求される。また、キャリア周期カウント方式では、キャリアカウント方式に比べ、比較的低速な処理を行えるために安価な回路構成が可能であるが、被測定信号を低い周波数へ変換している関係上、測定値の精度及び分解能が低下する。これらを改善するためには、測定値の積算と平均化処理が必要となり、そのために、被測定信号の連続性が要求されることとなる。いずれの場合も、被測定信号の入力量が不足した場合は、測定そのものが不可能である。
即ち、出力信号量が少ないパルス変調システムにおいて、キャリアカウント方式で、キャリア周波数を測定することは、PLL同期に必要な信号を得にくいことから、測定及び精度の維持が困難となっている。実際に、最近の航空管制帯域におけるパルス変調信号では、キャリア周波数の測定が、一般の計測器では出来ないこともある。
また、引用文献1に開示されている従来技術は、周波数測定タイミングを改善する点の発明であり、周波数算出方法の精度を高める内容については記載されていない。
本発明は、かかる課題に鑑みてなされたものであり、被測定信号をプリカウントして中間周波を生成し、位相の異なる複数のクロック信号により中間周波を並列に計数して演算することにより、従来の測定方式では測定できない被測定信号の測定が可能となるばかりでなく、高い測定精度の結果を比較的安価に得ることができる周波数測定装置を提供することを目的とする。
また、他の目的は、送信装置に不要な機能を装備することがないため、送信装置の価格増加や回路増加による信頼性の低下を回避することである。
In the carrier count system described above, a circuit for responding at high speed is required as the carrier signal frequency increases. In this case, high-frequency circuit mounting technology and adjustment technology are required, and skilled skills are required. In addition, the circuit becomes complicated and the parts used are expensive. Furthermore, in order to improve measurement accuracy, it is always necessary to synchronize with the signal under measurement (pulse modulation signal 31), so that the continuity of the signal under measurement is required. In addition, the carrier cycle count method can perform a relatively low-speed process compared to the carrier count method, so an inexpensive circuit configuration is possible. However, because the signal under measurement is converted to a lower frequency, Accuracy and resolution are reduced. In order to improve these, it is necessary to integrate and average the measurement values, and for this reason, continuity of the signal under measurement is required. In any case, when the input amount of the signal under measurement is insufficient, measurement itself is impossible.
That is, in a pulse modulation system with a small amount of output signal, measuring the carrier frequency by the carrier count method makes it difficult to obtain a signal necessary for PLL synchronization, and it is difficult to maintain measurement and accuracy. Actually, with a pulse modulated signal in the recent air traffic control band, measurement of the carrier frequency may not be possible with a general measuring instrument.
Moreover, the prior art disclosed in the cited document 1 is an invention that improves the frequency measurement timing, and does not describe contents that increase the accuracy of the frequency calculation method.
The present invention has been made in view of such a problem, and generates an intermediate frequency by pre-counting a signal under measurement, and by calculating the intermediate frequency in parallel using a plurality of clock signals having different phases, It is an object of the present invention to provide a frequency measuring apparatus that not only enables measurement of a signal under measurement that cannot be measured by a conventional measurement method, but also can obtain a high measurement accuracy result at a relatively low cost.
Another object is to avoid a decrease in reliability due to an increase in the price of the transmission device and an increase in circuits because the transmission device is not equipped with unnecessary functions.

かかる課題を解決するために、第1の発明は、航空管制帯域におけるパルス変調信号のキャリア周波数を測定する周波数測定装置において、前記パルス変調信号に含まれるキャリアパルス数を計数するパルス計数手段と、該パルス計数手段により計数されたパルス数に基づいて前記パルス変調信号を中間周波に変換するための基準周波数を決定する基準周波数決定手段と、該基準周波数決定手段により決定された基準周波数と、前記パルス計数手段に入力される前記パルス変調信号を乗算して前記中間周波を生成する乗算器と、前記乗算器により生成された中間周波のパルス数を計数して演算することにより前記中間周波の周波数を決定する周波数測定手段と、前記パルス変調信号の測定すべき位置を抽出するタイミング生成手段と、を備え、前記周波数測定手段は、前記中間周波の1周期を複数の異なる位相のクロック信号により計数し、前記各クロック信号による計数結果の合計値より前記中間周波の周波数を決定することを特徴とする。
高周波のパルスを計数するためには、カウンタの精度を非常に高くすることが望まれる。しかし、精度が高いカウンタは、回路構成が複雑となり、且つ使用する部品が非常に高価なものを使用しなければならない。そこで本発明では、計数するパルスの周波数を低くするために、パルス変調信号を一旦中間周波に変換して、その周波数を計数するようにする。また、1つのカウンタで計数した場合は、クロック周波数に限界があるため、複数のカウンタを並列に構成して、クロック信号の位相に差を設けてカウントすることにより、クロック周波数を高めたのと等価の効果を出すことができる。これにより、安価な回路構成で高周波のキャリア周波数を正確に測定することができる。
To solve the problem that written, the first invention is a frequency measuring device for measuring the carrier frequency of the pulse modulated signal in the air traffic control band, pulse counting means for counting the number of carriers pulses included in the pulse-modulated signal A reference frequency determining means for determining a reference frequency for converting the pulse modulation signal into an intermediate frequency based on the number of pulses counted by the pulse counting means; a reference frequency determined by the reference frequency determining means; the by calculating the pulse the multiplies the pulse modulated signal input to the counting means multiplier for generating the intermediate frequency, by counting the number of pulses of the intermediate frequency produced by the multiplier intermediate Frequency measuring means for determining the frequency of the frequency, and timing generating means for extracting a position to be measured of the pulse modulation signal. , Said frequency measuring means, wherein the one period of the intermediate frequency is counted by a plurality of different phases of the clock signal, and determines the frequency of the intermediate frequency than the sum of the counting result of the clock signals.
In order to count high-frequency pulses, it is desirable to increase the accuracy of the counter. However, a high-accuracy counter has to have a complicated circuit configuration and use very expensive parts. Therefore, in the present invention, in order to lower the frequency of the pulse to be counted, the pulse modulation signal is once converted into an intermediate frequency and the frequency is counted. In addition, there is a limit to the clock frequency when counting with one counter, so the clock frequency was increased by configuring multiple counters in parallel and counting with a difference in the phase of the clock signal. An equivalent effect can be produced. Thereby, the high frequency carrier frequency can be accurately measured with an inexpensive circuit configuration.

また、上記の目的を達成するため、第2の発明は、第1の発明のパルス計数手段乗算器に入力されるパルス変調信号のパルス数を計数する回数を複数回行い、その複数回の計数パルス数を合計して平均化して基準周波数決定手段に供給する平均化処理手段を更に備えたことを特徴とする。
パルス計数手段によるプリカウントの精度が高いほど中間周波を計数する精度も高くなる。そこで本発明では、プリカウントを行うパルス計数手段の精度を高めるために、パルス変調信号をパルス計数手段により計数する回数を複数回行い、その値を平均化処理する。これにより、簡単な回路構成によりプリカウントを行うパルス計数手段の精度を高めることができる。
更に、上記の目的を達成するため、第3の発明は、前記タイミング生成手段、前記パルス変調信号又は前記乗算器の出力信号の何れかを検波することにより生成された信号の立ち上がりを基準として、所定の時間幅の信号を生成することを特徴とする。
中間周波のパルス数から周波数を演算するためには、計算が容易にするために一定の時間幅(例えば1マイクロ秒)のパルス数を計数することが必要である。そこで本発明では、パルス変調信号又は乗算器の出力信号の立ち上がりをトリガーとして、一定の時間幅のパルスを生成する。これにより、パルス変調信号又は乗算器の出力信号に同期したパルスを正確に計数することができる。
To achieve the above object, the second invention, the pulse counting means in the first invention is performed a plurality of times the number of times to count the number of pulses of the pulse modulated signal that will be input to the multiplier, the plurality of times The method further comprises an averaging processing means for summing and averaging the number of counted pulses and supplying the same to the reference frequency determining means .
The higher the pre-count accuracy by the pulse counting means, the higher the accuracy of counting the intermediate frequency. Therefore, in the present invention, in order to improve the accuracy of the pulse counting means for performing the pre-counting, the pulse modulation signal is counted a plurality of times by the pulse counting means, and the value is averaged. Thereby, the precision of the pulse counting means for performing pre-counting with a simple circuit configuration can be improved.
Furthermore, in order to achieve the above objects, the third invention, the timing generating means, based on the rise of the generated signal by detecting either the output signal of the pulse modulated signal or said multiplier A signal having a predetermined time width is generated.
In order to calculate the frequency from the number of pulses of the intermediate frequency, it is necessary to count the number of pulses having a certain time width (for example, 1 microsecond) for easy calculation. Therefore, in the present invention, a pulse having a certain time width is generated by using the rise of the pulse modulation signal or the output signal of the multiplier as a trigger. Thereby, pulses synchronized with the pulse modulation signal or the output signal of the multiplier can be accurately counted.

本発明によれば、計数するパルスの周波数を低くするために、パルス変調信号を一旦中間周波に変換して、その周波数を計数するようにする。また、1つのカウンタで計数した場合は、クロック周波数に限界があるため、複数のカウンタを並列に構成して、クロック信号の位相に差を設けてカウントすることにより、クロック周波数を高めたのと等価の効果を出すことができるので、安価な回路構成で高周波のキャリア周波数を正確に測定することができる。
また、プリカウントを行うパルス計数手段の精度を高めるために、パルス変調信号をパルス計数手段により計数する回数を複数回行い、その値を平均化処理するので、簡単な回路構成によりプリカウントを行うパルス計数手段の精度を高めることができる。
また、パルス変調信号又は乗算器の出力信号の立ち上がりをトリガーとして、一定の時間幅のパルスを生成するので、パルス変調信号又は乗算器の出力信号に同期したパルスを正確に計数することができる。
According to the present invention, in order to lower the frequency of the pulse to be counted, the pulse modulation signal is once converted into an intermediate frequency and the frequency is counted. In addition, there is a limit to the clock frequency when counting with one counter, so the clock frequency was increased by configuring multiple counters in parallel and counting with a difference in the phase of the clock signal. because it can issue effects equivalent, Ru can be measured accurately the carrier frequency of the high frequency inexpensive circuit configuration.
In addition , in order to increase the accuracy of the pulse counting means for performing pre-counting, the pulse modulation signal is counted a plurality of times by the pulse counting means, and the value is averaged. The accuracy of the pulse counting means can be increased.
In addition, since a pulse having a certain time width is generated with the rise of the pulse modulation signal or the output signal of the multiplier as a trigger, pulses synchronized with the pulse modulation signal or the output signal of the multiplier can be accurately counted.

本発明の第1の実施形態に係る周波数測定装置の概略構成を示すブロック図である。1 is a block diagram showing a schematic configuration of a frequency measurement device according to a first embodiment of the present invention. 本発明のカウント回路の構成例を示すブロック図である。It is a block diagram which shows the structural example of the count circuit of this invention. 測定IF周波数と分解能の関係を表す図である。It is a figure showing the relationship between measurement IF frequency and resolution. 本発明の第2の実施形態に係る周波数測定装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the frequency measurement apparatus which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施形態に係る周波数測定装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the frequency measurement apparatus which concerns on the 3rd Embodiment of this invention. 平均処理時の測定改善例を表す図(その1)である。It is a figure (the 1) showing the example of a measurement improvement at the time of an average process. 平均処理時の測定改善例を表す図(その2)である。It is a figure (the 2) showing the example of a measurement improvement at the time of an average process. 従来のキャリアカウント方式の構成を示すブロック図である。It is a block diagram which shows the structure of the conventional carrier count system. 従来のキャリア周期カウント方式1の構成を示すブロック図である。It is a block diagram which shows the structure of the conventional carrier period count system 1. FIG. 従来のキャリア周期カウント方式2の構成を示すブロック図である。It is a block diagram which shows the structure of the conventional carrier cycle count system 2. FIG.

以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。   Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings. However, the components, types, combinations, shapes, relative arrangements, and the like described in this embodiment are merely illustrative examples and not intended to limit the scope of the present invention only unless otherwise specified. .

図1は本発明の第1の実施形態に係る周波数測定装置の概略構成を示すブロック図である。この周波数測定装置50は、パルス変調信号(被側定信号)1に含まれる不要周波数を除去するバンドパスフィルタ2と、パルス変調信号1に含まれるキャリアパルス数を計数するプリカウント回路(パルス計数手段)3と、プリカウント回路3により計数されたパルス数に基づいてパルス変調信号1を中間周波に変換するための基準周波数を決定するφL0制御回路(基準周波数決定手段)4と、φL0制御回路4により決定された基準周波数(φL0)とパルス変調信号(RF)1を乗算して中間周波(IF)を生成する乗算器5と、中間周波に含まれる不要周波数を除去するバンドパスフィルタ6と、その出力信号を増幅してデジタル信号8に変換するAMP7と、デジタル信号8(乗算器5により生成された中間周波の1周期のパルス)を計数して演算することにより中間周波の周波数を決定するカウント回路(周波数測定手段)9と、パルス変調信号(RF)又は中間周波(IF)を検波して検波信号11を生成する検波回路10と、その信号を増幅してデジタル化するAMP12と、パルス変調信号1の測定すべき位置を抽出するタイミング生成部(タイミング生成手段)13と、を備えて構成されている。そして、カウント回路9は、中間周波の1周期を複数の異なる位相のクロック信号により計数し、各クロック信号による計数結果の合計値から周期を得ることにより中間周波の周波数を演算する。 FIG. 1 is a block diagram showing a schematic configuration of a frequency measuring apparatus according to the first embodiment of the present invention. This frequency measuring device 50 includes a band-pass filter 2 that removes unnecessary frequencies contained in the pulse modulation signal (side fixed signal) 1 and a precount circuit (pulse count) that counts the number of carrier pulses contained in the pulse modulation signal 1. Means) 3, a φL0 control circuit (reference frequency determining means) 4 for determining a reference frequency for converting the pulse modulation signal 1 into an intermediate frequency based on the number of pulses counted by the pre-count circuit 3, and a φL0 control circuit A multiplier 5 that multiplies the reference frequency ( φL0 ) determined by 4 and the pulse modulation signal (RF) 1 to generate an intermediate frequency (IF); a bandpass filter 6 that removes unnecessary frequencies included in the intermediate frequency; AMP7 that amplifies the output signal and converts it to digital signal 8, and digital signal 8 (one cycle of intermediate frequency generated by multiplier 5) ) And a calculation circuit for determining a frequency of the intermediate frequency (frequency measuring means) 9 and a detection circuit for detecting the pulse modulation signal (RF) or the intermediate frequency (IF) and generating a detection signal 11 10, an AMP 12 that amplifies the signal and digitizes the signal, and a timing generation unit (timing generation means) 13 that extracts a position to be measured of the pulse modulation signal 1. The count circuit 9 counts one cycle of the intermediate frequency with a plurality of clock signals having different phases, and calculates the frequency of the intermediate frequency by obtaining the cycle from the total value of the count results of the respective clock signals.

次に、周波数測定装置50の動作例について以下に説明する。
パルス変調信号1(例えば、1030MHz、0.8μs幅)をキャリアカウント方式のプリカウント回路3を使用して、2MHz間隔の領域に絞り込む。次に、絞り込んだ周波数によりφL0制御回路の内蔵発振器の周波数(φL0)を1MHzステップで設定する。次にパルス変調信号(RF)1と内蔵発振器の信号(φL0)とを乗算器5に印加することにより、中間周波(IF≒6MHz)に周波数変換を行う。また、検波回路10により復調した信号11から、測定すべきキャリア信号が存在する位置を抽出する。このとき、IFを復調する方法と、直接RFを復調する方法とがある。ここでは、パルス幅0.6μs以上でIF±1MHzの間を測定できる条件とする。次に複数(例えば、8個)の位相の測定用クロック信号(400MHz)を生成する。これにより元のクロック信号の8倍の分解能(400MHz×8=3200MHz)を得ることが出来る。そして、タイミング16を利用して、中間周波の信号周期を測定用クロック信号でそれぞれ測定する。入力信号が、1029MHzでは、中間周波数は5MHzとなり、1031MHzでは、中間周波数は7MHzとなる。測定した信号周期を加算し、その逆数より中間周波数を得る。また、測定した周波数の分解能と精度を高めるために、複数回(N回)の平均化処理を行う。
中間周波数が5MHzの場合、カウンタの分解能は、7.8kHzとなり、7MHzの場合は、15.4kHzとなる。相関のある信号では、N回の平均化により、1/√NのS/N改善が行われるので、平均回数によりそれぞれ図6のようになる。
Next, an operation example of the frequency measurement device 50 will be described below.
The pulse modulation signal 1 (for example, 1030 MHz, 0.8 μs width) is narrowed down to an area of 2 MHz intervals using the carrier count type pre-count circuit 3. Next, the frequency (φL0) of the internal oscillator of the φL0 control circuit is set in 1 MHz steps according to the narrowed-down frequency. Then by applying a pulse modulated signal (RF) 1 and internal oscillator signal (φL0) to the multiplier 5, the frequency conversion to an intermediate frequency (IF ≒ 6MHz). Further, the position where the carrier signal to be measured exists is extracted from the signal 11 demodulated by the detection circuit 10. At this time, there are a method of demodulating IF and a method of directly demodulating RF. Here, it is set as the conditions which can measure between IF +/- 1MHz by pulse width 0.6microsecond or more. Next, a plurality of (for example, eight) phase measurement clock signals (400 MHz) are generated. As a result, a resolution (400 MHz × 8 = 3200 MHz) that is eight times that of the original clock signal can be obtained. Then, the timing 16 is used to measure the signal period of the intermediate frequency with the measurement clock signal. When the input signal is 1029 MHz, the intermediate frequency is 5 MHz, and when 1031 MHz, the intermediate frequency is 7 MHz. The measured signal period is added, and the intermediate frequency is obtained from the reciprocal thereof. Further, in order to increase the resolution and accuracy of the measured frequency, averaging processing is performed a plurality of times (N times).
If the intermediate frequency is 5 MHz, the resolution of the counter is about 7.8kHz next, in the case of 7 MHz, is about 15.4KHz. In the case of a correlated signal, the S / N improvement of 1 / √N is performed by averaging N times, so that the average number of times is as shown in FIG.

このように、中間周波数の選択が、被測定信号のパルス幅、測定分解能及び精度に大きく影響する。パルス幅が狭くなれば、中間周波数を高くし、平均回数を増やすことにより測定分解能と精度を保つことができる。また、パルス幅が広くなれば、中間周波数を低くし、少ない回数で必要な測定分解能と精度を得ることが出来る。
図6から分かるとおり、入力周波数が低くなると分解能が良く(細かく)なり、逆に高くなると分解能が悪く(大きく)なる。そこで、図3に示すとおり、測定周波数から、システムが許す範囲で、平均回数を動的に変更することにより、測定範囲内において、分解能を一定以下に保つことも可能である。何れも本発明の利用分野では、十分な性能を安価に実現できる。
即ち、高周波のパルスを計数するためには、カウンタの精度を非常に高くすることが望まれる。しかし、精度が高いカウンタは、回路構成が複雑となり、且つ使用する部品が非常に高価なものを使用しなければならない。そこで本実施形態では、計数するパルスの周波数を低くするために、パルス変調信号1を一旦中間周波IFに変換して、その周波数を計数するようにする。また、1つのカウンタで計数した場合は、クロック周波数に限界があるため、複数のカウンタを並列に構成して、クロック信号の位相に差を設けてカウントすることにより、クロック周波数を高めたのと等価の効果を出すことができる。これにより、安価な回路構成で高周波のキャリア周波数を正確に測定することができる。
Thus, the selection of the intermediate frequency greatly affects the pulse width, measurement resolution, and accuracy of the signal under measurement. If the pulse width is narrowed, the measurement resolution and accuracy can be maintained by increasing the intermediate frequency and increasing the average number of times. Also, if the pulse width is widened, the intermediate frequency can be lowered and the necessary measurement resolution and accuracy can be obtained with a small number of times.
As can be seen from FIG. 6, when the input frequency is lowered, the resolution is improved (fine), and when it is increased, the resolution is deteriorated (increased). Therefore, as shown in FIG. 3, the resolution can be kept below a certain level within the measurement range by dynamically changing the average number of times within the range allowed by the system from the measurement frequency. In any case, sufficient performance can be realized at low cost in the field of use of the present invention.
That is, in order to count high frequency pulses, it is desirable to increase the accuracy of the counter. However, a high-accuracy counter has to have a complicated circuit configuration and use very expensive parts. Therefore, in this embodiment, in order to lower the frequency of the pulse to be counted, the pulse modulation signal 1 is once converted into the intermediate frequency IF and the frequency is counted. In addition, there is a limit to the clock frequency when counting with one counter, so the clock frequency was increased by configuring multiple counters in parallel and counting with a difference in the phase of the clock signal. An equivalent effect can be produced. Thereby, the high frequency carrier frequency can be accurately measured with an inexpensive circuit configuration.

図2は本発明のカウント回路の構成例を示すブロック図である。このカウント回路9は、クロック信号15に異なる位相差を生成させる複数の位相差生成手段22(φ1位相出力〜φ7位相出力)と、位相差生成手段22により位相差が生じたクロック信号を計数する複数の位相差クロック計数手段21(φ0カウンタ〜φ7カウンタ)と、各位相差クロック計数手段21により夫々計数された計数結果の合計値より周期時間を演算し、周期時間の逆数から中間周波数を演算する演算回路(演算手段)23と、を備えている。尚、φ0カウンタ〜φ7カウンタにはIFをロジックレベル化した信号8を共通に入力し、各イネーブル端子(E)には、タイミング生成部13の出力16が接続され、出力16がハイのときに各カウンタが動作可能となる。従って、クロック信号の周期をt、演算回路23によりカウントされたクロック数の合計をN、周波数値をFとすると、F=(t/8×N -1により演算することができる。
即ち、中間周波IFに変換されたパルス変調信号は、中間周波の周波数差がわかれば元のパルス変調信号からどれ位ずれているかが分かる。そこで本実施形態では、カウンタのクロック信号として異なる位相差を持たせたクロック信号を複数φ1位相出力〜φ7位相出力(例えば7)用意する。夫々のクロック信号毎にカウンタφ0カウンタ〜φ7カウンタを持ち、同一の中間周波を一斉にカウントすることにより、クロック周波数が8倍の周波数で計数していることと等価になる。そして、各カウンタにより計数された数を合計した値にクロック周期を8で除算した値を乗算することにより周期時間を割り出す。この周期時間の逆数が中間周波数となる。この中間周波数がわかれば、パルス変調信号のキャリア周波数がどの位ずれているかを判定することができる。これにより、周波数測定手段に使用されるカウンタの部品単位を安価にでき、且つ周波数精度を高めることができる。
FIG. 2 is a block diagram showing a configuration example of the count circuit of the present invention. The count circuit 9 counts a plurality of phase difference generation means 22 (φ1 phase output to φ7 phase output) for generating different phase differences in the clock signal 15 and a clock signal in which the phase difference is generated by the phase difference generation means 22. The cycle time is calculated from a plurality of phase difference clock counting means 21 (φ0 counter to φ7 counter) and the total value of the counting results counted by each phase difference clock counting means 21, and the intermediate frequency is calculated from the reciprocal of the cycle time. And an arithmetic circuit (arithmetic means) 23. Note that the φ8 counter to the φ7 counter commonly receive the signal 8 obtained by converting IF to logic level, and the output 16 of the timing generator 13 is connected to each enable terminal (E), and when the output 16 is high. Each counter becomes operable. Therefore, if the period of the clock signal is t, the total number of clocks counted by the arithmetic circuit 23 is N, and the frequency value is F, the calculation can be performed by F = { (t / 8 ) × N } −1 .
That is, the pulse modulation signal converted to the intermediate frequency IF can be determined how much the pulse modulation signal is deviated from the original pulse modulation signal if the frequency difference of the intermediate frequency is known. Therefore, in the present embodiment, a plurality of φ1 phase outputs to φ7 phase outputs (for example, 7) are provided as clock signals having different phase differences as counter clock signals. By having a counter φ0 counter to φ7 counter for each clock signal and counting the same intermediate frequency all at once, it is equivalent to counting at eight times the clock frequency. Then, the cycle time is determined by multiplying a value obtained by dividing the clock cycle by 8 by a value obtained by adding the numbers counted by the respective counters. The reciprocal of this cycle time is the intermediate frequency. If this intermediate frequency is known, it can be determined how much the carrier frequency of the pulse modulation signal is shifted. Thereby, the component unit of the counter used for a frequency measurement means can be made cheap, and frequency accuracy can be improved.

図4は本発明の第2の実施形態に係る周波数測定装置の概略構成を示すブロック図である。同じ構成要素には図1と同じ参照番号を付して説明する。図4が図1と異なる点は、φL0制御回路4は、カウント回路9により測定された周波数に基づいて中間周波の周波数を変更可能とした構成を有する。
次に、周波数測定装置51の動作例について以下に説明する。
最初のパルス変調信号(例えば、1090MHz、0.45μs幅)1をキャリアカウント方式のプリカウンタを使用して、おおまかに15MHz間隔の領域に絞り込む。次に、絞り込んだ周波数よりφL0制御回路4内の内蔵発振器の周波数(φL0)を設定しIFを15MHzになるように設定する。そして、パルス変調信号(RF)1と内蔵発信器の信号(φL0)とを乗算器5に印加することにより、中間周波数(IF≒15MHz)に周波数変換を行う。次のパルス変調信号1で、そのIF周波数をキャリア周期カウント方式で測定し、IF≒15MHzの信頼性を確認した上で、IFが8MHzになるように、内蔵発振器の周波数(φL0)を設定する。そして、復調した信号11から、測定すべきキャリア信号が存在する位置を抽出する。ここでは、パルス幅0.4μs以上でIF±0.5MHzの間を測定できる条件とする。次に、複数(8個)の位相の測定用クロック信号(400MHz)を生成する。これにより、元のクロック信号の8倍の分解能(400MHz×8=3200MHz)を得ることが出来る。信号11のタイミングを利用して、中間周波の信号周期を8個のクロック信号でそれぞれ測定する。入力信号が、1089.5MHzでは、中間周波数は7.5MHzとなり、1090.5MHzでは、中間周波数は8.5MHzとなる。
FIG. 4 is a block diagram showing a schematic configuration of a frequency measuring apparatus according to the second embodiment of the present invention. The same components will be described with the same reference numerals as in FIG. 4 differs from FIG. 1 in that the φL0 control circuit 4 has a configuration in which the frequency of the intermediate frequency can be changed based on the frequency measured by the count circuit 9.
Next, an operation example of the frequency measuring device 51 will be described below.
The first pulse modulation signal (for example, 1090 MHz, 0.45 μs width) 1 is roughly narrowed down to an area of 15 MHz intervals using a carrier count type pre-counter. Next, the frequency (φL0) of the built-in oscillator in the φL0 control circuit 4 is set from the narrowed frequency, and the IF is set to 15 MHz. The pulse modulation signal (RF) 1 and the internal oscillator signal (φL0) are applied to the multiplier 5 to perform frequency conversion to an intermediate frequency (IF≈15 MHz). With the next pulse modulation signal 1, the IF frequency is measured by the carrier cycle counting method, and after confirming the reliability of IF≈15 MHz, the internal oscillator frequency (φL0) is set so that the IF becomes 8 MHz. . Then, the position where the carrier signal to be measured exists is extracted from the demodulated signal 11. Here, the conditions are such that a pulse width of 0.4 μs or more can be measured between IF ± 0.5 MHz. Next, a plurality (eight) phase measurement clock signals (400 MHz) are generated. Thereby, it is possible to obtain a resolution (400 MHz × 8 = 3200 MHz) that is eight times that of the original clock signal. Using the timing of the signal 11, the signal period of the intermediate frequency is measured with 8 clock signals. When the input signal is 1089.5 MHz, the intermediate frequency is 7.5 MHz, and when the input signal is 1090.5 MHz, the intermediate frequency is 8.5 MHz.

測定した信号周期を演算し、その逆数より中間周波数を得る。測定した周波数の分解能と精度を高めるために、複数回(N回)の平均化処理を行う。
測定分解能と改善例については、図7に示す。何れも、本発明の利用分野では、十分な性能を安価に実現できる。第1の実施形態と比較すると、分解能が悪く(大きく)なっているのは、中間周波数を高くしたためであるが、クロック(400MHz)を高めることにより、分解能を良く(細かく)できる。要求される分解能により選定すればよい。
即ち、パルス変調信号1を中間周波に絞り込む場合、周波数差が大きいほどプリカウント回路3の回路が簡易に構成できる。そこで本実施形態では、最初のパルス変調信号からラフな中間周波を生成し、その中間周波の信頼性を確認した後に、次のパルス変調信号から中間周波を変更してパルス数を計数する。これにより、中間周波の信頼性を維持しながらプリカウント回路3の回路を簡易に構成することができる。
The measured signal period is calculated, and the intermediate frequency is obtained from the reciprocal thereof. In order to increase the resolution and accuracy of the measured frequency, averaging processing is performed a plurality of times (N times).
FIG. 7 shows the measurement resolution and an improvement example. In any case, sufficient performance can be realized at low cost in the field of use of the present invention. Compared to the first embodiment, the resolution is worse (larger) because the intermediate frequency is higher, but the resolution can be improved (finely) by increasing the clock (400 MHz). Select according to the required resolution.
That is, when the pulse modulation signal 1 is narrowed down to an intermediate frequency, the precount circuit 3 can be configured more easily as the frequency difference is larger. Therefore, in this embodiment, a rough intermediate frequency is generated from the first pulse modulation signal, and after checking the reliability of the intermediate frequency, the intermediate frequency is changed from the next pulse modulation signal and the number of pulses is counted. Thereby, the circuit of the precount circuit 3 can be simply configured while maintaining the reliability of the intermediate frequency.

図5は本発明の第3の実施形態に係る周波数測定装置の概略構成を示すブロック図である。同じ構成要素には図1と同じ参照番号を付して説明する。図5が図1と異なる点は、プリカウント回路3は、入力した複数のパルス変調信号のパルス数を合計して平均化する平均化処理回路(平均化処理手段)25を更に備えた点である。即ち、プリカウント回路3によるプリカウントの精度が高いほど中間周波を計数する精度も高くなる。そこで本実施形態では、プリカウントを行うプリカウント回路3の精度を高めるために、パルス変調信号1をプリカウント回路3により計数する回数を複数回行い、その値を平均化処理回路25により平均化処理する。これにより、簡単な回路構成によりプリカウントを行うプリカウント回路3の精度を高めることができる。   FIG. 5 is a block diagram showing a schematic configuration of a frequency measuring apparatus according to the third embodiment of the present invention. The same components will be described with the same reference numerals as in FIG. FIG. 5 differs from FIG. 1 in that the precount circuit 3 further includes an averaging processing circuit (average processing means) 25 that sums and averages the number of pulses of a plurality of input pulse modulation signals. is there. That is, the higher the precount accuracy by the precount circuit 3, the higher the accuracy of counting the intermediate frequency. Therefore, in this embodiment, in order to increase the accuracy of the precount circuit 3 that performs precounting, the number of times the pulse modulation signal 1 is counted by the precount circuit 3 is performed a plurality of times, and the value is averaged by the averaging processing circuit 25. To process. Thereby, the precision of the pre-count circuit 3 that performs pre-counting with a simple circuit configuration can be improved.

1 パルス変調信号、2 バンドパスフィルタ、3 プリカウント回路、4 φL0制御回路、5 乗算器、6 バンドパスフィルタ、7 AMP、8 デジタル信号、9 カウント回路、10 検波回路、11 検波信号、12 AMP、13 タイミング生成部、14 測定値、15 クロック信号、25平均化処理回路、50 周波数測定装置   1 pulse modulation signal, 2 band pass filter, 3 pre-count circuit, 4 φL0 control circuit, 5 multiplier, 6 band pass filter, 7 AMP, 8 digital signal, 9 count circuit, 10 detection circuit, 11 detection signal, 12 AMP , 13 timing generator, 14 measured value, 15 clock signal, 25 averaging processing circuit, 50 frequency measuring device

Claims (3)

航空管制帯域におけるパルス変調信号のキャリア周波数を測定する周波数測定装置において、
前記パルス変調信号に含まれるキャリアパルス数を計数するパルス計数手段と、
該パルス計数手段により計数されたパルス数に基づいて前記パルス変調信号を中間周波に変換するための基準周波数を決定する基準周波数決定手段と、
該基準周波数決定手段により決定された基準周波数と、前記パルス計数手段に入力される前記パルス変調信号を乗算して前記中間周波を生成する乗算器と、
前記乗算器により生成された中間周波のパルス数を計数して演算することにより前記中間周波の周波数を決定する周波数測定手段と、
前記パルス変調信号の測定すべき位置を抽出するタイミング生成手段と、
を備え、
前記周波数測定手段は、前記中間周波の1周期を複数の異なる位相のクロック信号により計数し、前記各クロック信号による計数結果の合計値から演算することにより前記中間周波の周波数を決定することを特徴とする周波数測定装置。
In a frequency measuring device for measuring the carrier frequency of a pulse modulation signal in an air traffic control band,
Pulse counting means for counting the number of carrier pulses contained in the pulse modulation signal;
Reference frequency determining means for determining a reference frequency for converting the pulse modulation signal to an intermediate frequency based on the number of pulses counted by the pulse counting means;
A reference frequency determined by the reference frequency decision unit, a multiplier for multiplying the said pulse modulated signal input to said pulse counting means for generating the intermediate frequency,
Frequency measuring means for determining the frequency of the intermediate frequency by counting and calculating the number of pulses of the intermediate frequency generated by the multiplier;
Timing generation means for extracting a position to be measured of the pulse modulation signal;
With
The frequency measuring means counts one cycle of the intermediate frequency with a plurality of clock signals having different phases, and determines the frequency of the intermediate frequency by calculating from the total value of the counting results of the clock signals. A frequency measuring device.
前記パルス計数手段は、前記乗算器に入力される前記パルス変調信号のパルス数を計数する回数を複数回行い、その複数回の計数パルス数を合計して平均化して前記基準周波数決定手段に供給する平均化処理手段を更に備えたことを特徴とする請求項1記載の周波数測定装置。 The pulse counting means performs the number of times of counting the number of pulses of the pulse modulation signal input to the multiplier a plurality of times, and sums and averages the number of counted pulses for the reference frequency determining means. claim 1 Symbol placement frequency measuring device and further comprising a averaging means for supplying. 前記タイミング生成手段は、前記パルス変調信号又は前記乗算器の出力信号の何れかを検波することにより生成された信号の立ち上がりを基準として、所定の時間幅の信号を生成することを特徴とする請求項1又は2記載の周波数測定装置。 The timing generation unit generates a signal having a predetermined time width on the basis of a rising edge of a signal generated by detecting either the pulse modulation signal or the output signal of the multiplier. Item 3. The frequency measuring device according to item 1 or 2 .
JP2009259222A 2009-11-12 2009-11-12 Frequency measuring device Active JP5119501B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009259222A JP5119501B2 (en) 2009-11-12 2009-11-12 Frequency measuring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009259222A JP5119501B2 (en) 2009-11-12 2009-11-12 Frequency measuring device

Publications (2)

Publication Number Publication Date
JP2011106832A JP2011106832A (en) 2011-06-02
JP5119501B2 true JP5119501B2 (en) 2013-01-16

Family

ID=44230487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009259222A Active JP5119501B2 (en) 2009-11-12 2009-11-12 Frequency measuring device

Country Status (1)

Country Link
JP (1) JP5119501B2 (en)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8612904D0 (en) * 1986-05-28 1986-07-02 Marconi Instruments Ltd Electrical apparatus
JPH0552884A (en) * 1991-08-23 1993-03-02 Yokogawa Electric Corp Frequency measuring device and time measuring device
JPH05249260A (en) * 1992-03-06 1993-09-28 Seiko Epson Corp Time measuring method
JPH06138230A (en) * 1992-10-28 1994-05-20 Nec Corp Distance measuring equipment
JPH10319058A (en) * 1997-05-14 1998-12-04 Mitsubishi Electric Corp Frequency measuring device
JP2003329740A (en) * 2002-05-16 2003-11-19 Hitachi Ltd Device and method for inspecting semiconductor, and method for manufacturing semiconductor device
JP2005181180A (en) * 2003-12-22 2005-07-07 Tdk Corp Radar system
JP5279990B2 (en) * 2006-06-13 2013-09-04 古野電気株式会社 Radar equipment
JP2008045910A (en) * 2006-08-11 2008-02-28 Toshiba Corp Pulse signal discriminating circuit, secondary monitoring radar system using this pulse signal discriminating circuit, atc transponder system, and ads-b receiving system

Also Published As

Publication number Publication date
JP2011106832A (en) 2011-06-02

Similar Documents

Publication Publication Date Title
KR102309359B1 (en) Time-to-digital converter with increased range and sensitivity
CN102334038B (en) Phase determining device and frequency determining device
EP2541274B1 (en) Electronic distance measuring method and electronic distance measuring instrument
JP2005321403A (en) Method and device for measuring distance
CN105549379A (en) Synchronous measurement apparatus based on high precision time reference triggering and method thereof
CN105245203B (en) High-precision low-speed clock duty ratio detecting system and method
JP2006329987A (en) Apparatus for measuring jitter and method of measuring jitter
JP2005181180A (en) Radar system
CN103487649A (en) Method and device capable of measuring both frequency of continuous waves and frequency of pulse modulation carrier waves
JP2009300128A (en) Sampling synchronization device and sampling synchronization method
CN207123716U (en) A kind of pulse signal time difference measuring device
JP5119501B2 (en) Frequency measuring device
CN104079265A (en) High-speed clock duty ratio detection system
CN107247183B (en) Phase measurement system and method
CN108061885B (en) Implementation method of multi-channel laser fuse target feature identification signal processing circuit
US20130346022A1 (en) Physical quantity measuring apparatus and physical quantity measuring method
TW201303533A (en) Method and system for measuring distance
JP6583738B2 (en) Phase measuring device and equipment to which the phase measuring device is applied
US7649969B2 (en) Timing device with coarse-duration and fine-phase measurement
US10110371B2 (en) Phase difference estimation device and communication device having the phase difference estimation device
JP5654253B2 (en) Obstacle detection device
JP6049328B2 (en) Frequency measuring device
JP5055721B2 (en) Vibration sensor type differential pressure / pressure transmitter
CN104569620A (en) Method for collecting high-precision digital pulse width
CN203951450U (en) High-frequency clock duty ratio detection system

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121002

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5119501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250