JP5113196B2 - マルチテクスチャリングのための動的に構成可能なテクスチャキャッシュ - Google Patents
マルチテクスチャリングのための動的に構成可能なテクスチャキャッシュ Download PDFInfo
- Publication number
- JP5113196B2 JP5113196B2 JP2009550990A JP2009550990A JP5113196B2 JP 5113196 B2 JP5113196 B2 JP 5113196B2 JP 2009550990 A JP2009550990 A JP 2009550990A JP 2009550990 A JP2009550990 A JP 2009550990A JP 5113196 B2 JP5113196 B2 JP 5113196B2
- Authority
- JP
- Japan
- Prior art keywords
- cache
- texture
- sub
- data
- set associative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013507 mapping Methods 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000012545 processing Methods 0.000 claims description 43
- 230000006870 function Effects 0.000 claims description 37
- 230000008569 process Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 16
- 238000009877 rendering Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 238000004590 computer program Methods 0.000 description 4
- 235000019800 disodium phosphate Nutrition 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 101000574648 Homo sapiens Retinoid-inducible serine carboxypeptidase Proteins 0.000 description 2
- 102100025483 Retinoid-inducible serine carboxypeptidase Human genes 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- KLDZYURQCUYZBL-UHFFFAOYSA-N 2-[3-[(2-hydroxyphenyl)methylideneamino]propyliminomethyl]phenol Chemical compound OC1=CC=CC=C1C=NCCCN=CC1=CC=CC=C1O KLDZYURQCUYZBL-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 201000001098 delayed sleep phase syndrome Diseases 0.000 description 1
- 208000033921 delayed sleep phase type circadian rhythm sleep disease Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/601—Reconfiguration of cache memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Image Generation (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1]グラフィックス処理ユニットにおいて、
選択されたアプリケーションに対して、シングルテクスチャマッピングがイネーブルされているか、または、マルチテクスチャマッピングがイネーブルされているかを決定するように動作可能なドライバと、
前記シングルテクスチャマッピングがイネーブルされているときには、nウェイのセットアソシエイティブテクスチャキャッシュに対応する第1の構成を持ち、前記マルチテクスチャマッピングがイネーブルされているときには、1組のn/Mウェイのセットアソシエイティブサブキャッシュに対応する第2の構成を持つ、動的に構成可能なキャッシュと
を具備し、
nとMは1より大きい整数であり、nはMによって割り切れる、グラフィックス処理ユニット。
[2]nは4であり、Mは2である、上記[1]のグラフィックス処理ユニット。
[3]前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちの、それぞれの1つのサブキャッシュは、前記マルチテクスチャマッピングの間には、それぞれの1つのテクスチャマップに対して専用である、上記[1]のグラフィックス処理ユニット。
[4]前記nウェイのセットアソシエイティブテクスチャキャッシュは、テクスチャデータを記憶するように機能するn−キャッシュブロックと、前記n−キャッシュブロックのすべてのn−タグ出力が、要求されたテクスチャデータに対する失敗を表すときに、フェッチコマンドを生成させるオペランドと、前記要求されたテクスチャデータを前記n−キャッシュブロックから出力するように機能するマルチプレクサとを備える、上記[3]のグラフィックス処理ユニット。
[5]前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちのそれぞれのサブキャッシュは、対応する1つのテクスチャマップに対するテクスチャデータを記憶するように機能する複数のサブキャッシュブロックと、前記複数のサブキャッシュブロックのすべての出力が、要求されたテクスチャデータに対する失敗を表すときに、フェッチコマンド出力を生成させるオペランドとを備え、
前記1組のn/Mウェイのセットアソシエイティブサブキャッシュは、前記それぞれのサブキャッシュの前記フェッチコマンド出力をマルチプレクスするマルチプレクサを備える、上記[3]のグラフィックス処理ユニット。
[6]前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちのそれぞれのサブキャッシュは、前記要求されたデータを前記複数のサブキャッシュブロックから出力するように機能するマルチプレクサをさらに備える、上記[5]のグラフィックス処理ユニット。
[7]集積回路において、
選択されたアプリケーションに対して、シングルテクスチャマッピングがイネーブルされているか、または、マルチテクスチャマッピングがイネーブルされているかを決定するように動作可能なドライバと、
前記シングルテクスチャマッピングがイネーブルされているときには、nウェイのセットアソシエイティブテクスチャキャッシュに対応する第1の構成を持ち、前記マルチテクスチャマッピングがイネーブルされているときには、1組のn/Mウェイのセットアソシエイティブサブキャッシュに対応する第2の構成を持つ、動的に構成可能なキャッシュと
を具備し、
nとMは1より大きい整数であり、nはMによって割り切れる集積回路。
[8]nは4であり、Mは2である、上記[7]の集積回路。
[9]前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちの、それぞれの1つのサブキャッシュは、前記マルチテクスチャマッピングの間には、それぞれの1つのテクスチャマップに対して専用である、上記[7]の集積回路。
[10]前記nウェイのセットアソシエイティブテクスチャキャッシュは、テクスチャデータを記憶するように機能するn−キャッシュブロックと、前記n−キャッシュブロックのすべてのn−タグ出力が、要求されたテクスチャデータに対する失敗を表すときに、フェッチコマンドを生成させるオペランドと、前記要求されたテクスチャデータを前記n−キャッシュブロックから出力するように機能するマルチプレクサとを備える、上記[9]の集積回路。
[11]前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちのそれぞれのサブキャッシュは、対応する1つのテクスチャマップに対するテクスチャデータを記憶するように機能する複数のサブキャッシュブロックと、前記複数のサブキャッシュブロックのすべての出力が、要求されたテクスチャデータに対する失敗を表すときに、フェッチコマンド出力を生成させるオペランドとを備え、
前記1組のn/Mウェイのセットアソシエイティブサブキャッシュは、前記それぞれのサブキャッシュの前記フェッチコマンド出力をマルチプレクスするマルチプレクサを備える、上記[9]の集積回路。
[12]前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちのそれぞれのサブキャッシュは、前記要求されたデータを前記複数のサブキャッシュブロックから出力するように機能するマルチプレクサをさらに備える、上記[11]の集積回路。
[13]プロセッサにおいて、
動的に構成可能なキャッシュを持つグラフィックス処理ユニットと、
前記グラフィックス処理ユニットに結合されているメモリと
を具備し、
前記動的に構成可能なキャッシュは、シングルテクスチャマッピングモードがイネーブルされているときには、nウェイのセットアソシエイティブテクスチャキャッシュに対応する第1の構成を持ち、マルチテクスチャマッピングモードがイネーブルされているときには、1組のn/Mウェイのセットアソシエイティブサブキャッシュに対応する第2の構成を持ち、
nとMは1より大きい整数であり、nはMによって割り切れるプロセッサ。
[14]nは4であり、Mは2である、上記[13]のプロセッサ。
[15]前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちの、それぞれの1つのサブキャッシュは、前記マルチテクスチャマッピングの間には、それぞれの1つのテクスチャマップに対して専用である、上記[13]のプロセッサ。
[16]前記nウェイのセットアソシエイティブテクスチャキャッシュは、テクスチャデータを記憶するように機能するn−キャッシュブロックと、前記n−キャッシュブロックのすべてのn−タグ出力が、要求されたテクスチャデータに対する失敗を表すときに、フェッチコマンドを生成させるオペランドと、前記要求されたテクスチャデータを前記n−キャッシュブロックから出力するように機能するマルチプレクサとを備える、上記[15]のプロセッサ。
[17]前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちのそれぞれのサブキャッシュは、対応する1つのテクスチャマップに対するテクスチャデータを記憶するように機能する複数のサブキャッシュブロックと、前記複数のサブキャッシュブロックのすべての出力が、要求されたテクスチャデータに対する失敗を表すときに、フェッチコマンド出力を生成させるオペランドとを備え、
前記1組のn/Mウェイのセットアソシエイティブサブキャッシュは、前記それぞれのサブキャッシュの前記フェッチコマンド出力をマルチプレクスするマルチプレクサを備える、上記[15]のプロセッサ。
[18]前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちのそれぞれのサブキャッシュは、前記要求されたデータを前記複数のサブキャッシュブロックから出力するように機能するマルチプレクサをさらに備える、上記[17]のプロセッサ。
[19]ワイヤレス装置において、
動的に構成可能なキャッシュを持つグラフィックス処理ユニットと、
前記グラフィックス処理ユニットに結合されているメモリと
を具備し、
前記動的に構成可能なキャッシュは、シングルテクスチャマッピングモードがイネーブルされているときには、nウェイのセットアソシエイティブテクスチャキャッシュに対応する第1の構成を持ち、マルチテクスチャマッピングモードがイネーブルされているときには、1組のn/Mウェイのセットアソシエイティブサブキャッシュに対応する第2の構成を持ち、
nとMは1より大きい整数であり、nはMによって割り切れるワイヤレス装置。
[20]nは4であり、Mは2である、上記[19]のワイヤレス装置。
[21]前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちの、それぞれの1つのサブキャッシュは、前記マルチテクスチャマッピングの間には、それぞれの1つのテクスチャマップに対して専用である、上記[19]のワイヤレス装置。
[22]前記nウェイのセットアソシエイティブテクスチャキャッシュは、テクスチャデータを記憶するように機能するn−キャッシュブロックと、前記n−キャッシュブロックのすべてのn−タグ出力が、要求されたテクスチャデータに対する失敗を表すときに、フェッチコマンドを生成させるオペランドと、前記要求されたテクスチャデータを前記n−キャッシュブロックから出力するように機能するマルチプレクサとを備える、上記[21]のワイヤレス装置。
[23]前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちのそれぞれのサブキャッシュは、対応する1つのテクスチャマップに対するテクスチャデータを記憶するように機能する複数のサブキャッシュブロックと、前記複数のサブキャッシュブロックのすべての出力が、要求されたテクスチャデータに対する失敗を表すときに、フェッチコマンド出力を生成させるオペランドとを備え、
前記1組のn/Mウェイのセットアソシエイティブサブキャッシュは、前記それぞれのサブキャッシュの前記フェッチコマンド出力をマルチプレクスするマルチプレクサを備える、上記[21]のワイヤレス装置。
[24]前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちのそれぞれのサブキャッシュは、前記要求されたデータを前記複数のサブキャッシュブロックから出力するように機能するマルチプレクサをさらに備える、上記[23]のワイヤレス装置。
[25]コンピュータ読取可能媒体を備えるコンピュータプログラム製品において、
前記コンピュータ読取可能媒体は、コンピュータに
選択されたアプリケーションが、イネーブルされているシングルテクスチャマッピングを持つか、または、イネーブルされているマルチテクスチャマッピングを持つかを決定させ、
前記シングルテクスチャマッピングがイネーブルされているときには、nウェイのセットアソシエイティブテクスチャキャッシュを構成させ、
前記マルチテクスチャマッピングがイネーブルされているときには、前記nウェイのセットアソシエイティブテクスチャキャッシュを、1組のM個のn/Mウェイのセットアソシエイティブサブキャッシュへと分割させる
ための命令を有し、
nとMは1より大きい整数であり、nはMによって割り切れ、Mはテクスチャマップの数に対応するコンピュータプログラム製品。
[26]方法において、
選択されたアプリケーションが、イネーブルされているシングルテクスチャマッピングを持つか、または、イネーブルされているマルチテクスチャマッピングを持つかを決定することと、
前記シングルテクスチャマッピングがイネーブルされているときには、nウェイのセットアソシエイティブテクスチャキャッシュを構成することと、
前記マルチテクスチャマッピングがイネーブルされているときには、前記nウェイのセットアソシエイティブテクスチャキャッシュを、1組のM個のn/Mウェイのセットアソシエイティブサブキャッシュへと分割することと
を含み、
nとMは1より大きい整数であり、nはMによって割り切れ、Mはテクスチャマップの数に対応する方法。
Claims (26)
- グラフィックス処理ユニットにおいて、
選択されたアプリケーションに対して、シングルテクスチャマッピングがイネーブルされているか、または、マルチテクスチャマッピングがイネーブルされているかを決定するように動作可能なドライバと、
前記シングルテクスチャマッピングがイネーブルされているときには、n個のキャッシュラインを持ち、単一のテクスチャマップに対応するnウェイのセットアソシエイティブテクスチャキャッシュに対応する第1の構成を持ち、前記マルチテクスチャマッピングがイネーブルされているときには、1組のn/Mウェイのセットアソシエイティブサブキャッシュに対応する第2の構成を持つ、動的に構成可能なキャッシュと
を具備し、
nとMは1より大きい整数であり、nはMによって割り切れ、それぞれのサブキャッシュは、複数のテクスチャマップのうちの1つに対応し、1つより多いキャッシュラインを持つ、グラフィックス処理ユニット。 - nは4であり、Mは2である、請求項1記載のグラフィックス処理ユニット。
- 前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちの、それぞれのサブキャッシュは、前記マルチテクスチャマッピングの間には、複数のテクスチャマップのそれぞれのテクスチャマップに対して専用である、請求項1記載のグラフィックス処理ユニット。
- 前記nウェイのセットアソシエイティブテクスチャキャッシュは、テクスチャデータを記憶するように機能するn−キャッシュブロックと、前記n−キャッシュブロックのすべてのn−タグ出力が、要求されたテクスチャデータに対する失敗を表すときに、フェッチコマンドを生成させるためのデータを出力するオペランドゲートと、前記要求されたテクスチャデータを前記n−キャッシュブロックから出力するように機能するマルチプレクサとを備える、請求項3記載のグラフィックス処理ユニット。
- 前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちのそれぞれのサブキャッシュは、対応する1つのテクスチャマップに対するテクスチャデータを記憶するように機能する複数のサブキャッシュブロックと、前記複数のサブキャッシュブロックのすべての出力が、要求されたテクスチャデータに対する失敗を表すときに、フェッチコマンド出力を生成させるためのデータを出力するオペランドゲートとを備え、
前記1組のn/Mウェイのセットアソシエイティブサブキャッシュは、前記それぞれのサブキャッシュの前記フェッチコマンド出力をマルチプレクスするマルチプレクサを備える、請求項3記載のグラフィックス処理ユニット。 - 前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちのそれぞれのサブキャッシュは、前記要求されたデータを前記複数のサブキャッシュブロックから出力するように機能するマルチプレクサをさらに備える、請求項5記載のグラフィックス処理ユニット。
- 集積回路において、
選択されたアプリケーションに対して、シングルテクスチャマッピングがイネーブルされているか、または、マルチテクスチャマッピングがイネーブルされているかを決定するように動作可能なドライバと、
前記シングルテクスチャマッピングがイネーブルされているときには、n個のキャッシュラインを持ち、単一のテクスチャマップに対応するnウェイのセットアソシエイティブテクスチャキャッシュに対応する第1の構成を持ち、前記マルチテクスチャマッピングがイネーブルされているときには、1組のn/Mウェイのセットアソシエイティブサブキャッシュに対応する第2の構成を持つ、動的に構成可能なキャッシュと
を具備し、
nとMは1より大きい整数であり、nはMによって割り切れ、それぞれのサブキャッシュは、複数のテクスチャマップのうちの1つに対応し、1つより多いキャッシュラインを持つ、集積回路。 - nは4であり、Mは2である、請求項7記載の集積回路。
- 前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちの、それぞれのサブキャッシュは、前記マルチテクスチャマッピングの間には、複数のテクスチャマップのそれぞれのテクスチャマップに対して専用である、請求項7記載の集積回路。
- 前記nウェイのセットアソシエイティブテクスチャキャッシュは、テクスチャデータを記憶するように機能するn−キャッシュブロックと、前記n−キャッシュブロックのすべてのn−タグ出力が、要求されたテクスチャデータに対する失敗を表すときに、フェッチコマンドを生成させるためのデータを出力するオペランドゲートと、前記要求されたテクスチャデータを前記n−キャッシュブロックから出力するように機能するマルチプレクサとを備える、請求項9記載の集積回路。
- 前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちのそれぞれのサブキャッシュは、対応する1つのテクスチャマップに対するテクスチャデータを記憶するように機能する複数のサブキャッシュブロックと、前記複数のサブキャッシュブロックのすべての出力が、要求されたテクスチャデータに対する失敗を表すときに、フェッチコマンド出力を生成させるためのデータを出力するオペランドゲートとを備え、
前記1組のn/Mウェイのセットアソシエイティブサブキャッシュは、前記それぞれのサブキャッシュの前記フェッチコマンド出力をマルチプレクスするマルチプレクサを備える、請求項9記載の集積回路。 - 前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちのそれぞれのサブキャッシュは、前記要求されたデータを前記複数のサブキャッシュブロックから出力するように機能するマルチプレクサをさらに備える、請求項11記載の集積回路。
- プロセッサにおいて、
動的に構成可能なキャッシュを持つグラフィックス処理ユニットと、
前記グラフィックス処理ユニットに結合されているメモリと
を具備し、
前記動的に構成可能なキャッシュは、シングルテクスチャマッピングモードがイネーブルされているときには、n個のキャッシュラインを持ち、単一のテクスチャマップに対応するnウェイのセットアソシエイティブテクスチャキャッシュに対応する第1の構成を持ち、マルチテクスチャマッピングモードがイネーブルされているときには、1組のn/Mウェイのセットアソシエイティブサブキャッシュに対応する第2の構成を持ち、
nとMは1より大きい整数であり、nはMによって割り切れ、それぞれのサブキャッシュは、複数のテクスチャマップのうちの1つに対応し、1つより多いキャッシュラインを持つ、プロセッサ。 - nは4であり、Mは2である、請求項13記載のプロセッサ。
- 前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちの、それぞれのサブキャッシュは、前記マルチテクスチャマッピングの間には、複数のテクスチャマップのそれぞれのテクスチャマップに対して専用である、請求項13記載のプロセッサ。
- 前記nウェイのセットアソシエイティブテクスチャキャッシュは、テクスチャデータを記憶するように機能するn−キャッシュブロックと、前記n−キャッシュブロックのすべてのn−タグ出力が、要求されたテクスチャデータに対する失敗を表すときに、フェッチコマンドを生成させるためのデータを出力するオペランドゲートと、前記要求されたテクスチャデータを前記n−キャッシュブロックから出力するように機能するマルチプレクサとを備える、請求項15記載のプロセッサ。
- 前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちのそれぞれのサブキャッシュは、対応する1つのテクスチャマップに対するテクスチャデータを記憶するように機能する複数のサブキャッシュブロックと、前記複数のサブキャッシュブロックのすべての出力が、要求されたテクスチャデータに対する失敗を表すときに、フェッチコマンド出力を生成させるためのデータを出力するオペランドゲートとを備え、
前記1組のn/Mウェイのセットアソシエイティブサブキャッシュは、前記それぞれのサブキャッシュの前記フェッチコマンド出力をマルチプレクスするマルチプレクサを備える、請求項15記載のプロセッサ。 - 前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちのそれぞれのサブキャッシュは、前記要求されたデータを前記複数のサブキャッシュブロックから出力するように機能するマルチプレクサをさらに備える、請求項17記載のプロセッサ。
- ワイヤレス装置において、
動的に構成可能なキャッシュを持つグラフィックス処理ユニットと、
前記グラフィックス処理ユニットに結合されているメモリと
を具備し、
前記動的に構成可能なキャッシュは、シングルテクスチャマッピングモードがイネーブルされているときには、n個のキャッシュラインを持ち、単一のテクスチャマップに対応するnウェイのセットアソシエイティブテクスチャキャッシュに対応する第1の構成を持ち、マルチテクスチャマッピングモードがイネーブルされているときには、1組のn/Mウェイのセットアソシエイティブサブキャッシュに対応する第2の構成を持ち、
nとMは1より大きい整数であり、nはMによって割り切れ、それぞれのサブキャッシュは、複数のテクスチャマップのうちの1つに対応し、1つより多いキャッシュラインを持つ、ワイヤレス装置。 - nは4であり、Mは2である、請求項19記載のワイヤレス装置。
- 前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちの、それぞれのサブキャッシュは、前記マルチテクスチャマッピングの間には、複数のテクスチャマップのそれぞれのテクスチャマップに対して専用である、請求項19記載のワイヤレス装置。
- 前記nウェイのセットアソシエイティブテクスチャキャッシュは、テクスチャデータを記憶するように機能するn−キャッシュブロックと、前記n−キャッシュブロックのすべてのn−タグ出力が、要求されたテクスチャデータに対する失敗を表すときに、フェッチコマンドを生成させるためのデータを出力するオペランドゲートと、前記要求されたテクスチャデータを前記n−キャッシュブロックから出力するように機能するマルチプレクサとを備える、請求項21記載のワイヤレス装置。
- 前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちのそれぞれのサブキャッシュは、対応する1つのテクスチャマップに対するテクスチャデータを記憶するように機能する複数のサブキャッシュブロックと、前記複数のサブキャッシュブロックのすべての出力が、要求されたテクスチャデータに対する失敗を表すときに、フェッチコマンド出力を生成させるためのデータを出力するオペランドゲートとを備え、
前記1組のn/Mウェイのセットアソシエイティブサブキャッシュは、前記それぞれのサブキャッシュの前記フェッチコマンド出力をマルチプレクスするマルチプレクサを備える、請求項21記載のワイヤレス装置。 - 前記1組のn/Mウェイのセットアソシエイティブサブキャッシュのうちのそれぞれのサブキャッシュは、前記要求されたデータを前記複数のサブキャッシュブロックから出力するように機能するマルチプレクサをさらに備える、請求項23記載のワイヤレス装置。
- セットアソシエイティブキャッシュを構成可能なコンピュータによって実行されるときに、前記コンピュータに方法を実施させるコンピュータ実行可能命令を記憶するコンピュータ読取可能記憶媒体において、
前記方法は、
選択されたアプリケーションが、イネーブルされているシングルテクスチャマッピングを持つか、または、イネーブルされているマルチテクスチャマッピングを持つかを決定することと、
前記シングルテクスチャマッピングがイネーブルされているときには、n個のキャッシュラインを持ち、単一のテクスチャマップに対応するnウェイのセットアソシエイティブテクスチャキャッシュを構成することと、
前記マルチテクスチャマッピングがイネーブルされているときには、1組のM個のn/Mウェイのセットアソシエイティブサブキャッシュを構成することと
を含み、
nとMは1より大きい整数であり、nはMによって割り切れ、Mはテクスチャマップの数に対応し、それぞれのサブキャッシュは、複数のテクスチャマップのうちの1つに対応し、1つより多いキャッシュラインを持つ、コンピュータ読取可能記憶媒体。 - 方法において、
選択されたアプリケーションが、イネーブルされているシングルテクスチャマッピングを持つか、または、イネーブルされているマルチテクスチャマッピングを持つかを決定することと、
前記シングルテクスチャマッピングがイネーブルされているときには、n個のキャッシュラインを持ち、単一のテクスチャマップに対応するnウェイのセットアソシエイティブテクスチャキャッシュを構成することと、
前記マルチテクスチャマッピングがイネーブルされているときには、1組のM個のn/Mウェイのセットアソシエイティブサブキャッシュを構成することと
を含み、
nとMは1より大きい整数であり、nはMによって割り切れ、Mはテクスチャマップの数に対応し、それぞれのサブキャッシュは、複数のテクスチャマップのうちの1つに対応し、1つより多いキャッシュラインを持つ、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/677,986 | 2007-02-22 | ||
US11/677,986 US8022960B2 (en) | 2007-02-22 | 2007-02-22 | Dynamic configurable texture cache for multi-texturing |
PCT/US2008/054452 WO2008103750A2 (en) | 2007-02-22 | 2008-02-20 | Dynamic configurable texture cache for multi-texturing |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010519651A JP2010519651A (ja) | 2010-06-03 |
JP5113196B2 true JP5113196B2 (ja) | 2013-01-09 |
Family
ID=39708707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009550990A Active JP5113196B2 (ja) | 2007-02-22 | 2008-02-20 | マルチテクスチャリングのための動的に構成可能なテクスチャキャッシュ |
Country Status (9)
Country | Link |
---|---|
US (1) | US8022960B2 (ja) |
EP (1) | EP2113103B1 (ja) |
JP (1) | JP5113196B2 (ja) |
KR (1) | KR101097085B1 (ja) |
CN (1) | CN101583929B (ja) |
AT (1) | ATE530984T1 (ja) |
CA (1) | CA2672037A1 (ja) |
TW (1) | TW200849012A (ja) |
WO (1) | WO2008103750A2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8117541B2 (en) * | 2007-03-06 | 2012-02-14 | Wildtangent, Inc. | Rendering of two-dimensional markup messages |
JP2010146205A (ja) * | 2008-12-17 | 2010-07-01 | Toshiba Corp | キャッシュメモリ装置及び画像処理装置 |
TWI420311B (zh) * | 2010-03-18 | 2013-12-21 | Univ Nat Sun Yat Sen | 基於集合分模組之快取記憶體之分割方法 |
WO2012100373A1 (en) * | 2011-01-28 | 2012-08-02 | Intel Corporation | Techniques to request stored data from memory |
WO2012109770A1 (en) * | 2011-02-18 | 2012-08-23 | Intel Corporation (A Corporation Of Delaware) | Techniques to request stored data from a memory |
CN103034465B (zh) * | 2011-09-29 | 2016-04-27 | 腾讯科技(深圳)有限公司 | 图像浏览方法及浏览系统 |
KR101862785B1 (ko) | 2011-10-17 | 2018-07-06 | 삼성전자주식회사 | 타일 기반 렌더링을 위한 캐쉬 메모리 시스템 및 캐슁 방법 |
CN103077130B (zh) * | 2012-12-31 | 2016-03-16 | 上海算芯微电子有限公司 | 信息处理方法及装置 |
CN103077129B (zh) * | 2012-12-31 | 2016-07-13 | 上海算芯微电子有限公司 | 信息处理方法与装置 |
KR102100161B1 (ko) | 2014-02-04 | 2020-04-14 | 삼성전자주식회사 | Gpu 데이터 캐싱 방법 및 그에 따른 데이터 프로세싱 시스템 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2646854B2 (ja) * | 1990-12-18 | 1997-08-27 | 三菱電機株式会社 | マイクロプロセッサ |
US5367653A (en) * | 1991-12-26 | 1994-11-22 | International Business Machines Corporation | Reconfigurable multi-way associative cache memory |
US5801708A (en) | 1995-06-06 | 1998-09-01 | Hewlett-Packard Company | MIP map texture storage by dividing and allocating among multiple blocks |
JP3586991B2 (ja) * | 1996-08-30 | 2004-11-10 | ソニー株式会社 | テクスチャ・データ読出装置およびレンダリング装置 |
US6002410A (en) * | 1997-08-25 | 1999-12-14 | Chromatic Research, Inc. | Reconfigurable texture cache |
DE59801706D1 (de) | 1997-08-26 | 2001-11-15 | Stresshead Ag Luzern | Verstärkungsvorrichtung für tragstrukturen |
US6750872B1 (en) | 1999-09-17 | 2004-06-15 | S3 Graphics, Co., Ltd. | Dynamic allocation of texture cache memory |
US7069387B2 (en) * | 2003-03-31 | 2006-06-27 | Sun Microsystems, Inc. | Optimized cache structure for multi-texturing |
JP2005025254A (ja) * | 2003-06-30 | 2005-01-27 | Toshiba Corp | コンピュータグラフィックス描画装置 |
US7127560B2 (en) * | 2003-10-14 | 2006-10-24 | International Business Machines Corporation | Method of dynamically controlling cache size |
US7483035B2 (en) | 2005-07-07 | 2009-01-27 | Via Technologies, Inc. | Texture cache control using a data dependent slot selection scheme |
US8035650B2 (en) * | 2006-07-25 | 2011-10-11 | Qualcomm Incorporated | Tiled cache for multiple software programs |
-
2007
- 2007-02-22 US US11/677,986 patent/US8022960B2/en active Active
-
2008
- 2008-02-20 KR KR1020097013537A patent/KR101097085B1/ko active IP Right Grant
- 2008-02-20 JP JP2009550990A patent/JP5113196B2/ja active Active
- 2008-02-20 CN CN2008800016394A patent/CN101583929B/zh active Active
- 2008-02-20 CA CA002672037A patent/CA2672037A1/en not_active Abandoned
- 2008-02-20 AT AT08743505T patent/ATE530984T1/de not_active IP Right Cessation
- 2008-02-20 EP EP08743505A patent/EP2113103B1/en active Active
- 2008-02-20 WO PCT/US2008/054452 patent/WO2008103750A2/en active Application Filing
- 2008-02-22 TW TW097106271A patent/TW200849012A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US20080204466A1 (en) | 2008-08-28 |
CN101583929A (zh) | 2009-11-18 |
CN101583929B (zh) | 2012-06-27 |
JP2010519651A (ja) | 2010-06-03 |
CA2672037A1 (en) | 2008-08-28 |
KR20090097899A (ko) | 2009-09-16 |
WO2008103750A2 (en) | 2008-08-28 |
EP2113103B1 (en) | 2011-10-26 |
KR101097085B1 (ko) | 2011-12-22 |
TW200849012A (en) | 2008-12-16 |
EP2113103A2 (en) | 2009-11-04 |
US8022960B2 (en) | 2011-09-20 |
ATE530984T1 (de) | 2011-11-15 |
WO2008103750A3 (en) | 2008-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5113196B2 (ja) | マルチテクスチャリングのための動的に構成可能なテクスチャキャッシュ | |
KR101118814B1 (ko) | 그래픽 시스템에서 변수들의 패킹 및 링킹을 위한 방식 | |
US8174534B2 (en) | Shader processing systems and methods | |
US8766995B2 (en) | Graphics system with configurable caches | |
CA2275237C (en) | Pixel reordering for improved texture mapping | |
US8200917B2 (en) | Multi-media processor cache with cache line locking and unlocking | |
KR20000062275A (ko) | 고도화 텍스쳐 맵 데이타 페칭 회로와 방법 | |
US9256536B2 (en) | Method and apparatus for providing shared caches | |
JP3623972B2 (ja) | 図形描画処理装置 | |
KR20060116916A (ko) | 텍스쳐 캐쉬 및 이를 구비한 3차원 그래픽 시스템, 그리고그것의 제어 방법 | |
US10013735B2 (en) | Graphics processing unit with bayer mapping | |
WO2008030726A1 (en) | Processing of command sub-lists by multiple graphics processing units | |
KR100806345B1 (ko) | 3차원 그래픽 가속기 그리고 텍스쳐 데이터 독출 방법 | |
US20050195200A1 (en) | Embedded system with 3D graphics core and local pixel buffer | |
US10706607B1 (en) | Graphics texture mapping | |
CN113835753A (zh) | 用于在纹理处理管线中执行加速的点采样的技术 | |
US10515432B2 (en) | Methods and apparatuses for managing graphics data using two-stage lookup tables in cache | |
US20170024905A1 (en) | Processed texel cache | |
GB2613177A (en) | Cache arrangements in data processing systems | |
KR20230094998A (ko) | 캐시 시스템들 | |
GB2622074A (en) | Cache systems | |
KR20060008017A (ko) | 텍스쳐 캐쉬를 갖는 휴대용 단말기의 텍스쳐 매핑방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111122 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111130 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111226 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5113196 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |