JP5111629B2

JP5111629B2 - Waveform generator, signal generating apparatus including the same, waveform generating method, and signal generating method

Info

Publication number: JP5111629B2
Application number: JP2011018376A
Authority: JP
Inventors: 真西澤; 修川口; 良洋塩沢; 亮二松尾
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 2011-01-31
Filing date: 2011-01-31
Publication date: 2013-01-09
Anticipated expiration: 2031-01-31
Also published as: JP2012160860A

Description

本発明は、例えば、トーンスケルチ方式を用いた無線通信機にスケルチ信号を送信して試験するための波形を発生する波形発生装置及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法に関する。 The present invention relates to, for example, a waveform generation apparatus that generates a waveform for transmitting a squelch signal to a wireless communication device using a tone squelch method, a signal generation apparatus including the waveform generation method, a waveform generation method, and a signal generation method.

トーンスケルチ方式は、相手局から送信される電波が自局の周波数と同じで、送信電波に重畳されるスケルチ信号が自局の受信スケルチ信号と一致する場合にのみ、スピーカから音声を出力させることにより、同一周波数を使用している第三者の不要通信を遮断する方式である。トーンスケルチ方式による無線通信機では、音声帯域（３００Ｈｚ〜３．４ＫＨｚ）を音声信号として利用し、音声帯域以下（３００Ｈｚ以下）をスケルチ信号として利用することにより実現される。 The tone squelch method allows the sound to be output from the speaker only when the radio wave transmitted from the other station is the same as its own frequency and the squelch signal superimposed on the transmitted radio wave matches the received squelch signal of its own station. This is a method for blocking unnecessary communication by a third party using the same frequency. The wireless communication apparatus using the tone squelch method is realized by using a voice band (300 Hz to 3.4 KHz) as a voice signal and using a voice band or lower (300 Hz or lower) as a squelch signal.

スケルチ信号としては、一般的に、アナログ変調方式により変調された信号ＣＴＣＳＳ（Continuous Tone Coded Squelch）と、デジタル符号ＤＣＳ（Digitally Coded Squelch）の２種類が使用されている。ここで、ＤＣＳの信号は、ＤＣＳコードを含む２３ビットのデータを、１３４．３ｂｐｓの速度で送られるＮＲＺ（Non Return to Zero）デジタル信号で、搬送波を直接周波数変調することにより得られ、送信期間中の音声に重畳されて連続的に送信される。 As the squelch signal, generally, two types of signals are used, a signal CTCSS (Continuous Tone Coded Squelch) modulated by an analog modulation method and a digital code DCS (Digitally Coded Squelch). Here, the DCS signal is obtained by directly frequency-modulating a carrier wave with an NRZ (Non Return to Zero) digital signal that is sent at a rate of 134.3 bps, and includes 23-bit data including a DCS code. Superimposed on the voice inside, it is transmitted continuously.

ＤＣＳが採用された無線通信機等を試験する際には、２３ビットのデータを含む波形パターンが複数個連結された波形パターン列のデータをメモリ部に記憶し、記憶した波形パターン列のデータを繰り返して再生する波形発生器が用いられる。 When testing a wireless communication device or the like adopting DCS, data of a waveform pattern sequence in which a plurality of waveform patterns including 23-bit data are connected is stored in a memory unit, and the stored waveform pattern sequence data is stored in the memory unit. A waveform generator that reproduces repeatedly is used.

しかしながら、従来の波形発生器では、通常、波形パターン列の先頭と最後尾とを接続する接続部で位相が不連続となって位相が滑らかに変化しない現象が発生するという課題があった。具体的には、メモリ部に記憶された波形パターン列のデータを２回繰り返して再生した場合、図９に示すように、１回目の再生の波形パターン列と２回目の再生の波形パターン列との接続部で位相が不連続となるのが通常であった。 However, the conventional waveform generator usually has a problem that the phase is discontinuous at the connection portion connecting the beginning and the end of the waveform pattern sequence and the phase does not change smoothly. Specifically, when the data of the waveform pattern sequence stored in the memory unit is reproduced twice, as shown in FIG. 9, the waveform pattern sequence of the first reproduction and the waveform pattern sequence of the second reproduction are It was normal that the phase became discontinuous at the connection part.

波形パターン列の接続部において位相が不連続となると、無線通信機等において位相の不連続箇所でスプリアスが発生するので、ＤＣＳコードの動作試験等が正確に行えないこととなる。そのため、図１０に示すように、波形パターン列の接続部において位相が滑らかに変化するよう位相を連続させる必要がある。なお、図９及び図１０において、実線の波形はＩ相成分（同相成分）を示し、破線の波形はＱ相成分（直交成分）を示している。 If the phase becomes discontinuous at the connection portion of the waveform pattern sequence, spurious will occur at the discontinuous portion of the phase in a wireless communication device or the like, so that the DCS code operation test or the like cannot be performed accurately. Therefore, as shown in FIG. 10, it is necessary to make the phase continuous so that the phase smoothly changes at the connection portion of the waveform pattern sequence. 9 and 10, the solid line waveform indicates the I-phase component (in-phase component), and the broken line waveform indicates the Q-phase component (orthogonal component).

前述の事情に鑑み、接続部の位相を連続させた波形パターンの信号を発生する任意波形信号発生装置が提案されている（例えば、特許文献１参照）。この任意波形信号発生装置は、ＰＮ（Pseudo-Noise）信号を繰り返し出力するデジタルデータ発生器と、デジタルデータ発生器の出力データの各ビットに補正値を分割して加算する補正手段と、を備え、接続部の位相が連続した波形パターンのデータを発生することができるようになっている。 In view of the above-described circumstances, an arbitrary waveform signal generator that generates a signal having a waveform pattern in which the phases of the connection portions are continuous has been proposed (see, for example, Patent Document 1). This arbitrary waveform signal generator includes a digital data generator that repeatedly outputs a PN (Pseudo-Noise) signal, and correction means that divides and adds a correction value to each bit of output data of the digital data generator. Thus, it is possible to generate waveform pattern data in which the phases of the connecting portions are continuous.

特開２００２−４４１７０号公報JP 2002-44170 A

しかしながら、特許文献１に開示されたものでは、接続部の位相を補正することによって、各ビットデータの周波数オフセットが発生するという課題があった。 However, the technique disclosed in Patent Document 1 has a problem that a frequency offset of each bit data is generated by correcting the phase of the connection portion.

本発明は、従来の課題を解決するためになされたものであり、各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができる波形発生器及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法を提供することを目的とする。 The present invention has been made in order to solve the conventional problem, and a waveform generator capable of making the phase of the connection portion of the waveform pattern sequence continuous while reducing the occurrence of frequency offset of each bit data, and It is an object of the present invention to provide a signal generation apparatus, a waveform generation method, and a signal generation method including the same.

本発明の請求項１に係る波形発生器は、複数のビットデータを含む固定ビット長の波形パターンのデータを生成する波形データ生成手段（１２）と、予め定められた記憶容量の範囲内で記憶可能な個数だけ前記波形パターンのデータを連結して第１波形パターン列を生成する波形パターン列生成手段（１４ａ）と、前記第１波形パターン列の先頭ビットの位相と前記第１波形パターン列に含まれる各波形パターンのデータの最後尾ビットの位相との位相差を算出する位相差算出手段（１４ｂ）と、前記第１波形パターン列の先頭の波形パターンのデータから前記位相差が最小となる波形パターンのデータまでを第２波形パターン列として決定する波形パターン列決定手段（１５）と、を備えた構成を有している。 A waveform generator according to a first aspect of the present invention includes a waveform data generating means (12) for generating waveform data having a fixed bit length including a plurality of bit data, and stores the waveform data within a predetermined storage capacity. A waveform pattern sequence generating means (14a) for generating the first waveform pattern sequence by connecting the waveform pattern data as many as possible, and the phase of the first bit of the first waveform pattern sequence and the first waveform pattern sequence The phase difference is minimized from the phase difference calculating means (14b) for calculating the phase difference from the phase of the last bit of the data of each waveform pattern included, and the data of the first waveform pattern in the first waveform pattern sequence. Waveform pattern determining means (15) for determining up to waveform pattern data as a second waveform pattern string.

この構成により、本発明の請求項１に係る波形発生器は、波形パターン列決定手段が、第１波形パターン列の先頭の波形パターンのデータから位相差が最小となる波形パターンのデータまでを第２波形パターン列として決定するので、第２波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差がほぼゼロの波形パターン列を生成することができる。その結果、本発明の請求項１に係る波形発生器は、各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができる。 With this configuration, in the waveform generator according to claim 1 of the present invention, the waveform pattern sequence determination means performs processing from the first waveform pattern data of the first waveform pattern sequence to the waveform pattern data having the smallest phase difference. Since the two waveform pattern sequences are determined, it is possible to generate a waveform pattern sequence in which the phase difference between the phase of the first bit and the phase of the last bit of the second waveform pattern sequence is substantially zero. As a result, the waveform generator according to the first aspect of the present invention can make the phase of the connection portion of the waveform pattern sequence continuous while reducing the occurrence of the frequency offset of each bit data.

また、本発明の請求項２に係る波形発生器は、前記第２波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差をゼロにするための位相補正値を算出する位相補正値算出手段（１６ａ）と、前記位相補正値を前記第２波形パターン列のビット数分に分割し各ビットに分配して前記各ビットの位相を補正する位相補正手段（１７）と、をさらに備えた構成を有している。 According to a second aspect of the present invention, there is provided the waveform generator for calculating a phase correction value for making the phase difference between the phase of the first bit and the phase of the last bit of the second waveform pattern sequence zero. A value calculation means (16a), and a phase correction means (17) for dividing the phase correction value into the number of bits of the second waveform pattern sequence and distributing it to each bit to correct the phase of each bit. It has the composition provided.

この構成により、本発明の請求項２に係る波形発生器は、波形パターン列の接続部の位相差をゼロに補正することができる。また、本発明の請求項２に係る波形発生器は、接続部の位相差を最小とした上でこの補正を行うので、各ビットデータの周波数オフセットの発生を低減できる。 With this configuration, the waveform generator according to claim 2 of the present invention can correct the phase difference of the connection portion of the waveform pattern sequence to zero. In addition, the waveform generator according to claim 2 of the present invention performs this correction after minimizing the phase difference of the connecting portion, so that the occurrence of frequency offset of each bit data can be reduced.

また、本発明の請求項３に係る波形発生器は、前記各ビットの位相を補正することによって生じる周波数オフセットをゼロにするための周波数補正値を算出する周波数補正値算出手段（１６ｂ）をさらに備えた構成を有している。 The waveform generator according to claim 3 of the present invention further comprises frequency correction value calculation means (16b) for calculating a frequency correction value for making a frequency offset caused by correcting the phase of each bit zero. It has the composition provided.

この構成により、本発明の請求項３に係る波形発生器は、各ビットの位相を補正することによって生じる周波数オフセットをゼロにすることができる。 With this configuration, the waveform generator according to claim 3 of the present invention can make the frequency offset generated by correcting the phase of each bit zero.

また、本発明の請求項４に係る波形発生器は、前記波形データ生成手段が、スケルチ信号を含む波形パターンのデータを生成するものである構成を有している。 The waveform generator according to claim 4 of the present invention has a configuration in which the waveform data generation means generates waveform pattern data including a squelch signal.

この構成により、本発明の請求項４に係る波形発生器は、スケルチ信号を含む波形パターンのデータを生成することができる。 With this configuration, the waveform generator according to claim 4 of the present invention can generate waveform pattern data including a squelch signal.

本発明の請求項５に係る信号発生装置は、波形発生器を備えた信号発生装置（３０）であって、前記位相補正手段によって位相が補正された前記第２波形パターン列のデータを記憶し、記憶した前記第２波形パターン列の先頭ビットから最後尾ビットまでのデータを繰り返し出力するメモリ部（２１）と、前記メモリ部が出力した前記第２波形パターン列のデータを予め定められた無線周波数の周波数偏移変調信号に周波数変換する周波数変換手段（２５）と、前記周波数補正値算出手段が算出した周波数補正値に基づいて前記無線周波数を補正する無線周波数補正手段（２３）と、を備えた構成を有している。 A signal generator according to claim 5 of the present invention is a signal generator (30) including a waveform generator, which stores data of the second waveform pattern sequence whose phase is corrected by the phase correction means. A memory unit (21) that repeatedly outputs data from the first bit to the last bit of the stored second waveform pattern sequence; and the second waveform pattern sequence data output by the memory unit is wirelessly determined in advance. Frequency conversion means (25) for frequency conversion to a frequency shift keying signal of frequency, and radio frequency correction means (23) for correcting the radio frequency based on the frequency correction value calculated by the frequency correction value calculation means. It has the composition provided.

この構成により、本発明の請求項５に係る信号発生装置は、波形パターン列の先頭と最後尾の位相が連続した信号を発生することができる。 With this configuration, the signal generation device according to claim 5 of the present invention can generate a signal in which the leading and trailing phases of the waveform pattern sequence are continuous.

本発明の請求項６に係る波形発生方法は、複数のビットデータを含む固定ビット長の波形パターンのデータを生成する波形データ生成ステップと、予め定められた記憶容量の範囲内で記憶可能な個数だけ前記波形パターンのデータを連結して第１波形パターン列を生成する波形パターン列生成ステップと、前記第１波形パターン列の先頭ビットの位相と前記第１波形パターン列に含まれる各波形パターンのデータの最後尾ビットの位相との位相差を算出する位相差算出ステップと、前記第１波形パターン列の先頭の波形パターンのデータから前記位相差が最小となる波形パターンのデータまでを第２波形パターン列として決定する波形パターン列決定ステップと、を含む構成を有している。 A waveform generation method according to claim 6 of the present invention is a waveform data generation step of generating waveform pattern data having a fixed bit length including a plurality of bit data, and a number that can be stored within a predetermined storage capacity range. A waveform pattern sequence generating step for generating a first waveform pattern sequence by concatenating the waveform pattern data, and a phase of the first bit of the first waveform pattern sequence and each waveform pattern included in the first waveform pattern sequence A phase difference calculating step for calculating a phase difference from the phase of the last bit of the data, and the second waveform from the data of the first waveform pattern of the first waveform pattern sequence to the data of the waveform pattern that minimizes the phase difference. And a waveform pattern sequence determining step for determining the pattern sequence.

この構成により、本発明の請求項６に係る波形発生方法は、波形パターン列決定ステップにおいて、第１波形パターン列の先頭の波形パターンのデータから位相差が最小となる波形パターンのデータまでを第２波形パターン列として決定するので、第２波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差がほぼゼロの波形パターン列を生成することができる。その結果、本発明の請求項６に係る波形発生方法は、各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができる。 With this configuration, in the waveform generation method according to claim 6 of the present invention, in the waveform pattern sequence determination step, the first waveform pattern data from the first waveform pattern sequence to the waveform pattern data with the smallest phase difference are stored. Since the two waveform pattern sequences are determined, it is possible to generate a waveform pattern sequence in which the phase difference between the phase of the first bit and the phase of the last bit of the second waveform pattern sequence is substantially zero. As a result, the waveform generation method according to claim 6 of the present invention can reduce the occurrence of frequency offset of each bit data and make the phase of the connection portion of the waveform pattern sequence continuous.

本発明の請求項７に係る波形発生方法は、前記第２波形パターン列の先頭ビットの位相と最後尾ビットの位相との位相差をゼロにするための位相補正値を求める位相補正値取得ステップと、前記位相補正値を前記第２波形パターン列のビット数分に分割し各ビットに分配して前記各ビットの位相を補正する位相補正ステップと、をさらに含む構成を有している。 The waveform generation method according to claim 7 of the present invention is a phase correction value acquisition step for obtaining a phase correction value for making the phase difference between the phase of the first bit and the phase of the last bit of the second waveform pattern sequence zero. And a phase correction step of dividing the phase correction value into the number of bits of the second waveform pattern sequence and distributing it to each bit to correct the phase of each bit.

この構成により、本発明の請求項７に係る波形発生方法は、波形パターン列の接続部の位相差をゼロに補正することができる。また、本発明の請求項７に係る波形発生方法は、接続部の位相差を最小とした上でこの補正を行うので、各ビットデータの周波数オフセットの発生を低減できる。 With this configuration, the waveform generation method according to claim 7 of the present invention can correct the phase difference of the connection portion of the waveform pattern sequence to zero. In addition, since the waveform generation method according to claim 7 of the present invention performs this correction after minimizing the phase difference of the connecting portion, generation of frequency offset of each bit data can be reduced.

本発明の請求項８に係る波形発生方法は、前記各ビットの位相を補正することによって生じる周波数オフセットをゼロにするための周波数補正値を算出する周波数補正値算出ステップをさらに含む構成を有している。 The waveform generation method according to claim 8 of the present invention has a configuration further including a frequency correction value calculation step of calculating a frequency correction value for making a frequency offset generated by correcting the phase of each bit zero. ing.

この構成により、本発明の請求項８に係る波形発生方法は、各ビットの位相を補正することによって生じる周波数オフセットをゼロにすることができる。 With this configuration, the waveform generation method according to claim 8 of the present invention can make the frequency offset generated by correcting the phase of each bit zero.

また、本発明の請求項９に係る波形発生方法は、請求項８に記載の信号発生方法であって、前記位相が補正された前記第２波形パターン列のデータを記憶し、記憶した前記第２波形パターン列の先頭ビットから最後尾ビットまでのデータを繰り返し出力するデータ出力ステップと、前記データ出力ステップにおいて出力した前記第２波形パターン列のデータを予め定められた無線周波数の周波数偏移変調信号に周波数変換する周波数変換ステップと、前記算出した周波数補正値に基づいて前記無線周波数を補正する無線周波数補正ステップと、を含む構成を有している。 A waveform generation method according to claim 9 of the present invention is the signal generation method according to claim 8, wherein the data of the second waveform pattern sequence whose phase is corrected is stored, and the stored second waveform A data output step for repeatedly outputting data from the first bit to the last bit of two waveform pattern sequences, and frequency shift modulation of a predetermined radio frequency for the data of the second waveform pattern sequence output in the data output step A frequency conversion step of converting the frequency into a signal; and a radio frequency correction step of correcting the radio frequency based on the calculated frequency correction value.

この構成により、本発明の請求項９に係る波形発生方法は、波形パターン列の先頭と最後尾の位相が連続した信号を発生することができる。 With this configuration, the waveform generation method according to the ninth aspect of the present invention can generate a signal in which the leading and trailing phases of the waveform pattern sequence are continuous.

本発明は、各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができるという効果を有する波形発生器及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法を提供することができるものである。 The present invention relates to a waveform generator, a signal generator including the waveform generator, and a waveform generator having an effect that the phase of the connection portion of the waveform pattern sequence can be made continuous while reducing the occurrence of frequency offset of each bit data A method and a signal generation method can be provided.

本発明の第１実施形態におけるＤＣＳ波形発生器のブロック構成図である。It is a block block diagram of the DCS waveform generator in 1st Embodiment of this invention. 本発明の第１実施形態においてＧｏｌａｙ符号化部が生成する符号化データ例を示す図である。It is a figure which shows the example of the encoding data which a Golay encoding part produces | generates in 1st Embodiment of this invention. 本発明の第１実施形態における連結ブロック生成部及び連結ブロック決定部の機能の説明図である。It is explanatory drawing of the function of the connection block production | generation part in a 1st Embodiment of this invention, and a connection block determination part. 本発明の第１実施形態において位相補正部が行う位相補正の説明図である。It is explanatory drawing of the phase correction which a phase correction part performs in 1st Embodiment of this invention. 本発明の第１実施形態におけるＤＣＳ波形発生器のフローチャートである。It is a flowchart of the DCS waveform generator in 1st Embodiment of this invention. 本発明の第１実施形態において位相補正前後におけるＤＣＳ信号のＩ相成分の波形例を示す図である。It is a figure which shows the example of a waveform of the I phase component of the DCS signal before and behind phase correction in 1st Embodiment of this invention. 本発明の第１実施形態において位相補正前後におけるＤＣＳ信号のＱ相成分の波形例を示す図である。It is a figure which shows the waveform example of the Q phase component of the DCS signal before and behind phase correction in 1st Embodiment of this invention. 本発明の第２実施形態におけるＤＣＳ信号発生装置のブロック構成図である。It is a block block diagram of the DCS signal generator in 2nd Embodiment of this invention. 波形パターンの接続部において位相が不連続となっている例を示す図である。It is a figure which shows the example from which the phase is discontinuous in the connection part of a waveform pattern. 波形パターンの接続部において位相が連続している例を示す図である。It is a figure which shows the example in which the phase is continuing in the connection part of a waveform pattern.

以下、本発明の実施形態について図面を用いて説明する。なお、本発明に係る波形発生器を、ＤＣＳ信号の波形を発生するものに適用した例を挙げて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. An example in which the waveform generator according to the present invention is applied to one that generates a waveform of a DCS signal will be described.

（第１実施形態）
まず、本発明の第１実施形態におけるＤＣＳ波形発生器の構成について説明する。 (First embodiment)
First, the configuration of the DCS waveform generator in the first embodiment of the present invention will be described.

図１に示すように、本実施形態におけるＤＣＳ波形発生器１０は、スケルチコード入力部１１、Ｇｏｌａｙ（ゴーレイ）符号化部１２、メモリ部１３、連結ブロック生成部１４、連結ブロック決定部１５、補正値算出部１６、位相補正部１７、フィルタ部１８、周波数変換部１９を備えている。このＤＣＳ波形発生器１０は、本発明に係る波形発生器を構成する。なお、図示を省略したが、ＤＣＳ波形発生器１０は、ＤＣＳ波形発生器１０の全体の動作を制御するＣＰＵ及びこのＣＰＵを機能させるためのプログラムを記憶するＲＯＭ、ＲＡＭ等で構成された制御回路を備えている。 As shown in FIG. 1, the DCS waveform generator 10 in this embodiment includes a squelch code input unit 11, a Golay encoding unit 12, a memory unit 13, a concatenated block generation unit 14, a concatenated block determination unit 15, and a correction. A value calculation unit 16, a phase correction unit 17, a filter unit 18, and a frequency conversion unit 19 are provided. The DCS waveform generator 10 constitutes a waveform generator according to the present invention. Although not shown, the DCS waveform generator 10 is a control circuit composed of a CPU that controls the overall operation of the DCS waveform generator 10 and a ROM, RAM, and the like that store a program for causing the CPU to function. It has.

また、ＤＣＳ波形発生器１０は、試験対象の無線通信機等に対してＤＣＳコードの動作試験をする信号発生装置に、試験用の波形データ及び周波数補正データを出力するものである。この信号発生装置は、試験用の波形データを記憶するメモリ部を備え、記憶した試験用の波形データを試験対象の無線通信機等に繰り返し送信するようになっている。以下、信号発生装置のメモリ部の記憶容量と、ＤＣＳ波形発生器１０のメモリ部１３の記憶容量は同一であるとして説明する。 The DCS waveform generator 10 outputs test waveform data and frequency correction data to a signal generator that performs a DCS code operation test on a wireless communication device to be tested. The signal generator includes a memory unit that stores waveform data for testing, and repeatedly transmits the stored waveform data for testing to a wireless communication device to be tested. Hereinafter, the storage capacity of the memory unit of the signal generator and the storage capacity of the memory unit 13 of the DCS waveform generator 10 are assumed to be the same.

スケルチコード入力部１１は、ＤＣＳコードのデータを入力するものである。例えば、スケルチコード入力部１１は、図示を省略したが、ＤＣＳコードのデータを入力するための設定画面を表示するディスプレイと、キーボード、ダイヤル又はマウスのような入力デバイスと、これらを制御する制御回路と、を備えている。ＤＣＳコードは、"０００"から"７７７"までの８進数で表記される。 The squelch code input unit 11 inputs DCS code data. For example, although not shown, the squelch code input unit 11 displays a setting screen for inputting DCS code data, an input device such as a keyboard, a dial, or a mouse, and a control circuit that controls them. And. The DCS code is expressed in octal numbers from “000” to “777”.

Ｇｏｌａｙ符号化部１２は、スケルチコード入力部１１から入力したＤＣＳコードに基づいて、Ｇｏｌａｙ（２３，１２）符号化によって波形パターンの符号化ブロックのデータ（以下「波形パターンのブロックデータ」という。）を生成するようになっている。このＧｏｌａｙ符号化部１２は、本発明に係る波形データ生成手段を構成する。 Based on the DCS code input from the squelch code input unit 11, the Golay encoding unit 12 performs waveform pattern encoding block data (hereinafter referred to as “waveform pattern block data”) by Golay (23, 12) encoding. Is supposed to generate. This Golay encoding part 12 comprises the waveform data generation means which concerns on this invention.

具体的には、Ｇｏｌａｙ符号化部１２は、例えばＤＣＳコード"０２３"のＧｏｌａｙ（２３，１２）符号化を行う場合、図２に示すような構成のデータを生成する。すなわち、Ｇｏｌａｙ符号化部１２が生成する波形パターンのブロックデータは、１２ビットのデータと、１１ビットのパリティビットとを含む合計２３ビットで構成される。１２ビットのデータは、ＤＣＳコード"０２３"を示す９ビットのデータと、予め定められた３ビットの固定ビットデータとを含む。 Specifically, for example, when performing Golay (23, 12) encoding of the DCS code “023”, the Golay encoding unit 12 generates data having a configuration illustrated in FIG. That is, the block data of the waveform pattern generated by the Golay encoding unit 12 is composed of a total of 23 bits including 12-bit data and 11-bit parity bits. The 12-bit data includes 9-bit data indicating the DCS code “023” and predetermined 3-bit fixed bit data.

メモリ部１３は、例えばＲＡＭで構成され、後述するように、波形パターン列生成部１４ａが連結した波形パターンブロック列のデータを記憶するようになっている。 The memory unit 13 is constituted by a RAM, for example, and stores data of waveform pattern block sequences connected by the waveform pattern sequence generation unit 14a, as will be described later.

連結ブロック生成部１４は、波形パターン列生成部１４ａと、位相差算出部１４ｂと、を備えている。波形パターン列生成部１４ａ及び位相差算出部１４ｂは、それぞれ、本発明に係る波形パターン列生成手段及び位相差算出手段を構成する。 The connected block generation unit 14 includes a waveform pattern sequence generation unit 14a and a phase difference calculation unit 14b. The waveform pattern sequence generation unit 14a and the phase difference calculation unit 14b constitute a waveform pattern sequence generation unit and a phase difference calculation unit according to the present invention, respectively.

波形パターン列生成部１４ａは、Ｇｏｌａｙ符号化部１２が符号化した波形パターンのブロックデータを入力し、入力した波形パターンのブロックデータを、メモリ部１３の記憶容量の範囲内で記憶可能な個数だけ連結した波形パターンブロック列を生成するようになっている。この波形パターンブロック列のデータは、メモリ部１３に記憶される。 The waveform pattern sequence generation unit 14 a receives the waveform pattern block data encoded by the Golay encoding unit 12, and the input waveform pattern block data is stored in a number that can be stored within the storage capacity of the memory unit 13. A connected waveform pattern block sequence is generated. The data of the waveform pattern block sequence is stored in the memory unit 13.

位相差算出部１４ｂは、周波数変調方式に基づいて、波形パターンブロック列の先頭ビットの位相と、波形パターンブロック列に含まれる各波形パターンのブロックデータの最後尾ビットの位相との位相差を算出するようになっている。なお、波形パターンブロック列は、本発明に係る第１波形パターン列に相当する。 The phase difference calculation unit 14b calculates the phase difference between the phase of the first bit of the waveform pattern block sequence and the phase of the last bit of the block data of each waveform pattern included in the waveform pattern block sequence based on the frequency modulation method. It is supposed to be. The waveform pattern block sequence corresponds to the first waveform pattern sequence according to the present invention.

連結ブロック決定部１５は、波形パターンブロック列の先頭の波形パターンのブロックデータから位相差が最小となる波形パターンのブロックデータまでを生成波形データとして決定するようになっている。ここで、位相差が最小となる波形パターンのブロックデータが複数ある場合は、生成波形データが長くなるよう、連結ブロック決定部１５に決定させる構成とするのが好ましい。なお、生成波形データは、本発明に係る第２波形パターンブロック列に相当する。この連結ブロック決定部１５は、本発明に係る波形パターン列決定手段を構成する。 The connected block determination unit 15 determines from the block data of the first waveform pattern of the waveform pattern block sequence to the block data of the waveform pattern with the smallest phase difference as generated waveform data. Here, when there are a plurality of block data having a waveform pattern that minimizes the phase difference, it is preferable that the connected block determination unit 15 determine the generated waveform data to be long. The generated waveform data corresponds to the second waveform pattern block sequence according to the present invention. This connection block determination part 15 comprises the waveform pattern sequence determination means which concerns on this invention.

また、連結ブロック決定部１５は、位相差算出部１４ｂが算出した、生成波形データにおける先頭ビットと最後尾のビットとの間の位相差（以下「接続部位相差」という。）のデータを補正値算出部１６に出力するようになっている。 The connected block determination unit 15 also corrects the data of the phase difference (hereinafter referred to as “connection unit phase difference”) between the first bit and the last bit in the generated waveform data calculated by the phase difference calculation unit 14b. The data is output to the calculation unit 16.

ここで、図３を用いて、連結ブロック生成部１４及び連結ブロック決定部１５の機能について説明する。 Here, the function of the connection block production | generation part 14 and the connection block determination part 15 is demonstrated using FIG.

図３（ａ）は、波形パターン列生成部１４ａによって連結され、メモリ部１３に記憶された波形パターンブロック列のデータを示している。ここでは、波形パターンブロック列のデータが、Ｇｏｌａｙ符号化部１２が生成した２３ビットの波形パターンのブロックデータを１０００個含むものとしている。この個数は、メモリ部１３の記憶容量、すなわち、信号発生装置のメモリ容量の範囲内での最大数である。 FIG. 3A shows data of waveform pattern block sequences that are connected by the waveform pattern sequence generation unit 14 a and stored in the memory unit 13. Here, the waveform pattern block sequence data includes 1000 pieces of 23-bit waveform pattern block data generated by the Golay encoding unit 12. This number is the maximum number within the range of the storage capacity of the memory unit 13, that is, the memory capacity of the signal generator.

図３（ｂ）は、波形パターンブロック列の先頭ビットの位相と、２３ビットの各波形パターンのブロックデータの最後尾の位相とをＩＱ平面で示したものである。位相差算出部１４ｂは、ＩＱ平面に各ビットデータをプロットして位相を求めるものではないが、分かりやすく説明するために、各ビットデータの位相をＩＱ平面で示した。図３（ｂ）に示したように、位相差算出部１４ｂは、波形パターンブロック列の先頭ビットのＩ相の位相θ（＝０）と、２３ビットの各波形データの最後尾のＩ相の位相との位相差θｃを、２３ビットの各ビットデータを周波数変調方式で変調するものとして算出する。 FIG. 3B shows the phase of the first bit of the waveform pattern block sequence and the last phase of the block data of each waveform pattern of 23 bits on the IQ plane. Although the phase difference calculation unit 14b does not obtain the phase by plotting each bit data on the IQ plane, the phase of each bit data is indicated on the IQ plane for easy understanding. As shown in FIG. 3B, the phase difference calculation unit 14b calculates the I-phase phase θ (= 0) of the first bit of the waveform pattern block sequence and the last I-phase of the 23-bit waveform data. The phase difference θc from the phase is calculated on the assumption that each bit data of 23 bits is modulated by the frequency modulation method.

図３（ｃ）は、連結ブロック決定部１５が決定した生成波形データを示している。図３（ａ）に示した波形パターンブロック列のうち、位相差θｃが最小となる波形パターンのブロックデータは９９９番目である。したがって、連結ブロック決定部１５は、波形パターンブロック列の先頭の波形パターンのブロックデータ（１番目）から位相差θｃが最小となる波形パターンのブロックデータ（９９９番目）までを生成波形データとして決定する。この場合、位相差θｃは接続部位相差となる。 FIG. 3C shows the generated waveform data determined by the connected block determination unit 15. In the waveform pattern block sequence shown in FIG. 3A, the block data of the waveform pattern that minimizes the phase difference θc is the 999th. Therefore, the connected block determination unit 15 determines from the first waveform pattern block data (first) of the waveform pattern block sequence to the waveform pattern block data (999th) having the smallest phase difference θc as generated waveform data. . In this case, the phase difference θc is a connection portion phase difference.

補正値算出部１６は、位相補正値算出部１６ａと、周波数補正値算出部１６ｂと、を備えている。位相補正値算出部１６ａ及び周波数補正値算出部１６ｂは、それぞれ、本発明に係る位相補正値算出手段及び周波数補正値算出手段を構成する。 The correction value calculation unit 16 includes a phase correction value calculation unit 16a and a frequency correction value calculation unit 16b. The phase correction value calculation unit 16a and the frequency correction value calculation unit 16b constitute a phase correction value calculation unit and a frequency correction value calculation unit according to the present invention, respectively.

位相補正値算出部１６ａは、位相差算出部１４ｂが求めた接続部位相差を生成波形データの全ビットに等分に分配して接続部位相差をゼロにする位相補正値（以下「分配位相補正値」という。）を次式（１）により算出するようになっている。ここで、△θは分配位相補正値、θｃは接続部位相差、Ｎは生成波形データのビット数を示す。
△θ＝−θｃ／Ｎ（１） The phase correction value calculation unit 16a equally distributes the connection portion phase difference obtained by the phase difference calculation unit 14b to all bits of the generated waveform data to make the connection portion phase difference zero (hereinafter referred to as “distribution phase correction value”). Is calculated by the following equation (1). Here, Δθ is the distribution phase correction value, θc is the connecting portion phase difference, and N is the number of bits of the generated waveform data.
Δθ = −θc / N (1)

また、周波数補正値算出部１６ｂは、生成波形データの全ビットに分配位相補正値△θを分配することによって生じる周波数オフセットを次式（２）により算出するようになっている。ここで、△ｆは周波数オフセット、Ｒはビットレートを示す。
△ｆ＝−θｃ・Ｒ／（２π・Ｎ）（２） Further, the frequency correction value calculation unit 16b calculates a frequency offset generated by distributing the distribution phase correction value Δθ to all bits of the generated waveform data by the following equation (2). Here, Δf represents a frequency offset, and R represents a bit rate.
Δf = −θc · R / (2π · N) (2)

さらに、補正値算出部１６は、分配位相補正値△θのデータを位相補正部１７に出力するとともに、周波数オフセット△ｆのデータを周波数補正データとして、ＤＣＳ波形発生器１０に接続された機器に出力するようになっている。 Further, the correction value calculation unit 16 outputs the data of the distribution phase correction value Δθ to the phase correction unit 17 and uses the data of the frequency offset Δf as frequency correction data to the device connected to the DCS waveform generator 10. It is designed to output.

位相補正部１７は、生成波形データをメモリ部１３から読み出し、補正値算出部１６が算出した分配位相補正値△θを生成波形データの全ビットに分配し、各ビットの位相補正を行うようになっている。この位相補正部１７は、本発明に係る位相補正手段を構成する。 The phase correction unit 17 reads the generated waveform data from the memory unit 13, distributes the distribution phase correction value Δθ calculated by the correction value calculation unit 16 to all bits of the generated waveform data, and performs phase correction of each bit. It has become. The phase correction unit 17 constitutes a phase correction unit according to the present invention.

具体的に図４を用いて説明する。なお、分かりやすく説明するために、ＩＱ平面を使用する。図４に示す黒丸点は、生成波形データの全ビットのうちの１ビットのデータを示しており、その位相はＩ相軸を基準としてθである。ここで、補正値算出部１６が算出した分配位相補正値△θが正値である場合、位相補正部１７は、このビットの位相をθ＋△θに補正する。その結果、補正後のビットデータは白丸点の位置となる。位相が補正されたビットデータは、メモリ部１３に記憶され、位相補正部１７によって読み出される。 This will be specifically described with reference to FIG. Note that an IQ plane is used for easy understanding. Black dots shown in FIG. 4 indicate 1-bit data among all bits of the generated waveform data, and the phase is θ with respect to the I-phase axis. When the distribution phase correction value Δθ calculated by the correction value calculation unit 16 is a positive value, the phase correction unit 17 corrects the phase of this bit to θ + Δθ. As a result, the corrected bit data is at the position of the white circle. The bit data with the phase corrected is stored in the memory unit 13 and read by the phase correction unit 17.

フィルタ部１８は、位相補正部１７が位相補正した信号を帯域制限するようになっている。その結果、ノイズ成分が除去され、フィルタ部１８の出力信号は各ビット間が滑らかに変化したものとなる。 The filter unit 18 limits the band of the signal phase-corrected by the phase correction unit 17. As a result, the noise component is removed, and the output signal of the filter unit 18 changes smoothly between the bits.

周波数変換部１９は、フィルタ部１８の出力信号の各ビット値をその値に応じた周波数の波形に変換し、変換した波形データを出力するようになっている。 The frequency converting unit 19 converts each bit value of the output signal of the filter unit 18 into a waveform having a frequency corresponding to the value, and outputs the converted waveform data.

次に、本実施形態におけるＤＣＳ波形発生器１０の動作について図５に基づき説明する。 Next, the operation of the DCS waveform generator 10 in this embodiment will be described with reference to FIG.

まず、波形パターン列生成部１４ａは、波形パターンのブロック番号ｎを"１"とする（ステップＳ１１）。 First, the waveform pattern sequence generation unit 14a sets the block number n of the waveform pattern to “1” (step S11).

続いて、ユーザがスケルチコード入力部１１を操作することにより、ＤＣＳコードのデータが入力される（ステップＳ１２）。 Subsequently, when the user operates the squelch code input unit 11, DCS code data is input (step S12).

Ｇｏｌａｙ符号化部１２は、スケルチコード入力部１１から入力したＤＣＳコードに基づいて、Ｇｏｌａｙ（２３，１２）符号化を行って（ステップＳ１３）、波形パターンのブロックデータを生成して波形パターン列生成部１４ａに出力し、波形パターン列生成部１４ａがメモリ部１３に記憶する（ステップＳ１４）。 The Golay encoding unit 12 performs Golay (23, 12) encoding based on the DCS code input from the squelch code input unit 11 (step S13), generates block data of the waveform pattern, and generates a waveform pattern sequence. The waveform pattern sequence generation unit 14a stores the data in the memory unit 13 (step S14).

波形パターン列生成部１４ａは、波形パターンのブロック番号ｎを１つ増加させる（ステップＳ１５）。 The waveform pattern sequence generation unit 14a increments the block number n of the waveform pattern by 1 (step S15).

波形パターン列生成部１４ａは、ｎ個連結した波形パターンのブロックデータの容量ｍがメモリ部１３の記憶容量Ｍより大きいか否かを判断する（ステップＳ１６）。 The waveform pattern sequence generation unit 14a determines whether or not the capacity m of the block data of n connected waveform patterns is larger than the storage capacity M of the memory unit 13 (step S16).

ステップＳ１６において、ｍ＞Ｍではない場合（ｍ≦Ｍの場合）は、波形パターン列生成部１４ａは、ｎ番目の波形パターンのブロックを連結し（ステップＳ１７）、ｎ個連結した波形パターンのブロックデータをメモリ部１３に記憶する（ステップＳ１８）。 In step S16, when m> M is not satisfied (when m ≦ M), the waveform pattern sequence generation unit 14a connects the blocks of the nth waveform pattern (step S17), and blocks of n connected waveform patterns. Data is stored in the memory unit 13 (step S18).

位相差算出部１４ｂは、ｎ個連結した波形パターンのブロックデータの先頭ビットの位相と最後部ビットの位相との位相差θｃを算出し（ステップＳ１９）、ステップＳ１５に戻り、以降のステップを繰り返す。 The phase difference calculation unit 14b calculates the phase difference θc between the phase of the first bit and the phase of the last bit of the block data of n connected waveform patterns (step S19), returns to step S15, and repeats the subsequent steps. .

ステップＳ１６において、ｍ＞Ｍの場合は、連結ブロック決定部１５は、先頭ブロックから最小位相差θｃｍｉｎのブロックまでを選択し、これを生成波形データとして決定する（ステップＳ２１）。 In step S16, when m> M, the connected block determination unit 15 selects from the first block to the block having the minimum phase difference θcmin, and determines this as generated waveform data (step S21).

また、連結ブロック決定部１５は、最小位相差θｃｍｉｎがゼロか否かを判断する（ステップＳ２２）。 Further, the connection block determination unit 15 determines whether or not the minimum phase difference θcmin is zero (step S22).

ステップＳ２２において、最小位相差θｃｍｉｎがゼロでない場合、位相及び周波数を補正するため、位相補正値算出部１６ａは分配位相補正値を算出し、周波数補正値算出部１６ｂは周波数オフセットを算出する（ステップＳ２３）。位相補正部１７は、分配位相補正値により位相を補正する。 In step S22, when the minimum phase difference θcmin is not zero, the phase correction value calculation unit 16a calculates a distribution phase correction value and the frequency correction value calculation unit 16b calculates a frequency offset in order to correct the phase and frequency (step S22). S23). The phase correction unit 17 corrects the phase using the distributed phase correction value.

一方、ステップＳ２２において、最小位相差θｃｍｉｎがゼロの場合、位相及び周波数を補正することなくステップＳ２４に進む。 On the other hand, if the minimum phase difference θcmin is zero in step S22, the process proceeds to step S24 without correcting the phase and frequency.

フィルタ部１８は、位相補正部１７が出力した信号を帯域制限し、帯域制限した信号を周波数変換部１９に出力し、周波数変換部１９は、フィルタ部１８の出力信号の各ビット値をその値に応じた周波数の波形に変換し、変換した波形データを出力する。また、補正値算出部１６は、周波数補正データを出力する（ステップＳ２４）。 The filter unit 18 band-limits the signal output from the phase correction unit 17, and outputs the band-limited signal to the frequency conversion unit 19, and the frequency conversion unit 19 sets each bit value of the output signal of the filter unit 18 as its value. Is converted to a waveform having a frequency according to the frequency and the converted waveform data is output. Further, the correction value calculation unit 16 outputs frequency correction data (step S24).

次に、本実施形態におけるＤＣＳ波形発生器１０によって得られる波形パターンについて説明する。図６及び図７は、それぞれ、フィルタ部１８から出力される位相補正前後におけるＤＣＳ信号のＩ相成分及びＱ相成分の波形図の一例である。図６及び図７では、波形パターンの先頭と最後尾との接続部における位相状態を例示するため、フィルタ部１８の出力信号を２回再生したものとして図示している。図６及び図７に示すように、位相補正前（破線）においては接続部で位相が不連続となっているが、位相補正後（実線）においては接続部で位相が連続して滑らかに変化する波形となっている。 Next, a waveform pattern obtained by the DCS waveform generator 10 in the present embodiment will be described. 6 and 7 are examples of waveform diagrams of the I-phase component and Q-phase component of the DCS signal before and after phase correction output from the filter unit 18, respectively. 6 and 7, the output signal of the filter unit 18 is illustrated as being reproduced twice in order to illustrate the phase state at the connection portion between the beginning and the end of the waveform pattern. As shown in FIGS. 6 and 7, the phase is discontinuous at the connection part before the phase correction (broken line), but the phase continuously changes smoothly at the connection part after the phase correction (solid line). The waveform is

以上のように、本実施形態におけるＤＣＳ波形発生器１０は、連結ブロック決定部１５が、波形パターンブロック列の先頭の波形パターンのブロックデータから位相差が最小となる波形パターンのブロックデータまでを生成波形データとして決定し、補正値算出部１６が、生成波形データの接続部位相差から分配位相補正値を算出するとともに、周波数補正データを算出して出力し、位相補正部１７が、補正値算出部１６が算出した分配位相補正値を生成波形データの全ビットに分配して各ビットの位相補正を行う構成を有する。したがって、ＤＣＳ波形発生器１０は、発生した波形パターンの先頭と最後尾の位相を連続させることができる。 As described above, in the DCS waveform generator 10 according to the present embodiment, the connected block determination unit 15 generates from the block data of the first waveform pattern of the waveform pattern block sequence to the block data of the waveform pattern that minimizes the phase difference. The correction value calculation unit 16 calculates the distribution phase correction value from the connection portion phase difference of the generated waveform data, calculates and outputs the frequency correction data, and the phase correction unit 17 calculates the correction value calculation unit. The distribution phase correction value calculated by 16 is distributed to all bits of the generated waveform data to perform phase correction of each bit. Therefore, the DCS waveform generator 10 can make the leading and trailing phases of the generated waveform pattern continuous.

また、本実施形態におけるＤＣＳ波形発生器１０は、補正値算出部１６が、各ビットの位相を補正することによって生じる周波数オフセットをゼロにするための周波数補正値を算出し、ＤＣＳ波形発生器１０に接続された機器に出力する。したがって、ＤＣＳ波形発生器１０は、各ビットの位相を補正することによって生じる周波数オフセットを発生させることなく、任意の波形パターンの先頭と最後尾の位相を連続させることができる。 Further, in the DCS waveform generator 10 according to the present embodiment, the correction value calculation unit 16 calculates a frequency correction value for making the frequency offset generated by correcting the phase of each bit zero, and the DCS waveform generator 10 Output to the device connected to. Therefore, the DCS waveform generator 10 can make the leading and trailing phases of an arbitrary waveform pattern continuous without generating a frequency offset caused by correcting the phase of each bit.

なお、前述の実施形態では、本発明に係る波形発生器を、ＤＣＳ信号の波形を発生するものに適用した例を挙げて説明したが、本発明はこれに限定されるものではなく、ＤＣＳ信号以外の波形を発生するものにも適用することができる。 In the above-described embodiment, the waveform generator according to the present invention has been described with reference to an example in which the waveform generator according to the present invention is applied to generate a waveform of a DCS signal. However, the present invention is not limited to this and the DCS signal is not limited thereto. It can also be applied to those that generate waveforms other than the above.

（第２実施形態）
まず、本発明の第２実施形態におけるＤＣＳ信号発生装置の構成について説明する。 (Second Embodiment)
First, the configuration of the DCS signal generator in the second embodiment of the present invention will be described.

図８に示すように、本実施形態におけるＤＣＳ信号発生装置３０は、ＤＣＳ波形発生器１０と、ＤＣＳ信号発生器２０と、を備えている。このＤＣＳ信号発生装置３０は、本発明に係る信号発生装置を構成する。なお、ＤＣＳ波形発生器１０は、第１実施形態（図１参照）で説明したので、重複する説明は省略する。 As shown in FIG. 8, the DCS signal generator 30 in this embodiment includes a DCS waveform generator 10 and a DCS signal generator 20. The DCS signal generator 30 constitutes a signal generator according to the present invention. Since the DCS waveform generator 10 has been described in the first embodiment (see FIG. 1), a duplicate description is omitted.

ＤＣＳ信号発生器２０は、メモリ部２１、ＤＡＣ（Digital Analog Converter）２２、局部信号発振器２３、操作部２４、ミキサ２５、アンプ２６を備えている。このＤＣＳ信号発生器２０は、ＤＣＳ波形発生器１０が発生した波形データのＤＣＳ信号をベースバンド信号として入力し、これをアップコンバートして被試験装置（例えば移動無線通信機）にＲＦ（無線周波数）信号を出力するものである。 The DCS signal generator 20 includes a memory unit 21, a DAC (Digital Analog Converter) 22, a local signal oscillator 23, an operation unit 24, a mixer 25, and an amplifier 26. The DCS signal generator 20 inputs the DCS signal of the waveform data generated by the DCS waveform generator 10 as a baseband signal, up-converts it, and transmits the RF (radio frequency) to the device under test (for example, a mobile radio communication device). ) Output a signal.

また、ＤＣＳ信号発生器２０は、図示を省略したが、ＤＣＳ信号発生器２０の全体の動作を制御するＣＰＵ及びこのＣＰＵを機能させるためのプログラムを記憶するＲＯＭ、ＲＡＭ等で構成された制御回路を備えている。この制御回路により、メモリ部２１のデータが繰り返し再生されて被試験装置に出力され、ＤＣＳコードの動作試験等が実施されるようになっている。 Although not shown, the DCS signal generator 20 is a control circuit configured by a CPU that controls the overall operation of the DCS signal generator 20 and a ROM, a RAM, and the like that store a program for causing the CPU to function. It has. By this control circuit, data in the memory unit 21 is repeatedly reproduced and output to the device under test, and an operation test of the DCS code is performed.

メモリ部２１は、周波数変換部１９から波形データを入力して記憶するようになっている。 The memory unit 21 receives waveform data from the frequency conversion unit 19 and stores it.

ＤＡＣ２２は、メモリ部２１に記憶されたデジタル値の波形データをアナログ値の波形データに変換するようになっている。 The DAC 22 converts the digital waveform data stored in the memory unit 21 into analog waveform data.

局部信号発振器２３は、ＤＣＳ波形発生器１０の補正値算出部１６からの周波数補正データと、後述する操作部２４によって設定されたパラメータのデータとを入力し、周波数補正した中心周波数を有するＲＦ信号を生成するための局部発振信号を発生してミキサ２５に出力するようになっている。ここで、局部信号発振器２３は、本発明に係る無線周波数補正手段を構成する。 The local signal oscillator 23 receives the frequency correction data from the correction value calculation unit 16 of the DCS waveform generator 10 and the parameter data set by the operation unit 24 described later, and an RF signal having a center frequency subjected to frequency correction. Is generated and output to the mixer 25. Here, the local signal oscillator 23 constitutes a radio frequency correction unit according to the present invention.

操作部２４は、ＲＦ信号の中心周波数（又は局部信号発振器２３の発振周波数）や、振幅等を定めるためのパラメータを設定するため、ユーザが操作するものである。なお、例えば、ＤＣＳ波形発生器１０が有するスケルチコード入力部１１の機能を操作部２４に持たせ、ユーザが操作部２４を操作してＤＣＳコードを入力する構成としてもよい。 The operation unit 24 is operated by the user to set parameters for determining the center frequency of the RF signal (or the oscillation frequency of the local signal oscillator 23), the amplitude, and the like. For example, the operation unit 24 may have the function of the squelch code input unit 11 included in the DCS waveform generator 10 and the user may operate the operation unit 24 to input the DCS code.

ミキサ２５は、ＤＡＣ２２からの信号と局部信号発振器２３からの信号とを乗算して所定周波数のＲＦ信号に周波数変換し、ＲＦ信号をアンプ２６に出力するようになっている。ここで、ミキサ２５は、本発明に係る周波数変換手段を構成する。 The mixer 25 multiplies the signal from the DAC 22 and the signal from the local signal oscillator 23 to frequency-convert the signal to an RF signal having a predetermined frequency, and outputs the RF signal to the amplifier 26. Here, the mixer 25 constitutes the frequency conversion means according to the present invention.

アンプ２６は、ミキサ２５が出力するＲＦ信号を所定の増幅率で増幅して被試験装置に出力するようになっている。 The amplifier 26 amplifies the RF signal output from the mixer 25 with a predetermined amplification factor and outputs the amplified signal to the device under test.

次に、本実施形態におけるＤＣＳ信号発生装置３０の動作について説明する。なお、以下の動作説明では、予めユーザが操作部２４を操作して、ＲＦ信号の中心周波数（又は局部信号発振器２３の局部発振周波数）を設定しているものとする。また、ＤＣＳ波形発生器１０における動作については第１実施形態で説明したので、ＤＣＳ波形発生器１０の詳細な説明は省略する。 Next, the operation of the DCS signal generator 30 in this embodiment will be described. In the following description of the operation, it is assumed that the user operates the operation unit 24 in advance to set the center frequency of the RF signal (or the local oscillation frequency of the local signal oscillator 23). Since the operation of the DCS waveform generator 10 has been described in the first embodiment, a detailed description of the DCS waveform generator 10 is omitted.

ＤＣＳ波形発生器１０において、位相差算出部１４ｂは接続部位相差を求め、連結ブロック決定部１５は生成波形データを決定する。また、補正値算出部１６は、周波数オフセット△ｆを算出し、このデータを周波数補正データとして局部信号発振器２３に出力する。また、周波数変換部１９は、フィルタ部１８の出力信号の各ビット値をその値に応じた周波数の波形データに変換し、変換した波形データをメモリ部２１に出力する。 In the DCS waveform generator 10, the phase difference calculation unit 14b calculates a connection unit phase difference, and the connection block determination unit 15 determines generated waveform data. Further, the correction value calculation unit 16 calculates the frequency offset Δf and outputs this data to the local signal oscillator 23 as frequency correction data. Further, the frequency conversion unit 19 converts each bit value of the output signal of the filter unit 18 into waveform data having a frequency corresponding to the value, and outputs the converted waveform data to the memory unit 21.

ＤＣＳ信号発生器２０において、メモリ部２１は、周波数変換部１９からの波形データを記憶する。記憶された波形データは、波形パターンの先頭から最後尾までを１周期として、図示省略した制御回路によって繰り返し再生され、ＤＡＣ２２に出力される。 In the DCS signal generator 20, the memory unit 21 stores the waveform data from the frequency conversion unit 19. The stored waveform data is repeatedly reproduced by a control circuit (not shown) with one cycle from the beginning to the end of the waveform pattern, and is output to the DAC 22.

ＤＡＣ２２は、メモリ部２１から出力されたデジタル値の波形データをアナログ値の波形データに変換してミキサ２５に出力する。 The DAC 22 converts the digital waveform data output from the memory unit 21 into analog waveform data and outputs the analog waveform data to the mixer 25.

ミキサ２５は、ＤＡＣ２２からの信号と局部信号発振器２３からの信号とを乗算して所定の中心周波数を有するＲＦ信号に周波数変換する。ここで、局部信号発振器２３は、補正値算出部１６から周波数オフセット△ｆを示す周波数補正データを入力しており、ユーザが操作部２４を介して設定したＲＦ信号の中心周波数が得られる局部発振信号をミキサ２５に出力している。 The mixer 25 multiplies the signal from the DAC 22 and the signal from the local signal oscillator 23 and converts the frequency into an RF signal having a predetermined center frequency. Here, the local signal oscillator 23 receives the frequency correction data indicating the frequency offset Δf from the correction value calculation unit 16, and the local oscillation in which the center frequency of the RF signal set by the user via the operation unit 24 is obtained. The signal is output to the mixer 25.

ミキサ２５が出力したＲＦ信号はアンプ２６に入力される。そして、アンプ２６は、ミキサ２５からのＲＦ信号を所定の増幅率で増幅して被試験装置に出力する。 The RF signal output from the mixer 25 is input to the amplifier 26. The amplifier 26 amplifies the RF signal from the mixer 25 with a predetermined amplification factor and outputs the amplified signal to the device under test.

以上のように、本実施形態におけるＤＣＳ信号発生装置３０によれば、メモリ部２１は、周波数変換部１９から波形パターンの先頭と最後尾の位相が連続した生成波形データを入力して記憶した後、生成波形データをＤＡＣ２２に繰り返して出力し、ミキサ２５は、ＤＡＣ２２からの信号と局部信号発振器２３からの信号とを乗算して所定の中心周波数のＲＦ信号に周波数変換する構成としたので、任意の波形パターンの先頭と最後尾の位相が連続したＤＣＳ信号を発生することができる。 As described above, according to the DCS signal generation device 30 in the present embodiment, the memory unit 21 inputs and stores the generated waveform data in which the top and bottom phases of the waveform pattern are continuous from the frequency conversion unit 19 and stores them. The generated waveform data is repeatedly output to the DAC 22, and the mixer 25 multiplies the signal from the DAC 22 and the signal from the local signal oscillator 23 to perform frequency conversion to an RF signal having a predetermined center frequency. It is possible to generate a DCS signal in which the leading and trailing phases of the waveform pattern are continuous.

また、本実施形態におけるＤＣＳ信号発生装置３０は、局部信号発振器２３が、補正値算出部１６からの周波数補正データに基づき、操作部２４で設定されたＲＦ信号の中間周波数を補正するので、アップコンバート処理において発生する周波数ずれを自動的に補正することができる。 Further, the DCS signal generator 30 in this embodiment is improved because the local signal oscillator 23 corrects the intermediate frequency of the RF signal set by the operation unit 24 based on the frequency correction data from the correction value calculation unit 16. It is possible to automatically correct a frequency shift that occurs in the conversion process.

なお、前述の実施形態において、局部信号発振器２３が、生成波形データの全ビットに分配位相補正値△θを分配することによって生じる周波数オフセット△ｆを自動的に補正する構成を例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、ＤＣＳ信号発生器２０に周波数オフセット△ｆの値を表示する表示部を設け、ユーザに手動で局部発振周波数を補正させる構成としてもよい。 In the above-described embodiment, a description will be given by taking as an example a configuration in which the local signal oscillator 23 automatically corrects the frequency offset Δf generated by distributing the distribution phase correction value Δθ to all bits of the generated waveform data. However, the present invention is not limited to this. For example, a display unit for displaying the value of the frequency offset Δf may be provided in the DCS signal generator 20 so that the user can manually correct the local oscillation frequency. Good.

以上のように、本発明に係る波形発生器及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法は、各ビットデータの周波数オフセットの発生を低減しつつ、波形パターン列の接続部の位相を連続にすることができるという効果を有し、トーンスケルチ方式を用いた無線通信機にスケルチ信号を送信して試験するための波形を発生する波形発生装置及びそれを備えた信号発生装置並びに波形発生方法及び信号発生方法として有用である。 As described above, the waveform generator, the signal generation apparatus including the waveform generator, the waveform generation method, and the signal generation method according to the present invention reduce the occurrence of the frequency offset of each bit data and reduce the occurrence of the waveform pattern string connection portion. Waveform generator having an effect that phase can be made continuous, and generating a waveform for transmitting and testing a squelch signal to a wireless communication device using a tone squelch method, a signal generator having the waveform, and a waveform It is useful as a generation method and a signal generation method.

１０ＤＣＳ波形発生器（波形発生器）
１１スケルチコード入力部
１２Ｇｏｌａｙ符号化部（波形データ生成手段）
１３メモリ部
１４連結ブロック生成部
１４ａ波形パターン列生成部（波形パターン列生成手段）
１４ｂ位相差算出部（位相差算出手段）
１５連結ブロック決定部（波形パターン列決定手段）
１６補正値算出部
１６ａ位相補正値算出部（位相補正値算出手段）
１６ｂ周波数補正値算出部（周波数補正値算出手段）
１７位相補正部（位相補正手段）
１８フィルタ部
１９周波数変換部
２０ＤＣＳ信号発生器
２１メモリ部
２２ＤＡＣ
２３局部信号発振器（無線周波数補正手段）
２４操作部
２５ミキサ（周波数変換手段）
２６アンプ
３０ＤＣＳ信号発生装置（信号発生装置） 10 DCS waveform generator (waveform generator)
11 squelch code input unit 12 Golay encoding unit (waveform data generation means)
13 memory unit 14 connected block generation unit 14a waveform pattern sequence generation unit (waveform pattern sequence generation means)
14b Phase difference calculation unit (phase difference calculation means)
15 connected block determining unit (waveform pattern sequence determining means)
16 Correction value calculation unit 16a Phase correction value calculation unit (phase correction value calculation means)
16b Frequency correction value calculation unit (frequency correction value calculation means)
17 Phase correction unit (phase correction means)
18 Filter unit 19 Frequency conversion unit 20 DCS signal generator 21 Memory unit 22 DAC
23 Local signal oscillator (radio frequency correction means)
24 operation section 25 mixer (frequency conversion means)
26 amplifier 30 DCS signal generator (signal generator)

Claims

Waveform data generating means (12) for generating data of a waveform pattern of a fixed bit length including a plurality of bit data;
Waveform pattern string generation means (14a) for generating the first waveform pattern string by connecting the waveform pattern data in a number that can be stored within a predetermined storage capacity range;
Phase difference calculating means (14b) for calculating a phase difference between the phase of the first bit of the first waveform pattern sequence and the phase of the last bit of the data of each waveform pattern included in the first waveform pattern sequence;
Waveform pattern sequence determining means (15) for determining from the waveform pattern data at the head of the first waveform pattern sequence to the waveform pattern data having the smallest phase difference as the second waveform pattern sequence. A featured waveform generator.

Phase correction value calculation means (16a) for calculating a phase correction value for making the phase difference between the phase of the first bit and the last bit of the second waveform pattern sequence zero;
The phase correction means further comprises phase correction means (17) that divides the phase correction value into the number of bits of the second waveform pattern sequence and distributes the phase correction value to each bit to correct the phase of each bit. Item 4. The waveform generator according to Item 1.

The waveform generation according to claim 2, further comprising frequency correction value calculation means (16b) for calculating a frequency correction value for making a frequency offset caused by correcting the phase of each bit zero. vessel.

The waveform generator according to claim 1, wherein the waveform data generation unit generates waveform pattern data including a squelch signal.

A signal generator (30) comprising the waveform generator according to claim 3 or 4,
A memory unit (21) for storing data of the second waveform pattern sequence whose phase is corrected by the phase correcting means, and repeatedly outputting data from the first bit to the last bit of the stored second waveform pattern sequence; ,
Frequency conversion means (25) for frequency-converting the data of the second waveform pattern sequence output from the memory unit into a frequency shift keying signal of a predetermined radio frequency;
And a radio frequency correction means (23) for correcting the radio frequency based on the frequency correction value calculated by the frequency correction value calculation means.

A waveform data generation step for generating waveform pattern data of a fixed bit length including a plurality of bit data;
A waveform pattern sequence generating step of generating a first waveform pattern sequence by connecting the data of the waveform patterns in a number that can be stored within a predetermined storage capacity range;
A phase difference calculating step of calculating a phase difference between the phase of the first bit of the first waveform pattern sequence and the phase of the last bit of the data of each waveform pattern included in the first waveform pattern sequence;
A waveform pattern sequence determining step for determining from the waveform pattern data at the head of the first waveform pattern sequence to the waveform pattern data having the smallest phase difference as a second waveform pattern sequence. How it occurs.

A phase correction value acquisition step for obtaining a phase correction value for making the phase difference between the phase of the first bit and the phase of the last bit of the second waveform pattern sequence zero;
The phase correction step of dividing the phase correction value into the number of bits of the second waveform pattern sequence and distributing the phase correction value to each bit to correct the phase of each bit. Waveform generation method.

8. The waveform generation method according to claim 7, further comprising a frequency correction value calculation step of calculating a frequency correction value for making a frequency offset generated by correcting the phase of each bit zero.

The signal generation method according to claim 8, comprising:
A data output step of storing data of the second waveform pattern sequence whose phase is corrected, and repeatedly outputting data from the first bit to the last bit of the stored second waveform pattern sequence;
A frequency conversion step of frequency converting the data of the second waveform pattern sequence output in the data output step into a frequency shift keying signal of a predetermined radio frequency;
And a radio frequency correction step of correcting the radio frequency based on the calculated frequency correction value.